Timing Analyzer report for ZigVHDL
Fri May 06 14:40:03 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clock'
 13. Slow 1200mV 85C Model Hold: 'i_clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clock'
 22. Slow 1200mV 0C Model Hold: 'i_clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clock'
 30. Fast 1200mV 0C Model Hold: 'i_clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ZigVHDL                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.4%      ;
;     Processor 3            ;  10.5%      ;
;     Processors 4-6         ;   0.6%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; i_clock    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 50.09 MHz ; 50.09 MHz       ; i_clock    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+---------+-----------------+
; Clock   ; Slack   ; End Point TNS   ;
+---------+---------+-----------------+
; i_clock ; -18.966 ; -625.962        ;
+---------+---------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; i_clock ; 0.337 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; i_clock ; -3.000 ; -320.774                       ;
+---------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clock'                                                                                                                                                             ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -18.966 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.982     ;
; -18.834 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.850     ;
; -18.815 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.831     ;
; -18.702 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.718     ;
; -18.683 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.699     ;
; -18.570 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.586     ;
; -18.551 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.567     ;
; -18.438 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[5]   ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.454     ;
; -18.419 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[6]   ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.435     ;
; -18.134 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[4]   ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.150     ;
; -18.038 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[3]   ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.054     ;
; -18.002 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[2]   ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 19.018     ;
; -17.759 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[1]   ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 18.775     ;
; -17.225 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[0]   ; i_clock      ; i_clock     ; 1.000        ; 0.018      ; 18.241     ;
; -14.382 ; U0_1[0]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[1]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[2]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[3]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[4]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[5]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[6]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[7]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[8]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[9]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[10]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[11]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.382 ; U0_1[12]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.870     ;
; -14.250 ; U0_1[0]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[1]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[2]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[3]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[4]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[5]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[6]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[7]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[8]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[9]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[10]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[11]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.250 ; U0_1[12]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.738     ;
; -14.231 ; U0_1[0]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[1]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[2]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[3]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[4]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[5]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[6]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[7]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[8]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[9]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[10]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[11]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.231 ; U0_1[12]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.719     ;
; -14.118 ; U0_1[0]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[1]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[2]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[3]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[4]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[5]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[6]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[7]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[8]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[9]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[10]                                                                                                 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[11]                                                                                                 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.118 ; U0_1[12]                                                                                                 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.606     ;
; -14.099 ; U0_1[0]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[1]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[2]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[3]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[4]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[5]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[6]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[7]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[8]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[9]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[10]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[11]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -14.099 ; U0_1[12]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.587     ;
; -13.986 ; U0_1[0]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[1]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[2]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[3]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[4]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[5]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[6]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[7]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[8]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[9]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[10]                                                                                                 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[11]                                                                                                 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.986 ; U0_1[12]                                                                                                 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.474     ;
; -13.967 ; U0_1[0]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.455     ;
; -13.967 ; U0_1[1]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.455     ;
; -13.967 ; U0_1[2]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.455     ;
; -13.967 ; U0_1[3]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.455     ;
; -13.967 ; U0_1[4]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.455     ;
; -13.967 ; U0_1[5]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.455     ;
; -13.967 ; U0_1[6]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.455     ;
; -13.967 ; U0_1[7]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.490      ; 15.455     ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clock'                                                                                                                                                                                  ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; iplus[2]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.441      ; 1.000      ;
; 0.352 ; iplus[0]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.436      ; 1.010      ;
; 0.357 ; U1[4]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.440      ; 1.019      ;
; 0.362 ; iplus[3]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.441      ; 1.025      ;
; 0.364 ; U1[5]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.440      ; 1.026      ;
; 0.371 ; U1[6]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.440      ; 1.033      ;
; 0.378 ; i[0]                          ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.435      ; 1.035      ;
; 0.400 ; iplus[1]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.441      ; 1.063      ;
; 0.406 ; U1[7]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.435      ; 1.063      ;
; 0.414 ; i[1]                          ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.440      ; 1.076      ;
; 0.421 ; LFSR_33:c1|shift_register[2]  ; LFSR_33:c1|shift_register[15]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.687      ;
; 0.427 ; LFSR_33:c1|shift_register[29] ; LFSR_33:c1|shift_register[9]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.693      ;
; 0.427 ; LFSR_33:c1|shift_register[25] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.693      ;
; 0.428 ; U1_1[2]                       ; U1_2[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.695      ;
; 0.428 ; LFSR_33:c1|shift_register[27] ; LFSR_33:c1|shift_register[7]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.694      ;
; 0.429 ; xu_1[2]                       ; zigout[2]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; xu[10]                        ; xu_1[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; U1_1[3]                       ; U1_2[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.696      ;
; 0.430 ; xu_1[11]                      ; zigout[11]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; xu_1[1]                       ; zigout[1]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; U1[14]                        ; U1_1[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; U1[13]                        ; U1_1[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; U1[12]                        ; U1_1[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; U1[8]                         ; U1_1[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.697      ;
; 0.431 ; U1_1[5]                       ; U1_2[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.698      ;
; 0.435 ; xu[0]                         ; xu_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.701      ;
; 0.436 ; LFSR_33:c1|shift_register[5]  ; LFSR_33:c1|shift_register[18]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.702      ;
; 0.436 ; LFSR_33:c1|shift_register[6]  ; U0[6]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.702      ;
; 0.437 ; xu[4]                         ; xu_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.703      ;
; 0.437 ; LFSR_33:c1|shift_register[27] ; U1[11]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.703      ;
; 0.438 ; LFSR_33:c1|shift_register[29] ; U1[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.704      ;
; 0.438 ; LFSR_33:c1|shift_register[31] ; U1[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.704      ;
; 0.438 ; LFSR_33:c1|shift_register[25] ; U1[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.704      ;
; 0.438 ; LFSR_33:c1|shift_register[6]  ; LFSR_33:c1|shift_register[19]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.704      ;
; 0.438 ; LFSR_33:c1|shift_register[28] ; U1[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.704      ;
; 0.439 ; LFSR_33:c1|shift_register[5]  ; U0[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.705      ;
; 0.442 ; LFSR_33:c1|shift_register[20] ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.708      ;
; 0.444 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[25]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.710      ;
; 0.445 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[23]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.711      ;
; 0.446 ; LFSR_33:c1|shift_register[10] ; U0[10]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.712      ;
; 0.446 ; LFSR_33:c1|shift_register[12] ; U0[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.712      ;
; 0.446 ; LFSR_33:c1|shift_register[14] ; LFSR_33:c1|shift_register[27]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.712      ;
; 0.448 ; LFSR_33:c1|shift_register[14] ; U0[14]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.714      ;
; 0.449 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.715      ;
; 0.451 ; LFSR_33:c1|shift_register[23] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.717      ;
; 0.453 ; i[0]                          ; i_1[0]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.719      ;
; 0.455 ; U1[7]                         ; U1_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.721      ;
; 0.456 ; U1[3]                         ; U1_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.721      ;
; 0.458 ; LFSR_33:c1|shift_register[13] ; U0[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.724      ;
; 0.459 ; LFSR_33:c1|shift_register[23] ; U1[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.725      ;
; 0.459 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[11]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.725      ;
; 0.461 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[21]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.727      ;
; 0.464 ; LFSR_33:c1|shift_register[18] ; i[2]                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.730      ;
; 0.468 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[31]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.734      ;
; 0.544 ; LFSR_33:c1|shift_register[32] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.810      ;
; 0.551 ; LFSR_33:c1|shift_register[3]  ; U0[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.817      ;
; 0.551 ; LFSR_33:c1|shift_register[3]  ; LFSR_33:c1|shift_register[16]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.817      ;
; 0.552 ; LFSR_33:c1|shift_register[30] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.818      ;
; 0.555 ; iplus[5]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.441      ; 1.218      ;
; 0.561 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.827      ;
; 0.568 ; LFSR_33:c1|shift_register[22] ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.834      ;
; 0.574 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.840      ;
; 0.574 ; LFSR_33:c1|shift_register[16] ; iplus[0]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.840      ;
; 0.589 ; LFSR_33:c1|shift_register[1]  ; LFSR_33:c1|shift_register[14]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.854      ;
; 0.591 ; xu_1[3]                       ; zigout[3]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.857      ;
; 0.598 ; i[2]                          ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.443      ; 1.263      ;
; 0.599 ; U1_1[6]                       ; U1_2[6]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; xu_1[9]                       ; zigout[9]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.866      ;
; 0.600 ; xu_1[5]                       ; zigout[5]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.866      ;
; 0.600 ; i_1[2]                        ; i_2[2]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; U1_1[7]                       ; U1_2[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.867      ;
; 0.601 ; xu_1[10]                      ; zigout[10]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.867      ;
; 0.601 ; xu_1[8]                       ; zigout[8]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.867      ;
; 0.601 ; xu_1[4]                       ; zigout[4]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.867      ;
; 0.602 ; xu_1[0]                       ; zigout[0]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.868      ;
; 0.602 ; LFSR_33:c1|shift_register[0]  ; LFSR_33:c1|shift_register[13]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.868      ;
; 0.603 ; xu_1[7]                       ; zigout[7]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.869      ;
; 0.603 ; xu_1[6]                       ; zigout[6]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.869      ;
; 0.603 ; xu[3]                         ; xu_1[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.869      ;
; 0.606 ; LFSR_33:c1|shift_register[4]  ; U0[4]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.871      ;
; 0.609 ; LFSR_33:c1|shift_register[30] ; U1[14]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.875      ;
; 0.610 ; xu_1[13]                      ; zigout[14]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.877      ;
; 0.611 ; xu_1[13]                      ; zigout[15]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.878      ;
; 0.613 ; xu_1[13]                      ; zigout[13]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.880      ;
; 0.614 ; i_1[1]                        ; i_2[1]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.879      ;
; 0.614 ; xu[12]                        ; xu_1[12]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.880      ;
; 0.616 ; xu[13]                        ; D2_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.883      ;
; 0.617 ; LFSR_33:c1|shift_register[15] ; U0[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.882      ;
; 0.617 ; LFSR_33:c1|shift_register[7]  ; U0[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.883      ;
; 0.618 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[20]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.884      ;
; 0.620 ; xu_1[12]                      ; zigout[12]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.887      ;
; 0.620 ; xu[7]                         ; xu_1[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.887      ;
; 0.623 ; i[1]                          ; i_1[1]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.888      ;
; 0.624 ; LFSR_33:c1|shift_register[4]  ; LFSR_33:c1|shift_register[17]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.890      ;
; 0.626 ; xu[13]                        ; xu_1[13]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.893      ;
; 0.626 ; U1[4]                         ; U1_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.891      ;
; 0.627 ; LFSR_33:c1|shift_register[21] ; U1[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.893      ;
; 0.630 ; LFSR_33:c1|shift_register[16] ; i[0]                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.896      ;
; 0.631 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[28]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.897      ;
; 0.632 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[22]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.898      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 55.29 MHz ; 55.29 MHz       ; i_clock    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+---------+----------------+
; Clock   ; Slack   ; End Point TNS  ;
+---------+---------+----------------+
; i_clock ; -17.085 ; -553.752       ;
+---------+---------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; i_clock ; 0.347 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; i_clock ; -3.000 ; -319.855                      ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clock'                                                                                                                                                              ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -17.085 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 18.111     ;
; -16.969 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.995     ;
; -16.940 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.966     ;
; -16.853 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.879     ;
; -16.824 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.850     ;
; -16.737 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.763     ;
; -16.708 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.734     ;
; -16.621 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[5]   ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.647     ;
; -16.592 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[6]   ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.618     ;
; -16.254 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[4]   ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.280     ;
; -16.251 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[3]   ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.277     ;
; -16.122 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[2]   ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.148     ;
; -15.990 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[1]   ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 17.016     ;
; -15.470 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[0]   ; i_clock      ; i_clock     ; 1.000        ; 0.027      ; 16.496     ;
; -12.886 ; U0_1[0]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[1]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[2]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[3]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[4]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[5]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[6]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[7]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[8]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[9]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[10]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[11]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.886 ; U0_1[12]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.349     ;
; -12.770 ; U0_1[0]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[1]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[2]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[3]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[4]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[5]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[6]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[7]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[8]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[9]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[10]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[11]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.770 ; U0_1[12]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.233     ;
; -12.741 ; U0_1[0]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[1]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[2]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[3]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[4]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[5]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[6]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[7]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[8]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[9]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[10]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[11]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.741 ; U0_1[12]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.204     ;
; -12.654 ; U0_1[0]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[1]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[2]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[3]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[4]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[5]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[6]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[7]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[8]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[9]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[10]                                                                                                 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[11]                                                                                                 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.654 ; U0_1[12]                                                                                                 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.117     ;
; -12.625 ; U0_1[0]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[1]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[2]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[3]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[4]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[5]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[6]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[7]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[8]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[9]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[10]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[11]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.625 ; U0_1[12]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.088     ;
; -12.538 ; U0_1[0]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[1]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[2]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[3]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[4]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[5]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[6]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[7]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[8]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[9]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[10]                                                                                                 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[11]                                                                                                 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.538 ; U0_1[12]                                                                                                 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 14.001     ;
; -12.509 ; U0_1[0]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 13.972     ;
; -12.509 ; U0_1[1]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 13.972     ;
; -12.509 ; U0_1[2]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 13.972     ;
; -12.509 ; U0_1[3]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 13.972     ;
; -12.509 ; U0_1[4]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 13.972     ;
; -12.509 ; U0_1[5]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 13.972     ;
; -12.509 ; U0_1[6]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 13.972     ;
; -12.509 ; U0_1[7]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.464      ; 13.972     ;
+---------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clock'                                                                                                                                                                                   ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.347 ; iplus[2]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.393      ; 0.941      ;
; 0.350 ; iplus[0]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.939      ;
; 0.364 ; U1[4]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.393      ; 0.958      ;
; 0.371 ; U1[5]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.393      ; 0.965      ;
; 0.372 ; iplus[3]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.393      ; 0.966      ;
; 0.373 ; i[0]                          ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.962      ;
; 0.378 ; U1[6]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.393      ; 0.972      ;
; 0.382 ; LFSR_33:c1|shift_register[2]  ; LFSR_33:c1|shift_register[15]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.624      ;
; 0.387 ; LFSR_33:c1|shift_register[29] ; LFSR_33:c1|shift_register[9]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.629      ;
; 0.387 ; LFSR_33:c1|shift_register[25] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.629      ;
; 0.388 ; LFSR_33:c1|shift_register[27] ; LFSR_33:c1|shift_register[7]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.630      ;
; 0.395 ; U1_1[2]                       ; U1_2[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.638      ;
; 0.396 ; xu_1[2]                       ; zigout[2]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.638      ;
; 0.396 ; xu[10]                        ; xu_1[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; xu_1[11]                      ; zigout[11]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; xu_1[1]                       ; zigout[1]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; U1[13]                        ; U1_1[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; U1[12]                        ; U1_1[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; U1[8]                         ; U1_1[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; U1_1[3]                       ; U1_2[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.640      ;
; 0.398 ; U1[14]                        ; U1_1[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.640      ;
; 0.398 ; U1_1[5]                       ; U1_2[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.641      ;
; 0.399 ; U1[7]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.388      ; 0.988      ;
; 0.400 ; LFSR_33:c1|shift_register[20] ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.642      ;
; 0.401 ; xu[0]                         ; xu_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.643      ;
; 0.403 ; LFSR_33:c1|shift_register[5]  ; LFSR_33:c1|shift_register[18]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.645      ;
; 0.403 ; LFSR_33:c1|shift_register[6]  ; U0[6]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.645      ;
; 0.404 ; xu[4]                         ; xu_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.646      ;
; 0.404 ; LFSR_33:c1|shift_register[29] ; U1[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.646      ;
; 0.404 ; LFSR_33:c1|shift_register[31] ; U1[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.646      ;
; 0.404 ; LFSR_33:c1|shift_register[27] ; U1[11]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.646      ;
; 0.404 ; LFSR_33:c1|shift_register[28] ; U1[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.646      ;
; 0.405 ; LFSR_33:c1|shift_register[5]  ; U0[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.647      ;
; 0.405 ; LFSR_33:c1|shift_register[25] ; U1[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.647      ;
; 0.405 ; LFSR_33:c1|shift_register[6]  ; LFSR_33:c1|shift_register[19]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.647      ;
; 0.406 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.648      ;
; 0.408 ; iplus[1]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.393      ; 1.002      ;
; 0.409 ; LFSR_33:c1|shift_register[23] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.651      ;
; 0.411 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[23]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.653      ;
; 0.411 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[25]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.653      ;
; 0.412 ; LFSR_33:c1|shift_register[10] ; U0[10]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.654      ;
; 0.412 ; LFSR_33:c1|shift_register[12] ; U0[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.654      ;
; 0.412 ; LFSR_33:c1|shift_register[14] ; LFSR_33:c1|shift_register[27]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.654      ;
; 0.413 ; LFSR_33:c1|shift_register[14] ; U0[14]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.655      ;
; 0.416 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[11]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.658      ;
; 0.418 ; i[0]                          ; i_1[0]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; i[1]                          ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.393      ; 1.012      ;
; 0.420 ; U1[3]                         ; U1_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.662      ;
; 0.421 ; U1[7]                         ; U1_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.663      ;
; 0.423 ; LFSR_33:c1|shift_register[13] ; U0[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.665      ;
; 0.424 ; LFSR_33:c1|shift_register[23] ; U1[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.666      ;
; 0.426 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[21]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.668      ;
; 0.428 ; LFSR_33:c1|shift_register[18] ; i[2]                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.670      ;
; 0.431 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[31]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.673      ;
; 0.494 ; LFSR_33:c1|shift_register[32] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.736      ;
; 0.499 ; LFSR_33:c1|shift_register[3]  ; U0[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.741      ;
; 0.500 ; LFSR_33:c1|shift_register[3]  ; LFSR_33:c1|shift_register[16]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.742      ;
; 0.500 ; LFSR_33:c1|shift_register[30] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.742      ;
; 0.508 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.750      ;
; 0.516 ; LFSR_33:c1|shift_register[22] ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.758      ;
; 0.521 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.763      ;
; 0.521 ; LFSR_33:c1|shift_register[16] ; iplus[0]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.763      ;
; 0.530 ; iplus[5]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.393      ; 1.124      ;
; 0.542 ; LFSR_33:c1|shift_register[1]  ; LFSR_33:c1|shift_register[14]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.783      ;
; 0.547 ; xu_1[9]                       ; zigout[9]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.790      ;
; 0.548 ; xu_1[5]                       ; zigout[5]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; xu_1[3]                       ; zigout[3]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.790      ;
; 0.548 ; U1_1[7]                       ; U1_2[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; U1_1[6]                       ; U1_2[6]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; xu_1[10]                      ; zigout[10]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; xu_1[8]                       ; zigout[8]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; xu_1[4]                       ; zigout[4]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.791      ;
; 0.549 ; i_1[2]                        ; i_2[2]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.792      ;
; 0.550 ; LFSR_33:c1|shift_register[0]  ; LFSR_33:c1|shift_register[13]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.792      ;
; 0.551 ; xu_1[6]                       ; zigout[6]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.794      ;
; 0.551 ; xu_1[0]                       ; zigout[0]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.793      ;
; 0.552 ; xu_1[7]                       ; zigout[7]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.794      ;
; 0.552 ; xu[3]                         ; xu_1[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.794      ;
; 0.556 ; LFSR_33:c1|shift_register[30] ; U1[14]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.798      ;
; 0.560 ; LFSR_33:c1|shift_register[4]  ; U0[4]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.801      ;
; 0.562 ; xu[12]                        ; xu_1[12]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.804      ;
; 0.563 ; i_1[1]                        ; i_2[1]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.804      ;
; 0.563 ; i[2]                          ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.396      ; 1.160      ;
; 0.564 ; LFSR_33:c1|shift_register[15] ; U0[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.805      ;
; 0.564 ; LFSR_33:c1|shift_register[7]  ; U0[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.806      ;
; 0.565 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[20]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.807      ;
; 0.567 ; xu_1[13]                      ; zigout[14]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.810      ;
; 0.568 ; xu_1[13]                      ; zigout[15]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.811      ;
; 0.569 ; i[1]                          ; i_1[1]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.811      ;
; 0.570 ; xu_1[13]                      ; zigout[13]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.813      ;
; 0.570 ; LFSR_33:c1|shift_register[4]  ; LFSR_33:c1|shift_register[17]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.812      ;
; 0.571 ; xu[13]                        ; D2_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.814      ;
; 0.571 ; xu[7]                         ; xu_1[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.814      ;
; 0.571 ; U1[4]                         ; U1_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.813      ;
; 0.572 ; xu_1[12]                      ; zigout[12]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.815      ;
; 0.576 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[28]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.818      ;
; 0.576 ; LFSR_33:c1|shift_register[16] ; i[0]                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.818      ;
; 0.578 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[32]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.820      ;
; 0.579 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[22]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.821      ;
; 0.581 ; LFSR_33:c1|shift_register[21] ; U1[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.824      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; i_clock ; -8.508 ; -240.195        ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; i_clock ; 0.139 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; i_clock ; -3.000 ; -225.677                      ;
+---------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clock'                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -8.508 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.488      ;
; -8.477 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.457      ;
; -8.440 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.420      ;
; -8.409 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.389      ;
; -8.372 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.352      ;
; -8.341 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.321      ;
; -8.304 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.284      ;
; -8.258 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[6]   ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.238      ;
; -8.236 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[5]   ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.216      ;
; -8.160 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[4]   ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.140      ;
; -8.095 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[3]   ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.075      ;
; -8.091 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[2]   ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 9.071      ;
; -7.926 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[1]   ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 8.906      ;
; -7.728 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; fx[0]   ; i_clock      ; i_clock     ; 1.000        ; -0.007     ; 8.708      ;
; -6.470 ; U0_1[0]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[1]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[2]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[3]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[4]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[5]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[6]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[7]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[8]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[9]                                                                                                  ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[10]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[11]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.470 ; U0_1[12]                                                                                                 ; fx[13]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.682      ;
; -6.439 ; U0_1[0]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[1]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[2]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[3]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[4]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[5]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[6]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[7]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[8]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[9]                                                                                                  ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[10]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[11]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.439 ; U0_1[12]                                                                                                 ; fx[12]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.651      ;
; -6.402 ; U0_1[0]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[1]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[2]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[3]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[4]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[5]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[6]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[7]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[8]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[9]                                                                                                  ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[10]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[11]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.402 ; U0_1[12]                                                                                                 ; fx[11]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.614      ;
; -6.371 ; U0_1[0]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[1]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[2]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[3]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[4]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[5]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[6]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[7]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[8]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[9]                                                                                                  ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[10]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[11]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.371 ; U0_1[12]                                                                                                 ; fx[10]  ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.583      ;
; -6.334 ; U0_1[0]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[1]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[2]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[3]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[4]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[5]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[6]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[7]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[8]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[9]                                                                                                  ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[10]                                                                                                 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[11]                                                                                                 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.334 ; U0_1[12]                                                                                                 ; fx[9]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.546      ;
; -6.303 ; U0_1[0]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[1]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[2]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[3]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[4]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[5]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[6]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[7]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[8]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[9]                                                                                                  ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[10]                                                                                                 ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[11]                                                                                                 ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.303 ; U0_1[12]                                                                                                 ; fx[8]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.515      ;
; -6.266 ; U0_1[0]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.478      ;
; -6.266 ; U0_1[1]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.478      ;
; -6.266 ; U0_1[2]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.478      ;
; -6.266 ; U0_1[3]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.478      ;
; -6.266 ; U0_1[4]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.478      ;
; -6.266 ; U0_1[5]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.478      ;
; -6.266 ; U0_1[6]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.478      ;
; -6.266 ; U0_1[7]                                                                                                  ; fx[7]   ; i_clock      ; i_clock     ; 1.000        ; 0.225      ; 7.478      ;
+--------+----------------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clock'                                                                                                                                                                                   ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.139 ; iplus[2]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.228      ; 0.471      ;
; 0.144 ; iplus[0]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.473      ;
; 0.146 ; iplus[3]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.228      ; 0.478      ;
; 0.150 ; U1[4]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.226      ; 0.480      ;
; 0.151 ; U1[5]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.226      ; 0.481      ;
; 0.153 ; U1[6]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.226      ; 0.483      ;
; 0.161 ; i[0]                          ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.223      ; 0.488      ;
; 0.164 ; iplus[1]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.228      ; 0.496      ;
; 0.172 ; i[1]                          ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.226      ; 0.502      ;
; 0.172 ; U1[7]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.223      ; 0.499      ;
; 0.188 ; xu_1[2]                       ; zigout[2]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.313      ;
; 0.189 ; xu_1[11]                      ; zigout[11]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; xu_1[1]                       ; zigout[1]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; xu[10]                        ; xu_1[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; U1[8]                         ; U1_1[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.315      ;
; 0.189 ; U1_1[2]                       ; U1_2[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; U1_1[3]                       ; U1_2[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; U1[14]                        ; U1_1[11]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; U1[13]                        ; U1_1[10]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; U1[12]                        ; U1_1[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; U1_1[5]                       ; U1_2[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.316      ;
; 0.191 ; xu[0]                         ; xu_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.316      ;
; 0.193 ; xu[4]                         ; xu_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.318      ;
; 0.193 ; LFSR_33:c1|shift_register[29] ; LFSR_33:c1|shift_register[9]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; LFSR_33:c1|shift_register[5]  ; LFSR_33:c1|shift_register[18]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; LFSR_33:c1|shift_register[25] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; LFSR_33:c1|shift_register[6]  ; U0[6]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.317      ;
; 0.194 ; LFSR_33:c1|shift_register[29] ; U1[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; LFSR_33:c1|shift_register[27] ; U1[11]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; LFSR_33:c1|shift_register[27] ; LFSR_33:c1|shift_register[7]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; LFSR_33:c1|shift_register[28] ; U1[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.318      ;
; 0.195 ; LFSR_33:c1|shift_register[2]  ; LFSR_33:c1|shift_register[15]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; LFSR_33:c1|shift_register[31] ; U1[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; LFSR_33:c1|shift_register[25] ; U1[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; LFSR_33:c1|shift_register[6]  ; LFSR_33:c1|shift_register[19]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.319      ;
; 0.196 ; LFSR_33:c1|shift_register[5]  ; U0[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.320      ;
; 0.198 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[23]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.322      ;
; 0.198 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[25]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.322      ;
; 0.200 ; LFSR_33:c1|shift_register[10] ; U0[10]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.324      ;
; 0.200 ; LFSR_33:c1|shift_register[12] ; U0[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.324      ;
; 0.200 ; LFSR_33:c1|shift_register[14] ; LFSR_33:c1|shift_register[27]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.324      ;
; 0.201 ; LFSR_33:c1|shift_register[20] ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; LFSR_33:c1|shift_register[14] ; U0[14]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; i[0]                          ; i_1[0]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.326      ;
; 0.203 ; U1[3]                         ; U1_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.328      ;
; 0.204 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.328      ;
; 0.205 ; U1[7]                         ; U1_1[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; LFSR_33:c1|shift_register[23] ; U1[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; LFSR_33:c1|shift_register[13] ; U0[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.329      ;
; 0.206 ; LFSR_33:c1|shift_register[23] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.330      ;
; 0.207 ; LFSR_33:c1|shift_register[18] ; i[2]                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.331      ;
; 0.207 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[21]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.331      ;
; 0.211 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[11]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.335      ;
; 0.211 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[31]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.335      ;
; 0.239 ; iplus[5]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.228      ; 0.571      ;
; 0.249 ; i[2]                          ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.228      ; 0.581      ;
; 0.249 ; LFSR_33:c1|shift_register[32] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.373      ;
; 0.252 ; LFSR_33:c1|shift_register[3]  ; U0[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.376      ;
; 0.253 ; LFSR_33:c1|shift_register[3]  ; LFSR_33:c1|shift_register[16]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.377      ;
; 0.253 ; LFSR_33:c1|shift_register[30] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.377      ;
; 0.255 ; xu_1[3]                       ; zigout[3]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.380      ;
; 0.257 ; LFSR_33:c1|shift_register[1]  ; LFSR_33:c1|shift_register[14]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.380      ;
; 0.259 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.383      ;
; 0.261 ; U1_1[7]                       ; U1_2[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; U1_1[6]                       ; U1_2[6]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; xu_1[9]                       ; zigout[9]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; xu_1[8]                       ; zigout[8]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; xu_1[5]                       ; zigout[5]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; xu_1[4]                       ; zigout[4]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; LFSR_33:c1|shift_register[22] ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.386      ;
; 0.263 ; xu_1[10]                      ; zigout[10]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; i_1[2]                        ; i_2[2]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.388      ;
; 0.264 ; xu_1[13]                      ; zigout[14]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.390      ;
; 0.264 ; xu_1[0]                       ; zigout[0]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.389      ;
; 0.264 ; i_1[1]                        ; i_2[1]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.388      ;
; 0.265 ; xu_1[13]                      ; zigout[15]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.391      ;
; 0.265 ; xu_1[7]                       ; zigout[7]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.390      ;
; 0.265 ; xu_1[6]                       ; zigout[6]~reg0                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.390      ;
; 0.265 ; xu[3]                         ; xu_1[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.390      ;
; 0.265 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.389      ;
; 0.265 ; LFSR_33:c1|shift_register[16] ; iplus[0]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.389      ;
; 0.265 ; LFSR_33:c1|shift_register[0]  ; LFSR_33:c1|shift_register[13]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.389      ;
; 0.266 ; xu_1[13]                      ; zigout[13]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; xu_1[12]                      ; zigout[12]~reg0                                                                                          ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; xu[7]                         ; xu_1[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; LFSR_33:c1|shift_register[4]  ; U0[4]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.389      ;
; 0.267 ; LFSR_33:c1|shift_register[30] ; U1[14]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.391      ;
; 0.270 ; LFSR_33:c1|shift_register[15] ; U0[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.393      ;
; 0.271 ; xu[12]                        ; xu_1[12]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.396      ;
; 0.272 ; LFSR_33:c1|shift_register[7]  ; U0[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.396      ;
; 0.273 ; i[1]                          ; i_1[1]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.398      ;
; 0.274 ; xu[13]                        ; xu_1[13]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.400      ;
; 0.274 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[20]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.398      ;
; 0.274 ; LFSR_33:c1|shift_register[21] ; U1[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.399      ;
; 0.276 ; U1[4]                         ; U1_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.401      ;
; 0.276 ; LFSR_33:c1|shift_register[4]  ; LFSR_33:c1|shift_register[17]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.400      ;
; 0.277 ; xu[13]                        ; D2_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.403      ;
; 0.278 ; LFSR_33:c1|shift_register[8]  ; U0[8]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.039      ; 0.401      ;
; 0.279 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[28]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.403      ;
; 0.279 ; LFSR_33:c1|shift_register[16] ; i[0]                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.403      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -18.966  ; 0.139 ; N/A      ; N/A     ; -3.000              ;
;  i_clock         ; -18.966  ; 0.139 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -625.962 ; 0.0   ; 0.0      ; 0.0     ; -320.774            ;
;  i_clock         ; -625.962 ; 0.000 ; N/A      ; N/A     ; -320.774            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; zigout[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; isVal         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clock                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; isVal         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; isVal         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; isVal         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clock    ; i_clock  ; 81098460 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clock    ; i_clock  ; 81098460 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 171   ; 171  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; i_clock ; i_clock ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; isVal       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; isVal       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri May 06 14:39:44 2022
Info: Command: quartus_sta ZigVHDL -c ZigVHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ZigVHDL.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clock i_clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -18.966
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.966            -625.962 i_clock 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -320.774 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -17.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.085            -553.752 i_clock 
Info (332146): Worst-case hold slack is 0.347
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.347               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -319.855 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.508
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.508            -240.195 i_clock 
Info (332146): Worst-case hold slack is 0.139
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.139               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -225.677 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4873 megabytes
    Info: Processing ended: Fri May 06 14:40:03 2022
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:02


