TimeQuest Timing Analyzer report for Traffic_Light
Wed Mar 20 23:18:44 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|Clk_Div'
 14. Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|Clk_Div'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clock'
 30. Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'
 31. Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'
 32. Slow 1200mV 0C Model Hold: 'clock'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clock'
 46. Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'
 47. Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'
 48. Fast 1200mV 0C Model Hold: 'clock'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Traffic_Light                                      ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clock                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                    ;
; Clock_Divider:cd|Clk_Div ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:cd|Clk_Div } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 269.11 MHz ; 250.0 MHz       ; clock                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 298.86 MHz ; 298.86 MHz      ; Clock_Divider:cd|Clk_Div ;                                                               ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock                    ; -2.716 ; -81.454       ;
; Clock_Divider:cd|Clk_Div ; -2.346 ; -20.140       ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div ; 0.358 ; 0.000         ;
; clock                    ; 0.482 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock                    ; -3.000 ; -36.000       ;
; Clock_Divider:cd|Clk_Div ; -1.000 ; -12.000       ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                               ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.716 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.650      ;
; -2.716 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.650      ;
; -2.716 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.650      ;
; -2.716 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.650      ;
; -2.716 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.650      ;
; -2.716 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.650      ;
; -2.716 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.650      ;
; -2.716 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.650      ;
; -2.647 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.216      ;
; -2.647 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.216      ;
; -2.647 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.216      ;
; -2.647 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.216      ;
; -2.647 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.216      ;
; -2.647 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.216      ;
; -2.647 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.216      ;
; -2.647 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.216      ;
; -2.636 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.636 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.570      ;
; -2.611 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.180      ;
; -2.611 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.180      ;
; -2.611 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.180      ;
; -2.611 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.180      ;
; -2.611 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.180      ;
; -2.611 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.180      ;
; -2.611 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.180      ;
; -2.611 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.180      ;
; -2.598 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.167      ;
; -2.598 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.167      ;
; -2.598 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.167      ;
; -2.598 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.167      ;
; -2.598 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.167      ;
; -2.598 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.167      ;
; -2.598 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.167      ;
; -2.598 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.167      ;
; -2.594 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.163      ;
; -2.594 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.163      ;
; -2.594 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.163      ;
; -2.594 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.163      ;
; -2.594 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.163      ;
; -2.594 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.163      ;
; -2.594 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.163      ;
; -2.594 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.163      ;
; -2.590 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.159      ;
; -2.590 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.159      ;
; -2.590 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.159      ;
; -2.590 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.159      ;
; -2.590 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.159      ;
; -2.590 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.159      ;
; -2.590 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.159      ;
; -2.590 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.426     ; 3.159      ;
; -2.585 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.519      ;
; -2.585 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.519      ;
; -2.585 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.519      ;
; -2.585 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.519      ;
; -2.585 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.519      ;
; -2.585 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.519      ;
; -2.585 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.519      ;
; -2.585 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.519      ;
; -2.572 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.506      ;
; -2.572 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.506      ;
; -2.572 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.506      ;
; -2.572 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.506      ;
; -2.572 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.506      ;
; -2.572 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.506      ;
; -2.572 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.506      ;
; -2.572 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.506      ;
; -2.549 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.483      ;
; -2.549 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.483      ;
; -2.549 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.483      ;
; -2.549 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.483      ;
; -2.549 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.483      ;
; -2.549 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.483      ;
; -2.549 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.483      ;
; -2.549 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.483      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[12] ; clock        ; clock       ; 1.000        ; -0.061     ; 3.474      ;
; -2.540 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.425     ; 3.110      ;
; -2.540 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.425     ; 3.110      ;
; -2.540 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.425     ; 3.110      ;
; -2.540 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.425     ; 3.110      ;
; -2.540 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.425     ; 3.110      ;
; -2.540 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.425     ; 3.110      ;
; -2.540 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.425     ; 3.110      ;
; -2.540 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.425     ; 3.110      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|Clk_Div'                                                                                     ;
+--------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.346 ; current_state.s0 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 3.279      ;
; -2.346 ; current_state.s0 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 3.279      ;
; -2.346 ; current_state.s0 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 3.279      ;
; -2.346 ; current_state.s0 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 3.279      ;
; -2.346 ; current_state.s0 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 3.279      ;
; -2.237 ; count[0]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; count[0]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; count[0]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; count[0]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; count[0]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 3.171      ;
; -2.047 ; count[3]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; count[3]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; count[3]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; count[3]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.981      ;
; -2.047 ; count[3]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.981      ;
; -2.019 ; count[1]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; count[1]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; count[1]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; count[1]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; count[1]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.953      ;
; -1.941 ; current_state.s0 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.874      ;
; -1.833 ; count[0]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.767      ;
; -1.752 ; current_state.s1 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.685      ;
; -1.752 ; current_state.s1 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.685      ;
; -1.752 ; current_state.s1 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.685      ;
; -1.752 ; current_state.s1 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.685      ;
; -1.752 ; current_state.s1 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.685      ;
; -1.743 ; count[2]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; count[2]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; count[2]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; count[2]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; count[2]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; current_state.s2 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.676      ;
; -1.743 ; current_state.s2 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.676      ;
; -1.743 ; current_state.s2 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.676      ;
; -1.743 ; current_state.s2 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.676      ;
; -1.743 ; current_state.s2 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.676      ;
; -1.728 ; count[4]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.662      ;
; -1.728 ; count[4]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.662      ;
; -1.728 ; count[4]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.662      ;
; -1.728 ; count[4]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.662      ;
; -1.728 ; count[4]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.662      ;
; -1.642 ; count[3]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.576      ;
; -1.614 ; count[1]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.548      ;
; -1.518 ; current_state.s3 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.451      ;
; -1.518 ; current_state.s3 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.451      ;
; -1.518 ; current_state.s3 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.451      ;
; -1.518 ; current_state.s3 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.451      ;
; -1.518 ; current_state.s3 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.451      ;
; -1.475 ; current_state.s1 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.408      ;
; -1.454 ; current_state.s2 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.387      ;
; -1.401 ; current_state.s4 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.334      ;
; -1.338 ; count[2]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.272      ;
; -1.323 ; count[4]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.061     ; 2.257      ;
; -1.152 ; count[1]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.085      ;
; -1.152 ; count[1]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.085      ;
; -1.152 ; count[1]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.085      ;
; -1.152 ; count[1]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.085      ;
; -1.152 ; count[1]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.085      ;
; -1.114 ; current_state.s3 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.047      ;
; -1.094 ; current_state.s5 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.027      ;
; -1.094 ; current_state.s5 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.027      ;
; -1.094 ; current_state.s5 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.027      ;
; -1.094 ; current_state.s5 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.027      ;
; -1.094 ; current_state.s5 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 2.027      ;
; -1.024 ; current_state.s4 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.957      ;
; -1.024 ; current_state.s4 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.957      ;
; -1.024 ; current_state.s4 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.957      ;
; -1.024 ; current_state.s4 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.957      ;
; -1.024 ; current_state.s4 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.957      ;
; -0.978 ; count[0]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.911      ;
; -0.978 ; count[0]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.911      ;
; -0.978 ; count[0]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.911      ;
; -0.978 ; count[0]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.911      ;
; -0.978 ; count[0]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.911      ;
; -0.871 ; count[2]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.804      ;
; -0.871 ; count[2]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.804      ;
; -0.871 ; count[2]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.804      ;
; -0.871 ; count[2]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.804      ;
; -0.871 ; count[2]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.804      ;
; -0.837 ; count[3]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.770      ;
; -0.837 ; count[3]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.770      ;
; -0.837 ; count[3]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.770      ;
; -0.837 ; count[3]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.770      ;
; -0.837 ; count[3]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.770      ;
; -0.760 ; current_state.s5 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.693      ;
; -0.709 ; current_state.s4 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.063     ; 1.641      ;
; -0.645 ; count[4]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.578      ;
; -0.645 ; count[4]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.578      ;
; -0.645 ; count[4]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.578      ;
; -0.645 ; count[4]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.578      ;
; -0.645 ; count[4]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.578      ;
; -0.392 ; current_state.s1 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.063     ; 1.324      ;
; -0.161 ; en               ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.094      ;
; -0.161 ; en               ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.094      ;
; -0.161 ; en               ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.094      ;
; -0.161 ; en               ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.094      ;
; -0.161 ; en               ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 1.094      ;
; 0.296  ; en               ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.062     ; 0.637      ;
+--------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|Clk_Div'                                                                                     ;
+-------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.358 ; current_state.s1 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; en               ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.577      ;
; 0.412 ; current_state.s5 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.631      ;
; 0.554 ; current_state.s1 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.773      ;
; 0.556 ; current_state.s2 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.775      ;
; 0.558 ; current_state.s3 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.777      ;
; 0.580 ; count[4]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.799      ;
; 0.600 ; count[3]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.819      ;
; 0.608 ; count[1]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.827      ;
; 0.608 ; count[2]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.827      ;
; 0.630 ; count[0]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 0.849      ;
; 0.871 ; current_state.s4 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.090      ;
; 0.874 ; count[3]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.093      ;
; 0.882 ; count[1]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.101      ;
; 0.889 ; en               ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; en               ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; en               ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; en               ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; en               ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.108      ;
; 0.895 ; count[2]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.114      ;
; 0.897 ; count[0]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.116      ;
; 0.897 ; count[2]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.116      ;
; 0.899 ; count[0]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.118      ;
; 0.987 ; current_state.s1 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.061      ; 1.205      ;
; 0.992 ; count[1]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.211      ;
; 0.994 ; count[1]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.213      ;
; 1.009 ; count[0]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.228      ;
; 1.011 ; count[0]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.230      ;
; 1.188 ; current_state.s4 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.407      ;
; 1.236 ; current_state.s5 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.455      ;
; 1.251 ; current_state.s3 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.470      ;
; 1.270 ; count[4]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.489      ;
; 1.270 ; count[4]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.489      ;
; 1.270 ; count[4]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.489      ;
; 1.270 ; count[4]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.489      ;
; 1.277 ; current_state.s4 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.061      ; 1.495      ;
; 1.430 ; count[3]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.649      ;
; 1.430 ; count[3]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.649      ;
; 1.430 ; count[3]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.649      ;
; 1.459 ; count[4]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 1.679      ;
; 1.492 ; count[2]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.711      ;
; 1.492 ; count[2]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.711      ;
; 1.569 ; count[0]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 1.789      ;
; 1.698 ; count[3]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 1.918      ;
; 1.699 ; count[1]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 1.919      ;
; 1.706 ; current_state.s4 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.925      ;
; 1.706 ; current_state.s4 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.925      ;
; 1.706 ; current_state.s4 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.925      ;
; 1.706 ; current_state.s4 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.925      ;
; 1.729 ; count[1]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.948      ;
; 1.753 ; count[2]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 1.973      ;
; 1.754 ; current_state.s5 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.973      ;
; 1.754 ; current_state.s5 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.973      ;
; 1.754 ; current_state.s5 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.973      ;
; 1.754 ; current_state.s5 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.973      ;
; 1.766 ; current_state.s2 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 1.985      ;
; 1.862 ; current_state.s1 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.081      ;
; 1.862 ; current_state.s1 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.081      ;
; 1.862 ; current_state.s1 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.081      ;
; 1.862 ; current_state.s1 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.081      ;
; 1.979 ; count[4]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.199      ;
; 1.979 ; count[4]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.199      ;
; 1.979 ; count[4]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.199      ;
; 1.979 ; count[4]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.199      ;
; 1.979 ; count[4]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.199      ;
; 1.991 ; current_state.s3 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.210      ;
; 1.991 ; current_state.s3 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.210      ;
; 1.991 ; current_state.s3 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.210      ;
; 1.991 ; current_state.s3 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.210      ;
; 2.089 ; count[0]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.309      ;
; 2.089 ; count[0]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.309      ;
; 2.089 ; count[0]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.309      ;
; 2.089 ; count[0]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.309      ;
; 2.089 ; count[0]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.309      ;
; 2.218 ; count[3]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.438      ;
; 2.218 ; count[3]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.438      ;
; 2.218 ; count[3]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.438      ;
; 2.218 ; count[3]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.438      ;
; 2.218 ; count[3]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.438      ;
; 2.219 ; count[1]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.439      ;
; 2.219 ; count[1]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.439      ;
; 2.219 ; count[1]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.439      ;
; 2.219 ; count[1]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.439      ;
; 2.219 ; count[1]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.439      ;
; 2.273 ; count[2]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.493      ;
; 2.273 ; count[2]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.493      ;
; 2.273 ; count[2]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.493      ;
; 2.273 ; count[2]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.493      ;
; 2.273 ; count[2]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.063      ; 2.493      ;
; 2.284 ; current_state.s2 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.503      ;
; 2.284 ; current_state.s2 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.503      ;
; 2.284 ; current_state.s2 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.503      ;
; 2.284 ; current_state.s2 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.503      ;
; 2.462 ; current_state.s0 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 2.681      ;
; 2.982 ; current_state.s0 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 3.201      ;
; 2.982 ; current_state.s0 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 3.201      ;
; 2.982 ; current_state.s0 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 3.201      ;
; 2.982 ; current_state.s0 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 3.201      ;
; 2.982 ; current_state.s0 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.062      ; 3.201      ;
+-------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                               ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.482 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.065      ;
; 0.495 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.078      ;
; 0.495 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.078      ;
; 0.496 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.079      ;
; 0.497 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.079      ;
; 0.497 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.079      ;
; 0.497 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.080      ;
; 0.497 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.080      ;
; 0.555 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.075      ; 0.787      ;
; 0.555 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.075      ; 0.787      ;
; 0.556 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.075      ; 0.788      ;
; 0.556 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.076      ; 0.789      ;
; 0.558 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.076      ; 0.791      ;
; 0.560 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.076      ; 0.793      ;
; 0.569 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.590 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.173      ;
; 0.590 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.173      ;
; 0.592 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.810      ;
; 0.592 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.174      ;
; 0.592 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.175      ;
; 0.607 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.190      ;
; 0.609 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.192      ;
; 0.609 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.192      ;
; 0.609 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.191      ;
; 0.609 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.191      ;
; 0.609 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.192      ;
; 0.609 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.191      ;
; 0.611 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.194      ;
; 0.665 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.247      ;
; 0.702 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.285      ;
; 0.704 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.286      ;
; 0.704 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.286      ;
; 0.719 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.302      ;
; 0.719 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.302      ;
; 0.719 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.301      ;
; 0.721 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.303      ;
; 0.721 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.304      ;
; 0.721 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.303      ;
; 0.723 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.306      ;
; 0.814 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.397      ;
; 0.815 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.397      ;
; 0.816 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.399      ;
; 0.816 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.398      ;
; 0.816 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.399      ;
; 0.816 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.398      ;
; 0.831 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.413      ;
; 0.832 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.076      ; 1.065      ;
; 0.832 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.415      ;
; 0.833 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.416      ;
; 0.833 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.416      ;
; 0.833 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.415      ;
; 0.833 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.415      ;
; 0.844 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.076      ; 1.080      ;
; 0.849 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.076      ; 1.082      ;
; 0.859 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[1]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[7]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[12] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.082      ;
; 0.888 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.426      ; 1.471      ;
; 0.926 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.425      ; 1.508      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[11] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[13] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[15] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[19] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[21] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[23] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[24] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[26] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[27] ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[31] ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[16] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[17] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[18] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[20] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[22] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[25] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[28] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[29] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[30] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|Clk_Div ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[11]|clk           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[13]|clk           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[15]|clk           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[19]|clk           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[21]|clk           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[23]|clk           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[24]|clk           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[26]|clk           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[27]|clk           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[31]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[16]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[17]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[18]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[20]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[22]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[25]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[28]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[29]|clk           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[30]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|Clk_Div|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[0]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[10]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[12]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[14]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[1]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[2]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[3]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[4]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[5]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[6]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[7]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[8]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'                                                           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; en                          ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]                    ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; en                          ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]                    ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; en                          ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5            ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; en|clk                      ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]|clk                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; en|clk                      ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5|clk        ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; enable        ; Clock_Divider:cd|Clk_Div ; 2.385 ; 2.857 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; Clock_Divider:cd|Clk_Div ; 0.274 ; 0.381 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; road_1_sensor ; Clock_Divider:cd|Clk_Div ; 3.448 ; 3.813 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; clock                    ; 1.346 ; 1.448 ; Rise       ; clock                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; enable        ; Clock_Divider:cd|Clk_Div ; -1.398 ; -1.814 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; Clock_Divider:cd|Clk_Div ; 0.131  ; 0.024  ; Rise       ; Clock_Divider:cd|Clk_Div ;
; road_1_sensor ; Clock_Divider:cd|Clk_Div ; -0.880 ; -1.279 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; clock                    ; -0.055 ; -0.137 ; Rise       ; clock                    ;
+---------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ; 2.634 ;       ; Rise       ; Clock_Divider:cd|Clk_Div ;
; out_count[*]  ; Clock_Divider:cd|Clk_Div ; 5.831 ; 5.801 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div ; 5.776 ; 5.743 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div ; 5.777 ; 5.760 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div ; 5.552 ; 5.538 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div ; 5.549 ; 5.532 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div ; 5.831 ; 5.801 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 6.312 ; 6.188 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 5.514 ; 5.503 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 6.312 ; 6.188 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 6.092 ; 5.961 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 6.818 ; 6.693 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 5.528 ; 5.522 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 6.257 ; 6.378 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 6.818 ; 6.693 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ;       ; 2.620 ; Fall       ; Clock_Divider:cd|Clk_Div ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ; 2.612 ;       ; Rise       ; Clock_Divider:cd|Clk_Div ;
; out_count[*]  ; Clock_Divider:cd|Clk_Div ; 5.402 ; 5.383 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div ; 5.619 ; 5.585 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div ; 5.620 ; 5.602 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div ; 5.404 ; 5.388 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div ; 5.402 ; 5.383 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div ; 5.672 ; 5.642 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 5.367 ; 5.354 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 5.367 ; 5.354 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 5.810 ; 5.789 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 5.911 ; 5.774 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 5.381 ; 5.374 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 5.381 ; 5.374 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 5.780 ; 5.902 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 6.053 ; 5.913 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ;       ; 2.596 ; Fall       ; Clock_Divider:cd|Clk_Div ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 298.42 MHz ; 250.0 MHz       ; clock                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 332.45 MHz ; 332.45 MHz      ; Clock_Divider:cd|Clk_Div ;                                                               ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock                    ; -2.351 ; -70.010       ;
; Clock_Divider:cd|Clk_Div ; -2.008 ; -16.901       ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div ; 0.312 ; 0.000         ;
; clock                    ; 0.429 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock                    ; -3.000 ; -36.000       ;
; Clock_Divider:cd|Clk_Div ; -1.000 ; -12.000       ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.351 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.292      ;
; -2.351 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.292      ;
; -2.351 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.292      ;
; -2.351 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.292      ;
; -2.351 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.292      ;
; -2.351 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.292      ;
; -2.351 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.292      ;
; -2.351 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.292      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.904      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.904      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.904      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.904      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.904      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.904      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.904      ;
; -2.295 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.904      ;
; -2.281 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.222      ;
; -2.281 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.222      ;
; -2.281 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.222      ;
; -2.281 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.222      ;
; -2.281 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.222      ;
; -2.281 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.222      ;
; -2.281 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.222      ;
; -2.281 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.222      ;
; -2.269 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.878      ;
; -2.269 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.878      ;
; -2.269 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.878      ;
; -2.269 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.878      ;
; -2.269 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.878      ;
; -2.269 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.878      ;
; -2.269 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.878      ;
; -2.269 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.878      ;
; -2.255 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.864      ;
; -2.255 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.864      ;
; -2.255 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.864      ;
; -2.255 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.864      ;
; -2.255 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.864      ;
; -2.255 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.864      ;
; -2.255 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.864      ;
; -2.255 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.864      ;
; -2.244 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.853      ;
; -2.244 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.853      ;
; -2.244 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.853      ;
; -2.244 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.853      ;
; -2.244 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.853      ;
; -2.244 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.853      ;
; -2.244 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.853      ;
; -2.244 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.853      ;
; -2.243 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.852      ;
; -2.243 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.852      ;
; -2.243 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.852      ;
; -2.243 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.852      ;
; -2.243 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.852      ;
; -2.243 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.852      ;
; -2.243 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.852      ;
; -2.243 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.386     ; 2.852      ;
; -2.238 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.179      ;
; -2.238 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.179      ;
; -2.238 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.179      ;
; -2.238 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.179      ;
; -2.238 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.179      ;
; -2.238 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.179      ;
; -2.238 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.179      ;
; -2.238 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.179      ;
; -2.223 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.164      ;
; -2.223 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.164      ;
; -2.223 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.164      ;
; -2.223 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.164      ;
; -2.223 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.164      ;
; -2.223 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.164      ;
; -2.223 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.164      ;
; -2.223 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.164      ;
; -2.205 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.146      ;
; -2.205 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.146      ;
; -2.205 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.146      ;
; -2.205 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.146      ;
; -2.205 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.146      ;
; -2.205 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.146      ;
; -2.205 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.146      ;
; -2.205 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.146      ;
; -2.202 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.385     ; 2.812      ;
; -2.202 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.385     ; 2.812      ;
; -2.202 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.385     ; 2.812      ;
; -2.202 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.385     ; 2.812      ;
; -2.202 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.385     ; 2.812      ;
; -2.202 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.385     ; 2.812      ;
; -2.202 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.385     ; 2.812      ;
; -2.202 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.385     ; 2.812      ;
; -2.195 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.136      ;
; -2.195 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.136      ;
; -2.195 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.136      ;
; -2.195 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.136      ;
; -2.195 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.136      ;
; -2.195 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.136      ;
; -2.195 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.136      ;
; -2.195 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.054     ; 3.136      ;
; -2.185 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.055     ; 3.125      ;
; -2.185 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.055     ; 3.125      ;
; -2.185 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.055     ; 3.125      ;
; -2.185 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.055     ; 3.125      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'                                                                                      ;
+--------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.008 ; current_state.s0 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.948      ;
; -2.008 ; current_state.s0 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.948      ;
; -2.008 ; current_state.s0 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.948      ;
; -2.008 ; current_state.s0 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.948      ;
; -2.008 ; current_state.s0 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.948      ;
; -1.902 ; count[0]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.843      ;
; -1.902 ; count[0]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.843      ;
; -1.902 ; count[0]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.843      ;
; -1.902 ; count[0]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.843      ;
; -1.902 ; count[0]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.843      ;
; -1.748 ; count[3]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.689      ;
; -1.748 ; count[3]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.689      ;
; -1.748 ; count[3]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.689      ;
; -1.748 ; count[3]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.689      ;
; -1.748 ; count[3]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.689      ;
; -1.743 ; count[1]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.684      ;
; -1.743 ; count[1]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.684      ;
; -1.743 ; count[1]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.684      ;
; -1.743 ; count[1]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.684      ;
; -1.743 ; count[1]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.684      ;
; -1.636 ; current_state.s0 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.576      ;
; -1.533 ; count[0]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.474      ;
; -1.499 ; count[2]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.440      ;
; -1.499 ; count[2]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.440      ;
; -1.499 ; count[2]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.440      ;
; -1.499 ; count[2]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.440      ;
; -1.499 ; count[2]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.440      ;
; -1.477 ; current_state.s1 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.417      ;
; -1.477 ; current_state.s1 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.417      ;
; -1.477 ; current_state.s1 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.417      ;
; -1.477 ; current_state.s1 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.417      ;
; -1.477 ; current_state.s1 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.417      ;
; -1.472 ; current_state.s2 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.412      ;
; -1.472 ; current_state.s2 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.412      ;
; -1.472 ; current_state.s2 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.412      ;
; -1.472 ; current_state.s2 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.412      ;
; -1.472 ; current_state.s2 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.412      ;
; -1.452 ; count[4]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count[4]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count[4]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count[4]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count[4]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.393      ;
; -1.376 ; count[3]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.317      ;
; -1.371 ; count[1]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.312      ;
; -1.262 ; current_state.s3 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.202      ;
; -1.262 ; current_state.s3 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.202      ;
; -1.262 ; current_state.s3 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.202      ;
; -1.262 ; current_state.s3 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.202      ;
; -1.262 ; current_state.s3 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.202      ;
; -1.239 ; current_state.s1 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.179      ;
; -1.234 ; current_state.s2 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.174      ;
; -1.166 ; current_state.s4 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 2.106      ;
; -1.127 ; count[2]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.068      ;
; -1.080 ; count[4]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.021      ;
; -0.939 ; count[1]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.879      ;
; -0.939 ; count[1]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.879      ;
; -0.939 ; count[1]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.879      ;
; -0.939 ; count[1]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.879      ;
; -0.939 ; count[1]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.879      ;
; -0.893 ; current_state.s3 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.833      ;
; -0.881 ; current_state.s5 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.821      ;
; -0.881 ; current_state.s5 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.821      ;
; -0.881 ; current_state.s5 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.821      ;
; -0.881 ; current_state.s5 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.821      ;
; -0.881 ; current_state.s5 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.821      ;
; -0.814 ; current_state.s4 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.754      ;
; -0.814 ; current_state.s4 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.754      ;
; -0.814 ; current_state.s4 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.754      ;
; -0.814 ; current_state.s4 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.754      ;
; -0.814 ; current_state.s4 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.754      ;
; -0.784 ; count[0]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.724      ;
; -0.784 ; count[0]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.724      ;
; -0.784 ; count[0]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.724      ;
; -0.784 ; count[0]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.724      ;
; -0.784 ; count[0]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.724      ;
; -0.691 ; count[2]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.631      ;
; -0.691 ; count[2]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.631      ;
; -0.691 ; count[2]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.631      ;
; -0.691 ; count[2]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.631      ;
; -0.691 ; count[2]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.631      ;
; -0.661 ; count[3]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.601      ;
; -0.661 ; count[3]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.601      ;
; -0.661 ; count[3]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.601      ;
; -0.661 ; count[3]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.601      ;
; -0.661 ; count[3]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.601      ;
; -0.605 ; current_state.s5 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.545      ;
; -0.530 ; current_state.s4 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.056     ; 1.469      ;
; -0.490 ; count[4]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.430      ;
; -0.490 ; count[4]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.430      ;
; -0.490 ; count[4]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.430      ;
; -0.490 ; count[4]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.430      ;
; -0.490 ; count[4]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 1.430      ;
; -0.248 ; current_state.s1 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.056     ; 1.187      ;
; -0.049 ; en               ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 0.989      ;
; -0.049 ; en               ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 0.989      ;
; -0.049 ; en               ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 0.989      ;
; -0.049 ; en               ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 0.989      ;
; -0.049 ; en               ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 0.989      ;
; 0.378  ; en               ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.055     ; 0.562      ;
+--------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'                                                                                      ;
+-------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.312 ; current_state.s1 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; en               ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.511      ;
; 0.366 ; current_state.s5 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.565      ;
; 0.496 ; current_state.s1 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.695      ;
; 0.500 ; current_state.s2 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.699      ;
; 0.504 ; current_state.s3 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.703      ;
; 0.520 ; count[4]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.719      ;
; 0.538 ; count[3]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.737      ;
; 0.544 ; count[1]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.743      ;
; 0.548 ; count[2]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.747      ;
; 0.563 ; count[0]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.762      ;
; 0.783 ; count[3]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.982      ;
; 0.789 ; count[1]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.988      ;
; 0.796 ; current_state.s4 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.995      ;
; 0.796 ; count[0]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.995      ;
; 0.797 ; count[2]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 0.996      ;
; 0.803 ; count[0]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.002      ;
; 0.804 ; en               ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.003      ;
; 0.804 ; en               ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.003      ;
; 0.804 ; en               ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.003      ;
; 0.804 ; en               ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.003      ;
; 0.804 ; en               ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.003      ;
; 0.804 ; count[2]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.003      ;
; 0.878 ; count[1]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.077      ;
; 0.885 ; count[1]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.084      ;
; 0.892 ; count[0]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.091      ;
; 0.899 ; count[0]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.098      ;
; 0.908 ; current_state.s1 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.106      ;
; 1.065 ; current_state.s4 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.264      ;
; 1.116 ; current_state.s5 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.315      ;
; 1.127 ; current_state.s3 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.326      ;
; 1.162 ; count[4]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.361      ;
; 1.162 ; count[4]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.361      ;
; 1.162 ; count[4]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.361      ;
; 1.162 ; count[4]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.361      ;
; 1.166 ; current_state.s4 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.364      ;
; 1.300 ; count[3]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.499      ;
; 1.300 ; count[3]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.499      ;
; 1.300 ; count[3]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.499      ;
; 1.309 ; count[4]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 1.509      ;
; 1.360 ; count[2]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.559      ;
; 1.360 ; count[2]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.559      ;
; 1.407 ; count[0]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 1.607      ;
; 1.525 ; count[1]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 1.725      ;
; 1.529 ; count[3]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 1.729      ;
; 1.539 ; current_state.s4 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.738      ;
; 1.539 ; current_state.s4 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.738      ;
; 1.539 ; current_state.s4 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.738      ;
; 1.539 ; current_state.s4 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.738      ;
; 1.556 ; count[2]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 1.756      ;
; 1.573 ; count[1]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.772      ;
; 1.590 ; current_state.s5 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.789      ;
; 1.590 ; current_state.s5 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.789      ;
; 1.590 ; current_state.s5 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.789      ;
; 1.590 ; current_state.s5 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.789      ;
; 1.590 ; current_state.s2 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.789      ;
; 1.683 ; current_state.s1 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.882      ;
; 1.683 ; current_state.s1 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.882      ;
; 1.683 ; current_state.s1 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.882      ;
; 1.683 ; current_state.s1 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.882      ;
; 1.787 ; count[4]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 1.987      ;
; 1.787 ; count[4]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 1.987      ;
; 1.787 ; count[4]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 1.987      ;
; 1.787 ; count[4]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 1.987      ;
; 1.787 ; count[4]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 1.987      ;
; 1.797 ; current_state.s3 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.996      ;
; 1.797 ; current_state.s3 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.996      ;
; 1.797 ; current_state.s3 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.996      ;
; 1.797 ; current_state.s3 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 1.996      ;
; 1.885 ; count[0]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.085      ;
; 1.885 ; count[0]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.085      ;
; 1.885 ; count[0]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.085      ;
; 1.885 ; count[0]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.085      ;
; 1.885 ; count[0]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.085      ;
; 2.003 ; count[1]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.203      ;
; 2.003 ; count[1]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.203      ;
; 2.003 ; count[1]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.203      ;
; 2.003 ; count[1]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.203      ;
; 2.003 ; count[1]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.203      ;
; 2.004 ; count[3]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.204      ;
; 2.004 ; count[3]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.204      ;
; 2.004 ; count[3]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.204      ;
; 2.004 ; count[3]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.204      ;
; 2.004 ; count[3]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.204      ;
; 2.034 ; count[2]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.234      ;
; 2.034 ; count[2]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.234      ;
; 2.034 ; count[2]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.234      ;
; 2.034 ; count[2]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.234      ;
; 2.034 ; count[2]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.056      ; 2.234      ;
; 2.064 ; current_state.s2 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 2.263      ;
; 2.064 ; current_state.s2 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 2.263      ;
; 2.064 ; current_state.s2 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 2.263      ;
; 2.064 ; current_state.s2 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 2.263      ;
; 2.233 ; current_state.s0 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 2.432      ;
; 2.711 ; current_state.s0 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 2.910      ;
; 2.711 ; current_state.s0 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 2.910      ;
; 2.711 ; current_state.s0 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 2.910      ;
; 2.711 ; current_state.s0 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 2.910      ;
; 2.711 ; current_state.s0 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.055      ; 2.910      ;
+-------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.429 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.386      ; 0.959      ;
; 0.431 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.386      ; 0.961      ;
; 0.433 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.386      ; 0.963      ;
; 0.433 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.386      ; 0.963      ;
; 0.434 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.386      ; 0.964      ;
; 0.434 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.386      ; 0.964      ;
; 0.434 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.386      ; 0.964      ;
; 0.438 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.386      ; 0.968      ;
; 0.498 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.067      ; 0.709      ;
; 0.498 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.067      ; 0.709      ;
; 0.498 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.068      ; 0.710      ;
; 0.499 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.067      ; 0.710      ;
; 0.499 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.068      ; 0.711      ;
; 0.502 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.068      ; 0.714      ;
; 0.504 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.068      ; 0.716      ;
; 0.510 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.043      ;
; 0.514 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.045      ;
; 0.516 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.047      ;
; 0.518 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.048      ;
; 0.529 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.728      ;
; 0.529 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.059      ;
; 0.529 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.059      ;
; 0.530 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.060      ;
; 0.530 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.060      ;
; 0.530 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.060      ;
; 0.530 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.060      ;
; 0.534 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.064      ;
; 0.537 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.067      ;
; 0.595 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.385      ; 1.124      ;
; 0.611 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.141      ;
; 0.613 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.143      ;
; 0.613 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.143      ;
; 0.622 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.152      ;
; 0.623 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.153      ;
; 0.625 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.155      ;
; 0.626 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.156      ;
; 0.626 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.156      ;
; 0.632 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.162      ;
; 0.633 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.163      ;
; 0.705 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.235      ;
; 0.707 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.237      ;
; 0.709 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.239      ;
; 0.709 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.239      ;
; 0.710 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.240      ;
; 0.714 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.244      ;
; 0.718 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.248      ;
; 0.720 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.387      ; 1.251      ;
; 0.721 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.251      ;
; 0.722 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.252      ;
; 0.722 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.252      ;
; 0.728 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.258      ;
; 0.747 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.068      ; 0.959      ;
; 0.753 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.068      ; 0.965      ;
; 0.754 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.956      ;
; 0.758 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.956      ;
; 0.759 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.068      ; 0.972      ;
; 0.761 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[7]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[1]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.964      ;
; 0.768 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.967      ;
; 0.769 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[12] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.970      ;
; 0.772 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 0.000        ; 0.054      ; 0.971      ;
; 0.786 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.316      ;
; 0.800 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.386      ; 1.330      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[11] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[13] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[15] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[19] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[21] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[23] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[24] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[26] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[27] ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[31] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[10] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[12] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|Clk_Div ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[17] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[18] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[20] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[22] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[25] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[28] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[29] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[30] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[16] ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[11]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[13]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[15]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[19]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[21]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[23]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[24]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[26]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[27]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[31]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[0]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[10]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[12]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[1]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[2]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[3]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[4]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[5]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[6]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[7]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[8]|clk            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[9]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|Clk_Div|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[14]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[17]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[18]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[20]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[22]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[25]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[28]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[29]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[30]|clk           ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; en                          ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]                    ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; en                          ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]                    ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0            ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1            ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2            ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3            ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4            ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5            ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; en                          ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]|clk                ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0|clk        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1|clk        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2|clk        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3|clk        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4|clk        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5|clk        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; en|clk                      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]|clk                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0|clk        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1|clk        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2|clk        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3|clk        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4|clk        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5|clk        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; en|clk                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; enable        ; Clock_Divider:cd|Clk_Div ; 2.114 ; 2.517 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; Clock_Divider:cd|Clk_Div ; 0.325 ; 0.465 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; road_1_sensor ; Clock_Divider:cd|Clk_Div ; 3.050 ; 3.376 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; clock                    ; 1.236 ; 1.402 ; Rise       ; clock                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; enable        ; Clock_Divider:cd|Clk_Div ; -1.211 ; -1.577 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; Clock_Divider:cd|Clk_Div ; 0.043  ; -0.091 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; road_1_sensor ; Clock_Divider:cd|Clk_Div ; -0.748 ; -1.088 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; clock                    ; -0.065 ; -0.193 ; Rise       ; clock                    ;
+---------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ; 2.592 ;       ; Rise       ; Clock_Divider:cd|Clk_Div ;
; out_count[*]  ; Clock_Divider:cd|Clk_Div ; 5.476 ; 5.425 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div ; 5.421 ; 5.365 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div ; 5.426 ; 5.384 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div ; 5.213 ; 5.190 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div ; 5.214 ; 5.191 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div ; 5.476 ; 5.425 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 5.888 ; 5.789 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 5.180 ; 5.159 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 5.888 ; 5.789 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 5.698 ; 5.589 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 6.346 ; 6.243 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 5.188 ; 5.177 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 5.851 ; 5.942 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 6.346 ; 6.243 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ;       ; 2.553 ; Fall       ; Clock_Divider:cd|Clk_Div ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ; 2.571 ;       ; Rise       ; Clock_Divider:cd|Clk_Div ;
; out_count[*]  ; Clock_Divider:cd|Clk_Div ; 5.078 ; 5.055 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div ; 5.279 ; 5.223 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div ; 5.284 ; 5.242 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div ; 5.078 ; 5.055 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div ; 5.080 ; 5.056 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div ; 5.332 ; 5.281 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 5.047 ; 5.025 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 5.047 ; 5.025 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 5.459 ; 5.421 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 5.540 ; 5.404 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 5.055 ; 5.042 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 5.055 ; 5.042 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 5.420 ; 5.522 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 5.671 ; 5.532 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ;       ; 2.531 ; Fall       ; Clock_Divider:cd|Clk_Div ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock                    ; -1.027 ; -29.587       ;
; Clock_Divider:cd|Clk_Div ; -0.841 ; -5.694        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div ; 0.186 ; 0.000         ;
; clock                    ; 0.258 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock                    ; -3.000 ; -38.147       ;
; Clock_Divider:cd|Clk_Div ; -1.000 ; -12.000       ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.027 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.979      ;
; -1.027 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.979      ;
; -1.027 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.979      ;
; -1.027 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.979      ;
; -1.027 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.979      ;
; -1.027 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.979      ;
; -1.027 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.979      ;
; -1.027 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.979      ;
; -1.007 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.761      ;
; -1.007 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.761      ;
; -1.007 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.761      ;
; -1.007 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.761      ;
; -1.007 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.761      ;
; -1.007 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.761      ;
; -1.007 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.761      ;
; -1.007 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.761      ;
; -0.991 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.745      ;
; -0.991 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.745      ;
; -0.991 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.745      ;
; -0.991 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.745      ;
; -0.991 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.745      ;
; -0.991 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.745      ;
; -0.991 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.745      ;
; -0.991 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.745      ;
; -0.988 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.940      ;
; -0.988 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.940      ;
; -0.988 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.940      ;
; -0.988 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.940      ;
; -0.988 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.940      ;
; -0.988 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.940      ;
; -0.988 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.940      ;
; -0.988 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.940      ;
; -0.983 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.737      ;
; -0.983 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.737      ;
; -0.983 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.737      ;
; -0.983 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.737      ;
; -0.983 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.737      ;
; -0.983 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.737      ;
; -0.983 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.737      ;
; -0.983 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.737      ;
; -0.966 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.720      ;
; -0.966 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.720      ;
; -0.966 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.720      ;
; -0.966 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.720      ;
; -0.966 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.720      ;
; -0.966 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.720      ;
; -0.966 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.720      ;
; -0.966 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.720      ;
; -0.964 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.718      ;
; -0.964 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.718      ;
; -0.964 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.718      ;
; -0.964 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.718      ;
; -0.964 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.718      ;
; -0.964 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.718      ;
; -0.964 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.718      ;
; -0.964 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.233     ; 1.718      ;
; -0.952 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.904      ;
; -0.952 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.904      ;
; -0.952 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.904      ;
; -0.952 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.904      ;
; -0.952 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.904      ;
; -0.952 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.904      ;
; -0.952 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.904      ;
; -0.952 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.904      ;
; -0.946 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.898      ;
; -0.946 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.898      ;
; -0.946 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.898      ;
; -0.946 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.898      ;
; -0.946 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.898      ;
; -0.946 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.898      ;
; -0.946 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.898      ;
; -0.946 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.898      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[0]  ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[1]  ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[3]  ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[7]  ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[9]  ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[12] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.937 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.035     ; 1.889      ;
; -0.926 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 1.000        ; -0.232     ; 1.681      ;
; -0.926 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 1.000        ; -0.232     ; 1.681      ;
; -0.926 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 1.000        ; -0.232     ; 1.681      ;
; -0.926 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 1.000        ; -0.232     ; 1.681      ;
; -0.926 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 1.000        ; -0.232     ; 1.681      ;
; -0.926 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 1.000        ; -0.232     ; 1.681      ;
; -0.926 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 1.000        ; -0.232     ; 1.681      ;
; -0.926 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 1.000        ; -0.232     ; 1.681      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'                                                                                      ;
+--------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.841 ; current_state.s0 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.791      ;
; -0.841 ; current_state.s0 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.791      ;
; -0.841 ; current_state.s0 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.791      ;
; -0.841 ; current_state.s0 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.791      ;
; -0.841 ; current_state.s0 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.791      ;
; -0.800 ; count[0]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; count[0]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; count[0]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; count[0]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; count[0]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.751      ;
; -0.667 ; count[3]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.618      ;
; -0.667 ; count[3]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.618      ;
; -0.667 ; count[3]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.618      ;
; -0.667 ; count[3]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.618      ;
; -0.667 ; count[3]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.618      ;
; -0.662 ; count[1]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; count[1]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; count[1]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; count[1]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.613      ;
; -0.662 ; count[1]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.613      ;
; -0.624 ; current_state.s0 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.574      ;
; -0.578 ; count[0]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.529      ;
; -0.527 ; current_state.s2 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; current_state.s2 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; current_state.s2 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; current_state.s2 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.477      ;
; -0.527 ; current_state.s2 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.477      ;
; -0.521 ; current_state.s1 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.471      ;
; -0.521 ; current_state.s1 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.471      ;
; -0.521 ; current_state.s1 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.471      ;
; -0.521 ; current_state.s1 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.471      ;
; -0.521 ; current_state.s1 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.471      ;
; -0.510 ; count[2]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; count[2]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; count[2]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; count[2]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.461      ;
; -0.510 ; count[2]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.461      ;
; -0.503 ; count[4]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.454      ;
; -0.503 ; count[4]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.454      ;
; -0.503 ; count[4]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.454      ;
; -0.503 ; count[4]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.454      ;
; -0.503 ; count[4]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.454      ;
; -0.450 ; count[3]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.401      ;
; -0.440 ; count[1]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.391      ;
; -0.396 ; current_state.s3 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.346      ;
; -0.396 ; current_state.s3 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.346      ;
; -0.396 ; current_state.s3 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.346      ;
; -0.396 ; current_state.s3 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.346      ;
; -0.396 ; current_state.s3 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.346      ;
; -0.384 ; current_state.s1 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.334      ;
; -0.379 ; current_state.s2 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.329      ;
; -0.321 ; current_state.s4 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.271      ;
; -0.288 ; count[2]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.239      ;
; -0.286 ; count[4]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.237      ;
; -0.174 ; current_state.s3 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.124      ;
; -0.173 ; count[1]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; count[1]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; count[1]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; count[1]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; count[1]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.124      ;
; -0.167 ; current_state.s5 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.117      ;
; -0.167 ; current_state.s5 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.117      ;
; -0.167 ; current_state.s5 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.117      ;
; -0.167 ; current_state.s5 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.117      ;
; -0.167 ; current_state.s5 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.117      ;
; -0.127 ; current_state.s4 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.077      ;
; -0.127 ; current_state.s4 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.077      ;
; -0.127 ; current_state.s4 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.077      ;
; -0.127 ; current_state.s4 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.077      ;
; -0.127 ; current_state.s4 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 1.077      ;
; -0.079 ; count[0]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.030      ;
; -0.079 ; count[0]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.030      ;
; -0.079 ; count[0]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.030      ;
; -0.079 ; count[0]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.030      ;
; -0.079 ; count[0]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.030      ;
; -0.021 ; count[2]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.972      ;
; -0.021 ; count[2]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.972      ;
; -0.021 ; count[2]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.972      ;
; -0.021 ; count[2]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.972      ;
; -0.021 ; count[2]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.972      ;
; -0.002 ; count[3]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.953      ;
; -0.002 ; count[3]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.953      ;
; -0.002 ; count[3]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.953      ;
; -0.002 ; count[3]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.953      ;
; -0.002 ; count[3]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.953      ;
; 0.028  ; current_state.s5 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 0.922      ;
; 0.039  ; current_state.s4 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 0.911      ;
; 0.105  ; count[4]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; count[4]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; count[4]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; count[4]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.846      ;
; 0.105  ; count[4]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.846      ;
; 0.210  ; current_state.s1 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.037     ; 0.740      ;
; 0.355  ; en               ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.596      ;
; 0.355  ; en               ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.596      ;
; 0.355  ; en               ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.596      ;
; 0.355  ; en               ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.596      ;
; 0.355  ; en               ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.596      ;
; 0.601  ; en               ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.350      ;
+--------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'                                                                                      ;
+-------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.186 ; current_state.s1 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; en               ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.307      ;
; 0.220 ; current_state.s5 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.341      ;
; 0.290 ; current_state.s2 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.411      ;
; 0.290 ; current_state.s1 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.411      ;
; 0.292 ; current_state.s3 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.413      ;
; 0.311 ; count[4]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.431      ;
; 0.323 ; count[3]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.443      ;
; 0.327 ; count[1]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.447      ;
; 0.327 ; count[2]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.447      ;
; 0.340 ; count[0]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.460      ;
; 0.449 ; current_state.s4 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.570      ;
; 0.472 ; count[3]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.592      ;
; 0.476 ; count[1]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.596      ;
; 0.478 ; en               ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.598      ;
; 0.478 ; en               ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.598      ;
; 0.478 ; en               ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.598      ;
; 0.478 ; en               ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.598      ;
; 0.478 ; en               ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.598      ;
; 0.485 ; count[2]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.605      ;
; 0.487 ; count[0]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.607      ;
; 0.488 ; count[2]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.608      ;
; 0.490 ; count[0]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.610      ;
; 0.510 ; current_state.s1 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.630      ;
; 0.539 ; count[1]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.659      ;
; 0.542 ; count[1]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.662      ;
; 0.553 ; count[0]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.673      ;
; 0.556 ; count[0]         ; count[4]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.676      ;
; 0.633 ; current_state.s4 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.754      ;
; 0.658 ; current_state.s3 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.779      ;
; 0.661 ; current_state.s5 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.782      ;
; 0.664 ; count[4]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.784      ;
; 0.664 ; count[4]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.784      ;
; 0.664 ; count[4]         ; count[3]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.784      ;
; 0.664 ; count[4]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.784      ;
; 0.664 ; current_state.s4 ; en               ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.784      ;
; 0.764 ; count[3]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.884      ;
; 0.764 ; count[3]         ; count[2]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.884      ;
; 0.764 ; count[3]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.884      ;
; 0.779 ; count[2]         ; count[1]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.899      ;
; 0.779 ; count[2]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.899      ;
; 0.793 ; count[4]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.914      ;
; 0.853 ; count[0]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 0.974      ;
; 0.914 ; current_state.s4 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; current_state.s4 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; current_state.s4 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.035      ;
; 0.914 ; current_state.s4 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.035      ;
; 0.917 ; count[3]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.038      ;
; 0.919 ; count[1]         ; count[0]         ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 1.039      ;
; 0.924 ; count[1]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.045      ;
; 0.942 ; current_state.s5 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.063      ;
; 0.942 ; current_state.s5 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.063      ;
; 0.942 ; current_state.s5 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.063      ;
; 0.942 ; current_state.s5 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.063      ;
; 0.946 ; count[2]         ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.067      ;
; 0.952 ; current_state.s2 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.073      ;
; 1.003 ; current_state.s1 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.124      ;
; 1.003 ; current_state.s1 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.124      ;
; 1.003 ; current_state.s1 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.124      ;
; 1.003 ; current_state.s1 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.124      ;
; 1.074 ; current_state.s3 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.195      ;
; 1.074 ; current_state.s3 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.195      ;
; 1.074 ; current_state.s3 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.195      ;
; 1.074 ; current_state.s3 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.195      ;
; 1.077 ; count[4]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.198      ;
; 1.077 ; count[4]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.198      ;
; 1.077 ; count[4]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.198      ;
; 1.077 ; count[4]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.198      ;
; 1.077 ; count[4]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.198      ;
; 1.137 ; count[0]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.258      ;
; 1.137 ; count[0]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.258      ;
; 1.137 ; count[0]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.258      ;
; 1.137 ; count[0]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.258      ;
; 1.137 ; count[0]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.258      ;
; 1.198 ; count[3]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.319      ;
; 1.198 ; count[3]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.319      ;
; 1.198 ; count[3]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.319      ;
; 1.198 ; count[3]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.319      ;
; 1.198 ; count[3]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.319      ;
; 1.208 ; count[1]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.329      ;
; 1.208 ; count[1]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.329      ;
; 1.208 ; count[1]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.329      ;
; 1.208 ; count[1]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.329      ;
; 1.208 ; count[1]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.329      ;
; 1.227 ; count[2]         ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.348      ;
; 1.227 ; count[2]         ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.348      ;
; 1.227 ; count[2]         ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.348      ;
; 1.227 ; count[2]         ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.348      ;
; 1.227 ; count[2]         ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.348      ;
; 1.233 ; current_state.s2 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.354      ;
; 1.233 ; current_state.s2 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.354      ;
; 1.233 ; current_state.s2 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.354      ;
; 1.233 ; current_state.s2 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.354      ;
; 1.326 ; current_state.s0 ; current_state.s1 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.447      ;
; 1.610 ; current_state.s0 ; current_state.s0 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.731      ;
; 1.610 ; current_state.s0 ; current_state.s5 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.731      ;
; 1.610 ; current_state.s0 ; current_state.s4 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.731      ;
; 1.610 ; current_state.s0 ; current_state.s3 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.731      ;
; 1.610 ; current_state.s0 ; current_state.s2 ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.037      ; 1.731      ;
+-------+------------------+------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.258 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.575      ;
; 0.267 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.584      ;
; 0.267 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.584      ;
; 0.268 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.585      ;
; 0.268 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.585      ;
; 0.269 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.585      ;
; 0.269 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.585      ;
; 0.270 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.587      ;
; 0.297 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.424      ;
; 0.298 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.425      ;
; 0.299 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.426      ;
; 0.300 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.427      ;
; 0.301 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.428      ;
; 0.304 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[17] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.317 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.436      ;
; 0.319 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.636      ;
; 0.320 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.637      ;
; 0.321 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.638      ;
; 0.322 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.638      ;
; 0.333 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.650      ;
; 0.334 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.651      ;
; 0.334 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.651      ;
; 0.334 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.650      ;
; 0.335 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.651      ;
; 0.335 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.651      ;
; 0.336 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.653      ;
; 0.337 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.654      ;
; 0.350 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.666      ;
; 0.386 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[21] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.703      ;
; 0.387 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.703      ;
; 0.388 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.704      ;
; 0.399 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.716      ;
; 0.399 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.716      ;
; 0.399 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.715      ;
; 0.400 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.716      ;
; 0.401 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.717      ;
; 0.402 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.719      ;
; 0.403 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.720      ;
; 0.448 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.575      ;
; 0.452 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[23] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.769      ;
; 0.452 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.768      ;
; 0.453 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[31] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.770      ;
; 0.453 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.769      ;
; 0.454 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[18] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.770      ;
; 0.455 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[24] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.772      ;
; 0.456 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.459 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.586      ;
; 0.461 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.588      ;
; 0.464 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[1]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[7]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.583      ;
; 0.465 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[29] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[13] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.781      ;
; 0.466 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.783      ;
; 0.466 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[27] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.783      ;
; 0.466 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.782      ;
; 0.467 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[20] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[11] ; clock        ; clock       ; 0.000        ; 0.232      ; 0.783      ;
; 0.467 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[2]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[8]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[22] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[26] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.785      ;
; 0.468 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[30] ; clock        ; clock       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[4]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[10] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[12] ; clock        ; clock       ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[6]  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.588      ;
; 0.481 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[19] ; clock        ; clock       ; 0.000        ; 0.233      ; 0.798      ;
; 0.509 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[15] ; clock        ; clock       ; 0.000        ; 0.043      ; 0.636      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; Clock_Divider:cd|cnt[30] ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[11]|clk           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[13]|clk           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[15]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[19]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[21]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[23]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[24]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[26]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[27]|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[31]|clk           ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[16]|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; clock~input|o            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[17]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[18]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[20]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[22]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[25]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[28]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[29]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[30]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|Clk_Div|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[0]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[10]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[12]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[14]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[1]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[2]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[3]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[4]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[5]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[6]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[7]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; cd|cnt[8]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; en                          ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]                    ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; en                          ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]                    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; en                          ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0            ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1            ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2            ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3            ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4            ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]|clk                ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0|clk        ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1|clk        ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2|clk        ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3|clk        ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4|clk        ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5|clk        ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; en|clk                      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[4]|clk                ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; en|clk                      ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s0|clk        ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s1|clk        ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s2|clk        ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s3|clk        ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s4|clk        ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; current_state.s5|clk        ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; enable        ; Clock_Divider:cd|Clk_Div ; 1.300 ; 1.921 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; Clock_Divider:cd|Clk_Div ; 0.135 ; 0.451 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; road_1_sensor ; Clock_Divider:cd|Clk_Div ; 1.908 ; 2.440 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; clock                    ; 0.805 ; 1.027 ; Rise       ; clock                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; enable        ; Clock_Divider:cd|Clk_Div ; -0.778 ; -1.334 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; Clock_Divider:cd|Clk_Div ; 0.098  ; -0.225 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; road_1_sensor ; Clock_Divider:cd|Clk_Div ; -0.480 ; -1.037 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; clock                    ; -0.090 ; -0.330 ; Rise       ; clock                    ;
+---------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ; 1.606 ;       ; Rise       ; Clock_Divider:cd|Clk_Div ;
; out_count[*]  ; Clock_Divider:cd|Clk_Div ; 3.455 ; 3.516 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div ; 3.407 ; 3.462 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div ; 3.411 ; 3.473 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div ; 3.289 ; 3.337 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div ; 3.293 ; 3.340 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div ; 3.455 ; 3.516 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 3.729 ; 3.693 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 3.267 ; 3.315 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 3.729 ; 3.693 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 3.594 ; 3.569 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 4.012 ; 3.993 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 3.280 ; 3.335 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 3.727 ; 3.764 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 4.012 ; 3.993 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ;       ; 1.645 ; Fall       ; Clock_Divider:cd|Clk_Div ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ; 1.594 ;       ; Rise       ; Clock_Divider:cd|Clk_Div ;
; out_count[*]  ; Clock_Divider:cd|Clk_Div ; 3.203 ; 3.249 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div ; 3.316 ; 3.369 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div ; 3.321 ; 3.380 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div ; 3.203 ; 3.249 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div ; 3.207 ; 3.252 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div ; 3.364 ; 3.422 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 3.181 ; 3.227 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 3.181 ; 3.227 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 3.419 ; 3.484 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 3.485 ; 3.468 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 3.194 ; 3.247 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 3.194 ; 3.247 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 3.465 ; 3.486 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 3.568 ; 3.572 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ;       ; 1.631 ; Fall       ; Clock_Divider:cd|Clk_Div ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+----------+-------+----------+---------+---------------------+
; Clock                     ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -2.716   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Divider:cd|Clk_Div ; -2.346   ; 0.186 ; N/A      ; N/A     ; -1.000              ;
;  clock                    ; -2.716   ; 0.258 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS           ; -101.594 ; 0.0   ; 0.0      ; 0.0     ; -50.147             ;
;  Clock_Divider:cd|Clk_Div ; -20.140  ; 0.000 ; N/A      ; N/A     ; -12.000             ;
;  clock                    ; -81.454  ; 0.000 ; N/A      ; N/A     ; -38.147             ;
+---------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; enable        ; Clock_Divider:cd|Clk_Div ; 2.385 ; 2.857 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; Clock_Divider:cd|Clk_Div ; 0.325 ; 0.465 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; road_1_sensor ; Clock_Divider:cd|Clk_Div ; 3.448 ; 3.813 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; clock                    ; 1.346 ; 1.448 ; Rise       ; clock                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; enable        ; Clock_Divider:cd|Clk_Div ; -0.778 ; -1.334 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; Clock_Divider:cd|Clk_Div ; 0.131  ; 0.024  ; Rise       ; Clock_Divider:cd|Clk_Div ;
; road_1_sensor ; Clock_Divider:cd|Clk_Div ; -0.480 ; -1.037 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; reset         ; clock                    ; -0.055 ; -0.137 ; Rise       ; clock                    ;
+---------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ; 2.634 ;       ; Rise       ; Clock_Divider:cd|Clk_Div ;
; out_count[*]  ; Clock_Divider:cd|Clk_Div ; 5.831 ; 5.801 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div ; 5.776 ; 5.743 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div ; 5.777 ; 5.760 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div ; 5.552 ; 5.538 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div ; 5.549 ; 5.532 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div ; 5.831 ; 5.801 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 6.312 ; 6.188 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 5.514 ; 5.503 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 6.312 ; 6.188 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 6.092 ; 5.961 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 6.818 ; 6.693 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 5.528 ; 5.522 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 6.257 ; 6.378 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 6.818 ; 6.693 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ;       ; 2.620 ; Fall       ; Clock_Divider:cd|Clk_Div ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ; 1.594 ;       ; Rise       ; Clock_Divider:cd|Clk_Div ;
; out_count[*]  ; Clock_Divider:cd|Clk_Div ; 3.203 ; 3.249 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[0] ; Clock_Divider:cd|Clk_Div ; 3.316 ; 3.369 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[1] ; Clock_Divider:cd|Clk_Div ; 3.321 ; 3.380 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[2] ; Clock_Divider:cd|Clk_Div ; 3.203 ; 3.249 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[3] ; Clock_Divider:cd|Clk_Div ; 3.207 ; 3.252 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  out_count[4] ; Clock_Divider:cd|Clk_Div ; 3.364 ; 3.422 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r1_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 3.181 ; 3.227 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 3.181 ; 3.227 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 3.419 ; 3.484 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r1_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 3.485 ; 3.468 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; r2_RAG[*]     ; Clock_Divider:cd|Clk_Div ; 3.194 ; 3.247 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[0]    ; Clock_Divider:cd|Clk_Div ; 3.194 ; 3.247 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[1]    ; Clock_Divider:cd|Clk_Div ; 3.465 ; 3.486 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  r2_RAG[2]    ; Clock_Divider:cd|Clk_Div ; 3.568 ; 3.572 ; Rise       ; Clock_Divider:cd|Clk_Div ;
; clk_div_sig   ; Clock_Divider:cd|Clk_Div ;       ; 1.631 ; Fall       ; Clock_Divider:cd|Clk_Div ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_div_sig   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_count[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_count[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_count[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_count[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_count[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r1_RAG[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r1_RAG[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r1_RAG[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r2_RAG[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r2_RAG[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r2_RAG[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; road_2_sensor           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; road_1_sensor           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_div_sig   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_count[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_count[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_count[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_count[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_count[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; r1_RAG[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; r1_RAG[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; r1_RAG[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; r2_RAG[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; r2_RAG[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; r2_RAG[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_div_sig   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_count[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_count[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_count[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_count[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_count[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; r1_RAG[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; r1_RAG[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; r1_RAG[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; r2_RAG[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; r2_RAG[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; r2_RAG[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clock                    ; clock                    ; 1584     ; 0        ; 0        ; 0        ;
; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 275      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clock                    ; clock                    ; 1584     ; 0        ; 0        ; 0        ;
; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 275      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Mar 20 23:18:40 2019
Info: Command: quartus_sta Traffic_Light -c Traffic_Light
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Traffic_Light.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_Divider:cd|Clk_Div Clock_Divider:cd|Clk_Div
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.716
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.716             -81.454 clock 
    Info (332119):    -2.346             -20.140 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 Clock_Divider:cd|Clk_Div 
    Info (332119):     0.482               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clock 
    Info (332119):    -1.000             -12.000 Clock_Divider:cd|Clk_Div 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.351             -70.010 clock 
    Info (332119):    -2.008             -16.901 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 Clock_Divider:cd|Clk_Div 
    Info (332119):     0.429               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clock 
    Info (332119):    -1.000             -12.000 Clock_Divider:cd|Clk_Div 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.027             -29.587 clock 
    Info (332119):    -0.841              -5.694 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 Clock_Divider:cd|Clk_Div 
    Info (332119):     0.258               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.147 clock 
    Info (332119):    -1.000             -12.000 Clock_Divider:cd|Clk_Div 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4643 megabytes
    Info: Processing ended: Wed Mar 20 23:18:44 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


