Timing Analyzer report for sequence_detector
Fri Aug 29 12:47:27 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; sequence_detector                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 331.46 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.017 ; -121.394           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -78.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                          ;
+--------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.017 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.950      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.016 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.949      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -2.013 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.946      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.967 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.912 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|state.START      ; clk          ; clk         ; 1.000        ; 0.324      ; 3.231      ;
; -1.878 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 1.000        ; 0.288      ; 3.161      ;
; -1.877 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]        ; clk          ; clk         ; 1.000        ; 0.288      ; 3.160      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.876 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.809      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.867 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.800      ;
; -1.864 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.797      ;
; -1.864 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.797      ;
; -1.864 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.797      ;
; -1.864 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.797      ;
; -1.864 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.797      ;
; -1.864 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.797      ;
+--------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                        ; uart:uart_inst|uart_rx:rx_inst|state.DATA                        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; uart:uart_inst|uart_rx:rx_inst|state.START                       ; uart:uart_inst|uart_rx:rx_inst|state.START                       ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                        ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.358 ; s_data[6]                                                        ; s_data[6]                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mode                                                             ; mode                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sym_bit                                                          ; sym_bit                                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.360 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[6]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.593      ;
; 0.360 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[7]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[6]                      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.593      ;
; 0.361 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[3]                      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.594      ;
; 0.374 ; sequence_detector_0110:u_no_overlap|current_state.S01            ; sequence_detector_0110:u_no_overlap|current_state.S011           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; sequence_detector_0110:u_no_overlap|current_state.S0             ; sequence_detector_0110:u_no_overlap|current_state.S01            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; overlapping_sequence_detector_0110:u_overlap|current_state.S01   ; overlapping_sequence_detector_0110:u_overlap|current_state.S011  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.378 ; overlapping_sequence_detector_0110:u_overlap|current_state.S011  ; overlapping_sequence_detector_0110:u_overlap|current_state.S0    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.379 ; overlapping_sequence_detector_0110:u_overlap|current_state.S011  ; overlapping_sequence_detector_0110:u_overlap|current_state.S0110 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.598      ;
; 0.395 ; overlapping_sequence_detector_0110:u_overlap|current_state.S0110 ; overlapping_sequence_detector_0110:u_overlap|current_state.S01   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.614      ;
; 0.452 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.672      ;
; 0.455 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.675      ;
; 0.458 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.678      ;
; 0.460 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.680      ;
; 0.462 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.682      ;
; 0.462 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.682      ;
; 0.464 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.684      ;
; 0.464 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.684      ;
; 0.477 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]                  ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.697      ;
; 0.478 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]                  ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.698      ;
; 0.479 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.699      ;
; 0.479 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]                  ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.699      ;
; 0.480 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.700      ;
; 0.480 ; overlapping_sequence_detector_0110:u_overlap|current_state.S0    ; overlapping_sequence_detector_0110:u_overlap|current_state.S01   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.481 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.701      ;
; 0.481 ; sequence_detector_0110:u_no_overlap|current_state.S011           ; sequence_detector_0110:u_no_overlap|current_state.S0             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.700      ;
; 0.488 ; sequence_detector_0110:u_no_overlap|current_state.S011           ; sequence_detector_0110:u_no_overlap|current_state.S0110          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.707      ;
; 0.502 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.735      ;
; 0.509 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[0]                      ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; clk          ; clk         ; 0.000        ; 0.107      ; 0.773      ;
; 0.534 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.430      ; 1.121      ;
; 0.558 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; overlapping_sequence_detector_0110:u_overlap|current_state.S0110 ; s_valid                                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                      ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                      ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                      ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.795      ;
; 0.561 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.795      ;
; 0.563 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.567 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.787      ;
; 0.568 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.429      ; 1.154      ;
; 0.569 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.429      ; 1.155      ;
; 0.570 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                      ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; clk          ; clk         ; 0.000        ; 0.429      ; 1.157      ;
; 0.571 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.429      ; 1.157      ;
; 0.572 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.430      ; 1.160      ;
; 0.573 ; mode                                                             ; s_valid                                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; clk          ; clk         ; 0.000        ; 0.430      ; 1.161      ;
; 0.574 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.430      ; 1.161      ;
; 0.575 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.591 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.811      ;
; 0.591 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.592 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.812      ;
; 0.592 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.812      ;
; 0.592 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.812      ;
; 0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.608 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[3]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[2]                      ; clk          ; clk         ; 0.000        ; 0.105      ; 0.870      ;
; 0.612 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.832      ;
; 0.669 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.889      ;
; 0.671 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.891      ;
; 0.671 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.891      ;
; 0.671 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.891      ;
; 0.673 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.893      ;
; 0.702 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.921      ;
; 0.704 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; uart:uart_inst|uart_rx:rx_inst|m_valid                           ; clk          ; clk         ; 0.000        ; 0.104      ; 0.965      ;
; 0.710 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                      ; uart:uart_inst|uart_rx:rx_inst|m_valid                           ; clk          ; clk         ; 0.000        ; 0.464      ; 1.331      ;
; 0.711 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                      ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.930      ;
; 0.717 ; sequence_detector_0110:u_no_overlap|current_state.S0110          ; s_valid                                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 0.936      ;
; 0.718 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.937      ;
; 0.720 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[0]                      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.925      ;
; 0.721 ; s_data[6]                                                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.940      ;
; 0.722 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.941      ;
; 0.722 ; mode_in_q                                                        ; mode                                                             ; clk          ; clk         ; 0.000        ; -0.290     ; 0.589      ;
; 0.725 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                      ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.944      ;
; 0.741 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.975      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 367.24 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.723 ; -102.119          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -78.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                           ;
+--------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.723 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.717 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.657      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.657 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.597      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.548      ;
; -1.598 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|state.START      ; clk          ; clk         ; 1.000        ; 0.292      ; 2.885      ;
; -1.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 1.000        ; 0.259      ; 2.851      ;
; -1.596 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]        ; clk          ; clk         ; 1.000        ; 0.259      ; 2.850      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.585 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.575 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
; -1.575 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.515      ;
+--------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                        ; uart:uart_inst|uart_rx:rx_inst|state.DATA                        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart:uart_inst|uart_rx:rx_inst|state.START                       ; uart:uart_inst|uart_rx:rx_inst|state.START                       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                        ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; s_data[6]                                                        ; s_data[6]                                                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mode                                                             ; mode                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sym_bit                                                          ; sym_bit                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.326 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[7]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[6]                      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.538      ;
; 0.327 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[3]                      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.539      ;
; 0.327 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[6]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.539      ;
; 0.336 ; overlapping_sequence_detector_0110:u_overlap|current_state.S011  ; overlapping_sequence_detector_0110:u_overlap|current_state.S0    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.535      ;
; 0.340 ; sequence_detector_0110:u_no_overlap|current_state.S01            ; sequence_detector_0110:u_no_overlap|current_state.S011           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; sequence_detector_0110:u_no_overlap|current_state.S0             ; sequence_detector_0110:u_no_overlap|current_state.S01            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; overlapping_sequence_detector_0110:u_overlap|current_state.S01   ; overlapping_sequence_detector_0110:u_overlap|current_state.S011  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.344 ; overlapping_sequence_detector_0110:u_overlap|current_state.S011  ; overlapping_sequence_detector_0110:u_overlap|current_state.S0110 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.358 ; overlapping_sequence_detector_0110:u_overlap|current_state.S0110 ; overlapping_sequence_detector_0110:u_overlap|current_state.S01   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.400 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.599      ;
; 0.406 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.605      ;
; 0.408 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.607      ;
; 0.408 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.607      ;
; 0.412 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.611      ;
; 0.415 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.614      ;
; 0.417 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.616      ;
; 0.419 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.618      ;
; 0.427 ; sequence_detector_0110:u_no_overlap|current_state.S011           ; sequence_detector_0110:u_no_overlap|current_state.S0             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.626      ;
; 0.431 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]                  ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.630      ;
; 0.432 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]                  ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; overlapping_sequence_detector_0110:u_overlap|current_state.S0    ; overlapping_sequence_detector_0110:u_overlap|current_state.S01   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]                  ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.435 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.634      ;
; 0.439 ; sequence_detector_0110:u_no_overlap|current_state.S011           ; sequence_detector_0110:u_no_overlap|current_state.S0110          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.638      ;
; 0.452 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.664      ;
; 0.456 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[0]                      ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; clk          ; clk         ; 0.000        ; 0.097      ; 0.697      ;
; 0.499 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.385      ; 1.028      ;
; 0.501 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.502 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                      ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                      ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                      ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.505 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.717      ;
; 0.506 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.512 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                      ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; overlapping_sequence_detector_0110:u_overlap|current_state.S0110 ; s_valid                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; mode                                                             ; s_valid                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.525 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.384      ; 1.053      ;
; 0.526 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.384      ; 1.054      ;
; 0.527 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; clk          ; clk         ; 0.000        ; 0.384      ; 1.055      ;
; 0.527 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.384      ; 1.055      ;
; 0.530 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.532 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.532 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.533 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.533 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.533 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.385      ; 1.062      ;
; 0.534 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.534 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; clk          ; clk         ; 0.000        ; 0.385      ; 1.063      ;
; 0.534 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.385      ; 1.063      ;
; 0.558 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[3]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[2]                      ; clk          ; clk         ; 0.000        ; 0.095      ; 0.797      ;
; 0.566 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.765      ;
; 0.598 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.797      ;
; 0.605 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.804      ;
; 0.605 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.804      ;
; 0.605 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.804      ;
; 0.607 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.806      ;
; 0.641 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; uart:uart_inst|uart_rx:rx_inst|m_valid                           ; clk          ; clk         ; 0.000        ; 0.094      ; 0.879      ;
; 0.644 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.843      ;
; 0.645 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                      ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.844      ;
; 0.645 ; mode_in_q                                                        ; mode                                                             ; clk          ; clk         ; 0.000        ; -0.261     ; 0.528      ;
; 0.653 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.852      ;
; 0.654 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                      ; uart:uart_inst|uart_rx:rx_inst|m_valid                           ; clk          ; clk         ; 0.000        ; 0.416      ; 1.214      ;
; 0.655 ; sequence_detector_0110:u_no_overlap|current_state.S0110          ; s_valid                                                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.854      ;
; 0.657 ; s_data[6]                                                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.855      ;
; 0.663 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.862      ;
; 0.666 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                      ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.865      ;
; 0.668 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[0]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.853      ;
; 0.679 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.891      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.676 ; -36.266           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -82.621                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                           ;
+--------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.676 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.660 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.611      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.606      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.598      ;
; -0.648 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|state.START      ; clk          ; clk         ; 1.000        ; 0.170      ; 1.805      ;
; -0.605 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 1.000        ; 0.153      ; 1.745      ;
; -0.604 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]        ; clk          ; clk         ; 1.000        ; 0.153      ; 1.744      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.589 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4] ; uart:uart_inst|uart_rx:rx_inst|state.STOP       ; clk          ; clk         ; 1.000        ; 0.158      ; 1.734      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.580 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8] ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.531      ;
; -0.579 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.529      ;
; -0.579 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.529      ;
; -0.579 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.529      ;
; -0.579 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.529      ;
; -0.579 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9] ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.529      ;
+--------+--------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                        ; uart:uart_inst|uart_rx:rx_inst|state.DATA                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart_inst|uart_rx:rx_inst|state.START                       ; uart:uart_inst|uart_rx:rx_inst|state.START                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                        ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; s_data[6]                                                        ; s_data[6]                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mode                                                             ; mode                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sym_bit                                                          ; sym_bit                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[7]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[6]                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[6]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.315      ;
; 0.188 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[3]                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.316      ;
; 0.194 ; sequence_detector_0110:u_no_overlap|current_state.S0             ; sequence_detector_0110:u_no_overlap|current_state.S01            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; sequence_detector_0110:u_no_overlap|current_state.S01            ; sequence_detector_0110:u_no_overlap|current_state.S011           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; overlapping_sequence_detector_0110:u_overlap|current_state.S01   ; overlapping_sequence_detector_0110:u_overlap|current_state.S011  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; overlapping_sequence_detector_0110:u_overlap|current_state.S011  ; overlapping_sequence_detector_0110:u_overlap|current_state.S0110 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.204 ; overlapping_sequence_detector_0110:u_overlap|current_state.S011  ; overlapping_sequence_detector_0110:u_overlap|current_state.S0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.206 ; overlapping_sequence_detector_0110:u_overlap|current_state.S0110 ; overlapping_sequence_detector_0110:u_overlap|current_state.S01   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.242 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.362      ;
; 0.244 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.364      ;
; 0.245 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.365      ;
; 0.247 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.367      ;
; 0.247 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.367      ;
; 0.249 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.369      ;
; 0.250 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.370      ;
; 0.253 ; overlapping_sequence_detector_0110:u_overlap|current_state.S0    ; overlapping_sequence_detector_0110:u_overlap|current_state.S01   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]                  ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]                  ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]                  ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; sequence_detector_0110:u_no_overlap|current_state.S011           ; sequence_detector_0110:u_no_overlap|current_state.S0             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.376      ;
; 0.257 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.377      ;
; 0.259 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.387      ;
; 0.260 ; sequence_detector_0110:u_no_overlap|current_state.S011           ; sequence_detector_0110:u_no_overlap|current_state.S0110          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.272 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[0]                      ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.417      ;
; 0.278 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.598      ;
; 0.287 ; overlapping_sequence_detector_0110:u_overlap|current_state.S0110 ; s_valid                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.407      ;
; 0.292 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.612      ;
; 0.292 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.612      ;
; 0.293 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.613      ;
; 0.293 ; s_valid                                                          ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.613      ;
; 0.298 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                      ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                      ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                      ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.620      ;
; 0.300 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; uart:uart_inst|uart_rx:rx_inst|m_data[0]                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.429      ;
; 0.301 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.621      ;
; 0.301 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.430      ;
; 0.302 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.622      ;
; 0.303 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.305 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                      ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; mode                                                             ; s_valid                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[3]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[2]                      ; clk          ; clk         ; 0.000        ; 0.059      ; 0.453      ;
; 0.316 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.353 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.354 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.474      ;
; 0.354 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.474      ;
; 0.357 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.477      ;
; 0.363 ; uart:uart_inst|uart_tx:tx_inst|state                             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.369 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                       ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                      ; uart:uart_inst|uart_rx:rx_inst|shift_reg[0]                      ; clk          ; clk         ; 0.000        ; 0.030      ; 0.484      ;
; 0.371 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                        ; uart:uart_inst|uart_rx:rx_inst|m_valid                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.512      ;
; 0.373 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                      ; uart:uart_inst|uart_rx:rx_inst|m_valid                           ; clk          ; clk         ; 0.000        ; 0.251      ; 0.708      ;
; 0.377 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                      ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.377 ; sequence_detector_0110:u_no_overlap|current_state.S0110          ; s_valid                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.497      ;
; 0.379 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.379 ; s_data[6]                                                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.384 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                      ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.384 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                       ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.384 ; mode_in_q                                                        ; mode                                                             ; clk          ; clk         ; 0.000        ; -0.154     ; 0.314      ;
; 0.394 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                         ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.522      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 10 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 4.216 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.017   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.017   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -121.394 ; 0.0   ; 0.0      ; 0.0     ; -82.621             ;
;  clk             ; -121.394 ; 0.000 ; N/A      ; N/A     ; -82.621             ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_detected[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_detected[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_detected[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_detected[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_detected[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_detected[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_detected[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_detected[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mode_in                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led_detected[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led_detected[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led_detected[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led_detected[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led_detected[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; led_detected[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led_detected[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; led_detected[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led_detected[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; led_detected[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led_detected[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1762     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1762     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; mode_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; led_detected[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; mode_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; led_detected[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_detected[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Aug 29 12:47:25 2025
Info: Command: quartus_sta sequence_detector -c sequence_detector
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sequence_detector.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.017
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.017            -121.394 clk 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -78.000 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.723
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.723            -102.119 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -78.000 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.676
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.676             -36.266 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -82.621 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 10 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 4.216 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4812 megabytes
    Info: Processing ended: Fri Aug 29 12:47:27 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


