Source: [FR2711016A1](https://patents.google.com/patent/FR2711016A1)

# [FR2711016A1](FR2711016A1.md) - Système de commande d'un arrangement d'éléments transducteurs-électromagnétiques ou électroacoustiques.

## Details

* Date: 1993-10-05
* Inventor: Thales SA
* Beneficiary: Stroh Rudiger, Joffre Pascal, Pribat Didier

## Other patents

### Backwards
 * US3979711A
 * GB1477033A
 * US4209852A
 * [US4241608](US4241608.md)A
 * EP0119019A1
 * EP0211960A1
 * EP0397916A2
 * US5008680A
 * US5038148A
### Forward
 * US6020089A
 * FR2846098A1
## Abstract

Abstract

<P>Ce système de commande comprend un circuit de commande associé à chaque transducteur (Di j ). Chaque circuit de commande comporte au moins une mémoire d'adressage (MAi j ) et une mémoire de transducteur (MTi j ). Un circuit de commande central (CC) connecté à des lignes de transmission de données (DSi) et des lignes de sélection (GSi) permet de lire ou charger tout ou partie des mémoires d'adressage (MAi j ) durant un temps de trame. Le circuit de commande central (CC) déclenche globalement ou partiellement le transfert entre la mémoire d'adressage (MAi j ) et la mémoire de transducteur (MTi j ) pendant un temps très court comparé au temps de trame. <BR/> Applications: Ecrans de visualisation tactiles, visiophone, imagerie médicale, commande d'antennes hyperfréquences.</P>



<P>Ce système de commande comprend un circuit de commande associé à chaque transducteur (Di j ). Chaque circuit de commande comporte au moins une mémoire d'adressage (MAi j ) et une mémoire de transducteur (MTi j ). Un circuit de commande central (CC) connecté à des lignes de transmission de données (DSi) et des lignes de sélection (GSi) permet de lire ou charger tout ou partie des mémoires d'adressage (MAi j ) durant un temps de trame. Le circuit de commande central (CC) déclenche globalement ou partiellement le transfert entre la mémoire d'adressage (MAi j ) et la mémoire de transducteur (MTi j ) pendant un temps très court comparé au temps de trame. <BR/> Applications: Ecrans de visualisation tactiles, visiophone, imagerie médicale, commande d'antennes hyperfréquences.</P>

SYSTEME DE COMMANDE D'UN ARRANGEMENT D'ELEMENTS TRANSDUCTEURS ELECTROMAGNETIQUES OU ELECTROACOUSTIQUES L'invention concerne un système de commande d'un arrangement d'éléments transducteurs électromagnétiques ou électroacoustiques.
 L'invention concerne tous les dispositifs électromagnétiques optiques ou électroacoustiques utilisant un adressage électrique bidimensionnel du type matriciel. A chaque intersection ligne-colonne, il faut générer etlou détecter une tension électrique sur un transducteur qui assure la transformation entre le signal électrique et le signal électromagnétique optique ou acoustique. Ce signal peut comporter une information de phase ou d'amplitude et la transformation peut se faire dans le sens de l'émission ou de la réception. Ce dispositif de modulation-détection électrique est commun à de nombreux systèmes qui se distinguent seulement par le type de transducteur utilisé. Par exemple, I'invention est applicable en imagerie médicale, en informatique (écrans tactiles), dans les visiophones ou dans les antennes à balayage.
 II existe déjà dans l'état de l'art des réalisations de systèmes d'adressage électrique matriciel tant en écriture: les matrices de transistors en couches minces (Thin Film Transistor, TFT) utilisées dans les écrans plats à cristal liquide (Active Matrice Liquid Crystal Display, AMLCD), qu'en lecture : les détecteurs matriciels en silicium (Charge-Coupled Devices,CCD). Mais pour de nombreuses applications, les performances dynamiques et la flexibilité de ces techniques sont encore insuffisantes.
 Dans ce qui suit, on décrit plus particulièrement et à titre d'exemple, I'utilisation d'une nouvelle architecture pour différentes applications typiques telles que les écrans tactiles informatiques ou les antennes radars.
 Les antennes à balayage électronique sont connues dans la technique. Elles sont constituées d'un ensemble d'éléments déphaseurs qui, recevant une onde hyperfréquence, agissent chacun séparément sur la phase de l'onde hyperfréquence. Chaque élément déphaseur retransmet une onde qui peut être déphasée par rapport aux ondes transmises par les autres éléments déphaseurs. L'ensemble des éléments déphaseurs peut être considéré comme un ensemble de sources élémentaires  hyperfréquences émettant des faisceaux déphasés entre eux. L'interférence des différentes ondes émises donne lieu à un front d'onde dont la direction de propagation dépend des déphasages relatifs des différentes sources élémentaires. Ce fonctionnement est parfaitement connu dans la technique des antennes à balayage électronique.
 Un système radar à balayage électronique comprend généralement les éléments suivants: une source hyperfréquence fixant la fréquence f de fonctionnement, un pointeur électronique qui calcule les signaux de déphasage des différents points de l'antenne, une antenne active constituée d'une matrice d'éléments rayonnants associés à leur élément de commutation, un circuit d'adressage permettant de commander la matrice d'éléments rayonnants.
 II est connu dans la technique des antennes à balayage électronique travaillant en réflexion comme décrit dans le Brevet français n" 2 595 873. Ces antennes comportent un réseau déphaseur éclairé par une source de rayonnement. Le réseau déphaseur comporte une pluralité de réactances variables commandables. Une réactance variable comporte des dipôles dont la liaison est commandée par des diodes. Ces dipôles métalliques sont placées à une distance, sensiblement égale au quart de la longueur d'onde électromagnétique à traiter, d'un plan de masse servant de plan réflecteur. Dans ces conditions, selon l'état de commutation des diodes, une onde électromagnétique transmise par la source de rayonnement au réseau déphaseur est réfléchie soit par les réactances variables, soit par le plan réflecteur. Pour une configuration de commande donnée des réactances (des diodes), certaines parties de l'onde sont réfléchies par les réactances, d'autres parties par le plan réflecteur. On obtient en réflexion du dispositif des parties de faisceau déphasées les unes par rapport aux autres et par suite une orientation particulière de la direction de l'onde réfléchie. En changeant la commande des réactances, on obtient une autre direction de réflexion. On peut ainsi commander électroniquement le balayage du faisceau réfléchi.  
 II est intéressant d'agencer les éléments déphaseurs selon un plan et plus précisément selon un réseau bi-dimensionnel. Selon une technique connue, les éléments déphaseurs sont commandés par adressage séquentiel. A une ligne d'éléments déphaseurs, on associe un registre à décalage comportant autant d'étages qu'il y a d'éléments déphaseurs à commander par ligne. Les registres à décalage associés aux différentes lignes sont connectés en série. Les informations de commande de l'ensemble des lignes sont chargées séquentiellement à l'entrée du premier registre à décalage. Lorsque les registres sont remplis on effectue un transfert parallèle du contenu des registres vers les éléments déphaseurs de la ligne, de façon à configurer l'antenne.
 L'invention fournit une autre solution à la commande d'un réseau d'éléments déphaseurs.
 L'invention concerne donc un système de commande d'un arrangement d'éléments transducteurs électromagnétiques ou électroacoustiques comprenant un circuit de commande associé à chaque transducteur, caractérisé en ce que chaque circuit de commande comporte au moins une mémoire d'adressage et une mémoire de transducteur et en ce qu'un circuit de commande central connecté à des lignes de transmission de données et des lignes de sélection permet de lire ou charger tout ou partie des mémoires d'adressage durant un temps de trame. Le circuit de commande central déclenche globalement ou partiellement le transfert entre la mémoire d'adressage et la mémoire de transducteur pendant un temps très court comparé au temps de trame.
 L'invention apparaîtra plus clairement dans la description qui va suivre faite à titre d'exemple et dans les figures annexées qui représentent: - la figure 1, un exemple d'organisation d'un réseau déphaseur; - la figure 2 des circuits de commande matriciels d'un réseau déphaseur selon l'invention; - la figure 3, un diagramme de fonctionnement des circuits de commande de la figure 2; - les figures 4, 5 et 6, des exemples de réalisation détaillés des circuits de commande de la figure 2; - les figures 7a à 7c, une application de l'invention à un déflecteur électrooptique;   - la figure 8, un diagramme représentant une loi de commande du déflecteur de la figure 7a; - les figures 9a, 9b, 9c, une application de l'invention à un corrélateur optique; - la figure 10, un chronogramme de fonctionnement des corrélateurs des figures 9a à 9c; - les figures lia à lie, une application de l'invention à une ardoise électronique; - les figures 12a et 12b, une application de l'invention à un système électroacoustique; - les figures 13 à 13d, différents types d'applications de l'invention; - la figure 14, une figure générale d'organisation matricielle selon l'invention; - la figure 15, un diagramme des circuits de commande d'un pixel; - la figure 16.1 à i6.10.c, différents modes de commande d'une matrice d'éléments selon l'invention; - la figure 17, un exemple de circuit permettant une commande multiformat; - les figures 18 et 19a à 19c, une organisation matricielle et des circuits de commande de pixels permettant une commande accélérée du système; - les figures 20a et 20b, des circuits de commande de pixels permettant une commande des pixels à l'aide de valeurs de commande préenregistrées dans ces circuits; - les figures 21 a,  21 b, un système avec anti-éblouissement des détecteurs; - la figure 22, un système de mesure de phase et d'amplitude des signaux détectées; - la figure 23, un système avec distribution d'un signal de référence sous forme d'un signal optique.
 En se reportant à la figure 1, on va tout d'abord décrire un schéma général d'un réseau déphaseur fonctionnant en réflexion.  
 Ce réseau comporte un ensemble de couples d'éléments conducteurs 1-i' par exemple disposés en matrice. Des éléments de couplage tels que 2 permettent chacun de coupler électriquement deux éléments conducteurs d'un couple de façon à ce que ces éléments conducteurs deviennent rayonnants à une onde hyperfréquence. Des circuits de commande non représentés permettent chacun de commander la conduction d'un élément de couplage 2. Les éléments conducteurs 1-1' sont placés à une distance déterminée (le quart de la longueur d'onde électromagnétique à traiter divisé par l'indice de réfraction) d'un plan réflecteur 3.
 Selon que les circuits de commande rendent conducteurs ou non les éléments de commande 2 et interconnectent les éléments conducteurs 11', une onde électromagnétique est réfléchie ou non par le réseau d'éléments conducteurs ou par le plan réflecteur 3. Les éléments sont commandables sélectivement de telle sorte que certaines portions d'une onde électromagnétique incidente sont réfléchies par des couples d'éléments conducteurs, d'autres portions atteignent le plan réflecteur 3 et sont réfléchies par ce plan. En réflexion, les différentes portions ont parcouru des trajets de longueurs différentes et sont donc déphasées entre elles. On obtient ainsi une orientation particulière de la direction de propagation de l'onde réfléchie. En changeant l'état de commutation des diodes, on modifie l'orientation de la direction de propagation de l'onde réfléchie.
 En se reportant à la figure 2, on va décrire un exemple général de commande matricielle d'un réseau déphaseur selon l'invention.
 Les éléments déphaseurs sont arrangés selon un réseau bidimensionnel comme représenté en figure 1. Chaque élément déphaseur est commandé par un élément de couplage (comme cela a été décrit précédemment). Ces éléments de couplage sont donc également arrangés selon un réseau bi-dimensionnel. Sur la figure 2, on n'a pas représenté les éléments déphaseurs par souci de clarté; par contre on a représenté les éléments de couplage sous forme de diodes D11 à Dmn. Ces diodes sont situées aux points de croisement de fils de lignes GSi à GSm et de fils de colonnes DS1 à DSn. 
 Chaque diode telle que Dij est connectée à un fil de ligne GSi et à un fil de colonne DSj par un premier circuit MAij comprenant un sélecteur et une mémoire, et un deuxième circuit MTij comprenant une deuxième mémoire, un élément déclencheur et un élément amplificateur.
 Le fonctionnement de cette matrice est représenté sur le chronogramme de la figure 3.
 Pendant la trame k représentée en bas de la figure 3, les diodes de la matrice affichent chacune un état qui leur a été communiqué durant la trame précédente k-i. Le temps de trame k est divisé en m temps d'adressage de ligne t1 à tm. Durant ces temps d'adressage tl à tm, les fils de lignes GS1 à GSm reçoivent successivement une impulsion de sélection de ligne VGSi à VGSm. 
 Durant chaque impulsion de sélection de ligne, une impulsion de commande de colonne (VDS1 à VDSn) est appliquée à chaque fil de colonne DS1 à DSn. Chaque impulsion de commande de colonne représente l'état de commutation que l'on veut donner à la diode située à l'intersection de cette colonne et de la ligne commandée. Cette commande de commutation est mémorisée dans MAij. Ligne par ligne, on enregistre dans les MAij les états de commutation des diodes pour la trame suivante (k + 1). En fin du temps de trame k, le temps d'adressage tm ayant été exécuté, les différents circuits MAij contiennent les états de commutation des diodesDij pour la trame k+1. 
 Une impulsion de synchronisation zP est alors appliquée à tous les circuits MTij (en fin de temps de trame k ou en début de temps k + 1).
 Les contenus des premiers circuits MAij sont alors transférés aux circuits MTij. Ceux-ci amplifient chacun vers une diode Dij la commande qu'ils viennent de recevoir et mettent les diodes Dij dans des états de commutation correspondant aux états de commutation enregistrés durant le temps de trame k.
 Durant le temps de trame suivant k+1,les circuits MTij conservent les informations de commande qu'ils ont reçues à la fin du temps de trame k et maintiennent la commande des diodes Dij dans l'état correspondant.
Pendant ce temps de trame k+l, les circuits MAij sont adressés ainsi que précédemment décrit de façon à préparer la configuration qui sera imposée aux diodes durant le temps de trame suivant k+2 etc.  
 Les figures 4 et 5 représentent un exemple de réalisation des circuits de la matrice de la figure 2.
 Sur la figure 4, à chaque point de croisement d'un fil de ligne GSi et d'un fil de colonne DSj est situé un circuit de commande et une diode à commander Dij. Ce circuit de commande est représenté en détail en figure 5.
 II comporte pour le circuit MAij, un transistor de sélection Ti connecté à un fil de ligne GSj et à un fil de colonne DSj. Un premier condensateur de stockage C1 est connecté entre le transistor Ti et un potentiel Vg. 
 Lorsque des potentiels appropriés VGSi et VDSj sont appliqués aux fils GSi et DSj, le transistor Ti est rendu conducteur. Le condensateur C1 se charge.
 Le circuit MTij comporte un deuxième condensateur de stockageC2 de préférence de capacité faible par rapport à Ci et un transistor de commutation T2 permettant de connecter en parallèle le premier condensateur Ci au deuxième condensateur C2. Le condensateur C2 est connecté à un circuit à transistors T3, T4 permettant d'appliquer à la diode un potentiel et un courant appropriés selon l'état de charge du condensateur C2. 
 Le fonctionnement du circuit de la figure 5 découle du fonctionnement décrit en relation avec les figures 2 et 3 et est le suivant.
 A intervalles réguliers, le fil de ligne GSi reçoit un potentiel (VGsi O). Si la diode Dij doit être rendue passante, le fil de colonne DSj reçoit un potentiel VDSi sinon, il reçoit le potentiel Vg. Le transistor Ti est rendu conducteur et permet au condensateur Ci de se charger ou de se décharger respectivement.
 Lors d'une impulsion zP en fin de trame d'adressage, le transistorT2 est rendu conducteur et connecte en parallèle les condensateurs Cl etC2. Le condensateur C2 se charge au niveau de tension du condensateurCi. Lorsque l'impulsion disparaît, le circuit MAij est à même d'enregistrer un état suivant. Pendant ce temps, I'état de charge du condensateur C2 permet d'imposer la tension voulue sur la grille du transistor T4. Deux cas sont possibles : soit la diode Dij est connectée entre le potentiel VO et le potentiel V+ (via le transistor T4) soit entre VO et le potentiel V. (via le transistor T3) selon l'état de charge de la capacité C2.  
 Ce fonctionnement est possible avec une résistance du transistorT4 à l'état conducteur très inférieure à la résistance du transistor T3 (toujours à l'état conducteur) et une résistance du transistor T4 à l'état bloqué très supérieure à la résistance du transistor T3 (fonctionnement en inverseur).
 La figure 6 représente un autre mode de réalisation dans lequel les condensateurs de stockage sont remplacés par des circuits bistables. Le condensateur Ci est remplacé par un bistable comportant les transistors tl, t2, t3, t4 suivi d'un inverseur t5, t6. De même, le condensateur C2 est remplacé par un bistable comportant les transistors t7, tg, tg, tri 0. 
 L'opération de transfert de charge entre C1 et C2 doit être aussi rapide que possible. II faut donc prendre quelques précautioris au niveau de la ligne de synchronisation "".  II s'agit d'une ligne "RC" dans laquelle on doit minimiser la résistance en utilisant une couche métallique aussi épaisse et conductrice que possible. On doit aussi augmenter l'épaisseur de l'isolant.
 II faut de préférence utiliser les deux extrémités de la ligne et éventuellement multiplier les points d'accès si nécessaire pour réduire la longueur caractéristique de la ligne.
 On montre que le temps de réponse à 50%, noté tu.5, d'une telle ligne RC formée par une couche conductrice de résistance carrée Ro, d'un isolant d'épaisseur e et de permittivité E est: t0.5=l2  RsEs/e, où I est la longueur de la ligne.
 Une technique originale à ce sujet consistant à recourir à une ligne avec garde réduit très notablement les temps d'accès.
 Enfin, une synchronisation par l'intermédiaire d'un flash optique issu d'un laser est aussi une solution envisageable pour générer l'impulsion de synchronisation zP. On intègre alors un photo-détecteur dans le schéma électrique élémentaire pour assurer la transformation du signal optique en impulsion électrique.
 En effet, une ligne électrique, du type RC généralement, n'a qu'une bande passante limitée et d'autant plus que sa longueur est importante (AF proportionnel à 1112). Il est donc difficile de transmettre des signaux électriques à très hautes fréquences à l'aide d'une ligne électrique de grande longueur sans introduire de retard et d'atténuation dus à la propagation. Un signal optique se propageant dans un guide n'a pas du tout  les mêmes limitations. De plus, II peut aussi constituer lui-même la référence dans le cas d'une application optique ou être seulement la porteuse d'un signal hyperfréquence. Un laser semiconducteur est en effet une source modulable à très haute fréquence ( > 1OGHz). 
 La figure 23 donne des indications sur une réalisation technologique possible de lignes et de colonnes optiques. celles-ci sont des guides optiques en matériau transparent d'indice légèrement supérieur à celui du substrat (Si3N4 ou Polyimide sur verre par exemple). Le couplage de la source laser à un guide Gi s'effectue par la surface à l'aide de biseaux ménagés à l'extrémité du guide et faisant fonction de miroirs ou de séparateurs. Les miroirs servent donc au couplage de la source laser. Les séparateurs, obtenus à l'aide de sillons gravés dans le guide à 45C de l'axe, permettent de coupler en parallèle les guides GL1 à GLm au guide G1.
 Pour assurer la transformation optique-électrique au niveau de chaque pixel, un phototransistor Phij couplé à un guide GLi, à l'aide d'un réseau de lignes électriques LE, permet de foumir les signaux électriques de synchronisation . 
 L'invention est applicable à toute antenne radar à balayage électronique et présente l'avantage de réduire considérablement la durée "aveugle" de celle-ci. En effet, la ligne de synchronisation, conçue pour une bande passante très élevée, permet de configurer l'antenne en un intervalle de temps très court par rapport à la durée complète d'adressage (transfert local de charges de C1 à C2 dans la figure 5).
 De plus, en commandant la synchronisation individuellement sur certaines zones de l'antenne comme cela sera décrit ci-après, il est possible d'adresser l'antenne partiellement et donc d'augmenter sa vitesse de reconfiguration à l'aide de l'accès matriciel de chaque pixel. Entre autres1 le système peut adapter sa résolution spatiale d'une part et temporelle d'autre part à une situation donnée (flexibilité).
 Les Lidars sont des systèmes analogues aux Radars quant à leur principe mais opérant dans le domaine spectral optique (0.2 à 12pm). L'onde optique est émise par un laser et détectée par une ou plusieurs photodiodes.
Ces systèmes sont constitués d'un émetteur et d'un détecteur unique, ils appartiennent à la catégorie "Antenne Active" et peuvent fonctionner soit en réflexion soit en transmission.  
 Dans l'état de l'art, on trouve de tels systèmes basés sur une déflexion mécanique du faisceau, L'antenne active est "mécanique". Nous proposons d'utiliser l'architecture de modulation spatiale électrique décrite précédemment pour améliorer le déflecteur électro-optique tel que celui proposé dans le brevet n" 8909997 de Juillet 1989 intitulé "DéflecteurElectro-Optique à Cristal Liquide". Un tel déflecteur remplacerait avantageusement le balayage mécanique en offrant de plus de nombreuses fonctions nouvelles.
 La figure 7a décrit ce déflecteur constitué principalement du modulateur spatial électrique à 2 dimensions (MSE) adressant une couche de matériau électro-optique (EO), un cristal liquide par exemple, à l'aide d'électrodes situées de part et d'autre. La figure 7b représente un circuit de commande d'un tel pixel. Ce circuit est similaire à celui de la figure 5 et fonctionne comme décrit en relation avec les figures 2 à 6.
 Un faisceau laser incident à la longueur d'onde X traversant la structure et subissant une modulation spatiale de phase du type "réseau de rampes 0 à 2K de pas A" comme celle représentée sur la figure 8, est défléchi d'un angle a=A. Le calculateur dit "Pointeur" doit calculer en temps réel les signaux électriques à appliquer pour obtenir la répartition spatiale de phase correspondant à la direction visée. On montre qu'avec seulement 4 niveaux de phase par rampe (M=4), le rendement théorique de diffraction est supérieur à 80% et qu'il dépasse 90% pour M26. Avec une commande matricielle analogue à celle décrite precédemment (figure 4) mais dans laquelle on a remplacé les diodes Dij par le matériau E0, il est possible de balayer angulairement les 2 directions de l'espace et de permettre le fonctionnement en émission et en réception du Lidar.
 Le champ angulaire et la vitesse ne sont limités que par l'efficacité du matériau électro-optique utilisé. Par exemple, avec un cristal liquide de An=0.25 fonctionnant en réflexion, I'épaisseur nécessaire pour obtenir 2s à k=10.6pm est de 20pm soit avec un pas minimum de 60pm, un champ total ba=20 environ. D'une manière générale, le champ angulaire exprimé en rd est de l'ordre de 1 à i .5n selon la qualité du diagramme de rayonnement voulu, soit respectivement à 80% et 70% d'efficacité en bords de champ. De plus, celui-ci est indépendant de k. Quant aux temps de réponse intrinsèques de ces cristaux liquides, ils se situent entre 10ps et 1 mus avec des champs électriques appliqués de 30V1pm et 1 0V/IJm respectivement. On voit qu'il est possible avec de tels matériaux d'obtenir un balayage grand champ suffisamment rapide sans recourir à un déflecteur mécanique.
 En plus des avantages déjà cités dans l'exemple du radarI'invention permet: - L'adressage 2D analogique de la couche électro-optique permettant un balayage 2 axes, - La correction de phase en plus de la fonction déflexion.
 Le processeur optique le plus élémentaire est le "Corrélateur optique" basé sur l'architecture VanderLugt (VDL), il est représenté en figure 9. Celui-ci a déjà donné lieu à de nombreuses réalisations. II comprend une source laser "L", un collimateur "C", un modulateur spatial de lumière "SLM" générant une image "lm", une première lentille de Fourier "LF1" réalisant la transformée de "lm" en TF(lm) dans son plan focal où est placé un filtre optique "F" de transmitance correspondant à la transformée de Fourier d'une image de référence "Réf." soit TF(Réf.). Le produit optique entre TF(lm.) etTF(Réf.) est ainsi réalisé simplement en traversant le filtre F. La fonction de corrélation est obtenue par la deuxième lentille de Fourier "LF2" qui effectue la transformée inverse de TF(lm)xTF(Réf) soit lm*Réf. dans le plan du détecteur spatial de lumière "SLD". Cette fonction est la corrélation de l'image Im et de la référence Réf.
 Le modulateur-détecteur spatial électrique proposé peut être utilisé aussi bien pour la génération de l'image dans le modulateur SLM que dans le détecteur SLD. Dans le premier cas, il est associé à un matériau électro-optique "EO", généralement un cristal liquide, adressé par des électrodes transparentes. La structure du pixel est à nouveau celle de la figure 7.b. L'intérêt se situe surtout dans la séparation temporelle de l'adressage électrique 2D et de la conversion électro-optique. Ainsi, tous les pixels de l'image commutent simultanément et il en résulte un intervalle de temps important pendant lequel la totalité de l'image est stable. Le chronogramme de la figure 10 montre plus précisément comment l'on pourrait séquencer un tel processeur. Tout d'abord, une phase d'adressage terminée par l'envoi de l'impulsion de synchronisation OSLM qui déclenche la conversion électro-optique. Après la durée "tr" correspondant au temps de  réponse du matériau "EO", on déclenche l'acquisition de l'image sur le détecteur "SLD" puis sa lecture. Notons que l'on peut soit utiliser un déclenchement intégré dans la matrice du SLD soit allumer la source laser "L" pendant un bref instant.
 La plupart des modulateurs spatiaux de lumière appartenant à l'état de l'art et issus du domaine de la visualisation ne permettent pas de réaliser ce genre de fonctionnement en mode déclenché pourtant indispensable si l'on ne veut pas introduire un bruit de commutation spatial très gênant (connu sous le nom de 'flicker" ). Mais d'autres possibilités de commande qui seront décrites ultérieurement, comme le traitement local peuvent aussi être mises à profit pour le détecteur "SLD" en faisant par exemple la détection locale de la position et des dimensions des pics de corrélation ou un seuillage. On peut ainsi limiter considérablement le nombre de connexions externes sans perdre en précision spatiale. Cette possibilité est particulièrement intéressante pour les futures architectures multicanales où il faut traiter un plan contenant typiquement 1000 pics de corrélation.
 II existe actuellement de nombreux dispositifs de visualisation (tubes cathodiques, écrans plats à cristaux liquides ou à plasma...) d'une part et des dispositifs d'acquisition d'image (caméra CCD, scanner optique à balayage, table à digitaliser...) d'autre part. Or, il y a un grand intérêt dans le futur à intégrer les deux fonctions (affichage et acquisition d'images) dans un seul et même appareil, beaucoup moins de composants et dispositifs le permettent de façon satisfaisante. On peut citer par exemple les visiophones avec la difficulté bien connue d'aligner les axes d'émission et de réception, ou les écrans tactiles informatiques ne disposant que d'une trop faible résolution spatiale.
 A l'aide de l'architecture modulateur-détecteur spatial électrique de l'invention, on peut par exemple réaliser aisément une ardoise électronique permettant simultanément de visualiser une image et de détecter la position d'un stylo optique avec une même résolution spatiale pour les deux fonctions. L'architecture proposée peut dans ce cas se justifier pleinement car en séparant temporellement les deux fonctions de modulation et de détection, on peut utiliser le même réseau d'électrodes ou sinon au moins une partie commune (les lignes de sélection) pour effectuer  I'adressage d'une part et la lecture électrique d'autre part. Le mode déclenché est bien entendu indispensable pour assurer avec précision cette séparation temporelle des fonctions.
 La figure lia représente un tel dispositif qui est constitué par exemple d'une source "S" étendue pour illuminer uniformément la surface de l'écran. Le modulateur-détecteur spatial électrique est associé d'une part à un matériau électro-optique EO qui est ici par exemple du cristal liquide pour assurer la fonction classique de visualisation et d'autre part à un matériau photosensible DE pour la détection.
 Les schémas du pixel des figures il b et lic précisent comment l'on peut répartir sur une surface le modulateur EO, le détecteur DE et des circuits de commande  
 Le chronogramme de fonctionnement de chaque pixel est représenté en figure 11 e. 
 Pendant la phase de visualisation, la tension analogique de colonne VDS appliquée sur la colonne j est mémorisée par la capacité C1 lorsque le transistor T1 est dans l'état passant c'est à dire lorsque la ligne i est sélectionnée. Lorsque le transistor T1 revient dans son état bloqué, la tension est maintenue aux bornes de la capacité C1. A la fin de l'adressage de tous les pixels, une impulsion électrique est envoyée sur la ligne de synchronisation zPv déclenchant la grille du transistor TV2 déchargeant C1 dans CV2 . Si la capacité C1 est très grande devant CV2, la tension appliquée au cristal liquide EO est très proche de celle initiale de C1.
 Pendant la phase de détection, le sens de fonctionnement est inversé par rapport au précédent, le signal électrique transite du détecteurDE vers le système d'adressage colonnes. Selon l'éclairement du détecteurDE, la tension de la capacité CD2 est plus ou moins importante. Comme pour la visualisation, c'est une information analogique qui nous intéresse. Le déclenchement de la détection se fait en envoyant une impulsion électrique sur la ligne de synchronisation OD qui vient décharger la capacité CD2 dans C1. Si la capacité C1 est très inférieure à CD2 la tension initiale deCD2 ne sera pas trop modifiée. Au moment où la ligne du pixel est sélectionnée, le transistor T1 devient passant et la tension de la colonne est celle délivrée par le détecteur DE.
 Selon ce mode de fonctionnement, le déclenchement de la visualisation et de l'acquisition sont bien séparés ainsi que les phases d'adressage qui n'ont aucun recouvrement afin d'utiliser les mêmes électrodes dans les deux sens. On a successivement l'adressage de l'image à visualiser, son déclenchement, le déclenchement de la détection, son adressage etc. Sur le chronogramme de la figure île, le signal de déclenchement OD inclut une impulsion permettant le transfert de tension de C2D à Ci (impulsion ACQ) et une autre de remise à zéro (RAZ) des capacités C2D pour bien séparer une période d'acquisition de la suivante.
Pendant cette impulsion RAZ, toutes les lignes sont sélectionnées et les colonnes sont mises au potentiel nul.  
 Une variante du mode de fonctionnement de l'élément photosensible consiste à décharger la capacité C2D préalablement chargée pendant la phase de remise à zéro utilisant le réseau de lignes et colonnes.
 On va maintenant décrire l'application de l'invention à des systèmes acoustiques.
 Les systèmes acoustiques du type Sonars, peaux actives, antibruits... opèrent avec des ondes acoustiques dont la vitesse de propagation varie de 300m/s dans l'air à 5000m/s dans les solides. Pour des fréquences d'utilisation comprises entre 1 Hz et 100kHz, les longueurs d'onde sont supérieures à 3mm. La technique utilisée pour transformer le signal électrique en onde acoustique et vice versa est assez simple, il suffit d'appliquer la tension électrique aux bornes des 2 électrodes placées de part et d'autre d'une lame piézoélectrique. De plus, des procédés "couches minces" à base de ZnO par exemple permettent de traiter de grandes surfaces. Une particularité est que ces transducteurs fonctionnent dans les 2 sens, comme source acoustique et comme détecteur acoustique.
 La difficulté principale pour faire fonctionner de tels systèmes est notamment le système permettant la modulation-détection spatiale électrique pour commander la matrice de transducteurs électro-acoustiques. La figure 12a en donne un mode de réalisation.
 II est donc relativement aisé de placer des sources et des détecteurs acoustiques au pas de AJ2 en comparaison des systèmes analogues dans le domaine hyperfréquence ou optique pour lesquels les dimensions sont bien plus petites et où la technologie des sources et détecteurs est plus difficile. De plus, le contrôle spatial de la phase ainsi que la détection sont aussi bien plus simple à mettre en oeuvre compte-tenu des fréquences assez basses utilisées.
 Soit un système du type Sonar dont le principe est le même que celui du radar ou du lidar décrit précédemment, il est possible d'utiliser l'architecture de modulateur-détecteur spatial électrique. La figure 12b précise le circuit de commande utilisant un seul et même transducteur électro-acoustique pour émettre et recevoir l'onde acoustique à chaque pixel.
 A l'émission, on contrôle la phase de chaque source acoustique à l'aide de la ligne de référence fl issue d'un oscillateur "maître". Le  calculateur délivre aux différentes colonnes les données de phase nécessaires pour le pointage. A un instant donné, la direction visée peut être unique ou multiple selon que l'on exploite plusieurs zones d'émission ou non. Le pointage est déclenché par la ligne E  A la réception, le signal électrique reçue en chaque pixel au moment de la synchronisation de détection D est comparé à la référence Q. Cette comparaison s'effectue au niveau du circuit de lecture des colonnes et permet de déduire la phase de l'onde acoustique.
 Le système peut aussi fonctionner simultanément en émission et réception en affectant une zone différente de la surface à chacun des 2 modes permettant ainsi d'illuminer une cible et de recevoir le signal provenant d'une autre cible illuminée précédemment. Au niveau temporel, la cadence de balayage est déterminée par la vitesse angulaire des cibles étudiées.
 Les systèmes antibruits dits "peaux actives" sont aussi du même genre que les sonars à la différence que l'on cherche ici seulement respectivement à annuler la transmission où la réflexion de l'onde acoustique respectivement. Pour cela, il s'agit de détecter en chaque point la phase et l'amplitude de l'onde incidente dans laquelle l'un des pixels est choisi comme référence Q. Le traitement local ou centralisé (voire mixte) consiste à déterminer l'onde à émettre de manière à annuler l'onde transmise ou l'onde réfléchie. Pour atteindre toutes les directions de l'espace, il faut bien entendu placer les sources ainsi que les détecteurs à un pas inférieur à AJ2. Comme ci-dessus, L'émission et la réception peuvent être simultanées en affectant à chacune des deux fonctions une partie de la surface totale.
 Les applications de ces systèmes sont très nombreuses : les systèmes antibruits pour se protéger des nuisance sonores, les peaux actives pour rendre certains objets sous-marins invisibles aux sonars...
 Ces systèmes acoustiques constituent de bons exemples d'utilisation de l'architecture "modulateur-détecteur spatial électrique" proposée car toutes les possibilités y sont exploitées adressage bidirectionnel, contrôle et détection en phase, déclenchement, traitement local...  
 Pour les applications optiques ou hyperfréquences, la technologie des sources et des détecteurs doit encore beaucoup progresser pour permettre toutes ces fonctions. Un préalable notamment est indispensable: distribuer une référence à haute fréquence sur tout le plan du système. Pour cela, une distribution optique de la référence peut le permettre comme cela a été mentionné précédemment.
 L'invention est applicable à tout système matriciel à commande tel que les antennes à balayage électronique ou dispositif analogue dans le lequel on cherche notamment à réduire les perturbations spatiales dues généralement à l'adressage électrique séquentiel ligne à ligne ou point à point.
 On peut classer ces différents systèmes en quatre catégories: - 1) Les réseaux à une ou deux dimensions de sources E avec leurs détecteurs D associés utilisant un collimateur C fonctionnant en réflexion ou transmission (figure i 3a). Dans la représentation de cette figure et celles des figures 13b à 13d la référence MS désigne les modulateurs spatiaux de tension électrique des différents pixels.
 - 2) Réseau similaire au précédent mais sans collimateur. Ces sources émettrices sont commandées individuellement en phase de façon à obtenir une orientation appropriée du faisceau émis (figure i 3b).
 - 3) Réseau à une ou deux dimensions de modulateurs de phase fonctionnant en réflexion avec un émetteur E et un récepteur D (figure 1 3c), - 4) Réseau similaire à celui de la figure 13c mais fonctionnant en mode de transmission (figure 13d). 
 Le système de l'invention permet d'améliorer la commande électrique des sources ou modulateurs ainsi que la lecture électrique des détecteurs utilisés dans ces différents systèmes.
 Dans ce qui va suivre on va donc maintenant décrire un système de commande plus complet prévoyant des dispositions foumissant plus de souplesse et plus de possibilités à la commande.
 La figure 14 montre un système d'adressage matriciel généralisé, chaque pixel Pij est connecté à un ensemble Li de lignes (bus lignes) et un ensemble Cj de colonnes (bus colonnes). Ainsi, chaque pixel, détaillé en figure 15, peut inclure les éléments suivants:   - Mémoires adressées (MAijD en détection, MAijE en émission correspondant à la mémoire MAij de la figure 2), sélectionnées par la ligneGSi et écrites ou lues respectivement par la colonne DSjD et DSjE - Mémoires de transfert (MTijD en détection, MTiiE en émission correspondant à la mémoire MTij de la figure 2), déclenchée par la ligne i et respectivement par la colonne +, et +,  - Transducteurs Dij ou Eij respectivement pour la détection et l'émission.
 - Module de traitement local TSij fonctionnant sur chaque voie, réception et émission indépendamment ou en mode couplé réception/émission. Ce module peut être paramétré par des colonnes ou des lignes de consignes ou avec des liaisons locales avec des pixels voisins.
 Cette architecture a pour but d'assurer des fonctions d'émission et de réception simultanément ou successivement en chaque point de la matrice à commander tout en permettant des traitements locaux des signaux. Les lignes et colonnes de synchronisation Q, sont utilisées pour déclencher l'émission ou la réception.
 L'ensemble Li des lignes comprend les lignes de sélection GSi et de synchronisation i. De même, L'ensemble Cj des colonnes inclut les colonnes de données DSj, de paramétrage k. de synchronisation j et de référence Qj. Une ligne de synchronisation i peut concerner plusieurs lignes de sélection GSi.
 Fonctionnement en zones et sous-réseaux Différents modes de commande sont définis par les connexions et par le procédé d'adressage. Certains cas typiques sont expliqués dans la suite sans que le choix des détails soit limitatif. Par exemple, pour l'explication suivante, une taille de 6x6 pixels est choisie pour la matrice, mais l'invention se généralise pour une taille quelconque. De même, les fonctions des lignes et des colonnes sont interchangeables. Les réalisations décrites ci-après doivent être considérées comme de simples exemples.
 Une synchronisation qui déclenche l'émission ou la détection en même temps pour tous les pixels du réseau est montrée sur la figure 16.1.
L'élément de transfert (T2 sur figure 5) de chaque pixel (symbole cercle) est déclenché par un réseau unique de lignes de synchronisation transmettant  le signal de synchronisation (des figures 2 à 4) simultanément à tous les pixels.
 Dans certains cas, il peut y avoir intérêt à commander certaines parties du réseau indépendamment, par exemple pour la poursuite de plusieurs cibles avec un radar ou un lidar à balayage électronique, ou pour la détection et l'émission simultanées d'un système optique. Les figures 16.2.a à 16.2.c montrent quelques possibilités pour le partage d'un tel réseau.
 Sur la figure 16.2.a, deux zones de synchronisation, SA et SB, sont arrangées l'une à côté de l'autre et partagent le réseau en deux parties.
Quand un signal est envoyé dans SA, I'émission/détection est déclenchée dans tous les pixels qui sont marqués en noir sur la figure 16.2.b. Quand un signal Qr est envoyé dans SB, I'émission/détection est déclenchée dans tous les pixels qui sont marqués en noir sur la figure 16.2.b. II est possible d'utiliser la totalité des pixels comme un seul réseau physique en envoyant un même signal Q, dans les deux sous-réseaux SA et SB, cela correspond à la figure 16.2.c.
 Dans certains cas il peut être favorable de ne pas diminuer les dimensions extérieures des deux parties du réseau ou sous-réseaux, pour ne pas réduire la résolution angulaire. Dans ce cas, les deux sous-réseaux peuvent être intercalés comme il est montré sur les figures 16.3.a à 16.3.c en analogie avec les figures 16.2.a à 16.2.c.
 Un plus grand nombre de connexions extérieures et donc une plus grande flexibilité caractérise l'arrangement des figures 16.4.a à 16.4.c.
Les lignes de synchronisation, dénommées SA, SB, . SF, sont commandées indépendamment. Une telle architecture permet, avec le désavantage d'un plus grand nombre des connexions extérieures, de définir différents nombres et géométries de sous-réseaux au niveau du logiciel.
Quand un signal est envoyé dans les réseaux SA et SD, par exemple,I'émission/détection dans tous les pixels qui sont marqués en noir sur la figure 16.4.a est déclenchée. Quand un signal est envoyé dans les réseauxSA, SB, SE et SF, pour donner un autre exemple, I'émission/détection dans tous les pixels qui sont marqués en noir sur la figure 16.4.b est déclenchée.
 II est possible d'utiliser la totalité des pixels comme un seul réseau en envoyant un signal dans les sous-réseaux SA, SB,..., SF, cela correspond à  la figure 16.4.c. Dans ce qui précède, la synchronisation n'utilise que des lignes. II est également possible d'utiliser deux réseaux de lignes et de colonnes pour une plus grande flexibilité. Le déclenchement de l'émissionldétection d'un pixel peut être une fonction logique quelconque des signaux qui arrivent dans la ligne et la colonne de synchronisation qui correspondent à un pixel donné. Les figures 16.5.a à 16.10.c montrent de tels exemples.
 Si le déclenchement de l'émissionldétection est la fonction logique ET de deux signaux de synchronisation QT cela signifie que la synchronisation a lieu seulement quand un signal arrive dans la ligne et la colonne correspondant à un pixel donné. En se référant à la figure 15, les signaux de synchronisation lignes sont référencés Oi et les signaux de synchronisation colonnes sont référencés fD pour la détection et XE pour l'émission.
 L'architecture du réseau de synchronisation de la figure 16.5.a comprend deux sous-réseaux, SA et SB, où une ligne ou colonne sur deux fait partie du réseau SA ou SB respectivement. Quand un signal de synchronisation est envoyé dans SA, I'émission/détection dans tous les pixels qui sont marqués en noir sur la figure 16.5.a est déclenchée. Quand un signal est envoyé dans SB, l'émissionldétection dans tous les pixels qui sont marqués en noir sur la figure 16.5.b est déclenchée. Il est possible d'utiliser la totalité des pixels comme un seul réseau en envoyant un même signal dans les deux sous-réseaux SA et SB, cela correspond à la figure 16.5.c. 
 Une souplesse encore plus grande que dans le cas précédent est obtenue par l'architecture des figures 16.6.a à 16.6.c. Ici, toutes les lignes et toutes les colonnes de synchronisation sont commandables indépendamment. Par exemple quand un signal i est envoyé sur SJ et un signal XD (pour la détection) ou +, (pour l'émission) sur SC, seul le pixel à l'intersection de SJ et SC est commandé (figure 16.6.a). Sur la figure 16.6.b pour commander les pixels marqués en noir, on doit envoyer des signaux Oi sur les lignes SA et SD et des signaux +, ou fE sur les colonnes SG, SJ etSK Enfin comme cela est représenté sur la figure 16.6.c, tous les pixels peuvent être commandés ensemble.  
 Sur les figures 16.5.a à 16.6.c, la fonction logique "ET' combine les signaux, qui arrivent dans les lignes et les colonnes à l'endroit d'un pixel donné, pour le déclenchement de l'émission /détection de ce pixel. On peut également implémenter la fonction logique "OU". Un seul cas général est indiqué sur les figures 16.7.a à 16.7.c, dont l'interprétation est analogue à celle des figures précédentes. Par exemple sur la figure 16.7.a les pixels de la ligne SC sont commandés seulement par un signal de synchronisation Oi sur cette ligne. Les pixels de la colonne SJ sont commandés par un signal de synchronisation f^D ou fJE sur cette colonne. De la même façon, comme représenté en figure 16.7.b, il est possible de commander simultanément plusieurs lignes et plusieurs colonnes. II est également possible comme dans les modes de commande précédents de commander tous les pixels simultanément.
 II est également possible de prévoir un câblage des lignes de synchronisation et des colonnes de synchronisation de façon à connecter certains pixels à une ligne et certains pixels à une colonne. Deux exemples sont représentés sur les figures 16.8.a à 16.9.c.
 Sur la figure 16.8.a, une zone centrale est synchronisée par les colonnes, et le reste du réseau par les lignes. Quand un signal est envoyé dans le réseau SA, l'émissionldétection dans tous les pixels qui sont marqués en noir sur la figure 16.8.a est déclenchée. Quand un signal est envoyé dans le réseau SB, I'émission/détection dans tous les pixels centraux, qui sont marqués en noir sur la figure 16.8.b, est déclenchée. Il est possible d'utiliser la totalité des pixels comme un seul réseau en envoyant un signal dans les deux sous-réseaux SA et SB, correspondant à la figure 16.8.c.
 Le même effet peut être généré si les deux sous-réseaux ne définissent pas des zones compactes, mais si ils sont intercalés. Un exemple d'un tel arrangement est montré sur les figures 16.9.a à 16.9.c, qui sont à interpréter comme les figures 16.8.a à 16.8.c.
 Chaque ligne ou colonne peut aussi être remplacée par un ensemble de lignes ou colonnes permettant ainsi de synchroniser n'importe quel sous-réseau défini par l'intersection des groupes de lignes et de colonnes (voir figure 16.10.a à 16.10.c).  
 C'est ainsi que sur ces figures les trois lignes supérieures d'une part et trois lignes inférieures d'autre part sont câblées ensemble. Les colonnes sont câblées par groupe de deux par exemple. Sur la figure 16.10.a la commande des lignes SA et des colonnes SD déclenche le fonctionnement des pixels marqués en noir.
 Sur la figure 17, le principe générale est montré pour les circuits d'adressage des colonnes de données DSD,DSE, et des lignes ou colonnes de synchronisation. Une telle architecture permet l'augmentation de la vitesse de reconfiguration de la matrice dans le cas ou la configuration d'un sous-réseau est changée sans modifications du reste du réseau.
 On supposera que le réseau comporte 8 colonnes de pixels. Un circuit d'adressage de 8 colonnes est donc choisi pour l'explication. Il y a quatre connexions extérieures: une pour les données, deux pour le format de données, et une pour une horloge.
 II est connu dans la technique que pour accélérer l'adressage on peut utiliser plusieurs lignes de données à l'entrée, dont chacune transporte les données pour un ensemble de colonnes. Pour l'explication suivanteL'exemple d'une seule ligne de données est choisi.
 Ce circuit comporte un registre à décalage d'entrée E à 8 étages dans lequel les données sont entrées en série. Des circuits de commutation (transistors) permettent de connecter les sorties du registre E aux entrées d'un registre tampon S lequel affiche, sur les sorties DS1 à DSg, les données. Ces sorties correspondent, sur la figure 15, aux fils de colonnes DSPouDS=. Selon l'exemple de câblage des circuits de commutation (transistors) de la figure 17, un signal "format-1" permet de transférer le contenu des étages El à E8 du registre E dans les étages Si à S8 du registre S et de commander en conséquence les colonnes DS1 à DSg. Un signal "format-2" permet de transférer le contenu des étages El, E2, E3, E4 dans les étages S2, S4, S6, S8 et de commander en conséquence les colonnes DS2, DS4, DS6 et DS8.
 En liaison avec les exemples d'architectures représentées par les figures 16.2.a à 16.10.c, les circuits de commande foumissant les signaux de synchronisation de lignes et ceux fournissant les signaux de synchronisation de colonnes peuvent être réalisés de manière similaire au circuit de la figure 17.  
 Selon le circuit de la figure 15, le circuit de chaque pixel possède un circuit de traitement TSij permettant un traitement local de données pour commander le pixel de façon appropriée.
 Un exemple de traitement local des données est expliqué dans la suite. II s'agit du calcul de la moyenne spatiale, utilisé pour l'augmentation de la vitesse de reconfiguration dans le cas ou la précision spatiale de configuration n'est pas critique.
 La matrice de pixels comprend alors différents types de pixels, dénommés "A", "B", "C" et "D", qui sont arrangées selon la figure 18.
Seulement un quart des pixels, les pixels "A", est adressé directement par les lignes et colonnes issues d'une interface telle que représentée en figure 17. Les autres pixels sont configurés à partir d'un traitement local utilisant les données des pixels "A". Un signal dans la ligne de consigne 1, commun pour les éléments de traitement Tij des pixels Pij, déclenche le calcul.
 Dans la figure 18, I'algorithme suivant est utilisé pour les différents types de cellules: Pixel de type A: I'état du pixel est imposé par les circuits extérieurs, Pixel de type B: I'état du pixel est égal à la moyenne des valeurs des pixels situés au-dessus et au-dessous du même pixel, Pixel de type C: I'état du pixel est égal à la moyenne des valeurs des pixels situés à gauche et à droite de ce pixel, Pixel de type D: I'état du pixel est égal à la moyenne des valeurs des pixels au-dessus, au-dessous, à gauche et à droite de ce pixel. On pourrait également attribuer à ce pixel la moyenne des valeurs des pixels situés de part et d'autre en diagonale de ce pixel.
 Les schémas électriques des pixels qui correspondent à cet algorithme sont montrés sur les figures 19a à 19d. 
 Le circuit TSij d'un pixel de type A (figure 19a) possède une mémoire d'adressage MA et une mémoire de transducteur MT avec simplement un amplificateur AMP entre ces deux mémoires. La sortie de l'amplificateur AMP est connecté à la mémoire MT et vers les circuits TSij des pixels immédiatement voisins (types B et C).  
 Le circuit TSij d'un pixel de type B ou de type C (figures 19b et 19c) possède entre les mémoires MA et MT (montré sur figure 19b pour un pixel de type B).
 - un additionneur ADD dont les entrées sont connectées aux sorties des amplificateurs (AMP) des pixels de type A immédiatement voisins situés sur la même colonne (pour un pixel de type B) ou sur la même ligne (pour un pixel de type C); - un multiplicateur par 0,5 (ou diviseur par 2) divisant par deux le résultat de l'addition effectuée par l'additionneur ADD; - un circuit de commutation COM commandé au choix par un signal T1 ou 'Pi permettant de connecter soit la sortie du multiplicateur 0,5 soit la mémoire d'adressage MA à la mémoire MT.
 Le circuit TSij d'un pixel de type D (figure 19c) est de constitution similaire à celle d'un pixel de type B et C mais avec la différence que son additionneur ADD a quatre entrées qui sont connectées aux sorties des circuits de commutation COM des circuits TSij des pixels immédiatement voisins de la même colonne et de la même ligne. Une variante de réalisation de ce circuit serait de connecter les entrées de l'additionneur aux sorties des amplificateurs des pixels voisins de type A situés en diagonale.
 La manière de reconfigurer une telle antenne peut ainsi être adaptée aux besoins spécifiques en agissant seulement au niveau logiciel.
En fournissant le signal 'Pi =0 (et 1 = 1), tous les pixels peuvent être commandés indépendamment. La résolution angulaire de l'antenne est maximale dans ce cas, mais la vitesse de reconfiguration est relativement faible. Quand, par contre, 1=1 (et 1 = i), il n'est nécessaire d'adresser que les pixels de type "A", c'est à dire seulement un quart de la totalité d'entre eux. La précision d'une telle configuration est diminuée, bien que cet effet soit faible pour un état global de l'antenne qui est caractérisé par une faible différence entre les états des pixels voisins. Mais la vitesse de reconfiguration est considérablement augmentée par rapport au cas précédent.
 La possibilité d'un traitement local des données décrit ci-dessus introduit donc une grande souplesse de fonctionnement.  
 On peut accélérer considérablement la reconfiguration de l'antenne dans des situations où il n'y a qu'un petit nombre d'états distincts.
C'est le cas des antennes actives et des déflecteurs, où il est nécessaire: - d'effectuer un microbalayage autour d'une position moyenne correspondant à une cible, - d'effectuer un balayage "horizontal" rapide en même temps que l'adressage du balayage vertical plus lent, - d'obtenir un changement rapide entre deux configurations de l'antenne qui défléchissent l'onde émise par l'émetteur vers une certaine direction de l'espace, et l'onde incidente vers le détecteur, respectivement.
 Selon la figure 20a, le circuit TSij de chaque pixel comporte un nombre déterminé de mémoires intermédiaires Mi à Mp. Ces mémoires sont connectables à la mémoire d'adressage MA par des commutateurs d'entrée (transistors) commandés par les signaux de paramétrage 1.  T3, .. 2p-1. 
Elles sont également connectables par des commutateurs de sortie (transistors) commandés par les signaux de paramétrage T2.  4....  T2p. 
 Dans un premier temps durant lequel le pixel Pij est rendu inactif, le signal Te connecte la mémoire d'adressage MA aux commutateurs d'entrée. Ensuite successivement les mémoires M1, M2... Mp sont chargées avec des valeurs (valeurs de balayage rapide). Chaque valeur est communiqué par le processus d'adressage lignes et colonnes (VDsi et VGS de la figure 5 par exemple). Lorsque les mémoires M1 à Mp sont chargées, le signal e est supprimé et les mémoires sont déconnectées de la mémoire d'adressage MA.
 En fonctionnement normal du dispositif, le signal d est présent et connecte la mémoire d'adressage MA à la mémoire de transport MT par un circuit d'addition S.
 Lorsque par décision d'un circuit central de commande (non représenté), le système doit balayer autour d'une position correspondant à la valeur contenue dans MA, les signaux de paramétrage T2.  'P4, ...  T2p sont fournis selon une loi déterminée par le circuit central de commande.
Par exemple ils peuvent être fournis successivement. Dans ce cas, les contenus des mémoires Mi à Mp sont additionnés successivement au contenu de MA. Si les contenus des mémoires <RT incréments positifs et négatifs, le système effectue alors un balayage autour de la valeur contenu dans MA.
 Le circuit TSij, représenté en figure 20b, comprend en outre un décodeur D du bus de paramétrage #1, ...,  #p adressant P mémoires Ml,  ..., M2P. Le décodeur peut aussi être un registre à décalage qui envoie successivement les signaux M2, M4, .. M2P. Selon le signal d'une horloge # comme en figure 20a, les lignes Te,  Td et T91  .'Pgz permettent de contrôler l'écriture des mémoires Ml, ..., M2P, d'inscrire directement la mémoire MT et de régler le gain local respectivement. Le sommateur S permet d'effectuer localement l'addition du signal issu des mémoires Mi sélectionnées et du signal direct venant de MA. L'élément "MOD 2x" sert à calculer la tension à envoyer au modulateur dont la phase varie de 0 à 2A. 
 Pour le cas représenté en figure 20.a, les différents états peuvent de cette façon être stockés initialement dans les éléments de mémoire M1, ..., Mp en chargeant successivement chaque état q, I < q < p, dans l'élément adressé, MA, suivi d'un transfert à la mémoire Mq sélectionnée par le bus 1. ..., T2P. Ce transfert est déclenché par une impulsion sur la ligne Te. 
Après le chargement de tous les éléments de mémoire, M1,..., Mp, un état q peut être "activé" en sélectionnant son adresse binaire sur le bus #1, ..., T2P. qui déclenche le transfert du contenu de l'élément de mémoire Mq à l'élément de transfert MT de tous les pixels à travers le sommateur S. II est évident qu'une reconfiguration simultanée de tous les pixels de la matrice peut être beaucoup plus rapide qu'une reconfiguration qui se sert de l'adressage matriciel.
 Le système décrit en figure 21.a montre le principe d'une matrice de détection autoprotégée. Le signal optique illuminant chaque détecteur doit traverser d'abord un modulateur MP capable de l'atténuer de plusieurs ordres de grandeurs. Le modulateur-détecteur spatial électrique MDSE selon l'invention permet de traiter localement le signal issu du détecteur D pour agir avec le délai minimum sur le modulateur MP de façon par exemple à le rendre atténuateur en cas d'une illumination trop importante ou lui permettre de fonctionner sur une dynamique plus grande. C'est la fonction du bloc "Calcul Calibre" dans le circuit de traitement local décrit sur la figure 21.b qui, recevant une information de détection du détecteur Det, permet de déterminer la transmission adéquate du modulateur MP pour un  fonctionnement optimal du détecteur. L'information de calibre est également lue à l'aide d'une colonne de données spéciale au même titre que le signal de détection. La dynamique totale est ainsi le produit de celles de ces 2 signaux.
 L'une des méthodes possibles pour mesurer localement la phase d'un signal électrique ou même optique est décrite sur le synoptique de la figure 22. A l'aide des 2 multiplieurs représentés par un signe "x" dans un cercle, on réalise la projection du signal sur les 2 composantes en quadrature du signal de référence S2cos(27rft) et Qsin(27rft). Après filtrage par les blocs représentés par le signe z de manière à ne conserver plus que les composantes moyennées dans le temps. Le signal de phase est extrait par le calcul de l'arctangeante du rapport des signaux filtrés. L'un des signaux fournis est représentatif de la phase du signal d'entrée, L'autre signal est représentatif de l'amplitude.
 On peut aussi faire interférer directement le signal optique à détecter avec la référence optique véhiculée dans le guide devant le détecteur. Celui-ci étant sensible à l'intensité, il réalise le produit optique entre référence et signal. L'information de phase est ainsi extraite.
 On peut aussi utiliser une distribution optique pour assurer le déclenchement simultané des différents pixels voir même les colonnes de données ou les lignes de sélection.
 Le système de l'invention présente les avantages suivants: - Réduction considérable de la durée "aveugle" du système à l'aide des 2 mémoires "Adressage" et "Transfert". Cette dernière déclenchée par la ligne de synchronisation, conçue pour une bande passante très élevée, permet de configurer l'antenne en un intervalle de temps très court par rapport à la durée complète d'adressage (transfert local de charges de C1 à C2 sur la figure 5).
 - Commande de la synchronisation individuellement sur certaines zones de l'antenne accélérant l'adressage d'une partie de l'antenne et donc augmentant la vitesse de reconfiguration pour un fonctionnement donné (fonction Zoom). Le système permet ainsi d'adapter sa résolution spatiale d'une part et temporelle d'autre part à une situation donnée (flexibilité).
 - Simplification des systèmes par l'utilisation de composants assurant les 2 fonctions modulation et détection sur le même plan. De plus,  dans ces composants, les électrodes d'adressage peuvent être communes ou au moins en partie.
 - Flexibilité importante ; un même matériel permet plusieurs fonctions obtenues à l'aide de logiciels spécifiques aux différentes applications. Mais aussi, il est possible d'implémenter plusieurs fonctions sur un même matériel (systèmes multifonctions).
 - Adressage sélectif de zones ou sous-réseaux avec différentes caractéristiques de fonctionnement (soit implanté dans la structure matérielle, soit réalisé dans le logiciel, selon la flexibilité et la vitesse voulue), - Radars, Lidars ou Sonars multifonctions : émission (source ou modulateur) etlou réception s'effectuant dans les mêmes zones ou dans différents sous-réseaux, simultanément ou successivement, très utile pour les systèmes - Traitement local du signal (Conversion Analogique-Numérique,Seuillage, Filtrage, Différentiation, intégration, comparaison, interpolation spatial et temporel, couplage émission-réception), en mode émission eVou réception.
 - Détection de la phase par distribution d'une référence électrique 9j ou optique. L'un des pixels de la matrice peut être choisi comme référence de phase, le signal reçu à cet endroit précis y est amplifié et distribué dans tout le plan du système. La mesure de phase est alors obtenue sur chaque pixel en y faisant interférer l'onde locale avec la référence. Dans le cas de signaux hyperfréquences ou optiques, il faut bien entendu utiliser une référence optique et non électrique.
 - Emission ciblée par contrôle de phase des sources élémentaires, sans avoir besoin d'un collimateur.

REVENDICATIONS
 
 1. Système de commande d'un arrangement d'éléments transducteurs électromagnétiques ou électroacoustiques comprenant un circuit de commande associé à chaque transducteur, caractérisé en ce que chaque circuit de commande comporte au moins une mémoire d'adressage (MAij) et une mémoire de transducteur (MTij) et en ce qu'un circuit de commande central (CC) connecté à des lignes de transmission de données (DSi) et des lignes de sélection (GSi) permet de lire ou charger tout ou partie des mémoires d'adressage (MAij) durant un temps de trame. Le circuit de commande central (CC) déclenche globalement ou partiellement le transfert entre la mémoire d'adressage (MAij) et la mémoire de transducteur (MTij) pendant un temps très court comparé au temps de trame.

  
 2. Système selon la revendication i, caractérisé en ce que les transducteurs sont des éléments émetteurs (Eij) et en ce que:
 - le circuit mémoire d'adressage (MAE,) permet d'enregistrer une information de commande d'un émetteur (Eij) durant un premier temps de trame;
 - le circuit mémoire de transducteur (MTiE) permet de recevoir l'information de commande du circuit mémoire d'adressage et de commande un élément émetteur; et en ce que le circuit de commande central commande l'enregistrement d'informations, durant le premier temps de trame, dans les circuits mémoires d'adressage (MAE,) des différents circuits de commande ; ainsi que le transfert, à la fin du premier temps de trame ou au début du deuxième temps de trame, des informations contenues dans les circuits mémoires d'adressage (MAbE3 ) vers les circuits mémoires de transducteurs (Mi;) ; puis la commande des éléments émetteurs par les circuits mémoires de transducteurs durant le deuxième temps de trame.

  
 3. Système selon la revendication 1, caractérisé en ce que les transducteurs sont des éléments détecteurs (Dj) et en ce que:
 - le circuit mémoire de transducteur (MTi, ) permet d'enregistrer une information de lecture d'un élément de détection durant un premier temps de trame;
 - le circuit mémoire d'adressage (MA ,D) permet de recevoir l'information de lecture du circuit mémoire de transducteur.  et en ce qu'un circuit de commande central permet l'enregistrement d'informations détectées, durant le premier temps de trame, dans les circuits mémoires de transducteurs (MijP) ; puis le transfert, à la fin du premier temps de trame ou au début d'un deuxième temps de trame, des informations contenues dans les circuits mémoires de transducteurs vers les circuits mémoires d'adressage; puis exploite durant le deuxième temps de trame, les informations contenues dans les circuits mémoires d'adressage.

  
 4. Système selon la revendication 1, caractérisé en ce que l'arrangement d'éléments transducteurs est un arrangement matriciel de pixels comprenant chacun un ou plusieurs transducteurs adressés par des conducteurs de lignes d'adressage (GSi) et des conducteurs de colonnes de données (DSj) avec un circuit de commande (MAij, MTij) à chaque intersection de conducteurs de lignes et de colonnes.

  
 5. Système selon la revendication 4, caractérisé en ce que chaque pixel comporte au moins un transducteur (Eij), un transducteur détecteur (Dij) et un circuit de commande (MAij, MTij).

  
 6. Système selon la revendication 4, caractérisé en ce que, dans chaque circuit de commande, une mémoire de transducteur (MTij) est associée à chaque transducteur et qu'une mémoire d'adressage (MAij) est associée à chaque mémoire de transducteur.

  
 7. Système selon la revendication 4, caractérisé en ce que, dans chaque circuit de commande, une mémoire de transducteur (MTij) est commune à plusieurs transducteurs.

  
 8. Système selon l'une des revendications 6 ou 7, caractérisé en ce que, dans chaque circuit de commande, une mémoire d'adressage (MAij) est commune à plusieurs mémoires de transfert (MTij).

  
 9. Système selon l'une des revendications 5 ou 8, caractérisé en ce qu'il comporte des conducteurs de lignes d'adressage (DsjjE) pour l'émission et des conducteurs de lignes d'adressage (DSDj) pour la détection et des conducteurs de colonnes de données communes à l'émission et à la détection et connectables temporellement soit aux mémoires d'adressage d'émission (MA,Ej) soit aux mémoires d'adressage de détection (MA,P1). 

  
 10. Système selon la revendication 1, caractérisé en ce que les transducteurs sont des déphaseurs d'ondes électromagnétiques (optiques ou hyperfréquences) ou acoustiques.  

  
 11. Système selon la revendication 10, caractérisé en ce que les transducteurs sont des déphaseurs à diodes ou des varactances pour ondes hyperfréquences.

  
 12. Système selon la revendication 10, caractérisé en ce que les transducteurs comportent chacun au moins un déphaseur ou modulateur électrooptique.

  
 13. Système selon la revendication 10, caractérisé en ce que chaque transducteur est un transducteur électroacoustique (EA) auquel est associé un modulateur spatial de tension électrique (MDSE).

  
 14. Système selon la revendication 1, caractérisé en ce que la mémoire d'adressage (MAij) et la mémoire de transducteur (MTij) sont des circuits à condensateurs (C1, C2) ou des circuits bistables statiques (t1 à t10). 

  
 15. Système selon la revendication 4, caractérisé en ce que les circuits de commande sont connectés aux conducteurs de lignes et aux conducteurs de colonnes, les circuits de commande connectés à une ligne constituant un groupe, les différents signaux d'information d'un groupe étant formés sur les conducteurs de colonne et étant changés à volonté d'un signal de commande de ligne (de groupe) au signal de commande de ligne suivant.

  
 16. Système selon l'une des revendications 14 ou 15, caractérisé en ce que:
 - le circuit mémoire d'adressage (MAij) comporte un premier condensateur (cul) pouvant être chargé sous la commande d'un premier commutateur (Ti) commandé par un signal de commande de ligne;
 - le circuit mémoire de transducteur (MTij) comporte un deuxième condensateur (C2) connectable au premier condensateur (C1) par un deuxième commutateur (T2) commandé par le signal de commande de transfert, ainsi qu'un amplificateur de puissance (T3, T4) dont l'entrée reçoit la tension du deuxième condensateur (C2) et dont la sortie est connectée à un transducteur, permettant de commander celui-ci.

  
 17. Système selon l'une des revendications 14 ou 15, caractérisé en ce que:  
 - le circuit mémoire d'adressage (MAij) comporte un premier bistable (tel, t6) pouvant être commuté sous la commande d'un premier commutateur (Ti) commandé par un signal de commande de ligne;
 - le circuit mémoire de transducteur (MTij) comporte un deuxième bistable (t7 à tri 0) connectable au premier bistable par un deuxième commutateur (T2) commandé par le signal de commande de transfert, ainsi qu'un commutateur de puissance (T3, T4) commandable par le deuxième bistable et permettant de commander l'élément de couplage (Dij). 

  
 18. Système selon la revendication 5, caractérisé en ce que chaque temps de trame de chaque circuit de commande comporte deux phases de fonctionnement:
 - une phase de détection au cours de laquelle l'état de chaque pixel détecteur est lu;
 - une phase d'émission au cours de laquelle l'état lu dans la phase de détection précédente est transmis au pixel émetteur.

  
 19. Système selon la revendication 1, caractérisé en ce qu il comporte entre le circuit mémoire d'adressage et le circuit mémoire de transfert, un circuit de traitement local (TSij) recevant des informations de paramétrage du circuit de commande central ou de d'autres circuits de traitement locaux.

  
 20. Système selon la revendication 4, caractérisé en ce qu'il comporte au moins un registre d'affichage (S) de lignes ou de colonnes possédant autant de sorties (DS1 à DS8) qu'il y a de conducteurs de lignes ou de conducteurs de colonnes et connectées à celles-ci, ainsi qu'un registre de commande (E) dont les sorties sont connectables par un circuit de commutation soit aux entrées de certains étages (S1 à S8) de registre d'affichage, soit aux entrées d'autres étages (S2, S4, S6, S8) du registre d'affichage.

  
 21. Système selon l'une des revendications 1 ou 19, caractérisé en ce que les transducteurs et leur circuit de commande associé sont arrangés en une matrice de lignes et colonnes, la matrice comportant des éléments de type A encadrés verticalement par des éléments de type B, horizontalement par des éléments de type C et en diagonale par des éléments de type D;
 et en ce que:  
 - le circuit de commande d'un élément de type A est commandé par une information provenant d'un circuit de commande centrale;
 - les circuits de commande des éléments de type B et de type C reçoivent les valeurs de commande des éléments de type A qui leur sont voisins et fonctionnent chacun sous la commande de la moyenne de ces valeurs;
 - le circuit de commande d'un élément de type D reçoit les valeurs de commande des éléments de type B et C qui lui est voisin et fonctionne sous la commande de la moyenne de ces valeurs.

  
 22. Système selon la revendication 19, caractérisé en ce que chaque circuit de traitement local comporte un certain nombre de mémoires supplémentaires (Ml à Mp) connectables à un circuit de sommation ; le circuit de commande centrale commandant durant une première phase (signal Ve) le chargement dans ces mémoires de valeurs de balayage et durant une deuxième phase (signal Td) le transfert à la deuxième mémoire de transducteur (MT) du contenu de la mémoire d'adressage (MA) augmenté ou diminué par le contenu d'une ou plusieurs mémoires supplémentaires (M1 àMp). 

  
 23. Système selon la revendication 22, caractérisé en ce que chaque circuit de commande comporte un circuit de décodage (D) permettant l'adressage des mémoires supplémentaires, ce circuit de décodage comportant un décodeur d'informations d'adressage, un compteur ou un registre à décalage.

  
 24. Système selon la revendication 19, caractérisé en ce que le circuit de commande central transmet à tout ou partie des circuits de commande un signal de référence et en ce que le circuit de traitement local de chaque circuit de commande possède un circuit permettant de calculer la phase du signal issu du transducteur en le comparant au signal de référence, le résultat du calcul constituant tout ou partie de l'information enregistrée dans la mémoire d'adressage.

  
 25. Système selon la revendication 1, caractérisé en ce que le circuit de commande central déclenche le transfert entre les mémoires d'adressage et les mémoires de transducteurs à l'aide d'au moins un signal de synchronisation transmis sur une ou plusieurs lignes et/ou colonnes de sychronisation le circuit de commande de chaque pixel pouvant comporter  un circuit logique pour combiner les signaux de synchronisation de lignes et de colonnes.

  
 26. Système selon la revendication 25, caractérisé en ce que les lignes etlou colonnes de synchronisation sont des lignes de transmission optiques et que les signaux de synchronisation sont des signaux optiques.