# Lab 5: MyHDL

| Lab 5                                                                      |
|----------------------------------------------------------------------------|
| **Data limite para entrega**: =={{lab_5_deadline}}==                      |
| Entregue o c√≥digo pelo reposit√≥rio do ==[Classroom]({{lab_5_classroom}})== |

!!! info "üí∞ Laborat√≥rio com pontos"
    Algumas tarefas deste laborat√≥rio fornecem pontos de nota individual (hardware ou software), os exerc√≠cios marcados com üí∞ s√£o os que fornecem os pontos. Os pontos apenas s√£o validados quando contabilizados pelo CI do github. Fiquem atentos para o deadline da entrega.
    
    Neste laborat√≥rio voc√™ pode receber at√©: **({{lab_5_points}})**.

!!! exercise
    Leitura pr√©via necess√°ria:

    - https://insper.github.io/bits-e-proc/teoria/myhdl-1/

Este laborat√≥rio √© introdut√≥rio para o desenvolvimento do projeto ([`L√≥gica-Combinacional`](/bits-e-proc/class/logiComb-Projeto)), onde iremos criar componentes de hardware que ser√£o os alicerces do nosso computador. Primeiro precisamos praticar um pouco de `MyHDL` e entender a ferramenta e o fluxo de compila√ß√£o, teste e como conseguimos executar o hardware em uma FPGA.

==Os laborat√≥rios s√£o individuais e possuem nota (atualizado para a nova vers√£o do curso)==, cada laborat√≥rio contribui com um pouco dos pontos da avalia√ß√£o individual. Todos os laborat√≥rios devem ser realizados localmente e finalizados at√© o t√©rmino da aula.

## Infra

Agora iremos fazer todo o desenvolvimento da disciplina usando o codespaces:

1. Crie o reposit√≥rio pelo link do [Classroom]({{lab_5_classroom}})
1. Com o reposit√≥rio criado, clique em `Code -> Codespacess -> +` ()[^1]
1. Aguarde carregar e abrir o `vscode` online
1. Trabalhe online

[^1]:![](figs/codespace.png)

!!! video
    ![](https://youtu.be/u03nflB7V6o)

### Autenticando

Para podermos executar os testes ser√° necess√°rio autenticar, execute no terminal do codespaces:

```bash
telemetry auth
```

1. Autentique com seu user do github
1. Cole o token no terminal

Verifique executando novamente o mesmo comando, voc√™ deve obter:

```
$ telemetry check
All set! Configuration ok
```

### pytest

Bits e Processadores utiliza uma metodologia de desenvolvimento de projeto chamada de **test driven development (TDD)**, ou seja, para cada etapa do projeto teremos um teste associado a ele. Os testes podem ser do tipo unit√°rio e de integraƒá√£o. Para realizarmos os testes em python utilizaremos o m√≥dulo `pytest` e o plugin de dev-life (para fazer o report do progresso de voc√™s para o servidor).

Cada exerc√≠cio possui um arquivo com o prefixo `test_` que excita o componente que voc√™s ir√£o desenvolver e valida a sa√≠da esperada.

A seguir um exemplo do teste falhando e ent√£o solucionado e testado novamente:

<script id="asciicast-DL3cuBQSgSgIyXdZK2LVBolgr" src="https://asciinema.org/a/DL3cuBQSgSgIyXdZK2LVBolgr.js" async></script>

!!! exercise
    Execute no terminal `pytest -s -k exe1`
    
    O teste deve falhar pois n√£o foi implementado ainda.
    
    Edite o arquivo `comb_modules.py` com a l√≥gica a seguir:
    
    ```diff
    def exe1():
    -    pass
    +    q.next = a or (not b)
    ```
    
    Execute o `pytest` novamente e note que o c√≥digo passa no teste.
    
!!! progress
    Come√ßando o laborat√≥rio.
    
## Praticando

Agora √© por sua conta, voc√™ deve descrever alguns circuitos l√≥gicos combinacionais bem simples em MyHDL. 

!!! exercise "üí∞ ({{lab_5_points}})"
    Para cada exerc√≠cio implemente a solu√ß√£o no arquivo `comb_modules.py` e teste com `pytest`. A descri√ß√£o do exerc√≠cio est√° no pr√≥prio m√≥dulo.

    - `def exe2()`: `pytest -s -k exe2`
    - `def exe3()`: `pytest -s -k exe3`

!!! progress
    Continuar...

## Executando na FPGA 

!!! exercise
    Instalar o fpgaLoader conforme [instruc√µes para cada OS](https://insper.github.io/bits-e-proc/util/infra-codespaces)

!!! video
    ![](https://www.youtube.com/watch?v=KVWXYP08llg)

Agora vamos entender como conseguimos usar o nosso hardware descrito em `MyHDL` em um hardware real (FPGA), para isso temos que primeiro converter o `MyHDL` para `VHDL` e ent√£o usar a ferramenta da Intel (Quartus) para **sinterizar** o nosso hardware. Depois disso temos que programar a FPGA, a seguir temos uma vis√£o simplificada do fluxo:

```
   toplevel.py   ---> toplevel.v ---> yosys ---> .rbf ---> FPGA
       ^                                  
       |                                   
    componente.py                        
```

Notem que agora o nosso m√≥dulo precisa ler e acionar pinos (interface com o mundo externo), normalmente a √∫ltima camada de um projeto de hardware (aquela que realmente acessa os pinos) √© chamada de toplevel. Os pinos dessa camada possuem nomes fixos, por isso temos que mapear os pinos do HW para os sinais do nosso m√≥dulo. Nessa primeira etapa iremos utilizar os seguintes componentes da nossa placa:

![](figs/logComb-new/toplevel.png)

Onde:

- `LED`: 10 leds que acendem com l√≥gica `1`
- `Push Buttons`: 4 bot√µes que quando apertados fornecem l√≥gica `0`
- `Slide Switchs`: 10 Slides que quando acionados forcem l√≥gica `1`
- `HEX Displays`: 6 displays de 7 segmentos (anodo comum)

### Gerando `toplevel.vhd`

O programa `toplevel.py` faz o mapeamento do componente para os pinos da FPGA e gera o arquivo `toplevel.vhd` que ser√° utilizado pelo Quartus para gerar o arquivo bin√°rio que ir√° ser programado na FPGA, a ideia desse m√≥dulo √© mapear os sinais do componente para nomes e tamanhos fixos que ser√£o utilizados pelo programa.

```py title="toplevel.py"
@block
def toplevel(LEDR, SW, KEY, HEX0, HEX1, HEX2, HEX3, HEX4, HEX5, CLOCK_50, RESET_N):
    ...
    
    ic1 = exe4(ledr_s, SW)
    
    ...

# pinos
LEDR = Signal(intbv(0)[10:]) # (1)
SW = Signal(intbv(0)[10:])
KEY = Signal(intbv(0)[4:])
HEX0 = Signal(intbv(1)[7:])
HEX1 = Signal(intbv(1)[7:])
HEX2 = Signal(intbv(1)[7:])
HEX3 = Signal(intbv(1)[7:])
HEX4 = Signal(intbv(1)[7:])
HEX5 = Signal(intbv(1)[7:])

# instance e generate vhd
top = toplevel(LEDR, SW, KEY, HEX0, HEX1, HEX2, HEX3, HEX4, HEX5)
top.convert(hdl="verilog") #
```

 
Notem que os sinais criados s√£o do tipo `Signal(intbv(0)[X:])`, isso indica que estamos manipulando um vetor de bits de tamanho **X**, no caso do LED, indicamos que o vetor √© do tamanho 10, e no caso das KEY de tamanho 4. Com isso, podemos dentro do componente acessar individualmente cada um dos elementos do vetor:
 
 ```py title="comb_modules.py"
 @block
 def exe4(led, sw):
    @always_comb
    def comb():
        led[0].next = sw[0] and (not sw[1])

 return instances()
 ```
    
!!! info
    Notem que o `componente` recebe como argumentos os `ledr_s` e as chaves `SW` da FPGA e implementa a l√≥gica `sw[0] and (not sw[1])`.

### Gerando `.rbf`

O processo de gerar um hardware que posso ser executado na FPGA √© complexo e at√© pouco tempo n√£o existiam ferramentas opensource que fazem isso. Iremos utilizar uma s√©rie de softwares opensource que realizam a s√≠ntese do nosso projeto para algo que possa ser programado na FPGA.

!!! tip
    O processo √© demorado para quem est√° acostumado a apenas programar em python, a gerac√£o do arquivo pode demorar um pouco mais.

!!! exercise
    Na raiz do reposit√≥rio execute:
 
    1. `make toplevel.rbf`
    1. Aguardem compilar
    1. Verifiquem que um novo arquivo `toplevel.rbf` foi gerado
    
### Programando FPGA

Agora com a FPGA plugada no computador podemos programar, para isso basta abrir o programa `fpgaloader` e arrastar o arquivo `toplevel.rbf` para o programa. 

!!! exercise
    1. Gere o `toplevel.rbf`
    1. Faƒáa o download do arquivo
    1. Usando o `fpgaLoader` programe a FPGA
    1. Mexa nas chaves 0 e 1 e notem o LED 0 obedece a equacao `sw0 and (not sw1)`
    
## Praticando - parte 2

Vamos praticar um pouco mais, agora usando a FPGA. Para cada um dos m√≥dulos a seguir, implemente o MyHDL e ent√£o execute na FPGA.

!!! exercise
    - Modulo: `exe5`
     
    Tarefa: 
    
    1. Implementar o m√≥dulo
    1. Edite o `toplevel` para incluir o `exe5`
    1. Compile o verilog
        - `make toplevel.rbf`
    1. Programe a FPGA 
    1. Valide 
    
    Dica: 
    
    Voc√™ n√£o pode ler uma sa√≠da `led[1].next = not led[0]`, para isso criei uma vari√°vel auxiliar:
    
    ```py
    led0 = sw[0]
    leds[0].next = led0
    leds[1].next = not led0
    ```

!!! exercise
    - Modulo: `sw2hex`
    
    Modifique o `toplevel.py` adicionando o m√≥dulo novo para acionar o `HEX0` controlado pelo `sw2hex`:
    
    ``` diff
    ic1 = exe5(ledr_s, SW)
    +ic2 = sw2hex(HEX0, SW)
    ```
    
    Lembre de validar na FPGA, seguindo todos os passos.
    
!!! exercise
    - Modulo: `bin2hex`
    
    Modifique o `toplevel.py` adicionando o m√≥dulo novo para acionar o `HEX1` controlado pelo `bin2hex`:
    
    ``` diff
    ic1 = exe5(ledr_s, SW)
    ic2 = sw2hex(HEX0, SW)
    +ic3 = bin2hex(HEX1, SW)
    ```
    
    Lembre de validar na FPGA, seguindo todos os passos.
