00110111 // lui sp,4096  ; main
00000001
00000000
00000001
10110111 // lui x5,1
00010010
00000000
00000000
00110011 // or sp,sp,x5
01100001
01010001
00000000
00010011 // addi sp,sp,-32
00000001
00000001
11111110
00010011 // addi s0,sp,32
00000100
00000001
00000010
10010011 // addi t0,x0,64             ; BASE address for interrupt handling
00000010
00000000
00000100
01110011 // csrrw x0,mtvec,t0
10010000
01010010
00110000
01110011 // csrrw x0,stvec,t0
10010000
01010010
00010000
10110111 // lui t0,-1
11110010
11111111
11111111
00110111 // lui t1,262143             ; mtimecmp base address
11110011
11111111
00111111
00010011 // addi t1, t1, 48
00000011
00000011
00000011
00100011 // sw t0,0(t1)
00100000
01010011
00000000
10010011 // ori t0,x0,0b101010101010
01100010
10100000
10101010
01110011 // csrrw x0,mie,t0           ; enables every interrupt
10010000
01000010
00110000
00010011 // ori t1,x0,0b10101010
01100011
10100000
00001010
01110011 // csrrw x0,mstatus,t0       ; enables global interrupts
10010000
00000010
00110000
01110011 // ecall
00000000
00000000
00000000
00010011 // addi sp,sp,28
00000001
11000001
00000001
10010011 // addi t6,t6,1
10001111
00011111
00000000
00100011 // sw t6,0(sp)
00100000
11110001
00000001
