# riscv_hardware
riscv硬件的verilog实现，个人练习项目，模块设计参照了USTC的COD课程。
2024.7.16  update  具有21条指令的单周期CPU实现完成
