/home/tieovi/Git/SystemVerilog/ToBeDel/ENCOUT_PHASE_GEN.v
/home/tieovi/Git/SystemVerilog/ToBeDel/#ENCOUT_PHASE_GEN.v#
/home/tieovi/Git/SystemVerilog/ToBeDel/ENCOUT_REG_BLK.v
/home/tieovi/Git/SystemVerilog/ToBeDel/#ENCOUT_REG_BLK.v#
/home/tieovi/.emacs
/home/tieovi/#.emacs#
