<stg><name>order_book_Pipeline_BID_PUSH_LOOP</name>


<trans_list>

<trans id="1144" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1145" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1146" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1147" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1148" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1152" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1149" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="2">

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="6" op_0_bw="32">
<![CDATA[
newFuncRoot:0 %new_idx_3 = alloca i32 1

]]></Node>
<StgValue><ssdm name="new_idx_3"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="109" bw="4" op_0_bw="32">
<![CDATA[
newFuncRoot:1 %i_2 = alloca i32 1

]]></Node>
<StgValue><ssdm name="i_2"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="3" op_0_bw="32">
<![CDATA[
newFuncRoot:2 %level = alloca i32 1

]]></Node>
<StgValue><ssdm name="level"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:3 %input_price_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_price_1"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="112" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:4 %input_size_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_size_1"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:5 %input_orderID_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_orderID_1"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="3" op_0_bw="32">
<![CDATA[
newFuncRoot:6 %input_direction_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_direction_1"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:7 %insert_path_read = read i32 @_ssdm_op_Read.ap_auto.i32, i32 %insert_path

]]></Node>
<StgValue><ssdm name="insert_path_read"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="116" bw="3" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:8 %insert_level_2_read = read i3 @_ssdm_op_Read.ap_auto.i3, i3 %insert_level_2

]]></Node>
<StgValue><ssdm name="insert_level_2_read"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="117" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:9 %tmp = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %empty

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="118" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:10 %input_size_read = read i8 @_ssdm_op_Read.ap_auto.i8, i8 %input_size

]]></Node>
<StgValue><ssdm name="input_size_read"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="119" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:11 %input_orderID_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %input_orderID

]]></Node>
<StgValue><ssdm name="input_orderID_read"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="120" bw="3" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:12 %zext_ln63_1_read = read i3 @_ssdm_op_Read.ap_auto.i3, i3 %zext_ln63_1

]]></Node>
<StgValue><ssdm name="zext_ln63_1_read"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="121" bw="4" op_0_bw="3">
<![CDATA[
newFuncRoot:13 %zext_ln63_1_cast = zext i3 %zext_ln63_1_read

]]></Node>
<StgValue><ssdm name="zext_ln63_1_cast"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="122" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:14 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_671, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:15 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_672, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:16 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_673, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:17 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_674, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:18 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_675, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:19 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_676, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:20 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_677, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="129" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:21 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_678, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="130" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:22 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_679, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:23 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_680, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:24 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_681, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="133" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:25 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_682, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:26 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_683, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:27 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_684, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:28 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_685, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="137" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:29 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_686, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="138" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:30 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_687, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:31 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_688, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="140" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:32 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_689, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:33 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_690, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:34 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_691, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:35 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_692, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:36 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_693, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:37 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_694, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:38 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_699, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:39 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_700, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:40 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_701, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="149" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:41 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_702, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:42 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_703, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:43 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_704, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:44 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_705, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:45 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_706, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:46 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_707, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:47 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_708, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:48 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_709, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:49 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_710, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="158" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:50 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_711, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="159" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:51 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_712, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="160" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:52 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_713, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:53 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_714, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:54 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_715, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="163" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:55 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_716, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:56 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_717, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="165" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:57 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_718, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:58 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_719, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:59 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_720, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="168" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:60 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_721, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="169" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:61 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_722, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="170" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:62 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_755, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="171" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:63 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_756, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:64 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_757, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:65 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_758, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:66 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_759, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="175" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:67 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_760, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:68 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_761, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="177" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:69 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_762, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:70 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_763, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:71 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_764, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="180" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:72 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_765, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:73 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_766, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:74 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_767, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="183" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:75 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_768, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="184" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:76 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_769, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:77 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_770, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:78 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_771, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:79 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_772, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="188" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:80 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_773, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="189" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:81 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_774, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="190" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:82 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_775, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:83 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_776, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:84 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_777, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:85 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_778, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:86 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_727, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="195" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:87 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_728, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="196" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:88 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_729, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:89 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_730, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="198" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:90 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_731, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="199" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:91 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_732, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="200" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:92 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_733, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:93 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_734, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="202" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:94 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_735, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:95 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_736, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:96 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_737, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="205" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:97 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_738, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="206" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:98 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_739, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:99 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_740, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:100 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_741, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="209" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:101 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_742, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="210" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:102 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_743, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="211" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:103 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_744, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="212" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:104 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_745, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="213" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:105 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_746, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:106 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_747, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="215" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:107 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_748, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:108 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_749, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="217" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:109 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_750, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="218" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:110 %store_ln362 = store i3 3, i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="219" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:111 %store_ln362 = store i16 %input_orderID_read, i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="220" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:112 %store_ln362 = store i8 %input_size_read, i8 %input_size_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="221" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:113 %store_ln362 = store i16 %tmp, i16 %input_price_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="222" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:114 %store_ln70 = store i3 0, i3 %level

]]></Node>
<StgValue><ssdm name="store_ln70"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="223" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
newFuncRoot:115 %store_ln88 = store i4 %zext_ln63_1_cast, i4 %i_2

]]></Node>
<StgValue><ssdm name="store_ln88"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="224" bw="0" op_0_bw="6" op_1_bw="6">
<![CDATA[
newFuncRoot:116 %store_ln26 = store i6 0, i6 %new_idx_3

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="225" bw="0" op_0_bw="0">
<![CDATA[
newFuncRoot:117 %br_ln0 = br void %for.body.i1229

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="227" bw="6" op_0_bw="6" op_1_bw="0">
<![CDATA[
for.body.i1229:0 %new_idx = load i6 %new_idx_3

]]></Node>
<StgValue><ssdm name="new_idx"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="228" bw="4" op_0_bw="4" op_1_bw="0">
<![CDATA[
for.body.i1229:1 %i = load i4 %i_2

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="229" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
for.body.i1229:2 %level_2 = load i3 %level

]]></Node>
<StgValue><ssdm name="level_2"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="232" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
for.body.i1229:5 %icmp_ln88 = icmp_eq  i3 %level_2, i3 %insert_level_2_read

]]></Node>
<StgValue><ssdm name="icmp_ln88"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="234" bw="3" op_0_bw="3" op_1_bw="3">
<![CDATA[
for.body.i1229:7 %add_ln103 = add i3 %level_2, i3 1

]]></Node>
<StgValue><ssdm name="add_ln103"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="235" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body.i1229:8 %br_ln88 = br i1 %icmp_ln88, void %for.body.i1229.split, void %_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit1274.loopexit.exitStub

]]></Node>
<StgValue><ssdm name="br_ln88"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="2" op_0_bw="6">
<![CDATA[
for.body.i1229.split:0 %trunc_ln88 = trunc i6 %new_idx

]]></Node>
<StgValue><ssdm name="trunc_ln88"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1083" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.end63.i1261:0 %i_3 = add i4 %i, i4 15

]]></Node>
<StgValue><ssdm name="i_3"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1084" bw="32" op_0_bw="4">
<![CDATA[
if.end63.i1261:1 %sext_ln26 = sext i4 %i_3

]]></Node>
<StgValue><ssdm name="sext_ln26"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>BitSelector</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1085" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.end63.i1261:2 %bit = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %insert_path_read, i32 %sext_ln26

]]></Node>
<StgValue><ssdm name="bit"/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1090" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end63.i1261:7 %store_ln70 = store i3 %add_ln103, i3 %level

]]></Node>
<StgValue><ssdm name="store_ln70"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1091" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end63.i1261:8 %store_ln88 = store i4 %i_3, i4 %i_2

]]></Node>
<StgValue><ssdm name="store_ln88"/></StgValue>
</operation>
</state>

<state id="2" st_id="3">

<operation id="141" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="4" op_0_bw="4" op_1_bw="6" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body.i1229.split:3 %lshr_ln1 = partselect i4 @_ssdm_op_PartSelect.i4.i6.i32.i32, i6 %new_idx, i32 2, i32 5

]]></Node>
<StgValue><ssdm name="lshr_ln1"/></StgValue>
</operation>

<operation id="142" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="64" op_0_bw="4">
<![CDATA[
for.body.i1229.split:4 %zext_ln362 = zext i4 %lshr_ln1

]]></Node>
<StgValue><ssdm name="zext_ln362"/></StgValue>
</operation>

<operation id="143" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1275 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_727, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1275"/></StgValue>
</operation>

<operation id="144" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1276 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_728, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1276"/></StgValue>
</operation>

<operation id="145" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1277 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_729, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1277"/></StgValue>
</operation>

<operation id="146" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1278 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_730, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1278"/></StgValue>
</operation>

<operation id="147" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1279 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_731, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1279"/></StgValue>
</operation>

<operation id="148" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1280 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_732, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1280"/></StgValue>
</operation>

<operation id="149" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1281 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_733, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1281"/></StgValue>
</operation>

<operation id="150" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1282 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_734, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1282"/></StgValue>
</operation>

<operation id="151" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1283 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_735, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1283"/></StgValue>
</operation>

<operation id="152" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1284 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_736, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1284"/></StgValue>
</operation>

<operation id="153" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1285 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_737, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1285"/></StgValue>
</operation>

<operation id="154" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1286 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_738, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1286"/></StgValue>
</operation>

<operation id="155" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1287 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_739, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1287"/></StgValue>
</operation>

<operation id="156" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1288 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_740, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1288"/></StgValue>
</operation>

<operation id="157" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1289 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_741, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1289"/></StgValue>
</operation>

<operation id="158" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1290 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_742, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1290"/></StgValue>
</operation>

<operation id="159" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1291 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_743, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1291"/></StgValue>
</operation>

<operation id="160" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1292 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_744, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1292"/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1293 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_745, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1293"/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1294 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_746, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1294"/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1295 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_747, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1295"/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1296 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_748, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1296"/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1297 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_749, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1297"/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i1229.split:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1298 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_750, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1298"/></StgValue>
</operation>

<operation id="167" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1299 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1275

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1299"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1300 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1276

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1300"/></StgValue>
</operation>

<operation id="169" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1301 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1277

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1301"/></StgValue>
</operation>

<operation id="170" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1302 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1278

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1302"/></StgValue>
</operation>

<operation id="171" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1303 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1279

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1303"/></StgValue>
</operation>

<operation id="172" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1304 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1280

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1304"/></StgValue>
</operation>

<operation id="173" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1305 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1281

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1305"/></StgValue>
</operation>

<operation id="174" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1306 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1282

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1306"/></StgValue>
</operation>

<operation id="175" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1307 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1283

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1307"/></StgValue>
</operation>

<operation id="176" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1308 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1284

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1308"/></StgValue>
</operation>

<operation id="177" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1309 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1285

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1309"/></StgValue>
</operation>

<operation id="178" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1310 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1286

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1310"/></StgValue>
</operation>

<operation id="179" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1311 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1287

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1311"/></StgValue>
</operation>

<operation id="180" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1312 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1288

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1312"/></StgValue>
</operation>

<operation id="181" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1313 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1289

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1313"/></StgValue>
</operation>

<operation id="182" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1314 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1290

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1314"/></StgValue>
</operation>

<operation id="183" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1315 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1291

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1315"/></StgValue>
</operation>

<operation id="184" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1316 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1292

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1316"/></StgValue>
</operation>

<operation id="185" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1317 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1293

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1317"/></StgValue>
</operation>

<operation id="186" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1318 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1294

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1318"/></StgValue>
</operation>

<operation id="187" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1319 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1295

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1319"/></StgValue>
</operation>

<operation id="188" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1320 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1296

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1320"/></StgValue>
</operation>

<operation id="189" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1321 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1297

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1321"/></StgValue>
</operation>

<operation id="190" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:57 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1322 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1298

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1322"/></StgValue>
</operation>

<operation id="191" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="bit" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1086" bw="5" op_0_bw="6">
<![CDATA[
if.end63.i1261:3 %trunc_ln29 = trunc i6 %new_idx

]]></Node>
<StgValue><ssdm name="trunc_ln29"/></StgValue>
</operation>

<operation id="192" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="bit" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1087" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
if.end63.i1261:4 %shl_ln29 = shl i6 %new_idx, i6 1

]]></Node>
<StgValue><ssdm name="shl_ln29"/></StgValue>
</operation>

<operation id="193" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="bit" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1088" bw="6" op_0_bw="6" op_1_bw="5" op_2_bw="1">
<![CDATA[
if.end63.i1261:5 %or_ln29_2 = bitconcatenate i6 @_ssdm_op_BitConcatenate.i6.i5.i1, i5 %trunc_ln29, i1 1

]]></Node>
<StgValue><ssdm name="or_ln29_2"/></StgValue>
</operation>

<operation id="194" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1089" bw="6" op_0_bw="1" op_1_bw="6" op_2_bw="6">
<![CDATA[
if.end63.i1261:6 %new_idx_2 = select i1 %bit, i6 %or_ln29_2, i6 %shl_ln29

]]></Node>
<StgValue><ssdm name="new_idx_2"/></StgValue>
</operation>

<operation id="195" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1092" bw="0" op_0_bw="6" op_1_bw="6" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end63.i1261:9 %store_ln26 = store i6 %new_idx_2, i6 %new_idx_3

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="196" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1093" bw="0" op_0_bw="0">
<![CDATA[
if.end63.i1261:10 %br_ln88 = br void %for.body.i1229

]]></Node>
<StgValue><ssdm name="br_ln88"/></StgValue>
</operation>
</state>

<state id="3" st_id="4">

<operation id="197" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1299 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1275

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1299"/></StgValue>
</operation>

<operation id="198" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1300 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1276

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1300"/></StgValue>
</operation>

<operation id="199" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1301 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1277

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1301"/></StgValue>
</operation>

<operation id="200" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1302 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1278

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1302"/></StgValue>
</operation>

<operation id="201" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i1229.split:33 %tmp_8 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1299, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1300, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1301, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1302, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="202" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1303 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1279

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1303"/></StgValue>
</operation>

<operation id="203" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1304 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1280

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1304"/></StgValue>
</operation>

<operation id="204" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1305 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1281

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1305"/></StgValue>
</operation>

<operation id="205" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1306 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1282

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1306"/></StgValue>
</operation>

<operation id="206" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i1229.split:38 %tmp_9 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1303, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1304, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1305, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1306, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="207" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1307 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1283

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1307"/></StgValue>
</operation>

<operation id="208" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1308 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1284

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1308"/></StgValue>
</operation>

<operation id="209" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1309 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1285

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1309"/></StgValue>
</operation>

<operation id="210" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1310 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1286

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1310"/></StgValue>
</operation>

<operation id="211" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i1229.split:43 %tmp_10 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1307, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1308, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1309, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1310, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="212" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1311 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1287

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1311"/></StgValue>
</operation>

<operation id="213" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1312 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1288

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1312"/></StgValue>
</operation>

<operation id="214" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1313 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1289

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1313"/></StgValue>
</operation>

<operation id="215" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1314 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1290

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1314"/></StgValue>
</operation>

<operation id="216" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i1229.split:48 %tmp_11 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1311, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1312, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1313, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1314, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="217" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1315 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1291

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1315"/></StgValue>
</operation>

<operation id="218" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1316 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1292

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1316"/></StgValue>
</operation>

<operation id="219" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1317 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1293

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1317"/></StgValue>
</operation>

<operation id="220" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1318 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1294

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1318"/></StgValue>
</operation>

<operation id="221" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i1229.split:53 %tmp_12 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1315, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1316, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1317, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1318, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="222" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1319 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1295

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1319"/></StgValue>
</operation>

<operation id="223" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1320 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1296

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1320"/></StgValue>
</operation>

<operation id="224" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1321 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1297

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1321"/></StgValue>
</operation>

<operation id="225" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="16" op_0_bw="4">
<![CDATA[
for.body.i1229.split:57 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1322 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1298

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1322"/></StgValue>
</operation>

<operation id="226" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i1229.split:58 %tmp_13 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1319, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1320, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1321, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1322, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="227" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="16" op_0_bw="16" op_1_bw="3" op_2_bw="16" op_3_bw="3" op_4_bw="16" op_5_bw="3" op_6_bw="16" op_7_bw="3" op_8_bw="16" op_9_bw="3" op_10_bw="16" op_11_bw="3" op_12_bw="16" op_13_bw="16" op_14_bw="3">
<![CDATA[
for.body.i1229.split:59 %input_price_3 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.6i16.i16.i3, i3 0, i16 %tmp_8, i3 1, i16 %tmp_9, i3 2, i16 %tmp_10, i3 3, i16 %tmp_11, i3 4, i16 %tmp_12, i3 5, i16 %tmp_13, i16 0, i3 %level_2

]]></Node>
<StgValue><ssdm name="input_price_3"/></StgValue>
</operation>
</state>

<state id="4" st_id="5">

<operation id="228" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="230" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
for.body.i1229:3 %input_price = load i16 %input_price_1

]]></Node>
<StgValue><ssdm name="input_price"/></StgValue>
</operation>

<operation id="229" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
for.body.i1229.split:1 %specpipeline_ln91 = specpipeline void @_ssdm_op_SpecPipeline, i32 1, i32 0, i32 0, i32 0, void @empty_4

]]></Node>
<StgValue><ssdm name="specpipeline_ln91"/></StgValue>
</operation>

<operation id="230" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
for.body.i1229.split:2 %specloopname_ln88 = specloopname void @_ssdm_op_SpecLoopName, void @empty_9

]]></Node>
<StgValue><ssdm name="specloopname_ln88"/></StgValue>
</operation>

<operation id="231" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
for.body.i1229.split:60 %icmp_ln92 = icmp_sgt  i16 %input_price, i16 %input_price_3

]]></Node>
<StgValue><ssdm name="icmp_ln92"/></StgValue>
</operation>

<operation id="232" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body.i1229.split:61 %br_ln92 = br i1 %icmp_ln92, void %if.else37.i1242, void %if.then28.i1236

]]></Node>
<StgValue><ssdm name="br_ln92"/></StgValue>
</operation>

<operation id="233" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.else37.i1242:0 %icmp_ln97 = icmp_eq  i16 %input_price, i16 %input_price_3

]]></Node>
<StgValue><ssdm name="icmp_ln97"/></StgValue>
</operation>

<operation id="234" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else37.i1242:1 %br_ln97 = br i1 %icmp_ln97, void %if.end63.i1261, void %land.lhs.true.i1248

]]></Node>
<StgValue><ssdm name="br_ln97"/></StgValue>
</operation>

<operation id="235" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1323 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_699, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1323"/></StgValue>
</operation>

<operation id="236" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1324 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_700, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1324"/></StgValue>
</operation>

<operation id="237" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1325 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_701, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1325"/></StgValue>
</operation>

<operation id="238" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1326 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_702, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1326"/></StgValue>
</operation>

<operation id="239" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1327 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_703, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1327"/></StgValue>
</operation>

<operation id="240" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1328 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_704, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1328"/></StgValue>
</operation>

<operation id="241" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1329 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_705, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1329"/></StgValue>
</operation>

<operation id="242" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1330 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_706, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1330"/></StgValue>
</operation>

<operation id="243" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1331 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_707, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1331"/></StgValue>
</operation>

<operation id="244" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1332 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_708, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1332"/></StgValue>
</operation>

<operation id="245" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1333 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_709, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1333"/></StgValue>
</operation>

<operation id="246" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1334 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_710, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1334"/></StgValue>
</operation>

<operation id="247" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1335 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_711, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1335"/></StgValue>
</operation>

<operation id="248" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1336 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_712, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1336"/></StgValue>
</operation>

<operation id="249" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1337 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_713, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1337"/></StgValue>
</operation>

<operation id="250" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1338 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_714, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1338"/></StgValue>
</operation>

<operation id="251" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1339 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_715, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1339"/></StgValue>
</operation>

<operation id="252" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1340 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_716, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1340"/></StgValue>
</operation>

<operation id="253" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1341 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_717, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1341"/></StgValue>
</operation>

<operation id="254" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1342 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_718, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1342"/></StgValue>
</operation>

<operation id="255" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1343 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_719, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1343"/></StgValue>
</operation>

<operation id="256" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1344 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_720, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1344"/></StgValue>
</operation>

<operation id="257" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1345 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_721, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1345"/></StgValue>
</operation>

<operation id="258" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i1248:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1346 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_722, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1346"/></StgValue>
</operation>

<operation id="259" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1347 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1323

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1347"/></StgValue>
</operation>

<operation id="260" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1348 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1324

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1348"/></StgValue>
</operation>

<operation id="261" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1349 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1325

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1349"/></StgValue>
</operation>

<operation id="262" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1350 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1326

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1350"/></StgValue>
</operation>

<operation id="263" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1351 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1327

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1351"/></StgValue>
</operation>

<operation id="264" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1352 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1328

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1352"/></StgValue>
</operation>

<operation id="265" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1353 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1329

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1353"/></StgValue>
</operation>

<operation id="266" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1354 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1330

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1354"/></StgValue>
</operation>

<operation id="267" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1355 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1331

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1355"/></StgValue>
</operation>

<operation id="268" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1356 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1332

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1356"/></StgValue>
</operation>

<operation id="269" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1357 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1333

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1357"/></StgValue>
</operation>

<operation id="270" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1358 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1334

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1358"/></StgValue>
</operation>

<operation id="271" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1359 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1335

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1359"/></StgValue>
</operation>

<operation id="272" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1360 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1336

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1360"/></StgValue>
</operation>

<operation id="273" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1361 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1337

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1361"/></StgValue>
</operation>

<operation id="274" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1362 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1338

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1362"/></StgValue>
</operation>

<operation id="275" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1363 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1339

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1363"/></StgValue>
</operation>

<operation id="276" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1364 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1340

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1364"/></StgValue>
</operation>

<operation id="277" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1365 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1341

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1365"/></StgValue>
</operation>

<operation id="278" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1366 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1342

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1366"/></StgValue>
</operation>

<operation id="279" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1367 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1343

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1367"/></StgValue>
</operation>

<operation id="280" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1368 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1344

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1368"/></StgValue>
</operation>

<operation id="281" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1369 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1345

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1369"/></StgValue>
</operation>

<operation id="282" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1370 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1346

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1370"/></StgValue>
</operation>

<operation id="283" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="718" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1155 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_699, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1155"/></StgValue>
</operation>

<operation id="284" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="719" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1156 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_700, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1156"/></StgValue>
</operation>

<operation id="285" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="720" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1157 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_701, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1157"/></StgValue>
</operation>

<operation id="286" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="721" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1158 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_702, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1158"/></StgValue>
</operation>

<operation id="287" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="722" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1159 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_703, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1159"/></StgValue>
</operation>

<operation id="288" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="723" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1160 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_704, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1160"/></StgValue>
</operation>

<operation id="289" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="724" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1161 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_705, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1161"/></StgValue>
</operation>

<operation id="290" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="725" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1162 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_706, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1162"/></StgValue>
</operation>

<operation id="291" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="726" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1163 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_707, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1163"/></StgValue>
</operation>

<operation id="292" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="727" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:33 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1164 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_708, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1164"/></StgValue>
</operation>

<operation id="293" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="728" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1165 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_709, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1165"/></StgValue>
</operation>

<operation id="294" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="729" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1166 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_710, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1166"/></StgValue>
</operation>

<operation id="295" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="730" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1167 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_711, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1167"/></StgValue>
</operation>

<operation id="296" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="731" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1168 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_712, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1168"/></StgValue>
</operation>

<operation id="297" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="732" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:38 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1169 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_713, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1169"/></StgValue>
</operation>

<operation id="298" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="733" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1170 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_714, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1170"/></StgValue>
</operation>

<operation id="299" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="734" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1171 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_715, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1171"/></StgValue>
</operation>

<operation id="300" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="735" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1172 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_716, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1172"/></StgValue>
</operation>

<operation id="301" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="736" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1173 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_717, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1173"/></StgValue>
</operation>

<operation id="302" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="737" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:43 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1174 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_718, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1174"/></StgValue>
</operation>

<operation id="303" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="738" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1175 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_719, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1175"/></StgValue>
</operation>

<operation id="304" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="739" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1176 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_720, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1176"/></StgValue>
</operation>

<operation id="305" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="740" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1177 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_721, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1177"/></StgValue>
</operation>

<operation id="306" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="741" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1178 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_722, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1178"/></StgValue>
</operation>

<operation id="307" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="797" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:103 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1227 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1155

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1227"/></StgValue>
</operation>

<operation id="308" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="798" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1228 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1156

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1228"/></StgValue>
</operation>

<operation id="309" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="799" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1229 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1157

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1229"/></StgValue>
</operation>

<operation id="310" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="800" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1230 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1158

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1230"/></StgValue>
</operation>

<operation id="311" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="802" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:108 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1231 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1159

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1231"/></StgValue>
</operation>

<operation id="312" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="803" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:109 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1232 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1160

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1232"/></StgValue>
</operation>

<operation id="313" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="804" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:110 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1233 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1161

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1233"/></StgValue>
</operation>

<operation id="314" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="805" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:111 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1234 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1162

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1234"/></StgValue>
</operation>

<operation id="315" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="807" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:113 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1235 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1163

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1235"/></StgValue>
</operation>

<operation id="316" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="808" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:114 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1236 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1164

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1236"/></StgValue>
</operation>

<operation id="317" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="809" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:115 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1237 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1165

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1237"/></StgValue>
</operation>

<operation id="318" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="810" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:116 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1238 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1166

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1238"/></StgValue>
</operation>

<operation id="319" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="812" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:118 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1239 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1167

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1239"/></StgValue>
</operation>

<operation id="320" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="813" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:119 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1240 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1168

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1240"/></StgValue>
</operation>

<operation id="321" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="814" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:120 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1241 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1169

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1241"/></StgValue>
</operation>

<operation id="322" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="815" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:121 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1242 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1170

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1242"/></StgValue>
</operation>

<operation id="323" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="817" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:123 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1243 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1171

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1243"/></StgValue>
</operation>

<operation id="324" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="818" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:124 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1244 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1172

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1244"/></StgValue>
</operation>

<operation id="325" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="819" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:125 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1245 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1173

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1245"/></StgValue>
</operation>

<operation id="326" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="820" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:126 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1246 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1174

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1246"/></StgValue>
</operation>

<operation id="327" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="822" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:128 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1247 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1175

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1247"/></StgValue>
</operation>

<operation id="328" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="823" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:129 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1248 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1176

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1248"/></StgValue>
</operation>

<operation id="329" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="824" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:130 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1249 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1177

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1249"/></StgValue>
</operation>

<operation id="330" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="825" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:131 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1250 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1178

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1250"/></StgValue>
</operation>

<operation id="331" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="859" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0">
<![CDATA[
if.then28.i1236:165 %switch_ln94 = switch i3 %level_2, void %V22.i21.i12271597.case.0, i3 5, void %V22.i21.i12271597.case.5, i3 1, void %V22.i21.i12271597.case.1, i3 2, void %V22.i21.i12271597.case.2, i3 3, void %V22.i21.i12271597.case.3, i3 4, void %V22.i21.i12271597.case.4

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="332" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="861" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.4:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i12321604.3.case.32396, i2 0, void %arrayidx3210.i12321604.3.case.02393, i2 1, void %arrayidx3210.i12321604.3.case.12394, i2 2, void %arrayidx3210.i12321604.3.case.22395

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="333" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="895" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit2392:0 %br_ln94 = br void %arrayidx3210.i12321604.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="334" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="897" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.3:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i12321604.3.case.32390, i2 0, void %arrayidx3210.i12321604.3.case.02387, i2 1, void %arrayidx3210.i12321604.3.case.12388, i2 2, void %arrayidx3210.i12321604.3.case.22389

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="335" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="931" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit2386:0 %br_ln94 = br void %arrayidx3210.i12321604.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="336" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="933" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.2:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i12321604.3.case.32384, i2 0, void %arrayidx3210.i12321604.3.case.02381, i2 1, void %arrayidx3210.i12321604.3.case.12382, i2 2, void %arrayidx3210.i12321604.3.case.22383

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="337" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="967" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit2380:0 %br_ln94 = br void %arrayidx3210.i12321604.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="338" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="969" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.1:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i12321604.3.case.32378, i2 0, void %arrayidx3210.i12321604.3.case.02375, i2 1, void %arrayidx3210.i12321604.3.case.12376, i2 2, void %arrayidx3210.i12321604.3.case.22377

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="339" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1003" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit2374:0 %br_ln94 = br void %arrayidx3210.i12321604.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="340" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="1005" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.5:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i12321604.3.case.32402, i2 0, void %arrayidx3210.i12321604.3.case.02399, i2 1, void %arrayidx3210.i12321604.3.case.12400, i2 2, void %arrayidx3210.i12321604.3.case.22401

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="341" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="1039" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit2398:0 %br_ln94 = br void %arrayidx3210.i12321604.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="342" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="1041" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.0:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i12321604.3.case.32372, i2 0, void %arrayidx3210.i12321604.3.case.02369, i2 1, void %arrayidx3210.i12321604.3.case.12370, i2 2, void %arrayidx3210.i12321604.3.case.22371

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="343" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="1075" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit2368:0 %br_ln94 = br void %arrayidx3210.i12321604.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="344" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1080" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit:3 %store_ln362 = store i16 %input_price_3, i16 %input_price_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>
</state>

<state id="5" st_id="6">

<operation id="345" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1347 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1323

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1347"/></StgValue>
</operation>

<operation id="346" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1348 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1324

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1348"/></StgValue>
</operation>

<operation id="347" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1349 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1325

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1349"/></StgValue>
</operation>

<operation id="348" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1350 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1326

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1350"/></StgValue>
</operation>

<operation id="349" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i1248:28 %tmp_59 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1347, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1348, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1349, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1350, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_59"/></StgValue>
</operation>

<operation id="350" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1351 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1327

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1351"/></StgValue>
</operation>

<operation id="351" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1352 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1328

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1352"/></StgValue>
</operation>

<operation id="352" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1353 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1329

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1353"/></StgValue>
</operation>

<operation id="353" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1354 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1330

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1354"/></StgValue>
</operation>

<operation id="354" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i1248:33 %tmp_60 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1351, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1352, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1353, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1354, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_60"/></StgValue>
</operation>

<operation id="355" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1355 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1331

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1355"/></StgValue>
</operation>

<operation id="356" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1356 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1332

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1356"/></StgValue>
</operation>

<operation id="357" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1357 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1333

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1357"/></StgValue>
</operation>

<operation id="358" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1358 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1334

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1358"/></StgValue>
</operation>

<operation id="359" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i1248:38 %tmp_61 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1355, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1356, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1357, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1358, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_61"/></StgValue>
</operation>

<operation id="360" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1359 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1335

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1359"/></StgValue>
</operation>

<operation id="361" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1360 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1336

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1360"/></StgValue>
</operation>

<operation id="362" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1361 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1337

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1361"/></StgValue>
</operation>

<operation id="363" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1362 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1338

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1362"/></StgValue>
</operation>

<operation id="364" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i1248:43 %tmp_62 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1359, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1360, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1361, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1362, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_62"/></StgValue>
</operation>

<operation id="365" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1363 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1339

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1363"/></StgValue>
</operation>

<operation id="366" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1364 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1340

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1364"/></StgValue>
</operation>

<operation id="367" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1365 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1341

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1365"/></StgValue>
</operation>

<operation id="368" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1366 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1342

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1366"/></StgValue>
</operation>

<operation id="369" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i1248:48 %tmp_63 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1363, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1364, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1365, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1366, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="370" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1367 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1343

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1367"/></StgValue>
</operation>

<operation id="371" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1368 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1344

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1368"/></StgValue>
</operation>

<operation id="372" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1369 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1345

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1369"/></StgValue>
</operation>

<operation id="373" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i1248:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1370 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1346

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1370"/></StgValue>
</operation>

<operation id="374" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i1248:53 %tmp_64 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1367, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1368, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1369, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1370, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="375" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="16" op_0_bw="16" op_1_bw="3" op_2_bw="16" op_3_bw="3" op_4_bw="16" op_5_bw="3" op_6_bw="16" op_7_bw="3" op_8_bw="16" op_9_bw="3" op_10_bw="16" op_11_bw="3" op_12_bw="16" op_13_bw="16" op_14_bw="3">
<![CDATA[
land.lhs.true.i1248:54 %input_orderID_7 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.6i16.i16.i3, i3 0, i16 %tmp_59, i3 1, i16 %tmp_60, i3 2, i16 %tmp_61, i3 3, i16 %tmp_62, i3 4, i16 %tmp_63, i3 5, i16 %tmp_64, i16 0, i3 %level_2

]]></Node>
<StgValue><ssdm name="input_orderID_7"/></StgValue>
</operation>

<operation id="376" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="797" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:103 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1227 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1155

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1227"/></StgValue>
</operation>

<operation id="377" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="798" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1228 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1156

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1228"/></StgValue>
</operation>

<operation id="378" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="799" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1229 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1157

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1229"/></StgValue>
</operation>

<operation id="379" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="800" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1230 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1158

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1230"/></StgValue>
</operation>

<operation id="380" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="801" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i1236:107 %tmp_47 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1227, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1228, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1229, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1230, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="381" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="802" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:108 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1231 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1159

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1231"/></StgValue>
</operation>

<operation id="382" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="803" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:109 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1232 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1160

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1232"/></StgValue>
</operation>

<operation id="383" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="804" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:110 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1233 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1161

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1233"/></StgValue>
</operation>

<operation id="384" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="805" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:111 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1234 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1162

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1234"/></StgValue>
</operation>

<operation id="385" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="806" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i1236:112 %tmp_48 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1231, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1232, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1233, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1234, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="386" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="807" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:113 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1235 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1163

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1235"/></StgValue>
</operation>

<operation id="387" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="808" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:114 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1236 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1164

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1236"/></StgValue>
</operation>

<operation id="388" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="809" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:115 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1237 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1165

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1237"/></StgValue>
</operation>

<operation id="389" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="810" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:116 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1238 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1166

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1238"/></StgValue>
</operation>

<operation id="390" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="811" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i1236:117 %tmp_49 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1235, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1236, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1237, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1238, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="391" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="812" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:118 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1239 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1167

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1239"/></StgValue>
</operation>

<operation id="392" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="813" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:119 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1240 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1168

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1240"/></StgValue>
</operation>

<operation id="393" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="814" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:120 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1241 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1169

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1241"/></StgValue>
</operation>

<operation id="394" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="815" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:121 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1242 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1170

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1242"/></StgValue>
</operation>

<operation id="395" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="816" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i1236:122 %tmp_50 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1239, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1240, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1241, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1242, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="396" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="817" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:123 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1243 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1171

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1243"/></StgValue>
</operation>

<operation id="397" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="818" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:124 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1244 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1172

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1244"/></StgValue>
</operation>

<operation id="398" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="819" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:125 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1245 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1173

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1245"/></StgValue>
</operation>

<operation id="399" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="820" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:126 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1246 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1174

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1246"/></StgValue>
</operation>

<operation id="400" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="821" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i1236:127 %tmp_51 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1243, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1244, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1245, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1246, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>

<operation id="401" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="822" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:128 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1247 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1175

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1247"/></StgValue>
</operation>

<operation id="402" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="823" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:129 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1248 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1176

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1248"/></StgValue>
</operation>

<operation id="403" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="824" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:130 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1249 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1177

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1249"/></StgValue>
</operation>

<operation id="404" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="825" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i1236:131 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1250 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1178

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1250"/></StgValue>
</operation>

<operation id="405" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="826" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i1236:132 %tmp_52 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1247, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1248, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1249, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1250, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="406" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="827" bw="16" op_0_bw="16" op_1_bw="3" op_2_bw="16" op_3_bw="3" op_4_bw="16" op_5_bw="3" op_6_bw="16" op_7_bw="3" op_8_bw="16" op_9_bw="3" op_10_bw="16" op_11_bw="3" op_12_bw="16" op_13_bw="16" op_14_bw="3">
<![CDATA[
if.then28.i1236:133 %input_orderID_6 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.6i16.i16.i3, i3 0, i16 %tmp_47, i3 1, i16 %tmp_48, i3 2, i16 %tmp_49, i3 3, i16 %tmp_50, i3 4, i16 %tmp_51, i3 5, i16 %tmp_52, i16 0, i3 %level_2

]]></Node>
<StgValue><ssdm name="input_orderID_6"/></StgValue>
</operation>
</state>

<state id="6" st_id="7">

<operation id="407" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="231" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
for.body.i1229:4 %input_orderID_5 = load i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="input_orderID_5"/></StgValue>
</operation>

<operation id="408" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="233" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
for.body.i1229:6 %speclooptripcount_ln0 = speclooptripcount void @_ssdm_op_SpecLoopTripCount, i64 0, i64 6, i64 5

]]></Node>
<StgValue><ssdm name="speclooptripcount_ln0"/></StgValue>
</operation>

<operation id="409" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
land.lhs.true.i1248:55 %icmp_ln97_2 = icmp_ult  i16 %input_orderID_5, i16 %input_orderID_7

]]></Node>
<StgValue><ssdm name="icmp_ln97_2"/></StgValue>
</operation>

<operation id="410" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="359" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true.i1248:56 %br_ln97 = br i1 %icmp_ln97_2, void %if.end63.i1261, void %if.then52.i1255

]]></Node>
<StgValue><ssdm name="br_ln97"/></StgValue>
</operation>

<operation id="411" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1371 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_755, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1371"/></StgValue>
</operation>

<operation id="412" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1372 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_756, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1372"/></StgValue>
</operation>

<operation id="413" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1373 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_757, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1373"/></StgValue>
</operation>

<operation id="414" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1374 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_758, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1374"/></StgValue>
</operation>

<operation id="415" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="365" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1375 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_759, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1375"/></StgValue>
</operation>

<operation id="416" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1376 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_760, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1376"/></StgValue>
</operation>

<operation id="417" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1377 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_761, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1377"/></StgValue>
</operation>

<operation id="418" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1378 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_762, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1378"/></StgValue>
</operation>

<operation id="419" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1379 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_763, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1379"/></StgValue>
</operation>

<operation id="420" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1380 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_764, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1380"/></StgValue>
</operation>

<operation id="421" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1381 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_765, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1381"/></StgValue>
</operation>

<operation id="422" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1382 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_766, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1382"/></StgValue>
</operation>

<operation id="423" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1383 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_767, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1383"/></StgValue>
</operation>

<operation id="424" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1384 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_768, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1384"/></StgValue>
</operation>

<operation id="425" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="375" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1385 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_769, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1385"/></StgValue>
</operation>

<operation id="426" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1386 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_770, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1386"/></StgValue>
</operation>

<operation id="427" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1387 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_771, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1387"/></StgValue>
</operation>

<operation id="428" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1388 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_772, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1388"/></StgValue>
</operation>

<operation id="429" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1389 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_773, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1389"/></StgValue>
</operation>

<operation id="430" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1390 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_774, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1390"/></StgValue>
</operation>

<operation id="431" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1391 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_775, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1391"/></StgValue>
</operation>

<operation id="432" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="382" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1392 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_776, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1392"/></StgValue>
</operation>

<operation id="433" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1393 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_777, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1393"/></StgValue>
</operation>

<operation id="434" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1394 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_778, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1394"/></StgValue>
</operation>

<operation id="435" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1395 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_671, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1395"/></StgValue>
</operation>

<operation id="436" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1396 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_672, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1396"/></StgValue>
</operation>

<operation id="437" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1397 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_673, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1397"/></StgValue>
</operation>

<operation id="438" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1398 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_674, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1398"/></StgValue>
</operation>

<operation id="439" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1399 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_675, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1399"/></StgValue>
</operation>

<operation id="440" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1400 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_676, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1400"/></StgValue>
</operation>

<operation id="441" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1401 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_677, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1401"/></StgValue>
</operation>

<operation id="442" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1402 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_678, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1402"/></StgValue>
</operation>

<operation id="443" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1403 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_679, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1403"/></StgValue>
</operation>

<operation id="444" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:33 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1404 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_680, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1404"/></StgValue>
</operation>

<operation id="445" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1405 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_681, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1405"/></StgValue>
</operation>

<operation id="446" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1406 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_682, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1406"/></StgValue>
</operation>

<operation id="447" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1407 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_683, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1407"/></StgValue>
</operation>

<operation id="448" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1408 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_684, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1408"/></StgValue>
</operation>

<operation id="449" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:38 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1409 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_685, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1409"/></StgValue>
</operation>

<operation id="450" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1410 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_686, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1410"/></StgValue>
</operation>

<operation id="451" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1411 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_687, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1411"/></StgValue>
</operation>

<operation id="452" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1412 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_688, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1412"/></StgValue>
</operation>

<operation id="453" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1413 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_689, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1413"/></StgValue>
</operation>

<operation id="454" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:43 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1414 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_690, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1414"/></StgValue>
</operation>

<operation id="455" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1415 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_691, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1415"/></StgValue>
</operation>

<operation id="456" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1416 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_692, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1416"/></StgValue>
</operation>

<operation id="457" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1417 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_693, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1417"/></StgValue>
</operation>

<operation id="458" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i1255:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1418 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_694, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1418"/></StgValue>
</operation>

<operation id="459" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1419 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1371

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1419"/></StgValue>
</operation>

<operation id="460" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1420 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1372

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1420"/></StgValue>
</operation>

<operation id="461" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1421 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1373

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1421"/></StgValue>
</operation>

<operation id="462" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1422 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1374

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1422"/></StgValue>
</operation>

<operation id="463" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1423 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1375

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1423"/></StgValue>
</operation>

<operation id="464" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1424 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1376

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1424"/></StgValue>
</operation>

<operation id="465" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1425 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1377

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1425"/></StgValue>
</operation>

<operation id="466" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1426 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1378

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1426"/></StgValue>
</operation>

<operation id="467" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1427 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1379

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1427"/></StgValue>
</operation>

<operation id="468" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1428 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1380

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1428"/></StgValue>
</operation>

<operation id="469" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1429 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1381

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1429"/></StgValue>
</operation>

<operation id="470" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1430 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1382

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1430"/></StgValue>
</operation>

<operation id="471" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1431 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1383

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1431"/></StgValue>
</operation>

<operation id="472" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1432 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1384

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1432"/></StgValue>
</operation>

<operation id="473" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1433 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1385

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1433"/></StgValue>
</operation>

<operation id="474" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1434 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1386

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1434"/></StgValue>
</operation>

<operation id="475" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1435 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1387

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1435"/></StgValue>
</operation>

<operation id="476" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1436 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1388

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1436"/></StgValue>
</operation>

<operation id="477" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1437 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1389

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1437"/></StgValue>
</operation>

<operation id="478" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1438 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1390

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1438"/></StgValue>
</operation>

<operation id="479" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1439 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1391

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1439"/></StgValue>
</operation>

<operation id="480" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1440 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1392

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1440"/></StgValue>
</operation>

<operation id="481" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1441 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1393

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1441"/></StgValue>
</operation>

<operation id="482" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1442 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1394

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1442"/></StgValue>
</operation>

<operation id="483" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1443 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1395

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1443"/></StgValue>
</operation>

<operation id="484" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1444 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1396

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1444"/></StgValue>
</operation>

<operation id="485" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1445 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1397

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1445"/></StgValue>
</operation>

<operation id="486" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1446 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1398

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1446"/></StgValue>
</operation>

<operation id="487" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1447 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1399

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1447"/></StgValue>
</operation>

<operation id="488" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1448 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1400

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1448"/></StgValue>
</operation>

<operation id="489" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:86 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1449 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1401

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1449"/></StgValue>
</operation>

<operation id="490" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1450 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1402

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1450"/></StgValue>
</operation>

<operation id="491" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1451 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1403

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1451"/></StgValue>
</operation>

<operation id="492" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1452 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1404

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1452"/></StgValue>
</operation>

<operation id="493" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:91 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1453 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1405

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1453"/></StgValue>
</operation>

<operation id="494" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1454 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1406

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1454"/></StgValue>
</operation>

<operation id="495" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1455 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1407

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1455"/></StgValue>
</operation>

<operation id="496" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1456 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1408

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1456"/></StgValue>
</operation>

<operation id="497" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:96 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1457 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1409

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1457"/></StgValue>
</operation>

<operation id="498" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1458 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1410

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1458"/></StgValue>
</operation>

<operation id="499" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1459 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1411

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1459"/></StgValue>
</operation>

<operation id="500" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1460 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1412

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1460"/></StgValue>
</operation>

<operation id="501" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:101 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1461 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1413

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1461"/></StgValue>
</operation>

<operation id="502" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:102 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1462 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1414

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1462"/></StgValue>
</operation>

<operation id="503" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1463 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1415

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1463"/></StgValue>
</operation>

<operation id="504" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1464 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1416

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1464"/></StgValue>
</operation>

<operation id="505" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1465 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1417

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1465"/></StgValue>
</operation>

<operation id="506" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:107 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1466 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1418

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1466"/></StgValue>
</operation>

<operation id="507" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0">
<![CDATA[
if.then52.i1255:110 %switch_ln99 = switch i3 %level_2, void %V22.i21.i12271597.case.02024, i3 5, void %V22.i21.i12271597.case.52029, i3 1, void %V22.i21.i12271597.case.12025, i3 2, void %V22.i21.i12271597.case.22026, i3 3, void %V22.i21.i12271597.case.32027, i3 4, void %V22.i21.i12271597.case.42028

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="508" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.42028:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i12511602.3.case.32438, i2 0, void %arrayidx578.i12511602.3.case.02435, i2 1, void %arrayidx578.i12511602.3.case.12436, i2 2, void %arrayidx578.i12511602.3.case.22437

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="509" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.exit2434:0 %br_ln99 = br void %arrayidx578.i12511602.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="510" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="509" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.32027:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i12511602.3.case.32432, i2 0, void %arrayidx578.i12511602.3.case.02429, i2 1, void %arrayidx578.i12511602.3.case.12430, i2 2, void %arrayidx578.i12511602.3.case.22431

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="511" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.exit2428:0 %br_ln99 = br void %arrayidx578.i12511602.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="512" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.22026:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i12511602.3.case.32426, i2 0, void %arrayidx578.i12511602.3.case.02423, i2 1, void %arrayidx578.i12511602.3.case.12424, i2 2, void %arrayidx578.i12511602.3.case.22425

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="513" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.exit2422:0 %br_ln99 = br void %arrayidx578.i12511602.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="514" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.12025:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i12511602.3.case.32420, i2 0, void %arrayidx578.i12511602.3.case.02417, i2 1, void %arrayidx578.i12511602.3.case.12418, i2 2, void %arrayidx578.i12511602.3.case.22419

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="515" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="615" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.exit2416:0 %br_ln99 = br void %arrayidx578.i12511602.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="516" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="617" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.52029:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i12511602.3.case.32444, i2 0, void %arrayidx578.i12511602.3.case.02441, i2 1, void %arrayidx578.i12511602.3.case.12442, i2 2, void %arrayidx578.i12511602.3.case.22443

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="517" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="651" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.exit2440:0 %br_ln99 = br void %arrayidx578.i12511602.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="518" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="653" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i12271597.case.02024:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i12511602.3.case.32414, i2 0, void %arrayidx578.i12511602.3.case.02411, i2 1, void %arrayidx578.i12511602.3.case.12412, i2 2, void %arrayidx578.i12511602.3.case.22413

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="519" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="687" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.exit2410:0 %br_ln99 = br void %arrayidx578.i12511602.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="520" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="690" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx578.i12511602.3.exit:1 %store_ln362 = store i16 %input_orderID_7, i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="521" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="694" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1131 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_755, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1131"/></StgValue>
</operation>

<operation id="522" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="695" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1132 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_756, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1132"/></StgValue>
</operation>

<operation id="523" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="696" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1133 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_757, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1133"/></StgValue>
</operation>

<operation id="524" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="697" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1134 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_758, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1134"/></StgValue>
</operation>

<operation id="525" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1135 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_759, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1135"/></StgValue>
</operation>

<operation id="526" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="699" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1136 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_760, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1136"/></StgValue>
</operation>

<operation id="527" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="700" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1137 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_761, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1137"/></StgValue>
</operation>

<operation id="528" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="701" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1138 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_762, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1138"/></StgValue>
</operation>

<operation id="529" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1139 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_763, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1139"/></StgValue>
</operation>

<operation id="530" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="703" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1140 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_764, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1140"/></StgValue>
</operation>

<operation id="531" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="704" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1141 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_765, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1141"/></StgValue>
</operation>

<operation id="532" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1142 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_766, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1142"/></StgValue>
</operation>

<operation id="533" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="706" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1143 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_767, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1143"/></StgValue>
</operation>

<operation id="534" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="707" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1144 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_768, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1144"/></StgValue>
</operation>

<operation id="535" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="708" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1145 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_769, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1145"/></StgValue>
</operation>

<operation id="536" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="709" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1146 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_770, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1146"/></StgValue>
</operation>

<operation id="537" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="710" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1147 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_771, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1147"/></StgValue>
</operation>

<operation id="538" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="711" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1148 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_772, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1148"/></StgValue>
</operation>

<operation id="539" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="712" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1149 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_773, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1149"/></StgValue>
</operation>

<operation id="540" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="713" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1150 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_774, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1150"/></StgValue>
</operation>

<operation id="541" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1151 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_775, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1151"/></StgValue>
</operation>

<operation id="542" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="715" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1152 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_776, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1152"/></StgValue>
</operation>

<operation id="543" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="716" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1153 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_777, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1153"/></StgValue>
</operation>

<operation id="544" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="717" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1154 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_778, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1154"/></StgValue>
</operation>

<operation id="545" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="742" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1179 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_671, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1179"/></StgValue>
</operation>

<operation id="546" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="743" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1180 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_672, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1180"/></StgValue>
</operation>

<operation id="547" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="744" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1181 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_673, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1181"/></StgValue>
</operation>

<operation id="548" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="745" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1182 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_674, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1182"/></StgValue>
</operation>

<operation id="549" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="746" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1183 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_675, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1183"/></StgValue>
</operation>

<operation id="550" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="747" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1184 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_676, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1184"/></StgValue>
</operation>

<operation id="551" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="748" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1185 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_677, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1185"/></StgValue>
</operation>

<operation id="552" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="749" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1186 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_678, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1186"/></StgValue>
</operation>

<operation id="553" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1187 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_679, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1187"/></StgValue>
</operation>

<operation id="554" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="751" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:57 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1188 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_680, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1188"/></StgValue>
</operation>

<operation id="555" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="752" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1189 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_681, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1189"/></StgValue>
</operation>

<operation id="556" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="753" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1190 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_682, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1190"/></StgValue>
</operation>

<operation id="557" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="754" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1191 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_683, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1191"/></StgValue>
</operation>

<operation id="558" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="755" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1192 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_684, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1192"/></StgValue>
</operation>

<operation id="559" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="756" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:62 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1193 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_685, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1193"/></StgValue>
</operation>

<operation id="560" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="757" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1194 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_686, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1194"/></StgValue>
</operation>

<operation id="561" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1195 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_687, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1195"/></StgValue>
</operation>

<operation id="562" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="759" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1196 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_688, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1196"/></StgValue>
</operation>

<operation id="563" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="760" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1197 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_689, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1197"/></StgValue>
</operation>

<operation id="564" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="761" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:67 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1198 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_690, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1198"/></StgValue>
</operation>

<operation id="565" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="762" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1199 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_691, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1199"/></StgValue>
</operation>

<operation id="566" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="763" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1200 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_692, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1200"/></StgValue>
</operation>

<operation id="567" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="764" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1201 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_693, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1201"/></StgValue>
</operation>

<operation id="568" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="765" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i1236:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1202 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_694, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1202"/></StgValue>
</operation>

<operation id="569" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="766" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:72 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1203 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1131

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1203"/></StgValue>
</operation>

<operation id="570" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="767" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1204 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1132

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1204"/></StgValue>
</operation>

<operation id="571" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="768" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1205 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1133

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1205"/></StgValue>
</operation>

<operation id="572" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1206 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1134

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1206"/></StgValue>
</operation>

<operation id="573" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="771" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:77 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1207 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1135

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1207"/></StgValue>
</operation>

<operation id="574" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="772" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:78 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1208 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1136

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1208"/></StgValue>
</operation>

<operation id="575" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="773" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1209 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1137

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1209"/></StgValue>
</operation>

<operation id="576" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="774" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1210 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1138

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1210"/></StgValue>
</operation>

<operation id="577" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="776" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1211 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1139

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1211"/></StgValue>
</operation>

<operation id="578" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:83 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1212 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1140

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1212"/></StgValue>
</operation>

<operation id="579" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="778" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1213 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1141

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1213"/></StgValue>
</operation>

<operation id="580" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="779" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1214 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1142

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1214"/></StgValue>
</operation>

<operation id="581" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="781" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1215 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1143

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1215"/></StgValue>
</operation>

<operation id="582" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="782" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:88 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1216 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1144

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1216"/></StgValue>
</operation>

<operation id="583" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="783" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1217 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1145

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1217"/></StgValue>
</operation>

<operation id="584" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="784" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1218 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1146

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1218"/></StgValue>
</operation>

<operation id="585" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="786" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1219 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1147

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1219"/></StgValue>
</operation>

<operation id="586" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="787" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:93 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1220 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1148

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1220"/></StgValue>
</operation>

<operation id="587" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="788" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1221 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1149

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1221"/></StgValue>
</operation>

<operation id="588" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="789" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1222 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1150

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1222"/></StgValue>
</operation>

<operation id="589" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="791" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1223 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1151

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1223"/></StgValue>
</operation>

<operation id="590" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="792" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:98 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1224 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1152

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1224"/></StgValue>
</operation>

<operation id="591" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="793" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1225 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1153

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1225"/></StgValue>
</operation>

<operation id="592" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="794" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1226 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1154

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1226"/></StgValue>
</operation>

<operation id="593" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="828" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:134 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1251 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1179

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1251"/></StgValue>
</operation>

<operation id="594" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="829" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:135 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1252 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1180

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1252"/></StgValue>
</operation>

<operation id="595" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="830" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:136 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1253 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1181

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1253"/></StgValue>
</operation>

<operation id="596" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="831" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:137 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1254 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1182

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1254"/></StgValue>
</operation>

<operation id="597" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="833" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:139 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1255 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1183

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1255"/></StgValue>
</operation>

<operation id="598" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="834" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:140 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1256 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1184

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1256"/></StgValue>
</operation>

<operation id="599" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="835" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:141 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1257 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1185

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1257"/></StgValue>
</operation>

<operation id="600" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="836" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:142 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1258 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1186

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1258"/></StgValue>
</operation>

<operation id="601" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="838" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:144 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1259 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1187

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1259"/></StgValue>
</operation>

<operation id="602" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="839" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:145 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1260 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1188

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1260"/></StgValue>
</operation>

<operation id="603" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="840" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:146 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1261 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1189

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1261"/></StgValue>
</operation>

<operation id="604" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="841" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:147 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1262 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1190

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1262"/></StgValue>
</operation>

<operation id="605" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="843" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:149 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1263 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1191

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1263"/></StgValue>
</operation>

<operation id="606" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="844" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:150 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1264 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1192

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1264"/></StgValue>
</operation>

<operation id="607" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="845" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:151 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1265 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1193

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1265"/></StgValue>
</operation>

<operation id="608" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="846" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:152 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1266 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1194

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1266"/></StgValue>
</operation>

<operation id="609" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="848" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:154 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1267 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1195

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1267"/></StgValue>
</operation>

<operation id="610" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="849" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:155 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1268 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1196

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1268"/></StgValue>
</operation>

<operation id="611" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="850" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:156 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1269 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1197

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1269"/></StgValue>
</operation>

<operation id="612" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="851" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:157 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1270 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1198

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1270"/></StgValue>
</operation>

<operation id="613" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="853" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:159 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1271 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1199

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1271"/></StgValue>
</operation>

<operation id="614" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="854" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:160 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1272 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1200

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1272"/></StgValue>
</operation>

<operation id="615" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="855" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:161 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1273 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1201

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1273"/></StgValue>
</operation>

<operation id="616" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="856" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:162 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1274 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1202

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1274"/></StgValue>
</operation>

<operation id="617" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1078" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit:1 %store_ln362 = store i16 %input_orderID_6, i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1084" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1095" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit1274.loopexit.exitStub:0 %input_size_1_load = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load"/></StgValue>
</operation>

<operation id="1085" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1096" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit1274.loopexit.exitStub:1 %input_direction_1_load = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load"/></StgValue>
</operation>

<operation id="1086" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1097" bw="0" op_0_bw="0" op_1_bw="6" op_2_bw="6">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit1274.loopexit.exitStub:2 %write_ln88 = write void @_ssdm_op_Write.ap_auto.i6P0A, i6 %new_idx_3_out, i6 %new_idx

]]></Node>
<StgValue><ssdm name="write_ln88"/></StgValue>
</operation>

<operation id="1087" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1098" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="3">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit1274.loopexit.exitStub:3 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i3P0A, i3 %input_direction_1_out, i3 %input_direction_1_load

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1088" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1099" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit1274.loopexit.exitStub:4 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i16P0A, i16 %input_orderID_1_out, i16 %input_orderID_5

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1089" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1100" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="8">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit1274.loopexit.exitStub:5 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i8P0A, i8 %input_size_1_out, i8 %input_size_1_load

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1090" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1101" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit1274.loopexit.exitStub:6 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i16P0A, i16 %input_price_1_out, i16 %input_price

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1091" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1102" bw="0">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit1274.loopexit.exitStub:7 %ret_ln0 = ret

]]></Node>
<StgValue><ssdm name="ret_ln0"/></StgValue>
</operation>
</state>

<state id="7" st_id="8">

<operation id="618" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1419 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1371

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1419"/></StgValue>
</operation>

<operation id="619" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1420 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1372

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1420"/></StgValue>
</operation>

<operation id="620" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1421 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1373

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1421"/></StgValue>
</operation>

<operation id="621" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1422 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1374

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1422"/></StgValue>
</operation>

<operation id="622" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i1255:52 %tmp_65 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1419, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1420, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1421, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1422, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="623" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1423 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1375

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1423"/></StgValue>
</operation>

<operation id="624" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1424 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1376

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1424"/></StgValue>
</operation>

<operation id="625" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1425 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1377

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1425"/></StgValue>
</operation>

<operation id="626" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1426 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1378

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1426"/></StgValue>
</operation>

<operation id="627" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i1255:57 %tmp_66 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1423, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1424, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1425, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1426, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="628" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1427 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1379

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1427"/></StgValue>
</operation>

<operation id="629" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1428 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1380

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1428"/></StgValue>
</operation>

<operation id="630" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1429 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1381

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1429"/></StgValue>
</operation>

<operation id="631" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1430 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1382

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1430"/></StgValue>
</operation>

<operation id="632" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i1255:62 %tmp_67 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1427, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1428, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1429, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1430, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="633" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1431 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1383

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1431"/></StgValue>
</operation>

<operation id="634" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1432 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1384

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1432"/></StgValue>
</operation>

<operation id="635" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1433 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1385

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1433"/></StgValue>
</operation>

<operation id="636" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1434 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1386

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1434"/></StgValue>
</operation>

<operation id="637" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i1255:67 %tmp_68 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1431, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1432, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1433, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1434, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="638" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1435 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1387

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1435"/></StgValue>
</operation>

<operation id="639" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1436 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1388

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1436"/></StgValue>
</operation>

<operation id="640" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1437 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1389

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1437"/></StgValue>
</operation>

<operation id="641" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1438 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1390

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1438"/></StgValue>
</operation>

<operation id="642" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i1255:72 %tmp_69 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1435, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1436, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1437, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1438, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="643" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1439 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1391

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1439"/></StgValue>
</operation>

<operation id="644" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1440 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1392

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1440"/></StgValue>
</operation>

<operation id="645" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1441 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1393

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1441"/></StgValue>
</operation>

<operation id="646" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i1255:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1442 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1394

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1442"/></StgValue>
</operation>

<operation id="647" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i1255:77 %tmp_70 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1439, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1440, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1441, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1442, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="648" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="8" op_0_bw="8" op_1_bw="3" op_2_bw="8" op_3_bw="3" op_4_bw="8" op_5_bw="3" op_6_bw="8" op_7_bw="3" op_8_bw="8" op_9_bw="3" op_10_bw="8" op_11_bw="3" op_12_bw="8" op_13_bw="8" op_14_bw="3">
<![CDATA[
if.then52.i1255:78 %input_size_5 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.6i8.i8.i3, i3 0, i8 %tmp_65, i3 1, i8 %tmp_66, i3 2, i8 %tmp_67, i3 3, i8 %tmp_68, i3 4, i8 %tmp_69, i3 5, i8 %tmp_70, i8 0, i3 %level_2

]]></Node>
<StgValue><ssdm name="input_size_5"/></StgValue>
</operation>

<operation id="649" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1443 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1395

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1443"/></StgValue>
</operation>

<operation id="650" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1444 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1396

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1444"/></StgValue>
</operation>

<operation id="651" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1445 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1397

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1445"/></StgValue>
</operation>

<operation id="652" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1446 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1398

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1446"/></StgValue>
</operation>

<operation id="653" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i1255:83 %tmp_71 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1443, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1444, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1445, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1446, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="654" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1447 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1399

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1447"/></StgValue>
</operation>

<operation id="655" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1448 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1400

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1448"/></StgValue>
</operation>

<operation id="656" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:86 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1449 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1401

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1449"/></StgValue>
</operation>

<operation id="657" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1450 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1402

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1450"/></StgValue>
</operation>

<operation id="658" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i1255:88 %tmp_72 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1447, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1448, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1449, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1450, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="659" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1451 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1403

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1451"/></StgValue>
</operation>

<operation id="660" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1452 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1404

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1452"/></StgValue>
</operation>

<operation id="661" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:91 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1453 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1405

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1453"/></StgValue>
</operation>

<operation id="662" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1454 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1406

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1454"/></StgValue>
</operation>

<operation id="663" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i1255:93 %tmp_73 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1451, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1452, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1453, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1454, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="664" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1455 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1407

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1455"/></StgValue>
</operation>

<operation id="665" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1456 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1408

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1456"/></StgValue>
</operation>

<operation id="666" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:96 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1457 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1409

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1457"/></StgValue>
</operation>

<operation id="667" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1458 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1410

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1458"/></StgValue>
</operation>

<operation id="668" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i1255:98 %tmp_74 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1455, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1456, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1457, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1458, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="669" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1459 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1411

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1459"/></StgValue>
</operation>

<operation id="670" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1460 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1412

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1460"/></StgValue>
</operation>

<operation id="671" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:101 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1461 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1413

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1461"/></StgValue>
</operation>

<operation id="672" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:102 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1462 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1414

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1462"/></StgValue>
</operation>

<operation id="673" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i1255:103 %tmp_75 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1459, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1460, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1461, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1462, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="674" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1463 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1415

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1463"/></StgValue>
</operation>

<operation id="675" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1464 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1416

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1464"/></StgValue>
</operation>

<operation id="676" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1465 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1417

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1465"/></StgValue>
</operation>

<operation id="677" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i1255:107 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1466 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1418

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1466"/></StgValue>
</operation>

<operation id="678" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i1255:108 %tmp_76 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1463, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1464, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1465, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1466, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="679" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="3" op_0_bw="3" op_1_bw="3" op_2_bw="3" op_3_bw="3" op_4_bw="3" op_5_bw="3" op_6_bw="3" op_7_bw="3" op_8_bw="3" op_9_bw="3" op_10_bw="3" op_11_bw="3" op_12_bw="3" op_13_bw="3" op_14_bw="3">
<![CDATA[
if.then52.i1255:109 %input_direction_3 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.6i3.i3.i3, i3 0, i3 %tmp_71, i3 1, i3 %tmp_72, i3 2, i3 %tmp_73, i3 3, i3 %tmp_74, i3 4, i3 %tmp_75, i3 5, i3 %tmp_76, i3 0, i3 %level_2

]]></Node>
<StgValue><ssdm name="input_direction_3"/></StgValue>
</operation>

<operation id="680" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="475" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22437:0 %input_size_1_load63 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load63"/></StgValue>
</operation>

<operation id="681" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22437:1 %input_direction_1_load15 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load15"/></StgValue>
</operation>

<operation id="682" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="477" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22437:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1293

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="683" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22437:3 %store_ln99 = store i8 %input_size_1_load63, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1389

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="684" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="479" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22437:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1341

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="685" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22437:5 %store_ln99 = store i3 %input_direction_1_load15, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1413

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="686" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22437:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2434

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="687" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12436:0 %input_size_1_load64 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load64"/></StgValue>
</operation>

<operation id="688" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12436:1 %input_direction_1_load16 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load16"/></StgValue>
</operation>

<operation id="689" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="485" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12436:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1292

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="690" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12436:3 %store_ln99 = store i8 %input_size_1_load64, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1388

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="691" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12436:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1340

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="692" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12436:5 %store_ln99 = store i3 %input_direction_1_load16, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1412

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="693" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12436:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2434

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="694" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02435:0 %input_size_1_load65 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load65"/></StgValue>
</operation>

<operation id="695" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02435:1 %input_direction_1_load17 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load17"/></StgValue>
</operation>

<operation id="696" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02435:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1291

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="697" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02435:3 %store_ln99 = store i8 %input_size_1_load65, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1387

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="698" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02435:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1339

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="699" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02435:5 %store_ln99 = store i3 %input_direction_1_load17, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1411

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="700" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02435:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2434

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="701" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32438:0 %input_size_1_load62 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load62"/></StgValue>
</operation>

<operation id="702" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32438:1 %input_direction_1_load14 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load14"/></StgValue>
</operation>

<operation id="703" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32438:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1294

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="704" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32438:3 %store_ln99 = store i8 %input_size_1_load62, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1390

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="705" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32438:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1342

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="706" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32438:5 %store_ln99 = store i3 %input_direction_1_load14, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1414

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="707" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="505" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32438:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2434

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="708" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="511" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22431:0 %input_size_1_load67 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load67"/></StgValue>
</operation>

<operation id="709" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22431:1 %input_direction_1_load19 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load19"/></StgValue>
</operation>

<operation id="710" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22431:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1289

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="711" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22431:3 %store_ln99 = store i8 %input_size_1_load67, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1385

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="712" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="515" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22431:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1337

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="713" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22431:5 %store_ln99 = store i3 %input_direction_1_load19, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1409

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="714" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22431:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2428

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="715" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="519" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12430:0 %input_size_1_load68 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load68"/></StgValue>
</operation>

<operation id="716" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12430:1 %input_direction_1_load_12 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_12"/></StgValue>
</operation>

<operation id="717" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="521" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12430:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1288

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="718" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12430:3 %store_ln99 = store i8 %input_size_1_load68, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1384

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="719" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12430:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1336

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="720" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12430:5 %store_ln99 = store i3 %input_direction_1_load_12, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1408

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="721" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="525" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12430:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2428

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="722" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02429:0 %input_size_1_load69 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load69"/></StgValue>
</operation>

<operation id="723" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02429:1 %input_direction_1_load21 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load21"/></StgValue>
</operation>

<operation id="724" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02429:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1287

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="725" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02429:3 %store_ln99 = store i8 %input_size_1_load69, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1383

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="726" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02429:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1335

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="727" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02429:5 %store_ln99 = store i3 %input_direction_1_load21, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1407

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="728" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02429:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2428

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="729" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32432:0 %input_size_1_load66 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load66"/></StgValue>
</operation>

<operation id="730" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32432:1 %input_direction_1_load18 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load18"/></StgValue>
</operation>

<operation id="731" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32432:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1290

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="732" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32432:3 %store_ln99 = store i8 %input_size_1_load66, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1386

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="733" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32432:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1338

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="734" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32432:5 %store_ln99 = store i3 %input_direction_1_load18, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1410

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="735" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32432:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2428

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="736" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22425:0 %input_size_1_load71 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load71"/></StgValue>
</operation>

<operation id="737" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22425:1 %input_direction_1_load23 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load23"/></StgValue>
</operation>

<operation id="738" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22425:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1285

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="739" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22425:3 %store_ln99 = store i8 %input_size_1_load71, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1381

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="740" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22425:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1333

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="741" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22425:5 %store_ln99 = store i3 %input_direction_1_load23, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1405

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="742" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22425:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2422

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="743" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12424:0 %input_size_1_load72 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load72"/></StgValue>
</operation>

<operation id="744" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="556" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12424:1 %input_direction_1_load24 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load24"/></StgValue>
</operation>

<operation id="745" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12424:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1284

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="746" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12424:3 %store_ln99 = store i8 %input_size_1_load72, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1380

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="747" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12424:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1332

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="748" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12424:5 %store_ln99 = store i3 %input_direction_1_load24, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1404

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="749" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12424:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2422

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="750" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02423:0 %input_size_1_load73 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load73"/></StgValue>
</operation>

<operation id="751" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02423:1 %input_direction_1_load25 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load25"/></StgValue>
</operation>

<operation id="752" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02423:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1283

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="753" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02423:3 %store_ln99 = store i8 %input_size_1_load73, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1379

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="754" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02423:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1331

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="755" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02423:5 %store_ln99 = store i3 %input_direction_1_load25, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1403

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="756" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02423:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2422

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="757" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32426:0 %input_size_1_load_53 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_53"/></StgValue>
</operation>

<operation id="758" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32426:1 %input_direction_1_load22 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load22"/></StgValue>
</operation>

<operation id="759" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32426:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1286

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="760" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32426:3 %store_ln99 = store i8 %input_size_1_load_53, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1382

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="761" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32426:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1334

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="762" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32426:5 %store_ln99 = store i3 %input_direction_1_load22, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1406

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="763" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32426:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2422

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="764" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22419:0 %input_size_1_load75 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load75"/></StgValue>
</operation>

<operation id="765" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22419:1 %input_direction_1_load27 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load27"/></StgValue>
</operation>

<operation id="766" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22419:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1281

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="767" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22419:3 %store_ln99 = store i8 %input_size_1_load75, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1377

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="768" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22419:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1329

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="769" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22419:5 %store_ln99 = store i3 %input_direction_1_load27, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1401

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="770" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22419:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2416

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="771" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12418:0 %input_size_1_load76 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load76"/></StgValue>
</operation>

<operation id="772" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12418:1 %input_direction_1_load28 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load28"/></StgValue>
</operation>

<operation id="773" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12418:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1280

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="774" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12418:3 %store_ln99 = store i8 %input_size_1_load76, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1376

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="775" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12418:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1328

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="776" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12418:5 %store_ln99 = store i3 %input_direction_1_load28, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1400

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="777" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12418:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2416

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="778" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02417:0 %input_size_1_load77 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load77"/></StgValue>
</operation>

<operation id="779" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02417:1 %input_direction_1_load29 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load29"/></StgValue>
</operation>

<operation id="780" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02417:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1279

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="781" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02417:3 %store_ln99 = store i8 %input_size_1_load77, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1375

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="782" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02417:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1327

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="783" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02417:5 %store_ln99 = store i3 %input_direction_1_load29, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1399

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="784" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02417:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2416

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="785" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32420:0 %input_size_1_load74 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load74"/></StgValue>
</operation>

<operation id="786" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32420:1 %input_direction_1_load26 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load26"/></StgValue>
</operation>

<operation id="787" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32420:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1282

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="788" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32420:3 %store_ln99 = store i8 %input_size_1_load74, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1378

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="789" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32420:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1330

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="790" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32420:5 %store_ln99 = store i3 %input_direction_1_load26, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1402

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="791" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32420:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2416

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="792" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22443:0 %input_size_1_load59 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load59"/></StgValue>
</operation>

<operation id="793" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="620" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22443:1 %input_direction_1_load11 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load11"/></StgValue>
</operation>

<operation id="794" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22443:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1297

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="795" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22443:3 %store_ln99 = store i8 %input_size_1_load59, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1393

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="796" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="623" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22443:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1345

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="797" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="624" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22443:5 %store_ln99 = store i3 %input_direction_1_load11, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1417

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="798" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="625" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22443:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2440

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="799" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="627" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12442:0 %input_size_1_load_52 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_52"/></StgValue>
</operation>

<operation id="800" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12442:1 %input_direction_1_load12 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load12"/></StgValue>
</operation>

<operation id="801" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12442:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1296

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="802" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="630" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12442:3 %store_ln99 = store i8 %input_size_1_load_52, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1392

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="803" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12442:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1344

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="804" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="632" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12442:5 %store_ln99 = store i3 %input_direction_1_load12, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1416

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="805" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12442:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2440

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="806" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="635" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02441:0 %input_size_1_load61 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load61"/></StgValue>
</operation>

<operation id="807" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="636" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02441:1 %input_direction_1_load13 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load13"/></StgValue>
</operation>

<operation id="808" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02441:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1295

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="809" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="638" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02441:3 %store_ln99 = store i8 %input_size_1_load61, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1391

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="810" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02441:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1343

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="811" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="640" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02441:5 %store_ln99 = store i3 %input_direction_1_load13, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1415

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="812" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02441:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2440

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="813" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32444:0 %input_size_1_load58 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load58"/></StgValue>
</operation>

<operation id="814" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="644" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32444:1 %input_direction_1_load_11 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_11"/></StgValue>
</operation>

<operation id="815" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="645" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32444:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1298

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="816" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="646" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32444:3 %store_ln99 = store i8 %input_size_1_load58, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1394

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="817" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32444:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1346

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="818" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="648" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32444:5 %store_ln99 = store i3 %input_direction_1_load_11, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1418

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="819" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32444:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2440

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="820" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="655" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22413:0 %input_size_1_load79 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load79"/></StgValue>
</operation>

<operation id="821" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22413:1 %input_direction_1_load31 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load31"/></StgValue>
</operation>

<operation id="822" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22413:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1277

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="823" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22413:3 %store_ln99 = store i8 %input_size_1_load79, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1373

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="824" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22413:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1325

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="825" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="660" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22413:5 %store_ln99 = store i3 %input_direction_1_load31, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1397

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="826" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.22413:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2410

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="827" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="663" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12412:0 %input_size_1_load_51 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_51"/></StgValue>
</operation>

<operation id="828" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="664" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12412:1 %input_direction_1_load32 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load32"/></StgValue>
</operation>

<operation id="829" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="665" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12412:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1276

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="830" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="666" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12412:3 %store_ln99 = store i8 %input_size_1_load_51, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1372

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="831" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="667" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12412:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1324

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="832" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="668" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12412:5 %store_ln99 = store i3 %input_direction_1_load32, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1396

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="833" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="669" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.12412:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2410

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="834" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="671" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02411:0 %input_size_1_load81 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load81"/></StgValue>
</operation>

<operation id="835" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="672" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02411:1 %input_direction_1_load33 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load33"/></StgValue>
</operation>

<operation id="836" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="673" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02411:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1275

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="837" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="674" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02411:3 %store_ln99 = store i8 %input_size_1_load81, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1371

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="838" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="675" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02411:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1323

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="839" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="676" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02411:5 %store_ln99 = store i3 %input_direction_1_load33, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1395

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="840" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="677" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.02411:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2410

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="841" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="679" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32414:0 %input_size_1_load78 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load78"/></StgValue>
</operation>

<operation id="842" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32414:1 %input_direction_1_load_10 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_10"/></StgValue>
</operation>

<operation id="843" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="681" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32414:2 %store_ln99 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1278

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="844" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="682" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32414:3 %store_ln99 = store i8 %input_size_1_load78, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1374

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="845" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="683" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32414:4 %store_ln99 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1326

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="846" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="684" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32414:5 %store_ln99 = store i3 %input_direction_1_load_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1398

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="847" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="685" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.case.32414:6 %br_ln99 = br void %arrayidx578.i12511602.3.exit2410

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="848" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="766" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:72 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1203 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1131

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1203"/></StgValue>
</operation>

<operation id="849" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="767" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1204 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1132

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1204"/></StgValue>
</operation>

<operation id="850" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="768" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1205 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1133

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1205"/></StgValue>
</operation>

<operation id="851" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1206 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1134

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1206"/></StgValue>
</operation>

<operation id="852" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="770" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i1236:76 %tmp_s = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1203, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1204, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1205, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1206, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="853" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="771" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:77 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1207 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1135

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1207"/></StgValue>
</operation>

<operation id="854" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="772" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:78 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1208 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1136

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1208"/></StgValue>
</operation>

<operation id="855" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="773" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1209 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1137

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1209"/></StgValue>
</operation>

<operation id="856" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="774" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1210 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1138

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1210"/></StgValue>
</operation>

<operation id="857" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="775" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i1236:81 %tmp_42 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1207, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1208, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1209, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1210, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="858" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="776" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1211 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1139

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1211"/></StgValue>
</operation>

<operation id="859" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:83 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1212 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1140

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1212"/></StgValue>
</operation>

<operation id="860" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="778" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1213 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1141

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1213"/></StgValue>
</operation>

<operation id="861" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="779" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1214 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1142

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1214"/></StgValue>
</operation>

<operation id="862" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="780" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i1236:86 %tmp_43 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1211, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1212, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1213, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1214, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="863" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="781" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1215 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1143

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1215"/></StgValue>
</operation>

<operation id="864" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="782" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:88 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1216 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1144

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1216"/></StgValue>
</operation>

<operation id="865" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="783" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1217 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1145

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1217"/></StgValue>
</operation>

<operation id="866" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="784" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1218 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1146

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1218"/></StgValue>
</operation>

<operation id="867" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="785" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i1236:91 %tmp_44 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1215, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1216, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1217, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1218, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="868" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="786" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1219 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1147

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1219"/></StgValue>
</operation>

<operation id="869" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="787" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:93 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1220 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1148

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1220"/></StgValue>
</operation>

<operation id="870" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="788" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1221 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1149

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1221"/></StgValue>
</operation>

<operation id="871" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="789" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1222 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1150

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1222"/></StgValue>
</operation>

<operation id="872" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="790" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i1236:96 %tmp_45 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1219, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1220, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1221, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1222, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="873" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="791" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1223 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1151

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1223"/></StgValue>
</operation>

<operation id="874" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="792" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:98 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1224 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1152

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1224"/></StgValue>
</operation>

<operation id="875" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="793" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1225 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1153

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1225"/></StgValue>
</operation>

<operation id="876" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="794" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i1236:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1226 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1154

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1226"/></StgValue>
</operation>

<operation id="877" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="795" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i1236:101 %tmp_46 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1223, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1224, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1225, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1226, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="878" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="796" bw="8" op_0_bw="8" op_1_bw="3" op_2_bw="8" op_3_bw="3" op_4_bw="8" op_5_bw="3" op_6_bw="8" op_7_bw="3" op_8_bw="8" op_9_bw="3" op_10_bw="8" op_11_bw="3" op_12_bw="8" op_13_bw="8" op_14_bw="3">
<![CDATA[
if.then28.i1236:102 %input_size_4 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.6i8.i8.i3, i3 0, i8 %tmp_s, i3 1, i8 %tmp_42, i3 2, i8 %tmp_43, i3 3, i8 %tmp_44, i3 4, i8 %tmp_45, i3 5, i8 %tmp_46, i8 0, i3 %level_2

]]></Node>
<StgValue><ssdm name="input_size_4"/></StgValue>
</operation>

<operation id="879" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="828" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:134 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1251 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1179

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1251"/></StgValue>
</operation>

<operation id="880" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="829" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:135 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1252 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1180

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1252"/></StgValue>
</operation>

<operation id="881" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="830" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:136 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1253 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1181

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1253"/></StgValue>
</operation>

<operation id="882" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="831" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:137 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1254 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1182

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1254"/></StgValue>
</operation>

<operation id="883" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="832" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i1236:138 %tmp_53 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1251, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1252, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1253, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1254, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="884" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="833" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:139 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1255 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1183

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1255"/></StgValue>
</operation>

<operation id="885" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="834" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:140 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1256 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1184

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1256"/></StgValue>
</operation>

<operation id="886" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="835" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:141 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1257 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1185

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1257"/></StgValue>
</operation>

<operation id="887" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="836" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:142 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1258 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1186

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1258"/></StgValue>
</operation>

<operation id="888" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="837" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i1236:143 %tmp_54 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1255, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1256, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1257, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1258, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="889" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="838" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:144 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1259 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1187

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1259"/></StgValue>
</operation>

<operation id="890" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="839" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:145 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1260 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1188

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1260"/></StgValue>
</operation>

<operation id="891" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="840" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:146 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1261 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1189

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1261"/></StgValue>
</operation>

<operation id="892" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="841" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:147 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1262 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1190

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1262"/></StgValue>
</operation>

<operation id="893" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="842" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i1236:148 %tmp_55 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1259, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1260, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1261, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1262, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_55"/></StgValue>
</operation>

<operation id="894" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="843" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:149 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1263 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1191

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1263"/></StgValue>
</operation>

<operation id="895" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="844" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:150 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1264 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1192

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1264"/></StgValue>
</operation>

<operation id="896" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="845" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:151 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1265 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1193

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1265"/></StgValue>
</operation>

<operation id="897" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="846" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:152 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1266 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1194

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1266"/></StgValue>
</operation>

<operation id="898" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="847" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i1236:153 %tmp_56 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1263, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1264, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1265, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1266, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="899" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="848" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:154 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1267 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1195

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1267"/></StgValue>
</operation>

<operation id="900" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="849" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:155 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1268 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1196

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1268"/></StgValue>
</operation>

<operation id="901" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="850" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:156 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1269 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1197

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1269"/></StgValue>
</operation>

<operation id="902" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="851" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:157 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1270 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1198

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1270"/></StgValue>
</operation>

<operation id="903" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="852" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i1236:158 %tmp_57 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1267, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1268, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1269, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1270, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_57"/></StgValue>
</operation>

<operation id="904" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="853" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:159 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1271 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1199

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1271"/></StgValue>
</operation>

<operation id="905" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="854" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:160 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1272 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1200

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1272"/></StgValue>
</operation>

<operation id="906" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="855" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:161 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1273 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1201

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1273"/></StgValue>
</operation>

<operation id="907" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="856" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i1236:162 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1274 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1202

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1274"/></StgValue>
</operation>

<operation id="908" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="857" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i1236:163 %tmp_58 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1271, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1272, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1273, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1274, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_58"/></StgValue>
</operation>

<operation id="909" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="858" bw="3" op_0_bw="3" op_1_bw="3" op_2_bw="3" op_3_bw="3" op_4_bw="3" op_5_bw="3" op_6_bw="3" op_7_bw="3" op_8_bw="3" op_9_bw="3" op_10_bw="3" op_11_bw="3" op_12_bw="3" op_13_bw="3" op_14_bw="3">
<![CDATA[
if.then28.i1236:164 %input_direction = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.6i3.i3.i3, i3 0, i3 %tmp_53, i3 1, i3 %tmp_54, i3 2, i3 %tmp_55, i3 3, i3 %tmp_56, i3 4, i3 %tmp_57, i3 5, i3 %tmp_58, i3 0, i3 %level_2

]]></Node>
<StgValue><ssdm name="input_direction"/></StgValue>
</operation>

<operation id="910" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="863" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22395:0 %input_size_1_load87 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load87"/></StgValue>
</operation>

<operation id="911" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="864" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22395:1 %input_direction_1_load39 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load39"/></StgValue>
</operation>

<operation id="912" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="865" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22395:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1293

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="913" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="866" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22395:3 %store_ln94 = store i8 %input_size_1_load87, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1149

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="914" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="867" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22395:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1173

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="915" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="868" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22395:5 %store_ln94 = store i3 %input_direction_1_load39, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1197

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="916" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="869" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22395:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2392

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="917" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="871" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12394:0 %input_size_1_load88 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load88"/></StgValue>
</operation>

<operation id="918" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="872" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12394:1 %input_direction_1_load_9 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_9"/></StgValue>
</operation>

<operation id="919" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="873" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12394:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1292

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="920" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="874" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12394:3 %store_ln94 = store i8 %input_size_1_load88, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1148

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="921" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="875" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12394:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1172

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="922" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="876" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12394:5 %store_ln94 = store i3 %input_direction_1_load_9, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1196

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="923" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="877" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12394:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2392

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="924" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="879" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02393:0 %input_size_1_load89 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load89"/></StgValue>
</operation>

<operation id="925" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="880" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02393:1 %input_direction_1_load41 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load41"/></StgValue>
</operation>

<operation id="926" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="881" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02393:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1291

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="927" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="882" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02393:3 %store_ln94 = store i8 %input_size_1_load89, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1147

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="928" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="883" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02393:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1171

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="929" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="884" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02393:5 %store_ln94 = store i3 %input_direction_1_load41, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1195

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="930" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="885" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02393:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2392

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="931" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="887" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32396:0 %input_size_1_load86 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load86"/></StgValue>
</operation>

<operation id="932" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="888" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32396:1 %input_direction_1_load38 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load38"/></StgValue>
</operation>

<operation id="933" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="889" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32396:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1294

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="934" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="890" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32396:3 %store_ln94 = store i8 %input_size_1_load86, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1150

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="935" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="891" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32396:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1174

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="936" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="892" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32396:5 %store_ln94 = store i3 %input_direction_1_load38, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1198

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="937" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="893" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32396:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2392

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="938" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="899" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22389:0 %input_size_1_load91 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load91"/></StgValue>
</operation>

<operation id="939" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="900" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22389:1 %input_direction_1_load43 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load43"/></StgValue>
</operation>

<operation id="940" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="901" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22389:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1289

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="941" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="902" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22389:3 %store_ln94 = store i8 %input_size_1_load91, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1145

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="942" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="903" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22389:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1169

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="943" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="904" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22389:5 %store_ln94 = store i3 %input_direction_1_load43, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1193

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="944" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="905" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22389:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2386

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="945" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="907" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12388:0 %input_size_1_load92 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load92"/></StgValue>
</operation>

<operation id="946" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="908" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12388:1 %input_direction_1_load44 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load44"/></StgValue>
</operation>

<operation id="947" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="909" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12388:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1288

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="948" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="910" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12388:3 %store_ln94 = store i8 %input_size_1_load92, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1144

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="949" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="911" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12388:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1168

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="950" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="912" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12388:5 %store_ln94 = store i3 %input_direction_1_load44, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1192

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="951" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="913" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12388:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2386

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="952" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="915" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02387:0 %input_size_1_load93 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load93"/></StgValue>
</operation>

<operation id="953" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="916" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02387:1 %input_direction_1_load45 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load45"/></StgValue>
</operation>

<operation id="954" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="917" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02387:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1287

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="955" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="918" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02387:3 %store_ln94 = store i8 %input_size_1_load93, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1143

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="956" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="919" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02387:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1167

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="957" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="920" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02387:5 %store_ln94 = store i3 %input_direction_1_load45, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1191

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="958" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="921" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02387:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2386

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="959" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="923" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32390:0 %input_size_1_load_50 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_50"/></StgValue>
</operation>

<operation id="960" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="924" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32390:1 %input_direction_1_load42 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load42"/></StgValue>
</operation>

<operation id="961" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="925" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32390:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1290

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="962" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="926" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32390:3 %store_ln94 = store i8 %input_size_1_load_50, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1146

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="963" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="927" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32390:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1170

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="964" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="928" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32390:5 %store_ln94 = store i3 %input_direction_1_load42, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1194

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="965" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="929" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32390:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2386

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="966" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="935" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22383:0 %input_size_1_load95 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load95"/></StgValue>
</operation>

<operation id="967" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="936" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22383:1 %input_direction_1_load47 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load47"/></StgValue>
</operation>

<operation id="968" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="937" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22383:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1285

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="969" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="938" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22383:3 %store_ln94 = store i8 %input_size_1_load95, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1141

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="970" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="939" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22383:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1165

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="971" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="940" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22383:5 %store_ln94 = store i3 %input_direction_1_load47, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1189

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="972" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="941" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22383:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2380

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="973" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="943" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12382:0 %input_size_1_load96 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load96"/></StgValue>
</operation>

<operation id="974" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="944" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12382:1 %input_direction_1_load48 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load48"/></StgValue>
</operation>

<operation id="975" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="945" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12382:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1284

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="976" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="946" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12382:3 %store_ln94 = store i8 %input_size_1_load96, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1140

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="977" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="947" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12382:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1164

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="978" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="948" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12382:5 %store_ln94 = store i3 %input_direction_1_load48, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1188

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="979" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="949" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12382:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2380

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="980" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="951" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02381:0 %input_size_1_load97 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load97"/></StgValue>
</operation>

<operation id="981" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="952" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02381:1 %input_direction_1_load_8 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_8"/></StgValue>
</operation>

<operation id="982" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="953" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02381:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1283

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="983" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="954" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02381:3 %store_ln94 = store i8 %input_size_1_load97, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1139

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="984" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="955" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02381:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1163

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="985" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="956" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02381:5 %store_ln94 = store i3 %input_direction_1_load_8, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1187

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="986" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="957" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02381:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2380

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="987" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="959" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32384:0 %input_size_1_load94 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load94"/></StgValue>
</operation>

<operation id="988" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="960" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32384:1 %input_direction_1_load46 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load46"/></StgValue>
</operation>

<operation id="989" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="961" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32384:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1286

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="990" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="962" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32384:3 %store_ln94 = store i8 %input_size_1_load94, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1142

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="991" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="963" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32384:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1166

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="992" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="964" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32384:5 %store_ln94 = store i3 %input_direction_1_load46, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1190

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="993" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="965" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32384:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2380

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="994" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="971" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22377:0 %input_size_1_load99 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load99"/></StgValue>
</operation>

<operation id="995" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="972" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22377:1 %input_direction_1_load51 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load51"/></StgValue>
</operation>

<operation id="996" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="973" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22377:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1281

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="997" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="974" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22377:3 %store_ln94 = store i8 %input_size_1_load99, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1137

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="998" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="975" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22377:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1161

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="999" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="976" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22377:5 %store_ln94 = store i3 %input_direction_1_load51, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1185

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1000" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="977" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22377:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2374

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1001" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="979" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12376:0 %input_size_1_load_49 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_49"/></StgValue>
</operation>

<operation id="1002" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="980" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12376:1 %input_direction_1_load52 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load52"/></StgValue>
</operation>

<operation id="1003" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="981" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12376:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1280

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1004" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="982" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12376:3 %store_ln94 = store i8 %input_size_1_load_49, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1136

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1005" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="983" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12376:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1160

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1006" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="984" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12376:5 %store_ln94 = store i3 %input_direction_1_load52, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1184

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1007" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="985" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12376:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2374

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1008" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="987" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02375:0 %input_size_1_load101 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load101"/></StgValue>
</operation>

<operation id="1009" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="988" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02375:1 %input_direction_1_load53 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load53"/></StgValue>
</operation>

<operation id="1010" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="989" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02375:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1279

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1011" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="990" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02375:3 %store_ln94 = store i8 %input_size_1_load101, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1135

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1012" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="991" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02375:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1159

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1013" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="992" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02375:5 %store_ln94 = store i3 %input_direction_1_load53, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1183

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1014" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="993" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02375:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2374

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1015" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="995" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32378:0 %input_size_1_load98 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load98"/></StgValue>
</operation>

<operation id="1016" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="996" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32378:1 %input_direction_1_load_7 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_7"/></StgValue>
</operation>

<operation id="1017" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="997" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32378:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1282

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1018" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="998" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32378:3 %store_ln94 = store i8 %input_size_1_load98, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1138

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1019" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="999" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32378:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1162

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1020" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1000" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32378:5 %store_ln94 = store i3 %input_direction_1_load_7, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1186

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1021" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1001" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32378:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2374

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1022" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1007" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22401:0 %input_size_1_load83 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load83"/></StgValue>
</operation>

<operation id="1023" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1008" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22401:1 %input_direction_1_load35 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load35"/></StgValue>
</operation>

<operation id="1024" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1009" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22401:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1297

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1025" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1010" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22401:3 %store_ln94 = store i8 %input_size_1_load83, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1153

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1026" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1011" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22401:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1177

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1027" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1012" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22401:5 %store_ln94 = store i3 %input_direction_1_load35, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1201

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1028" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1013" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22401:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2398

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1029" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1015" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12400:0 %input_size_1_load84 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load84"/></StgValue>
</operation>

<operation id="1030" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1016" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12400:1 %input_direction_1_load_6 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_6"/></StgValue>
</operation>

<operation id="1031" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1017" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12400:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1296

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1032" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1018" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12400:3 %store_ln94 = store i8 %input_size_1_load84, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1152

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1033" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1019" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12400:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1176

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1034" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1020" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12400:5 %store_ln94 = store i3 %input_direction_1_load_6, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1200

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1035" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1021" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12400:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2398

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1036" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1023" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02399:0 %input_size_1_load85 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load85"/></StgValue>
</operation>

<operation id="1037" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1024" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02399:1 %input_direction_1_load_5 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_5"/></StgValue>
</operation>

<operation id="1038" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1025" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02399:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1295

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1039" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1026" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02399:3 %store_ln94 = store i8 %input_size_1_load85, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1151

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1040" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1027" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02399:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1175

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1041" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1028" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02399:5 %store_ln94 = store i3 %input_direction_1_load_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1199

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1042" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1029" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02399:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2398

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1043" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1031" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32402:0 %input_size_1_load82 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load82"/></StgValue>
</operation>

<operation id="1044" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1032" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32402:1 %input_direction_1_load34 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load34"/></StgValue>
</operation>

<operation id="1045" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1033" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32402:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1298

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1046" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1034" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32402:3 %store_ln94 = store i8 %input_size_1_load82, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1154

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1047" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1035" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32402:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1178

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1048" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1036" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32402:5 %store_ln94 = store i3 %input_direction_1_load34, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1202

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1049" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1037" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32402:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2398

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1050" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1043" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22371:0 %input_size_1_load103 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load103"/></StgValue>
</operation>

<operation id="1051" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1044" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22371:1 %input_direction_1_load_4 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_4"/></StgValue>
</operation>

<operation id="1052" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1045" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22371:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1277

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1053" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1046" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22371:3 %store_ln94 = store i8 %input_size_1_load103, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1133

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1054" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1047" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22371:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1157

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1055" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1048" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22371:5 %store_ln94 = store i3 %input_direction_1_load_4, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1181

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1056" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1049" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.22371:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2368

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1057" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1051" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12370:0 %input_size_1_load104 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load104"/></StgValue>
</operation>

<operation id="1058" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1052" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12370:1 %input_direction_1_load_3 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_3"/></StgValue>
</operation>

<operation id="1059" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1053" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12370:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1276

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1060" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1054" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12370:3 %store_ln94 = store i8 %input_size_1_load104, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1132

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1061" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1055" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12370:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1156

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1062" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1056" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12370:5 %store_ln94 = store i3 %input_direction_1_load_3, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1180

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1063" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1057" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.12370:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2368

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1064" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1059" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02369:0 %input_size_1_load105 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load105"/></StgValue>
</operation>

<operation id="1065" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1060" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02369:1 %input_direction_1_load_2 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_2"/></StgValue>
</operation>

<operation id="1066" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1061" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02369:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1275

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1067" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1062" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02369:3 %store_ln94 = store i8 %input_size_1_load105, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1131

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1068" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1063" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02369:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1155

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1069" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1064" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02369:5 %store_ln94 = store i3 %input_direction_1_load_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1179

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1070" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1065" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.02369:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2368

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1071" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1067" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32372:0 %input_size_1_load102 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load102"/></StgValue>
</operation>

<operation id="1072" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1068" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32372:1 %input_direction_1_load_1 = load i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="input_direction_1_load_1"/></StgValue>
</operation>

<operation id="1073" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1069" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32372:2 %store_ln94 = store i16 %input_price, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1278

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1074" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1070" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32372:3 %store_ln94 = store i8 %input_size_1_load102, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1134

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1075" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1071" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32372:4 %store_ln94 = store i16 %input_orderID_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1158

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1076" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1072" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32372:5 %store_ln94 = store i3 %input_direction_1_load_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1182

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1077" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_2" val="!5"/>
<literal name="level_2" val="!1"/>
<literal name="level_2" val="!2"/>
<literal name="level_2" val="!3"/>
<literal name="level_2" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1073" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.case.32372:6 %br_ln94 = br void %arrayidx3210.i12321604.3.exit2368

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>
</state>

<state id="8" st_id="9">

<operation id="1078" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="689" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx578.i12511602.3.exit:0 %store_ln362 = store i3 %input_direction_3, i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1079" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="691" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx578.i12511602.3.exit:2 %store_ln362 = store i8 %input_size_5, i8 %input_size_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1080" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="692" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i12511602.3.exit:3 %br_ln101 = br void %if.end63.i1261

]]></Node>
<StgValue><ssdm name="br_ln101"/></StgValue>
</operation>

<operation id="1081" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1077" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit:0 %store_ln362 = store i3 %input_direction, i3 %input_direction_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1082" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1079" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit:2 %store_ln362 = store i8 %input_size_4, i8 %input_size_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1083" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1081" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i12321604.3.exit:4 %br_ln96 = br void %if.end63.i1261

]]></Node>
<StgValue><ssdm name="br_ln96"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
