Flow report for DE0_Default
Sat Nov 12 13:52:34 2011
Quartus II Version 9.1 Build 222 10/21/2009 Service Pack 0.08 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Flow Summary                                                                          ;
+------------------------------------+--------------------------------------------------+
; Flow Status                        ; Successful - Sat Nov 12 13:52:34 2011            ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SP 0.08 SJ Full Version ;
; Revision Name                      ; DE0_Default                                      ;
; Top-level Entity Name              ; Block1                                           ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C16F484C6                                     ;
; Timing Models                      ; Final                                            ;
; Met timing requirements            ; No                                               ;
; Total logic elements               ; 1,486 / 15,408 ( 10 % )                          ;
;     Total combinational functions  ; 1,163 / 15,408 ( 8 % )                           ;
;     Dedicated logic registers      ; 803 / 15,408 ( 5 % )                             ;
; Total registers                    ; 842                                              ;
; Total pins                         ; 108 / 347 ( 31 % )                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 263,312 / 516,096 ( 51 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                  ;
; Total PLLs                         ; 3 / 4 ( 75 % )                                   ;
+------------------------------------+--------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 11/12/2011 13:47:09 ;
; Main task         ; Compilation         ;
; Revision Name     ; DE0_Default         ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                   ;
+---------------------------------------------------+-----------------------------------------------------------+--------------------------------+-------------+---------------------+
; Assignment Name                                   ; Value                                                     ; Default Value                  ; Entity Name ; Section Id          ;
+---------------------------------------------------+-----------------------------------------------------------+--------------------------------+-------------+---------------------+
; ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP               ; On                                                        ; Off                            ; --          ; --                  ;
; ALLOW_ANY_SHIFT_REGISTER_SIZE_FOR_RECOGNITION     ; On                                                        ; Off                            ; --          ; --                  ;
; ALLOW_POWER_UP_DONT_CARE                          ; Off                                                       ; On                             ; --          ; --                  ;
; AUTO_RAM_TO_LCELL_CONVERSION                      ; On                                                        ; Off                            ; --          ; --                  ;
; AUTO_SHIFT_REGISTER_RECOGNITION                   ; Off                                                       ; Auto                           ; --          ; --                  ;
; COMPILER_SIGNATURE_ID                             ; 119779273479113.132107682907096                           ; --                             ; --          ; --                  ;
; CYCLONEII_OPTIMIZATION_TECHNIQUE                  ; Speed                                                     ; Balanced                       ; --          ; --                  ;
; ECO_OPTIMIZE_TIMING                               ; On                                                        ; Off                            ; --          ; --                  ;
; EDA_OUTPUT_DATA_FORMAT                            ; None                                                      ; --                             ; --          ; eda_timing_analysis ;
; EDA_TIME_SCALE                                    ; 1 ps                                                      ; --                             ; --          ; eda_timing_analysis ;
; ENABLE_BENEFICIAL_SKEW_OPTIMIZATION               ; On                                                        ; Off                            ; --          ; --                  ;
; ENABLE_CLOCK_LATENCY                              ; On                                                        ; Off                            ; --          ; --                  ;
; ENABLE_RECOVERY_REMOVAL_ANALYSIS                  ; On                                                        ; Off                            ; --          ; --                  ;
; ENABLE_SIGNALTAP                                  ; Off                                                       ; --                             ; --          ; --                  ;
; FINAL_PLACEMENT_OPTIMIZATION                      ; Always                                                    ; Automatically                  ; --          ; --                  ;
; FITTER_AGGRESSIVE_ROUTABILITY_OPTIMIZATION        ; Always                                                    ; Automatically                  ; --          ; --                  ;
; FITTER_EARLY_TIMING_ESTIMATE_MODE                 ; Pessimistic                                               ; Realistic                      ; --          ; --                  ;
; FITTER_EFFORT                                     ; Standard Fit                                              ; Auto Fit                       ; --          ; --                  ;
; FMAX_REQUIREMENT                                  ; 500 MHz                                                   ; --                             ; --          ; --                  ;
; HDL_MESSAGE_LEVEL                                 ; Level3                                                    ; Level2                         ; --          ; --                  ;
; IP_TOOL_NAME                                      ; ALTPLL                                                    ; --                             ; --          ; --                  ;
; IP_TOOL_NAME                                      ; LPM_SHIFTREG                                              ; --                             ; --          ; --                  ;
; IP_TOOL_NAME                                      ; FIFO                                                      ; --                             ; --          ; --                  ;
; IP_TOOL_NAME                                      ; LPM_DECODE                                                ; --                             ; --          ; --                  ;
; IP_TOOL_NAME                                      ; SignalTap II Logic Analyzer                               ; --                             ; --          ; --                  ;
; IP_TOOL_NAME                                      ; ALTPLL                                                    ; --                             ; --          ; --                  ;
; IP_TOOL_NAME                                      ; ALTPLL_RECONFIG                                           ; --                             ; --          ; --                  ;
; IP_TOOL_NAME                                      ; LPM_SHIFTREG                                              ; --                             ; --          ; --                  ;
; IP_TOOL_NAME                                      ; LPM_LATCH                                                 ; --                             ; --          ; --                  ;
; IP_TOOL_VERSION                                   ; 9.1                                                       ; --                             ; --          ; --                  ;
; IP_TOOL_VERSION                                   ; 9.0                                                       ; --                             ; --          ; --                  ;
; IP_TOOL_VERSION                                   ; 9.0                                                       ; --                             ; --          ; --                  ;
; IP_TOOL_VERSION                                   ; 9.0                                                       ; --                             ; --          ; --                  ;
; IP_TOOL_VERSION                                   ; 9.0                                                       ; --                             ; --          ; --                  ;
; IP_TOOL_VERSION                                   ; 9.1                                                       ; --                             ; --          ; --                  ;
; IP_TOOL_VERSION                                   ; 9.0                                                       ; --                             ; --          ; --                  ;
; IP_TOOL_VERSION                                   ; 9.0                                                       ; --                             ; --          ; --                  ;
; IP_TOOL_VERSION                                   ; 9.1                                                       ; --                             ; --          ; --                  ;
; MAX_CORE_JUNCTION_TEMP                            ; 85                                                        ; --                             ; --          ; --                  ;
; MIN_CORE_JUNCTION_TEMP                            ; 0                                                         ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; DE0_Default.dpf                                           ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; Z:/FCD-3009-1.1/DE0/LogicAnalyzer/FPGA_LE/DE0_Default.dpf ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TMPPLL.bsf                                                ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TMPPLL_inst.v                                             ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TMPPLL_bb.v                                               ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TMPPLL.inc                                                ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TMPPLL.cmp                                                ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TMPPLL.ppf                                                ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ShiftReg.bsf                                              ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ShiftReg_inst.v                                           ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ShiftReg_bb.v                                             ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ShiftReg.inc                                              ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; FIFO.bsf                                                  ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; FIFO_inst.v                                               ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; FIFO_bb.v                                                 ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; FIFO.inc                                                  ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; FIFO.cmp                                                  ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; Decode24.bsf                                              ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; Decode24_inst.v                                           ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; Decode24_bb.v                                             ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; Decode24.inc                                              ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; Decode24.cmp                                              ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; SignalTap.bsf                                             ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; SignalTap_inst.v                                          ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; SignalTap_bb.v                                            ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; SignalTap.inc                                             ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; SignalTap.cmp                                             ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; UartPLL.bsf                                               ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; UartPLL_inst.v                                            ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; UartPLL_bb.v                                              ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; UartPLL.inc                                               ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; UartPLL.cmp                                               ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; UartPLL.ppf                                               ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ALTPLL_RECFG.bsf                                          ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ALTPLL_RECFG_inst.v                                       ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ALTPLL_RECFG_bb.v                                         ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ALTPLL_RECFG.inc                                          ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ALTPLL_RECFG.cmp                                          ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TrigReg.bsf                                               ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TrigReg_inst.v                                            ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TrigReg_bb.v                                              ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TrigReg.inc                                               ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; TrigReg.cmp                                               ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ADD_LATCH.bsf                                             ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ADD_LATCH_inst.v                                          ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ADD_LATCH_bb.v                                            ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ADD_LATCH.inc                                             ; --                             ; --          ; --                  ;
; MISC_FILE                                         ; ADD_LATCH.cmp                                             ; --                             ; --          ; --                  ;
; NOMINAL_CORE_SUPPLY_VOLTAGE                       ; 1.2V                                                      ; --                             ; --          ; --                  ;
; NUMBER_OF_DESTINATION_TO_REPORT                   ; 100                                                       ; 10                             ; --          ; --                  ;
; NUMBER_OF_PATHS_TO_REPORT                         ; 2000                                                      ; 200                            ; --          ; --                  ;
; NUMBER_OF_SOURCES_PER_DESTINATION_TO_REPORT       ; 100                                                       ; 10                             ; --          ; --                  ;
; OPTIMIZE_HOLD_TIMING                              ; All Paths                                                 ; IO Paths and Minimum TPD Paths ; --          ; --                  ;
; OPTIMIZE_MULTI_CORNER_TIMING                      ; On                                                        ; Off                            ; --          ; --                  ;
; OPTIMIZE_POWER_DURING_FITTING                     ; Extra effort                                              ; Normal compilation             ; --          ; --                  ;
; OPTIMIZE_POWER_DURING_SYNTHESIS                   ; Extra effort                                              ; Normal compilation             ; --          ; --                  ;
; PARALLEL_SYNTHESIS                                ; On                                                        ; Off                            ; --          ; --                  ;
; PARTITION_COLOR                                   ; 14622752                                                  ; --                             ; Block1      ; Top                 ;
; PARTITION_FITTER_PRESERVATION_LEVEL               ; PLACEMENT_AND_ROUTING                                     ; --                             ; Block1      ; Top                 ;
; PARTITION_NETLIST_TYPE                            ; SOURCE                                                    ; --                             ; Block1      ; Top                 ;
; PHYSICAL_SYNTHESIS_ASYNCHRONOUS_SIGNAL_PIPELINING ; On                                                        ; Off                            ; --          ; --                  ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC                    ; On                                                        ; Off                            ; --          ; --                  ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC_FOR_AREA           ; On                                                        ; Off                            ; --          ; --                  ;
; PHYSICAL_SYNTHESIS_EFFORT                         ; Extra                                                     ; Normal                         ; --          ; --                  ;
; PHYSICAL_SYNTHESIS_MAP_LOGIC_TO_MEMORY_FOR_AREA   ; On                                                        ; Off                            ; --          ; --                  ;
; PHYSICAL_SYNTHESIS_REGISTER_DUPLICATION           ; On                                                        ; Off                            ; --          ; --                  ;
; PHYSICAL_SYNTHESIS_REGISTER_RETIMING              ; On                                                        ; Off                            ; --          ; --                  ;
; PLACEMENT_EFFORT_MULTIPLIER                       ; 4                                                         ; 1.0                            ; --          ; --                  ;
; POWER_BOARD_THERMAL_MODEL                         ; None (CONSERVATIVE)                                       ; --                             ; --          ; --                  ;
; POWER_PRESET_COOLING_SOLUTION                     ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                     ; --                             ; --          ; --                  ;
; REMOVE_REDUNDANT_LOGIC_CELLS                      ; On                                                        ; Off                            ; --          ; --                  ;
; ROUTER_EFFORT_MULTIPLIER                          ; 4                                                         ; 1.0                            ; --          ; --                  ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL                  ; MAXIMUM                                                   ; Normal                         ; --          ; --                  ;
; SAFE_STATE_MACHINE                                ; On                                                        ; Off                            ; --          ; --                  ;
; SAVE_DISK_SPACE                                   ; Off                                                       ; On                             ; --          ; --                  ;
; SEARCH_PATH                                       ; V/                                                        ; --                             ; --          ; --                  ;
; STATE_MACHINE_PROCESSING                          ; One-Hot                                                   ; Auto                           ; --          ; --                  ;
; SYNTH_MESSAGE_LEVEL                               ; High                                                      ; Medium                         ; --          ; --                  ;
; TCO_REQUIREMENT                                   ; 3 ns                                                      ; --                             ; --          ; --                  ;
; TH_REQUIREMENT                                    ; 3 ns                                                      ; --                             ; --          ; --                  ;
; TOP_LEVEL_ENTITY                                  ; Block1                                                    ; DE0_Default                    ; --          ; --                  ;
; TPD_REQUIREMENT                                   ; 3 ns                                                      ; --                             ; --          ; --                  ;
; TSU_REQUIREMENT                                   ; 3 ns                                                      ; --                             ; --          ; --                  ;
; USE_GENERATED_PHYSICAL_CONSTRAINTS                ; Off                                                       ; --                             ; --          ; eda_palace          ;
; USE_GENERATED_PHYSICAL_CONSTRAINTS                ; Off                                                       ; --                             ; --          ; eda_blast_fpga      ;
; USE_TIMEQUEST_TIMING_ANALYZER                     ; Off                                                       ; On                             ; --          ; --                  ;
; VERILOG_SHOW_LMF_MAPPING_MESSAGES                 ; Off                                                       ; --                             ; --          ; --                  ;
+---------------------------------------------------+-----------------------------------------------------------+--------------------------------+-------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                           ;
+-------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name             ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+-------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis    ; 00:00:14     ; 1.0                     ; 254 MB              ; 00:00:14                           ;
; Fitter                  ; 00:04:55     ; 2.3                     ; 403 MB              ; 00:05:43                           ;
; Assembler               ; 00:00:07     ; 1.0                     ; 228 MB              ; 00:00:07                           ;
; Classic Timing Analyzer ; 00:00:03     ; 1.0                     ; 186 MB              ; 00:00:04                           ;
; Total                   ; 00:05:19     ; --                      ; --                  ; 00:06:08                           ;
+-------------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------------+
; Flow OS Summary                                                                          ;
+-------------------------+------------------+---------------+------------+----------------+
; Module Name             ; Machine Hostname ; OS Name       ; OS Version ; Processor type ;
+-------------------------+------------------+---------------+------------+----------------+
; Analysis & Synthesis    ; WenX-PC          ; Windows Vista ; 6.1        ; x86_64         ;
; Fitter                  ; WenX-PC          ; Windows Vista ; 6.1        ; x86_64         ;
; Assembler               ; WenX-PC          ; Windows Vista ; 6.1        ; x86_64         ;
; Classic Timing Analyzer ; WenX-PC          ; Windows Vista ; 6.1        ; x86_64         ;
+-------------------------+------------------+---------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off DE0_Default -c DE0_Default
quartus_fit --read_settings_files=off --write_settings_files=off DE0_Default -c DE0_Default
quartus_asm --read_settings_files=off --write_settings_files=off DE0_Default -c DE0_Default
quartus_tan --read_settings_files=off --write_settings_files=off DE0_Default -c DE0_Default --timing_analysis_only



