---
Created: 2023-09-12T01:04
Sub-item:
  - "[[Yonsei/2학년 2학기/기초디지털실험/Draft/Draft|Draft]]"
---
1. Add Source → Constraints 추가
2. Add Source → Design Source - topModule & logic_gate

![[Media/Untitled 46.png|Untitled 46.png]]

logic_gate

![[Media/Untitled 1 35.png|Untitled 1 35.png]]

아직 pin assignment, module instantiation만 한 태

1. Generate Bitstream(할 예정)
    1. 사진 찍어

는 리뷰였고연

## Ch.2

Theory

- 각종 연산자
- Adder 관련
- Module과 port에 대하여
    - Module Modeling의 방법
    - port의 타입들
        - 엥 여기서 다 배우잖아요. reg, Net, wire, 등등
    - 변수의 타입
        - number, real, 등등
- Vivado 사용방법
    - function
    - 디버그
        - 에러의 종류
        - 디버그 방법
            - chekcpoint
    - 외부 파일 불러오기
        
        - 테스트
        
        ![[Media/Untitled 2 34.png|Untitled 2 34.png]]
        

![[Media/Untitled 3 33.png|Untitled 3 33.png]]

비바도가 알려줌

- Scope를 이용해서 결과값을 간편하게 확인가능?