// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module DispatchQueue_2(
  input          clock,
  input          reset,
  output         io_enq_canAccept,
  input          io_enq_needAlloc_0,
  input          io_enq_needAlloc_1,
  input          io_enq_needAlloc_2,
  input          io_enq_needAlloc_3,
  input          io_enq_needAlloc_4,
  input          io_enq_needAlloc_5,
  input          io_enq_req_0_valid,
  input  [31:0]  io_enq_req_0_bits_instr,
  input          io_enq_req_0_bits_exceptionVec_0,
  input          io_enq_req_0_bits_exceptionVec_1,
  input          io_enq_req_0_bits_exceptionVec_2,
  input          io_enq_req_0_bits_exceptionVec_3,
  input          io_enq_req_0_bits_exceptionVec_4,
  input          io_enq_req_0_bits_exceptionVec_5,
  input          io_enq_req_0_bits_exceptionVec_6,
  input          io_enq_req_0_bits_exceptionVec_7,
  input          io_enq_req_0_bits_exceptionVec_8,
  input          io_enq_req_0_bits_exceptionVec_9,
  input          io_enq_req_0_bits_exceptionVec_10,
  input          io_enq_req_0_bits_exceptionVec_11,
  input          io_enq_req_0_bits_exceptionVec_12,
  input          io_enq_req_0_bits_exceptionVec_13,
  input          io_enq_req_0_bits_exceptionVec_14,
  input          io_enq_req_0_bits_exceptionVec_15,
  input          io_enq_req_0_bits_exceptionVec_16,
  input          io_enq_req_0_bits_exceptionVec_17,
  input          io_enq_req_0_bits_exceptionVec_18,
  input          io_enq_req_0_bits_exceptionVec_19,
  input          io_enq_req_0_bits_exceptionVec_20,
  input          io_enq_req_0_bits_exceptionVec_21,
  input          io_enq_req_0_bits_exceptionVec_22,
  input          io_enq_req_0_bits_exceptionVec_23,
  input          io_enq_req_0_bits_preDecodeInfo_isRVC,
  input          io_enq_req_0_bits_ftqPtr_flag,
  input  [5:0]   io_enq_req_0_bits_ftqPtr_value,
  input  [3:0]   io_enq_req_0_bits_ftqOffset,
  input  [3:0]   io_enq_req_0_bits_srcType_0,
  input  [3:0]   io_enq_req_0_bits_srcType_1,
  input  [3:0]   io_enq_req_0_bits_srcType_2,
  input  [3:0]   io_enq_req_0_bits_srcType_3,
  input  [3:0]   io_enq_req_0_bits_srcType_4,
  input  [34:0]  io_enq_req_0_bits_fuType,
  input  [8:0]   io_enq_req_0_bits_fuOpType,
  input          io_enq_req_0_bits_rfWen,
  input          io_enq_req_0_bits_fpWen,
  input          io_enq_req_0_bits_vecWen,
  input          io_enq_req_0_bits_v0Wen,
  input          io_enq_req_0_bits_vlWen,
  input  [3:0]   io_enq_req_0_bits_selImm,
  input  [31:0]  io_enq_req_0_bits_imm,
  input          io_enq_req_0_bits_fpu_wflags,
  input  [2:0]   io_enq_req_0_bits_fpu_rm,
  input          io_enq_req_0_bits_vpu_vma,
  input          io_enq_req_0_bits_vpu_vta,
  input  [1:0]   io_enq_req_0_bits_vpu_vsew,
  input  [2:0]   io_enq_req_0_bits_vpu_vlmul,
  input          io_enq_req_0_bits_vpu_vm,
  input  [7:0]   io_enq_req_0_bits_vpu_vstart,
  input          io_enq_req_0_bits_vpu_fpu_isFoldTo1_2,
  input          io_enq_req_0_bits_vpu_fpu_isFoldTo1_4,
  input          io_enq_req_0_bits_vpu_fpu_isFoldTo1_8,
  input  [127:0] io_enq_req_0_bits_vpu_vmask,
  input  [2:0]   io_enq_req_0_bits_vpu_nf,
  input  [1:0]   io_enq_req_0_bits_vpu_veew,
  input          io_enq_req_0_bits_vpu_isExt,
  input          io_enq_req_0_bits_vpu_isNarrow,
  input          io_enq_req_0_bits_vpu_isDstMask,
  input          io_enq_req_0_bits_vpu_isOpMask,
  input          io_enq_req_0_bits_vpu_isDependOldvd,
  input          io_enq_req_0_bits_vpu_isWritePartVd,
  input  [6:0]   io_enq_req_0_bits_uopIdx,
  input          io_enq_req_0_bits_lastUop,
  input  [7:0]   io_enq_req_0_bits_psrc_0,
  input  [7:0]   io_enq_req_0_bits_psrc_1,
  input  [7:0]   io_enq_req_0_bits_psrc_2,
  input  [7:0]   io_enq_req_0_bits_psrc_3,
  input  [7:0]   io_enq_req_0_bits_psrc_4,
  input  [7:0]   io_enq_req_0_bits_pdest,
  input          io_enq_req_0_bits_robIdx_flag,
  input  [7:0]   io_enq_req_0_bits_robIdx_value,
  input          io_enq_req_0_bits_storeSetHit,
  input          io_enq_req_0_bits_waitForRobIdx_flag,
  input  [7:0]   io_enq_req_0_bits_waitForRobIdx_value,
  input          io_enq_req_0_bits_loadWaitBit,
  input          io_enq_req_0_bits_loadWaitStrict,
  input  [4:0]   io_enq_req_0_bits_numLsElem,
  input          io_enq_req_1_valid,
  input  [31:0]  io_enq_req_1_bits_instr,
  input          io_enq_req_1_bits_exceptionVec_0,
  input          io_enq_req_1_bits_exceptionVec_1,
  input          io_enq_req_1_bits_exceptionVec_2,
  input          io_enq_req_1_bits_exceptionVec_3,
  input          io_enq_req_1_bits_exceptionVec_4,
  input          io_enq_req_1_bits_exceptionVec_5,
  input          io_enq_req_1_bits_exceptionVec_6,
  input          io_enq_req_1_bits_exceptionVec_7,
  input          io_enq_req_1_bits_exceptionVec_8,
  input          io_enq_req_1_bits_exceptionVec_9,
  input          io_enq_req_1_bits_exceptionVec_10,
  input          io_enq_req_1_bits_exceptionVec_11,
  input          io_enq_req_1_bits_exceptionVec_12,
  input          io_enq_req_1_bits_exceptionVec_13,
  input          io_enq_req_1_bits_exceptionVec_14,
  input          io_enq_req_1_bits_exceptionVec_15,
  input          io_enq_req_1_bits_exceptionVec_16,
  input          io_enq_req_1_bits_exceptionVec_17,
  input          io_enq_req_1_bits_exceptionVec_18,
  input          io_enq_req_1_bits_exceptionVec_19,
  input          io_enq_req_1_bits_exceptionVec_20,
  input          io_enq_req_1_bits_exceptionVec_21,
  input          io_enq_req_1_bits_exceptionVec_22,
  input          io_enq_req_1_bits_exceptionVec_23,
  input          io_enq_req_1_bits_preDecodeInfo_isRVC,
  input          io_enq_req_1_bits_ftqPtr_flag,
  input  [5:0]   io_enq_req_1_bits_ftqPtr_value,
  input  [3:0]   io_enq_req_1_bits_ftqOffset,
  input  [3:0]   io_enq_req_1_bits_srcType_0,
  input  [3:0]   io_enq_req_1_bits_srcType_1,
  input  [3:0]   io_enq_req_1_bits_srcType_2,
  input  [3:0]   io_enq_req_1_bits_srcType_3,
  input  [3:0]   io_enq_req_1_bits_srcType_4,
  input  [34:0]  io_enq_req_1_bits_fuType,
  input  [8:0]   io_enq_req_1_bits_fuOpType,
  input          io_enq_req_1_bits_rfWen,
  input          io_enq_req_1_bits_fpWen,
  input          io_enq_req_1_bits_vecWen,
  input          io_enq_req_1_bits_v0Wen,
  input          io_enq_req_1_bits_vlWen,
  input  [3:0]   io_enq_req_1_bits_selImm,
  input  [31:0]  io_enq_req_1_bits_imm,
  input          io_enq_req_1_bits_fpu_wflags,
  input  [2:0]   io_enq_req_1_bits_fpu_rm,
  input          io_enq_req_1_bits_vpu_vma,
  input          io_enq_req_1_bits_vpu_vta,
  input  [1:0]   io_enq_req_1_bits_vpu_vsew,
  input  [2:0]   io_enq_req_1_bits_vpu_vlmul,
  input          io_enq_req_1_bits_vpu_vm,
  input  [7:0]   io_enq_req_1_bits_vpu_vstart,
  input          io_enq_req_1_bits_vpu_fpu_isFoldTo1_2,
  input          io_enq_req_1_bits_vpu_fpu_isFoldTo1_4,
  input          io_enq_req_1_bits_vpu_fpu_isFoldTo1_8,
  input  [127:0] io_enq_req_1_bits_vpu_vmask,
  input  [2:0]   io_enq_req_1_bits_vpu_nf,
  input  [1:0]   io_enq_req_1_bits_vpu_veew,
  input          io_enq_req_1_bits_vpu_isExt,
  input          io_enq_req_1_bits_vpu_isNarrow,
  input          io_enq_req_1_bits_vpu_isDstMask,
  input          io_enq_req_1_bits_vpu_isOpMask,
  input          io_enq_req_1_bits_vpu_isDependOldvd,
  input          io_enq_req_1_bits_vpu_isWritePartVd,
  input  [6:0]   io_enq_req_1_bits_uopIdx,
  input          io_enq_req_1_bits_lastUop,
  input  [7:0]   io_enq_req_1_bits_psrc_0,
  input  [7:0]   io_enq_req_1_bits_psrc_1,
  input  [7:0]   io_enq_req_1_bits_psrc_2,
  input  [7:0]   io_enq_req_1_bits_psrc_3,
  input  [7:0]   io_enq_req_1_bits_psrc_4,
  input  [7:0]   io_enq_req_1_bits_pdest,
  input          io_enq_req_1_bits_robIdx_flag,
  input  [7:0]   io_enq_req_1_bits_robIdx_value,
  input          io_enq_req_1_bits_storeSetHit,
  input          io_enq_req_1_bits_waitForRobIdx_flag,
  input  [7:0]   io_enq_req_1_bits_waitForRobIdx_value,
  input          io_enq_req_1_bits_loadWaitBit,
  input          io_enq_req_1_bits_loadWaitStrict,
  input  [4:0]   io_enq_req_1_bits_numLsElem,
  input          io_enq_req_2_valid,
  input  [31:0]  io_enq_req_2_bits_instr,
  input          io_enq_req_2_bits_exceptionVec_0,
  input          io_enq_req_2_bits_exceptionVec_1,
  input          io_enq_req_2_bits_exceptionVec_2,
  input          io_enq_req_2_bits_exceptionVec_3,
  input          io_enq_req_2_bits_exceptionVec_4,
  input          io_enq_req_2_bits_exceptionVec_5,
  input          io_enq_req_2_bits_exceptionVec_6,
  input          io_enq_req_2_bits_exceptionVec_7,
  input          io_enq_req_2_bits_exceptionVec_8,
  input          io_enq_req_2_bits_exceptionVec_9,
  input          io_enq_req_2_bits_exceptionVec_10,
  input          io_enq_req_2_bits_exceptionVec_11,
  input          io_enq_req_2_bits_exceptionVec_12,
  input          io_enq_req_2_bits_exceptionVec_13,
  input          io_enq_req_2_bits_exceptionVec_14,
  input          io_enq_req_2_bits_exceptionVec_15,
  input          io_enq_req_2_bits_exceptionVec_16,
  input          io_enq_req_2_bits_exceptionVec_17,
  input          io_enq_req_2_bits_exceptionVec_18,
  input          io_enq_req_2_bits_exceptionVec_19,
  input          io_enq_req_2_bits_exceptionVec_20,
  input          io_enq_req_2_bits_exceptionVec_21,
  input          io_enq_req_2_bits_exceptionVec_22,
  input          io_enq_req_2_bits_exceptionVec_23,
  input          io_enq_req_2_bits_preDecodeInfo_isRVC,
  input          io_enq_req_2_bits_ftqPtr_flag,
  input  [5:0]   io_enq_req_2_bits_ftqPtr_value,
  input  [3:0]   io_enq_req_2_bits_ftqOffset,
  input  [3:0]   io_enq_req_2_bits_srcType_0,
  input  [3:0]   io_enq_req_2_bits_srcType_1,
  input  [3:0]   io_enq_req_2_bits_srcType_2,
  input  [3:0]   io_enq_req_2_bits_srcType_3,
  input  [3:0]   io_enq_req_2_bits_srcType_4,
  input  [34:0]  io_enq_req_2_bits_fuType,
  input  [8:0]   io_enq_req_2_bits_fuOpType,
  input          io_enq_req_2_bits_rfWen,
  input          io_enq_req_2_bits_fpWen,
  input          io_enq_req_2_bits_vecWen,
  input          io_enq_req_2_bits_v0Wen,
  input          io_enq_req_2_bits_vlWen,
  input  [3:0]   io_enq_req_2_bits_selImm,
  input  [31:0]  io_enq_req_2_bits_imm,
  input          io_enq_req_2_bits_fpu_wflags,
  input  [2:0]   io_enq_req_2_bits_fpu_rm,
  input          io_enq_req_2_bits_vpu_vma,
  input          io_enq_req_2_bits_vpu_vta,
  input  [1:0]   io_enq_req_2_bits_vpu_vsew,
  input  [2:0]   io_enq_req_2_bits_vpu_vlmul,
  input          io_enq_req_2_bits_vpu_vm,
  input  [7:0]   io_enq_req_2_bits_vpu_vstart,
  input          io_enq_req_2_bits_vpu_fpu_isFoldTo1_2,
  input          io_enq_req_2_bits_vpu_fpu_isFoldTo1_4,
  input          io_enq_req_2_bits_vpu_fpu_isFoldTo1_8,
  input  [127:0] io_enq_req_2_bits_vpu_vmask,
  input  [2:0]   io_enq_req_2_bits_vpu_nf,
  input  [1:0]   io_enq_req_2_bits_vpu_veew,
  input          io_enq_req_2_bits_vpu_isExt,
  input          io_enq_req_2_bits_vpu_isNarrow,
  input          io_enq_req_2_bits_vpu_isDstMask,
  input          io_enq_req_2_bits_vpu_isOpMask,
  input          io_enq_req_2_bits_vpu_isDependOldvd,
  input          io_enq_req_2_bits_vpu_isWritePartVd,
  input  [6:0]   io_enq_req_2_bits_uopIdx,
  input          io_enq_req_2_bits_lastUop,
  input  [7:0]   io_enq_req_2_bits_psrc_0,
  input  [7:0]   io_enq_req_2_bits_psrc_1,
  input  [7:0]   io_enq_req_2_bits_psrc_2,
  input  [7:0]   io_enq_req_2_bits_psrc_3,
  input  [7:0]   io_enq_req_2_bits_psrc_4,
  input  [7:0]   io_enq_req_2_bits_pdest,
  input          io_enq_req_2_bits_robIdx_flag,
  input  [7:0]   io_enq_req_2_bits_robIdx_value,
  input          io_enq_req_2_bits_storeSetHit,
  input          io_enq_req_2_bits_waitForRobIdx_flag,
  input  [7:0]   io_enq_req_2_bits_waitForRobIdx_value,
  input          io_enq_req_2_bits_loadWaitBit,
  input          io_enq_req_2_bits_loadWaitStrict,
  input  [4:0]   io_enq_req_2_bits_numLsElem,
  input          io_enq_req_3_valid,
  input  [31:0]  io_enq_req_3_bits_instr,
  input          io_enq_req_3_bits_exceptionVec_0,
  input          io_enq_req_3_bits_exceptionVec_1,
  input          io_enq_req_3_bits_exceptionVec_2,
  input          io_enq_req_3_bits_exceptionVec_3,
  input          io_enq_req_3_bits_exceptionVec_4,
  input          io_enq_req_3_bits_exceptionVec_5,
  input          io_enq_req_3_bits_exceptionVec_6,
  input          io_enq_req_3_bits_exceptionVec_7,
  input          io_enq_req_3_bits_exceptionVec_8,
  input          io_enq_req_3_bits_exceptionVec_9,
  input          io_enq_req_3_bits_exceptionVec_10,
  input          io_enq_req_3_bits_exceptionVec_11,
  input          io_enq_req_3_bits_exceptionVec_12,
  input          io_enq_req_3_bits_exceptionVec_13,
  input          io_enq_req_3_bits_exceptionVec_14,
  input          io_enq_req_3_bits_exceptionVec_15,
  input          io_enq_req_3_bits_exceptionVec_16,
  input          io_enq_req_3_bits_exceptionVec_17,
  input          io_enq_req_3_bits_exceptionVec_18,
  input          io_enq_req_3_bits_exceptionVec_19,
  input          io_enq_req_3_bits_exceptionVec_20,
  input          io_enq_req_3_bits_exceptionVec_21,
  input          io_enq_req_3_bits_exceptionVec_22,
  input          io_enq_req_3_bits_exceptionVec_23,
  input          io_enq_req_3_bits_preDecodeInfo_isRVC,
  input          io_enq_req_3_bits_ftqPtr_flag,
  input  [5:0]   io_enq_req_3_bits_ftqPtr_value,
  input  [3:0]   io_enq_req_3_bits_ftqOffset,
  input  [3:0]   io_enq_req_3_bits_srcType_0,
  input  [3:0]   io_enq_req_3_bits_srcType_1,
  input  [3:0]   io_enq_req_3_bits_srcType_2,
  input  [3:0]   io_enq_req_3_bits_srcType_3,
  input  [3:0]   io_enq_req_3_bits_srcType_4,
  input  [34:0]  io_enq_req_3_bits_fuType,
  input  [8:0]   io_enq_req_3_bits_fuOpType,
  input          io_enq_req_3_bits_rfWen,
  input          io_enq_req_3_bits_fpWen,
  input          io_enq_req_3_bits_vecWen,
  input          io_enq_req_3_bits_v0Wen,
  input          io_enq_req_3_bits_vlWen,
  input  [3:0]   io_enq_req_3_bits_selImm,
  input  [31:0]  io_enq_req_3_bits_imm,
  input          io_enq_req_3_bits_fpu_wflags,
  input  [2:0]   io_enq_req_3_bits_fpu_rm,
  input          io_enq_req_3_bits_vpu_vma,
  input          io_enq_req_3_bits_vpu_vta,
  input  [1:0]   io_enq_req_3_bits_vpu_vsew,
  input  [2:0]   io_enq_req_3_bits_vpu_vlmul,
  input          io_enq_req_3_bits_vpu_vm,
  input  [7:0]   io_enq_req_3_bits_vpu_vstart,
  input          io_enq_req_3_bits_vpu_fpu_isFoldTo1_2,
  input          io_enq_req_3_bits_vpu_fpu_isFoldTo1_4,
  input          io_enq_req_3_bits_vpu_fpu_isFoldTo1_8,
  input  [127:0] io_enq_req_3_bits_vpu_vmask,
  input  [2:0]   io_enq_req_3_bits_vpu_nf,
  input  [1:0]   io_enq_req_3_bits_vpu_veew,
  input          io_enq_req_3_bits_vpu_isExt,
  input          io_enq_req_3_bits_vpu_isNarrow,
  input          io_enq_req_3_bits_vpu_isDstMask,
  input          io_enq_req_3_bits_vpu_isOpMask,
  input          io_enq_req_3_bits_vpu_isDependOldvd,
  input          io_enq_req_3_bits_vpu_isWritePartVd,
  input  [6:0]   io_enq_req_3_bits_uopIdx,
  input          io_enq_req_3_bits_lastUop,
  input  [7:0]   io_enq_req_3_bits_psrc_0,
  input  [7:0]   io_enq_req_3_bits_psrc_1,
  input  [7:0]   io_enq_req_3_bits_psrc_2,
  input  [7:0]   io_enq_req_3_bits_psrc_3,
  input  [7:0]   io_enq_req_3_bits_psrc_4,
  input  [7:0]   io_enq_req_3_bits_pdest,
  input          io_enq_req_3_bits_robIdx_flag,
  input  [7:0]   io_enq_req_3_bits_robIdx_value,
  input          io_enq_req_3_bits_storeSetHit,
  input          io_enq_req_3_bits_waitForRobIdx_flag,
  input  [7:0]   io_enq_req_3_bits_waitForRobIdx_value,
  input          io_enq_req_3_bits_loadWaitBit,
  input          io_enq_req_3_bits_loadWaitStrict,
  input  [4:0]   io_enq_req_3_bits_numLsElem,
  input          io_enq_req_4_valid,
  input  [31:0]  io_enq_req_4_bits_instr,
  input          io_enq_req_4_bits_exceptionVec_0,
  input          io_enq_req_4_bits_exceptionVec_1,
  input          io_enq_req_4_bits_exceptionVec_2,
  input          io_enq_req_4_bits_exceptionVec_3,
  input          io_enq_req_4_bits_exceptionVec_4,
  input          io_enq_req_4_bits_exceptionVec_5,
  input          io_enq_req_4_bits_exceptionVec_6,
  input          io_enq_req_4_bits_exceptionVec_7,
  input          io_enq_req_4_bits_exceptionVec_8,
  input          io_enq_req_4_bits_exceptionVec_9,
  input          io_enq_req_4_bits_exceptionVec_10,
  input          io_enq_req_4_bits_exceptionVec_11,
  input          io_enq_req_4_bits_exceptionVec_12,
  input          io_enq_req_4_bits_exceptionVec_13,
  input          io_enq_req_4_bits_exceptionVec_14,
  input          io_enq_req_4_bits_exceptionVec_15,
  input          io_enq_req_4_bits_exceptionVec_16,
  input          io_enq_req_4_bits_exceptionVec_17,
  input          io_enq_req_4_bits_exceptionVec_18,
  input          io_enq_req_4_bits_exceptionVec_19,
  input          io_enq_req_4_bits_exceptionVec_20,
  input          io_enq_req_4_bits_exceptionVec_21,
  input          io_enq_req_4_bits_exceptionVec_22,
  input          io_enq_req_4_bits_exceptionVec_23,
  input          io_enq_req_4_bits_preDecodeInfo_isRVC,
  input          io_enq_req_4_bits_ftqPtr_flag,
  input  [5:0]   io_enq_req_4_bits_ftqPtr_value,
  input  [3:0]   io_enq_req_4_bits_ftqOffset,
  input  [3:0]   io_enq_req_4_bits_srcType_0,
  input  [3:0]   io_enq_req_4_bits_srcType_1,
  input  [3:0]   io_enq_req_4_bits_srcType_2,
  input  [3:0]   io_enq_req_4_bits_srcType_3,
  input  [3:0]   io_enq_req_4_bits_srcType_4,
  input  [34:0]  io_enq_req_4_bits_fuType,
  input  [8:0]   io_enq_req_4_bits_fuOpType,
  input          io_enq_req_4_bits_rfWen,
  input          io_enq_req_4_bits_fpWen,
  input          io_enq_req_4_bits_vecWen,
  input          io_enq_req_4_bits_v0Wen,
  input          io_enq_req_4_bits_vlWen,
  input  [3:0]   io_enq_req_4_bits_selImm,
  input  [31:0]  io_enq_req_4_bits_imm,
  input          io_enq_req_4_bits_fpu_wflags,
  input  [2:0]   io_enq_req_4_bits_fpu_rm,
  input          io_enq_req_4_bits_vpu_vma,
  input          io_enq_req_4_bits_vpu_vta,
  input  [1:0]   io_enq_req_4_bits_vpu_vsew,
  input  [2:0]   io_enq_req_4_bits_vpu_vlmul,
  input          io_enq_req_4_bits_vpu_vm,
  input  [7:0]   io_enq_req_4_bits_vpu_vstart,
  input          io_enq_req_4_bits_vpu_fpu_isFoldTo1_2,
  input          io_enq_req_4_bits_vpu_fpu_isFoldTo1_4,
  input          io_enq_req_4_bits_vpu_fpu_isFoldTo1_8,
  input  [127:0] io_enq_req_4_bits_vpu_vmask,
  input  [2:0]   io_enq_req_4_bits_vpu_nf,
  input  [1:0]   io_enq_req_4_bits_vpu_veew,
  input          io_enq_req_4_bits_vpu_isExt,
  input          io_enq_req_4_bits_vpu_isNarrow,
  input          io_enq_req_4_bits_vpu_isDstMask,
  input          io_enq_req_4_bits_vpu_isOpMask,
  input          io_enq_req_4_bits_vpu_isDependOldvd,
  input          io_enq_req_4_bits_vpu_isWritePartVd,
  input  [6:0]   io_enq_req_4_bits_uopIdx,
  input          io_enq_req_4_bits_lastUop,
  input  [7:0]   io_enq_req_4_bits_psrc_0,
  input  [7:0]   io_enq_req_4_bits_psrc_1,
  input  [7:0]   io_enq_req_4_bits_psrc_2,
  input  [7:0]   io_enq_req_4_bits_psrc_3,
  input  [7:0]   io_enq_req_4_bits_psrc_4,
  input  [7:0]   io_enq_req_4_bits_pdest,
  input          io_enq_req_4_bits_robIdx_flag,
  input  [7:0]   io_enq_req_4_bits_robIdx_value,
  input          io_enq_req_4_bits_storeSetHit,
  input          io_enq_req_4_bits_waitForRobIdx_flag,
  input  [7:0]   io_enq_req_4_bits_waitForRobIdx_value,
  input          io_enq_req_4_bits_loadWaitBit,
  input          io_enq_req_4_bits_loadWaitStrict,
  input  [4:0]   io_enq_req_4_bits_numLsElem,
  input          io_enq_req_5_valid,
  input  [31:0]  io_enq_req_5_bits_instr,
  input          io_enq_req_5_bits_exceptionVec_0,
  input          io_enq_req_5_bits_exceptionVec_1,
  input          io_enq_req_5_bits_exceptionVec_2,
  input          io_enq_req_5_bits_exceptionVec_3,
  input          io_enq_req_5_bits_exceptionVec_4,
  input          io_enq_req_5_bits_exceptionVec_5,
  input          io_enq_req_5_bits_exceptionVec_6,
  input          io_enq_req_5_bits_exceptionVec_7,
  input          io_enq_req_5_bits_exceptionVec_8,
  input          io_enq_req_5_bits_exceptionVec_9,
  input          io_enq_req_5_bits_exceptionVec_10,
  input          io_enq_req_5_bits_exceptionVec_11,
  input          io_enq_req_5_bits_exceptionVec_12,
  input          io_enq_req_5_bits_exceptionVec_13,
  input          io_enq_req_5_bits_exceptionVec_14,
  input          io_enq_req_5_bits_exceptionVec_15,
  input          io_enq_req_5_bits_exceptionVec_16,
  input          io_enq_req_5_bits_exceptionVec_17,
  input          io_enq_req_5_bits_exceptionVec_18,
  input          io_enq_req_5_bits_exceptionVec_19,
  input          io_enq_req_5_bits_exceptionVec_20,
  input          io_enq_req_5_bits_exceptionVec_21,
  input          io_enq_req_5_bits_exceptionVec_22,
  input          io_enq_req_5_bits_exceptionVec_23,
  input          io_enq_req_5_bits_preDecodeInfo_isRVC,
  input          io_enq_req_5_bits_ftqPtr_flag,
  input  [5:0]   io_enq_req_5_bits_ftqPtr_value,
  input  [3:0]   io_enq_req_5_bits_ftqOffset,
  input  [3:0]   io_enq_req_5_bits_srcType_0,
  input  [3:0]   io_enq_req_5_bits_srcType_1,
  input  [3:0]   io_enq_req_5_bits_srcType_2,
  input  [3:0]   io_enq_req_5_bits_srcType_3,
  input  [3:0]   io_enq_req_5_bits_srcType_4,
  input  [34:0]  io_enq_req_5_bits_fuType,
  input  [8:0]   io_enq_req_5_bits_fuOpType,
  input          io_enq_req_5_bits_rfWen,
  input          io_enq_req_5_bits_fpWen,
  input          io_enq_req_5_bits_vecWen,
  input          io_enq_req_5_bits_v0Wen,
  input          io_enq_req_5_bits_vlWen,
  input  [3:0]   io_enq_req_5_bits_selImm,
  input  [31:0]  io_enq_req_5_bits_imm,
  input          io_enq_req_5_bits_fpu_wflags,
  input  [2:0]   io_enq_req_5_bits_fpu_rm,
  input          io_enq_req_5_bits_vpu_vma,
  input          io_enq_req_5_bits_vpu_vta,
  input  [1:0]   io_enq_req_5_bits_vpu_vsew,
  input  [2:0]   io_enq_req_5_bits_vpu_vlmul,
  input          io_enq_req_5_bits_vpu_vm,
  input  [7:0]   io_enq_req_5_bits_vpu_vstart,
  input          io_enq_req_5_bits_vpu_fpu_isFoldTo1_2,
  input          io_enq_req_5_bits_vpu_fpu_isFoldTo1_4,
  input          io_enq_req_5_bits_vpu_fpu_isFoldTo1_8,
  input  [127:0] io_enq_req_5_bits_vpu_vmask,
  input  [2:0]   io_enq_req_5_bits_vpu_nf,
  input  [1:0]   io_enq_req_5_bits_vpu_veew,
  input          io_enq_req_5_bits_vpu_isExt,
  input          io_enq_req_5_bits_vpu_isNarrow,
  input          io_enq_req_5_bits_vpu_isDstMask,
  input          io_enq_req_5_bits_vpu_isOpMask,
  input          io_enq_req_5_bits_vpu_isDependOldvd,
  input          io_enq_req_5_bits_vpu_isWritePartVd,
  input  [6:0]   io_enq_req_5_bits_uopIdx,
  input          io_enq_req_5_bits_lastUop,
  input  [7:0]   io_enq_req_5_bits_psrc_0,
  input  [7:0]   io_enq_req_5_bits_psrc_1,
  input  [7:0]   io_enq_req_5_bits_psrc_2,
  input  [7:0]   io_enq_req_5_bits_psrc_3,
  input  [7:0]   io_enq_req_5_bits_psrc_4,
  input  [7:0]   io_enq_req_5_bits_pdest,
  input          io_enq_req_5_bits_robIdx_flag,
  input  [7:0]   io_enq_req_5_bits_robIdx_value,
  input          io_enq_req_5_bits_storeSetHit,
  input          io_enq_req_5_bits_waitForRobIdx_flag,
  input  [7:0]   io_enq_req_5_bits_waitForRobIdx_value,
  input          io_enq_req_5_bits_loadWaitBit,
  input          io_enq_req_5_bits_loadWaitStrict,
  input  [4:0]   io_enq_req_5_bits_numLsElem,
  input          io_deq_0_ready,
  output         io_deq_0_valid,
  output [3:0]   io_deq_0_bits_srcType_0,
  output [3:0]   io_deq_0_bits_srcType_1,
  output [3:0]   io_deq_0_bits_srcType_2,
  output [3:0]   io_deq_0_bits_srcType_3,
  output [3:0]   io_deq_0_bits_srcType_4,
  output [34:0]  io_deq_0_bits_fuType,
  output [8:0]   io_deq_0_bits_fuOpType,
  output         io_deq_0_bits_rfWen,
  output         io_deq_0_bits_fpWen,
  output         io_deq_0_bits_vecWen,
  output         io_deq_0_bits_v0Wen,
  output         io_deq_0_bits_vlWen,
  output [3:0]   io_deq_0_bits_selImm,
  output [31:0]  io_deq_0_bits_imm,
  output         io_deq_0_bits_fpu_wflags,
  output [2:0]   io_deq_0_bits_fpu_rm,
  output         io_deq_0_bits_vpu_vma,
  output         io_deq_0_bits_vpu_vta,
  output [1:0]   io_deq_0_bits_vpu_vsew,
  output [2:0]   io_deq_0_bits_vpu_vlmul,
  output         io_deq_0_bits_vpu_vm,
  output [7:0]   io_deq_0_bits_vpu_vstart,
  output         io_deq_0_bits_vpu_fpu_isFoldTo1_2,
  output         io_deq_0_bits_vpu_fpu_isFoldTo1_4,
  output         io_deq_0_bits_vpu_fpu_isFoldTo1_8,
  output         io_deq_0_bits_vpu_isExt,
  output         io_deq_0_bits_vpu_isNarrow,
  output         io_deq_0_bits_vpu_isDstMask,
  output         io_deq_0_bits_vpu_isOpMask,
  output         io_deq_0_bits_vpu_isDependOldvd,
  output         io_deq_0_bits_vpu_isWritePartVd,
  output [6:0]   io_deq_0_bits_uopIdx,
  output         io_deq_0_bits_lastUop,
  output [7:0]   io_deq_0_bits_psrc_0,
  output [7:0]   io_deq_0_bits_psrc_1,
  output [7:0]   io_deq_0_bits_psrc_2,
  output [7:0]   io_deq_0_bits_psrc_3,
  output [7:0]   io_deq_0_bits_psrc_4,
  output [7:0]   io_deq_0_bits_pdest,
  output         io_deq_0_bits_robIdx_flag,
  output [7:0]   io_deq_0_bits_robIdx_value,
  input          io_deq_1_ready,
  output         io_deq_1_valid,
  output [3:0]   io_deq_1_bits_srcType_0,
  output [3:0]   io_deq_1_bits_srcType_1,
  output [3:0]   io_deq_1_bits_srcType_2,
  output [3:0]   io_deq_1_bits_srcType_3,
  output [3:0]   io_deq_1_bits_srcType_4,
  output [34:0]  io_deq_1_bits_fuType,
  output [8:0]   io_deq_1_bits_fuOpType,
  output         io_deq_1_bits_rfWen,
  output         io_deq_1_bits_fpWen,
  output         io_deq_1_bits_vecWen,
  output         io_deq_1_bits_v0Wen,
  output         io_deq_1_bits_vlWen,
  output [3:0]   io_deq_1_bits_selImm,
  output [31:0]  io_deq_1_bits_imm,
  output         io_deq_1_bits_fpu_wflags,
  output [2:0]   io_deq_1_bits_fpu_rm,
  output         io_deq_1_bits_vpu_vma,
  output         io_deq_1_bits_vpu_vta,
  output [1:0]   io_deq_1_bits_vpu_vsew,
  output [2:0]   io_deq_1_bits_vpu_vlmul,
  output         io_deq_1_bits_vpu_vm,
  output [7:0]   io_deq_1_bits_vpu_vstart,
  output         io_deq_1_bits_vpu_fpu_isFoldTo1_2,
  output         io_deq_1_bits_vpu_fpu_isFoldTo1_4,
  output         io_deq_1_bits_vpu_fpu_isFoldTo1_8,
  output         io_deq_1_bits_vpu_isExt,
  output         io_deq_1_bits_vpu_isNarrow,
  output         io_deq_1_bits_vpu_isDstMask,
  output         io_deq_1_bits_vpu_isOpMask,
  output         io_deq_1_bits_vpu_isDependOldvd,
  output         io_deq_1_bits_vpu_isWritePartVd,
  output [6:0]   io_deq_1_bits_uopIdx,
  output         io_deq_1_bits_lastUop,
  output [7:0]   io_deq_1_bits_psrc_0,
  output [7:0]   io_deq_1_bits_psrc_1,
  output [7:0]   io_deq_1_bits_psrc_2,
  output [7:0]   io_deq_1_bits_psrc_3,
  output [7:0]   io_deq_1_bits_psrc_4,
  output [7:0]   io_deq_1_bits_pdest,
  output         io_deq_1_bits_robIdx_flag,
  output [7:0]   io_deq_1_bits_robIdx_value,
  input          io_deq_2_ready,
  output         io_deq_2_valid,
  output [3:0]   io_deq_2_bits_srcType_0,
  output [3:0]   io_deq_2_bits_srcType_1,
  output [3:0]   io_deq_2_bits_srcType_2,
  output [3:0]   io_deq_2_bits_srcType_3,
  output [3:0]   io_deq_2_bits_srcType_4,
  output [34:0]  io_deq_2_bits_fuType,
  output [8:0]   io_deq_2_bits_fuOpType,
  output         io_deq_2_bits_rfWen,
  output         io_deq_2_bits_fpWen,
  output         io_deq_2_bits_vecWen,
  output         io_deq_2_bits_v0Wen,
  output         io_deq_2_bits_vlWen,
  output [3:0]   io_deq_2_bits_selImm,
  output [31:0]  io_deq_2_bits_imm,
  output         io_deq_2_bits_fpu_wflags,
  output [2:0]   io_deq_2_bits_fpu_rm,
  output         io_deq_2_bits_vpu_vma,
  output         io_deq_2_bits_vpu_vta,
  output [1:0]   io_deq_2_bits_vpu_vsew,
  output [2:0]   io_deq_2_bits_vpu_vlmul,
  output         io_deq_2_bits_vpu_vm,
  output [7:0]   io_deq_2_bits_vpu_vstart,
  output         io_deq_2_bits_vpu_fpu_isFoldTo1_2,
  output         io_deq_2_bits_vpu_fpu_isFoldTo1_4,
  output         io_deq_2_bits_vpu_fpu_isFoldTo1_8,
  output         io_deq_2_bits_vpu_isExt,
  output         io_deq_2_bits_vpu_isNarrow,
  output         io_deq_2_bits_vpu_isDstMask,
  output         io_deq_2_bits_vpu_isOpMask,
  output         io_deq_2_bits_vpu_isDependOldvd,
  output         io_deq_2_bits_vpu_isWritePartVd,
  output [6:0]   io_deq_2_bits_uopIdx,
  output         io_deq_2_bits_lastUop,
  output [7:0]   io_deq_2_bits_psrc_0,
  output [7:0]   io_deq_2_bits_psrc_1,
  output [7:0]   io_deq_2_bits_psrc_2,
  output [7:0]   io_deq_2_bits_psrc_3,
  output [7:0]   io_deq_2_bits_psrc_4,
  output [7:0]   io_deq_2_bits_pdest,
  output         io_deq_2_bits_robIdx_flag,
  output [7:0]   io_deq_2_bits_robIdx_value,
  input          io_deq_3_ready,
  output         io_deq_3_valid,
  output [3:0]   io_deq_3_bits_srcType_0,
  output [3:0]   io_deq_3_bits_srcType_1,
  output [3:0]   io_deq_3_bits_srcType_2,
  output [3:0]   io_deq_3_bits_srcType_3,
  output [3:0]   io_deq_3_bits_srcType_4,
  output [34:0]  io_deq_3_bits_fuType,
  output [8:0]   io_deq_3_bits_fuOpType,
  output         io_deq_3_bits_rfWen,
  output         io_deq_3_bits_fpWen,
  output         io_deq_3_bits_vecWen,
  output         io_deq_3_bits_v0Wen,
  output         io_deq_3_bits_vlWen,
  output [3:0]   io_deq_3_bits_selImm,
  output [31:0]  io_deq_3_bits_imm,
  output         io_deq_3_bits_fpu_wflags,
  output [2:0]   io_deq_3_bits_fpu_rm,
  output         io_deq_3_bits_vpu_vma,
  output         io_deq_3_bits_vpu_vta,
  output [1:0]   io_deq_3_bits_vpu_vsew,
  output [2:0]   io_deq_3_bits_vpu_vlmul,
  output         io_deq_3_bits_vpu_vm,
  output [7:0]   io_deq_3_bits_vpu_vstart,
  output         io_deq_3_bits_vpu_fpu_isFoldTo1_2,
  output         io_deq_3_bits_vpu_fpu_isFoldTo1_4,
  output         io_deq_3_bits_vpu_fpu_isFoldTo1_8,
  output         io_deq_3_bits_vpu_isExt,
  output         io_deq_3_bits_vpu_isNarrow,
  output         io_deq_3_bits_vpu_isDstMask,
  output         io_deq_3_bits_vpu_isOpMask,
  output         io_deq_3_bits_vpu_isDependOldvd,
  output         io_deq_3_bits_vpu_isWritePartVd,
  output [6:0]   io_deq_3_bits_uopIdx,
  output         io_deq_3_bits_lastUop,
  output [7:0]   io_deq_3_bits_psrc_0,
  output [7:0]   io_deq_3_bits_psrc_1,
  output [7:0]   io_deq_3_bits_psrc_2,
  output [7:0]   io_deq_3_bits_psrc_3,
  output [7:0]   io_deq_3_bits_psrc_4,
  output [7:0]   io_deq_3_bits_pdest,
  output         io_deq_3_bits_robIdx_flag,
  output [7:0]   io_deq_3_bits_robIdx_value,
  input          io_deq_4_ready,
  output         io_deq_4_valid,
  output [3:0]   io_deq_4_bits_srcType_0,
  output [3:0]   io_deq_4_bits_srcType_1,
  output [3:0]   io_deq_4_bits_srcType_2,
  output [3:0]   io_deq_4_bits_srcType_3,
  output [3:0]   io_deq_4_bits_srcType_4,
  output [34:0]  io_deq_4_bits_fuType,
  output [8:0]   io_deq_4_bits_fuOpType,
  output         io_deq_4_bits_rfWen,
  output         io_deq_4_bits_fpWen,
  output         io_deq_4_bits_vecWen,
  output         io_deq_4_bits_v0Wen,
  output         io_deq_4_bits_vlWen,
  output [3:0]   io_deq_4_bits_selImm,
  output [31:0]  io_deq_4_bits_imm,
  output         io_deq_4_bits_fpu_wflags,
  output [2:0]   io_deq_4_bits_fpu_rm,
  output         io_deq_4_bits_vpu_vma,
  output         io_deq_4_bits_vpu_vta,
  output [1:0]   io_deq_4_bits_vpu_vsew,
  output [2:0]   io_deq_4_bits_vpu_vlmul,
  output         io_deq_4_bits_vpu_vm,
  output [7:0]   io_deq_4_bits_vpu_vstart,
  output         io_deq_4_bits_vpu_fpu_isFoldTo1_2,
  output         io_deq_4_bits_vpu_fpu_isFoldTo1_4,
  output         io_deq_4_bits_vpu_fpu_isFoldTo1_8,
  output         io_deq_4_bits_vpu_isExt,
  output         io_deq_4_bits_vpu_isNarrow,
  output         io_deq_4_bits_vpu_isDstMask,
  output         io_deq_4_bits_vpu_isOpMask,
  output         io_deq_4_bits_vpu_isDependOldvd,
  output         io_deq_4_bits_vpu_isWritePartVd,
  output [6:0]   io_deq_4_bits_uopIdx,
  output         io_deq_4_bits_lastUop,
  output [7:0]   io_deq_4_bits_psrc_0,
  output [7:0]   io_deq_4_bits_psrc_1,
  output [7:0]   io_deq_4_bits_psrc_2,
  output [7:0]   io_deq_4_bits_psrc_3,
  output [7:0]   io_deq_4_bits_psrc_4,
  output [7:0]   io_deq_4_bits_pdest,
  output         io_deq_4_bits_robIdx_flag,
  output [7:0]   io_deq_4_bits_robIdx_value,
  input          io_deq_5_ready,
  output         io_deq_5_valid,
  output [3:0]   io_deq_5_bits_srcType_0,
  output [3:0]   io_deq_5_bits_srcType_1,
  output [3:0]   io_deq_5_bits_srcType_2,
  output [3:0]   io_deq_5_bits_srcType_3,
  output [3:0]   io_deq_5_bits_srcType_4,
  output [34:0]  io_deq_5_bits_fuType,
  output [8:0]   io_deq_5_bits_fuOpType,
  output         io_deq_5_bits_rfWen,
  output         io_deq_5_bits_fpWen,
  output         io_deq_5_bits_vecWen,
  output         io_deq_5_bits_v0Wen,
  output         io_deq_5_bits_vlWen,
  output [3:0]   io_deq_5_bits_selImm,
  output [31:0]  io_deq_5_bits_imm,
  output         io_deq_5_bits_fpu_wflags,
  output [2:0]   io_deq_5_bits_fpu_rm,
  output         io_deq_5_bits_vpu_vma,
  output         io_deq_5_bits_vpu_vta,
  output [1:0]   io_deq_5_bits_vpu_vsew,
  output [2:0]   io_deq_5_bits_vpu_vlmul,
  output         io_deq_5_bits_vpu_vm,
  output [7:0]   io_deq_5_bits_vpu_vstart,
  output         io_deq_5_bits_vpu_fpu_isFoldTo1_2,
  output         io_deq_5_bits_vpu_fpu_isFoldTo1_4,
  output         io_deq_5_bits_vpu_fpu_isFoldTo1_8,
  output         io_deq_5_bits_vpu_isExt,
  output         io_deq_5_bits_vpu_isNarrow,
  output         io_deq_5_bits_vpu_isDstMask,
  output         io_deq_5_bits_vpu_isOpMask,
  output         io_deq_5_bits_vpu_isDependOldvd,
  output         io_deq_5_bits_vpu_isWritePartVd,
  output [6:0]   io_deq_5_bits_uopIdx,
  output         io_deq_5_bits_lastUop,
  output [7:0]   io_deq_5_bits_psrc_0,
  output [7:0]   io_deq_5_bits_psrc_1,
  output [7:0]   io_deq_5_bits_psrc_2,
  output [7:0]   io_deq_5_bits_psrc_3,
  output [7:0]   io_deq_5_bits_psrc_4,
  output [7:0]   io_deq_5_bits_pdest,
  output         io_deq_5_bits_robIdx_flag,
  output [7:0]   io_deq_5_bits_robIdx_value,
  input          io_redirect_valid,
  input          io_redirect_bits_robIdx_flag,
  input  [7:0]   io_redirect_bits_robIdx_value,
  input          io_redirect_bits_level,
  output [5:0]   io_perf_0_value,
  output [5:0]   io_perf_1_value,
  output [5:0]   io_perf_2_value,
  output [5:0]   io_perf_3_value,
  output [5:0]   io_perf_4_value,
  output [5:0]   io_perf_5_value,
  output [5:0]   io_perf_6_value,
  output [5:0]   io_perf_7_value
);

  wire             io_deq_5_valid_0;
  wire             io_deq_4_valid_0;
  wire             io_deq_3_valid_0;
  wire             io_deq_2_valid_0;
  wire             io_deq_1_valid_0;
  wire             io_deq_0_valid_0;
  wire [3:0]       _dataModule_io_rdata_6_srcType_0;
  wire [3:0]       _dataModule_io_rdata_6_srcType_1;
  wire [3:0]       _dataModule_io_rdata_6_srcType_2;
  wire [3:0]       _dataModule_io_rdata_6_srcType_3;
  wire [3:0]       _dataModule_io_rdata_6_srcType_4;
  wire [34:0]      _dataModule_io_rdata_6_fuType;
  wire [8:0]       _dataModule_io_rdata_6_fuOpType;
  wire             _dataModule_io_rdata_6_rfWen;
  wire             _dataModule_io_rdata_6_fpWen;
  wire             _dataModule_io_rdata_6_vecWen;
  wire             _dataModule_io_rdata_6_v0Wen;
  wire             _dataModule_io_rdata_6_vlWen;
  wire [3:0]       _dataModule_io_rdata_6_selImm;
  wire [31:0]      _dataModule_io_rdata_6_imm;
  wire             _dataModule_io_rdata_6_vpu_vma;
  wire             _dataModule_io_rdata_6_vpu_vta;
  wire [1:0]       _dataModule_io_rdata_6_vpu_vsew;
  wire [2:0]       _dataModule_io_rdata_6_vpu_vlmul;
  wire             _dataModule_io_rdata_6_vpu_vm;
  wire [7:0]       _dataModule_io_rdata_6_vpu_vstart;
  wire             _dataModule_io_rdata_6_vpu_fpu_isFoldTo1_2;
  wire             _dataModule_io_rdata_6_vpu_fpu_isFoldTo1_4;
  wire             _dataModule_io_rdata_6_vpu_fpu_isFoldTo1_8;
  wire             _dataModule_io_rdata_6_vpu_isExt;
  wire             _dataModule_io_rdata_6_vpu_isNarrow;
  wire             _dataModule_io_rdata_6_vpu_isDstMask;
  wire             _dataModule_io_rdata_6_vpu_isOpMask;
  wire             _dataModule_io_rdata_6_vpu_isDependOldvd;
  wire             _dataModule_io_rdata_6_vpu_isWritePartVd;
  wire [6:0]       _dataModule_io_rdata_6_uopIdx;
  wire             _dataModule_io_rdata_6_lastUop;
  wire [7:0]       _dataModule_io_rdata_6_psrc_0;
  wire [7:0]       _dataModule_io_rdata_6_psrc_1;
  wire [7:0]       _dataModule_io_rdata_6_psrc_2;
  wire [7:0]       _dataModule_io_rdata_6_psrc_3;
  wire [7:0]       _dataModule_io_rdata_6_psrc_4;
  wire [7:0]       _dataModule_io_rdata_6_pdest;
  wire             _dataModule_io_rdata_6_robIdx_flag;
  wire [7:0]       _dataModule_io_rdata_6_robIdx_value;
  wire [3:0]       _dataModule_io_rdata_7_srcType_0;
  wire [3:0]       _dataModule_io_rdata_7_srcType_1;
  wire [3:0]       _dataModule_io_rdata_7_srcType_2;
  wire [3:0]       _dataModule_io_rdata_7_srcType_3;
  wire [3:0]       _dataModule_io_rdata_7_srcType_4;
  wire [34:0]      _dataModule_io_rdata_7_fuType;
  wire [8:0]       _dataModule_io_rdata_7_fuOpType;
  wire             _dataModule_io_rdata_7_rfWen;
  wire             _dataModule_io_rdata_7_fpWen;
  wire             _dataModule_io_rdata_7_vecWen;
  wire             _dataModule_io_rdata_7_v0Wen;
  wire             _dataModule_io_rdata_7_vlWen;
  wire [3:0]       _dataModule_io_rdata_7_selImm;
  wire [31:0]      _dataModule_io_rdata_7_imm;
  wire             _dataModule_io_rdata_7_vpu_vma;
  wire             _dataModule_io_rdata_7_vpu_vta;
  wire [1:0]       _dataModule_io_rdata_7_vpu_vsew;
  wire [2:0]       _dataModule_io_rdata_7_vpu_vlmul;
  wire             _dataModule_io_rdata_7_vpu_vm;
  wire [7:0]       _dataModule_io_rdata_7_vpu_vstart;
  wire             _dataModule_io_rdata_7_vpu_fpu_isFoldTo1_2;
  wire             _dataModule_io_rdata_7_vpu_fpu_isFoldTo1_4;
  wire             _dataModule_io_rdata_7_vpu_fpu_isFoldTo1_8;
  wire             _dataModule_io_rdata_7_vpu_isExt;
  wire             _dataModule_io_rdata_7_vpu_isNarrow;
  wire             _dataModule_io_rdata_7_vpu_isDstMask;
  wire             _dataModule_io_rdata_7_vpu_isOpMask;
  wire             _dataModule_io_rdata_7_vpu_isDependOldvd;
  wire             _dataModule_io_rdata_7_vpu_isWritePartVd;
  wire [6:0]       _dataModule_io_rdata_7_uopIdx;
  wire             _dataModule_io_rdata_7_lastUop;
  wire [7:0]       _dataModule_io_rdata_7_psrc_0;
  wire [7:0]       _dataModule_io_rdata_7_psrc_1;
  wire [7:0]       _dataModule_io_rdata_7_psrc_2;
  wire [7:0]       _dataModule_io_rdata_7_psrc_3;
  wire [7:0]       _dataModule_io_rdata_7_psrc_4;
  wire [7:0]       _dataModule_io_rdata_7_pdest;
  wire             _dataModule_io_rdata_7_robIdx_flag;
  wire [7:0]       _dataModule_io_rdata_7_robIdx_value;
  wire [3:0]       _dataModule_io_rdata_8_srcType_0;
  wire [3:0]       _dataModule_io_rdata_8_srcType_1;
  wire [3:0]       _dataModule_io_rdata_8_srcType_2;
  wire [3:0]       _dataModule_io_rdata_8_srcType_3;
  wire [3:0]       _dataModule_io_rdata_8_srcType_4;
  wire [34:0]      _dataModule_io_rdata_8_fuType;
  wire [8:0]       _dataModule_io_rdata_8_fuOpType;
  wire             _dataModule_io_rdata_8_rfWen;
  wire             _dataModule_io_rdata_8_fpWen;
  wire             _dataModule_io_rdata_8_vecWen;
  wire             _dataModule_io_rdata_8_v0Wen;
  wire             _dataModule_io_rdata_8_vlWen;
  wire [3:0]       _dataModule_io_rdata_8_selImm;
  wire [31:0]      _dataModule_io_rdata_8_imm;
  wire             _dataModule_io_rdata_8_vpu_vma;
  wire             _dataModule_io_rdata_8_vpu_vta;
  wire [1:0]       _dataModule_io_rdata_8_vpu_vsew;
  wire [2:0]       _dataModule_io_rdata_8_vpu_vlmul;
  wire             _dataModule_io_rdata_8_vpu_vm;
  wire [7:0]       _dataModule_io_rdata_8_vpu_vstart;
  wire             _dataModule_io_rdata_8_vpu_fpu_isFoldTo1_2;
  wire             _dataModule_io_rdata_8_vpu_fpu_isFoldTo1_4;
  wire             _dataModule_io_rdata_8_vpu_fpu_isFoldTo1_8;
  wire             _dataModule_io_rdata_8_vpu_isExt;
  wire             _dataModule_io_rdata_8_vpu_isNarrow;
  wire             _dataModule_io_rdata_8_vpu_isDstMask;
  wire             _dataModule_io_rdata_8_vpu_isOpMask;
  wire             _dataModule_io_rdata_8_vpu_isDependOldvd;
  wire             _dataModule_io_rdata_8_vpu_isWritePartVd;
  wire [6:0]       _dataModule_io_rdata_8_uopIdx;
  wire             _dataModule_io_rdata_8_lastUop;
  wire [7:0]       _dataModule_io_rdata_8_psrc_0;
  wire [7:0]       _dataModule_io_rdata_8_psrc_1;
  wire [7:0]       _dataModule_io_rdata_8_psrc_2;
  wire [7:0]       _dataModule_io_rdata_8_psrc_3;
  wire [7:0]       _dataModule_io_rdata_8_psrc_4;
  wire [7:0]       _dataModule_io_rdata_8_pdest;
  wire             _dataModule_io_rdata_8_robIdx_flag;
  wire [7:0]       _dataModule_io_rdata_8_robIdx_value;
  wire [3:0]       _dataModule_io_rdata_9_srcType_0;
  wire [3:0]       _dataModule_io_rdata_9_srcType_1;
  wire [3:0]       _dataModule_io_rdata_9_srcType_2;
  wire [3:0]       _dataModule_io_rdata_9_srcType_3;
  wire [3:0]       _dataModule_io_rdata_9_srcType_4;
  wire [34:0]      _dataModule_io_rdata_9_fuType;
  wire [8:0]       _dataModule_io_rdata_9_fuOpType;
  wire             _dataModule_io_rdata_9_rfWen;
  wire             _dataModule_io_rdata_9_fpWen;
  wire             _dataModule_io_rdata_9_vecWen;
  wire             _dataModule_io_rdata_9_v0Wen;
  wire             _dataModule_io_rdata_9_vlWen;
  wire [3:0]       _dataModule_io_rdata_9_selImm;
  wire [31:0]      _dataModule_io_rdata_9_imm;
  wire             _dataModule_io_rdata_9_vpu_vma;
  wire             _dataModule_io_rdata_9_vpu_vta;
  wire [1:0]       _dataModule_io_rdata_9_vpu_vsew;
  wire [2:0]       _dataModule_io_rdata_9_vpu_vlmul;
  wire             _dataModule_io_rdata_9_vpu_vm;
  wire [7:0]       _dataModule_io_rdata_9_vpu_vstart;
  wire             _dataModule_io_rdata_9_vpu_fpu_isFoldTo1_2;
  wire             _dataModule_io_rdata_9_vpu_fpu_isFoldTo1_4;
  wire             _dataModule_io_rdata_9_vpu_fpu_isFoldTo1_8;
  wire             _dataModule_io_rdata_9_vpu_isExt;
  wire             _dataModule_io_rdata_9_vpu_isNarrow;
  wire             _dataModule_io_rdata_9_vpu_isDstMask;
  wire             _dataModule_io_rdata_9_vpu_isOpMask;
  wire             _dataModule_io_rdata_9_vpu_isDependOldvd;
  wire             _dataModule_io_rdata_9_vpu_isWritePartVd;
  wire [6:0]       _dataModule_io_rdata_9_uopIdx;
  wire             _dataModule_io_rdata_9_lastUop;
  wire [7:0]       _dataModule_io_rdata_9_psrc_0;
  wire [7:0]       _dataModule_io_rdata_9_psrc_1;
  wire [7:0]       _dataModule_io_rdata_9_psrc_2;
  wire [7:0]       _dataModule_io_rdata_9_psrc_3;
  wire [7:0]       _dataModule_io_rdata_9_psrc_4;
  wire [7:0]       _dataModule_io_rdata_9_pdest;
  wire             _dataModule_io_rdata_9_robIdx_flag;
  wire [7:0]       _dataModule_io_rdata_9_robIdx_value;
  wire [3:0]       _dataModule_io_rdata_10_srcType_0;
  wire [3:0]       _dataModule_io_rdata_10_srcType_1;
  wire [3:0]       _dataModule_io_rdata_10_srcType_2;
  wire [3:0]       _dataModule_io_rdata_10_srcType_3;
  wire [3:0]       _dataModule_io_rdata_10_srcType_4;
  wire [34:0]      _dataModule_io_rdata_10_fuType;
  wire [8:0]       _dataModule_io_rdata_10_fuOpType;
  wire             _dataModule_io_rdata_10_rfWen;
  wire             _dataModule_io_rdata_10_fpWen;
  wire             _dataModule_io_rdata_10_vecWen;
  wire             _dataModule_io_rdata_10_v0Wen;
  wire             _dataModule_io_rdata_10_vlWen;
  wire [3:0]       _dataModule_io_rdata_10_selImm;
  wire [31:0]      _dataModule_io_rdata_10_imm;
  wire             _dataModule_io_rdata_10_vpu_vma;
  wire             _dataModule_io_rdata_10_vpu_vta;
  wire [1:0]       _dataModule_io_rdata_10_vpu_vsew;
  wire [2:0]       _dataModule_io_rdata_10_vpu_vlmul;
  wire             _dataModule_io_rdata_10_vpu_vm;
  wire [7:0]       _dataModule_io_rdata_10_vpu_vstart;
  wire             _dataModule_io_rdata_10_vpu_fpu_isFoldTo1_2;
  wire             _dataModule_io_rdata_10_vpu_fpu_isFoldTo1_4;
  wire             _dataModule_io_rdata_10_vpu_fpu_isFoldTo1_8;
  wire             _dataModule_io_rdata_10_vpu_isExt;
  wire             _dataModule_io_rdata_10_vpu_isNarrow;
  wire             _dataModule_io_rdata_10_vpu_isDstMask;
  wire             _dataModule_io_rdata_10_vpu_isOpMask;
  wire             _dataModule_io_rdata_10_vpu_isDependOldvd;
  wire             _dataModule_io_rdata_10_vpu_isWritePartVd;
  wire [6:0]       _dataModule_io_rdata_10_uopIdx;
  wire             _dataModule_io_rdata_10_lastUop;
  wire [7:0]       _dataModule_io_rdata_10_psrc_0;
  wire [7:0]       _dataModule_io_rdata_10_psrc_1;
  wire [7:0]       _dataModule_io_rdata_10_psrc_2;
  wire [7:0]       _dataModule_io_rdata_10_psrc_3;
  wire [7:0]       _dataModule_io_rdata_10_psrc_4;
  wire [7:0]       _dataModule_io_rdata_10_pdest;
  wire             _dataModule_io_rdata_10_robIdx_flag;
  wire [7:0]       _dataModule_io_rdata_10_robIdx_value;
  wire [3:0]       _dataModule_io_rdata_11_srcType_0;
  wire [3:0]       _dataModule_io_rdata_11_srcType_1;
  wire [3:0]       _dataModule_io_rdata_11_srcType_2;
  wire [3:0]       _dataModule_io_rdata_11_srcType_3;
  wire [3:0]       _dataModule_io_rdata_11_srcType_4;
  wire [34:0]      _dataModule_io_rdata_11_fuType;
  wire [8:0]       _dataModule_io_rdata_11_fuOpType;
  wire             _dataModule_io_rdata_11_rfWen;
  wire             _dataModule_io_rdata_11_fpWen;
  wire             _dataModule_io_rdata_11_vecWen;
  wire             _dataModule_io_rdata_11_v0Wen;
  wire             _dataModule_io_rdata_11_vlWen;
  wire [3:0]       _dataModule_io_rdata_11_selImm;
  wire [31:0]      _dataModule_io_rdata_11_imm;
  wire             _dataModule_io_rdata_11_vpu_vma;
  wire             _dataModule_io_rdata_11_vpu_vta;
  wire [1:0]       _dataModule_io_rdata_11_vpu_vsew;
  wire [2:0]       _dataModule_io_rdata_11_vpu_vlmul;
  wire             _dataModule_io_rdata_11_vpu_vm;
  wire [7:0]       _dataModule_io_rdata_11_vpu_vstart;
  wire             _dataModule_io_rdata_11_vpu_fpu_isFoldTo1_2;
  wire             _dataModule_io_rdata_11_vpu_fpu_isFoldTo1_4;
  wire             _dataModule_io_rdata_11_vpu_fpu_isFoldTo1_8;
  wire             _dataModule_io_rdata_11_vpu_isExt;
  wire             _dataModule_io_rdata_11_vpu_isNarrow;
  wire             _dataModule_io_rdata_11_vpu_isDstMask;
  wire             _dataModule_io_rdata_11_vpu_isOpMask;
  wire             _dataModule_io_rdata_11_vpu_isDependOldvd;
  wire             _dataModule_io_rdata_11_vpu_isWritePartVd;
  wire [6:0]       _dataModule_io_rdata_11_uopIdx;
  wire             _dataModule_io_rdata_11_lastUop;
  wire [7:0]       _dataModule_io_rdata_11_psrc_0;
  wire [7:0]       _dataModule_io_rdata_11_psrc_1;
  wire [7:0]       _dataModule_io_rdata_11_psrc_2;
  wire [7:0]       _dataModule_io_rdata_11_psrc_3;
  wire [7:0]       _dataModule_io_rdata_11_psrc_4;
  wire [7:0]       _dataModule_io_rdata_11_pdest;
  wire             _dataModule_io_rdata_11_robIdx_flag;
  wire [7:0]       _dataModule_io_rdata_11_robIdx_value;
  reg              robIdxEntries_0_flag;
  reg  [7:0]       robIdxEntries_0_value;
  reg              robIdxEntries_1_flag;
  reg  [7:0]       robIdxEntries_1_value;
  reg              robIdxEntries_2_flag;
  reg  [7:0]       robIdxEntries_2_value;
  reg              robIdxEntries_3_flag;
  reg  [7:0]       robIdxEntries_3_value;
  reg              robIdxEntries_4_flag;
  reg  [7:0]       robIdxEntries_4_value;
  reg              robIdxEntries_5_flag;
  reg  [7:0]       robIdxEntries_5_value;
  reg              robIdxEntries_6_flag;
  reg  [7:0]       robIdxEntries_6_value;
  reg              robIdxEntries_7_flag;
  reg  [7:0]       robIdxEntries_7_value;
  reg              robIdxEntries_8_flag;
  reg  [7:0]       robIdxEntries_8_value;
  reg              robIdxEntries_9_flag;
  reg  [7:0]       robIdxEntries_9_value;
  reg              robIdxEntries_10_flag;
  reg  [7:0]       robIdxEntries_10_value;
  reg              robIdxEntries_11_flag;
  reg  [7:0]       robIdxEntries_11_value;
  reg              robIdxEntries_12_flag;
  reg  [7:0]       robIdxEntries_12_value;
  reg              robIdxEntries_13_flag;
  reg  [7:0]       robIdxEntries_13_value;
  reg              robIdxEntries_14_flag;
  reg  [7:0]       robIdxEntries_14_value;
  reg              robIdxEntries_15_flag;
  reg  [7:0]       robIdxEntries_15_value;
  reg              stateEntries_0;
  reg              stateEntries_1;
  reg              stateEntries_2;
  reg              stateEntries_3;
  reg              stateEntries_4;
  reg              stateEntries_5;
  reg              stateEntries_6;
  reg              stateEntries_7;
  reg              stateEntries_8;
  reg              stateEntries_9;
  reg              stateEntries_10;
  reg              stateEntries_11;
  reg              stateEntries_12;
  reg              stateEntries_13;
  reg              stateEntries_14;
  reg              stateEntries_15;
  reg              headPtr_0_flag;
  reg  [3:0]       shiftAmount;
  reg              headPtr_1_flag;
  reg  [3:0]       headPtr_1_value;
  reg              headPtr_2_flag;
  reg  [3:0]       headPtr_2_value;
  reg              headPtr_3_flag;
  reg  [3:0]       headPtr_3_value;
  reg              headPtr_4_flag;
  reg  [3:0]       headPtr_4_value;
  reg              headPtr_5_flag;
  reg  [3:0]       headPtr_5_value;
  reg              headPtr_6_flag;
  reg  [3:0]       headPtr_6_value;
  reg              headPtr_7_flag;
  reg  [3:0]       headPtr_7_value;
  reg              headPtr_8_flag;
  reg  [3:0]       headPtr_8_value;
  reg              headPtr_9_flag;
  reg  [3:0]       headPtr_9_value;
  reg              headPtr_10_flag;
  reg  [3:0]       headPtr_10_value;
  reg              headPtr_11_flag;
  reg  [3:0]       headPtr_11_value;
  reg  [15:0]      headPtrOH;
  reg              tailPtr_0_flag;
  reg  [3:0]       shiftAmount_1;
  reg              tailPtr_1_flag;
  reg  [3:0]       tailPtr_1_value;
  reg              tailPtr_2_flag;
  reg  [3:0]       tailPtr_2_value;
  reg              tailPtr_3_flag;
  reg  [3:0]       tailPtr_3_value;
  reg              tailPtr_4_flag;
  reg  [3:0]       tailPtr_4_value;
  reg              tailPtr_5_flag;
  reg  [3:0]       tailPtr_5_value;
  reg  [15:0]      tailPtrOH;
  reg              allowEnqueue;
  wire [1:0]       _GEN = {1'h0, io_enq_needAlloc_0};
  wire [1:0]       _GEN_0 = {1'h0, io_enq_needAlloc_1};
  wire [1:0]       _GEN_1 = {1'h0, io_enq_needAlloc_2};
  wire [1:0]       _numNeedAlloc_T_1 = 2'(_GEN_0 + _GEN_1);
  wire [2:0]       _GEN_2 = {2'h0, io_enq_needAlloc_0};
  wire [1:0]       _GEN_3 = {1'h0, io_enq_needAlloc_3};
  wire [2:0]       _GEN_4 = {1'h0, 2'(_GEN + _GEN_0)};
  wire [2:0]       enqOffset_4 = 3'(_GEN_4 + {1'h0, 2'(_GEN_1 + _GEN_3)});
  wire [1:0]       _GEN_5 = {1'h0, io_enq_needAlloc_4};
  wire [2:0]       enqOffset_5 = 3'(_GEN_4 + {1'h0, 2'(_GEN_1 + 2'(_GEN_3 + _GEN_5))});
  wire             validVec_0 = io_enq_req_0_valid & tailPtrOH[0];
  wire [7:0][15:0] _GEN_6 =
    {{tailPtrOH},
     {{tailPtrOH[9:0], tailPtrOH[15:10]}},
     {{tailPtrOH[10:0], tailPtrOH[15:11]}},
     {{tailPtrOH[11:0], tailPtrOH[15:12]}},
     {{tailPtrOH[12:0], tailPtrOH[15:13]}},
     {{tailPtrOH[13:0], tailPtrOH[15:14]}},
     {{tailPtrOH[14:0], tailPtrOH[15]}},
     {tailPtrOH}};
  wire             validVec_1 = io_enq_req_1_valid & _GEN_6[_GEN_2][0];
  wire             validVec_2 = io_enq_req_2_valid & _GEN_6[_GEN_4][0];
  wire [2:0]       _GEN_7 = {1'h0, 2'(_GEN + _numNeedAlloc_T_1)};
  wire             validVec_3 = io_enq_req_3_valid & _GEN_6[_GEN_7][0];
  wire             validVec_4 = io_enq_req_4_valid & _GEN_6[enqOffset_4][0];
  wire             validVec_5 = io_enq_req_5_valid & _GEN_6[enqOffset_5][0];
  wire             _GEN_8 =
    (|{validVec_5, validVec_4, validVec_3, validVec_2, validVec_1, validVec_0})
    & allowEnqueue;
  wire             validVec_0_1 = io_enq_req_0_valid & tailPtrOH[1];
  wire             validVec_1_1 = io_enq_req_1_valid & _GEN_6[_GEN_2][1];
  wire             validVec_2_1 = io_enq_req_2_valid & _GEN_6[_GEN_4][1];
  wire             validVec_3_1 = io_enq_req_3_valid & _GEN_6[_GEN_7][1];
  wire             validVec_4_1 = io_enq_req_4_valid & _GEN_6[enqOffset_4][1];
  wire             validVec_5_1 = io_enq_req_5_valid & _GEN_6[enqOffset_5][1];
  wire             _GEN_9 =
    (|{validVec_5_1,
       validVec_4_1,
       validVec_3_1,
       validVec_2_1,
       validVec_1_1,
       validVec_0_1}) & allowEnqueue;
  wire             validVec_0_2 = io_enq_req_0_valid & tailPtrOH[2];
  wire             validVec_1_2 = io_enq_req_1_valid & _GEN_6[_GEN_2][2];
  wire             validVec_2_2 = io_enq_req_2_valid & _GEN_6[_GEN_4][2];
  wire             validVec_3_2 = io_enq_req_3_valid & _GEN_6[_GEN_7][2];
  wire             validVec_4_2 = io_enq_req_4_valid & _GEN_6[enqOffset_4][2];
  wire             validVec_5_2 = io_enq_req_5_valid & _GEN_6[enqOffset_5][2];
  wire             _GEN_10 =
    (|{validVec_5_2,
       validVec_4_2,
       validVec_3_2,
       validVec_2_2,
       validVec_1_2,
       validVec_0_2}) & allowEnqueue;
  wire             validVec_0_3 = io_enq_req_0_valid & tailPtrOH[3];
  wire             validVec_1_3 = io_enq_req_1_valid & _GEN_6[_GEN_2][3];
  wire             validVec_2_3 = io_enq_req_2_valid & _GEN_6[_GEN_4][3];
  wire             validVec_3_3 = io_enq_req_3_valid & _GEN_6[_GEN_7][3];
  wire             validVec_4_3 = io_enq_req_4_valid & _GEN_6[enqOffset_4][3];
  wire             validVec_5_3 = io_enq_req_5_valid & _GEN_6[enqOffset_5][3];
  wire             _GEN_11 =
    (|{validVec_5_3,
       validVec_4_3,
       validVec_3_3,
       validVec_2_3,
       validVec_1_3,
       validVec_0_3}) & allowEnqueue;
  wire             validVec_0_4 = io_enq_req_0_valid & tailPtrOH[4];
  wire             validVec_1_4 = io_enq_req_1_valid & _GEN_6[_GEN_2][4];
  wire             validVec_2_4 = io_enq_req_2_valid & _GEN_6[_GEN_4][4];
  wire             validVec_3_4 = io_enq_req_3_valid & _GEN_6[_GEN_7][4];
  wire             validVec_4_4 = io_enq_req_4_valid & _GEN_6[enqOffset_4][4];
  wire             validVec_5_4 = io_enq_req_5_valid & _GEN_6[enqOffset_5][4];
  wire             _GEN_12 =
    (|{validVec_5_4,
       validVec_4_4,
       validVec_3_4,
       validVec_2_4,
       validVec_1_4,
       validVec_0_4}) & allowEnqueue;
  wire             validVec_0_5 = io_enq_req_0_valid & tailPtrOH[5];
  wire             validVec_1_5 = io_enq_req_1_valid & _GEN_6[_GEN_2][5];
  wire             validVec_2_5 = io_enq_req_2_valid & _GEN_6[_GEN_4][5];
  wire             validVec_3_5 = io_enq_req_3_valid & _GEN_6[_GEN_7][5];
  wire             validVec_4_5 = io_enq_req_4_valid & _GEN_6[enqOffset_4][5];
  wire             validVec_5_5 = io_enq_req_5_valid & _GEN_6[enqOffset_5][5];
  wire             _GEN_13 =
    (|{validVec_5_5,
       validVec_4_5,
       validVec_3_5,
       validVec_2_5,
       validVec_1_5,
       validVec_0_5}) & allowEnqueue;
  wire             validVec_0_6 = io_enq_req_0_valid & tailPtrOH[6];
  wire             validVec_1_6 = io_enq_req_1_valid & _GEN_6[_GEN_2][6];
  wire             validVec_2_6 = io_enq_req_2_valid & _GEN_6[_GEN_4][6];
  wire             validVec_3_6 = io_enq_req_3_valid & _GEN_6[_GEN_7][6];
  wire             validVec_4_6 = io_enq_req_4_valid & _GEN_6[enqOffset_4][6];
  wire             validVec_5_6 = io_enq_req_5_valid & _GEN_6[enqOffset_5][6];
  wire             _GEN_14 =
    (|{validVec_5_6,
       validVec_4_6,
       validVec_3_6,
       validVec_2_6,
       validVec_1_6,
       validVec_0_6}) & allowEnqueue;
  wire             validVec_0_7 = io_enq_req_0_valid & tailPtrOH[7];
  wire             validVec_1_7 = io_enq_req_1_valid & _GEN_6[_GEN_2][7];
  wire             validVec_2_7 = io_enq_req_2_valid & _GEN_6[_GEN_4][7];
  wire             validVec_3_7 = io_enq_req_3_valid & _GEN_6[_GEN_7][7];
  wire             validVec_4_7 = io_enq_req_4_valid & _GEN_6[enqOffset_4][7];
  wire             validVec_5_7 = io_enq_req_5_valid & _GEN_6[enqOffset_5][7];
  wire             _GEN_15 =
    (|{validVec_5_7,
       validVec_4_7,
       validVec_3_7,
       validVec_2_7,
       validVec_1_7,
       validVec_0_7}) & allowEnqueue;
  wire             validVec_0_8 = io_enq_req_0_valid & tailPtrOH[8];
  wire             validVec_1_8 = io_enq_req_1_valid & _GEN_6[_GEN_2][8];
  wire             validVec_2_8 = io_enq_req_2_valid & _GEN_6[_GEN_4][8];
  wire             validVec_3_8 = io_enq_req_3_valid & _GEN_6[_GEN_7][8];
  wire             validVec_4_8 = io_enq_req_4_valid & _GEN_6[enqOffset_4][8];
  wire             validVec_5_8 = io_enq_req_5_valid & _GEN_6[enqOffset_5][8];
  wire             _GEN_16 =
    (|{validVec_5_8,
       validVec_4_8,
       validVec_3_8,
       validVec_2_8,
       validVec_1_8,
       validVec_0_8}) & allowEnqueue;
  wire             validVec_0_9 = io_enq_req_0_valid & tailPtrOH[9];
  wire             validVec_1_9 = io_enq_req_1_valid & _GEN_6[_GEN_2][9];
  wire             validVec_2_9 = io_enq_req_2_valid & _GEN_6[_GEN_4][9];
  wire             validVec_3_9 = io_enq_req_3_valid & _GEN_6[_GEN_7][9];
  wire             validVec_4_9 = io_enq_req_4_valid & _GEN_6[enqOffset_4][9];
  wire             validVec_5_9 = io_enq_req_5_valid & _GEN_6[enqOffset_5][9];
  wire             _GEN_17 =
    (|{validVec_5_9,
       validVec_4_9,
       validVec_3_9,
       validVec_2_9,
       validVec_1_9,
       validVec_0_9}) & allowEnqueue;
  wire             validVec_0_10 = io_enq_req_0_valid & tailPtrOH[10];
  wire             validVec_1_10 = io_enq_req_1_valid & _GEN_6[_GEN_2][10];
  wire             validVec_2_10 = io_enq_req_2_valid & _GEN_6[_GEN_4][10];
  wire             validVec_3_10 = io_enq_req_3_valid & _GEN_6[_GEN_7][10];
  wire             validVec_4_10 = io_enq_req_4_valid & _GEN_6[enqOffset_4][10];
  wire             validVec_5_10 = io_enq_req_5_valid & _GEN_6[enqOffset_5][10];
  wire             _GEN_18 =
    (|{validVec_5_10,
       validVec_4_10,
       validVec_3_10,
       validVec_2_10,
       validVec_1_10,
       validVec_0_10}) & allowEnqueue;
  wire             validVec_0_11 = io_enq_req_0_valid & tailPtrOH[11];
  wire             validVec_1_11 = io_enq_req_1_valid & _GEN_6[_GEN_2][11];
  wire             validVec_2_11 = io_enq_req_2_valid & _GEN_6[_GEN_4][11];
  wire             validVec_3_11 = io_enq_req_3_valid & _GEN_6[_GEN_7][11];
  wire             validVec_4_11 = io_enq_req_4_valid & _GEN_6[enqOffset_4][11];
  wire             validVec_5_11 = io_enq_req_5_valid & _GEN_6[enqOffset_5][11];
  wire             _GEN_19 =
    (|{validVec_5_11,
       validVec_4_11,
       validVec_3_11,
       validVec_2_11,
       validVec_1_11,
       validVec_0_11}) & allowEnqueue;
  wire             validVec_0_12 = io_enq_req_0_valid & tailPtrOH[12];
  wire             validVec_1_12 = io_enq_req_1_valid & _GEN_6[_GEN_2][12];
  wire             validVec_2_12 = io_enq_req_2_valid & _GEN_6[_GEN_4][12];
  wire             validVec_3_12 = io_enq_req_3_valid & _GEN_6[_GEN_7][12];
  wire             validVec_4_12 = io_enq_req_4_valid & _GEN_6[enqOffset_4][12];
  wire             validVec_5_12 = io_enq_req_5_valid & _GEN_6[enqOffset_5][12];
  wire             _GEN_20 =
    (|{validVec_5_12,
       validVec_4_12,
       validVec_3_12,
       validVec_2_12,
       validVec_1_12,
       validVec_0_12}) & allowEnqueue;
  wire             validVec_0_13 = io_enq_req_0_valid & tailPtrOH[13];
  wire             validVec_1_13 = io_enq_req_1_valid & _GEN_6[_GEN_2][13];
  wire             validVec_2_13 = io_enq_req_2_valid & _GEN_6[_GEN_4][13];
  wire             validVec_3_13 = io_enq_req_3_valid & _GEN_6[_GEN_7][13];
  wire             validVec_4_13 = io_enq_req_4_valid & _GEN_6[enqOffset_4][13];
  wire             validVec_5_13 = io_enq_req_5_valid & _GEN_6[enqOffset_5][13];
  wire             _GEN_21 =
    (|{validVec_5_13,
       validVec_4_13,
       validVec_3_13,
       validVec_2_13,
       validVec_1_13,
       validVec_0_13}) & allowEnqueue;
  wire             validVec_0_14 = io_enq_req_0_valid & tailPtrOH[14];
  wire             validVec_1_14 = io_enq_req_1_valid & _GEN_6[_GEN_2][14];
  wire             validVec_2_14 = io_enq_req_2_valid & _GEN_6[_GEN_4][14];
  wire             validVec_3_14 = io_enq_req_3_valid & _GEN_6[_GEN_7][14];
  wire             validVec_4_14 = io_enq_req_4_valid & _GEN_6[enqOffset_4][14];
  wire             validVec_5_14 = io_enq_req_5_valid & _GEN_6[enqOffset_5][14];
  wire             _GEN_22 =
    (|{validVec_5_14,
       validVec_4_14,
       validVec_3_14,
       validVec_2_14,
       validVec_1_14,
       validVec_0_14}) & allowEnqueue;
  wire             validVec_0_15 = io_enq_req_0_valid & tailPtrOH[15];
  wire             validVec_1_15 = io_enq_req_1_valid & _GEN_6[_GEN_2][15];
  wire             validVec_2_15 = io_enq_req_2_valid & _GEN_6[_GEN_4][15];
  wire             validVec_3_15 = io_enq_req_3_valid & _GEN_6[_GEN_7][15];
  wire             validVec_4_15 = io_enq_req_4_valid & _GEN_6[enqOffset_4][15];
  wire             validVec_5_15 = io_enq_req_5_valid & _GEN_6[enqOffset_5][15];
  wire             _GEN_23 =
    (|{validVec_5_15,
       validVec_4_15,
       validVec_3_15,
       validVec_2_15,
       validVec_1_15,
       validVec_0_15}) & allowEnqueue;
  wire [7:0][3:0]  _GEN_24 =
    {{shiftAmount_1},
     {shiftAmount_1},
     {tailPtr_5_value},
     {tailPtr_4_value},
     {tailPtr_3_value},
     {tailPtr_2_value},
     {tailPtr_1_value},
     {shiftAmount_1}};
  wire             _perfEvents_T = io_deq_0_ready & io_deq_0_valid_0;
  wire             _perfEvents_T_1 = io_deq_1_ready & io_deq_1_valid_0;
  wire             _perfEvents_T_2 = io_deq_2_ready & io_deq_2_valid_0;
  wire             _perfEvents_T_3 = io_deq_3_ready & io_deq_3_valid_0;
  wire             _perfEvents_T_4 = io_deq_4_ready & io_deq_4_valid_0;
  wire             _perfEvents_T_5 = io_deq_5_ready & io_deq_5_valid_0;
  wire [4:0]       currentValidCounter =
    tailPtr_0_flag == headPtr_0_flag
      ? {1'h0, 4'(shiftAmount_1 - shiftAmount)}
      : 5'(5'({1'h0, shiftAmount_1} - 5'h10) - {1'h0, shiftAmount});
  wire [7:0]       _numDeqTryMask_T_1 = 8'h1 << currentValidCounter[2:0];
  wire [5:0]       numDeqTryMask =
    currentValidCounter > 5'h5 ? 6'h0 : _numDeqTryMask_T_1[5:0];
  wire             deqEnable_n_0 = ~_perfEvents_T | numDeqTryMask[0];
  wire [15:0]      _GEN_25 =
    {{stateEntries_15},
     {stateEntries_14},
     {stateEntries_13},
     {stateEntries_12},
     {stateEntries_11},
     {stateEntries_10},
     {stateEntries_9},
     {stateEntries_8},
     {stateEntries_7},
     {stateEntries_6},
     {stateEntries_5},
     {stateEntries_4},
     {stateEntries_3},
     {stateEntries_2},
     {stateEntries_1},
     {stateEntries_0}};
  wire             deqEnable_n_1 =
    ~_perfEvents_T_1 & _GEN_25[headPtr_1_value] | numDeqTryMask[1];
  wire             deqEnable_n_2 =
    ~_perfEvents_T_2 & _GEN_25[headPtr_2_value] | numDeqTryMask[2];
  wire             deqEnable_n_3 =
    ~_perfEvents_T_3 & _GEN_25[headPtr_3_value] | numDeqTryMask[3];
  wire             deqEnable_n_4 =
    ~_perfEvents_T_4 & _GEN_25[headPtr_4_value] | numDeqTryMask[4];
  wire             deqEnable_n_5 =
    ~_perfEvents_T_5 & _GEN_25[headPtr_5_value] | numDeqTryMask[5];
  wire [2:0]       numDeq =
    deqEnable_n_0
      ? 3'h0
      : deqEnable_n_1
          ? 3'h1
          : deqEnable_n_2
              ? 3'h2
              : deqEnable_n_3 ? 3'h3 : deqEnable_n_4 ? 3'h4 : deqEnable_n_5 ? 3'h5 : 3'h6;
  wire [4:0]       _GEN_26 = {2'h0, numDeq};
  wire [4:0]       _headPtrNext_0_new_ptr_T_1 =
    5'({headPtr_0_flag, shiftAmount} + _GEN_26);
  wire [4:0]       _headPtrNext_1_new_ptr_T_1 =
    5'({headPtr_1_flag, headPtr_1_value} + _GEN_26);
  wire [4:0]       _headPtrNext_2_new_ptr_T_1 =
    5'({headPtr_2_flag, headPtr_2_value} + _GEN_26);
  wire [4:0]       _headPtrNext_3_new_ptr_T_1 =
    5'({headPtr_3_flag, headPtr_3_value} + _GEN_26);
  wire [4:0]       _headPtrNext_4_new_ptr_T_1 =
    5'({headPtr_4_flag, headPtr_4_value} + _GEN_26);
  wire [4:0]       _headPtrNext_5_new_ptr_T_1 =
    5'({headPtr_5_flag, headPtr_5_value} + _GEN_26);
  wire [4:0]       _headPtrNext_6_new_ptr_T_1 =
    5'({headPtr_6_flag, headPtr_6_value} + _GEN_26);
  wire [4:0]       _headPtrNext_7_new_ptr_T_1 =
    5'({headPtr_7_flag, headPtr_7_value} + _GEN_26);
  wire [4:0]       _headPtrNext_8_new_ptr_T_1 =
    5'({headPtr_8_flag, headPtr_8_value} + _GEN_26);
  wire [4:0]       _headPtrNext_9_new_ptr_T_1 =
    5'({headPtr_9_flag, headPtr_9_value} + _GEN_26);
  wire [4:0]       _headPtrNext_10_new_ptr_T_1 =
    5'({headPtr_10_flag, headPtr_10_value} + _GEN_26);
  wire [4:0]       _headPtrNext_11_new_ptr_T_1 =
    5'({headPtr_11_flag, headPtr_11_value} + _GEN_26);
  wire             _deqData_5_T = deqEnable_n_1 | deqEnable_n_2;
  wire             _deqData_5_T_4 = deqEnable_n_3 | deqEnable_n_4;
  reg              lastCycleMisprediction_last_REG;
  wire [2:0]       numEnq =
    allowEnqueue
      ? 3'({1'h0,
            2'({1'h0, io_enq_req_0_valid}
               + 2'({1'h0, io_enq_req_1_valid} + {1'h0, io_enq_req_2_valid}))}
           + {1'h0,
              2'({1'h0, io_enq_req_3_valid}
                 + 2'({1'h0, io_enq_req_4_valid} + {1'h0, io_enq_req_5_valid}))})
      : 3'h0;
  reg              lastLastCycleMisprediction_last_REG;
  reg  [3:0]       deqData_0_srcType_0;
  reg  [3:0]       deqData_0_srcType_1;
  reg  [3:0]       deqData_0_srcType_2;
  reg  [3:0]       deqData_0_srcType_3;
  reg  [3:0]       deqData_0_srcType_4;
  reg  [34:0]      deqData_0_fuType;
  reg  [8:0]       deqData_0_fuOpType;
  reg              deqData_0_rfWen;
  reg              deqData_0_fpWen;
  reg              deqData_0_vecWen;
  reg              deqData_0_v0Wen;
  reg              deqData_0_vlWen;
  reg  [3:0]       deqData_0_selImm;
  reg  [31:0]      deqData_0_imm;
  reg              deqData_0_vpu_vma;
  reg              deqData_0_vpu_vta;
  reg  [1:0]       deqData_0_vpu_vsew;
  reg  [2:0]       deqData_0_vpu_vlmul;
  reg              deqData_0_vpu_vm;
  reg  [7:0]       deqData_0_vpu_vstart;
  reg              deqData_0_vpu_fpu_isFoldTo1_2;
  reg              deqData_0_vpu_fpu_isFoldTo1_4;
  reg              deqData_0_vpu_fpu_isFoldTo1_8;
  reg              deqData_0_vpu_isExt;
  reg              deqData_0_vpu_isNarrow;
  reg              deqData_0_vpu_isDstMask;
  reg              deqData_0_vpu_isOpMask;
  reg              deqData_0_vpu_isDependOldvd;
  reg              deqData_0_vpu_isWritePartVd;
  reg  [6:0]       deqData_0_uopIdx;
  reg              deqData_0_lastUop;
  reg  [7:0]       deqData_0_psrc_0;
  reg  [7:0]       deqData_0_psrc_1;
  reg  [7:0]       deqData_0_psrc_2;
  reg  [7:0]       deqData_0_psrc_3;
  reg  [7:0]       deqData_0_psrc_4;
  reg  [7:0]       deqData_0_pdest;
  reg              deqData_0_robIdx_flag;
  reg  [7:0]       deqData_0_robIdx_value;
  reg  [3:0]       deqData_1_srcType_0;
  reg  [3:0]       deqData_1_srcType_1;
  reg  [3:0]       deqData_1_srcType_2;
  reg  [3:0]       deqData_1_srcType_3;
  reg  [3:0]       deqData_1_srcType_4;
  reg  [34:0]      deqData_1_fuType;
  reg  [8:0]       deqData_1_fuOpType;
  reg              deqData_1_rfWen;
  reg              deqData_1_fpWen;
  reg              deqData_1_vecWen;
  reg              deqData_1_v0Wen;
  reg              deqData_1_vlWen;
  reg  [3:0]       deqData_1_selImm;
  reg  [31:0]      deqData_1_imm;
  reg              deqData_1_vpu_vma;
  reg              deqData_1_vpu_vta;
  reg  [1:0]       deqData_1_vpu_vsew;
  reg  [2:0]       deqData_1_vpu_vlmul;
  reg              deqData_1_vpu_vm;
  reg  [7:0]       deqData_1_vpu_vstart;
  reg              deqData_1_vpu_fpu_isFoldTo1_2;
  reg              deqData_1_vpu_fpu_isFoldTo1_4;
  reg              deqData_1_vpu_fpu_isFoldTo1_8;
  reg              deqData_1_vpu_isExt;
  reg              deqData_1_vpu_isNarrow;
  reg              deqData_1_vpu_isDstMask;
  reg              deqData_1_vpu_isOpMask;
  reg              deqData_1_vpu_isDependOldvd;
  reg              deqData_1_vpu_isWritePartVd;
  reg  [6:0]       deqData_1_uopIdx;
  reg              deqData_1_lastUop;
  reg  [7:0]       deqData_1_psrc_0;
  reg  [7:0]       deqData_1_psrc_1;
  reg  [7:0]       deqData_1_psrc_2;
  reg  [7:0]       deqData_1_psrc_3;
  reg  [7:0]       deqData_1_psrc_4;
  reg  [7:0]       deqData_1_pdest;
  reg              deqData_1_robIdx_flag;
  reg  [7:0]       deqData_1_robIdx_value;
  reg  [3:0]       deqData_2_srcType_0;
  reg  [3:0]       deqData_2_srcType_1;
  reg  [3:0]       deqData_2_srcType_2;
  reg  [3:0]       deqData_2_srcType_3;
  reg  [3:0]       deqData_2_srcType_4;
  reg  [34:0]      deqData_2_fuType;
  reg  [8:0]       deqData_2_fuOpType;
  reg              deqData_2_rfWen;
  reg              deqData_2_fpWen;
  reg              deqData_2_vecWen;
  reg              deqData_2_v0Wen;
  reg              deqData_2_vlWen;
  reg  [3:0]       deqData_2_selImm;
  reg  [31:0]      deqData_2_imm;
  reg              deqData_2_vpu_vma;
  reg              deqData_2_vpu_vta;
  reg  [1:0]       deqData_2_vpu_vsew;
  reg  [2:0]       deqData_2_vpu_vlmul;
  reg              deqData_2_vpu_vm;
  reg  [7:0]       deqData_2_vpu_vstart;
  reg              deqData_2_vpu_fpu_isFoldTo1_2;
  reg              deqData_2_vpu_fpu_isFoldTo1_4;
  reg              deqData_2_vpu_fpu_isFoldTo1_8;
  reg              deqData_2_vpu_isExt;
  reg              deqData_2_vpu_isNarrow;
  reg              deqData_2_vpu_isDstMask;
  reg              deqData_2_vpu_isOpMask;
  reg              deqData_2_vpu_isDependOldvd;
  reg              deqData_2_vpu_isWritePartVd;
  reg  [6:0]       deqData_2_uopIdx;
  reg              deqData_2_lastUop;
  reg  [7:0]       deqData_2_psrc_0;
  reg  [7:0]       deqData_2_psrc_1;
  reg  [7:0]       deqData_2_psrc_2;
  reg  [7:0]       deqData_2_psrc_3;
  reg  [7:0]       deqData_2_psrc_4;
  reg  [7:0]       deqData_2_pdest;
  reg              deqData_2_robIdx_flag;
  reg  [7:0]       deqData_2_robIdx_value;
  reg  [3:0]       deqData_3_srcType_0;
  reg  [3:0]       deqData_3_srcType_1;
  reg  [3:0]       deqData_3_srcType_2;
  reg  [3:0]       deqData_3_srcType_3;
  reg  [3:0]       deqData_3_srcType_4;
  reg  [34:0]      deqData_3_fuType;
  reg  [8:0]       deqData_3_fuOpType;
  reg              deqData_3_rfWen;
  reg              deqData_3_fpWen;
  reg              deqData_3_vecWen;
  reg              deqData_3_v0Wen;
  reg              deqData_3_vlWen;
  reg  [3:0]       deqData_3_selImm;
  reg  [31:0]      deqData_3_imm;
  reg              deqData_3_vpu_vma;
  reg              deqData_3_vpu_vta;
  reg  [1:0]       deqData_3_vpu_vsew;
  reg  [2:0]       deqData_3_vpu_vlmul;
  reg              deqData_3_vpu_vm;
  reg  [7:0]       deqData_3_vpu_vstart;
  reg              deqData_3_vpu_fpu_isFoldTo1_2;
  reg              deqData_3_vpu_fpu_isFoldTo1_4;
  reg              deqData_3_vpu_fpu_isFoldTo1_8;
  reg              deqData_3_vpu_isExt;
  reg              deqData_3_vpu_isNarrow;
  reg              deqData_3_vpu_isDstMask;
  reg              deqData_3_vpu_isOpMask;
  reg              deqData_3_vpu_isDependOldvd;
  reg              deqData_3_vpu_isWritePartVd;
  reg  [6:0]       deqData_3_uopIdx;
  reg              deqData_3_lastUop;
  reg  [7:0]       deqData_3_psrc_0;
  reg  [7:0]       deqData_3_psrc_1;
  reg  [7:0]       deqData_3_psrc_2;
  reg  [7:0]       deqData_3_psrc_3;
  reg  [7:0]       deqData_3_psrc_4;
  reg  [7:0]       deqData_3_pdest;
  reg              deqData_3_robIdx_flag;
  reg  [7:0]       deqData_3_robIdx_value;
  reg  [3:0]       deqData_4_srcType_0;
  reg  [3:0]       deqData_4_srcType_1;
  reg  [3:0]       deqData_4_srcType_2;
  reg  [3:0]       deqData_4_srcType_3;
  reg  [3:0]       deqData_4_srcType_4;
  reg  [34:0]      deqData_4_fuType;
  reg  [8:0]       deqData_4_fuOpType;
  reg              deqData_4_rfWen;
  reg              deqData_4_fpWen;
  reg              deqData_4_vecWen;
  reg              deqData_4_v0Wen;
  reg              deqData_4_vlWen;
  reg  [3:0]       deqData_4_selImm;
  reg  [31:0]      deqData_4_imm;
  reg              deqData_4_vpu_vma;
  reg              deqData_4_vpu_vta;
  reg  [1:0]       deqData_4_vpu_vsew;
  reg  [2:0]       deqData_4_vpu_vlmul;
  reg              deqData_4_vpu_vm;
  reg  [7:0]       deqData_4_vpu_vstart;
  reg              deqData_4_vpu_fpu_isFoldTo1_2;
  reg              deqData_4_vpu_fpu_isFoldTo1_4;
  reg              deqData_4_vpu_fpu_isFoldTo1_8;
  reg              deqData_4_vpu_isExt;
  reg              deqData_4_vpu_isNarrow;
  reg              deqData_4_vpu_isDstMask;
  reg              deqData_4_vpu_isOpMask;
  reg              deqData_4_vpu_isDependOldvd;
  reg              deqData_4_vpu_isWritePartVd;
  reg  [6:0]       deqData_4_uopIdx;
  reg              deqData_4_lastUop;
  reg  [7:0]       deqData_4_psrc_0;
  reg  [7:0]       deqData_4_psrc_1;
  reg  [7:0]       deqData_4_psrc_2;
  reg  [7:0]       deqData_4_psrc_3;
  reg  [7:0]       deqData_4_psrc_4;
  reg  [7:0]       deqData_4_pdest;
  reg              deqData_4_robIdx_flag;
  reg  [7:0]       deqData_4_robIdx_value;
  reg  [3:0]       deqData_5_srcType_0;
  reg  [3:0]       deqData_5_srcType_1;
  reg  [3:0]       deqData_5_srcType_2;
  reg  [3:0]       deqData_5_srcType_3;
  reg  [3:0]       deqData_5_srcType_4;
  reg  [34:0]      deqData_5_fuType;
  reg  [8:0]       deqData_5_fuOpType;
  reg              deqData_5_rfWen;
  reg              deqData_5_fpWen;
  reg              deqData_5_vecWen;
  reg              deqData_5_v0Wen;
  reg              deqData_5_vlWen;
  reg  [3:0]       deqData_5_selImm;
  reg  [31:0]      deqData_5_imm;
  reg              deqData_5_vpu_vma;
  reg              deqData_5_vpu_vta;
  reg  [1:0]       deqData_5_vpu_vsew;
  reg  [2:0]       deqData_5_vpu_vlmul;
  reg              deqData_5_vpu_vm;
  reg  [7:0]       deqData_5_vpu_vstart;
  reg              deqData_5_vpu_fpu_isFoldTo1_2;
  reg              deqData_5_vpu_fpu_isFoldTo1_4;
  reg              deqData_5_vpu_fpu_isFoldTo1_8;
  reg              deqData_5_vpu_isExt;
  reg              deqData_5_vpu_isNarrow;
  reg              deqData_5_vpu_isDstMask;
  reg              deqData_5_vpu_isOpMask;
  reg              deqData_5_vpu_isDependOldvd;
  reg              deqData_5_vpu_isWritePartVd;
  reg  [6:0]       deqData_5_uopIdx;
  reg              deqData_5_lastUop;
  reg  [7:0]       deqData_5_psrc_0;
  reg  [7:0]       deqData_5_psrc_1;
  reg  [7:0]       deqData_5_psrc_2;
  reg  [7:0]       deqData_5_psrc_3;
  reg  [7:0]       deqData_5_psrc_4;
  reg  [7:0]       deqData_5_pdest;
  reg              deqData_5_robIdx_flag;
  reg  [7:0]       deqData_5_robIdx_value;
  assign io_deq_0_valid_0 =
    (headPtrOH[0] & stateEntries_0 | headPtrOH[1] & stateEntries_1 | headPtrOH[2]
     & stateEntries_2 | headPtrOH[3] & stateEntries_3 | headPtrOH[4] & stateEntries_4
     | headPtrOH[5] & stateEntries_5 | headPtrOH[6] & stateEntries_6 | headPtrOH[7]
     & stateEntries_7 | headPtrOH[8] & stateEntries_8 | headPtrOH[9] & stateEntries_9
     | headPtrOH[10] & stateEntries_10 | headPtrOH[11] & stateEntries_11 | headPtrOH[12]
     & stateEntries_12 | headPtrOH[13] & stateEntries_13 | headPtrOH[14] & stateEntries_14
     | headPtrOH[15] & stateEntries_15) & ~lastCycleMisprediction_last_REG;
  assign io_deq_1_valid_0 =
    (headPtrOH[15] & stateEntries_0 | headPtrOH[0] & stateEntries_1 | headPtrOH[1]
     & stateEntries_2 | headPtrOH[2] & stateEntries_3 | headPtrOH[3] & stateEntries_4
     | headPtrOH[4] & stateEntries_5 | headPtrOH[5] & stateEntries_6 | headPtrOH[6]
     & stateEntries_7 | headPtrOH[7] & stateEntries_8 | headPtrOH[8] & stateEntries_9
     | headPtrOH[9] & stateEntries_10 | headPtrOH[10] & stateEntries_11 | headPtrOH[11]
     & stateEntries_12 | headPtrOH[12] & stateEntries_13 | headPtrOH[13] & stateEntries_14
     | headPtrOH[14] & stateEntries_15) & ~lastCycleMisprediction_last_REG;
  assign io_deq_2_valid_0 =
    (headPtrOH[14] & stateEntries_0 | headPtrOH[15] & stateEntries_1 | headPtrOH[0]
     & stateEntries_2 | headPtrOH[1] & stateEntries_3 | headPtrOH[2] & stateEntries_4
     | headPtrOH[3] & stateEntries_5 | headPtrOH[4] & stateEntries_6 | headPtrOH[5]
     & stateEntries_7 | headPtrOH[6] & stateEntries_8 | headPtrOH[7] & stateEntries_9
     | headPtrOH[8] & stateEntries_10 | headPtrOH[9] & stateEntries_11 | headPtrOH[10]
     & stateEntries_12 | headPtrOH[11] & stateEntries_13 | headPtrOH[12] & stateEntries_14
     | headPtrOH[13] & stateEntries_15) & ~lastCycleMisprediction_last_REG;
  assign io_deq_3_valid_0 =
    (headPtrOH[13] & stateEntries_0 | headPtrOH[14] & stateEntries_1 | headPtrOH[15]
     & stateEntries_2 | headPtrOH[0] & stateEntries_3 | headPtrOH[1] & stateEntries_4
     | headPtrOH[2] & stateEntries_5 | headPtrOH[3] & stateEntries_6 | headPtrOH[4]
     & stateEntries_7 | headPtrOH[5] & stateEntries_8 | headPtrOH[6] & stateEntries_9
     | headPtrOH[7] & stateEntries_10 | headPtrOH[8] & stateEntries_11 | headPtrOH[9]
     & stateEntries_12 | headPtrOH[10] & stateEntries_13 | headPtrOH[11] & stateEntries_14
     | headPtrOH[12] & stateEntries_15) & ~lastCycleMisprediction_last_REG;
  assign io_deq_4_valid_0 =
    (headPtrOH[12] & stateEntries_0 | headPtrOH[13] & stateEntries_1 | headPtrOH[14]
     & stateEntries_2 | headPtrOH[15] & stateEntries_3 | headPtrOH[0] & stateEntries_4
     | headPtrOH[1] & stateEntries_5 | headPtrOH[2] & stateEntries_6 | headPtrOH[3]
     & stateEntries_7 | headPtrOH[4] & stateEntries_8 | headPtrOH[5] & stateEntries_9
     | headPtrOH[6] & stateEntries_10 | headPtrOH[7] & stateEntries_11 | headPtrOH[8]
     & stateEntries_12 | headPtrOH[9] & stateEntries_13 | headPtrOH[10] & stateEntries_14
     | headPtrOH[11] & stateEntries_15) & ~lastCycleMisprediction_last_REG;
  assign io_deq_5_valid_0 =
    (headPtrOH[11] & stateEntries_0 | headPtrOH[12] & stateEntries_1 | headPtrOH[13]
     & stateEntries_2 | headPtrOH[14] & stateEntries_3 | headPtrOH[15] & stateEntries_4
     | headPtrOH[0] & stateEntries_5 | headPtrOH[1] & stateEntries_6 | headPtrOH[2]
     & stateEntries_7 | headPtrOH[3] & stateEntries_8 | headPtrOH[4] & stateEntries_9
     | headPtrOH[5] & stateEntries_10 | headPtrOH[6] & stateEntries_11 | headPtrOH[7]
     & stateEntries_12 | headPtrOH[8] & stateEntries_13 | headPtrOH[9] & stateEntries_14
     | headPtrOH[10] & stateEntries_15) & ~lastCycleMisprediction_last_REG;
  wire             _dataModule_io_ren_11_T = io_deq_0_valid_0 | io_deq_1_valid_0;
  reg  [4:0]       validEntries;
  reg  [2:0]       io_perf_0_value_REG;
  reg  [2:0]       io_perf_0_value_REG_1;
  reg  [2:0]       io_perf_1_value_REG;
  reg  [2:0]       io_perf_1_value_REG_1;
  reg  [2:0]       io_perf_2_value_REG;
  reg  [2:0]       io_perf_2_value_REG_1;
  reg              io_perf_3_value_REG;
  reg              io_perf_3_value_REG_1;
  reg              io_perf_4_value_REG;
  reg              io_perf_4_value_REG_1;
  reg              io_perf_5_value_REG;
  reg              io_perf_5_value_REG_1;
  reg              io_perf_6_value_REG;
  reg              io_perf_6_value_REG_1;
  reg              io_perf_7_value_REG;
  reg              io_perf_7_value_REG_1;
  wire [4:0]       _matrix_T_11 = {headPtr_0_flag, shiftAmount};
  wire [4:0]       _matrix_T_132 = {tailPtr_0_flag, shiftAmount_1};
  wire             enqMatchVec_0 = _matrix_T_132 == _matrix_T_11;
  wire             enqMatchVec_1 = {tailPtr_1_flag, tailPtr_1_value} == _matrix_T_11;
  wire             enqMatchVec_2 = {tailPtr_2_flag, tailPtr_2_value} == _matrix_T_11;
  wire             enqMatchVec_3 = {tailPtr_3_flag, tailPtr_3_value} == _matrix_T_11;
  wire             enqMatchVec_4 = {tailPtr_4_flag, tailPtr_4_value} == _matrix_T_11;
  wire             matrix_1_0 = _matrix_T_132 == {headPtr_1_flag, headPtr_1_value};
  wire             matrix_2_0 = _matrix_T_132 == {headPtr_2_flag, headPtr_2_value};
  wire             matrix_3_0 = _matrix_T_132 == {headPtr_3_flag, headPtr_3_value};
  wire             matrix_4_0 = _matrix_T_132 == {headPtr_4_flag, headPtr_4_value};
  wire             matrix_5_0 = _matrix_T_132 == {headPtr_5_flag, headPtr_5_value};
  wire             matrix_6_0 = _matrix_T_132 == {headPtr_6_flag, headPtr_6_value};
  wire             matrix_7_0 = _matrix_T_132 == {headPtr_7_flag, headPtr_7_value};
  wire             matrix_8_0 = _matrix_T_132 == {headPtr_8_flag, headPtr_8_value};
  wire             matrix_9_0 = _matrix_T_132 == {headPtr_9_flag, headPtr_9_value};
  wire             matrix_10_0 = _matrix_T_132 == {headPtr_10_flag, headPtr_10_value};
  wire             enqBypassEnVec_0_1 = io_enq_needAlloc_0 & matrix_1_0;
  wire [7:0]       _GEN_27 =
    {{matrix_1_0},
     {matrix_1_0},
     {enqMatchVec_4},
     {enqMatchVec_3},
     {enqMatchVec_2},
     {enqMatchVec_1},
     {enqMatchVec_0},
     {matrix_1_0}};
  wire             enqBypassEnVec_1_1 = io_enq_needAlloc_1 & _GEN_27[_GEN_2];
  wire             enqBypassEnVec_2_1 = io_enq_needAlloc_2 & _GEN_27[_GEN_4];
  wire             enqBypassEnVec_3_1 = io_enq_needAlloc_3 & _GEN_27[_GEN_7];
  wire             enqBypassEnVec_4_1 = io_enq_needAlloc_4 & _GEN_27[enqOffset_4];
  wire             enqBypassEnVec_5_1 = io_enq_needAlloc_5 & _GEN_27[enqOffset_5];
  wire             enqBypassEn_1 =
    allowEnqueue
    & (|{enqBypassEnVec_5_1,
         enqBypassEnVec_4_1,
         enqBypassEnVec_3_1,
         enqBypassEnVec_2_1,
         enqBypassEnVec_1_1,
         enqBypassEnVec_0_1});
  wire [7:0]       _enqBypassData_T_2441 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_robIdx_value : 8'h0);
  wire             _enqBypassData_T_2452 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1_1
    & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2_1 & io_enq_req_2_bits_robIdx_flag
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4_1
    & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5_1 & io_enq_req_5_bits_robIdx_flag;
  wire [7:0]       _enqBypassData_T_2507 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_pdest : 8'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_pdest : 8'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_pdest : 8'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_pdest : 8'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_pdest : 8'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_pdest : 8'h0);
  wire [7:0]       _enqBypassData_T_2518 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_psrc_0 : 8'h0);
  wire [7:0]       _enqBypassData_T_2529 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_psrc_1 : 8'h0);
  wire [7:0]       _enqBypassData_T_2540 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_psrc_2 : 8'h0);
  wire [7:0]       _enqBypassData_T_2551 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_psrc_3 : 8'h0);
  wire [7:0]       _enqBypassData_T_2562 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_psrc_4 : 8'h0);
  wire             _enqBypassData_T_2826 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1_1
    & io_enq_req_1_bits_lastUop | enqBypassEnVec_2_1 & io_enq_req_2_bits_lastUop
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4_1
    & io_enq_req_4_bits_lastUop | enqBypassEnVec_5_1 & io_enq_req_5_bits_lastUop;
  wire [6:0]       _enqBypassData_T_2859 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_uopIdx : 7'h0);
  wire             _enqBypassData_T_2903 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2_1
    & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3_1
    & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5_1
    & io_enq_req_5_bits_vpu_isWritePartVd;
  wire             _enqBypassData_T_2914 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2_1
    & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3_1
    & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5_1
    & io_enq_req_5_bits_vpu_isDependOldvd;
  wire             _enqBypassData_T_2936 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2_1 & io_enq_req_2_bits_vpu_isOpMask
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5_1
    & io_enq_req_5_bits_vpu_isOpMask;
  wire             _enqBypassData_T_2947 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2_1
    & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3_1
    & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5_1
    & io_enq_req_5_bits_vpu_isDstMask;
  wire             _enqBypassData_T_2958 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2_1 & io_enq_req_2_bits_vpu_isNarrow
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5_1
    & io_enq_req_5_bits_vpu_isNarrow;
  wire             _enqBypassData_T_2969 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2_1 & io_enq_req_2_bits_vpu_isExt
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5_1 & io_enq_req_5_bits_vpu_isExt;
  wire             _enqBypassData_T_3068 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2_1
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3_1
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5_1
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8;
  wire             _enqBypassData_T_3079 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2_1
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3_1
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5_1
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4;
  wire             _enqBypassData_T_3090 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2_1
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3_1
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5_1
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2;
  wire [7:0]       _enqBypassData_T_3156 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_vpu_vstart : 8'h0);
  wire             _enqBypassData_T_3167 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_1 & io_enq_req_2_bits_vpu_vm
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_1 & io_enq_req_5_bits_vpu_vm;
  wire [2:0]       _enqBypassData_T_3233 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_vpu_vlmul : 3'h0);
  wire [1:0]       _enqBypassData_T_3244 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_vpu_vsew : 2'h0);
  wire             _enqBypassData_T_3255 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2_1 & io_enq_req_2_bits_vpu_vta
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5_1 & io_enq_req_5_bits_vpu_vta;
  wire             _enqBypassData_T_3266 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2_1 & io_enq_req_2_bits_vpu_vma
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5_1 & io_enq_req_5_bits_vpu_vma;
  wire [31:0]      _enqBypassData_T_3442 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_imm : 32'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_imm : 32'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_imm : 32'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_imm : 32'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_imm : 32'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_imm : 32'h0);
  wire [3:0]       _enqBypassData_T_3453 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_selImm : 4'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_selImm : 4'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_selImm : 4'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_selImm : 4'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_selImm : 4'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_selImm : 4'h0);
  wire             _enqBypassData_T_3519 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_1 & io_enq_req_2_bits_vlWen
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_1 & io_enq_req_5_bits_vlWen;
  wire             _enqBypassData_T_3530 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_1
    & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_1 & io_enq_req_2_bits_v0Wen
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_1
    & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_1 & io_enq_req_5_bits_v0Wen;
  wire             _enqBypassData_T_3541 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_1
    & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_1 & io_enq_req_2_bits_vecWen
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_1
    & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_1 & io_enq_req_5_bits_vecWen;
  wire             _enqBypassData_T_3552 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_1
    & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_1 & io_enq_req_2_bits_fpWen
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_1
    & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_1 & io_enq_req_5_bits_fpWen;
  wire             _enqBypassData_T_3563 =
    enqBypassEnVec_0_1 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_1
    & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_1 & io_enq_req_2_bits_rfWen
    | enqBypassEnVec_3_1 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_1
    & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_1 & io_enq_req_5_bits_rfWen;
  wire [8:0]       _enqBypassData_T_3574 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_fuOpType : 9'h0);
  wire [34:0]      _enqBypassData_T_3585 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_fuType : 35'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_fuType : 35'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_fuType : 35'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_fuType : 35'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_fuType : 35'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_fuType : 35'h0);
  wire [3:0]       _enqBypassData_T_3607 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_srcType_0 : 4'h0);
  wire [3:0]       _enqBypassData_T_3618 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_srcType_1 : 4'h0);
  wire [3:0]       _enqBypassData_T_3629 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_srcType_2 : 4'h0);
  wire [3:0]       _enqBypassData_T_3640 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_srcType_3 : 4'h0);
  wire [3:0]       _enqBypassData_T_3651 =
    (enqBypassEnVec_0_1 ? io_enq_req_0_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_1_1 ? io_enq_req_1_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_2_1 ? io_enq_req_2_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_3_1 ? io_enq_req_3_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_4_1 ? io_enq_req_4_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_5_1 ? io_enq_req_5_bits_srcType_4 : 4'h0);
  wire             enqBypassEnVec_0_2 = io_enq_needAlloc_0 & matrix_2_0;
  wire [7:0]       _GEN_28 =
    {{matrix_2_0},
     {matrix_2_0},
     {enqMatchVec_3},
     {enqMatchVec_2},
     {enqMatchVec_1},
     {enqMatchVec_0},
     {matrix_1_0},
     {matrix_2_0}};
  wire             enqBypassEnVec_1_2 = io_enq_needAlloc_1 & _GEN_28[_GEN_2];
  wire             enqBypassEnVec_2_2 = io_enq_needAlloc_2 & _GEN_28[_GEN_4];
  wire             enqBypassEnVec_3_2 = io_enq_needAlloc_3 & _GEN_28[_GEN_7];
  wire             enqBypassEnVec_4_2 = io_enq_needAlloc_4 & _GEN_28[enqOffset_4];
  wire             enqBypassEnVec_5_2 = io_enq_needAlloc_5 & _GEN_28[enqOffset_5];
  wire             enqBypassEn_2 =
    allowEnqueue
    & (|{enqBypassEnVec_5_2,
         enqBypassEnVec_4_2,
         enqBypassEnVec_3_2,
         enqBypassEnVec_2_2,
         enqBypassEnVec_1_2,
         enqBypassEnVec_0_2});
  wire [7:0]       _enqBypassData_T_4564 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_robIdx_value : 8'h0);
  wire             _enqBypassData_T_4575 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1_2
    & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2_2 & io_enq_req_2_bits_robIdx_flag
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4_2
    & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5_2 & io_enq_req_5_bits_robIdx_flag;
  wire [7:0]       _enqBypassData_T_4630 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_pdest : 8'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_pdest : 8'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_pdest : 8'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_pdest : 8'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_pdest : 8'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_pdest : 8'h0);
  wire [7:0]       _enqBypassData_T_4641 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_psrc_0 : 8'h0);
  wire [7:0]       _enqBypassData_T_4652 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_psrc_1 : 8'h0);
  wire [7:0]       _enqBypassData_T_4663 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_psrc_2 : 8'h0);
  wire [7:0]       _enqBypassData_T_4674 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_psrc_3 : 8'h0);
  wire [7:0]       _enqBypassData_T_4685 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_psrc_4 : 8'h0);
  wire             _enqBypassData_T_4949 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1_2
    & io_enq_req_1_bits_lastUop | enqBypassEnVec_2_2 & io_enq_req_2_bits_lastUop
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4_2
    & io_enq_req_4_bits_lastUop | enqBypassEnVec_5_2 & io_enq_req_5_bits_lastUop;
  wire [6:0]       _enqBypassData_T_4982 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_uopIdx : 7'h0);
  wire             _enqBypassData_T_5026 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2_2
    & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3_2
    & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5_2
    & io_enq_req_5_bits_vpu_isWritePartVd;
  wire             _enqBypassData_T_5037 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2_2
    & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3_2
    & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5_2
    & io_enq_req_5_bits_vpu_isDependOldvd;
  wire             _enqBypassData_T_5059 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2_2 & io_enq_req_2_bits_vpu_isOpMask
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5_2
    & io_enq_req_5_bits_vpu_isOpMask;
  wire             _enqBypassData_T_5070 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2_2
    & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3_2
    & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5_2
    & io_enq_req_5_bits_vpu_isDstMask;
  wire             _enqBypassData_T_5081 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2_2 & io_enq_req_2_bits_vpu_isNarrow
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5_2
    & io_enq_req_5_bits_vpu_isNarrow;
  wire             _enqBypassData_T_5092 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2_2 & io_enq_req_2_bits_vpu_isExt
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5_2 & io_enq_req_5_bits_vpu_isExt;
  wire             _enqBypassData_T_5191 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2_2
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3_2
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5_2
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8;
  wire             _enqBypassData_T_5202 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2_2
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3_2
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5_2
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4;
  wire             _enqBypassData_T_5213 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2_2
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3_2
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5_2
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2;
  wire [7:0]       _enqBypassData_T_5279 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_vpu_vstart : 8'h0);
  wire             _enqBypassData_T_5290 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_2 & io_enq_req_2_bits_vpu_vm
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_2 & io_enq_req_5_bits_vpu_vm;
  wire [2:0]       _enqBypassData_T_5356 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_vpu_vlmul : 3'h0);
  wire [1:0]       _enqBypassData_T_5367 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_vpu_vsew : 2'h0);
  wire             _enqBypassData_T_5378 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2_2 & io_enq_req_2_bits_vpu_vta
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5_2 & io_enq_req_5_bits_vpu_vta;
  wire             _enqBypassData_T_5389 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2_2 & io_enq_req_2_bits_vpu_vma
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5_2 & io_enq_req_5_bits_vpu_vma;
  wire [31:0]      _enqBypassData_T_5565 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_imm : 32'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_imm : 32'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_imm : 32'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_imm : 32'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_imm : 32'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_imm : 32'h0);
  wire [3:0]       _enqBypassData_T_5576 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_selImm : 4'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_selImm : 4'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_selImm : 4'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_selImm : 4'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_selImm : 4'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_selImm : 4'h0);
  wire             _enqBypassData_T_5642 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_2 & io_enq_req_2_bits_vlWen
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_2 & io_enq_req_5_bits_vlWen;
  wire             _enqBypassData_T_5653 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_2
    & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_2 & io_enq_req_2_bits_v0Wen
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_2
    & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_2 & io_enq_req_5_bits_v0Wen;
  wire             _enqBypassData_T_5664 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_2
    & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_2 & io_enq_req_2_bits_vecWen
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_2
    & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_2 & io_enq_req_5_bits_vecWen;
  wire             _enqBypassData_T_5675 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_2
    & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_2 & io_enq_req_2_bits_fpWen
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_2
    & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_2 & io_enq_req_5_bits_fpWen;
  wire             _enqBypassData_T_5686 =
    enqBypassEnVec_0_2 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_2
    & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_2 & io_enq_req_2_bits_rfWen
    | enqBypassEnVec_3_2 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_2
    & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_2 & io_enq_req_5_bits_rfWen;
  wire [8:0]       _enqBypassData_T_5697 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_fuOpType : 9'h0);
  wire [34:0]      _enqBypassData_T_5708 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_fuType : 35'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_fuType : 35'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_fuType : 35'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_fuType : 35'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_fuType : 35'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_fuType : 35'h0);
  wire [3:0]       _enqBypassData_T_5730 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_srcType_0 : 4'h0);
  wire [3:0]       _enqBypassData_T_5741 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_srcType_1 : 4'h0);
  wire [3:0]       _enqBypassData_T_5752 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_srcType_2 : 4'h0);
  wire [3:0]       _enqBypassData_T_5763 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_srcType_3 : 4'h0);
  wire [3:0]       _enqBypassData_T_5774 =
    (enqBypassEnVec_0_2 ? io_enq_req_0_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_1_2 ? io_enq_req_1_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_2_2 ? io_enq_req_2_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_3_2 ? io_enq_req_3_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_4_2 ? io_enq_req_4_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_5_2 ? io_enq_req_5_bits_srcType_4 : 4'h0);
  wire [3:0]       nextStepData_2_srcType_0 =
    enqBypassEn_2 ? _enqBypassData_T_5730 : deqData_2_srcType_0;
  wire [3:0]       nextStepData_2_srcType_1 =
    enqBypassEn_2 ? _enqBypassData_T_5741 : deqData_2_srcType_1;
  wire [3:0]       nextStepData_2_srcType_2 =
    enqBypassEn_2 ? _enqBypassData_T_5752 : deqData_2_srcType_2;
  wire [3:0]       nextStepData_2_srcType_3 =
    enqBypassEn_2 ? _enqBypassData_T_5763 : deqData_2_srcType_3;
  wire [3:0]       nextStepData_2_srcType_4 =
    enqBypassEn_2 ? _enqBypassData_T_5774 : deqData_2_srcType_4;
  wire [34:0]      nextStepData_2_fuType =
    enqBypassEn_2 ? _enqBypassData_T_5708 : deqData_2_fuType;
  wire [8:0]       nextStepData_2_fuOpType =
    enqBypassEn_2 ? _enqBypassData_T_5697 : deqData_2_fuOpType;
  wire             nextStepData_2_rfWen =
    enqBypassEn_2 ? _enqBypassData_T_5686 : deqData_2_rfWen;
  wire             nextStepData_2_fpWen =
    enqBypassEn_2 ? _enqBypassData_T_5675 : deqData_2_fpWen;
  wire             nextStepData_2_vecWen =
    enqBypassEn_2 ? _enqBypassData_T_5664 : deqData_2_vecWen;
  wire             nextStepData_2_v0Wen =
    enqBypassEn_2 ? _enqBypassData_T_5653 : deqData_2_v0Wen;
  wire             nextStepData_2_vlWen =
    enqBypassEn_2 ? _enqBypassData_T_5642 : deqData_2_vlWen;
  wire [3:0]       nextStepData_2_selImm =
    enqBypassEn_2 ? _enqBypassData_T_5576 : deqData_2_selImm;
  wire [31:0]      nextStepData_2_imm =
    enqBypassEn_2 ? _enqBypassData_T_5565 : deqData_2_imm;
  wire             nextStepData_2_vpu_vma =
    enqBypassEn_2 ? _enqBypassData_T_5389 : deqData_2_vpu_vma;
  wire             nextStepData_2_vpu_vta =
    enqBypassEn_2 ? _enqBypassData_T_5378 : deqData_2_vpu_vta;
  wire [1:0]       nextStepData_2_vpu_vsew =
    enqBypassEn_2 ? _enqBypassData_T_5367 : deqData_2_vpu_vsew;
  wire [2:0]       nextStepData_2_vpu_vlmul =
    enqBypassEn_2 ? _enqBypassData_T_5356 : deqData_2_vpu_vlmul;
  wire             nextStepData_2_vpu_vm =
    enqBypassEn_2 ? _enqBypassData_T_5290 : deqData_2_vpu_vm;
  wire [7:0]       nextStepData_2_vpu_vstart =
    enqBypassEn_2 ? _enqBypassData_T_5279 : deqData_2_vpu_vstart;
  wire             nextStepData_2_vpu_fpu_isFoldTo1_2 =
    enqBypassEn_2 ? _enqBypassData_T_5213 : deqData_2_vpu_fpu_isFoldTo1_2;
  wire             nextStepData_2_vpu_fpu_isFoldTo1_4 =
    enqBypassEn_2 ? _enqBypassData_T_5202 : deqData_2_vpu_fpu_isFoldTo1_4;
  wire             nextStepData_2_vpu_fpu_isFoldTo1_8 =
    enqBypassEn_2 ? _enqBypassData_T_5191 : deqData_2_vpu_fpu_isFoldTo1_8;
  wire             nextStepData_2_vpu_isExt =
    enqBypassEn_2 ? _enqBypassData_T_5092 : deqData_2_vpu_isExt;
  wire             nextStepData_2_vpu_isNarrow =
    enqBypassEn_2 ? _enqBypassData_T_5081 : deqData_2_vpu_isNarrow;
  wire             nextStepData_2_vpu_isDstMask =
    enqBypassEn_2 ? _enqBypassData_T_5070 : deqData_2_vpu_isDstMask;
  wire             nextStepData_2_vpu_isOpMask =
    enqBypassEn_2 ? _enqBypassData_T_5059 : deqData_2_vpu_isOpMask;
  wire             nextStepData_2_vpu_isDependOldvd =
    enqBypassEn_2 ? _enqBypassData_T_5037 : deqData_2_vpu_isDependOldvd;
  wire             nextStepData_2_vpu_isWritePartVd =
    enqBypassEn_2 ? _enqBypassData_T_5026 : deqData_2_vpu_isWritePartVd;
  wire [6:0]       nextStepData_2_uopIdx =
    enqBypassEn_2 ? _enqBypassData_T_4982 : deqData_2_uopIdx;
  wire             nextStepData_2_lastUop =
    enqBypassEn_2 ? _enqBypassData_T_4949 : deqData_2_lastUop;
  wire [7:0]       nextStepData_2_psrc_0 =
    enqBypassEn_2 ? _enqBypassData_T_4641 : deqData_2_psrc_0;
  wire [7:0]       nextStepData_2_psrc_1 =
    enqBypassEn_2 ? _enqBypassData_T_4652 : deqData_2_psrc_1;
  wire [7:0]       nextStepData_2_psrc_2 =
    enqBypassEn_2 ? _enqBypassData_T_4663 : deqData_2_psrc_2;
  wire [7:0]       nextStepData_2_psrc_3 =
    enqBypassEn_2 ? _enqBypassData_T_4674 : deqData_2_psrc_3;
  wire [7:0]       nextStepData_2_psrc_4 =
    enqBypassEn_2 ? _enqBypassData_T_4685 : deqData_2_psrc_4;
  wire [7:0]       nextStepData_2_pdest =
    enqBypassEn_2 ? _enqBypassData_T_4630 : deqData_2_pdest;
  wire             nextStepData_2_robIdx_flag =
    enqBypassEn_2 ? _enqBypassData_T_4575 : deqData_2_robIdx_flag;
  wire [7:0]       nextStepData_2_robIdx_value =
    enqBypassEn_2 ? _enqBypassData_T_4564 : deqData_2_robIdx_value;
  wire             enqBypassEnVec_0_3 = io_enq_needAlloc_0 & matrix_3_0;
  wire [7:0]       _GEN_29 =
    {{matrix_3_0},
     {matrix_3_0},
     {enqMatchVec_2},
     {enqMatchVec_1},
     {enqMatchVec_0},
     {matrix_1_0},
     {matrix_2_0},
     {matrix_3_0}};
  wire             enqBypassEnVec_1_3 = io_enq_needAlloc_1 & _GEN_29[_GEN_2];
  wire             enqBypassEnVec_2_3 = io_enq_needAlloc_2 & _GEN_29[_GEN_4];
  wire             enqBypassEnVec_3_3 = io_enq_needAlloc_3 & _GEN_29[_GEN_7];
  wire             enqBypassEnVec_4_3 = io_enq_needAlloc_4 & _GEN_29[enqOffset_4];
  wire             enqBypassEnVec_5_3 = io_enq_needAlloc_5 & _GEN_29[enqOffset_5];
  wire             enqBypassEn_3 =
    allowEnqueue
    & (|{enqBypassEnVec_5_3,
         enqBypassEnVec_4_3,
         enqBypassEnVec_3_3,
         enqBypassEnVec_2_3,
         enqBypassEnVec_1_3,
         enqBypassEnVec_0_3});
  wire [7:0]       _enqBypassData_T_6687 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_robIdx_value : 8'h0);
  wire             _enqBypassData_T_6698 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1_3
    & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2_3 & io_enq_req_2_bits_robIdx_flag
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4_3
    & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5_3 & io_enq_req_5_bits_robIdx_flag;
  wire [7:0]       _enqBypassData_T_6753 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_pdest : 8'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_pdest : 8'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_pdest : 8'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_pdest : 8'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_pdest : 8'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_pdest : 8'h0);
  wire [7:0]       _enqBypassData_T_6764 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_psrc_0 : 8'h0);
  wire [7:0]       _enqBypassData_T_6775 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_psrc_1 : 8'h0);
  wire [7:0]       _enqBypassData_T_6786 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_psrc_2 : 8'h0);
  wire [7:0]       _enqBypassData_T_6797 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_psrc_3 : 8'h0);
  wire [7:0]       _enqBypassData_T_6808 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_psrc_4 : 8'h0);
  wire             _enqBypassData_T_7072 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1_3
    & io_enq_req_1_bits_lastUop | enqBypassEnVec_2_3 & io_enq_req_2_bits_lastUop
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4_3
    & io_enq_req_4_bits_lastUop | enqBypassEnVec_5_3 & io_enq_req_5_bits_lastUop;
  wire [6:0]       _enqBypassData_T_7105 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_uopIdx : 7'h0);
  wire             _enqBypassData_T_7149 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2_3
    & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3_3
    & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5_3
    & io_enq_req_5_bits_vpu_isWritePartVd;
  wire             _enqBypassData_T_7160 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2_3
    & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3_3
    & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5_3
    & io_enq_req_5_bits_vpu_isDependOldvd;
  wire             _enqBypassData_T_7182 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2_3 & io_enq_req_2_bits_vpu_isOpMask
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5_3
    & io_enq_req_5_bits_vpu_isOpMask;
  wire             _enqBypassData_T_7193 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2_3
    & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3_3
    & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5_3
    & io_enq_req_5_bits_vpu_isDstMask;
  wire             _enqBypassData_T_7204 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2_3 & io_enq_req_2_bits_vpu_isNarrow
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5_3
    & io_enq_req_5_bits_vpu_isNarrow;
  wire             _enqBypassData_T_7215 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2_3 & io_enq_req_2_bits_vpu_isExt
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5_3 & io_enq_req_5_bits_vpu_isExt;
  wire             _enqBypassData_T_7314 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2_3
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3_3
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5_3
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8;
  wire             _enqBypassData_T_7325 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2_3
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3_3
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5_3
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4;
  wire             _enqBypassData_T_7336 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2_3
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3_3
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5_3
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2;
  wire [7:0]       _enqBypassData_T_7402 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_vpu_vstart : 8'h0);
  wire             _enqBypassData_T_7413 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_3 & io_enq_req_2_bits_vpu_vm
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_3 & io_enq_req_5_bits_vpu_vm;
  wire [2:0]       _enqBypassData_T_7479 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_vpu_vlmul : 3'h0);
  wire [1:0]       _enqBypassData_T_7490 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_vpu_vsew : 2'h0);
  wire             _enqBypassData_T_7501 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2_3 & io_enq_req_2_bits_vpu_vta
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5_3 & io_enq_req_5_bits_vpu_vta;
  wire             _enqBypassData_T_7512 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2_3 & io_enq_req_2_bits_vpu_vma
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5_3 & io_enq_req_5_bits_vpu_vma;
  wire [31:0]      _enqBypassData_T_7688 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_imm : 32'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_imm : 32'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_imm : 32'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_imm : 32'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_imm : 32'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_imm : 32'h0);
  wire [3:0]       _enqBypassData_T_7699 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_selImm : 4'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_selImm : 4'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_selImm : 4'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_selImm : 4'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_selImm : 4'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_selImm : 4'h0);
  wire             _enqBypassData_T_7765 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_3 & io_enq_req_2_bits_vlWen
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_3 & io_enq_req_5_bits_vlWen;
  wire             _enqBypassData_T_7776 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_3
    & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_3 & io_enq_req_2_bits_v0Wen
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_3
    & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_3 & io_enq_req_5_bits_v0Wen;
  wire             _enqBypassData_T_7787 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_3
    & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_3 & io_enq_req_2_bits_vecWen
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_3
    & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_3 & io_enq_req_5_bits_vecWen;
  wire             _enqBypassData_T_7798 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_3
    & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_3 & io_enq_req_2_bits_fpWen
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_3
    & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_3 & io_enq_req_5_bits_fpWen;
  wire             _enqBypassData_T_7809 =
    enqBypassEnVec_0_3 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_3
    & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_3 & io_enq_req_2_bits_rfWen
    | enqBypassEnVec_3_3 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_3
    & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_3 & io_enq_req_5_bits_rfWen;
  wire [8:0]       _enqBypassData_T_7820 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_fuOpType : 9'h0);
  wire [34:0]      _enqBypassData_T_7831 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_fuType : 35'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_fuType : 35'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_fuType : 35'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_fuType : 35'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_fuType : 35'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_fuType : 35'h0);
  wire [3:0]       _enqBypassData_T_7853 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_srcType_0 : 4'h0);
  wire [3:0]       _enqBypassData_T_7864 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_srcType_1 : 4'h0);
  wire [3:0]       _enqBypassData_T_7875 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_srcType_2 : 4'h0);
  wire [3:0]       _enqBypassData_T_7886 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_srcType_3 : 4'h0);
  wire [3:0]       _enqBypassData_T_7897 =
    (enqBypassEnVec_0_3 ? io_enq_req_0_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_1_3 ? io_enq_req_1_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_2_3 ? io_enq_req_2_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_3_3 ? io_enq_req_3_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_4_3 ? io_enq_req_4_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_5_3 ? io_enq_req_5_bits_srcType_4 : 4'h0);
  wire [3:0]       nextStepData_3_srcType_0 =
    enqBypassEn_3 ? _enqBypassData_T_7853 : deqData_3_srcType_0;
  wire [3:0]       nextStepData_3_srcType_1 =
    enqBypassEn_3 ? _enqBypassData_T_7864 : deqData_3_srcType_1;
  wire [3:0]       nextStepData_3_srcType_2 =
    enqBypassEn_3 ? _enqBypassData_T_7875 : deqData_3_srcType_2;
  wire [3:0]       nextStepData_3_srcType_3 =
    enqBypassEn_3 ? _enqBypassData_T_7886 : deqData_3_srcType_3;
  wire [3:0]       nextStepData_3_srcType_4 =
    enqBypassEn_3 ? _enqBypassData_T_7897 : deqData_3_srcType_4;
  wire [34:0]      nextStepData_3_fuType =
    enqBypassEn_3 ? _enqBypassData_T_7831 : deqData_3_fuType;
  wire [8:0]       nextStepData_3_fuOpType =
    enqBypassEn_3 ? _enqBypassData_T_7820 : deqData_3_fuOpType;
  wire             nextStepData_3_rfWen =
    enqBypassEn_3 ? _enqBypassData_T_7809 : deqData_3_rfWen;
  wire             nextStepData_3_fpWen =
    enqBypassEn_3 ? _enqBypassData_T_7798 : deqData_3_fpWen;
  wire             nextStepData_3_vecWen =
    enqBypassEn_3 ? _enqBypassData_T_7787 : deqData_3_vecWen;
  wire             nextStepData_3_v0Wen =
    enqBypassEn_3 ? _enqBypassData_T_7776 : deqData_3_v0Wen;
  wire             nextStepData_3_vlWen =
    enqBypassEn_3 ? _enqBypassData_T_7765 : deqData_3_vlWen;
  wire [3:0]       nextStepData_3_selImm =
    enqBypassEn_3 ? _enqBypassData_T_7699 : deqData_3_selImm;
  wire [31:0]      nextStepData_3_imm =
    enqBypassEn_3 ? _enqBypassData_T_7688 : deqData_3_imm;
  wire             nextStepData_3_vpu_vma =
    enqBypassEn_3 ? _enqBypassData_T_7512 : deqData_3_vpu_vma;
  wire             nextStepData_3_vpu_vta =
    enqBypassEn_3 ? _enqBypassData_T_7501 : deqData_3_vpu_vta;
  wire [1:0]       nextStepData_3_vpu_vsew =
    enqBypassEn_3 ? _enqBypassData_T_7490 : deqData_3_vpu_vsew;
  wire [2:0]       nextStepData_3_vpu_vlmul =
    enqBypassEn_3 ? _enqBypassData_T_7479 : deqData_3_vpu_vlmul;
  wire             nextStepData_3_vpu_vm =
    enqBypassEn_3 ? _enqBypassData_T_7413 : deqData_3_vpu_vm;
  wire [7:0]       nextStepData_3_vpu_vstart =
    enqBypassEn_3 ? _enqBypassData_T_7402 : deqData_3_vpu_vstart;
  wire             nextStepData_3_vpu_fpu_isFoldTo1_2 =
    enqBypassEn_3 ? _enqBypassData_T_7336 : deqData_3_vpu_fpu_isFoldTo1_2;
  wire             nextStepData_3_vpu_fpu_isFoldTo1_4 =
    enqBypassEn_3 ? _enqBypassData_T_7325 : deqData_3_vpu_fpu_isFoldTo1_4;
  wire             nextStepData_3_vpu_fpu_isFoldTo1_8 =
    enqBypassEn_3 ? _enqBypassData_T_7314 : deqData_3_vpu_fpu_isFoldTo1_8;
  wire             nextStepData_3_vpu_isExt =
    enqBypassEn_3 ? _enqBypassData_T_7215 : deqData_3_vpu_isExt;
  wire             nextStepData_3_vpu_isNarrow =
    enqBypassEn_3 ? _enqBypassData_T_7204 : deqData_3_vpu_isNarrow;
  wire             nextStepData_3_vpu_isDstMask =
    enqBypassEn_3 ? _enqBypassData_T_7193 : deqData_3_vpu_isDstMask;
  wire             nextStepData_3_vpu_isOpMask =
    enqBypassEn_3 ? _enqBypassData_T_7182 : deqData_3_vpu_isOpMask;
  wire             nextStepData_3_vpu_isDependOldvd =
    enqBypassEn_3 ? _enqBypassData_T_7160 : deqData_3_vpu_isDependOldvd;
  wire             nextStepData_3_vpu_isWritePartVd =
    enqBypassEn_3 ? _enqBypassData_T_7149 : deqData_3_vpu_isWritePartVd;
  wire [6:0]       nextStepData_3_uopIdx =
    enqBypassEn_3 ? _enqBypassData_T_7105 : deqData_3_uopIdx;
  wire             nextStepData_3_lastUop =
    enqBypassEn_3 ? _enqBypassData_T_7072 : deqData_3_lastUop;
  wire [7:0]       nextStepData_3_psrc_0 =
    enqBypassEn_3 ? _enqBypassData_T_6764 : deqData_3_psrc_0;
  wire [7:0]       nextStepData_3_psrc_1 =
    enqBypassEn_3 ? _enqBypassData_T_6775 : deqData_3_psrc_1;
  wire [7:0]       nextStepData_3_psrc_2 =
    enqBypassEn_3 ? _enqBypassData_T_6786 : deqData_3_psrc_2;
  wire [7:0]       nextStepData_3_psrc_3 =
    enqBypassEn_3 ? _enqBypassData_T_6797 : deqData_3_psrc_3;
  wire [7:0]       nextStepData_3_psrc_4 =
    enqBypassEn_3 ? _enqBypassData_T_6808 : deqData_3_psrc_4;
  wire [7:0]       nextStepData_3_pdest =
    enqBypassEn_3 ? _enqBypassData_T_6753 : deqData_3_pdest;
  wire             nextStepData_3_robIdx_flag =
    enqBypassEn_3 ? _enqBypassData_T_6698 : deqData_3_robIdx_flag;
  wire [7:0]       nextStepData_3_robIdx_value =
    enqBypassEn_3 ? _enqBypassData_T_6687 : deqData_3_robIdx_value;
  wire             enqBypassEnVec_0_4 = io_enq_needAlloc_0 & matrix_4_0;
  wire [7:0]       _GEN_30 =
    {{matrix_4_0},
     {matrix_4_0},
     {enqMatchVec_1},
     {enqMatchVec_0},
     {matrix_1_0},
     {matrix_2_0},
     {matrix_3_0},
     {matrix_4_0}};
  wire             enqBypassEnVec_1_4 = io_enq_needAlloc_1 & _GEN_30[_GEN_2];
  wire             enqBypassEnVec_2_4 = io_enq_needAlloc_2 & _GEN_30[_GEN_4];
  wire             enqBypassEnVec_3_4 = io_enq_needAlloc_3 & _GEN_30[_GEN_7];
  wire             enqBypassEnVec_4_4 = io_enq_needAlloc_4 & _GEN_30[enqOffset_4];
  wire             enqBypassEnVec_5_4 = io_enq_needAlloc_5 & _GEN_30[enqOffset_5];
  wire             enqBypassEn_4 =
    allowEnqueue
    & (|{enqBypassEnVec_5_4,
         enqBypassEnVec_4_4,
         enqBypassEnVec_3_4,
         enqBypassEnVec_2_4,
         enqBypassEnVec_1_4,
         enqBypassEnVec_0_4});
  wire [7:0]       _enqBypassData_T_8810 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_robIdx_value : 8'h0);
  wire             _enqBypassData_T_8821 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1_4
    & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2_4 & io_enq_req_2_bits_robIdx_flag
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4_4
    & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5_4 & io_enq_req_5_bits_robIdx_flag;
  wire [7:0]       _enqBypassData_T_8876 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_pdest : 8'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_pdest : 8'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_pdest : 8'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_pdest : 8'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_pdest : 8'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_pdest : 8'h0);
  wire [7:0]       _enqBypassData_T_8887 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_psrc_0 : 8'h0);
  wire [7:0]       _enqBypassData_T_8898 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_psrc_1 : 8'h0);
  wire [7:0]       _enqBypassData_T_8909 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_psrc_2 : 8'h0);
  wire [7:0]       _enqBypassData_T_8920 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_psrc_3 : 8'h0);
  wire [7:0]       _enqBypassData_T_8931 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_psrc_4 : 8'h0);
  wire             _enqBypassData_T_9195 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1_4
    & io_enq_req_1_bits_lastUop | enqBypassEnVec_2_4 & io_enq_req_2_bits_lastUop
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4_4
    & io_enq_req_4_bits_lastUop | enqBypassEnVec_5_4 & io_enq_req_5_bits_lastUop;
  wire [6:0]       _enqBypassData_T_9228 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_uopIdx : 7'h0);
  wire             _enqBypassData_T_9272 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2_4
    & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3_4
    & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5_4
    & io_enq_req_5_bits_vpu_isWritePartVd;
  wire             _enqBypassData_T_9283 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2_4
    & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3_4
    & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5_4
    & io_enq_req_5_bits_vpu_isDependOldvd;
  wire             _enqBypassData_T_9305 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2_4 & io_enq_req_2_bits_vpu_isOpMask
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5_4
    & io_enq_req_5_bits_vpu_isOpMask;
  wire             _enqBypassData_T_9316 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2_4
    & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3_4
    & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5_4
    & io_enq_req_5_bits_vpu_isDstMask;
  wire             _enqBypassData_T_9327 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2_4 & io_enq_req_2_bits_vpu_isNarrow
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5_4
    & io_enq_req_5_bits_vpu_isNarrow;
  wire             _enqBypassData_T_9338 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2_4 & io_enq_req_2_bits_vpu_isExt
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5_4 & io_enq_req_5_bits_vpu_isExt;
  wire             _enqBypassData_T_9437 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2_4
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3_4
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5_4
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8;
  wire             _enqBypassData_T_9448 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2_4
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3_4
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5_4
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4;
  wire             _enqBypassData_T_9459 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2_4
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3_4
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5_4
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2;
  wire [7:0]       _enqBypassData_T_9525 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_vpu_vstart : 8'h0);
  wire             _enqBypassData_T_9536 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_4 & io_enq_req_2_bits_vpu_vm
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_4 & io_enq_req_5_bits_vpu_vm;
  wire [2:0]       _enqBypassData_T_9602 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_vpu_vlmul : 3'h0);
  wire [1:0]       _enqBypassData_T_9613 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_vpu_vsew : 2'h0);
  wire             _enqBypassData_T_9624 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2_4 & io_enq_req_2_bits_vpu_vta
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5_4 & io_enq_req_5_bits_vpu_vta;
  wire             _enqBypassData_T_9635 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2_4 & io_enq_req_2_bits_vpu_vma
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5_4 & io_enq_req_5_bits_vpu_vma;
  wire [31:0]      _enqBypassData_T_9811 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_imm : 32'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_imm : 32'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_imm : 32'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_imm : 32'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_imm : 32'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_imm : 32'h0);
  wire [3:0]       _enqBypassData_T_9822 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_selImm : 4'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_selImm : 4'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_selImm : 4'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_selImm : 4'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_selImm : 4'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_selImm : 4'h0);
  wire             _enqBypassData_T_9888 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_4 & io_enq_req_2_bits_vlWen
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_4 & io_enq_req_5_bits_vlWen;
  wire             _enqBypassData_T_9899 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_4
    & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_4 & io_enq_req_2_bits_v0Wen
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_4
    & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_4 & io_enq_req_5_bits_v0Wen;
  wire             _enqBypassData_T_9910 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_4
    & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_4 & io_enq_req_2_bits_vecWen
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_4
    & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_4 & io_enq_req_5_bits_vecWen;
  wire             _enqBypassData_T_9921 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_4
    & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_4 & io_enq_req_2_bits_fpWen
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_4
    & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_4 & io_enq_req_5_bits_fpWen;
  wire             _enqBypassData_T_9932 =
    enqBypassEnVec_0_4 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_4
    & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_4 & io_enq_req_2_bits_rfWen
    | enqBypassEnVec_3_4 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_4
    & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_4 & io_enq_req_5_bits_rfWen;
  wire [8:0]       _enqBypassData_T_9943 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_fuOpType : 9'h0);
  wire [34:0]      _enqBypassData_T_9954 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_fuType : 35'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_fuType : 35'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_fuType : 35'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_fuType : 35'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_fuType : 35'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_fuType : 35'h0);
  wire [3:0]       _enqBypassData_T_9976 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_srcType_0 : 4'h0);
  wire [3:0]       _enqBypassData_T_9987 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_srcType_1 : 4'h0);
  wire [3:0]       _enqBypassData_T_9998 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_srcType_2 : 4'h0);
  wire [3:0]       _enqBypassData_T_10009 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_srcType_3 : 4'h0);
  wire [3:0]       _enqBypassData_T_10020 =
    (enqBypassEnVec_0_4 ? io_enq_req_0_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_1_4 ? io_enq_req_1_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_2_4 ? io_enq_req_2_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_3_4 ? io_enq_req_3_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_4_4 ? io_enq_req_4_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_5_4 ? io_enq_req_5_bits_srcType_4 : 4'h0);
  wire [3:0]       nextStepData_4_srcType_0 =
    enqBypassEn_4 ? _enqBypassData_T_9976 : deqData_4_srcType_0;
  wire [3:0]       nextStepData_4_srcType_1 =
    enqBypassEn_4 ? _enqBypassData_T_9987 : deqData_4_srcType_1;
  wire [3:0]       nextStepData_4_srcType_2 =
    enqBypassEn_4 ? _enqBypassData_T_9998 : deqData_4_srcType_2;
  wire [3:0]       nextStepData_4_srcType_3 =
    enqBypassEn_4 ? _enqBypassData_T_10009 : deqData_4_srcType_3;
  wire [3:0]       nextStepData_4_srcType_4 =
    enqBypassEn_4 ? _enqBypassData_T_10020 : deqData_4_srcType_4;
  wire [34:0]      nextStepData_4_fuType =
    enqBypassEn_4 ? _enqBypassData_T_9954 : deqData_4_fuType;
  wire [8:0]       nextStepData_4_fuOpType =
    enqBypassEn_4 ? _enqBypassData_T_9943 : deqData_4_fuOpType;
  wire             nextStepData_4_rfWen =
    enqBypassEn_4 ? _enqBypassData_T_9932 : deqData_4_rfWen;
  wire             nextStepData_4_fpWen =
    enqBypassEn_4 ? _enqBypassData_T_9921 : deqData_4_fpWen;
  wire             nextStepData_4_vecWen =
    enqBypassEn_4 ? _enqBypassData_T_9910 : deqData_4_vecWen;
  wire             nextStepData_4_v0Wen =
    enqBypassEn_4 ? _enqBypassData_T_9899 : deqData_4_v0Wen;
  wire             nextStepData_4_vlWen =
    enqBypassEn_4 ? _enqBypassData_T_9888 : deqData_4_vlWen;
  wire [3:0]       nextStepData_4_selImm =
    enqBypassEn_4 ? _enqBypassData_T_9822 : deqData_4_selImm;
  wire [31:0]      nextStepData_4_imm =
    enqBypassEn_4 ? _enqBypassData_T_9811 : deqData_4_imm;
  wire             nextStepData_4_vpu_vma =
    enqBypassEn_4 ? _enqBypassData_T_9635 : deqData_4_vpu_vma;
  wire             nextStepData_4_vpu_vta =
    enqBypassEn_4 ? _enqBypassData_T_9624 : deqData_4_vpu_vta;
  wire [1:0]       nextStepData_4_vpu_vsew =
    enqBypassEn_4 ? _enqBypassData_T_9613 : deqData_4_vpu_vsew;
  wire [2:0]       nextStepData_4_vpu_vlmul =
    enqBypassEn_4 ? _enqBypassData_T_9602 : deqData_4_vpu_vlmul;
  wire             nextStepData_4_vpu_vm =
    enqBypassEn_4 ? _enqBypassData_T_9536 : deqData_4_vpu_vm;
  wire [7:0]       nextStepData_4_vpu_vstart =
    enqBypassEn_4 ? _enqBypassData_T_9525 : deqData_4_vpu_vstart;
  wire             nextStepData_4_vpu_fpu_isFoldTo1_2 =
    enqBypassEn_4 ? _enqBypassData_T_9459 : deqData_4_vpu_fpu_isFoldTo1_2;
  wire             nextStepData_4_vpu_fpu_isFoldTo1_4 =
    enqBypassEn_4 ? _enqBypassData_T_9448 : deqData_4_vpu_fpu_isFoldTo1_4;
  wire             nextStepData_4_vpu_fpu_isFoldTo1_8 =
    enqBypassEn_4 ? _enqBypassData_T_9437 : deqData_4_vpu_fpu_isFoldTo1_8;
  wire             nextStepData_4_vpu_isExt =
    enqBypassEn_4 ? _enqBypassData_T_9338 : deqData_4_vpu_isExt;
  wire             nextStepData_4_vpu_isNarrow =
    enqBypassEn_4 ? _enqBypassData_T_9327 : deqData_4_vpu_isNarrow;
  wire             nextStepData_4_vpu_isDstMask =
    enqBypassEn_4 ? _enqBypassData_T_9316 : deqData_4_vpu_isDstMask;
  wire             nextStepData_4_vpu_isOpMask =
    enqBypassEn_4 ? _enqBypassData_T_9305 : deqData_4_vpu_isOpMask;
  wire             nextStepData_4_vpu_isDependOldvd =
    enqBypassEn_4 ? _enqBypassData_T_9283 : deqData_4_vpu_isDependOldvd;
  wire             nextStepData_4_vpu_isWritePartVd =
    enqBypassEn_4 ? _enqBypassData_T_9272 : deqData_4_vpu_isWritePartVd;
  wire [6:0]       nextStepData_4_uopIdx =
    enqBypassEn_4 ? _enqBypassData_T_9228 : deqData_4_uopIdx;
  wire             nextStepData_4_lastUop =
    enqBypassEn_4 ? _enqBypassData_T_9195 : deqData_4_lastUop;
  wire [7:0]       nextStepData_4_psrc_0 =
    enqBypassEn_4 ? _enqBypassData_T_8887 : deqData_4_psrc_0;
  wire [7:0]       nextStepData_4_psrc_1 =
    enqBypassEn_4 ? _enqBypassData_T_8898 : deqData_4_psrc_1;
  wire [7:0]       nextStepData_4_psrc_2 =
    enqBypassEn_4 ? _enqBypassData_T_8909 : deqData_4_psrc_2;
  wire [7:0]       nextStepData_4_psrc_3 =
    enqBypassEn_4 ? _enqBypassData_T_8920 : deqData_4_psrc_3;
  wire [7:0]       nextStepData_4_psrc_4 =
    enqBypassEn_4 ? _enqBypassData_T_8931 : deqData_4_psrc_4;
  wire [7:0]       nextStepData_4_pdest =
    enqBypassEn_4 ? _enqBypassData_T_8876 : deqData_4_pdest;
  wire             nextStepData_4_robIdx_flag =
    enqBypassEn_4 ? _enqBypassData_T_8821 : deqData_4_robIdx_flag;
  wire [7:0]       nextStepData_4_robIdx_value =
    enqBypassEn_4 ? _enqBypassData_T_8810 : deqData_4_robIdx_value;
  wire             enqBypassEnVec_0_5 = io_enq_needAlloc_0 & matrix_5_0;
  wire [7:0]       _GEN_31 =
    {{matrix_5_0},
     {matrix_5_0},
     {enqMatchVec_0},
     {matrix_1_0},
     {matrix_2_0},
     {matrix_3_0},
     {matrix_4_0},
     {matrix_5_0}};
  wire             enqBypassEnVec_1_5 = io_enq_needAlloc_1 & _GEN_31[_GEN_2];
  wire             enqBypassEnVec_2_5 = io_enq_needAlloc_2 & _GEN_31[_GEN_4];
  wire             enqBypassEnVec_3_5 = io_enq_needAlloc_3 & _GEN_31[_GEN_7];
  wire             enqBypassEnVec_4_5 = io_enq_needAlloc_4 & _GEN_31[enqOffset_4];
  wire             enqBypassEnVec_5_5 = io_enq_needAlloc_5 & _GEN_31[enqOffset_5];
  wire             enqBypassEn_5 =
    allowEnqueue
    & (|{enqBypassEnVec_5_5,
         enqBypassEnVec_4_5,
         enqBypassEnVec_3_5,
         enqBypassEnVec_2_5,
         enqBypassEnVec_1_5,
         enqBypassEnVec_0_5});
  wire [7:0]       _enqBypassData_T_10933 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_robIdx_value : 8'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_robIdx_value : 8'h0);
  wire             _enqBypassData_T_10944 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1_5
    & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2_5 & io_enq_req_2_bits_robIdx_flag
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4_5
    & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5_5 & io_enq_req_5_bits_robIdx_flag;
  wire [7:0]       _enqBypassData_T_10999 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_pdest : 8'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_pdest : 8'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_pdest : 8'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_pdest : 8'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_pdest : 8'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_pdest : 8'h0);
  wire [7:0]       _enqBypassData_T_11010 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_psrc_0 : 8'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_psrc_0 : 8'h0);
  wire [7:0]       _enqBypassData_T_11021 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_psrc_1 : 8'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_psrc_1 : 8'h0);
  wire [7:0]       _enqBypassData_T_11032 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_psrc_2 : 8'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_psrc_2 : 8'h0);
  wire [7:0]       _enqBypassData_T_11043 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_psrc_3 : 8'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_psrc_3 : 8'h0);
  wire [7:0]       _enqBypassData_T_11054 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_psrc_4 : 8'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_psrc_4 : 8'h0);
  wire             _enqBypassData_T_11318 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1_5
    & io_enq_req_1_bits_lastUop | enqBypassEnVec_2_5 & io_enq_req_2_bits_lastUop
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4_5
    & io_enq_req_4_bits_lastUop | enqBypassEnVec_5_5 & io_enq_req_5_bits_lastUop;
  wire [6:0]       _enqBypassData_T_11351 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_uopIdx : 7'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_uopIdx : 7'h0);
  wire             _enqBypassData_T_11395 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2_5
    & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3_5
    & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5_5
    & io_enq_req_5_bits_vpu_isWritePartVd;
  wire             _enqBypassData_T_11406 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2_5
    & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3_5
    & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5_5
    & io_enq_req_5_bits_vpu_isDependOldvd;
  wire             _enqBypassData_T_11428 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2_5 & io_enq_req_2_bits_vpu_isOpMask
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5_5
    & io_enq_req_5_bits_vpu_isOpMask;
  wire             _enqBypassData_T_11439 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2_5
    & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3_5
    & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5_5
    & io_enq_req_5_bits_vpu_isDstMask;
  wire             _enqBypassData_T_11450 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2_5 & io_enq_req_2_bits_vpu_isNarrow
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5_5
    & io_enq_req_5_bits_vpu_isNarrow;
  wire             _enqBypassData_T_11461 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2_5 & io_enq_req_2_bits_vpu_isExt
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5_5 & io_enq_req_5_bits_vpu_isExt;
  wire             _enqBypassData_T_11560 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2_5
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3_5
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5_5
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8;
  wire             _enqBypassData_T_11571 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2_5
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3_5
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5_5
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4;
  wire             _enqBypassData_T_11582 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2_5
    & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3_5
    & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5_5
    & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2;
  wire [7:0]       _enqBypassData_T_11648 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_vpu_vstart : 8'h0);
  wire             _enqBypassData_T_11659 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_5 & io_enq_req_2_bits_vpu_vm
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_5 & io_enq_req_5_bits_vpu_vm;
  wire [2:0]       _enqBypassData_T_11725 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_vpu_vlmul : 3'h0);
  wire [1:0]       _enqBypassData_T_11736 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_vpu_vsew : 2'h0);
  wire             _enqBypassData_T_11747 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2_5 & io_enq_req_2_bits_vpu_vta
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5_5 & io_enq_req_5_bits_vpu_vta;
  wire             _enqBypassData_T_11758 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2_5 & io_enq_req_2_bits_vpu_vma
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5_5 & io_enq_req_5_bits_vpu_vma;
  wire [31:0]      _enqBypassData_T_11934 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_imm : 32'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_imm : 32'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_imm : 32'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_imm : 32'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_imm : 32'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_imm : 32'h0);
  wire [3:0]       _enqBypassData_T_11945 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_selImm : 4'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_selImm : 4'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_selImm : 4'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_selImm : 4'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_selImm : 4'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_selImm : 4'h0);
  wire             _enqBypassData_T_12011 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_5 & io_enq_req_2_bits_vlWen
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_5 & io_enq_req_5_bits_vlWen;
  wire             _enqBypassData_T_12022 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_5
    & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_5 & io_enq_req_2_bits_v0Wen
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_5
    & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_5 & io_enq_req_5_bits_v0Wen;
  wire             _enqBypassData_T_12033 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_5
    & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_5 & io_enq_req_2_bits_vecWen
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_5
    & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_5 & io_enq_req_5_bits_vecWen;
  wire             _enqBypassData_T_12044 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_5
    & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_5 & io_enq_req_2_bits_fpWen
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_5
    & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_5 & io_enq_req_5_bits_fpWen;
  wire             _enqBypassData_T_12055 =
    enqBypassEnVec_0_5 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_5
    & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_5 & io_enq_req_2_bits_rfWen
    | enqBypassEnVec_3_5 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_5
    & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_5 & io_enq_req_5_bits_rfWen;
  wire [8:0]       _enqBypassData_T_12066 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_fuOpType : 9'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_fuOpType : 9'h0);
  wire [34:0]      _enqBypassData_T_12077 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_fuType : 35'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_fuType : 35'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_fuType : 35'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_fuType : 35'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_fuType : 35'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_fuType : 35'h0);
  wire [3:0]       _enqBypassData_T_12099 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_srcType_0 : 4'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_srcType_0 : 4'h0);
  wire [3:0]       _enqBypassData_T_12110 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_srcType_1 : 4'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_srcType_1 : 4'h0);
  wire [3:0]       _enqBypassData_T_12121 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_srcType_2 : 4'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_srcType_2 : 4'h0);
  wire [3:0]       _enqBypassData_T_12132 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_srcType_3 : 4'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_srcType_3 : 4'h0);
  wire [3:0]       _enqBypassData_T_12143 =
    (enqBypassEnVec_0_5 ? io_enq_req_0_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_1_5 ? io_enq_req_1_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_2_5 ? io_enq_req_2_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_3_5 ? io_enq_req_3_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_4_5 ? io_enq_req_4_bits_srcType_4 : 4'h0)
    | (enqBypassEnVec_5_5 ? io_enq_req_5_bits_srcType_4 : 4'h0);
  wire [3:0]       nextStepData_5_srcType_0 =
    enqBypassEn_5 ? _enqBypassData_T_12099 : deqData_5_srcType_0;
  wire [3:0]       nextStepData_5_srcType_1 =
    enqBypassEn_5 ? _enqBypassData_T_12110 : deqData_5_srcType_1;
  wire [3:0]       nextStepData_5_srcType_2 =
    enqBypassEn_5 ? _enqBypassData_T_12121 : deqData_5_srcType_2;
  wire [3:0]       nextStepData_5_srcType_3 =
    enqBypassEn_5 ? _enqBypassData_T_12132 : deqData_5_srcType_3;
  wire [3:0]       nextStepData_5_srcType_4 =
    enqBypassEn_5 ? _enqBypassData_T_12143 : deqData_5_srcType_4;
  wire [34:0]      nextStepData_5_fuType =
    enqBypassEn_5 ? _enqBypassData_T_12077 : deqData_5_fuType;
  wire [8:0]       nextStepData_5_fuOpType =
    enqBypassEn_5 ? _enqBypassData_T_12066 : deqData_5_fuOpType;
  wire             nextStepData_5_rfWen =
    enqBypassEn_5 ? _enqBypassData_T_12055 : deqData_5_rfWen;
  wire             nextStepData_5_fpWen =
    enqBypassEn_5 ? _enqBypassData_T_12044 : deqData_5_fpWen;
  wire             nextStepData_5_vecWen =
    enqBypassEn_5 ? _enqBypassData_T_12033 : deqData_5_vecWen;
  wire             nextStepData_5_v0Wen =
    enqBypassEn_5 ? _enqBypassData_T_12022 : deqData_5_v0Wen;
  wire             nextStepData_5_vlWen =
    enqBypassEn_5 ? _enqBypassData_T_12011 : deqData_5_vlWen;
  wire [3:0]       nextStepData_5_selImm =
    enqBypassEn_5 ? _enqBypassData_T_11945 : deqData_5_selImm;
  wire [31:0]      nextStepData_5_imm =
    enqBypassEn_5 ? _enqBypassData_T_11934 : deqData_5_imm;
  wire             nextStepData_5_vpu_vma =
    enqBypassEn_5 ? _enqBypassData_T_11758 : deqData_5_vpu_vma;
  wire             nextStepData_5_vpu_vta =
    enqBypassEn_5 ? _enqBypassData_T_11747 : deqData_5_vpu_vta;
  wire [1:0]       nextStepData_5_vpu_vsew =
    enqBypassEn_5 ? _enqBypassData_T_11736 : deqData_5_vpu_vsew;
  wire [2:0]       nextStepData_5_vpu_vlmul =
    enqBypassEn_5 ? _enqBypassData_T_11725 : deqData_5_vpu_vlmul;
  wire             nextStepData_5_vpu_vm =
    enqBypassEn_5 ? _enqBypassData_T_11659 : deqData_5_vpu_vm;
  wire [7:0]       nextStepData_5_vpu_vstart =
    enqBypassEn_5 ? _enqBypassData_T_11648 : deqData_5_vpu_vstart;
  wire             nextStepData_5_vpu_fpu_isFoldTo1_2 =
    enqBypassEn_5 ? _enqBypassData_T_11582 : deqData_5_vpu_fpu_isFoldTo1_2;
  wire             nextStepData_5_vpu_fpu_isFoldTo1_4 =
    enqBypassEn_5 ? _enqBypassData_T_11571 : deqData_5_vpu_fpu_isFoldTo1_4;
  wire             nextStepData_5_vpu_fpu_isFoldTo1_8 =
    enqBypassEn_5 ? _enqBypassData_T_11560 : deqData_5_vpu_fpu_isFoldTo1_8;
  wire             nextStepData_5_vpu_isExt =
    enqBypassEn_5 ? _enqBypassData_T_11461 : deqData_5_vpu_isExt;
  wire             nextStepData_5_vpu_isNarrow =
    enqBypassEn_5 ? _enqBypassData_T_11450 : deqData_5_vpu_isNarrow;
  wire             nextStepData_5_vpu_isDstMask =
    enqBypassEn_5 ? _enqBypassData_T_11439 : deqData_5_vpu_isDstMask;
  wire             nextStepData_5_vpu_isOpMask =
    enqBypassEn_5 ? _enqBypassData_T_11428 : deqData_5_vpu_isOpMask;
  wire             nextStepData_5_vpu_isDependOldvd =
    enqBypassEn_5 ? _enqBypassData_T_11406 : deqData_5_vpu_isDependOldvd;
  wire             nextStepData_5_vpu_isWritePartVd =
    enqBypassEn_5 ? _enqBypassData_T_11395 : deqData_5_vpu_isWritePartVd;
  wire [6:0]       nextStepData_5_uopIdx =
    enqBypassEn_5 ? _enqBypassData_T_11351 : deqData_5_uopIdx;
  wire             nextStepData_5_lastUop =
    enqBypassEn_5 ? _enqBypassData_T_11318 : deqData_5_lastUop;
  wire [7:0]       nextStepData_5_psrc_0 =
    enqBypassEn_5 ? _enqBypassData_T_11010 : deqData_5_psrc_0;
  wire [7:0]       nextStepData_5_psrc_1 =
    enqBypassEn_5 ? _enqBypassData_T_11021 : deqData_5_psrc_1;
  wire [7:0]       nextStepData_5_psrc_2 =
    enqBypassEn_5 ? _enqBypassData_T_11032 : deqData_5_psrc_2;
  wire [7:0]       nextStepData_5_psrc_3 =
    enqBypassEn_5 ? _enqBypassData_T_11043 : deqData_5_psrc_3;
  wire [7:0]       nextStepData_5_psrc_4 =
    enqBypassEn_5 ? _enqBypassData_T_11054 : deqData_5_psrc_4;
  wire [7:0]       nextStepData_5_pdest =
    enqBypassEn_5 ? _enqBypassData_T_10999 : deqData_5_pdest;
  wire             nextStepData_5_robIdx_flag =
    enqBypassEn_5 ? _enqBypassData_T_10944 : deqData_5_robIdx_flag;
  wire [7:0]       nextStepData_5_robIdx_value =
    enqBypassEn_5 ? _enqBypassData_T_10933 : deqData_5_robIdx_value;
  wire             enqBypassEnVec_0_6 = io_enq_needAlloc_0 & matrix_6_0;
  wire [7:0]       _GEN_32 =
    {{matrix_6_0},
     {matrix_6_0},
     {matrix_1_0},
     {matrix_2_0},
     {matrix_3_0},
     {matrix_4_0},
     {matrix_5_0},
     {matrix_6_0}};
  wire             enqBypassEnVec_1_6 = io_enq_needAlloc_1 & _GEN_32[_GEN_2];
  wire             enqBypassEnVec_2_6 = io_enq_needAlloc_2 & _GEN_32[_GEN_4];
  wire             enqBypassEnVec_3_6 = io_enq_needAlloc_3 & _GEN_32[_GEN_7];
  wire             enqBypassEnVec_4_6 = io_enq_needAlloc_4 & _GEN_32[enqOffset_4];
  wire             enqBypassEnVec_5_6 = io_enq_needAlloc_5 & _GEN_32[enqOffset_5];
  wire             enqBypassEn_6 =
    allowEnqueue
    & (|{enqBypassEnVec_5_6,
         enqBypassEnVec_4_6,
         enqBypassEnVec_3_6,
         enqBypassEnVec_2_6,
         enqBypassEnVec_1_6,
         enqBypassEnVec_0_6});
  wire [3:0]       nextStepData_6_srcType_0 =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_srcType_0 : 4'h0)
      : _dataModule_io_rdata_6_srcType_0;
  wire [3:0]       nextStepData_6_srcType_1 =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_srcType_1 : 4'h0)
      : _dataModule_io_rdata_6_srcType_1;
  wire [3:0]       nextStepData_6_srcType_2 =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_srcType_2 : 4'h0)
      : _dataModule_io_rdata_6_srcType_2;
  wire [3:0]       nextStepData_6_srcType_3 =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_srcType_3 : 4'h0)
      : _dataModule_io_rdata_6_srcType_3;
  wire [3:0]       nextStepData_6_srcType_4 =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_srcType_4 : 4'h0)
      : _dataModule_io_rdata_6_srcType_4;
  wire [34:0]      nextStepData_6_fuType =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_fuType : 35'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_fuType : 35'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_fuType : 35'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_fuType : 35'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_fuType : 35'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_fuType : 35'h0)
      : _dataModule_io_rdata_6_fuType;
  wire [8:0]       nextStepData_6_fuOpType =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_fuOpType : 9'h0)
      : _dataModule_io_rdata_6_fuOpType;
  wire             nextStepData_6_rfWen =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_6
        & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_6 & io_enq_req_2_bits_rfWen
        | enqBypassEnVec_3_6 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_6
        & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_6 & io_enq_req_5_bits_rfWen
      : _dataModule_io_rdata_6_rfWen;
  wire             nextStepData_6_fpWen =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_6
        & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_6 & io_enq_req_2_bits_fpWen
        | enqBypassEnVec_3_6 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_6
        & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_6 & io_enq_req_5_bits_fpWen
      : _dataModule_io_rdata_6_fpWen;
  wire             nextStepData_6_vecWen =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_6 & io_enq_req_2_bits_vecWen
        | enqBypassEnVec_3_6 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_6 & io_enq_req_5_bits_vecWen
      : _dataModule_io_rdata_6_vecWen;
  wire             nextStepData_6_v0Wen =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_6
        & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_6 & io_enq_req_2_bits_v0Wen
        | enqBypassEnVec_3_6 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_6
        & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_6 & io_enq_req_5_bits_v0Wen
      : _dataModule_io_rdata_6_v0Wen;
  wire             nextStepData_6_vlWen =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_6 & io_enq_req_2_bits_vlWen
        | enqBypassEnVec_3_6 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_6 & io_enq_req_5_bits_vlWen
      : _dataModule_io_rdata_6_vlWen;
  wire [3:0]       nextStepData_6_selImm =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_selImm : 4'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_selImm : 4'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_selImm : 4'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_selImm : 4'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_selImm : 4'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_selImm : 4'h0)
      : _dataModule_io_rdata_6_selImm;
  wire [31:0]      nextStepData_6_imm =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_imm : 32'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_imm : 32'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_imm : 32'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_imm : 32'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_imm : 32'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_imm : 32'h0)
      : _dataModule_io_rdata_6_imm;
  wire             nextStepData_6_vpu_vma =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2_6 & io_enq_req_2_bits_vpu_vma
        | enqBypassEnVec_3_6 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5_6 & io_enq_req_5_bits_vpu_vma
      : _dataModule_io_rdata_6_vpu_vma;
  wire             nextStepData_6_vpu_vta =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2_6 & io_enq_req_2_bits_vpu_vta
        | enqBypassEnVec_3_6 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5_6 & io_enq_req_5_bits_vpu_vta
      : _dataModule_io_rdata_6_vpu_vta;
  wire [1:0]       nextStepData_6_vpu_vsew =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_vpu_vsew : 2'h0)
      : _dataModule_io_rdata_6_vpu_vsew;
  wire [2:0]       nextStepData_6_vpu_vlmul =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_vpu_vlmul : 3'h0)
      : _dataModule_io_rdata_6_vpu_vlmul;
  wire             nextStepData_6_vpu_vm =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_6 & io_enq_req_2_bits_vpu_vm
        | enqBypassEnVec_3_6 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_6 & io_enq_req_5_bits_vpu_vm
      : _dataModule_io_rdata_6_vpu_vm;
  wire [7:0]       nextStepData_6_vpu_vstart =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_vpu_vstart : 8'h0)
      : _dataModule_io_rdata_6_vpu_vstart;
  wire             nextStepData_6_vpu_fpu_isFoldTo1_2 =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2_6
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3_6
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5_6
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2
      : _dataModule_io_rdata_6_vpu_fpu_isFoldTo1_2;
  wire             nextStepData_6_vpu_fpu_isFoldTo1_4 =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2_6
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3_6
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5_6
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4
      : _dataModule_io_rdata_6_vpu_fpu_isFoldTo1_4;
  wire             nextStepData_6_vpu_fpu_isFoldTo1_8 =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2_6
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3_6
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5_6
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8
      : _dataModule_io_rdata_6_vpu_fpu_isFoldTo1_8;
  wire             nextStepData_6_vpu_isExt =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2_6 & io_enq_req_2_bits_vpu_isExt
        | enqBypassEnVec_3_6 & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5_6 & io_enq_req_5_bits_vpu_isExt
      : _dataModule_io_rdata_6_vpu_isExt;
  wire             nextStepData_6_vpu_isNarrow =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2_6
        & io_enq_req_2_bits_vpu_isNarrow | enqBypassEnVec_3_6
        & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5_6
        & io_enq_req_5_bits_vpu_isNarrow
      : _dataModule_io_rdata_6_vpu_isNarrow;
  wire             nextStepData_6_vpu_isDstMask =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2_6
        & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3_6
        & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5_6
        & io_enq_req_5_bits_vpu_isDstMask
      : _dataModule_io_rdata_6_vpu_isDstMask;
  wire             nextStepData_6_vpu_isOpMask =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2_6
        & io_enq_req_2_bits_vpu_isOpMask | enqBypassEnVec_3_6
        & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5_6
        & io_enq_req_5_bits_vpu_isOpMask
      : _dataModule_io_rdata_6_vpu_isOpMask;
  wire             nextStepData_6_vpu_isDependOldvd =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2_6
        & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3_6
        & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5_6
        & io_enq_req_5_bits_vpu_isDependOldvd
      : _dataModule_io_rdata_6_vpu_isDependOldvd;
  wire             nextStepData_6_vpu_isWritePartVd =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1_6
        & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2_6
        & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3_6
        & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4_6
        & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5_6
        & io_enq_req_5_bits_vpu_isWritePartVd
      : _dataModule_io_rdata_6_vpu_isWritePartVd;
  wire [6:0]       nextStepData_6_uopIdx =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_uopIdx : 7'h0)
      : _dataModule_io_rdata_6_uopIdx;
  wire             nextStepData_6_lastUop =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1_6
        & io_enq_req_1_bits_lastUop | enqBypassEnVec_2_6 & io_enq_req_2_bits_lastUop
        | enqBypassEnVec_3_6 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4_6
        & io_enq_req_4_bits_lastUop | enqBypassEnVec_5_6 & io_enq_req_5_bits_lastUop
      : _dataModule_io_rdata_6_lastUop;
  wire [7:0]       nextStepData_6_psrc_0 =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_psrc_0 : 8'h0)
      : _dataModule_io_rdata_6_psrc_0;
  wire [7:0]       nextStepData_6_psrc_1 =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_psrc_1 : 8'h0)
      : _dataModule_io_rdata_6_psrc_1;
  wire [7:0]       nextStepData_6_psrc_2 =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_psrc_2 : 8'h0)
      : _dataModule_io_rdata_6_psrc_2;
  wire [7:0]       nextStepData_6_psrc_3 =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_psrc_3 : 8'h0)
      : _dataModule_io_rdata_6_psrc_3;
  wire [7:0]       nextStepData_6_psrc_4 =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_psrc_4 : 8'h0)
      : _dataModule_io_rdata_6_psrc_4;
  wire [7:0]       nextStepData_6_pdest =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_pdest : 8'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_pdest : 8'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_pdest : 8'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_pdest : 8'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_pdest : 8'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_pdest : 8'h0)
      : _dataModule_io_rdata_6_pdest;
  wire             nextStepData_6_robIdx_flag =
    enqBypassEn_6
      ? enqBypassEnVec_0_6 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1_6
        & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2_6
        & io_enq_req_2_bits_robIdx_flag | enqBypassEnVec_3_6
        & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4_6
        & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5_6
        & io_enq_req_5_bits_robIdx_flag
      : _dataModule_io_rdata_6_robIdx_flag;
  wire [7:0]       nextStepData_6_robIdx_value =
    enqBypassEn_6
      ? (enqBypassEnVec_0_6 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_1_6 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_2_6 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_3_6 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_4_6 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_5_6 ? io_enq_req_5_bits_robIdx_value : 8'h0)
      : _dataModule_io_rdata_6_robIdx_value;
  wire             enqBypassEnVec_0_7 = io_enq_needAlloc_0 & matrix_7_0;
  wire [7:0]       _GEN_33 =
    {{matrix_7_0},
     {matrix_7_0},
     {matrix_2_0},
     {matrix_3_0},
     {matrix_4_0},
     {matrix_5_0},
     {matrix_6_0},
     {matrix_7_0}};
  wire             enqBypassEnVec_1_7 = io_enq_needAlloc_1 & _GEN_33[_GEN_2];
  wire             enqBypassEnVec_2_7 = io_enq_needAlloc_2 & _GEN_33[_GEN_4];
  wire             enqBypassEnVec_3_7 = io_enq_needAlloc_3 & _GEN_33[_GEN_7];
  wire             enqBypassEnVec_4_7 = io_enq_needAlloc_4 & _GEN_33[enqOffset_4];
  wire             enqBypassEnVec_5_7 = io_enq_needAlloc_5 & _GEN_33[enqOffset_5];
  wire             enqBypassEn_7 =
    allowEnqueue
    & (|{enqBypassEnVec_5_7,
         enqBypassEnVec_4_7,
         enqBypassEnVec_3_7,
         enqBypassEnVec_2_7,
         enqBypassEnVec_1_7,
         enqBypassEnVec_0_7});
  wire [3:0]       nextStepData_7_srcType_0 =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_srcType_0 : 4'h0)
      : _dataModule_io_rdata_7_srcType_0;
  wire [3:0]       nextStepData_7_srcType_1 =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_srcType_1 : 4'h0)
      : _dataModule_io_rdata_7_srcType_1;
  wire [3:0]       nextStepData_7_srcType_2 =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_srcType_2 : 4'h0)
      : _dataModule_io_rdata_7_srcType_2;
  wire [3:0]       nextStepData_7_srcType_3 =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_srcType_3 : 4'h0)
      : _dataModule_io_rdata_7_srcType_3;
  wire [3:0]       nextStepData_7_srcType_4 =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_srcType_4 : 4'h0)
      : _dataModule_io_rdata_7_srcType_4;
  wire [34:0]      nextStepData_7_fuType =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_fuType : 35'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_fuType : 35'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_fuType : 35'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_fuType : 35'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_fuType : 35'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_fuType : 35'h0)
      : _dataModule_io_rdata_7_fuType;
  wire [8:0]       nextStepData_7_fuOpType =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_fuOpType : 9'h0)
      : _dataModule_io_rdata_7_fuOpType;
  wire             nextStepData_7_rfWen =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_7
        & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_7 & io_enq_req_2_bits_rfWen
        | enqBypassEnVec_3_7 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_7
        & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_7 & io_enq_req_5_bits_rfWen
      : _dataModule_io_rdata_7_rfWen;
  wire             nextStepData_7_fpWen =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_7
        & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_7 & io_enq_req_2_bits_fpWen
        | enqBypassEnVec_3_7 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_7
        & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_7 & io_enq_req_5_bits_fpWen
      : _dataModule_io_rdata_7_fpWen;
  wire             nextStepData_7_vecWen =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_7 & io_enq_req_2_bits_vecWen
        | enqBypassEnVec_3_7 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_7 & io_enq_req_5_bits_vecWen
      : _dataModule_io_rdata_7_vecWen;
  wire             nextStepData_7_v0Wen =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_7
        & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_7 & io_enq_req_2_bits_v0Wen
        | enqBypassEnVec_3_7 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_7
        & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_7 & io_enq_req_5_bits_v0Wen
      : _dataModule_io_rdata_7_v0Wen;
  wire             nextStepData_7_vlWen =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_7 & io_enq_req_2_bits_vlWen
        | enqBypassEnVec_3_7 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_7 & io_enq_req_5_bits_vlWen
      : _dataModule_io_rdata_7_vlWen;
  wire [3:0]       nextStepData_7_selImm =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_selImm : 4'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_selImm : 4'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_selImm : 4'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_selImm : 4'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_selImm : 4'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_selImm : 4'h0)
      : _dataModule_io_rdata_7_selImm;
  wire [31:0]      nextStepData_7_imm =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_imm : 32'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_imm : 32'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_imm : 32'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_imm : 32'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_imm : 32'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_imm : 32'h0)
      : _dataModule_io_rdata_7_imm;
  wire             nextStepData_7_vpu_vma =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2_7 & io_enq_req_2_bits_vpu_vma
        | enqBypassEnVec_3_7 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5_7 & io_enq_req_5_bits_vpu_vma
      : _dataModule_io_rdata_7_vpu_vma;
  wire             nextStepData_7_vpu_vta =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2_7 & io_enq_req_2_bits_vpu_vta
        | enqBypassEnVec_3_7 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5_7 & io_enq_req_5_bits_vpu_vta
      : _dataModule_io_rdata_7_vpu_vta;
  wire [1:0]       nextStepData_7_vpu_vsew =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_vpu_vsew : 2'h0)
      : _dataModule_io_rdata_7_vpu_vsew;
  wire [2:0]       nextStepData_7_vpu_vlmul =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_vpu_vlmul : 3'h0)
      : _dataModule_io_rdata_7_vpu_vlmul;
  wire             nextStepData_7_vpu_vm =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_7 & io_enq_req_2_bits_vpu_vm
        | enqBypassEnVec_3_7 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_7 & io_enq_req_5_bits_vpu_vm
      : _dataModule_io_rdata_7_vpu_vm;
  wire [7:0]       nextStepData_7_vpu_vstart =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_vpu_vstart : 8'h0)
      : _dataModule_io_rdata_7_vpu_vstart;
  wire             nextStepData_7_vpu_fpu_isFoldTo1_2 =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2_7
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3_7
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5_7
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2
      : _dataModule_io_rdata_7_vpu_fpu_isFoldTo1_2;
  wire             nextStepData_7_vpu_fpu_isFoldTo1_4 =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2_7
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3_7
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5_7
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4
      : _dataModule_io_rdata_7_vpu_fpu_isFoldTo1_4;
  wire             nextStepData_7_vpu_fpu_isFoldTo1_8 =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2_7
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3_7
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5_7
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8
      : _dataModule_io_rdata_7_vpu_fpu_isFoldTo1_8;
  wire             nextStepData_7_vpu_isExt =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2_7 & io_enq_req_2_bits_vpu_isExt
        | enqBypassEnVec_3_7 & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5_7 & io_enq_req_5_bits_vpu_isExt
      : _dataModule_io_rdata_7_vpu_isExt;
  wire             nextStepData_7_vpu_isNarrow =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2_7
        & io_enq_req_2_bits_vpu_isNarrow | enqBypassEnVec_3_7
        & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5_7
        & io_enq_req_5_bits_vpu_isNarrow
      : _dataModule_io_rdata_7_vpu_isNarrow;
  wire             nextStepData_7_vpu_isDstMask =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2_7
        & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3_7
        & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5_7
        & io_enq_req_5_bits_vpu_isDstMask
      : _dataModule_io_rdata_7_vpu_isDstMask;
  wire             nextStepData_7_vpu_isOpMask =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2_7
        & io_enq_req_2_bits_vpu_isOpMask | enqBypassEnVec_3_7
        & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5_7
        & io_enq_req_5_bits_vpu_isOpMask
      : _dataModule_io_rdata_7_vpu_isOpMask;
  wire             nextStepData_7_vpu_isDependOldvd =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2_7
        & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3_7
        & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5_7
        & io_enq_req_5_bits_vpu_isDependOldvd
      : _dataModule_io_rdata_7_vpu_isDependOldvd;
  wire             nextStepData_7_vpu_isWritePartVd =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1_7
        & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2_7
        & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3_7
        & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4_7
        & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5_7
        & io_enq_req_5_bits_vpu_isWritePartVd
      : _dataModule_io_rdata_7_vpu_isWritePartVd;
  wire [6:0]       nextStepData_7_uopIdx =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_uopIdx : 7'h0)
      : _dataModule_io_rdata_7_uopIdx;
  wire             nextStepData_7_lastUop =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1_7
        & io_enq_req_1_bits_lastUop | enqBypassEnVec_2_7 & io_enq_req_2_bits_lastUop
        | enqBypassEnVec_3_7 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4_7
        & io_enq_req_4_bits_lastUop | enqBypassEnVec_5_7 & io_enq_req_5_bits_lastUop
      : _dataModule_io_rdata_7_lastUop;
  wire [7:0]       nextStepData_7_psrc_0 =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_psrc_0 : 8'h0)
      : _dataModule_io_rdata_7_psrc_0;
  wire [7:0]       nextStepData_7_psrc_1 =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_psrc_1 : 8'h0)
      : _dataModule_io_rdata_7_psrc_1;
  wire [7:0]       nextStepData_7_psrc_2 =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_psrc_2 : 8'h0)
      : _dataModule_io_rdata_7_psrc_2;
  wire [7:0]       nextStepData_7_psrc_3 =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_psrc_3 : 8'h0)
      : _dataModule_io_rdata_7_psrc_3;
  wire [7:0]       nextStepData_7_psrc_4 =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_psrc_4 : 8'h0)
      : _dataModule_io_rdata_7_psrc_4;
  wire [7:0]       nextStepData_7_pdest =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_pdest : 8'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_pdest : 8'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_pdest : 8'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_pdest : 8'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_pdest : 8'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_pdest : 8'h0)
      : _dataModule_io_rdata_7_pdest;
  wire             nextStepData_7_robIdx_flag =
    enqBypassEn_7
      ? enqBypassEnVec_0_7 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1_7
        & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2_7
        & io_enq_req_2_bits_robIdx_flag | enqBypassEnVec_3_7
        & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4_7
        & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5_7
        & io_enq_req_5_bits_robIdx_flag
      : _dataModule_io_rdata_7_robIdx_flag;
  wire [7:0]       nextStepData_7_robIdx_value =
    enqBypassEn_7
      ? (enqBypassEnVec_0_7 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_1_7 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_2_7 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_3_7 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_4_7 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_5_7 ? io_enq_req_5_bits_robIdx_value : 8'h0)
      : _dataModule_io_rdata_7_robIdx_value;
  wire             enqBypassEnVec_0_8 = io_enq_needAlloc_0 & matrix_8_0;
  wire [7:0]       _GEN_34 =
    {{matrix_8_0},
     {matrix_8_0},
     {matrix_3_0},
     {matrix_4_0},
     {matrix_5_0},
     {matrix_6_0},
     {matrix_7_0},
     {matrix_8_0}};
  wire             enqBypassEnVec_1_8 = io_enq_needAlloc_1 & _GEN_34[_GEN_2];
  wire             enqBypassEnVec_2_8 = io_enq_needAlloc_2 & _GEN_34[_GEN_4];
  wire             enqBypassEnVec_3_8 = io_enq_needAlloc_3 & _GEN_34[_GEN_7];
  wire             enqBypassEnVec_4_8 = io_enq_needAlloc_4 & _GEN_34[enqOffset_4];
  wire             enqBypassEnVec_5_8 = io_enq_needAlloc_5 & _GEN_34[enqOffset_5];
  wire             enqBypassEn_8 =
    allowEnqueue
    & (|{enqBypassEnVec_5_8,
         enqBypassEnVec_4_8,
         enqBypassEnVec_3_8,
         enqBypassEnVec_2_8,
         enqBypassEnVec_1_8,
         enqBypassEnVec_0_8});
  wire [3:0]       nextStepData_8_srcType_0 =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_srcType_0 : 4'h0)
      : _dataModule_io_rdata_8_srcType_0;
  wire [3:0]       nextStepData_8_srcType_1 =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_srcType_1 : 4'h0)
      : _dataModule_io_rdata_8_srcType_1;
  wire [3:0]       nextStepData_8_srcType_2 =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_srcType_2 : 4'h0)
      : _dataModule_io_rdata_8_srcType_2;
  wire [3:0]       nextStepData_8_srcType_3 =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_srcType_3 : 4'h0)
      : _dataModule_io_rdata_8_srcType_3;
  wire [3:0]       nextStepData_8_srcType_4 =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_srcType_4 : 4'h0)
      : _dataModule_io_rdata_8_srcType_4;
  wire [34:0]      nextStepData_8_fuType =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_fuType : 35'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_fuType : 35'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_fuType : 35'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_fuType : 35'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_fuType : 35'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_fuType : 35'h0)
      : _dataModule_io_rdata_8_fuType;
  wire [8:0]       nextStepData_8_fuOpType =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_fuOpType : 9'h0)
      : _dataModule_io_rdata_8_fuOpType;
  wire             nextStepData_8_rfWen =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_8
        & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_8 & io_enq_req_2_bits_rfWen
        | enqBypassEnVec_3_8 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_8
        & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_8 & io_enq_req_5_bits_rfWen
      : _dataModule_io_rdata_8_rfWen;
  wire             nextStepData_8_fpWen =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_8
        & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_8 & io_enq_req_2_bits_fpWen
        | enqBypassEnVec_3_8 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_8
        & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_8 & io_enq_req_5_bits_fpWen
      : _dataModule_io_rdata_8_fpWen;
  wire             nextStepData_8_vecWen =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_8 & io_enq_req_2_bits_vecWen
        | enqBypassEnVec_3_8 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_8 & io_enq_req_5_bits_vecWen
      : _dataModule_io_rdata_8_vecWen;
  wire             nextStepData_8_v0Wen =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_8
        & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_8 & io_enq_req_2_bits_v0Wen
        | enqBypassEnVec_3_8 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_8
        & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_8 & io_enq_req_5_bits_v0Wen
      : _dataModule_io_rdata_8_v0Wen;
  wire             nextStepData_8_vlWen =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_8 & io_enq_req_2_bits_vlWen
        | enqBypassEnVec_3_8 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_8 & io_enq_req_5_bits_vlWen
      : _dataModule_io_rdata_8_vlWen;
  wire [3:0]       nextStepData_8_selImm =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_selImm : 4'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_selImm : 4'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_selImm : 4'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_selImm : 4'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_selImm : 4'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_selImm : 4'h0)
      : _dataModule_io_rdata_8_selImm;
  wire [31:0]      nextStepData_8_imm =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_imm : 32'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_imm : 32'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_imm : 32'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_imm : 32'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_imm : 32'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_imm : 32'h0)
      : _dataModule_io_rdata_8_imm;
  wire             nextStepData_8_vpu_vma =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2_8 & io_enq_req_2_bits_vpu_vma
        | enqBypassEnVec_3_8 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5_8 & io_enq_req_5_bits_vpu_vma
      : _dataModule_io_rdata_8_vpu_vma;
  wire             nextStepData_8_vpu_vta =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2_8 & io_enq_req_2_bits_vpu_vta
        | enqBypassEnVec_3_8 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5_8 & io_enq_req_5_bits_vpu_vta
      : _dataModule_io_rdata_8_vpu_vta;
  wire [1:0]       nextStepData_8_vpu_vsew =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_vpu_vsew : 2'h0)
      : _dataModule_io_rdata_8_vpu_vsew;
  wire [2:0]       nextStepData_8_vpu_vlmul =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_vpu_vlmul : 3'h0)
      : _dataModule_io_rdata_8_vpu_vlmul;
  wire             nextStepData_8_vpu_vm =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_8 & io_enq_req_2_bits_vpu_vm
        | enqBypassEnVec_3_8 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_8 & io_enq_req_5_bits_vpu_vm
      : _dataModule_io_rdata_8_vpu_vm;
  wire [7:0]       nextStepData_8_vpu_vstart =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_vpu_vstart : 8'h0)
      : _dataModule_io_rdata_8_vpu_vstart;
  wire             nextStepData_8_vpu_fpu_isFoldTo1_2 =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2_8
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3_8
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5_8
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2
      : _dataModule_io_rdata_8_vpu_fpu_isFoldTo1_2;
  wire             nextStepData_8_vpu_fpu_isFoldTo1_4 =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2_8
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3_8
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5_8
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4
      : _dataModule_io_rdata_8_vpu_fpu_isFoldTo1_4;
  wire             nextStepData_8_vpu_fpu_isFoldTo1_8 =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2_8
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3_8
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5_8
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8
      : _dataModule_io_rdata_8_vpu_fpu_isFoldTo1_8;
  wire             nextStepData_8_vpu_isExt =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2_8 & io_enq_req_2_bits_vpu_isExt
        | enqBypassEnVec_3_8 & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5_8 & io_enq_req_5_bits_vpu_isExt
      : _dataModule_io_rdata_8_vpu_isExt;
  wire             nextStepData_8_vpu_isNarrow =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2_8
        & io_enq_req_2_bits_vpu_isNarrow | enqBypassEnVec_3_8
        & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5_8
        & io_enq_req_5_bits_vpu_isNarrow
      : _dataModule_io_rdata_8_vpu_isNarrow;
  wire             nextStepData_8_vpu_isDstMask =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2_8
        & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3_8
        & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5_8
        & io_enq_req_5_bits_vpu_isDstMask
      : _dataModule_io_rdata_8_vpu_isDstMask;
  wire             nextStepData_8_vpu_isOpMask =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2_8
        & io_enq_req_2_bits_vpu_isOpMask | enqBypassEnVec_3_8
        & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5_8
        & io_enq_req_5_bits_vpu_isOpMask
      : _dataModule_io_rdata_8_vpu_isOpMask;
  wire             nextStepData_8_vpu_isDependOldvd =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2_8
        & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3_8
        & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5_8
        & io_enq_req_5_bits_vpu_isDependOldvd
      : _dataModule_io_rdata_8_vpu_isDependOldvd;
  wire             nextStepData_8_vpu_isWritePartVd =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1_8
        & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2_8
        & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3_8
        & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4_8
        & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5_8
        & io_enq_req_5_bits_vpu_isWritePartVd
      : _dataModule_io_rdata_8_vpu_isWritePartVd;
  wire [6:0]       nextStepData_8_uopIdx =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_uopIdx : 7'h0)
      : _dataModule_io_rdata_8_uopIdx;
  wire             nextStepData_8_lastUop =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1_8
        & io_enq_req_1_bits_lastUop | enqBypassEnVec_2_8 & io_enq_req_2_bits_lastUop
        | enqBypassEnVec_3_8 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4_8
        & io_enq_req_4_bits_lastUop | enqBypassEnVec_5_8 & io_enq_req_5_bits_lastUop
      : _dataModule_io_rdata_8_lastUop;
  wire [7:0]       nextStepData_8_psrc_0 =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_psrc_0 : 8'h0)
      : _dataModule_io_rdata_8_psrc_0;
  wire [7:0]       nextStepData_8_psrc_1 =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_psrc_1 : 8'h0)
      : _dataModule_io_rdata_8_psrc_1;
  wire [7:0]       nextStepData_8_psrc_2 =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_psrc_2 : 8'h0)
      : _dataModule_io_rdata_8_psrc_2;
  wire [7:0]       nextStepData_8_psrc_3 =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_psrc_3 : 8'h0)
      : _dataModule_io_rdata_8_psrc_3;
  wire [7:0]       nextStepData_8_psrc_4 =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_psrc_4 : 8'h0)
      : _dataModule_io_rdata_8_psrc_4;
  wire [7:0]       nextStepData_8_pdest =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_pdest : 8'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_pdest : 8'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_pdest : 8'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_pdest : 8'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_pdest : 8'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_pdest : 8'h0)
      : _dataModule_io_rdata_8_pdest;
  wire             nextStepData_8_robIdx_flag =
    enqBypassEn_8
      ? enqBypassEnVec_0_8 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1_8
        & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2_8
        & io_enq_req_2_bits_robIdx_flag | enqBypassEnVec_3_8
        & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4_8
        & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5_8
        & io_enq_req_5_bits_robIdx_flag
      : _dataModule_io_rdata_8_robIdx_flag;
  wire [7:0]       nextStepData_8_robIdx_value =
    enqBypassEn_8
      ? (enqBypassEnVec_0_8 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_1_8 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_2_8 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_3_8 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_4_8 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_5_8 ? io_enq_req_5_bits_robIdx_value : 8'h0)
      : _dataModule_io_rdata_8_robIdx_value;
  wire             enqBypassEnVec_0_9 = io_enq_needAlloc_0 & matrix_9_0;
  wire [7:0]       _GEN_35 =
    {{matrix_9_0},
     {matrix_9_0},
     {matrix_4_0},
     {matrix_5_0},
     {matrix_6_0},
     {matrix_7_0},
     {matrix_8_0},
     {matrix_9_0}};
  wire             enqBypassEnVec_1_9 = io_enq_needAlloc_1 & _GEN_35[_GEN_2];
  wire             enqBypassEnVec_2_9 = io_enq_needAlloc_2 & _GEN_35[_GEN_4];
  wire             enqBypassEnVec_3_9 = io_enq_needAlloc_3 & _GEN_35[_GEN_7];
  wire             enqBypassEnVec_4_9 = io_enq_needAlloc_4 & _GEN_35[enqOffset_4];
  wire             enqBypassEnVec_5_9 = io_enq_needAlloc_5 & _GEN_35[enqOffset_5];
  wire             enqBypassEn_9 =
    allowEnqueue
    & (|{enqBypassEnVec_5_9,
         enqBypassEnVec_4_9,
         enqBypassEnVec_3_9,
         enqBypassEnVec_2_9,
         enqBypassEnVec_1_9,
         enqBypassEnVec_0_9});
  wire [3:0]       nextStepData_9_srcType_0 =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_srcType_0 : 4'h0)
      : _dataModule_io_rdata_9_srcType_0;
  wire [3:0]       nextStepData_9_srcType_1 =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_srcType_1 : 4'h0)
      : _dataModule_io_rdata_9_srcType_1;
  wire [3:0]       nextStepData_9_srcType_2 =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_srcType_2 : 4'h0)
      : _dataModule_io_rdata_9_srcType_2;
  wire [3:0]       nextStepData_9_srcType_3 =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_srcType_3 : 4'h0)
      : _dataModule_io_rdata_9_srcType_3;
  wire [3:0]       nextStepData_9_srcType_4 =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_srcType_4 : 4'h0)
      : _dataModule_io_rdata_9_srcType_4;
  wire [34:0]      nextStepData_9_fuType =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_fuType : 35'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_fuType : 35'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_fuType : 35'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_fuType : 35'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_fuType : 35'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_fuType : 35'h0)
      : _dataModule_io_rdata_9_fuType;
  wire [8:0]       nextStepData_9_fuOpType =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_fuOpType : 9'h0)
      : _dataModule_io_rdata_9_fuOpType;
  wire             nextStepData_9_rfWen =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_9
        & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_9 & io_enq_req_2_bits_rfWen
        | enqBypassEnVec_3_9 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_9
        & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_9 & io_enq_req_5_bits_rfWen
      : _dataModule_io_rdata_9_rfWen;
  wire             nextStepData_9_fpWen =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_9
        & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_9 & io_enq_req_2_bits_fpWen
        | enqBypassEnVec_3_9 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_9
        & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_9 & io_enq_req_5_bits_fpWen
      : _dataModule_io_rdata_9_fpWen;
  wire             nextStepData_9_vecWen =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_9 & io_enq_req_2_bits_vecWen
        | enqBypassEnVec_3_9 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_9 & io_enq_req_5_bits_vecWen
      : _dataModule_io_rdata_9_vecWen;
  wire             nextStepData_9_v0Wen =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_9
        & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_9 & io_enq_req_2_bits_v0Wen
        | enqBypassEnVec_3_9 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_9
        & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_9 & io_enq_req_5_bits_v0Wen
      : _dataModule_io_rdata_9_v0Wen;
  wire             nextStepData_9_vlWen =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_9 & io_enq_req_2_bits_vlWen
        | enqBypassEnVec_3_9 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_9 & io_enq_req_5_bits_vlWen
      : _dataModule_io_rdata_9_vlWen;
  wire [3:0]       nextStepData_9_selImm =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_selImm : 4'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_selImm : 4'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_selImm : 4'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_selImm : 4'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_selImm : 4'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_selImm : 4'h0)
      : _dataModule_io_rdata_9_selImm;
  wire [31:0]      nextStepData_9_imm =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_imm : 32'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_imm : 32'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_imm : 32'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_imm : 32'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_imm : 32'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_imm : 32'h0)
      : _dataModule_io_rdata_9_imm;
  wire             nextStepData_9_vpu_vma =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2_9 & io_enq_req_2_bits_vpu_vma
        | enqBypassEnVec_3_9 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5_9 & io_enq_req_5_bits_vpu_vma
      : _dataModule_io_rdata_9_vpu_vma;
  wire             nextStepData_9_vpu_vta =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2_9 & io_enq_req_2_bits_vpu_vta
        | enqBypassEnVec_3_9 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5_9 & io_enq_req_5_bits_vpu_vta
      : _dataModule_io_rdata_9_vpu_vta;
  wire [1:0]       nextStepData_9_vpu_vsew =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_vpu_vsew : 2'h0)
      : _dataModule_io_rdata_9_vpu_vsew;
  wire [2:0]       nextStepData_9_vpu_vlmul =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_vpu_vlmul : 3'h0)
      : _dataModule_io_rdata_9_vpu_vlmul;
  wire             nextStepData_9_vpu_vm =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_9 & io_enq_req_2_bits_vpu_vm
        | enqBypassEnVec_3_9 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_9 & io_enq_req_5_bits_vpu_vm
      : _dataModule_io_rdata_9_vpu_vm;
  wire [7:0]       nextStepData_9_vpu_vstart =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_vpu_vstart : 8'h0)
      : _dataModule_io_rdata_9_vpu_vstart;
  wire             nextStepData_9_vpu_fpu_isFoldTo1_2 =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2_9
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3_9
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5_9
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2
      : _dataModule_io_rdata_9_vpu_fpu_isFoldTo1_2;
  wire             nextStepData_9_vpu_fpu_isFoldTo1_4 =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2_9
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3_9
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5_9
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4
      : _dataModule_io_rdata_9_vpu_fpu_isFoldTo1_4;
  wire             nextStepData_9_vpu_fpu_isFoldTo1_8 =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2_9
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3_9
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5_9
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8
      : _dataModule_io_rdata_9_vpu_fpu_isFoldTo1_8;
  wire             nextStepData_9_vpu_isExt =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2_9 & io_enq_req_2_bits_vpu_isExt
        | enqBypassEnVec_3_9 & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5_9 & io_enq_req_5_bits_vpu_isExt
      : _dataModule_io_rdata_9_vpu_isExt;
  wire             nextStepData_9_vpu_isNarrow =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2_9
        & io_enq_req_2_bits_vpu_isNarrow | enqBypassEnVec_3_9
        & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5_9
        & io_enq_req_5_bits_vpu_isNarrow
      : _dataModule_io_rdata_9_vpu_isNarrow;
  wire             nextStepData_9_vpu_isDstMask =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2_9
        & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3_9
        & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5_9
        & io_enq_req_5_bits_vpu_isDstMask
      : _dataModule_io_rdata_9_vpu_isDstMask;
  wire             nextStepData_9_vpu_isOpMask =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2_9
        & io_enq_req_2_bits_vpu_isOpMask | enqBypassEnVec_3_9
        & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5_9
        & io_enq_req_5_bits_vpu_isOpMask
      : _dataModule_io_rdata_9_vpu_isOpMask;
  wire             nextStepData_9_vpu_isDependOldvd =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2_9
        & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3_9
        & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5_9
        & io_enq_req_5_bits_vpu_isDependOldvd
      : _dataModule_io_rdata_9_vpu_isDependOldvd;
  wire             nextStepData_9_vpu_isWritePartVd =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1_9
        & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2_9
        & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3_9
        & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4_9
        & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5_9
        & io_enq_req_5_bits_vpu_isWritePartVd
      : _dataModule_io_rdata_9_vpu_isWritePartVd;
  wire [6:0]       nextStepData_9_uopIdx =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_uopIdx : 7'h0)
      : _dataModule_io_rdata_9_uopIdx;
  wire             nextStepData_9_lastUop =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1_9
        & io_enq_req_1_bits_lastUop | enqBypassEnVec_2_9 & io_enq_req_2_bits_lastUop
        | enqBypassEnVec_3_9 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4_9
        & io_enq_req_4_bits_lastUop | enqBypassEnVec_5_9 & io_enq_req_5_bits_lastUop
      : _dataModule_io_rdata_9_lastUop;
  wire [7:0]       nextStepData_9_psrc_0 =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_psrc_0 : 8'h0)
      : _dataModule_io_rdata_9_psrc_0;
  wire [7:0]       nextStepData_9_psrc_1 =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_psrc_1 : 8'h0)
      : _dataModule_io_rdata_9_psrc_1;
  wire [7:0]       nextStepData_9_psrc_2 =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_psrc_2 : 8'h0)
      : _dataModule_io_rdata_9_psrc_2;
  wire [7:0]       nextStepData_9_psrc_3 =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_psrc_3 : 8'h0)
      : _dataModule_io_rdata_9_psrc_3;
  wire [7:0]       nextStepData_9_psrc_4 =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_psrc_4 : 8'h0)
      : _dataModule_io_rdata_9_psrc_4;
  wire [7:0]       nextStepData_9_pdest =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_pdest : 8'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_pdest : 8'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_pdest : 8'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_pdest : 8'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_pdest : 8'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_pdest : 8'h0)
      : _dataModule_io_rdata_9_pdest;
  wire             nextStepData_9_robIdx_flag =
    enqBypassEn_9
      ? enqBypassEnVec_0_9 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1_9
        & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2_9
        & io_enq_req_2_bits_robIdx_flag | enqBypassEnVec_3_9
        & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4_9
        & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5_9
        & io_enq_req_5_bits_robIdx_flag
      : _dataModule_io_rdata_9_robIdx_flag;
  wire [7:0]       nextStepData_9_robIdx_value =
    enqBypassEn_9
      ? (enqBypassEnVec_0_9 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_1_9 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_2_9 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_3_9 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_4_9 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_5_9 ? io_enq_req_5_bits_robIdx_value : 8'h0)
      : _dataModule_io_rdata_9_robIdx_value;
  wire             enqBypassEnVec_0_10 = io_enq_needAlloc_0 & matrix_10_0;
  wire [7:0]       _GEN_36 =
    {{matrix_10_0},
     {matrix_10_0},
     {matrix_5_0},
     {matrix_6_0},
     {matrix_7_0},
     {matrix_8_0},
     {matrix_9_0},
     {matrix_10_0}};
  wire             enqBypassEnVec_1_10 = io_enq_needAlloc_1 & _GEN_36[_GEN_2];
  wire             enqBypassEnVec_2_10 = io_enq_needAlloc_2 & _GEN_36[_GEN_4];
  wire             enqBypassEnVec_3_10 = io_enq_needAlloc_3 & _GEN_36[_GEN_7];
  wire             enqBypassEnVec_4_10 = io_enq_needAlloc_4 & _GEN_36[enqOffset_4];
  wire             enqBypassEnVec_5_10 = io_enq_needAlloc_5 & _GEN_36[enqOffset_5];
  wire             enqBypassEn_10 =
    allowEnqueue
    & (|{enqBypassEnVec_5_10,
         enqBypassEnVec_4_10,
         enqBypassEnVec_3_10,
         enqBypassEnVec_2_10,
         enqBypassEnVec_1_10,
         enqBypassEnVec_0_10});
  wire [3:0]       nextStepData_10_srcType_0 =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_srcType_0 : 4'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_srcType_0 : 4'h0)
      : _dataModule_io_rdata_10_srcType_0;
  wire [3:0]       nextStepData_10_srcType_1 =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_srcType_1 : 4'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_srcType_1 : 4'h0)
      : _dataModule_io_rdata_10_srcType_1;
  wire [3:0]       nextStepData_10_srcType_2 =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_srcType_2 : 4'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_srcType_2 : 4'h0)
      : _dataModule_io_rdata_10_srcType_2;
  wire [3:0]       nextStepData_10_srcType_3 =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_srcType_3 : 4'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_srcType_3 : 4'h0)
      : _dataModule_io_rdata_10_srcType_3;
  wire [3:0]       nextStepData_10_srcType_4 =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_srcType_4 : 4'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_srcType_4 : 4'h0)
      : _dataModule_io_rdata_10_srcType_4;
  wire [34:0]      nextStepData_10_fuType =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_fuType : 35'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_fuType : 35'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_fuType : 35'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_fuType : 35'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_fuType : 35'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_fuType : 35'h0)
      : _dataModule_io_rdata_10_fuType;
  wire [8:0]       nextStepData_10_fuOpType =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_fuOpType : 9'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_fuOpType : 9'h0)
      : _dataModule_io_rdata_10_fuOpType;
  wire             nextStepData_10_rfWen =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_10
        & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_10 & io_enq_req_2_bits_rfWen
        | enqBypassEnVec_3_10 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_10
        & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_10 & io_enq_req_5_bits_rfWen
      : _dataModule_io_rdata_10_rfWen;
  wire             nextStepData_10_fpWen =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_10
        & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_10 & io_enq_req_2_bits_fpWen
        | enqBypassEnVec_3_10 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_10
        & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_10 & io_enq_req_5_bits_fpWen
      : _dataModule_io_rdata_10_fpWen;
  wire             nextStepData_10_vecWen =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_10 & io_enq_req_2_bits_vecWen
        | enqBypassEnVec_3_10 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_10 & io_enq_req_5_bits_vecWen
      : _dataModule_io_rdata_10_vecWen;
  wire             nextStepData_10_v0Wen =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_10
        & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_10 & io_enq_req_2_bits_v0Wen
        | enqBypassEnVec_3_10 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_10
        & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_10 & io_enq_req_5_bits_v0Wen
      : _dataModule_io_rdata_10_v0Wen;
  wire             nextStepData_10_vlWen =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_10 & io_enq_req_2_bits_vlWen
        | enqBypassEnVec_3_10 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_10 & io_enq_req_5_bits_vlWen
      : _dataModule_io_rdata_10_vlWen;
  wire [3:0]       nextStepData_10_selImm =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_selImm : 4'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_selImm : 4'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_selImm : 4'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_selImm : 4'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_selImm : 4'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_selImm : 4'h0)
      : _dataModule_io_rdata_10_selImm;
  wire [31:0]      nextStepData_10_imm =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_imm : 32'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_imm : 32'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_imm : 32'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_imm : 32'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_imm : 32'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_imm : 32'h0)
      : _dataModule_io_rdata_10_imm;
  wire             nextStepData_10_vpu_vma =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2_10 & io_enq_req_2_bits_vpu_vma
        | enqBypassEnVec_3_10 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5_10 & io_enq_req_5_bits_vpu_vma
      : _dataModule_io_rdata_10_vpu_vma;
  wire             nextStepData_10_vpu_vta =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2_10 & io_enq_req_2_bits_vpu_vta
        | enqBypassEnVec_3_10 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5_10 & io_enq_req_5_bits_vpu_vta
      : _dataModule_io_rdata_10_vpu_vta;
  wire [1:0]       nextStepData_10_vpu_vsew =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_vpu_vsew : 2'h0)
      : _dataModule_io_rdata_10_vpu_vsew;
  wire [2:0]       nextStepData_10_vpu_vlmul =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_vpu_vlmul : 3'h0)
      : _dataModule_io_rdata_10_vpu_vlmul;
  wire             nextStepData_10_vpu_vm =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_10 & io_enq_req_2_bits_vpu_vm
        | enqBypassEnVec_3_10 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_10 & io_enq_req_5_bits_vpu_vm
      : _dataModule_io_rdata_10_vpu_vm;
  wire [7:0]       nextStepData_10_vpu_vstart =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_vpu_vstart : 8'h0)
      : _dataModule_io_rdata_10_vpu_vstart;
  wire             nextStepData_10_vpu_fpu_isFoldTo1_2 =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2_10
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3_10
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5_10
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2
      : _dataModule_io_rdata_10_vpu_fpu_isFoldTo1_2;
  wire             nextStepData_10_vpu_fpu_isFoldTo1_4 =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2_10
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3_10
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5_10
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4
      : _dataModule_io_rdata_10_vpu_fpu_isFoldTo1_4;
  wire             nextStepData_10_vpu_fpu_isFoldTo1_8 =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2_10
        & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3_10
        & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5_10
        & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8
      : _dataModule_io_rdata_10_vpu_fpu_isFoldTo1_8;
  wire             nextStepData_10_vpu_isExt =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2_10 & io_enq_req_2_bits_vpu_isExt
        | enqBypassEnVec_3_10 & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5_10 & io_enq_req_5_bits_vpu_isExt
      : _dataModule_io_rdata_10_vpu_isExt;
  wire             nextStepData_10_vpu_isNarrow =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2_10
        & io_enq_req_2_bits_vpu_isNarrow | enqBypassEnVec_3_10
        & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5_10
        & io_enq_req_5_bits_vpu_isNarrow
      : _dataModule_io_rdata_10_vpu_isNarrow;
  wire             nextStepData_10_vpu_isDstMask =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2_10
        & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3_10
        & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5_10
        & io_enq_req_5_bits_vpu_isDstMask
      : _dataModule_io_rdata_10_vpu_isDstMask;
  wire             nextStepData_10_vpu_isOpMask =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2_10
        & io_enq_req_2_bits_vpu_isOpMask | enqBypassEnVec_3_10
        & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5_10
        & io_enq_req_5_bits_vpu_isOpMask
      : _dataModule_io_rdata_10_vpu_isOpMask;
  wire             nextStepData_10_vpu_isDependOldvd =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2_10
        & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3_10
        & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5_10
        & io_enq_req_5_bits_vpu_isDependOldvd
      : _dataModule_io_rdata_10_vpu_isDependOldvd;
  wire             nextStepData_10_vpu_isWritePartVd =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1_10
        & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2_10
        & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3_10
        & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4_10
        & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5_10
        & io_enq_req_5_bits_vpu_isWritePartVd
      : _dataModule_io_rdata_10_vpu_isWritePartVd;
  wire [6:0]       nextStepData_10_uopIdx =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_uopIdx : 7'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_uopIdx : 7'h0)
      : _dataModule_io_rdata_10_uopIdx;
  wire             nextStepData_10_lastUop =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1_10
        & io_enq_req_1_bits_lastUop | enqBypassEnVec_2_10 & io_enq_req_2_bits_lastUop
        | enqBypassEnVec_3_10 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4_10
        & io_enq_req_4_bits_lastUop | enqBypassEnVec_5_10 & io_enq_req_5_bits_lastUop
      : _dataModule_io_rdata_10_lastUop;
  wire [7:0]       nextStepData_10_psrc_0 =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_psrc_0 : 8'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_psrc_0 : 8'h0)
      : _dataModule_io_rdata_10_psrc_0;
  wire [7:0]       nextStepData_10_psrc_1 =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_psrc_1 : 8'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_psrc_1 : 8'h0)
      : _dataModule_io_rdata_10_psrc_1;
  wire [7:0]       nextStepData_10_psrc_2 =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_psrc_2 : 8'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_psrc_2 : 8'h0)
      : _dataModule_io_rdata_10_psrc_2;
  wire [7:0]       nextStepData_10_psrc_3 =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_psrc_3 : 8'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_psrc_3 : 8'h0)
      : _dataModule_io_rdata_10_psrc_3;
  wire [7:0]       nextStepData_10_psrc_4 =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_psrc_4 : 8'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_psrc_4 : 8'h0)
      : _dataModule_io_rdata_10_psrc_4;
  wire [7:0]       nextStepData_10_pdest =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_pdest : 8'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_pdest : 8'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_pdest : 8'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_pdest : 8'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_pdest : 8'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_pdest : 8'h0)
      : _dataModule_io_rdata_10_pdest;
  wire             nextStepData_10_robIdx_flag =
    enqBypassEn_10
      ? enqBypassEnVec_0_10 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1_10
        & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2_10
        & io_enq_req_2_bits_robIdx_flag | enqBypassEnVec_3_10
        & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4_10
        & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5_10
        & io_enq_req_5_bits_robIdx_flag
      : _dataModule_io_rdata_10_robIdx_flag;
  wire [7:0]       nextStepData_10_robIdx_value =
    enqBypassEn_10
      ? (enqBypassEnVec_0_10 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_1_10 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_2_10 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_3_10 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_4_10 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (enqBypassEnVec_5_10 ? io_enq_req_5_bits_robIdx_value : 8'h0)
      : _dataModule_io_rdata_10_robIdx_value;
  wire             enqBypassEnVec_0 = io_enq_needAlloc_0 & enqMatchVec_0;
  wire [7:0]       _GEN_37 =
    {{enqMatchVec_0},
     {enqMatchVec_0},
     {{tailPtr_5_flag, tailPtr_5_value} == _matrix_T_11},
     {enqMatchVec_4},
     {enqMatchVec_3},
     {enqMatchVec_2},
     {enqMatchVec_1},
     {enqMatchVec_0}};
  wire             enqBypassEnVec_1 = io_enq_needAlloc_1 & _GEN_37[_GEN_2];
  wire             enqBypassEnVec_2 = io_enq_needAlloc_2 & _GEN_37[_GEN_4];
  wire             enqBypassEnVec_3 = io_enq_needAlloc_3 & _GEN_37[_GEN_7];
  wire             enqBypassEnVec_4 = io_enq_needAlloc_4 & _GEN_37[enqOffset_4];
  wire             enqBypassEnVec_5 = io_enq_needAlloc_5 & _GEN_37[enqOffset_5];
  wire             matrix_11_0 = _matrix_T_132 == {headPtr_11_flag, headPtr_11_value};
  wire             enqBypassEnVec_0_11 = io_enq_needAlloc_0 & matrix_11_0;
  wire [7:0]       _GEN_38 =
    {{matrix_11_0},
     {matrix_11_0},
     {matrix_6_0},
     {matrix_7_0},
     {matrix_8_0},
     {matrix_9_0},
     {matrix_10_0},
     {matrix_11_0}};
  wire             enqBypassEnVec_1_11 = io_enq_needAlloc_1 & _GEN_38[_GEN_2];
  wire             enqBypassEnVec_2_11 = io_enq_needAlloc_2 & _GEN_38[_GEN_4];
  wire             enqBypassEnVec_3_11 = io_enq_needAlloc_3 & _GEN_38[_GEN_7];
  wire             enqBypassEnVec_4_11 = io_enq_needAlloc_4 & _GEN_38[enqOffset_4];
  wire             enqBypassEnVec_5_11 = io_enq_needAlloc_5 & _GEN_38[enqOffset_5];
  wire             enqBypassEn_11 =
    allowEnqueue
    & (|{enqBypassEnVec_5_11,
         enqBypassEnVec_4_11,
         enqBypassEnVec_3_11,
         enqBypassEnVec_2_11,
         enqBypassEnVec_1_11,
         enqBypassEnVec_0_11});
  always @(posedge clock) begin
    if (_GEN_8) begin
      robIdxEntries_0_flag <=
        validVec_0 & io_enq_req_0_bits_robIdx_flag | validVec_1
        & io_enq_req_1_bits_robIdx_flag | validVec_2 & io_enq_req_2_bits_robIdx_flag
        | validVec_3 & io_enq_req_3_bits_robIdx_flag | validVec_4
        & io_enq_req_4_bits_robIdx_flag | validVec_5 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_0_value <=
        (validVec_0 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_9) begin
      robIdxEntries_1_flag <=
        validVec_0_1 & io_enq_req_0_bits_robIdx_flag | validVec_1_1
        & io_enq_req_1_bits_robIdx_flag | validVec_2_1 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_1 & io_enq_req_3_bits_robIdx_flag | validVec_4_1
        & io_enq_req_4_bits_robIdx_flag | validVec_5_1 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_1_value <=
        (validVec_0_1 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_1 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_1 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_1 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_1 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_1 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_10) begin
      robIdxEntries_2_flag <=
        validVec_0_2 & io_enq_req_0_bits_robIdx_flag | validVec_1_2
        & io_enq_req_1_bits_robIdx_flag | validVec_2_2 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_2 & io_enq_req_3_bits_robIdx_flag | validVec_4_2
        & io_enq_req_4_bits_robIdx_flag | validVec_5_2 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_2_value <=
        (validVec_0_2 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_2 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_2 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_2 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_2 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_2 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_11) begin
      robIdxEntries_3_flag <=
        validVec_0_3 & io_enq_req_0_bits_robIdx_flag | validVec_1_3
        & io_enq_req_1_bits_robIdx_flag | validVec_2_3 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_3 & io_enq_req_3_bits_robIdx_flag | validVec_4_3
        & io_enq_req_4_bits_robIdx_flag | validVec_5_3 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_3_value <=
        (validVec_0_3 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_3 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_3 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_3 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_3 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_3 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_12) begin
      robIdxEntries_4_flag <=
        validVec_0_4 & io_enq_req_0_bits_robIdx_flag | validVec_1_4
        & io_enq_req_1_bits_robIdx_flag | validVec_2_4 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_4 & io_enq_req_3_bits_robIdx_flag | validVec_4_4
        & io_enq_req_4_bits_robIdx_flag | validVec_5_4 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_4_value <=
        (validVec_0_4 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_4 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_4 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_4 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_4 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_4 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_13) begin
      robIdxEntries_5_flag <=
        validVec_0_5 & io_enq_req_0_bits_robIdx_flag | validVec_1_5
        & io_enq_req_1_bits_robIdx_flag | validVec_2_5 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_5 & io_enq_req_3_bits_robIdx_flag | validVec_4_5
        & io_enq_req_4_bits_robIdx_flag | validVec_5_5 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_5_value <=
        (validVec_0_5 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_5 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_5 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_5 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_5 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_5 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_14) begin
      robIdxEntries_6_flag <=
        validVec_0_6 & io_enq_req_0_bits_robIdx_flag | validVec_1_6
        & io_enq_req_1_bits_robIdx_flag | validVec_2_6 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_6 & io_enq_req_3_bits_robIdx_flag | validVec_4_6
        & io_enq_req_4_bits_robIdx_flag | validVec_5_6 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_6_value <=
        (validVec_0_6 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_6 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_6 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_6 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_6 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_6 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_15) begin
      robIdxEntries_7_flag <=
        validVec_0_7 & io_enq_req_0_bits_robIdx_flag | validVec_1_7
        & io_enq_req_1_bits_robIdx_flag | validVec_2_7 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_7 & io_enq_req_3_bits_robIdx_flag | validVec_4_7
        & io_enq_req_4_bits_robIdx_flag | validVec_5_7 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_7_value <=
        (validVec_0_7 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_7 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_7 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_7 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_7 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_7 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_16) begin
      robIdxEntries_8_flag <=
        validVec_0_8 & io_enq_req_0_bits_robIdx_flag | validVec_1_8
        & io_enq_req_1_bits_robIdx_flag | validVec_2_8 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_8 & io_enq_req_3_bits_robIdx_flag | validVec_4_8
        & io_enq_req_4_bits_robIdx_flag | validVec_5_8 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_8_value <=
        (validVec_0_8 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_8 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_8 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_8 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_8 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_8 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_17) begin
      robIdxEntries_9_flag <=
        validVec_0_9 & io_enq_req_0_bits_robIdx_flag | validVec_1_9
        & io_enq_req_1_bits_robIdx_flag | validVec_2_9 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_9 & io_enq_req_3_bits_robIdx_flag | validVec_4_9
        & io_enq_req_4_bits_robIdx_flag | validVec_5_9 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_9_value <=
        (validVec_0_9 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_9 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_9 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_9 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_9 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_9 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_18) begin
      robIdxEntries_10_flag <=
        validVec_0_10 & io_enq_req_0_bits_robIdx_flag | validVec_1_10
        & io_enq_req_1_bits_robIdx_flag | validVec_2_10 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_10 & io_enq_req_3_bits_robIdx_flag | validVec_4_10
        & io_enq_req_4_bits_robIdx_flag | validVec_5_10 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_10_value <=
        (validVec_0_10 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_10 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_10 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_10 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_10 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_10 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_19) begin
      robIdxEntries_11_flag <=
        validVec_0_11 & io_enq_req_0_bits_robIdx_flag | validVec_1_11
        & io_enq_req_1_bits_robIdx_flag | validVec_2_11 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_11 & io_enq_req_3_bits_robIdx_flag | validVec_4_11
        & io_enq_req_4_bits_robIdx_flag | validVec_5_11 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_11_value <=
        (validVec_0_11 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_11 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_11 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_11 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_11 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_11 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_20) begin
      robIdxEntries_12_flag <=
        validVec_0_12 & io_enq_req_0_bits_robIdx_flag | validVec_1_12
        & io_enq_req_1_bits_robIdx_flag | validVec_2_12 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_12 & io_enq_req_3_bits_robIdx_flag | validVec_4_12
        & io_enq_req_4_bits_robIdx_flag | validVec_5_12 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_12_value <=
        (validVec_0_12 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_12 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_12 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_12 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_12 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_12 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_21) begin
      robIdxEntries_13_flag <=
        validVec_0_13 & io_enq_req_0_bits_robIdx_flag | validVec_1_13
        & io_enq_req_1_bits_robIdx_flag | validVec_2_13 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_13 & io_enq_req_3_bits_robIdx_flag | validVec_4_13
        & io_enq_req_4_bits_robIdx_flag | validVec_5_13 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_13_value <=
        (validVec_0_13 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_13 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_13 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_13 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_13 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_13 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_22) begin
      robIdxEntries_14_flag <=
        validVec_0_14 & io_enq_req_0_bits_robIdx_flag | validVec_1_14
        & io_enq_req_1_bits_robIdx_flag | validVec_2_14 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_14 & io_enq_req_3_bits_robIdx_flag | validVec_4_14
        & io_enq_req_4_bits_robIdx_flag | validVec_5_14 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_14_value <=
        (validVec_0_14 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_14 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_14 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_14 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_14 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_14 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (_GEN_23) begin
      robIdxEntries_15_flag <=
        validVec_0_15 & io_enq_req_0_bits_robIdx_flag | validVec_1_15
        & io_enq_req_1_bits_robIdx_flag | validVec_2_15 & io_enq_req_2_bits_robIdx_flag
        | validVec_3_15 & io_enq_req_3_bits_robIdx_flag | validVec_4_15
        & io_enq_req_4_bits_robIdx_flag | validVec_5_15 & io_enq_req_5_bits_robIdx_flag;
      robIdxEntries_15_value <=
        (validVec_0_15 ? io_enq_req_0_bits_robIdx_value : 8'h0)
        | (validVec_1_15 ? io_enq_req_1_bits_robIdx_value : 8'h0)
        | (validVec_2_15 ? io_enq_req_2_bits_robIdx_value : 8'h0)
        | (validVec_3_15 ? io_enq_req_3_bits_robIdx_value : 8'h0)
        | (validVec_4_15 ? io_enq_req_4_bits_robIdx_value : 8'h0)
        | (validVec_5_15 ? io_enq_req_5_bits_robIdx_value : 8'h0);
    end
    if (io_redirect_valid) begin
    end
    else begin
      if (deqEnable_n_0 | _deqData_5_T) begin
        if (deqEnable_n_0) begin
          if (allowEnqueue
              & (|{enqBypassEnVec_5,
                   enqBypassEnVec_4,
                   enqBypassEnVec_3,
                   enqBypassEnVec_2,
                   enqBypassEnVec_1,
                   enqBypassEnVec_0})) begin
            deqData_0_srcType_0 <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_srcType_0 : 4'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_srcType_0 : 4'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_srcType_0 : 4'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_srcType_0 : 4'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_srcType_0 : 4'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_srcType_0 : 4'h0);
            deqData_0_srcType_1 <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_srcType_1 : 4'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_srcType_1 : 4'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_srcType_1 : 4'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_srcType_1 : 4'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_srcType_1 : 4'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_srcType_1 : 4'h0);
            deqData_0_srcType_2 <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_srcType_2 : 4'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_srcType_2 : 4'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_srcType_2 : 4'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_srcType_2 : 4'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_srcType_2 : 4'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_srcType_2 : 4'h0);
            deqData_0_srcType_3 <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_srcType_3 : 4'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_srcType_3 : 4'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_srcType_3 : 4'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_srcType_3 : 4'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_srcType_3 : 4'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_srcType_3 : 4'h0);
            deqData_0_srcType_4 <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_srcType_4 : 4'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_srcType_4 : 4'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_srcType_4 : 4'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_srcType_4 : 4'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_srcType_4 : 4'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_srcType_4 : 4'h0);
            deqData_0_fuType <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_fuType : 35'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_fuType : 35'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_fuType : 35'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_fuType : 35'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_fuType : 35'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_fuType : 35'h0);
            deqData_0_fuOpType <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_fuOpType : 9'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_fuOpType : 9'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_fuOpType : 9'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_fuOpType : 9'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_fuOpType : 9'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_fuOpType : 9'h0);
            deqData_0_rfWen <=
              enqBypassEnVec_0 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1
              & io_enq_req_1_bits_rfWen | enqBypassEnVec_2 & io_enq_req_2_bits_rfWen
              | enqBypassEnVec_3 & io_enq_req_3_bits_rfWen | enqBypassEnVec_4
              & io_enq_req_4_bits_rfWen | enqBypassEnVec_5 & io_enq_req_5_bits_rfWen;
            deqData_0_fpWen <=
              enqBypassEnVec_0 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1
              & io_enq_req_1_bits_fpWen | enqBypassEnVec_2 & io_enq_req_2_bits_fpWen
              | enqBypassEnVec_3 & io_enq_req_3_bits_fpWen | enqBypassEnVec_4
              & io_enq_req_4_bits_fpWen | enqBypassEnVec_5 & io_enq_req_5_bits_fpWen;
            deqData_0_vecWen <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1
              & io_enq_req_1_bits_vecWen | enqBypassEnVec_2 & io_enq_req_2_bits_vecWen
              | enqBypassEnVec_3 & io_enq_req_3_bits_vecWen | enqBypassEnVec_4
              & io_enq_req_4_bits_vecWen | enqBypassEnVec_5 & io_enq_req_5_bits_vecWen;
            deqData_0_v0Wen <=
              enqBypassEnVec_0 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1
              & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2 & io_enq_req_2_bits_v0Wen
              | enqBypassEnVec_3 & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4
              & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5 & io_enq_req_5_bits_v0Wen;
            deqData_0_vlWen <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1
              & io_enq_req_1_bits_vlWen | enqBypassEnVec_2 & io_enq_req_2_bits_vlWen
              | enqBypassEnVec_3 & io_enq_req_3_bits_vlWen | enqBypassEnVec_4
              & io_enq_req_4_bits_vlWen | enqBypassEnVec_5 & io_enq_req_5_bits_vlWen;
            deqData_0_selImm <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_selImm : 4'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_selImm : 4'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_selImm : 4'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_selImm : 4'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_selImm : 4'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_selImm : 4'h0);
            deqData_0_imm <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_imm : 32'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_imm : 32'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_imm : 32'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_imm : 32'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_imm : 32'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_imm : 32'h0);
            deqData_0_vpu_vma <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_vma | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_vma | enqBypassEnVec_2 & io_enq_req_2_bits_vpu_vma
              | enqBypassEnVec_3 & io_enq_req_3_bits_vpu_vma | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_vma | enqBypassEnVec_5 & io_enq_req_5_bits_vpu_vma;
            deqData_0_vpu_vta <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_vta | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_vta | enqBypassEnVec_2 & io_enq_req_2_bits_vpu_vta
              | enqBypassEnVec_3 & io_enq_req_3_bits_vpu_vta | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_vta | enqBypassEnVec_5 & io_enq_req_5_bits_vpu_vta;
            deqData_0_vpu_vsew <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_vpu_vsew : 2'h0);
            deqData_0_vpu_vlmul <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_vpu_vlmul : 3'h0);
            deqData_0_vpu_vm <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2 & io_enq_req_2_bits_vpu_vm
              | enqBypassEnVec_3 & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5 & io_enq_req_5_bits_vpu_vm;
            deqData_0_vpu_vstart <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_vpu_vstart : 8'h0);
            deqData_0_vpu_fpu_isFoldTo1_2 <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_2
              & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_3
              & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2 | enqBypassEnVec_5
              & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2;
            deqData_0_vpu_fpu_isFoldTo1_4 <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_2
              & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_3
              & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4 | enqBypassEnVec_5
              & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4;
            deqData_0_vpu_fpu_isFoldTo1_8 <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_2
              & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_3
              & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8 | enqBypassEnVec_5
              & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8;
            deqData_0_vpu_isExt <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_isExt | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_isExt | enqBypassEnVec_2
              & io_enq_req_2_bits_vpu_isExt | enqBypassEnVec_3
              & io_enq_req_3_bits_vpu_isExt | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_isExt | enqBypassEnVec_5
              & io_enq_req_5_bits_vpu_isExt;
            deqData_0_vpu_isNarrow <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_isNarrow | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_isNarrow | enqBypassEnVec_2
              & io_enq_req_2_bits_vpu_isNarrow | enqBypassEnVec_3
              & io_enq_req_3_bits_vpu_isNarrow | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_isNarrow | enqBypassEnVec_5
              & io_enq_req_5_bits_vpu_isNarrow;
            deqData_0_vpu_isDstMask <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_isDstMask | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_isDstMask | enqBypassEnVec_2
              & io_enq_req_2_bits_vpu_isDstMask | enqBypassEnVec_3
              & io_enq_req_3_bits_vpu_isDstMask | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_isDstMask | enqBypassEnVec_5
              & io_enq_req_5_bits_vpu_isDstMask;
            deqData_0_vpu_isOpMask <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_isOpMask | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_isOpMask | enqBypassEnVec_2
              & io_enq_req_2_bits_vpu_isOpMask | enqBypassEnVec_3
              & io_enq_req_3_bits_vpu_isOpMask | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_isOpMask | enqBypassEnVec_5
              & io_enq_req_5_bits_vpu_isOpMask;
            deqData_0_vpu_isDependOldvd <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_isDependOldvd | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_isDependOldvd | enqBypassEnVec_2
              & io_enq_req_2_bits_vpu_isDependOldvd | enqBypassEnVec_3
              & io_enq_req_3_bits_vpu_isDependOldvd | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_isDependOldvd | enqBypassEnVec_5
              & io_enq_req_5_bits_vpu_isDependOldvd;
            deqData_0_vpu_isWritePartVd <=
              enqBypassEnVec_0 & io_enq_req_0_bits_vpu_isWritePartVd | enqBypassEnVec_1
              & io_enq_req_1_bits_vpu_isWritePartVd | enqBypassEnVec_2
              & io_enq_req_2_bits_vpu_isWritePartVd | enqBypassEnVec_3
              & io_enq_req_3_bits_vpu_isWritePartVd | enqBypassEnVec_4
              & io_enq_req_4_bits_vpu_isWritePartVd | enqBypassEnVec_5
              & io_enq_req_5_bits_vpu_isWritePartVd;
            deqData_0_uopIdx <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_uopIdx : 7'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_uopIdx : 7'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_uopIdx : 7'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_uopIdx : 7'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_uopIdx : 7'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_uopIdx : 7'h0);
            deqData_0_lastUop <=
              enqBypassEnVec_0 & io_enq_req_0_bits_lastUop | enqBypassEnVec_1
              & io_enq_req_1_bits_lastUop | enqBypassEnVec_2 & io_enq_req_2_bits_lastUop
              | enqBypassEnVec_3 & io_enq_req_3_bits_lastUop | enqBypassEnVec_4
              & io_enq_req_4_bits_lastUop | enqBypassEnVec_5 & io_enq_req_5_bits_lastUop;
            deqData_0_psrc_0 <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_psrc_0 : 8'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_psrc_0 : 8'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_psrc_0 : 8'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_psrc_0 : 8'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_psrc_0 : 8'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_psrc_0 : 8'h0);
            deqData_0_psrc_1 <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_psrc_1 : 8'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_psrc_1 : 8'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_psrc_1 : 8'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_psrc_1 : 8'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_psrc_1 : 8'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_psrc_1 : 8'h0);
            deqData_0_psrc_2 <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_psrc_2 : 8'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_psrc_2 : 8'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_psrc_2 : 8'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_psrc_2 : 8'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_psrc_2 : 8'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_psrc_2 : 8'h0);
            deqData_0_psrc_3 <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_psrc_3 : 8'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_psrc_3 : 8'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_psrc_3 : 8'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_psrc_3 : 8'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_psrc_3 : 8'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_psrc_3 : 8'h0);
            deqData_0_psrc_4 <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_psrc_4 : 8'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_psrc_4 : 8'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_psrc_4 : 8'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_psrc_4 : 8'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_psrc_4 : 8'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_psrc_4 : 8'h0);
            deqData_0_pdest <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_pdest : 8'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_pdest : 8'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_pdest : 8'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_pdest : 8'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_pdest : 8'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_pdest : 8'h0);
            deqData_0_robIdx_flag <=
              enqBypassEnVec_0 & io_enq_req_0_bits_robIdx_flag | enqBypassEnVec_1
              & io_enq_req_1_bits_robIdx_flag | enqBypassEnVec_2
              & io_enq_req_2_bits_robIdx_flag | enqBypassEnVec_3
              & io_enq_req_3_bits_robIdx_flag | enqBypassEnVec_4
              & io_enq_req_4_bits_robIdx_flag | enqBypassEnVec_5
              & io_enq_req_5_bits_robIdx_flag;
            deqData_0_robIdx_value <=
              (enqBypassEnVec_0 ? io_enq_req_0_bits_robIdx_value : 8'h0)
              | (enqBypassEnVec_1 ? io_enq_req_1_bits_robIdx_value : 8'h0)
              | (enqBypassEnVec_2 ? io_enq_req_2_bits_robIdx_value : 8'h0)
              | (enqBypassEnVec_3 ? io_enq_req_3_bits_robIdx_value : 8'h0)
              | (enqBypassEnVec_4 ? io_enq_req_4_bits_robIdx_value : 8'h0)
              | (enqBypassEnVec_5 ? io_enq_req_5_bits_robIdx_value : 8'h0);
          end
        end
        else begin
          deqData_0_srcType_0 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3607 : deqData_1_srcType_0)
              : nextStepData_2_srcType_0;
          deqData_0_srcType_1 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3618 : deqData_1_srcType_1)
              : nextStepData_2_srcType_1;
          deqData_0_srcType_2 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3629 : deqData_1_srcType_2)
              : nextStepData_2_srcType_2;
          deqData_0_srcType_3 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3640 : deqData_1_srcType_3)
              : nextStepData_2_srcType_3;
          deqData_0_srcType_4 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3651 : deqData_1_srcType_4)
              : nextStepData_2_srcType_4;
          deqData_0_fuType <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3585 : deqData_1_fuType)
              : nextStepData_2_fuType;
          deqData_0_fuOpType <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3574 : deqData_1_fuOpType)
              : nextStepData_2_fuOpType;
          deqData_0_rfWen <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3563 : deqData_1_rfWen)
              : nextStepData_2_rfWen;
          deqData_0_fpWen <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3552 : deqData_1_fpWen)
              : nextStepData_2_fpWen;
          deqData_0_vecWen <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3541 : deqData_1_vecWen)
              : nextStepData_2_vecWen;
          deqData_0_v0Wen <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3530 : deqData_1_v0Wen)
              : nextStepData_2_v0Wen;
          deqData_0_vlWen <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3519 : deqData_1_vlWen)
              : nextStepData_2_vlWen;
          deqData_0_selImm <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3453 : deqData_1_selImm)
              : nextStepData_2_selImm;
          deqData_0_imm <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3442 : deqData_1_imm)
              : nextStepData_2_imm;
          deqData_0_vpu_vma <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3266 : deqData_1_vpu_vma)
              : nextStepData_2_vpu_vma;
          deqData_0_vpu_vta <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3255 : deqData_1_vpu_vta)
              : nextStepData_2_vpu_vta;
          deqData_0_vpu_vsew <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3244 : deqData_1_vpu_vsew)
              : nextStepData_2_vpu_vsew;
          deqData_0_vpu_vlmul <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3233 : deqData_1_vpu_vlmul)
              : nextStepData_2_vpu_vlmul;
          deqData_0_vpu_vm <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3167 : deqData_1_vpu_vm)
              : nextStepData_2_vpu_vm;
          deqData_0_vpu_vstart <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3156 : deqData_1_vpu_vstart)
              : nextStepData_2_vpu_vstart;
          deqData_0_vpu_fpu_isFoldTo1_2 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3090 : deqData_1_vpu_fpu_isFoldTo1_2)
              : nextStepData_2_vpu_fpu_isFoldTo1_2;
          deqData_0_vpu_fpu_isFoldTo1_4 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3079 : deqData_1_vpu_fpu_isFoldTo1_4)
              : nextStepData_2_vpu_fpu_isFoldTo1_4;
          deqData_0_vpu_fpu_isFoldTo1_8 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_3068 : deqData_1_vpu_fpu_isFoldTo1_8)
              : nextStepData_2_vpu_fpu_isFoldTo1_8;
          deqData_0_vpu_isExt <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2969 : deqData_1_vpu_isExt)
              : nextStepData_2_vpu_isExt;
          deqData_0_vpu_isNarrow <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2958 : deqData_1_vpu_isNarrow)
              : nextStepData_2_vpu_isNarrow;
          deqData_0_vpu_isDstMask <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2947 : deqData_1_vpu_isDstMask)
              : nextStepData_2_vpu_isDstMask;
          deqData_0_vpu_isOpMask <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2936 : deqData_1_vpu_isOpMask)
              : nextStepData_2_vpu_isOpMask;
          deqData_0_vpu_isDependOldvd <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2914 : deqData_1_vpu_isDependOldvd)
              : nextStepData_2_vpu_isDependOldvd;
          deqData_0_vpu_isWritePartVd <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2903 : deqData_1_vpu_isWritePartVd)
              : nextStepData_2_vpu_isWritePartVd;
          deqData_0_uopIdx <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2859 : deqData_1_uopIdx)
              : nextStepData_2_uopIdx;
          deqData_0_lastUop <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2826 : deqData_1_lastUop)
              : nextStepData_2_lastUop;
          deqData_0_psrc_0 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2518 : deqData_1_psrc_0)
              : nextStepData_2_psrc_0;
          deqData_0_psrc_1 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2529 : deqData_1_psrc_1)
              : nextStepData_2_psrc_1;
          deqData_0_psrc_2 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2540 : deqData_1_psrc_2)
              : nextStepData_2_psrc_2;
          deqData_0_psrc_3 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2551 : deqData_1_psrc_3)
              : nextStepData_2_psrc_3;
          deqData_0_psrc_4 <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2562 : deqData_1_psrc_4)
              : nextStepData_2_psrc_4;
          deqData_0_pdest <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2507 : deqData_1_pdest)
              : nextStepData_2_pdest;
          deqData_0_robIdx_flag <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2452 : deqData_1_robIdx_flag)
              : nextStepData_2_robIdx_flag;
          deqData_0_robIdx_value <=
            deqEnable_n_1
              ? (enqBypassEn_1 ? _enqBypassData_T_2441 : deqData_1_robIdx_value)
              : nextStepData_2_robIdx_value;
        end
      end
      else begin
        deqData_0_srcType_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_srcType_0 : nextStepData_4_srcType_0)
            : deqEnable_n_5 ? nextStepData_5_srcType_0 : nextStepData_6_srcType_0;
        deqData_0_srcType_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_srcType_1 : nextStepData_4_srcType_1)
            : deqEnable_n_5 ? nextStepData_5_srcType_1 : nextStepData_6_srcType_1;
        deqData_0_srcType_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_srcType_2 : nextStepData_4_srcType_2)
            : deqEnable_n_5 ? nextStepData_5_srcType_2 : nextStepData_6_srcType_2;
        deqData_0_srcType_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_srcType_3 : nextStepData_4_srcType_3)
            : deqEnable_n_5 ? nextStepData_5_srcType_3 : nextStepData_6_srcType_3;
        deqData_0_srcType_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_srcType_4 : nextStepData_4_srcType_4)
            : deqEnable_n_5 ? nextStepData_5_srcType_4 : nextStepData_6_srcType_4;
        deqData_0_fuType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_fuType : nextStepData_4_fuType)
            : deqEnable_n_5 ? nextStepData_5_fuType : nextStepData_6_fuType;
        deqData_0_fuOpType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_fuOpType : nextStepData_4_fuOpType)
            : deqEnable_n_5 ? nextStepData_5_fuOpType : nextStepData_6_fuOpType;
        deqData_0_rfWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_rfWen : nextStepData_4_rfWen)
            : deqEnable_n_5 ? nextStepData_5_rfWen : nextStepData_6_rfWen;
        deqData_0_fpWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_fpWen : nextStepData_4_fpWen)
            : deqEnable_n_5 ? nextStepData_5_fpWen : nextStepData_6_fpWen;
        deqData_0_vecWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vecWen : nextStepData_4_vecWen)
            : deqEnable_n_5 ? nextStepData_5_vecWen : nextStepData_6_vecWen;
        deqData_0_v0Wen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_v0Wen : nextStepData_4_v0Wen)
            : deqEnable_n_5 ? nextStepData_5_v0Wen : nextStepData_6_v0Wen;
        deqData_0_vlWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vlWen : nextStepData_4_vlWen)
            : deqEnable_n_5 ? nextStepData_5_vlWen : nextStepData_6_vlWen;
        deqData_0_selImm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_selImm : nextStepData_4_selImm)
            : deqEnable_n_5 ? nextStepData_5_selImm : nextStepData_6_selImm;
        deqData_0_imm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_imm : nextStepData_4_imm)
            : deqEnable_n_5 ? nextStepData_5_imm : nextStepData_6_imm;
        deqData_0_vpu_vma <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vpu_vma : nextStepData_4_vpu_vma)
            : deqEnable_n_5 ? nextStepData_5_vpu_vma : nextStepData_6_vpu_vma;
        deqData_0_vpu_vta <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vpu_vta : nextStepData_4_vpu_vta)
            : deqEnable_n_5 ? nextStepData_5_vpu_vta : nextStepData_6_vpu_vta;
        deqData_0_vpu_vsew <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vpu_vsew : nextStepData_4_vpu_vsew)
            : deqEnable_n_5 ? nextStepData_5_vpu_vsew : nextStepData_6_vpu_vsew;
        deqData_0_vpu_vlmul <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vpu_vlmul : nextStepData_4_vpu_vlmul)
            : deqEnable_n_5 ? nextStepData_5_vpu_vlmul : nextStepData_6_vpu_vlmul;
        deqData_0_vpu_vm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vpu_vm : nextStepData_4_vpu_vm)
            : deqEnable_n_5 ? nextStepData_5_vpu_vm : nextStepData_6_vpu_vm;
        deqData_0_vpu_vstart <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vpu_vstart : nextStepData_4_vpu_vstart)
            : deqEnable_n_5 ? nextStepData_5_vpu_vstart : nextStepData_6_vpu_vstart;
        deqData_0_vpu_fpu_isFoldTo1_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_3_vpu_fpu_isFoldTo1_2
                 : nextStepData_4_vpu_fpu_isFoldTo1_2)
            : deqEnable_n_5
                ? nextStepData_5_vpu_fpu_isFoldTo1_2
                : nextStepData_6_vpu_fpu_isFoldTo1_2;
        deqData_0_vpu_fpu_isFoldTo1_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_3_vpu_fpu_isFoldTo1_4
                 : nextStepData_4_vpu_fpu_isFoldTo1_4)
            : deqEnable_n_5
                ? nextStepData_5_vpu_fpu_isFoldTo1_4
                : nextStepData_6_vpu_fpu_isFoldTo1_4;
        deqData_0_vpu_fpu_isFoldTo1_8 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_3_vpu_fpu_isFoldTo1_8
                 : nextStepData_4_vpu_fpu_isFoldTo1_8)
            : deqEnable_n_5
                ? nextStepData_5_vpu_fpu_isFoldTo1_8
                : nextStepData_6_vpu_fpu_isFoldTo1_8;
        deqData_0_vpu_isExt <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vpu_isExt : nextStepData_4_vpu_isExt)
            : deqEnable_n_5 ? nextStepData_5_vpu_isExt : nextStepData_6_vpu_isExt;
        deqData_0_vpu_isNarrow <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vpu_isNarrow : nextStepData_4_vpu_isNarrow)
            : deqEnable_n_5 ? nextStepData_5_vpu_isNarrow : nextStepData_6_vpu_isNarrow;
        deqData_0_vpu_isDstMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_3_vpu_isDstMask
                 : nextStepData_4_vpu_isDstMask)
            : deqEnable_n_5 ? nextStepData_5_vpu_isDstMask : nextStepData_6_vpu_isDstMask;
        deqData_0_vpu_isOpMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_vpu_isOpMask : nextStepData_4_vpu_isOpMask)
            : deqEnable_n_5 ? nextStepData_5_vpu_isOpMask : nextStepData_6_vpu_isOpMask;
        deqData_0_vpu_isDependOldvd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_3_vpu_isDependOldvd
                 : nextStepData_4_vpu_isDependOldvd)
            : deqEnable_n_5
                ? nextStepData_5_vpu_isDependOldvd
                : nextStepData_6_vpu_isDependOldvd;
        deqData_0_vpu_isWritePartVd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_3_vpu_isWritePartVd
                 : nextStepData_4_vpu_isWritePartVd)
            : deqEnable_n_5
                ? nextStepData_5_vpu_isWritePartVd
                : nextStepData_6_vpu_isWritePartVd;
        deqData_0_uopIdx <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_uopIdx : nextStepData_4_uopIdx)
            : deqEnable_n_5 ? nextStepData_5_uopIdx : nextStepData_6_uopIdx;
        deqData_0_lastUop <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_lastUop : nextStepData_4_lastUop)
            : deqEnable_n_5 ? nextStepData_5_lastUop : nextStepData_6_lastUop;
        deqData_0_psrc_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_psrc_0 : nextStepData_4_psrc_0)
            : deqEnable_n_5 ? nextStepData_5_psrc_0 : nextStepData_6_psrc_0;
        deqData_0_psrc_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_psrc_1 : nextStepData_4_psrc_1)
            : deqEnable_n_5 ? nextStepData_5_psrc_1 : nextStepData_6_psrc_1;
        deqData_0_psrc_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_psrc_2 : nextStepData_4_psrc_2)
            : deqEnable_n_5 ? nextStepData_5_psrc_2 : nextStepData_6_psrc_2;
        deqData_0_psrc_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_psrc_3 : nextStepData_4_psrc_3)
            : deqEnable_n_5 ? nextStepData_5_psrc_3 : nextStepData_6_psrc_3;
        deqData_0_psrc_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_psrc_4 : nextStepData_4_psrc_4)
            : deqEnable_n_5 ? nextStepData_5_psrc_4 : nextStepData_6_psrc_4;
        deqData_0_pdest <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_pdest : nextStepData_4_pdest)
            : deqEnable_n_5 ? nextStepData_5_pdest : nextStepData_6_pdest;
        deqData_0_robIdx_flag <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_robIdx_flag : nextStepData_4_robIdx_flag)
            : deqEnable_n_5 ? nextStepData_5_robIdx_flag : nextStepData_6_robIdx_flag;
        deqData_0_robIdx_value <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_3_robIdx_value : nextStepData_4_robIdx_value)
            : deqEnable_n_5 ? nextStepData_5_robIdx_value : nextStepData_6_robIdx_value;
      end
      if (deqEnable_n_0 | _deqData_5_T) begin
        if (deqEnable_n_0) begin
          if (enqBypassEn_1) begin
            deqData_1_srcType_0 <= _enqBypassData_T_3607;
            deqData_1_srcType_1 <= _enqBypassData_T_3618;
            deqData_1_srcType_2 <= _enqBypassData_T_3629;
            deqData_1_srcType_3 <= _enqBypassData_T_3640;
            deqData_1_srcType_4 <= _enqBypassData_T_3651;
            deqData_1_fuType <= _enqBypassData_T_3585;
            deqData_1_fuOpType <= _enqBypassData_T_3574;
            deqData_1_rfWen <= _enqBypassData_T_3563;
            deqData_1_fpWen <= _enqBypassData_T_3552;
            deqData_1_vecWen <= _enqBypassData_T_3541;
            deqData_1_v0Wen <= _enqBypassData_T_3530;
            deqData_1_vlWen <= _enqBypassData_T_3519;
            deqData_1_selImm <= _enqBypassData_T_3453;
            deqData_1_imm <= _enqBypassData_T_3442;
            deqData_1_vpu_vma <= _enqBypassData_T_3266;
            deqData_1_vpu_vta <= _enqBypassData_T_3255;
            deqData_1_vpu_vsew <= _enqBypassData_T_3244;
            deqData_1_vpu_vlmul <= _enqBypassData_T_3233;
            deqData_1_vpu_vm <= _enqBypassData_T_3167;
            deqData_1_vpu_vstart <= _enqBypassData_T_3156;
            deqData_1_vpu_fpu_isFoldTo1_2 <= _enqBypassData_T_3090;
            deqData_1_vpu_fpu_isFoldTo1_4 <= _enqBypassData_T_3079;
            deqData_1_vpu_fpu_isFoldTo1_8 <= _enqBypassData_T_3068;
            deqData_1_vpu_isExt <= _enqBypassData_T_2969;
            deqData_1_vpu_isNarrow <= _enqBypassData_T_2958;
            deqData_1_vpu_isDstMask <= _enqBypassData_T_2947;
            deqData_1_vpu_isOpMask <= _enqBypassData_T_2936;
            deqData_1_vpu_isDependOldvd <= _enqBypassData_T_2914;
            deqData_1_vpu_isWritePartVd <= _enqBypassData_T_2903;
            deqData_1_uopIdx <= _enqBypassData_T_2859;
            deqData_1_lastUop <= _enqBypassData_T_2826;
            deqData_1_psrc_0 <= _enqBypassData_T_2518;
            deqData_1_psrc_1 <= _enqBypassData_T_2529;
            deqData_1_psrc_2 <= _enqBypassData_T_2540;
            deqData_1_psrc_3 <= _enqBypassData_T_2551;
            deqData_1_psrc_4 <= _enqBypassData_T_2562;
            deqData_1_pdest <= _enqBypassData_T_2507;
            deqData_1_robIdx_flag <= _enqBypassData_T_2452;
            deqData_1_robIdx_value <= _enqBypassData_T_2441;
          end
        end
        else begin
          deqData_1_srcType_0 <=
            deqEnable_n_1 ? nextStepData_2_srcType_0 : nextStepData_3_srcType_0;
          deqData_1_srcType_1 <=
            deqEnable_n_1 ? nextStepData_2_srcType_1 : nextStepData_3_srcType_1;
          deqData_1_srcType_2 <=
            deqEnable_n_1 ? nextStepData_2_srcType_2 : nextStepData_3_srcType_2;
          deqData_1_srcType_3 <=
            deqEnable_n_1 ? nextStepData_2_srcType_3 : nextStepData_3_srcType_3;
          deqData_1_srcType_4 <=
            deqEnable_n_1 ? nextStepData_2_srcType_4 : nextStepData_3_srcType_4;
          deqData_1_fuType <=
            deqEnable_n_1 ? nextStepData_2_fuType : nextStepData_3_fuType;
          deqData_1_fuOpType <=
            deqEnable_n_1 ? nextStepData_2_fuOpType : nextStepData_3_fuOpType;
          deqData_1_rfWen <= deqEnable_n_1 ? nextStepData_2_rfWen : nextStepData_3_rfWen;
          deqData_1_fpWen <= deqEnable_n_1 ? nextStepData_2_fpWen : nextStepData_3_fpWen;
          deqData_1_vecWen <=
            deqEnable_n_1 ? nextStepData_2_vecWen : nextStepData_3_vecWen;
          deqData_1_v0Wen <= deqEnable_n_1 ? nextStepData_2_v0Wen : nextStepData_3_v0Wen;
          deqData_1_vlWen <= deqEnable_n_1 ? nextStepData_2_vlWen : nextStepData_3_vlWen;
          deqData_1_selImm <=
            deqEnable_n_1 ? nextStepData_2_selImm : nextStepData_3_selImm;
          deqData_1_imm <= deqEnable_n_1 ? nextStepData_2_imm : nextStepData_3_imm;
          deqData_1_vpu_vma <=
            deqEnable_n_1 ? nextStepData_2_vpu_vma : nextStepData_3_vpu_vma;
          deqData_1_vpu_vta <=
            deqEnable_n_1 ? nextStepData_2_vpu_vta : nextStepData_3_vpu_vta;
          deqData_1_vpu_vsew <=
            deqEnable_n_1 ? nextStepData_2_vpu_vsew : nextStepData_3_vpu_vsew;
          deqData_1_vpu_vlmul <=
            deqEnable_n_1 ? nextStepData_2_vpu_vlmul : nextStepData_3_vpu_vlmul;
          deqData_1_vpu_vm <=
            deqEnable_n_1 ? nextStepData_2_vpu_vm : nextStepData_3_vpu_vm;
          deqData_1_vpu_vstart <=
            deqEnable_n_1 ? nextStepData_2_vpu_vstart : nextStepData_3_vpu_vstart;
          deqData_1_vpu_fpu_isFoldTo1_2 <=
            deqEnable_n_1
              ? nextStepData_2_vpu_fpu_isFoldTo1_2
              : nextStepData_3_vpu_fpu_isFoldTo1_2;
          deqData_1_vpu_fpu_isFoldTo1_4 <=
            deqEnable_n_1
              ? nextStepData_2_vpu_fpu_isFoldTo1_4
              : nextStepData_3_vpu_fpu_isFoldTo1_4;
          deqData_1_vpu_fpu_isFoldTo1_8 <=
            deqEnable_n_1
              ? nextStepData_2_vpu_fpu_isFoldTo1_8
              : nextStepData_3_vpu_fpu_isFoldTo1_8;
          deqData_1_vpu_isExt <=
            deqEnable_n_1 ? nextStepData_2_vpu_isExt : nextStepData_3_vpu_isExt;
          deqData_1_vpu_isNarrow <=
            deqEnable_n_1 ? nextStepData_2_vpu_isNarrow : nextStepData_3_vpu_isNarrow;
          deqData_1_vpu_isDstMask <=
            deqEnable_n_1 ? nextStepData_2_vpu_isDstMask : nextStepData_3_vpu_isDstMask;
          deqData_1_vpu_isOpMask <=
            deqEnable_n_1 ? nextStepData_2_vpu_isOpMask : nextStepData_3_vpu_isOpMask;
          deqData_1_vpu_isDependOldvd <=
            deqEnable_n_1
              ? nextStepData_2_vpu_isDependOldvd
              : nextStepData_3_vpu_isDependOldvd;
          deqData_1_vpu_isWritePartVd <=
            deqEnable_n_1
              ? nextStepData_2_vpu_isWritePartVd
              : nextStepData_3_vpu_isWritePartVd;
          deqData_1_uopIdx <=
            deqEnable_n_1 ? nextStepData_2_uopIdx : nextStepData_3_uopIdx;
          deqData_1_lastUop <=
            deqEnable_n_1 ? nextStepData_2_lastUop : nextStepData_3_lastUop;
          deqData_1_psrc_0 <=
            deqEnable_n_1 ? nextStepData_2_psrc_0 : nextStepData_3_psrc_0;
          deqData_1_psrc_1 <=
            deqEnable_n_1 ? nextStepData_2_psrc_1 : nextStepData_3_psrc_1;
          deqData_1_psrc_2 <=
            deqEnable_n_1 ? nextStepData_2_psrc_2 : nextStepData_3_psrc_2;
          deqData_1_psrc_3 <=
            deqEnable_n_1 ? nextStepData_2_psrc_3 : nextStepData_3_psrc_3;
          deqData_1_psrc_4 <=
            deqEnable_n_1 ? nextStepData_2_psrc_4 : nextStepData_3_psrc_4;
          deqData_1_pdest <= deqEnable_n_1 ? nextStepData_2_pdest : nextStepData_3_pdest;
          deqData_1_robIdx_flag <=
            deqEnable_n_1 ? nextStepData_2_robIdx_flag : nextStepData_3_robIdx_flag;
          deqData_1_robIdx_value <=
            deqEnable_n_1 ? nextStepData_2_robIdx_value : nextStepData_3_robIdx_value;
        end
      end
      else begin
        deqData_1_srcType_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_srcType_0 : nextStepData_5_srcType_0)
            : deqEnable_n_5 ? nextStepData_6_srcType_0 : nextStepData_7_srcType_0;
        deqData_1_srcType_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_srcType_1 : nextStepData_5_srcType_1)
            : deqEnable_n_5 ? nextStepData_6_srcType_1 : nextStepData_7_srcType_1;
        deqData_1_srcType_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_srcType_2 : nextStepData_5_srcType_2)
            : deqEnable_n_5 ? nextStepData_6_srcType_2 : nextStepData_7_srcType_2;
        deqData_1_srcType_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_srcType_3 : nextStepData_5_srcType_3)
            : deqEnable_n_5 ? nextStepData_6_srcType_3 : nextStepData_7_srcType_3;
        deqData_1_srcType_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_srcType_4 : nextStepData_5_srcType_4)
            : deqEnable_n_5 ? nextStepData_6_srcType_4 : nextStepData_7_srcType_4;
        deqData_1_fuType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_fuType : nextStepData_5_fuType)
            : deqEnable_n_5 ? nextStepData_6_fuType : nextStepData_7_fuType;
        deqData_1_fuOpType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_fuOpType : nextStepData_5_fuOpType)
            : deqEnable_n_5 ? nextStepData_6_fuOpType : nextStepData_7_fuOpType;
        deqData_1_rfWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_rfWen : nextStepData_5_rfWen)
            : deqEnable_n_5 ? nextStepData_6_rfWen : nextStepData_7_rfWen;
        deqData_1_fpWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_fpWen : nextStepData_5_fpWen)
            : deqEnable_n_5 ? nextStepData_6_fpWen : nextStepData_7_fpWen;
        deqData_1_vecWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vecWen : nextStepData_5_vecWen)
            : deqEnable_n_5 ? nextStepData_6_vecWen : nextStepData_7_vecWen;
        deqData_1_v0Wen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_v0Wen : nextStepData_5_v0Wen)
            : deqEnable_n_5 ? nextStepData_6_v0Wen : nextStepData_7_v0Wen;
        deqData_1_vlWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vlWen : nextStepData_5_vlWen)
            : deqEnable_n_5 ? nextStepData_6_vlWen : nextStepData_7_vlWen;
        deqData_1_selImm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_selImm : nextStepData_5_selImm)
            : deqEnable_n_5 ? nextStepData_6_selImm : nextStepData_7_selImm;
        deqData_1_imm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_imm : nextStepData_5_imm)
            : deqEnable_n_5 ? nextStepData_6_imm : nextStepData_7_imm;
        deqData_1_vpu_vma <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vpu_vma : nextStepData_5_vpu_vma)
            : deqEnable_n_5 ? nextStepData_6_vpu_vma : nextStepData_7_vpu_vma;
        deqData_1_vpu_vta <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vpu_vta : nextStepData_5_vpu_vta)
            : deqEnable_n_5 ? nextStepData_6_vpu_vta : nextStepData_7_vpu_vta;
        deqData_1_vpu_vsew <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vpu_vsew : nextStepData_5_vpu_vsew)
            : deqEnable_n_5 ? nextStepData_6_vpu_vsew : nextStepData_7_vpu_vsew;
        deqData_1_vpu_vlmul <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vpu_vlmul : nextStepData_5_vpu_vlmul)
            : deqEnable_n_5 ? nextStepData_6_vpu_vlmul : nextStepData_7_vpu_vlmul;
        deqData_1_vpu_vm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vpu_vm : nextStepData_5_vpu_vm)
            : deqEnable_n_5 ? nextStepData_6_vpu_vm : nextStepData_7_vpu_vm;
        deqData_1_vpu_vstart <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vpu_vstart : nextStepData_5_vpu_vstart)
            : deqEnable_n_5 ? nextStepData_6_vpu_vstart : nextStepData_7_vpu_vstart;
        deqData_1_vpu_fpu_isFoldTo1_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_4_vpu_fpu_isFoldTo1_2
                 : nextStepData_5_vpu_fpu_isFoldTo1_2)
            : deqEnable_n_5
                ? nextStepData_6_vpu_fpu_isFoldTo1_2
                : nextStepData_7_vpu_fpu_isFoldTo1_2;
        deqData_1_vpu_fpu_isFoldTo1_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_4_vpu_fpu_isFoldTo1_4
                 : nextStepData_5_vpu_fpu_isFoldTo1_4)
            : deqEnable_n_5
                ? nextStepData_6_vpu_fpu_isFoldTo1_4
                : nextStepData_7_vpu_fpu_isFoldTo1_4;
        deqData_1_vpu_fpu_isFoldTo1_8 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_4_vpu_fpu_isFoldTo1_8
                 : nextStepData_5_vpu_fpu_isFoldTo1_8)
            : deqEnable_n_5
                ? nextStepData_6_vpu_fpu_isFoldTo1_8
                : nextStepData_7_vpu_fpu_isFoldTo1_8;
        deqData_1_vpu_isExt <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vpu_isExt : nextStepData_5_vpu_isExt)
            : deqEnable_n_5 ? nextStepData_6_vpu_isExt : nextStepData_7_vpu_isExt;
        deqData_1_vpu_isNarrow <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vpu_isNarrow : nextStepData_5_vpu_isNarrow)
            : deqEnable_n_5 ? nextStepData_6_vpu_isNarrow : nextStepData_7_vpu_isNarrow;
        deqData_1_vpu_isDstMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_4_vpu_isDstMask
                 : nextStepData_5_vpu_isDstMask)
            : deqEnable_n_5 ? nextStepData_6_vpu_isDstMask : nextStepData_7_vpu_isDstMask;
        deqData_1_vpu_isOpMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_vpu_isOpMask : nextStepData_5_vpu_isOpMask)
            : deqEnable_n_5 ? nextStepData_6_vpu_isOpMask : nextStepData_7_vpu_isOpMask;
        deqData_1_vpu_isDependOldvd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_4_vpu_isDependOldvd
                 : nextStepData_5_vpu_isDependOldvd)
            : deqEnable_n_5
                ? nextStepData_6_vpu_isDependOldvd
                : nextStepData_7_vpu_isDependOldvd;
        deqData_1_vpu_isWritePartVd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_4_vpu_isWritePartVd
                 : nextStepData_5_vpu_isWritePartVd)
            : deqEnable_n_5
                ? nextStepData_6_vpu_isWritePartVd
                : nextStepData_7_vpu_isWritePartVd;
        deqData_1_uopIdx <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_uopIdx : nextStepData_5_uopIdx)
            : deqEnable_n_5 ? nextStepData_6_uopIdx : nextStepData_7_uopIdx;
        deqData_1_lastUop <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_lastUop : nextStepData_5_lastUop)
            : deqEnable_n_5 ? nextStepData_6_lastUop : nextStepData_7_lastUop;
        deqData_1_psrc_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_psrc_0 : nextStepData_5_psrc_0)
            : deqEnable_n_5 ? nextStepData_6_psrc_0 : nextStepData_7_psrc_0;
        deqData_1_psrc_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_psrc_1 : nextStepData_5_psrc_1)
            : deqEnable_n_5 ? nextStepData_6_psrc_1 : nextStepData_7_psrc_1;
        deqData_1_psrc_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_psrc_2 : nextStepData_5_psrc_2)
            : deqEnable_n_5 ? nextStepData_6_psrc_2 : nextStepData_7_psrc_2;
        deqData_1_psrc_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_psrc_3 : nextStepData_5_psrc_3)
            : deqEnable_n_5 ? nextStepData_6_psrc_3 : nextStepData_7_psrc_3;
        deqData_1_psrc_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_psrc_4 : nextStepData_5_psrc_4)
            : deqEnable_n_5 ? nextStepData_6_psrc_4 : nextStepData_7_psrc_4;
        deqData_1_pdest <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_pdest : nextStepData_5_pdest)
            : deqEnable_n_5 ? nextStepData_6_pdest : nextStepData_7_pdest;
        deqData_1_robIdx_flag <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_robIdx_flag : nextStepData_5_robIdx_flag)
            : deqEnable_n_5 ? nextStepData_6_robIdx_flag : nextStepData_7_robIdx_flag;
        deqData_1_robIdx_value <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_4_robIdx_value : nextStepData_5_robIdx_value)
            : deqEnable_n_5 ? nextStepData_6_robIdx_value : nextStepData_7_robIdx_value;
      end
      if (deqEnable_n_0 | _deqData_5_T) begin
        if (deqEnable_n_0) begin
          if (enqBypassEn_2) begin
            deqData_2_srcType_0 <= _enqBypassData_T_5730;
            deqData_2_srcType_1 <= _enqBypassData_T_5741;
            deqData_2_srcType_2 <= _enqBypassData_T_5752;
            deqData_2_srcType_3 <= _enqBypassData_T_5763;
            deqData_2_srcType_4 <= _enqBypassData_T_5774;
            deqData_2_fuType <= _enqBypassData_T_5708;
            deqData_2_fuOpType <= _enqBypassData_T_5697;
            deqData_2_rfWen <= _enqBypassData_T_5686;
            deqData_2_fpWen <= _enqBypassData_T_5675;
            deqData_2_vecWen <= _enqBypassData_T_5664;
            deqData_2_v0Wen <= _enqBypassData_T_5653;
            deqData_2_vlWen <= _enqBypassData_T_5642;
            deqData_2_selImm <= _enqBypassData_T_5576;
            deqData_2_imm <= _enqBypassData_T_5565;
            deqData_2_vpu_vma <= _enqBypassData_T_5389;
            deqData_2_vpu_vta <= _enqBypassData_T_5378;
            deqData_2_vpu_vsew <= _enqBypassData_T_5367;
            deqData_2_vpu_vlmul <= _enqBypassData_T_5356;
            deqData_2_vpu_vm <= _enqBypassData_T_5290;
            deqData_2_vpu_vstart <= _enqBypassData_T_5279;
            deqData_2_vpu_fpu_isFoldTo1_2 <= _enqBypassData_T_5213;
            deqData_2_vpu_fpu_isFoldTo1_4 <= _enqBypassData_T_5202;
            deqData_2_vpu_fpu_isFoldTo1_8 <= _enqBypassData_T_5191;
            deqData_2_vpu_isExt <= _enqBypassData_T_5092;
            deqData_2_vpu_isNarrow <= _enqBypassData_T_5081;
            deqData_2_vpu_isDstMask <= _enqBypassData_T_5070;
            deqData_2_vpu_isOpMask <= _enqBypassData_T_5059;
            deqData_2_vpu_isDependOldvd <= _enqBypassData_T_5037;
            deqData_2_vpu_isWritePartVd <= _enqBypassData_T_5026;
            deqData_2_uopIdx <= _enqBypassData_T_4982;
            deqData_2_lastUop <= _enqBypassData_T_4949;
            deqData_2_psrc_0 <= _enqBypassData_T_4641;
            deqData_2_psrc_1 <= _enqBypassData_T_4652;
            deqData_2_psrc_2 <= _enqBypassData_T_4663;
            deqData_2_psrc_3 <= _enqBypassData_T_4674;
            deqData_2_psrc_4 <= _enqBypassData_T_4685;
            deqData_2_pdest <= _enqBypassData_T_4630;
            deqData_2_robIdx_flag <= _enqBypassData_T_4575;
            deqData_2_robIdx_value <= _enqBypassData_T_4564;
          end
        end
        else begin
          deqData_2_srcType_0 <=
            deqEnable_n_1 ? nextStepData_3_srcType_0 : nextStepData_4_srcType_0;
          deqData_2_srcType_1 <=
            deqEnable_n_1 ? nextStepData_3_srcType_1 : nextStepData_4_srcType_1;
          deqData_2_srcType_2 <=
            deqEnable_n_1 ? nextStepData_3_srcType_2 : nextStepData_4_srcType_2;
          deqData_2_srcType_3 <=
            deqEnable_n_1 ? nextStepData_3_srcType_3 : nextStepData_4_srcType_3;
          deqData_2_srcType_4 <=
            deqEnable_n_1 ? nextStepData_3_srcType_4 : nextStepData_4_srcType_4;
          deqData_2_fuType <=
            deqEnable_n_1 ? nextStepData_3_fuType : nextStepData_4_fuType;
          deqData_2_fuOpType <=
            deqEnable_n_1 ? nextStepData_3_fuOpType : nextStepData_4_fuOpType;
          deqData_2_rfWen <= deqEnable_n_1 ? nextStepData_3_rfWen : nextStepData_4_rfWen;
          deqData_2_fpWen <= deqEnable_n_1 ? nextStepData_3_fpWen : nextStepData_4_fpWen;
          deqData_2_vecWen <=
            deqEnable_n_1 ? nextStepData_3_vecWen : nextStepData_4_vecWen;
          deqData_2_v0Wen <= deqEnable_n_1 ? nextStepData_3_v0Wen : nextStepData_4_v0Wen;
          deqData_2_vlWen <= deqEnable_n_1 ? nextStepData_3_vlWen : nextStepData_4_vlWen;
          deqData_2_selImm <=
            deqEnable_n_1 ? nextStepData_3_selImm : nextStepData_4_selImm;
          deqData_2_imm <= deqEnable_n_1 ? nextStepData_3_imm : nextStepData_4_imm;
          deqData_2_vpu_vma <=
            deqEnable_n_1 ? nextStepData_3_vpu_vma : nextStepData_4_vpu_vma;
          deqData_2_vpu_vta <=
            deqEnable_n_1 ? nextStepData_3_vpu_vta : nextStepData_4_vpu_vta;
          deqData_2_vpu_vsew <=
            deqEnable_n_1 ? nextStepData_3_vpu_vsew : nextStepData_4_vpu_vsew;
          deqData_2_vpu_vlmul <=
            deqEnable_n_1 ? nextStepData_3_vpu_vlmul : nextStepData_4_vpu_vlmul;
          deqData_2_vpu_vm <=
            deqEnable_n_1 ? nextStepData_3_vpu_vm : nextStepData_4_vpu_vm;
          deqData_2_vpu_vstart <=
            deqEnable_n_1 ? nextStepData_3_vpu_vstart : nextStepData_4_vpu_vstart;
          deqData_2_vpu_fpu_isFoldTo1_2 <=
            deqEnable_n_1
              ? nextStepData_3_vpu_fpu_isFoldTo1_2
              : nextStepData_4_vpu_fpu_isFoldTo1_2;
          deqData_2_vpu_fpu_isFoldTo1_4 <=
            deqEnable_n_1
              ? nextStepData_3_vpu_fpu_isFoldTo1_4
              : nextStepData_4_vpu_fpu_isFoldTo1_4;
          deqData_2_vpu_fpu_isFoldTo1_8 <=
            deqEnable_n_1
              ? nextStepData_3_vpu_fpu_isFoldTo1_8
              : nextStepData_4_vpu_fpu_isFoldTo1_8;
          deqData_2_vpu_isExt <=
            deqEnable_n_1 ? nextStepData_3_vpu_isExt : nextStepData_4_vpu_isExt;
          deqData_2_vpu_isNarrow <=
            deqEnable_n_1 ? nextStepData_3_vpu_isNarrow : nextStepData_4_vpu_isNarrow;
          deqData_2_vpu_isDstMask <=
            deqEnable_n_1 ? nextStepData_3_vpu_isDstMask : nextStepData_4_vpu_isDstMask;
          deqData_2_vpu_isOpMask <=
            deqEnable_n_1 ? nextStepData_3_vpu_isOpMask : nextStepData_4_vpu_isOpMask;
          deqData_2_vpu_isDependOldvd <=
            deqEnable_n_1
              ? nextStepData_3_vpu_isDependOldvd
              : nextStepData_4_vpu_isDependOldvd;
          deqData_2_vpu_isWritePartVd <=
            deqEnable_n_1
              ? nextStepData_3_vpu_isWritePartVd
              : nextStepData_4_vpu_isWritePartVd;
          deqData_2_uopIdx <=
            deqEnable_n_1 ? nextStepData_3_uopIdx : nextStepData_4_uopIdx;
          deqData_2_lastUop <=
            deqEnable_n_1 ? nextStepData_3_lastUop : nextStepData_4_lastUop;
          deqData_2_psrc_0 <=
            deqEnable_n_1 ? nextStepData_3_psrc_0 : nextStepData_4_psrc_0;
          deqData_2_psrc_1 <=
            deqEnable_n_1 ? nextStepData_3_psrc_1 : nextStepData_4_psrc_1;
          deqData_2_psrc_2 <=
            deqEnable_n_1 ? nextStepData_3_psrc_2 : nextStepData_4_psrc_2;
          deqData_2_psrc_3 <=
            deqEnable_n_1 ? nextStepData_3_psrc_3 : nextStepData_4_psrc_3;
          deqData_2_psrc_4 <=
            deqEnable_n_1 ? nextStepData_3_psrc_4 : nextStepData_4_psrc_4;
          deqData_2_pdest <= deqEnable_n_1 ? nextStepData_3_pdest : nextStepData_4_pdest;
          deqData_2_robIdx_flag <=
            deqEnable_n_1 ? nextStepData_3_robIdx_flag : nextStepData_4_robIdx_flag;
          deqData_2_robIdx_value <=
            deqEnable_n_1 ? nextStepData_3_robIdx_value : nextStepData_4_robIdx_value;
        end
      end
      else begin
        deqData_2_srcType_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_srcType_0 : nextStepData_6_srcType_0)
            : deqEnable_n_5 ? nextStepData_7_srcType_0 : nextStepData_8_srcType_0;
        deqData_2_srcType_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_srcType_1 : nextStepData_6_srcType_1)
            : deqEnable_n_5 ? nextStepData_7_srcType_1 : nextStepData_8_srcType_1;
        deqData_2_srcType_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_srcType_2 : nextStepData_6_srcType_2)
            : deqEnable_n_5 ? nextStepData_7_srcType_2 : nextStepData_8_srcType_2;
        deqData_2_srcType_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_srcType_3 : nextStepData_6_srcType_3)
            : deqEnable_n_5 ? nextStepData_7_srcType_3 : nextStepData_8_srcType_3;
        deqData_2_srcType_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_srcType_4 : nextStepData_6_srcType_4)
            : deqEnable_n_5 ? nextStepData_7_srcType_4 : nextStepData_8_srcType_4;
        deqData_2_fuType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_fuType : nextStepData_6_fuType)
            : deqEnable_n_5 ? nextStepData_7_fuType : nextStepData_8_fuType;
        deqData_2_fuOpType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_fuOpType : nextStepData_6_fuOpType)
            : deqEnable_n_5 ? nextStepData_7_fuOpType : nextStepData_8_fuOpType;
        deqData_2_rfWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_rfWen : nextStepData_6_rfWen)
            : deqEnable_n_5 ? nextStepData_7_rfWen : nextStepData_8_rfWen;
        deqData_2_fpWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_fpWen : nextStepData_6_fpWen)
            : deqEnable_n_5 ? nextStepData_7_fpWen : nextStepData_8_fpWen;
        deqData_2_vecWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vecWen : nextStepData_6_vecWen)
            : deqEnable_n_5 ? nextStepData_7_vecWen : nextStepData_8_vecWen;
        deqData_2_v0Wen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_v0Wen : nextStepData_6_v0Wen)
            : deqEnable_n_5 ? nextStepData_7_v0Wen : nextStepData_8_v0Wen;
        deqData_2_vlWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vlWen : nextStepData_6_vlWen)
            : deqEnable_n_5 ? nextStepData_7_vlWen : nextStepData_8_vlWen;
        deqData_2_selImm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_selImm : nextStepData_6_selImm)
            : deqEnable_n_5 ? nextStepData_7_selImm : nextStepData_8_selImm;
        deqData_2_imm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_imm : nextStepData_6_imm)
            : deqEnable_n_5 ? nextStepData_7_imm : nextStepData_8_imm;
        deqData_2_vpu_vma <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vpu_vma : nextStepData_6_vpu_vma)
            : deqEnable_n_5 ? nextStepData_7_vpu_vma : nextStepData_8_vpu_vma;
        deqData_2_vpu_vta <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vpu_vta : nextStepData_6_vpu_vta)
            : deqEnable_n_5 ? nextStepData_7_vpu_vta : nextStepData_8_vpu_vta;
        deqData_2_vpu_vsew <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vpu_vsew : nextStepData_6_vpu_vsew)
            : deqEnable_n_5 ? nextStepData_7_vpu_vsew : nextStepData_8_vpu_vsew;
        deqData_2_vpu_vlmul <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vpu_vlmul : nextStepData_6_vpu_vlmul)
            : deqEnable_n_5 ? nextStepData_7_vpu_vlmul : nextStepData_8_vpu_vlmul;
        deqData_2_vpu_vm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vpu_vm : nextStepData_6_vpu_vm)
            : deqEnable_n_5 ? nextStepData_7_vpu_vm : nextStepData_8_vpu_vm;
        deqData_2_vpu_vstart <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vpu_vstart : nextStepData_6_vpu_vstart)
            : deqEnable_n_5 ? nextStepData_7_vpu_vstart : nextStepData_8_vpu_vstart;
        deqData_2_vpu_fpu_isFoldTo1_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_5_vpu_fpu_isFoldTo1_2
                 : nextStepData_6_vpu_fpu_isFoldTo1_2)
            : deqEnable_n_5
                ? nextStepData_7_vpu_fpu_isFoldTo1_2
                : nextStepData_8_vpu_fpu_isFoldTo1_2;
        deqData_2_vpu_fpu_isFoldTo1_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_5_vpu_fpu_isFoldTo1_4
                 : nextStepData_6_vpu_fpu_isFoldTo1_4)
            : deqEnable_n_5
                ? nextStepData_7_vpu_fpu_isFoldTo1_4
                : nextStepData_8_vpu_fpu_isFoldTo1_4;
        deqData_2_vpu_fpu_isFoldTo1_8 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_5_vpu_fpu_isFoldTo1_8
                 : nextStepData_6_vpu_fpu_isFoldTo1_8)
            : deqEnable_n_5
                ? nextStepData_7_vpu_fpu_isFoldTo1_8
                : nextStepData_8_vpu_fpu_isFoldTo1_8;
        deqData_2_vpu_isExt <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vpu_isExt : nextStepData_6_vpu_isExt)
            : deqEnable_n_5 ? nextStepData_7_vpu_isExt : nextStepData_8_vpu_isExt;
        deqData_2_vpu_isNarrow <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vpu_isNarrow : nextStepData_6_vpu_isNarrow)
            : deqEnable_n_5 ? nextStepData_7_vpu_isNarrow : nextStepData_8_vpu_isNarrow;
        deqData_2_vpu_isDstMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_5_vpu_isDstMask
                 : nextStepData_6_vpu_isDstMask)
            : deqEnable_n_5 ? nextStepData_7_vpu_isDstMask : nextStepData_8_vpu_isDstMask;
        deqData_2_vpu_isOpMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_vpu_isOpMask : nextStepData_6_vpu_isOpMask)
            : deqEnable_n_5 ? nextStepData_7_vpu_isOpMask : nextStepData_8_vpu_isOpMask;
        deqData_2_vpu_isDependOldvd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_5_vpu_isDependOldvd
                 : nextStepData_6_vpu_isDependOldvd)
            : deqEnable_n_5
                ? nextStepData_7_vpu_isDependOldvd
                : nextStepData_8_vpu_isDependOldvd;
        deqData_2_vpu_isWritePartVd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_5_vpu_isWritePartVd
                 : nextStepData_6_vpu_isWritePartVd)
            : deqEnable_n_5
                ? nextStepData_7_vpu_isWritePartVd
                : nextStepData_8_vpu_isWritePartVd;
        deqData_2_uopIdx <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_uopIdx : nextStepData_6_uopIdx)
            : deqEnable_n_5 ? nextStepData_7_uopIdx : nextStepData_8_uopIdx;
        deqData_2_lastUop <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_lastUop : nextStepData_6_lastUop)
            : deqEnable_n_5 ? nextStepData_7_lastUop : nextStepData_8_lastUop;
        deqData_2_psrc_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_psrc_0 : nextStepData_6_psrc_0)
            : deqEnable_n_5 ? nextStepData_7_psrc_0 : nextStepData_8_psrc_0;
        deqData_2_psrc_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_psrc_1 : nextStepData_6_psrc_1)
            : deqEnable_n_5 ? nextStepData_7_psrc_1 : nextStepData_8_psrc_1;
        deqData_2_psrc_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_psrc_2 : nextStepData_6_psrc_2)
            : deqEnable_n_5 ? nextStepData_7_psrc_2 : nextStepData_8_psrc_2;
        deqData_2_psrc_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_psrc_3 : nextStepData_6_psrc_3)
            : deqEnable_n_5 ? nextStepData_7_psrc_3 : nextStepData_8_psrc_3;
        deqData_2_psrc_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_psrc_4 : nextStepData_6_psrc_4)
            : deqEnable_n_5 ? nextStepData_7_psrc_4 : nextStepData_8_psrc_4;
        deqData_2_pdest <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_pdest : nextStepData_6_pdest)
            : deqEnable_n_5 ? nextStepData_7_pdest : nextStepData_8_pdest;
        deqData_2_robIdx_flag <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_robIdx_flag : nextStepData_6_robIdx_flag)
            : deqEnable_n_5 ? nextStepData_7_robIdx_flag : nextStepData_8_robIdx_flag;
        deqData_2_robIdx_value <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_5_robIdx_value : nextStepData_6_robIdx_value)
            : deqEnable_n_5 ? nextStepData_7_robIdx_value : nextStepData_8_robIdx_value;
      end
      if (deqEnable_n_0 | _deqData_5_T) begin
        if (deqEnable_n_0) begin
          if (enqBypassEn_3) begin
            deqData_3_srcType_0 <= _enqBypassData_T_7853;
            deqData_3_srcType_1 <= _enqBypassData_T_7864;
            deqData_3_srcType_2 <= _enqBypassData_T_7875;
            deqData_3_srcType_3 <= _enqBypassData_T_7886;
            deqData_3_srcType_4 <= _enqBypassData_T_7897;
            deqData_3_fuType <= _enqBypassData_T_7831;
            deqData_3_fuOpType <= _enqBypassData_T_7820;
            deqData_3_rfWen <= _enqBypassData_T_7809;
            deqData_3_fpWen <= _enqBypassData_T_7798;
            deqData_3_vecWen <= _enqBypassData_T_7787;
            deqData_3_v0Wen <= _enqBypassData_T_7776;
            deqData_3_vlWen <= _enqBypassData_T_7765;
            deqData_3_selImm <= _enqBypassData_T_7699;
            deqData_3_imm <= _enqBypassData_T_7688;
            deqData_3_vpu_vma <= _enqBypassData_T_7512;
            deqData_3_vpu_vta <= _enqBypassData_T_7501;
            deqData_3_vpu_vsew <= _enqBypassData_T_7490;
            deqData_3_vpu_vlmul <= _enqBypassData_T_7479;
            deqData_3_vpu_vm <= _enqBypassData_T_7413;
            deqData_3_vpu_vstart <= _enqBypassData_T_7402;
            deqData_3_vpu_fpu_isFoldTo1_2 <= _enqBypassData_T_7336;
            deqData_3_vpu_fpu_isFoldTo1_4 <= _enqBypassData_T_7325;
            deqData_3_vpu_fpu_isFoldTo1_8 <= _enqBypassData_T_7314;
            deqData_3_vpu_isExt <= _enqBypassData_T_7215;
            deqData_3_vpu_isNarrow <= _enqBypassData_T_7204;
            deqData_3_vpu_isDstMask <= _enqBypassData_T_7193;
            deqData_3_vpu_isOpMask <= _enqBypassData_T_7182;
            deqData_3_vpu_isDependOldvd <= _enqBypassData_T_7160;
            deqData_3_vpu_isWritePartVd <= _enqBypassData_T_7149;
            deqData_3_uopIdx <= _enqBypassData_T_7105;
            deqData_3_lastUop <= _enqBypassData_T_7072;
            deqData_3_psrc_0 <= _enqBypassData_T_6764;
            deqData_3_psrc_1 <= _enqBypassData_T_6775;
            deqData_3_psrc_2 <= _enqBypassData_T_6786;
            deqData_3_psrc_3 <= _enqBypassData_T_6797;
            deqData_3_psrc_4 <= _enqBypassData_T_6808;
            deqData_3_pdest <= _enqBypassData_T_6753;
            deqData_3_robIdx_flag <= _enqBypassData_T_6698;
            deqData_3_robIdx_value <= _enqBypassData_T_6687;
          end
        end
        else begin
          deqData_3_srcType_0 <=
            deqEnable_n_1 ? nextStepData_4_srcType_0 : nextStepData_5_srcType_0;
          deqData_3_srcType_1 <=
            deqEnable_n_1 ? nextStepData_4_srcType_1 : nextStepData_5_srcType_1;
          deqData_3_srcType_2 <=
            deqEnable_n_1 ? nextStepData_4_srcType_2 : nextStepData_5_srcType_2;
          deqData_3_srcType_3 <=
            deqEnable_n_1 ? nextStepData_4_srcType_3 : nextStepData_5_srcType_3;
          deqData_3_srcType_4 <=
            deqEnable_n_1 ? nextStepData_4_srcType_4 : nextStepData_5_srcType_4;
          deqData_3_fuType <=
            deqEnable_n_1 ? nextStepData_4_fuType : nextStepData_5_fuType;
          deqData_3_fuOpType <=
            deqEnable_n_1 ? nextStepData_4_fuOpType : nextStepData_5_fuOpType;
          deqData_3_rfWen <= deqEnable_n_1 ? nextStepData_4_rfWen : nextStepData_5_rfWen;
          deqData_3_fpWen <= deqEnable_n_1 ? nextStepData_4_fpWen : nextStepData_5_fpWen;
          deqData_3_vecWen <=
            deqEnable_n_1 ? nextStepData_4_vecWen : nextStepData_5_vecWen;
          deqData_3_v0Wen <= deqEnable_n_1 ? nextStepData_4_v0Wen : nextStepData_5_v0Wen;
          deqData_3_vlWen <= deqEnable_n_1 ? nextStepData_4_vlWen : nextStepData_5_vlWen;
          deqData_3_selImm <=
            deqEnable_n_1 ? nextStepData_4_selImm : nextStepData_5_selImm;
          deqData_3_imm <= deqEnable_n_1 ? nextStepData_4_imm : nextStepData_5_imm;
          deqData_3_vpu_vma <=
            deqEnable_n_1 ? nextStepData_4_vpu_vma : nextStepData_5_vpu_vma;
          deqData_3_vpu_vta <=
            deqEnable_n_1 ? nextStepData_4_vpu_vta : nextStepData_5_vpu_vta;
          deqData_3_vpu_vsew <=
            deqEnable_n_1 ? nextStepData_4_vpu_vsew : nextStepData_5_vpu_vsew;
          deqData_3_vpu_vlmul <=
            deqEnable_n_1 ? nextStepData_4_vpu_vlmul : nextStepData_5_vpu_vlmul;
          deqData_3_vpu_vm <=
            deqEnable_n_1 ? nextStepData_4_vpu_vm : nextStepData_5_vpu_vm;
          deqData_3_vpu_vstart <=
            deqEnable_n_1 ? nextStepData_4_vpu_vstart : nextStepData_5_vpu_vstart;
          deqData_3_vpu_fpu_isFoldTo1_2 <=
            deqEnable_n_1
              ? nextStepData_4_vpu_fpu_isFoldTo1_2
              : nextStepData_5_vpu_fpu_isFoldTo1_2;
          deqData_3_vpu_fpu_isFoldTo1_4 <=
            deqEnable_n_1
              ? nextStepData_4_vpu_fpu_isFoldTo1_4
              : nextStepData_5_vpu_fpu_isFoldTo1_4;
          deqData_3_vpu_fpu_isFoldTo1_8 <=
            deqEnable_n_1
              ? nextStepData_4_vpu_fpu_isFoldTo1_8
              : nextStepData_5_vpu_fpu_isFoldTo1_8;
          deqData_3_vpu_isExt <=
            deqEnable_n_1 ? nextStepData_4_vpu_isExt : nextStepData_5_vpu_isExt;
          deqData_3_vpu_isNarrow <=
            deqEnable_n_1 ? nextStepData_4_vpu_isNarrow : nextStepData_5_vpu_isNarrow;
          deqData_3_vpu_isDstMask <=
            deqEnable_n_1 ? nextStepData_4_vpu_isDstMask : nextStepData_5_vpu_isDstMask;
          deqData_3_vpu_isOpMask <=
            deqEnable_n_1 ? nextStepData_4_vpu_isOpMask : nextStepData_5_vpu_isOpMask;
          deqData_3_vpu_isDependOldvd <=
            deqEnable_n_1
              ? nextStepData_4_vpu_isDependOldvd
              : nextStepData_5_vpu_isDependOldvd;
          deqData_3_vpu_isWritePartVd <=
            deqEnable_n_1
              ? nextStepData_4_vpu_isWritePartVd
              : nextStepData_5_vpu_isWritePartVd;
          deqData_3_uopIdx <=
            deqEnable_n_1 ? nextStepData_4_uopIdx : nextStepData_5_uopIdx;
          deqData_3_lastUop <=
            deqEnable_n_1 ? nextStepData_4_lastUop : nextStepData_5_lastUop;
          deqData_3_psrc_0 <=
            deqEnable_n_1 ? nextStepData_4_psrc_0 : nextStepData_5_psrc_0;
          deqData_3_psrc_1 <=
            deqEnable_n_1 ? nextStepData_4_psrc_1 : nextStepData_5_psrc_1;
          deqData_3_psrc_2 <=
            deqEnable_n_1 ? nextStepData_4_psrc_2 : nextStepData_5_psrc_2;
          deqData_3_psrc_3 <=
            deqEnable_n_1 ? nextStepData_4_psrc_3 : nextStepData_5_psrc_3;
          deqData_3_psrc_4 <=
            deqEnable_n_1 ? nextStepData_4_psrc_4 : nextStepData_5_psrc_4;
          deqData_3_pdest <= deqEnable_n_1 ? nextStepData_4_pdest : nextStepData_5_pdest;
          deqData_3_robIdx_flag <=
            deqEnable_n_1 ? nextStepData_4_robIdx_flag : nextStepData_5_robIdx_flag;
          deqData_3_robIdx_value <=
            deqEnable_n_1 ? nextStepData_4_robIdx_value : nextStepData_5_robIdx_value;
        end
      end
      else begin
        deqData_3_srcType_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_srcType_0 : nextStepData_7_srcType_0)
            : deqEnable_n_5 ? nextStepData_8_srcType_0 : nextStepData_9_srcType_0;
        deqData_3_srcType_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_srcType_1 : nextStepData_7_srcType_1)
            : deqEnable_n_5 ? nextStepData_8_srcType_1 : nextStepData_9_srcType_1;
        deqData_3_srcType_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_srcType_2 : nextStepData_7_srcType_2)
            : deqEnable_n_5 ? nextStepData_8_srcType_2 : nextStepData_9_srcType_2;
        deqData_3_srcType_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_srcType_3 : nextStepData_7_srcType_3)
            : deqEnable_n_5 ? nextStepData_8_srcType_3 : nextStepData_9_srcType_3;
        deqData_3_srcType_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_srcType_4 : nextStepData_7_srcType_4)
            : deqEnable_n_5 ? nextStepData_8_srcType_4 : nextStepData_9_srcType_4;
        deqData_3_fuType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_fuType : nextStepData_7_fuType)
            : deqEnable_n_5 ? nextStepData_8_fuType : nextStepData_9_fuType;
        deqData_3_fuOpType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_fuOpType : nextStepData_7_fuOpType)
            : deqEnable_n_5 ? nextStepData_8_fuOpType : nextStepData_9_fuOpType;
        deqData_3_rfWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_rfWen : nextStepData_7_rfWen)
            : deqEnable_n_5 ? nextStepData_8_rfWen : nextStepData_9_rfWen;
        deqData_3_fpWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_fpWen : nextStepData_7_fpWen)
            : deqEnable_n_5 ? nextStepData_8_fpWen : nextStepData_9_fpWen;
        deqData_3_vecWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vecWen : nextStepData_7_vecWen)
            : deqEnable_n_5 ? nextStepData_8_vecWen : nextStepData_9_vecWen;
        deqData_3_v0Wen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_v0Wen : nextStepData_7_v0Wen)
            : deqEnable_n_5 ? nextStepData_8_v0Wen : nextStepData_9_v0Wen;
        deqData_3_vlWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vlWen : nextStepData_7_vlWen)
            : deqEnable_n_5 ? nextStepData_8_vlWen : nextStepData_9_vlWen;
        deqData_3_selImm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_selImm : nextStepData_7_selImm)
            : deqEnable_n_5 ? nextStepData_8_selImm : nextStepData_9_selImm;
        deqData_3_imm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_imm : nextStepData_7_imm)
            : deqEnable_n_5 ? nextStepData_8_imm : nextStepData_9_imm;
        deqData_3_vpu_vma <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vpu_vma : nextStepData_7_vpu_vma)
            : deqEnable_n_5 ? nextStepData_8_vpu_vma : nextStepData_9_vpu_vma;
        deqData_3_vpu_vta <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vpu_vta : nextStepData_7_vpu_vta)
            : deqEnable_n_5 ? nextStepData_8_vpu_vta : nextStepData_9_vpu_vta;
        deqData_3_vpu_vsew <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vpu_vsew : nextStepData_7_vpu_vsew)
            : deqEnable_n_5 ? nextStepData_8_vpu_vsew : nextStepData_9_vpu_vsew;
        deqData_3_vpu_vlmul <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vpu_vlmul : nextStepData_7_vpu_vlmul)
            : deqEnable_n_5 ? nextStepData_8_vpu_vlmul : nextStepData_9_vpu_vlmul;
        deqData_3_vpu_vm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vpu_vm : nextStepData_7_vpu_vm)
            : deqEnable_n_5 ? nextStepData_8_vpu_vm : nextStepData_9_vpu_vm;
        deqData_3_vpu_vstart <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vpu_vstart : nextStepData_7_vpu_vstart)
            : deqEnable_n_5 ? nextStepData_8_vpu_vstart : nextStepData_9_vpu_vstart;
        deqData_3_vpu_fpu_isFoldTo1_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_6_vpu_fpu_isFoldTo1_2
                 : nextStepData_7_vpu_fpu_isFoldTo1_2)
            : deqEnable_n_5
                ? nextStepData_8_vpu_fpu_isFoldTo1_2
                : nextStepData_9_vpu_fpu_isFoldTo1_2;
        deqData_3_vpu_fpu_isFoldTo1_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_6_vpu_fpu_isFoldTo1_4
                 : nextStepData_7_vpu_fpu_isFoldTo1_4)
            : deqEnable_n_5
                ? nextStepData_8_vpu_fpu_isFoldTo1_4
                : nextStepData_9_vpu_fpu_isFoldTo1_4;
        deqData_3_vpu_fpu_isFoldTo1_8 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_6_vpu_fpu_isFoldTo1_8
                 : nextStepData_7_vpu_fpu_isFoldTo1_8)
            : deqEnable_n_5
                ? nextStepData_8_vpu_fpu_isFoldTo1_8
                : nextStepData_9_vpu_fpu_isFoldTo1_8;
        deqData_3_vpu_isExt <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vpu_isExt : nextStepData_7_vpu_isExt)
            : deqEnable_n_5 ? nextStepData_8_vpu_isExt : nextStepData_9_vpu_isExt;
        deqData_3_vpu_isNarrow <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vpu_isNarrow : nextStepData_7_vpu_isNarrow)
            : deqEnable_n_5 ? nextStepData_8_vpu_isNarrow : nextStepData_9_vpu_isNarrow;
        deqData_3_vpu_isDstMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_6_vpu_isDstMask
                 : nextStepData_7_vpu_isDstMask)
            : deqEnable_n_5 ? nextStepData_8_vpu_isDstMask : nextStepData_9_vpu_isDstMask;
        deqData_3_vpu_isOpMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_vpu_isOpMask : nextStepData_7_vpu_isOpMask)
            : deqEnable_n_5 ? nextStepData_8_vpu_isOpMask : nextStepData_9_vpu_isOpMask;
        deqData_3_vpu_isDependOldvd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_6_vpu_isDependOldvd
                 : nextStepData_7_vpu_isDependOldvd)
            : deqEnable_n_5
                ? nextStepData_8_vpu_isDependOldvd
                : nextStepData_9_vpu_isDependOldvd;
        deqData_3_vpu_isWritePartVd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_6_vpu_isWritePartVd
                 : nextStepData_7_vpu_isWritePartVd)
            : deqEnable_n_5
                ? nextStepData_8_vpu_isWritePartVd
                : nextStepData_9_vpu_isWritePartVd;
        deqData_3_uopIdx <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_uopIdx : nextStepData_7_uopIdx)
            : deqEnable_n_5 ? nextStepData_8_uopIdx : nextStepData_9_uopIdx;
        deqData_3_lastUop <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_lastUop : nextStepData_7_lastUop)
            : deqEnable_n_5 ? nextStepData_8_lastUop : nextStepData_9_lastUop;
        deqData_3_psrc_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_psrc_0 : nextStepData_7_psrc_0)
            : deqEnable_n_5 ? nextStepData_8_psrc_0 : nextStepData_9_psrc_0;
        deqData_3_psrc_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_psrc_1 : nextStepData_7_psrc_1)
            : deqEnable_n_5 ? nextStepData_8_psrc_1 : nextStepData_9_psrc_1;
        deqData_3_psrc_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_psrc_2 : nextStepData_7_psrc_2)
            : deqEnable_n_5 ? nextStepData_8_psrc_2 : nextStepData_9_psrc_2;
        deqData_3_psrc_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_psrc_3 : nextStepData_7_psrc_3)
            : deqEnable_n_5 ? nextStepData_8_psrc_3 : nextStepData_9_psrc_3;
        deqData_3_psrc_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_psrc_4 : nextStepData_7_psrc_4)
            : deqEnable_n_5 ? nextStepData_8_psrc_4 : nextStepData_9_psrc_4;
        deqData_3_pdest <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_pdest : nextStepData_7_pdest)
            : deqEnable_n_5 ? nextStepData_8_pdest : nextStepData_9_pdest;
        deqData_3_robIdx_flag <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_robIdx_flag : nextStepData_7_robIdx_flag)
            : deqEnable_n_5 ? nextStepData_8_robIdx_flag : nextStepData_9_robIdx_flag;
        deqData_3_robIdx_value <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_6_robIdx_value : nextStepData_7_robIdx_value)
            : deqEnable_n_5 ? nextStepData_8_robIdx_value : nextStepData_9_robIdx_value;
      end
      if (deqEnable_n_0 | _deqData_5_T) begin
        if (deqEnable_n_0) begin
          if (enqBypassEn_4) begin
            deqData_4_srcType_0 <= _enqBypassData_T_9976;
            deqData_4_srcType_1 <= _enqBypassData_T_9987;
            deqData_4_srcType_2 <= _enqBypassData_T_9998;
            deqData_4_srcType_3 <= _enqBypassData_T_10009;
            deqData_4_srcType_4 <= _enqBypassData_T_10020;
            deqData_4_fuType <= _enqBypassData_T_9954;
            deqData_4_fuOpType <= _enqBypassData_T_9943;
            deqData_4_rfWen <= _enqBypassData_T_9932;
            deqData_4_fpWen <= _enqBypassData_T_9921;
            deqData_4_vecWen <= _enqBypassData_T_9910;
            deqData_4_v0Wen <= _enqBypassData_T_9899;
            deqData_4_vlWen <= _enqBypassData_T_9888;
            deqData_4_selImm <= _enqBypassData_T_9822;
            deqData_4_imm <= _enqBypassData_T_9811;
            deqData_4_vpu_vma <= _enqBypassData_T_9635;
            deqData_4_vpu_vta <= _enqBypassData_T_9624;
            deqData_4_vpu_vsew <= _enqBypassData_T_9613;
            deqData_4_vpu_vlmul <= _enqBypassData_T_9602;
            deqData_4_vpu_vm <= _enqBypassData_T_9536;
            deqData_4_vpu_vstart <= _enqBypassData_T_9525;
            deqData_4_vpu_fpu_isFoldTo1_2 <= _enqBypassData_T_9459;
            deqData_4_vpu_fpu_isFoldTo1_4 <= _enqBypassData_T_9448;
            deqData_4_vpu_fpu_isFoldTo1_8 <= _enqBypassData_T_9437;
            deqData_4_vpu_isExt <= _enqBypassData_T_9338;
            deqData_4_vpu_isNarrow <= _enqBypassData_T_9327;
            deqData_4_vpu_isDstMask <= _enqBypassData_T_9316;
            deqData_4_vpu_isOpMask <= _enqBypassData_T_9305;
            deqData_4_vpu_isDependOldvd <= _enqBypassData_T_9283;
            deqData_4_vpu_isWritePartVd <= _enqBypassData_T_9272;
            deqData_4_uopIdx <= _enqBypassData_T_9228;
            deqData_4_lastUop <= _enqBypassData_T_9195;
            deqData_4_psrc_0 <= _enqBypassData_T_8887;
            deqData_4_psrc_1 <= _enqBypassData_T_8898;
            deqData_4_psrc_2 <= _enqBypassData_T_8909;
            deqData_4_psrc_3 <= _enqBypassData_T_8920;
            deqData_4_psrc_4 <= _enqBypassData_T_8931;
            deqData_4_pdest <= _enqBypassData_T_8876;
            deqData_4_robIdx_flag <= _enqBypassData_T_8821;
            deqData_4_robIdx_value <= _enqBypassData_T_8810;
          end
        end
        else begin
          deqData_4_srcType_0 <=
            deqEnable_n_1 ? nextStepData_5_srcType_0 : nextStepData_6_srcType_0;
          deqData_4_srcType_1 <=
            deqEnable_n_1 ? nextStepData_5_srcType_1 : nextStepData_6_srcType_1;
          deqData_4_srcType_2 <=
            deqEnable_n_1 ? nextStepData_5_srcType_2 : nextStepData_6_srcType_2;
          deqData_4_srcType_3 <=
            deqEnable_n_1 ? nextStepData_5_srcType_3 : nextStepData_6_srcType_3;
          deqData_4_srcType_4 <=
            deqEnable_n_1 ? nextStepData_5_srcType_4 : nextStepData_6_srcType_4;
          deqData_4_fuType <=
            deqEnable_n_1 ? nextStepData_5_fuType : nextStepData_6_fuType;
          deqData_4_fuOpType <=
            deqEnable_n_1 ? nextStepData_5_fuOpType : nextStepData_6_fuOpType;
          deqData_4_rfWen <= deqEnable_n_1 ? nextStepData_5_rfWen : nextStepData_6_rfWen;
          deqData_4_fpWen <= deqEnable_n_1 ? nextStepData_5_fpWen : nextStepData_6_fpWen;
          deqData_4_vecWen <=
            deqEnable_n_1 ? nextStepData_5_vecWen : nextStepData_6_vecWen;
          deqData_4_v0Wen <= deqEnable_n_1 ? nextStepData_5_v0Wen : nextStepData_6_v0Wen;
          deqData_4_vlWen <= deqEnable_n_1 ? nextStepData_5_vlWen : nextStepData_6_vlWen;
          deqData_4_selImm <=
            deqEnable_n_1 ? nextStepData_5_selImm : nextStepData_6_selImm;
          deqData_4_imm <= deqEnable_n_1 ? nextStepData_5_imm : nextStepData_6_imm;
          deqData_4_vpu_vma <=
            deqEnable_n_1 ? nextStepData_5_vpu_vma : nextStepData_6_vpu_vma;
          deqData_4_vpu_vta <=
            deqEnable_n_1 ? nextStepData_5_vpu_vta : nextStepData_6_vpu_vta;
          deqData_4_vpu_vsew <=
            deqEnable_n_1 ? nextStepData_5_vpu_vsew : nextStepData_6_vpu_vsew;
          deqData_4_vpu_vlmul <=
            deqEnable_n_1 ? nextStepData_5_vpu_vlmul : nextStepData_6_vpu_vlmul;
          deqData_4_vpu_vm <=
            deqEnable_n_1 ? nextStepData_5_vpu_vm : nextStepData_6_vpu_vm;
          deqData_4_vpu_vstart <=
            deqEnable_n_1 ? nextStepData_5_vpu_vstart : nextStepData_6_vpu_vstart;
          deqData_4_vpu_fpu_isFoldTo1_2 <=
            deqEnable_n_1
              ? nextStepData_5_vpu_fpu_isFoldTo1_2
              : nextStepData_6_vpu_fpu_isFoldTo1_2;
          deqData_4_vpu_fpu_isFoldTo1_4 <=
            deqEnable_n_1
              ? nextStepData_5_vpu_fpu_isFoldTo1_4
              : nextStepData_6_vpu_fpu_isFoldTo1_4;
          deqData_4_vpu_fpu_isFoldTo1_8 <=
            deqEnable_n_1
              ? nextStepData_5_vpu_fpu_isFoldTo1_8
              : nextStepData_6_vpu_fpu_isFoldTo1_8;
          deqData_4_vpu_isExt <=
            deqEnable_n_1 ? nextStepData_5_vpu_isExt : nextStepData_6_vpu_isExt;
          deqData_4_vpu_isNarrow <=
            deqEnable_n_1 ? nextStepData_5_vpu_isNarrow : nextStepData_6_vpu_isNarrow;
          deqData_4_vpu_isDstMask <=
            deqEnable_n_1 ? nextStepData_5_vpu_isDstMask : nextStepData_6_vpu_isDstMask;
          deqData_4_vpu_isOpMask <=
            deqEnable_n_1 ? nextStepData_5_vpu_isOpMask : nextStepData_6_vpu_isOpMask;
          deqData_4_vpu_isDependOldvd <=
            deqEnable_n_1
              ? nextStepData_5_vpu_isDependOldvd
              : nextStepData_6_vpu_isDependOldvd;
          deqData_4_vpu_isWritePartVd <=
            deqEnable_n_1
              ? nextStepData_5_vpu_isWritePartVd
              : nextStepData_6_vpu_isWritePartVd;
          deqData_4_uopIdx <=
            deqEnable_n_1 ? nextStepData_5_uopIdx : nextStepData_6_uopIdx;
          deqData_4_lastUop <=
            deqEnable_n_1 ? nextStepData_5_lastUop : nextStepData_6_lastUop;
          deqData_4_psrc_0 <=
            deqEnable_n_1 ? nextStepData_5_psrc_0 : nextStepData_6_psrc_0;
          deqData_4_psrc_1 <=
            deqEnable_n_1 ? nextStepData_5_psrc_1 : nextStepData_6_psrc_1;
          deqData_4_psrc_2 <=
            deqEnable_n_1 ? nextStepData_5_psrc_2 : nextStepData_6_psrc_2;
          deqData_4_psrc_3 <=
            deqEnable_n_1 ? nextStepData_5_psrc_3 : nextStepData_6_psrc_3;
          deqData_4_psrc_4 <=
            deqEnable_n_1 ? nextStepData_5_psrc_4 : nextStepData_6_psrc_4;
          deqData_4_pdest <= deqEnable_n_1 ? nextStepData_5_pdest : nextStepData_6_pdest;
          deqData_4_robIdx_flag <=
            deqEnable_n_1 ? nextStepData_5_robIdx_flag : nextStepData_6_robIdx_flag;
          deqData_4_robIdx_value <=
            deqEnable_n_1 ? nextStepData_5_robIdx_value : nextStepData_6_robIdx_value;
        end
      end
      else begin
        deqData_4_srcType_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_srcType_0 : nextStepData_8_srcType_0)
            : deqEnable_n_5 ? nextStepData_9_srcType_0 : nextStepData_10_srcType_0;
        deqData_4_srcType_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_srcType_1 : nextStepData_8_srcType_1)
            : deqEnable_n_5 ? nextStepData_9_srcType_1 : nextStepData_10_srcType_1;
        deqData_4_srcType_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_srcType_2 : nextStepData_8_srcType_2)
            : deqEnable_n_5 ? nextStepData_9_srcType_2 : nextStepData_10_srcType_2;
        deqData_4_srcType_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_srcType_3 : nextStepData_8_srcType_3)
            : deqEnable_n_5 ? nextStepData_9_srcType_3 : nextStepData_10_srcType_3;
        deqData_4_srcType_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_srcType_4 : nextStepData_8_srcType_4)
            : deqEnable_n_5 ? nextStepData_9_srcType_4 : nextStepData_10_srcType_4;
        deqData_4_fuType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_fuType : nextStepData_8_fuType)
            : deqEnable_n_5 ? nextStepData_9_fuType : nextStepData_10_fuType;
        deqData_4_fuOpType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_fuOpType : nextStepData_8_fuOpType)
            : deqEnable_n_5 ? nextStepData_9_fuOpType : nextStepData_10_fuOpType;
        deqData_4_rfWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_rfWen : nextStepData_8_rfWen)
            : deqEnable_n_5 ? nextStepData_9_rfWen : nextStepData_10_rfWen;
        deqData_4_fpWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_fpWen : nextStepData_8_fpWen)
            : deqEnable_n_5 ? nextStepData_9_fpWen : nextStepData_10_fpWen;
        deqData_4_vecWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vecWen : nextStepData_8_vecWen)
            : deqEnable_n_5 ? nextStepData_9_vecWen : nextStepData_10_vecWen;
        deqData_4_v0Wen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_v0Wen : nextStepData_8_v0Wen)
            : deqEnable_n_5 ? nextStepData_9_v0Wen : nextStepData_10_v0Wen;
        deqData_4_vlWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vlWen : nextStepData_8_vlWen)
            : deqEnable_n_5 ? nextStepData_9_vlWen : nextStepData_10_vlWen;
        deqData_4_selImm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_selImm : nextStepData_8_selImm)
            : deqEnable_n_5 ? nextStepData_9_selImm : nextStepData_10_selImm;
        deqData_4_imm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_imm : nextStepData_8_imm)
            : deqEnable_n_5 ? nextStepData_9_imm : nextStepData_10_imm;
        deqData_4_vpu_vma <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vpu_vma : nextStepData_8_vpu_vma)
            : deqEnable_n_5 ? nextStepData_9_vpu_vma : nextStepData_10_vpu_vma;
        deqData_4_vpu_vta <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vpu_vta : nextStepData_8_vpu_vta)
            : deqEnable_n_5 ? nextStepData_9_vpu_vta : nextStepData_10_vpu_vta;
        deqData_4_vpu_vsew <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vpu_vsew : nextStepData_8_vpu_vsew)
            : deqEnable_n_5 ? nextStepData_9_vpu_vsew : nextStepData_10_vpu_vsew;
        deqData_4_vpu_vlmul <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vpu_vlmul : nextStepData_8_vpu_vlmul)
            : deqEnable_n_5 ? nextStepData_9_vpu_vlmul : nextStepData_10_vpu_vlmul;
        deqData_4_vpu_vm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vpu_vm : nextStepData_8_vpu_vm)
            : deqEnable_n_5 ? nextStepData_9_vpu_vm : nextStepData_10_vpu_vm;
        deqData_4_vpu_vstart <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vpu_vstart : nextStepData_8_vpu_vstart)
            : deqEnable_n_5 ? nextStepData_9_vpu_vstart : nextStepData_10_vpu_vstart;
        deqData_4_vpu_fpu_isFoldTo1_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_7_vpu_fpu_isFoldTo1_2
                 : nextStepData_8_vpu_fpu_isFoldTo1_2)
            : deqEnable_n_5
                ? nextStepData_9_vpu_fpu_isFoldTo1_2
                : nextStepData_10_vpu_fpu_isFoldTo1_2;
        deqData_4_vpu_fpu_isFoldTo1_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_7_vpu_fpu_isFoldTo1_4
                 : nextStepData_8_vpu_fpu_isFoldTo1_4)
            : deqEnable_n_5
                ? nextStepData_9_vpu_fpu_isFoldTo1_4
                : nextStepData_10_vpu_fpu_isFoldTo1_4;
        deqData_4_vpu_fpu_isFoldTo1_8 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_7_vpu_fpu_isFoldTo1_8
                 : nextStepData_8_vpu_fpu_isFoldTo1_8)
            : deqEnable_n_5
                ? nextStepData_9_vpu_fpu_isFoldTo1_8
                : nextStepData_10_vpu_fpu_isFoldTo1_8;
        deqData_4_vpu_isExt <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vpu_isExt : nextStepData_8_vpu_isExt)
            : deqEnable_n_5 ? nextStepData_9_vpu_isExt : nextStepData_10_vpu_isExt;
        deqData_4_vpu_isNarrow <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vpu_isNarrow : nextStepData_8_vpu_isNarrow)
            : deqEnable_n_5 ? nextStepData_9_vpu_isNarrow : nextStepData_10_vpu_isNarrow;
        deqData_4_vpu_isDstMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_7_vpu_isDstMask
                 : nextStepData_8_vpu_isDstMask)
            : deqEnable_n_5
                ? nextStepData_9_vpu_isDstMask
                : nextStepData_10_vpu_isDstMask;
        deqData_4_vpu_isOpMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_vpu_isOpMask : nextStepData_8_vpu_isOpMask)
            : deqEnable_n_5 ? nextStepData_9_vpu_isOpMask : nextStepData_10_vpu_isOpMask;
        deqData_4_vpu_isDependOldvd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_7_vpu_isDependOldvd
                 : nextStepData_8_vpu_isDependOldvd)
            : deqEnable_n_5
                ? nextStepData_9_vpu_isDependOldvd
                : nextStepData_10_vpu_isDependOldvd;
        deqData_4_vpu_isWritePartVd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_7_vpu_isWritePartVd
                 : nextStepData_8_vpu_isWritePartVd)
            : deqEnable_n_5
                ? nextStepData_9_vpu_isWritePartVd
                : nextStepData_10_vpu_isWritePartVd;
        deqData_4_uopIdx <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_uopIdx : nextStepData_8_uopIdx)
            : deqEnable_n_5 ? nextStepData_9_uopIdx : nextStepData_10_uopIdx;
        deqData_4_lastUop <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_lastUop : nextStepData_8_lastUop)
            : deqEnable_n_5 ? nextStepData_9_lastUop : nextStepData_10_lastUop;
        deqData_4_psrc_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_psrc_0 : nextStepData_8_psrc_0)
            : deqEnable_n_5 ? nextStepData_9_psrc_0 : nextStepData_10_psrc_0;
        deqData_4_psrc_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_psrc_1 : nextStepData_8_psrc_1)
            : deqEnable_n_5 ? nextStepData_9_psrc_1 : nextStepData_10_psrc_1;
        deqData_4_psrc_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_psrc_2 : nextStepData_8_psrc_2)
            : deqEnable_n_5 ? nextStepData_9_psrc_2 : nextStepData_10_psrc_2;
        deqData_4_psrc_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_psrc_3 : nextStepData_8_psrc_3)
            : deqEnable_n_5 ? nextStepData_9_psrc_3 : nextStepData_10_psrc_3;
        deqData_4_psrc_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_psrc_4 : nextStepData_8_psrc_4)
            : deqEnable_n_5 ? nextStepData_9_psrc_4 : nextStepData_10_psrc_4;
        deqData_4_pdest <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_pdest : nextStepData_8_pdest)
            : deqEnable_n_5 ? nextStepData_9_pdest : nextStepData_10_pdest;
        deqData_4_robIdx_flag <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_robIdx_flag : nextStepData_8_robIdx_flag)
            : deqEnable_n_5 ? nextStepData_9_robIdx_flag : nextStepData_10_robIdx_flag;
        deqData_4_robIdx_value <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_7_robIdx_value : nextStepData_8_robIdx_value)
            : deqEnable_n_5 ? nextStepData_9_robIdx_value : nextStepData_10_robIdx_value;
      end
      if (deqEnable_n_0 | _deqData_5_T) begin
        if (deqEnable_n_0) begin
          if (enqBypassEn_5) begin
            deqData_5_srcType_0 <= _enqBypassData_T_12099;
            deqData_5_srcType_1 <= _enqBypassData_T_12110;
            deqData_5_srcType_2 <= _enqBypassData_T_12121;
            deqData_5_srcType_3 <= _enqBypassData_T_12132;
            deqData_5_srcType_4 <= _enqBypassData_T_12143;
            deqData_5_fuType <= _enqBypassData_T_12077;
            deqData_5_fuOpType <= _enqBypassData_T_12066;
            deqData_5_rfWen <= _enqBypassData_T_12055;
            deqData_5_fpWen <= _enqBypassData_T_12044;
            deqData_5_vecWen <= _enqBypassData_T_12033;
            deqData_5_v0Wen <= _enqBypassData_T_12022;
            deqData_5_vlWen <= _enqBypassData_T_12011;
            deqData_5_selImm <= _enqBypassData_T_11945;
            deqData_5_imm <= _enqBypassData_T_11934;
            deqData_5_vpu_vma <= _enqBypassData_T_11758;
            deqData_5_vpu_vta <= _enqBypassData_T_11747;
            deqData_5_vpu_vsew <= _enqBypassData_T_11736;
            deqData_5_vpu_vlmul <= _enqBypassData_T_11725;
            deqData_5_vpu_vm <= _enqBypassData_T_11659;
            deqData_5_vpu_vstart <= _enqBypassData_T_11648;
            deqData_5_vpu_fpu_isFoldTo1_2 <= _enqBypassData_T_11582;
            deqData_5_vpu_fpu_isFoldTo1_4 <= _enqBypassData_T_11571;
            deqData_5_vpu_fpu_isFoldTo1_8 <= _enqBypassData_T_11560;
            deqData_5_vpu_isExt <= _enqBypassData_T_11461;
            deqData_5_vpu_isNarrow <= _enqBypassData_T_11450;
            deqData_5_vpu_isDstMask <= _enqBypassData_T_11439;
            deqData_5_vpu_isOpMask <= _enqBypassData_T_11428;
            deqData_5_vpu_isDependOldvd <= _enqBypassData_T_11406;
            deqData_5_vpu_isWritePartVd <= _enqBypassData_T_11395;
            deqData_5_uopIdx <= _enqBypassData_T_11351;
            deqData_5_lastUop <= _enqBypassData_T_11318;
            deqData_5_psrc_0 <= _enqBypassData_T_11010;
            deqData_5_psrc_1 <= _enqBypassData_T_11021;
            deqData_5_psrc_2 <= _enqBypassData_T_11032;
            deqData_5_psrc_3 <= _enqBypassData_T_11043;
            deqData_5_psrc_4 <= _enqBypassData_T_11054;
            deqData_5_pdest <= _enqBypassData_T_10999;
            deqData_5_robIdx_flag <= _enqBypassData_T_10944;
            deqData_5_robIdx_value <= _enqBypassData_T_10933;
          end
        end
        else begin
          deqData_5_srcType_0 <=
            deqEnable_n_1 ? nextStepData_6_srcType_0 : nextStepData_7_srcType_0;
          deqData_5_srcType_1 <=
            deqEnable_n_1 ? nextStepData_6_srcType_1 : nextStepData_7_srcType_1;
          deqData_5_srcType_2 <=
            deqEnable_n_1 ? nextStepData_6_srcType_2 : nextStepData_7_srcType_2;
          deqData_5_srcType_3 <=
            deqEnable_n_1 ? nextStepData_6_srcType_3 : nextStepData_7_srcType_3;
          deqData_5_srcType_4 <=
            deqEnable_n_1 ? nextStepData_6_srcType_4 : nextStepData_7_srcType_4;
          deqData_5_fuType <=
            deqEnable_n_1 ? nextStepData_6_fuType : nextStepData_7_fuType;
          deqData_5_fuOpType <=
            deqEnable_n_1 ? nextStepData_6_fuOpType : nextStepData_7_fuOpType;
          deqData_5_rfWen <= deqEnable_n_1 ? nextStepData_6_rfWen : nextStepData_7_rfWen;
          deqData_5_fpWen <= deqEnable_n_1 ? nextStepData_6_fpWen : nextStepData_7_fpWen;
          deqData_5_vecWen <=
            deqEnable_n_1 ? nextStepData_6_vecWen : nextStepData_7_vecWen;
          deqData_5_v0Wen <= deqEnable_n_1 ? nextStepData_6_v0Wen : nextStepData_7_v0Wen;
          deqData_5_vlWen <= deqEnable_n_1 ? nextStepData_6_vlWen : nextStepData_7_vlWen;
          deqData_5_selImm <=
            deqEnable_n_1 ? nextStepData_6_selImm : nextStepData_7_selImm;
          deqData_5_imm <= deqEnable_n_1 ? nextStepData_6_imm : nextStepData_7_imm;
          deqData_5_vpu_vma <=
            deqEnable_n_1 ? nextStepData_6_vpu_vma : nextStepData_7_vpu_vma;
          deqData_5_vpu_vta <=
            deqEnable_n_1 ? nextStepData_6_vpu_vta : nextStepData_7_vpu_vta;
          deqData_5_vpu_vsew <=
            deqEnable_n_1 ? nextStepData_6_vpu_vsew : nextStepData_7_vpu_vsew;
          deqData_5_vpu_vlmul <=
            deqEnable_n_1 ? nextStepData_6_vpu_vlmul : nextStepData_7_vpu_vlmul;
          deqData_5_vpu_vm <=
            deqEnable_n_1 ? nextStepData_6_vpu_vm : nextStepData_7_vpu_vm;
          deqData_5_vpu_vstart <=
            deqEnable_n_1 ? nextStepData_6_vpu_vstart : nextStepData_7_vpu_vstart;
          deqData_5_vpu_fpu_isFoldTo1_2 <=
            deqEnable_n_1
              ? nextStepData_6_vpu_fpu_isFoldTo1_2
              : nextStepData_7_vpu_fpu_isFoldTo1_2;
          deqData_5_vpu_fpu_isFoldTo1_4 <=
            deqEnable_n_1
              ? nextStepData_6_vpu_fpu_isFoldTo1_4
              : nextStepData_7_vpu_fpu_isFoldTo1_4;
          deqData_5_vpu_fpu_isFoldTo1_8 <=
            deqEnable_n_1
              ? nextStepData_6_vpu_fpu_isFoldTo1_8
              : nextStepData_7_vpu_fpu_isFoldTo1_8;
          deqData_5_vpu_isExt <=
            deqEnable_n_1 ? nextStepData_6_vpu_isExt : nextStepData_7_vpu_isExt;
          deqData_5_vpu_isNarrow <=
            deqEnable_n_1 ? nextStepData_6_vpu_isNarrow : nextStepData_7_vpu_isNarrow;
          deqData_5_vpu_isDstMask <=
            deqEnable_n_1 ? nextStepData_6_vpu_isDstMask : nextStepData_7_vpu_isDstMask;
          deqData_5_vpu_isOpMask <=
            deqEnable_n_1 ? nextStepData_6_vpu_isOpMask : nextStepData_7_vpu_isOpMask;
          deqData_5_vpu_isDependOldvd <=
            deqEnable_n_1
              ? nextStepData_6_vpu_isDependOldvd
              : nextStepData_7_vpu_isDependOldvd;
          deqData_5_vpu_isWritePartVd <=
            deqEnable_n_1
              ? nextStepData_6_vpu_isWritePartVd
              : nextStepData_7_vpu_isWritePartVd;
          deqData_5_uopIdx <=
            deqEnable_n_1 ? nextStepData_6_uopIdx : nextStepData_7_uopIdx;
          deqData_5_lastUop <=
            deqEnable_n_1 ? nextStepData_6_lastUop : nextStepData_7_lastUop;
          deqData_5_psrc_0 <=
            deqEnable_n_1 ? nextStepData_6_psrc_0 : nextStepData_7_psrc_0;
          deqData_5_psrc_1 <=
            deqEnable_n_1 ? nextStepData_6_psrc_1 : nextStepData_7_psrc_1;
          deqData_5_psrc_2 <=
            deqEnable_n_1 ? nextStepData_6_psrc_2 : nextStepData_7_psrc_2;
          deqData_5_psrc_3 <=
            deqEnable_n_1 ? nextStepData_6_psrc_3 : nextStepData_7_psrc_3;
          deqData_5_psrc_4 <=
            deqEnable_n_1 ? nextStepData_6_psrc_4 : nextStepData_7_psrc_4;
          deqData_5_pdest <= deqEnable_n_1 ? nextStepData_6_pdest : nextStepData_7_pdest;
          deqData_5_robIdx_flag <=
            deqEnable_n_1 ? nextStepData_6_robIdx_flag : nextStepData_7_robIdx_flag;
          deqData_5_robIdx_value <=
            deqEnable_n_1 ? nextStepData_6_robIdx_value : nextStepData_7_robIdx_value;
        end
      end
      else begin
        deqData_5_srcType_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_srcType_0 : nextStepData_9_srcType_0)
            : deqEnable_n_5
                ? nextStepData_10_srcType_0
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_srcType_0 : 4'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_srcType_0 : 4'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_srcType_0 : 4'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_srcType_0 : 4'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_srcType_0 : 4'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_srcType_0 : 4'h0)
                    : _dataModule_io_rdata_11_srcType_0;
        deqData_5_srcType_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_srcType_1 : nextStepData_9_srcType_1)
            : deqEnable_n_5
                ? nextStepData_10_srcType_1
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_srcType_1 : 4'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_srcType_1 : 4'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_srcType_1 : 4'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_srcType_1 : 4'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_srcType_1 : 4'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_srcType_1 : 4'h0)
                    : _dataModule_io_rdata_11_srcType_1;
        deqData_5_srcType_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_srcType_2 : nextStepData_9_srcType_2)
            : deqEnable_n_5
                ? nextStepData_10_srcType_2
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_srcType_2 : 4'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_srcType_2 : 4'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_srcType_2 : 4'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_srcType_2 : 4'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_srcType_2 : 4'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_srcType_2 : 4'h0)
                    : _dataModule_io_rdata_11_srcType_2;
        deqData_5_srcType_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_srcType_3 : nextStepData_9_srcType_3)
            : deqEnable_n_5
                ? nextStepData_10_srcType_3
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_srcType_3 : 4'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_srcType_3 : 4'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_srcType_3 : 4'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_srcType_3 : 4'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_srcType_3 : 4'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_srcType_3 : 4'h0)
                    : _dataModule_io_rdata_11_srcType_3;
        deqData_5_srcType_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_srcType_4 : nextStepData_9_srcType_4)
            : deqEnable_n_5
                ? nextStepData_10_srcType_4
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_srcType_4 : 4'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_srcType_4 : 4'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_srcType_4 : 4'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_srcType_4 : 4'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_srcType_4 : 4'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_srcType_4 : 4'h0)
                    : _dataModule_io_rdata_11_srcType_4;
        deqData_5_fuType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_fuType : nextStepData_9_fuType)
            : deqEnable_n_5
                ? nextStepData_10_fuType
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_fuType : 35'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_fuType : 35'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_fuType : 35'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_fuType : 35'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_fuType : 35'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_fuType : 35'h0)
                    : _dataModule_io_rdata_11_fuType;
        deqData_5_fuOpType <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_fuOpType : nextStepData_9_fuOpType)
            : deqEnable_n_5
                ? nextStepData_10_fuOpType
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_fuOpType : 9'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_fuOpType : 9'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_fuOpType : 9'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_fuOpType : 9'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_fuOpType : 9'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_fuOpType : 9'h0)
                    : _dataModule_io_rdata_11_fuOpType;
        deqData_5_rfWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_rfWen : nextStepData_9_rfWen)
            : deqEnable_n_5
                ? nextStepData_10_rfWen
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_rfWen | enqBypassEnVec_1_11
                      & io_enq_req_1_bits_rfWen | enqBypassEnVec_2_11
                      & io_enq_req_2_bits_rfWen | enqBypassEnVec_3_11
                      & io_enq_req_3_bits_rfWen | enqBypassEnVec_4_11
                      & io_enq_req_4_bits_rfWen | enqBypassEnVec_5_11
                      & io_enq_req_5_bits_rfWen
                    : _dataModule_io_rdata_11_rfWen;
        deqData_5_fpWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_fpWen : nextStepData_9_fpWen)
            : deqEnable_n_5
                ? nextStepData_10_fpWen
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_fpWen | enqBypassEnVec_1_11
                      & io_enq_req_1_bits_fpWen | enqBypassEnVec_2_11
                      & io_enq_req_2_bits_fpWen | enqBypassEnVec_3_11
                      & io_enq_req_3_bits_fpWen | enqBypassEnVec_4_11
                      & io_enq_req_4_bits_fpWen | enqBypassEnVec_5_11
                      & io_enq_req_5_bits_fpWen
                    : _dataModule_io_rdata_11_fpWen;
        deqData_5_vecWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vecWen : nextStepData_9_vecWen)
            : deqEnable_n_5
                ? nextStepData_10_vecWen
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vecWen | enqBypassEnVec_1_11
                      & io_enq_req_1_bits_vecWen | enqBypassEnVec_2_11
                      & io_enq_req_2_bits_vecWen | enqBypassEnVec_3_11
                      & io_enq_req_3_bits_vecWen | enqBypassEnVec_4_11
                      & io_enq_req_4_bits_vecWen | enqBypassEnVec_5_11
                      & io_enq_req_5_bits_vecWen
                    : _dataModule_io_rdata_11_vecWen;
        deqData_5_v0Wen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_v0Wen : nextStepData_9_v0Wen)
            : deqEnable_n_5
                ? nextStepData_10_v0Wen
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_v0Wen | enqBypassEnVec_1_11
                      & io_enq_req_1_bits_v0Wen | enqBypassEnVec_2_11
                      & io_enq_req_2_bits_v0Wen | enqBypassEnVec_3_11
                      & io_enq_req_3_bits_v0Wen | enqBypassEnVec_4_11
                      & io_enq_req_4_bits_v0Wen | enqBypassEnVec_5_11
                      & io_enq_req_5_bits_v0Wen
                    : _dataModule_io_rdata_11_v0Wen;
        deqData_5_vlWen <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vlWen : nextStepData_9_vlWen)
            : deqEnable_n_5
                ? nextStepData_10_vlWen
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vlWen | enqBypassEnVec_1_11
                      & io_enq_req_1_bits_vlWen | enqBypassEnVec_2_11
                      & io_enq_req_2_bits_vlWen | enqBypassEnVec_3_11
                      & io_enq_req_3_bits_vlWen | enqBypassEnVec_4_11
                      & io_enq_req_4_bits_vlWen | enqBypassEnVec_5_11
                      & io_enq_req_5_bits_vlWen
                    : _dataModule_io_rdata_11_vlWen;
        deqData_5_selImm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_selImm : nextStepData_9_selImm)
            : deqEnable_n_5
                ? nextStepData_10_selImm
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_selImm : 4'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_selImm : 4'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_selImm : 4'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_selImm : 4'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_selImm : 4'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_selImm : 4'h0)
                    : _dataModule_io_rdata_11_selImm;
        deqData_5_imm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_imm : nextStepData_9_imm)
            : deqEnable_n_5
                ? nextStepData_10_imm
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_imm : 32'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_imm : 32'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_imm : 32'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_imm : 32'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_imm : 32'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_imm : 32'h0)
                    : _dataModule_io_rdata_11_imm;
        deqData_5_vpu_vma <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vpu_vma : nextStepData_9_vpu_vma)
            : deqEnable_n_5
                ? nextStepData_10_vpu_vma
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_vma
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_vma
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_vma
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_vma
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_vma
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_vma
                    : _dataModule_io_rdata_11_vpu_vma;
        deqData_5_vpu_vta <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vpu_vta : nextStepData_9_vpu_vta)
            : deqEnable_n_5
                ? nextStepData_10_vpu_vta
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_vta
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_vta
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_vta
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_vta
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_vta
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_vta
                    : _dataModule_io_rdata_11_vpu_vta;
        deqData_5_vpu_vsew <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vpu_vsew : nextStepData_9_vpu_vsew)
            : deqEnable_n_5
                ? nextStepData_10_vpu_vsew
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_vpu_vsew : 2'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_vpu_vsew : 2'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_vpu_vsew : 2'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_vpu_vsew : 2'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_vpu_vsew : 2'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_vpu_vsew : 2'h0)
                    : _dataModule_io_rdata_11_vpu_vsew;
        deqData_5_vpu_vlmul <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vpu_vlmul : nextStepData_9_vpu_vlmul)
            : deqEnable_n_5
                ? nextStepData_10_vpu_vlmul
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_vpu_vlmul : 3'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_vpu_vlmul : 3'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_vpu_vlmul : 3'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_vpu_vlmul : 3'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_vpu_vlmul : 3'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_vpu_vlmul : 3'h0)
                    : _dataModule_io_rdata_11_vpu_vlmul;
        deqData_5_vpu_vm <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vpu_vm : nextStepData_9_vpu_vm)
            : deqEnable_n_5
                ? nextStepData_10_vpu_vm
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_vm | enqBypassEnVec_1_11
                      & io_enq_req_1_bits_vpu_vm | enqBypassEnVec_2_11
                      & io_enq_req_2_bits_vpu_vm | enqBypassEnVec_3_11
                      & io_enq_req_3_bits_vpu_vm | enqBypassEnVec_4_11
                      & io_enq_req_4_bits_vpu_vm | enqBypassEnVec_5_11
                      & io_enq_req_5_bits_vpu_vm
                    : _dataModule_io_rdata_11_vpu_vm;
        deqData_5_vpu_vstart <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vpu_vstart : nextStepData_9_vpu_vstart)
            : deqEnable_n_5
                ? nextStepData_10_vpu_vstart
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_vpu_vstart : 8'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_vpu_vstart : 8'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_vpu_vstart : 8'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_vpu_vstart : 8'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_vpu_vstart : 8'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_vpu_vstart : 8'h0)
                    : _dataModule_io_rdata_11_vpu_vstart;
        deqData_5_vpu_fpu_isFoldTo1_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_8_vpu_fpu_isFoldTo1_2
                 : nextStepData_9_vpu_fpu_isFoldTo1_2)
            : deqEnable_n_5
                ? nextStepData_10_vpu_fpu_isFoldTo1_2
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_2
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_fpu_isFoldTo1_2
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_fpu_isFoldTo1_2
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_fpu_isFoldTo1_2
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_fpu_isFoldTo1_2
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_fpu_isFoldTo1_2
                    : _dataModule_io_rdata_11_vpu_fpu_isFoldTo1_2;
        deqData_5_vpu_fpu_isFoldTo1_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_8_vpu_fpu_isFoldTo1_4
                 : nextStepData_9_vpu_fpu_isFoldTo1_4)
            : deqEnable_n_5
                ? nextStepData_10_vpu_fpu_isFoldTo1_4
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_4
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_fpu_isFoldTo1_4
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_fpu_isFoldTo1_4
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_fpu_isFoldTo1_4
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_fpu_isFoldTo1_4
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_fpu_isFoldTo1_4
                    : _dataModule_io_rdata_11_vpu_fpu_isFoldTo1_4;
        deqData_5_vpu_fpu_isFoldTo1_8 <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_8_vpu_fpu_isFoldTo1_8
                 : nextStepData_9_vpu_fpu_isFoldTo1_8)
            : deqEnable_n_5
                ? nextStepData_10_vpu_fpu_isFoldTo1_8
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_fpu_isFoldTo1_8
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_fpu_isFoldTo1_8
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_fpu_isFoldTo1_8
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_fpu_isFoldTo1_8
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_fpu_isFoldTo1_8
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_fpu_isFoldTo1_8
                    : _dataModule_io_rdata_11_vpu_fpu_isFoldTo1_8;
        deqData_5_vpu_isExt <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vpu_isExt : nextStepData_9_vpu_isExt)
            : deqEnable_n_5
                ? nextStepData_10_vpu_isExt
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_isExt
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_isExt
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_isExt
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_isExt
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_isExt
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_isExt
                    : _dataModule_io_rdata_11_vpu_isExt;
        deqData_5_vpu_isNarrow <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vpu_isNarrow : nextStepData_9_vpu_isNarrow)
            : deqEnable_n_5
                ? nextStepData_10_vpu_isNarrow
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_isNarrow
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_isNarrow
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_isNarrow
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_isNarrow
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_isNarrow
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_isNarrow
                    : _dataModule_io_rdata_11_vpu_isNarrow;
        deqData_5_vpu_isDstMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_8_vpu_isDstMask
                 : nextStepData_9_vpu_isDstMask)
            : deqEnable_n_5
                ? nextStepData_10_vpu_isDstMask
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_isDstMask
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_isDstMask
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_isDstMask
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_isDstMask
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_isDstMask
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_isDstMask
                    : _dataModule_io_rdata_11_vpu_isDstMask;
        deqData_5_vpu_isOpMask <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_vpu_isOpMask : nextStepData_9_vpu_isOpMask)
            : deqEnable_n_5
                ? nextStepData_10_vpu_isOpMask
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_isOpMask
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_isOpMask
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_isOpMask
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_isOpMask
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_isOpMask
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_isOpMask
                    : _dataModule_io_rdata_11_vpu_isOpMask;
        deqData_5_vpu_isDependOldvd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_8_vpu_isDependOldvd
                 : nextStepData_9_vpu_isDependOldvd)
            : deqEnable_n_5
                ? nextStepData_10_vpu_isDependOldvd
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_isDependOldvd
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_isDependOldvd
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_isDependOldvd
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_isDependOldvd
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_isDependOldvd
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_isDependOldvd
                    : _dataModule_io_rdata_11_vpu_isDependOldvd;
        deqData_5_vpu_isWritePartVd <=
          _deqData_5_T_4
            ? (deqEnable_n_3
                 ? nextStepData_8_vpu_isWritePartVd
                 : nextStepData_9_vpu_isWritePartVd)
            : deqEnable_n_5
                ? nextStepData_10_vpu_isWritePartVd
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_vpu_isWritePartVd
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_vpu_isWritePartVd
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_vpu_isWritePartVd
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_vpu_isWritePartVd
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_vpu_isWritePartVd
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_vpu_isWritePartVd
                    : _dataModule_io_rdata_11_vpu_isWritePartVd;
        deqData_5_uopIdx <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_uopIdx : nextStepData_9_uopIdx)
            : deqEnable_n_5
                ? nextStepData_10_uopIdx
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_uopIdx : 7'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_uopIdx : 7'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_uopIdx : 7'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_uopIdx : 7'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_uopIdx : 7'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_uopIdx : 7'h0)
                    : _dataModule_io_rdata_11_uopIdx;
        deqData_5_lastUop <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_lastUop : nextStepData_9_lastUop)
            : deqEnable_n_5
                ? nextStepData_10_lastUop
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_lastUop
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_lastUop
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_lastUop
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_lastUop
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_lastUop
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_lastUop
                    : _dataModule_io_rdata_11_lastUop;
        deqData_5_psrc_0 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_psrc_0 : nextStepData_9_psrc_0)
            : deqEnable_n_5
                ? nextStepData_10_psrc_0
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_psrc_0 : 8'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_psrc_0 : 8'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_psrc_0 : 8'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_psrc_0 : 8'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_psrc_0 : 8'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_psrc_0 : 8'h0)
                    : _dataModule_io_rdata_11_psrc_0;
        deqData_5_psrc_1 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_psrc_1 : nextStepData_9_psrc_1)
            : deqEnable_n_5
                ? nextStepData_10_psrc_1
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_psrc_1 : 8'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_psrc_1 : 8'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_psrc_1 : 8'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_psrc_1 : 8'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_psrc_1 : 8'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_psrc_1 : 8'h0)
                    : _dataModule_io_rdata_11_psrc_1;
        deqData_5_psrc_2 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_psrc_2 : nextStepData_9_psrc_2)
            : deqEnable_n_5
                ? nextStepData_10_psrc_2
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_psrc_2 : 8'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_psrc_2 : 8'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_psrc_2 : 8'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_psrc_2 : 8'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_psrc_2 : 8'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_psrc_2 : 8'h0)
                    : _dataModule_io_rdata_11_psrc_2;
        deqData_5_psrc_3 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_psrc_3 : nextStepData_9_psrc_3)
            : deqEnable_n_5
                ? nextStepData_10_psrc_3
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_psrc_3 : 8'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_psrc_3 : 8'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_psrc_3 : 8'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_psrc_3 : 8'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_psrc_3 : 8'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_psrc_3 : 8'h0)
                    : _dataModule_io_rdata_11_psrc_3;
        deqData_5_psrc_4 <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_psrc_4 : nextStepData_9_psrc_4)
            : deqEnable_n_5
                ? nextStepData_10_psrc_4
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_psrc_4 : 8'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_psrc_4 : 8'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_psrc_4 : 8'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_psrc_4 : 8'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_psrc_4 : 8'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_psrc_4 : 8'h0)
                    : _dataModule_io_rdata_11_psrc_4;
        deqData_5_pdest <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_pdest : nextStepData_9_pdest)
            : deqEnable_n_5
                ? nextStepData_10_pdest
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_pdest : 8'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_pdest : 8'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_pdest : 8'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_pdest : 8'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_pdest : 8'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_pdest : 8'h0)
                    : _dataModule_io_rdata_11_pdest;
        deqData_5_robIdx_flag <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_robIdx_flag : nextStepData_9_robIdx_flag)
            : deqEnable_n_5
                ? nextStepData_10_robIdx_flag
                : enqBypassEn_11
                    ? enqBypassEnVec_0_11 & io_enq_req_0_bits_robIdx_flag
                      | enqBypassEnVec_1_11 & io_enq_req_1_bits_robIdx_flag
                      | enqBypassEnVec_2_11 & io_enq_req_2_bits_robIdx_flag
                      | enqBypassEnVec_3_11 & io_enq_req_3_bits_robIdx_flag
                      | enqBypassEnVec_4_11 & io_enq_req_4_bits_robIdx_flag
                      | enqBypassEnVec_5_11 & io_enq_req_5_bits_robIdx_flag
                    : _dataModule_io_rdata_11_robIdx_flag;
        deqData_5_robIdx_value <=
          _deqData_5_T_4
            ? (deqEnable_n_3 ? nextStepData_8_robIdx_value : nextStepData_9_robIdx_value)
            : deqEnable_n_5
                ? nextStepData_10_robIdx_value
                : enqBypassEn_11
                    ? (enqBypassEnVec_0_11 ? io_enq_req_0_bits_robIdx_value : 8'h0)
                      | (enqBypassEnVec_1_11 ? io_enq_req_1_bits_robIdx_value : 8'h0)
                      | (enqBypassEnVec_2_11 ? io_enq_req_2_bits_robIdx_value : 8'h0)
                      | (enqBypassEnVec_3_11 ? io_enq_req_3_bits_robIdx_value : 8'h0)
                      | (enqBypassEnVec_4_11 ? io_enq_req_4_bits_robIdx_value : 8'h0)
                      | (enqBypassEnVec_5_11 ? io_enq_req_5_bits_robIdx_value : 8'h0)
                    : _dataModule_io_rdata_11_robIdx_value;
      end
    end
    validEntries <=
      5'({1'h0,
          4'({1'h0,
              3'({1'h0, 2'({1'h0, stateEntries_0} + {1'h0, stateEntries_1})}
                 + {1'h0, 2'({1'h0, stateEntries_2} + {1'h0, stateEntries_3})})}
             + {1'h0,
                3'({1'h0, 2'({1'h0, stateEntries_4} + {1'h0, stateEntries_5})}
                   + {1'h0, 2'({1'h0, stateEntries_6} + {1'h0, stateEntries_7})})})}
         + {1'h0,
            4'({1'h0,
                3'({1'h0, 2'({1'h0, stateEntries_8} + {1'h0, stateEntries_9})}
                   + {1'h0, 2'({1'h0, stateEntries_10} + {1'h0, stateEntries_11})})}
               + {1'h0,
                  3'({1'h0, 2'({1'h0, stateEntries_12} + {1'h0, stateEntries_13})}
                     + {1'h0, 2'({1'h0, stateEntries_14} + {1'h0, stateEntries_15})})})});
    io_perf_0_value_REG <= numEnq;
    io_perf_0_value_REG_1 <= io_perf_0_value_REG;
    io_perf_1_value_REG <=
      3'({1'h0,
          2'({1'h0, _perfEvents_T}
             + 2'({1'h0, _perfEvents_T_1} + {1'h0, _perfEvents_T_2}))}
         + {1'h0,
            2'({1'h0, _perfEvents_T_3}
               + 2'({1'h0, _perfEvents_T_4} + {1'h0, _perfEvents_T_5}))});
    io_perf_1_value_REG_1 <= io_perf_1_value_REG;
    io_perf_2_value_REG <=
      3'({1'h0,
          2'({1'h0, io_deq_0_valid_0}
             + 2'({1'h0, io_deq_1_valid_0} + {1'h0, io_deq_2_valid_0}))}
         + {1'h0,
            2'({1'h0, io_deq_3_valid_0}
               + 2'({1'h0, io_deq_4_valid_0} + {1'h0, io_deq_5_valid_0}))});
    io_perf_2_value_REG_1 <= io_perf_2_value_REG;
    io_perf_3_value_REG <= currentValidCounter < 5'hB & ~allowEnqueue;
    io_perf_3_value_REG_1 <= io_perf_3_value_REG;
    io_perf_4_value_REG <= validEntries < 5'h4;
    io_perf_4_value_REG_1 <= io_perf_4_value_REG;
    io_perf_5_value_REG <= (|(validEntries[4:2])) & validEntries < 5'h9;
    io_perf_5_value_REG_1 <= io_perf_5_value_REG;
    io_perf_6_value_REG <= (|(validEntries[4:3])) & validEntries < 5'hD;
    io_perf_6_value_REG_1 <= io_perf_6_value_REG;
    io_perf_7_value_REG <= validEntries > 5'hB;
    io_perf_7_value_REG_1 <= io_perf_7_value_REG;
  end // always @(posedge)
  wire [15:0]      _headPtrMask_T_2 = 16'((16'h1 << shiftAmount) - 16'h1);
  wire             isTrueEmpty =
    {stateEntries_15,
     stateEntries_14,
     stateEntries_13,
     stateEntries_12,
     stateEntries_11,
     stateEntries_10,
     stateEntries_9,
     stateEntries_8,
     stateEntries_7,
     stateEntries_6,
     stateEntries_5,
     stateEntries_4,
     stateEntries_3,
     stateEntries_2,
     stateEntries_1,
     stateEntries_0} == 16'h0;
  wire             _loValidBitVec_T_3 = stateEntries_1 & _headPtrMask_T_2[1];
  wire             _loValidBitVec_T_5 = stateEntries_2 & _headPtrMask_T_2[2];
  wire             _loValidBitVec_T_7 = stateEntries_3 & _headPtrMask_T_2[3];
  wire             _loValidBitVec_T_9 = stateEntries_4 & _headPtrMask_T_2[4];
  wire             _loValidBitVec_T_11 = stateEntries_5 & _headPtrMask_T_2[5];
  wire             _loValidBitVec_T_13 = stateEntries_6 & _headPtrMask_T_2[6];
  wire             _loValidBitVec_T_15 = stateEntries_7 & _headPtrMask_T_2[7];
  wire             _loValidBitVec_T_17 = stateEntries_8 & _headPtrMask_T_2[8];
  wire             _loValidBitVec_T_19 = stateEntries_9 & _headPtrMask_T_2[9];
  wire             _loValidBitVec_T_21 = stateEntries_10 & _headPtrMask_T_2[10];
  wire             _loValidBitVec_T_23 = stateEntries_11 & _headPtrMask_T_2[11];
  wire             _loValidBitVec_T_25 = stateEntries_12 & _headPtrMask_T_2[12];
  wire             _loValidBitVec_T_27 = stateEntries_13 & _headPtrMask_T_2[13];
  wire             _loValidBitVec_T_29 = stateEntries_14 & _headPtrMask_T_2[14];
  wire             _loValidBitVec_T_31 = stateEntries_15 & _headPtrMask_T_2[15];
  wire [15:0]      loValidBitVec =
    {stateEntries_0 & _headPtrMask_T_2[0],
     _loValidBitVec_T_3,
     _loValidBitVec_T_5,
     _loValidBitVec_T_7,
     _loValidBitVec_T_9,
     _loValidBitVec_T_11,
     _loValidBitVec_T_13,
     _loValidBitVec_T_15,
     _loValidBitVec_T_17,
     _loValidBitVec_T_19,
     _loValidBitVec_T_21,
     _loValidBitVec_T_23,
     _loValidBitVec_T_25,
     _loValidBitVec_T_27,
     _loValidBitVec_T_29,
     _loValidBitVec_T_31};
  wire [14:0]      _leadingZeros_T_1 =
    (|loValidBitVec)
      ? {_loValidBitVec_T_3,
         _loValidBitVec_T_5,
         _loValidBitVec_T_7,
         _loValidBitVec_T_9,
         _loValidBitVec_T_11,
         _loValidBitVec_T_13,
         _loValidBitVec_T_15,
         _loValidBitVec_T_17,
         _loValidBitVec_T_19,
         _loValidBitVec_T_21,
         _loValidBitVec_T_23,
         _loValidBitVec_T_25,
         _loValidBitVec_T_27,
         _loValidBitVec_T_29,
         _loValidBitVec_T_31}
      : {stateEntries_1 & ~(_headPtrMask_T_2[1]),
         stateEntries_2 & ~(_headPtrMask_T_2[2]),
         stateEntries_3 & ~(_headPtrMask_T_2[3]),
         stateEntries_4 & ~(_headPtrMask_T_2[4]),
         stateEntries_5 & ~(_headPtrMask_T_2[5]),
         stateEntries_6 & ~(_headPtrMask_T_2[6]),
         stateEntries_7 & ~(_headPtrMask_T_2[7]),
         stateEntries_8 & ~(_headPtrMask_T_2[8]),
         stateEntries_9 & ~(_headPtrMask_T_2[9]),
         stateEntries_10 & ~(_headPtrMask_T_2[10]),
         stateEntries_11 & ~(_headPtrMask_T_2[11]),
         stateEntries_12 & ~(_headPtrMask_T_2[12]),
         stateEntries_13 & ~(_headPtrMask_T_2[13]),
         stateEntries_14 & ~(_headPtrMask_T_2[14]),
         stateEntries_15 & ~(_headPtrMask_T_2[15])};
  wire [3:0]       leadingZeros =
    _leadingZeros_T_1[0]
      ? 4'h0
      : _leadingZeros_T_1[1]
          ? 4'h1
          : _leadingZeros_T_1[2]
              ? 4'h2
              : _leadingZeros_T_1[3]
                  ? 4'h3
                  : _leadingZeros_T_1[4]
                      ? 4'h4
                      : _leadingZeros_T_1[5]
                          ? 4'h5
                          : _leadingZeros_T_1[6]
                              ? 4'h6
                              : _leadingZeros_T_1[7]
                                  ? 4'h7
                                  : _leadingZeros_T_1[8]
                                      ? 4'h8
                                      : _leadingZeros_T_1[9]
                                          ? 4'h9
                                          : _leadingZeros_T_1[10]
                                              ? 4'hA
                                              : _leadingZeros_T_1[11]
                                                  ? 4'hB
                                                  : _leadingZeros_T_1[12]
                                                      ? 4'hC
                                                      : _leadingZeros_T_1[13]
                                                          ? 4'hD
                                                          : {3'h7,
                                                             ~(_leadingZeros_T_1[14])};
  wire [4:0]       _GEN_39 = {tailPtr_0_flag, shiftAmount_1};
  wire [4:0]       _GEN_40 = {2'h0, numEnq};
  wire [4:0]       _tailPtr_0_new_ptr_T_1 = 5'(_GEN_39 + _GEN_40);
  wire [4:0]       _tailPtr_1_new_ptr_T_1 = 5'(_GEN_39 + 5'h1);
  wire [4:0]       _tailPtr_2_new_ptr_T_1 = 5'(_GEN_39 + 5'h2);
  wire [4:0]       _tailPtr_3_new_ptr_T_1 = 5'(_GEN_39 + 5'h3);
  wire [4:0]       _tailPtr_4_new_ptr_T_1 = 5'(_GEN_39 + 5'h4);
  wire [4:0]       _tailPtr_5_new_ptr_T_1 = 5'(_GEN_39 + 5'h5);
  wire [4:0]       _tailPtr_1_new_ptr_T_6 =
    5'({tailPtr_1_flag, tailPtr_1_value} + _GEN_40);
  wire [4:0]       _tailPtr_2_new_ptr_T_6 =
    5'({tailPtr_2_flag, tailPtr_2_value} + _GEN_40);
  wire [4:0]       _tailPtr_3_new_ptr_T_6 =
    5'({tailPtr_3_flag, tailPtr_3_value} + _GEN_40);
  wire [4:0]       _tailPtr_4_new_ptr_T_6 =
    5'({tailPtr_4_flag, tailPtr_4_value} + _GEN_40);
  wire [4:0]       _tailPtr_5_new_ptr_T_6 =
    5'({tailPtr_5_flag, tailPtr_5_value} + _GEN_40);
  wire [8:0]       _needCancel_15_flushItself_T_2 =
    {io_redirect_bits_robIdx_flag, io_redirect_bits_robIdx_value};
  wire [5:0]       _allowEnqueue_T_2 =
    6'({3'h0,
        allowEnqueue
          ? 3'({1'h0, 2'(_GEN + _numNeedAlloc_T_1)}
               + {1'h0, 2'(_GEN_3 + 2'(_GEN_5 + {1'h0, io_enq_needAlloc_5}))})
          : 3'h0} + {1'h0, currentValidCounter});
  always @(posedge clock or posedge reset) begin
    if (reset) begin
      stateEntries_0 <= 1'h0;
      stateEntries_1 <= 1'h0;
      stateEntries_2 <= 1'h0;
      stateEntries_3 <= 1'h0;
      stateEntries_4 <= 1'h0;
      stateEntries_5 <= 1'h0;
      stateEntries_6 <= 1'h0;
      stateEntries_7 <= 1'h0;
      stateEntries_8 <= 1'h0;
      stateEntries_9 <= 1'h0;
      stateEntries_10 <= 1'h0;
      stateEntries_11 <= 1'h0;
      stateEntries_12 <= 1'h0;
      stateEntries_13 <= 1'h0;
      stateEntries_14 <= 1'h0;
      stateEntries_15 <= 1'h0;
      headPtr_0_flag <= 1'h0;
      shiftAmount <= 4'h0;
      headPtr_1_flag <= 1'h0;
      headPtr_1_value <= 4'h1;
      headPtr_2_flag <= 1'h0;
      headPtr_2_value <= 4'h2;
      headPtr_3_flag <= 1'h0;
      headPtr_3_value <= 4'h3;
      headPtr_4_flag <= 1'h0;
      headPtr_4_value <= 4'h4;
      headPtr_5_flag <= 1'h0;
      headPtr_5_value <= 4'h5;
      headPtr_6_flag <= 1'h0;
      headPtr_6_value <= 4'h6;
      headPtr_7_flag <= 1'h0;
      headPtr_7_value <= 4'h7;
      headPtr_8_flag <= 1'h0;
      headPtr_8_value <= 4'h8;
      headPtr_9_flag <= 1'h0;
      headPtr_9_value <= 4'h9;
      headPtr_10_flag <= 1'h0;
      headPtr_10_value <= 4'hA;
      headPtr_11_flag <= 1'h0;
      headPtr_11_value <= 4'hB;
      headPtrOH <= 16'h1;
      tailPtr_0_flag <= 1'h0;
      shiftAmount_1 <= 4'h0;
      tailPtr_1_flag <= 1'h0;
      tailPtr_1_value <= 4'h1;
      tailPtr_2_flag <= 1'h0;
      tailPtr_2_value <= 4'h2;
      tailPtr_3_flag <= 1'h0;
      tailPtr_3_value <= 4'h3;
      tailPtr_4_flag <= 1'h0;
      tailPtr_4_value <= 4'h4;
      tailPtr_5_flag <= 1'h0;
      tailPtr_5_value <= 4'h5;
      tailPtrOH <= 16'h1;
      allowEnqueue <= 1'h1;
      lastCycleMisprediction_last_REG <= 1'h0;
      lastLastCycleMisprediction_last_REG <= 1'h0;
    end
    else begin
      stateEntries_0 <=
        ~(stateEntries_0 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_0_flag,
                robIdxEntries_0_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_0_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_0_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[11],
               _perfEvents_T_4 & headPtrOH[12],
               _perfEvents_T_3 & headPtrOH[13],
               _perfEvents_T_2 & headPtrOH[14],
               _perfEvents_T_1 & headPtrOH[15],
               _perfEvents_T & headPtrOH[0]}) & ~io_redirect_valid)
        & (_GEN_8 | stateEntries_0);
      stateEntries_1 <=
        ~(stateEntries_1 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_1_flag,
                robIdxEntries_1_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_1_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_1_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[12],
               _perfEvents_T_4 & headPtrOH[13],
               _perfEvents_T_3 & headPtrOH[14],
               _perfEvents_T_2 & headPtrOH[15],
               _perfEvents_T_1 & headPtrOH[0],
               _perfEvents_T & headPtrOH[1]}) & ~io_redirect_valid)
        & (_GEN_9 | stateEntries_1);
      stateEntries_2 <=
        ~(stateEntries_2 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_2_flag,
                robIdxEntries_2_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_2_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_2_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[13],
               _perfEvents_T_4 & headPtrOH[14],
               _perfEvents_T_3 & headPtrOH[15],
               _perfEvents_T_2 & headPtrOH[0],
               _perfEvents_T_1 & headPtrOH[1],
               _perfEvents_T & headPtrOH[2]}) & ~io_redirect_valid)
        & (_GEN_10 | stateEntries_2);
      stateEntries_3 <=
        ~(stateEntries_3 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_3_flag,
                robIdxEntries_3_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_3_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_3_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[14],
               _perfEvents_T_4 & headPtrOH[15],
               _perfEvents_T_3 & headPtrOH[0],
               _perfEvents_T_2 & headPtrOH[1],
               _perfEvents_T_1 & headPtrOH[2],
               _perfEvents_T & headPtrOH[3]}) & ~io_redirect_valid)
        & (_GEN_11 | stateEntries_3);
      stateEntries_4 <=
        ~(stateEntries_4 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_4_flag,
                robIdxEntries_4_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_4_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_4_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[15],
               _perfEvents_T_4 & headPtrOH[0],
               _perfEvents_T_3 & headPtrOH[1],
               _perfEvents_T_2 & headPtrOH[2],
               _perfEvents_T_1 & headPtrOH[3],
               _perfEvents_T & headPtrOH[4]}) & ~io_redirect_valid)
        & (_GEN_12 | stateEntries_4);
      stateEntries_5 <=
        ~(stateEntries_5 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_5_flag,
                robIdxEntries_5_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_5_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_5_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[0],
               _perfEvents_T_4 & headPtrOH[1],
               _perfEvents_T_3 & headPtrOH[2],
               _perfEvents_T_2 & headPtrOH[3],
               _perfEvents_T_1 & headPtrOH[4],
               _perfEvents_T & headPtrOH[5]}) & ~io_redirect_valid)
        & (_GEN_13 | stateEntries_5);
      stateEntries_6 <=
        ~(stateEntries_6 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_6_flag,
                robIdxEntries_6_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_6_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_6_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[1],
               _perfEvents_T_4 & headPtrOH[2],
               _perfEvents_T_3 & headPtrOH[3],
               _perfEvents_T_2 & headPtrOH[4],
               _perfEvents_T_1 & headPtrOH[5],
               _perfEvents_T & headPtrOH[6]}) & ~io_redirect_valid)
        & (_GEN_14 | stateEntries_6);
      stateEntries_7 <=
        ~(stateEntries_7 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_7_flag,
                robIdxEntries_7_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_7_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_7_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[2],
               _perfEvents_T_4 & headPtrOH[3],
               _perfEvents_T_3 & headPtrOH[4],
               _perfEvents_T_2 & headPtrOH[5],
               _perfEvents_T_1 & headPtrOH[6],
               _perfEvents_T & headPtrOH[7]}) & ~io_redirect_valid)
        & (_GEN_15 | stateEntries_7);
      stateEntries_8 <=
        ~(stateEntries_8 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_8_flag,
                robIdxEntries_8_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_8_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_8_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[3],
               _perfEvents_T_4 & headPtrOH[4],
               _perfEvents_T_3 & headPtrOH[5],
               _perfEvents_T_2 & headPtrOH[6],
               _perfEvents_T_1 & headPtrOH[7],
               _perfEvents_T & headPtrOH[8]}) & ~io_redirect_valid)
        & (_GEN_16 | stateEntries_8);
      stateEntries_9 <=
        ~(stateEntries_9 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_9_flag,
                robIdxEntries_9_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_9_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_9_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[4],
               _perfEvents_T_4 & headPtrOH[5],
               _perfEvents_T_3 & headPtrOH[6],
               _perfEvents_T_2 & headPtrOH[7],
               _perfEvents_T_1 & headPtrOH[8],
               _perfEvents_T & headPtrOH[9]}) & ~io_redirect_valid)
        & (_GEN_17 | stateEntries_9);
      stateEntries_10 <=
        ~(stateEntries_10 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_10_flag,
                robIdxEntries_10_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_10_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_10_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[5],
               _perfEvents_T_4 & headPtrOH[6],
               _perfEvents_T_3 & headPtrOH[7],
               _perfEvents_T_2 & headPtrOH[8],
               _perfEvents_T_1 & headPtrOH[9],
               _perfEvents_T & headPtrOH[10]}) & ~io_redirect_valid)
        & (_GEN_18 | stateEntries_10);
      stateEntries_11 <=
        ~(stateEntries_11 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_11_flag,
                robIdxEntries_11_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_11_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_11_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[6],
               _perfEvents_T_4 & headPtrOH[7],
               _perfEvents_T_3 & headPtrOH[8],
               _perfEvents_T_2 & headPtrOH[9],
               _perfEvents_T_1 & headPtrOH[10],
               _perfEvents_T & headPtrOH[11]}) & ~io_redirect_valid)
        & (_GEN_19 | stateEntries_11);
      stateEntries_12 <=
        ~(stateEntries_12 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_12_flag,
                robIdxEntries_12_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_12_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_12_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[7],
               _perfEvents_T_4 & headPtrOH[8],
               _perfEvents_T_3 & headPtrOH[9],
               _perfEvents_T_2 & headPtrOH[10],
               _perfEvents_T_1 & headPtrOH[11],
               _perfEvents_T & headPtrOH[12]}) & ~io_redirect_valid)
        & (_GEN_20 | stateEntries_12);
      stateEntries_13 <=
        ~(stateEntries_13 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_13_flag,
                robIdxEntries_13_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_13_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_13_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[8],
               _perfEvents_T_4 & headPtrOH[9],
               _perfEvents_T_3 & headPtrOH[10],
               _perfEvents_T_2 & headPtrOH[11],
               _perfEvents_T_1 & headPtrOH[12],
               _perfEvents_T & headPtrOH[13]}) & ~io_redirect_valid)
        & (_GEN_21 | stateEntries_13);
      stateEntries_14 <=
        ~(stateEntries_14 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_14_flag,
                robIdxEntries_14_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_14_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_14_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[9],
               _perfEvents_T_4 & headPtrOH[10],
               _perfEvents_T_3 & headPtrOH[11],
               _perfEvents_T_2 & headPtrOH[12],
               _perfEvents_T_1 & headPtrOH[13],
               _perfEvents_T & headPtrOH[14]}) & ~io_redirect_valid)
        & (_GEN_22 | stateEntries_14);
      stateEntries_15 <=
        ~(stateEntries_15 & io_redirect_valid
          & (io_redirect_bits_level
             & {robIdxEntries_15_flag,
                robIdxEntries_15_value} == _needCancel_15_flushItself_T_2
             | robIdxEntries_15_flag ^ io_redirect_bits_robIdx_flag
             ^ robIdxEntries_15_value > io_redirect_bits_robIdx_value)
          | (|{_perfEvents_T_5 & headPtrOH[10],
               _perfEvents_T_4 & headPtrOH[11],
               _perfEvents_T_3 & headPtrOH[12],
               _perfEvents_T_2 & headPtrOH[13],
               _perfEvents_T_1 & headPtrOH[14],
               _perfEvents_T & headPtrOH[15]}) & ~io_redirect_valid)
        & (_GEN_23 | stateEntries_15);
      if (io_redirect_valid) begin
      end
      else begin
        headPtr_0_flag <= _headPtrNext_0_new_ptr_T_1[4];
        shiftAmount <= _headPtrNext_0_new_ptr_T_1[3:0];
        headPtr_1_flag <= _headPtrNext_1_new_ptr_T_1[4];
        headPtr_1_value <= _headPtrNext_1_new_ptr_T_1[3:0];
        headPtr_2_flag <= _headPtrNext_2_new_ptr_T_1[4];
        headPtr_2_value <= _headPtrNext_2_new_ptr_T_1[3:0];
        headPtr_3_flag <= _headPtrNext_3_new_ptr_T_1[4];
        headPtr_3_value <= _headPtrNext_3_new_ptr_T_1[3:0];
        headPtr_4_flag <= _headPtrNext_4_new_ptr_T_1[4];
        headPtr_4_value <= _headPtrNext_4_new_ptr_T_1[3:0];
        headPtr_5_flag <= _headPtrNext_5_new_ptr_T_1[4];
        headPtr_5_value <= _headPtrNext_5_new_ptr_T_1[3:0];
        headPtr_6_flag <= _headPtrNext_6_new_ptr_T_1[4];
        headPtr_6_value <= _headPtrNext_6_new_ptr_T_1[3:0];
        headPtr_7_flag <= _headPtrNext_7_new_ptr_T_1[4];
        headPtr_7_value <= _headPtrNext_7_new_ptr_T_1[3:0];
        headPtr_8_flag <= _headPtrNext_8_new_ptr_T_1[4];
        headPtr_8_value <= _headPtrNext_8_new_ptr_T_1[3:0];
        headPtr_9_flag <= _headPtrNext_9_new_ptr_T_1[4];
        headPtr_9_value <= _headPtrNext_9_new_ptr_T_1[3:0];
        headPtr_10_flag <= _headPtrNext_10_new_ptr_T_1[4];
        headPtr_10_value <= _headPtrNext_10_new_ptr_T_1[3:0];
        headPtr_11_flag <= _headPtrNext_11_new_ptr_T_1[4];
        headPtr_11_value <= _headPtrNext_11_new_ptr_T_1[3:0];
        if (deqEnable_n_0 | _deqData_5_T) begin
          if (~deqEnable_n_0) begin
            if (deqEnable_n_1)
              headPtrOH <= {headPtrOH[14:0], headPtrOH[15]};
            else
              headPtrOH <= {headPtrOH[13:0], headPtrOH[15:14]};
          end
        end
        else if (_deqData_5_T_4) begin
          if (deqEnable_n_3)
            headPtrOH <= {headPtrOH[12:0], headPtrOH[15:13]};
          else
            headPtrOH <= {headPtrOH[11:0], headPtrOH[15:12]};
        end
        else if (deqEnable_n_5)
          headPtrOH <= {headPtrOH[10:0], headPtrOH[15:11]};
        else
          headPtrOH <= {headPtrOH[9:0], headPtrOH[15:10]};
        if (lastCycleMisprediction_last_REG) begin
          tailPtr_0_flag <=
            ~isTrueEmpty & ((|loValidBitVec) | stateEntries_15) ^ headPtr_0_flag;
          shiftAmount_1 <=
            isTrueEmpty
              ? shiftAmount
              : leadingZeros == 4'h0 ? 4'h0 : 4'(4'h0 - leadingZeros);
        end
        else begin
          tailPtr_0_flag <= _tailPtr_0_new_ptr_T_1[4];
          shiftAmount_1 <= _tailPtr_0_new_ptr_T_1[3:0];
        end
        if (lastLastCycleMisprediction_last_REG) begin
          tailPtr_1_flag <= _tailPtr_1_new_ptr_T_1[4];
          tailPtr_1_value <= _tailPtr_1_new_ptr_T_1[3:0];
          tailPtr_2_flag <= _tailPtr_2_new_ptr_T_1[4];
          tailPtr_2_value <= _tailPtr_2_new_ptr_T_1[3:0];
          tailPtr_3_flag <= _tailPtr_3_new_ptr_T_1[4];
          tailPtr_3_value <= _tailPtr_3_new_ptr_T_1[3:0];
          tailPtr_4_flag <= _tailPtr_4_new_ptr_T_1[4];
          tailPtr_4_value <= _tailPtr_4_new_ptr_T_1[3:0];
          tailPtr_5_flag <= _tailPtr_5_new_ptr_T_1[4];
          tailPtr_5_value <= _tailPtr_5_new_ptr_T_1[3:0];
        end
        else begin
          tailPtr_1_flag <= _tailPtr_1_new_ptr_T_6[4];
          tailPtr_1_value <= _tailPtr_1_new_ptr_T_6[3:0];
          tailPtr_2_flag <= _tailPtr_2_new_ptr_T_6[4];
          tailPtr_2_value <= _tailPtr_2_new_ptr_T_6[3:0];
          tailPtr_3_flag <= _tailPtr_3_new_ptr_T_6[4];
          tailPtr_3_value <= _tailPtr_3_new_ptr_T_6[3:0];
          tailPtr_4_flag <= _tailPtr_4_new_ptr_T_6[4];
          tailPtr_4_value <= _tailPtr_4_new_ptr_T_6[3:0];
          tailPtr_5_flag <= _tailPtr_5_new_ptr_T_6[4];
          tailPtr_5_value <= _tailPtr_5_new_ptr_T_6[3:0];
        end
      end
      if (lastLastCycleMisprediction_last_REG)
        tailPtrOH <= 16'h1 << shiftAmount_1;
      else
        tailPtrOH <= _GEN_6[numEnq];
      allowEnqueue <=
        _allowEnqueue_T_2 < 6'hB | 6'(_allowEnqueue_T_2 - 6'hA) <= {3'h0, numDeq};
      lastCycleMisprediction_last_REG <= io_redirect_valid;
      lastLastCycleMisprediction_last_REG <= lastCycleMisprediction_last_REG;
    end
  end // always @(posedge, posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:241];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [7:0] i = 8'h0; i < 8'hF2; i += 8'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        robIdxEntries_0_flag = _RANDOM[8'h0][0];
        robIdxEntries_0_value = _RANDOM[8'h0][8:1];
        robIdxEntries_1_flag = _RANDOM[8'h0][9];
        robIdxEntries_1_value = _RANDOM[8'h0][17:10];
        robIdxEntries_2_flag = _RANDOM[8'h0][18];
        robIdxEntries_2_value = _RANDOM[8'h0][26:19];
        robIdxEntries_3_flag = _RANDOM[8'h0][27];
        robIdxEntries_3_value = {_RANDOM[8'h0][31:28], _RANDOM[8'h1][3:0]};
        robIdxEntries_4_flag = _RANDOM[8'h1][4];
        robIdxEntries_4_value = _RANDOM[8'h1][12:5];
        robIdxEntries_5_flag = _RANDOM[8'h1][13];
        robIdxEntries_5_value = _RANDOM[8'h1][21:14];
        robIdxEntries_6_flag = _RANDOM[8'h1][22];
        robIdxEntries_6_value = _RANDOM[8'h1][30:23];
        robIdxEntries_7_flag = _RANDOM[8'h1][31];
        robIdxEntries_7_value = _RANDOM[8'h2][7:0];
        robIdxEntries_8_flag = _RANDOM[8'h2][8];
        robIdxEntries_8_value = _RANDOM[8'h2][16:9];
        robIdxEntries_9_flag = _RANDOM[8'h2][17];
        robIdxEntries_9_value = _RANDOM[8'h2][25:18];
        robIdxEntries_10_flag = _RANDOM[8'h2][26];
        robIdxEntries_10_value = {_RANDOM[8'h2][31:27], _RANDOM[8'h3][2:0]};
        robIdxEntries_11_flag = _RANDOM[8'h3][3];
        robIdxEntries_11_value = _RANDOM[8'h3][11:4];
        robIdxEntries_12_flag = _RANDOM[8'h3][12];
        robIdxEntries_12_value = _RANDOM[8'h3][20:13];
        robIdxEntries_13_flag = _RANDOM[8'h3][21];
        robIdxEntries_13_value = _RANDOM[8'h3][29:22];
        robIdxEntries_14_flag = _RANDOM[8'h3][30];
        robIdxEntries_14_value = {_RANDOM[8'h3][31], _RANDOM[8'h4][6:0]};
        robIdxEntries_15_flag = _RANDOM[8'h4][7];
        robIdxEntries_15_value = _RANDOM[8'h4][15:8];
        stateEntries_0 = _RANDOM[8'h4][16];
        stateEntries_1 = _RANDOM[8'h4][17];
        stateEntries_2 = _RANDOM[8'h4][18];
        stateEntries_3 = _RANDOM[8'h4][19];
        stateEntries_4 = _RANDOM[8'h4][20];
        stateEntries_5 = _RANDOM[8'h4][21];
        stateEntries_6 = _RANDOM[8'h4][22];
        stateEntries_7 = _RANDOM[8'h4][23];
        stateEntries_8 = _RANDOM[8'h4][24];
        stateEntries_9 = _RANDOM[8'h4][25];
        stateEntries_10 = _RANDOM[8'h4][26];
        stateEntries_11 = _RANDOM[8'h4][27];
        stateEntries_12 = _RANDOM[8'h4][28];
        stateEntries_13 = _RANDOM[8'h4][29];
        stateEntries_14 = _RANDOM[8'h4][30];
        stateEntries_15 = _RANDOM[8'h4][31];
        headPtr_0_flag = _RANDOM[8'h6][0];
        shiftAmount = _RANDOM[8'h6][4:1];
        headPtr_1_flag = _RANDOM[8'h6][5];
        headPtr_1_value = _RANDOM[8'h6][9:6];
        headPtr_2_flag = _RANDOM[8'h6][10];
        headPtr_2_value = _RANDOM[8'h6][14:11];
        headPtr_3_flag = _RANDOM[8'h6][15];
        headPtr_3_value = _RANDOM[8'h6][19:16];
        headPtr_4_flag = _RANDOM[8'h6][20];
        headPtr_4_value = _RANDOM[8'h6][24:21];
        headPtr_5_flag = _RANDOM[8'h6][25];
        headPtr_5_value = _RANDOM[8'h6][29:26];
        headPtr_6_flag = _RANDOM[8'h6][30];
        headPtr_6_value = {_RANDOM[8'h6][31], _RANDOM[8'h7][2:0]};
        headPtr_7_flag = _RANDOM[8'h7][3];
        headPtr_7_value = _RANDOM[8'h7][7:4];
        headPtr_8_flag = _RANDOM[8'h7][8];
        headPtr_8_value = _RANDOM[8'h7][12:9];
        headPtr_9_flag = _RANDOM[8'h7][13];
        headPtr_9_value = _RANDOM[8'h7][17:14];
        headPtr_10_flag = _RANDOM[8'h7][18];
        headPtr_10_value = _RANDOM[8'h7][22:19];
        headPtr_11_flag = _RANDOM[8'h7][23];
        headPtr_11_value = _RANDOM[8'h7][27:24];
        headPtrOH = {_RANDOM[8'h7][31:28], _RANDOM[8'h8][11:0]};
        tailPtr_0_flag = _RANDOM[8'h8][12];
        shiftAmount_1 = _RANDOM[8'h8][16:13];
        tailPtr_1_flag = _RANDOM[8'h8][17];
        tailPtr_1_value = _RANDOM[8'h8][21:18];
        tailPtr_2_flag = _RANDOM[8'h8][22];
        tailPtr_2_value = _RANDOM[8'h8][26:23];
        tailPtr_3_flag = _RANDOM[8'h8][27];
        tailPtr_3_value = _RANDOM[8'h8][31:28];
        tailPtr_4_flag = _RANDOM[8'h9][0];
        tailPtr_4_value = _RANDOM[8'h9][4:1];
        tailPtr_5_flag = _RANDOM[8'h9][5];
        tailPtr_5_value = _RANDOM[8'h9][9:6];
        tailPtrOH = _RANDOM[8'h9][25:10];
        allowEnqueue = _RANDOM[8'h9][31];
        lastCycleMisprediction_last_REG = _RANDOM[8'hA][0];
        lastLastCycleMisprediction_last_REG = _RANDOM[8'hA][1];
        deqData_0_srcType_0 = _RANDOM[8'hE][20:17];
        deqData_0_srcType_1 = _RANDOM[8'hE][24:21];
        deqData_0_srcType_2 = _RANDOM[8'hE][28:25];
        deqData_0_srcType_3 = {_RANDOM[8'hE][31:29], _RANDOM[8'hF][0]};
        deqData_0_srcType_4 = _RANDOM[8'hF][4:1];
        deqData_0_fuType = {_RANDOM[8'hF][31:11], _RANDOM[8'h10][13:0]};
        deqData_0_fuOpType = _RANDOM[8'h10][22:14];
        deqData_0_rfWen = _RANDOM[8'h10][23];
        deqData_0_fpWen = _RANDOM[8'h10][24];
        deqData_0_vecWen = _RANDOM[8'h10][25];
        deqData_0_v0Wen = _RANDOM[8'h10][26];
        deqData_0_vlWen = _RANDOM[8'h10][27];
        deqData_0_selImm = _RANDOM[8'h11][4:1];
        deqData_0_imm = {_RANDOM[8'h11][31:5], _RANDOM[8'h12][4:0]};
        deqData_0_vpu_vma = _RANDOM[8'h12][25];
        deqData_0_vpu_vta = _RANDOM[8'h12][26];
        deqData_0_vpu_vsew = _RANDOM[8'h12][28:27];
        deqData_0_vpu_vlmul = _RANDOM[8'h12][31:29];
        deqData_0_vpu_vm = _RANDOM[8'h13][8];
        deqData_0_vpu_vstart = _RANDOM[8'h13][16:9];
        deqData_0_vpu_fpu_isFoldTo1_2 = _RANDOM[8'h13][24];
        deqData_0_vpu_fpu_isFoldTo1_4 = _RANDOM[8'h13][25];
        deqData_0_vpu_fpu_isFoldTo1_8 = _RANDOM[8'h13][26];
        deqData_0_vpu_isExt = _RANDOM[8'h18][19];
        deqData_0_vpu_isNarrow = _RANDOM[8'h18][20];
        deqData_0_vpu_isDstMask = _RANDOM[8'h18][21];
        deqData_0_vpu_isOpMask = _RANDOM[8'h18][22];
        deqData_0_vpu_isDependOldvd = _RANDOM[8'h18][24];
        deqData_0_vpu_isWritePartVd = _RANDOM[8'h18][25];
        deqData_0_uopIdx = {_RANDOM[8'h18][31:29], _RANDOM[8'h19][3:0]};
        deqData_0_lastUop = _RANDOM[8'h19][6];
        deqData_0_psrc_0 = {_RANDOM[8'h1A][31:27], _RANDOM[8'h1B][2:0]};
        deqData_0_psrc_1 = _RANDOM[8'h1B][10:3];
        deqData_0_psrc_2 = _RANDOM[8'h1B][18:11];
        deqData_0_psrc_3 = _RANDOM[8'h1B][26:19];
        deqData_0_psrc_4 = {_RANDOM[8'h1B][31:27], _RANDOM[8'h1C][2:0]};
        deqData_0_pdest = _RANDOM[8'h1C][10:3];
        deqData_0_robIdx_flag = _RANDOM[8'h1C][23];
        deqData_0_robIdx_value = _RANDOM[8'h1C][31:24];
        deqData_1_srcType_0 = {_RANDOM[8'h34][31:30], _RANDOM[8'h35][1:0]};
        deqData_1_srcType_1 = _RANDOM[8'h35][5:2];
        deqData_1_srcType_2 = _RANDOM[8'h35][9:6];
        deqData_1_srcType_3 = _RANDOM[8'h35][13:10];
        deqData_1_srcType_4 = _RANDOM[8'h35][17:14];
        deqData_1_fuType = {_RANDOM[8'h35][31:24], _RANDOM[8'h36][26:0]};
        deqData_1_fuOpType = {_RANDOM[8'h36][31:27], _RANDOM[8'h37][3:0]};
        deqData_1_rfWen = _RANDOM[8'h37][4];
        deqData_1_fpWen = _RANDOM[8'h37][5];
        deqData_1_vecWen = _RANDOM[8'h37][6];
        deqData_1_v0Wen = _RANDOM[8'h37][7];
        deqData_1_vlWen = _RANDOM[8'h37][8];
        deqData_1_selImm = _RANDOM[8'h37][17:14];
        deqData_1_imm = {_RANDOM[8'h37][31:18], _RANDOM[8'h38][17:0]};
        deqData_1_vpu_vma = _RANDOM[8'h39][6];
        deqData_1_vpu_vta = _RANDOM[8'h39][7];
        deqData_1_vpu_vsew = _RANDOM[8'h39][9:8];
        deqData_1_vpu_vlmul = _RANDOM[8'h39][12:10];
        deqData_1_vpu_vm = _RANDOM[8'h39][21];
        deqData_1_vpu_vstart = _RANDOM[8'h39][29:22];
        deqData_1_vpu_fpu_isFoldTo1_2 = _RANDOM[8'h3A][5];
        deqData_1_vpu_fpu_isFoldTo1_4 = _RANDOM[8'h3A][6];
        deqData_1_vpu_fpu_isFoldTo1_8 = _RANDOM[8'h3A][7];
        deqData_1_vpu_isExt = _RANDOM[8'h3F][0];
        deqData_1_vpu_isNarrow = _RANDOM[8'h3F][1];
        deqData_1_vpu_isDstMask = _RANDOM[8'h3F][2];
        deqData_1_vpu_isOpMask = _RANDOM[8'h3F][3];
        deqData_1_vpu_isDependOldvd = _RANDOM[8'h3F][5];
        deqData_1_vpu_isWritePartVd = _RANDOM[8'h3F][6];
        deqData_1_uopIdx = _RANDOM[8'h3F][16:10];
        deqData_1_lastUop = _RANDOM[8'h3F][19];
        deqData_1_psrc_0 = _RANDOM[8'h41][15:8];
        deqData_1_psrc_1 = _RANDOM[8'h41][23:16];
        deqData_1_psrc_2 = _RANDOM[8'h41][31:24];
        deqData_1_psrc_3 = _RANDOM[8'h42][7:0];
        deqData_1_psrc_4 = _RANDOM[8'h42][15:8];
        deqData_1_pdest = _RANDOM[8'h42][23:16];
        deqData_1_robIdx_flag = _RANDOM[8'h43][4];
        deqData_1_robIdx_value = _RANDOM[8'h43][12:5];
        deqData_2_srcType_0 = _RANDOM[8'h5B][14:11];
        deqData_2_srcType_1 = _RANDOM[8'h5B][18:15];
        deqData_2_srcType_2 = _RANDOM[8'h5B][22:19];
        deqData_2_srcType_3 = _RANDOM[8'h5B][26:23];
        deqData_2_srcType_4 = _RANDOM[8'h5B][30:27];
        deqData_2_fuType = {_RANDOM[8'h5C][31:5], _RANDOM[8'h5D][7:0]};
        deqData_2_fuOpType = _RANDOM[8'h5D][16:8];
        deqData_2_rfWen = _RANDOM[8'h5D][17];
        deqData_2_fpWen = _RANDOM[8'h5D][18];
        deqData_2_vecWen = _RANDOM[8'h5D][19];
        deqData_2_v0Wen = _RANDOM[8'h5D][20];
        deqData_2_vlWen = _RANDOM[8'h5D][21];
        deqData_2_selImm = _RANDOM[8'h5D][30:27];
        deqData_2_imm = {_RANDOM[8'h5D][31], _RANDOM[8'h5E][30:0]};
        deqData_2_vpu_vma = _RANDOM[8'h5F][19];
        deqData_2_vpu_vta = _RANDOM[8'h5F][20];
        deqData_2_vpu_vsew = _RANDOM[8'h5F][22:21];
        deqData_2_vpu_vlmul = _RANDOM[8'h5F][25:23];
        deqData_2_vpu_vm = _RANDOM[8'h60][2];
        deqData_2_vpu_vstart = _RANDOM[8'h60][10:3];
        deqData_2_vpu_fpu_isFoldTo1_2 = _RANDOM[8'h60][18];
        deqData_2_vpu_fpu_isFoldTo1_4 = _RANDOM[8'h60][19];
        deqData_2_vpu_fpu_isFoldTo1_8 = _RANDOM[8'h60][20];
        deqData_2_vpu_isExt = _RANDOM[8'h65][13];
        deqData_2_vpu_isNarrow = _RANDOM[8'h65][14];
        deqData_2_vpu_isDstMask = _RANDOM[8'h65][15];
        deqData_2_vpu_isOpMask = _RANDOM[8'h65][16];
        deqData_2_vpu_isDependOldvd = _RANDOM[8'h65][18];
        deqData_2_vpu_isWritePartVd = _RANDOM[8'h65][19];
        deqData_2_uopIdx = _RANDOM[8'h65][29:23];
        deqData_2_lastUop = _RANDOM[8'h66][0];
        deqData_2_psrc_0 = _RANDOM[8'h67][28:21];
        deqData_2_psrc_1 = {_RANDOM[8'h67][31:29], _RANDOM[8'h68][4:0]};
        deqData_2_psrc_2 = _RANDOM[8'h68][12:5];
        deqData_2_psrc_3 = _RANDOM[8'h68][20:13];
        deqData_2_psrc_4 = _RANDOM[8'h68][28:21];
        deqData_2_pdest = {_RANDOM[8'h68][31:29], _RANDOM[8'h69][4:0]};
        deqData_2_robIdx_flag = _RANDOM[8'h69][17];
        deqData_2_robIdx_value = _RANDOM[8'h69][25:18];
        deqData_3_srcType_0 = _RANDOM[8'h81][27:24];
        deqData_3_srcType_1 = _RANDOM[8'h81][31:28];
        deqData_3_srcType_2 = _RANDOM[8'h82][3:0];
        deqData_3_srcType_3 = _RANDOM[8'h82][7:4];
        deqData_3_srcType_4 = _RANDOM[8'h82][11:8];
        deqData_3_fuType = {_RANDOM[8'h82][31:18], _RANDOM[8'h83][20:0]};
        deqData_3_fuOpType = _RANDOM[8'h83][29:21];
        deqData_3_rfWen = _RANDOM[8'h83][30];
        deqData_3_fpWen = _RANDOM[8'h83][31];
        deqData_3_vecWen = _RANDOM[8'h84][0];
        deqData_3_v0Wen = _RANDOM[8'h84][1];
        deqData_3_vlWen = _RANDOM[8'h84][2];
        deqData_3_selImm = _RANDOM[8'h84][11:8];
        deqData_3_imm = {_RANDOM[8'h84][31:12], _RANDOM[8'h85][11:0]};
        deqData_3_vpu_vma = _RANDOM[8'h86][0];
        deqData_3_vpu_vta = _RANDOM[8'h86][1];
        deqData_3_vpu_vsew = _RANDOM[8'h86][3:2];
        deqData_3_vpu_vlmul = _RANDOM[8'h86][6:4];
        deqData_3_vpu_vm = _RANDOM[8'h86][15];
        deqData_3_vpu_vstart = _RANDOM[8'h86][23:16];
        deqData_3_vpu_fpu_isFoldTo1_2 = _RANDOM[8'h86][31];
        deqData_3_vpu_fpu_isFoldTo1_4 = _RANDOM[8'h87][0];
        deqData_3_vpu_fpu_isFoldTo1_8 = _RANDOM[8'h87][1];
        deqData_3_vpu_isExt = _RANDOM[8'h8B][26];
        deqData_3_vpu_isNarrow = _RANDOM[8'h8B][27];
        deqData_3_vpu_isDstMask = _RANDOM[8'h8B][28];
        deqData_3_vpu_isOpMask = _RANDOM[8'h8B][29];
        deqData_3_vpu_isDependOldvd = _RANDOM[8'h8B][31];
        deqData_3_vpu_isWritePartVd = _RANDOM[8'h8C][0];
        deqData_3_uopIdx = _RANDOM[8'h8C][10:4];
        deqData_3_lastUop = _RANDOM[8'h8C][13];
        deqData_3_psrc_0 = _RANDOM[8'h8E][9:2];
        deqData_3_psrc_1 = _RANDOM[8'h8E][17:10];
        deqData_3_psrc_2 = _RANDOM[8'h8E][25:18];
        deqData_3_psrc_3 = {_RANDOM[8'h8E][31:26], _RANDOM[8'h8F][1:0]};
        deqData_3_psrc_4 = _RANDOM[8'h8F][9:2];
        deqData_3_pdest = _RANDOM[8'h8F][17:10];
        deqData_3_robIdx_flag = _RANDOM[8'h8F][30];
        deqData_3_robIdx_value = {_RANDOM[8'h8F][31], _RANDOM[8'h90][6:0]};
        deqData_4_srcType_0 = _RANDOM[8'hA8][8:5];
        deqData_4_srcType_1 = _RANDOM[8'hA8][12:9];
        deqData_4_srcType_2 = _RANDOM[8'hA8][16:13];
        deqData_4_srcType_3 = _RANDOM[8'hA8][20:17];
        deqData_4_srcType_4 = _RANDOM[8'hA8][24:21];
        deqData_4_fuType = {_RANDOM[8'hA8][31], _RANDOM[8'hA9], _RANDOM[8'hAA][1:0]};
        deqData_4_fuOpType = _RANDOM[8'hAA][10:2];
        deqData_4_rfWen = _RANDOM[8'hAA][11];
        deqData_4_fpWen = _RANDOM[8'hAA][12];
        deqData_4_vecWen = _RANDOM[8'hAA][13];
        deqData_4_v0Wen = _RANDOM[8'hAA][14];
        deqData_4_vlWen = _RANDOM[8'hAA][15];
        deqData_4_selImm = _RANDOM[8'hAA][24:21];
        deqData_4_imm = {_RANDOM[8'hAA][31:25], _RANDOM[8'hAB][24:0]};
        deqData_4_vpu_vma = _RANDOM[8'hAC][13];
        deqData_4_vpu_vta = _RANDOM[8'hAC][14];
        deqData_4_vpu_vsew = _RANDOM[8'hAC][16:15];
        deqData_4_vpu_vlmul = _RANDOM[8'hAC][19:17];
        deqData_4_vpu_vm = _RANDOM[8'hAC][28];
        deqData_4_vpu_vstart = {_RANDOM[8'hAC][31:29], _RANDOM[8'hAD][4:0]};
        deqData_4_vpu_fpu_isFoldTo1_2 = _RANDOM[8'hAD][12];
        deqData_4_vpu_fpu_isFoldTo1_4 = _RANDOM[8'hAD][13];
        deqData_4_vpu_fpu_isFoldTo1_8 = _RANDOM[8'hAD][14];
        deqData_4_vpu_isExt = _RANDOM[8'hB2][7];
        deqData_4_vpu_isNarrow = _RANDOM[8'hB2][8];
        deqData_4_vpu_isDstMask = _RANDOM[8'hB2][9];
        deqData_4_vpu_isOpMask = _RANDOM[8'hB2][10];
        deqData_4_vpu_isDependOldvd = _RANDOM[8'hB2][12];
        deqData_4_vpu_isWritePartVd = _RANDOM[8'hB2][13];
        deqData_4_uopIdx = _RANDOM[8'hB2][23:17];
        deqData_4_lastUop = _RANDOM[8'hB2][26];
        deqData_4_psrc_0 = _RANDOM[8'hB4][22:15];
        deqData_4_psrc_1 = _RANDOM[8'hB4][30:23];
        deqData_4_psrc_2 = {_RANDOM[8'hB4][31], _RANDOM[8'hB5][6:0]};
        deqData_4_psrc_3 = _RANDOM[8'hB5][14:7];
        deqData_4_psrc_4 = _RANDOM[8'hB5][22:15];
        deqData_4_pdest = _RANDOM[8'hB5][30:23];
        deqData_4_robIdx_flag = _RANDOM[8'hB6][11];
        deqData_4_robIdx_value = _RANDOM[8'hB6][19:12];
        deqData_5_srcType_0 = _RANDOM[8'hCE][21:18];
        deqData_5_srcType_1 = _RANDOM[8'hCE][25:22];
        deqData_5_srcType_2 = _RANDOM[8'hCE][29:26];
        deqData_5_srcType_3 = {_RANDOM[8'hCE][31:30], _RANDOM[8'hCF][1:0]};
        deqData_5_srcType_4 = _RANDOM[8'hCF][5:2];
        deqData_5_fuType = {_RANDOM[8'hCF][31:12], _RANDOM[8'hD0][14:0]};
        deqData_5_fuOpType = _RANDOM[8'hD0][23:15];
        deqData_5_rfWen = _RANDOM[8'hD0][24];
        deqData_5_fpWen = _RANDOM[8'hD0][25];
        deqData_5_vecWen = _RANDOM[8'hD0][26];
        deqData_5_v0Wen = _RANDOM[8'hD0][27];
        deqData_5_vlWen = _RANDOM[8'hD0][28];
        deqData_5_selImm = _RANDOM[8'hD1][5:2];
        deqData_5_imm = {_RANDOM[8'hD1][31:6], _RANDOM[8'hD2][5:0]};
        deqData_5_vpu_vma = _RANDOM[8'hD2][26];
        deqData_5_vpu_vta = _RANDOM[8'hD2][27];
        deqData_5_vpu_vsew = _RANDOM[8'hD2][29:28];
        deqData_5_vpu_vlmul = {_RANDOM[8'hD2][31:30], _RANDOM[8'hD3][0]};
        deqData_5_vpu_vm = _RANDOM[8'hD3][9];
        deqData_5_vpu_vstart = _RANDOM[8'hD3][17:10];
        deqData_5_vpu_fpu_isFoldTo1_2 = _RANDOM[8'hD3][25];
        deqData_5_vpu_fpu_isFoldTo1_4 = _RANDOM[8'hD3][26];
        deqData_5_vpu_fpu_isFoldTo1_8 = _RANDOM[8'hD3][27];
        deqData_5_vpu_isExt = _RANDOM[8'hD8][20];
        deqData_5_vpu_isNarrow = _RANDOM[8'hD8][21];
        deqData_5_vpu_isDstMask = _RANDOM[8'hD8][22];
        deqData_5_vpu_isOpMask = _RANDOM[8'hD8][23];
        deqData_5_vpu_isDependOldvd = _RANDOM[8'hD8][25];
        deqData_5_vpu_isWritePartVd = _RANDOM[8'hD8][26];
        deqData_5_uopIdx = {_RANDOM[8'hD8][31:30], _RANDOM[8'hD9][4:0]};
        deqData_5_lastUop = _RANDOM[8'hD9][7];
        deqData_5_psrc_0 = {_RANDOM[8'hDA][31:28], _RANDOM[8'hDB][3:0]};
        deqData_5_psrc_1 = _RANDOM[8'hDB][11:4];
        deqData_5_psrc_2 = _RANDOM[8'hDB][19:12];
        deqData_5_psrc_3 = _RANDOM[8'hDB][27:20];
        deqData_5_psrc_4 = {_RANDOM[8'hDB][31:28], _RANDOM[8'hDC][3:0]};
        deqData_5_pdest = _RANDOM[8'hDC][11:4];
        deqData_5_robIdx_flag = _RANDOM[8'hDC][24];
        deqData_5_robIdx_value = {_RANDOM[8'hDC][31:25], _RANDOM[8'hDD][0]};
        validEntries = _RANDOM[8'hF0][20:16];
        io_perf_0_value_REG = _RANDOM[8'hF0][23:21];
        io_perf_0_value_REG_1 = _RANDOM[8'hF0][26:24];
        io_perf_1_value_REG = _RANDOM[8'hF0][29:27];
        io_perf_1_value_REG_1 = {_RANDOM[8'hF0][31:30], _RANDOM[8'hF1][0]};
        io_perf_2_value_REG = _RANDOM[8'hF1][3:1];
        io_perf_2_value_REG_1 = _RANDOM[8'hF1][6:4];
        io_perf_3_value_REG = _RANDOM[8'hF1][7];
        io_perf_3_value_REG_1 = _RANDOM[8'hF1][8];
        io_perf_4_value_REG = _RANDOM[8'hF1][9];
        io_perf_4_value_REG_1 = _RANDOM[8'hF1][10];
        io_perf_5_value_REG = _RANDOM[8'hF1][11];
        io_perf_5_value_REG_1 = _RANDOM[8'hF1][12];
        io_perf_6_value_REG = _RANDOM[8'hF1][13];
        io_perf_6_value_REG_1 = _RANDOM[8'hF1][14];
        io_perf_7_value_REG = _RANDOM[8'hF1][15];
        io_perf_7_value_REG_1 = _RANDOM[8'hF1][16];
      `endif // RANDOMIZE_REG_INIT
      if (reset) begin
        stateEntries_0 = 1'h0;
        stateEntries_1 = 1'h0;
        stateEntries_2 = 1'h0;
        stateEntries_3 = 1'h0;
        stateEntries_4 = 1'h0;
        stateEntries_5 = 1'h0;
        stateEntries_6 = 1'h0;
        stateEntries_7 = 1'h0;
        stateEntries_8 = 1'h0;
        stateEntries_9 = 1'h0;
        stateEntries_10 = 1'h0;
        stateEntries_11 = 1'h0;
        stateEntries_12 = 1'h0;
        stateEntries_13 = 1'h0;
        stateEntries_14 = 1'h0;
        stateEntries_15 = 1'h0;
        headPtr_0_flag = 1'h0;
        shiftAmount = 4'h0;
        headPtr_1_flag = 1'h0;
        headPtr_1_value = 4'h1;
        headPtr_2_flag = 1'h0;
        headPtr_2_value = 4'h2;
        headPtr_3_flag = 1'h0;
        headPtr_3_value = 4'h3;
        headPtr_4_flag = 1'h0;
        headPtr_4_value = 4'h4;
        headPtr_5_flag = 1'h0;
        headPtr_5_value = 4'h5;
        headPtr_6_flag = 1'h0;
        headPtr_6_value = 4'h6;
        headPtr_7_flag = 1'h0;
        headPtr_7_value = 4'h7;
        headPtr_8_flag = 1'h0;
        headPtr_8_value = 4'h8;
        headPtr_9_flag = 1'h0;
        headPtr_9_value = 4'h9;
        headPtr_10_flag = 1'h0;
        headPtr_10_value = 4'hA;
        headPtr_11_flag = 1'h0;
        headPtr_11_value = 4'hB;
        headPtrOH = 16'h1;
        tailPtr_0_flag = 1'h0;
        shiftAmount_1 = 4'h0;
        tailPtr_1_flag = 1'h0;
        tailPtr_1_value = 4'h1;
        tailPtr_2_flag = 1'h0;
        tailPtr_2_value = 4'h2;
        tailPtr_3_flag = 1'h0;
        tailPtr_3_value = 4'h3;
        tailPtr_4_flag = 1'h0;
        tailPtr_4_value = 4'h4;
        tailPtr_5_flag = 1'h0;
        tailPtr_5_value = 4'h5;
        tailPtrOH = 16'h1;
        allowEnqueue = 1'h1;
        lastCycleMisprediction_last_REG = 1'h0;
        lastLastCycleMisprediction_last_REG = 1'h0;
      end
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  SyncDataModuleTemplate__16entry_2 dataModule (
    .clock                           (clock),
    .reset                           (reset),
    .io_ren_0
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_1
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_2
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_3
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_4
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_5
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_6
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_7
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_8
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_9
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_10
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_ren_11
      (io_redirect_valid | _dataModule_io_ren_11_T | io_deq_2_valid_0 | io_deq_3_valid_0
       | io_deq_4_valid_0 | io_deq_5_valid_0),
    .io_raddr_0
      (io_redirect_valid ? shiftAmount : _headPtrNext_0_new_ptr_T_1[3:0]),
    .io_raddr_1
      (io_redirect_valid ? headPtr_1_value : _headPtrNext_1_new_ptr_T_1[3:0]),
    .io_raddr_2
      (io_redirect_valid ? headPtr_2_value : _headPtrNext_2_new_ptr_T_1[3:0]),
    .io_raddr_3
      (io_redirect_valid ? headPtr_3_value : _headPtrNext_3_new_ptr_T_1[3:0]),
    .io_raddr_4
      (io_redirect_valid ? headPtr_4_value : _headPtrNext_4_new_ptr_T_1[3:0]),
    .io_raddr_5
      (io_redirect_valid ? headPtr_5_value : _headPtrNext_5_new_ptr_T_1[3:0]),
    .io_raddr_6
      (io_redirect_valid ? headPtr_6_value : _headPtrNext_6_new_ptr_T_1[3:0]),
    .io_raddr_7
      (io_redirect_valid ? headPtr_7_value : _headPtrNext_7_new_ptr_T_1[3:0]),
    .io_raddr_8
      (io_redirect_valid ? headPtr_8_value : _headPtrNext_8_new_ptr_T_1[3:0]),
    .io_raddr_9
      (io_redirect_valid ? headPtr_9_value : _headPtrNext_9_new_ptr_T_1[3:0]),
    .io_raddr_10
      (io_redirect_valid ? headPtr_10_value : _headPtrNext_10_new_ptr_T_1[3:0]),
    .io_raddr_11
      (io_redirect_valid ? headPtr_11_value : _headPtrNext_11_new_ptr_T_1[3:0]),
    .io_rdata_0_fpu_wflags           (io_deq_0_bits_fpu_wflags),
    .io_rdata_0_fpu_rm               (io_deq_0_bits_fpu_rm),
    .io_rdata_1_fpu_wflags           (io_deq_1_bits_fpu_wflags),
    .io_rdata_1_fpu_rm               (io_deq_1_bits_fpu_rm),
    .io_rdata_2_fpu_wflags           (io_deq_2_bits_fpu_wflags),
    .io_rdata_2_fpu_rm               (io_deq_2_bits_fpu_rm),
    .io_rdata_3_fpu_wflags           (io_deq_3_bits_fpu_wflags),
    .io_rdata_3_fpu_rm               (io_deq_3_bits_fpu_rm),
    .io_rdata_4_fpu_wflags           (io_deq_4_bits_fpu_wflags),
    .io_rdata_4_fpu_rm               (io_deq_4_bits_fpu_rm),
    .io_rdata_5_fpu_wflags           (io_deq_5_bits_fpu_wflags),
    .io_rdata_5_fpu_rm               (io_deq_5_bits_fpu_rm),
    .io_rdata_6_srcType_0            (_dataModule_io_rdata_6_srcType_0),
    .io_rdata_6_srcType_1            (_dataModule_io_rdata_6_srcType_1),
    .io_rdata_6_srcType_2            (_dataModule_io_rdata_6_srcType_2),
    .io_rdata_6_srcType_3            (_dataModule_io_rdata_6_srcType_3),
    .io_rdata_6_srcType_4            (_dataModule_io_rdata_6_srcType_4),
    .io_rdata_6_fuType               (_dataModule_io_rdata_6_fuType),
    .io_rdata_6_fuOpType             (_dataModule_io_rdata_6_fuOpType),
    .io_rdata_6_rfWen                (_dataModule_io_rdata_6_rfWen),
    .io_rdata_6_fpWen                (_dataModule_io_rdata_6_fpWen),
    .io_rdata_6_vecWen               (_dataModule_io_rdata_6_vecWen),
    .io_rdata_6_v0Wen                (_dataModule_io_rdata_6_v0Wen),
    .io_rdata_6_vlWen                (_dataModule_io_rdata_6_vlWen),
    .io_rdata_6_selImm               (_dataModule_io_rdata_6_selImm),
    .io_rdata_6_imm                  (_dataModule_io_rdata_6_imm),
    .io_rdata_6_vpu_vma              (_dataModule_io_rdata_6_vpu_vma),
    .io_rdata_6_vpu_vta              (_dataModule_io_rdata_6_vpu_vta),
    .io_rdata_6_vpu_vsew             (_dataModule_io_rdata_6_vpu_vsew),
    .io_rdata_6_vpu_vlmul            (_dataModule_io_rdata_6_vpu_vlmul),
    .io_rdata_6_vpu_vm               (_dataModule_io_rdata_6_vpu_vm),
    .io_rdata_6_vpu_vstart           (_dataModule_io_rdata_6_vpu_vstart),
    .io_rdata_6_vpu_fpu_isFoldTo1_2  (_dataModule_io_rdata_6_vpu_fpu_isFoldTo1_2),
    .io_rdata_6_vpu_fpu_isFoldTo1_4  (_dataModule_io_rdata_6_vpu_fpu_isFoldTo1_4),
    .io_rdata_6_vpu_fpu_isFoldTo1_8  (_dataModule_io_rdata_6_vpu_fpu_isFoldTo1_8),
    .io_rdata_6_vpu_isExt            (_dataModule_io_rdata_6_vpu_isExt),
    .io_rdata_6_vpu_isNarrow         (_dataModule_io_rdata_6_vpu_isNarrow),
    .io_rdata_6_vpu_isDstMask        (_dataModule_io_rdata_6_vpu_isDstMask),
    .io_rdata_6_vpu_isOpMask         (_dataModule_io_rdata_6_vpu_isOpMask),
    .io_rdata_6_vpu_isDependOldvd    (_dataModule_io_rdata_6_vpu_isDependOldvd),
    .io_rdata_6_vpu_isWritePartVd    (_dataModule_io_rdata_6_vpu_isWritePartVd),
    .io_rdata_6_uopIdx               (_dataModule_io_rdata_6_uopIdx),
    .io_rdata_6_lastUop              (_dataModule_io_rdata_6_lastUop),
    .io_rdata_6_psrc_0               (_dataModule_io_rdata_6_psrc_0),
    .io_rdata_6_psrc_1               (_dataModule_io_rdata_6_psrc_1),
    .io_rdata_6_psrc_2               (_dataModule_io_rdata_6_psrc_2),
    .io_rdata_6_psrc_3               (_dataModule_io_rdata_6_psrc_3),
    .io_rdata_6_psrc_4               (_dataModule_io_rdata_6_psrc_4),
    .io_rdata_6_pdest                (_dataModule_io_rdata_6_pdest),
    .io_rdata_6_robIdx_flag          (_dataModule_io_rdata_6_robIdx_flag),
    .io_rdata_6_robIdx_value         (_dataModule_io_rdata_6_robIdx_value),
    .io_rdata_7_srcType_0            (_dataModule_io_rdata_7_srcType_0),
    .io_rdata_7_srcType_1            (_dataModule_io_rdata_7_srcType_1),
    .io_rdata_7_srcType_2            (_dataModule_io_rdata_7_srcType_2),
    .io_rdata_7_srcType_3            (_dataModule_io_rdata_7_srcType_3),
    .io_rdata_7_srcType_4            (_dataModule_io_rdata_7_srcType_4),
    .io_rdata_7_fuType               (_dataModule_io_rdata_7_fuType),
    .io_rdata_7_fuOpType             (_dataModule_io_rdata_7_fuOpType),
    .io_rdata_7_rfWen                (_dataModule_io_rdata_7_rfWen),
    .io_rdata_7_fpWen                (_dataModule_io_rdata_7_fpWen),
    .io_rdata_7_vecWen               (_dataModule_io_rdata_7_vecWen),
    .io_rdata_7_v0Wen                (_dataModule_io_rdata_7_v0Wen),
    .io_rdata_7_vlWen                (_dataModule_io_rdata_7_vlWen),
    .io_rdata_7_selImm               (_dataModule_io_rdata_7_selImm),
    .io_rdata_7_imm                  (_dataModule_io_rdata_7_imm),
    .io_rdata_7_vpu_vma              (_dataModule_io_rdata_7_vpu_vma),
    .io_rdata_7_vpu_vta              (_dataModule_io_rdata_7_vpu_vta),
    .io_rdata_7_vpu_vsew             (_dataModule_io_rdata_7_vpu_vsew),
    .io_rdata_7_vpu_vlmul            (_dataModule_io_rdata_7_vpu_vlmul),
    .io_rdata_7_vpu_vm               (_dataModule_io_rdata_7_vpu_vm),
    .io_rdata_7_vpu_vstart           (_dataModule_io_rdata_7_vpu_vstart),
    .io_rdata_7_vpu_fpu_isFoldTo1_2  (_dataModule_io_rdata_7_vpu_fpu_isFoldTo1_2),
    .io_rdata_7_vpu_fpu_isFoldTo1_4  (_dataModule_io_rdata_7_vpu_fpu_isFoldTo1_4),
    .io_rdata_7_vpu_fpu_isFoldTo1_8  (_dataModule_io_rdata_7_vpu_fpu_isFoldTo1_8),
    .io_rdata_7_vpu_isExt            (_dataModule_io_rdata_7_vpu_isExt),
    .io_rdata_7_vpu_isNarrow         (_dataModule_io_rdata_7_vpu_isNarrow),
    .io_rdata_7_vpu_isDstMask        (_dataModule_io_rdata_7_vpu_isDstMask),
    .io_rdata_7_vpu_isOpMask         (_dataModule_io_rdata_7_vpu_isOpMask),
    .io_rdata_7_vpu_isDependOldvd    (_dataModule_io_rdata_7_vpu_isDependOldvd),
    .io_rdata_7_vpu_isWritePartVd    (_dataModule_io_rdata_7_vpu_isWritePartVd),
    .io_rdata_7_uopIdx               (_dataModule_io_rdata_7_uopIdx),
    .io_rdata_7_lastUop              (_dataModule_io_rdata_7_lastUop),
    .io_rdata_7_psrc_0               (_dataModule_io_rdata_7_psrc_0),
    .io_rdata_7_psrc_1               (_dataModule_io_rdata_7_psrc_1),
    .io_rdata_7_psrc_2               (_dataModule_io_rdata_7_psrc_2),
    .io_rdata_7_psrc_3               (_dataModule_io_rdata_7_psrc_3),
    .io_rdata_7_psrc_4               (_dataModule_io_rdata_7_psrc_4),
    .io_rdata_7_pdest                (_dataModule_io_rdata_7_pdest),
    .io_rdata_7_robIdx_flag          (_dataModule_io_rdata_7_robIdx_flag),
    .io_rdata_7_robIdx_value         (_dataModule_io_rdata_7_robIdx_value),
    .io_rdata_8_srcType_0            (_dataModule_io_rdata_8_srcType_0),
    .io_rdata_8_srcType_1            (_dataModule_io_rdata_8_srcType_1),
    .io_rdata_8_srcType_2            (_dataModule_io_rdata_8_srcType_2),
    .io_rdata_8_srcType_3            (_dataModule_io_rdata_8_srcType_3),
    .io_rdata_8_srcType_4            (_dataModule_io_rdata_8_srcType_4),
    .io_rdata_8_fuType               (_dataModule_io_rdata_8_fuType),
    .io_rdata_8_fuOpType             (_dataModule_io_rdata_8_fuOpType),
    .io_rdata_8_rfWen                (_dataModule_io_rdata_8_rfWen),
    .io_rdata_8_fpWen                (_dataModule_io_rdata_8_fpWen),
    .io_rdata_8_vecWen               (_dataModule_io_rdata_8_vecWen),
    .io_rdata_8_v0Wen                (_dataModule_io_rdata_8_v0Wen),
    .io_rdata_8_vlWen                (_dataModule_io_rdata_8_vlWen),
    .io_rdata_8_selImm               (_dataModule_io_rdata_8_selImm),
    .io_rdata_8_imm                  (_dataModule_io_rdata_8_imm),
    .io_rdata_8_vpu_vma              (_dataModule_io_rdata_8_vpu_vma),
    .io_rdata_8_vpu_vta              (_dataModule_io_rdata_8_vpu_vta),
    .io_rdata_8_vpu_vsew             (_dataModule_io_rdata_8_vpu_vsew),
    .io_rdata_8_vpu_vlmul            (_dataModule_io_rdata_8_vpu_vlmul),
    .io_rdata_8_vpu_vm               (_dataModule_io_rdata_8_vpu_vm),
    .io_rdata_8_vpu_vstart           (_dataModule_io_rdata_8_vpu_vstart),
    .io_rdata_8_vpu_fpu_isFoldTo1_2  (_dataModule_io_rdata_8_vpu_fpu_isFoldTo1_2),
    .io_rdata_8_vpu_fpu_isFoldTo1_4  (_dataModule_io_rdata_8_vpu_fpu_isFoldTo1_4),
    .io_rdata_8_vpu_fpu_isFoldTo1_8  (_dataModule_io_rdata_8_vpu_fpu_isFoldTo1_8),
    .io_rdata_8_vpu_isExt            (_dataModule_io_rdata_8_vpu_isExt),
    .io_rdata_8_vpu_isNarrow         (_dataModule_io_rdata_8_vpu_isNarrow),
    .io_rdata_8_vpu_isDstMask        (_dataModule_io_rdata_8_vpu_isDstMask),
    .io_rdata_8_vpu_isOpMask         (_dataModule_io_rdata_8_vpu_isOpMask),
    .io_rdata_8_vpu_isDependOldvd    (_dataModule_io_rdata_8_vpu_isDependOldvd),
    .io_rdata_8_vpu_isWritePartVd    (_dataModule_io_rdata_8_vpu_isWritePartVd),
    .io_rdata_8_uopIdx               (_dataModule_io_rdata_8_uopIdx),
    .io_rdata_8_lastUop              (_dataModule_io_rdata_8_lastUop),
    .io_rdata_8_psrc_0               (_dataModule_io_rdata_8_psrc_0),
    .io_rdata_8_psrc_1               (_dataModule_io_rdata_8_psrc_1),
    .io_rdata_8_psrc_2               (_dataModule_io_rdata_8_psrc_2),
    .io_rdata_8_psrc_3               (_dataModule_io_rdata_8_psrc_3),
    .io_rdata_8_psrc_4               (_dataModule_io_rdata_8_psrc_4),
    .io_rdata_8_pdest                (_dataModule_io_rdata_8_pdest),
    .io_rdata_8_robIdx_flag          (_dataModule_io_rdata_8_robIdx_flag),
    .io_rdata_8_robIdx_value         (_dataModule_io_rdata_8_robIdx_value),
    .io_rdata_9_srcType_0            (_dataModule_io_rdata_9_srcType_0),
    .io_rdata_9_srcType_1            (_dataModule_io_rdata_9_srcType_1),
    .io_rdata_9_srcType_2            (_dataModule_io_rdata_9_srcType_2),
    .io_rdata_9_srcType_3            (_dataModule_io_rdata_9_srcType_3),
    .io_rdata_9_srcType_4            (_dataModule_io_rdata_9_srcType_4),
    .io_rdata_9_fuType               (_dataModule_io_rdata_9_fuType),
    .io_rdata_9_fuOpType             (_dataModule_io_rdata_9_fuOpType),
    .io_rdata_9_rfWen                (_dataModule_io_rdata_9_rfWen),
    .io_rdata_9_fpWen                (_dataModule_io_rdata_9_fpWen),
    .io_rdata_9_vecWen               (_dataModule_io_rdata_9_vecWen),
    .io_rdata_9_v0Wen                (_dataModule_io_rdata_9_v0Wen),
    .io_rdata_9_vlWen                (_dataModule_io_rdata_9_vlWen),
    .io_rdata_9_selImm               (_dataModule_io_rdata_9_selImm),
    .io_rdata_9_imm                  (_dataModule_io_rdata_9_imm),
    .io_rdata_9_vpu_vma              (_dataModule_io_rdata_9_vpu_vma),
    .io_rdata_9_vpu_vta              (_dataModule_io_rdata_9_vpu_vta),
    .io_rdata_9_vpu_vsew             (_dataModule_io_rdata_9_vpu_vsew),
    .io_rdata_9_vpu_vlmul            (_dataModule_io_rdata_9_vpu_vlmul),
    .io_rdata_9_vpu_vm               (_dataModule_io_rdata_9_vpu_vm),
    .io_rdata_9_vpu_vstart           (_dataModule_io_rdata_9_vpu_vstart),
    .io_rdata_9_vpu_fpu_isFoldTo1_2  (_dataModule_io_rdata_9_vpu_fpu_isFoldTo1_2),
    .io_rdata_9_vpu_fpu_isFoldTo1_4  (_dataModule_io_rdata_9_vpu_fpu_isFoldTo1_4),
    .io_rdata_9_vpu_fpu_isFoldTo1_8  (_dataModule_io_rdata_9_vpu_fpu_isFoldTo1_8),
    .io_rdata_9_vpu_isExt            (_dataModule_io_rdata_9_vpu_isExt),
    .io_rdata_9_vpu_isNarrow         (_dataModule_io_rdata_9_vpu_isNarrow),
    .io_rdata_9_vpu_isDstMask        (_dataModule_io_rdata_9_vpu_isDstMask),
    .io_rdata_9_vpu_isOpMask         (_dataModule_io_rdata_9_vpu_isOpMask),
    .io_rdata_9_vpu_isDependOldvd    (_dataModule_io_rdata_9_vpu_isDependOldvd),
    .io_rdata_9_vpu_isWritePartVd    (_dataModule_io_rdata_9_vpu_isWritePartVd),
    .io_rdata_9_uopIdx               (_dataModule_io_rdata_9_uopIdx),
    .io_rdata_9_lastUop              (_dataModule_io_rdata_9_lastUop),
    .io_rdata_9_psrc_0               (_dataModule_io_rdata_9_psrc_0),
    .io_rdata_9_psrc_1               (_dataModule_io_rdata_9_psrc_1),
    .io_rdata_9_psrc_2               (_dataModule_io_rdata_9_psrc_2),
    .io_rdata_9_psrc_3               (_dataModule_io_rdata_9_psrc_3),
    .io_rdata_9_psrc_4               (_dataModule_io_rdata_9_psrc_4),
    .io_rdata_9_pdest                (_dataModule_io_rdata_9_pdest),
    .io_rdata_9_robIdx_flag          (_dataModule_io_rdata_9_robIdx_flag),
    .io_rdata_9_robIdx_value         (_dataModule_io_rdata_9_robIdx_value),
    .io_rdata_10_srcType_0           (_dataModule_io_rdata_10_srcType_0),
    .io_rdata_10_srcType_1           (_dataModule_io_rdata_10_srcType_1),
    .io_rdata_10_srcType_2           (_dataModule_io_rdata_10_srcType_2),
    .io_rdata_10_srcType_3           (_dataModule_io_rdata_10_srcType_3),
    .io_rdata_10_srcType_4           (_dataModule_io_rdata_10_srcType_4),
    .io_rdata_10_fuType              (_dataModule_io_rdata_10_fuType),
    .io_rdata_10_fuOpType            (_dataModule_io_rdata_10_fuOpType),
    .io_rdata_10_rfWen               (_dataModule_io_rdata_10_rfWen),
    .io_rdata_10_fpWen               (_dataModule_io_rdata_10_fpWen),
    .io_rdata_10_vecWen              (_dataModule_io_rdata_10_vecWen),
    .io_rdata_10_v0Wen               (_dataModule_io_rdata_10_v0Wen),
    .io_rdata_10_vlWen               (_dataModule_io_rdata_10_vlWen),
    .io_rdata_10_selImm              (_dataModule_io_rdata_10_selImm),
    .io_rdata_10_imm                 (_dataModule_io_rdata_10_imm),
    .io_rdata_10_vpu_vma             (_dataModule_io_rdata_10_vpu_vma),
    .io_rdata_10_vpu_vta             (_dataModule_io_rdata_10_vpu_vta),
    .io_rdata_10_vpu_vsew            (_dataModule_io_rdata_10_vpu_vsew),
    .io_rdata_10_vpu_vlmul           (_dataModule_io_rdata_10_vpu_vlmul),
    .io_rdata_10_vpu_vm              (_dataModule_io_rdata_10_vpu_vm),
    .io_rdata_10_vpu_vstart          (_dataModule_io_rdata_10_vpu_vstart),
    .io_rdata_10_vpu_fpu_isFoldTo1_2 (_dataModule_io_rdata_10_vpu_fpu_isFoldTo1_2),
    .io_rdata_10_vpu_fpu_isFoldTo1_4 (_dataModule_io_rdata_10_vpu_fpu_isFoldTo1_4),
    .io_rdata_10_vpu_fpu_isFoldTo1_8 (_dataModule_io_rdata_10_vpu_fpu_isFoldTo1_8),
    .io_rdata_10_vpu_isExt           (_dataModule_io_rdata_10_vpu_isExt),
    .io_rdata_10_vpu_isNarrow        (_dataModule_io_rdata_10_vpu_isNarrow),
    .io_rdata_10_vpu_isDstMask       (_dataModule_io_rdata_10_vpu_isDstMask),
    .io_rdata_10_vpu_isOpMask        (_dataModule_io_rdata_10_vpu_isOpMask),
    .io_rdata_10_vpu_isDependOldvd   (_dataModule_io_rdata_10_vpu_isDependOldvd),
    .io_rdata_10_vpu_isWritePartVd   (_dataModule_io_rdata_10_vpu_isWritePartVd),
    .io_rdata_10_uopIdx              (_dataModule_io_rdata_10_uopIdx),
    .io_rdata_10_lastUop             (_dataModule_io_rdata_10_lastUop),
    .io_rdata_10_psrc_0              (_dataModule_io_rdata_10_psrc_0),
    .io_rdata_10_psrc_1              (_dataModule_io_rdata_10_psrc_1),
    .io_rdata_10_psrc_2              (_dataModule_io_rdata_10_psrc_2),
    .io_rdata_10_psrc_3              (_dataModule_io_rdata_10_psrc_3),
    .io_rdata_10_psrc_4              (_dataModule_io_rdata_10_psrc_4),
    .io_rdata_10_pdest               (_dataModule_io_rdata_10_pdest),
    .io_rdata_10_robIdx_flag         (_dataModule_io_rdata_10_robIdx_flag),
    .io_rdata_10_robIdx_value        (_dataModule_io_rdata_10_robIdx_value),
    .io_rdata_11_srcType_0           (_dataModule_io_rdata_11_srcType_0),
    .io_rdata_11_srcType_1           (_dataModule_io_rdata_11_srcType_1),
    .io_rdata_11_srcType_2           (_dataModule_io_rdata_11_srcType_2),
    .io_rdata_11_srcType_3           (_dataModule_io_rdata_11_srcType_3),
    .io_rdata_11_srcType_4           (_dataModule_io_rdata_11_srcType_4),
    .io_rdata_11_fuType              (_dataModule_io_rdata_11_fuType),
    .io_rdata_11_fuOpType            (_dataModule_io_rdata_11_fuOpType),
    .io_rdata_11_rfWen               (_dataModule_io_rdata_11_rfWen),
    .io_rdata_11_fpWen               (_dataModule_io_rdata_11_fpWen),
    .io_rdata_11_vecWen              (_dataModule_io_rdata_11_vecWen),
    .io_rdata_11_v0Wen               (_dataModule_io_rdata_11_v0Wen),
    .io_rdata_11_vlWen               (_dataModule_io_rdata_11_vlWen),
    .io_rdata_11_selImm              (_dataModule_io_rdata_11_selImm),
    .io_rdata_11_imm                 (_dataModule_io_rdata_11_imm),
    .io_rdata_11_vpu_vma             (_dataModule_io_rdata_11_vpu_vma),
    .io_rdata_11_vpu_vta             (_dataModule_io_rdata_11_vpu_vta),
    .io_rdata_11_vpu_vsew            (_dataModule_io_rdata_11_vpu_vsew),
    .io_rdata_11_vpu_vlmul           (_dataModule_io_rdata_11_vpu_vlmul),
    .io_rdata_11_vpu_vm              (_dataModule_io_rdata_11_vpu_vm),
    .io_rdata_11_vpu_vstart          (_dataModule_io_rdata_11_vpu_vstart),
    .io_rdata_11_vpu_fpu_isFoldTo1_2 (_dataModule_io_rdata_11_vpu_fpu_isFoldTo1_2),
    .io_rdata_11_vpu_fpu_isFoldTo1_4 (_dataModule_io_rdata_11_vpu_fpu_isFoldTo1_4),
    .io_rdata_11_vpu_fpu_isFoldTo1_8 (_dataModule_io_rdata_11_vpu_fpu_isFoldTo1_8),
    .io_rdata_11_vpu_isExt           (_dataModule_io_rdata_11_vpu_isExt),
    .io_rdata_11_vpu_isNarrow        (_dataModule_io_rdata_11_vpu_isNarrow),
    .io_rdata_11_vpu_isDstMask       (_dataModule_io_rdata_11_vpu_isDstMask),
    .io_rdata_11_vpu_isOpMask        (_dataModule_io_rdata_11_vpu_isOpMask),
    .io_rdata_11_vpu_isDependOldvd   (_dataModule_io_rdata_11_vpu_isDependOldvd),
    .io_rdata_11_vpu_isWritePartVd   (_dataModule_io_rdata_11_vpu_isWritePartVd),
    .io_rdata_11_uopIdx              (_dataModule_io_rdata_11_uopIdx),
    .io_rdata_11_lastUop             (_dataModule_io_rdata_11_lastUop),
    .io_rdata_11_psrc_0              (_dataModule_io_rdata_11_psrc_0),
    .io_rdata_11_psrc_1              (_dataModule_io_rdata_11_psrc_1),
    .io_rdata_11_psrc_2              (_dataModule_io_rdata_11_psrc_2),
    .io_rdata_11_psrc_3              (_dataModule_io_rdata_11_psrc_3),
    .io_rdata_11_psrc_4              (_dataModule_io_rdata_11_psrc_4),
    .io_rdata_11_pdest               (_dataModule_io_rdata_11_pdest),
    .io_rdata_11_robIdx_flag         (_dataModule_io_rdata_11_robIdx_flag),
    .io_rdata_11_robIdx_value        (_dataModule_io_rdata_11_robIdx_value),
    .io_wen_0                        (allowEnqueue & io_enq_req_0_valid),
    .io_wen_1                        (allowEnqueue & io_enq_req_1_valid),
    .io_wen_2                        (allowEnqueue & io_enq_req_2_valid),
    .io_wen_3                        (allowEnqueue & io_enq_req_3_valid),
    .io_wen_4                        (allowEnqueue & io_enq_req_4_valid),
    .io_wen_5                        (allowEnqueue & io_enq_req_5_valid),
    .io_waddr_0                      (shiftAmount_1),
    .io_waddr_1                      (_GEN_24[_GEN_2]),
    .io_waddr_2                      (_GEN_24[_GEN_4]),
    .io_waddr_3                      (_GEN_24[_GEN_7]),
    .io_waddr_4                      (_GEN_24[enqOffset_4]),
    .io_waddr_5                      (_GEN_24[enqOffset_5]),
    .io_wdata_0_instr                (io_enq_req_0_bits_instr),
    .io_wdata_0_exceptionVec_0       (io_enq_req_0_bits_exceptionVec_0),
    .io_wdata_0_exceptionVec_1       (io_enq_req_0_bits_exceptionVec_1),
    .io_wdata_0_exceptionVec_2       (io_enq_req_0_bits_exceptionVec_2),
    .io_wdata_0_exceptionVec_3       (io_enq_req_0_bits_exceptionVec_3),
    .io_wdata_0_exceptionVec_4       (io_enq_req_0_bits_exceptionVec_4),
    .io_wdata_0_exceptionVec_5       (io_enq_req_0_bits_exceptionVec_5),
    .io_wdata_0_exceptionVec_6       (io_enq_req_0_bits_exceptionVec_6),
    .io_wdata_0_exceptionVec_7       (io_enq_req_0_bits_exceptionVec_7),
    .io_wdata_0_exceptionVec_8       (io_enq_req_0_bits_exceptionVec_8),
    .io_wdata_0_exceptionVec_9       (io_enq_req_0_bits_exceptionVec_9),
    .io_wdata_0_exceptionVec_10      (io_enq_req_0_bits_exceptionVec_10),
    .io_wdata_0_exceptionVec_11      (io_enq_req_0_bits_exceptionVec_11),
    .io_wdata_0_exceptionVec_12      (io_enq_req_0_bits_exceptionVec_12),
    .io_wdata_0_exceptionVec_13      (io_enq_req_0_bits_exceptionVec_13),
    .io_wdata_0_exceptionVec_14      (io_enq_req_0_bits_exceptionVec_14),
    .io_wdata_0_exceptionVec_15      (io_enq_req_0_bits_exceptionVec_15),
    .io_wdata_0_exceptionVec_16      (io_enq_req_0_bits_exceptionVec_16),
    .io_wdata_0_exceptionVec_17      (io_enq_req_0_bits_exceptionVec_17),
    .io_wdata_0_exceptionVec_18      (io_enq_req_0_bits_exceptionVec_18),
    .io_wdata_0_exceptionVec_19      (io_enq_req_0_bits_exceptionVec_19),
    .io_wdata_0_exceptionVec_20      (io_enq_req_0_bits_exceptionVec_20),
    .io_wdata_0_exceptionVec_21      (io_enq_req_0_bits_exceptionVec_21),
    .io_wdata_0_exceptionVec_22      (io_enq_req_0_bits_exceptionVec_22),
    .io_wdata_0_exceptionVec_23      (io_enq_req_0_bits_exceptionVec_23),
    .io_wdata_0_preDecodeInfo_isRVC  (io_enq_req_0_bits_preDecodeInfo_isRVC),
    .io_wdata_0_ftqPtr_flag          (io_enq_req_0_bits_ftqPtr_flag),
    .io_wdata_0_ftqPtr_value         (io_enq_req_0_bits_ftqPtr_value),
    .io_wdata_0_ftqOffset            (io_enq_req_0_bits_ftqOffset),
    .io_wdata_0_srcType_0            (io_enq_req_0_bits_srcType_0),
    .io_wdata_0_srcType_1            (io_enq_req_0_bits_srcType_1),
    .io_wdata_0_srcType_2            (io_enq_req_0_bits_srcType_2),
    .io_wdata_0_srcType_3            (io_enq_req_0_bits_srcType_3),
    .io_wdata_0_srcType_4            (io_enq_req_0_bits_srcType_4),
    .io_wdata_0_fuType               (io_enq_req_0_bits_fuType),
    .io_wdata_0_fuOpType             (io_enq_req_0_bits_fuOpType),
    .io_wdata_0_rfWen                (io_enq_req_0_bits_rfWen),
    .io_wdata_0_fpWen                (io_enq_req_0_bits_fpWen),
    .io_wdata_0_vecWen               (io_enq_req_0_bits_vecWen),
    .io_wdata_0_v0Wen                (io_enq_req_0_bits_v0Wen),
    .io_wdata_0_vlWen                (io_enq_req_0_bits_vlWen),
    .io_wdata_0_selImm               (io_enq_req_0_bits_selImm),
    .io_wdata_0_imm                  (io_enq_req_0_bits_imm),
    .io_wdata_0_fpu_wflags           (io_enq_req_0_bits_fpu_wflags),
    .io_wdata_0_fpu_rm               (io_enq_req_0_bits_fpu_rm),
    .io_wdata_0_vpu_vma              (io_enq_req_0_bits_vpu_vma),
    .io_wdata_0_vpu_vta              (io_enq_req_0_bits_vpu_vta),
    .io_wdata_0_vpu_vsew             (io_enq_req_0_bits_vpu_vsew),
    .io_wdata_0_vpu_vlmul            (io_enq_req_0_bits_vpu_vlmul),
    .io_wdata_0_vpu_vm               (io_enq_req_0_bits_vpu_vm),
    .io_wdata_0_vpu_vstart           (io_enq_req_0_bits_vpu_vstart),
    .io_wdata_0_vpu_fpu_isFoldTo1_2  (io_enq_req_0_bits_vpu_fpu_isFoldTo1_2),
    .io_wdata_0_vpu_fpu_isFoldTo1_4  (io_enq_req_0_bits_vpu_fpu_isFoldTo1_4),
    .io_wdata_0_vpu_fpu_isFoldTo1_8  (io_enq_req_0_bits_vpu_fpu_isFoldTo1_8),
    .io_wdata_0_vpu_vmask            (io_enq_req_0_bits_vpu_vmask),
    .io_wdata_0_vpu_nf               (io_enq_req_0_bits_vpu_nf),
    .io_wdata_0_vpu_veew             (io_enq_req_0_bits_vpu_veew),
    .io_wdata_0_vpu_isExt            (io_enq_req_0_bits_vpu_isExt),
    .io_wdata_0_vpu_isNarrow         (io_enq_req_0_bits_vpu_isNarrow),
    .io_wdata_0_vpu_isDstMask        (io_enq_req_0_bits_vpu_isDstMask),
    .io_wdata_0_vpu_isOpMask         (io_enq_req_0_bits_vpu_isOpMask),
    .io_wdata_0_vpu_isDependOldvd    (io_enq_req_0_bits_vpu_isDependOldvd),
    .io_wdata_0_vpu_isWritePartVd    (io_enq_req_0_bits_vpu_isWritePartVd),
    .io_wdata_0_uopIdx               (io_enq_req_0_bits_uopIdx),
    .io_wdata_0_lastUop              (io_enq_req_0_bits_lastUop),
    .io_wdata_0_psrc_0               (io_enq_req_0_bits_psrc_0),
    .io_wdata_0_psrc_1               (io_enq_req_0_bits_psrc_1),
    .io_wdata_0_psrc_2               (io_enq_req_0_bits_psrc_2),
    .io_wdata_0_psrc_3               (io_enq_req_0_bits_psrc_3),
    .io_wdata_0_psrc_4               (io_enq_req_0_bits_psrc_4),
    .io_wdata_0_pdest                (io_enq_req_0_bits_pdest),
    .io_wdata_0_robIdx_flag          (io_enq_req_0_bits_robIdx_flag),
    .io_wdata_0_robIdx_value         (io_enq_req_0_bits_robIdx_value),
    .io_wdata_0_storeSetHit          (io_enq_req_0_bits_storeSetHit),
    .io_wdata_0_waitForRobIdx_flag   (io_enq_req_0_bits_waitForRobIdx_flag),
    .io_wdata_0_waitForRobIdx_value  (io_enq_req_0_bits_waitForRobIdx_value),
    .io_wdata_0_loadWaitBit          (io_enq_req_0_bits_loadWaitBit),
    .io_wdata_0_loadWaitStrict       (io_enq_req_0_bits_loadWaitStrict),
    .io_wdata_0_numLsElem            (io_enq_req_0_bits_numLsElem),
    .io_wdata_1_instr                (io_enq_req_1_bits_instr),
    .io_wdata_1_exceptionVec_0       (io_enq_req_1_bits_exceptionVec_0),
    .io_wdata_1_exceptionVec_1       (io_enq_req_1_bits_exceptionVec_1),
    .io_wdata_1_exceptionVec_2       (io_enq_req_1_bits_exceptionVec_2),
    .io_wdata_1_exceptionVec_3       (io_enq_req_1_bits_exceptionVec_3),
    .io_wdata_1_exceptionVec_4       (io_enq_req_1_bits_exceptionVec_4),
    .io_wdata_1_exceptionVec_5       (io_enq_req_1_bits_exceptionVec_5),
    .io_wdata_1_exceptionVec_6       (io_enq_req_1_bits_exceptionVec_6),
    .io_wdata_1_exceptionVec_7       (io_enq_req_1_bits_exceptionVec_7),
    .io_wdata_1_exceptionVec_8       (io_enq_req_1_bits_exceptionVec_8),
    .io_wdata_1_exceptionVec_9       (io_enq_req_1_bits_exceptionVec_9),
    .io_wdata_1_exceptionVec_10      (io_enq_req_1_bits_exceptionVec_10),
    .io_wdata_1_exceptionVec_11      (io_enq_req_1_bits_exceptionVec_11),
    .io_wdata_1_exceptionVec_12      (io_enq_req_1_bits_exceptionVec_12),
    .io_wdata_1_exceptionVec_13      (io_enq_req_1_bits_exceptionVec_13),
    .io_wdata_1_exceptionVec_14      (io_enq_req_1_bits_exceptionVec_14),
    .io_wdata_1_exceptionVec_15      (io_enq_req_1_bits_exceptionVec_15),
    .io_wdata_1_exceptionVec_16      (io_enq_req_1_bits_exceptionVec_16),
    .io_wdata_1_exceptionVec_17      (io_enq_req_1_bits_exceptionVec_17),
    .io_wdata_1_exceptionVec_18      (io_enq_req_1_bits_exceptionVec_18),
    .io_wdata_1_exceptionVec_19      (io_enq_req_1_bits_exceptionVec_19),
    .io_wdata_1_exceptionVec_20      (io_enq_req_1_bits_exceptionVec_20),
    .io_wdata_1_exceptionVec_21      (io_enq_req_1_bits_exceptionVec_21),
    .io_wdata_1_exceptionVec_22      (io_enq_req_1_bits_exceptionVec_22),
    .io_wdata_1_exceptionVec_23      (io_enq_req_1_bits_exceptionVec_23),
    .io_wdata_1_preDecodeInfo_isRVC  (io_enq_req_1_bits_preDecodeInfo_isRVC),
    .io_wdata_1_ftqPtr_flag          (io_enq_req_1_bits_ftqPtr_flag),
    .io_wdata_1_ftqPtr_value         (io_enq_req_1_bits_ftqPtr_value),
    .io_wdata_1_ftqOffset            (io_enq_req_1_bits_ftqOffset),
    .io_wdata_1_srcType_0            (io_enq_req_1_bits_srcType_0),
    .io_wdata_1_srcType_1            (io_enq_req_1_bits_srcType_1),
    .io_wdata_1_srcType_2            (io_enq_req_1_bits_srcType_2),
    .io_wdata_1_srcType_3            (io_enq_req_1_bits_srcType_3),
    .io_wdata_1_srcType_4            (io_enq_req_1_bits_srcType_4),
    .io_wdata_1_fuType               (io_enq_req_1_bits_fuType),
    .io_wdata_1_fuOpType             (io_enq_req_1_bits_fuOpType),
    .io_wdata_1_rfWen                (io_enq_req_1_bits_rfWen),
    .io_wdata_1_fpWen                (io_enq_req_1_bits_fpWen),
    .io_wdata_1_vecWen               (io_enq_req_1_bits_vecWen),
    .io_wdata_1_v0Wen                (io_enq_req_1_bits_v0Wen),
    .io_wdata_1_vlWen                (io_enq_req_1_bits_vlWen),
    .io_wdata_1_selImm               (io_enq_req_1_bits_selImm),
    .io_wdata_1_imm                  (io_enq_req_1_bits_imm),
    .io_wdata_1_fpu_wflags           (io_enq_req_1_bits_fpu_wflags),
    .io_wdata_1_fpu_rm               (io_enq_req_1_bits_fpu_rm),
    .io_wdata_1_vpu_vma              (io_enq_req_1_bits_vpu_vma),
    .io_wdata_1_vpu_vta              (io_enq_req_1_bits_vpu_vta),
    .io_wdata_1_vpu_vsew             (io_enq_req_1_bits_vpu_vsew),
    .io_wdata_1_vpu_vlmul            (io_enq_req_1_bits_vpu_vlmul),
    .io_wdata_1_vpu_vm               (io_enq_req_1_bits_vpu_vm),
    .io_wdata_1_vpu_vstart           (io_enq_req_1_bits_vpu_vstart),
    .io_wdata_1_vpu_fpu_isFoldTo1_2  (io_enq_req_1_bits_vpu_fpu_isFoldTo1_2),
    .io_wdata_1_vpu_fpu_isFoldTo1_4  (io_enq_req_1_bits_vpu_fpu_isFoldTo1_4),
    .io_wdata_1_vpu_fpu_isFoldTo1_8  (io_enq_req_1_bits_vpu_fpu_isFoldTo1_8),
    .io_wdata_1_vpu_vmask            (io_enq_req_1_bits_vpu_vmask),
    .io_wdata_1_vpu_nf               (io_enq_req_1_bits_vpu_nf),
    .io_wdata_1_vpu_veew             (io_enq_req_1_bits_vpu_veew),
    .io_wdata_1_vpu_isExt            (io_enq_req_1_bits_vpu_isExt),
    .io_wdata_1_vpu_isNarrow         (io_enq_req_1_bits_vpu_isNarrow),
    .io_wdata_1_vpu_isDstMask        (io_enq_req_1_bits_vpu_isDstMask),
    .io_wdata_1_vpu_isOpMask         (io_enq_req_1_bits_vpu_isOpMask),
    .io_wdata_1_vpu_isDependOldvd    (io_enq_req_1_bits_vpu_isDependOldvd),
    .io_wdata_1_vpu_isWritePartVd    (io_enq_req_1_bits_vpu_isWritePartVd),
    .io_wdata_1_uopIdx               (io_enq_req_1_bits_uopIdx),
    .io_wdata_1_lastUop              (io_enq_req_1_bits_lastUop),
    .io_wdata_1_psrc_0               (io_enq_req_1_bits_psrc_0),
    .io_wdata_1_psrc_1               (io_enq_req_1_bits_psrc_1),
    .io_wdata_1_psrc_2               (io_enq_req_1_bits_psrc_2),
    .io_wdata_1_psrc_3               (io_enq_req_1_bits_psrc_3),
    .io_wdata_1_psrc_4               (io_enq_req_1_bits_psrc_4),
    .io_wdata_1_pdest                (io_enq_req_1_bits_pdest),
    .io_wdata_1_robIdx_flag          (io_enq_req_1_bits_robIdx_flag),
    .io_wdata_1_robIdx_value         (io_enq_req_1_bits_robIdx_value),
    .io_wdata_1_storeSetHit          (io_enq_req_1_bits_storeSetHit),
    .io_wdata_1_waitForRobIdx_flag   (io_enq_req_1_bits_waitForRobIdx_flag),
    .io_wdata_1_waitForRobIdx_value  (io_enq_req_1_bits_waitForRobIdx_value),
    .io_wdata_1_loadWaitBit          (io_enq_req_1_bits_loadWaitBit),
    .io_wdata_1_loadWaitStrict       (io_enq_req_1_bits_loadWaitStrict),
    .io_wdata_1_numLsElem            (io_enq_req_1_bits_numLsElem),
    .io_wdata_2_instr                (io_enq_req_2_bits_instr),
    .io_wdata_2_exceptionVec_0       (io_enq_req_2_bits_exceptionVec_0),
    .io_wdata_2_exceptionVec_1       (io_enq_req_2_bits_exceptionVec_1),
    .io_wdata_2_exceptionVec_2       (io_enq_req_2_bits_exceptionVec_2),
    .io_wdata_2_exceptionVec_3       (io_enq_req_2_bits_exceptionVec_3),
    .io_wdata_2_exceptionVec_4       (io_enq_req_2_bits_exceptionVec_4),
    .io_wdata_2_exceptionVec_5       (io_enq_req_2_bits_exceptionVec_5),
    .io_wdata_2_exceptionVec_6       (io_enq_req_2_bits_exceptionVec_6),
    .io_wdata_2_exceptionVec_7       (io_enq_req_2_bits_exceptionVec_7),
    .io_wdata_2_exceptionVec_8       (io_enq_req_2_bits_exceptionVec_8),
    .io_wdata_2_exceptionVec_9       (io_enq_req_2_bits_exceptionVec_9),
    .io_wdata_2_exceptionVec_10      (io_enq_req_2_bits_exceptionVec_10),
    .io_wdata_2_exceptionVec_11      (io_enq_req_2_bits_exceptionVec_11),
    .io_wdata_2_exceptionVec_12      (io_enq_req_2_bits_exceptionVec_12),
    .io_wdata_2_exceptionVec_13      (io_enq_req_2_bits_exceptionVec_13),
    .io_wdata_2_exceptionVec_14      (io_enq_req_2_bits_exceptionVec_14),
    .io_wdata_2_exceptionVec_15      (io_enq_req_2_bits_exceptionVec_15),
    .io_wdata_2_exceptionVec_16      (io_enq_req_2_bits_exceptionVec_16),
    .io_wdata_2_exceptionVec_17      (io_enq_req_2_bits_exceptionVec_17),
    .io_wdata_2_exceptionVec_18      (io_enq_req_2_bits_exceptionVec_18),
    .io_wdata_2_exceptionVec_19      (io_enq_req_2_bits_exceptionVec_19),
    .io_wdata_2_exceptionVec_20      (io_enq_req_2_bits_exceptionVec_20),
    .io_wdata_2_exceptionVec_21      (io_enq_req_2_bits_exceptionVec_21),
    .io_wdata_2_exceptionVec_22      (io_enq_req_2_bits_exceptionVec_22),
    .io_wdata_2_exceptionVec_23      (io_enq_req_2_bits_exceptionVec_23),
    .io_wdata_2_preDecodeInfo_isRVC  (io_enq_req_2_bits_preDecodeInfo_isRVC),
    .io_wdata_2_ftqPtr_flag          (io_enq_req_2_bits_ftqPtr_flag),
    .io_wdata_2_ftqPtr_value         (io_enq_req_2_bits_ftqPtr_value),
    .io_wdata_2_ftqOffset            (io_enq_req_2_bits_ftqOffset),
    .io_wdata_2_srcType_0            (io_enq_req_2_bits_srcType_0),
    .io_wdata_2_srcType_1            (io_enq_req_2_bits_srcType_1),
    .io_wdata_2_srcType_2            (io_enq_req_2_bits_srcType_2),
    .io_wdata_2_srcType_3            (io_enq_req_2_bits_srcType_3),
    .io_wdata_2_srcType_4            (io_enq_req_2_bits_srcType_4),
    .io_wdata_2_fuType               (io_enq_req_2_bits_fuType),
    .io_wdata_2_fuOpType             (io_enq_req_2_bits_fuOpType),
    .io_wdata_2_rfWen                (io_enq_req_2_bits_rfWen),
    .io_wdata_2_fpWen                (io_enq_req_2_bits_fpWen),
    .io_wdata_2_vecWen               (io_enq_req_2_bits_vecWen),
    .io_wdata_2_v0Wen                (io_enq_req_2_bits_v0Wen),
    .io_wdata_2_vlWen                (io_enq_req_2_bits_vlWen),
    .io_wdata_2_selImm               (io_enq_req_2_bits_selImm),
    .io_wdata_2_imm                  (io_enq_req_2_bits_imm),
    .io_wdata_2_fpu_wflags           (io_enq_req_2_bits_fpu_wflags),
    .io_wdata_2_fpu_rm               (io_enq_req_2_bits_fpu_rm),
    .io_wdata_2_vpu_vma              (io_enq_req_2_bits_vpu_vma),
    .io_wdata_2_vpu_vta              (io_enq_req_2_bits_vpu_vta),
    .io_wdata_2_vpu_vsew             (io_enq_req_2_bits_vpu_vsew),
    .io_wdata_2_vpu_vlmul            (io_enq_req_2_bits_vpu_vlmul),
    .io_wdata_2_vpu_vm               (io_enq_req_2_bits_vpu_vm),
    .io_wdata_2_vpu_vstart           (io_enq_req_2_bits_vpu_vstart),
    .io_wdata_2_vpu_fpu_isFoldTo1_2  (io_enq_req_2_bits_vpu_fpu_isFoldTo1_2),
    .io_wdata_2_vpu_fpu_isFoldTo1_4  (io_enq_req_2_bits_vpu_fpu_isFoldTo1_4),
    .io_wdata_2_vpu_fpu_isFoldTo1_8  (io_enq_req_2_bits_vpu_fpu_isFoldTo1_8),
    .io_wdata_2_vpu_vmask            (io_enq_req_2_bits_vpu_vmask),
    .io_wdata_2_vpu_nf               (io_enq_req_2_bits_vpu_nf),
    .io_wdata_2_vpu_veew             (io_enq_req_2_bits_vpu_veew),
    .io_wdata_2_vpu_isExt            (io_enq_req_2_bits_vpu_isExt),
    .io_wdata_2_vpu_isNarrow         (io_enq_req_2_bits_vpu_isNarrow),
    .io_wdata_2_vpu_isDstMask        (io_enq_req_2_bits_vpu_isDstMask),
    .io_wdata_2_vpu_isOpMask         (io_enq_req_2_bits_vpu_isOpMask),
    .io_wdata_2_vpu_isDependOldvd    (io_enq_req_2_bits_vpu_isDependOldvd),
    .io_wdata_2_vpu_isWritePartVd    (io_enq_req_2_bits_vpu_isWritePartVd),
    .io_wdata_2_uopIdx               (io_enq_req_2_bits_uopIdx),
    .io_wdata_2_lastUop              (io_enq_req_2_bits_lastUop),
    .io_wdata_2_psrc_0               (io_enq_req_2_bits_psrc_0),
    .io_wdata_2_psrc_1               (io_enq_req_2_bits_psrc_1),
    .io_wdata_2_psrc_2               (io_enq_req_2_bits_psrc_2),
    .io_wdata_2_psrc_3               (io_enq_req_2_bits_psrc_3),
    .io_wdata_2_psrc_4               (io_enq_req_2_bits_psrc_4),
    .io_wdata_2_pdest                (io_enq_req_2_bits_pdest),
    .io_wdata_2_robIdx_flag          (io_enq_req_2_bits_robIdx_flag),
    .io_wdata_2_robIdx_value         (io_enq_req_2_bits_robIdx_value),
    .io_wdata_2_storeSetHit          (io_enq_req_2_bits_storeSetHit),
    .io_wdata_2_waitForRobIdx_flag   (io_enq_req_2_bits_waitForRobIdx_flag),
    .io_wdata_2_waitForRobIdx_value  (io_enq_req_2_bits_waitForRobIdx_value),
    .io_wdata_2_loadWaitBit          (io_enq_req_2_bits_loadWaitBit),
    .io_wdata_2_loadWaitStrict       (io_enq_req_2_bits_loadWaitStrict),
    .io_wdata_2_numLsElem            (io_enq_req_2_bits_numLsElem),
    .io_wdata_3_instr                (io_enq_req_3_bits_instr),
    .io_wdata_3_exceptionVec_0       (io_enq_req_3_bits_exceptionVec_0),
    .io_wdata_3_exceptionVec_1       (io_enq_req_3_bits_exceptionVec_1),
    .io_wdata_3_exceptionVec_2       (io_enq_req_3_bits_exceptionVec_2),
    .io_wdata_3_exceptionVec_3       (io_enq_req_3_bits_exceptionVec_3),
    .io_wdata_3_exceptionVec_4       (io_enq_req_3_bits_exceptionVec_4),
    .io_wdata_3_exceptionVec_5       (io_enq_req_3_bits_exceptionVec_5),
    .io_wdata_3_exceptionVec_6       (io_enq_req_3_bits_exceptionVec_6),
    .io_wdata_3_exceptionVec_7       (io_enq_req_3_bits_exceptionVec_7),
    .io_wdata_3_exceptionVec_8       (io_enq_req_3_bits_exceptionVec_8),
    .io_wdata_3_exceptionVec_9       (io_enq_req_3_bits_exceptionVec_9),
    .io_wdata_3_exceptionVec_10      (io_enq_req_3_bits_exceptionVec_10),
    .io_wdata_3_exceptionVec_11      (io_enq_req_3_bits_exceptionVec_11),
    .io_wdata_3_exceptionVec_12      (io_enq_req_3_bits_exceptionVec_12),
    .io_wdata_3_exceptionVec_13      (io_enq_req_3_bits_exceptionVec_13),
    .io_wdata_3_exceptionVec_14      (io_enq_req_3_bits_exceptionVec_14),
    .io_wdata_3_exceptionVec_15      (io_enq_req_3_bits_exceptionVec_15),
    .io_wdata_3_exceptionVec_16      (io_enq_req_3_bits_exceptionVec_16),
    .io_wdata_3_exceptionVec_17      (io_enq_req_3_bits_exceptionVec_17),
    .io_wdata_3_exceptionVec_18      (io_enq_req_3_bits_exceptionVec_18),
    .io_wdata_3_exceptionVec_19      (io_enq_req_3_bits_exceptionVec_19),
    .io_wdata_3_exceptionVec_20      (io_enq_req_3_bits_exceptionVec_20),
    .io_wdata_3_exceptionVec_21      (io_enq_req_3_bits_exceptionVec_21),
    .io_wdata_3_exceptionVec_22      (io_enq_req_3_bits_exceptionVec_22),
    .io_wdata_3_exceptionVec_23      (io_enq_req_3_bits_exceptionVec_23),
    .io_wdata_3_preDecodeInfo_isRVC  (io_enq_req_3_bits_preDecodeInfo_isRVC),
    .io_wdata_3_ftqPtr_flag          (io_enq_req_3_bits_ftqPtr_flag),
    .io_wdata_3_ftqPtr_value         (io_enq_req_3_bits_ftqPtr_value),
    .io_wdata_3_ftqOffset            (io_enq_req_3_bits_ftqOffset),
    .io_wdata_3_srcType_0            (io_enq_req_3_bits_srcType_0),
    .io_wdata_3_srcType_1            (io_enq_req_3_bits_srcType_1),
    .io_wdata_3_srcType_2            (io_enq_req_3_bits_srcType_2),
    .io_wdata_3_srcType_3            (io_enq_req_3_bits_srcType_3),
    .io_wdata_3_srcType_4            (io_enq_req_3_bits_srcType_4),
    .io_wdata_3_fuType               (io_enq_req_3_bits_fuType),
    .io_wdata_3_fuOpType             (io_enq_req_3_bits_fuOpType),
    .io_wdata_3_rfWen                (io_enq_req_3_bits_rfWen),
    .io_wdata_3_fpWen                (io_enq_req_3_bits_fpWen),
    .io_wdata_3_vecWen               (io_enq_req_3_bits_vecWen),
    .io_wdata_3_v0Wen                (io_enq_req_3_bits_v0Wen),
    .io_wdata_3_vlWen                (io_enq_req_3_bits_vlWen),
    .io_wdata_3_selImm               (io_enq_req_3_bits_selImm),
    .io_wdata_3_imm                  (io_enq_req_3_bits_imm),
    .io_wdata_3_fpu_wflags           (io_enq_req_3_bits_fpu_wflags),
    .io_wdata_3_fpu_rm               (io_enq_req_3_bits_fpu_rm),
    .io_wdata_3_vpu_vma              (io_enq_req_3_bits_vpu_vma),
    .io_wdata_3_vpu_vta              (io_enq_req_3_bits_vpu_vta),
    .io_wdata_3_vpu_vsew             (io_enq_req_3_bits_vpu_vsew),
    .io_wdata_3_vpu_vlmul            (io_enq_req_3_bits_vpu_vlmul),
    .io_wdata_3_vpu_vm               (io_enq_req_3_bits_vpu_vm),
    .io_wdata_3_vpu_vstart           (io_enq_req_3_bits_vpu_vstart),
    .io_wdata_3_vpu_fpu_isFoldTo1_2  (io_enq_req_3_bits_vpu_fpu_isFoldTo1_2),
    .io_wdata_3_vpu_fpu_isFoldTo1_4  (io_enq_req_3_bits_vpu_fpu_isFoldTo1_4),
    .io_wdata_3_vpu_fpu_isFoldTo1_8  (io_enq_req_3_bits_vpu_fpu_isFoldTo1_8),
    .io_wdata_3_vpu_vmask            (io_enq_req_3_bits_vpu_vmask),
    .io_wdata_3_vpu_nf               (io_enq_req_3_bits_vpu_nf),
    .io_wdata_3_vpu_veew             (io_enq_req_3_bits_vpu_veew),
    .io_wdata_3_vpu_isExt            (io_enq_req_3_bits_vpu_isExt),
    .io_wdata_3_vpu_isNarrow         (io_enq_req_3_bits_vpu_isNarrow),
    .io_wdata_3_vpu_isDstMask        (io_enq_req_3_bits_vpu_isDstMask),
    .io_wdata_3_vpu_isOpMask         (io_enq_req_3_bits_vpu_isOpMask),
    .io_wdata_3_vpu_isDependOldvd    (io_enq_req_3_bits_vpu_isDependOldvd),
    .io_wdata_3_vpu_isWritePartVd    (io_enq_req_3_bits_vpu_isWritePartVd),
    .io_wdata_3_uopIdx               (io_enq_req_3_bits_uopIdx),
    .io_wdata_3_lastUop              (io_enq_req_3_bits_lastUop),
    .io_wdata_3_psrc_0               (io_enq_req_3_bits_psrc_0),
    .io_wdata_3_psrc_1               (io_enq_req_3_bits_psrc_1),
    .io_wdata_3_psrc_2               (io_enq_req_3_bits_psrc_2),
    .io_wdata_3_psrc_3               (io_enq_req_3_bits_psrc_3),
    .io_wdata_3_psrc_4               (io_enq_req_3_bits_psrc_4),
    .io_wdata_3_pdest                (io_enq_req_3_bits_pdest),
    .io_wdata_3_robIdx_flag          (io_enq_req_3_bits_robIdx_flag),
    .io_wdata_3_robIdx_value         (io_enq_req_3_bits_robIdx_value),
    .io_wdata_3_storeSetHit          (io_enq_req_3_bits_storeSetHit),
    .io_wdata_3_waitForRobIdx_flag   (io_enq_req_3_bits_waitForRobIdx_flag),
    .io_wdata_3_waitForRobIdx_value  (io_enq_req_3_bits_waitForRobIdx_value),
    .io_wdata_3_loadWaitBit          (io_enq_req_3_bits_loadWaitBit),
    .io_wdata_3_loadWaitStrict       (io_enq_req_3_bits_loadWaitStrict),
    .io_wdata_3_numLsElem            (io_enq_req_3_bits_numLsElem),
    .io_wdata_4_instr                (io_enq_req_4_bits_instr),
    .io_wdata_4_exceptionVec_0       (io_enq_req_4_bits_exceptionVec_0),
    .io_wdata_4_exceptionVec_1       (io_enq_req_4_bits_exceptionVec_1),
    .io_wdata_4_exceptionVec_2       (io_enq_req_4_bits_exceptionVec_2),
    .io_wdata_4_exceptionVec_3       (io_enq_req_4_bits_exceptionVec_3),
    .io_wdata_4_exceptionVec_4       (io_enq_req_4_bits_exceptionVec_4),
    .io_wdata_4_exceptionVec_5       (io_enq_req_4_bits_exceptionVec_5),
    .io_wdata_4_exceptionVec_6       (io_enq_req_4_bits_exceptionVec_6),
    .io_wdata_4_exceptionVec_7       (io_enq_req_4_bits_exceptionVec_7),
    .io_wdata_4_exceptionVec_8       (io_enq_req_4_bits_exceptionVec_8),
    .io_wdata_4_exceptionVec_9       (io_enq_req_4_bits_exceptionVec_9),
    .io_wdata_4_exceptionVec_10      (io_enq_req_4_bits_exceptionVec_10),
    .io_wdata_4_exceptionVec_11      (io_enq_req_4_bits_exceptionVec_11),
    .io_wdata_4_exceptionVec_12      (io_enq_req_4_bits_exceptionVec_12),
    .io_wdata_4_exceptionVec_13      (io_enq_req_4_bits_exceptionVec_13),
    .io_wdata_4_exceptionVec_14      (io_enq_req_4_bits_exceptionVec_14),
    .io_wdata_4_exceptionVec_15      (io_enq_req_4_bits_exceptionVec_15),
    .io_wdata_4_exceptionVec_16      (io_enq_req_4_bits_exceptionVec_16),
    .io_wdata_4_exceptionVec_17      (io_enq_req_4_bits_exceptionVec_17),
    .io_wdata_4_exceptionVec_18      (io_enq_req_4_bits_exceptionVec_18),
    .io_wdata_4_exceptionVec_19      (io_enq_req_4_bits_exceptionVec_19),
    .io_wdata_4_exceptionVec_20      (io_enq_req_4_bits_exceptionVec_20),
    .io_wdata_4_exceptionVec_21      (io_enq_req_4_bits_exceptionVec_21),
    .io_wdata_4_exceptionVec_22      (io_enq_req_4_bits_exceptionVec_22),
    .io_wdata_4_exceptionVec_23      (io_enq_req_4_bits_exceptionVec_23),
    .io_wdata_4_preDecodeInfo_isRVC  (io_enq_req_4_bits_preDecodeInfo_isRVC),
    .io_wdata_4_ftqPtr_flag          (io_enq_req_4_bits_ftqPtr_flag),
    .io_wdata_4_ftqPtr_value         (io_enq_req_4_bits_ftqPtr_value),
    .io_wdata_4_ftqOffset            (io_enq_req_4_bits_ftqOffset),
    .io_wdata_4_srcType_0            (io_enq_req_4_bits_srcType_0),
    .io_wdata_4_srcType_1            (io_enq_req_4_bits_srcType_1),
    .io_wdata_4_srcType_2            (io_enq_req_4_bits_srcType_2),
    .io_wdata_4_srcType_3            (io_enq_req_4_bits_srcType_3),
    .io_wdata_4_srcType_4            (io_enq_req_4_bits_srcType_4),
    .io_wdata_4_fuType               (io_enq_req_4_bits_fuType),
    .io_wdata_4_fuOpType             (io_enq_req_4_bits_fuOpType),
    .io_wdata_4_rfWen                (io_enq_req_4_bits_rfWen),
    .io_wdata_4_fpWen                (io_enq_req_4_bits_fpWen),
    .io_wdata_4_vecWen               (io_enq_req_4_bits_vecWen),
    .io_wdata_4_v0Wen                (io_enq_req_4_bits_v0Wen),
    .io_wdata_4_vlWen                (io_enq_req_4_bits_vlWen),
    .io_wdata_4_selImm               (io_enq_req_4_bits_selImm),
    .io_wdata_4_imm                  (io_enq_req_4_bits_imm),
    .io_wdata_4_fpu_wflags           (io_enq_req_4_bits_fpu_wflags),
    .io_wdata_4_fpu_rm               (io_enq_req_4_bits_fpu_rm),
    .io_wdata_4_vpu_vma              (io_enq_req_4_bits_vpu_vma),
    .io_wdata_4_vpu_vta              (io_enq_req_4_bits_vpu_vta),
    .io_wdata_4_vpu_vsew             (io_enq_req_4_bits_vpu_vsew),
    .io_wdata_4_vpu_vlmul            (io_enq_req_4_bits_vpu_vlmul),
    .io_wdata_4_vpu_vm               (io_enq_req_4_bits_vpu_vm),
    .io_wdata_4_vpu_vstart           (io_enq_req_4_bits_vpu_vstart),
    .io_wdata_4_vpu_fpu_isFoldTo1_2  (io_enq_req_4_bits_vpu_fpu_isFoldTo1_2),
    .io_wdata_4_vpu_fpu_isFoldTo1_4  (io_enq_req_4_bits_vpu_fpu_isFoldTo1_4),
    .io_wdata_4_vpu_fpu_isFoldTo1_8  (io_enq_req_4_bits_vpu_fpu_isFoldTo1_8),
    .io_wdata_4_vpu_vmask            (io_enq_req_4_bits_vpu_vmask),
    .io_wdata_4_vpu_nf               (io_enq_req_4_bits_vpu_nf),
    .io_wdata_4_vpu_veew             (io_enq_req_4_bits_vpu_veew),
    .io_wdata_4_vpu_isExt            (io_enq_req_4_bits_vpu_isExt),
    .io_wdata_4_vpu_isNarrow         (io_enq_req_4_bits_vpu_isNarrow),
    .io_wdata_4_vpu_isDstMask        (io_enq_req_4_bits_vpu_isDstMask),
    .io_wdata_4_vpu_isOpMask         (io_enq_req_4_bits_vpu_isOpMask),
    .io_wdata_4_vpu_isDependOldvd    (io_enq_req_4_bits_vpu_isDependOldvd),
    .io_wdata_4_vpu_isWritePartVd    (io_enq_req_4_bits_vpu_isWritePartVd),
    .io_wdata_4_uopIdx               (io_enq_req_4_bits_uopIdx),
    .io_wdata_4_lastUop              (io_enq_req_4_bits_lastUop),
    .io_wdata_4_psrc_0               (io_enq_req_4_bits_psrc_0),
    .io_wdata_4_psrc_1               (io_enq_req_4_bits_psrc_1),
    .io_wdata_4_psrc_2               (io_enq_req_4_bits_psrc_2),
    .io_wdata_4_psrc_3               (io_enq_req_4_bits_psrc_3),
    .io_wdata_4_psrc_4               (io_enq_req_4_bits_psrc_4),
    .io_wdata_4_pdest                (io_enq_req_4_bits_pdest),
    .io_wdata_4_robIdx_flag          (io_enq_req_4_bits_robIdx_flag),
    .io_wdata_4_robIdx_value         (io_enq_req_4_bits_robIdx_value),
    .io_wdata_4_storeSetHit          (io_enq_req_4_bits_storeSetHit),
    .io_wdata_4_waitForRobIdx_flag   (io_enq_req_4_bits_waitForRobIdx_flag),
    .io_wdata_4_waitForRobIdx_value  (io_enq_req_4_bits_waitForRobIdx_value),
    .io_wdata_4_loadWaitBit          (io_enq_req_4_bits_loadWaitBit),
    .io_wdata_4_loadWaitStrict       (io_enq_req_4_bits_loadWaitStrict),
    .io_wdata_4_numLsElem            (io_enq_req_4_bits_numLsElem),
    .io_wdata_5_instr                (io_enq_req_5_bits_instr),
    .io_wdata_5_exceptionVec_0       (io_enq_req_5_bits_exceptionVec_0),
    .io_wdata_5_exceptionVec_1       (io_enq_req_5_bits_exceptionVec_1),
    .io_wdata_5_exceptionVec_2       (io_enq_req_5_bits_exceptionVec_2),
    .io_wdata_5_exceptionVec_3       (io_enq_req_5_bits_exceptionVec_3),
    .io_wdata_5_exceptionVec_4       (io_enq_req_5_bits_exceptionVec_4),
    .io_wdata_5_exceptionVec_5       (io_enq_req_5_bits_exceptionVec_5),
    .io_wdata_5_exceptionVec_6       (io_enq_req_5_bits_exceptionVec_6),
    .io_wdata_5_exceptionVec_7       (io_enq_req_5_bits_exceptionVec_7),
    .io_wdata_5_exceptionVec_8       (io_enq_req_5_bits_exceptionVec_8),
    .io_wdata_5_exceptionVec_9       (io_enq_req_5_bits_exceptionVec_9),
    .io_wdata_5_exceptionVec_10      (io_enq_req_5_bits_exceptionVec_10),
    .io_wdata_5_exceptionVec_11      (io_enq_req_5_bits_exceptionVec_11),
    .io_wdata_5_exceptionVec_12      (io_enq_req_5_bits_exceptionVec_12),
    .io_wdata_5_exceptionVec_13      (io_enq_req_5_bits_exceptionVec_13),
    .io_wdata_5_exceptionVec_14      (io_enq_req_5_bits_exceptionVec_14),
    .io_wdata_5_exceptionVec_15      (io_enq_req_5_bits_exceptionVec_15),
    .io_wdata_5_exceptionVec_16      (io_enq_req_5_bits_exceptionVec_16),
    .io_wdata_5_exceptionVec_17      (io_enq_req_5_bits_exceptionVec_17),
    .io_wdata_5_exceptionVec_18      (io_enq_req_5_bits_exceptionVec_18),
    .io_wdata_5_exceptionVec_19      (io_enq_req_5_bits_exceptionVec_19),
    .io_wdata_5_exceptionVec_20      (io_enq_req_5_bits_exceptionVec_20),
    .io_wdata_5_exceptionVec_21      (io_enq_req_5_bits_exceptionVec_21),
    .io_wdata_5_exceptionVec_22      (io_enq_req_5_bits_exceptionVec_22),
    .io_wdata_5_exceptionVec_23      (io_enq_req_5_bits_exceptionVec_23),
    .io_wdata_5_preDecodeInfo_isRVC  (io_enq_req_5_bits_preDecodeInfo_isRVC),
    .io_wdata_5_ftqPtr_flag          (io_enq_req_5_bits_ftqPtr_flag),
    .io_wdata_5_ftqPtr_value         (io_enq_req_5_bits_ftqPtr_value),
    .io_wdata_5_ftqOffset            (io_enq_req_5_bits_ftqOffset),
    .io_wdata_5_srcType_0            (io_enq_req_5_bits_srcType_0),
    .io_wdata_5_srcType_1            (io_enq_req_5_bits_srcType_1),
    .io_wdata_5_srcType_2            (io_enq_req_5_bits_srcType_2),
    .io_wdata_5_srcType_3            (io_enq_req_5_bits_srcType_3),
    .io_wdata_5_srcType_4            (io_enq_req_5_bits_srcType_4),
    .io_wdata_5_fuType               (io_enq_req_5_bits_fuType),
    .io_wdata_5_fuOpType             (io_enq_req_5_bits_fuOpType),
    .io_wdata_5_rfWen                (io_enq_req_5_bits_rfWen),
    .io_wdata_5_fpWen                (io_enq_req_5_bits_fpWen),
    .io_wdata_5_vecWen               (io_enq_req_5_bits_vecWen),
    .io_wdata_5_v0Wen                (io_enq_req_5_bits_v0Wen),
    .io_wdata_5_vlWen                (io_enq_req_5_bits_vlWen),
    .io_wdata_5_selImm               (io_enq_req_5_bits_selImm),
    .io_wdata_5_imm                  (io_enq_req_5_bits_imm),
    .io_wdata_5_fpu_wflags           (io_enq_req_5_bits_fpu_wflags),
    .io_wdata_5_fpu_rm               (io_enq_req_5_bits_fpu_rm),
    .io_wdata_5_vpu_vma              (io_enq_req_5_bits_vpu_vma),
    .io_wdata_5_vpu_vta              (io_enq_req_5_bits_vpu_vta),
    .io_wdata_5_vpu_vsew             (io_enq_req_5_bits_vpu_vsew),
    .io_wdata_5_vpu_vlmul            (io_enq_req_5_bits_vpu_vlmul),
    .io_wdata_5_vpu_vm               (io_enq_req_5_bits_vpu_vm),
    .io_wdata_5_vpu_vstart           (io_enq_req_5_bits_vpu_vstart),
    .io_wdata_5_vpu_fpu_isFoldTo1_2  (io_enq_req_5_bits_vpu_fpu_isFoldTo1_2),
    .io_wdata_5_vpu_fpu_isFoldTo1_4  (io_enq_req_5_bits_vpu_fpu_isFoldTo1_4),
    .io_wdata_5_vpu_fpu_isFoldTo1_8  (io_enq_req_5_bits_vpu_fpu_isFoldTo1_8),
    .io_wdata_5_vpu_vmask            (io_enq_req_5_bits_vpu_vmask),
    .io_wdata_5_vpu_nf               (io_enq_req_5_bits_vpu_nf),
    .io_wdata_5_vpu_veew             (io_enq_req_5_bits_vpu_veew),
    .io_wdata_5_vpu_isExt            (io_enq_req_5_bits_vpu_isExt),
    .io_wdata_5_vpu_isNarrow         (io_enq_req_5_bits_vpu_isNarrow),
    .io_wdata_5_vpu_isDstMask        (io_enq_req_5_bits_vpu_isDstMask),
    .io_wdata_5_vpu_isOpMask         (io_enq_req_5_bits_vpu_isOpMask),
    .io_wdata_5_vpu_isDependOldvd    (io_enq_req_5_bits_vpu_isDependOldvd),
    .io_wdata_5_vpu_isWritePartVd    (io_enq_req_5_bits_vpu_isWritePartVd),
    .io_wdata_5_uopIdx               (io_enq_req_5_bits_uopIdx),
    .io_wdata_5_lastUop              (io_enq_req_5_bits_lastUop),
    .io_wdata_5_psrc_0               (io_enq_req_5_bits_psrc_0),
    .io_wdata_5_psrc_1               (io_enq_req_5_bits_psrc_1),
    .io_wdata_5_psrc_2               (io_enq_req_5_bits_psrc_2),
    .io_wdata_5_psrc_3               (io_enq_req_5_bits_psrc_3),
    .io_wdata_5_psrc_4               (io_enq_req_5_bits_psrc_4),
    .io_wdata_5_pdest                (io_enq_req_5_bits_pdest),
    .io_wdata_5_robIdx_flag          (io_enq_req_5_bits_robIdx_flag),
    .io_wdata_5_robIdx_value         (io_enq_req_5_bits_robIdx_value),
    .io_wdata_5_storeSetHit          (io_enq_req_5_bits_storeSetHit),
    .io_wdata_5_waitForRobIdx_flag   (io_enq_req_5_bits_waitForRobIdx_flag),
    .io_wdata_5_waitForRobIdx_value  (io_enq_req_5_bits_waitForRobIdx_value),
    .io_wdata_5_loadWaitBit          (io_enq_req_5_bits_loadWaitBit),
    .io_wdata_5_loadWaitStrict       (io_enq_req_5_bits_loadWaitStrict),
    .io_wdata_5_numLsElem            (io_enq_req_5_bits_numLsElem)
  );
  assign io_enq_canAccept = allowEnqueue;
  assign io_deq_0_valid = io_deq_0_valid_0;
  assign io_deq_0_bits_srcType_0 = deqData_0_srcType_0;
  assign io_deq_0_bits_srcType_1 = deqData_0_srcType_1;
  assign io_deq_0_bits_srcType_2 = deqData_0_srcType_2;
  assign io_deq_0_bits_srcType_3 = deqData_0_srcType_3;
  assign io_deq_0_bits_srcType_4 = deqData_0_srcType_4;
  assign io_deq_0_bits_fuType = deqData_0_fuType;
  assign io_deq_0_bits_fuOpType = deqData_0_fuOpType;
  assign io_deq_0_bits_rfWen = deqData_0_rfWen;
  assign io_deq_0_bits_fpWen = deqData_0_fpWen;
  assign io_deq_0_bits_vecWen = deqData_0_vecWen;
  assign io_deq_0_bits_v0Wen = deqData_0_v0Wen;
  assign io_deq_0_bits_vlWen = deqData_0_vlWen;
  assign io_deq_0_bits_selImm = deqData_0_selImm;
  assign io_deq_0_bits_imm = deqData_0_imm;
  assign io_deq_0_bits_vpu_vma = deqData_0_vpu_vma;
  assign io_deq_0_bits_vpu_vta = deqData_0_vpu_vta;
  assign io_deq_0_bits_vpu_vsew = deqData_0_vpu_vsew;
  assign io_deq_0_bits_vpu_vlmul = deqData_0_vpu_vlmul;
  assign io_deq_0_bits_vpu_vm = deqData_0_vpu_vm;
  assign io_deq_0_bits_vpu_vstart = deqData_0_vpu_vstart;
  assign io_deq_0_bits_vpu_fpu_isFoldTo1_2 = deqData_0_vpu_fpu_isFoldTo1_2;
  assign io_deq_0_bits_vpu_fpu_isFoldTo1_4 = deqData_0_vpu_fpu_isFoldTo1_4;
  assign io_deq_0_bits_vpu_fpu_isFoldTo1_8 = deqData_0_vpu_fpu_isFoldTo1_8;
  assign io_deq_0_bits_vpu_isExt = deqData_0_vpu_isExt;
  assign io_deq_0_bits_vpu_isNarrow = deqData_0_vpu_isNarrow;
  assign io_deq_0_bits_vpu_isDstMask = deqData_0_vpu_isDstMask;
  assign io_deq_0_bits_vpu_isOpMask = deqData_0_vpu_isOpMask;
  assign io_deq_0_bits_vpu_isDependOldvd = deqData_0_vpu_isDependOldvd;
  assign io_deq_0_bits_vpu_isWritePartVd = deqData_0_vpu_isWritePartVd;
  assign io_deq_0_bits_uopIdx = deqData_0_uopIdx;
  assign io_deq_0_bits_lastUop = deqData_0_lastUop;
  assign io_deq_0_bits_psrc_0 = deqData_0_psrc_0;
  assign io_deq_0_bits_psrc_1 = deqData_0_psrc_1;
  assign io_deq_0_bits_psrc_2 = deqData_0_psrc_2;
  assign io_deq_0_bits_psrc_3 = deqData_0_psrc_3;
  assign io_deq_0_bits_psrc_4 = deqData_0_psrc_4;
  assign io_deq_0_bits_pdest = deqData_0_pdest;
  assign io_deq_0_bits_robIdx_flag = deqData_0_robIdx_flag;
  assign io_deq_0_bits_robIdx_value = deqData_0_robIdx_value;
  assign io_deq_1_valid = io_deq_1_valid_0;
  assign io_deq_1_bits_srcType_0 = deqData_1_srcType_0;
  assign io_deq_1_bits_srcType_1 = deqData_1_srcType_1;
  assign io_deq_1_bits_srcType_2 = deqData_1_srcType_2;
  assign io_deq_1_bits_srcType_3 = deqData_1_srcType_3;
  assign io_deq_1_bits_srcType_4 = deqData_1_srcType_4;
  assign io_deq_1_bits_fuType = deqData_1_fuType;
  assign io_deq_1_bits_fuOpType = deqData_1_fuOpType;
  assign io_deq_1_bits_rfWen = deqData_1_rfWen;
  assign io_deq_1_bits_fpWen = deqData_1_fpWen;
  assign io_deq_1_bits_vecWen = deqData_1_vecWen;
  assign io_deq_1_bits_v0Wen = deqData_1_v0Wen;
  assign io_deq_1_bits_vlWen = deqData_1_vlWen;
  assign io_deq_1_bits_selImm = deqData_1_selImm;
  assign io_deq_1_bits_imm = deqData_1_imm;
  assign io_deq_1_bits_vpu_vma = deqData_1_vpu_vma;
  assign io_deq_1_bits_vpu_vta = deqData_1_vpu_vta;
  assign io_deq_1_bits_vpu_vsew = deqData_1_vpu_vsew;
  assign io_deq_1_bits_vpu_vlmul = deqData_1_vpu_vlmul;
  assign io_deq_1_bits_vpu_vm = deqData_1_vpu_vm;
  assign io_deq_1_bits_vpu_vstart = deqData_1_vpu_vstart;
  assign io_deq_1_bits_vpu_fpu_isFoldTo1_2 = deqData_1_vpu_fpu_isFoldTo1_2;
  assign io_deq_1_bits_vpu_fpu_isFoldTo1_4 = deqData_1_vpu_fpu_isFoldTo1_4;
  assign io_deq_1_bits_vpu_fpu_isFoldTo1_8 = deqData_1_vpu_fpu_isFoldTo1_8;
  assign io_deq_1_bits_vpu_isExt = deqData_1_vpu_isExt;
  assign io_deq_1_bits_vpu_isNarrow = deqData_1_vpu_isNarrow;
  assign io_deq_1_bits_vpu_isDstMask = deqData_1_vpu_isDstMask;
  assign io_deq_1_bits_vpu_isOpMask = deqData_1_vpu_isOpMask;
  assign io_deq_1_bits_vpu_isDependOldvd = deqData_1_vpu_isDependOldvd;
  assign io_deq_1_bits_vpu_isWritePartVd = deqData_1_vpu_isWritePartVd;
  assign io_deq_1_bits_uopIdx = deqData_1_uopIdx;
  assign io_deq_1_bits_lastUop = deqData_1_lastUop;
  assign io_deq_1_bits_psrc_0 = deqData_1_psrc_0;
  assign io_deq_1_bits_psrc_1 = deqData_1_psrc_1;
  assign io_deq_1_bits_psrc_2 = deqData_1_psrc_2;
  assign io_deq_1_bits_psrc_3 = deqData_1_psrc_3;
  assign io_deq_1_bits_psrc_4 = deqData_1_psrc_4;
  assign io_deq_1_bits_pdest = deqData_1_pdest;
  assign io_deq_1_bits_robIdx_flag = deqData_1_robIdx_flag;
  assign io_deq_1_bits_robIdx_value = deqData_1_robIdx_value;
  assign io_deq_2_valid = io_deq_2_valid_0;
  assign io_deq_2_bits_srcType_0 = deqData_2_srcType_0;
  assign io_deq_2_bits_srcType_1 = deqData_2_srcType_1;
  assign io_deq_2_bits_srcType_2 = deqData_2_srcType_2;
  assign io_deq_2_bits_srcType_3 = deqData_2_srcType_3;
  assign io_deq_2_bits_srcType_4 = deqData_2_srcType_4;
  assign io_deq_2_bits_fuType = deqData_2_fuType;
  assign io_deq_2_bits_fuOpType = deqData_2_fuOpType;
  assign io_deq_2_bits_rfWen = deqData_2_rfWen;
  assign io_deq_2_bits_fpWen = deqData_2_fpWen;
  assign io_deq_2_bits_vecWen = deqData_2_vecWen;
  assign io_deq_2_bits_v0Wen = deqData_2_v0Wen;
  assign io_deq_2_bits_vlWen = deqData_2_vlWen;
  assign io_deq_2_bits_selImm = deqData_2_selImm;
  assign io_deq_2_bits_imm = deqData_2_imm;
  assign io_deq_2_bits_vpu_vma = deqData_2_vpu_vma;
  assign io_deq_2_bits_vpu_vta = deqData_2_vpu_vta;
  assign io_deq_2_bits_vpu_vsew = deqData_2_vpu_vsew;
  assign io_deq_2_bits_vpu_vlmul = deqData_2_vpu_vlmul;
  assign io_deq_2_bits_vpu_vm = deqData_2_vpu_vm;
  assign io_deq_2_bits_vpu_vstart = deqData_2_vpu_vstart;
  assign io_deq_2_bits_vpu_fpu_isFoldTo1_2 = deqData_2_vpu_fpu_isFoldTo1_2;
  assign io_deq_2_bits_vpu_fpu_isFoldTo1_4 = deqData_2_vpu_fpu_isFoldTo1_4;
  assign io_deq_2_bits_vpu_fpu_isFoldTo1_8 = deqData_2_vpu_fpu_isFoldTo1_8;
  assign io_deq_2_bits_vpu_isExt = deqData_2_vpu_isExt;
  assign io_deq_2_bits_vpu_isNarrow = deqData_2_vpu_isNarrow;
  assign io_deq_2_bits_vpu_isDstMask = deqData_2_vpu_isDstMask;
  assign io_deq_2_bits_vpu_isOpMask = deqData_2_vpu_isOpMask;
  assign io_deq_2_bits_vpu_isDependOldvd = deqData_2_vpu_isDependOldvd;
  assign io_deq_2_bits_vpu_isWritePartVd = deqData_2_vpu_isWritePartVd;
  assign io_deq_2_bits_uopIdx = deqData_2_uopIdx;
  assign io_deq_2_bits_lastUop = deqData_2_lastUop;
  assign io_deq_2_bits_psrc_0 = deqData_2_psrc_0;
  assign io_deq_2_bits_psrc_1 = deqData_2_psrc_1;
  assign io_deq_2_bits_psrc_2 = deqData_2_psrc_2;
  assign io_deq_2_bits_psrc_3 = deqData_2_psrc_3;
  assign io_deq_2_bits_psrc_4 = deqData_2_psrc_4;
  assign io_deq_2_bits_pdest = deqData_2_pdest;
  assign io_deq_2_bits_robIdx_flag = deqData_2_robIdx_flag;
  assign io_deq_2_bits_robIdx_value = deqData_2_robIdx_value;
  assign io_deq_3_valid = io_deq_3_valid_0;
  assign io_deq_3_bits_srcType_0 = deqData_3_srcType_0;
  assign io_deq_3_bits_srcType_1 = deqData_3_srcType_1;
  assign io_deq_3_bits_srcType_2 = deqData_3_srcType_2;
  assign io_deq_3_bits_srcType_3 = deqData_3_srcType_3;
  assign io_deq_3_bits_srcType_4 = deqData_3_srcType_4;
  assign io_deq_3_bits_fuType = deqData_3_fuType;
  assign io_deq_3_bits_fuOpType = deqData_3_fuOpType;
  assign io_deq_3_bits_rfWen = deqData_3_rfWen;
  assign io_deq_3_bits_fpWen = deqData_3_fpWen;
  assign io_deq_3_bits_vecWen = deqData_3_vecWen;
  assign io_deq_3_bits_v0Wen = deqData_3_v0Wen;
  assign io_deq_3_bits_vlWen = deqData_3_vlWen;
  assign io_deq_3_bits_selImm = deqData_3_selImm;
  assign io_deq_3_bits_imm = deqData_3_imm;
  assign io_deq_3_bits_vpu_vma = deqData_3_vpu_vma;
  assign io_deq_3_bits_vpu_vta = deqData_3_vpu_vta;
  assign io_deq_3_bits_vpu_vsew = deqData_3_vpu_vsew;
  assign io_deq_3_bits_vpu_vlmul = deqData_3_vpu_vlmul;
  assign io_deq_3_bits_vpu_vm = deqData_3_vpu_vm;
  assign io_deq_3_bits_vpu_vstart = deqData_3_vpu_vstart;
  assign io_deq_3_bits_vpu_fpu_isFoldTo1_2 = deqData_3_vpu_fpu_isFoldTo1_2;
  assign io_deq_3_bits_vpu_fpu_isFoldTo1_4 = deqData_3_vpu_fpu_isFoldTo1_4;
  assign io_deq_3_bits_vpu_fpu_isFoldTo1_8 = deqData_3_vpu_fpu_isFoldTo1_8;
  assign io_deq_3_bits_vpu_isExt = deqData_3_vpu_isExt;
  assign io_deq_3_bits_vpu_isNarrow = deqData_3_vpu_isNarrow;
  assign io_deq_3_bits_vpu_isDstMask = deqData_3_vpu_isDstMask;
  assign io_deq_3_bits_vpu_isOpMask = deqData_3_vpu_isOpMask;
  assign io_deq_3_bits_vpu_isDependOldvd = deqData_3_vpu_isDependOldvd;
  assign io_deq_3_bits_vpu_isWritePartVd = deqData_3_vpu_isWritePartVd;
  assign io_deq_3_bits_uopIdx = deqData_3_uopIdx;
  assign io_deq_3_bits_lastUop = deqData_3_lastUop;
  assign io_deq_3_bits_psrc_0 = deqData_3_psrc_0;
  assign io_deq_3_bits_psrc_1 = deqData_3_psrc_1;
  assign io_deq_3_bits_psrc_2 = deqData_3_psrc_2;
  assign io_deq_3_bits_psrc_3 = deqData_3_psrc_3;
  assign io_deq_3_bits_psrc_4 = deqData_3_psrc_4;
  assign io_deq_3_bits_pdest = deqData_3_pdest;
  assign io_deq_3_bits_robIdx_flag = deqData_3_robIdx_flag;
  assign io_deq_3_bits_robIdx_value = deqData_3_robIdx_value;
  assign io_deq_4_valid = io_deq_4_valid_0;
  assign io_deq_4_bits_srcType_0 = deqData_4_srcType_0;
  assign io_deq_4_bits_srcType_1 = deqData_4_srcType_1;
  assign io_deq_4_bits_srcType_2 = deqData_4_srcType_2;
  assign io_deq_4_bits_srcType_3 = deqData_4_srcType_3;
  assign io_deq_4_bits_srcType_4 = deqData_4_srcType_4;
  assign io_deq_4_bits_fuType = deqData_4_fuType;
  assign io_deq_4_bits_fuOpType = deqData_4_fuOpType;
  assign io_deq_4_bits_rfWen = deqData_4_rfWen;
  assign io_deq_4_bits_fpWen = deqData_4_fpWen;
  assign io_deq_4_bits_vecWen = deqData_4_vecWen;
  assign io_deq_4_bits_v0Wen = deqData_4_v0Wen;
  assign io_deq_4_bits_vlWen = deqData_4_vlWen;
  assign io_deq_4_bits_selImm = deqData_4_selImm;
  assign io_deq_4_bits_imm = deqData_4_imm;
  assign io_deq_4_bits_vpu_vma = deqData_4_vpu_vma;
  assign io_deq_4_bits_vpu_vta = deqData_4_vpu_vta;
  assign io_deq_4_bits_vpu_vsew = deqData_4_vpu_vsew;
  assign io_deq_4_bits_vpu_vlmul = deqData_4_vpu_vlmul;
  assign io_deq_4_bits_vpu_vm = deqData_4_vpu_vm;
  assign io_deq_4_bits_vpu_vstart = deqData_4_vpu_vstart;
  assign io_deq_4_bits_vpu_fpu_isFoldTo1_2 = deqData_4_vpu_fpu_isFoldTo1_2;
  assign io_deq_4_bits_vpu_fpu_isFoldTo1_4 = deqData_4_vpu_fpu_isFoldTo1_4;
  assign io_deq_4_bits_vpu_fpu_isFoldTo1_8 = deqData_4_vpu_fpu_isFoldTo1_8;
  assign io_deq_4_bits_vpu_isExt = deqData_4_vpu_isExt;
  assign io_deq_4_bits_vpu_isNarrow = deqData_4_vpu_isNarrow;
  assign io_deq_4_bits_vpu_isDstMask = deqData_4_vpu_isDstMask;
  assign io_deq_4_bits_vpu_isOpMask = deqData_4_vpu_isOpMask;
  assign io_deq_4_bits_vpu_isDependOldvd = deqData_4_vpu_isDependOldvd;
  assign io_deq_4_bits_vpu_isWritePartVd = deqData_4_vpu_isWritePartVd;
  assign io_deq_4_bits_uopIdx = deqData_4_uopIdx;
  assign io_deq_4_bits_lastUop = deqData_4_lastUop;
  assign io_deq_4_bits_psrc_0 = deqData_4_psrc_0;
  assign io_deq_4_bits_psrc_1 = deqData_4_psrc_1;
  assign io_deq_4_bits_psrc_2 = deqData_4_psrc_2;
  assign io_deq_4_bits_psrc_3 = deqData_4_psrc_3;
  assign io_deq_4_bits_psrc_4 = deqData_4_psrc_4;
  assign io_deq_4_bits_pdest = deqData_4_pdest;
  assign io_deq_4_bits_robIdx_flag = deqData_4_robIdx_flag;
  assign io_deq_4_bits_robIdx_value = deqData_4_robIdx_value;
  assign io_deq_5_valid = io_deq_5_valid_0;
  assign io_deq_5_bits_srcType_0 = deqData_5_srcType_0;
  assign io_deq_5_bits_srcType_1 = deqData_5_srcType_1;
  assign io_deq_5_bits_srcType_2 = deqData_5_srcType_2;
  assign io_deq_5_bits_srcType_3 = deqData_5_srcType_3;
  assign io_deq_5_bits_srcType_4 = deqData_5_srcType_4;
  assign io_deq_5_bits_fuType = deqData_5_fuType;
  assign io_deq_5_bits_fuOpType = deqData_5_fuOpType;
  assign io_deq_5_bits_rfWen = deqData_5_rfWen;
  assign io_deq_5_bits_fpWen = deqData_5_fpWen;
  assign io_deq_5_bits_vecWen = deqData_5_vecWen;
  assign io_deq_5_bits_v0Wen = deqData_5_v0Wen;
  assign io_deq_5_bits_vlWen = deqData_5_vlWen;
  assign io_deq_5_bits_selImm = deqData_5_selImm;
  assign io_deq_5_bits_imm = deqData_5_imm;
  assign io_deq_5_bits_vpu_vma = deqData_5_vpu_vma;
  assign io_deq_5_bits_vpu_vta = deqData_5_vpu_vta;
  assign io_deq_5_bits_vpu_vsew = deqData_5_vpu_vsew;
  assign io_deq_5_bits_vpu_vlmul = deqData_5_vpu_vlmul;
  assign io_deq_5_bits_vpu_vm = deqData_5_vpu_vm;
  assign io_deq_5_bits_vpu_vstart = deqData_5_vpu_vstart;
  assign io_deq_5_bits_vpu_fpu_isFoldTo1_2 = deqData_5_vpu_fpu_isFoldTo1_2;
  assign io_deq_5_bits_vpu_fpu_isFoldTo1_4 = deqData_5_vpu_fpu_isFoldTo1_4;
  assign io_deq_5_bits_vpu_fpu_isFoldTo1_8 = deqData_5_vpu_fpu_isFoldTo1_8;
  assign io_deq_5_bits_vpu_isExt = deqData_5_vpu_isExt;
  assign io_deq_5_bits_vpu_isNarrow = deqData_5_vpu_isNarrow;
  assign io_deq_5_bits_vpu_isDstMask = deqData_5_vpu_isDstMask;
  assign io_deq_5_bits_vpu_isOpMask = deqData_5_vpu_isOpMask;
  assign io_deq_5_bits_vpu_isDependOldvd = deqData_5_vpu_isDependOldvd;
  assign io_deq_5_bits_vpu_isWritePartVd = deqData_5_vpu_isWritePartVd;
  assign io_deq_5_bits_uopIdx = deqData_5_uopIdx;
  assign io_deq_5_bits_lastUop = deqData_5_lastUop;
  assign io_deq_5_bits_psrc_0 = deqData_5_psrc_0;
  assign io_deq_5_bits_psrc_1 = deqData_5_psrc_1;
  assign io_deq_5_bits_psrc_2 = deqData_5_psrc_2;
  assign io_deq_5_bits_psrc_3 = deqData_5_psrc_3;
  assign io_deq_5_bits_psrc_4 = deqData_5_psrc_4;
  assign io_deq_5_bits_pdest = deqData_5_pdest;
  assign io_deq_5_bits_robIdx_flag = deqData_5_robIdx_flag;
  assign io_deq_5_bits_robIdx_value = deqData_5_robIdx_value;
  assign io_perf_0_value = {3'h0, io_perf_0_value_REG_1};
  assign io_perf_1_value = {3'h0, io_perf_1_value_REG_1};
  assign io_perf_2_value = {3'h0, io_perf_2_value_REG_1};
  assign io_perf_3_value = {5'h0, io_perf_3_value_REG_1};
  assign io_perf_4_value = {5'h0, io_perf_4_value_REG_1};
  assign io_perf_5_value = {5'h0, io_perf_5_value_REG_1};
  assign io_perf_6_value = {5'h0, io_perf_6_value_REG_1};
  assign io_perf_7_value = {5'h0, io_perf_7_value_REG_1};
endmodule

