Příklady podmínek v jazyce VHDL, 
podmínky v paralelním i sekvenčním prostředí, jednoduchá ukázka, rozdíly použití. 

Podmínka pro detekci vzestupné a sestupné hrany signálu v jazyce VHDL. 

Simulace v jazyce VHDL, způsoby a typy simulací. Rozdíl mezi signálem a proměnnou v jazyce VHDL.

Podmínky v paralelním prostředí:
- With-select - multiplexer
- Podobná switch(neco) v cčku (Vybíráme výstup podle vstupu)
```vhdl 
architecture Concurrent of mux is 
begin 
with sel select 
x <= a when "00", 
	 b when "01", 
	 c when "10", 
	 d when "11", 
	 'X' when others;
end Concurrent;
``` 
- When-else - multiplexor
- V každém kroku různá podmínka (místo sel="00" může být sel > 0 ...)
```vhdl 
architecture Concurrent of mux is 
begin 
x <= a when sel="00" else 
	 b when sel="01" else 
	 c when sel="10" else 
	 d when sel="11" else 
	 'X';
end Concurrent;
``` 

Podmínky v sekvenčním prostředí:
- if, case
- Lze vnořovat podmínky if ... then if  ....
```vhdl 
architecture Sequential of mux is 
begin 
process(a,b,c,d,sel)
begin
if sel="00" then 
	x<=a; 
elsif sel="01"
	then x<=b; 
elsif sel="10" then 
	x<=c; 
elsif sel="11" 
	then x<=d; 
else x<='X'; 
end if; 
end process;
end Sequential;
``` 

Podmínka pro detekci vzestupné a sestupné hrany signálu v jazyce VHDL:
![[Pasted image 20241215161358.png]]

# Simulace v jazyce VHDL

### Typy simulací
1. **Behaviorální (RTL) simulace**:
   - Testování ideálního chování obvodu bez vlivu fyzického HW.
   - Příklad buzení signálů pomocí testbench:
     ```vhdl
     stim_proc: process
     begin
       wait for 100 ns;
       D <= '0';
       wait for 20 ns;
       D <= '1';
       wait for 20 ns;
       D <= '0';
       wait;
     end process;
     ```

2. **Post-route simulace**:
   - Testování reálného obvodu po mapování do FPGA.
   - Zohledňuje časová zpoždění a další fyzické parametry.

### Postup simulace
- Vytvoření testbench modulu.
- Definice buzení vstupních signálů.
- Pozorování výstupů během simulace.
- Použití simulátorů, např. ModelSim, iSIM.

### Příklad hodinového signálu v testbench
```vhdl
process
  constant Clock_period: time := 10 ns;
begin
  Clock <= '0';
  wait for Clock_period / 2;
  Clock <= '1';
  wait for Clock_period / 2;
end process;
```

## Rozdíl mezi signálem a proměnnou ve VHDL

### Signál
- Používá se pro komunikaci mezi procesy.
- Změny hodnot mají zpoždění (tzv. delta time).
- Příklad:
  ```vhdl
  signal s_a, s_b : std_logic;
  process(clock)
  begin
    if rising_edge(clock) then
      s_a <= '1';
      s_b <= s_a;
    end if;
  end process;
  ```

### Proměnná
- Lokální pro konkrétní proces.
- Změny hodnot jsou okamžité.
- Příklad:
  ```vhdl
  process(clock)
    variable v_a, v_b : std_logic;
  begin
    if rising_edge(clock) then
      v_a := '1';
      v_b := v_a;
    end if;
  end process;
  ```

### Rozdíly
| **Vlastnost**       | **Signál**                       | **Proměnná**                  |
|---------------------|----------------------------------|-------------------------------|
| Aktualizace hodnoty | Po delta time (zpoždění)        | Okamžitá                      |
| Viditelnost         | Mezi procesy                    | Lokální pro proces            |
| Použití             | Pro komunikaci mezi procesy     | Pro dočasné hodnoty v procesu |

### Pozor
- Použití signálu nebo proměnné ovlivňuje výslednou funkčnost obvodu.
- Například výsledky výpočtů mohou být různé kvůli zpoždění při aktualizaci signálu.

