TimeQuest Timing Analyzer report for Thesis_Project
Tue Dec 10 18:41:46 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1100mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1100mV 85C Model Setup Summary
  8. Slow 1100mV 85C Model Hold Summary
  9. Slow 1100mV 85C Model Recovery Summary
 10. Slow 1100mV 85C Model Removal Summary
 11. Slow 1100mV 85C Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. MTBF Summary
 19. Synchronizer Summary
 20. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 21. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 22. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 23. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 24. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 25. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 26. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
 27. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
 28. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
 29. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
 30. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
 31. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
 32. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
 33. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
 34. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
 35. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
 36. Slow 1100mV 0C Model Fmax Summary
 37. Slow 1100mV 0C Model Setup Summary
 38. Slow 1100mV 0C Model Hold Summary
 39. Slow 1100mV 0C Model Recovery Summary
 40. Slow 1100mV 0C Model Removal Summary
 41. Slow 1100mV 0C Model Minimum Pulse Width Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. MTBF Summary
 49. Synchronizer Summary
 50. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 51. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 52. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 53. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 54. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 55. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 56. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
 57. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
 58. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
 59. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
 60. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
 61. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
 62. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
 63. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
 64. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
 65. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
 66. Fast 1100mV 85C Model Setup Summary
 67. Fast 1100mV 85C Model Hold Summary
 68. Fast 1100mV 85C Model Recovery Summary
 69. Fast 1100mV 85C Model Removal Summary
 70. Fast 1100mV 85C Model Minimum Pulse Width Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Propagation Delay
 76. Minimum Propagation Delay
 77. MTBF Summary
 78. Synchronizer Summary
 79. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 80. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 81. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 82. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 83. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 84. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 85. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
 86. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
 87. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
 88. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
 89. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
 90. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
 91. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
 92. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
 93. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
 94. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
 95. Fast 1100mV 0C Model Setup Summary
 96. Fast 1100mV 0C Model Hold Summary
 97. Fast 1100mV 0C Model Recovery Summary
 98. Fast 1100mV 0C Model Removal Summary
 99. Fast 1100mV 0C Model Minimum Pulse Width Summary
100. Setup Times
101. Hold Times
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Propagation Delay
105. Minimum Propagation Delay
106. MTBF Summary
107. Synchronizer Summary
108. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
109. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
110. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
111. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
112. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
113. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
114. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
115. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
116. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
117. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
118. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
119. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
120. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
121. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
122. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
123. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
124. Multicorner Timing Analysis Summary
125. Setup Times
126. Hold Times
127. Clock to Output Times
128. Minimum Clock to Output Times
129. Progagation Delay
130. Minimum Progagation Delay
131. Board Trace Model Assignments
132. Input Transition Times
133. Signal Integrity Metrics (Slow 1100mv 0c Model)
134. Signal Integrity Metrics (Slow 1100mv 85c Model)
135. Signal Integrity Metrics (Fast 1100mv 0c Model)
136. Signal Integrity Metrics (Fast 1100mv 85c Model)
137. Setup Transfers
138. Hold Transfers
139. Recovery Transfers
140. Removal Transfers
141. Report TCCS
142. Report RSKM
143. Unconstrained Paths
144. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Thesis_Project                                                    ;
; Device Family      ; Cyclone V                                                         ;
; Device Name        ; 5CSXFC6D6F31C6                                                    ;
; Timing Models      ; Preliminary                                                       ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 32     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------------------------------------------+
; Clock Name                                                                                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------------------------------------------+
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg }                                                    ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out } ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT }                          ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 }                                         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE }                                              ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag }                         ;
; HCLK                                                                                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { HCLK }                                                                                                        ;
; HRESETn                                                                                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { HRESETn }                                                                                                     ;
; stop_bit_twice                                                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { stop_bit_twice }                                                                                              ;
; UARTCLK                                                                                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UARTCLK }                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary                                                                                                                ;
+------------+-----------------+-------------------------------------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                                  ; Note ;
+------------+-----------------+-------------------------------------------------------------------------------------------------------------+------+
; 241.6 MHz  ; 241.6 MHz       ; HCLK                                                                                                        ;      ;
; 242.37 MHz ; 242.37 MHz      ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;      ;
; 267.45 MHz ; 267.45 MHz      ; UARTCLK                                                                                                     ;      ;
; 310.46 MHz ; 310.46 MHz      ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;      ;
+------------+-----------------+-------------------------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Setup Summary                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -9.308 ; -37.251       ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; -7.231 ; -85.260       ;
; HCLK                                                                                                        ; -6.715 ; -2723.143     ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; -6.579 ; -6.579        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -6.033 ; -56.527       ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; -4.092 ; -30.382       ;
; HRESETn                                                                                                     ; -3.817 ; -7.399        ;
; UARTCLK                                                                                                     ; -2.739 ; -645.056      ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -2.221 ; -29.045       ;
; stop_bit_twice                                                                                              ; -1.336 ; -2.163        ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Hold Summary                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; UARTCLK                                                                                                     ; -5.257 ; -603.063      ;
; HCLK                                                                                                        ; -2.547 ; -331.666      ;
; stop_bit_twice                                                                                              ; -1.924 ; -14.404       ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0.066  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 0.352  ; 0.000         ;
; HRESETn                                                                                                     ; 2.055  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 2.897  ; 0.000         ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; 3.016  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; 5.146  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.903  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Recovery Summary                                                                                               ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.754 ; -10.507       ;
; HCLK                                                                                                        ; 0.066  ; 0.000         ;
; UARTCLK                                                                                                     ; 2.878  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Removal Summary                                                                                                ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; UARTCLK                                                                                                     ; -3.509 ; -1249.752     ;
; HCLK                                                                                                        ; -0.859 ; -162.136      ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 0.277  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary                                                                                    ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; stop_bit_twice                                                                                              ; -0.711 ; -3.859        ;
; HCLK                                                                                                        ; -0.394 ; -267.373      ;
; UARTCLK                                                                                                     ; -0.394 ; -257.672      ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.394 ; -9.730        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0.079  ; 0.000         ;
; HRESETn                                                                                                     ; 0.197  ; 0.000         ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; 0.304  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 0.305  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 0.331  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; 0.381  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                                                                        ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port               ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; uart_mode_clk_sel       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 3.974  ; 4.768  ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; stop_bit_twice          ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 4.932  ; 5.421  ; Fall       ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ;
; number_data_receive[*]  ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 4.319  ; 5.032  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[0] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 2.931  ; 3.528  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[1] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 3.237  ; 3.578  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[2] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 2.516  ; 2.959  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[3] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 4.319  ; 5.032  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
; HBURST[*]               ; HCLK                                                                                                        ; 4.612  ; 5.110  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[0]              ; HCLK                                                                                                        ; 3.011  ; 3.434  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[1]              ; HCLK                                                                                                        ; 2.228  ; 2.586  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[2]              ; HCLK                                                                                                        ; 4.612  ; 5.110  ; Rise       ; HCLK                                                                                                        ;
; HREADYin                ; HCLK                                                                                                        ; 4.285  ; 5.064  ; Rise       ; HCLK                                                                                                        ;
; HRESETn                 ; HCLK                                                                                                        ; 2.066  ; 2.581  ; Rise       ; HCLK                                                                                                        ;
; HSELABPif               ; HCLK                                                                                                        ; 2.104  ; 3.000  ; Rise       ; HCLK                                                                                                        ;
; HTRANS[*]               ; HCLK                                                                                                        ; 4.241  ; 4.965  ; Rise       ; HCLK                                                                                                        ;
;  HTRANS[1]              ; HCLK                                                                                                        ; 4.241  ; 4.965  ; Rise       ; HCLK                                                                                                        ;
; HWDATA[*]               ; HCLK                                                                                                        ; 2.319  ; 2.694  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[0]              ; HCLK                                                                                                        ; 2.319  ; 2.694  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[1]              ; HCLK                                                                                                        ; 1.973  ; 2.181  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[2]              ; HCLK                                                                                                        ; 0.421  ; 0.965  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[3]              ; HCLK                                                                                                        ; 2.143  ; 2.394  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[4]              ; HCLK                                                                                                        ; -0.140 ; 0.188  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[5]              ; HCLK                                                                                                        ; 0.581  ; 1.134  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[6]              ; HCLK                                                                                                        ; -0.022 ; 0.525  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[7]              ; HCLK                                                                                                        ; 0.155  ; 0.372  ; Rise       ; HCLK                                                                                                        ;
; HWRITE                  ; HCLK                                                                                                        ; 1.538  ; 2.268  ; Rise       ; HCLK                                                                                                        ;
; fifo_en[*]              ; HCLK                                                                                                        ; 2.673  ; 3.656  ; Rise       ; HCLK                                                                                                        ;
;  fifo_en[0]             ; HCLK                                                                                                        ; 2.673  ; 3.656  ; Rise       ; HCLK                                                                                                        ;
; stop_bit_twice          ; HCLK                                                                                                        ; 0.661  ; 0.981  ; Rise       ; HCLK                                                                                                        ;
; UART_RXD                ; UARTCLK                                                                                                     ; -2.114 ; -1.553 ; Rise       ; UARTCLK                                                                                                     ;
; fifo_en[*]              ; UARTCLK                                                                                                     ; 1.534  ; 2.087  ; Rise       ; UARTCLK                                                                                                     ;
;  fifo_en[1]             ; UARTCLK                                                                                                     ; 1.534  ; 2.087  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_receive[*]  ; UARTCLK                                                                                                     ; 1.898  ; 2.547  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[0] ; UARTCLK                                                                                                     ; 0.167  ; 0.739  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[1] ; UARTCLK                                                                                                     ; 0.354  ; 0.694  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[2] ; UARTCLK                                                                                                     ; -0.025 ; 0.427  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[3] ; UARTCLK                                                                                                     ; 1.898  ; 2.547  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_trans[*]    ; UARTCLK                                                                                                     ; -0.959 ; -0.475 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[0]   ; UARTCLK                                                                                                     ; -0.959 ; -0.475 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[1]   ; UARTCLK                                                                                                     ; -1.811 ; -1.404 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[2]   ; UARTCLK                                                                                                     ; -1.454 ; -1.044 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[3]   ; UARTCLK                                                                                                     ; -1.367 ; -0.827 ; Rise       ; UARTCLK                                                                                                     ;
; parity_bit_mode         ; UARTCLK                                                                                                     ; 0.616  ; 1.252  ; Rise       ; UARTCLK                                                                                                     ;
; stop_bit_twice          ; UARTCLK                                                                                                     ; 0.139  ; 0.620  ; Rise       ; UARTCLK                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port               ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; uart_mode_clk_sel       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -1.898 ; -2.589 ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; stop_bit_twice          ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -2.615 ; -2.937 ; Fall       ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ;
; number_data_receive[*]  ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.409 ; -0.787 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[0] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.614 ; -1.035 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[1] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -1.098 ; -1.366 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[2] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.409 ; -0.787 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[3] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -1.992 ; -2.655 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
; HBURST[*]               ; HCLK                                                                                                        ; 0.146  ; -0.099 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[0]              ; HCLK                                                                                                        ; 0.053  ; -0.099 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[1]              ; HCLK                                                                                                        ; 0.146  ; -0.258 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[2]              ; HCLK                                                                                                        ; -0.040 ; -0.270 ; Rise       ; HCLK                                                                                                        ;
; HREADYin                ; HCLK                                                                                                        ; -1.461 ; -2.032 ; Rise       ; HCLK                                                                                                        ;
; HRESETn                 ; HCLK                                                                                                        ; -0.944 ; -1.159 ; Rise       ; HCLK                                                                                                        ;
; HSELABPif               ; HCLK                                                                                                        ; -0.814 ; -1.468 ; Rise       ; HCLK                                                                                                        ;
; HTRANS[*]               ; HCLK                                                                                                        ; -1.451 ; -1.994 ; Rise       ; HCLK                                                                                                        ;
;  HTRANS[1]              ; HCLK                                                                                                        ; -1.451 ; -1.994 ; Rise       ; HCLK                                                                                                        ;
; HWDATA[*]               ; HCLK                                                                                                        ; 0.858  ; 0.572  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[0]              ; HCLK                                                                                                        ; -0.066 ; -0.353 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[1]              ; HCLK                                                                                                        ; 0.219  ; 0.040  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[2]              ; HCLK                                                                                                        ; 0.374  ; -0.055 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[3]              ; HCLK                                                                                                        ; 0.055  ; -0.167 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[4]              ; HCLK                                                                                                        ; 0.858  ; 0.572  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[5]              ; HCLK                                                                                                        ; 0.248  ; -0.192 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[6]              ; HCLK                                                                                                        ; 0.796  ; 0.369  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[7]              ; HCLK                                                                                                        ; 0.604  ; 0.417  ; Rise       ; HCLK                                                                                                        ;
; HWRITE                  ; HCLK                                                                                                        ; 0.166  ; -0.247 ; Rise       ; HCLK                                                                                                        ;
; fifo_en[*]              ; HCLK                                                                                                        ; 0.744  ; 0.350  ; Rise       ; HCLK                                                                                                        ;
;  fifo_en[0]             ; HCLK                                                                                                        ; 0.744  ; 0.350  ; Rise       ; HCLK                                                                                                        ;
; stop_bit_twice          ; HCLK                                                                                                        ; 0.437  ; 0.122  ; Rise       ; HCLK                                                                                                        ;
; UART_RXD                ; UARTCLK                                                                                                     ; 3.883  ; 3.408  ; Rise       ; UARTCLK                                                                                                     ;
; fifo_en[*]              ; UARTCLK                                                                                                     ; 2.968  ; 2.725  ; Rise       ; UARTCLK                                                                                                     ;
;  fifo_en[1]             ; UARTCLK                                                                                                     ; 2.968  ; 2.725  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_receive[*]  ; UARTCLK                                                                                                     ; 3.247  ; 2.865  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[0] ; UARTCLK                                                                                                     ; 2.850  ; 2.453  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[1] ; UARTCLK                                                                                                     ; 2.347  ; 2.068  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[2] ; UARTCLK                                                                                                     ; 3.247  ; 2.865  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[3] ; UARTCLK                                                                                                     ; 1.314  ; 0.743  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_trans[*]    ; UARTCLK                                                                                                     ; 4.132  ; 3.842  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[0]   ; UARTCLK                                                                                                     ; 3.874  ; 3.663  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[1]   ; UARTCLK                                                                                                     ; 4.132  ; 3.842  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[2]   ; UARTCLK                                                                                                     ; 4.015  ; 3.711  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[3]   ; UARTCLK                                                                                                     ; 3.802  ; 3.413  ; Rise       ; UARTCLK                                                                                                     ;
; parity_bit_mode         ; UARTCLK                                                                                                     ; 4.235  ; 3.911  ; Rise       ; UARTCLK                                                                                                     ;
; stop_bit_twice          ; UARTCLK                                                                                                     ; 2.811  ; 2.623  ; Rise       ; UARTCLK                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                          ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port           ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; baud_tick           ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 10.398 ; 10.342 ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; data_trans[*]       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 9.110  ; 9.996  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[0]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.222  ; 8.794  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[1]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.146  ; 8.728  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[2]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.258  ; 9.170  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[3]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.053  ; 8.903  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[4]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.765  ; 7.655  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[5]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.451  ; 9.526  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[6]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.866  ; 8.507  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[7]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.032  ; 7.923  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[8]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.551  ; 9.592  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[9]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.709  ; 9.415  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[10]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 9.110  ; 9.996  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[11]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.041  ; 8.855  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
; HADDR[*]            ; HCLK                                                                                                        ; 10.484 ; 11.293 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[0]           ; HCLK                                                                                                        ; 8.765  ; 8.963  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[1]           ; HCLK                                                                                                        ; 8.739  ; 9.115  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[2]           ; HCLK                                                                                                        ; 9.492  ; 9.687  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[3]           ; HCLK                                                                                                        ; 9.585  ; 9.920  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[4]           ; HCLK                                                                                                        ; 9.447  ; 9.706  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[5]           ; HCLK                                                                                                        ; 9.504  ; 9.785  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[6]           ; HCLK                                                                                                        ; 9.603  ; 9.982  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[7]           ; HCLK                                                                                                        ; 9.828  ; 10.280 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[8]           ; HCLK                                                                                                        ; 9.787  ; 10.094 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[9]           ; HCLK                                                                                                        ; 9.365  ; 9.490  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[10]          ; HCLK                                                                                                        ; 8.961  ; 8.417  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[11]          ; HCLK                                                                                                        ; 10.158 ; 11.293 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[12]          ; HCLK                                                                                                        ; 9.988  ; 10.193 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[13]          ; HCLK                                                                                                        ; 10.316 ; 10.744 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[14]          ; HCLK                                                                                                        ; 9.880  ; 10.336 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[15]          ; HCLK                                                                                                        ; 9.831  ; 10.202 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[16]          ; HCLK                                                                                                        ; 8.734  ; 9.457  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[17]          ; HCLK                                                                                                        ; 9.419  ; 9.626  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[18]          ; HCLK                                                                                                        ; 9.309  ; 9.392  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[19]          ; HCLK                                                                                                        ; 10.019 ; 10.424 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[20]          ; HCLK                                                                                                        ; 8.646  ; 9.356  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[21]          ; HCLK                                                                                                        ; 9.856  ; 10.345 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[22]          ; HCLK                                                                                                        ; 8.403  ; 8.850  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[23]          ; HCLK                                                                                                        ; 9.486  ; 9.746  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[24]          ; HCLK                                                                                                        ; 10.042 ; 10.409 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[25]          ; HCLK                                                                                                        ; 10.198 ; 10.777 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[26]          ; HCLK                                                                                                        ; 10.472 ; 11.149 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[27]          ; HCLK                                                                                                        ; 10.418 ; 10.764 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[28]          ; HCLK                                                                                                        ; 10.311 ; 10.925 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[29]          ; HCLK                                                                                                        ; 9.664  ; 9.803  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[30]          ; HCLK                                                                                                        ; 8.371  ; 8.519  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[31]          ; HCLK                                                                                                        ; 10.484 ; 9.988  ; Rise       ; HCLK                                                                                                        ;
; HRDATA[*]           ; HCLK                                                                                                        ; 9.885  ; 10.202 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[0]          ; HCLK                                                                                                        ; 9.885  ; 10.202 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[1]          ; HCLK                                                                                                        ; 9.172  ; 9.954  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[2]          ; HCLK                                                                                                        ; 9.286  ; 10.174 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[3]          ; HCLK                                                                                                        ; 9.569  ; 9.835  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[4]          ; HCLK                                                                                                        ; 9.867  ; 10.089 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[5]          ; HCLK                                                                                                        ; 9.316  ; 9.957  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[6]          ; HCLK                                                                                                        ; 8.655  ; 8.903  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[7]          ; HCLK                                                                                                        ; 8.330  ; 8.655  ; Rise       ; HCLK                                                                                                        ;
; HREADYout           ; HCLK                                                                                                        ; 9.085  ; 9.480  ; Rise       ; HCLK                                                                                                        ;
; HRESP[*]            ; HCLK                                                                                                        ; 9.564  ; 9.865  ; Rise       ; HCLK                                                                                                        ;
;  HRESP[0]           ; HCLK                                                                                                        ; 9.564  ; 9.865  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HCLK                                                                                                        ; 10.073 ; 10.600 ; Rise       ; HCLK                                                                                                        ;
;  UART_ERROR_FLAG[7] ; HCLK                                                                                                        ; 10.073 ; 10.600 ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HRESETn                                                                                                     ; 10.469 ; 10.677 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[0] ; HRESETn                                                                                                     ; 10.071 ; 10.389 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[1] ; HRESETn                                                                                                     ; 10.469 ; 10.677 ; Rise       ; HRESETn                                                                                                     ;
; UART_ERROR_FLAG[*]  ; UARTCLK                                                                                                     ; 12.162 ; 12.502 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[4] ; UARTCLK                                                                                                     ; 12.162 ; 12.502 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[5] ; UARTCLK                                                                                                     ; 12.074 ; 12.384 ; Rise       ; UARTCLK                                                                                                     ;
; UART_TXD            ; UARTCLK                                                                                                     ; 17.771 ; 18.053 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 9.806  ; 10.021 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 9.806  ; 10.021 ; Fall       ; UARTCLK                                                                                                     ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                  ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port           ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; baud_tick           ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 9.384  ; 9.325  ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; data_trans[*]       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.154  ; 6.689  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[0]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.480  ; 6.875  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[1]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.493  ; 6.912  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[2]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.557  ; 7.201  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[3]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.355  ; 7.003  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[4]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.154  ; 6.806  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[5]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.692  ; 8.532  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[6]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.239  ; 6.689  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[7]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.364  ; 7.037  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[8]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.768  ; 7.507  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[9]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.983  ; 7.472  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[10]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.345  ; 7.995  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[11]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.357  ; 6.949  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
; HADDR[*]            ; HCLK                                                                                                        ; 7.821  ; 7.894  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[0]           ; HCLK                                                                                                        ; 8.249  ; 8.406  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[1]           ; HCLK                                                                                                        ; 8.220  ; 8.523  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[2]           ; HCLK                                                                                                        ; 7.978  ; 8.137  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[3]           ; HCLK                                                                                                        ; 8.040  ; 8.285  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[4]           ; HCLK                                                                                                        ; 7.939  ; 8.141  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[5]           ; HCLK                                                                                                        ; 7.987  ; 8.205  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[6]           ; HCLK                                                                                                        ; 8.048  ; 8.328  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[7]           ; HCLK                                                                                                        ; 8.246  ; 8.558  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[8]           ; HCLK                                                                                                        ; 8.245  ; 8.469  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[9]           ; HCLK                                                                                                        ; 7.878  ; 7.984  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[10]          ; HCLK                                                                                                        ; 8.294  ; 7.894  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[11]          ; HCLK                                                                                                        ; 9.341  ; 10.046 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[12]          ; HCLK                                                                                                        ; 8.387  ; 8.513  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[13]          ; HCLK                                                                                                        ; 8.694  ; 8.984  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[14]          ; HCLK                                                                                                        ; 8.272  ; 8.571  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[15]          ; HCLK                                                                                                        ; 8.259  ; 8.526  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[16]          ; HCLK                                                                                                        ; 8.136  ; 8.628  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[17]          ; HCLK                                                                                                        ; 7.906  ; 8.078  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[18]          ; HCLK                                                                                                        ; 7.821  ; 7.896  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[19]          ; HCLK                                                                                                        ; 8.434  ; 8.721  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[20]          ; HCLK                                                                                                        ; 8.058  ; 8.545  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[21]          ; HCLK                                                                                                        ; 8.269  ; 8.613  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[22]          ; HCLK                                                                                                        ; 7.866  ; 8.188  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[23]          ; HCLK                                                                                                        ; 7.963  ; 8.155  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[24]          ; HCLK                                                                                                        ; 8.447  ; 8.686  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[25]          ; HCLK                                                                                                        ; 8.558  ; 8.940  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[26]          ; HCLK                                                                                                        ; 8.769  ; 9.188  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[27]          ; HCLK                                                                                                        ; 8.803  ; 9.053  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[28]          ; HCLK                                                                                                        ; 8.652  ; 9.048  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[29]          ; HCLK                                                                                                        ; 8.144  ; 8.259  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[30]          ; HCLK                                                                                                        ; 7.889  ; 7.995  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[31]          ; HCLK                                                                                                        ; 8.708  ; 8.375  ; Rise       ; HCLK                                                                                                        ;
; HRDATA[*]           ; HCLK                                                                                                        ; 7.848  ; 8.109  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[0]          ; HCLK                                                                                                        ; 8.352  ; 8.611  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[1]          ; HCLK                                                                                                        ; 8.555  ; 9.103  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[2]          ; HCLK                                                                                                        ; 8.618  ; 9.202  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[3]          ; HCLK                                                                                                        ; 8.064  ; 8.282  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[4]          ; HCLK                                                                                                        ; 8.341  ; 8.519  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[5]          ; HCLK                                                                                                        ; 8.675  ; 9.053  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[6]          ; HCLK                                                                                                        ; 8.155  ; 8.337  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[7]          ; HCLK                                                                                                        ; 7.848  ; 8.109  ; Rise       ; HCLK                                                                                                        ;
; HREADYout           ; HCLK                                                                                                        ; 8.535  ; 8.849  ; Rise       ; HCLK                                                                                                        ;
; HRESP[*]            ; HCLK                                                                                                        ; 8.040  ; 8.252  ; Rise       ; HCLK                                                                                                        ;
;  HRESP[0]           ; HCLK                                                                                                        ; 8.040  ; 8.252  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HCLK                                                                                                        ; 8.447  ; 8.781  ; Rise       ; HCLK                                                                                                        ;
;  UART_ERROR_FLAG[7] ; HCLK                                                                                                        ; 8.447  ; 8.781  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HRESETn                                                                                                     ; 8.295  ; 8.566  ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[0] ; HRESETn                                                                                                     ; 8.295  ; 8.566  ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[1] ; HRESETn                                                                                                     ; 8.642  ; 8.816  ; Rise       ; HRESETn                                                                                                     ;
; UART_ERROR_FLAG[*]  ; UARTCLK                                                                                                     ; 10.950 ; 11.161 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[4] ; UARTCLK                                                                                                     ; 11.006 ; 11.277 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[5] ; UARTCLK                                                                                                     ; 10.950 ; 11.161 ; Rise       ; UARTCLK                                                                                                     ;
; UART_TXD            ; UARTCLK                                                                                                     ; 11.527 ; 11.824 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 8.932  ; 9.164  ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 8.932  ; 9.164  ; Fall       ; UARTCLK                                                                                                     ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Propagation Delay                                                          ;
+-------------------+--------------------+--------+--------+--------+--------+
; Input Port        ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+-------------------+--------------------+--------+--------+--------+--------+
; HREADYin          ; UART_ERROR_FLAG[9] ;        ; 11.065 ; 11.599 ;        ;
; HSELABPif         ; UART_ERROR_FLAG[9] ;        ; 8.884  ; 9.535  ;        ;
; HTRANS[1]         ; UART_ERROR_FLAG[8] ;        ; 9.199  ; 9.339  ;        ;
; HTRANS[1]         ; UART_ERROR_FLAG[9] ;        ; 11.021 ; 11.500 ;        ;
; parity_bit_mode   ; UART_TXD           ; 9.084  ;        ;        ; 9.852  ;
; uart_mode_clk_sel ; baud_tick          ; 12.323 ; 12.360 ; 13.049 ; 13.119 ;
+-------------------+--------------------+--------+--------+--------+--------+


+----------------------------------------------------------------------------+
; Minimum Propagation Delay                                                  ;
+-------------------+--------------------+--------+--------+--------+--------+
; Input Port        ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+-------------------+--------------------+--------+--------+--------+--------+
; HREADYin          ; UART_ERROR_FLAG[9] ;        ; 7.839  ; 8.292  ;        ;
; HSELABPif         ; UART_ERROR_FLAG[9] ;        ; 7.192  ; 7.728  ;        ;
; HTRANS[1]         ; UART_ERROR_FLAG[8] ;        ; 6.267  ; 6.407  ;        ;
; HTRANS[1]         ; UART_ERROR_FLAG[9] ;        ; 7.829  ; 8.254  ;        ;
; parity_bit_mode   ; UART_TXD           ; 7.364  ;        ;        ; 8.064  ;
; uart_mode_clk_sel ; baud_tick          ; 11.147 ; 11.195 ; 11.860 ; 11.829 ;
+-------------------+--------------------+--------+--------+--------+--------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                              ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node ; Synchronization Node                                                     ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3]         ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7]         ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0]         ; Not Calculated          ; Not Calculated       ; No                      ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -1.349         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[1] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1]           ;                ;              ;                  ; -1.349       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[1]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -1.000         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[3] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3]           ;                ;              ;                  ; -1.000       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[3]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.932         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ;                ;              ;                  ; -0.932       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[3]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.929         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[7] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7]           ;                ;              ;                  ; -0.929       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[7]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.858         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ;                ;              ;                  ; -0.858       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[7]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                              ; -0.747         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                 ; 125            ;              ;                  ;              ;
; Source Clock                                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                                  ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|ctrl_interface_signal:CTRL_INTERFACE_SIGNAL_BLOCK|state_isr_o[1] ;                ;              ;                  ;              ;
; Synchronization Registers                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1]                 ;                ;              ;                  ; -0.747       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[1]                           ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.703         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ;                ;              ;                  ; -0.703       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[5]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.664         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ;                ;              ;                  ; -0.664       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[2]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.625         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ;                ;              ;                  ; -0.625       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[4]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                              ; -0.567         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                 ; 125            ;              ;                  ;              ;
; Source Clock                                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                                  ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|ctrl_interface_signal:CTRL_INTERFACE_SIGNAL_BLOCK|state_isr_o[0] ;                ;              ;                  ;              ;
; Synchronization Registers                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0]                 ;                ;              ;                  ; -0.567       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[0]                           ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.556         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ;                ;              ;                  ; -0.556       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[6]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.424         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[4] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4]           ;                ;              ;                  ; -0.424       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[4]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.273         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[5] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5]           ;                ;              ;                  ; -0.273       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[5]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.121         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[6] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6]           ;                ;              ;                  ; -0.121       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[6]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.118         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[2] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2]           ;                ;              ;                  ; -0.118       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[2]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.052         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[0] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0]           ;                ;              ;                  ; -0.052       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[0]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                                                                                                                 ;
+------------+-----------------+-------------------------------------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                                  ; Note ;
+------------+-----------------+-------------------------------------------------------------------------------------------------------------+------+
; 242.95 MHz ; 242.95 MHz      ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;      ;
; 244.14 MHz ; 244.14 MHz      ; HCLK                                                                                                        ;      ;
; 271.67 MHz ; 271.67 MHz      ; UARTCLK                                                                                                     ;      ;
; 309.79 MHz ; 309.79 MHz      ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;      ;
+------------+-----------------+-------------------------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Setup Summary                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -9.158 ; -36.993       ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; -7.129 ; -84.051       ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; -6.464 ; -6.464        ;
; HCLK                                                                                                        ; -6.377 ; -2576.025     ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -6.030 ; -55.841       ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; -4.121 ; -31.151       ;
; HRESETn                                                                                                     ; -3.846 ; -7.489        ;
; UARTCLK                                                                                                     ; -2.681 ; -607.807      ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -2.228 ; -29.091       ;
; stop_bit_twice                                                                                              ; -1.526 ; -2.512        ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Hold Summary                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; UARTCLK                                                                                                     ; -5.130 ; -577.435      ;
; HCLK                                                                                                        ; -2.637 ; -415.931      ;
; stop_bit_twice                                                                                              ; -1.897 ; -13.613       ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.024 ; -0.024        ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 0.314  ; 0.000         ;
; HRESETn                                                                                                     ; 2.132  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 2.863  ; 0.000         ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; 3.121  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; 5.061  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.772  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Recovery Summary                                                                                                ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -1.027 ; -14.320       ;
; HCLK                                                                                                        ; -0.001 ; -0.001        ;
; UARTCLK                                                                                                     ; 2.755  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Removal Summary                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; UARTCLK                                                                                                     ; -3.265 ; -1161.847     ;
; HCLK                                                                                                        ; -0.780 ; -135.574      ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 0.659  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary                                                                                     ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; stop_bit_twice                                                                                              ; -0.754 ; -4.080        ;
; HCLK                                                                                                        ; -0.394 ; -287.154      ;
; UARTCLK                                                                                                     ; -0.394 ; -244.447      ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.394 ; -10.554       ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0.017  ; 0.000         ;
; HRESETn                                                                                                     ; 0.143  ; 0.000         ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; 0.299  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 0.301  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 0.344  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; 0.391  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                                                                        ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port               ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; uart_mode_clk_sel       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 3.876  ; 4.706  ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; stop_bit_twice          ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 4.851  ; 5.364  ; Fall       ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ;
; number_data_receive[*]  ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 4.130  ; 4.861  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[0] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 2.962  ; 3.538  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[1] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 3.273  ; 3.607  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[2] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 2.575  ; 3.022  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[3] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 4.130  ; 4.861  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
; HBURST[*]               ; HCLK                                                                                                        ; 4.314  ; 4.863  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[0]              ; HCLK                                                                                                        ; 2.802  ; 3.228  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[1]              ; HCLK                                                                                                        ; 2.029  ; 2.368  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[2]              ; HCLK                                                                                                        ; 4.314  ; 4.863  ; Rise       ; HCLK                                                                                                        ;
; HREADYin                ; HCLK                                                                                                        ; 4.033  ; 4.789  ; Rise       ; HCLK                                                                                                        ;
; HRESETn                 ; HCLK                                                                                                        ; 1.694  ; 2.264  ; Rise       ; HCLK                                                                                                        ;
; HSELABPif               ; HCLK                                                                                                        ; 1.885  ; 2.737  ; Rise       ; HCLK                                                                                                        ;
; HTRANS[*]               ; HCLK                                                                                                        ; 3.980  ; 4.664  ; Rise       ; HCLK                                                                                                        ;
;  HTRANS[1]              ; HCLK                                                                                                        ; 3.980  ; 4.664  ; Rise       ; HCLK                                                                                                        ;
; HWDATA[*]               ; HCLK                                                                                                        ; 2.058  ; 2.455  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[0]              ; HCLK                                                                                                        ; 2.058  ; 2.455  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[1]              ; HCLK                                                                                                        ; 1.767  ; 2.014  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[2]              ; HCLK                                                                                                        ; 0.275  ; 0.804  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[3]              ; HCLK                                                                                                        ; 1.904  ; 2.193  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[4]              ; HCLK                                                                                                        ; -0.284 ; 0.049  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[5]              ; HCLK                                                                                                        ; 0.352  ; 0.918  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[6]              ; HCLK                                                                                                        ; -0.207 ; 0.323  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[7]              ; HCLK                                                                                                        ; -0.050 ; 0.215  ; Rise       ; HCLK                                                                                                        ;
; HWRITE                  ; HCLK                                                                                                        ; 1.371  ; 2.053  ; Rise       ; HCLK                                                                                                        ;
; fifo_en[*]              ; HCLK                                                                                                        ; 2.393  ; 3.352  ; Rise       ; HCLK                                                                                                        ;
;  fifo_en[0]             ; HCLK                                                                                                        ; 2.393  ; 3.352  ; Rise       ; HCLK                                                                                                        ;
; stop_bit_twice          ; HCLK                                                                                                        ; 0.575  ; 0.867  ; Rise       ; HCLK                                                                                                        ;
; UART_RXD                ; UARTCLK                                                                                                     ; -2.090 ; -1.566 ; Rise       ; UARTCLK                                                                                                     ;
; fifo_en[*]              ; UARTCLK                                                                                                     ; 1.350  ; 1.843  ; Rise       ; UARTCLK                                                                                                     ;
;  fifo_en[1]             ; UARTCLK                                                                                                     ; 1.350  ; 1.843  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_receive[*]  ; UARTCLK                                                                                                     ; 1.729  ; 2.398  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[0] ; UARTCLK                                                                                                     ; 0.202  ; 0.755  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[1] ; UARTCLK                                                                                                     ; 0.413  ; 0.747  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[2] ; UARTCLK                                                                                                     ; 0.054  ; 0.495  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[3] ; UARTCLK                                                                                                     ; 1.729  ; 2.398  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_trans[*]    ; UARTCLK                                                                                                     ; -0.926 ; -0.426 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[0]   ; UARTCLK                                                                                                     ; -0.926 ; -0.426 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[1]   ; UARTCLK                                                                                                     ; -1.793 ; -1.395 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[2]   ; UARTCLK                                                                                                     ; -1.382 ; -0.961 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[3]   ; UARTCLK                                                                                                     ; -1.328 ; -0.797 ; Rise       ; UARTCLK                                                                                                     ;
; parity_bit_mode         ; UARTCLK                                                                                                     ; 0.661  ; 1.277  ; Rise       ; UARTCLK                                                                                                     ;
; stop_bit_twice          ; UARTCLK                                                                                                     ; 0.090  ; 0.591  ; Rise       ; UARTCLK                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port               ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; uart_mode_clk_sel       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -1.855 ; -2.478 ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; stop_bit_twice          ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -2.563 ; -2.903 ; Fall       ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ;
; number_data_receive[*]  ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.395 ; -0.771 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[0] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.602 ; -0.989 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[1] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -1.051 ; -1.311 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[2] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.395 ; -0.771 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[3] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -1.748 ; -2.337 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
; HBURST[*]               ; HCLK                                                                                                        ; 0.292  ; 0.043  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[0]              ; HCLK                                                                                                        ; 0.217  ; 0.043  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[1]              ; HCLK                                                                                                        ; 0.292  ; -0.105 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[2]              ; HCLK                                                                                                        ; 0.130  ; -0.124 ; Rise       ; HCLK                                                                                                        ;
; HREADYin                ; HCLK                                                                                                        ; -1.217 ; -1.781 ; Rise       ; HCLK                                                                                                        ;
; HRESETn                 ; HCLK                                                                                                        ; -0.589 ; -0.870 ; Rise       ; HCLK                                                                                                        ;
; HSELABPif               ; HCLK                                                                                                        ; -0.585 ; -1.246 ; Rise       ; HCLK                                                                                                        ;
; HTRANS[*]               ; HCLK                                                                                                        ; -1.212 ; -1.767 ; Rise       ; HCLK                                                                                                        ;
;  HTRANS[1]              ; HCLK                                                                                                        ; -1.212 ; -1.767 ; Rise       ; HCLK                                                                                                        ;
; HWDATA[*]               ; HCLK                                                                                                        ; 0.978  ; 0.694  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[0]              ; HCLK                                                                                                        ; 0.131  ; -0.173 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[1]              ; HCLK                                                                                                        ; 0.366  ; 0.158  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[2]              ; HCLK                                                                                                        ; 0.492  ; 0.049  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[3]              ; HCLK                                                                                                        ; 0.235  ; -0.021 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[4]              ; HCLK                                                                                                        ; 0.978  ; 0.694  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[5]              ; HCLK                                                                                                        ; 0.444  ; -0.022 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[6]              ; HCLK                                                                                                        ; 0.953  ; 0.512  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[7]              ; HCLK                                                                                                        ; 0.781  ; 0.550  ; Rise       ; HCLK                                                                                                        ;
; HWRITE                  ; HCLK                                                                                                        ; 0.348  ; -0.057 ; Rise       ; HCLK                                                                                                        ;
; fifo_en[*]              ; HCLK                                                                                                        ; 0.839  ; 0.461  ; Rise       ; HCLK                                                                                                        ;
;  fifo_en[0]             ; HCLK                                                                                                        ; 0.839  ; 0.461  ; Rise       ; HCLK                                                                                                        ;
; stop_bit_twice          ; HCLK                                                                                                        ; 0.576  ; 0.261  ; Rise       ; HCLK                                                                                                        ;
; UART_RXD                ; UARTCLK                                                                                                     ; 3.853  ; 3.383  ; Rise       ; UARTCLK                                                                                                     ;
; fifo_en[*]              ; UARTCLK                                                                                                     ; 2.987  ; 2.766  ; Rise       ; UARTCLK                                                                                                     ;
;  fifo_en[1]             ; UARTCLK                                                                                                     ; 2.987  ; 2.766  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_receive[*]  ; UARTCLK                                                                                                     ; 3.193  ; 2.829  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[0] ; UARTCLK                                                                                                     ; 2.855  ; 2.456  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[1] ; UARTCLK                                                                                                     ; 2.349  ; 2.074  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[2] ; UARTCLK                                                                                                     ; 3.193  ; 2.829  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[3] ; UARTCLK                                                                                                     ; 1.464  ; 0.934  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_trans[*]    ; UARTCLK                                                                                                     ; 4.060  ; 3.779  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[0]   ; UARTCLK                                                                                                     ; 3.817  ; 3.600  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[1]   ; UARTCLK                                                                                                     ; 4.060  ; 3.779  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[2]   ; UARTCLK                                                                                                     ; 3.911  ; 3.625  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[3]   ; UARTCLK                                                                                                     ; 3.726  ; 3.348  ; Rise       ; UARTCLK                                                                                                     ;
; parity_bit_mode         ; UARTCLK                                                                                                     ; 4.153  ; 3.827  ; Rise       ; UARTCLK                                                                                                     ;
; stop_bit_twice          ; UARTCLK                                                                                                     ; 2.739  ; 2.555  ; Rise       ; UARTCLK                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                          ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port           ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; baud_tick           ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 9.886  ; 9.856  ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; data_trans[*]       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.686  ; 9.609  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[0]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.870  ; 8.468  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[1]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.708  ; 8.320  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[2]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.855  ; 8.764  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[3]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.740  ; 8.578  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[4]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.392  ; 7.255  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[5]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.853  ; 8.934  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[6]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.495  ; 8.122  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[7]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.673  ; 7.589  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[8]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.169  ; 9.219  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[9]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.305  ; 9.033  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[10]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.686  ; 9.609  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[11]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.650  ; 8.464  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
; HADDR[*]            ; HCLK                                                                                                        ; 10.232 ; 10.945 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[0]           ; HCLK                                                                                                        ; 8.496  ; 8.759  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[1]           ; HCLK                                                                                                        ; 8.458  ; 8.889  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[2]           ; HCLK                                                                                                        ; 9.263  ; 9.479  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[3]           ; HCLK                                                                                                        ; 9.349  ; 9.711  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[4]           ; HCLK                                                                                                        ; 9.208  ; 9.504  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[5]           ; HCLK                                                                                                        ; 9.266  ; 9.576  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[6]           ; HCLK                                                                                                        ; 9.374  ; 9.786  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[7]           ; HCLK                                                                                                        ; 9.607  ; 10.042 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[8]           ; HCLK                                                                                                        ; 9.530  ; 9.867  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[9]           ; HCLK                                                                                                        ; 9.120  ; 9.297  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[10]          ; HCLK                                                                                                        ; 8.740  ; 8.175  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[11]          ; HCLK                                                                                                        ; 9.822  ; 10.945 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[12]          ; HCLK                                                                                                        ; 9.724  ; 9.979  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[13]          ; HCLK                                                                                                        ; 10.019 ; 10.490 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[14]          ; HCLK                                                                                                        ; 9.655  ; 10.096 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[15]          ; HCLK                                                                                                        ; 9.588  ; 9.967  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[16]          ; HCLK                                                                                                        ; 8.524  ; 9.207  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[17]          ; HCLK                                                                                                        ; 9.207  ; 9.429  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[18]          ; HCLK                                                                                                        ; 9.097  ; 9.210  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[19]          ; HCLK                                                                                                        ; 9.740  ; 10.173 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[20]          ; HCLK                                                                                                        ; 8.432  ; 9.119  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[21]          ; HCLK                                                                                                        ; 9.605  ; 10.099 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[22]          ; HCLK                                                                                                        ; 8.193  ; 8.665  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[23]          ; HCLK                                                                                                        ; 9.235  ; 9.536  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[24]          ; HCLK                                                                                                        ; 9.767  ; 10.176 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[25]          ; HCLK                                                                                                        ; 9.928  ; 10.518 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[26]          ; HCLK                                                                                                        ; 10.212 ; 10.851 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[27]          ; HCLK                                                                                                        ; 10.136 ; 10.508 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[28]          ; HCLK                                                                                                        ; 10.026 ; 10.641 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[29]          ; HCLK                                                                                                        ; 9.438  ; 9.607  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[30]          ; HCLK                                                                                                        ; 8.159  ; 8.347  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[31]          ; HCLK                                                                                                        ; 10.232 ; 9.739  ; Rise       ; HCLK                                                                                                        ;
; HRDATA[*]           ; HCLK                                                                                                        ; 9.630  ; 9.980  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[0]          ; HCLK                                                                                                        ; 9.630  ; 9.980  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[1]          ; HCLK                                                                                                        ; 8.914  ; 9.677  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[2]          ; HCLK                                                                                                        ; 9.024  ; 9.909  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[3]          ; HCLK                                                                                                        ; 9.355  ; 9.629  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[4]          ; HCLK                                                                                                        ; 9.614  ; 9.865  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[5]          ; HCLK                                                                                                        ; 9.025  ; 9.679  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[6]          ; HCLK                                                                                                        ; 8.415  ; 8.703  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[7]          ; HCLK                                                                                                        ; 8.112  ; 8.467  ; Rise       ; HCLK                                                                                                        ;
; HREADYout           ; HCLK                                                                                                        ; 8.813  ; 9.265  ; Rise       ; HCLK                                                                                                        ;
; HRESP[*]            ; HCLK                                                                                                        ; 9.320  ; 9.645  ; Rise       ; HCLK                                                                                                        ;
;  HRESP[0]           ; HCLK                                                                                                        ; 9.320  ; 9.645  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HCLK                                                                                                        ; 9.822  ; 10.337 ; Rise       ; HCLK                                                                                                        ;
;  UART_ERROR_FLAG[7] ; HCLK                                                                                                        ; 9.822  ; 10.337 ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HRESETn                                                                                                     ; 9.937  ; 10.178 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[0] ; HRESETn                                                                                                     ; 9.574  ; 9.914  ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[1] ; HRESETn                                                                                                     ; 9.937  ; 10.178 ; Rise       ; HRESETn                                                                                                     ;
; UART_ERROR_FLAG[*]  ; UARTCLK                                                                                                     ; 11.709 ; 12.115 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[4] ; UARTCLK                                                                                                     ; 11.709 ; 12.115 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[5] ; UARTCLK                                                                                                     ; 11.622 ; 11.994 ; Rise       ; UARTCLK                                                                                                     ;
; UART_TXD            ; UARTCLK                                                                                                     ; 17.263 ; 17.562 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 9.495  ; 9.756  ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 9.495  ; 9.756  ; Fall       ; UARTCLK                                                                                                     ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                  ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port           ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; baud_tick           ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 8.918  ; 8.896  ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; data_trans[*]       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.815  ; 6.392  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[0]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.172  ; 6.605  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[1]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.116  ; 6.571  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[2]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.213  ; 6.881  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[3]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.080  ; 6.727  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[4]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.815  ; 6.479  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[5]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.148  ; 7.969  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[6]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.927  ; 6.392  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[7]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.034  ; 6.757  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[8]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.444  ; 7.235  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[9]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.632  ; 7.154  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[10]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.976  ; 7.690  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[11]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.032  ; 6.657  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
; HADDR[*]            ; HCLK                                                                                                        ; 7.664  ; 7.688  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[0]           ; HCLK                                                                                                        ; 8.017  ; 8.236  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[1]           ; HCLK                                                                                                        ; 7.975  ; 8.339  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[2]           ; HCLK                                                                                                        ; 7.807  ; 7.994  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[3]           ; HCLK                                                                                                        ; 7.861  ; 8.139  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[4]           ; HCLK                                                                                                        ; 7.757  ; 8.010  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[5]           ; HCLK                                                                                                        ; 7.806  ; 8.070  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[6]           ; HCLK                                                                                                        ; 7.877  ; 8.196  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[7]           ; HCLK                                                                                                        ; 8.083  ; 8.410  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[8]           ; HCLK                                                                                                        ; 8.044  ; 8.327  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[9]           ; HCLK                                                                                                        ; 7.687  ; 7.847  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[10]          ; HCLK                                                                                                        ; 8.147  ; 7.688  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[11]          ; HCLK                                                                                                        ; 9.057  ; 9.808  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[12]          ; HCLK                                                                                                        ; 8.185  ; 8.371  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[13]          ; HCLK                                                                                                        ; 8.459  ; 8.824  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[14]          ; HCLK                                                                                                        ; 8.107  ; 8.420  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[15]          ; HCLK                                                                                                        ; 8.078  ; 8.382  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[16]          ; HCLK                                                                                                        ; 7.963  ; 8.459  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[17]          ; HCLK                                                                                                        ; 7.752  ; 7.947  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[18]          ; HCLK                                                                                                        ; 7.664  ; 7.767  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[19]          ; HCLK                                                                                                        ; 8.216  ; 8.572  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[20]          ; HCLK                                                                                                        ; 7.880  ; 8.381  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[21]          ; HCLK                                                                                                        ; 8.078  ; 8.462  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[22]          ; HCLK                                                                                                        ; 7.690  ; 8.059  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[23]          ; HCLK                                                                                                        ; 7.773  ; 8.028  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[24]          ; HCLK                                                                                                        ; 8.232  ; 8.544  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[25]          ; HCLK                                                                                                        ; 8.350  ; 8.783  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[26]          ; HCLK                                                                                                        ; 8.574  ; 9.003  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[27]          ; HCLK                                                                                                        ; 8.584  ; 8.888  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[28]          ; HCLK                                                                                                        ; 8.430  ; 8.880  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[29]          ; HCLK                                                                                                        ; 7.974  ; 8.127  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[30]          ; HCLK                                                                                                        ; 7.709  ; 7.867  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[31]          ; HCLK                                                                                                        ; 8.563  ; 8.188  ; Rise       ; HCLK                                                                                                        ;
; HRDATA[*]           ; HCLK                                                                                                        ; 7.662  ; 7.970  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[0]          ; HCLK                                                                                                        ; 8.150  ; 8.457  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[1]          ; HCLK                                                                                                        ; 8.333  ; 8.913  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[2]          ; HCLK                                                                                                        ; 8.393  ; 9.018  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[3]          ; HCLK                                                                                                        ; 7.903  ; 8.141  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[4]          ; HCLK                                                                                                        ; 8.142  ; 8.356  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[5]          ; HCLK                                                                                                        ; 8.423  ; 8.860  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[6]          ; HCLK                                                                                                        ; 7.948  ; 8.184  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[7]          ; HCLK                                                                                                        ; 7.662  ; 7.970  ; Rise       ; HCLK                                                                                                        ;
; HREADYout           ; HCLK                                                                                                        ; 8.297  ; 8.682  ; Rise       ; HCLK                                                                                                        ;
; HRESP[*]            ; HCLK                                                                                                        ; 7.851  ; 8.119  ; Rise       ; HCLK                                                                                                        ;
;  HRESP[0]           ; HCLK                                                                                                        ; 7.851  ; 8.119  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HCLK                                                                                                        ; 8.254  ; 8.617  ; Rise       ; HCLK                                                                                                        ;
;  UART_ERROR_FLAG[7] ; HCLK                                                                                                        ; 8.254  ; 8.617  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HRESETn                                                                                                     ; 7.849  ; 8.148  ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[0] ; HRESETn                                                                                                     ; 7.849  ; 8.148  ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[1] ; HRESETn                                                                                                     ; 8.169  ; 8.370  ; Rise       ; HRESETn                                                                                                     ;
; UART_ERROR_FLAG[*]  ; UARTCLK                                                                                                     ; 10.541 ; 10.827 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[4] ; UARTCLK                                                                                                     ; 10.605 ; 10.951 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[5] ; UARTCLK                                                                                                     ; 10.541 ; 10.827 ; Rise       ; UARTCLK                                                                                                     ;
; UART_TXD            ; UARTCLK                                                                                                     ; 11.169 ; 11.441 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 8.653  ; 8.942  ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 8.653  ; 8.942  ; Fall       ; UARTCLK                                                                                                     ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Propagation Delay                                                          ;
+-------------------+--------------------+--------+--------+--------+--------+
; Input Port        ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+-------------------+--------------------+--------+--------+--------+--------+
; HREADYin          ; UART_ERROR_FLAG[9] ;        ; 10.625 ; 11.201 ;        ;
; HSELABPif         ; UART_ERROR_FLAG[9] ;        ; 8.477  ; 9.149  ;        ;
; HTRANS[1]         ; UART_ERROR_FLAG[8] ;        ; 8.863  ; 9.031  ;        ;
; HTRANS[1]         ; UART_ERROR_FLAG[9] ;        ; 10.572 ; 11.076 ;        ;
; parity_bit_mode   ; UART_TXD           ; 8.752  ;        ;        ; 9.540  ;
; uart_mode_clk_sel ; baud_tick          ; 11.776 ; 11.856 ; 12.506 ; 12.639 ;
+-------------------+--------------------+--------+--------+--------+--------+


+----------------------------------------------------------------------------+
; Minimum Propagation Delay                                                  ;
+-------------------+--------------------+--------+--------+--------+--------+
; Input Port        ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+-------------------+--------------------+--------+--------+--------+--------+
; HREADYin          ; UART_ERROR_FLAG[9] ;        ; 7.467  ; 7.926  ;        ;
; HSELABPif         ; UART_ERROR_FLAG[9] ;        ; 6.835  ; 7.391  ;        ;
; HTRANS[1]         ; UART_ERROR_FLAG[8] ;        ; 6.009  ; 6.171  ;        ;
; HTRANS[1]         ; UART_ERROR_FLAG[9] ;        ; 7.462  ; 7.912  ;        ;
; parity_bit_mode   ; UART_TXD           ; 7.077  ;        ;        ; 7.793  ;
; uart_mode_clk_sel ; baud_tick          ; 10.634 ; 10.748 ; 11.311 ; 11.304 ;
+-------------------+--------------------+--------+--------+--------+--------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                              ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node ; Synchronization Node                                                     ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3]         ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7]         ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0]         ; Not Calculated          ; Not Calculated       ; No                      ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -1.273         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[1] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1]           ;                ;              ;                  ; -1.273       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[1]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.955         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[3] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3]           ;                ;              ;                  ; -0.955       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[3]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.908         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ;                ;              ;                  ; -0.908       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[3]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.906         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[7] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7]           ;                ;              ;                  ; -0.906       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[7]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.805         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ;                ;              ;                  ; -0.805       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[7]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                              ; -0.726         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                 ; 125            ;              ;                  ;              ;
; Source Clock                                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                                  ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|ctrl_interface_signal:CTRL_INTERFACE_SIGNAL_BLOCK|state_isr_o[1] ;                ;              ;                  ;              ;
; Synchronization Registers                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1]                 ;                ;              ;                  ; -0.726       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[1]                           ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.694         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ;                ;              ;                  ; -0.694       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[5]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.616         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ;                ;              ;                  ; -0.616       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[2]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.582         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ;                ;              ;                  ; -0.582       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[4]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                              ; -0.528         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                 ; 125            ;              ;                  ;              ;
; Source Clock                                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                                  ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|ctrl_interface_signal:CTRL_INTERFACE_SIGNAL_BLOCK|state_isr_o[0] ;                ;              ;                  ;              ;
; Synchronization Registers                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0]                 ;                ;              ;                  ; -0.528       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[0]                           ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.521         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ;                ;              ;                  ; -0.521       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[6]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.377         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[4] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4]           ;                ;              ;                  ; -0.377       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[4]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.268         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[5] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5]           ;                ;              ;                  ; -0.268       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[5]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.153         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[6] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6]           ;                ;              ;                  ; -0.153       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[6]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.103         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[2] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2]           ;                ;              ;                  ; -0.103       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[2]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.068         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[0] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0]           ;                ;              ;                  ; -0.068       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[0]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Setup Summary                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -4.933 ; -19.347       ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; -3.727 ; -43.698       ;
; HCLK                                                                                                        ; -3.577 ; -1391.349     ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; -3.230 ; -3.230        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -2.974 ; -25.957       ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; -2.024 ; -14.374       ;
; HRESETn                                                                                                     ; -1.646 ; -3.126        ;
; UARTCLK                                                                                                     ; -1.436 ; -256.243      ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.914 ; -11.769       ;
; stop_bit_twice                                                                                              ; -0.140 ; -0.140        ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Hold Summary                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; UARTCLK                                                                                                     ; -2.968 ; -308.199      ;
; HCLK                                                                                                        ; -1.196 ; -180.636      ;
; stop_bit_twice                                                                                              ; -0.870 ; -6.880        ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 0.166  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0.242  ; 0.000         ;
; HRESETn                                                                                                     ; 1.153  ; 0.000         ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; 1.782  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 1.835  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; 2.860  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.499  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Recovery Summary                                                                                               ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.510 ; -7.122        ;
; HCLK                                                                                                        ; -0.188 ; -0.207        ;
; UARTCLK                                                                                                     ; 1.589  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Removal Summary                                                                                                ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; UARTCLK                                                                                                     ; -1.990 ; -708.692      ;
; HCLK                                                                                                        ; -0.580 ; -114.674      ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.027 ; -0.348        ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Minimum Pulse Width Summary                                                                                    ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; stop_bit_twice                                                                                              ; -0.516 ; -3.862        ;
; UARTCLK                                                                                                     ; -0.371 ; -138.369      ;
; HCLK                                                                                                        ; -0.352 ; -41.938       ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.147 ; -2.037        ;
; HRESETn                                                                                                     ; -0.131 ; -0.522        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0.142  ; 0.000         ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; 0.335  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 0.354  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; 0.365  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 0.369  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                                                                        ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port               ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; uart_mode_clk_sel       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 2.092  ; 3.078  ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; stop_bit_twice          ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 2.572  ; 3.275  ; Fall       ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ;
; number_data_receive[*]  ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 2.265  ; 3.168  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[0] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 1.491  ; 2.275  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[1] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 1.682  ; 2.319  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[2] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 1.235  ; 1.842  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[3] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 2.265  ; 3.168  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
; HBURST[*]               ; HCLK                                                                                                        ; 2.595  ; 3.259  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[0]              ; HCLK                                                                                                        ; 1.736  ; 2.467  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[1]              ; HCLK                                                                                                        ; 1.290  ; 1.914  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[2]              ; HCLK                                                                                                        ; 2.595  ; 3.259  ; Rise       ; HCLK                                                                                                        ;
; HREADYin                ; HCLK                                                                                                        ; 2.515  ; 3.506  ; Rise       ; HCLK                                                                                                        ;
; HRESETn                 ; HCLK                                                                                                        ; 1.148  ; 2.005  ; Rise       ; HCLK                                                                                                        ;
; HSELABPif               ; HCLK                                                                                                        ; 1.378  ; 2.461  ; Rise       ; HCLK                                                                                                        ;
; HTRANS[*]               ; HCLK                                                                                                        ; 2.528  ; 3.502  ; Rise       ; HCLK                                                                                                        ;
;  HTRANS[1]              ; HCLK                                                                                                        ; 2.528  ; 3.502  ; Rise       ; HCLK                                                                                                        ;
; HWDATA[*]               ; HCLK                                                                                                        ; 1.304  ; 1.941  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[0]              ; HCLK                                                                                                        ; 1.304  ; 1.941  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[1]              ; HCLK                                                                                                        ; 0.999  ; 1.488  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[2]              ; HCLK                                                                                                        ; 0.296  ; 1.036  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[3]              ; HCLK                                                                                                        ; 1.143  ; 1.685  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[4]              ; HCLK                                                                                                        ; -0.102 ; 0.473  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[5]              ; HCLK                                                                                                        ; 0.411  ; 1.213  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[6]              ; HCLK                                                                                                        ; 0.065  ; 0.812  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[7]              ; HCLK                                                                                                        ; 0.064  ; 0.599  ; Rise       ; HCLK                                                                                                        ;
; HWRITE                  ; HCLK                                                                                                        ; 0.927  ; 1.790  ; Rise       ; HCLK                                                                                                        ;
; fifo_en[*]              ; HCLK                                                                                                        ; 1.426  ; 2.610  ; Rise       ; HCLK                                                                                                        ;
;  fifo_en[0]             ; HCLK                                                                                                        ; 1.426  ; 2.610  ; Rise       ; HCLK                                                                                                        ;
; stop_bit_twice          ; HCLK                                                                                                        ; 0.260  ; 0.838  ; Rise       ; HCLK                                                                                                        ;
; UART_RXD                ; UARTCLK                                                                                                     ; -1.133 ; -0.369 ; Rise       ; UARTCLK                                                                                                     ;
; fifo_en[*]              ; UARTCLK                                                                                                     ; 0.981  ; 1.723  ; Rise       ; UARTCLK                                                                                                     ;
;  fifo_en[1]             ; UARTCLK                                                                                                     ; 0.981  ; 1.723  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_receive[*]  ; UARTCLK                                                                                                     ; 1.038  ; 1.892  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[0] ; UARTCLK                                                                                                     ; 0.142  ; 0.870  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[1] ; UARTCLK                                                                                                     ; 0.236  ; 0.868  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[2] ; UARTCLK                                                                                                     ; -0.049 ; 0.572  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[3] ; UARTCLK                                                                                                     ; 1.038  ; 1.892  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_trans[*]    ; UARTCLK                                                                                                     ; -0.595 ; 0.058  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[0]   ; UARTCLK                                                                                                     ; -0.595 ; 0.058  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[1]   ; UARTCLK                                                                                                     ; -1.058 ; -0.525 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[2]   ; UARTCLK                                                                                                     ; -0.908 ; -0.361 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[3]   ; UARTCLK                                                                                                     ; -0.850 ; -0.084 ; Rise       ; UARTCLK                                                                                                     ;
; parity_bit_mode         ; UARTCLK                                                                                                     ; 0.364  ; 1.186  ; Rise       ; UARTCLK                                                                                                     ;
; stop_bit_twice          ; UARTCLK                                                                                                     ; 0.068  ; 1.066  ; Rise       ; UARTCLK                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port               ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; uart_mode_clk_sel       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -1.006 ; -1.863 ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; stop_bit_twice          ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -1.375 ; -1.943 ; Fall       ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ;
; number_data_receive[*]  ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.161 ; -0.738 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[0] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.345 ; -0.958 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[1] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.592 ; -1.162 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[2] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.161 ; -0.738 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[3] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -1.090 ; -1.926 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
; HBURST[*]               ; HCLK                                                                                                        ; 0.077  ; -0.425 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[0]              ; HCLK                                                                                                        ; 0.065  ; -0.425 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[1]              ; HCLK                                                                                                        ; 0.077  ; -0.564 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[2]              ; HCLK                                                                                                        ; -0.016 ; -0.544 ; Rise       ; HCLK                                                                                                        ;
; HREADYin                ; HCLK                                                                                                        ; -1.042 ; -1.842 ; Rise       ; HCLK                                                                                                        ;
; HRESETn                 ; HCLK                                                                                                        ; -0.572 ; -1.181 ; Rise       ; HCLK                                                                                                        ;
; HSELABPif               ; HCLK                                                                                                        ; -0.705 ; -1.590 ; Rise       ; HCLK                                                                                                        ;
; HTRANS[*]               ; HCLK                                                                                                        ; -1.049 ; -1.858 ; Rise       ; HCLK                                                                                                        ;
;  HTRANS[1]              ; HCLK                                                                                                        ; -1.049 ; -1.858 ; Rise       ; HCLK                                                                                                        ;
; HWDATA[*]               ; HCLK                                                                                                        ; 0.466  ; -0.076 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[0]              ; HCLK                                                                                                        ; -0.099 ; -0.664 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[1]              ; HCLK                                                                                                        ; 0.121  ; -0.346 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[2]              ; HCLK                                                                                                        ; 0.084  ; -0.565 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[3]              ; HCLK                                                                                                        ; -0.017 ; -0.533 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[4]              ; HCLK                                                                                                        ; 0.466  ; -0.076 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[5]              ; HCLK                                                                                                        ; 0.029  ; -0.677 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[6]              ; HCLK                                                                                                        ; 0.343  ; -0.308 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[7]              ; HCLK                                                                                                        ; 0.321  ; -0.184 ; Rise       ; HCLK                                                                                                        ;
; HWRITE                  ; HCLK                                                                                                        ; -0.065 ; -0.739 ; Rise       ; HCLK                                                                                                        ;
; fifo_en[*]              ; HCLK                                                                                                        ; 0.430  ; -0.176 ; Rise       ; HCLK                                                                                                        ;
;  fifo_en[0]             ; HCLK                                                                                                        ; 0.430  ; -0.176 ; Rise       ; HCLK                                                                                                        ;
; stop_bit_twice          ; HCLK                                                                                                        ; 0.218  ; -0.307 ; Rise       ; HCLK                                                                                                        ;
; UART_RXD                ; UARTCLK                                                                                                     ; 2.060  ; 1.371  ; Rise       ; UARTCLK                                                                                                     ;
; fifo_en[*]              ; UARTCLK                                                                                                     ; 1.729  ; 1.231  ; Rise       ; UARTCLK                                                                                                     ;
;  fifo_en[1]             ; UARTCLK                                                                                                     ; 1.729  ; 1.231  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_receive[*]  ; UARTCLK                                                                                                     ; 1.758  ; 1.171  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[0] ; UARTCLK                                                                                                     ; 1.424  ; 0.871  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[1] ; UARTCLK                                                                                                     ; 1.221  ; 0.651  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[2] ; UARTCLK                                                                                                     ; 1.758  ; 1.171  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[3] ; UARTCLK                                                                                                     ; 0.669  ; -0.124 ; Rise       ; UARTCLK                                                                                                     ;
; number_data_trans[*]    ; UARTCLK                                                                                                     ; 2.327  ; 1.794  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[0]   ; UARTCLK                                                                                                     ; 2.186  ; 1.673  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[1]   ; UARTCLK                                                                                                     ; 2.327  ; 1.794  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[2]   ; UARTCLK                                                                                                     ; 2.284  ; 1.742  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[3]   ; UARTCLK                                                                                                     ; 2.127  ; 1.511  ; Rise       ; UARTCLK                                                                                                     ;
; parity_bit_mode         ; UARTCLK                                                                                                     ; 2.383  ; 1.833  ; Rise       ; UARTCLK                                                                                                     ;
; stop_bit_twice          ; UARTCLK                                                                                                     ; 1.540  ; 1.137  ; Rise       ; UARTCLK                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                          ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port           ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; baud_tick           ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 6.198  ; 6.334  ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; data_trans[*]       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.657  ; 6.550  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[0]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.019  ; 5.614  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[1]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.078  ; 5.670  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[2]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.176  ; 6.049  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[3]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.028  ; 5.831  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[4]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.349  ; 5.184  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[5]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.298  ; 6.322  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[6]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.894  ; 5.539  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[7]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.423  ; 5.237  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[8]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.261  ; 6.212  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[9]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.424  ; 6.131  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[10]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.657  ; 6.550  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[11]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.030  ; 5.825  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
; HADDR[*]            ; HCLK                                                                                                        ; 6.448  ; 7.398  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[0]           ; HCLK                                                                                                        ; 5.188  ; 5.473  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[1]           ; HCLK                                                                                                        ; 5.216  ; 5.618  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[2]           ; HCLK                                                                                                        ; 5.573  ; 5.821  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[3]           ; HCLK                                                                                                        ; 5.630  ; 5.986  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[4]           ; HCLK                                                                                                        ; 5.502  ; 5.798  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[5]           ; HCLK                                                                                                        ; 5.552  ; 5.869  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[6]           ; HCLK                                                                                                        ; 5.641  ; 6.023  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[7]           ; HCLK                                                                                                        ; 5.825  ; 6.303  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[8]           ; HCLK                                                                                                        ; 5.761  ; 6.117  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[9]           ; HCLK                                                                                                        ; 5.457  ; 5.651  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[10]          ; HCLK                                                                                                        ; 5.579  ; 5.061  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[11]          ; HCLK                                                                                                        ; 6.312  ; 7.398  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[12]          ; HCLK                                                                                                        ; 5.900  ; 6.168  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[13]          ; HCLK                                                                                                        ; 6.114  ; 6.607  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[14]          ; HCLK                                                                                                        ; 5.919  ; 6.405  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[15]          ; HCLK                                                                                                        ; 5.823  ; 6.252  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[16]          ; HCLK                                                                                                        ; 5.338  ; 6.018  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[17]          ; HCLK                                                                                                        ; 5.546  ; 5.800  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[18]          ; HCLK                                                                                                        ; 5.435  ; 5.617  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[19]          ; HCLK                                                                                                        ; 5.937  ; 6.381  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[20]          ; HCLK                                                                                                        ; 5.315  ; 5.960  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[21]          ; HCLK                                                                                                        ; 5.880  ; 6.372  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[22]          ; HCLK                                                                                                        ; 5.055  ; 5.481  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[23]          ; HCLK                                                                                                        ; 5.543  ; 5.848  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[24]          ; HCLK                                                                                                        ; 5.936  ; 6.357  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[25]          ; HCLK                                                                                                        ; 6.072  ; 6.649  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[26]          ; HCLK                                                                                                        ; 6.300  ; 6.979  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[27]          ; HCLK                                                                                                        ; 6.154  ; 6.607  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[28]          ; HCLK                                                                                                        ; 6.185  ; 6.790  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[29]          ; HCLK                                                                                                        ; 5.656  ; 5.873  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[30]          ; HCLK                                                                                                        ; 4.945  ; 5.180  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[31]          ; HCLK                                                                                                        ; 6.448  ; 5.949  ; Rise       ; HCLK                                                                                                        ;
; HRDATA[*]           ; HCLK                                                                                                        ; 5.851  ; 6.537  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[0]          ; HCLK                                                                                                        ; 5.851  ; 6.220  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[1]          ; HCLK                                                                                                        ; 5.636  ; 6.369  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[2]          ; HCLK                                                                                                        ; 5.720  ; 6.537  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[3]          ; HCLK                                                                                                        ; 5.620  ; 5.942  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[4]          ; HCLK                                                                                                        ; 5.806  ; 6.128  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[5]          ; HCLK                                                                                                        ; 5.713  ; 6.399  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[6]          ; HCLK                                                                                                        ; 5.167  ; 5.492  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[7]          ; HCLK                                                                                                        ; 5.075  ; 5.390  ; Rise       ; HCLK                                                                                                        ;
; HREADYout           ; HCLK                                                                                                        ; 5.421  ; 5.885  ; Rise       ; HCLK                                                                                                        ;
; HRESP[*]            ; HCLK                                                                                                        ; 5.652  ; 5.990  ; Rise       ; HCLK                                                                                                        ;
;  HRESP[0]           ; HCLK                                                                                                        ; 5.652  ; 5.990  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HCLK                                                                                                        ; 6.061  ; 6.593  ; Rise       ; HCLK                                                                                                        ;
;  UART_ERROR_FLAG[7] ; HCLK                                                                                                        ; 6.061  ; 6.593  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HRESETn                                                                                                     ; 6.177  ; 6.452  ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[0] ; HRESETn                                                                                                     ; 5.943  ; 6.284  ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[1] ; HRESETn                                                                                                     ; 6.177  ; 6.452  ; Rise       ; HRESETn                                                                                                     ;
; UART_ERROR_FLAG[*]  ; UARTCLK                                                                                                     ; 7.096  ; 7.511  ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[4] ; UARTCLK                                                                                                     ; 7.096  ; 7.511  ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[5] ; UARTCLK                                                                                                     ; 7.083  ; 7.498  ; Rise       ; UARTCLK                                                                                                     ;
; UART_TXD            ; UARTCLK                                                                                                     ; 10.547 ; 10.947 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 5.749  ; 6.370  ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 5.749  ; 6.370  ; Fall       ; UARTCLK                                                                                                     ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port           ; Clock Port                                                                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                             ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; baud_tick           ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 5.641 ; 5.751 ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; data_trans[*]       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.008 ; 4.499 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[0]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.088 ; 4.544 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[1]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.172 ; 4.630 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[2]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.238 ; 4.897 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[3]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.111 ; 4.754 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[4]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.009 ; 4.658 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[5]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.882 ; 5.720 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[6]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.008 ; 4.499 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[7]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.071 ; 4.718 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[8]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.293 ; 5.008 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[9]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.481 ; 5.021 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[10]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.692 ; 5.398 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[11]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.107 ; 4.721 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
; HADDR[*]            ; HCLK                                                                                                        ; 4.683 ; 4.817 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[0]           ; HCLK                                                                                                        ; 4.954 ; 5.202 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[1]           ; HCLK                                                                                                        ; 4.979 ; 5.322 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[2]           ; HCLK                                                                                                        ; 4.805 ; 5.020 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[3]           ; HCLK                                                                                                        ; 4.838 ; 5.121 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[4]           ; HCLK                                                                                                        ; 4.737 ; 4.988 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[5]           ; HCLK                                                                                                        ; 4.779 ; 5.045 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[6]           ; HCLK                                                                                                        ; 4.843 ; 5.149 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[7]           ; HCLK                                                                                                        ; 5.008 ; 5.373 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[8]           ; HCLK                                                                                                        ; 4.970 ; 5.257 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[9]           ; HCLK                                                                                                        ; 4.706 ; 4.883 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[10]          ; HCLK                                                                                                        ; 5.221 ; 4.817 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[11]          ; HCLK                                                                                                        ; 5.864 ; 6.601 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[12]          ; HCLK                                                                                                        ; 5.069 ; 5.271 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[13]          ; HCLK                                                                                                        ; 5.271 ; 5.648 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[14]          ; HCLK                                                                                                        ; 5.077 ; 5.432 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[15]          ; HCLK                                                                                                        ; 5.013 ; 5.355 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[16]          ; HCLK                                                                                                        ; 5.037 ; 5.534 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[17]          ; HCLK                                                                                                        ; 4.774 ; 4.997 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[18]          ; HCLK                                                                                                        ; 4.683 ; 4.856 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[19]          ; HCLK                                                                                                        ; 5.115 ; 5.462 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[20]          ; HCLK                                                                                                        ; 5.016 ; 5.483 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[21]          ; HCLK                                                                                                        ; 5.053 ; 5.427 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[22]          ; HCLK                                                                                                        ; 4.800 ; 5.129 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[23]          ; HCLK                                                                                                        ; 4.768 ; 5.017 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[24]          ; HCLK                                                                                                        ; 5.112 ; 5.426 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[25]          ; HCLK                                                                                                        ; 5.215 ; 5.632 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[26]          ; HCLK                                                                                                        ; 5.400 ; 5.872 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[27]          ; HCLK                                                                                                        ; 5.325 ; 5.693 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[28]          ; HCLK                                                                                                        ; 5.312 ; 5.740 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[29]          ; HCLK                                                                                                        ; 4.888 ; 5.082 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[30]          ; HCLK                                                                                                        ; 4.738 ; 4.937 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[31]          ; HCLK                                                                                                        ; 5.478 ; 5.111 ; Rise       ; HCLK                                                                                                        ;
; HRDATA[*]           ; HCLK                                                                                                        ; 4.846 ; 5.106 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[0]          ; HCLK                                                                                                        ; 5.063 ; 5.383 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[1]          ; HCLK                                                                                                        ; 5.321 ; 5.866 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[2]          ; HCLK                                                                                                        ; 5.365 ; 5.938 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[3]          ; HCLK                                                                                                        ; 4.855 ; 5.139 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[4]          ; HCLK                                                                                                        ; 5.028 ; 5.310 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[5]          ; HCLK                                                                                                        ; 5.385 ; 5.855 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[6]          ; HCLK                                                                                                        ; 4.943 ; 5.211 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[7]          ; HCLK                                                                                                        ; 4.846 ; 5.106 ; Rise       ; HCLK                                                                                                        ;
; HREADYout           ; HCLK                                                                                                        ; 5.165 ; 5.558 ; Rise       ; HCLK                                                                                                        ;
; HRESP[*]            ; HCLK                                                                                                        ; 4.864 ; 5.127 ; Rise       ; HCLK                                                                                                        ;
;  HRESP[0]           ; HCLK                                                                                                        ; 4.864 ; 5.127 ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HCLK                                                                                                        ; 5.204 ; 5.577 ; Rise       ; HCLK                                                                                                        ;
;  UART_ERROR_FLAG[7] ; HCLK                                                                                                        ; 5.204 ; 5.577 ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HRESETn                                                                                                     ; 5.010 ; 5.314 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[0] ; HRESETn                                                                                                     ; 5.010 ; 5.314 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[1] ; HRESETn                                                                                                     ; 5.216 ; 5.459 ; Rise       ; HRESETn                                                                                                     ;
; UART_ERROR_FLAG[*]  ; UARTCLK                                                                                                     ; 6.522 ; 6.853 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[4] ; UARTCLK                                                                                                     ; 6.523 ; 6.879 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[5] ; UARTCLK                                                                                                     ; 6.522 ; 6.853 ; Rise       ; UARTCLK                                                                                                     ;
; UART_TXD            ; UARTCLK                                                                                                     ; 6.822 ; 7.165 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 5.326 ; 5.926 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 5.326 ; 5.926 ; Fall       ; UARTCLK                                                                                                     ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Propagation Delay                                                      ;
+-------------------+--------------------+-------+-------+-------+-------+
; Input Port        ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+-------------------+--------------------+-------+-------+-------+-------+
; HREADYin          ; UART_ERROR_FLAG[9] ;       ; 6.459 ; 7.250 ;       ;
; HSELABPif         ; UART_ERROR_FLAG[9] ;       ; 5.322 ; 6.205 ;       ;
; HTRANS[1]         ; UART_ERROR_FLAG[8] ;       ; 5.311 ; 5.796 ;       ;
; HTRANS[1]         ; UART_ERROR_FLAG[9] ;       ; 6.472 ; 7.246 ;       ;
; parity_bit_mode   ; UART_TXD           ; 5.361 ;       ;       ; 6.333 ;
; uart_mode_clk_sel ; baud_tick          ; 7.184 ; 7.362 ; 8.083 ; 8.268 ;
+-------------------+--------------------+-------+-------+-------+-------+


+------------------------------------------------------------------------+
; Minimum Propagation Delay                                              ;
+-------------------+--------------------+-------+-------+-------+-------+
; Input Port        ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+-------------------+--------------------+-------+-------+-------+-------+
; HREADYin          ; UART_ERROR_FLAG[9] ;       ; 4.749 ; 5.451 ;       ;
; HSELABPif         ; UART_ERROR_FLAG[9] ;       ; 4.412 ; 5.199 ;       ;
; HTRANS[1]         ; UART_ERROR_FLAG[8] ;       ; 3.750 ; 4.231 ;       ;
; HTRANS[1]         ; UART_ERROR_FLAG[9] ;       ; 4.756 ; 5.467 ;       ;
; parity_bit_mode   ; UART_TXD           ; 4.452 ;       ;       ; 5.363 ;
; uart_mode_clk_sel ; baud_tick          ; 6.623 ; 6.756 ; 7.481 ; 7.592 ;
+-------------------+--------------------+-------+-------+-------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                              ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node ; Synchronization Node                                                     ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1]         ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7]         ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0]         ; Not Calculated          ; Not Calculated       ; No                      ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.603         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[1] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1]           ;                ;              ;                  ; -0.603       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[1]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.308         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ;                ;              ;                  ; -0.308       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[7]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.305         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ;                ;              ;                  ; -0.305       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[3]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.257         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[3] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3]           ;                ;              ;                  ; -0.257       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[3]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.227         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[7] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7]           ;                ;              ;                  ; -0.227       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[7]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                              ; -0.181         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                 ; 125            ;              ;                  ;              ;
; Source Clock                                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                                  ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|ctrl_interface_signal:CTRL_INTERFACE_SIGNAL_BLOCK|state_isr_o[1] ;                ;              ;                  ;              ;
; Synchronization Registers                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1]                 ;                ;              ;                  ; -0.181       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[1]                           ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.178         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ;                ;              ;                  ; -0.178       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[2]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.146         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ;                ;              ;                  ; -0.146       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[5]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.134         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ;                ;              ;                  ; -0.134       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[4]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                              ; -0.099         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                 ; 125            ;              ;                  ;              ;
; Source Clock                                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                                  ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|ctrl_interface_signal:CTRL_INTERFACE_SIGNAL_BLOCK|state_isr_o[0] ;                ;              ;                  ;              ;
; Synchronization Registers                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0]                 ;                ;              ;                  ; -0.099       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[0]                           ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.091         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ;                ;              ;                  ; -0.091       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[6]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; 0.045          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[4] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4]           ;                ;              ;                  ; 0.045        ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[4]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; 0.237          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[5] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5]           ;                ;              ;                  ; 0.237        ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[5]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; 0.319          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[2] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2]           ;                ;              ;                  ; 0.319        ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[2]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; 0.392          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[6] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6]           ;                ;              ;                  ; 0.392        ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[6]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; 0.396          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[0] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0]           ;                ;              ;                  ; 0.396        ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[0]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Setup Summary                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -4.655 ; -18.360       ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; -3.567 ; -41.877       ;
; HCLK                                                                                                        ; -3.224 ; -1232.791     ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; -3.057 ; -3.057        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -2.904 ; -24.767       ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; -1.944 ; -14.106       ;
; HRESETn                                                                                                     ; -1.622 ; -3.098        ;
; UARTCLK                                                                                                     ; -1.177 ; -198.638      ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.829 ; -10.569       ;
; stop_bit_twice                                                                                              ; -0.139 ; -0.139        ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Hold Summary                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; UARTCLK                                                                                                     ; -2.886 ; -318.402      ;
; HCLK                                                                                                        ; -1.191 ; -231.161      ;
; stop_bit_twice                                                                                              ; -0.826 ; -6.397        ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 0.137  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0.251  ; 0.000         ;
; HRESETn                                                                                                     ; 1.201  ; 0.000         ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; 1.796  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 1.800  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; 2.780  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.402  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Recovery Summary                                                                                                ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.721 ; -10.086       ;
; HCLK                                                                                                        ; -0.225 ; -1.294        ;
; UARTCLK                                                                                                     ; 1.486  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Removal Summary                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; UARTCLK                                                                                                     ; -1.871 ; -666.461      ;
; HCLK                                                                                                        ; -0.538 ; -107.337      ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 0.206  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary                                                                                     ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                       ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+
; stop_bit_twice                                                                                              ; -0.499 ; -3.622        ;
; UARTCLK                                                                                                     ; -0.355 ; -129.008      ;
; HCLK                                                                                                        ; -0.349 ; -41.806       ;
; HRESETn                                                                                                     ; -0.156 ; -0.600        ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.145 ; -2.004        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0.183  ; 0.000         ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; 0.356  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 0.373  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; 0.395  ; 0.000         ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 0.396  ; 0.000         ;
+-------------------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                                                                        ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port               ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; uart_mode_clk_sel       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 1.990  ; 2.940  ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; stop_bit_twice          ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 2.427  ; 3.121  ; Fall       ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ;
; number_data_receive[*]  ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 2.064  ; 2.932  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[0] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 1.485  ; 2.215  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[1] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 1.670  ; 2.269  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[2] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 1.261  ; 1.858  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[3] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 2.064  ; 2.932  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
; HBURST[*]               ; HCLK                                                                                                        ; 2.390  ; 3.065  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[0]              ; HCLK                                                                                                        ; 1.503  ; 2.196  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[1]              ; HCLK                                                                                                        ; 1.150  ; 1.730  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[2]              ; HCLK                                                                                                        ; 2.390  ; 3.065  ; Rise       ; HCLK                                                                                                        ;
; HREADYin                ; HCLK                                                                                                        ; 2.340  ; 3.230  ; Rise       ; HCLK                                                                                                        ;
; HRESETn                 ; HCLK                                                                                                        ; 0.907  ; 1.744  ; Rise       ; HCLK                                                                                                        ;
; HSELABPif               ; HCLK                                                                                                        ; 1.215  ; 2.179  ; Rise       ; HCLK                                                                                                        ;
; HTRANS[*]               ; HCLK                                                                                                        ; 2.341  ; 3.208  ; Rise       ; HCLK                                                                                                        ;
;  HTRANS[1]              ; HCLK                                                                                                        ; 2.341  ; 3.208  ; Rise       ; HCLK                                                                                                        ;
; HWDATA[*]               ; HCLK                                                                                                        ; 1.233  ; 1.858  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[0]              ; HCLK                                                                                                        ; 1.233  ; 1.858  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[1]              ; HCLK                                                                                                        ; 0.973  ; 1.479  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[2]              ; HCLK                                                                                                        ; 0.239  ; 0.934  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[3]              ; HCLK                                                                                                        ; 1.082  ; 1.629  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[4]              ; HCLK                                                                                                        ; -0.141 ; 0.439  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[5]              ; HCLK                                                                                                        ; 0.319  ; 1.085  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[6]              ; HCLK                                                                                                        ; 0.003  ; 0.702  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[7]              ; HCLK                                                                                                        ; -0.006 ; 0.546  ; Rise       ; HCLK                                                                                                        ;
; HWRITE                  ; HCLK                                                                                                        ; 0.834  ; 1.615  ; Rise       ; HCLK                                                                                                        ;
; fifo_en[*]              ; HCLK                                                                                                        ; 1.229  ; 2.308  ; Rise       ; HCLK                                                                                                        ;
;  fifo_en[0]             ; HCLK                                                                                                        ; 1.229  ; 2.308  ; Rise       ; HCLK                                                                                                        ;
; stop_bit_twice          ; HCLK                                                                                                        ; 0.223  ; 0.785  ; Rise       ; HCLK                                                                                                        ;
; UART_RXD                ; UARTCLK                                                                                                     ; -1.118 ; -0.409 ; Rise       ; UARTCLK                                                                                                     ;
; fifo_en[*]              ; UARTCLK                                                                                                     ; 0.854  ; 1.504  ; Rise       ; UARTCLK                                                                                                     ;
;  fifo_en[1]             ; UARTCLK                                                                                                     ; 0.854  ; 1.504  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_receive[*]  ; UARTCLK                                                                                                     ; 0.748  ; 1.576  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[0] ; UARTCLK                                                                                                     ; 0.068  ; 0.757  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[1] ; UARTCLK                                                                                                     ; 0.139  ; 0.742  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[2] ; UARTCLK                                                                                                     ; -0.105 ; 0.505  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[3] ; UARTCLK                                                                                                     ; 0.748  ; 1.576  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_trans[*]    ; UARTCLK                                                                                                     ; -0.610 ; 0.026  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[0]   ; UARTCLK                                                                                                     ; -0.610 ; 0.026  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[1]   ; UARTCLK                                                                                                     ; -1.052 ; -0.520 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[2]   ; UARTCLK                                                                                                     ; -0.883 ; -0.334 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[3]   ; UARTCLK                                                                                                     ; -0.826 ; -0.101 ; Rise       ; UARTCLK                                                                                                     ;
; parity_bit_mode         ; UARTCLK                                                                                                     ; 0.261  ; 1.024  ; Rise       ; UARTCLK                                                                                                     ;
; stop_bit_twice          ; UARTCLK                                                                                                     ; -0.059 ; 0.817  ; Rise       ; UARTCLK                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port               ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; uart_mode_clk_sel       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.983 ; -1.776 ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; stop_bit_twice          ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -1.340 ; -1.902 ; Fall       ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ;
; number_data_receive[*]  ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.232 ; -0.799 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[0] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.409 ; -0.997 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[1] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.628 ; -1.177 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[2] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.232 ; -0.799 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[3] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.945 ; -1.715 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
; HBURST[*]               ; HCLK                                                                                                        ; 0.110  ; -0.396 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[0]              ; HCLK                                                                                                        ; 0.108  ; -0.396 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[1]              ; HCLK                                                                                                        ; 0.110  ; -0.511 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[2]              ; HCLK                                                                                                        ; 0.004  ; -0.523 ; Rise       ; HCLK                                                                                                        ;
; HREADYin                ; HCLK                                                                                                        ; -0.884 ; -1.632 ; Rise       ; HCLK                                                                                                        ;
; HRESETn                 ; HCLK                                                                                                        ; -0.378 ; -1.008 ; Rise       ; HCLK                                                                                                        ;
; HSELABPif               ; HCLK                                                                                                        ; -0.567 ; -1.393 ; Rise       ; HCLK                                                                                                        ;
; HTRANS[*]               ; HCLK                                                                                                        ; -0.889 ; -1.648 ; Rise       ; HCLK                                                                                                        ;
;  HTRANS[1]              ; HCLK                                                                                                        ; -0.889 ; -1.648 ; Rise       ; HCLK                                                                                                        ;
; HWDATA[*]               ; HCLK                                                                                                        ; 0.491  ; -0.053 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[0]              ; HCLK                                                                                                        ; -0.048 ; -0.609 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[1]              ; HCLK                                                                                                        ; 0.135  ; -0.347 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[2]              ; HCLK                                                                                                        ; 0.124  ; -0.511 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[3]              ; HCLK                                                                                                        ; 0.031  ; -0.492 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[4]              ; HCLK                                                                                                        ; 0.491  ; -0.053 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[5]              ; HCLK                                                                                                        ; 0.099  ; -0.594 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[6]              ; HCLK                                                                                                        ; 0.388  ; -0.249 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[7]              ; HCLK                                                                                                        ; 0.375  ; -0.148 ; Rise       ; HCLK                                                                                                        ;
; HWRITE                  ; HCLK                                                                                                        ; -0.011 ; -0.641 ; Rise       ; HCLK                                                                                                        ;
; fifo_en[*]              ; HCLK                                                                                                        ; 0.416  ; -0.169 ; Rise       ; HCLK                                                                                                        ;
;  fifo_en[0]             ; HCLK                                                                                                        ; 0.416  ; -0.169 ; Rise       ; HCLK                                                                                                        ;
; stop_bit_twice          ; HCLK                                                                                                        ; 0.256  ; -0.266 ; Rise       ; HCLK                                                                                                        ;
; UART_RXD                ; UARTCLK                                                                                                     ; 2.009  ; 1.355  ; Rise       ; UARTCLK                                                                                                     ;
; fifo_en[*]              ; UARTCLK                                                                                                     ; 1.682  ; 1.185  ; Rise       ; UARTCLK                                                                                                     ;
;  fifo_en[1]             ; UARTCLK                                                                                                     ; 1.682  ; 1.185  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_receive[*]  ; UARTCLK                                                                                                     ; 1.712  ; 1.139  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[0] ; UARTCLK                                                                                                     ; 1.424  ; 0.879  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[1] ; UARTCLK                                                                                                     ; 1.214  ; 0.664  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[2] ; UARTCLK                                                                                                     ; 1.712  ; 1.139  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[3] ; UARTCLK                                                                                                     ; 0.837  ; 0.097  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_trans[*]    ; UARTCLK                                                                                                     ; 2.240  ; 1.707  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[0]   ; UARTCLK                                                                                                     ; 2.113  ; 1.592  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[1]   ; UARTCLK                                                                                                     ; 2.240  ; 1.707  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[2]   ; UARTCLK                                                                                                     ; 2.181  ; 1.631  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[3]   ; UARTCLK                                                                                                     ; 2.035  ; 1.442  ; Rise       ; UARTCLK                                                                                                     ;
; parity_bit_mode         ; UARTCLK                                                                                                     ; 2.283  ; 1.736  ; Rise       ; UARTCLK                                                                                                     ;
; stop_bit_twice          ; UARTCLK                                                                                                     ; 1.519  ; 1.099  ; Rise       ; UARTCLK                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                         ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port           ; Clock Port                                                                                                  ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; baud_tick           ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 5.687 ; 5.759  ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; data_trans[*]       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.227 ; 5.938  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[0]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.625 ; 5.129  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[1]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.664 ; 5.134  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[2]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.808 ; 5.470  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[3]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.693 ; 5.296  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[4]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.918 ; 4.603  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[5]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.663 ; 5.541  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[6]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.494 ; 5.026  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[7]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.002 ; 4.683  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[8]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.873 ; 5.618  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[9]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.954 ; 5.559  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[10]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 5.227 ; 5.938  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[11]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.642 ; 5.278  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
; HADDR[*]            ; HCLK                                                                                                        ; 6.019 ; 6.719  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[0]           ; HCLK                                                                                                        ; 4.869 ; 5.100  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[1]           ; HCLK                                                                                                        ; 4.867 ; 5.202  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[2]           ; HCLK                                                                                                        ; 5.289 ; 5.488  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[3]           ; HCLK                                                                                                        ; 5.365 ; 5.626  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[4]           ; HCLK                                                                                                        ; 5.263 ; 5.475  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[5]           ; HCLK                                                                                                        ; 5.308 ; 5.534  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[6]           ; HCLK                                                                                                        ; 5.380 ; 5.664  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[7]           ; HCLK                                                                                                        ; 5.522 ; 5.898  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[8]           ; HCLK                                                                                                        ; 5.486 ; 5.748  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[9]           ; HCLK                                                                                                        ; 5.198 ; 5.346  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[10]          ; HCLK                                                                                                        ; 5.166 ; 4.764  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[11]          ; HCLK                                                                                                        ; 5.892 ; 6.719  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[12]          ; HCLK                                                                                                        ; 5.609 ; 5.813  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[13]          ; HCLK                                                                                                        ; 5.791 ; 6.173  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[14]          ; HCLK                                                                                                        ; 5.604 ; 5.983  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[15]          ; HCLK                                                                                                        ; 5.507 ; 5.856  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[16]          ; HCLK                                                                                                        ; 5.000 ; 5.543  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[17]          ; HCLK                                                                                                        ; 5.267 ; 5.473  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[18]          ; HCLK                                                                                                        ; 5.160 ; 5.319  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[19]          ; HCLK                                                                                                        ; 5.640 ; 5.971  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[20]          ; HCLK                                                                                                        ; 4.981 ; 5.488  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[21]          ; HCLK                                                                                                        ; 5.588 ; 5.949  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[22]          ; HCLK                                                                                                        ; 4.771 ; 5.101  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[23]          ; HCLK                                                                                                        ; 5.297 ; 5.516  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[24]          ; HCLK                                                                                                        ; 5.643 ; 5.957  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[25]          ; HCLK                                                                                                        ; 5.773 ; 6.201  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[26]          ; HCLK                                                                                                        ; 5.946 ; 6.476  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[27]          ; HCLK                                                                                                        ; 5.790 ; 6.176  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[28]          ; HCLK                                                                                                        ; 5.859 ; 6.308  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[29]          ; HCLK                                                                                                        ; 5.355 ; 5.539  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[30]          ; HCLK                                                                                                        ; 4.643 ; 4.845  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[31]          ; HCLK                                                                                                        ; 6.019 ; 5.632  ; Rise       ; HCLK                                                                                                        ;
; HRDATA[*]           ; HCLK                                                                                                        ; 5.556 ; 5.999  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[0]          ; HCLK                                                                                                        ; 5.556 ; 5.832  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[1]          ; HCLK                                                                                                        ; 5.258 ; 5.842  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[2]          ; HCLK                                                                                                        ; 5.372 ; 5.999  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[3]          ; HCLK                                                                                                        ; 5.330 ; 5.597  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[4]          ; HCLK                                                                                                        ; 5.483 ; 5.758  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[5]          ; HCLK                                                                                                        ; 5.308 ; 5.857  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[6]          ; HCLK                                                                                                        ; 4.835 ; 5.106  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[7]          ; HCLK                                                                                                        ; 4.747 ; 5.017  ; Rise       ; HCLK                                                                                                        ;
; HREADYout           ; HCLK                                                                                                        ; 5.086 ; 5.452  ; Rise       ; HCLK                                                                                                        ;
; HRESP[*]            ; HCLK                                                                                                        ; 5.395 ; 5.631  ; Rise       ; HCLK                                                                                                        ;
;  HRESP[0]           ; HCLK                                                                                                        ; 5.395 ; 5.631  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HCLK                                                                                                        ; 5.736 ; 6.141  ; Rise       ; HCLK                                                                                                        ;
;  UART_ERROR_FLAG[7] ; HCLK                                                                                                        ; 5.736 ; 6.141  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HRESETn                                                                                                     ; 5.681 ; 5.920  ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[0] ; HRESETn                                                                                                     ; 5.527 ; 5.775  ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[1] ; HRESETn                                                                                                     ; 5.681 ; 5.920  ; Rise       ; HRESETn                                                                                                     ;
; UART_ERROR_FLAG[*]  ; UARTCLK                                                                                                     ; 6.687 ; 7.017  ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[4] ; UARTCLK                                                                                                     ; 6.687 ; 7.017  ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[5] ; UARTCLK                                                                                                     ; 6.656 ; 6.985  ; Rise       ; UARTCLK                                                                                                     ;
; UART_TXD            ; UARTCLK                                                                                                     ; 9.797 ; 10.139 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 5.485 ; 6.058  ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 5.485 ; 6.058  ; Fall       ; UARTCLK                                                                                                     ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port           ; Clock Port                                                                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                             ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; baud_tick           ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 5.164 ; 5.222 ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; data_trans[*]       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.616 ; 4.061 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[0]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.725 ; 4.112 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[1]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.796 ; 4.152 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[2]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.908 ; 4.402 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[3]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.802 ; 4.274 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[4]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.616 ; 4.166 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[5]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.304 ; 5.009 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[6]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.643 ; 4.061 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[7]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.684 ; 4.237 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[8]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.943 ; 4.511 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[9]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.050 ; 4.513 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[10]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.302 ; 4.867 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[11]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.760 ; 4.264 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
; HADDR[*]            ; HCLK                                                                                                        ; 4.419 ; 4.539 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[0]           ; HCLK                                                                                                        ; 4.654 ; 4.848 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[1]           ; HCLK                                                                                                        ; 4.649 ; 4.933 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[2]           ; HCLK                                                                                                        ; 4.533 ; 4.709 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[3]           ; HCLK                                                                                                        ; 4.588 ; 4.790 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[4]           ; HCLK                                                                                                        ; 4.510 ; 4.693 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[5]           ; HCLK                                                                                                        ; 4.548 ; 4.741 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[6]           ; HCLK                                                                                                        ; 4.599 ; 4.820 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[7]           ; HCLK                                                                                                        ; 4.722 ; 5.022 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[8]           ; HCLK                                                                                                        ; 4.710 ; 4.930 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[9]           ; HCLK                                                                                                        ; 4.458 ; 4.590 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[10]          ; HCLK                                                                                                        ; 4.867 ; 4.539 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[11]          ; HCLK                                                                                                        ; 5.486 ; 6.052 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[12]          ; HCLK                                                                                                        ; 4.799 ; 4.948 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[13]          ; HCLK                                                                                                        ; 4.971 ; 5.274 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[14]          ; HCLK                                                                                                        ; 4.782 ; 5.069 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[15]          ; HCLK                                                                                                        ; 4.715 ; 5.010 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[16]          ; HCLK                                                                                                        ; 4.723 ; 5.136 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[17]          ; HCLK                                                                                                        ; 4.509 ; 4.692 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[18]          ; HCLK                                                                                                        ; 4.419 ; 4.568 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[19]          ; HCLK                                                                                                        ; 4.838 ; 5.111 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[20]          ; HCLK                                                                                                        ; 4.706 ; 5.083 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[21]          ; HCLK                                                                                                        ; 4.780 ; 5.063 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[22]          ; HCLK                                                                                                        ; 4.533 ; 4.790 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[23]          ; HCLK                                                                                                        ; 4.534 ; 4.719 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[24]          ; HCLK                                                                                                        ; 4.836 ; 5.080 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[25]          ; HCLK                                                                                                        ; 4.935 ; 5.254 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[26]          ; HCLK                                                                                                        ; 5.070 ; 5.453 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[27]          ; HCLK                                                                                                        ; 4.980 ; 5.313 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[28]          ; HCLK                                                                                                        ; 5.008 ; 5.340 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[29]          ; HCLK                                                                                                        ; 4.599 ; 4.767 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[30]          ; HCLK                                                                                                        ; 4.450 ; 4.627 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[31]          ; HCLK                                                                                                        ; 5.116 ; 4.813 ; Rise       ; HCLK                                                                                                        ;
; HRDATA[*]           ; HCLK                                                                                                        ; 4.534 ; 4.769 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[0]          ; HCLK                                                                                                        ; 4.783 ; 5.025 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[1]          ; HCLK                                                                                                        ; 4.970 ; 5.425 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[2]          ; HCLK                                                                                                        ; 5.045 ; 5.491 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[3]          ; HCLK                                                                                                        ; 4.577 ; 4.817 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[4]          ; HCLK                                                                                                        ; 4.719 ; 4.965 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[5]          ; HCLK                                                                                                        ; 5.010 ; 5.404 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[6]          ; HCLK                                                                                                        ; 4.628 ; 4.861 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[7]          ; HCLK                                                                                                        ; 4.534 ; 4.769 ; Rise       ; HCLK                                                                                                        ;
; HREADYout           ; HCLK                                                                                                        ; 4.849 ; 5.165 ; Rise       ; HCLK                                                                                                        ;
; HRESP[*]            ; HCLK                                                                                                        ; 4.621 ; 4.815 ; Rise       ; HCLK                                                                                                        ;
;  HRESP[0]           ; HCLK                                                                                                        ; 4.621 ; 4.815 ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HCLK                                                                                                        ; 4.900 ; 5.196 ; Rise       ; HCLK                                                                                                        ;
;  UART_ERROR_FLAG[7] ; HCLK                                                                                                        ; 4.900 ; 5.196 ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HRESETn                                                                                                     ; 4.619 ; 4.837 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[0] ; HRESETn                                                                                                     ; 4.619 ; 4.837 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[1] ; HRESETn                                                                                                     ; 4.751 ; 4.957 ; Rise       ; HRESETn                                                                                                     ;
; UART_ERROR_FLAG[*]  ; UARTCLK                                                                                                     ; 6.124 ; 6.389 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[4] ; UARTCLK                                                                                                     ; 6.147 ; 6.432 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[5] ; UARTCLK                                                                                                     ; 6.124 ; 6.389 ; Rise       ; UARTCLK                                                                                                     ;
; UART_TXD            ; UARTCLK                                                                                                     ; 6.407 ; 6.691 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 5.075 ; 5.640 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 5.075 ; 5.640 ; Fall       ; UARTCLK                                                                                                     ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Propagation Delay                                                      ;
+-------------------+--------------------+-------+-------+-------+-------+
; Input Port        ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+-------------------+--------------------+-------+-------+-------+-------+
; HREADYin          ; UART_ERROR_FLAG[9] ;       ; 6.159 ; 6.873 ;       ;
; HSELABPif         ; UART_ERROR_FLAG[9] ;       ; 5.034 ; 5.822 ;       ;
; HTRANS[1]         ; UART_ERROR_FLAG[8] ;       ; 5.107 ; 5.594 ;       ;
; HTRANS[1]         ; UART_ERROR_FLAG[9] ;       ; 6.160 ; 6.851 ;       ;
; parity_bit_mode   ; UART_TXD           ; 5.042 ;       ;       ; 5.960 ;
; uart_mode_clk_sel ; baud_tick          ; 6.659 ; 6.770 ; 7.528 ; 7.655 ;
+-------------------+--------------------+-------+-------+-------+-------+


+------------------------------------------------------------------------+
; Minimum Propagation Delay                                              ;
+-------------------+--------------------+-------+-------+-------+-------+
; Input Port        ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+-------------------+--------------------+-------+-------+-------+-------+
; HREADYin          ; UART_ERROR_FLAG[9] ;       ; 4.459 ; 5.086 ;       ;
; HSELABPif         ; UART_ERROR_FLAG[9] ;       ; 4.142 ; 4.847 ;       ;
; HTRANS[1]         ; UART_ERROR_FLAG[8] ;       ; 3.550 ; 4.031 ;       ;
; HTRANS[1]         ; UART_ERROR_FLAG[9] ;       ; 4.464 ; 5.102 ;       ;
; parity_bit_mode   ; UART_TXD           ; 4.152 ;       ;       ; 5.013 ;
; uart_mode_clk_sel ; baud_tick          ; 6.127 ; 6.216 ; 6.933 ; 6.985 ;
+-------------------+--------------------+-------+-------+-------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                              ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node ; Synchronization Node                                                     ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1]         ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7]         ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0] ; Not Calculated          ; Not Calculated       ; No                      ;
; HRESETn     ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6]         ; Not Calculated          ; Not Calculated       ; No                      ;
; fifo_en[1]  ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0]         ; Not Calculated          ; Not Calculated       ; No                      ;
+-------------+--------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.423         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[1] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[1]           ;                ;              ;                  ; -0.423       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[1]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.205         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[3] ;                ;              ;                  ; -0.205       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[3]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.194         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[7] ;                ;              ;                  ; -0.194       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[7]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.147         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[3] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[3]           ;                ;              ;                  ; -0.147       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[3]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; -0.113         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[7] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[7]           ;                ;              ;                  ; -0.113       ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[7]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                              ; -0.094         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                 ; 125            ;              ;                  ;              ;
; Source Clock                                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                                  ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|ctrl_interface_signal:CTRL_INTERFACE_SIGNAL_BLOCK|state_isr_o[1] ;                ;              ;                  ;              ;
; Synchronization Registers                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[1]                 ;                ;              ;                  ; -0.094       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[1]                           ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.080         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[2] ;                ;              ;                  ; -0.080       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[2]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.065         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[5] ;                ;              ;                  ; -0.065       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[5]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.040         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[4] ;                ;              ;                  ; -0.040       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[4]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                              ; -0.011         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                 ; 125            ;              ;                  ;              ;
; Source Clock                                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                                  ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|ctrl_interface_signal:CTRL_INTERFACE_SIGNAL_BLOCK|state_isr_o[0] ;                ;              ;                  ;              ;
; Synchronization Registers                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[0]                 ;                ;              ;                  ; -0.011       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[0]                           ;                ;              ;                  ; n/a          ;
+-------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                      ;
+-------------------------+--------------------------------------------------------------------------+
; Property                ; Value                                                                    ;
+-------------------------+--------------------------------------------------------------------------+
; Source Node             ; HRESETn                                                                  ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                           ;
; Typical MTBF (years)    ; Not Calculated                                                           ;
; Included in Design MTBF ; No                                                                       ;
+-------------------------+--------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                  ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                  ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                     ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                   ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                      ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                              ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                              ; -0.005         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec) ; 125            ;              ;                  ;              ;
; Source Clock                                                              ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn                                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  HRESETn (INVERTED)                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                     ;                ;              ;                  ;              ;
;  HCLK                                                                     ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                       ;                ;              ;                  ;              ;
;  HRESETn                                                                  ;                ;              ;                  ;              ;
; Synchronization Registers                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|PRDATA_temp[6] ;                ;              ;                  ; -0.005       ;
;  AHB_SLAVE:AHB_APB_BRIDGE|register_enable_only:RDATA_BLOCK|Q[6]           ;                ;              ;                  ; n/a          ;
+---------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; 0.140          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[4] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[4]           ;                ;              ;                  ; 0.140        ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[4]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; 0.291          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[5] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[5]           ;                ;              ;                  ; 0.291        ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[5]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; 0.363          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[2] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[2]           ;                ;              ;                  ; 0.363        ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[2]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; 0.414          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[6] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[6]           ;                ;              ;                  ; 0.414        ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[6]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+--------------------------------------------------------------------------------------------+
; Chain Summary                                                                              ;
+-------------------------+------------------------------------------------------------------+
; Property                ; Value                                                            ;
+-------------------------+------------------------------------------------------------------+
; Source Node             ; fifo_en[1]                                                       ;
; Synchronization Node    ; APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                   ;
; Included in Design MTBF ; No                                                               ;
+-------------------------+------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                    ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                    ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                       ; Automatic      ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                     ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                        ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                ; 0.422          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)   ; 125            ;              ;                  ;              ;
; Source Clock                                                                ;                ;              ;                  ;              ;
;  HCLK                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
;  stop_bit_twice (INVERTED)                                                  ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                       ;                ;              ;                  ;              ;
;  UARTCLK                                                                    ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                         ;                ;              ;                  ;              ;
;  fifo_en[1]                                                                 ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|uart_data_mid[0] ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|TXen       ;                ;              ;                  ;              ;
; Synchronization Registers                                                   ;                ;              ;                  ;              ;
;  APB_UART:APB_UART_BLOCK|transmit_FIFO:TX_FIFO_BLOCK|wr_data_o[0]           ;                ;              ;                  ; 0.422        ;
;  APB_UART:APB_UART_BLOCK|D_FF_8bit:DFF_TEMPORARY_STORING_WRITE|q_reg[0]     ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------+-----------+-----------+----------+-----------+---------------------+
; Clock                                                                                                        ; Setup     ; Hold      ; Recovery ; Removal   ; Minimum Pulse Width ;
+--------------------------------------------------------------------------------------------------------------+-----------+-----------+----------+-----------+---------------------+
; Worst-case Slack                                                                                             ; -9.308    ; -5.257    ; -1.027   ; -3.509    ; -0.754              ;
;  AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; -4.121    ; 1.782     ; N/A      ; N/A       ; 0.299               ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -2.228    ; 0.137     ; -1.027   ; -0.027    ; -0.394              ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -9.308    ; 1.800     ; N/A      ; N/A       ; 0.331               ;
;  APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -6.033    ; -0.024    ; N/A      ; N/A       ; 0.017               ;
;  APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; -6.579    ; 2.780     ; N/A      ; N/A       ; 0.365               ;
;  APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; -7.231    ; 3.402     ; N/A      ; N/A       ; 0.301               ;
;  HCLK                                                                                                        ; -6.715    ; -2.637    ; -0.225   ; -0.859    ; -0.394              ;
;  HRESETn                                                                                                     ; -3.846    ; 1.153     ; N/A      ; N/A       ; -0.156              ;
;  UARTCLK                                                                                                     ; -2.739    ; -5.257    ; 1.486    ; -3.509    ; -0.394              ;
;  stop_bit_twice                                                                                              ; -1.526    ; -1.924    ; N/A      ; N/A       ; -0.754              ;
; Design-wide TNS                                                                                              ; -3622.805 ; -1007.003 ; -14.321  ; -1411.888 ; -546.235            ;
;  AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; -31.151   ; 0.000     ; N/A      ; N/A       ; 0.000               ;
;  APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -29.091   ; 0.000     ; -14.320  ; -0.348    ; -10.554             ;
;  APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -37.251   ; 0.000     ; N/A      ; N/A       ; 0.000               ;
;  APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -56.527   ; -0.024    ; N/A      ; N/A       ; 0.000               ;
;  APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; -6.579    ; 0.000     ; N/A      ; N/A       ; 0.000               ;
;  APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; -85.260   ; 0.000     ; N/A      ; N/A       ; 0.000               ;
;  HCLK                                                                                                        ; -2723.143 ; -415.931  ; -1.294   ; -162.136  ; -287.154            ;
;  HRESETn                                                                                                     ; -7.489    ; 0.000     ; N/A      ; N/A       ; -0.600              ;
;  UARTCLK                                                                                                     ; -645.056  ; -603.063  ; 0.000    ; -1249.752 ; -257.672            ;
;  stop_bit_twice                                                                                              ; -2.512    ; -14.404   ; N/A      ; N/A       ; -4.080              ;
+--------------------------------------------------------------------------------------------------------------+-----------+-----------+----------+-----------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                                                                        ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port               ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; uart_mode_clk_sel       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 3.974  ; 4.768  ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; stop_bit_twice          ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 4.932  ; 5.421  ; Fall       ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ;
; number_data_receive[*]  ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 4.319  ; 5.032  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[0] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 2.962  ; 3.538  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[1] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 3.273  ; 3.607  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[2] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 2.575  ; 3.022  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[3] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 4.319  ; 5.032  ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
; HBURST[*]               ; HCLK                                                                                                        ; 4.612  ; 5.110  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[0]              ; HCLK                                                                                                        ; 3.011  ; 3.434  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[1]              ; HCLK                                                                                                        ; 2.228  ; 2.586  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[2]              ; HCLK                                                                                                        ; 4.612  ; 5.110  ; Rise       ; HCLK                                                                                                        ;
; HREADYin                ; HCLK                                                                                                        ; 4.285  ; 5.064  ; Rise       ; HCLK                                                                                                        ;
; HRESETn                 ; HCLK                                                                                                        ; 2.066  ; 2.581  ; Rise       ; HCLK                                                                                                        ;
; HSELABPif               ; HCLK                                                                                                        ; 2.104  ; 3.000  ; Rise       ; HCLK                                                                                                        ;
; HTRANS[*]               ; HCLK                                                                                                        ; 4.241  ; 4.965  ; Rise       ; HCLK                                                                                                        ;
;  HTRANS[1]              ; HCLK                                                                                                        ; 4.241  ; 4.965  ; Rise       ; HCLK                                                                                                        ;
; HWDATA[*]               ; HCLK                                                                                                        ; 2.319  ; 2.694  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[0]              ; HCLK                                                                                                        ; 2.319  ; 2.694  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[1]              ; HCLK                                                                                                        ; 1.973  ; 2.181  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[2]              ; HCLK                                                                                                        ; 0.421  ; 1.036  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[3]              ; HCLK                                                                                                        ; 2.143  ; 2.394  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[4]              ; HCLK                                                                                                        ; -0.102 ; 0.473  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[5]              ; HCLK                                                                                                        ; 0.581  ; 1.213  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[6]              ; HCLK                                                                                                        ; 0.065  ; 0.812  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[7]              ; HCLK                                                                                                        ; 0.155  ; 0.599  ; Rise       ; HCLK                                                                                                        ;
; HWRITE                  ; HCLK                                                                                                        ; 1.538  ; 2.268  ; Rise       ; HCLK                                                                                                        ;
; fifo_en[*]              ; HCLK                                                                                                        ; 2.673  ; 3.656  ; Rise       ; HCLK                                                                                                        ;
;  fifo_en[0]             ; HCLK                                                                                                        ; 2.673  ; 3.656  ; Rise       ; HCLK                                                                                                        ;
; stop_bit_twice          ; HCLK                                                                                                        ; 0.661  ; 0.981  ; Rise       ; HCLK                                                                                                        ;
; UART_RXD                ; UARTCLK                                                                                                     ; -1.118 ; -0.369 ; Rise       ; UARTCLK                                                                                                     ;
; fifo_en[*]              ; UARTCLK                                                                                                     ; 1.534  ; 2.087  ; Rise       ; UARTCLK                                                                                                     ;
;  fifo_en[1]             ; UARTCLK                                                                                                     ; 1.534  ; 2.087  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_receive[*]  ; UARTCLK                                                                                                     ; 1.898  ; 2.547  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[0] ; UARTCLK                                                                                                     ; 0.202  ; 0.870  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[1] ; UARTCLK                                                                                                     ; 0.413  ; 0.868  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[2] ; UARTCLK                                                                                                     ; 0.054  ; 0.572  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[3] ; UARTCLK                                                                                                     ; 1.898  ; 2.547  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_trans[*]    ; UARTCLK                                                                                                     ; -0.595 ; 0.058  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[0]   ; UARTCLK                                                                                                     ; -0.595 ; 0.058  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[1]   ; UARTCLK                                                                                                     ; -1.052 ; -0.520 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[2]   ; UARTCLK                                                                                                     ; -0.883 ; -0.334 ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[3]   ; UARTCLK                                                                                                     ; -0.826 ; -0.084 ; Rise       ; UARTCLK                                                                                                     ;
; parity_bit_mode         ; UARTCLK                                                                                                     ; 0.661  ; 1.277  ; Rise       ; UARTCLK                                                                                                     ;
; stop_bit_twice          ; UARTCLK                                                                                                     ; 0.139  ; 1.066  ; Rise       ; UARTCLK                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                                                                                         ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port               ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; uart_mode_clk_sel       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; -0.983 ; -1.776 ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; stop_bit_twice          ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; -1.340 ; -1.902 ; Fall       ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ;
; number_data_receive[*]  ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.161 ; -0.738 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[0] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.345 ; -0.958 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[1] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.592 ; -1.162 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[2] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.161 ; -0.738 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
;  number_data_receive[3] ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; -0.945 ; -1.715 ; Fall       ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ;
; HBURST[*]               ; HCLK                                                                                                        ; 0.292  ; 0.043  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[0]              ; HCLK                                                                                                        ; 0.217  ; 0.043  ; Rise       ; HCLK                                                                                                        ;
;  HBURST[1]              ; HCLK                                                                                                        ; 0.292  ; -0.105 ; Rise       ; HCLK                                                                                                        ;
;  HBURST[2]              ; HCLK                                                                                                        ; 0.130  ; -0.124 ; Rise       ; HCLK                                                                                                        ;
; HREADYin                ; HCLK                                                                                                        ; -0.884 ; -1.632 ; Rise       ; HCLK                                                                                                        ;
; HRESETn                 ; HCLK                                                                                                        ; -0.378 ; -0.870 ; Rise       ; HCLK                                                                                                        ;
; HSELABPif               ; HCLK                                                                                                        ; -0.567 ; -1.246 ; Rise       ; HCLK                                                                                                        ;
; HTRANS[*]               ; HCLK                                                                                                        ; -0.889 ; -1.648 ; Rise       ; HCLK                                                                                                        ;
;  HTRANS[1]              ; HCLK                                                                                                        ; -0.889 ; -1.648 ; Rise       ; HCLK                                                                                                        ;
; HWDATA[*]               ; HCLK                                                                                                        ; 0.978  ; 0.694  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[0]              ; HCLK                                                                                                        ; 0.131  ; -0.173 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[1]              ; HCLK                                                                                                        ; 0.366  ; 0.158  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[2]              ; HCLK                                                                                                        ; 0.492  ; 0.049  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[3]              ; HCLK                                                                                                        ; 0.235  ; -0.021 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[4]              ; HCLK                                                                                                        ; 0.978  ; 0.694  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[5]              ; HCLK                                                                                                        ; 0.444  ; -0.022 ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[6]              ; HCLK                                                                                                        ; 0.953  ; 0.512  ; Rise       ; HCLK                                                                                                        ;
;  HWDATA[7]              ; HCLK                                                                                                        ; 0.781  ; 0.550  ; Rise       ; HCLK                                                                                                        ;
; HWRITE                  ; HCLK                                                                                                        ; 0.348  ; -0.057 ; Rise       ; HCLK                                                                                                        ;
; fifo_en[*]              ; HCLK                                                                                                        ; 0.839  ; 0.461  ; Rise       ; HCLK                                                                                                        ;
;  fifo_en[0]             ; HCLK                                                                                                        ; 0.839  ; 0.461  ; Rise       ; HCLK                                                                                                        ;
; stop_bit_twice          ; HCLK                                                                                                        ; 0.576  ; 0.261  ; Rise       ; HCLK                                                                                                        ;
; UART_RXD                ; UARTCLK                                                                                                     ; 3.883  ; 3.408  ; Rise       ; UARTCLK                                                                                                     ;
; fifo_en[*]              ; UARTCLK                                                                                                     ; 2.987  ; 2.766  ; Rise       ; UARTCLK                                                                                                     ;
;  fifo_en[1]             ; UARTCLK                                                                                                     ; 2.987  ; 2.766  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_receive[*]  ; UARTCLK                                                                                                     ; 3.247  ; 2.865  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[0] ; UARTCLK                                                                                                     ; 2.855  ; 2.456  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[1] ; UARTCLK                                                                                                     ; 2.349  ; 2.074  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[2] ; UARTCLK                                                                                                     ; 3.247  ; 2.865  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_receive[3] ; UARTCLK                                                                                                     ; 1.464  ; 0.934  ; Rise       ; UARTCLK                                                                                                     ;
; number_data_trans[*]    ; UARTCLK                                                                                                     ; 4.132  ; 3.842  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[0]   ; UARTCLK                                                                                                     ; 3.874  ; 3.663  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[1]   ; UARTCLK                                                                                                     ; 4.132  ; 3.842  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[2]   ; UARTCLK                                                                                                     ; 4.015  ; 3.711  ; Rise       ; UARTCLK                                                                                                     ;
;  number_data_trans[3]   ; UARTCLK                                                                                                     ; 3.802  ; 3.413  ; Rise       ; UARTCLK                                                                                                     ;
; parity_bit_mode         ; UARTCLK                                                                                                     ; 4.235  ; 3.911  ; Rise       ; UARTCLK                                                                                                     ;
; stop_bit_twice          ; UARTCLK                                                                                                     ; 2.811  ; 2.623  ; Rise       ; UARTCLK                                                                                                     ;
+-------------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                          ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port           ; Clock Port                                                                                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                             ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+
; baud_tick           ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 10.398 ; 10.342 ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; data_trans[*]       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 9.110  ; 9.996  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[0]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.222  ; 8.794  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[1]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.146  ; 8.728  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[2]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.258  ; 9.170  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[3]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.053  ; 8.903  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[4]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 6.765  ; 7.655  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[5]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.451  ; 9.526  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[6]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.866  ; 8.507  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[7]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 7.032  ; 7.923  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[8]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.551  ; 9.592  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[9]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.709  ; 9.415  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[10]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 9.110  ; 9.996  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[11]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 8.041  ; 8.855  ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
; HADDR[*]            ; HCLK                                                                                                        ; 10.484 ; 11.293 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[0]           ; HCLK                                                                                                        ; 8.765  ; 8.963  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[1]           ; HCLK                                                                                                        ; 8.739  ; 9.115  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[2]           ; HCLK                                                                                                        ; 9.492  ; 9.687  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[3]           ; HCLK                                                                                                        ; 9.585  ; 9.920  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[4]           ; HCLK                                                                                                        ; 9.447  ; 9.706  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[5]           ; HCLK                                                                                                        ; 9.504  ; 9.785  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[6]           ; HCLK                                                                                                        ; 9.603  ; 9.982  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[7]           ; HCLK                                                                                                        ; 9.828  ; 10.280 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[8]           ; HCLK                                                                                                        ; 9.787  ; 10.094 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[9]           ; HCLK                                                                                                        ; 9.365  ; 9.490  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[10]          ; HCLK                                                                                                        ; 8.961  ; 8.417  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[11]          ; HCLK                                                                                                        ; 10.158 ; 11.293 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[12]          ; HCLK                                                                                                        ; 9.988  ; 10.193 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[13]          ; HCLK                                                                                                        ; 10.316 ; 10.744 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[14]          ; HCLK                                                                                                        ; 9.880  ; 10.336 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[15]          ; HCLK                                                                                                        ; 9.831  ; 10.202 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[16]          ; HCLK                                                                                                        ; 8.734  ; 9.457  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[17]          ; HCLK                                                                                                        ; 9.419  ; 9.626  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[18]          ; HCLK                                                                                                        ; 9.309  ; 9.392  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[19]          ; HCLK                                                                                                        ; 10.019 ; 10.424 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[20]          ; HCLK                                                                                                        ; 8.646  ; 9.356  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[21]          ; HCLK                                                                                                        ; 9.856  ; 10.345 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[22]          ; HCLK                                                                                                        ; 8.403  ; 8.850  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[23]          ; HCLK                                                                                                        ; 9.486  ; 9.746  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[24]          ; HCLK                                                                                                        ; 10.042 ; 10.409 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[25]          ; HCLK                                                                                                        ; 10.198 ; 10.777 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[26]          ; HCLK                                                                                                        ; 10.472 ; 11.149 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[27]          ; HCLK                                                                                                        ; 10.418 ; 10.764 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[28]          ; HCLK                                                                                                        ; 10.311 ; 10.925 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[29]          ; HCLK                                                                                                        ; 9.664  ; 9.803  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[30]          ; HCLK                                                                                                        ; 8.371  ; 8.519  ; Rise       ; HCLK                                                                                                        ;
;  HADDR[31]          ; HCLK                                                                                                        ; 10.484 ; 9.988  ; Rise       ; HCLK                                                                                                        ;
; HRDATA[*]           ; HCLK                                                                                                        ; 9.885  ; 10.202 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[0]          ; HCLK                                                                                                        ; 9.885  ; 10.202 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[1]          ; HCLK                                                                                                        ; 9.172  ; 9.954  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[2]          ; HCLK                                                                                                        ; 9.286  ; 10.174 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[3]          ; HCLK                                                                                                        ; 9.569  ; 9.835  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[4]          ; HCLK                                                                                                        ; 9.867  ; 10.089 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[5]          ; HCLK                                                                                                        ; 9.316  ; 9.957  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[6]          ; HCLK                                                                                                        ; 8.655  ; 8.903  ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[7]          ; HCLK                                                                                                        ; 8.330  ; 8.655  ; Rise       ; HCLK                                                                                                        ;
; HREADYout           ; HCLK                                                                                                        ; 9.085  ; 9.480  ; Rise       ; HCLK                                                                                                        ;
; HRESP[*]            ; HCLK                                                                                                        ; 9.564  ; 9.865  ; Rise       ; HCLK                                                                                                        ;
;  HRESP[0]           ; HCLK                                                                                                        ; 9.564  ; 9.865  ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HCLK                                                                                                        ; 10.073 ; 10.600 ; Rise       ; HCLK                                                                                                        ;
;  UART_ERROR_FLAG[7] ; HCLK                                                                                                        ; 10.073 ; 10.600 ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HRESETn                                                                                                     ; 10.469 ; 10.677 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[0] ; HRESETn                                                                                                     ; 10.071 ; 10.389 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[1] ; HRESETn                                                                                                     ; 10.469 ; 10.677 ; Rise       ; HRESETn                                                                                                     ;
; UART_ERROR_FLAG[*]  ; UARTCLK                                                                                                     ; 12.162 ; 12.502 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[4] ; UARTCLK                                                                                                     ; 12.162 ; 12.502 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[5] ; UARTCLK                                                                                                     ; 12.074 ; 12.384 ; Rise       ; UARTCLK                                                                                                     ;
; UART_TXD            ; UARTCLK                                                                                                     ; 17.771 ; 18.053 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 9.806  ; 10.021 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 9.806  ; 10.021 ; Fall       ; UARTCLK                                                                                                     ;
+---------------------+-------------------------------------------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Data Port           ; Clock Port                                                                                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                             ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; baud_tick           ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 5.164 ; 5.222 ; Rise       ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ;
; data_trans[*]       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.616 ; 4.061 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[0]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.725 ; 4.112 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[1]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.796 ; 4.152 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[2]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.908 ; 4.402 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[3]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.802 ; 4.274 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[4]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.616 ; 4.166 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[5]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.304 ; 5.009 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[6]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.643 ; 4.061 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[7]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.684 ; 4.237 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[8]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.943 ; 4.511 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[9]      ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.050 ; 4.513 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[10]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 4.302 ; 4.867 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
;  data_trans[11]     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 3.760 ; 4.264 ; Fall       ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ;
; HADDR[*]            ; HCLK                                                                                                        ; 4.419 ; 4.539 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[0]           ; HCLK                                                                                                        ; 4.654 ; 4.848 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[1]           ; HCLK                                                                                                        ; 4.649 ; 4.933 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[2]           ; HCLK                                                                                                        ; 4.533 ; 4.709 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[3]           ; HCLK                                                                                                        ; 4.588 ; 4.790 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[4]           ; HCLK                                                                                                        ; 4.510 ; 4.693 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[5]           ; HCLK                                                                                                        ; 4.548 ; 4.741 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[6]           ; HCLK                                                                                                        ; 4.599 ; 4.820 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[7]           ; HCLK                                                                                                        ; 4.722 ; 5.022 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[8]           ; HCLK                                                                                                        ; 4.710 ; 4.930 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[9]           ; HCLK                                                                                                        ; 4.458 ; 4.590 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[10]          ; HCLK                                                                                                        ; 4.867 ; 4.539 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[11]          ; HCLK                                                                                                        ; 5.486 ; 6.052 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[12]          ; HCLK                                                                                                        ; 4.799 ; 4.948 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[13]          ; HCLK                                                                                                        ; 4.971 ; 5.274 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[14]          ; HCLK                                                                                                        ; 4.782 ; 5.069 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[15]          ; HCLK                                                                                                        ; 4.715 ; 5.010 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[16]          ; HCLK                                                                                                        ; 4.723 ; 5.136 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[17]          ; HCLK                                                                                                        ; 4.509 ; 4.692 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[18]          ; HCLK                                                                                                        ; 4.419 ; 4.568 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[19]          ; HCLK                                                                                                        ; 4.838 ; 5.111 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[20]          ; HCLK                                                                                                        ; 4.706 ; 5.083 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[21]          ; HCLK                                                                                                        ; 4.780 ; 5.063 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[22]          ; HCLK                                                                                                        ; 4.533 ; 4.790 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[23]          ; HCLK                                                                                                        ; 4.534 ; 4.719 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[24]          ; HCLK                                                                                                        ; 4.836 ; 5.080 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[25]          ; HCLK                                                                                                        ; 4.935 ; 5.254 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[26]          ; HCLK                                                                                                        ; 5.070 ; 5.453 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[27]          ; HCLK                                                                                                        ; 4.980 ; 5.313 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[28]          ; HCLK                                                                                                        ; 5.008 ; 5.340 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[29]          ; HCLK                                                                                                        ; 4.599 ; 4.767 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[30]          ; HCLK                                                                                                        ; 4.450 ; 4.627 ; Rise       ; HCLK                                                                                                        ;
;  HADDR[31]          ; HCLK                                                                                                        ; 5.116 ; 4.813 ; Rise       ; HCLK                                                                                                        ;
; HRDATA[*]           ; HCLK                                                                                                        ; 4.534 ; 4.769 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[0]          ; HCLK                                                                                                        ; 4.783 ; 5.025 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[1]          ; HCLK                                                                                                        ; 4.970 ; 5.425 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[2]          ; HCLK                                                                                                        ; 5.045 ; 5.491 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[3]          ; HCLK                                                                                                        ; 4.577 ; 4.817 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[4]          ; HCLK                                                                                                        ; 4.719 ; 4.965 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[5]          ; HCLK                                                                                                        ; 5.010 ; 5.404 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[6]          ; HCLK                                                                                                        ; 4.628 ; 4.861 ; Rise       ; HCLK                                                                                                        ;
;  HRDATA[7]          ; HCLK                                                                                                        ; 4.534 ; 4.769 ; Rise       ; HCLK                                                                                                        ;
; HREADYout           ; HCLK                                                                                                        ; 4.849 ; 5.165 ; Rise       ; HCLK                                                                                                        ;
; HRESP[*]            ; HCLK                                                                                                        ; 4.621 ; 4.815 ; Rise       ; HCLK                                                                                                        ;
;  HRESP[0]           ; HCLK                                                                                                        ; 4.621 ; 4.815 ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HCLK                                                                                                        ; 4.900 ; 5.196 ; Rise       ; HCLK                                                                                                        ;
;  UART_ERROR_FLAG[7] ; HCLK                                                                                                        ; 4.900 ; 5.196 ; Rise       ; HCLK                                                                                                        ;
; UART_ERROR_FLAG[*]  ; HRESETn                                                                                                     ; 4.619 ; 4.837 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[0] ; HRESETn                                                                                                     ; 4.619 ; 4.837 ; Rise       ; HRESETn                                                                                                     ;
;  UART_ERROR_FLAG[1] ; HRESETn                                                                                                     ; 4.751 ; 4.957 ; Rise       ; HRESETn                                                                                                     ;
; UART_ERROR_FLAG[*]  ; UARTCLK                                                                                                     ; 6.124 ; 6.389 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[4] ; UARTCLK                                                                                                     ; 6.147 ; 6.432 ; Rise       ; UARTCLK                                                                                                     ;
;  UART_ERROR_FLAG[5] ; UARTCLK                                                                                                     ; 6.124 ; 6.389 ; Rise       ; UARTCLK                                                                                                     ;
; UART_TXD            ; UARTCLK                                                                                                     ; 6.407 ; 6.691 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 5.075 ; 5.640 ; Rise       ; UARTCLK                                                                                                     ;
; baud_tick           ; UARTCLK                                                                                                     ; 5.075 ; 5.640 ; Fall       ; UARTCLK                                                                                                     ;
+---------------------+-------------------------------------------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Progagation Delay                                                          ;
+-------------------+--------------------+--------+--------+--------+--------+
; Input Port        ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+-------------------+--------------------+--------+--------+--------+--------+
; HREADYin          ; UART_ERROR_FLAG[9] ;        ; 11.065 ; 11.599 ;        ;
; HSELABPif         ; UART_ERROR_FLAG[9] ;        ; 8.884  ; 9.535  ;        ;
; HTRANS[1]         ; UART_ERROR_FLAG[8] ;        ; 9.199  ; 9.339  ;        ;
; HTRANS[1]         ; UART_ERROR_FLAG[9] ;        ; 11.021 ; 11.500 ;        ;
; parity_bit_mode   ; UART_TXD           ; 9.084  ;        ;        ; 9.852  ;
; uart_mode_clk_sel ; baud_tick          ; 12.323 ; 12.360 ; 13.049 ; 13.119 ;
+-------------------+--------------------+--------+--------+--------+--------+


+------------------------------------------------------------------------+
; Minimum Progagation Delay                                              ;
+-------------------+--------------------+-------+-------+-------+-------+
; Input Port        ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+-------------------+--------------------+-------+-------+-------+-------+
; HREADYin          ; UART_ERROR_FLAG[9] ;       ; 4.459 ; 5.086 ;       ;
; HSELABPif         ; UART_ERROR_FLAG[9] ;       ; 4.142 ; 4.847 ;       ;
; HTRANS[1]         ; UART_ERROR_FLAG[8] ;       ; 3.550 ; 4.031 ;       ;
; HTRANS[1]         ; UART_ERROR_FLAG[9] ;       ; 4.464 ; 5.102 ;       ;
; parity_bit_mode   ; UART_TXD           ; 4.152 ;       ;       ; 5.013 ;
; uart_mode_clk_sel ; baud_tick          ; 6.127 ; 6.216 ; 6.933 ; 6.985 ;
+-------------------+--------------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HREADYout          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRESP[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRESP[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[16]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[17]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[18]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[19]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[20]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[21]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[22]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[23]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[24]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[25]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[26]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[27]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[28]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[29]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[30]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HRDATA[31]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_ERROR_FLAG[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_ERROR_FLAG[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_ERROR_FLAG[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_ERROR_FLAG[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_ERROR_FLAG[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_ERROR_FLAG[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_ERROR_FLAG[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_ERROR_FLAG[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_ERROR_FLAG[8] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_ERROR_FLAG[9] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[8]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[9]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[10]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[11]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[12]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[13]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[14]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[15]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[16]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[17]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[18]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[19]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[20]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[21]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[22]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[23]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[24]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[25]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[26]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[27]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[28]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[29]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[30]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HADDR[31]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; baud_tick          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_trans[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------------------------+
; Input Transition Times                                                    ;
+------------------------+--------------+-----------------+-----------------+
; Pin                    ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------------------------+--------------+-----------------+-----------------+
; HSIZES[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HSIZES[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[16]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[17]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[18]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[19]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[20]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[21]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[22]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[23]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[24]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[25]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[26]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[27]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[28]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[29]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[30]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[31]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[16]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[17]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[18]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; desired_baud_rate[19]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_i[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_i[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_i[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_i[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_i[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_i[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl_i[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; state_isr[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; state_isr[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HTRANS[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; parity_bit_mode        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HTRANS[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HREADYin               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HSELABPif              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; stop_bit_twice         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HCLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HRESETn                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; number_data_trans[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; number_data_trans[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; number_data_trans[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; number_data_trans[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HBURST[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HBURST[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HBURST[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UARTCLK                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_mode_clk_sel      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWRITE                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fifo_en[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; number_data_receive[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; number_data_receive[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; number_data_receive[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; number_data_receive[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fifo_en[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RXD               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HWDATA[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HREADYout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRESP[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRESP[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HRDATA[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HRDATA[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HRDATA[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HRDATA[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HRDATA[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HRDATA[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HRDATA[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HRDATA[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HRDATA[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HRDATA[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HRDATA[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HRDATA[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HRDATA[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[28]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HRDATA[29]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[30]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HRDATA[31]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; UART_TXD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HADDR[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HADDR[8]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[9]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[10]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[11]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[12]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[13]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[14]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HADDR[15]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HADDR[16]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HADDR[17]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HADDR[18]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HADDR[19]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[20]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HADDR[21]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[22]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[23]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[24]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[25]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[26]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HADDR[27]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; HADDR[28]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; HADDR[29]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HADDR[30]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; HADDR[31]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; baud_tick          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; data_trans[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; data_trans[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; data_trans[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; data_trans[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; data_trans[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; data_trans[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; data_trans[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; data_trans[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
; data_trans[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0557 V           ; 0.175 V                              ; 0.114 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0557 V          ; 0.175 V                             ; 0.114 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; data_trans[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.6e-07 V                    ; 2.41 V              ; -0.0463 V           ; 0.201 V                              ; 0.131 V                              ; 4.61e-10 s                  ; 4.53e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.6e-07 V                   ; 2.41 V             ; -0.0463 V          ; 0.201 V                             ; 0.131 V                             ; 4.61e-10 s                 ; 4.53e-10 s                 ; No                        ; Yes                       ;
; data_trans[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.52e-07 V                   ; 2.42 V              ; -0.0568 V           ; 0.173 V                              ; 0.113 V                              ; 4.5e-10 s                   ; 4.35e-10 s                  ; No                         ; No                         ; 2.32 V                      ; 3.52e-07 V                  ; 2.42 V             ; -0.0568 V          ; 0.173 V                             ; 0.113 V                             ; 4.5e-10 s                  ; 4.35e-10 s                 ; No                        ; No                        ;
; data_trans[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-07 V                   ; 2.36 V              ; -0.0231 V           ; 0.14 V                               ; 0.089 V                              ; 4.52e-10 s                  ; 4.35e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.07e-07 V                  ; 2.36 V             ; -0.0231 V          ; 0.14 V                              ; 0.089 V                             ; 4.52e-10 s                 ; 4.35e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HREADYout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRESP[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRESP[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HRDATA[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HRDATA[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HRDATA[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HRDATA[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HRDATA[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HRDATA[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HRDATA[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HRDATA[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HRDATA[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HRDATA[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HRDATA[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HRDATA[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HRDATA[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[28]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HRDATA[29]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[30]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HRDATA[31]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; UART_TXD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; UART_ERROR_FLAG[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; UART_ERROR_FLAG[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; UART_ERROR_FLAG[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HADDR[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HADDR[8]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[9]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[10]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[11]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[12]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[13]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[14]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HADDR[15]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HADDR[16]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HADDR[17]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HADDR[18]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HADDR[19]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[20]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HADDR[21]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[22]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[23]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[24]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[25]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[26]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HADDR[27]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; HADDR[28]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; HADDR[29]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HADDR[30]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; HADDR[31]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; baud_tick          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; data_trans[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; data_trans[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; data_trans[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; data_trans[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; data_trans[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; data_trans[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; data_trans[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; data_trans[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; data_trans[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.037 V            ; 0.188 V                              ; 0.158 V                              ; 4.67e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.037 V           ; 0.188 V                             ; 0.158 V                             ; 4.67e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; data_trans[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.96e-05 V                   ; 2.38 V              ; -0.0306 V           ; 0.23 V                               ; 0.206 V                              ; 4.83e-10 s                  ; 5.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.96e-05 V                  ; 2.38 V             ; -0.0306 V          ; 0.23 V                              ; 0.206 V                             ; 4.83e-10 s                 ; 5.01e-10 s                 ; No                        ; Yes                       ;
; data_trans[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.88e-05 V                   ; 2.39 V              ; -0.0374 V           ; 0.189 V                              ; 0.158 V                              ; 4.66e-10 s                  ; 4.67e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.88e-05 V                  ; 2.39 V             ; -0.0374 V          ; 0.189 V                             ; 0.158 V                             ; 4.66e-10 s                 ; 4.67e-10 s                 ; No                        ; Yes                       ;
; data_trans[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.49e-05 V                   ; 2.34 V              ; -0.0118 V           ; 0.182 V                              ; 0.051 V                              ; 4.81e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.49e-05 V                  ; 2.34 V             ; -0.0118 V          ; 0.182 V                             ; 0.051 V                             ; 4.81e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HREADYout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRESP[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRESP[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HRDATA[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HRDATA[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HRDATA[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HRDATA[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HRDATA[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HRDATA[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HRDATA[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HRDATA[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HRDATA[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HRDATA[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HRDATA[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HRDATA[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HRDATA[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[28]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HRDATA[29]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[30]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HRDATA[31]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; UART_TXD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; UART_ERROR_FLAG[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; UART_ERROR_FLAG[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; UART_ERROR_FLAG[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; UART_ERROR_FLAG[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; UART_ERROR_FLAG[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HADDR[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HADDR[8]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[9]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[10]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[11]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[12]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[13]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[14]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HADDR[15]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HADDR[16]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HADDR[17]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HADDR[18]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HADDR[19]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[20]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HADDR[21]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[22]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[23]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[24]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[25]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[26]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HADDR[27]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; HADDR[28]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; HADDR[29]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HADDR[30]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; HADDR[31]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; baud_tick          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; data_trans[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; data_trans[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; data_trans[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; data_trans[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; data_trans[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; data_trans[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; data_trans[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; data_trans[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
; data_trans[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.121 V            ; 0.326 V                              ; 0.297 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.121 V           ; 0.326 V                             ; 0.297 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; data_trans[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.25e-06 V                   ; 2.9 V               ; -0.107 V            ; 0.378 V                              ; 0.16 V                               ; 2.87e-10 s                  ; 4.28e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 4.25e-06 V                  ; 2.9 V              ; -0.107 V           ; 0.378 V                             ; 0.16 V                              ; 2.87e-10 s                 ; 4.28e-10 s                 ; No                        ; No                        ;
; data_trans[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 4.14e-06 V                   ; 2.91 V              ; -0.119 V            ; 0.326 V                              ; 0.298 V                              ; 2.74e-10 s                  ; 2.8e-10 s                   ; No                         ; No                         ; 2.75 V                      ; 4.14e-06 V                  ; 2.91 V             ; -0.119 V           ; 0.326 V                             ; 0.298 V                             ; 2.74e-10 s                 ; 2.8e-10 s                  ; No                        ; No                        ;
; data_trans[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 3.54e-06 V                   ; 2.81 V              ; -0.0578 V           ; 0.303 V                              ; 0.28 V                               ; 2.93e-10 s                  ; 3.01e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 3.54e-06 V                  ; 2.81 V             ; -0.0578 V          ; 0.303 V                             ; 0.28 V                              ; 2.93e-10 s                 ; 3.01e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HREADYout          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HRESP[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HRESP[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HRDATA[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HRDATA[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HRDATA[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HRDATA[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HRDATA[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HRDATA[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HRDATA[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HRDATA[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HRDATA[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HRDATA[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HRDATA[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HRDATA[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HRDATA[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[28]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HRDATA[29]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[30]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HRDATA[31]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; UART_TXD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; UART_ERROR_FLAG[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; UART_ERROR_FLAG[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HADDR[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HADDR[8]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[9]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[10]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[11]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[12]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[13]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[14]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HADDR[15]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HADDR[16]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HADDR[17]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HADDR[18]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HADDR[19]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[20]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HADDR[21]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[22]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[23]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[24]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[25]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[26]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HADDR[27]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; HADDR[28]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; HADDR[29]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HADDR[30]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; HADDR[31]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; baud_tick          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; data_trans[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; data_trans[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; data_trans[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; data_trans[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; data_trans[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; data_trans[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; data_trans[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; data_trans[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; data_trans[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0814 V           ; 0.36 V                               ; 0.156 V                              ; 3e-10 s                     ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0814 V          ; 0.36 V                              ; 0.156 V                             ; 3e-10 s                    ; 4.34e-10 s                 ; No                        ; No                        ;
; data_trans[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000247 V                   ; 2.85 V              ; -0.0711 V           ; 0.204 V                              ; 0.181 V                              ; 4.55e-10 s                  ; 4.49e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000247 V                  ; 2.85 V             ; -0.0711 V          ; 0.204 V                             ; 0.181 V                             ; 4.55e-10 s                 ; 4.49e-10 s                 ; No                        ; No                        ;
; data_trans[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000242 V                   ; 2.86 V              ; -0.0805 V           ; 0.358 V                              ; 0.156 V                              ; 3.01e-10 s                  ; 4.34e-10 s                  ; No                         ; No                         ; 2.75 V                      ; 0.000242 V                  ; 2.86 V             ; -0.0805 V          ; 0.358 V                             ; 0.156 V                             ; 3.01e-10 s                 ; 4.34e-10 s                 ; No                        ; No                        ;
; data_trans[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.75 V                       ; 0.000213 V                   ; 2.79 V              ; -0.0324 V           ; 0.139 V                              ; 0.119 V                              ; 4.42e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.75 V                      ; 0.000213 V                  ; 2.79 V             ; -0.0324 V          ; 0.139 V                             ; 0.119 V                             ; 4.42e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                                  ; To Clock                                                                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; HCLK                                                                                                        ; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; 0        ; 0        ; 8        ; 0        ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 274      ; 0        ; 0        ; 0        ;
; HCLK                                                                                                        ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 0        ; 0        ; 33       ; 0        ;
; stop_bit_twice                                                                                              ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 0        ; 0        ; 6        ; 6        ;
; UARTCLK                                                                                                     ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 0        ; 0        ; 27       ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0        ; 8        ; 0        ; 0        ;
; UARTCLK                                                                                                     ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0        ; 0        ; 8        ; 0        ;
; UARTCLK                                                                                                     ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; 1        ; 0        ; 0        ; 0        ;
; UARTCLK                                                                                                     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 0        ; 0        ; 12       ; 0        ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; HCLK                                                                                                        ; 12       ; 20       ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; HCLK                                                                                                        ; 1        ; 1        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; HCLK                                                                                                        ; 0        ; 5        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; HCLK                                                                                                        ; 8        ; 0        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; HCLK                                                                                                        ; 12       ; 0        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; HCLK                                                                                                        ; 396      ; 792      ; 0        ; 0        ;
; HCLK                                                                                                        ; HCLK                                                                                                        ; 1628     ; 0        ; 0        ; 0        ;
; HRESETn                                                                                                     ; HCLK                                                                                                        ; 22       ; 20       ; 0        ; 0        ;
; stop_bit_twice                                                                                              ; HCLK                                                                                                        ; 10       ; 2        ; 0        ; 0        ;
; UARTCLK                                                                                                     ; HCLK                                                                                                        ; 7401     ; 0        ; 0        ; 0        ;
; UARTCLK                                                                                                     ; HRESETn                                                                                                     ; 2        ; 0        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; stop_bit_twice                                                                                              ; 0        ; 8        ; 0        ; 0        ;
; HCLK                                                                                                        ; stop_bit_twice                                                                                              ; 0        ; 0        ; 2        ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; UARTCLK                                                                                                     ; 6        ; 6        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; UARTCLK                                                                                                     ; 13       ; 1        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; UARTCLK                                                                                                     ; 13       ; 13       ; 0        ; 0        ;
; HCLK                                                                                                        ; UARTCLK                                                                                                     ; 309      ; 0        ; 0        ; 0        ;
; stop_bit_twice                                                                                              ; UARTCLK                                                                                                     ; 24       ; 330      ; 0        ; 0        ;
; UARTCLK                                                                                                     ; UARTCLK                                                                                                     ; 3789     ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                                  ; To Clock                                                                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; HCLK                                                                                                        ; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; 0        ; 0        ; 8        ; 0        ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 274      ; 0        ; 0        ; 0        ;
; HCLK                                                                                                        ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 0        ; 0        ; 33       ; 0        ;
; stop_bit_twice                                                                                              ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 0        ; 0        ; 6        ; 6        ;
; UARTCLK                                                                                                     ; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; 0        ; 0        ; 27       ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0        ; 8        ; 0        ; 0        ;
; UARTCLK                                                                                                     ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; 0        ; 0        ; 8        ; 0        ;
; UARTCLK                                                                                                     ; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; 1        ; 0        ; 0        ; 0        ;
; UARTCLK                                                                                                     ; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; 0        ; 0        ; 12       ; 0        ;
; AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg                                                    ; HCLK                                                                                                        ; 12       ; 20       ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; HCLK                                                                                                        ; 1        ; 1        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT                          ; HCLK                                                                                                        ; 0        ; 5        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; HCLK                                                                                                        ; 8        ; 0        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; HCLK                                                                                                        ; 12       ; 0        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; HCLK                                                                                                        ; 396      ; 792      ; 0        ; 0        ;
; HCLK                                                                                                        ; HCLK                                                                                                        ; 1628     ; 0        ; 0        ; 0        ;
; HRESETn                                                                                                     ; HCLK                                                                                                        ; 22       ; 20       ; 0        ; 0        ;
; stop_bit_twice                                                                                              ; HCLK                                                                                                        ; 10       ; 2        ; 0        ; 0        ;
; UARTCLK                                                                                                     ; HCLK                                                                                                        ; 7401     ; 0        ; 0        ; 0        ;
; UARTCLK                                                                                                     ; HRESETn                                                                                                     ; 2        ; 0        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; stop_bit_twice                                                                                              ; 0        ; 8        ; 0        ; 0        ;
; HCLK                                                                                                        ; stop_bit_twice                                                                                              ; 0        ; 0        ; 2        ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5                                         ; UARTCLK                                                                                                     ; 6        ; 6        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE                                              ; UARTCLK                                                                                                     ; 13       ; 1        ; 0        ; 0        ;
; APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag                         ; UARTCLK                                                                                                     ; 13       ; 13       ; 0        ; 0        ;
; HCLK                                                                                                        ; UARTCLK                                                                                                     ; 309      ; 0        ; 0        ; 0        ;
; stop_bit_twice                                                                                              ; UARTCLK                                                                                                     ; 24       ; 330      ; 0        ; 0        ;
; UARTCLK                                                                                                     ; UARTCLK                                                                                                     ; 3789     ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                   ;
+------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; HRESETn    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 14       ; 14       ; 0        ; 0        ;
; HRESETn    ; HCLK                                                                                                        ; 493      ; 493      ; 0        ; 0        ;
; HRESETn    ; UARTCLK                                                                                                     ; 361      ; 361      ; 0        ; 0        ;
+------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                    ;
+------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                                                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; HRESETn    ; APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out ; 14       ; 14       ; 0        ; 0        ;
; HRESETn    ; HCLK                                                                                                        ; 493      ; 493      ; 0        ; 0        ;
; HRESETn    ; UARTCLK                                                                                                     ; 361      ; 361      ; 0        ; 0        ;
+------------+-------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 896   ; 896  ;
; Unconstrained Output Ports      ; 63    ; 63   ;
; Unconstrained Output Port Paths ; 88    ; 88   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 10 18:41:37 2024
Info: Command: quartus_sta Thesis_Project -c Thesis_Project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 46 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Thesis_Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name HCLK HCLK
    Info (332105): create_clock -period 1.000 -name UARTCLK UARTCLK
    Info (332105): create_clock -period 1.000 -name APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out
    Info (332105): create_clock -period 1.000 -name APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT
    Info (332105): create_clock -period 1.000 -name stop_bit_twice stop_bit_twice
    Info (332105): create_clock -period 1.000 -name APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE
    Info (332105): create_clock -period 1.000 -name APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag
    Info (332105): create_clock -period 1.000 -name HRESETn HRESETn
    Info (332105): create_clock -period 1.000 -name APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5
    Info (332105): create_clock -period 1.000 -name AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.308
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.308       -37.251 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
    Info (332119):    -7.231       -85.260 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
    Info (332119):    -6.715     -2723.143 HCLK 
    Info (332119):    -6.579        -6.579 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
    Info (332119):    -6.033       -56.527 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):    -4.092       -30.382 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):    -3.817        -7.399 HRESETn 
    Info (332119):    -2.739      -645.056 UARTCLK 
    Info (332119):    -2.221       -29.045 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):    -1.336        -2.163 stop_bit_twice 
Info (332146): Worst-case hold slack is -5.257
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.257      -603.063 UARTCLK 
    Info (332119):    -2.547      -331.666 HCLK 
    Info (332119):    -1.924       -14.404 stop_bit_twice 
    Info (332119):     0.066         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):     0.352         0.000 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):     2.055         0.000 HRESETn 
    Info (332119):     2.897         0.000 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
    Info (332119):     3.016         0.000 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):     5.146         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
    Info (332119):     5.903         0.000 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
Info (332146): Worst-case recovery slack is -0.754
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.754       -10.507 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):     0.066         0.000 HCLK 
    Info (332119):     2.878         0.000 UARTCLK 
Info (332146): Worst-case removal slack is -3.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.509     -1249.752 UARTCLK 
    Info (332119):    -0.859      -162.136 HCLK 
    Info (332119):     0.277         0.000 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
Info (332146): Worst-case minimum pulse width slack is -0.711
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.711        -3.859 stop_bit_twice 
    Info (332119):    -0.394      -267.373 HCLK 
    Info (332119):    -0.394      -257.672 UARTCLK 
    Info (332119):    -0.394        -9.730 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):     0.079         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):     0.197         0.000 HRESETn 
    Info (332119):     0.304         0.000 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):     0.305         0.000 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
    Info (332119):     0.331         0.000 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
    Info (332119):     0.381         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSXFC6D6F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.158
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.158       -36.993 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
    Info (332119):    -7.129       -84.051 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
    Info (332119):    -6.464        -6.464 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
    Info (332119):    -6.377     -2576.025 HCLK 
    Info (332119):    -6.030       -55.841 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):    -4.121       -31.151 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):    -3.846        -7.489 HRESETn 
    Info (332119):    -2.681      -607.807 UARTCLK 
    Info (332119):    -2.228       -29.091 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):    -1.526        -2.512 stop_bit_twice 
Info (332146): Worst-case hold slack is -5.130
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.130      -577.435 UARTCLK 
    Info (332119):    -2.637      -415.931 HCLK 
    Info (332119):    -1.897       -13.613 stop_bit_twice 
    Info (332119):    -0.024        -0.024 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):     0.314         0.000 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):     2.132         0.000 HRESETn 
    Info (332119):     2.863         0.000 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
    Info (332119):     3.121         0.000 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):     5.061         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
    Info (332119):     5.772         0.000 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
Info (332146): Worst-case recovery slack is -1.027
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.027       -14.320 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):    -0.001        -0.001 HCLK 
    Info (332119):     2.755         0.000 UARTCLK 
Info (332146): Worst-case removal slack is -3.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.265     -1161.847 UARTCLK 
    Info (332119):    -0.780      -135.574 HCLK 
    Info (332119):     0.659         0.000 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
Info (332146): Worst-case minimum pulse width slack is -0.754
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.754        -4.080 stop_bit_twice 
    Info (332119):    -0.394      -287.154 HCLK 
    Info (332119):    -0.394      -244.447 UARTCLK 
    Info (332119):    -0.394       -10.554 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):     0.017         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):     0.143         0.000 HRESETn 
    Info (332119):     0.299         0.000 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):     0.301         0.000 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
    Info (332119):     0.344         0.000 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
    Info (332119):     0.391         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1100mV 85C Model
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSXFC6D6F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.933       -19.347 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
    Info (332119):    -3.727       -43.698 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
    Info (332119):    -3.577     -1391.349 HCLK 
    Info (332119):    -3.230        -3.230 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
    Info (332119):    -2.974       -25.957 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):    -2.024       -14.374 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):    -1.646        -3.126 HRESETn 
    Info (332119):    -1.436      -256.243 UARTCLK 
    Info (332119):    -0.914       -11.769 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):    -0.140        -0.140 stop_bit_twice 
Info (332146): Worst-case hold slack is -2.968
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.968      -308.199 UARTCLK 
    Info (332119):    -1.196      -180.636 HCLK 
    Info (332119):    -0.870        -6.880 stop_bit_twice 
    Info (332119):     0.166         0.000 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):     0.242         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):     1.153         0.000 HRESETn 
    Info (332119):     1.782         0.000 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):     1.835         0.000 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
    Info (332119):     2.860         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
    Info (332119):     3.499         0.000 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
Info (332146): Worst-case recovery slack is -0.510
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.510        -7.122 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):    -0.188        -0.207 HCLK 
    Info (332119):     1.589         0.000 UARTCLK 
Info (332146): Worst-case removal slack is -1.990
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.990      -708.692 UARTCLK 
    Info (332119):    -0.580      -114.674 HCLK 
    Info (332119):    -0.027        -0.348 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
Info (332146): Worst-case minimum pulse width slack is -0.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.516        -3.862 stop_bit_twice 
    Info (332119):    -0.371      -138.369 UARTCLK 
    Info (332119):    -0.352       -41.938 HCLK 
    Info (332119):    -0.147        -2.037 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):    -0.131        -0.522 HRESETn 
    Info (332119):     0.142         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):     0.335         0.000 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):     0.354         0.000 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
    Info (332119):     0.365         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
    Info (332119):     0.369         0.000 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1100mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.655
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.655       -18.360 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
    Info (332119):    -3.567       -41.877 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
    Info (332119):    -3.224     -1232.791 HCLK 
    Info (332119):    -3.057        -3.057 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
    Info (332119):    -2.904       -24.767 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):    -1.944       -14.106 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):    -1.622        -3.098 HRESETn 
    Info (332119):    -1.177      -198.638 UARTCLK 
    Info (332119):    -0.829       -10.569 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):    -0.139        -0.139 stop_bit_twice 
Info (332146): Worst-case hold slack is -2.886
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.886      -318.402 UARTCLK 
    Info (332119):    -1.191      -231.161 HCLK 
    Info (332119):    -0.826        -6.397 stop_bit_twice 
    Info (332119):     0.137         0.000 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):     0.251         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):     1.201         0.000 HRESETn 
    Info (332119):     1.796         0.000 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):     1.800         0.000 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
    Info (332119):     2.780         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
    Info (332119):     3.402         0.000 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
Info (332146): Worst-case recovery slack is -0.721
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.721       -10.086 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):    -0.225        -1.294 HCLK 
    Info (332119):     1.486         0.000 UARTCLK 
Info (332146): Worst-case removal slack is -1.871
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.871      -666.461 UARTCLK 
    Info (332119):    -0.538      -107.337 HCLK 
    Info (332119):     0.206         0.000 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
Info (332146): Worst-case minimum pulse width slack is -0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.499        -3.622 stop_bit_twice 
    Info (332119):    -0.355      -129.008 UARTCLK 
    Info (332119):    -0.349       -41.806 HCLK 
    Info (332119):    -0.156        -0.600 HRESETn 
    Info (332119):    -0.145        -2.004 APB_UART:APB_UART_BLOCK|apb_interface:APB_INTERFACE_BLOCK|baud_rate_divisor:BAUD_RATE_DIVISOR_BLOCK|clk_out 
    Info (332119):     0.183         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.DATA_IS_5 
    Info (332119):     0.356         0.000 AHB_SLAVE:AHB_APB_BRIDGE|FSM_AHB:State_machine|HwriteReg 
    Info (332119):     0.373         0.000 APB_UART:APB_UART_BLOCK|uart_start_bit_detect:UART_START_BIT_DETECT_BLOCK|done_flag 
    Info (332119):     0.395         0.000 APB_UART:APB_UART_BLOCK|rx_fsm:RX_FSM_BLOCK|present_state.IDLE 
    Info (332119):     0.396         0.000 APB_UART:APB_UART_BLOCK|custom_fsm_wr_rd:CUSTOM_FSM_WR_RD_BLOCK|present_state.INIT 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 5230 megabytes
    Info: Processing ended: Tue Dec 10 18:41:46 2024
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:04


