---
title: 3 AMBA/AHB/APB（2）
date: 2024-06-15 23:54:36
categories:
- SoC设计
tags:
- AMBA
- AHB
- APB
- TBD
---

> AHB中，可以将传输分成
>
> transfer：单次传输或者burst传输
>
> beat：单次传输或者burst的一次传输

# More details on the AHB protocol

## Address phase signals

### essential transfer control signals  

地址阶段有几个非常重要的控制信号，HTRANS，HADDR，HWRITE，HSIZE。

---

#### HTRANS

HTRANS用于表明传输类型。大部分的AHB系统其实并不需要一直进行数据传输，Master此时可以发出idle transfer。HTRANS就是用来表明什么时候是active transfer，什么时候是idle state；

{% asset_img image-20240616165415891.png %}

当正真需要传输数据的时候，Master会生成NSEQ或者SEQ的transfer类型；

> NSEQ的传输类型用于正常的数据传输（非burst传输），或者burst传输的第一笔transfer
>
> SEQ就用于burst传输的剩余transfer，表明当前transfer是上一笔transaction的延续；

IDLE和BUSY都是non-active传输，即不会传输实际的数据。BUSY类型的transfer类型仅在如下场景使用：

> master发起一次burst transaction，但是在burst发送的过程中，master没有准备好处理下一笔data transfer，那么此时就会发出busy的transfer，以保持burst传输的连续性，并在master ready的时候继续burst传输。

IDLE类型的transfer前面已经说过了，就是Master不需要transaction的时候

---

#### HADDR

HADDR用32bits表示，用于指定传输的地址；

#### HWRITE

HWRITE用于表明当前是write transfer还是read transfer

{% asset_img image-20240616172147763.png %}

#### HSIZE

HSIZE信号是3bits位宽，用于表明一次transfer的data size。大多数的AHB系统仅仅用到了低2bits。

{% asset_img image-20240616172322146.png %}



<font color=blue>当一个bus的master发起传输的时候，bus master要去确保数据是transfer对其的，即word传输，地址就要是4Byte对齐；half-word传输，地址就要是2Byte对齐</font>

<font color=blue>AHB interface不支持unaligned transfer；如果master需要进行unaligned 访问，那么就需要拆分成多个align transfer；</font>



> 说明：
>
> Cortex-M处理器的AHB接口能够发出byte/half-word/word size的读写访问

---

### optional sideband signals

除了上面几个关键的AHB信号，还有一些可选的sideband信号，他们可以提供一些有用的信息，例如特权级信息，以及支持的burst类型信息；

{% asset_img image-20240616174912975.png %}

---

#### HPROT

AMBA 2 AHB以及AHB-Lite协议中，HPROT信号的每个bit有不同的作用：

{% asset_img image-20240616175218009.png %}

当访问normal memories（sram等）时候，HPROT[3:2]可以用来表示cache types

{% asset_img image-20240616175631251.png %}



AMBA 5 AHB协议中，HPROT信号的每个bit有不同的作用：

{% asset_img image-20240616175828205.png %}

{% asset_img image-20240616175901131.png %}

>思考：
>
>cache types??
>
><font color=red>没懂啥意思？？这个属性是不是MPU发出的？？</font>
>
>说明：
>
>1、Cortex-M0处理器没有user access level  ，HPROT[1] is always 1  ；
>
>2、Cortex-M0/M0+/M3/M4/M23/M33 处理器不支持内部cache, 因此cacheable的一些控制信号一般不会用到



#### HBURST

<font color=blue>HBURST信号表明burst传输的类型。当mem device针对顺序访问做了优化时，burst传输就能够优化系统性能。</font>

> 思考：
>
> ==》burst传输时怎样优化传输带宽的？
>
> Burst传输可以提高系统性能主要有两个关键原因：减少开销和最大化内存带宽利用。
>
> **减少开销：** 在处理器或主设备发起内存访问时，通常会涉及到设置和完成每个单独事务的开销。这包括地址传输、命令传输以及连续访问之间的延迟。在burst传输中，可以在初始设置后以较少的开销发起多个数据访问。一旦burst序列开始，后续的数据传输在burst长度内需要的开销较少，因为地址和其他控制信号通常是预先建立或由硬件递增管理。
>
> **最大化内存带宽利用：** 内存设备（如DRAM）通常具有优化连续数据访问的内部机制（如DRAM中的页面打开策略）。Burst传输利用这些机制，连续地访问burst长度内的内存位置。这减少了每个访问之间的时间间隙，有效地最大化了内存带宽的利用率。因此，与非burst（单周期）传输相比，数据传输的整体吞吐量增加。
>
> **例子说明：** 假设一个处理器需要读取存储在内存中的大块顺序数据。如果没有burst传输，处理器将为每个内存位置单独发起读取命令，这将导致大量的地址设置、命令传输以及每个访问之间的延迟开销。
>
> 然而，使用burst传输时，处理器可以发起一个单一命令，指示burst传输模式并指定起始地址。内存控制器随后连续从连续的内存位置中检索数据字，通常不需要为burst长度内的每个访问重新发起地址。这减少了发起每个访问的时间开销，从而提高了数据检索的效率和速度。
>
> 总之，burst传输通过减少开销和最大化内存带宽利用来优化系统性能，特别适用于需要顺序数据访问或大数据传输的场景。
>
> 
>
> ==》 AHB协议中 Burst的意义何在，为何要有这种feature?
>
> (1) ”只发首地址，后续地址不用发“用于降低功耗之类 肯定是不对的。因为AHB协议明确规定收地址发出后，接下来的地址一个也不能少。
>
> (2) 对于从机来说，不同之处在于，从机可以提前知道”主机的访问计划“，进而提早做准备，对于特定的从机来说，能够显著提高效率。
>
>    举个例子: 对于单周期访问，零时延的SRAM/寄存器来说，burst没有起到作用。但是对于一些慢速的从机，例如DDR，就可以提前知道主机的访问，然后以pipeline的方式访问某个打开的row，提高效率，如此。

AHB 支持如下几种burst  transfer：

- Single. (Not burst transfer. Each transfer is separated from each other.)  

- Incrementing burst transfer. (The address is incremented by the size of the transfer.)  
- Wrapping burst transfer. For each transfer, the address increments as in an incrementing burst
  except when the address reaches the block size boundary of the burst. In this case, the address
  wraps round to the beginning of the block size boundary. The block size of the burst can be
  determined from the number of beats times the size of each transfer.  

<font color=blue>Burst transfer是由多个beats组成，每个beat的地址都和相邻beat有关</font>。burst transfer中，每个beat的控制信号都是相同的。Both incrementing and wrapping bursts are supported for 4-beats, 8-beats, and 16-beats transfers. Incremental bursts can also be of unspecified length.  

{% asset_img image-20240616184400696.png %}

<font color=blue>wrap burst在cache controller设计中有用</font>。例如，处理器想要访问0x1008，cache controller的cache line是4 words，那就需要取0x1000, 0x1004, 0x1008 and 0x100C到cache memory中，这种情况下，可以从0x1000地址使用4拍递增burst传输，也可以从0x1008使用wrap burst传输。

{% asset_img image-20240616211837581.png %}

>  第一种和第二种情况，虽然传输的数据相同，但是wrap会先传输处理器所需要的数据，减少处理器的等待时间。
>
> 第三种情况，increment burst就不会获取0x1000和0x1004的数据，cache line的数据就不完整；

<font color=blue>burst transfer可以用不同的data size进行传输，但是其传输的过程中，有一个限制，那就是不能够超过1KB地址边界。</font>

> 协议上这么规定是有两个好处:
>
> 1、内部计数器和高级地址生成：为了优化burst传输的性能，AHB主设备和从设备可能需要内部计数器来监控burst操作，并可能提前产生地址。通过将burst传输限制到1KB Size，10bits的计数器就足够访问所有的burst transfer；
>
> 2、防止burst transfer跨越多个AHB Slave：如果burst transfer跨device 边界访问，那么跨边界的第二个device可能有一个开头是SEQ的burst transfer，违反了AHB协议；
>
> （ARM对AHB burst这样设计的目的是在于，<font color=blue>SLAVE的地址访问空间基本都是以1KB为单位的</font>，设定burst不超过1KB是为了让一个单独的BURST不能访问多个slave，从而违反AHB协议；）
>
> 3、若需要跨1KB边界时，需要重新initial一个新的传输。
>
> ```veril
> 例如：访问如下地址
> 0x3F00 x3F40 x3F80 x3FC0 x4000 x4040 x4080
> 1KB地址边界传输就需要按照如下规则访问：
> NSEQ SEQ SEQ SEQ NSEQ SEQ SEQ
> ```

#### HMASTERLOCK

<font color=blue>对于atomic access sequence ，通常使用HMASTLOCK 表示总线的所有权是否被锁定，通常用于信号量操作</font>

HMASTLOCK被设置为1的时候，总线部件（例如arbiter）不能够切换总线的所有权。针对信号量的操作，即有一个地址空间（lock flag）被用来表明某一个资源是否被进程或者处理器锁定，当处理器需要锁定某一个source的时候，需要执行locked transfer sequence（reads the lock flag and then
updates it  ）。使用HMASTLOCK，read-modify-write transfers are locked (atomic)  ，其他bus master在此期间就无法修改lock flag，防止竞争的情况发生。

> 说明：
>
> 除了Cortex-M3以及Cortex-M4处理器，大多数的Cortex-M处理器不需要使用HMASTERLOCK信号



#### HMASTER

在多bus master的AHB系统中，Arbiter或者Master Multiplexer 可能会输出一个HMASTER信号，用于表明是哪一个AHB Master。

在某些场景中，AHB Slave可能需要对不同的AHB Master访问有不同的行为。例如MPU就可能对Cortex-M，debugger，DMA以及其他Master做出不同的行为。

> 在Cortex-M处理器中，通常会使用HMASTER信号来表明当前的transfer是Cortex-M发出还是Debugger发出





> 传输类型
>
> burst类型
>
> beat传输数据大小



## Data phase signals

{% asset_img image-20240620225155600.png %}





### HRDATA and HWDATA

<font color=blue>传输的数据在总线上的位置取决于transfer size</font>

{% asset_img image-20240620194927328.png %}

{% asset_img image-20240620194939436.png %}

For word transfers, the whole 32-bit is used  .



<font color=blue>不管是哪种AHB协议，仅支持对齐传输==》地址是传输size的整数倍</font>

例如，word传输，地址是4的倍数；

half-word传输，地址是2的倍数；

byte传输，地址是1的倍数，也就是永远对齐；



### HRESP

<font color=blue>AMBA2 AHB协议中，response包括，OKAY，ERROR,RETRY,SPLIT四种类型，因此HRESP有2bit；</font>

<font color=blue>但是在AMBA 3 AHB LITE以及AMBA5 AHB中，仅仅只有OKAY和ERROR两种信号，因此HRESP只需要1bit</font>

{% asset_img image-20240620200157299.png%}

<font color=blue>只有OK response在一拍内完成，其他类型的response需要两拍完成；</font>

> NOTE:
>
> 例如返回ERROR
>
> - 第一拍 HREADY low + ERROR：
>
> 这一拍是给master留出反应时间，让其可以停止再发送下一次tranfer的有效地址，防止已经发生错误了，但是仍然还进行访问的操作；
>
> - 第二排 HREADY high+ERROR：
>
> 实际的ERROR response

{% asset_img image-20240620201916174.png %}

> NOTE:
>
> 1、如上图所示，response也是可以插入wait status（HREADYOUT high，response OK）；
>
> 2、error response的第一拍（HREADYOUT low，response ERROR），master能够选择继续发送下一笔还是取消发送下一笔，然后发送IDLE状态；
>
> 不同的Cortex-M系列的处理器，其行为不一样；

<font color=blue>HTRANS是IDLE或者BUSY，又或者HSEL是not active，AHB Slave必须要返回OKAY；</font>

<font color=blue>RETRY和SPLIT信号和ERROR response的时序相同，他们的使用场景是，如果AHB Slave在短时间内无法完成传输的时候，他们会让AHB Master暂时放弃当前的传输；在多AHB Master的系统中，通过这种做法，就能让其他AHB Master有机会占用总线，防止带宽被浪费</font>

<font color=blue>AHB Master对RETRY和SPLIT信号的处理方式是不同的</font>

- RETRY：AHB Master接收到第一个RETRY response cycle的时候，会通过发送一个IDLE来取消当前传输，然后再去retry未完成的传输；
- SPLIT：AHB Master接收到第一个SPLITresponse cycle的时候，会通过发送一个IDLE来取消当前传输，同时会放弃总线所有权，等AHB Slave ready的时候再通过HSPLIT sideband信号恢复总线所有权；

> 由于复杂的机制，SPLIT以及HSPLIT基本很少使用；
>
> 从2001年的multi-layer AHB开始，SPLIT以及HSPLIT就被淘汰了，因为他能够有效的阻止单次传输降低系统性能的问题，能够提供更高的系统带宽；
>
> 有些Cortex-M processors 例如M3,M4有两bit的 HRESP信号，是因为其release时间比AMBA3 AHB-Lite release时间早；



### HEXOKAY  

 <font color=blue>HEXOKAY信号用于支持互斥访问，在AMBA5 AHB中被引入，是由global exlcusive access monitor生成</font>

<font color=blue>互斥访问操作序列包括对同一个数据的`exclusive load`以及`exclusive store`，monitor将会检测在一个master的互斥访问序列中，其操作的数据是否会被其他Master进行修改，如果发现两个master访问冲突，将会通过HEXOKAY信号返回错误状态</font>

在exclusive store发生，并且没有access conflit的时候，HEXOKAY和HREADY在同一个Cycle assert；其他的case，HEXOKAY维持low；

HEXOKAY不能和HRESP在同一个cycle assert；







## Legacy arbiter handshake signals  

如果使用的是AMBA2 AHB协议，就需要考虑arbiter的handshake信号（但是一般来说，multi-layer AHB的性能更好，而且兼容AMBA2 AHB）；

{% asset_img image-20240620232339504.png %}

> 需要请求信号HBUSREQ，HGRANT授权信号；授权信号HLOCK表示进行一次locked transfer （可选）
>
> 仲裁阶段在地址阶段前，如果地址阶段有多个周期，仲裁结果也会随之不断更新

{% asset_img image-20240620234744237.png %}



参考博客：

1. [AHB burst功能理解](https://blog.eetop.cn/blog-910906-5755032.html)

2. [AHB协议-HREADY信号和1KB边界](https://zhuanlan.zhihu.com/p/550883187)
