## 게이트가 있는 래치
이제 정보를 기억할 방법이 있으므로 어느 시점에 무언가를 기억한다는 것이 어떤 뜻인지를 살펴보자. 그림 3-6은 S-R 래치의 입력에 게이트를 한 쌍 추가한 회로를 보여준다.

그림 3-6 게이트가 있는 S-R 래치\
![그림 3-6 게이트가 있는 S-R 래치](https://blog.kakaocdn.net/dn/cooFxn/btrBbLNDfDr/tAu7n0aef6uyLaplsoH5Ok/img.png)

그림을 보면 $\overline{gate}$ 입력이 거짓(하이)인 경우 $\overline{set}$와 $\overline{reset}$가 어떤 값이든 아무 관계가 없다. S와 R 게이트의 입력이 모두 1이기 대문에 출력이 그대로 유지된다.

1비트 정보를 유지하고 싶기 때문에 다음으로 이 회로를 개선할 수 있는 방법은 $\overline{set}$와 $\overline{reset}$같은 입력에 연결하면서 한쪽 입력에는 인버터를 추가해서 입력을 1비트만 받게 만드는 것이다. 이 1비트 입력을 D라고 부른다. 이렇게 바꾼 회로를 그림 3-7에서 볼 수 있다.

그림 3-7 게이트가 있는 D 래치\
![그림 3-7 게이트가 있는 D 래치](https://encrypted-tbn0.gstatic.com/images?q=tbn:ANd9GcSG5-N1f-87E5vl1S0LI9g_FBmdBzu0l0KAvg&s)

이제 $\overline{gate}$가 참(로우)일 때 D가 1이면 Q 출력이 1이 된다. 마찬가지로 $\overline{gate}$가 참(로우)일 때 D가 0이면 Q 출력은 0이 된다. $\overline{gate}$가 거짓(하이)일 때는 D가 변해도 Q 출력에 아무 변화가 없다. 그림 3-8의 타이밍 다이어그램에서 이런 동작을 볼 수 있다.

그림 3-8 게이트가 있는 D 래치의 타이밍 다이어그램\
![그림 3-8 게이트가 있는 D 래치의 타이밍 다이어그램](<../images/image_3-8.png>)

이 회로의 문제는 $\overline{gate}$가 참(로우)인 상태에서는 D의 변화가 그대로 출력에 나타난다는 점이다. 이로 인해 우리는 D가 '예의 바르게 행동'해서 '게이트'가 '열려 있는' 동안에는 스스로의 상태를 바꾸지 않기를 바랄 수밖에 없다. 이런 게이트를 여는 시간을 최소화해서 거의 순간적으로 D의 상태에 맞춰 출력 상태를 변경할 수 있게 한다면 좋을 것이다. 다음 절에서는 어떻게 이런 동작을 가능하게 할 수 있는지 살펴본다.

