Partition Merge report for pcie_top
Sun Oct 13 19:56:10 2013
Quartus II Version 10.1 Build 153 11/29/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+-----------------------------------+-------------------------------------------+
; Partition Merge Status            ; Successful - Sun Oct 13 19:56:10 2013     ;
; Quartus II Version                ; 10.1 Build 153 11/29/2010 SJ Full Version ;
; Revision Name                     ; pcie_top                                  ;
; Top-level Entity Name             ; pcie_top                                  ;
; Family                            ; Stratix IV                                ;
; Logic utilization                 ; N/A                                       ;
;     Combinational ALUTs           ; 1,434                                     ;
;     Memory ALUTs                  ; 356                                       ;
;     Dedicated logic registers     ; 1,686                                     ;
; Total registers                   ; 1686                                      ;
; Total pins                        ; 34                                        ;
; Total virtual pins                ; 1                                         ;
; Total block memory bits           ; 2,097,184                                 ;
; DSP block 18-bit elements         ; 0                                         ;
; Total GXB Receiver Channel PCS    ; 8                                         ;
; Total GXB Receiver Channel PMA    ; 8                                         ;
; Total GXB Transmitter Channel PCS ; 8                                         ;
; Total GXB Transmitter Channel PMA ; 8                                         ;
; Total PLLs                        ; 0                                         ;
; Total DLLs                        ; 0                                         ;
+-----------------------------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                     ;
+-----------------------------------------------+---------+--------------------------------+
; Statistic                                     ; Top     ; hard_block:auto_generated_inst ;
+-----------------------------------------------+---------+--------------------------------+
; Estimated ALUTs Used                          ; 1790    ; 0                              ;
;     -- Combinational ALUTs                    ; 1434    ; 0                              ;
;     -- Memory ALUTs                           ; 356     ; 0                              ;
;     -- LUT_REGs                               ; 0       ; 0                              ;
; Dedicated logic registers                     ; 1686    ; 0                              ;
;                                               ;         ;                                ;
; Estimated ALUTs Unavailable                   ; 247     ; 0                              ;
;     -- Due to unpartnered combinational logic ; 15      ; 0                              ;
;     -- Due to Memory ALUTs                    ; 232     ; 0                              ;
;                                               ;         ;                                ;
; Total combinational functions                 ; 1434    ; 0                              ;
; Combinational ALUT usage by number of inputs  ;         ;                                ;
;     -- 7 input functions                      ; 14      ; 0                              ;
;     -- 6 input functions                      ; 211     ; 0                              ;
;     -- 5 input functions                      ; 345     ; 0                              ;
;     -- 4 input functions                      ; 182     ; 0                              ;
;     -- <=3 input functions                    ; 682     ; 0                              ;
;                                               ;         ;                                ;
; Combinational ALUTs by mode                   ;         ;                                ;
;     -- normal mode                            ; 1054    ; 0                              ;
;     -- extended LUT mode                      ; 14      ; 0                              ;
;     -- arithmetic mode                        ; 366     ; 0                              ;
;     -- shared arithmetic mode                 ; 0       ; 0                              ;
;                                               ;         ;                                ;
; Estimated ALUT/register pairs used            ; 2750    ; 0                              ;
;                                               ;         ;                                ;
; Total registers                               ; 1686    ; 0                              ;
;     -- Dedicated logic registers              ; 1686    ; 0                              ;
;     -- I/O registers                          ; 0       ; 0                              ;
;     -- LUT_REGs                               ; 0       ; 0                              ;
;                                               ;         ;                                ;
; Estimated ALMs:  partially or completely used ; 1377    ; 0                              ;
;                                               ;         ;                                ;
; Virtual pins                                  ; 1       ; 0                              ;
; I/O pins                                      ; 34      ; 0                              ;
; DSP block 9-bit elements                      ; 0       ; 0                              ;
; Total block memory bits                       ; 2097184 ; 0                              ;
; Total block memory implementation bits        ; 0       ; 0                              ;
; GXB PLL                                       ; 0       ; 9                              ;
; GXB Central control unit                      ; 0       ; 2                              ;
; Calibration block                             ; 0       ; 2                              ;
; GXB Receiver channel PCS                      ; 0       ; 8                              ;
; GXB Receiver channel PMA                      ; 0       ; 8                              ;
; GXB Transmitter channel PCS                   ; 0       ; 8                              ;
; GXB Transmitter channel PMA                   ; 0       ; 8                              ;
; PCI Express hard IP                           ; 0       ; 1                              ;
; GXB clock divider                             ; 0       ; 2                              ;
;                                               ;         ;                                ;
; Connections                                   ;         ;                                ;
;     -- Input Connections                      ; 2131    ; 200                            ;
;     -- Registered Input Connections           ; 1679    ; 0                              ;
;     -- Output Connections                     ; 200     ; 2131                           ;
;     -- Registered Output Connections          ; 154     ; 0                              ;
;                                               ;         ;                                ;
; Internal Connections                          ;         ;                                ;
;     -- Total Connections                      ; 20970   ; 27988                          ;
;     -- Registered Connections                 ; 15247   ; 0                              ;
;                                               ;         ;                                ;
; External Connections                          ;         ;                                ;
;     -- Top                                    ; 0       ; 2331                           ;
;     -- hard_block:auto_generated_inst         ; 2331    ; 0                              ;
;                                               ;         ;                                ;
; Partition Interface                           ;         ;                                ;
;     -- Input Ports                            ; 13      ; 200                            ;
;     -- Output Ports                           ; 372     ; 524                            ;
;     -- Bidir Ports                            ; 0       ; 0                              ;
;                                               ;         ;                                ;
; Registered Ports                              ;         ;                                ;
;     -- Registered Input Ports                 ; 0       ; 0                              ;
;     -- Registered Output Ports                ; 0       ; 0                              ;
;                                               ;         ;                                ;
; Port Connectivity                             ;         ;                                ;
;     -- Input Ports driven by GND              ; 0       ; 0                              ;
;     -- Output Ports driven by GND             ; 0       ; 0                              ;
;     -- Input Ports driven by VCC              ; 0       ; 0                              ;
;     -- Output Ports driven by VCC             ; 0       ; 0                              ;
;     -- Input Ports with no Source             ; 0       ; 0                              ;
;     -- Output Ports with no Source            ; 0       ; 0                              ;
;     -- Input Ports with no Fanout             ; 0       ; 48                             ;
;     -- Output Ports with no Fanout            ; 0       ; 220                            ;
+-----------------------------------------------+---------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                  ;
+----------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                                 ; Partition ; Type          ; Location ; Status      ;
+----------------------------------------------------------------------+-----------+---------------+----------+-------------+
; L0_led                                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- L0_led                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- L0_led~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; alive_led                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- alive_led                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- alive_led~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; comp_led                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- comp_led                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- comp_led~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; gen2_led                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- gen2_led                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- gen2_led~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; lane_active_led[0]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- lane_active_led[0]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- lane_active_led[0]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; lane_active_led[1]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- lane_active_led[1]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- lane_active_led[1]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; lane_active_led[2]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- lane_active_led[2]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- lane_active_led[2]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; lane_active_led[3]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- lane_active_led[3]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- lane_active_led[3]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; lane_active_led[4]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- lane_active_led[4]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- lane_active_led[4]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; lane_active_led[5]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- lane_active_led[5]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- lane_active_led[5]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; lane_active_led[6]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- lane_active_led[6]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- lane_active_led[6]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; lane_active_led[7]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- lane_active_led[7]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- lane_active_led[7]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; local_rstn_ext                                                       ; Top       ; Input Port    ; n/a      ;             ;
;     -- local_rstn_ext                                                ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- local_rstn_ext~input                                          ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; pcie_rstn                                                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- pcie_rstn                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pcie_rstn~input                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; pclk_in                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- pclk_in                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- pclk_in~input                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; pll_lock                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- pll_lock                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- pll_lock~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_any_rstn_rr                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_crst0                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_dl_ltssm_r_0_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_dl_ltssm_r_1_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_dl_ltssm_r_2_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_dl_ltssm_r_3_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_dl_ltssm_r_4_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_dlup_exit_r                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_exits_r                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_hotrst_exit_r                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_l2_exit_r                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_local_rstn                               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_rc_pll_locked        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_rx_st_ready0         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_0_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_10_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_11_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_12_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_13_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_14_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_15_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_16_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_17_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_18_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_19_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_1_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_20_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_21_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_22_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_23_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_24_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_25_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_26_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_27_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_28_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_29_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_2_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_30_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_31_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_32_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_33_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_34_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_35_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_36_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_37_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_38_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_39_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_3_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_40_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_41_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_42_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_43_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_44_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_45_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_46_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_47_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_48_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_49_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_4_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_50_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_51_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_52_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_53_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_54_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_55_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_56_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_57_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_58_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_59_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_5_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_60_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_61_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_62_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_63_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_6_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_7_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_8_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_serdes_tx_datain_9_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_100_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_101_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_102_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_103_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_104_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_105_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_106_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_107_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_108_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_109_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_10_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_110_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_111_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_112_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_113_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_114_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_115_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_116_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_117_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_118_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_119_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_11_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_120_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_121_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_122_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_123_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_124_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_125_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_126_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_127_     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_12_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_13_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_14_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_15_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_16_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_17_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_18_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_19_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_20_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_21_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_22_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_23_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_24_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_25_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_26_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_27_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_28_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_29_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_30_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_31_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_32_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_33_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_34_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_35_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_36_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_37_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_38_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_39_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_40_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_41_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_42_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_43_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_44_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_45_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_46_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_47_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_48_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_49_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_50_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_51_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_52_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_53_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_54_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_55_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_56_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_57_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_58_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_59_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_60_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_61_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_62_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_63_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_64_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_65_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_66_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_67_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_68_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_69_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_70_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_71_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_72_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_73_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_74_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_75_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_76_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_77_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_78_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_79_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_80_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_81_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_82_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_83_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_84_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_85_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_86_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_87_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_88_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_89_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_8_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_90_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_91_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_92_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_93_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_94_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_95_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_96_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_97_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_98_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_99_      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_data0_9_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_empty0         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_eop0           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_sop0           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_core_component_tx_st_valid0         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_pcie_rstn                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_prefetch_wrreq                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_srst0                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_0_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_10_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_11_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_12_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_13_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_14_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_15_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_16_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_17_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_18_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_19_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_1_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_20_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_21_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_22_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_23_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_24_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_25_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_26_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_27_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_28_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_29_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_2_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_30_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_31_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_3_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_4_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_5_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_6_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_7_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_8_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_0_9_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_0_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_10_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_11_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_12_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_13_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_14_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_15_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_16_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_17_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_18_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_19_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_1_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_20_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_21_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_22_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_23_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_24_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_25_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_26_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_27_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_28_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_29_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_2_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_30_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_31_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_3_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_4_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_5_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_6_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_7_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_8_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_1_9_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_0_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_10_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_11_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_12_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_13_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_14_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_15_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_16_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_17_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_18_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_19_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_1_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_20_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_21_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_22_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_23_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_24_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_25_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_26_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_27_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_28_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_29_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_2_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_30_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_31_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_3_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_4_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_5_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_6_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_7_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_8_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_2_9_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_0_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_10_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_11_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_12_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_13_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_14_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_15_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_16_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_17_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_18_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_19_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_1_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_20_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_21_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_22_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_23_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_24_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_25_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_26_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_27_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_28_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_29_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_2_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_30_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_31_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_3_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_4_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_5_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_6_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_7_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_8_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.pcie_wrapper_inc_tx_dt_ram_3_9_                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.test_out_icm_0_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.test_out_icm_1_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.test_out_icm_2_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.test_out_icm_3_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.test_out_icm_4_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.test_out_icm_5_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.test_out_icm_6_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.test_out_icm_7_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; pre_syn.bp.test_out_icm_8_                                           ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; reconfig_alive_led                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- reconfig_alive_led                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- reconfig_alive_led~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; reconfig_clk                                                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- reconfig_clk                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- reconfig_clk~input                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; refclk                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- refclk                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- refclk~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; rx_in0                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- rx_in0                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rx_in0~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; rx_in1                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- rx_in1                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rx_in1~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; rx_in2                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- rx_in2                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rx_in2~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; rx_in3                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- rx_in3                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rx_in3~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; rx_in4                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- rx_in4                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rx_in4~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; rx_in5                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- rx_in5                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rx_in5~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; rx_in6                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- rx_in6                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rx_in6~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; rx_in7                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- rx_in7                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rx_in7~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; tx_out0                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- tx_out0                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- tx_out0~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; tx_out1                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- tx_out1                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- tx_out1~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; tx_out2                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- tx_out2                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- tx_out2~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; tx_out3                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- tx_out3                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- tx_out3~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; tx_out4                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- tx_out4                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- tx_out4~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; tx_out5                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- tx_out5                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- tx_out5~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; tx_out6                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- tx_out6                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- tx_out6~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; tx_out7                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- tx_out7                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- tx_out7~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
+----------------------------------------------------------------------+-----------+---------------+----------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                                                   ;
+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                      ; Usage                                                                                                                                    ;
+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated ALUTs Used                          ; 1790                                                                                                                                     ;
;     -- Combinational ALUTs                    ; 1434                                                                                                                                     ;
;     -- Memory ALUTs                           ; 356                                                                                                                                      ;
;     -- LUT_REGs                               ; 0                                                                                                                                        ;
; Dedicated logic registers                     ; 1686                                                                                                                                     ;
;                                               ;                                                                                                                                          ;
; Estimated ALUTs Unavailable                   ; 247                                                                                                                                      ;
;     -- Due to unpartnered combinational logic ; 15                                                                                                                                       ;
;     -- Due to Memory ALUTs                    ; 232                                                                                                                                      ;
;                                               ;                                                                                                                                          ;
; Total combinational functions                 ; 1434                                                                                                                                     ;
; Combinational ALUT usage by number of inputs  ;                                                                                                                                          ;
;     -- 7 input functions                      ; 14                                                                                                                                       ;
;     -- 6 input functions                      ; 211                                                                                                                                      ;
;     -- 5 input functions                      ; 345                                                                                                                                      ;
;     -- 4 input functions                      ; 182                                                                                                                                      ;
;     -- <=3 input functions                    ; 682                                                                                                                                      ;
;                                               ;                                                                                                                                          ;
; Combinational ALUTs by mode                   ;                                                                                                                                          ;
;     -- normal mode                            ; 1054                                                                                                                                     ;
;     -- extended LUT mode                      ; 14                                                                                                                                       ;
;     -- arithmetic mode                        ; 366                                                                                                                                      ;
;     -- shared arithmetic mode                 ; 0                                                                                                                                        ;
;                                               ;                                                                                                                                          ;
; Estimated ALUT/register pairs used            ; 2610                                                                                                                                     ;
;                                               ;                                                                                                                                          ;
; Total registers                               ; 1686                                                                                                                                     ;
;     -- Dedicated logic registers              ; 1686                                                                                                                                     ;
;     -- I/O registers                          ; 0                                                                                                                                        ;
;     -- LUT_REGs                               ; 0                                                                                                                                        ;
;                                               ;                                                                                                                                          ;
; Memory LAB cells by mode                      ;                                                                                                                                          ;
;     -- 64-address deep                        ; 228                                                                                                                                      ;
;     -- 32-address deep                        ; 128                                                                                                                                      ;
;                                               ;                                                                                                                                          ;
; Estimated ALMs:  partially or completely used ; 1,305                                                                                                                                    ;
;                                               ;                                                                                                                                          ;
; Virtual pins                                  ; 1                                                                                                                                        ;
; I/O pins                                      ; 34                                                                                                                                       ;
; Total MLAB memory bits                        ; 18688                                                                                                                                    ;
; Total block memory bits                       ; 2097184                                                                                                                                  ;
; Total PLLs                                    ; 9                                                                                                                                        ;
;     -- GXB PLLs                               ; 9                                                                                                                                        ;
;                                               ;                                                                                                                                          ;
; Maximum fan-out node                          ; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|dprioout ;
; Maximum fan-out                               ; 1886                                                                                                                                     ;
; Total fan-out                                 ; 20990                                                                                                                                    ;
; Average fan-out                               ; 5.63                                                                                                                                     ;
+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                               ; Type        ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+------------------+--------------+--------------+--------------+--------------+--------+------+
; altsyncram:pcie_ram_dt_0|altsyncram_ptm2:auto_generated|ALTSYNCRAM                                                                                                                                 ; M144K block ; True Dual Port   ; 16384        ; 32           ; 16384        ; 32           ; 524288 ; None ;
; altsyncram:pcie_ram_dt_1|altsyncram_ptm2:auto_generated|ALTSYNCRAM                                                                                                                                 ; M144K block ; True Dual Port   ; 16384        ; 32           ; 16384        ; 32           ; 524288 ; None ;
; altsyncram:pcie_ram_dt_2|altsyncram_ptm2:auto_generated|ALTSYNCRAM                                                                                                                                 ; M144K block ; True Dual Port   ; 16384        ; 32           ; 16384        ; 32           ; 524288 ; None ;
; altsyncram:pcie_ram_dt_3|altsyncram_ptm2:auto_generated|ALTSYNCRAM                                                                                                                                 ; M144K block ; True Dual Port   ; 16384        ; 32           ; 16384        ; 32           ; 524288 ; None ;
; pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|altpcie_rs_serdes:rs_serdes|altshift_taps:rx_signaldetect_r_rtl_0|shift_taps_u1p:auto_generated|altsyncram_2361:altsyncram4|ALTSYNCRAM ; AUTO        ; Simple Dual Port ; 4            ; 8            ; 4            ; 8            ; 32     ; None ;
; pcie_wrapper:pcie_wrapper_inc|prefetch_fifo:prefetch_fifo_component|scfifo:scfifo_component|scfifo_f481:auto_generated|a_dpfifo_2s71:dpfifo|altsyncram_2vf1:FIFOram|ALTDPRAM_INSTANCE              ; MLAB        ; Simple Dual Port ; 32           ; 128          ; 32           ; 128          ; 4096   ; None ;
; pcie_wrapper:pcie_wrapper_inc|req_fifo:req_fifo_component|scfifo:scfifo_component|scfifo_b191:auto_generated|a_dpfifo_i791:dpfifo|altsyncram_a2g1:FIFOram|ALTDPRAM_INSTANCE                        ; MLAB        ; Simple Dual Port ; 256          ; 103          ; 256          ; 103          ; 26368  ; None ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Partition Merge
    Info: Version 10.1 Build 153 11/29/2010 SJ Full Version
    Info: Processing started: Sun Oct 13 19:56:06 2013
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off pcie_top -c pcie_top --merge=on
Warning: Previously generated Fitter netlist for partition "Top" does not exist -- using previously generated Synthesis netlist instead
Info: Using synthesis netlist for partition "Top"
Info: Resolved and merged 1 partition(s)
Info: Generating hard_block partition "hard_block:auto_generated_inst"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|tx_pll0"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pma0"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pma1"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pma2"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pma3"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pma4"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pma5"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pma6"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pma7"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|stratix_iv.stratixiv_hssi_pcie_hip"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|cent_unit0"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pcs0"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|central_clk_div0"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pcs1"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pcs2"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pcs3"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|cent_unit1"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pcs4"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pcs5"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pcs6"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|transmit_pcs7"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pcs0"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pcs1"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pcs2"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pcs3"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pcs4"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pcs5"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pcs6"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pcs7"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|cal_blk0"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pma0"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pma1"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pma2"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pma3"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|rx_cdr_pll0"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|rx_cdr_pll1"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|rx_cdr_pll2"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|rx_cdr_pll3"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|central_clk_div1"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|cal_blk1"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pma4"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pma5"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pma6"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|receive_pma7"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|rx_cdr_pll4"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|rx_cdr_pll5"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|rx_cdr_pll6"
    Info: Adding node "pcie_wrapper:pcie_wrapper_inc|pcie_core:pcie_core_component|pcie_core_serdes:serdes|pcie_core_serdes_alt4gxb_c0pa:pcie_core_serdes_alt4gxb_c0pa_component|rx_cdr_pll7"
Info: Design contains 1 virtual pins; timing numbers associated with paths containing virtual pins are estimates
    Info: Pin "pclk_in" is virtual input pin
Info: Implemented 3005 device resources after synthesis - the final resource count might be different
    Info: Implemented 12 input pins
    Info: Implemented 22 output pins
    Info: Implemented 2431 logic cells
    Info: Implemented 492 RAM segments
Info: Quartus II Partition Merge was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 290 megabytes
    Info: Processing ended: Sun Oct 13 19:56:10 2013
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


