<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:01:04.14</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7037391</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>역-설계된 컴포넌트들의 어레이들에 기초한 포토닉 집적 회로들의 설계</inventionTitle><inventionTitleEng>DESIGNING PHOTONIC INTEGRATED CIRCUITS BASED ON ARRAYS OF INVERSE-DESIGNED COMPONENTS</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0002421</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.11.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.11.08</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/337</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 111/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일부 실시예들에서, 포토닉 디바이스를 설계하기 위한 방법이 제공된다. 설계 최적화 시스템은 포토닉 디바이스에 대한 초기 설계를 수신한다. 초기 설계는 하나 이상의 입력, 하나 이상의 출력, 다수의 서브컴포넌트 구역, 및 서브컴포넌트 구역들을 연결하기 위한 다수의 도파관을 포함한다. 설계 최적화 시스템은 각각의 서브컴포넌트 구역의 시뮬레이션된 s-파라미터들을 결정하기 위해 각각의 서브컴포넌트 구역을 시뮬레이션한다. 설계 최적화 시스템은 각각의 서브컴포넌트 구역의 시뮬레이션된 s-파라미터들 및 도파관들의 s-파라미터들에 기초하여 시뮬레이션된 포토닉 디바이스에 대한 전체 s-파라미터들을 결정한다. 설계 최적화 시스템은 전체 s-파라미터들과 연관된 전체 그래디언트를 결정한다. 설계 최적화 시스템은 포토닉 디바이스에 대한 업데이트된 설계를 생성하기 위해 전체 그래디언트에 기초하여 하나 이상의 서브컴포넌트 구역을 최적화한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.12.07</internationOpenDate><internationOpenNumber>WO2023235233</internationOpenNumber><internationalApplicationDate>2023.05.25</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/023610</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 컴퓨팅 시스템의 하나 이상의 프로세서에 의한 실행에 응답하여, 상기 컴퓨팅 시스템으로 하여금 포토닉 디바이스를 설계하기 위한 액션들을 수행하게 하는 로직이 저장되어 있는 비일시적 컴퓨터 판독가능 매체로서, 상기 액션들은:설계 최적화 시스템에 의해, 상기 포토닉 디바이스에 대한 초기 설계를 수신하는 액션 - 상기 초기 설계는 하나 이상의 입력, 하나 이상의 출력, 다수의 서브컴포넌트 구역, 및 상기 서브컴포넌트 구역들을 연결하기 위한 다수의 도파관을 포함함 -;상기 설계 최적화 시스템에 의해, 각각의 서브컴포넌트 구역의 시뮬레이션된 s-파라미터들을 결정하기 위해 각각의 서브컴포넌트 구역을 시뮬레이션하는 액션;상기 설계 최적화 시스템에 의해, 각각의 서브컴포넌트 구역의 시뮬레이션된 s-파라미터들 및 상기 도파관들의 s-파라미터들에 기초하여 시뮬레이션된 포토닉 디바이스에 대한 전체 s-파라미터들을 결정하는 액션;상기 설계 최적화 시스템에 의해, 상기 전체 s-파라미터들과 연관된 전체 그래디언트를 결정하는 액션; 및상기 설계 최적화 시스템에 의해, 상기 포토닉 디바이스에 대한 업데이트된 설계를 생성하기 위해 상기 전체 그래디언트에 기초하여 하나 이상의 서브컴포넌트 구역을 최적화하는 액션을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 액션들은,상기 시뮬레이션된 포토닉 디바이스의 시뮬레이션된 성능이 미리 결정된 임계값에 도달할 때까지 또는 미리 결정된 횟수의 반복들이 수행될 때까지 상기 시뮬레이션하는 액션, 결정하는 액션, 및 최적화하는 액션을 반복하는 액션을 더 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 액션들은,상기 포토닉 디바이스를 제작하기 위해 상기 업데이트된 설계를 제작 시스템에 제공하는 액션을 더 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 액션들은,상기 도파관들의 미리 결정된 s-파라미터들을 검색하는 액션을 더 포함하고;각각의 서브컴포넌트 구역의 시뮬레이션된 s-파라미터들 및 상기 도파관들의 s-파라미터들에 기초하여 시뮬레이션된 포토닉 디바이스에 대한 전체 s-파라미터들을 결정하는 액션은 검색된 상기 도파관들의 미리 결정된 s-파라미터들을 사용하는 액션을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 각각의 서브컴포넌트 구역의 시뮬레이션된 s-파라미터들을 결정하기 위해 각각의 서브컴포넌트 구역을 시뮬레이션하는 액션은 각각의 서브컴포넌트 구역을 동시에 시뮬레이션하는 액션을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 서브컴포넌트 구역을 최적화하는 액션은 상기 서브컴포넌트 구역의 크기 및 상기 서브컴포넌트 구역의 구조적 파라미터들 중 적어도 하나를 업데이트하는 액션을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 액션들은,적어도 하나의 도파관의 위치 및 형상 중 적어도 하나를 최적화하는 액션을 더 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 적어도 하나의 도파관의 위치를 최적화하는 액션은 적어도 하나의 도파관을 제거하는 액션을 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 액션들은,서브컴포넌트 구역이 임의의 도파관들에 연결되지 않는다고 결정하는 것에 응답하여, 상기 업데이트된 설계로부터 그 서브컴포넌트 구역을 제거하는 액션을 더 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 액션들은,상기 제거된 서브컴포넌트 구역을 대체하기 위해 미리 결정된 테스트 구조를 삽입하는 액션을 더 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>11. 포토닉 디바이스를 설계하기 위한 방법으로서,설계 최적화 시스템에 의해, 상기 포토닉 디바이스에 대한 초기 설계를 수신하는 단계 - 상기 초기 설계는 하나 이상의 입력, 하나 이상의 출력, 다수의 서브컴포넌트 구역, 및 상기 서브컴포넌트 구역들을 연결하기 위한 다수의 도파관을 포함함 -;상기 설계 최적화 시스템에 의해, 각각의 서브컴포넌트 구역의 시뮬레이션된 s-파라미터들을 결정하기 위해 각각의 서브컴포넌트 구역을 시뮬레이션하는 단계;상기 설계 최적화 시스템에 의해, 각각의 서브컴포넌트 구역의 시뮬레이션된 s-파라미터들 및 상기 도파관들의 s-파라미터들에 기초하여 시뮬레이션된 포토닉 디바이스에 대한 전체 s-파라미터들을 결정하는 단계;상기 설계 최적화 시스템에 의해, 상기 전체 s-파라미터들과 연관된 전체 그래디언트를 결정하는 단계; 및상기 설계 최적화 시스템에 의해, 상기 포토닉 디바이스에 대한 업데이트된 설계를 생성하기 위해 상기 전체 그래디언트에 기초하여 하나 이상의 서브컴포넌트 구역을 최적화하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 시뮬레이션된 포토닉 디바이스의 시뮬레이션된 성능이 미리 결정된 임계값에 도달할 때까지 또는 미리 결정된 횟수의 반복들이 수행될 때까지 상기 시뮬레이션하는 단계, 결정하는 단계, 및 최적화하는 단계를 반복하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 포토닉 디바이스를 제작하기 위해 상기 업데이트된 설계를 제작 시스템에 제공하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 도파관들의 미리 결정된 s-파라미터들을 검색하는 단계를 더 포함하고;각각의 서브컴포넌트 구역의 시뮬레이션된 s-파라미터들 및 상기 도파관들의 s-파라미터들에 기초하여 시뮬레이션된 포토닉 디바이스에 대한 전체 s-파라미터들을 결정하는 단계는 검색된 상기 도파관들의 미리 결정된 s-파라미터들을 사용하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 각각의 서브컴포넌트 구역의 시뮬레이션된 s-파라미터들을 결정하기 위해 각각의 서브컴포넌트 구역을 시뮬레이션하는 단계는 각각의 서브컴포넌트 구역을 동시에 시뮬레이션하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서, 서브컴포넌트 구역을 최적화하는 단계는 상기 서브컴포넌트 구역의 크기 및 상기 서브컴포넌트 구역의 구조적 파라미터들 중 적어도 하나를 업데이트하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제11항에 있어서,적어도 하나의 도파관의 위치 및 형상 중 적어도 하나를 최적화하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 적어도 하나의 도파관의 위치를 최적화하는 단계는 적어도 하나의 도파관을 제거하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,서브컴포넌트 구역이 임의의 도파관들에 더 이상 연결되지 않는다고 결정하는 것에 응답하여, 상기 업데이트된 설계로부터 그 서브컴포넌트 구역을 제거하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 제거된 서브컴포넌트 구역을 대체하기 위해 미리 결정된 테스트 구조를 부가하는 단계를 더 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 마운틴 뷰 엠피시어터 파크웨이 ****</address><code>520160832207</code><country>미국</country><engName>X DEVELOPMENT LLC</engName><name>엑스 디벨롭먼트 엘엘씨</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>BORTOLATO, Cyril</engName><name>보르토라토, 시릴</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920020002981</code><country>대한민국</country><engName>Lee Min Ho</engName><name>이민호</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.05.31</priorityApplicationDate><priorityApplicationNumber>17/828,864</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.11.08</receiptDate><receiptNumber>1-1-2024-1230339-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.11.08</receiptDate><receiptNumber>1-1-2024-1230794-51</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.11.13</receiptDate><receiptNumber>1-5-2024-0184393-02</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247037391.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc8011603429fef83441bd772781e7a0d9246f4eb124a78eb2c320295cff094b30b86310eef6bfe4e17f792e7bd253602a359565</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d6d1824514ebc1f82c785b5d7c8f39bc841370200807e8e48e189ba000413065ea94a192adaac8b463d5f15338ab98de2a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>