TimeQuest Timing Analyzer report for raton
Sun Sep 15 18:33:54 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'clk10'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk5'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk6'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk9'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk1'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk11'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk13'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk14'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk2'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk4'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clk7'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'clk8'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'clk0'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'clk12'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clk15'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'clk3'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk10'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk5'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clk6'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clk9'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'clk1'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'clk11'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'clk13'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'clk14'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'clk2'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'clk4'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'clk7'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'clk8'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'clk0'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'clk12'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'clk15'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clk3'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. Slow 1200mV 0C Model Metastability Report
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'clk6'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'clk5'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'clk10'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'clk9'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'clk13'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'clk1'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'clk11'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'clk14'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'clk7'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'clk8'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'clk2'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'clk4'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'clk0'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'clk15'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'clk3'
 84. Fast 1200mV 0C Model Minimum Pulse Width: 'clk12'
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Propagation Delay
 90. Minimum Propagation Delay
 91. Fast 1200mV 0C Model Metastability Report
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Progagation Delay
 98. Minimum Progagation Delay
 99. Board Trace Model Assignments
100. Input Transition Times
101. Slow Corner Signal Integrity Metrics
102. Fast Corner Signal Integrity Metrics
103. Clock Transfers
104. Report TCCS
105. Report RSKM
106. Unconstrained Paths
107. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; raton                                                             ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C120F780C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk0       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk0 }  ;
; clk1       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk1 }  ;
; clk2       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk2 }  ;
; clk3       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk3 }  ;
; clk4       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk4 }  ;
; clk5       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk5 }  ;
; clk6       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk6 }  ;
; clk7       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk7 }  ;
; clk8       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk8 }  ;
; clk9       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk9 }  ;
; clk10      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk10 } ;
; clk11      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk11 } ;
; clk12      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk12 } ;
; clk13      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk13 } ;
; clk14      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk14 } ;
; clk15      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk15 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk10 ; -3.000 ; -8.140                           ;
; clk5  ; -3.000 ; -8.140                           ;
; clk6  ; -3.000 ; -8.140                           ;
; clk9  ; -3.000 ; -8.140                           ;
; clk1  ; -3.000 ; -6.855                           ;
; clk11 ; -3.000 ; -6.855                           ;
; clk13 ; -3.000 ; -6.855                           ;
; clk14 ; -3.000 ; -6.855                           ;
; clk2  ; -3.000 ; -6.855                           ;
; clk4  ; -3.000 ; -6.855                           ;
; clk7  ; -3.000 ; -6.855                           ;
; clk8  ; -3.000 ; -6.855                           ;
; clk0  ; -3.000 ; -5.570                           ;
; clk12 ; -3.000 ; -5.570                           ;
; clk15 ; -3.000 ; -5.570                           ;
; clk3  ; -3.000 ; -5.570                           ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk10'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk10 ; Rise       ; clk10                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_B      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_C      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_D      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_C      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_A      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_B      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_D      ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_B      ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_C      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_A      ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_D      ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~input|o               ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~inputclkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~inputclkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_A|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_C|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_D|clk            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_B|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~input|i               ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_A|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_B|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_C|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_D|clk            ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~inputclkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk5'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk5  ; Rise       ; clk5                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_D     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_A     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_C     ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_B     ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_D     ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_D     ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_A     ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_B     ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_C     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~input|o               ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~inputclkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~inputclkctrl|outclk   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_A|clk           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_B|clk           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_C|clk           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~input|i               ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_B|clk           ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_D|clk           ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_A|clk           ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_C|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~inputclkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk6'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk6  ; Rise       ; clk6                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_D     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_C     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_A     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_D     ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_B     ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_A     ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_B     ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_D     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_C     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~input|o               ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~inputclkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~inputclkctrl|outclk   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_C|clk           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_A|clk           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_B|clk           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~input|i               ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_B|clk           ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_A|clk           ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_D|clk           ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_C|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~inputclkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk9'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk9  ; Rise       ; clk9                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_D     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_A     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_B     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_C     ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_D     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_A     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_B     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_C     ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_D     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~input|o               ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~inputclkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~inputclkctrl|outclk   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_A|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_B|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_C|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~input|i               ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_A|clk           ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_B|clk           ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_C|clk           ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_D|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~inputclkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk1'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk1  ; Rise       ; clk1                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk1  ; Rise       ; casillero:inst17|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk1  ; Rise       ; casillero:inst17|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk1  ; Rise       ; casillero:inst17|sel_D     ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk1  ; Rise       ; casillero:inst17|sel_C     ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; clk1  ; Rise       ; casillero:inst17|sel_B     ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; clk1  ; Rise       ; casillero:inst17|sel_D     ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; clk1  ; Rise       ; casillero:inst17|sel_B     ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; clk1  ; Rise       ; casillero:inst17|sel_D     ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk1  ; Rise       ; casillero:inst17|sel_C     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~inputclkctrl|outclk   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; inst17|sel_C|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; inst17|sel_B|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; inst17|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~input|i               ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; inst17|sel_B|clk           ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; inst17|sel_D|clk           ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; inst17|sel_C|clk           ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~inputclkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk11'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk11 ; Rise       ; clk11                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk11 ; Rise       ; casillero:inst27|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk11 ; Rise       ; casillero:inst27|sel_C      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk11 ; Rise       ; casillero:inst27|sel_D      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk11 ; Rise       ; casillero:inst27|sel_A      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk11 ; Rise       ; casillero:inst27|sel_C      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk11 ; Rise       ; casillero:inst27|sel_D      ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk11 ; Rise       ; casillero:inst27|sel_A      ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk11 ; Rise       ; casillero:inst27|sel_C      ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk11 ; Rise       ; casillero:inst27|sel_D      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~inputclkctrl|outclk   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; inst27|sel_A|clk            ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; inst27|sel_C|clk            ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; inst27|sel_D|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~input|i               ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; inst27|sel_A|clk            ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; inst27|sel_C|clk            ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; inst27|sel_D|clk            ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~inputclkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk13'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk13 ; Rise       ; clk13                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk13 ; Rise       ; casillero:inst29|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk13 ; Rise       ; casillero:inst29|sel_B      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk13 ; Rise       ; casillero:inst29|sel_D      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk13 ; Rise       ; casillero:inst29|sel_A      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk13 ; Rise       ; casillero:inst29|sel_B      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk13 ; Rise       ; casillero:inst29|sel_D      ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk13 ; Rise       ; casillero:inst29|sel_A      ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk13 ; Rise       ; casillero:inst29|sel_B      ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk13 ; Rise       ; casillero:inst29|sel_D      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~inputclkctrl|outclk   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; inst29|sel_A|clk            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; inst29|sel_B|clk            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; inst29|sel_D|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~input|i               ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; inst29|sel_A|clk            ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; inst29|sel_B|clk            ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; inst29|sel_D|clk            ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~inputclkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk14'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk14 ; Rise       ; clk14                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk14 ; Rise       ; casillero:inst30|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk14 ; Rise       ; casillero:inst30|sel_B      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk14 ; Rise       ; casillero:inst30|sel_D      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk14 ; Rise       ; casillero:inst30|sel_A      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk14 ; Rise       ; casillero:inst30|sel_B      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk14 ; Rise       ; casillero:inst30|sel_D      ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk14 ; Rise       ; casillero:inst30|sel_A      ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk14 ; Rise       ; casillero:inst30|sel_B      ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk14 ; Rise       ; casillero:inst30|sel_D      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~inputclkctrl|outclk   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; inst30|sel_A|clk            ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; inst30|sel_B|clk            ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; inst30|sel_D|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~input|i               ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; inst30|sel_A|clk            ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; inst30|sel_B|clk            ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; inst30|sel_D|clk            ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~inputclkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk2'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk2  ; Rise       ; clk2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk2  ; Rise       ; casillero:inst18|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk2  ; Rise       ; casillero:inst18|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk2  ; Rise       ; casillero:inst18|sel_D     ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; clk2  ; Rise       ; casillero:inst18|sel_B     ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; clk2  ; Rise       ; casillero:inst18|sel_D     ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk2  ; Rise       ; casillero:inst18|sel_C     ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk2  ; Rise       ; casillero:inst18|sel_B     ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk2  ; Rise       ; casillero:inst18|sel_D     ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; clk2  ; Rise       ; casillero:inst18|sel_C     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~input|o               ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~inputclkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~inputclkctrl|outclk   ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; inst18|sel_B|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; inst18|sel_C|clk           ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; inst18|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~input|i               ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; inst18|sel_B|clk           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; inst18|sel_C|clk           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; inst18|sel_D|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~inputclkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk4'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk4  ; Rise       ; clk4                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk4  ; Rise       ; casillero:inst20|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk4  ; Rise       ; casillero:inst20|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk4  ; Rise       ; casillero:inst20|sel_C     ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk4  ; Rise       ; casillero:inst20|sel_A     ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk4  ; Rise       ; casillero:inst20|sel_B     ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk4  ; Rise       ; casillero:inst20|sel_C     ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk4  ; Rise       ; casillero:inst20|sel_A     ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk4  ; Rise       ; casillero:inst20|sel_B     ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk4  ; Rise       ; casillero:inst20|sel_C     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~input|o               ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~inputclkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~inputclkctrl|outclk   ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; inst20|sel_A|clk           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; inst20|sel_B|clk           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; inst20|sel_C|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~input|i               ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; inst20|sel_A|clk           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; inst20|sel_B|clk           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; inst20|sel_C|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~inputclkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk7'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk7  ; Rise       ; clk7                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk7  ; Rise       ; casillero:inst23|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk7  ; Rise       ; casillero:inst23|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk7  ; Rise       ; casillero:inst23|sel_D     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk7  ; Rise       ; casillero:inst23|sel_A     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk7  ; Rise       ; casillero:inst23|sel_C     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk7  ; Rise       ; casillero:inst23|sel_D     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk7  ; Rise       ; casillero:inst23|sel_A     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk7  ; Rise       ; casillero:inst23|sel_C     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk7  ; Rise       ; casillero:inst23|sel_D     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~input|o               ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~inputclkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~inputclkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; inst23|sel_A|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; inst23|sel_C|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; inst23|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~input|i               ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; inst23|sel_A|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; inst23|sel_C|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; inst23|sel_D|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~inputclkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk8'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk8  ; Rise       ; clk8                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk8  ; Rise       ; casillero:inst24|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk8  ; Rise       ; casillero:inst24|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk8  ; Rise       ; casillero:inst24|sel_C     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk8  ; Rise       ; casillero:inst24|sel_A     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk8  ; Rise       ; casillero:inst24|sel_B     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk8  ; Rise       ; casillero:inst24|sel_C     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk8  ; Rise       ; casillero:inst24|sel_B     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk8  ; Rise       ; casillero:inst24|sel_A     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk8  ; Rise       ; casillero:inst24|sel_C     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~input|o               ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~inputclkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~inputclkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; inst24|sel_A|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; inst24|sel_C|clk           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; inst24|sel_B|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~input|i               ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; inst24|sel_A|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; inst24|sel_B|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; inst24|sel_C|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~inputclkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk0'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk0  ; Rise       ; clk0                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk0  ; Rise       ; casillero:inst|sel_B       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk0  ; Rise       ; casillero:inst|sel_C       ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; clk0  ; Rise       ; casillero:inst|sel_B       ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; clk0  ; Rise       ; casillero:inst|sel_C       ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; clk0  ; Rise       ; casillero:inst|sel_B       ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; clk0  ; Rise       ; casillero:inst|sel_C       ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~inputclkctrl|outclk   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; inst|sel_B|clk             ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; inst|sel_C|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~input|i               ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; inst|sel_B|clk             ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; inst|sel_C|clk             ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~inputclkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk12'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk12 ; Rise       ; clk12                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk12 ; Rise       ; casillero:inst28|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk12 ; Rise       ; casillero:inst28|sel_B      ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; clk12 ; Rise       ; casillero:inst28|sel_A      ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; clk12 ; Rise       ; casillero:inst28|sel_B      ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; clk12 ; Rise       ; casillero:inst28|sel_A      ;
; 0.328  ; 0.548        ; 0.220          ; High Pulse Width ; clk12 ; Rise       ; casillero:inst28|sel_B      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~inputclkctrl|outclk   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; inst28|sel_A|clk            ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; inst28|sel_B|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~input|i               ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; inst28|sel_A|clk            ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; inst28|sel_B|clk            ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~inputclkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk15'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk15 ; Rise       ; clk15                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk15 ; Rise       ; casillero:inst31|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk15 ; Rise       ; casillero:inst31|sel_D      ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; clk15 ; Rise       ; casillero:inst31|sel_A      ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; clk15 ; Rise       ; casillero:inst31|sel_D      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk15 ; Rise       ; casillero:inst31|sel_A      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk15 ; Rise       ; casillero:inst31|sel_D      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~inputclkctrl|outclk   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; inst31|sel_A|clk            ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; inst31|sel_D|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~input|i               ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; inst31|sel_A|clk            ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; inst31|sel_D|clk            ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~inputclkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk3'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk3  ; Rise       ; clk3                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk3  ; Rise       ; casillero:inst19|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk3  ; Rise       ; casillero:inst19|sel_D     ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk3  ; Rise       ; casillero:inst19|sel_C     ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk3  ; Rise       ; casillero:inst19|sel_D     ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk3  ; Rise       ; casillero:inst19|sel_C     ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk3  ; Rise       ; casillero:inst19|sel_D     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~inputclkctrl|outclk   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; inst19|sel_C|clk           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; inst19|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~input|i               ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; inst19|sel_C|clk           ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; inst19|sel_D|clk           ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~inputclkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_in_B    ; clk0       ; 2.148 ; 2.549 ; Rise       ; clk0            ;
; D_in_C    ; clk0       ; 2.183 ; 2.590 ; Rise       ; clk0            ;
; D_in_B    ; clk1       ; 2.485 ; 2.888 ; Rise       ; clk1            ;
; D_in_C    ; clk1       ; 2.418 ; 2.788 ; Rise       ; clk1            ;
; D_in_D    ; clk1       ; 2.759 ; 3.098 ; Rise       ; clk1            ;
; D_in_A    ; clk10      ; 2.556 ; 2.984 ; Rise       ; clk10           ;
; D_in_B    ; clk10      ; 2.408 ; 2.838 ; Rise       ; clk10           ;
; D_in_C    ; clk10      ; 2.411 ; 2.828 ; Rise       ; clk10           ;
; D_in_D    ; clk10      ; 3.010 ; 3.345 ; Rise       ; clk10           ;
; D_in_A    ; clk11      ; 2.273 ; 2.726 ; Rise       ; clk11           ;
; D_in_C    ; clk11      ; 2.517 ; 2.905 ; Rise       ; clk11           ;
; D_in_D    ; clk11      ; 2.171 ; 2.565 ; Rise       ; clk11           ;
; D_in_A    ; clk12      ; 2.303 ; 2.710 ; Rise       ; clk12           ;
; D_in_B    ; clk12      ; 3.577 ; 3.960 ; Rise       ; clk12           ;
; D_in_A    ; clk13      ; 1.988 ; 2.412 ; Rise       ; clk13           ;
; D_in_B    ; clk13      ; 2.835 ; 3.254 ; Rise       ; clk13           ;
; D_in_D    ; clk13      ; 2.132 ; 2.486 ; Rise       ; clk13           ;
; D_in_A    ; clk14      ; 1.984 ; 2.408 ; Rise       ; clk14           ;
; D_in_B    ; clk14      ; 3.317 ; 3.717 ; Rise       ; clk14           ;
; D_in_D    ; clk14      ; 2.371 ; 2.724 ; Rise       ; clk14           ;
; D_in_A    ; clk15      ; 1.956 ; 2.402 ; Rise       ; clk15           ;
; D_in_D    ; clk15      ; 1.862 ; 2.249 ; Rise       ; clk15           ;
; D_in_B    ; clk2       ; 2.696 ; 3.099 ; Rise       ; clk2            ;
; D_in_C    ; clk2       ; 2.616 ; 3.021 ; Rise       ; clk2            ;
; D_in_D    ; clk2       ; 3.269 ; 3.561 ; Rise       ; clk2            ;
; D_in_C    ; clk3       ; 2.487 ; 2.871 ; Rise       ; clk3            ;
; D_in_D    ; clk3       ; 2.748 ; 3.086 ; Rise       ; clk3            ;
; D_in_A    ; clk4       ; 1.989 ; 2.428 ; Rise       ; clk4            ;
; D_in_B    ; clk4       ; 2.430 ; 2.840 ; Rise       ; clk4            ;
; D_in_C    ; clk4       ; 2.741 ; 3.149 ; Rise       ; clk4            ;
; D_in_A    ; clk5       ; 1.890 ; 2.340 ; Rise       ; clk5            ;
; D_in_B    ; clk5       ; 2.094 ; 2.528 ; Rise       ; clk5            ;
; D_in_C    ; clk5       ; 2.697 ; 3.063 ; Rise       ; clk5            ;
; D_in_D    ; clk5       ; 2.087 ; 2.468 ; Rise       ; clk5            ;
; D_in_A    ; clk6       ; 2.134 ; 2.537 ; Rise       ; clk6            ;
; D_in_B    ; clk6       ; 2.387 ; 2.805 ; Rise       ; clk6            ;
; D_in_C    ; clk6       ; 2.668 ; 3.089 ; Rise       ; clk6            ;
; D_in_D    ; clk6       ; 2.381 ; 2.733 ; Rise       ; clk6            ;
; D_in_A    ; clk7       ; 1.906 ; 2.336 ; Rise       ; clk7            ;
; D_in_C    ; clk7       ; 2.173 ; 2.566 ; Rise       ; clk7            ;
; D_in_D    ; clk7       ; 3.031 ; 3.343 ; Rise       ; clk7            ;
; D_in_A    ; clk8       ; 2.350 ; 2.791 ; Rise       ; clk8            ;
; D_in_B    ; clk8       ; 2.106 ; 2.501 ; Rise       ; clk8            ;
; D_in_C    ; clk8       ; 3.018 ; 3.397 ; Rise       ; clk8            ;
; D_in_A    ; clk9       ; 1.890 ; 2.338 ; Rise       ; clk9            ;
; D_in_B    ; clk9       ; 2.079 ; 2.470 ; Rise       ; clk9            ;
; D_in_C    ; clk9       ; 2.675 ; 3.081 ; Rise       ; clk9            ;
; D_in_D    ; clk9       ; 2.342 ; 2.668 ; Rise       ; clk9            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D_in_B    ; clk0       ; -1.682 ; -2.074 ; Rise       ; clk0            ;
; D_in_C    ; clk0       ; -1.717 ; -2.114 ; Rise       ; clk0            ;
; D_in_B    ; clk1       ; -2.007 ; -2.400 ; Rise       ; clk1            ;
; D_in_C    ; clk1       ; -1.943 ; -2.305 ; Rise       ; clk1            ;
; D_in_D    ; clk1       ; -2.269 ; -2.601 ; Rise       ; clk1            ;
; D_in_A    ; clk10      ; -2.072 ; -2.489 ; Rise       ; clk10           ;
; D_in_B    ; clk10      ; -1.929 ; -2.348 ; Rise       ; clk10           ;
; D_in_C    ; clk10      ; -1.935 ; -2.341 ; Rise       ; clk10           ;
; D_in_D    ; clk10      ; -2.508 ; -2.835 ; Rise       ; clk10           ;
; D_in_A    ; clk11      ; -1.806 ; -2.246 ; Rise       ; clk11           ;
; D_in_C    ; clk11      ; -2.040 ; -2.418 ; Rise       ; clk11           ;
; D_in_D    ; clk11      ; -1.707 ; -2.091 ; Rise       ; clk11           ;
; D_in_A    ; clk12      ; -1.834 ; -2.230 ; Rise       ; clk12           ;
; D_in_B    ; clk12      ; -3.057 ; -3.431 ; Rise       ; clk12           ;
; D_in_A    ; clk13      ; -1.532 ; -1.945 ; Rise       ; clk13           ;
; D_in_B    ; clk13      ; -2.345 ; -2.754 ; Rise       ; clk13           ;
; D_in_D    ; clk13      ; -1.670 ; -2.016 ; Rise       ; clk13           ;
; D_in_A    ; clk14      ; -1.530 ; -1.942 ; Rise       ; clk14           ;
; D_in_B    ; clk14      ; -2.809 ; -3.198 ; Rise       ; clk14           ;
; D_in_D    ; clk14      ; -1.900 ; -2.245 ; Rise       ; clk14           ;
; D_in_A    ; clk15      ; -1.502 ; -1.936 ; Rise       ; clk15           ;
; D_in_D    ; clk15      ; -1.411 ; -1.788 ; Rise       ; clk15           ;
; D_in_B    ; clk2       ; -2.209 ; -2.602 ; Rise       ; clk2            ;
; D_in_C    ; clk2       ; -2.132 ; -2.527 ; Rise       ; clk2            ;
; D_in_D    ; clk2       ; -2.759 ; -3.045 ; Rise       ; clk2            ;
; D_in_C    ; clk3       ; -2.009 ; -2.384 ; Rise       ; clk3            ;
; D_in_D    ; clk3       ; -2.258 ; -2.589 ; Rise       ; clk3            ;
; D_in_A    ; clk4       ; -1.532 ; -1.959 ; Rise       ; clk4            ;
; D_in_B    ; clk4       ; -1.954 ; -2.354 ; Rise       ; clk4            ;
; D_in_C    ; clk4       ; -2.254 ; -2.652 ; Rise       ; clk4            ;
; D_in_A    ; clk5       ; -1.432 ; -1.870 ; Rise       ; clk5            ;
; D_in_B    ; clk5       ; -1.626 ; -2.049 ; Rise       ; clk5            ;
; D_in_C    ; clk5       ; -2.207 ; -2.565 ; Rise       ; clk5            ;
; D_in_D    ; clk5       ; -1.621 ; -1.992 ; Rise       ; clk5            ;
; D_in_A    ; clk6       ; -1.665 ; -2.058 ; Rise       ; clk6            ;
; D_in_B    ; clk6       ; -1.908 ; -2.315 ; Rise       ; clk6            ;
; D_in_C    ; clk6       ; -2.180 ; -2.590 ; Rise       ; clk6            ;
; D_in_D    ; clk6       ; -1.901 ; -2.245 ; Rise       ; clk6            ;
; D_in_A    ; clk7       ; -1.448 ; -1.867 ; Rise       ; clk7            ;
; D_in_C    ; clk7       ; -1.705 ; -2.088 ; Rise       ; clk7            ;
; D_in_D    ; clk7       ; -2.527 ; -2.833 ; Rise       ; clk7            ;
; D_in_A    ; clk8       ; -1.875 ; -2.305 ; Rise       ; clk8            ;
; D_in_B    ; clk8       ; -1.642 ; -2.027 ; Rise       ; clk8            ;
; D_in_C    ; clk8       ; -2.517 ; -2.887 ; Rise       ; clk8            ;
; D_in_A    ; clk9       ; -1.434 ; -1.870 ; Rise       ; clk9            ;
; D_in_B    ; clk9       ; -1.613 ; -1.995 ; Rise       ; clk9            ;
; D_in_C    ; clk9       ; -2.188 ; -2.584 ; Rise       ; clk9            ;
; D_in_D    ; clk9       ; -1.866 ; -2.185 ; Rise       ; clk9            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; output_data[*]  ; clk0       ; 31.953 ; 32.005 ; Rise       ; clk0            ;
;  output_data[0] ; clk0       ; 24.631 ; 24.577 ; Rise       ; clk0            ;
;  output_data[1] ; clk0       ; 31.953 ; 32.005 ; Rise       ; clk0            ;
;  output_data[2] ; clk0       ; 23.404 ; 23.341 ; Rise       ; clk0            ;
;  output_data[3] ; clk0       ; 27.147 ; 27.122 ; Rise       ; clk0            ;
; output_data[*]  ; clk1       ; 32.153 ; 32.205 ; Rise       ; clk1            ;
;  output_data[0] ; clk1       ; 24.831 ; 24.777 ; Rise       ; clk1            ;
;  output_data[1] ; clk1       ; 32.153 ; 32.205 ; Rise       ; clk1            ;
;  output_data[2] ; clk1       ; 23.604 ; 23.541 ; Rise       ; clk1            ;
;  output_data[3] ; clk1       ; 27.347 ; 27.322 ; Rise       ; clk1            ;
; output_data[*]  ; clk10      ; 32.077 ; 32.129 ; Rise       ; clk10           ;
;  output_data[0] ; clk10      ; 24.755 ; 24.701 ; Rise       ; clk10           ;
;  output_data[1] ; clk10      ; 32.077 ; 32.129 ; Rise       ; clk10           ;
;  output_data[2] ; clk10      ; 23.528 ; 23.465 ; Rise       ; clk10           ;
;  output_data[3] ; clk10      ; 27.271 ; 27.246 ; Rise       ; clk10           ;
; output_data[*]  ; clk11      ; 32.438 ; 32.490 ; Rise       ; clk11           ;
;  output_data[0] ; clk11      ; 25.116 ; 25.062 ; Rise       ; clk11           ;
;  output_data[1] ; clk11      ; 32.438 ; 32.490 ; Rise       ; clk11           ;
;  output_data[2] ; clk11      ; 23.889 ; 23.826 ; Rise       ; clk11           ;
;  output_data[3] ; clk11      ; 27.632 ; 27.607 ; Rise       ; clk11           ;
; output_data[*]  ; clk12      ; 31.774 ; 31.826 ; Rise       ; clk12           ;
;  output_data[0] ; clk12      ; 24.452 ; 24.398 ; Rise       ; clk12           ;
;  output_data[1] ; clk12      ; 31.774 ; 31.826 ; Rise       ; clk12           ;
;  output_data[2] ; clk12      ; 23.225 ; 23.162 ; Rise       ; clk12           ;
;  output_data[3] ; clk12      ; 26.968 ; 26.943 ; Rise       ; clk12           ;
; output_data[*]  ; clk13      ; 31.945 ; 31.997 ; Rise       ; clk13           ;
;  output_data[0] ; clk13      ; 24.623 ; 24.569 ; Rise       ; clk13           ;
;  output_data[1] ; clk13      ; 31.945 ; 31.997 ; Rise       ; clk13           ;
;  output_data[2] ; clk13      ; 23.396 ; 23.333 ; Rise       ; clk13           ;
;  output_data[3] ; clk13      ; 27.139 ; 27.114 ; Rise       ; clk13           ;
; output_data[*]  ; clk14      ; 32.140 ; 32.192 ; Rise       ; clk14           ;
;  output_data[0] ; clk14      ; 24.818 ; 24.764 ; Rise       ; clk14           ;
;  output_data[1] ; clk14      ; 32.140 ; 32.192 ; Rise       ; clk14           ;
;  output_data[2] ; clk14      ; 23.591 ; 23.528 ; Rise       ; clk14           ;
;  output_data[3] ; clk14      ; 27.334 ; 27.309 ; Rise       ; clk14           ;
; output_data[*]  ; clk15      ; 31.705 ; 31.757 ; Rise       ; clk15           ;
;  output_data[0] ; clk15      ; 24.383 ; 24.329 ; Rise       ; clk15           ;
;  output_data[1] ; clk15      ; 31.705 ; 31.757 ; Rise       ; clk15           ;
;  output_data[2] ; clk15      ; 23.156 ; 23.093 ; Rise       ; clk15           ;
;  output_data[3] ; clk15      ; 26.899 ; 26.874 ; Rise       ; clk15           ;
; output_data[*]  ; clk2       ; 32.216 ; 32.268 ; Rise       ; clk2            ;
;  output_data[0] ; clk2       ; 24.894 ; 24.840 ; Rise       ; clk2            ;
;  output_data[1] ; clk2       ; 32.216 ; 32.268 ; Rise       ; clk2            ;
;  output_data[2] ; clk2       ; 23.667 ; 23.604 ; Rise       ; clk2            ;
;  output_data[3] ; clk2       ; 27.410 ; 27.385 ; Rise       ; clk2            ;
; output_data[*]  ; clk3       ; 31.804 ; 31.856 ; Rise       ; clk3            ;
;  output_data[0] ; clk3       ; 24.482 ; 24.428 ; Rise       ; clk3            ;
;  output_data[1] ; clk3       ; 31.804 ; 31.856 ; Rise       ; clk3            ;
;  output_data[2] ; clk3       ; 23.255 ; 23.192 ; Rise       ; clk3            ;
;  output_data[3] ; clk3       ; 26.998 ; 26.973 ; Rise       ; clk3            ;
; output_data[*]  ; clk4       ; 32.205 ; 32.257 ; Rise       ; clk4            ;
;  output_data[0] ; clk4       ; 24.883 ; 24.829 ; Rise       ; clk4            ;
;  output_data[1] ; clk4       ; 32.205 ; 32.257 ; Rise       ; clk4            ;
;  output_data[2] ; clk4       ; 23.656 ; 23.593 ; Rise       ; clk4            ;
;  output_data[3] ; clk4       ; 27.399 ; 27.374 ; Rise       ; clk4            ;
; output_data[*]  ; clk5       ; 32.454 ; 32.506 ; Rise       ; clk5            ;
;  output_data[0] ; clk5       ; 25.143 ; 25.089 ; Rise       ; clk5            ;
;  output_data[1] ; clk5       ; 32.454 ; 32.506 ; Rise       ; clk5            ;
;  output_data[2] ; clk5       ; 23.905 ; 23.842 ; Rise       ; clk5            ;
;  output_data[3] ; clk5       ; 27.648 ; 27.623 ; Rise       ; clk5            ;
; output_data[*]  ; clk6       ; 32.358 ; 32.410 ; Rise       ; clk6            ;
;  output_data[0] ; clk6       ; 25.036 ; 24.982 ; Rise       ; clk6            ;
;  output_data[1] ; clk6       ; 32.358 ; 32.410 ; Rise       ; clk6            ;
;  output_data[2] ; clk6       ; 23.809 ; 23.746 ; Rise       ; clk6            ;
;  output_data[3] ; clk6       ; 27.552 ; 27.527 ; Rise       ; clk6            ;
; output_data[*]  ; clk7       ; 31.803 ; 31.855 ; Rise       ; clk7            ;
;  output_data[0] ; clk7       ; 24.481 ; 24.427 ; Rise       ; clk7            ;
;  output_data[1] ; clk7       ; 31.803 ; 31.855 ; Rise       ; clk7            ;
;  output_data[2] ; clk7       ; 23.254 ; 23.191 ; Rise       ; clk7            ;
;  output_data[3] ; clk7       ; 26.997 ; 26.972 ; Rise       ; clk7            ;
; output_data[*]  ; clk8       ; 32.216 ; 32.268 ; Rise       ; clk8            ;
;  output_data[0] ; clk8       ; 24.894 ; 24.840 ; Rise       ; clk8            ;
;  output_data[1] ; clk8       ; 32.216 ; 32.268 ; Rise       ; clk8            ;
;  output_data[2] ; clk8       ; 23.667 ; 23.604 ; Rise       ; clk8            ;
;  output_data[3] ; clk8       ; 27.410 ; 27.385 ; Rise       ; clk8            ;
; output_data[*]  ; clk9       ; 33.054 ; 33.106 ; Rise       ; clk9            ;
;  output_data[0] ; clk9       ; 25.779 ; 25.725 ; Rise       ; clk9            ;
;  output_data[1] ; clk9       ; 33.054 ; 33.106 ; Rise       ; clk9            ;
;  output_data[2] ; clk9       ; 24.505 ; 24.442 ; Rise       ; clk9            ;
;  output_data[3] ; clk9       ; 28.248 ; 28.223 ; Rise       ; clk9            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; output_data[*]  ; clk0       ; 10.064 ; 10.050 ; Rise       ; clk0            ;
;  output_data[0] ; clk0       ; 10.064 ; 10.050 ; Rise       ; clk0            ;
;  output_data[1] ; clk0       ; 10.587 ; 10.682 ; Rise       ; clk0            ;
;  output_data[2] ; clk0       ; 10.421 ; 10.398 ; Rise       ; clk0            ;
;  output_data[3] ; clk0       ; 10.666 ; 10.577 ; Rise       ; clk0            ;
; output_data[*]  ; clk1       ; 10.040 ; 10.026 ; Rise       ; clk1            ;
;  output_data[0] ; clk1       ; 10.040 ; 10.026 ; Rise       ; clk1            ;
;  output_data[1] ; clk1       ; 10.563 ; 10.658 ; Rise       ; clk1            ;
;  output_data[2] ; clk1       ; 10.397 ; 10.374 ; Rise       ; clk1            ;
;  output_data[3] ; clk1       ; 10.642 ; 10.553 ; Rise       ; clk1            ;
; output_data[*]  ; clk10      ; 10.087 ; 10.073 ; Rise       ; clk10           ;
;  output_data[0] ; clk10      ; 10.087 ; 10.073 ; Rise       ; clk10           ;
;  output_data[1] ; clk10      ; 10.610 ; 10.705 ; Rise       ; clk10           ;
;  output_data[2] ; clk10      ; 10.444 ; 10.421 ; Rise       ; clk10           ;
;  output_data[3] ; clk10      ; 10.689 ; 10.600 ; Rise       ; clk10           ;
; output_data[*]  ; clk11      ; 10.028 ; 10.014 ; Rise       ; clk11           ;
;  output_data[0] ; clk11      ; 10.028 ; 10.014 ; Rise       ; clk11           ;
;  output_data[1] ; clk11      ; 10.551 ; 10.646 ; Rise       ; clk11           ;
;  output_data[2] ; clk11      ; 10.385 ; 10.362 ; Rise       ; clk11           ;
;  output_data[3] ; clk11      ; 10.630 ; 10.541 ; Rise       ; clk11           ;
; output_data[*]  ; clk12      ; 10.034 ; 10.020 ; Rise       ; clk12           ;
;  output_data[0] ; clk12      ; 10.034 ; 10.020 ; Rise       ; clk12           ;
;  output_data[1] ; clk12      ; 10.557 ; 10.652 ; Rise       ; clk12           ;
;  output_data[2] ; clk12      ; 10.391 ; 10.368 ; Rise       ; clk12           ;
;  output_data[3] ; clk12      ; 10.636 ; 10.547 ; Rise       ; clk12           ;
; output_data[*]  ; clk13      ; 10.019 ; 10.005 ; Rise       ; clk13           ;
;  output_data[0] ; clk13      ; 10.019 ; 10.005 ; Rise       ; clk13           ;
;  output_data[1] ; clk13      ; 10.542 ; 10.637 ; Rise       ; clk13           ;
;  output_data[2] ; clk13      ; 10.376 ; 10.353 ; Rise       ; clk13           ;
;  output_data[3] ; clk13      ; 10.621 ; 10.532 ; Rise       ; clk13           ;
; output_data[*]  ; clk14      ; 10.014 ; 10.000 ; Rise       ; clk14           ;
;  output_data[0] ; clk14      ; 10.014 ; 10.000 ; Rise       ; clk14           ;
;  output_data[1] ; clk14      ; 10.537 ; 10.632 ; Rise       ; clk14           ;
;  output_data[2] ; clk14      ; 10.371 ; 10.348 ; Rise       ; clk14           ;
;  output_data[3] ; clk14      ; 10.616 ; 10.527 ; Rise       ; clk14           ;
; output_data[*]  ; clk15      ; 10.009 ; 9.995  ; Rise       ; clk15           ;
;  output_data[0] ; clk15      ; 10.009 ; 9.995  ; Rise       ; clk15           ;
;  output_data[1] ; clk15      ; 10.532 ; 10.627 ; Rise       ; clk15           ;
;  output_data[2] ; clk15      ; 10.366 ; 10.343 ; Rise       ; clk15           ;
;  output_data[3] ; clk15      ; 10.611 ; 10.522 ; Rise       ; clk15           ;
; output_data[*]  ; clk2       ; 10.080 ; 10.066 ; Rise       ; clk2            ;
;  output_data[0] ; clk2       ; 10.080 ; 10.066 ; Rise       ; clk2            ;
;  output_data[1] ; clk2       ; 10.603 ; 10.698 ; Rise       ; clk2            ;
;  output_data[2] ; clk2       ; 10.437 ; 10.414 ; Rise       ; clk2            ;
;  output_data[3] ; clk2       ; 10.682 ; 10.593 ; Rise       ; clk2            ;
; output_data[*]  ; clk3       ; 10.059 ; 10.045 ; Rise       ; clk3            ;
;  output_data[0] ; clk3       ; 10.059 ; 10.045 ; Rise       ; clk3            ;
;  output_data[1] ; clk3       ; 10.582 ; 10.677 ; Rise       ; clk3            ;
;  output_data[2] ; clk3       ; 10.416 ; 10.393 ; Rise       ; clk3            ;
;  output_data[3] ; clk3       ; 10.661 ; 10.572 ; Rise       ; clk3            ;
; output_data[*]  ; clk4       ; 10.064 ; 10.050 ; Rise       ; clk4            ;
;  output_data[0] ; clk4       ; 10.064 ; 10.050 ; Rise       ; clk4            ;
;  output_data[1] ; clk4       ; 10.587 ; 10.682 ; Rise       ; clk4            ;
;  output_data[2] ; clk4       ; 10.421 ; 10.398 ; Rise       ; clk4            ;
;  output_data[3] ; clk4       ; 10.666 ; 10.577 ; Rise       ; clk4            ;
; output_data[*]  ; clk5       ; 10.114 ; 10.100 ; Rise       ; clk5            ;
;  output_data[0] ; clk5       ; 10.114 ; 10.100 ; Rise       ; clk5            ;
;  output_data[1] ; clk5       ; 10.637 ; 10.732 ; Rise       ; clk5            ;
;  output_data[2] ; clk5       ; 10.471 ; 10.448 ; Rise       ; clk5            ;
;  output_data[3] ; clk5       ; 10.716 ; 10.627 ; Rise       ; clk5            ;
; output_data[*]  ; clk6       ; 10.102 ; 10.088 ; Rise       ; clk6            ;
;  output_data[0] ; clk6       ; 10.102 ; 10.088 ; Rise       ; clk6            ;
;  output_data[1] ; clk6       ; 10.625 ; 10.720 ; Rise       ; clk6            ;
;  output_data[2] ; clk6       ; 10.459 ; 10.436 ; Rise       ; clk6            ;
;  output_data[3] ; clk6       ; 10.704 ; 10.615 ; Rise       ; clk6            ;
; output_data[*]  ; clk7       ; 10.105 ; 10.091 ; Rise       ; clk7            ;
;  output_data[0] ; clk7       ; 10.105 ; 10.091 ; Rise       ; clk7            ;
;  output_data[1] ; clk7       ; 10.628 ; 10.723 ; Rise       ; clk7            ;
;  output_data[2] ; clk7       ; 10.462 ; 10.439 ; Rise       ; clk7            ;
;  output_data[3] ; clk7       ; 10.707 ; 10.618 ; Rise       ; clk7            ;
; output_data[*]  ; clk8       ; 10.079 ; 10.065 ; Rise       ; clk8            ;
;  output_data[0] ; clk8       ; 10.079 ; 10.065 ; Rise       ; clk8            ;
;  output_data[1] ; clk8       ; 10.602 ; 10.697 ; Rise       ; clk8            ;
;  output_data[2] ; clk8       ; 10.436 ; 10.413 ; Rise       ; clk8            ;
;  output_data[3] ; clk8       ; 10.681 ; 10.592 ; Rise       ; clk8            ;
; output_data[*]  ; clk9       ; 10.102 ; 10.088 ; Rise       ; clk9            ;
;  output_data[0] ; clk9       ; 10.102 ; 10.088 ; Rise       ; clk9            ;
;  output_data[1] ; clk9       ; 10.625 ; 10.720 ; Rise       ; clk9            ;
;  output_data[2] ; clk9       ; 10.459 ; 10.436 ; Rise       ; clk9            ;
;  output_data[3] ; clk9       ; 10.704 ; 10.615 ; Rise       ; clk9            ;
+-----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+----------------+----------------+--------+--------+--------+--------+
; Input Port     ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+----------------+----------------+--------+--------+--------+--------+
; output_enable  ; output_data[0] ; 6.558  ; 6.558  ; 6.854  ; 6.734  ;
; output_enable  ; output_data[1] ; 6.592  ; 6.592  ; 6.870  ; 6.750  ;
; output_enable  ; output_data[2] ; 6.592  ; 6.592  ; 6.870  ; 6.750  ;
; output_enable  ; output_data[3] ; 6.528  ; 6.528  ; 6.824  ; 6.704  ;
; select_line[0] ; output_data[0] ; 9.566  ; 9.552  ; 9.967  ; 9.944  ;
; select_line[0] ; output_data[1] ; 12.175 ; 12.264 ; 12.619 ; 12.708 ;
; select_line[0] ; output_data[2] ; 9.416  ; 9.380  ; 9.814  ; 9.769  ;
; select_line[0] ; output_data[3] ; 10.391 ; 10.375 ; 10.793 ; 10.777 ;
; select_line[1] ; output_data[0] ; 9.931  ; 9.967  ; 10.373 ; 10.314 ;
; select_line[1] ; output_data[1] ; 12.292 ; 12.381 ; 12.751 ; 12.840 ;
; select_line[1] ; output_data[2] ; 9.808  ; 9.784  ; 10.203 ; 10.141 ;
; select_line[1] ; output_data[3] ; 11.264 ; 11.248 ; 11.602 ; 11.563 ;
; select_line[2] ; output_data[0] ; 10.817 ; 10.853 ; 11.204 ; 11.240 ;
; select_line[2] ; output_data[1] ; 10.754 ; 10.843 ; 11.160 ; 11.249 ;
; select_line[2] ; output_data[2] ; 11.506 ; 11.444 ; 11.906 ; 11.844 ;
; select_line[2] ; output_data[3] ; 9.449  ; 9.419  ; 9.868  ; 9.852  ;
; select_line[3] ; output_data[0] ; 10.941 ; 10.977 ; 11.374 ; 11.410 ;
; select_line[3] ; output_data[1] ; 10.941 ; 11.030 ; 11.302 ; 11.405 ;
; select_line[3] ; output_data[2] ; 11.598 ; 11.536 ; 11.991 ; 11.929 ;
; select_line[3] ; output_data[3] ; 9.971  ; 9.955  ; 10.343 ; 10.285 ;
+----------------+----------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+----------------+----------------+--------+--------+--------+--------+
; Input Port     ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+----------------+----------------+--------+--------+--------+--------+
; output_enable  ; output_data[0] ; 6.047  ; 6.079  ; 6.337  ; 6.337  ;
; output_enable  ; output_data[1] ; 6.079  ; 6.111  ; 6.352  ; 6.352  ;
; output_enable  ; output_data[2] ; 6.079  ; 6.111  ; 6.352  ; 6.352  ;
; output_enable  ; output_data[3] ; 6.017  ; 6.049  ; 6.307  ; 6.307  ;
; select_line[0] ; output_data[0] ; 8.667  ; 8.612  ; 9.057  ; 8.994  ;
; select_line[0] ; output_data[1] ; 10.727 ; 10.802 ; 11.122 ; 11.211 ;
; select_line[0] ; output_data[2] ; 9.136  ; 9.088  ; 9.516  ; 9.476  ;
; select_line[0] ; output_data[3] ; 8.928  ; 8.905  ; 9.327  ; 9.296  ;
; select_line[1] ; output_data[0] ; 9.505  ; 9.485  ; 9.938  ; 9.905  ;
; select_line[1] ; output_data[1] ; 10.151 ; 10.209 ; 10.526 ; 10.621 ;
; select_line[1] ; output_data[2] ; 8.963  ; 8.933  ; 9.380  ; 9.318  ;
; select_line[1] ; output_data[3] ; 9.576  ; 9.511  ; 9.913  ; 9.892  ;
; select_line[2] ; output_data[0] ; 9.492  ; 9.456  ; 9.842  ; 9.870  ;
; select_line[2] ; output_data[1] ; 9.783  ; 9.848  ; 10.150 ; 10.250 ;
; select_line[2] ; output_data[2] ; 9.109  ; 9.042  ; 9.503  ; 9.428  ;
; select_line[2] ; output_data[3] ; 9.120  ; 9.070  ; 9.505  ; 9.490  ;
; select_line[3] ; output_data[0] ; 9.677  ; 9.640  ; 10.068 ; 10.039 ;
; select_line[3] ; output_data[1] ; 10.405 ; 10.576 ; 10.889 ; 10.876 ;
; select_line[3] ; output_data[2] ; 9.570  ; 9.552  ; 9.979  ; 9.966  ;
; select_line[3] ; output_data[3] ; 8.656  ; 8.638  ; 9.066  ; 8.983  ;
+----------------+----------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk10 ; -3.000 ; -8.140                          ;
; clk5  ; -3.000 ; -8.140                          ;
; clk6  ; -3.000 ; -8.140                          ;
; clk9  ; -3.000 ; -8.140                          ;
; clk1  ; -3.000 ; -6.855                          ;
; clk11 ; -3.000 ; -6.855                          ;
; clk13 ; -3.000 ; -6.855                          ;
; clk14 ; -3.000 ; -6.855                          ;
; clk2  ; -3.000 ; -6.855                          ;
; clk4  ; -3.000 ; -6.855                          ;
; clk7  ; -3.000 ; -6.855                          ;
; clk8  ; -3.000 ; -6.855                          ;
; clk0  ; -3.000 ; -5.570                          ;
; clk12 ; -3.000 ; -5.570                          ;
; clk15 ; -3.000 ; -5.570                          ;
; clk3  ; -3.000 ; -5.570                          ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk10'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk10 ; Rise       ; clk10                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_B      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_C      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_D      ;
; 0.257  ; 0.443        ; 0.186          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_A      ;
; 0.257  ; 0.443        ; 0.186          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_B      ;
; 0.257  ; 0.443        ; 0.186          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_D      ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_C      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_C      ;
; 0.337  ; 0.555        ; 0.218          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_A      ;
; 0.337  ; 0.555        ; 0.218          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_B      ;
; 0.337  ; 0.555        ; 0.218          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_D      ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~inputclkctrl|outclk   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_A|clk            ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_B|clk            ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_D|clk            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_C|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~input|i               ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_C|clk            ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_A|clk            ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_B|clk            ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_D|clk            ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~inputclkctrl|inclk[0] ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk5'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk5  ; Rise       ; clk5                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_D     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_A     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_B     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_C     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_D     ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_D     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_A     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_B     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_C     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~inputclkctrl|outclk   ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_A|clk           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_B|clk           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_C|clk           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~input|i               ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_D|clk           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_A|clk           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_B|clk           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_C|clk           ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~inputclkctrl|inclk[0] ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk6'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk6  ; Rise       ; clk6                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_D     ;
; 0.257  ; 0.443        ; 0.186          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_C     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_A     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_B     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_D     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_A     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_B     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_C     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_D     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~inputclkctrl|outclk   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_C|clk           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_A|clk           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_B|clk           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~input|i               ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_A|clk           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_B|clk           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_C|clk           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_D|clk           ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~inputclkctrl|inclk[0] ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk9'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk9  ; Rise       ; clk9                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_D     ;
; 0.257  ; 0.443        ; 0.186          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_B     ;
; 0.257  ; 0.443        ; 0.186          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_D     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_A     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_C     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_A     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_B     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_C     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_D     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~inputclkctrl|outclk   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_B|clk           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_D|clk           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_A|clk           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_C|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~input|i               ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_A|clk           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_B|clk           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_C|clk           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_D|clk           ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~inputclkctrl|inclk[0] ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk1'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk1  ; Rise       ; clk1                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk1  ; Rise       ; casillero:inst17|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk1  ; Rise       ; casillero:inst17|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk1  ; Rise       ; casillero:inst17|sel_D     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk1  ; Rise       ; casillero:inst17|sel_C     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk1  ; Rise       ; casillero:inst17|sel_B     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk1  ; Rise       ; casillero:inst17|sel_D     ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk1  ; Rise       ; casillero:inst17|sel_B     ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk1  ; Rise       ; casillero:inst17|sel_D     ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk1  ; Rise       ; casillero:inst17|sel_C     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~input|o               ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~inputclkctrl|inclk[0] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~inputclkctrl|outclk   ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; inst17|sel_C|clk           ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; inst17|sel_B|clk           ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; inst17|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~input|i               ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; inst17|sel_B|clk           ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; inst17|sel_D|clk           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; inst17|sel_C|clk           ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~inputclkctrl|inclk[0] ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk11'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk11 ; Rise       ; clk11                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk11 ; Rise       ; casillero:inst27|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk11 ; Rise       ; casillero:inst27|sel_C      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk11 ; Rise       ; casillero:inst27|sel_D      ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk11 ; Rise       ; casillero:inst27|sel_A      ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk11 ; Rise       ; casillero:inst27|sel_C      ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk11 ; Rise       ; casillero:inst27|sel_D      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk11 ; Rise       ; casillero:inst27|sel_A      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk11 ; Rise       ; casillero:inst27|sel_C      ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; clk11 ; Rise       ; casillero:inst27|sel_D      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~input|o               ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~inputclkctrl|inclk[0] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~inputclkctrl|outclk   ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; inst27|sel_A|clk            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; inst27|sel_C|clk            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; inst27|sel_D|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~input|i               ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; inst27|sel_A|clk            ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; inst27|sel_C|clk            ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; inst27|sel_D|clk            ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~inputclkctrl|inclk[0] ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk13'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk13 ; Rise       ; clk13                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk13 ; Rise       ; casillero:inst29|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk13 ; Rise       ; casillero:inst29|sel_B      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk13 ; Rise       ; casillero:inst29|sel_D      ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk13 ; Rise       ; casillero:inst29|sel_A      ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk13 ; Rise       ; casillero:inst29|sel_B      ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk13 ; Rise       ; casillero:inst29|sel_D      ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk13 ; Rise       ; casillero:inst29|sel_A      ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk13 ; Rise       ; casillero:inst29|sel_B      ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk13 ; Rise       ; casillero:inst29|sel_D      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~input|o               ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~inputclkctrl|inclk[0] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~inputclkctrl|outclk   ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; inst29|sel_A|clk            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; inst29|sel_B|clk            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; inst29|sel_D|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~input|i               ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; inst29|sel_A|clk            ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; inst29|sel_B|clk            ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; inst29|sel_D|clk            ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~inputclkctrl|inclk[0] ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk14'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk14 ; Rise       ; clk14                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk14 ; Rise       ; casillero:inst30|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk14 ; Rise       ; casillero:inst30|sel_B      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk14 ; Rise       ; casillero:inst30|sel_D      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk14 ; Rise       ; casillero:inst30|sel_A      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk14 ; Rise       ; casillero:inst30|sel_B      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk14 ; Rise       ; casillero:inst30|sel_D      ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; clk14 ; Rise       ; casillero:inst30|sel_A      ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; clk14 ; Rise       ; casillero:inst30|sel_B      ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; clk14 ; Rise       ; casillero:inst30|sel_D      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~input|o               ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~inputclkctrl|inclk[0] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~inputclkctrl|outclk   ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; inst30|sel_A|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; inst30|sel_B|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; inst30|sel_D|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~input|i               ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; inst30|sel_A|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; inst30|sel_B|clk            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; inst30|sel_D|clk            ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~inputclkctrl|inclk[0] ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk2'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk2  ; Rise       ; clk2                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk2  ; Rise       ; casillero:inst18|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk2  ; Rise       ; casillero:inst18|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk2  ; Rise       ; casillero:inst18|sel_D     ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; clk2  ; Rise       ; casillero:inst18|sel_C     ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; clk2  ; Rise       ; casillero:inst18|sel_B     ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; clk2  ; Rise       ; casillero:inst18|sel_D     ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; clk2  ; Rise       ; casillero:inst18|sel_B     ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; clk2  ; Rise       ; casillero:inst18|sel_C     ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; clk2  ; Rise       ; casillero:inst18|sel_D     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~inputclkctrl|outclk   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; inst18|sel_C|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; inst18|sel_B|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; inst18|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~input|i               ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; inst18|sel_B|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; inst18|sel_C|clk           ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; inst18|sel_D|clk           ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~inputclkctrl|inclk[0] ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk4'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk4  ; Rise       ; clk4                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk4  ; Rise       ; casillero:inst20|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk4  ; Rise       ; casillero:inst20|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk4  ; Rise       ; casillero:inst20|sel_C     ;
; 0.263  ; 0.449        ; 0.186          ; Low Pulse Width  ; clk4  ; Rise       ; casillero:inst20|sel_A     ;
; 0.263  ; 0.449        ; 0.186          ; Low Pulse Width  ; clk4  ; Rise       ; casillero:inst20|sel_B     ;
; 0.263  ; 0.449        ; 0.186          ; Low Pulse Width  ; clk4  ; Rise       ; casillero:inst20|sel_C     ;
; 0.331  ; 0.549        ; 0.218          ; High Pulse Width ; clk4  ; Rise       ; casillero:inst20|sel_A     ;
; 0.331  ; 0.549        ; 0.218          ; High Pulse Width ; clk4  ; Rise       ; casillero:inst20|sel_B     ;
; 0.331  ; 0.549        ; 0.218          ; High Pulse Width ; clk4  ; Rise       ; casillero:inst20|sel_C     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~inputclkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; inst20|sel_A|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; inst20|sel_B|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; inst20|sel_C|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~input|i               ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; inst20|sel_A|clk           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; inst20|sel_B|clk           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; inst20|sel_C|clk           ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~inputclkctrl|inclk[0] ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk7'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk7  ; Rise       ; clk7                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk7  ; Rise       ; casillero:inst23|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk7  ; Rise       ; casillero:inst23|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk7  ; Rise       ; casillero:inst23|sel_D     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; clk7  ; Rise       ; casillero:inst23|sel_A     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; clk7  ; Rise       ; casillero:inst23|sel_C     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; clk7  ; Rise       ; casillero:inst23|sel_D     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; clk7  ; Rise       ; casillero:inst23|sel_A     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; clk7  ; Rise       ; casillero:inst23|sel_C     ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; clk7  ; Rise       ; casillero:inst23|sel_D     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~inputclkctrl|outclk   ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; inst23|sel_A|clk           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; inst23|sel_C|clk           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; inst23|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~input|i               ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; inst23|sel_A|clk           ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; inst23|sel_C|clk           ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; inst23|sel_D|clk           ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~inputclkctrl|inclk[0] ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk8'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk8  ; Rise       ; clk8                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk8  ; Rise       ; casillero:inst24|sel_A     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk8  ; Rise       ; casillero:inst24|sel_B     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk8  ; Rise       ; casillero:inst24|sel_C     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk8  ; Rise       ; casillero:inst24|sel_A     ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; clk8  ; Rise       ; casillero:inst24|sel_C     ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk8  ; Rise       ; casillero:inst24|sel_B     ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk8  ; Rise       ; casillero:inst24|sel_A     ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk8  ; Rise       ; casillero:inst24|sel_B     ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk8  ; Rise       ; casillero:inst24|sel_C     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~inputclkctrl|outclk   ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; inst24|sel_A|clk           ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; inst24|sel_C|clk           ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; inst24|sel_B|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~input|i               ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; inst24|sel_A|clk           ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; inst24|sel_B|clk           ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; inst24|sel_C|clk           ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~inputclkctrl|inclk[0] ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~inputclkctrl|outclk   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk0'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk0  ; Rise       ; clk0                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk0  ; Rise       ; casillero:inst|sel_B       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk0  ; Rise       ; casillero:inst|sel_C       ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; clk0  ; Rise       ; casillero:inst|sel_B       ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; clk0  ; Rise       ; casillero:inst|sel_C       ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; clk0  ; Rise       ; casillero:inst|sel_B       ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; clk0  ; Rise       ; casillero:inst|sel_C       ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~input|o               ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~inputclkctrl|inclk[0] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~inputclkctrl|outclk   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; inst|sel_B|clk             ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; inst|sel_C|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~input|i               ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; inst|sel_B|clk             ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; inst|sel_C|clk             ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~inputclkctrl|inclk[0] ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk12'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk12 ; Rise       ; clk12                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk12 ; Rise       ; casillero:inst28|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk12 ; Rise       ; casillero:inst28|sel_B      ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; clk12 ; Rise       ; casillero:inst28|sel_A      ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; clk12 ; Rise       ; casillero:inst28|sel_B      ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; clk12 ; Rise       ; casillero:inst28|sel_A      ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; clk12 ; Rise       ; casillero:inst28|sel_B      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~input|o               ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~inputclkctrl|inclk[0] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~inputclkctrl|outclk   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; inst28|sel_A|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; inst28|sel_B|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~input|i               ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; inst28|sel_A|clk            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; inst28|sel_B|clk            ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~inputclkctrl|inclk[0] ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk15'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk15 ; Rise       ; clk15                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk15 ; Rise       ; casillero:inst31|sel_A      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk15 ; Rise       ; casillero:inst31|sel_D      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk15 ; Rise       ; casillero:inst31|sel_A      ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; clk15 ; Rise       ; casillero:inst31|sel_D      ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk15 ; Rise       ; casillero:inst31|sel_A      ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; clk15 ; Rise       ; casillero:inst31|sel_D      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~input|o               ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~inputclkctrl|inclk[0] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~inputclkctrl|outclk   ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; inst31|sel_A|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; inst31|sel_D|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~input|i               ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; inst31|sel_A|clk            ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; inst31|sel_D|clk            ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~inputclkctrl|inclk[0] ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk3'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk3  ; Rise       ; clk3                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk3  ; Rise       ; casillero:inst19|sel_C     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk3  ; Rise       ; casillero:inst19|sel_D     ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; clk3  ; Rise       ; casillero:inst19|sel_C     ;
; 0.260  ; 0.446        ; 0.186          ; Low Pulse Width  ; clk3  ; Rise       ; casillero:inst19|sel_D     ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; clk3  ; Rise       ; casillero:inst19|sel_C     ;
; 0.334  ; 0.552        ; 0.218          ; High Pulse Width ; clk3  ; Rise       ; casillero:inst19|sel_D     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~input|o               ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~inputclkctrl|inclk[0] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~inputclkctrl|outclk   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; inst19|sel_C|clk           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; inst19|sel_D|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~input|i               ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; inst19|sel_C|clk           ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; inst19|sel_D|clk           ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~inputclkctrl|inclk[0] ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~inputclkctrl|outclk   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_in_B    ; clk0       ; 1.896 ; 2.175 ; Rise       ; clk0            ;
; D_in_C    ; clk0       ; 1.934 ; 2.208 ; Rise       ; clk0            ;
; D_in_B    ; clk1       ; 2.223 ; 2.478 ; Rise       ; clk1            ;
; D_in_C    ; clk1       ; 2.153 ; 2.396 ; Rise       ; clk1            ;
; D_in_D    ; clk1       ; 2.459 ; 2.679 ; Rise       ; clk1            ;
; D_in_A    ; clk10      ; 2.279 ; 2.598 ; Rise       ; clk10           ;
; D_in_B    ; clk10      ; 2.151 ; 2.448 ; Rise       ; clk10           ;
; D_in_C    ; clk10      ; 2.163 ; 2.440 ; Rise       ; clk10           ;
; D_in_D    ; clk10      ; 2.703 ; 2.905 ; Rise       ; clk10           ;
; D_in_A    ; clk11      ; 2.016 ; 2.356 ; Rise       ; clk11           ;
; D_in_C    ; clk11      ; 2.248 ; 2.491 ; Rise       ; clk11           ;
; D_in_D    ; clk11      ; 1.919 ; 2.203 ; Rise       ; clk11           ;
; D_in_A    ; clk12      ; 2.035 ; 2.328 ; Rise       ; clk12           ;
; D_in_B    ; clk12      ; 3.228 ; 3.464 ; Rise       ; clk12           ;
; D_in_A    ; clk13      ; 1.739 ; 2.061 ; Rise       ; clk13           ;
; D_in_B    ; clk13      ; 2.545 ; 2.831 ; Rise       ; clk13           ;
; D_in_D    ; clk13      ; 1.883 ; 2.119 ; Rise       ; clk13           ;
; D_in_A    ; clk14      ; 1.744 ; 2.064 ; Rise       ; clk14           ;
; D_in_B    ; clk14      ; 2.991 ; 3.254 ; Rise       ; clk14           ;
; D_in_D    ; clk14      ; 2.115 ; 2.327 ; Rise       ; clk14           ;
; D_in_A    ; clk15      ; 1.720 ; 2.057 ; Rise       ; clk15           ;
; D_in_D    ; clk15      ; 1.635 ; 1.911 ; Rise       ; clk15           ;
; D_in_B    ; clk2       ; 2.422 ; 2.675 ; Rise       ; clk2            ;
; D_in_C    ; clk2       ; 2.328 ; 2.602 ; Rise       ; clk2            ;
; D_in_D    ; clk2       ; 2.942 ; 3.089 ; Rise       ; clk2            ;
; D_in_C    ; clk3       ; 2.211 ; 2.472 ; Rise       ; clk3            ;
; D_in_D    ; clk3       ; 2.448 ; 2.667 ; Rise       ; clk3            ;
; D_in_A    ; clk4       ; 1.739 ; 2.084 ; Rise       ; clk4            ;
; D_in_B    ; clk4       ; 2.166 ; 2.444 ; Rise       ; clk4            ;
; D_in_C    ; clk4       ; 2.458 ; 2.731 ; Rise       ; clk4            ;
; D_in_A    ; clk5       ; 1.658 ; 2.008 ; Rise       ; clk5            ;
; D_in_B    ; clk5       ; 1.853 ; 2.169 ; Rise       ; clk5            ;
; D_in_C    ; clk5       ; 2.417 ; 2.643 ; Rise       ; clk5            ;
; D_in_D    ; clk5       ; 1.843 ; 2.114 ; Rise       ; clk5            ;
; D_in_A    ; clk6       ; 1.888 ; 2.164 ; Rise       ; clk6            ;
; D_in_B    ; clk6       ; 2.135 ; 2.416 ; Rise       ; clk6            ;
; D_in_C    ; clk6       ; 2.396 ; 2.676 ; Rise       ; clk6            ;
; D_in_D    ; clk6       ; 2.114 ; 2.350 ; Rise       ; clk6            ;
; D_in_A    ; clk7       ; 1.669 ; 1.993 ; Rise       ; clk7            ;
; D_in_C    ; clk7       ; 1.925 ; 2.199 ; Rise       ; clk7            ;
; D_in_D    ; clk7       ; 2.722 ; 2.898 ; Rise       ; clk7            ;
; D_in_A    ; clk8       ; 2.084 ; 2.411 ; Rise       ; clk8            ;
; D_in_B    ; clk8       ; 1.868 ; 2.133 ; Rise       ; clk8            ;
; D_in_C    ; clk8       ; 2.717 ; 2.955 ; Rise       ; clk8            ;
; D_in_A    ; clk9       ; 1.657 ; 2.009 ; Rise       ; clk9            ;
; D_in_B    ; clk9       ; 1.841 ; 2.103 ; Rise       ; clk9            ;
; D_in_C    ; clk9       ; 2.400 ; 2.672 ; Rise       ; clk9            ;
; D_in_D    ; clk9       ; 2.076 ; 2.279 ; Rise       ; clk9            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D_in_B    ; clk0       ; -1.481 ; -1.752 ; Rise       ; clk0            ;
; D_in_C    ; clk0       ; -1.518 ; -1.784 ; Rise       ; clk0            ;
; D_in_B    ; clk1       ; -1.797 ; -2.044 ; Rise       ; clk1            ;
; D_in_C    ; clk1       ; -1.731 ; -1.966 ; Rise       ; clk1            ;
; D_in_D    ; clk1       ; -2.023 ; -2.237 ; Rise       ; clk1            ;
; D_in_A    ; clk10      ; -1.849 ; -2.159 ; Rise       ; clk10           ;
; D_in_B    ; clk10      ; -1.726 ; -2.014 ; Rise       ; clk10           ;
; D_in_C    ; clk10      ; -1.739 ; -2.007 ; Rise       ; clk10           ;
; D_in_D    ; clk10      ; -2.256 ; -2.453 ; Rise       ; clk10           ;
; D_in_A    ; clk11      ; -1.600 ; -1.930 ; Rise       ; clk11           ;
; D_in_C    ; clk11      ; -1.824 ; -2.059 ; Rise       ; clk11           ;
; D_in_D    ; clk11      ; -1.506 ; -1.782 ; Rise       ; clk11           ;
; D_in_A    ; clk12      ; -1.617 ; -1.901 ; Rise       ; clk12           ;
; D_in_B    ; clk12      ; -2.762 ; -2.992 ; Rise       ; clk12           ;
; D_in_A    ; clk13      ; -1.335 ; -1.647 ; Rise       ; clk13           ;
; D_in_B    ; clk13      ; -2.108 ; -2.386 ; Rise       ; clk13           ;
; D_in_D    ; clk13      ; -1.472 ; -1.702 ; Rise       ; clk13           ;
; D_in_A    ; clk14      ; -1.340 ; -1.650 ; Rise       ; clk14           ;
; D_in_B    ; clk14      ; -2.537 ; -2.792 ; Rise       ; clk14           ;
; D_in_D    ; clk14      ; -1.696 ; -1.901 ; Rise       ; clk14           ;
; D_in_A    ; clk15      ; -1.318 ; -1.644 ; Rise       ; clk15           ;
; D_in_D    ; clk15      ; -1.236 ; -1.504 ; Rise       ; clk15           ;
; D_in_B    ; clk2       ; -1.988 ; -2.234 ; Rise       ; clk2            ;
; D_in_C    ; clk2       ; -1.898 ; -2.163 ; Rise       ; clk2            ;
; D_in_D    ; clk2       ; -2.487 ; -2.630 ; Rise       ; clk2            ;
; D_in_C    ; clk3       ; -1.786 ; -2.038 ; Rise       ; clk3            ;
; D_in_D    ; clk3       ; -2.013 ; -2.225 ; Rise       ; clk3            ;
; D_in_A    ; clk4       ; -1.333 ; -1.667 ; Rise       ; clk4            ;
; D_in_B    ; clk4       ; -1.742 ; -2.012 ; Rise       ; clk4            ;
; D_in_C    ; clk4       ; -2.024 ; -2.288 ; Rise       ; clk4            ;
; D_in_A    ; clk5       ; -1.251 ; -1.590 ; Rise       ; clk5            ;
; D_in_B    ; clk5       ; -1.439 ; -1.744 ; Rise       ; clk5            ;
; D_in_C    ; clk5       ; -1.981 ; -2.200 ; Rise       ; clk5            ;
; D_in_D    ; clk5       ; -1.428 ; -1.691 ; Rise       ; clk5            ;
; D_in_A    ; clk6       ; -1.472 ; -1.740 ; Rise       ; clk6            ;
; D_in_B    ; clk6       ; -1.709 ; -1.982 ; Rise       ; clk6            ;
; D_in_C    ; clk6       ; -1.961 ; -2.232 ; Rise       ; clk6            ;
; D_in_D    ; clk6       ; -1.688 ; -1.918 ; Rise       ; clk6            ;
; D_in_A    ; clk7       ; -1.263 ; -1.576 ; Rise       ; clk7            ;
; D_in_C    ; clk7       ; -1.509 ; -1.774 ; Rise       ; clk7            ;
; D_in_D    ; clk7       ; -2.272 ; -2.444 ; Rise       ; clk7            ;
; D_in_A    ; clk8       ; -1.663 ; -1.979 ; Rise       ; clk8            ;
; D_in_B    ; clk8       ; -1.455 ; -1.712 ; Rise       ; clk8            ;
; D_in_C    ; clk8       ; -2.271 ; -2.502 ; Rise       ; clk8            ;
; D_in_A    ; clk9       ; -1.252 ; -1.592 ; Rise       ; clk9            ;
; D_in_B    ; clk9       ; -1.427 ; -1.682 ; Rise       ; clk9            ;
; D_in_C    ; clk9       ; -1.966 ; -2.230 ; Rise       ; clk9            ;
; D_in_D    ; clk9       ; -1.652 ; -1.850 ; Rise       ; clk9            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; output_data[*]  ; clk0       ; 29.804 ; 29.732 ; Rise       ; clk0            ;
;  output_data[0] ; clk0       ; 22.837 ; 22.683 ; Rise       ; clk0            ;
;  output_data[1] ; clk0       ; 29.804 ; 29.732 ; Rise       ; clk0            ;
;  output_data[2] ; clk0       ; 21.861 ; 21.707 ; Rise       ; clk0            ;
;  output_data[3] ; clk0       ; 25.203 ; 25.098 ; Rise       ; clk0            ;
; output_data[*]  ; clk1       ; 29.985 ; 29.913 ; Rise       ; clk1            ;
;  output_data[0] ; clk1       ; 23.046 ; 22.892 ; Rise       ; clk1            ;
;  output_data[1] ; clk1       ; 29.985 ; 29.913 ; Rise       ; clk1            ;
;  output_data[2] ; clk1       ; 22.042 ; 21.888 ; Rise       ; clk1            ;
;  output_data[3] ; clk1       ; 25.384 ; 25.279 ; Rise       ; clk1            ;
; output_data[*]  ; clk10      ; 29.913 ; 29.841 ; Rise       ; clk10           ;
;  output_data[0] ; clk10      ; 22.946 ; 22.792 ; Rise       ; clk10           ;
;  output_data[1] ; clk10      ; 29.913 ; 29.841 ; Rise       ; clk10           ;
;  output_data[2] ; clk10      ; 21.970 ; 21.816 ; Rise       ; clk10           ;
;  output_data[3] ; clk10      ; 25.312 ; 25.207 ; Rise       ; clk10           ;
; output_data[*]  ; clk11      ; 30.246 ; 30.174 ; Rise       ; clk11           ;
;  output_data[0] ; clk11      ; 23.279 ; 23.125 ; Rise       ; clk11           ;
;  output_data[1] ; clk11      ; 30.246 ; 30.174 ; Rise       ; clk11           ;
;  output_data[2] ; clk11      ; 22.303 ; 22.149 ; Rise       ; clk11           ;
;  output_data[3] ; clk11      ; 25.645 ; 25.540 ; Rise       ; clk11           ;
; output_data[*]  ; clk12      ; 29.647 ; 29.575 ; Rise       ; clk12           ;
;  output_data[0] ; clk12      ; 22.680 ; 22.526 ; Rise       ; clk12           ;
;  output_data[1] ; clk12      ; 29.647 ; 29.575 ; Rise       ; clk12           ;
;  output_data[2] ; clk12      ; 21.704 ; 21.550 ; Rise       ; clk12           ;
;  output_data[3] ; clk12      ; 25.046 ; 24.941 ; Rise       ; clk12           ;
; output_data[*]  ; clk13      ; 29.791 ; 29.719 ; Rise       ; clk13           ;
;  output_data[0] ; clk13      ; 22.824 ; 22.670 ; Rise       ; clk13           ;
;  output_data[1] ; clk13      ; 29.791 ; 29.719 ; Rise       ; clk13           ;
;  output_data[2] ; clk13      ; 21.848 ; 21.694 ; Rise       ; clk13           ;
;  output_data[3] ; clk13      ; 25.190 ; 25.085 ; Rise       ; clk13           ;
; output_data[*]  ; clk14      ; 29.962 ; 29.890 ; Rise       ; clk14           ;
;  output_data[0] ; clk14      ; 23.043 ; 22.889 ; Rise       ; clk14           ;
;  output_data[1] ; clk14      ; 29.962 ; 29.890 ; Rise       ; clk14           ;
;  output_data[2] ; clk14      ; 22.019 ; 21.865 ; Rise       ; clk14           ;
;  output_data[3] ; clk14      ; 25.361 ; 25.256 ; Rise       ; clk14           ;
; output_data[*]  ; clk15      ; 29.580 ; 29.508 ; Rise       ; clk15           ;
;  output_data[0] ; clk15      ; 22.613 ; 22.459 ; Rise       ; clk15           ;
;  output_data[1] ; clk15      ; 29.580 ; 29.508 ; Rise       ; clk15           ;
;  output_data[2] ; clk15      ; 21.637 ; 21.483 ; Rise       ; clk15           ;
;  output_data[3] ; clk15      ; 24.979 ; 24.874 ; Rise       ; clk15           ;
; output_data[*]  ; clk2       ; 30.051 ; 29.979 ; Rise       ; clk2            ;
;  output_data[0] ; clk2       ; 23.095 ; 22.941 ; Rise       ; clk2            ;
;  output_data[1] ; clk2       ; 30.051 ; 29.979 ; Rise       ; clk2            ;
;  output_data[2] ; clk2       ; 22.108 ; 21.954 ; Rise       ; clk2            ;
;  output_data[3] ; clk2       ; 25.450 ; 25.345 ; Rise       ; clk2            ;
; output_data[*]  ; clk3       ; 29.674 ; 29.602 ; Rise       ; clk3            ;
;  output_data[0] ; clk3       ; 22.707 ; 22.553 ; Rise       ; clk3            ;
;  output_data[1] ; clk3       ; 29.674 ; 29.602 ; Rise       ; clk3            ;
;  output_data[2] ; clk3       ; 21.731 ; 21.577 ; Rise       ; clk3            ;
;  output_data[3] ; clk3       ; 25.073 ; 24.968 ; Rise       ; clk3            ;
; output_data[*]  ; clk4       ; 30.029 ; 29.957 ; Rise       ; clk4            ;
;  output_data[0] ; clk4       ; 23.105 ; 22.951 ; Rise       ; clk4            ;
;  output_data[1] ; clk4       ; 30.029 ; 29.957 ; Rise       ; clk4            ;
;  output_data[2] ; clk4       ; 22.086 ; 21.932 ; Rise       ; clk4            ;
;  output_data[3] ; clk4       ; 25.428 ; 25.323 ; Rise       ; clk4            ;
; output_data[*]  ; clk5       ; 30.247 ; 30.175 ; Rise       ; clk5            ;
;  output_data[0] ; clk5       ; 23.347 ; 23.193 ; Rise       ; clk5            ;
;  output_data[1] ; clk5       ; 30.247 ; 30.175 ; Rise       ; clk5            ;
;  output_data[2] ; clk5       ; 22.304 ; 22.150 ; Rise       ; clk5            ;
;  output_data[3] ; clk5       ; 25.646 ; 25.541 ; Rise       ; clk5            ;
; output_data[*]  ; clk6       ; 30.171 ; 30.099 ; Rise       ; clk6            ;
;  output_data[0] ; clk6       ; 23.204 ; 23.050 ; Rise       ; clk6            ;
;  output_data[1] ; clk6       ; 30.171 ; 30.099 ; Rise       ; clk6            ;
;  output_data[2] ; clk6       ; 22.228 ; 22.074 ; Rise       ; clk6            ;
;  output_data[3] ; clk6       ; 25.570 ; 25.465 ; Rise       ; clk6            ;
; output_data[*]  ; clk7       ; 29.673 ; 29.601 ; Rise       ; clk7            ;
;  output_data[0] ; clk7       ; 22.706 ; 22.552 ; Rise       ; clk7            ;
;  output_data[1] ; clk7       ; 29.673 ; 29.601 ; Rise       ; clk7            ;
;  output_data[2] ; clk7       ; 21.730 ; 21.576 ; Rise       ; clk7            ;
;  output_data[3] ; clk7       ; 25.072 ; 24.967 ; Rise       ; clk7            ;
; output_data[*]  ; clk8       ; 30.037 ; 29.965 ; Rise       ; clk8            ;
;  output_data[0] ; clk8       ; 23.085 ; 22.931 ; Rise       ; clk8            ;
;  output_data[1] ; clk8       ; 30.037 ; 29.965 ; Rise       ; clk8            ;
;  output_data[2] ; clk8       ; 22.094 ; 21.940 ; Rise       ; clk8            ;
;  output_data[3] ; clk8       ; 25.436 ; 25.331 ; Rise       ; clk8            ;
; output_data[*]  ; clk9       ; 30.784 ; 30.712 ; Rise       ; clk9            ;
;  output_data[0] ; clk9       ; 23.940 ; 23.786 ; Rise       ; clk9            ;
;  output_data[1] ; clk9       ; 30.784 ; 30.712 ; Rise       ; clk9            ;
;  output_data[2] ; clk9       ; 22.841 ; 22.687 ; Rise       ; clk9            ;
;  output_data[3] ; clk9       ; 26.183 ; 26.078 ; Rise       ; clk9            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; output_data[*]  ; clk0       ; 9.477 ; 9.317 ; Rise       ; clk0            ;
;  output_data[0] ; clk0       ; 9.477 ; 9.317 ; Rise       ; clk0            ;
;  output_data[1] ; clk0       ; 9.932 ; 9.920 ; Rise       ; clk0            ;
;  output_data[2] ; clk0       ; 9.742 ; 9.648 ; Rise       ; clk0            ;
;  output_data[3] ; clk0       ; 9.946 ; 9.784 ; Rise       ; clk0            ;
; output_data[*]  ; clk1       ; 9.453 ; 9.293 ; Rise       ; clk1            ;
;  output_data[0] ; clk1       ; 9.453 ; 9.293 ; Rise       ; clk1            ;
;  output_data[1] ; clk1       ; 9.908 ; 9.896 ; Rise       ; clk1            ;
;  output_data[2] ; clk1       ; 9.718 ; 9.624 ; Rise       ; clk1            ;
;  output_data[3] ; clk1       ; 9.922 ; 9.760 ; Rise       ; clk1            ;
; output_data[*]  ; clk10      ; 9.492 ; 9.332 ; Rise       ; clk10           ;
;  output_data[0] ; clk10      ; 9.492 ; 9.332 ; Rise       ; clk10           ;
;  output_data[1] ; clk10      ; 9.947 ; 9.935 ; Rise       ; clk10           ;
;  output_data[2] ; clk10      ; 9.757 ; 9.663 ; Rise       ; clk10           ;
;  output_data[3] ; clk10      ; 9.961 ; 9.799 ; Rise       ; clk10           ;
; output_data[*]  ; clk11      ; 9.441 ; 9.281 ; Rise       ; clk11           ;
;  output_data[0] ; clk11      ; 9.441 ; 9.281 ; Rise       ; clk11           ;
;  output_data[1] ; clk11      ; 9.896 ; 9.884 ; Rise       ; clk11           ;
;  output_data[2] ; clk11      ; 9.706 ; 9.612 ; Rise       ; clk11           ;
;  output_data[3] ; clk11      ; 9.910 ; 9.748 ; Rise       ; clk11           ;
; output_data[*]  ; clk12      ; 9.446 ; 9.286 ; Rise       ; clk12           ;
;  output_data[0] ; clk12      ; 9.446 ; 9.286 ; Rise       ; clk12           ;
;  output_data[1] ; clk12      ; 9.901 ; 9.889 ; Rise       ; clk12           ;
;  output_data[2] ; clk12      ; 9.711 ; 9.617 ; Rise       ; clk12           ;
;  output_data[3] ; clk12      ; 9.915 ; 9.753 ; Rise       ; clk12           ;
; output_data[*]  ; clk13      ; 9.431 ; 9.271 ; Rise       ; clk13           ;
;  output_data[0] ; clk13      ; 9.431 ; 9.271 ; Rise       ; clk13           ;
;  output_data[1] ; clk13      ; 9.886 ; 9.874 ; Rise       ; clk13           ;
;  output_data[2] ; clk13      ; 9.696 ; 9.602 ; Rise       ; clk13           ;
;  output_data[3] ; clk13      ; 9.900 ; 9.738 ; Rise       ; clk13           ;
; output_data[*]  ; clk14      ; 9.424 ; 9.264 ; Rise       ; clk14           ;
;  output_data[0] ; clk14      ; 9.424 ; 9.264 ; Rise       ; clk14           ;
;  output_data[1] ; clk14      ; 9.879 ; 9.867 ; Rise       ; clk14           ;
;  output_data[2] ; clk14      ; 9.689 ; 9.595 ; Rise       ; clk14           ;
;  output_data[3] ; clk14      ; 9.893 ; 9.731 ; Rise       ; clk14           ;
; output_data[*]  ; clk15      ; 9.421 ; 9.261 ; Rise       ; clk15           ;
;  output_data[0] ; clk15      ; 9.421 ; 9.261 ; Rise       ; clk15           ;
;  output_data[1] ; clk15      ; 9.876 ; 9.864 ; Rise       ; clk15           ;
;  output_data[2] ; clk15      ; 9.686 ; 9.592 ; Rise       ; clk15           ;
;  output_data[3] ; clk15      ; 9.890 ; 9.728 ; Rise       ; clk15           ;
; output_data[*]  ; clk2       ; 9.493 ; 9.333 ; Rise       ; clk2            ;
;  output_data[0] ; clk2       ; 9.493 ; 9.333 ; Rise       ; clk2            ;
;  output_data[1] ; clk2       ; 9.948 ; 9.936 ; Rise       ; clk2            ;
;  output_data[2] ; clk2       ; 9.758 ; 9.664 ; Rise       ; clk2            ;
;  output_data[3] ; clk2       ; 9.962 ; 9.800 ; Rise       ; clk2            ;
; output_data[*]  ; clk3       ; 9.472 ; 9.312 ; Rise       ; clk3            ;
;  output_data[0] ; clk3       ; 9.472 ; 9.312 ; Rise       ; clk3            ;
;  output_data[1] ; clk3       ; 9.927 ; 9.915 ; Rise       ; clk3            ;
;  output_data[2] ; clk3       ; 9.737 ; 9.643 ; Rise       ; clk3            ;
;  output_data[3] ; clk3       ; 9.941 ; 9.779 ; Rise       ; clk3            ;
; output_data[*]  ; clk4       ; 9.477 ; 9.317 ; Rise       ; clk4            ;
;  output_data[0] ; clk4       ; 9.477 ; 9.317 ; Rise       ; clk4            ;
;  output_data[1] ; clk4       ; 9.932 ; 9.920 ; Rise       ; clk4            ;
;  output_data[2] ; clk4       ; 9.742 ; 9.648 ; Rise       ; clk4            ;
;  output_data[3] ; clk4       ; 9.946 ; 9.784 ; Rise       ; clk4            ;
; output_data[*]  ; clk5       ; 9.519 ; 9.359 ; Rise       ; clk5            ;
;  output_data[0] ; clk5       ; 9.519 ; 9.359 ; Rise       ; clk5            ;
;  output_data[1] ; clk5       ; 9.974 ; 9.962 ; Rise       ; clk5            ;
;  output_data[2] ; clk5       ; 9.784 ; 9.690 ; Rise       ; clk5            ;
;  output_data[3] ; clk5       ; 9.988 ; 9.826 ; Rise       ; clk5            ;
; output_data[*]  ; clk6       ; 9.507 ; 9.347 ; Rise       ; clk6            ;
;  output_data[0] ; clk6       ; 9.507 ; 9.347 ; Rise       ; clk6            ;
;  output_data[1] ; clk6       ; 9.962 ; 9.950 ; Rise       ; clk6            ;
;  output_data[2] ; clk6       ; 9.772 ; 9.678 ; Rise       ; clk6            ;
;  output_data[3] ; clk6       ; 9.976 ; 9.814 ; Rise       ; clk6            ;
; output_data[*]  ; clk7       ; 9.511 ; 9.351 ; Rise       ; clk7            ;
;  output_data[0] ; clk7       ; 9.511 ; 9.351 ; Rise       ; clk7            ;
;  output_data[1] ; clk7       ; 9.966 ; 9.954 ; Rise       ; clk7            ;
;  output_data[2] ; clk7       ; 9.776 ; 9.682 ; Rise       ; clk7            ;
;  output_data[3] ; clk7       ; 9.980 ; 9.818 ; Rise       ; clk7            ;
; output_data[*]  ; clk8       ; 9.485 ; 9.325 ; Rise       ; clk8            ;
;  output_data[0] ; clk8       ; 9.485 ; 9.325 ; Rise       ; clk8            ;
;  output_data[1] ; clk8       ; 9.940 ; 9.928 ; Rise       ; clk8            ;
;  output_data[2] ; clk8       ; 9.750 ; 9.656 ; Rise       ; clk8            ;
;  output_data[3] ; clk8       ; 9.954 ; 9.792 ; Rise       ; clk8            ;
; output_data[*]  ; clk9       ; 9.507 ; 9.347 ; Rise       ; clk9            ;
;  output_data[0] ; clk9       ; 9.507 ; 9.347 ; Rise       ; clk9            ;
;  output_data[1] ; clk9       ; 9.962 ; 9.950 ; Rise       ; clk9            ;
;  output_data[2] ; clk9       ; 9.772 ; 9.678 ; Rise       ; clk9            ;
;  output_data[3] ; clk9       ; 9.976 ; 9.814 ; Rise       ; clk9            ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+----------------+----------------+--------+--------+--------+--------+
; Input Port     ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+----------------+----------------+--------+--------+--------+--------+
; output_enable  ; output_data[0] ; 5.826  ; 5.824  ; 6.036  ; 6.036  ;
; output_enable  ; output_data[1] ; 5.855  ; 5.853  ; 6.053  ; 6.053  ;
; output_enable  ; output_data[2] ; 5.855  ; 5.853  ; 6.053  ; 6.053  ;
; output_enable  ; output_data[3] ; 5.796  ; 5.794  ; 6.006  ; 6.006  ;
; select_line[0] ; output_data[0] ; 8.943  ; 8.812  ; 9.223  ; 9.087  ;
; select_line[0] ; output_data[1] ; 11.263 ; 11.301 ; 11.573 ; 11.611 ;
; select_line[0] ; output_data[2] ; 8.801  ; 8.700  ; 9.078  ; 8.972  ;
; select_line[0] ; output_data[3] ; 9.666  ; 9.549  ; 9.957  ; 9.840  ;
; select_line[1] ; output_data[0] ; 9.267  ; 9.182  ; 9.590  ; 9.425  ;
; select_line[1] ; output_data[1] ; 11.371 ; 11.409 ; 11.691 ; 11.729 ;
; select_line[1] ; output_data[2] ; 9.144  ; 9.063  ; 9.432  ; 9.316  ;
; select_line[1] ; output_data[3] ; 10.457 ; 10.354 ; 10.688 ; 10.540 ;
; select_line[2] ; output_data[0] ; 10.067 ; 9.971  ; 10.347 ; 10.246 ;
; select_line[2] ; output_data[1] ; 9.979  ; 10.029 ; 10.269 ; 10.307 ;
; select_line[2] ; output_data[2] ; 10.722 ; 10.606 ; 11.013 ; 10.897 ;
; select_line[2] ; output_data[3] ; 8.825  ; 8.695  ; 9.097  ; 9.003  ;
; select_line[3] ; output_data[0] ; 10.185 ; 10.088 ; 10.477 ; 10.408 ;
; select_line[3] ; output_data[1] ; 10.146 ; 10.184 ; 10.406 ; 10.457 ;
; select_line[3] ; output_data[2] ; 10.817 ; 10.701 ; 11.073 ; 10.957 ;
; select_line[3] ; output_data[3] ; 9.277  ; 9.183  ; 9.551  ; 9.401  ;
+----------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+----------------+----------------+-------+-------+--------+--------+
; Input Port     ; Output Port    ; RR    ; RF    ; FR     ; FF     ;
+----------------+----------------+-------+-------+--------+--------+
; output_enable  ; output_data[0] ; 5.471 ; 5.471 ; 5.790  ; 5.675  ;
; output_enable  ; output_data[1] ; 5.498 ; 5.498 ; 5.805  ; 5.690  ;
; output_enable  ; output_data[2] ; 5.498 ; 5.498 ; 5.805  ; 5.690  ;
; output_enable  ; output_data[3] ; 5.441 ; 5.441 ; 5.760  ; 5.645  ;
; select_line[0] ; output_data[0] ; 8.125 ; 7.976 ; 8.396  ; 8.242  ;
; select_line[0] ; output_data[1] ; 9.980 ; 9.984 ; 10.263 ; 10.296 ;
; select_line[0] ; output_data[2] ; 8.541 ; 8.449 ; 8.805  ; 8.718  ;
; select_line[0] ; output_data[3] ; 8.351 ; 8.238 ; 8.631  ; 8.513  ;
; select_line[1] ; output_data[0] ; 8.879 ; 8.769 ; 9.185  ; 9.058  ;
; select_line[1] ; output_data[1] ; 9.446 ; 9.446 ; 9.719  ; 9.751  ;
; select_line[1] ; output_data[2] ; 8.379 ; 8.302 ; 8.682  ; 8.570  ;
; select_line[1] ; output_data[3] ; 8.953 ; 8.809 ; 9.153  ; 9.046  ;
; select_line[2] ; output_data[0] ; 8.867 ; 8.733 ; 9.100  ; 9.023  ;
; select_line[2] ; output_data[1] ; 9.113 ; 9.130 ; 9.369  ; 9.416  ;
; select_line[2] ; output_data[2] ; 8.518 ; 8.387 ; 8.795  ; 8.659  ;
; select_line[2] ; output_data[3] ; 8.527 ; 8.386 ; 8.794  ; 8.683  ;
; select_line[3] ; output_data[0] ; 9.034 ; 8.895 ; 9.327  ; 9.193  ;
; select_line[3] ; output_data[1] ; 9.680 ; 9.797 ; 10.024 ; 9.973  ;
; select_line[3] ; output_data[2] ; 8.932 ; 8.844 ; 9.220  ; 9.140  ;
; select_line[3] ; output_data[3] ; 8.103 ; 8.001 ; 8.382  ; 8.228  ;
+----------------+----------------+-------+-------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk6  ; -3.000 ; -7.233                          ;
; clk5  ; -3.000 ; -7.231                          ;
; clk10 ; -3.000 ; -7.230                          ;
; clk9  ; -3.000 ; -7.228                          ;
; clk13 ; -3.000 ; -6.186                          ;
; clk1  ; -3.000 ; -6.183                          ;
; clk11 ; -3.000 ; -6.180                          ;
; clk14 ; -3.000 ; -6.177                          ;
; clk7  ; -3.000 ; -6.177                          ;
; clk8  ; -3.000 ; -6.176                          ;
; clk2  ; -3.000 ; -6.162                          ;
; clk4  ; -3.000 ; -6.162                          ;
; clk0  ; -3.000 ; -5.120                          ;
; clk15 ; -3.000 ; -5.120                          ;
; clk3  ; -3.000 ; -5.120                          ;
; clk12 ; -3.000 ; -5.118                          ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk6'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk6  ; Rise       ; clk6                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_A     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_B     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_C     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk6  ; Rise       ; casillero:inst22|sel_D     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_A     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_D     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_B     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk6  ; Rise       ; casillero:inst22|sel_C     ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_A|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_D|clk           ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_B|clk           ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; inst22|sel_C|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~input|o               ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk6  ; Rise       ; clk6~input|i               ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_B     ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_C     ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_A     ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk6  ; Rise       ; casillero:inst22|sel_D     ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~inputclkctrl|inclk[0] ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~inputclkctrl|outclk   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; clk6~input|o               ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_C|clk           ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_B|clk           ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_A|clk           ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk6  ; Rise       ; inst22|sel_D|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk5'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk5  ; Rise       ; clk5                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_A     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_B     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_C     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk5  ; Rise       ; casillero:inst21|sel_D     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_A     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_B     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_C     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk5  ; Rise       ; casillero:inst21|sel_D     ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_B|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_D|clk           ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_A|clk           ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; inst21|sel_C|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~input|o               ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk5  ; Rise       ; clk5~input|i               ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_A     ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_C     ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_B     ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk5  ; Rise       ; casillero:inst21|sel_D     ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~inputclkctrl|inclk[0] ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~inputclkctrl|outclk   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; clk5~input|o               ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_D|clk           ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_A|clk           ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_B|clk           ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; clk5  ; Rise       ; inst21|sel_C|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk10'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk10 ; Rise       ; clk10                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_A      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_B      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_C      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk10 ; Rise       ; casillero:inst26|sel_D      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_B      ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_C      ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_A      ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk10 ; Rise       ; casillero:inst26|sel_D      ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_C|clk            ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_B|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_A|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; inst26|sel_D|clk            ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk10 ; Rise       ; clk10~input|i               ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_A      ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_D      ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_B      ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk10 ; Rise       ; casillero:inst26|sel_C      ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~inputclkctrl|inclk[0] ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~inputclkctrl|outclk   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; clk10~input|o               ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_A|clk            ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_D|clk            ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_B|clk            ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; clk10 ; Rise       ; inst26|sel_C|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk9'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk9  ; Rise       ; clk9                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_A     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_B     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_C     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk9  ; Rise       ; casillero:inst25|sel_D     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_A     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_B     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_C     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; clk9  ; Rise       ; casillero:inst25|sel_D     ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_B|clk           ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_D|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_A|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; inst25|sel_C|clk           ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk9  ; Rise       ; clk9~input|i               ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_A     ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_C     ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_B     ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; clk9  ; Rise       ; casillero:inst25|sel_D     ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~inputclkctrl|inclk[0] ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~inputclkctrl|outclk   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; clk9~input|o               ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_A|clk           ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_B|clk           ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_C|clk           ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk9  ; Rise       ; inst25|sel_D|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk13'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk13 ; Rise       ; clk13                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk13 ; Rise       ; casillero:inst29|sel_A      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk13 ; Rise       ; casillero:inst29|sel_B      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk13 ; Rise       ; casillero:inst29|sel_D      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk13 ; Rise       ; casillero:inst29|sel_A      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk13 ; Rise       ; casillero:inst29|sel_B      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk13 ; Rise       ; casillero:inst29|sel_D      ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~input|o               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; inst29|sel_A|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; inst29|sel_B|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; inst29|sel_D|clk            ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~inputclkctrl|inclk[0] ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk13 ; Rise       ; clk13~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk13 ; Rise       ; casillero:inst29|sel_A      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk13 ; Rise       ; casillero:inst29|sel_B      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk13 ; Rise       ; casillero:inst29|sel_D      ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~inputclkctrl|inclk[0] ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~inputclkctrl|outclk   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; inst29|sel_A|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; inst29|sel_B|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; inst29|sel_D|clk            ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk13 ; Rise       ; clk13~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk1'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk1  ; Rise       ; clk1                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1  ; Rise       ; casillero:inst17|sel_B     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1  ; Rise       ; casillero:inst17|sel_C     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1  ; Rise       ; casillero:inst17|sel_D     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk1  ; Rise       ; casillero:inst17|sel_B     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk1  ; Rise       ; casillero:inst17|sel_C     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk1  ; Rise       ; casillero:inst17|sel_D     ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~input|o               ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; inst17|sel_B|clk           ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; inst17|sel_D|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; inst17|sel_C|clk           ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~inputclkctrl|inclk[0] ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk1  ; Rise       ; clk1~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk1  ; Rise       ; casillero:inst17|sel_C     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk1  ; Rise       ; casillero:inst17|sel_B     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk1  ; Rise       ; casillero:inst17|sel_D     ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~inputclkctrl|inclk[0] ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~inputclkctrl|outclk   ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; inst17|sel_B|clk           ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; inst17|sel_C|clk           ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; inst17|sel_D|clk           ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk1  ; Rise       ; clk1~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk11'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk11 ; Rise       ; clk11                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk11 ; Rise       ; casillero:inst27|sel_A      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk11 ; Rise       ; casillero:inst27|sel_C      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk11 ; Rise       ; casillero:inst27|sel_D      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk11 ; Rise       ; casillero:inst27|sel_A      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk11 ; Rise       ; casillero:inst27|sel_C      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk11 ; Rise       ; casillero:inst27|sel_D      ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~input|o               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; inst27|sel_A|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; inst27|sel_C|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; inst27|sel_D|clk            ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~inputclkctrl|inclk[0] ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk11 ; Rise       ; clk11~input|i               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk11 ; Rise       ; casillero:inst27|sel_A      ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk11 ; Rise       ; casillero:inst27|sel_C      ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk11 ; Rise       ; casillero:inst27|sel_D      ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~inputclkctrl|inclk[0] ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; inst27|sel_A|clk            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; inst27|sel_C|clk            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; inst27|sel_D|clk            ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk11 ; Rise       ; clk11~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk14'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk14 ; Rise       ; clk14                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk14 ; Rise       ; casillero:inst30|sel_A      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk14 ; Rise       ; casillero:inst30|sel_B      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk14 ; Rise       ; casillero:inst30|sel_D      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk14 ; Rise       ; casillero:inst30|sel_A      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk14 ; Rise       ; casillero:inst30|sel_B      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk14 ; Rise       ; casillero:inst30|sel_D      ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~input|o               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; inst30|sel_A|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; inst30|sel_B|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; inst30|sel_D|clk            ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~inputclkctrl|inclk[0] ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk14 ; Rise       ; clk14~input|i               ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk14 ; Rise       ; casillero:inst30|sel_A      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk14 ; Rise       ; casillero:inst30|sel_B      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk14 ; Rise       ; casillero:inst30|sel_D      ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~inputclkctrl|inclk[0] ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~inputclkctrl|outclk   ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; inst30|sel_A|clk            ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; inst30|sel_B|clk            ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; inst30|sel_D|clk            ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk14 ; Rise       ; clk14~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk7'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk7  ; Rise       ; clk7                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk7  ; Rise       ; casillero:inst23|sel_A     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk7  ; Rise       ; casillero:inst23|sel_C     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk7  ; Rise       ; casillero:inst23|sel_D     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk7  ; Rise       ; casillero:inst23|sel_A     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk7  ; Rise       ; casillero:inst23|sel_C     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk7  ; Rise       ; casillero:inst23|sel_D     ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; inst23|sel_A|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; inst23|sel_C|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; inst23|sel_D|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~input|o               ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk7  ; Rise       ; clk7~input|i               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk7  ; Rise       ; casillero:inst23|sel_A     ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk7  ; Rise       ; casillero:inst23|sel_C     ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk7  ; Rise       ; casillero:inst23|sel_D     ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~inputclkctrl|inclk[0] ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~inputclkctrl|outclk   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; clk7~input|o               ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; inst23|sel_A|clk           ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; inst23|sel_C|clk           ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk7  ; Rise       ; inst23|sel_D|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk8'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk8  ; Rise       ; clk8                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk8  ; Rise       ; casillero:inst24|sel_A     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk8  ; Rise       ; casillero:inst24|sel_B     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk8  ; Rise       ; casillero:inst24|sel_C     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk8  ; Rise       ; casillero:inst24|sel_A     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk8  ; Rise       ; casillero:inst24|sel_C     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; clk8  ; Rise       ; casillero:inst24|sel_B     ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; inst24|sel_A|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; inst24|sel_B|clk           ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; inst24|sel_C|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~input|o               ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk8  ; Rise       ; clk8~input|i               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk8  ; Rise       ; casillero:inst24|sel_A     ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk8  ; Rise       ; casillero:inst24|sel_B     ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk8  ; Rise       ; casillero:inst24|sel_C     ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~inputclkctrl|inclk[0] ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~inputclkctrl|outclk   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; clk8~input|o               ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; inst24|sel_B|clk           ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; inst24|sel_A|clk           ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk8  ; Rise       ; inst24|sel_C|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk2'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk2  ; Rise       ; clk2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk2  ; Rise       ; casillero:inst18|sel_B     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk2  ; Rise       ; casillero:inst18|sel_C     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk2  ; Rise       ; casillero:inst18|sel_D     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk2  ; Rise       ; casillero:inst18|sel_B     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk2  ; Rise       ; casillero:inst18|sel_C     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk2  ; Rise       ; casillero:inst18|sel_D     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~input|o               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; inst18|sel_C|clk           ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; inst18|sel_B|clk           ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; inst18|sel_D|clk           ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk2  ; Rise       ; clk2~input|i               ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk2  ; Rise       ; casillero:inst18|sel_B     ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk2  ; Rise       ; casillero:inst18|sel_D     ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk2  ; Rise       ; casillero:inst18|sel_C     ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~inputclkctrl|inclk[0] ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~inputclkctrl|outclk   ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; inst18|sel_B|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; inst18|sel_C|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; inst18|sel_D|clk           ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk2  ; Rise       ; clk2~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk4'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk4  ; Rise       ; clk4                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk4  ; Rise       ; casillero:inst20|sel_A     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk4  ; Rise       ; casillero:inst20|sel_B     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk4  ; Rise       ; casillero:inst20|sel_C     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk4  ; Rise       ; casillero:inst20|sel_A     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk4  ; Rise       ; casillero:inst20|sel_B     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk4  ; Rise       ; casillero:inst20|sel_C     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~input|o               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; inst20|sel_A|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; inst20|sel_B|clk           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; inst20|sel_C|clk           ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~inputclkctrl|inclk[0] ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk4  ; Rise       ; clk4~input|i               ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk4  ; Rise       ; casillero:inst20|sel_A     ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk4  ; Rise       ; casillero:inst20|sel_B     ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; clk4  ; Rise       ; casillero:inst20|sel_C     ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~inputclkctrl|inclk[0] ;
; 0.863  ; 0.863        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~inputclkctrl|outclk   ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; inst20|sel_A|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; inst20|sel_B|clk           ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; inst20|sel_C|clk           ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk4  ; Rise       ; clk4~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk0'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk0  ; Rise       ; clk0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk0  ; Rise       ; casillero:inst|sel_B       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk0  ; Rise       ; casillero:inst|sel_C       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk0  ; Rise       ; casillero:inst|sel_B       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk0  ; Rise       ; casillero:inst|sel_C       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~input|o               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; inst|sel_B|clk             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; inst|sel_C|clk             ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~inputclkctrl|inclk[0] ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk0  ; Rise       ; clk0~input|i               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk0  ; Rise       ; casillero:inst|sel_B       ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk0  ; Rise       ; casillero:inst|sel_C       ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~inputclkctrl|inclk[0] ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; inst|sel_B|clk             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; inst|sel_C|clk             ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk0  ; Rise       ; clk0~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk15'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk15 ; Rise       ; clk15                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk15 ; Rise       ; casillero:inst31|sel_A      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk15 ; Rise       ; casillero:inst31|sel_D      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk15 ; Rise       ; casillero:inst31|sel_A      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk15 ; Rise       ; casillero:inst31|sel_D      ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~input|o               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; inst31|sel_A|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; inst31|sel_D|clk            ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~inputclkctrl|inclk[0] ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk15 ; Rise       ; clk15~input|i               ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk15 ; Rise       ; casillero:inst31|sel_A      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk15 ; Rise       ; casillero:inst31|sel_D      ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~inputclkctrl|inclk[0] ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; inst31|sel_A|clk            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; inst31|sel_D|clk            ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk15 ; Rise       ; clk15~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk3'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk3  ; Rise       ; clk3                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk3  ; Rise       ; casillero:inst19|sel_C     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk3  ; Rise       ; casillero:inst19|sel_D     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk3  ; Rise       ; casillero:inst19|sel_C     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk3  ; Rise       ; casillero:inst19|sel_D     ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~input|o               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; inst19|sel_C|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; inst19|sel_D|clk           ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~inputclkctrl|inclk[0] ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk3  ; Rise       ; clk3~input|i               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk3  ; Rise       ; casillero:inst19|sel_C     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk3  ; Rise       ; casillero:inst19|sel_D     ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~inputclkctrl|inclk[0] ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; inst19|sel_C|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; inst19|sel_D|clk           ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk3  ; Rise       ; clk3~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk12'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk12 ; Rise       ; clk12                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk12 ; Rise       ; casillero:inst28|sel_A      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk12 ; Rise       ; casillero:inst28|sel_B      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk12 ; Rise       ; casillero:inst28|sel_A      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk12 ; Rise       ; casillero:inst28|sel_B      ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~input|o               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; inst28|sel_A|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; inst28|sel_B|clk            ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~inputclkctrl|inclk[0] ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk12 ; Rise       ; clk12~input|i               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk12 ; Rise       ; casillero:inst28|sel_A      ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk12 ; Rise       ; casillero:inst28|sel_B      ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~inputclkctrl|inclk[0] ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~inputclkctrl|outclk   ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; inst28|sel_A|clk            ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; inst28|sel_B|clk            ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk12 ; Rise       ; clk12~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_in_B    ; clk0       ; 1.006 ; 1.664 ; Rise       ; clk0            ;
; D_in_C    ; clk0       ; 1.047 ; 1.710 ; Rise       ; clk0            ;
; D_in_B    ; clk1       ; 1.179 ; 1.863 ; Rise       ; clk1            ;
; D_in_C    ; clk1       ; 1.165 ; 1.818 ; Rise       ; clk1            ;
; D_in_D    ; clk1       ; 1.287 ; 1.957 ; Rise       ; clk1            ;
; D_in_A    ; clk10      ; 1.272 ; 1.946 ; Rise       ; clk10           ;
; D_in_B    ; clk10      ; 1.169 ; 1.824 ; Rise       ; clk10           ;
; D_in_C    ; clk10      ; 1.169 ; 1.829 ; Rise       ; clk10           ;
; D_in_D    ; clk10      ; 1.424 ; 2.119 ; Rise       ; clk10           ;
; D_in_A    ; clk11      ; 1.143 ; 1.798 ; Rise       ; clk11           ;
; D_in_C    ; clk11      ; 1.206 ; 1.882 ; Rise       ; clk11           ;
; D_in_D    ; clk11      ; 1.036 ; 1.676 ; Rise       ; clk11           ;
; D_in_A    ; clk12      ; 1.109 ; 1.777 ; Rise       ; clk12           ;
; D_in_B    ; clk12      ; 1.745 ; 2.510 ; Rise       ; clk12           ;
; D_in_A    ; clk13      ; 0.983 ; 1.638 ; Rise       ; clk13           ;
; D_in_B    ; clk13      ; 1.388 ; 2.090 ; Rise       ; clk13           ;
; D_in_D    ; clk13      ; 1.012 ; 1.650 ; Rise       ; clk13           ;
; D_in_A    ; clk14      ; 0.969 ; 1.620 ; Rise       ; clk14           ;
; D_in_B    ; clk14      ; 1.638 ; 2.384 ; Rise       ; clk14           ;
; D_in_D    ; clk14      ; 1.121 ; 1.775 ; Rise       ; clk14           ;
; D_in_A    ; clk15      ; 0.978 ; 1.628 ; Rise       ; clk15           ;
; D_in_D    ; clk15      ; 0.885 ; 1.508 ; Rise       ; clk15           ;
; D_in_B    ; clk2       ; 1.275 ; 1.975 ; Rise       ; clk2            ;
; D_in_C    ; clk2       ; 1.276 ; 1.962 ; Rise       ; clk2            ;
; D_in_D    ; clk2       ; 1.514 ; 2.220 ; Rise       ; clk2            ;
; D_in_C    ; clk3       ; 1.203 ; 1.869 ; Rise       ; clk3            ;
; D_in_D    ; clk3       ; 1.278 ; 1.948 ; Rise       ; clk3            ;
; D_in_A    ; clk4       ; 0.972 ; 1.629 ; Rise       ; clk4            ;
; D_in_B    ; clk4       ; 1.169 ; 1.834 ; Rise       ; clk4            ;
; D_in_C    ; clk4       ; 1.330 ; 2.022 ; Rise       ; clk4            ;
; D_in_A    ; clk5       ; 0.938 ; 1.576 ; Rise       ; clk5            ;
; D_in_B    ; clk5       ; 1.010 ; 1.655 ; Rise       ; clk5            ;
; D_in_C    ; clk5       ; 1.284 ; 1.961 ; Rise       ; clk5            ;
; D_in_D    ; clk5       ; 0.966 ; 1.603 ; Rise       ; clk5            ;
; D_in_A    ; clk6       ; 0.996 ; 1.665 ; Rise       ; clk6            ;
; D_in_B    ; clk6       ; 1.123 ; 1.805 ; Rise       ; clk6            ;
; D_in_C    ; clk6       ; 1.302 ; 1.985 ; Rise       ; clk6            ;
; D_in_D    ; clk6       ; 1.101 ; 1.746 ; Rise       ; clk6            ;
; D_in_A    ; clk7       ; 0.901 ; 1.560 ; Rise       ; clk7            ;
; D_in_C    ; clk7       ; 1.031 ; 1.691 ; Rise       ; clk7            ;
; D_in_D    ; clk7       ; 1.399 ; 2.086 ; Rise       ; clk7            ;
; D_in_A    ; clk8       ; 1.170 ; 1.860 ; Rise       ; clk8            ;
; D_in_B    ; clk8       ; 0.988 ; 1.637 ; Rise       ; clk8            ;
; D_in_C    ; clk8       ; 1.460 ; 2.162 ; Rise       ; clk8            ;
; D_in_A    ; clk9       ; 0.936 ; 1.577 ; Rise       ; clk9            ;
; D_in_B    ; clk9       ; 0.963 ; 1.610 ; Rise       ; clk9            ;
; D_in_C    ; clk9       ; 1.306 ; 1.979 ; Rise       ; clk9            ;
; D_in_D    ; clk9       ; 1.088 ; 1.734 ; Rise       ; clk9            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D_in_B    ; clk0       ; -0.775 ; -1.422 ; Rise       ; clk0            ;
; D_in_C    ; clk0       ; -0.815 ; -1.467 ; Rise       ; clk0            ;
; D_in_B    ; clk1       ; -0.942 ; -1.614 ; Rise       ; clk1            ;
; D_in_C    ; clk1       ; -0.931 ; -1.573 ; Rise       ; clk1            ;
; D_in_D    ; clk1       ; -1.045 ; -1.703 ; Rise       ; clk1            ;
; D_in_A    ; clk10      ; -1.031 ; -1.693 ; Rise       ; clk10           ;
; D_in_B    ; clk10      ; -0.931 ; -1.575 ; Rise       ; clk10           ;
; D_in_C    ; clk10      ; -0.933 ; -1.582 ; Rise       ; clk10           ;
; D_in_D    ; clk10      ; -1.177 ; -1.859 ; Rise       ; clk10           ;
; D_in_A    ; clk11      ; -0.909 ; -1.554 ; Rise       ; clk11           ;
; D_in_C    ; clk11      ; -0.971 ; -1.634 ; Rise       ; clk11           ;
; D_in_D    ; clk11      ; -0.806 ; -1.435 ; Rise       ; clk11           ;
; D_in_A    ; clk12      ; -0.878 ; -1.534 ; Rise       ; clk12           ;
; D_in_B    ; clk12      ; -1.488 ; -2.238 ; Rise       ; clk12           ;
; D_in_A    ; clk13      ; -0.757 ; -1.401 ; Rise       ; clk13           ;
; D_in_B    ; clk13      ; -1.145 ; -1.835 ; Rise       ; clk13           ;
; D_in_D    ; clk13      ; -0.784 ; -1.412 ; Rise       ; clk13           ;
; D_in_A    ; clk14      ; -0.744 ; -1.384 ; Rise       ; clk14           ;
; D_in_B    ; clk14      ; -1.386 ; -2.117 ; Rise       ; clk14           ;
; D_in_D    ; clk14      ; -0.890 ; -1.532 ; Rise       ; clk14           ;
; D_in_A    ; clk15      ; -0.753 ; -1.392 ; Rise       ; clk15           ;
; D_in_D    ; clk15      ; -0.663 ; -1.276 ; Rise       ; clk15           ;
; D_in_B    ; clk2       ; -1.035 ; -1.722 ; Rise       ; clk2            ;
; D_in_C    ; clk2       ; -1.035 ; -1.710 ; Rise       ; clk2            ;
; D_in_D    ; clk2       ; -1.264 ; -1.957 ; Rise       ; clk2            ;
; D_in_C    ; clk3       ; -0.965 ; -1.620 ; Rise       ; clk3            ;
; D_in_D    ; clk3       ; -1.037 ; -1.695 ; Rise       ; clk3            ;
; D_in_A    ; clk4       ; -0.744 ; -1.390 ; Rise       ; clk4            ;
; D_in_B    ; clk4       ; -0.933 ; -1.586 ; Rise       ; clk4            ;
; D_in_C    ; clk4       ; -1.089 ; -1.768 ; Rise       ; clk4            ;
; D_in_A    ; clk5       ; -0.709 ; -1.337 ; Rise       ; clk5            ;
; D_in_B    ; clk5       ; -0.777 ; -1.411 ; Rise       ; clk5            ;
; D_in_C    ; clk5       ; -1.042 ; -1.707 ; Rise       ; clk5            ;
; D_in_D    ; clk5       ; -0.734 ; -1.361 ; Rise       ; clk5            ;
; D_in_A    ; clk6       ; -0.765 ; -1.422 ; Rise       ; clk6            ;
; D_in_B    ; clk6       ; -0.886 ; -1.555 ; Rise       ; clk6            ;
; D_in_C    ; clk6       ; -1.059 ; -1.730 ; Rise       ; clk6            ;
; D_in_D    ; clk6       ; -0.865 ; -1.499 ; Rise       ; clk6            ;
; D_in_A    ; clk7       ; -0.674 ; -1.321 ; Rise       ; clk7            ;
; D_in_C    ; clk7       ; -0.799 ; -1.448 ; Rise       ; clk7            ;
; D_in_D    ; clk7       ; -1.151 ; -1.826 ; Rise       ; clk7            ;
; D_in_A    ; clk8       ; -0.934 ; -1.611 ; Rise       ; clk8            ;
; D_in_B    ; clk8       ; -0.758 ; -1.396 ; Rise       ; clk8            ;
; D_in_C    ; clk8       ; -1.213 ; -1.902 ; Rise       ; clk8            ;
; D_in_A    ; clk9       ; -0.709 ; -1.339 ; Rise       ; clk9            ;
; D_in_B    ; clk9       ; -0.733 ; -1.369 ; Rise       ; clk9            ;
; D_in_C    ; clk9       ; -1.064 ; -1.725 ; Rise       ; clk9            ;
; D_in_D    ; clk9       ; -0.853 ; -1.488 ; Rise       ; clk9            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; output_data[*]  ; clk0       ; 16.231 ; 16.558 ; Rise       ; clk0            ;
;  output_data[0] ; clk0       ; 12.356 ; 12.526 ; Rise       ; clk0            ;
;  output_data[1] ; clk0       ; 16.231 ; 16.558 ; Rise       ; clk0            ;
;  output_data[2] ; clk0       ; 11.904 ; 12.057 ; Rise       ; clk0            ;
;  output_data[3] ; clk0       ; 13.501 ; 13.633 ; Rise       ; clk0            ;
; output_data[*]  ; clk1       ; 16.331 ; 16.658 ; Rise       ; clk1            ;
;  output_data[0] ; clk1       ; 12.463 ; 12.633 ; Rise       ; clk1            ;
;  output_data[1] ; clk1       ; 16.331 ; 16.658 ; Rise       ; clk1            ;
;  output_data[2] ; clk1       ; 12.004 ; 12.157 ; Rise       ; clk1            ;
;  output_data[3] ; clk1       ; 13.601 ; 13.733 ; Rise       ; clk1            ;
; output_data[*]  ; clk10      ; 16.293 ; 16.620 ; Rise       ; clk10           ;
;  output_data[0] ; clk10      ; 12.431 ; 12.601 ; Rise       ; clk10           ;
;  output_data[1] ; clk10      ; 16.293 ; 16.620 ; Rise       ; clk10           ;
;  output_data[2] ; clk10      ; 11.966 ; 12.119 ; Rise       ; clk10           ;
;  output_data[3] ; clk10      ; 13.563 ; 13.695 ; Rise       ; clk10           ;
; output_data[*]  ; clk11      ; 16.502 ; 16.829 ; Rise       ; clk11           ;
;  output_data[0] ; clk11      ; 12.652 ; 12.822 ; Rise       ; clk11           ;
;  output_data[1] ; clk11      ; 16.502 ; 16.829 ; Rise       ; clk11           ;
;  output_data[2] ; clk11      ; 12.175 ; 12.328 ; Rise       ; clk11           ;
;  output_data[3] ; clk11      ; 13.772 ; 13.904 ; Rise       ; clk11           ;
; output_data[*]  ; clk12      ; 16.131 ; 16.458 ; Rise       ; clk12           ;
;  output_data[0] ; clk12      ; 12.248 ; 12.418 ; Rise       ; clk12           ;
;  output_data[1] ; clk12      ; 16.131 ; 16.458 ; Rise       ; clk12           ;
;  output_data[2] ; clk12      ; 11.804 ; 11.957 ; Rise       ; clk12           ;
;  output_data[3] ; clk12      ; 13.401 ; 13.533 ; Rise       ; clk12           ;
; output_data[*]  ; clk13      ; 16.203 ; 16.530 ; Rise       ; clk13           ;
;  output_data[0] ; clk13      ; 12.333 ; 12.503 ; Rise       ; clk13           ;
;  output_data[1] ; clk13      ; 16.203 ; 16.530 ; Rise       ; clk13           ;
;  output_data[2] ; clk13      ; 11.876 ; 12.029 ; Rise       ; clk13           ;
;  output_data[3] ; clk13      ; 13.473 ; 13.605 ; Rise       ; clk13           ;
; output_data[*]  ; clk14      ; 16.300 ; 16.627 ; Rise       ; clk14           ;
;  output_data[0] ; clk14      ; 12.436 ; 12.606 ; Rise       ; clk14           ;
;  output_data[1] ; clk14      ; 16.300 ; 16.627 ; Rise       ; clk14           ;
;  output_data[2] ; clk14      ; 11.973 ; 12.126 ; Rise       ; clk14           ;
;  output_data[3] ; clk14      ; 13.570 ; 13.702 ; Rise       ; clk14           ;
; output_data[*]  ; clk15      ; 16.093 ; 16.420 ; Rise       ; clk15           ;
;  output_data[0] ; clk15      ; 12.199 ; 12.369 ; Rise       ; clk15           ;
;  output_data[1] ; clk15      ; 16.093 ; 16.420 ; Rise       ; clk15           ;
;  output_data[2] ; clk15      ; 11.766 ; 11.919 ; Rise       ; clk15           ;
;  output_data[3] ; clk15      ; 13.363 ; 13.495 ; Rise       ; clk15           ;
; output_data[*]  ; clk2       ; 16.385 ; 16.712 ; Rise       ; clk2            ;
;  output_data[0] ; clk2       ; 12.518 ; 12.688 ; Rise       ; clk2            ;
;  output_data[1] ; clk2       ; 16.385 ; 16.712 ; Rise       ; clk2            ;
;  output_data[2] ; clk2       ; 12.058 ; 12.211 ; Rise       ; clk2            ;
;  output_data[3] ; clk2       ; 13.655 ; 13.787 ; Rise       ; clk2            ;
; output_data[*]  ; clk3       ; 16.156 ; 16.483 ; Rise       ; clk3            ;
;  output_data[0] ; clk3       ; 12.274 ; 12.444 ; Rise       ; clk3            ;
;  output_data[1] ; clk3       ; 16.156 ; 16.483 ; Rise       ; clk3            ;
;  output_data[2] ; clk3       ; 11.829 ; 11.982 ; Rise       ; clk3            ;
;  output_data[3] ; clk3       ; 13.426 ; 13.558 ; Rise       ; clk3            ;
; output_data[*]  ; clk4       ; 16.348 ; 16.675 ; Rise       ; clk4            ;
;  output_data[0] ; clk4       ; 12.491 ; 12.661 ; Rise       ; clk4            ;
;  output_data[1] ; clk4       ; 16.348 ; 16.675 ; Rise       ; clk4            ;
;  output_data[2] ; clk4       ; 12.021 ; 12.174 ; Rise       ; clk4            ;
;  output_data[3] ; clk4       ; 13.618 ; 13.750 ; Rise       ; clk4            ;
; output_data[*]  ; clk5       ; 16.505 ; 16.832 ; Rise       ; clk5            ;
;  output_data[0] ; clk5       ; 12.645 ; 12.815 ; Rise       ; clk5            ;
;  output_data[1] ; clk5       ; 16.505 ; 16.832 ; Rise       ; clk5            ;
;  output_data[2] ; clk5       ; 12.178 ; 12.331 ; Rise       ; clk5            ;
;  output_data[3] ; clk5       ; 13.775 ; 13.907 ; Rise       ; clk5            ;
; output_data[*]  ; clk6       ; 16.440 ; 16.767 ; Rise       ; clk6            ;
;  output_data[0] ; clk6       ; 12.587 ; 12.757 ; Rise       ; clk6            ;
;  output_data[1] ; clk6       ; 16.440 ; 16.767 ; Rise       ; clk6            ;
;  output_data[2] ; clk6       ; 12.113 ; 12.266 ; Rise       ; clk6            ;
;  output_data[3] ; clk6       ; 13.710 ; 13.842 ; Rise       ; clk6            ;
; output_data[*]  ; clk7       ; 16.177 ; 16.504 ; Rise       ; clk7            ;
;  output_data[0] ; clk7       ; 12.283 ; 12.453 ; Rise       ; clk7            ;
;  output_data[1] ; clk7       ; 16.177 ; 16.504 ; Rise       ; clk7            ;
;  output_data[2] ; clk7       ; 11.850 ; 12.003 ; Rise       ; clk7            ;
;  output_data[3] ; clk7       ; 13.447 ; 13.579 ; Rise       ; clk7            ;
; output_data[*]  ; clk8       ; 16.351 ; 16.678 ; Rise       ; clk8            ;
;  output_data[0] ; clk8       ; 12.497 ; 12.667 ; Rise       ; clk8            ;
;  output_data[1] ; clk8       ; 16.351 ; 16.678 ; Rise       ; clk8            ;
;  output_data[2] ; clk8       ; 12.024 ; 12.177 ; Rise       ; clk8            ;
;  output_data[3] ; clk8       ; 13.621 ; 13.753 ; Rise       ; clk8            ;
; output_data[*]  ; clk9       ; 16.822 ; 17.149 ; Rise       ; clk9            ;
;  output_data[0] ; clk9       ; 12.972 ; 13.142 ; Rise       ; clk9            ;
;  output_data[1] ; clk9       ; 16.822 ; 17.149 ; Rise       ; clk9            ;
;  output_data[2] ; clk9       ; 12.495 ; 12.648 ; Rise       ; clk9            ;
;  output_data[3] ; clk9       ; 14.092 ; 14.224 ; Rise       ; clk9            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; output_data[*]  ; clk0       ; 5.172 ; 5.435 ; Rise       ; clk0            ;
;  output_data[0] ; clk0       ; 5.172 ; 5.435 ; Rise       ; clk0            ;
;  output_data[1] ; clk0       ; 5.632 ; 5.964 ; Rise       ; clk0            ;
;  output_data[2] ; clk0       ; 5.336 ; 5.488 ; Rise       ; clk0            ;
;  output_data[3] ; clk0       ; 5.383 ; 5.519 ; Rise       ; clk0            ;
; output_data[*]  ; clk1       ; 5.152 ; 5.415 ; Rise       ; clk1            ;
;  output_data[0] ; clk1       ; 5.152 ; 5.415 ; Rise       ; clk1            ;
;  output_data[1] ; clk1       ; 5.612 ; 5.944 ; Rise       ; clk1            ;
;  output_data[2] ; clk1       ; 5.316 ; 5.468 ; Rise       ; clk1            ;
;  output_data[3] ; clk1       ; 5.363 ; 5.499 ; Rise       ; clk1            ;
; output_data[*]  ; clk10      ; 5.182 ; 5.445 ; Rise       ; clk10           ;
;  output_data[0] ; clk10      ; 5.182 ; 5.445 ; Rise       ; clk10           ;
;  output_data[1] ; clk10      ; 5.642 ; 5.974 ; Rise       ; clk10           ;
;  output_data[2] ; clk10      ; 5.346 ; 5.498 ; Rise       ; clk10           ;
;  output_data[3] ; clk10      ; 5.393 ; 5.529 ; Rise       ; clk10           ;
; output_data[*]  ; clk11      ; 5.143 ; 5.406 ; Rise       ; clk11           ;
;  output_data[0] ; clk11      ; 5.143 ; 5.406 ; Rise       ; clk11           ;
;  output_data[1] ; clk11      ; 5.603 ; 5.935 ; Rise       ; clk11           ;
;  output_data[2] ; clk11      ; 5.307 ; 5.459 ; Rise       ; clk11           ;
;  output_data[3] ; clk11      ; 5.354 ; 5.490 ; Rise       ; clk11           ;
; output_data[*]  ; clk12      ; 5.142 ; 5.405 ; Rise       ; clk12           ;
;  output_data[0] ; clk12      ; 5.142 ; 5.405 ; Rise       ; clk12           ;
;  output_data[1] ; clk12      ; 5.602 ; 5.934 ; Rise       ; clk12           ;
;  output_data[2] ; clk12      ; 5.306 ; 5.458 ; Rise       ; clk12           ;
;  output_data[3] ; clk12      ; 5.353 ; 5.489 ; Rise       ; clk12           ;
; output_data[*]  ; clk13      ; 5.129 ; 5.392 ; Rise       ; clk13           ;
;  output_data[0] ; clk13      ; 5.129 ; 5.392 ; Rise       ; clk13           ;
;  output_data[1] ; clk13      ; 5.589 ; 5.921 ; Rise       ; clk13           ;
;  output_data[2] ; clk13      ; 5.293 ; 5.445 ; Rise       ; clk13           ;
;  output_data[3] ; clk13      ; 5.340 ; 5.476 ; Rise       ; clk13           ;
; output_data[*]  ; clk14      ; 5.125 ; 5.388 ; Rise       ; clk14           ;
;  output_data[0] ; clk14      ; 5.125 ; 5.388 ; Rise       ; clk14           ;
;  output_data[1] ; clk14      ; 5.585 ; 5.917 ; Rise       ; clk14           ;
;  output_data[2] ; clk14      ; 5.289 ; 5.441 ; Rise       ; clk14           ;
;  output_data[3] ; clk14      ; 5.336 ; 5.472 ; Rise       ; clk14           ;
; output_data[*]  ; clk15      ; 5.119 ; 5.382 ; Rise       ; clk15           ;
;  output_data[0] ; clk15      ; 5.119 ; 5.382 ; Rise       ; clk15           ;
;  output_data[1] ; clk15      ; 5.579 ; 5.911 ; Rise       ; clk15           ;
;  output_data[2] ; clk15      ; 5.283 ; 5.435 ; Rise       ; clk15           ;
;  output_data[3] ; clk15      ; 5.330 ; 5.466 ; Rise       ; clk15           ;
; output_data[*]  ; clk2       ; 5.184 ; 5.447 ; Rise       ; clk2            ;
;  output_data[0] ; clk2       ; 5.184 ; 5.447 ; Rise       ; clk2            ;
;  output_data[1] ; clk2       ; 5.644 ; 5.976 ; Rise       ; clk2            ;
;  output_data[2] ; clk2       ; 5.348 ; 5.500 ; Rise       ; clk2            ;
;  output_data[3] ; clk2       ; 5.395 ; 5.531 ; Rise       ; clk2            ;
; output_data[*]  ; clk3       ; 5.167 ; 5.430 ; Rise       ; clk3            ;
;  output_data[0] ; clk3       ; 5.167 ; 5.430 ; Rise       ; clk3            ;
;  output_data[1] ; clk3       ; 5.627 ; 5.959 ; Rise       ; clk3            ;
;  output_data[2] ; clk3       ; 5.331 ; 5.483 ; Rise       ; clk3            ;
;  output_data[3] ; clk3       ; 5.378 ; 5.514 ; Rise       ; clk3            ;
; output_data[*]  ; clk4       ; 5.167 ; 5.430 ; Rise       ; clk4            ;
;  output_data[0] ; clk4       ; 5.167 ; 5.430 ; Rise       ; clk4            ;
;  output_data[1] ; clk4       ; 5.627 ; 5.959 ; Rise       ; clk4            ;
;  output_data[2] ; clk4       ; 5.331 ; 5.483 ; Rise       ; clk4            ;
;  output_data[3] ; clk4       ; 5.378 ; 5.514 ; Rise       ; clk4            ;
; output_data[*]  ; clk5       ; 5.204 ; 5.467 ; Rise       ; clk5            ;
;  output_data[0] ; clk5       ; 5.204 ; 5.467 ; Rise       ; clk5            ;
;  output_data[1] ; clk5       ; 5.664 ; 5.996 ; Rise       ; clk5            ;
;  output_data[2] ; clk5       ; 5.368 ; 5.520 ; Rise       ; clk5            ;
;  output_data[3] ; clk5       ; 5.415 ; 5.551 ; Rise       ; clk5            ;
; output_data[*]  ; clk6       ; 5.194 ; 5.457 ; Rise       ; clk6            ;
;  output_data[0] ; clk6       ; 5.194 ; 5.457 ; Rise       ; clk6            ;
;  output_data[1] ; clk6       ; 5.654 ; 5.986 ; Rise       ; clk6            ;
;  output_data[2] ; clk6       ; 5.358 ; 5.510 ; Rise       ; clk6            ;
;  output_data[3] ; clk6       ; 5.405 ; 5.541 ; Rise       ; clk6            ;
; output_data[*]  ; clk7       ; 5.201 ; 5.464 ; Rise       ; clk7            ;
;  output_data[0] ; clk7       ; 5.201 ; 5.464 ; Rise       ; clk7            ;
;  output_data[1] ; clk7       ; 5.661 ; 5.993 ; Rise       ; clk7            ;
;  output_data[2] ; clk7       ; 5.365 ; 5.517 ; Rise       ; clk7            ;
;  output_data[3] ; clk7       ; 5.412 ; 5.548 ; Rise       ; clk7            ;
; output_data[*]  ; clk8       ; 5.174 ; 5.437 ; Rise       ; clk8            ;
;  output_data[0] ; clk8       ; 5.174 ; 5.437 ; Rise       ; clk8            ;
;  output_data[1] ; clk8       ; 5.634 ; 5.966 ; Rise       ; clk8            ;
;  output_data[2] ; clk8       ; 5.338 ; 5.490 ; Rise       ; clk8            ;
;  output_data[3] ; clk8       ; 5.385 ; 5.521 ; Rise       ; clk8            ;
; output_data[*]  ; clk9       ; 5.194 ; 5.457 ; Rise       ; clk9            ;
;  output_data[0] ; clk9       ; 5.194 ; 5.457 ; Rise       ; clk9            ;
;  output_data[1] ; clk9       ; 5.654 ; 5.986 ; Rise       ; clk9            ;
;  output_data[2] ; clk9       ; 5.358 ; 5.510 ; Rise       ; clk9            ;
;  output_data[3] ; clk9       ; 5.405 ; 5.541 ; Rise       ; clk9            ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+----------------+----------------+-------+-------+-------+-------+
; Input Port     ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+----------------+----------------+-------+-------+-------+-------+
; output_enable  ; output_data[0] ; 4.236 ; 4.233 ; 4.804 ; 4.804 ;
; output_enable  ; output_data[1] ; 4.246 ; 4.243 ; 4.815 ; 4.815 ;
; output_enable  ; output_data[2] ; 4.246 ; 4.243 ; 4.815 ; 4.815 ;
; output_enable  ; output_data[3] ; 4.206 ; 4.203 ; 4.774 ; 4.774 ;
; select_line[0] ; output_data[0] ; 4.959 ; 5.159 ; 5.588 ; 5.781 ;
; select_line[0] ; output_data[1] ; 6.440 ; 6.678 ; 7.093 ; 7.331 ;
; select_line[0] ; output_data[2] ; 4.892 ; 5.033 ; 5.514 ; 5.655 ;
; select_line[0] ; output_data[3] ; 5.345 ; 5.477 ; 5.977 ; 6.109 ;
; select_line[1] ; output_data[0] ; 5.141 ; 5.343 ; 5.805 ; 5.973 ;
; select_line[1] ; output_data[1] ; 6.479 ; 6.717 ; 7.169 ; 7.407 ;
; select_line[1] ; output_data[2] ; 5.071 ; 5.212 ; 5.721 ; 5.843 ;
; select_line[1] ; output_data[3] ; 5.745 ; 5.877 ; 6.401 ; 6.533 ;
; select_line[2] ; output_data[0] ; 5.557 ; 5.759 ; 6.200 ; 6.402 ;
; select_line[2] ; output_data[1] ; 5.722 ; 5.960 ; 6.366 ; 6.604 ;
; select_line[2] ; output_data[2] ; 5.893 ; 6.034 ; 6.531 ; 6.672 ;
; select_line[2] ; output_data[3] ; 4.875 ; 5.007 ; 5.519 ; 5.651 ;
; select_line[3] ; output_data[0] ; 5.653 ; 5.855 ; 6.302 ; 6.504 ;
; select_line[3] ; output_data[1] ; 5.844 ; 6.082 ; 6.466 ; 6.704 ;
; select_line[3] ; output_data[2] ; 5.939 ; 6.080 ; 6.604 ; 6.745 ;
; select_line[3] ; output_data[3] ; 5.146 ; 5.278 ; 5.785 ; 5.915 ;
+----------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+----------------+----------------+-------+-------+-------+-------+
; Input Port     ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+----------------+----------------+-------+-------+-------+-------+
; output_enable  ; output_data[0] ; 3.322 ; 3.322 ; 3.949 ; 3.883 ;
; output_enable  ; output_data[1] ; 3.331 ; 3.331 ; 3.959 ; 3.893 ;
; output_enable  ; output_data[2] ; 3.331 ; 3.331 ; 3.959 ; 3.893 ;
; output_enable  ; output_data[3] ; 3.292 ; 3.292 ; 3.919 ; 3.853 ;
; select_line[0] ; output_data[0] ; 4.536 ; 4.692 ; 5.156 ; 5.305 ;
; select_line[0] ; output_data[1] ; 5.691 ; 5.941 ; 6.315 ; 6.565 ;
; select_line[0] ; output_data[2] ; 4.752 ; 4.869 ; 5.371 ; 5.488 ;
; select_line[0] ; output_data[3] ; 4.611 ; 4.759 ; 5.239 ; 5.380 ;
; select_line[1] ; output_data[0] ; 4.916 ; 5.080 ; 5.595 ; 5.759 ;
; select_line[1] ; output_data[1] ; 5.422 ; 5.661 ; 6.044 ; 6.303 ;
; select_line[1] ; output_data[2] ; 4.668 ; 4.795 ; 5.326 ; 5.436 ;
; select_line[1] ; output_data[3] ; 4.914 ; 5.039 ; 5.577 ; 5.725 ;
; select_line[2] ; output_data[0] ; 4.891 ; 5.057 ; 5.516 ; 5.721 ;
; select_line[2] ; output_data[1] ; 5.233 ; 5.460 ; 5.850 ; 6.096 ;
; select_line[2] ; output_data[2] ; 4.711 ; 4.843 ; 5.350 ; 5.475 ;
; select_line[2] ; output_data[3] ; 4.695 ; 4.831 ; 5.310 ; 5.446 ;
; select_line[3] ; output_data[0] ; 5.004 ; 5.183 ; 5.624 ; 5.803 ;
; select_line[3] ; output_data[1] ; 5.550 ; 5.825 ; 6.233 ; 6.429 ;
; select_line[3] ; output_data[2] ; 4.967 ; 5.121 ; 5.608 ; 5.761 ;
; select_line[3] ; output_data[3] ; 4.489 ; 4.624 ; 5.141 ; 5.239 ;
+----------------+----------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk0            ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk1            ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk10           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk11           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk12           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk13           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk14           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk15           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk2            ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk3            ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk4            ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk5            ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk6            ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk7            ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk8            ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk9            ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -109.68             ;
;  clk0            ; N/A   ; N/A  ; N/A      ; N/A     ; -5.570              ;
;  clk1            ; N/A   ; N/A  ; N/A      ; N/A     ; -6.855              ;
;  clk10           ; N/A   ; N/A  ; N/A      ; N/A     ; -8.140              ;
;  clk11           ; N/A   ; N/A  ; N/A      ; N/A     ; -6.855              ;
;  clk12           ; N/A   ; N/A  ; N/A      ; N/A     ; -5.570              ;
;  clk13           ; N/A   ; N/A  ; N/A      ; N/A     ; -6.855              ;
;  clk14           ; N/A   ; N/A  ; N/A      ; N/A     ; -6.855              ;
;  clk15           ; N/A   ; N/A  ; N/A      ; N/A     ; -5.570              ;
;  clk2            ; N/A   ; N/A  ; N/A      ; N/A     ; -6.855              ;
;  clk3            ; N/A   ; N/A  ; N/A      ; N/A     ; -5.570              ;
;  clk4            ; N/A   ; N/A  ; N/A      ; N/A     ; -6.855              ;
;  clk5            ; N/A   ; N/A  ; N/A      ; N/A     ; -8.140              ;
;  clk6            ; N/A   ; N/A  ; N/A      ; N/A     ; -8.140              ;
;  clk7            ; N/A   ; N/A  ; N/A      ; N/A     ; -6.855              ;
;  clk8            ; N/A   ; N/A  ; N/A      ; N/A     ; -6.855              ;
;  clk9            ; N/A   ; N/A  ; N/A      ; N/A     ; -8.140              ;
+------------------+-------+------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D_in_B    ; clk0       ; 2.148 ; 2.549 ; Rise       ; clk0            ;
; D_in_C    ; clk0       ; 2.183 ; 2.590 ; Rise       ; clk0            ;
; D_in_B    ; clk1       ; 2.485 ; 2.888 ; Rise       ; clk1            ;
; D_in_C    ; clk1       ; 2.418 ; 2.788 ; Rise       ; clk1            ;
; D_in_D    ; clk1       ; 2.759 ; 3.098 ; Rise       ; clk1            ;
; D_in_A    ; clk10      ; 2.556 ; 2.984 ; Rise       ; clk10           ;
; D_in_B    ; clk10      ; 2.408 ; 2.838 ; Rise       ; clk10           ;
; D_in_C    ; clk10      ; 2.411 ; 2.828 ; Rise       ; clk10           ;
; D_in_D    ; clk10      ; 3.010 ; 3.345 ; Rise       ; clk10           ;
; D_in_A    ; clk11      ; 2.273 ; 2.726 ; Rise       ; clk11           ;
; D_in_C    ; clk11      ; 2.517 ; 2.905 ; Rise       ; clk11           ;
; D_in_D    ; clk11      ; 2.171 ; 2.565 ; Rise       ; clk11           ;
; D_in_A    ; clk12      ; 2.303 ; 2.710 ; Rise       ; clk12           ;
; D_in_B    ; clk12      ; 3.577 ; 3.960 ; Rise       ; clk12           ;
; D_in_A    ; clk13      ; 1.988 ; 2.412 ; Rise       ; clk13           ;
; D_in_B    ; clk13      ; 2.835 ; 3.254 ; Rise       ; clk13           ;
; D_in_D    ; clk13      ; 2.132 ; 2.486 ; Rise       ; clk13           ;
; D_in_A    ; clk14      ; 1.984 ; 2.408 ; Rise       ; clk14           ;
; D_in_B    ; clk14      ; 3.317 ; 3.717 ; Rise       ; clk14           ;
; D_in_D    ; clk14      ; 2.371 ; 2.724 ; Rise       ; clk14           ;
; D_in_A    ; clk15      ; 1.956 ; 2.402 ; Rise       ; clk15           ;
; D_in_D    ; clk15      ; 1.862 ; 2.249 ; Rise       ; clk15           ;
; D_in_B    ; clk2       ; 2.696 ; 3.099 ; Rise       ; clk2            ;
; D_in_C    ; clk2       ; 2.616 ; 3.021 ; Rise       ; clk2            ;
; D_in_D    ; clk2       ; 3.269 ; 3.561 ; Rise       ; clk2            ;
; D_in_C    ; clk3       ; 2.487 ; 2.871 ; Rise       ; clk3            ;
; D_in_D    ; clk3       ; 2.748 ; 3.086 ; Rise       ; clk3            ;
; D_in_A    ; clk4       ; 1.989 ; 2.428 ; Rise       ; clk4            ;
; D_in_B    ; clk4       ; 2.430 ; 2.840 ; Rise       ; clk4            ;
; D_in_C    ; clk4       ; 2.741 ; 3.149 ; Rise       ; clk4            ;
; D_in_A    ; clk5       ; 1.890 ; 2.340 ; Rise       ; clk5            ;
; D_in_B    ; clk5       ; 2.094 ; 2.528 ; Rise       ; clk5            ;
; D_in_C    ; clk5       ; 2.697 ; 3.063 ; Rise       ; clk5            ;
; D_in_D    ; clk5       ; 2.087 ; 2.468 ; Rise       ; clk5            ;
; D_in_A    ; clk6       ; 2.134 ; 2.537 ; Rise       ; clk6            ;
; D_in_B    ; clk6       ; 2.387 ; 2.805 ; Rise       ; clk6            ;
; D_in_C    ; clk6       ; 2.668 ; 3.089 ; Rise       ; clk6            ;
; D_in_D    ; clk6       ; 2.381 ; 2.733 ; Rise       ; clk6            ;
; D_in_A    ; clk7       ; 1.906 ; 2.336 ; Rise       ; clk7            ;
; D_in_C    ; clk7       ; 2.173 ; 2.566 ; Rise       ; clk7            ;
; D_in_D    ; clk7       ; 3.031 ; 3.343 ; Rise       ; clk7            ;
; D_in_A    ; clk8       ; 2.350 ; 2.791 ; Rise       ; clk8            ;
; D_in_B    ; clk8       ; 2.106 ; 2.501 ; Rise       ; clk8            ;
; D_in_C    ; clk8       ; 3.018 ; 3.397 ; Rise       ; clk8            ;
; D_in_A    ; clk9       ; 1.890 ; 2.338 ; Rise       ; clk9            ;
; D_in_B    ; clk9       ; 2.079 ; 2.470 ; Rise       ; clk9            ;
; D_in_C    ; clk9       ; 2.675 ; 3.081 ; Rise       ; clk9            ;
; D_in_D    ; clk9       ; 2.342 ; 2.668 ; Rise       ; clk9            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D_in_B    ; clk0       ; -0.775 ; -1.422 ; Rise       ; clk0            ;
; D_in_C    ; clk0       ; -0.815 ; -1.467 ; Rise       ; clk0            ;
; D_in_B    ; clk1       ; -0.942 ; -1.614 ; Rise       ; clk1            ;
; D_in_C    ; clk1       ; -0.931 ; -1.573 ; Rise       ; clk1            ;
; D_in_D    ; clk1       ; -1.045 ; -1.703 ; Rise       ; clk1            ;
; D_in_A    ; clk10      ; -1.031 ; -1.693 ; Rise       ; clk10           ;
; D_in_B    ; clk10      ; -0.931 ; -1.575 ; Rise       ; clk10           ;
; D_in_C    ; clk10      ; -0.933 ; -1.582 ; Rise       ; clk10           ;
; D_in_D    ; clk10      ; -1.177 ; -1.859 ; Rise       ; clk10           ;
; D_in_A    ; clk11      ; -0.909 ; -1.554 ; Rise       ; clk11           ;
; D_in_C    ; clk11      ; -0.971 ; -1.634 ; Rise       ; clk11           ;
; D_in_D    ; clk11      ; -0.806 ; -1.435 ; Rise       ; clk11           ;
; D_in_A    ; clk12      ; -0.878 ; -1.534 ; Rise       ; clk12           ;
; D_in_B    ; clk12      ; -1.488 ; -2.238 ; Rise       ; clk12           ;
; D_in_A    ; clk13      ; -0.757 ; -1.401 ; Rise       ; clk13           ;
; D_in_B    ; clk13      ; -1.145 ; -1.835 ; Rise       ; clk13           ;
; D_in_D    ; clk13      ; -0.784 ; -1.412 ; Rise       ; clk13           ;
; D_in_A    ; clk14      ; -0.744 ; -1.384 ; Rise       ; clk14           ;
; D_in_B    ; clk14      ; -1.386 ; -2.117 ; Rise       ; clk14           ;
; D_in_D    ; clk14      ; -0.890 ; -1.532 ; Rise       ; clk14           ;
; D_in_A    ; clk15      ; -0.753 ; -1.392 ; Rise       ; clk15           ;
; D_in_D    ; clk15      ; -0.663 ; -1.276 ; Rise       ; clk15           ;
; D_in_B    ; clk2       ; -1.035 ; -1.722 ; Rise       ; clk2            ;
; D_in_C    ; clk2       ; -1.035 ; -1.710 ; Rise       ; clk2            ;
; D_in_D    ; clk2       ; -1.264 ; -1.957 ; Rise       ; clk2            ;
; D_in_C    ; clk3       ; -0.965 ; -1.620 ; Rise       ; clk3            ;
; D_in_D    ; clk3       ; -1.037 ; -1.695 ; Rise       ; clk3            ;
; D_in_A    ; clk4       ; -0.744 ; -1.390 ; Rise       ; clk4            ;
; D_in_B    ; clk4       ; -0.933 ; -1.586 ; Rise       ; clk4            ;
; D_in_C    ; clk4       ; -1.089 ; -1.768 ; Rise       ; clk4            ;
; D_in_A    ; clk5       ; -0.709 ; -1.337 ; Rise       ; clk5            ;
; D_in_B    ; clk5       ; -0.777 ; -1.411 ; Rise       ; clk5            ;
; D_in_C    ; clk5       ; -1.042 ; -1.707 ; Rise       ; clk5            ;
; D_in_D    ; clk5       ; -0.734 ; -1.361 ; Rise       ; clk5            ;
; D_in_A    ; clk6       ; -0.765 ; -1.422 ; Rise       ; clk6            ;
; D_in_B    ; clk6       ; -0.886 ; -1.555 ; Rise       ; clk6            ;
; D_in_C    ; clk6       ; -1.059 ; -1.730 ; Rise       ; clk6            ;
; D_in_D    ; clk6       ; -0.865 ; -1.499 ; Rise       ; clk6            ;
; D_in_A    ; clk7       ; -0.674 ; -1.321 ; Rise       ; clk7            ;
; D_in_C    ; clk7       ; -0.799 ; -1.448 ; Rise       ; clk7            ;
; D_in_D    ; clk7       ; -1.151 ; -1.826 ; Rise       ; clk7            ;
; D_in_A    ; clk8       ; -0.934 ; -1.611 ; Rise       ; clk8            ;
; D_in_B    ; clk8       ; -0.758 ; -1.396 ; Rise       ; clk8            ;
; D_in_C    ; clk8       ; -1.213 ; -1.902 ; Rise       ; clk8            ;
; D_in_A    ; clk9       ; -0.709 ; -1.339 ; Rise       ; clk9            ;
; D_in_B    ; clk9       ; -0.733 ; -1.369 ; Rise       ; clk9            ;
; D_in_C    ; clk9       ; -1.064 ; -1.725 ; Rise       ; clk9            ;
; D_in_D    ; clk9       ; -0.853 ; -1.488 ; Rise       ; clk9            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; output_data[*]  ; clk0       ; 31.953 ; 32.005 ; Rise       ; clk0            ;
;  output_data[0] ; clk0       ; 24.631 ; 24.577 ; Rise       ; clk0            ;
;  output_data[1] ; clk0       ; 31.953 ; 32.005 ; Rise       ; clk0            ;
;  output_data[2] ; clk0       ; 23.404 ; 23.341 ; Rise       ; clk0            ;
;  output_data[3] ; clk0       ; 27.147 ; 27.122 ; Rise       ; clk0            ;
; output_data[*]  ; clk1       ; 32.153 ; 32.205 ; Rise       ; clk1            ;
;  output_data[0] ; clk1       ; 24.831 ; 24.777 ; Rise       ; clk1            ;
;  output_data[1] ; clk1       ; 32.153 ; 32.205 ; Rise       ; clk1            ;
;  output_data[2] ; clk1       ; 23.604 ; 23.541 ; Rise       ; clk1            ;
;  output_data[3] ; clk1       ; 27.347 ; 27.322 ; Rise       ; clk1            ;
; output_data[*]  ; clk10      ; 32.077 ; 32.129 ; Rise       ; clk10           ;
;  output_data[0] ; clk10      ; 24.755 ; 24.701 ; Rise       ; clk10           ;
;  output_data[1] ; clk10      ; 32.077 ; 32.129 ; Rise       ; clk10           ;
;  output_data[2] ; clk10      ; 23.528 ; 23.465 ; Rise       ; clk10           ;
;  output_data[3] ; clk10      ; 27.271 ; 27.246 ; Rise       ; clk10           ;
; output_data[*]  ; clk11      ; 32.438 ; 32.490 ; Rise       ; clk11           ;
;  output_data[0] ; clk11      ; 25.116 ; 25.062 ; Rise       ; clk11           ;
;  output_data[1] ; clk11      ; 32.438 ; 32.490 ; Rise       ; clk11           ;
;  output_data[2] ; clk11      ; 23.889 ; 23.826 ; Rise       ; clk11           ;
;  output_data[3] ; clk11      ; 27.632 ; 27.607 ; Rise       ; clk11           ;
; output_data[*]  ; clk12      ; 31.774 ; 31.826 ; Rise       ; clk12           ;
;  output_data[0] ; clk12      ; 24.452 ; 24.398 ; Rise       ; clk12           ;
;  output_data[1] ; clk12      ; 31.774 ; 31.826 ; Rise       ; clk12           ;
;  output_data[2] ; clk12      ; 23.225 ; 23.162 ; Rise       ; clk12           ;
;  output_data[3] ; clk12      ; 26.968 ; 26.943 ; Rise       ; clk12           ;
; output_data[*]  ; clk13      ; 31.945 ; 31.997 ; Rise       ; clk13           ;
;  output_data[0] ; clk13      ; 24.623 ; 24.569 ; Rise       ; clk13           ;
;  output_data[1] ; clk13      ; 31.945 ; 31.997 ; Rise       ; clk13           ;
;  output_data[2] ; clk13      ; 23.396 ; 23.333 ; Rise       ; clk13           ;
;  output_data[3] ; clk13      ; 27.139 ; 27.114 ; Rise       ; clk13           ;
; output_data[*]  ; clk14      ; 32.140 ; 32.192 ; Rise       ; clk14           ;
;  output_data[0] ; clk14      ; 24.818 ; 24.764 ; Rise       ; clk14           ;
;  output_data[1] ; clk14      ; 32.140 ; 32.192 ; Rise       ; clk14           ;
;  output_data[2] ; clk14      ; 23.591 ; 23.528 ; Rise       ; clk14           ;
;  output_data[3] ; clk14      ; 27.334 ; 27.309 ; Rise       ; clk14           ;
; output_data[*]  ; clk15      ; 31.705 ; 31.757 ; Rise       ; clk15           ;
;  output_data[0] ; clk15      ; 24.383 ; 24.329 ; Rise       ; clk15           ;
;  output_data[1] ; clk15      ; 31.705 ; 31.757 ; Rise       ; clk15           ;
;  output_data[2] ; clk15      ; 23.156 ; 23.093 ; Rise       ; clk15           ;
;  output_data[3] ; clk15      ; 26.899 ; 26.874 ; Rise       ; clk15           ;
; output_data[*]  ; clk2       ; 32.216 ; 32.268 ; Rise       ; clk2            ;
;  output_data[0] ; clk2       ; 24.894 ; 24.840 ; Rise       ; clk2            ;
;  output_data[1] ; clk2       ; 32.216 ; 32.268 ; Rise       ; clk2            ;
;  output_data[2] ; clk2       ; 23.667 ; 23.604 ; Rise       ; clk2            ;
;  output_data[3] ; clk2       ; 27.410 ; 27.385 ; Rise       ; clk2            ;
; output_data[*]  ; clk3       ; 31.804 ; 31.856 ; Rise       ; clk3            ;
;  output_data[0] ; clk3       ; 24.482 ; 24.428 ; Rise       ; clk3            ;
;  output_data[1] ; clk3       ; 31.804 ; 31.856 ; Rise       ; clk3            ;
;  output_data[2] ; clk3       ; 23.255 ; 23.192 ; Rise       ; clk3            ;
;  output_data[3] ; clk3       ; 26.998 ; 26.973 ; Rise       ; clk3            ;
; output_data[*]  ; clk4       ; 32.205 ; 32.257 ; Rise       ; clk4            ;
;  output_data[0] ; clk4       ; 24.883 ; 24.829 ; Rise       ; clk4            ;
;  output_data[1] ; clk4       ; 32.205 ; 32.257 ; Rise       ; clk4            ;
;  output_data[2] ; clk4       ; 23.656 ; 23.593 ; Rise       ; clk4            ;
;  output_data[3] ; clk4       ; 27.399 ; 27.374 ; Rise       ; clk4            ;
; output_data[*]  ; clk5       ; 32.454 ; 32.506 ; Rise       ; clk5            ;
;  output_data[0] ; clk5       ; 25.143 ; 25.089 ; Rise       ; clk5            ;
;  output_data[1] ; clk5       ; 32.454 ; 32.506 ; Rise       ; clk5            ;
;  output_data[2] ; clk5       ; 23.905 ; 23.842 ; Rise       ; clk5            ;
;  output_data[3] ; clk5       ; 27.648 ; 27.623 ; Rise       ; clk5            ;
; output_data[*]  ; clk6       ; 32.358 ; 32.410 ; Rise       ; clk6            ;
;  output_data[0] ; clk6       ; 25.036 ; 24.982 ; Rise       ; clk6            ;
;  output_data[1] ; clk6       ; 32.358 ; 32.410 ; Rise       ; clk6            ;
;  output_data[2] ; clk6       ; 23.809 ; 23.746 ; Rise       ; clk6            ;
;  output_data[3] ; clk6       ; 27.552 ; 27.527 ; Rise       ; clk6            ;
; output_data[*]  ; clk7       ; 31.803 ; 31.855 ; Rise       ; clk7            ;
;  output_data[0] ; clk7       ; 24.481 ; 24.427 ; Rise       ; clk7            ;
;  output_data[1] ; clk7       ; 31.803 ; 31.855 ; Rise       ; clk7            ;
;  output_data[2] ; clk7       ; 23.254 ; 23.191 ; Rise       ; clk7            ;
;  output_data[3] ; clk7       ; 26.997 ; 26.972 ; Rise       ; clk7            ;
; output_data[*]  ; clk8       ; 32.216 ; 32.268 ; Rise       ; clk8            ;
;  output_data[0] ; clk8       ; 24.894 ; 24.840 ; Rise       ; clk8            ;
;  output_data[1] ; clk8       ; 32.216 ; 32.268 ; Rise       ; clk8            ;
;  output_data[2] ; clk8       ; 23.667 ; 23.604 ; Rise       ; clk8            ;
;  output_data[3] ; clk8       ; 27.410 ; 27.385 ; Rise       ; clk8            ;
; output_data[*]  ; clk9       ; 33.054 ; 33.106 ; Rise       ; clk9            ;
;  output_data[0] ; clk9       ; 25.779 ; 25.725 ; Rise       ; clk9            ;
;  output_data[1] ; clk9       ; 33.054 ; 33.106 ; Rise       ; clk9            ;
;  output_data[2] ; clk9       ; 24.505 ; 24.442 ; Rise       ; clk9            ;
;  output_data[3] ; clk9       ; 28.248 ; 28.223 ; Rise       ; clk9            ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; output_data[*]  ; clk0       ; 5.172 ; 5.435 ; Rise       ; clk0            ;
;  output_data[0] ; clk0       ; 5.172 ; 5.435 ; Rise       ; clk0            ;
;  output_data[1] ; clk0       ; 5.632 ; 5.964 ; Rise       ; clk0            ;
;  output_data[2] ; clk0       ; 5.336 ; 5.488 ; Rise       ; clk0            ;
;  output_data[3] ; clk0       ; 5.383 ; 5.519 ; Rise       ; clk0            ;
; output_data[*]  ; clk1       ; 5.152 ; 5.415 ; Rise       ; clk1            ;
;  output_data[0] ; clk1       ; 5.152 ; 5.415 ; Rise       ; clk1            ;
;  output_data[1] ; clk1       ; 5.612 ; 5.944 ; Rise       ; clk1            ;
;  output_data[2] ; clk1       ; 5.316 ; 5.468 ; Rise       ; clk1            ;
;  output_data[3] ; clk1       ; 5.363 ; 5.499 ; Rise       ; clk1            ;
; output_data[*]  ; clk10      ; 5.182 ; 5.445 ; Rise       ; clk10           ;
;  output_data[0] ; clk10      ; 5.182 ; 5.445 ; Rise       ; clk10           ;
;  output_data[1] ; clk10      ; 5.642 ; 5.974 ; Rise       ; clk10           ;
;  output_data[2] ; clk10      ; 5.346 ; 5.498 ; Rise       ; clk10           ;
;  output_data[3] ; clk10      ; 5.393 ; 5.529 ; Rise       ; clk10           ;
; output_data[*]  ; clk11      ; 5.143 ; 5.406 ; Rise       ; clk11           ;
;  output_data[0] ; clk11      ; 5.143 ; 5.406 ; Rise       ; clk11           ;
;  output_data[1] ; clk11      ; 5.603 ; 5.935 ; Rise       ; clk11           ;
;  output_data[2] ; clk11      ; 5.307 ; 5.459 ; Rise       ; clk11           ;
;  output_data[3] ; clk11      ; 5.354 ; 5.490 ; Rise       ; clk11           ;
; output_data[*]  ; clk12      ; 5.142 ; 5.405 ; Rise       ; clk12           ;
;  output_data[0] ; clk12      ; 5.142 ; 5.405 ; Rise       ; clk12           ;
;  output_data[1] ; clk12      ; 5.602 ; 5.934 ; Rise       ; clk12           ;
;  output_data[2] ; clk12      ; 5.306 ; 5.458 ; Rise       ; clk12           ;
;  output_data[3] ; clk12      ; 5.353 ; 5.489 ; Rise       ; clk12           ;
; output_data[*]  ; clk13      ; 5.129 ; 5.392 ; Rise       ; clk13           ;
;  output_data[0] ; clk13      ; 5.129 ; 5.392 ; Rise       ; clk13           ;
;  output_data[1] ; clk13      ; 5.589 ; 5.921 ; Rise       ; clk13           ;
;  output_data[2] ; clk13      ; 5.293 ; 5.445 ; Rise       ; clk13           ;
;  output_data[3] ; clk13      ; 5.340 ; 5.476 ; Rise       ; clk13           ;
; output_data[*]  ; clk14      ; 5.125 ; 5.388 ; Rise       ; clk14           ;
;  output_data[0] ; clk14      ; 5.125 ; 5.388 ; Rise       ; clk14           ;
;  output_data[1] ; clk14      ; 5.585 ; 5.917 ; Rise       ; clk14           ;
;  output_data[2] ; clk14      ; 5.289 ; 5.441 ; Rise       ; clk14           ;
;  output_data[3] ; clk14      ; 5.336 ; 5.472 ; Rise       ; clk14           ;
; output_data[*]  ; clk15      ; 5.119 ; 5.382 ; Rise       ; clk15           ;
;  output_data[0] ; clk15      ; 5.119 ; 5.382 ; Rise       ; clk15           ;
;  output_data[1] ; clk15      ; 5.579 ; 5.911 ; Rise       ; clk15           ;
;  output_data[2] ; clk15      ; 5.283 ; 5.435 ; Rise       ; clk15           ;
;  output_data[3] ; clk15      ; 5.330 ; 5.466 ; Rise       ; clk15           ;
; output_data[*]  ; clk2       ; 5.184 ; 5.447 ; Rise       ; clk2            ;
;  output_data[0] ; clk2       ; 5.184 ; 5.447 ; Rise       ; clk2            ;
;  output_data[1] ; clk2       ; 5.644 ; 5.976 ; Rise       ; clk2            ;
;  output_data[2] ; clk2       ; 5.348 ; 5.500 ; Rise       ; clk2            ;
;  output_data[3] ; clk2       ; 5.395 ; 5.531 ; Rise       ; clk2            ;
; output_data[*]  ; clk3       ; 5.167 ; 5.430 ; Rise       ; clk3            ;
;  output_data[0] ; clk3       ; 5.167 ; 5.430 ; Rise       ; clk3            ;
;  output_data[1] ; clk3       ; 5.627 ; 5.959 ; Rise       ; clk3            ;
;  output_data[2] ; clk3       ; 5.331 ; 5.483 ; Rise       ; clk3            ;
;  output_data[3] ; clk3       ; 5.378 ; 5.514 ; Rise       ; clk3            ;
; output_data[*]  ; clk4       ; 5.167 ; 5.430 ; Rise       ; clk4            ;
;  output_data[0] ; clk4       ; 5.167 ; 5.430 ; Rise       ; clk4            ;
;  output_data[1] ; clk4       ; 5.627 ; 5.959 ; Rise       ; clk4            ;
;  output_data[2] ; clk4       ; 5.331 ; 5.483 ; Rise       ; clk4            ;
;  output_data[3] ; clk4       ; 5.378 ; 5.514 ; Rise       ; clk4            ;
; output_data[*]  ; clk5       ; 5.204 ; 5.467 ; Rise       ; clk5            ;
;  output_data[0] ; clk5       ; 5.204 ; 5.467 ; Rise       ; clk5            ;
;  output_data[1] ; clk5       ; 5.664 ; 5.996 ; Rise       ; clk5            ;
;  output_data[2] ; clk5       ; 5.368 ; 5.520 ; Rise       ; clk5            ;
;  output_data[3] ; clk5       ; 5.415 ; 5.551 ; Rise       ; clk5            ;
; output_data[*]  ; clk6       ; 5.194 ; 5.457 ; Rise       ; clk6            ;
;  output_data[0] ; clk6       ; 5.194 ; 5.457 ; Rise       ; clk6            ;
;  output_data[1] ; clk6       ; 5.654 ; 5.986 ; Rise       ; clk6            ;
;  output_data[2] ; clk6       ; 5.358 ; 5.510 ; Rise       ; clk6            ;
;  output_data[3] ; clk6       ; 5.405 ; 5.541 ; Rise       ; clk6            ;
; output_data[*]  ; clk7       ; 5.201 ; 5.464 ; Rise       ; clk7            ;
;  output_data[0] ; clk7       ; 5.201 ; 5.464 ; Rise       ; clk7            ;
;  output_data[1] ; clk7       ; 5.661 ; 5.993 ; Rise       ; clk7            ;
;  output_data[2] ; clk7       ; 5.365 ; 5.517 ; Rise       ; clk7            ;
;  output_data[3] ; clk7       ; 5.412 ; 5.548 ; Rise       ; clk7            ;
; output_data[*]  ; clk8       ; 5.174 ; 5.437 ; Rise       ; clk8            ;
;  output_data[0] ; clk8       ; 5.174 ; 5.437 ; Rise       ; clk8            ;
;  output_data[1] ; clk8       ; 5.634 ; 5.966 ; Rise       ; clk8            ;
;  output_data[2] ; clk8       ; 5.338 ; 5.490 ; Rise       ; clk8            ;
;  output_data[3] ; clk8       ; 5.385 ; 5.521 ; Rise       ; clk8            ;
; output_data[*]  ; clk9       ; 5.194 ; 5.457 ; Rise       ; clk9            ;
;  output_data[0] ; clk9       ; 5.194 ; 5.457 ; Rise       ; clk9            ;
;  output_data[1] ; clk9       ; 5.654 ; 5.986 ; Rise       ; clk9            ;
;  output_data[2] ; clk9       ; 5.358 ; 5.510 ; Rise       ; clk9            ;
;  output_data[3] ; clk9       ; 5.405 ; 5.541 ; Rise       ; clk9            ;
+-----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Progagation Delay                                                   ;
+----------------+----------------+--------+--------+--------+--------+
; Input Port     ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+----------------+----------------+--------+--------+--------+--------+
; output_enable  ; output_data[0] ; 6.558  ; 6.558  ; 6.854  ; 6.734  ;
; output_enable  ; output_data[1] ; 6.592  ; 6.592  ; 6.870  ; 6.750  ;
; output_enable  ; output_data[2] ; 6.592  ; 6.592  ; 6.870  ; 6.750  ;
; output_enable  ; output_data[3] ; 6.528  ; 6.528  ; 6.824  ; 6.704  ;
; select_line[0] ; output_data[0] ; 9.566  ; 9.552  ; 9.967  ; 9.944  ;
; select_line[0] ; output_data[1] ; 12.175 ; 12.264 ; 12.619 ; 12.708 ;
; select_line[0] ; output_data[2] ; 9.416  ; 9.380  ; 9.814  ; 9.769  ;
; select_line[0] ; output_data[3] ; 10.391 ; 10.375 ; 10.793 ; 10.777 ;
; select_line[1] ; output_data[0] ; 9.931  ; 9.967  ; 10.373 ; 10.314 ;
; select_line[1] ; output_data[1] ; 12.292 ; 12.381 ; 12.751 ; 12.840 ;
; select_line[1] ; output_data[2] ; 9.808  ; 9.784  ; 10.203 ; 10.141 ;
; select_line[1] ; output_data[3] ; 11.264 ; 11.248 ; 11.602 ; 11.563 ;
; select_line[2] ; output_data[0] ; 10.817 ; 10.853 ; 11.204 ; 11.240 ;
; select_line[2] ; output_data[1] ; 10.754 ; 10.843 ; 11.160 ; 11.249 ;
; select_line[2] ; output_data[2] ; 11.506 ; 11.444 ; 11.906 ; 11.844 ;
; select_line[2] ; output_data[3] ; 9.449  ; 9.419  ; 9.868  ; 9.852  ;
; select_line[3] ; output_data[0] ; 10.941 ; 10.977 ; 11.374 ; 11.410 ;
; select_line[3] ; output_data[1] ; 10.941 ; 11.030 ; 11.302 ; 11.405 ;
; select_line[3] ; output_data[2] ; 11.598 ; 11.536 ; 11.991 ; 11.929 ;
; select_line[3] ; output_data[3] ; 9.971  ; 9.955  ; 10.343 ; 10.285 ;
+----------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+----------------+----------------+-------+-------+-------+-------+
; Input Port     ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+----------------+----------------+-------+-------+-------+-------+
; output_enable  ; output_data[0] ; 3.322 ; 3.322 ; 3.949 ; 3.883 ;
; output_enable  ; output_data[1] ; 3.331 ; 3.331 ; 3.959 ; 3.893 ;
; output_enable  ; output_data[2] ; 3.331 ; 3.331 ; 3.959 ; 3.893 ;
; output_enable  ; output_data[3] ; 3.292 ; 3.292 ; 3.919 ; 3.853 ;
; select_line[0] ; output_data[0] ; 4.536 ; 4.692 ; 5.156 ; 5.305 ;
; select_line[0] ; output_data[1] ; 5.691 ; 5.941 ; 6.315 ; 6.565 ;
; select_line[0] ; output_data[2] ; 4.752 ; 4.869 ; 5.371 ; 5.488 ;
; select_line[0] ; output_data[3] ; 4.611 ; 4.759 ; 5.239 ; 5.380 ;
; select_line[1] ; output_data[0] ; 4.916 ; 5.080 ; 5.595 ; 5.759 ;
; select_line[1] ; output_data[1] ; 5.422 ; 5.661 ; 6.044 ; 6.303 ;
; select_line[1] ; output_data[2] ; 4.668 ; 4.795 ; 5.326 ; 5.436 ;
; select_line[1] ; output_data[3] ; 4.914 ; 5.039 ; 5.577 ; 5.725 ;
; select_line[2] ; output_data[0] ; 4.891 ; 5.057 ; 5.516 ; 5.721 ;
; select_line[2] ; output_data[1] ; 5.233 ; 5.460 ; 5.850 ; 6.096 ;
; select_line[2] ; output_data[2] ; 4.711 ; 4.843 ; 5.350 ; 5.475 ;
; select_line[2] ; output_data[3] ; 4.695 ; 4.831 ; 5.310 ; 5.446 ;
; select_line[3] ; output_data[0] ; 5.004 ; 5.183 ; 5.624 ; 5.803 ;
; select_line[3] ; output_data[1] ; 5.550 ; 5.825 ; 6.233 ; 6.429 ;
; select_line[3] ; output_data[2] ; 4.967 ; 5.121 ; 5.608 ; 5.761 ;
; select_line[3] ; output_data[3] ; 4.489 ; 4.624 ; 5.141 ; 5.239 ;
+----------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; select_line[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select_line[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select_line[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select_line[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; output_enable           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in_B                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk6                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in_A                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in_C                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in_D                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk10                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk11                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk14                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk9                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk12                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk4                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk8                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk5                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk7                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk3                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk2                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk13                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk15                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-07 V                    ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-10 s                   ; 7.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-07 V                   ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-10 s                  ; 7.91e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 68    ; 68   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 212   ; 212  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Sep 15 18:33:50 2024
Info: Command: quartus_sta raton -c raton
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'raton.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk5 clk5
    Info (332105): create_clock -period 1.000 -name clk2 clk2
    Info (332105): create_clock -period 1.000 -name clk8 clk8
    Info (332105): create_clock -period 1.000 -name clk9 clk9
    Info (332105): create_clock -period 1.000 -name clk11 clk11
    Info (332105): create_clock -period 1.000 -name clk13 clk13
    Info (332105): create_clock -period 1.000 -name clk12 clk12
    Info (332105): create_clock -period 1.000 -name clk4 clk4
    Info (332105): create_clock -period 1.000 -name clk1 clk1
    Info (332105): create_clock -period 1.000 -name clk0 clk0
    Info (332105): create_clock -period 1.000 -name clk14 clk14
    Info (332105): create_clock -period 1.000 -name clk15 clk15
    Info (332105): create_clock -period 1.000 -name clk7 clk7
    Info (332105): create_clock -period 1.000 -name clk3 clk3
    Info (332105): create_clock -period 1.000 -name clk10 clk10
    Info (332105): create_clock -period 1.000 -name clk6 clk6
Warning (332125): Found combinational loop of 1569 nodes
    Warning (332126): Node "inst25|Add0~0|combout"
    Warning (332126): Node "inst24|min_value~18|datab"
    Warning (332126): Node "inst24|min_value~18|combout"
    Warning (332126): Node "inst24|min_value~19|datac"
    Warning (332126): Node "inst24|min_value~19|combout"
    Warning (332126): Node "inst24|LessThan0~3|dataa"
    Warning (332126): Node "inst24|LessThan0~3|combout"
    Warning (332126): Node "inst24|min_value~18|dataa"
    Warning (332126): Node "inst24|min_value~15|dataa"
    Warning (332126): Node "inst24|min_value~15|combout"
    Warning (332126): Node "inst24|min_value~21|dataa"
    Warning (332126): Node "inst24|min_value~21|combout"
    Warning (332126): Node "inst24|LessThan1~2|datac"
    Warning (332126): Node "inst24|LessThan1~2|combout"
    Warning (332126): Node "inst24|LessThan1~3|datab"
    Warning (332126): Node "inst24|LessThan1~3|combout"
    Warning (332126): Node "inst24|min_value~16|datab"
    Warning (332126): Node "inst24|min_value~16|combout"
    Warning (332126): Node "inst24|min_value~21|datab"
    Warning (332126): Node "inst24|min_value~22|datab"
    Warning (332126): Node "inst24|min_value~22|combout"
    Warning (332126): Node "inst24|LessThan1~4|datac"
    Warning (332126): Node "inst24|LessThan1~4|combout"
    Warning (332126): Node "inst24|LessThan1~2|datab"
    Warning (332126): Node "inst24|LessThan0~4|datac"
    Warning (332126): Node "inst24|LessThan0~4|combout"
    Warning (332126): Node "inst24|LessThan0~2|datac"
    Warning (332126): Node "inst24|LessThan0~2|combout"
    Warning (332126): Node "inst24|LessThan0~3|datab"
    Warning (332126): Node "inst24|min_value~17|datad"
    Warning (332126): Node "inst24|min_value~17|combout"
    Warning (332126): Node "inst24|min_value~19|dataa"
    Warning (332126): Node "inst25|mux_D_out[1]~3|datab"
    Warning (332126): Node "inst25|mux_D_out[1]~3|combout"
    Warning (332126): Node "inst25|min_value[1]~11|dataa"
    Warning (332126): Node "inst25|min_value[1]~11|combout"
    Warning (332126): Node "inst25|min_value[1]|datad"
    Warning (332126): Node "inst25|min_value[1]|combout"
    Warning (332126): Node "inst25|Add0~0|datac"
    Warning (332126): Node "inst25|LessThan2~2|datab"
    Warning (332126): Node "inst25|LessThan2~2|combout"
    Warning (332126): Node "inst25|LessThan2~4|datad"
    Warning (332126): Node "inst25|LessThan2~4|combout"
    Warning (332126): Node "inst25|LessThan2~3|datab"
    Warning (332126): Node "inst25|LessThan2~3|combout"
    Warning (332126): Node "inst25|min_value[0]~7|datad"
    Warning (332126): Node "inst25|min_value[0]~7|combout"
    Warning (332126): Node "inst25|min_value[2]~10|datac"
    Warning (332126): Node "inst25|min_value[2]~10|combout"
    Warning (332126): Node "inst25|min_value[2]|dataa"
    Warning (332126): Node "inst25|min_value[2]|combout"
    Warning (332126): Node "inst25|LessThan2~4|datab"
    Warning (332126): Node "inst25|LessThan0~6|datab"
    Warning (332126): Node "inst25|LessThan0~6|combout"
    Warning (332126): Node "inst25|LessThan0~7|datac"
    Warning (332126): Node "inst25|LessThan0~7|combout"
    Warning (332126): Node "inst25|min_value[0]~7|dataa"
    Warning (332126): Node "inst25|min_value[0]~5|datab"
    Warning (332126): Node "inst25|min_value[0]~5|combout"
    Warning (332126): Node "inst25|min_value[2]|datac"
    Warning (332126): Node "inst25|min_value[1]|datab"
    Warning (332126): Node "inst25|min_value[0]|datac"
    Warning (332126): Node "inst25|min_value[0]|combout"
    Warning (332126): Node "inst25|Add0~0|datab"
    Warning (332126): Node "inst24|LessThan0~4|dataa"
    Warning (332126): Node "inst25|LessThan2~2|datac"
    Warning (332126): Node "inst25|LessThan0~5|datad"
    Warning (332126): Node "inst25|LessThan0~5|combout"
    Warning (332126): Node "inst25|LessThan0~6|dataa"
    Warning (332126): Node "inst26|mux_D_out[1]~3|datad"
    Warning (332126): Node "inst26|mux_D_out[1]~3|combout"
    Warning (332126): Node "inst26|min_value[1]~11|datab"
    Warning (332126): Node "inst26|min_value[1]~11|combout"
    Warning (332126): Node "inst26|min_value[1]|dataa"
    Warning (332126): Node "inst26|min_value[1]|combout"
    Warning (332126): Node "inst26|LessThan1~2|datac"
    Warning (332126): Node "inst26|LessThan1~2|combout"
    Warning (332126): Node "inst26|LessThan1~3|datac"
    Warning (332126): Node "inst26|LessThan1~3|combout"
    Warning (332126): Node "inst26|LessThan1~4|datad"
    Warning (332126): Node "inst26|LessThan1~4|combout"
    Warning (332126): Node "inst26|min_value[0]~7|dataa"
    Warning (332126): Node "inst26|min_value[0]~7|combout"
    Warning (332126): Node "inst26|min_value[1]~11|dataa"
    Warning (332126): Node "inst26|min_value[2]~9|dataa"
    Warning (332126): Node "inst26|min_value[2]~9|combout"
    Warning (332126): Node "inst26|min_value[2]|datac"
    Warning (332126): Node "inst26|min_value[2]|combout"
    Warning (332126): Node "inst26|Add0~0|dataa"
    Warning (332126): Node "inst26|Add0~0|combout"
    Warning (332126): Node "inst22|LessThan1~4|datad"
    Warning (332126): Node "inst22|LessThan1~4|combout"
    Warning (332126): Node "inst22|min_value[2]~5|datab"
    Warning (332126): Node "inst22|min_value[2]~5|combout"
    Warning (332126): Node "inst22|min_value[0]|datab"
    Warning (332126): Node "inst22|min_value[0]|combout"
    Warning (332126): Node "inst22|Add0~0|datac"
    Warning (332126): Node "inst22|Add0~0|combout"
    Warning (332126): Node "inst26|min_value[3]|datad"
    Warning (332126): Node "inst26|min_value[3]|combout"
    Warning (332126): Node "inst26|Add0~0|datab"
    Warning (332126): Node "inst26|LessThan1~4|datac"
    Warning (332126): Node "inst26|LessThan2~4|dataa"
    Warning (332126): Node "inst26|LessThan2~4|combout"
    Warning (332126): Node "inst26|min_value[0]~5|datab"
    Warning (332126): Node "inst26|min_value[0]~5|combout"
    Warning (332126): Node "inst26|min_value[2]|dataa"
    Warning (332126): Node "inst26|min_value[0]|dataa"
    Warning (332126): Node "inst26|min_value[0]|combout"
    Warning (332126): Node "inst26|Add0~0|datac"
    Warning (332126): Node "inst26|LessThan1~2|datad"
    Warning (332126): Node "inst22|mux_C_out[1]~3|datac"
    Warning (332126): Node "inst22|mux_C_out[1]~3|combout"
    Warning (332126): Node "inst22|min_value[1]~11|dataa"
    Warning (332126): Node "inst22|min_value[1]~11|combout"
    Warning (332126): Node "inst22|min_value[1]|datac"
    Warning (332126): Node "inst22|min_value[1]|combout"
    Warning (332126): Node "inst22|Add0~0|dataa"
    Warning (332126): Node "inst22|LessThan0~5|datac"
    Warning (332126): Node "inst22|LessThan0~5|combout"
    Warning (332126): Node "inst22|LessThan0~6|datac"
    Warning (332126): Node "inst22|LessThan0~6|combout"
    Warning (332126): Node "inst22|LessThan0~7|datab"
    Warning (332126): Node "inst22|LessThan0~7|combout"
    Warning (332126): Node "inst22|min_value[2]~7|dataa"
    Warning (332126): Node "inst22|min_value[2]~7|combout"
    Warning (332126): Node "inst22|min_value[0]~8|datab"
    Warning (332126): Node "inst22|min_value[0]~8|combout"
    Warning (332126): Node "inst22|min_value[0]|dataa"
    Warning (332126): Node "inst22|min_value[2]~10|datab"
    Warning (332126): Node "inst22|min_value[2]~10|combout"
    Warning (332126): Node "inst22|min_value[2]|datab"
    Warning (332126): Node "inst22|min_value[2]|combout"
    Warning (332126): Node "inst22|LessThan0~6|datad"
    Warning (332126): Node "inst22|Add0~1|datab"
    Warning (332126): Node "inst22|Add0~1|combout"
    Warning (332126): Node "inst23|min_value[2]~10|dataa"
    Warning (332126): Node "inst23|min_value[2]~10|combout"
    Warning (332126): Node "inst22|mux_B_out[2]~2|datad"
    Warning (332126): Node "inst22|mux_B_out[2]~2|combout"
    Warning (332126): Node "inst22|min_value[2]|dataa"
    Warning (332126): Node "inst23|Add0~2|dataa"
    Warning (332126): Node "inst23|Add0~2|combout"
    Warning (332126): Node "inst19|LessThan2~1|datad"
    Warning (332126): Node "inst19|LessThan2~1|combout"
    Warning (332126): Node "inst19|LessThan2~2|dataa"
    Warning (332126): Node "inst19|LessThan2~2|combout"
    Warning (332126): Node "inst19|min_value[0]~4|datab"
    Warning (332126): Node "inst19|min_value[0]~4|combout"
    Warning (332126): Node "inst23|min_value[0]~6|datac"
    Warning (332126): Node "inst23|min_value[0]~6|combout"
    Warning (332126): Node "inst19|LessThan2~0|datac"
    Warning (332126): Node "inst19|LessThan2~0|combout"
    Warning (332126): Node "inst19|LessThan2~1|datac"
    Warning (332126): Node "inst19|Add0~1|datac"
    Warning (332126): Node "inst19|Add0~1|combout"
    Warning (332126): Node "inst18|LessThan0~2|datab"
    Warning (332126): Node "inst18|LessThan0~2|combout"
    Warning (332126): Node "inst18|LessThan0~3|dataa"
    Warning (332126): Node "inst18|LessThan0~3|combout"
    Warning (332126): Node "inst18|min_value[1]~12|datad"
    Warning (332126): Node "inst18|min_value[1]~12|combout"
    Warning (332126): Node "inst18|min_value[1]~13|datad"
    Warning (332126): Node "inst18|min_value[1]~13|combout"
    Warning (332126): Node "inst18|min_value[0]~16|dataa"
    Warning (332126): Node "inst18|min_value[0]~16|combout"
    Warning (332126): Node "inst22|min_value[0]|datac"
    Warning (332126): Node "inst23|min_value[0]~6|datab"
    Warning (332126): Node "inst18|LessThan0~4|datab"
    Warning (332126): Node "inst18|LessThan0~4|combout"
    Warning (332126): Node "inst18|LessThan0~2|dataa"
    Warning (332126): Node "inst19|LessThan1~0|datac"
    Warning (332126): Node "inst19|LessThan1~0|combout"
    Warning (332126): Node "inst19|LessThan1~1|datad"
    Warning (332126): Node "inst19|LessThan1~1|combout"
    Warning (332126): Node "inst19|LessThan1~2|datac"
    Warning (332126): Node "inst19|LessThan1~2|combout"
    Warning (332126): Node "inst19|min_value[0]~4|datad"
    Warning (332126): Node "inst18|LessThan2~4|datab"
    Warning (332126): Node "inst18|LessThan2~4|combout"
    Warning (332126): Node "inst18|LessThan2~2|dataa"
    Warning (332126): Node "inst18|LessThan2~2|combout"
    Warning (332126): Node "inst18|LessThan2~3|dataa"
    Warning (332126): Node "inst18|LessThan2~3|combout"
    Warning (332126): Node "inst18|min_value[1]~13|datab"
    Warning (332126): Node "inst18|min_value[3]~10|datab"
    Warning (332126): Node "inst18|min_value[3]~10|combout"
    Warning (332126): Node "inst18|min_value[3]~14|datab"
    Warning (332126): Node "inst18|min_value[3]~14|combout"
    Warning (332126): Node "inst18|Add0~1|datac"
    Warning (332126): Node "inst18|Add0~1|combout"
    Warning (332126): Node "inst19|min_value[3]~5|dataa"
    Warning (332126): Node "inst19|min_value[3]~5|combout"
    Warning (332126): Node "inst19|LessThan1~2|datad"
    Warning (332126): Node "inst19|Add0~0|datad"
    Warning (332126): Node "inst19|Add0~0|combout"
    Warning (332126): Node "inst18|LessThan0~3|datab"
    Warning (332126): Node "inst18|min_value[3]~10|dataa"
    Warning (332126): Node "inst23|min_value[3]~7|datad"
    Warning (332126): Node "inst23|min_value[3]~7|combout"
    Warning (332126): Node "inst23|min_value[3]~8|datad"
    Warning (332126): Node "inst23|min_value[3]~8|combout"
    Warning (332126): Node "inst23|Add0~1|datab"
    Warning (332126): Node "inst23|Add0~1|combout"
    Warning (332126): Node "inst19|LessThan2~2|datab"
    Warning (332126): Node "inst22|LessThan0~7|datac"
    Warning (332126): Node "inst22|mux_B_out[3]~1|datac"
    Warning (332126): Node "inst22|mux_B_out[3]~1|combout"
    Warning (332126): Node "inst22|min_value[3]|dataa"
    Warning (332126): Node "inst22|min_value[3]|combout"
    Warning (332126): Node "inst22|Add0~0|datab"
    Warning (332126): Node "inst22|LessThan2~4|datab"
    Warning (332126): Node "inst22|LessThan2~4|combout"
    Warning (332126): Node "inst22|min_value[2]~5|dataa"
    Warning (332126): Node "inst22|min_value[2]~7|datac"
    Warning (332126): Node "inst22|min_value[2]~6|dataa"
    Warning (332126): Node "inst22|min_value[2]~6|combout"
    Warning (332126): Node "inst22|min_value[0]~8|datac"
    Warning (332126): Node "inst22|min_value[2]~10|dataa"
    Warning (332126): Node "inst22|min_value[3]~9|datac"
    Warning (332126): Node "inst22|min_value[3]~9|combout"
    Warning (332126): Node "inst22|min_value[3]|datad"
    Warning (332126): Node "inst22|min_value[1]~11|datac"
    Warning (332126): Node "inst22|LessThan1~4|datab"
    Warning (332126): Node "inst22|LessThan0~7|datad"
    Warning (332126): Node "inst27|min_value[3]~8|datac"
    Warning (332126): Node "inst27|min_value[3]~8|combout"
    Warning (332126): Node "inst27|min_value[3]~9|datac"
    Warning (332126): Node "inst27|min_value[3]~9|combout"
    Warning (332126): Node "inst27|Add0~0|datab"
    Warning (332126): Node "inst27|Add0~0|combout"
    Warning (332126): Node "inst26|mux_B_out[3]~0|dataa"
    Warning (332126): Node "inst26|mux_B_out[3]~0|combout"
    Warning (332126): Node "inst26|min_value[3]|datab"
    Warning (332126): Node "inst26|LessThan0~4|datac"
    Warning (332126): Node "inst26|LessThan0~4|combout"
    Warning (332126): Node "inst26|min_value[0]~5|dataa"
    Warning (332126): Node "inst26|min_value[0]~7|datac"
    Warning (332126): Node "inst31|min_value[3]~4|datad"
    Warning (332126): Node "inst31|min_value[3]~4|combout"
    Warning (332126): Node "inst31|Add0~1|datac"
    Warning (332126): Node "inst31|Add0~1|combout"
    Warning (332126): Node "inst27|LessThan1~2|dataa"
    Warning (332126): Node "inst27|LessThan1~2|combout"
    Warning (332126): Node "inst27|min_value[3]~8|datab"
    Warning (332126): Node "inst27|min_value[1]~12|datad"
    Warning (332126): Node "inst27|min_value[1]~12|combout"
    Warning (332126): Node "inst27|min_value[1]~13|dataa"
    Warning (332126): Node "inst27|min_value[1]~13|combout"
    Warning (332126): Node "inst26|mux_B_out[2]~1|datab"
    Warning (332126): Node "inst26|mux_B_out[2]~1|combout"
    Warning (332126): Node "inst26|min_value[2]|datab"
    Warning (332126): Node "inst26|LessThan0~3|datab"
    Warning (332126): Node "inst26|LessThan0~3|combout"
    Warning (332126): Node "inst26|LessThan0~4|datad"
    Warning (332126): Node "inst26|mux_B_out[1]~3|datab"
    Warning (332126): Node "inst26|mux_B_out[1]~3|combout"
    Warning (332126): Node "inst26|min_value[1]|datab"
    Warning (332126): Node "inst26|LessThan0~2|dataa"
    Warning (332126): Node "inst26|LessThan0~2|combout"
    Warning (332126): Node "inst26|LessThan0~3|datac"
    Warning (332126): Node "inst27|LessThan1~0|dataa"
    Warning (332126): Node "inst27|LessThan1~0|combout"
    Warning (332126): Node "inst27|LessThan1~1|dataa"
    Warning (332126): Node "inst27|LessThan1~1|combout"
    Warning (332126): Node "inst27|LessThan1~2|datab"
    Warning (332126): Node "inst27|LessThan2~2|datac"
    Warning (332126): Node "inst27|LessThan2~2|combout"
    Warning (332126): Node "inst27|LessThan2~3|datab"
    Warning (332126): Node "inst27|LessThan2~3|combout"
    Warning (332126): Node "inst27|LessThan2~4|dataa"
    Warning (332126): Node "inst27|LessThan2~4|combout"
    Warning (332126): Node "inst27|min_value[0]~7|dataa"
    Warning (332126): Node "inst27|min_value[0]~7|combout"
    Warning (332126): Node "inst23|min_value[0]~12|datac"
    Warning (332126): Node "inst23|min_value[0]~12|combout"
    Warning (332126): Node "inst23|min_value[0]~13|datac"
    Warning (332126): Node "inst23|min_value[0]~13|combout"
    Warning (332126): Node "inst22|mux_B_out[1]~3|datac"
    Warning (332126): Node "inst22|mux_B_out[1]~3|combout"
    Warning (332126): Node "inst22|LessThan0~5|datad"
    Warning (332126): Node "inst22|min_value[1]|datab"
    Warning (332126): Node "inst23|Add0~3|datab"
    Warning (332126): Node "inst23|Add0~3|combout"
    Warning (332126): Node "inst19|LessThan2~0|datab"
    Warning (332126): Node "inst19|min_value[1]~7|datab"
    Warning (332126): Node "inst19|min_value[1]~7|combout"
    Warning (332126): Node "inst19|LessThan2~0|datad"
    Warning (332126): Node "inst18|LessThan0~4|datad"
    Warning (332126): Node "inst19|LessThan1~0|datab"
    Warning (332126): Node "inst19|Add0~0|datab"
    Warning (332126): Node "inst19|Add0~2|datab"
    Warning (332126): Node "inst19|Add0~2|combout"
    Warning (332126): Node "inst23|min_value[1]~11|datab"
    Warning (332126): Node "inst23|min_value[1]~11|combout"
    Warning (332126): Node "inst23|Add0~0|datab"
    Warning (332126): Node "inst23|Add0~0|combout"
    Warning (332126): Node "inst23|Add0~1|dataa"
    Warning (332126): Node "inst22|mux_B_out[2]~2|dataa"
    Warning (332126): Node "inst23|Add0~2|datac"
    Warning (332126): Node "inst23|min_value[1]~14|datad"
    Warning (332126): Node "inst23|min_value[1]~14|combout"
    Warning (332126): Node "inst22|mux_B_out[1]~3|datab"
    Warning (332126): Node "inst23|LessThan2~4|datab"
    Warning (332126): Node "inst23|LessThan2~4|combout"
    Warning (332126): Node "inst23|LessThan2~2|datad"
    Warning (332126): Node "inst23|LessThan2~2|combout"
    Warning (332126): Node "inst23|LessThan2~3|dataa"
    Warning (332126): Node "inst23|LessThan2~3|combout"
    Warning (332126): Node "inst23|min_value[0]~15|datab"
    Warning (332126): Node "inst23|min_value[0]~15|combout"
    Warning (332126): Node "inst23|min_value[0]~6|dataa"
    Warning (332126): Node "inst19|LessThan2~0|dataa"
    Warning (332126): Node "inst27|min_value[0]~6|dataa"
    Warning (332126): Node "inst27|min_value[0]~6|combout"
    Warning (332126): Node "inst27|min_value[0]~7|datad"
    Warning (332126): Node "inst23|LessThan2~4|dataa"
    Warning (332126): Node "inst23|LessThan1~4|datac"
    Warning (332126): Node "inst23|LessThan1~4|combout"
    Warning (332126): Node "inst23|LessThan1~2|datad"
    Warning (332126): Node "inst23|LessThan1~2|combout"
    Warning (332126): Node "inst23|LessThan1~3|datad"
    Warning (332126): Node "inst23|LessThan1~3|combout"
    Warning (332126): Node "inst23|min_value[0]~12|dataa"
    Warning (332126): Node "inst23|min_value[2]~9|dataa"
    Warning (332126): Node "inst23|min_value[2]~9|combout"
    Warning (332126): Node "inst23|min_value[2]~16|datad"
    Warning (332126): Node "inst23|min_value[2]~16|combout"
    Warning (332126): Node "inst23|LessThan2~2|datab"
    Warning (332126): Node "inst23|LessThan1~2|datab"
    Warning (332126): Node "inst23|min_value[2]~10|datad"
    Warning (332126): Node "inst23|min_value[1]~4|dataa"
    Warning (332126): Node "inst23|min_value[1]~4|combout"
    Warning (332126): Node "inst23|min_value[1]~5|datad"
    Warning (332126): Node "inst23|min_value[1]~5|combout"
    Warning (332126): Node "inst23|min_value[0]~15|dataa"
    Warning (332126): Node "inst23|Add0~1|datac"
    Warning (332126): Node "inst22|mux_B_out[2]~2|datab"
    Warning (332126): Node "inst22|mux_B_out[1]~3|datad"
    Warning (332126): Node "inst23|Add0~3|dataa"
    Warning (332126): Node "inst23|min_value[1]~14|datac"
    Warning (332126): Node "inst23|min_value[3]~8|dataa"
    Warning (332126): Node "inst23|Add0~2|datad"
    Warning (332126): Node "inst23|min_value[2]~16|datac"
    Warning (332126): Node "inst23|min_value[3]~7|datac"
    Warning (332126): Node "inst23|min_value[1]~11|datac"
    Warning (332126): Node "inst22|mux_B_out[0]~0|datad"
    Warning (332126): Node "inst22|mux_B_out[0]~0|combout"
    Warning (332126): Node "inst22|LessThan0~5|datab"
    Warning (332126): Node "inst22|min_value[0]|datad"
    Warning (332126): Node "inst23|min_value[0]~12|datab"
    Warning (332126): Node "inst23|min_value[2]~10|datab"
    Warning (332126): Node "inst23|min_value[2]~9|datab"
    Warning (332126): Node "inst23|min_value[1]~14|datab"
    Warning (332126): Node "inst23|min_value[1]~11|dataa"
    Warning (332126): Node "inst23|min_value[2]~16|datab"
    Warning (332126): Node "inst23|min_value[1]~5|datab"
    Warning (332126): Node "inst23|min_value[3]~8|datab"
    Warning (332126): Node "inst23|min_value[3]~7|datab"
    Warning (332126): Node "inst23|Add0~0|datac"
    Warning (332126): Node "inst23|min_value[0]~13|datab"
    Warning (332126): Node "inst23|min_value[1]~4|datab"
    Warning (332126): Node "inst23|LessThan1~4|dataa"
    Warning (332126): Node "inst23|Add0~3|datac"
    Warning (332126): Node "inst18|min_value[1]~5|datab"
    Warning (332126): Node "inst18|min_value[1]~5|combout"
    Warning (332126): Node "inst18|Add0~0|datac"
    Warning (332126): Node "inst18|Add0~0|combout"
    Warning (332126): Node "inst18|Add0~2|dataa"
    Warning (332126): Node "inst18|Add0~2|combout"
    Warning (332126): Node "inst22|min_value[2]|datac"
    Warning (332126): Node "inst19|LessThan1~1|dataa"
    Warning (332126): Node "inst19|min_value[2]~6|datac"
    Warning (332126): Node "inst19|min_value[2]~6|combout"
    Warning (332126): Node "inst19|LessThan2~1|datab"
    Warning (332126): Node "inst19|Add0~1|datab"
    Warning (332126): Node "inst19|LessThan1~1|datab"
    Warning (332126): Node "inst19|Add0~0|dataa"
    Warning (332126): Node "inst17|min_value[2]~11|datac"
    Warning (332126): Node "inst17|min_value[2]~11|combout"
    Warning (332126): Node "inst17|min_value[2]~12|datad"
    Warning (332126): Node "inst17|min_value[2]~12|combout"
    Warning (332126): Node "inst17|LessThan2~1|datab"
    Warning (332126): Node "inst17|LessThan2~1|combout"
    Warning (332126): Node "inst17|LessThan2~2|datad"
    Warning (332126): Node "inst17|LessThan2~2|combout"
    Warning (332126): Node "inst17|min_value[1]~14|datab"
    Warning (332126): Node "inst17|min_value[1]~14|combout"
    Warning (332126): Node "inst17|LessThan2~0|datad"
    Warning (332126): Node "inst17|LessThan2~0|combout"
    Warning (332126): Node "inst17|LessThan2~1|dataa"
    Warning (332126): Node "inst|LessThan0~4|dataa"
    Warning (332126): Node "inst|LessThan0~4|combout"
    Warning (332126): Node "inst|LessThan0~2|datac"
    Warning (332126): Node "inst|LessThan0~2|combout"
    Warning (332126): Node "inst|LessThan0~3|datab"
    Warning (332126): Node "inst|LessThan0~3|combout"
    Warning (332126): Node "inst|min_value~6|datab"
    Warning (332126): Node "inst|min_value~6|combout"
    Warning (332126): Node "inst|Add0~2|datac"
    Warning (332126): Node "inst|Add0~2|combout"
    Warning (332126): Node "inst20|min_value~10|dataa"
    Warning (332126): Node "inst20|min_value~10|combout"
    Warning (332126): Node "inst20|min_value~11|datad"
    Warning (332126): Node "inst20|min_value~11|combout"
    Warning (332126): Node "inst20|LessThan1~1|datab"
    Warning (332126): Node "inst20|LessThan1~1|combout"
    Warning (332126): Node "inst20|LessThan1~2|datac"
    Warning (332126): Node "inst20|LessThan1~2|combout"
    Warning (332126): Node "inst20|min_value~6|datab"
    Warning (332126): Node "inst20|min_value~6|combout"
    Warning (332126): Node "inst20|min_value~7|dataa"
    Warning (332126): Node "inst20|min_value~7|combout"
    Warning (332126): Node "inst20|LessThan1~0|datac"
    Warning (332126): Node "inst20|LessThan1~0|combout"
    Warning (332126): Node "inst20|LessThan1~1|datad"
    Warning (332126): Node "inst|min_value~5|datad"
    Warning (332126): Node "inst|min_value~5|combout"
    Warning (332126): Node "inst|Add0~0|dataa"
    Warning (332126): Node "inst|Add0~0|combout"
    Warning (332126): Node "inst|Add0~1|datad"
    Warning (332126): Node "inst|Add0~1|combout"
    Warning (332126): Node "inst17|LessThan2~2|datab"
    Warning (332126): Node "inst17|min_value[3]~10|datad"
    Warning (332126): Node "inst17|min_value[3]~10|combout"
    Warning (332126): Node "inst17|LessThan2~2|datac"
    Warning (332126): Node "inst17|LessThan1~4|datab"
    Warning (332126): Node "inst17|LessThan1~4|combout"
    Warning (332126): Node "inst17|min_value[1]~13|datab"
    Warning (332126): Node "inst17|min_value[1]~13|combout"
    Warning (332126): Node "inst17|min_value[1]~14|datad"
    Warning (332126): Node "inst17|min_value[0]~6|datad"
    Warning (332126): Node "inst17|min_value[0]~6|combout"
    Warning (332126): Node "inst17|min_value[0]~7|datad"
    Warning (332126): Node "inst17|min_value[0]~7|combout"
    Warning (332126): Node "inst17|min_value[1]~14|datac"
    Warning (332126): Node "inst17|min_value[2]~12|dataa"
    Warning (332126): Node "inst17|min_value[0]~8|dataa"
    Warning (332126): Node "inst17|min_value[0]~8|combout"
    Warning (332126): Node "inst21|min_value[0]|datac"
    Warning (332126): Node "inst21|min_value[0]|combout"
    Warning (332126): Node "inst22|mux_D_out[0]~0|datad"
    Warning (332126): Node "inst22|mux_D_out[0]~0|combout"
    Warning (332126): Node "inst22|min_value[0]~8|datad"
    Warning (332126): Node "inst22|LessThan2~2|datad"
    Warning (332126): Node "inst22|LessThan2~2|combout"
    Warning (332126): Node "inst22|LessThan2~3|datab"
    Warning (332126): Node "inst22|LessThan2~3|combout"
    Warning (332126): Node "inst22|LessThan2~4|datac"
    Warning (332126): Node "inst22|mux_D_out[2]~2|datad"
    Warning (332126): Node "inst22|mux_D_out[2]~2|combout"
    Warning (332126): Node "inst22|min_value[2]~10|datad"
    Warning (332126): Node "inst22|LessThan2~3|datad"
    Warning (332126): Node "inst20|min_value~6|dataa"
    Warning (332126): Node "inst17|LessThan1~1|datad"
    Warning (332126): Node "inst17|LessThan1~1|combout"
    Warning (332126): Node "inst17|LessThan1~2|dataa"
    Warning (332126): Node "inst17|LessThan1~2|combout"
    Warning (332126): Node "inst17|LessThan1~3|datac"
    Warning (332126): Node "inst17|LessThan1~3|combout"
    Warning (332126): Node "inst17|LessThan1~4|datad"
    Warning (332126): Node "inst21|LessThan1~2|dataa"
    Warning (332126): Node "inst21|LessThan1~2|combout"
    Warning (332126): Node "inst21|LessThan1~3|datad"
    Warning (332126): Node "inst21|LessThan1~3|combout"
    Warning (332126): Node "inst21|LessThan1~4|dataa"
    Warning (332126): Node "inst21|LessThan1~4|combout"
    Warning (332126): Node "inst21|min_value[3]~6|datad"
    Warning (332126): Node "inst21|min_value[3]~6|combout"
    Warning (332126): Node "inst21|min_value[0]~10|datad"
    Warning (332126): Node "inst21|min_value[0]~10|combout"
    Warning (332126): Node "inst21|min_value[0]|dataa"
    Warning (332126): Node "inst21|min_value[1]~11|datab"
    Warning (332126): Node "inst21|min_value[1]~11|combout"
    Warning (332126): Node "inst21|min_value[1]|dataa"
    Warning (332126): Node "inst21|min_value[1]|combout"
    Warning (332126): Node "inst21|Add0~1|datac"
    Warning (332126): Node "inst21|Add0~1|combout"
    Warning (332126): Node "inst17|min_value[2]~11|dataa"
    Warning (332126): Node "inst17|LessThan1~3|dataa"
    Warning (332126): Node "inst20|LessThan0~5|datac"
    Warning (332126): Node "inst20|LessThan0~5|combout"
    Warning (332126): Node "inst20|LessThan0~6|datad"
    Warning (332126): Node "inst20|LessThan0~6|combout"
    Warning (332126): Node "inst20|min_value~6|datac"
    Warning (332126): Node "inst20|min_value~8|datac"
    Warning (332126): Node "inst20|min_value~8|combout"
    Warning (332126): Node "inst20|min_value~9|dataa"
    Warning (332126): Node "inst20|min_value~9|combout"
    Warning (332126): Node "inst20|Add0~0|dataa"
    Warning (332126): Node "inst20|Add0~0|combout"
    Warning (332126): Node "inst|min_value~8|dataa"
    Warning (332126): Node "inst|min_value~8|combout"
    Warning (332126): Node "inst|LessThan0~4|datab"
    Warning (332126): Node "inst|LessThan1~4|dataa"
    Warning (332126): Node "inst|LessThan1~4|combout"
    Warning (332126): Node "inst|LessThan1~2|dataa"
    Warning (332126): Node "inst|LessThan1~2|combout"
    Warning (332126): Node "inst|LessThan1~3|datab"
    Warning (332126): Node "inst|LessThan1~3|combout"
    Warning (332126): Node "inst|Add0~0|datab"
    Warning (332126): Node "inst|min_value~5|datab"
    Warning (332126): Node "inst|min_value~8|datab"
    Warning (332126): Node "inst|min_value~10|datab"
    Warning (332126): Node "inst|min_value~10|combout"
    Warning (332126): Node "inst|LessThan0~2|datab"
    Warning (332126): Node "inst|LessThan1~2|datac"
    Warning (332126): Node "inst|min_value~7|datab"
    Warning (332126): Node "inst|min_value~7|combout"
    Warning (332126): Node "inst|LessThan0~3|dataa"
    Warning (332126): Node "inst|LessThan1~3|dataa"
    Warning (332126): Node "inst|Add0~1|dataa"
    Warning (332126): Node "inst|min_value~4|datab"
    Warning (332126): Node "inst|min_value~4|combout"
    Warning (332126): Node "inst|Add0~2|datab"
    Warning (332126): Node "inst|Add0~1|datab"
    Warning (332126): Node "inst|min_value~9|datab"
    Warning (332126): Node "inst|min_value~9|combout"
    Warning (332126): Node "inst17|LessThan2~0|datac"
    Warning (332126): Node "inst20|min_value~6|datad"
    Warning (332126): Node "inst|LessThan0~4|datad"
    Warning (332126): Node "inst|LessThan1~4|datab"
    Warning (332126): Node "inst17|min_value[0]~8|datac"
    Warning (332126): Node "inst|min_value~6|datad"
    Warning (332126): Node "inst|Add0~3|datad"
    Warning (332126): Node "inst|Add0~3|combout"
    Warning (332126): Node "inst17|min_value[1]~14|dataa"
    Warning (332126): Node "inst17|LessThan2~0|dataa"
    Warning (332126): Node "inst20|min_value~8|datad"
    Warning (332126): Node "inst24|min_value~12|datab"
    Warning (332126): Node "inst24|min_value~12|combout"
    Warning (332126): Node "inst24|min_value~13|dataa"
    Warning (332126): Node "inst24|min_value~13|combout"
    Warning (332126): Node "inst24|min_value~22|dataa"
    Warning (332126): Node "inst25|mux_D_out[1]~3|dataa"
    Warning (332126): Node "inst24|Add0~0|dataa"
    Warning (332126): Node "inst24|Add0~0|combout"
    Warning (332126): Node "inst24|Add0~1|datab"
    Warning (332126): Node "inst24|Add0~1|combout"
    Warning (332126): Node "inst20|min_value~13|datad"
    Warning (332126): Node "inst20|min_value~13|combout"
    Warning (332126): Node "inst20|LessThan1~2|datab"
    Warning (332126): Node "inst20|LessThan0~6|datab"
    Warning (332126): Node "inst20|Add0~2|datad"
    Warning (332126): Node "inst20|Add0~2|combout"
    Warning (332126): Node "inst24|min_value~18|datac"
    Warning (332126): Node "inst|min_value~7|datad"
    Warning (332126): Node "inst21|mux_D_out[3]~0|dataa"
    Warning (332126): Node "inst21|mux_D_out[3]~0|combout"
    Warning (332126): Node "inst21|min_value[3]~8|dataa"
    Warning (332126): Node "inst21|min_value[3]~8|combout"
    Warning (332126): Node "inst21|min_value[3]|datad"
    Warning (332126): Node "inst21|min_value[3]|combout"
    Warning (332126): Node "inst21|Add0~0|dataa"
    Warning (332126): Node "inst21|Add0~0|combout"
    Warning (332126): Node "inst22|mux_D_out[3]~1|datad"
    Warning (332126): Node "inst22|mux_D_out[3]~1|combout"
    Warning (332126): Node "inst22|min_value[3]~9|dataa"
    Warning (332126): Node "inst22|LessThan2~4|dataa"
    Warning (332126): Node "inst25|min_value[3]|datab"
    Warning (332126): Node "inst25|min_value[3]|combout"
    Warning (332126): Node "inst25|Add0~0|dataa"
    Warning (332126): Node "inst25|LessThan1~4|datad"
    Warning (332126): Node "inst25|LessThan1~4|combout"
    Warning (332126): Node "inst25|min_value[0]~6|datac"
    Warning (332126): Node "inst25|min_value[0]~6|combout"
    Warning (332126): Node "inst25|min_value[2]~10|datab"
    Warning (332126): Node "inst25|min_value[3]~9|datab"
    Warning (332126): Node "inst25|min_value[3]~9|combout"
    Warning (332126): Node "inst25|min_value[3]|dataa"
    Warning (332126): Node "inst25|min_value[0]~8|datab"
    Warning (332126): Node "inst25|min_value[0]~8|combout"
    Warning (332126): Node "inst25|min_value[0]|datab"
    Warning (332126): Node "inst25|min_value[1]~11|datad"
    Warning (332126): Node "inst25|min_value[0]~5|dataa"
    Warning (332126): Node "inst25|min_value[0]~7|datac"
    Warning (332126): Node "inst25|LessThan0~7|datad"
    Warning (332126): Node "inst25|LessThan2~3|datad"
    Warning (332126): Node "inst20|LessThan0~6|dataa"
    Warning (332126): Node "inst20|min_value~12|dataa"
    Warning (332126): Node "inst20|min_value~12|combout"
    Warning (332126): Node "inst20|min_value~13|dataa"
    Warning (332126): Node "inst17|LessThan1~4|dataa"
    Warning (332126): Node "inst17|min_value[3]~9|datad"
    Warning (332126): Node "inst17|min_value[3]~9|combout"
    Warning (332126): Node "inst17|min_value[3]~10|datac"
    Warning (332126): Node "inst21|LessThan2~4|datad"
    Warning (332126): Node "inst21|LessThan2~4|combout"
    Warning (332126): Node "inst21|min_value[3]~5|dataa"
    Warning (332126): Node "inst21|min_value[3]~5|combout"
    Warning (332126): Node "inst21|min_value[0]|datab"
    Warning (332126): Node "inst21|min_value[1]|datab"
    Warning (332126): Node "inst21|min_value[3]|datab"
    Warning (332126): Node "inst21|min_value[2]|datad"
    Warning (332126): Node "inst21|min_value[2]|combout"
    Warning (332126): Node "inst21|Add0~1|datab"
    Warning (332126): Node "inst22|mux_D_out[2]~2|datac"
    Warning (332126): Node "inst21|LessThan1~3|datac"
    Warning (332126): Node "inst21|LessThan2~3|datac"
    Warning (332126): Node "inst21|LessThan2~3|combout"
    Warning (332126): Node "inst21|LessThan2~4|datab"
    Warning (332126): Node "inst21|LessThan0~3|datad"
    Warning (332126): Node "inst21|LessThan0~3|combout"
    Warning (332126): Node "inst21|LessThan0~4|datac"
    Warning (332126): Node "inst21|LessThan0~4|combout"
    Warning (332126): Node "inst21|min_value[3]~5|datab"
    Warning (332126): Node "inst21|min_value[3]~7|datad"
    Warning (332126): Node "inst21|min_value[3]~7|combout"
    Warning (332126): Node "inst21|min_value[0]~10|datab"
    Warning (332126): Node "inst21|min_value[1]~11|datac"
    Warning (332126): Node "inst21|min_value[2]~9|datab"
    Warning (332126): Node "inst21|min_value[2]~9|combout"
    Warning (332126): Node "inst21|min_value[2]|datac"
    Warning (332126): Node "inst21|min_value[3]~8|datac"
    Warning (332126): Node "inst21|Add0~0|datac"
    Warning (332126): Node "inst21|min_value[3]~6|datac"
    Warning (332126): Node "inst21|min_value[3]~7|datac"
    Warning (332126): Node "inst21|LessThan0~4|datab"
    Warning (332126): Node "inst21|LessThan1~4|datad"
    Warning (332126): Node "inst21|LessThan2~4|datac"
    Warning (332126): Node "inst|LessThan1~3|datad"
    Warning (332126): Node "inst28|min_value~7|datad"
    Warning (332126): Node "inst28|min_value~7|combout"
    Warning (332126): Node "inst28|Add0~2|datac"
    Warning (332126): Node "inst28|Add0~2|combout"
    Warning (332126): Node "inst24|min_value~19|datab"
    Warning (332126): Node "inst29|LessThan2~3|datab"
    Warning (332126): Node "inst29|LessThan2~3|combout"
    Warning (332126): Node "inst29|min_value[1]~19|datab"
    Warning (332126): Node "inst29|min_value[1]~19|combout"
    Warning (332126): Node "inst29|LessThan2~4|datab"
    Warning (332126): Node "inst29|LessThan2~4|combout"
    Warning (332126): Node "inst29|LessThan2~2|datac"
    Warning (332126): Node "inst29|LessThan2~2|combout"
    Warning (332126): Node "inst29|LessThan2~3|datad"
    Warning (332126): Node "inst29|LessThan0~4|datad"
    Warning (332126): Node "inst29|LessThan0~4|combout"
    Warning (332126): Node "inst29|LessThan0~2|datac"
    Warning (332126): Node "inst29|LessThan0~2|combout"
    Warning (332126): Node "inst29|LessThan0~3|datad"
    Warning (332126): Node "inst29|LessThan0~3|combout"
    Warning (332126): Node "inst29|min_value[1]~12|datad"
    Warning (332126): Node "inst29|min_value[1]~12|combout"
    Warning (332126): Node "inst29|min_value[1]~13|dataa"
    Warning (332126): Node "inst29|min_value[1]~13|combout"
    Warning (332126): Node "inst25|mux_C_out[1]~3|dataa"
    Warning (332126): Node "inst25|mux_C_out[1]~3|combout"
    Warning (332126): Node "inst25|min_value[1]~11|datab"
    Warning (332126): Node "inst25|LessThan1~2|datad"
    Warning (332126): Node "inst25|LessThan1~2|combout"
    Warning (332126): Node "inst25|LessThan1~3|datac"
    Warning (332126): Node "inst25|LessThan1~3|combout"
    Warning (332126): Node "inst25|LessThan1~4|dataa"
    Warning (332126): Node "inst29|Add0~3|dataa"
    Warning (332126): Node "inst29|Add0~3|combout"
    Warning (332126): Node "inst30|LessThan2~0|dataa"
    Warning (332126): Node "inst30|LessThan2~0|combout"
    Warning (332126): Node "inst30|LessThan2~1|dataa"
    Warning (332126): Node "inst30|LessThan2~1|combout"
    Warning (332126): Node "inst30|LessThan2~2|dataa"
    Warning (332126): Node "inst30|LessThan2~2|combout"
    Warning (332126): Node "inst30|min_value[0]~7|dataa"
    Warning (332126): Node "inst30|min_value[0]~7|combout"
    Warning (332126): Node "inst26|mux_C_out[1]~3|dataa"
    Warning (332126): Node "inst26|mux_C_out[1]~3|combout"
    Warning (332126): Node "inst26|min_value[1]~11|datac"
    Warning (332126): Node "inst26|LessThan1~2|datab"
    Warning (332126): Node "inst26|mux_C_out[2]~1|dataa"
    Warning (332126): Node "inst26|mux_C_out[2]~1|combout"
    Warning (332126): Node "inst26|LessThan1~3|datab"
    Warning (332126): Node "inst26|min_value[2]~9|datac"
    Warning (332126): Node "inst26|mux_C_out[0]~2|dataa"
    Warning (332126): Node "inst26|mux_C_out[0]~2|combout"
    Warning (332126): Node "inst26|LessThan1~2|dataa"
    Warning (332126): Node "inst26|min_value[0]~10|dataa"
    Warning (332126): Node "inst26|min_value[0]~10|combout"
    Warning (332126): Node "inst26|min_value[0]|datac"
    Warning (332126): Node "inst29|LessThan0~4|dataa"
    Warning (332126): Node "inst30|Add0~2|dataa"
    Warning (332126): Node "inst30|Add0~2|combout"
    Warning (332126): Node "inst29|LessThan0~2|datab"
    Warning (332126): Node "inst31|min_value[2]~5|datac"
    Warning (332126): Node "inst31|min_value[2]~5|combout"
    Warning (332126): Node "inst31|Add0~2|dataa"
    Warning (332126): Node "inst31|Add0~2|combout"
    Warning (332126): Node "inst27|LessThan1~1|datab"
    Warning (332126): Node "inst30|LessThan0~4|dataa"
    Warning (332126): Node "inst30|LessThan0~4|combout"
    Warning (332126): Node "inst30|LessThan0~5|datab"
    Warning (332126): Node "inst30|LessThan0~5|combout"
    Warning (332126): Node "inst30|min_value[0]~6|datad"
    Warning (332126): Node "inst30|min_value[0]~6|combout"
    Warning (332126): Node "inst30|min_value[0]~7|datac"
    Warning (332126): Node "inst30|min_value[1]~12|datab"
    Warning (332126): Node "inst30|min_value[1]~12|combout"
    Warning (332126): Node "inst30|min_value[1]~13|dataa"
    Warning (332126): Node "inst30|min_value[1]~13|combout"
    Warning (332126): Node "inst26|mux_C_out[1]~3|datac"
    Warning (332126): Node "inst26|mux_C_out[2]~1|datac"
    Warning (332126): Node "inst29|LessThan0~4|datab"
    Warning (332126): Node "inst30|LessThan2~0|datac"
    Warning (332126): Node "inst30|Add0~0|datac"
    Warning (332126): Node "inst30|Add0~0|combout"
    Warning (332126): Node "inst26|LessThan1~4|dataa"
    Warning (332126): Node "inst26|mux_C_out[3]~0|datad"
    Warning (332126): Node "inst26|mux_C_out[3]~0|combout"
    Warning (332126): Node "inst26|min_value[3]~8|datab"
    Warning (332126): Node "inst26|min_value[3]~8|combout"
    Warning (332126): Node "inst26|min_value[3]|datac"
    Warning (332126): Node "inst29|LessThan0~3|dataa"
    Warning (332126): Node "inst29|min_value[3]~10|dataa"
    Warning (332126): Node "inst29|min_value[3]~10|combout"
    Warning (332126): Node "inst29|min_value[3]~11|datac"
    Warning (332126): Node "inst29|min_value[3]~11|combout"
    Warning (332126): Node "inst29|LessThan2~3|datac"
    Warning (332126): Node "inst29|LessThan0~3|datab"
    Warning (332126): Node "inst29|Add0~1|datab"
    Warning (332126): Node "inst29|Add0~1|combout"
    Warning (332126): Node "inst25|mux_C_out[3]~1|datab"
    Warning (332126): Node "inst25|mux_C_out[3]~1|combout"
    Warning (332126): Node "inst25|min_value[3]~9|datad"
    Warning (332126): Node "inst30|LessThan2~2|datac"
    Warning (332126): Node "inst30|min_value[3]~9|datac"
    Warning (332126): Node "inst30|min_value[3]~9|combout"
    Warning (332126): Node "inst30|Add0~0|datad"
    Warning (332126): Node "inst30|LessThan0~5|datad"
    Warning (332126): Node "inst30|LessThan2~2|datad"
    Warning (332126): Node "inst28|min_value~7|datab"
    Warning (332126): Node "inst28|LessThan0~5|datad"
    Warning (332126): Node "inst28|LessThan0~5|combout"
    Warning (332126): Node "inst28|min_value~4|dataa"
    Warning (332126): Node "inst28|min_value~4|combout"
    Warning (332126): Node "inst24|LessThan1~4|datad"
    Warning (332126): Node "inst29|min_value[0]~17|dataa"
    Warning (332126): Node "inst29|min_value[0]~17|combout"
    Warning (332126): Node "inst28|min_value~4|datab"
    Warning (332126): Node "inst29|LessThan2~4|datac"
    Warning (332126): Node "inst29|LessThan0~4|datac"
    Warning (332126): Node "inst25|mux_C_out[0]~0|datad"
    Warning (332126): Node "inst25|mux_C_out[0]~0|combout"
    Warning (332126): Node "inst25|min_value[0]~8|dataa"
    Warning (332126): Node "inst25|LessThan1~2|dataa"
    Warning (332126): Node "inst25|mux_C_out[1]~3|datad"
    Warning (332126): Node "inst30|LessThan2~0|datad"
    Warning (332126): Node "inst28|LessThan0~3|datab"
    Warning (332126): Node "inst28|LessThan0~3|combout"
    Warning (332126): Node "inst28|LessThan0~4|datac"
    Warning (332126): Node "inst28|LessThan0~4|combout"
    Warning (332126): Node "inst28|LessThan0~5|datab"
    Warning (332126): Node "inst29|Add0~3|datad"
    Warning (332126): Node "inst30|min_value[0]~7|datad"
    Warning (332126): Node "inst29|LessThan2~4|dataa"
    Warning (332126): Node "inst28|LessThan0~3|dataa"
    Warning (332126): Node "inst24|min_value~10|datad"
    Warning (332126): Node "inst24|min_value~10|combout"
    Warning (332126): Node "inst24|min_value~11|datab"
    Warning (332126): Node "inst24|min_value~11|combout"
    Warning (332126): Node "inst24|min_value~20|dataa"
    Warning (332126): Node "inst24|min_value~20|combout"
    Warning (332126): Node "inst20|min_value~7|datab"
    Warning (332126): Node "inst20|LessThan1~0|datad"
    Warning (332126): Node "inst24|LessThan1~4|datab"
    Warning (332126): Node "inst24|LessThan0~4|datab"
    Warning (332126): Node "inst25|mux_D_out[0]~0|datad"
    Warning (332126): Node "inst25|mux_D_out[0]~0|combout"
    Warning (332126): Node "inst25|LessThan2~2|datad"
    Warning (332126): Node "inst25|min_value[0]~8|datad"
    Warning (332126): Node "inst28|min_value~4|datad"
    Warning (332126): Node "inst25|mux_D_out[1]~3|datad"
    Warning (332126): Node "inst24|Add0~0|datad"
    Warning (332126): Node "inst24|Add0~2|datad"
    Warning (332126): Node "inst24|Add0~2|combout"
    Warning (332126): Node "inst25|mux_D_out[2]~2|datac"
    Warning (332126): Node "inst25|mux_D_out[2]~2|combout"
    Warning (332126): Node "inst25|min_value[2]~10|datad"
    Warning (332126): Node "inst20|LessThan1~1|datac"
    Warning (332126): Node "inst25|LessThan2~4|dataa"
    Warning (332126): Node "inst20|min_value~11|dataa"
    Warning (332126): Node "inst28|min_value~6|datac"
    Warning (332126): Node "inst28|min_value~6|combout"
    Warning (332126): Node "inst28|Add0~2|datab"
    Warning (332126): Node "inst28|LessThan0~4|datab"
    Warning (332126): Node "inst28|Add0~1|datab"
    Warning (332126): Node "inst28|Add0~1|combout"
    Warning (332126): Node "inst24|LessThan1~2|datad"
    Warning (332126): Node "inst29|LessThan2~2|datab"
    Warning (332126): Node "inst24|min_value~14|datac"
    Warning (332126): Node "inst24|min_value~14|combout"
    Warning (332126): Node "inst24|min_value~15|datab"
    Warning (332126): Node "inst29|min_value[2]~15|datab"
    Warning (332126): Node "inst29|min_value[2]~15|combout"
    Warning (332126): Node "inst29|min_value[2]~16|datac"
    Warning (332126): Node "inst29|min_value[2]~16|combout"
    Warning (332126): Node "inst29|min_value[2]~18|datab"
    Warning (332126): Node "inst29|min_value[2]~18|combout"
    Warning (332126): Node "inst29|LessThan0~2|datad"
    Warning (332126): Node "inst29|LessThan2~2|datad"
    Warning (332126): Node "inst25|mux_C_out[2]~2|dataa"
    Warning (332126): Node "inst25|mux_C_out[2]~2|combout"
    Warning (332126): Node "inst25|min_value[2]~10|dataa"
    Warning (332126): Node "inst25|LessThan1~3|datab"
    Warning (332126): Node "inst29|Add0~2|datab"
    Warning (332126): Node "inst29|Add0~2|combout"
    Warning (332126): Node "inst30|LessThan2~1|datad"
    Warning (332126): Node "inst30|min_value[2]~11|datad"
    Warning (332126): Node "inst30|min_value[2]~11|combout"
    Warning (332126): Node "inst26|mux_C_out[2]~1|datab"
    Warning (332126): Node "inst30|Add0~2|datab"
    Warning (332126): Node "inst30|LessThan2~1|datac"
    Warning (332126): Node "inst30|Add0~0|datab"
    Warning (332126): Node "inst30|LessThan0~4|datac"
    Warning (332126): Node "inst28|min_value~6|datab"
    Warning (332126): Node "inst28|LessThan0~4|datad"
    Warning (332126): Node "inst29|Add0~1|datac"
    Warning (332126): Node "inst24|Add0~3|dataa"
    Warning (332126): Node "inst24|Add0~3|combout"
    Warning (332126): Node "inst20|LessThan1~0|datab"
    Warning (332126): Node "inst20|min_value~9|datab"
    Warning (332126): Node "inst28|min_value~5|datab"
    Warning (332126): Node "inst28|min_value~5|combout"
    Warning (332126): Node "inst24|LessThan1~4|dataa"
    Warning (332126): Node "inst28|Add0~2|dataa"
    Warning (332126): Node "inst29|LessThan2~4|datad"
    Warning (332126): Node "inst28|Add0~1|dataa"
    Warning (332126): Node "inst28|Add0~0|dataa"
    Warning (332126): Node "inst28|Add0~0|combout"
    Warning (332126): Node "inst29|min_value[1]~12|datac"
    Warning (332126): Node "inst24|min_value~12|dataa"
    Warning (332126): Node "inst28|LessThan0~3|datad"
    Warning (332126): Node "inst28|Add0~0|datad"
    Warning (332126): Node "inst29|Add0~0|dataa"
    Warning (332126): Node "inst29|Add0~0|combout"
    Warning (332126): Node "inst25|mux_C_out[2]~2|datad"
    Warning (332126): Node "inst29|Add0~1|dataa"
    Warning (332126): Node "inst29|Add0~2|dataa"
    Warning (332126): Node "inst28|Add0~1|datad"
    Warning (332126): Node "inst28|Add0~2|datad"
    Warning (332126): Node "inst28|min_value~7|dataa"
    Warning (332126): Node "inst28|min_value~3|datad"
    Warning (332126): Node "inst28|min_value~3|combout"
    Warning (332126): Node "inst28|min_value~4|datac"
    Warning (332126): Node "inst28|min_value~6|dataa"
    Warning (332126): Node "inst28|min_value~7|datac"
    Warning (332126): Node "inst28|min_value~5|dataa"
    Warning (332126): Node "inst28|min_value~5|datad"
    Warning (332126): Node "inst28|min_value~6|datad"
    Warning (332126): Node "inst25|LessThan1~4|datab"
    Warning (332126): Node "inst31|LessThan2~3|dataa"
    Warning (332126): Node "inst31|LessThan2~3|combout"
    Warning (332126): Node "inst31|Add0~0|dataa"
    Warning (332126): Node "inst31|Add0~0|combout"
    Warning (332126): Node "inst31|Add0~1|datad"
    Warning (332126): Node "inst31|Add0~2|datad"
    Warning (332126): Node "inst31|min_value[0]~6|dataa"
    Warning (332126): Node "inst31|min_value[0]~6|combout"
    Warning (332126): Node "inst31|Add0~3|datab"
    Warning (332126): Node "inst31|Add0~3|combout"
    Warning (332126): Node "inst27|LessThan1~0|datac"
    Warning (332126): Node "inst30|min_value[1]~12|dataa"
    Warning (332126): Node "inst30|LessThan0~3|dataa"
    Warning (332126): Node "inst30|LessThan0~3|combout"
    Warning (332126): Node "inst30|LessThan0~4|datab"
    Warning (332126): Node "inst27|min_value[1]~12|datab"
    Warning (332126): Node "inst31|Add0~0|datad"
    Warning (332126): Node "inst31|min_value[0]~8|dataa"
    Warning (332126): Node "inst31|min_value[0]~8|combout"
    Warning (332126): Node "inst27|min_value[0]~6|datab"
    Warning (332126): Node "inst27|LessThan1~0|datab"
    Warning (332126): Node "inst30|min_value[0]~6|datab"
    Warning (332126): Node "inst31|LessThan2~4|datab"
    Warning (332126): Node "inst31|LessThan2~4|combout"
    Warning (332126): Node "inst31|LessThan2~2|datab"
    Warning (332126): Node "inst31|LessThan2~2|combout"
    Warning (332126): Node "inst31|LessThan2~3|datad"
    Warning (332126): Node "inst30|LessThan0~3|datab"
    Warning (332126): Node "inst31|min_value[3]~4|dataa"
    Warning (332126): Node "inst31|min_value[2]~5|dataa"
    Warning (332126): Node "inst31|min_value[1]~7|dataa"
    Warning (332126): Node "inst31|min_value[1]~7|combout"
    Warning (332126): Node "inst31|Add0~3|datac"
    Warning (332126): Node "inst31|LessThan2~4|datac"
    Warning (332126): Node "inst31|min_value[1]~3|dataa"
    Warning (332126): Node "inst31|min_value[1]~3|combout"
    Warning (332126): Node "inst31|Add0~2|datab"
    Warning (332126): Node "inst31|Add0~1|datab"
    Warning (332126): Node "inst31|min_value[3]~4|datab"
    Warning (332126): Node "inst31|min_value[1]~7|datab"
    Warning (332126): Node "inst31|Add0~3|datad"
    Warning (332126): Node "inst31|LessThan2~2|datad"
    Warning (332126): Node "inst31|min_value[0]~8|datab"
    Warning (332126): Node "inst31|min_value[3]~4|datac"
    Warning (332126): Node "inst31|LessThan2~4|dataa"
    Warning (332126): Node "inst30|Add0~1|datac"
    Warning (332126): Node "inst30|Add0~1|combout"
    Warning (332126): Node "inst31|Add0~0|datac"
    Warning (332126): Node "inst29|min_value[1]~12|datab"
    Warning (332126): Node "inst31|min_value[1]~7|datac"
    Warning (332126): Node "inst30|LessThan0~3|datac"
    Warning (332126): Node "inst30|Add0~2|datac"
    Warning (332126): Node "inst30|min_value[2]~10|datab"
    Warning (332126): Node "inst30|min_value[2]~10|combout"
    Warning (332126): Node "inst30|min_value[2]~11|dataa"
    Warning (332126): Node "inst30|min_value[0]~4|datad"
    Warning (332126): Node "inst30|min_value[0]~4|combout"
    Warning (332126): Node "inst30|min_value[0]~5|datad"
    Warning (332126): Node "inst30|min_value[0]~5|combout"
    Warning (332126): Node "inst30|min_value[0]~7|datab"
    Warning (332126): Node "inst30|min_value[1]~13|datab"
    Warning (332126): Node "inst30|min_value[3]~9|datab"
    Warning (332126): Node "inst30|min_value[2]~11|datab"
    Warning (332126): Node "inst30|min_value[3]~8|datab"
    Warning (332126): Node "inst30|min_value[3]~8|combout"
    Warning (332126): Node "inst30|min_value[3]~9|datad"
    Warning (332126): Node "inst30|min_value[2]~10|datac"
    Warning (332126): Node "inst27|min_value[2]~10|datab"
    Warning (332126): Node "inst27|min_value[2]~10|combout"
    Warning (332126): Node "inst27|min_value[2]~11|datad"
    Warning (332126): Node "inst27|min_value[2]~11|combout"
    Warning (332126): Node "inst26|mux_B_out[2]~1|datad"
    Warning (332126): Node "inst27|LessThan1~1|datad"
    Warning (332126): Node "inst27|LessThan2~3|dataa"
    Warning (332126): Node "inst27|Add0~1|datab"
    Warning (332126): Node "inst27|Add0~1|combout"
    Warning (332126): Node "inst23|min_value[2]~9|datac"
    Warning (332126): Node "inst31|min_value[2]~5|datad"
    Warning (332126): Node "inst23|LessThan1~2|dataa"
    Warning (332126): Node "inst27|Add0~0|datad"
    Warning (332126): Node "inst27|LessThan2~0|datad"
    Warning (332126): Node "inst27|LessThan2~0|combout"
    Warning (332126): Node "inst27|LessThan2~3|datad"
    Warning (332126): Node "inst31|Add0~1|dataa"
    Warning (332126): Node "inst31|LessThan2~2|dataa"
    Warning (332126): Node "inst31|LessThan2~2|datac"
    Warning (332126): Node "inst29|min_value[2]~16|datab"
    Warning (332126): Node "inst30|LessThan2~0|datab"
    Warning (332126): Node "inst30|Add0~0|dataa"
    Warning (332126): Node "inst30|Add0~1|dataa"
    Warning (332126): Node "inst31|LessThan2~4|datad"
    Warning (332126): Node "inst31|min_value[0]~8|datad"
    Warning (332126): Node "inst30|LessThan0~3|datad"
    Warning (332126): Node "inst29|min_value[0]~14|dataa"
    Warning (332126): Node "inst29|min_value[0]~14|combout"
    Warning (332126): Node "inst29|min_value[0]~17|datac"
    Warning (332126): Node "inst29|Add0~0|datac"
    Warning (332126): Node "inst31|min_value[0]~6|datad"
    Warning (332126): Node "inst30|min_value[0]~6|dataa"
    Warning (332126): Node "inst30|min_value[1]~12|datac"
    Warning (332126): Node "inst30|min_value[3]~9|dataa"
    Warning (332126): Node "inst30|min_value[2]~10|dataa"
    Warning (332126): Node "inst30|min_value[0]~5|dataa"
    Warning (332126): Node "inst30|min_value[0]~4|dataa"
    Warning (332126): Node "inst30|min_value[2]~11|datac"
    Warning (332126): Node "inst30|min_value[3]~8|datac"
    Warning (332126): Node "inst30|min_value[1]~13|datac"
    Warning (332126): Node "inst30|min_value[1]~13|datad"
    Warning (332126): Node "inst28|LessThan0~3|datac"
    Warning (332126): Node "inst28|min_value~5|datac"
    Warning (332126): Node "inst29|Add0~0|datad"
    Warning (332126): Node "inst29|min_value[1]~19|datad"
    Warning (332126): Node "inst29|min_value[1]~13|datab"
    Warning (332126): Node "inst29|min_value[3]~10|datac"
    Warning (332126): Node "inst29|min_value[2]~16|dataa"
    Warning (332126): Node "inst29|min_value[0]~14|datab"
    Warning (332126): Node "inst29|min_value[2]~15|datad"
    Warning (332126): Node "inst29|min_value[1]~8|dataa"
    Warning (332126): Node "inst29|min_value[1]~8|combout"
    Warning (332126): Node "inst29|min_value[1]~19|datac"
    Warning (332126): Node "inst29|min_value[1]~9|dataa"
    Warning (332126): Node "inst29|min_value[1]~9|combout"
    Warning (332126): Node "inst29|min_value[0]~17|datab"
    Warning (332126): Node "inst25|mux_C_out[2]~2|datab"
    Warning (332126): Node "inst25|mux_C_out[1]~3|datab"
    Warning (332126): Node "inst29|min_value[3]~11|datab"
    Warning (332126): Node "inst29|Add0~3|datab"
    Warning (332126): Node "inst29|Add0~2|datad"
    Warning (332126): Node "inst29|Add0~1|datad"
    Warning (332126): Node "inst29|min_value[2]~18|datac"
    Warning (332126): Node "inst29|min_value[1]~12|dataa"
    Warning (332126): Node "inst29|min_value[1]~13|datac"
    Warning (332126): Node "inst29|min_value[3]~10|datab"
    Warning (332126): Node "inst29|min_value[3]~11|datad"
    Warning (332126): Node "inst29|min_value[2]~15|dataa"
    Warning (332126): Node "inst29|Add0~0|datab"
    Warning (332126): Node "inst29|min_value[0]~14|datac"
    Warning (332126): Node "inst29|min_value[2]~16|datad"
    Warning (332126): Node "inst29|min_value[1]~9|datad"
    Warning (332126): Node "inst29|min_value[1]~8|datad"
    Warning (332126): Node "inst29|min_value[2]~18|datad"
    Warning (332126): Node "inst29|min_value[0]~17|datad"
    Warning (332126): Node "inst29|min_value[3]~11|dataa"
    Warning (332126): Node "inst24|LessThan1~3|datac"
    Warning (332126): Node "inst28|LessThan0~5|dataa"
    Warning (332126): Node "inst20|LessThan1~2|datad"
    Warning (332126): Node "inst25|mux_D_out[3]~1|datab"
    Warning (332126): Node "inst25|mux_D_out[3]~1|combout"
    Warning (332126): Node "inst25|LessThan2~3|datac"
    Warning (332126): Node "inst25|min_value[3]~9|dataa"
    Warning (332126): Node "inst24|Add0~2|dataa"
    Warning (332126): Node "inst24|Add0~3|datac"
    Warning (332126): Node "inst|Add0~0|datac"
    Warning (332126): Node "inst20|LessThan1~0|dataa"
    Warning (332126): Node "inst20|Add0~1|dataa"
    Warning (332126): Node "inst20|Add0~1|combout"
    Warning (332126): Node "inst|min_value~10|dataa"
    Warning (332126): Node "inst|LessThan1~2|datad"
    Warning (332126): Node "inst|min_value~4|dataa"
    Warning (332126): Node "inst24|min_value~15|datad"
    Warning (332126): Node "inst20|LessThan0~4|dataa"
    Warning (332126): Node "inst20|LessThan0~4|combout"
    Warning (332126): Node "inst20|LessThan0~5|dataa"
    Warning (332126): Node "inst|LessThan1~4|datad"
    Warning (332126): Node "inst20|Add0~2|dataa"
    Warning (332126): Node "inst21|mux_D_out[1]~3|dataa"
    Warning (332126): Node "inst21|mux_D_out[1]~3|combout"
    Warning (332126): Node "inst21|min_value[1]~11|dataa"
    Warning (332126): Node "inst21|LessThan2~2|datac"
    Warning (332126): Node "inst21|LessThan2~2|combout"
    Warning (332126): Node "inst21|LessThan2~3|dataa"
    Warning (332126): Node "inst21|mux_D_out[2]~1|datac"
    Warning (332126): Node "inst21|mux_D_out[2]~1|combout"
    Warning (332126): Node "inst21|min_value[2]~9|dataa"
    Warning (332126): Node "inst21|LessThan2~3|datab"
    Warning (332126): Node "inst20|LessThan0~3|dataa"
    Warning (332126): Node "inst20|LessThan0~3|combout"
    Warning (332126): Node "inst20|LessThan0~4|datac"
    Warning (332126): Node "inst20|min_value~12|datac"
    Warning (332126): Node "inst20|min_value~4|datab"
    Warning (332126): Node "inst20|min_value~4|combout"
    Warning (332126): Node "inst20|min_value~5|datad"
    Warning (332126): Node "inst20|min_value~5|combout"
    Warning (332126): Node "inst20|min_value~7|datac"
    Warning (332126): Node "inst20|min_value~11|datac"
    Warning (332126): Node "inst20|min_value~13|datac"
    Warning (332126): Node "inst20|min_value~9|datac"
    Warning (332126): Node "inst20|min_value~10|datac"
    Warning (332126): Node "inst20|min_value~10|datad"
    Warning (332126): Node "inst25|min_value[2]|datad"
    Warning (332126): Node "inst22|mux_D_out[2]~2|datab"
    Warning (332126): Node "inst20|LessThan0~4|datab"
    Warning (332126): Node "inst21|Add0~0|datab"
    Warning (332126): Node "inst21|LessThan1~2|datad"
    Warning (332126): Node "inst21|LessThan2~2|datab"
    Warning (332126): Node "inst21|LessThan0~2|datac"
    Warning (332126): Node "inst21|LessThan0~2|combout"
    Warning (332126): Node "inst21|LessThan0~3|datab"
    Warning (332126): Node "inst17|LessThan1~0|dataa"
    Warning (332126): Node "inst17|LessThan1~0|combout"
    Warning (332126): Node "inst17|LessThan1~2|datad"
    Warning (332126): Node "inst21|Add0~2|datac"
    Warning (332126): Node "inst21|Add0~2|combout"
    Warning (332126): Node "inst17|min_value[1]~13|dataa"
    Warning (332126): Node "inst25|min_value[1]|datac"
    Warning (332126): Node "inst20|min_value~8|dataa"
    Warning (332126): Node "inst17|LessThan1~1|dataa"
    Warning (332126): Node "inst20|LessThan0~3|datab"
    Warning (332126): Node "inst22|mux_D_out[1]~3|datab"
    Warning (332126): Node "inst22|mux_D_out[1]~3|combout"
    Warning (332126): Node "inst22|LessThan2~2|datab"
    Warning (332126): Node "inst22|min_value[1]~11|datad"
    Warning (332126): Node "inst21|min_value[2]~9|datad"
    Warning (332126): Node "inst21|min_value[3]~8|datab"
    Warning (332126): Node "inst21|min_value[3]~7|dataa"
    Warning (332126): Node "inst21|min_value[3]~5|datad"
    Warning (332126): Node "inst21|LessThan2~2|datad"
    Warning (332126): Node "inst21|LessThan0~2|dataa"
    Warning (332126): Node "inst21|Add0~0|datad"
    Warning (332126): Node "inst17|min_value[0]~5|datac"
    Warning (332126): Node "inst17|min_value[0]~5|combout"
    Warning (332126): Node "inst17|min_value[0]~8|datad"
    Warning (332126): Node "inst17|LessThan1~0|datad"
    Warning (332126): Node "inst21|Add0~2|datad"
    Warning (332126): Node "inst20|LessThan0~3|datad"
    Warning (332126): Node "inst20|LessThan0~4|datad"
    Warning (332126): Node "inst25|min_value[0]|datad"
    Warning (332126): Node "inst22|mux_D_out[1]~3|datad"
    Warning (332126): Node "inst21|Add0~1|datad"
    Warning (332126): Node "inst17|Add0~2|datab"
    Warning (332126): Node "inst17|Add0~2|combout"
    Warning (332126): Node "inst18|Add0~0|dataa"
    Warning (332126): Node "inst18|min_value[1]~15|dataa"
    Warning (332126): Node "inst18|min_value[1]~15|combout"
    Warning (332126): Node "inst18|Add0~3|datac"
    Warning (332126): Node "inst18|Add0~3|combout"
    Warning (332126): Node "inst22|min_value[1]|dataa"
    Warning (332126): Node "inst17|min_value[1]~13|datac"
    Warning (332126): Node "inst19|LessThan1~0|dataa"
    Warning (332126): Node "inst17|LessThan0~3|datab"
    Warning (332126): Node "inst17|LessThan0~3|combout"
    Warning (332126): Node "inst17|LessThan0~4|dataa"
    Warning (332126): Node "inst17|LessThan0~4|combout"
    Warning (332126): Node "inst17|LessThan0~5|datad"
    Warning (332126): Node "inst17|LessThan0~5|combout"
    Warning (332126): Node "inst17|min_value[0]~6|datab"
    Warning (332126): Node "inst19|min_value[1]~7|datac"
    Warning (332126): Node "inst18|LessThan0~4|datac"
    Warning (332126): Node "inst18|LessThan2~4|datac"
    Warning (332126): Node "inst18|LessThan1~4|datac"
    Warning (332126): Node "inst18|LessThan1~4|combout"
    Warning (332126): Node "inst18|LessThan1~2|datac"
    Warning (332126): Node "inst18|LessThan1~2|combout"
    Warning (332126): Node "inst18|LessThan1~3|dataa"
    Warning (332126): Node "inst18|LessThan1~3|combout"
    Warning (332126): Node "inst18|min_value[1]~12|dataa"
    Warning (332126): Node "inst18|min_value[3]~10|datac"
    Warning (332126): Node "inst18|min_value[2]~11|dataa"
    Warning (332126): Node "inst18|min_value[2]~11|combout"
    Warning (332126): Node "inst18|min_value[3]~14|dataa"
    Warning (332126): Node "inst18|min_value[0]~16|datac"
    Warning (332126): Node "inst18|min_value[0]~6|dataa"
    Warning (332126): Node "inst18|min_value[0]~6|combout"
    Warning (332126): Node "inst18|min_value[0]~7|datad"
    Warning (332126): Node "inst18|min_value[0]~7|combout"
    Warning (332126): Node "inst18|Add0~3|datab"
    Warning (332126): Node "inst18|Add0~0|datad"
    Warning (332126): Node "inst18|min_value[0]~16|datad"
    Warning (332126): Node "inst18|min_value[0]~7|dataa"
    Warning (332126): Node "inst18|min_value[1]~5|dataa"
    Warning (332126): Node "inst18|min_value[2]~8|dataa"
    Warning (332126): Node "inst18|min_value[2]~8|combout"
    Warning (332126): Node "inst18|min_value[2]~17|datad"
    Warning (332126): Node "inst18|min_value[2]~17|combout"
    Warning (332126): Node "inst18|LessThan0~2|datad"
    Warning (332126): Node "inst18|LessThan2~2|datab"
    Warning (332126): Node "inst18|LessThan1~2|datad"
    Warning (332126): Node "inst18|min_value[2]~9|datad"
    Warning (332126): Node "inst18|min_value[2]~9|combout"
    Warning (332126): Node "inst18|Add0~2|datab"
    Warning (332126): Node "inst18|Add0~1|datad"
    Warning (332126): Node "inst|min_value~8|datad"
    Warning (332126): Node "inst|Add0~0|datad"
    Warning (332126): Node "inst21|min_value[1]|datac"
    Warning (332126): Node "inst17|LessThan2~0|datab"
    Warning (332126): Node "inst|min_value~5|datac"
    Warning (332126): Node "inst|LessThan0~4|datac"
    Warning (332126): Node "inst17|Add0~1|datab"
    Warning (332126): Node "inst17|Add0~1|combout"
    Warning (332126): Node "inst|LessThan0~2|datad"
    Warning (332126): Node "inst|min_value~10|datad"
    Warning (332126): Node "inst18|LessThan2~2|datac"
    Warning (332126): Node "inst18|min_value[2]~9|datac"
    Warning (332126): Node "inst18|min_value[2]~17|datac"
    Warning (332126): Node "inst21|min_value[2]|datab"
    Warning (332126): Node "inst|min_value~4|datad"
    Warning (332126): Node "inst|min_value~9|datac"
    Warning (332126): Node "inst18|LessThan2~4|dataa"
    Warning (332126): Node "inst17|LessThan0~3|datac"
    Warning (332126): Node "inst17|Add0~0|datab"
    Warning (332126): Node "inst17|Add0~0|combout"
    Warning (332126): Node "inst18|min_value[3]~10|datad"
    Warning (332126): Node "inst|LessThan0~3|datac"
    Warning (332126): Node "inst|min_value~7|datac"
    Warning (332126): Node "inst21|min_value[3]|datac"
    Warning (332126): Node "inst18|LessThan2~3|datab"
    Warning (332126): Node "inst18|min_value[0]~6|datad"
    Warning (332126): Node "inst17|LessThan1~2|datac"
    Warning (332126): Node "inst17|min_value[3]~10|datab"
    Warning (332126): Node "inst17|min_value[3]~9|datab"
    Warning (332126): Node "inst17|min_value[0]~5|datab"
    Warning (332126): Node "inst17|min_value[2]~11|datad"
    Warning (332126): Node "inst17|LessThan0~5|datab"
    Warning (332126): Node "inst17|Add0~0|dataa"
    Warning (332126): Node "inst20|min_value~12|datab"
    Warning (332126): Node "inst|Add0~2|datad"
    Warning (332126): Node "inst|Add0~3|dataa"
    Warning (332126): Node "inst|LessThan1~4|datac"
    Warning (332126): Node "inst20|Add0~2|datac"
    Warning (332126): Node "inst|min_value~9|datad"
    Warning (332126): Node "inst21|mux_D_out[0]~2|datac"
    Warning (332126): Node "inst21|mux_D_out[0]~2|combout"
    Warning (332126): Node "inst21|min_value[0]~10|dataa"
    Warning (332126): Node "inst21|LessThan2~2|dataa"
    Warning (332126): Node "inst21|mux_D_out[1]~3|datac"
    Warning (332126): Node "inst21|mux_D_out[2]~1|dataa"
    Warning (332126): Node "inst20|LessThan0~3|datac"
    Warning (332126): Node "inst20|Add0~1|datac"
    Warning (332126): Node "inst24|min_value~11|datad"
    Warning (332126): Node "inst20|Add0~0|datac"
    Warning (332126): Node "inst20|min_value~11|datab"
    Warning (332126): Node "inst20|min_value~10|datab"
    Warning (332126): Node "inst20|min_value~8|datab"
    Warning (332126): Node "inst20|min_value~12|datad"
    Warning (332126): Node "inst20|min_value~13|datab"
    Warning (332126): Node "inst20|min_value~5|datab"
    Warning (332126): Node "inst20|min_value~4|datad"
    Warning (332126): Node "inst20|min_value~9|datad"
    Warning (332126): Node "inst20|min_value~7|datad"
    Warning (332126): Node "inst20|Add0~2|datab"
    Warning (332126): Node "inst21|mux_D_out[2]~1|datab"
    Warning (332126): Node "inst20|LessThan0~5|datab"
    Warning (332126): Node "inst20|Add0~1|datab"
    Warning (332126): Node "inst17|min_value[2]~12|datac"
    Warning (332126): Node "inst17|LessThan2~1|datac"
    Warning (332126): Node "inst|Add0~3|datac"
    Warning (332126): Node "inst|min_value~10|datac"
    Warning (332126): Node "inst|min_value~7|dataa"
    Warning (332126): Node "inst|min_value~9|dataa"
    Warning (332126): Node "inst|Add0~1|datac"
    Warning (332126): Node "inst|min_value~8|datac"
    Warning (332126): Node "inst17|LessThan1~1|datac"
    Warning (332126): Node "inst18|LessThan2~4|datad"
    Warning (332126): Node "inst17|LessThan0~3|datad"
    Warning (332126): Node "inst17|Add0~0|datad"
    Warning (332126): Node "inst17|LessThan1~0|datab"
    Warning (332126): Node "inst17|Add0~1|datad"
    Warning (332126): Node "inst17|Add0~2|datad"
    Warning (332126): Node "inst17|min_value[2]~12|datab"
    Warning (332126): Node "inst17|min_value[2]~11|datab"
    Warning (332126): Node "inst17|min_value[0]~8|datab"
    Warning (332126): Node "inst17|min_value[3]~10|dataa"
    Warning (332126): Node "inst17|min_value[0]~7|dataa"
    Warning (332126): Node "inst17|min_value[3]~9|datac"
    Warning (332126): Node "inst17|min_value[0]~5|datad"
    Warning (332126): Node "inst17|min_value[1]~13|datad"
    Warning (332126): Node "inst17|LessThan1~3|datab"
    Warning (332126): Node "inst17|LessThan0~4|datab"
    Warning (332126): Node "inst17|Add0~0|datac"
    Warning (332126): Node "inst17|Add0~1|datac"
    Warning (332126): Node "inst17|LessThan0~4|datac"
    Warning (332126): Node "inst18|Add0~1|dataa"
    Warning (332126): Node "inst18|min_value[1]~15|datab"
    Warning (332126): Node "inst19|Add0~1|datad"
    Warning (332126): Node "inst27|min_value[1]~12|datac"
    Warning (332126): Node "inst23|Add0~0|datad"
    Warning (332126): Node "inst23|min_value[0]~15|datac"
    Warning (332126): Node "inst26|mux_B_out[2]~1|datac"
    Warning (332126): Node "inst26|mux_B_out[1]~3|datad"
    Warning (332126): Node "inst27|LessThan1~0|datad"
    Warning (332126): Node "inst27|LessThan2~1|dataa"
    Warning (332126): Node "inst27|LessThan2~1|combout"
    Warning (332126): Node "inst27|LessThan2~2|datad"
    Warning (332126): Node "inst31|min_value[0]~6|datac"
    Warning (332126): Node "inst27|Add0~2|dataa"
    Warning (332126): Node "inst27|Add0~2|combout"
    Warning (332126): Node "inst31|Add0~0|datab"
    Warning (332126): Node "inst23|min_value[1]~11|datad"
    Warning (332126): Node "inst31|min_value[1]~7|datad"
    Warning (332126): Node "inst27|Add0~1|datad"
    Warning (332126): Node "inst27|Add0~0|dataa"
    Warning (332126): Node "inst23|LessThan1~4|datab"
    Warning (332126): Node "inst31|min_value[0]~8|datac"
    Warning (332126): Node "inst26|mux_B_out[0]~2|datad"
    Warning (332126): Node "inst26|mux_B_out[0]~2|combout"
    Warning (332126): Node "inst26|min_value[0]|datab"
    Warning (332126): Node "inst26|LessThan0~2|datad"
    Warning (332126): Node "inst27|min_value[0]~6|datac"
    Warning (332126): Node "inst27|min_value[3]~9|dataa"
    Warning (332126): Node "inst27|min_value[3]~8|dataa"
    Warning (332126): Node "inst27|min_value[0]~5|dataa"
    Warning (332126): Node "inst27|min_value[0]~5|combout"
    Warning (332126): Node "inst27|min_value[0]~7|datab"
    Warning (332126): Node "inst27|min_value[2]~11|datab"
    Warning (332126): Node "inst27|min_value[1]~13|datab"
    Warning (332126): Node "inst27|min_value[3]~9|datad"
    Warning (332126): Node "inst27|min_value[2]~11|dataa"
    Warning (332126): Node "inst27|min_value[1]~12|dataa"
    Warning (332126): Node "inst27|min_value[1]~13|datac"
    Warning (332126): Node "inst27|min_value[2]~10|datac"
    Warning (332126): Node "inst27|min_value[0]~4|dataa"
    Warning (332126): Node "inst27|min_value[0]~4|combout"
    Warning (332126): Node "inst27|min_value[0]~5|datad"
    Warning (332126): Node "inst27|LessThan2~1|datab"
    Warning (332126): Node "inst27|Add0~1|datac"
    Warning (332126): Node "inst27|Add0~0|datac"
    Warning (332126): Node "inst23|LessThan1~4|datad"
    Warning (332126): Node "inst27|Add0~2|datac"
    Warning (332126): Node "inst27|min_value[2]~10|datad"
    Warning (332126): Node "inst27|min_value[0]~4|datad"
    Warning (332126): Node "inst27|min_value[0]~6|datad"
    Warning (332126): Node "inst27|min_value[3]~8|datad"
    Warning (332126): Node "inst30|min_value[3]~8|dataa"
    Warning (332126): Node "inst30|LessThan0~5|dataa"
    Warning (332126): Node "inst31|LessThan2~3|datab"
    Warning (332126): Node "inst23|LessThan1~3|dataa"
    Warning (332126): Node "inst23|min_value[3]~7|dataa"
    Warning (332126): Node "inst27|LessThan2~4|datab"
    Warning (332126): Node "inst27|LessThan1~2|datad"
    Warning (332126): Node "inst19|min_value[3]~5|datac"
    Warning (332126): Node "inst23|LessThan1~3|datab"
    Warning (332126): Node "inst23|LessThan2~3|datab"
    Warning (332126): Node "inst19|LessThan2~2|datad"
    Warning (332126): Node "inst22|min_value[3]|datac"
    Warning (332126): Node "inst19|LessThan1~2|dataa"
    Warning (332126): Node "inst17|LessThan0~5|dataa"
    Warning (332126): Node "inst17|min_value[3]~9|dataa"
    Warning (332126): Node "inst18|LessThan1~3|datab"
    Warning (332126): Node "inst18|LessThan2~3|datad"
    Warning (332126): Node "inst18|LessThan0~3|datac"
    Warning (332126): Node "inst18|min_value[2]~11|datac"
    Warning (332126): Node "inst18|Add0~0|datab"
    Warning (332126): Node "inst18|min_value[0]~7|datac"
    Warning (332126): Node "inst18|min_value[2]~9|datab"
    Warning (332126): Node "inst18|min_value[1]~5|datac"
    Warning (332126): Node "inst18|min_value[1]~15|datac"
    Warning (332126): Node "inst18|min_value[2]~17|datab"
    Warning (332126): Node "inst18|min_value[2]~8|datac"
    Warning (332126): Node "inst18|min_value[0]~6|datac"
    Warning (332126): Node "inst17|LessThan0~3|dataa"
    Warning (332126): Node "inst18|LessThan1~4|datab"
    Warning (332126): Node "inst17|min_value[0]~5|dataa"
    Warning (332126): Node "inst18|Add0~2|datac"
    Warning (332126): Node "inst18|Add0~1|datab"
    Warning (332126): Node "inst18|min_value[1]~15|datad"
    Warning (332126): Node "inst18|min_value[2]~17|dataa"
    Warning (332126): Node "inst18|min_value[3]~14|datad"
    Warning (332126): Node "inst18|Add0~3|datad"
    Warning (332126): Node "inst18|min_value[2]~8|datab"
    Warning (332126): Node "inst23|min_value[2]~9|datad"
    Warning (332126): Node "inst18|LessThan0~4|dataa"
    Warning (332126): Node "inst19|LessThan1~0|datad"
    Warning (332126): Node "inst19|Add0~0|datac"
    Warning (332126): Node "inst18|min_value[0]~6|datab"
    Warning (332126): Node "inst19|Add0~2|datac"
    Warning (332126): Node "inst23|min_value[0]~12|datad"
    Warning (332126): Node "inst19|min_value[3]~5|datab"
    Warning (332126): Node "inst19|min_value[1]~7|dataa"
    Warning (332126): Node "inst19|min_value[2]~6|dataa"
    Warning (332126): Node "inst19|min_value[2]~6|datad"
    Warning (332126): Node "inst19|min_value[1]~7|datad"
    Warning (332126): Node "inst19|min_value[3]~5|datad"
    Warning (332126): Node "inst23|min_value[0]~6|datad"
    Warning (332126): Node "inst22|LessThan0~6|datab"
    Warning (332126): Node "inst27|min_value[2]~10|dataa"
    Warning (332126): Node "inst19|min_value[2]~6|datab"
    Warning (332126): Node "inst23|Add0~1|datad"
    Warning (332126): Node "inst23|min_value[2]~16|dataa"
    Warning (332126): Node "inst23|LessThan2~2|datac"
    Warning (332126): Node "inst18|LessThan1~2|dataa"
    Warning (332126): Node "inst18|min_value[2]~8|datad"
    Warning (332126): Node "inst26|min_value[2]|datad"
    Warning (332126): Node "inst22|LessThan2~3|datac"
    Warning (332126): Node "inst22|LessThan1~3|datac"
    Warning (332126): Node "inst22|LessThan1~3|combout"
    Warning (332126): Node "inst22|LessThan1~4|datac"
    Warning (332126): Node "inst21|mux_B_out[2]~1|dataa"
    Warning (332126): Node "inst21|mux_B_out[2]~1|combout"
    Warning (332126): Node "inst21|min_value[2]|dataa"
    Warning (332126): Node "inst21|LessThan0~3|dataa"
    Warning (332126): Node "inst22|Add0~0|datad"
    Warning (332126): Node "inst22|min_value[3]~9|datab"
    Warning (332126): Node "inst22|min_value[1]~11|datab"
    Warning (332126): Node "inst22|min_value[2]~5|datad"
    Warning (332126): Node "inst22|LessThan2~2|dataa"
    Warning (332126): Node "inst22|LessThan1~2|dataa"
    Warning (332126): Node "inst22|LessThan1~2|combout"
    Warning (332126): Node "inst22|LessThan1~3|dataa"
    Warning (332126): Node "inst23|LessThan2~4|datad"
    Warning (332126): Node "inst22|Add0~2|datad"
    Warning (332126): Node "inst22|Add0~2|combout"
    Warning (332126): Node "inst26|min_value[1]|datac"
    Warning (332126): Node "inst23|min_value[1]~14|dataa"
    Warning (332126): Node "inst23|Add0~0|dataa"
    Warning (332126): Node "inst18|min_value[1]~5|datad"
    Warning (332126): Node "inst18|LessThan1~4|datad"
    Warning (332126): Node "inst21|mux_B_out[2]~1|datab"
    Warning (332126): Node "inst21|mux_B_out[1]~3|datab"
    Warning (332126): Node "inst21|mux_B_out[1]~3|combout"
    Warning (332126): Node "inst21|LessThan0~2|datad"
    Warning (332126): Node "inst21|min_value[1]|datad"
    Warning (332126): Node "inst22|Add0~1|datad"
    Warning (332126): Node "inst22|LessThan1~2|datac"
    Warning (332126): Node "inst22|mux_C_out[0]~0|dataa"
    Warning (332126): Node "inst22|mux_C_out[0]~0|combout"
    Warning (332126): Node "inst22|min_value[0]~8|dataa"
    Warning (332126): Node "inst22|LessThan1~2|datad"
    Warning (332126): Node "inst22|mux_C_out[2]~2|datad"
    Warning (332126): Node "inst22|mux_C_out[2]~2|combout"
    Warning (332126): Node "inst22|min_value[2]~10|datac"
    Warning (332126): Node "inst22|LessThan1~3|datad"
    Warning (332126): Node "inst25|mux_B_out[1]~3|datac"
    Warning (332126): Node "inst25|mux_B_out[1]~3|combout"
    Warning (332126): Node "inst25|min_value[1]|dataa"
    Warning (332126): Node "inst25|LessThan0~5|datac"
    Warning (332126): Node "inst26|LessThan2~2|datad"
    Warning (332126): Node "inst26|LessThan2~2|combout"
    Warning (332126): Node "inst26|LessThan2~3|dataa"
    Warning (332126): Node "inst26|LessThan2~3|combout"
    Warning (332126): Node "inst26|LessThan2~4|datac"
    Warning (332126): Node "inst26|LessThan0~2|datac"
    Warning (332126): Node "inst27|min_value[0]~7|datac"
    Warning (332126): Node "inst27|LessThan2~2|datab"
    Warning (332126): Node "inst27|LessThan2~1|datad"
    Warning (332126): Node "inst27|mux_D_out[2]~0|datab"
    Warning (332126): Node "inst27|mux_D_out[2]~0|combout"
    Warning (332126): Node "inst27|LessThan2~3|datac"
    Warning (332126): Node "inst27|LessThan2~0|datab"
    Warning (332126): Node "inst30|min_value[0]~6|datac"
    Warning (332126): Node "inst25|mux_B_out[0]~0|dataa"
    Warning (332126): Node "inst25|mux_B_out[0]~0|combout"
    Warning (332126): Node "inst25|LessThan0~5|dataa"
    Warning (332126): Node "inst25|min_value[0]|dataa"
    Warning (332126): Node "inst26|Add0~2|datac"
    Warning (332126): Node "inst26|Add0~2|combout"
    Warning (332126): Node "inst27|LessThan2~1|datac"
    Warning (332126): Node "inst30|min_value[1]~12|datad"
    Warning (332126): Node "inst27|min_value[1]~13|datad"
    Warning (332126): Node "inst26|Add0~1|datac"
    Warning (332126): Node "inst26|Add0~1|combout"
    Warning (332126): Node "inst27|min_value[2]~11|datac"
    Warning (332126): Node "inst30|min_value[2]~10|datad"
    Warning (332126): Node "inst25|mux_B_out[2]~2|datac"
    Warning (332126): Node "inst25|mux_B_out[2]~2|combout"
    Warning (332126): Node "inst25|min_value[2]|datab"
    Warning (332126): Node "inst25|LessThan0~6|datad"
    Warning (332126): Node "inst26|min_value[3]|dataa"
    Warning (332126): Node "inst26|min_value[1]|datad"
    Warning (332126): Node "inst26|min_value[0]~7|datab"
    Warning (332126): Node "inst26|min_value[0]~6|datad"
    Warning (332126): Node "inst26|min_value[0]~6|combout"
    Warning (332126): Node "inst26|min_value[1]~11|datad"
    Warning (332126): Node "inst26|min_value[2]~9|datad"
    Warning (332126): Node "inst26|min_value[0]~10|datab"
    Warning (332126): Node "inst26|min_value[3]~8|datad"
    Warning (332126): Node "inst26|LessThan0~4|datab"
    Warning (332126): Node "inst23|min_value[3]~8|datac"
    Warning (332126): Node "inst23|LessThan2~3|datac"
    Warning (332126): Node "inst18|LessThan1~3|datad"
    Warning (332126): Node "inst21|mux_B_out[3]~0|datad"
    Warning (332126): Node "inst21|mux_B_out[3]~0|combout"
    Warning (332126): Node "inst21|min_value[3]|dataa"
    Warning (332126): Node "inst21|LessThan0~4|dataa"
    Warning (332126): Node "inst18|min_value[3]~14|datac"
    Warning (332126): Node "inst22|LessThan0~5|dataa"
    Warning (332126): Node "inst22|Add0~1|datac"
    Warning (332126): Node "inst22|LessThan2~2|datac"
    Warning (332126): Node "inst22|LessThan1~2|datab"
    Warning (332126): Node "inst23|LessThan2~4|datac"
    Warning (332126): Node "inst23|min_value[0]~13|datad"
    Warning (332126): Node "inst18|min_value[0]~16|datab"
    Warning (332126): Node "inst18|min_value[0]~7|datab"
    Warning (332126): Node "inst18|LessThan1~4|dataa"
    Warning (332126): Node "inst22|Add0~2|datab"
    Warning (332126): Node "inst21|mux_B_out[2]~1|datac"
    Warning (332126): Node "inst26|min_value[0]|datad"
    Warning (332126): Node "inst21|mux_B_out[1]~3|datac"
    Warning (332126): Node "inst23|min_value[0]~15|datad"
    Warning (332126): Node "inst21|mux_B_out[0]~2|datac"
    Warning (332126): Node "inst21|mux_B_out[0]~2|combout"
    Warning (332126): Node "inst21|LessThan0~2|datab"
    Warning (332126): Node "inst21|min_value[0]|datad"
    Warning (332126): Node "inst22|min_value[3]|datab"
    Warning (332126): Node "inst22|min_value[1]|datad"
    Warning (332126): Node "inst22|min_value[2]|datad"
    Warning (332126): Node "inst22|min_value[2]~7|datab"
    Warning (332126): Node "inst22|min_value[2]~6|datac"
    Warning (332126): Node "inst25|mux_B_out[3]~1|datad"
    Warning (332126): Node "inst25|mux_B_out[3]~1|combout"
    Warning (332126): Node "inst25|min_value[3]|datac"
    Warning (332126): Node "inst25|LessThan0~7|datab"
    Warning (332126): Node "inst27|min_value[3]~9|datab"
    Warning (332126): Node "inst30|min_value[3]~8|datad"
    Warning (332126): Node "inst27|LessThan2~4|datac"
    Warning (332126): Node "inst22|mux_C_out[3]~1|datad"
    Warning (332126): Node "inst22|mux_C_out[3]~1|combout"
    Warning (332126): Node "inst22|min_value[3]~9|datad"
    Warning (332126): Node "inst22|mux_C_out[2]~2|dataa"
    Warning (332126): Node "inst25|mux_B_out[2]~2|dataa"
    Warning (332126): Node "inst26|LessThan2~3|datac"
    Warning (332126): Node "inst26|LessThan0~3|dataa"
    Warning (332126): Node "inst27|mux_D_out[2]~0|dataa"
    Warning (332126): Node "inst27|LessThan2~0|dataa"
    Warning (332126): Node "inst26|Add0~1|dataa"
    Warning (332126): Node "inst26|LessThan1~3|datad"
    Warning (332126): Node "inst26|min_value[3]~8|dataa"
    Warning (332126): Node "inst26|min_value[0]~10|datad"
    Warning (332126): Node "inst26|min_value[0]~6|dataa"
    Warning (332126): Node "inst26|min_value[0]~5|datad"
    Warning (332126): Node "inst22|mux_C_out[1]~3|datab"
    Warning (332126): Node "inst22|mux_C_out[2]~2|datab"
    Warning (332126): Node "inst25|mux_B_out[1]~3|datab"
    Warning (332126): Node "inst25|mux_B_out[2]~2|datab"
    Warning (332126): Node "inst26|LessThan2~2|datab"
    Warning (332126): Node "inst26|LessThan0~2|datab"
    Warning (332126): Node "inst27|LessThan2~2|dataa"
    Warning (332126): Node "inst27|mux_D_out[2]~0|datac"
    Warning (332126): Node "inst27|LessThan2~0|datac"
    Warning (332126): Node "inst26|Add0~2|datab"
    Warning (332126): Node "inst26|Add0~1|datab"
    Warning (332126): Node "inst26|Add0~0|datad"
    Warning (332126): Node "inst26|LessThan2~2|dataa"
    Warning (332126): Node "inst26|mux_D_out[0]~2|datad"
    Warning (332126): Node "inst26|mux_D_out[0]~2|combout"
    Warning (332126): Node "inst26|min_value[0]~10|datac"
    Warning (332126): Node "inst26|LessThan2~2|datac"
    Warning (332126): Node "inst26|mux_D_out[2]~1|datab"
    Warning (332126): Node "inst26|mux_D_out[2]~1|combout"
    Warning (332126): Node "inst26|min_value[2]~9|datab"
    Warning (332126): Node "inst26|LessThan2~3|datad"
    Warning (332126): Node "inst25|LessThan1~2|datab"
    Warning (332126): Node "inst21|mux_C_out[2]~1|datab"
    Warning (332126): Node "inst21|mux_C_out[2]~1|combout"
    Warning (332126): Node "inst21|min_value[2]~9|datac"
    Warning (332126): Node "inst21|LessThan1~3|datab"
    Warning (332126): Node "inst21|mux_C_out[1]~3|datac"
    Warning (332126): Node "inst21|mux_C_out[1]~3|combout"
    Warning (332126): Node "inst21|min_value[1]~11|datad"
    Warning (332126): Node "inst21|LessThan1~2|datab"
    Warning (332126): Node "inst21|mux_C_out[0]~2|datac"
    Warning (332126): Node "inst21|mux_C_out[0]~2|combout"
    Warning (332126): Node "inst21|min_value[0]~10|datac"
    Warning (332126): Node "inst21|LessThan1~2|datac"
    Warning (332126): Node "inst24|min_value~10|datac"
    Warning (332126): Node "inst29|min_value[0]~14|datad"
    Warning (332126): Node "inst25|Add0~2|datad"
    Warning (332126): Node "inst25|Add0~2|combout"
    Warning (332126): Node "inst24|LessThan0~2|datab"
    Warning (332126): Node "inst24|min_value~14|dataa"
    Warning (332126): Node "inst29|min_value[2]~15|datac"
    Warning (332126): Node "inst25|Add0~1|datad"
    Warning (332126): Node "inst25|Add0~1|combout"
    Warning (332126): Node "inst24|min_value~13|datab"
    Warning (332126): Node "inst29|min_value[1]~13|datad"
    Warning (332126): Node "inst25|min_value[3]|datad"
    Warning (332126): Node "inst26|mux_D_out[2]~1|dataa"
    Warning (332126): Node "inst25|LessThan1~3|dataa"
    Warning (332126): Node "inst21|mux_C_out[2]~1|datad"
    Warning (332126): Node "inst25|Add0~2|datab"
    Warning (332126): Node "inst25|Add0~0|datad"
    Warning (332126): Node "inst25|min_value[1]~11|datac"
    Warning (332126): Node "inst25|min_value[3]~9|datac"
    Warning (332126): Node "inst25|min_value[0]~8|datac"
    Warning (332126): Node "inst25|min_value[0]~5|datad"
    Warning (332126): Node "inst25|min_value[0]~6|datad"
    Warning (332126): Node "inst25|LessThan0~5|datab"
    Warning (332126): Node "inst26|mux_D_out[1]~3|dataa"
    Warning (332126): Node "inst26|mux_D_out[2]~1|datac"
    Warning (332126): Node "inst25|Add0~1|datac"
    Warning (332126): Node "inst25|LessThan1~2|datac"
    Warning (332126): Node "inst21|mux_C_out[2]~1|dataa"
    Warning (332126): Node "inst21|mux_C_out[1]~3|dataa"
    Warning (332126): Node "inst25|Add0~2|datac"
    Warning (332126): Node "inst24|LessThan0~4|datad"
    Warning (332126): Node "inst25|LessThan2~2|dataa"
    Warning (332126): Node "inst24|Add0~0|datab"
    Warning (332126): Node "inst24|Add0~2|datab"
    Warning (332126): Node "inst24|Add0~3|datab"
    Warning (332126): Node "inst24|min_value~20|datab"
    Warning (332126): Node "inst24|min_value~21|datac"
    Warning (332126): Node "inst24|min_value~22|datac"
    Warning (332126): Node "inst24|min_value~14|datab"
    Warning (332126): Node "inst24|min_value~15|datac"
    Warning (332126): Node "inst24|min_value~10|datab"
    Warning (332126): Node "inst24|min_value~11|datac"
    Warning (332126): Node "inst24|min_value~17|datab"
    Warning (332126): Node "inst24|min_value~12|datac"
    Warning (332126): Node "inst24|min_value~13|datac"
    Warning (332126): Node "inst24|min_value~20|datac"
    Warning (332126): Node "inst24|min_value~19|datad"
    Warning (332126): Node "inst24|LessThan0~2|dataa"
    Warning (332126): Node "inst24|Add0~0|datac"
    Warning (332126): Node "inst24|Add0~2|datac"
    Warning (332126): Node "inst24|min_value~14|datad"
    Warning (332126): Node "inst24|min_value~11|dataa"
    Warning (332126): Node "inst24|min_value~10|dataa"
    Warning (332126): Node "inst24|min_value~12|datad"
    Warning (332126): Node "inst24|min_value~13|datad"
    Warning (332126): Node "inst24|min_value~16|datad"
    Warning (332126): Node "inst25|mux_D_out[3]~1|datac"
    Warning (332126): Node "inst24|LessThan1~3|datad"
    Warning (332126): Node "inst24|Add0~1|datac"
    Warning (332126): Node "inst26|mux_D_out[3]~0|datad"
    Warning (332126): Node "inst26|mux_D_out[3]~0|combout"
    Warning (332126): Node "inst26|min_value[3]~8|datac"
    Warning (332126): Node "inst26|LessThan2~4|datad"
    Warning (332126): Node "inst29|min_value[3]~10|datad"
    Warning (332126): Node "inst21|LessThan1~4|datac"
    Warning (332126): Node "inst21|mux_C_out[3]~0|datab"
    Warning (332126): Node "inst21|mux_C_out[3]~0|combout"
    Warning (332126): Node "inst21|min_value[3]~8|datad"
    Warning (332126): Node "inst24|LessThan0~3|datad"
Critical Warning (332081): Design contains combinational loop of 1569 nodes. Estimating the delays through the loop.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -8.140 clk10 
    Info (332119):    -3.000        -8.140 clk5 
    Info (332119):    -3.000        -8.140 clk6 
    Info (332119):    -3.000        -8.140 clk9 
    Info (332119):    -3.000        -6.855 clk1 
    Info (332119):    -3.000        -6.855 clk11 
    Info (332119):    -3.000        -6.855 clk13 
    Info (332119):    -3.000        -6.855 clk14 
    Info (332119):    -3.000        -6.855 clk2 
    Info (332119):    -3.000        -6.855 clk4 
    Info (332119):    -3.000        -6.855 clk7 
    Info (332119):    -3.000        -6.855 clk8 
    Info (332119):    -3.000        -5.570 clk0 
    Info (332119):    -3.000        -5.570 clk12 
    Info (332119):    -3.000        -5.570 clk15 
    Info (332119):    -3.000        -5.570 clk3 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -8.140 clk10 
    Info (332119):    -3.000        -8.140 clk5 
    Info (332119):    -3.000        -8.140 clk6 
    Info (332119):    -3.000        -8.140 clk9 
    Info (332119):    -3.000        -6.855 clk1 
    Info (332119):    -3.000        -6.855 clk11 
    Info (332119):    -3.000        -6.855 clk13 
    Info (332119):    -3.000        -6.855 clk14 
    Info (332119):    -3.000        -6.855 clk2 
    Info (332119):    -3.000        -6.855 clk4 
    Info (332119):    -3.000        -6.855 clk7 
    Info (332119):    -3.000        -6.855 clk8 
    Info (332119):    -3.000        -5.570 clk0 
    Info (332119):    -3.000        -5.570 clk12 
    Info (332119):    -3.000        -5.570 clk15 
    Info (332119):    -3.000        -5.570 clk3 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -7.233 clk6 
    Info (332119):    -3.000        -7.231 clk5 
    Info (332119):    -3.000        -7.230 clk10 
    Info (332119):    -3.000        -7.228 clk9 
    Info (332119):    -3.000        -6.186 clk13 
    Info (332119):    -3.000        -6.183 clk1 
    Info (332119):    -3.000        -6.180 clk11 
    Info (332119):    -3.000        -6.177 clk14 
    Info (332119):    -3.000        -6.177 clk7 
    Info (332119):    -3.000        -6.176 clk8 
    Info (332119):    -3.000        -6.162 clk2 
    Info (332119):    -3.000        -6.162 clk4 
    Info (332119):    -3.000        -5.120 clk0 
    Info (332119):    -3.000        -5.120 clk15 
    Info (332119):    -3.000        -5.120 clk3 
    Info (332119):    -3.000        -5.118 clk12 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1576 warnings
    Info: Peak virtual memory: 4656 megabytes
    Info: Processing ended: Sun Sep 15 18:33:54 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


