**中文 | [English](README_en.md)**

# Damo RV Priv ATS

Damo RV Priv ATS 是一个用于验证 RISC-V 特权态扩展的的兼容性测试框架。可以直接运行在硬件DUT或模拟器（QEMU / Sail / Spike）上运行，基于Baremetal程序，不依赖任何操作系统。该框架覆盖了 RISC-V 特权态规范中定义的 90+ 个特权扩展，每个扩展编译为完全独立的 ELF 二进制文件。通过平台抽象使得——同一套测试代码只需切换编译配置即可适配 QEMU、Sail、Spike 或 FPGA/硬件目标，共享框架与扩展逻辑之间零耦合。

---

## 项目目录结构

```
damo-priv-test/
├── Makefile               # 顶层：构建所有扩展
├── README_en.md / README_cn.md
│
├── common/                # 共享基础设施（与扩展无关）
│   ├── pmp/               # PMP 公共库
│   ├── vm/                # 虚拟内存公共库
│   ├── hyp/               # Hypervisor 扩展框架
│   ├── pm/                # Pointer Masking 框架
│   ├── config/            # 平台配置（qemu, sail, spike, haps, ...）
│   └── ...                # entry.S, trap.c, privilege.c, test_framework.h/c, uart.c 等
│
├── DOCS/                  # 项目文档
│   ├── framework/         # 框架设计文档（架构、API、用法）
│   ├── testplan/          # 合规性测试方案（每个扩展一份）
│   ├── develop_guide/     # 开发者指南（编写测试、API 参考、添加扩展）
│   ├── framework_en/      # 英文版框架文档
│   └── testplan_en/       # 英文版测试方案
│
├── SPEC/                  # RISC-V 规范摘录（.adoc）及完整规范仓库
├── NORM/                  # 结构化规范条目（Norm ID → 规范原文）
│
├── Sha/                   # ── 扩展测试目录 ──
├── Sstc/                  #    （每个目录编译为独立的裸机二进制）
├── Sv39/                  #
├── Hypervisor_CSR/        #
├── aia_aplic/             #
└── ...                    #    （共 90+ 个扩展目录）
```

每个扩展目录的标准结构：

```
<extension>/
├── Makefile          # 包含 ../common/Makefile.common
├── kernel.ld         # 链接脚本
├── main.c            # 扩展测试入口
└── tests/
    ├── test_register.c   # 测试用例注册
    └── test_xxx.c        # 具体测试用例
```

---

## 前置要求

- **RISC-V 交叉编译器**（以下任选其一）：
  - GCC：`riscv64-unknown-elf-gcc`（RV32 使用 `riscv32-unknown-elf-gcc`）
  - LLVM/Clang：`clang` + `ld.lld` + `llvm-objcopy` + `llvm-objdump`
- **QEMU**（可选）：`qemu-system-riscv64` / `qemu-system-riscv32`
- **Sail**（可选）：`sail_riscv_sim`，用于参考模型验证
- **Spike**（可选）：`spike`，用于 ISA 模拟

---

## 快速开始

```bash
# 构建单个扩展（默认：QEMU RV64）
make pmp CROSS_COMPILER=/path/to/riscv64-unknown-elf-

# 切换到其他平台构建
make pmp CONFIG=sail-rv64-max CROSS_COMPILER=/path/to/riscv64-unknown-elf-

# 构建所有扩展
make all CROSS_COMPILER=/path/to/riscv64-unknown-elf-

# 在模拟器上运行
make qemu-pmp CROSS_COMPILER=/path/to/riscv64-unknown-elf-
make sail-pmp CROSS_COMPILER=/path/to/riscv64-unknown-elf-
make spike-pmp CROSS_COMPILER=/path/to/riscv64-unknown-elf-

# 构建 RV32 版本
make pmp XLEN=32 CROSS_COMPILER=/path/to/riscv32-unknown-elf-
```

使用 `TEST_FILTER` 运行特定测试：

```bash
make qemu-pmp EXTRA_CFLAGS='-DTEST_FILTER="PMP"' CROSS_COMPILER=/path/to/riscv64-unknown-elf-
```

---

## 工具链选择

框架同时支持 **GCC** 和 **LLVM/Clang** 两种工具链，通过 `TOOLCHAIN` 变量切换。默认使用 GCC，保持完全向后兼容。

### GCC（默认）

```bash
# 默认行为，无需额外参数
make pmp

# 手动指定工具链前缀
make pmp CROSS_COMPILER=/path/to/riscv64-unknown-elf-

# 构建 RV32
make pmp XLEN=32 CROSS_COMPILER=/path/to/riscv32-unknown-elf-
```

### LLVM/Clang

使用 LLVM 工具链时，框架通过 `$(CROSS_COMPILER)clang` 方式调用编译器（如 `riscv64-unknown-elf-clang`），链接器使用 `ld.lld`。与 GCC 模式一样，通过 `CROSS_COMPILER` 指定工具链前缀。

```bash
# 切换到 LLVM 工具链（使用默认前缀 riscv64-unknown-elf-）
make pmp TOOLCHAIN=clang

# 在模拟器上运行
make qemu-pmp TOOLCHAIN=clang

# 构建所有扩展
make all TOOLCHAIN=clang

# 构建 RV32（clang 通过 -march 自动处理 32/64 位）
make pmp TOOLCHAIN=clang XLEN=32

# 手动指定工具链前缀
make pmp TOOLCHAIN=clang CROSS_COMPILER=/path/to/riscv64-unknown-elf-
```

可选参数：

| 变量 | 默认值 | 说明 |
|------|--------|------|
| `TOOLCHAIN` | `gcc` | 工具链后端，可选 `gcc` 或 `clang` |
| `CROSS_COMPILER` | `riscv64-unknown-elf-` | 工具链前缀（GCC 和 Clang 模式通用） |

### 安装 LLVM 工具链

```bash
# Ubuntu/Debian
sudo apt install llvm lld clang

# 或从源码编译 RISC-V LLVM 工具链
# 参考：https://github.com/llvm/llvm-project
```

---

## DUT 适配

框架通过 `CONFIG` 变量支持多种 DUT（被测设备）目标。每种配置定义了平台特定的内存布局、UART 设置和构建选项。

### 可用配置

| CONFIG | 目标 | XLEN | MEM_BASE | 说明 |
|--------|------|------|----------|------|
| `qemu-rv64-max` | QEMU virt | 64 | 0x80000000 | 默认 QEMU 平台 |
| `qemu-rv32-max` | QEMU virt | 32 | 0x80000000 | QEMU RV32 变体 |
| `sail-rv64-max` | Sail | 64 | 0x80000000 | 参考模型 |
| `spike-rv64-max` | Spike | 64 | 0x80000000 | ISA 模拟器 |


### 工作原理

每个配置位于 `config/<CONFIG>/`，包含：
- **platform.mk** — 构建设置（交叉编译器、内存基址、模拟器选项）
- **platform_config.h** — 平台层配置（UART 基地址、AIA BASE 地址、TRACE base 地址等硬件定义）
- **rvtest_config.h** — Core 支持的扩展定义及 ISA parameters（由 riscv-unified-db 自动生成）
- **rvmodel_macros.h** — 模型参数

平台头文件和扩展配置在编译时通过 GCC `-include` 注入，因此测试源代码无需直接包含平台特定的头文件。

### 在 HAPS 硬件上运行

```bash
cd <test_folder>
make clean
make CONFIG=haps_xiaohui CROSS_COMPILER=/path/to/riscv64-unknown-elf-
../scripts/remote_debug.py <ip_addr> <test_elf>
```

---

## 重要注意事项

1. **切换 CONFIG 前必须 `make clean`** — 平台头文件通过 `-include` 烧入所有 `.o` 文件。切换平台时不清理会因旧的目标文件包含错误的平台定义而导致链接错误或行为异常。

2. **不同平台有不同的内存布局** — QEMU 使用 `MEM_BASE=0x80000000`，HAPS 平台使用 `MEM_BASE=0x60000000`。为一个平台编译的二进制不能在另一个平台上运行。

3. **平台特定的测试排除** — 部分平台定义了 `SKIP_BREAKPOINT_TESTS` 或 `PLATFORM_CLEAR_MAEE` 等标志来改变测试行为。请查阅 `platform_config.h` 了解平台特定约束。

4. **RV32 与 RV64** — 使用 `CONFIG=qemu-rv32-max` 配合 `XLEN=32` 进行 RV32 构建。并非所有扩展都支持 RV32。

5. **S/U-mode 需要 PMP 覆盖** — 如果没有任何匹配的 PMP entry，S-mode 和 U-mode 的所有访问都会被拒绝。切换特权级前务必至少配置一个覆盖固件代码区域的 PMP entry。

6. **`TEST_END()` 包含 `return`** — 不要在 `TEST_END()` 之后编写代码。

测试编写指南和核心 API 参考请参阅 [`DOCS/develop_guide/`](DOCS/develop_guide/)。

---

## 已实现的扩展

| 分类 | 扩展 | 说明 | 已开源 |
|------|------|------|:------:|
| **内存保护** | `pmp` | PMP 物理内存保护 | |
| | `Smepmp` | Smepmp（PMP M-mode 增强） | |
| | `spmp` | SPMP（S-level 物理内存保护） | |
| | `iopmp` | IOPMP 外设pmp| |
| **虚拟内存** | `Sv39` | Sv39（3 级页表） | ✓ |
| | `Sv48` | Sv48（4 级页表） | ✓ |
| | `Sv57` | Sv57（5 级页表） | ✓ |
| | `Svbare` | Svbare（satp.MODE=Bare） | |
| | `Svnapot` | NAPOT 翻译连续性 | ✓ |
| | `Svpbmt` | 页级内存类型 | ✓ |
| | `Svinval` | 细粒度 TLB 无效化 | ✓ |
| | `Svade` | 硬件 A/D 位异常 | |
| | `Svadu` | 硬件 A/D 位自动更新 | ✓ |
| | `Svvptc` | PTE 置有效后省略内存管理指令 | |
| | `Svrsw60t59b` | PTE reserved 位扩展 | |
| **PMP+VM 交互** | `pmp_sv39` | PMP + Sv39 交互 | |
| | `pmp_sv48` | PMP + Sv48 交互 | |
| | `pmp_sv57` | PMP + Sv57 交互 | |
| **Hypervisor** | `Hypervisor_CSR` | Hypervisor CSR 子集 | ✓ |
| | `Hypervisor_Interrupts` | Hypervisor 中断子集 | ✓ |
| | `Hypervisor_Exceptions` | Hypervisor 异常与 trap 子集 | ✓ |
| | `Sv39x4` | Sv39x4 G-stage 翻译 | ✓ |
| | `Sv48x4` | Sv48x4 G-stage 翻译 | ✓ |
| | `Sv57x4` | Sv57x4 G-stage 翻译 | ✓ |
| | `Sv39x4_Sv39` | 两阶段：Sv39x4 + Sv39 | ✓ |
| | `Sv39x4_Sv48` | 两阶段：Sv39x4 + Sv48 | ✓ |
| | `Sv39x4_Sv57` | 两阶段：Sv39x4 + Sv57 | ✓ |
| | `Sv48x4_Sv39` | 两阶段：Sv48x4 + Sv39 | ✓ |
| | `Sv48x4_Sv48` | 两阶段：Sv48x4 + Sv48 | ✓ |
| | `Sv48x4_Sv57` | 两阶段：Sv48x4 + Sv57 | ✓ |
| | `Sv57x4_Sv39` | 两阶段：Sv57x4 + Sv39 | ✓ |
| | `Sv57x4_Sv48` | 两阶段：Sv57x4 + Sv48 | ✓ |
| | `Sv57x4_Sv57` | 两阶段：Sv57x4 + Sv57 | ✓ |
| **Hypervisor (Sh\*) 扩展** | `Sha` | 增强 Hypervisor 扩展 | ✓ |
| | `Shgatpa` | 翻译模式支持 | ✓ |
| | `Shcounterenw` | 计数器使能可写性 | ✓ |
| | `Shlcofideleg` | 计数器溢出委托 | ✓ |
| | `Shtvala` | Hypervisor trap 值报告 | ✓ |
| | `Shvsatpa` | VS-stage 翻译模式支持 | ✓ |
| | `Shvstvala` | VS-stage trap 值报告 | ✓ |
| | `Shvstvecd` | VS-stage 直接 trap 向量 | ✓ |
| **Hypervisor 组合** | `Hypervisor_Smcsrind` | Hyp + Smcsrind | ✓ |
| | `Hypervisor_Smmpm` | Hyp + Smmpm（M-mode Pointer Masking） | ✓ |
| | `Hypervisor_Smnpm` | Hyp + Smnpm（Next-level Pointer Masking） | ✓ |
| | `Hypervisor_Smstateen` | Hyp + Smstateen | ✓ |
| | `Hypervisor_Ssccptr` | Hyp + Ssccptr | ✓ |
| | `Hypervisor_Sscsrind` | Hyp + Sscsrind | ✓ |
| | `Hypervisor_Ssdbltrp` | Hyp + Ssdbltrp | ✓ |
| | `Hypervisor_Ssnpm` | Hyp + Ssnpm（S-mode Pointer Masking） | ✓ |
| | `Hypervisor_Ssstateen` | Hyp + Ssstateen | ✓ |
| | `Hypervisor_Sstc` | Hyp + Sstc | ✓ |
| | `Hypervisor_Sstvala` | Hyp + Sstvala | ✓ |
| | `Hypervisor_Svadu` | Hyp + Svadu | ✓ |
| | `Hypervisor_Svinval` | Hyp + Svinval | ✓ |
| | `Hypervisor_Svnapot` | Hyp + Svnapot | ✓ |
| | `Hypervisor_Svpbmt` | Hyp + Svpbmt | ✓ |
| | `Hypervisor_Zicbom` | Hyp + Zicbom（Cache Block Management） | ✓ |
| | `Hypervisor_Zicbop` | Hyp + Zicbop（Cache Block Prefetch） | ✓ |
| | `Hypervisor_Zicboz` | Hyp + Zicboz（Cache Block Zero） | ✓ |
| | `Hypervisor_Zicfilp` | Hyp + Zicfilp（CFI Landing Pad） | ✓ |
| | `Hypervisor_Zicfiss` | Hyp + Zicfiss（CFI Shadow Stack） | ✓ |
| | `Hypervisor_Smcntrpmf` | Hyp + Smcntrpmf | ✓ |
| | `Hypervisor_Ssqosid` | Hyp + Ssqosid | ✓ |
| | `Hypervisor_Zkr` | Hyp + Zkr | ✓ |
| **Machine-mode (Sm\*)扩展** | `Sm_CSR` | M-Mode CSR | |
| | `Sm_Interrupts` | M-Mode 中断处理 | |
| | `Sm_Exceptions` | M-Mode 异常处理 | |
| | `Smstateen` | 状态使能 | ✓ |
| | `Smrnmi` | 可恢复 NMI | |
| | `Smcdeleg` | 计数器委托 | |
| | `Smcntrpmf` | Cycle/Instret 特权模式过滤 | ✓ |
| | `Smcsrind` | 间接 CSR 访问 | ✓ |
| | `Smctr` | 控制流传输记录 | |
| | `Smdbltrp` | 双重 trap | |
| **Supervisor (Ss\*)扩展** | `Ss_CSR` | S-Mode CSR | |
| | `Ss_Interrupts` | S-Mode 中断处理 | |
| | `Ss_Exceptions` | S-Mode 异常处理 | |
| | `Ssccptr` | 主内存页表读取 | ✓ |
| | `Sscofpmf` | 计数器溢出/模式过滤 | |
| | `Sscounterenw` | 计数器使能可写性 | |
| | `Ssstateen` | 状态使能 | ✓ |
| | `Sstc` | S-mode 定时器中断 | ✓ |
| | `Sstvala` | Trap 值报告 | ✓ |
| | `Sstvecd` | 直接 Trap 向量 | ✓ |
| | `Ssu64xl` | UXLEN=64 支持 | |
| | `Ssccfg` | S-mode 计数器委托 | |
| | `Sscsrind` | 间接 CSR 访问 | ✓ |
| | `Ssctr` | 控制流传输记录 | |
| | `Ssdbltrp` | 双重 trap | ✓ |
| **中断扩展** | `aia_aplic` | APLIC | |
| | `aia_imsic` | AIA IMSIC | |
| | `aia_smaia` | M-mode AIA | |
| | `aia_iommu` | AIA + IOMMU | |
| | `aia_hypervisor` | Hypervisor AIA | |
| | `clic` | CLIC | |
| | `aia_clic` | AIA + CLIC | |
| | `aclint` | ACLINT | |
| **CFI（控制流完整性）** | `cfi.Zicfilp` | CFI Landing Pad | ✓ |
| | `cfi.Zicfiss` | CFI Shadow Stack | ✓ |
| **CMO（缓存管理）** | `cmo.base` | CMO 基础 | |
| | `cmo.Zicbom` | Cache Block Management | ✓ |
| | `cmo.Zicbop` | Cache Block Prefetch | ✓ |
| | `cmo.Zicboz` | Cache Block Zero | ✓ |
| **Pointer Masking** | `zpm.Smmpm` | M-mode Pointer Masking | ✓ |
| | `zpm.Smnpm` | Next-level Pointer Masking | ✓ |
| | `zpm.Ssnpm` | S-mode Pointer Masking | ✓ |
| **QoS** | `qos.cbqri` | QoS CBQRI | |
| | `qos.Ssqosid` | QoS Ssqosid | ✓ |
| **非特权扩展 (Zi\*)** | `Zicsr` | CSR 指令 | |
| | `Zifencei` | 指令取指栅栏 | |
| | `Zicond` | 整数条件操作 | |
| | `Zicntr` | 基础计数器 | |
| | `Zihpm` | 硬件性能计数器 | |
| | `Zihintpause` | PAUSE 提示 | |
| | `Zihintntl` | 非临时性访问提示 | |
| | `Zimop` | May-Be-Operations | |
| | `Ziccamoa` | 主存算术 AMO 支持（AMOArithmetic PMA） | |
| | `Ziccamoc` | 主存 Compare-and-Swap（AMOCASQ PMA） | |
| | `Ziccid` | 指令/数据一致性与连贯性 | |
| | `Ziccif` | 指令取指原子性 | |
| | `Zicclsm` | 主存非对齐访问 | |
| | `Ziccrse` | 主存可预留性（LR/SC 最终成功） | |
| **压缩扩展 (Zc\*)** | `Zcmop` | 压缩 May-Be-Operations | |
| | `Zcmp` | 压缩 push/pop 及寄存器移动 | |
| | `Zcmt` | 压缩表跳转 | |
| **调试扩展 (Sd\*)** | `Sdext` | 外部调试（Debug Mode 与 Core Debug CSR） | |
| | `Sdtrig` | 触发器模块（硬件断点/触发） | |
| **其他** | `sbi` | SBI 接口 | |
| | `ntrace` | Ntrace | |
| | `raseri` | Raseri | |
| | `Zkr` | 熵源（Key Seed） | ✓ |

---

## 设计理念

框架将**共享基础设施**与**扩展特定逻辑**分离。`common/` 提供启动引导、trap 处理、特权切换和测试框架，每个扩展目录编译为独立的裸机 ELF 二进制文件。

核心设计原则：

1. **零耦合** — `common/` 不包含任何扩展头文件的 `#include`。扩展通过弱符号和链接时组合注入行为。
2. **独立裸机二进制** — 每个扩展是完全自包含的 ELF，可直接被 QEMU、Sail 或 Spike 加载。
3. **弱符号钩子** — `entry.S` 调用 `_platform_init`（弱符号，默认为空操作）。扩展可提供强定义来执行自定义初始化。
4. **通过 `-include` 实现平台抽象** — 平台头文件（`platform_config.h` 和 `rvtest_config.h`）在编译时注入，避免在源文件中硬编码 `#include "platform_config.h"`。
5. **RV32/RV64 双架构支持** — 所有汇编使用从 `__riscv_xlen` 派生的条件编译宏。
6. **确定性 Trap 处理** — 所有内存操作使用非压缩指令（`.option norvc`），使 trap handler 可以可靠地通过 `mepc += 4` 跳过故障指令。
7. **条件编译公共库** — 扩展通过在 Makefile 中设置 `ENABLE_PMP=1`、`ENABLE_VM=1`、`ENABLE_HYP=1`、`ENABLE_PM=1`、`ENABLE_TWO_STAGE=1`、`ENABLE_IOPMP=1`、`ENABLE_NTRACE=1` 或 `ENABLE_CMO=1` 按需链接。

---

## 延伸阅读

- [RISC-V 特权态规范](https://github.com/riscv/riscv-isa-manual)
- [`DOCS/framework/`](DOCS/framework/) — 子系统框架文档
- [`DOCS/testplan/`](DOCS/testplan/) — 扩展测试方案
- [`DOCS/develop_guide/`](DOCS/develop_guide/) — 开发者指南
- [`SPEC/`](SPEC/) — 规范摘录
- [`COVERPOINTS/`](COVERPOINTS/) — 覆盖率 coverpoint 定义
