Fitter report for top
Wed Dec 07 15:12:39 2011
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 07 15:12:39 2011         ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; top                                           ;
; Top-level Entity Name              ; top                                           ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C70F896C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 742 / 68,416 ( 1 % )                          ;
;     Total combinational functions  ; 622 / 68,416 ( < 1 % )                        ;
;     Dedicated logic registers      ; 409 / 68,416 ( < 1 % )                        ;
; Total registers                    ; 409                                           ;
; Total pins                         ; 40 / 622 ( 6 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 1,152,000 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1076 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1076 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1073    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Ba-EK/Desktop/Verilog/TheRealProjecT/TOP/top.pin.


+-----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                 ;
+---------------------------------------------+-------------------------------------------------+
; Resource                                    ; Usage                                           ;
+---------------------------------------------+-------------------------------------------------+
; Total logic elements                        ; 742 / 68,416 ( 1 % )                            ;
;     -- Combinational with no register       ; 333                                             ;
;     -- Register only                        ; 120                                             ;
;     -- Combinational with a register        ; 289                                             ;
;                                             ;                                                 ;
; Logic element usage by number of LUT inputs ;                                                 ;
;     -- 4 input functions                    ; 473                                             ;
;     -- 3 input functions                    ; 89                                              ;
;     -- <=2 input functions                  ; 60                                              ;
;     -- Register only                        ; 120                                             ;
;                                             ;                                                 ;
; Logic elements by mode                      ;                                                 ;
;     -- normal mode                          ; 603                                             ;
;     -- arithmetic mode                      ; 19                                              ;
;                                             ;                                                 ;
; Total registers*                            ; 409 / 70,234 ( < 1 % )                          ;
;     -- Dedicated logic registers            ; 409 / 68,416 ( < 1 % )                          ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )                               ;
;                                             ;                                                 ;
; Total LABs:  partially or completely used   ; 52 / 4,276 ( 1 % )                              ;
; User inserted logic elements                ; 0                                               ;
; Virtual pins                                ; 0                                               ;
; I/O pins                                    ; 40 / 622 ( 6 % )                                ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                  ;
; Global signals                              ; 2                                               ;
; M4Ks                                        ; 0 / 250 ( 0 % )                                 ;
; Total block memory bits                     ; 0 / 1,152,000 ( 0 % )                           ;
; Total block memory implementation bits      ; 0 / 1,152,000 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )                                 ;
; PLLs                                        ; 0 / 4 ( 0 % )                                   ;
; Global clocks                               ; 2 / 16 ( 13 % )                                 ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                   ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                   ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                   ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                    ;
; Peak interconnect usage (total/H/V)         ; 8% / 7% / 10%                                   ;
; Maximum fan-out node                        ; clk~clkctrl                                     ;
; Maximum fan-out                             ; 409                                             ;
; Highest non-global fan-out signal           ; bus:U0_bus|Arbitrator:U0_Arbitrator|Arbit_STATE ;
; Highest non-global fan-out                  ; 40                                              ;
; Total fan-out                               ; 3599                                            ;
; Average fan-out                             ; 3.18                                            ;
+---------------------------------------------+-------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 742 / 68416 ( 1 % )   ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 333                   ; 0                              ;
;     -- Register only                        ; 120                   ; 0                              ;
;     -- Combinational with a register        ; 289                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 473                   ; 0                              ;
;     -- 3 input functions                    ; 89                    ; 0                              ;
;     -- <=2 input functions                  ; 60                    ; 0                              ;
;     -- Register only                        ; 120                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 603                   ; 0                              ;
;     -- arithmetic mode                      ; 19                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 409                   ; 0                              ;
;     -- Dedicated logic registers            ; 409 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 52 / 4276 ( 1 % )     ; 0 / 4276 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 40                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3599                  ; 0                              ;
;     -- Registered Connections               ; 858                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 20                    ; 0                              ;
;     -- Output Ports                         ; 20                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; M0_address[0] ; B18   ; 4        ; 58           ; 51           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_address[1] ; D19   ; 4        ; 65           ; 51           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_address[2] ; H15   ; 3        ; 47           ; 51           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_address[3] ; H29   ; 5        ; 95           ; 40           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_address[4] ; L24   ; 5        ; 95           ; 41           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_address[5] ; B21   ; 4        ; 69           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_address[6] ; E19   ; 4        ; 67           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_address[7] ; E21   ; 4        ; 71           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_dout[0]    ; J19   ; 4        ; 74           ; 51           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_dout[1]    ; C21   ; 4        ; 74           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_dout[2]    ; B22   ; 4        ; 71           ; 51           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_dout[3]    ; G19   ; 4        ; 76           ; 51           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_dout[4]    ; F20   ; 4        ; 69           ; 51           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_dout[5]    ; AC18  ; 7        ; 67           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_dout[6]    ; K26   ; 5        ; 95           ; 40           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_dout[7]    ; A22   ; 4        ; 71           ; 51           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_req        ; G15   ; 3        ; 47           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M0_wr         ; E20   ; 4        ; 69           ; 51           ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk           ; T2    ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_n       ; T3    ; 1        ; 0            ; 25           ; 3           ; 34                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; M0_grant        ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M_din[0]        ; H18   ; 4        ; 65           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M_din[1]        ; D18   ; 4        ; 60           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M_din[2]        ; B20   ; 4        ; 62           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M_din[3]        ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M_din[4]        ; G18   ; 4        ; 60           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M_din[5]        ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M_din[6]        ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M_din[7]        ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_cnt[0]     ; N23   ; 5        ; 95           ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_cnt[1]     ; K28   ; 5        ; 95           ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_cnt[2]     ; M21   ; 5        ; 95           ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_cnt[3]     ; M23   ; 5        ; 95           ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_flag[0]    ; A21   ; 4        ; 67           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_flag[1]    ; D21   ; 4        ; 71           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_flag[2]    ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_flag[3]    ; M22   ; 5        ; 95           ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_flag[4]    ; AD18  ; 7        ; 67           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; fifo_flag[5]    ; F19   ; 4        ; 67           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; timer_interrupt ; A20   ; 4        ; 62           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 85 ( 2 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 79 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 72 ( 3 % )   ; 3.3V          ; --           ;
; 4        ; 26 / 74 ( 35 % ) ; 3.3V          ; --           ;
; 5        ; 8 / 85 ( 9 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 81 ( 1 % )   ; 3.3V          ; --           ;
; 7        ; 2 / 74 ( 3 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 594        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 592        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 586        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 578        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; M_din[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 540        ; 4        ; timer_interrupt                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 532        ; 4        ; fifo_flag[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 528        ; 4        ; M0_dout[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 518        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ; 514        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 510        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 140        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 141        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA29     ; 376        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 224        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 280        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 342        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 201        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 223        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC14     ; 231        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 259        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 272        ; 7        ; M0_dout[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 282        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 322        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 350        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 138        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 139        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 195        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD10     ; 197        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 202        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 210        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 229        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD16     ; 249        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 258        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 271        ; 7        ; fifo_flag[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 209        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 221        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 248        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 255        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 189        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 200        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 217        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 252        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF17     ; 264        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 269        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ; 230        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG14     ; 232        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG17     ; 254        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 268        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 275        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 185        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH10     ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ; 237        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 247        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 253        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 261        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 267        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 213        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 219        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK12     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 285        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 593        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 591        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 585        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 577        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 573        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 568        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 565        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 559        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 548        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 547        ; 4        ; M0_address[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 544        ; 4        ; M_din[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 539        ; 4        ; M_din[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 531        ; 4        ; M0_address[5]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 527        ; 4        ; M0_dout[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 517        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 513        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 502        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 600        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 572        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 575        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 564        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 558        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 546        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 538        ; 4        ; M_din[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; M0_dout[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 520        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 498        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 599        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 571        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 567        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 541        ; 4        ; M_din[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 537        ; 4        ; M0_address[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; fifo_flag[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D22      ; 519        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 515        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 508        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 507        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 589        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 579        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 570        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 566        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E17      ; 550        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; M0_address[6]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ; 530        ; 4        ; M0_wr                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ; 525        ; 4        ; M0_address[7]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E22      ; 506        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ; 505        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E24      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E29      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 590        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 580        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; M_din[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 533        ; 4        ; fifo_flag[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F20      ; 529        ; 4        ; M0_dout[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F29      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 582        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 576        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; M0_req                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; M_din[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 521        ; 4        ; M0_dout[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G20      ; 511        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 500        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 459        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 587        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 574        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 563        ; 3        ; M0_address[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 557        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; M_din[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H19      ; 524        ; 4        ; fifo_flag[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H20      ; 512        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H21      ; 501        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; M0_address[3]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H30      ; 454        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 581        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; M0_grant                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J19      ; 523        ; 4        ; M0_dout[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J30      ; 440        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 57         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 462        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 452        ; 5        ; M0_dout[6]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K27      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 446        ; 5        ; fifo_cnt[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K29      ; 433        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 61         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 450        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; M0_address[4]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 435        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L29      ; 431        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 432        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 64         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 65         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 66         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 67         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; fifo_cnt[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 442        ; 5        ; fifo_flag[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 443        ; 5        ; fifo_cnt[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M29      ; 425        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 426        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 69         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 58         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 63         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 428        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N23      ; 444        ; 5        ; fifo_cnt[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 424        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 423        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 76         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 73         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 74         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 72         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 416        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 415        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 413        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 88         ; 1        ; reset_n                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T29      ; 398        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U30      ; 392        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 379        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 146        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y28      ; 374        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                      ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
; |top                                      ; 742 (0)     ; 409 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 40   ; 0            ; 333 (0)      ; 120 (0)           ; 289 (0)          ; |top                                                                                     ;              ;
;    |bus:U0_bus|                           ; 35 (3)      ; 2 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (2)       ; 0 (0)             ; 14 (0)           ; |top|bus:U0_bus                                                                          ;              ;
;       |Address_decoder:U4_addr_decoder|   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |top|bus:U0_bus|Address_decoder:U4_addr_decoder                                          ;              ;
;       |Arbitrator:U0_Arbitrator|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|bus:U0_bus|Arbitrator:U0_Arbitrator                                                 ;              ;
;       |mx2_addr:U2_S_addr_mx2|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |top|bus:U0_bus|mx2_addr:U2_S_addr_mx2                                                   ;              ;
;       |mx2_addr:U3_S_din_mx2|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |top|bus:U0_bus|mx2_addr:U3_S_din_mx2                                                    ;              ;
;       |mx2_addr:U7_M_din_mx2|             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |top|bus:U0_bus|mx2_addr:U7_M_din_mx2                                                    ;              ;
;       |mx2_bus:U1_S_wr_mx2|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|bus:U0_bus|mx2_bus:U1_S_wr_mx2                                                      ;              ;
;    |fifo_top:U1_fifo_top|                 ; 603 (5)     ; 366 (5)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 237 (0)      ; 120 (0)           ; 246 (5)          ; |top|fifo_top:U1_fifo_top                                                                ;              ;
;       |_andcn4:U2_fifo_cnt_last_and|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|_andcn4:U2_fifo_cnt_last_and                                   ;              ;
;       |_andcn:U3_full_last_and|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|_andcn:U3_full_last_and                                        ;              ;
;       |_andcn:U4_empty_last_and|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|_andcn:U4_empty_last_and                                       ;              ;
;       |_andcn:U5_wr_ack_last_and|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|_andcn:U5_wr_ack_last_and                                      ;              ;
;       |_andcn:U6_wr_err_last_and|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|_andcn:U6_wr_err_last_and                                      ;              ;
;       |_andcn:U7_rd_ack_last_and|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|_andcn:U7_rd_ack_last_and                                      ;              ;
;       |_andcn:U8_rd_err_last_and|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|_andcn:U8_rd_err_last_and                                      ;              ;
;       |cnt_mx2:U3_1_cnt_mx2|              ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2                                           ;              ;
;       |decoder:U0_decoder|                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|decoder:U0_decoder                                             ;              ;
;       |fifo:U0_fifo|                      ; 129 (56)    ; 91 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (29)      ; 32 (0)            ; 59 (59)          ; |top|fifo_top:U1_fifo_top|fifo:U0_fifo                                                   ;              ;
;          |register_file:U0_register_file| ; 73 (72)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 32 (32)           ; 32 (32)          ; |top|fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file                    ;              ;
;             |fifo_and1:U0_rf_we|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|fifo_and1:U0_rf_we ;              ;
;       |fifo:U1_fifo|                      ; 129 (56)    ; 90 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (30)      ; 32 (0)            ; 58 (58)          ; |top|fifo_top:U1_fifo_top|fifo:U1_fifo                                                   ;              ;
;          |register_file:U0_register_file| ; 73 (72)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 32 (32)           ; 32 (32)          ; |top|fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file                    ;              ;
;             |fifo_and1:U0_rf_we|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|fifo_and1:U0_rf_we ;              ;
;       |fifo:U2_fifo|                      ; 130 (57)    ; 90 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (31)      ; 32 (0)            ; 58 (58)          ; |top|fifo_top:U1_fifo_top|fifo:U2_fifo                                                   ;              ;
;          |register_file:U0_register_file| ; 73 (72)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 32 (32)           ; 32 (32)          ; |top|fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file                    ;              ;
;             |fifo_and1:U0_rf_we|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|fifo_and1:U0_rf_we ;              ;
;       |fifo:U3_fifo|                      ; 132 (59)    ; 90 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (33)      ; 24 (0)            ; 66 (58)          ; |top|fifo_top:U1_fifo_top|fifo:U3_fifo                                                   ;              ;
;          |register_file:U0_register_file| ; 73 (72)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 24 (24)           ; 40 (40)          ; |top|fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file                    ;              ;
;             |fifo_and1:U0_rf_we|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|fifo_and1:U0_rf_we ;              ;
;       |mx2:U3_1_empty_mx2|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|mx2:U3_1_empty_mx2                                             ;              ;
;       |mx2:U3_1_full_mx2|                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|mx2:U3_1_full_mx2                                              ;              ;
;       |mx2:U3_1_rd_ack_mx2|               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|mx2:U3_1_rd_ack_mx2                                            ;              ;
;       |mx2:U3_1_rd_err_mx2|               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|mx2:U3_1_rd_err_mx2                                            ;              ;
;       |mx2:U3_1_wr_ack_mx2|               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|mx2:U3_1_wr_ack_mx2                                            ;              ;
;       |mx2:U3_1_wr_err_mx2|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|mx2:U3_1_wr_err_mx2                                            ;              ;
;       |ot_mx2:U3_1_ot_mx2|                ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |top|fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2                                             ;              ;
;    |timer:U2_timer|                       ; 118 (0)     ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 43 (0)           ; |top|timer:U2_timer                                                                      ;              ;
;       |timer_counter:U2_timer_counter|    ; 30 (30)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 10 (10)          ; |top|timer:U2_timer|timer_counter:U2_timer_counter                                       ;              ;
;       |timer_master:U1_timer_master|      ; 20 (20)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 12 (12)          ; |top|timer:U2_timer|timer_master:U1_timer_master                                         ;              ;
;       |timer_reg:U0_timer_reg|            ; 70 (70)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 23 (23)          ; |top|timer:U2_timer|timer_reg:U0_timer_reg                                               ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; M0_grant        ; Output   ; --            ; --            ; --                    ; --  ;
; M_din[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; M_din[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; M_din[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; M_din[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; M_din[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; M_din[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; M_din[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; M_din[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; timer_interrupt ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_cnt[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_cnt[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_cnt[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_cnt[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_flag[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_flag[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_flag[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_flag[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_flag[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; fifo_flag[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; M0_req          ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; clk             ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; reset_n         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; M0_address[2]   ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; M0_address[6]   ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_address[7]   ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_address[5]   ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_address[4]   ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; M0_address[3]   ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; M0_wr           ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_address[0]   ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_address[1]   ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_dout[0]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_dout[7]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_dout[6]      ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; M0_dout[5]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_dout[4]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_dout[3]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_dout[2]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; M0_dout[1]      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; M0_req                                                           ;                   ;         ;
; clk                                                              ;                   ;         ;
; reset_n                                                          ;                   ;         ;
; M0_address[2]                                                    ;                   ;         ;
; M0_address[6]                                                    ;                   ;         ;
;      - bus:U0_bus|Address_decoder:U4_addr_decoder|S0_sel~1       ; 1                 ; 6       ;
; M0_address[7]                                                    ;                   ;         ;
;      - bus:U0_bus|Address_decoder:U4_addr_decoder|S0_sel~1       ; 1                 ; 6       ;
; M0_address[5]                                                    ;                   ;         ;
;      - bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[5]~3                  ; 0                 ; 6       ;
; M0_address[4]                                                    ;                   ;         ;
;      - bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[4]~5                  ; 1                 ; 6       ;
; M0_address[3]                                                    ;                   ;         ;
;      - bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[3]~6                  ; 0                 ; 6       ;
; M0_wr                                                            ;                   ;         ;
;      - bus:U0_bus|mx2_bus:U1_S_wr_mx2|y~0                        ; 1                 ; 6       ;
;      - fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_fifo_STATE~2       ; 1                 ; 6       ;
;      - fifo_top:U1_fifo_top|fifo:U3_fifo|Selector0~0             ; 1                 ; 6       ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|always1~8           ; 1                 ; 6       ;
;      - fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_head[0]~7          ; 1                 ; 6       ;
;      - fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_head[0]~7          ; 1                 ; 6       ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~41      ; 1                 ; 6       ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[0]~46   ; 1                 ; 6       ;
;      - fifo_top:U1_fifo_top|fifo:U2_fifo|Selector3~7             ; 1                 ; 6       ;
;      - fifo_top:U1_fifo_top|fifo:U1_fifo|Selector3~7             ; 1                 ; 6       ;
;      - fifo_top:U1_fifo_top|fifo:U0_fifo|Selector3~7             ; 1                 ; 6       ;
;      - fifo_top:U1_fifo_top|fifo:U3_fifo|Selector3~7             ; 1                 ; 6       ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|always12~3          ; 1                 ; 6       ;
; M0_address[0]                                                    ;                   ;         ;
;      - bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[0]~7                  ; 0                 ; 6       ;
; M0_address[1]                                                    ;                   ;         ;
;      - bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[1]~8                  ; 1                 ; 6       ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|always10~0          ; 1                 ; 6       ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|always10~1          ; 1                 ; 6       ;
; M0_dout[0]                                                       ;                   ;         ;
;      - bus:U0_bus|mx2_addr:U3_S_din_mx2|y[0]~0                   ; 1                 ; 6       ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~4 ; 1                 ; 6       ;
; M0_dout[7]                                                       ;                   ;         ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~0 ; 1                 ; 6       ;
;      - bus:U0_bus|mx2_addr:U3_S_din_mx2|y[7]~6                   ; 1                 ; 6       ;
; M0_dout[6]                                                       ;                   ;         ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~0 ; 1                 ; 6       ;
;      - bus:U0_bus|mx2_addr:U3_S_din_mx2|y[6]~5                   ; 1                 ; 6       ;
; M0_dout[5]                                                       ;                   ;         ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~0 ; 0                 ; 6       ;
;      - bus:U0_bus|mx2_addr:U3_S_din_mx2|y[5]~7                   ; 0                 ; 6       ;
; M0_dout[4]                                                       ;                   ;         ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~1 ; 0                 ; 6       ;
;      - bus:U0_bus|mx2_addr:U3_S_din_mx2|y[4]~4                   ; 0                 ; 6       ;
; M0_dout[3]                                                       ;                   ;         ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~1 ; 1                 ; 6       ;
;      - bus:U0_bus|mx2_addr:U3_S_din_mx2|y[3]~3                   ; 1                 ; 6       ;
; M0_dout[2]                                                       ;                   ;         ;
;      - timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~1 ; 1                 ; 6       ;
;      - bus:U0_bus|mx2_addr:U3_S_din_mx2|y[2]~2                   ; 1                 ; 6       ;
; M0_dout[1]                                                       ;                   ;         ;
;      - bus:U0_bus|mx2_addr:U3_S_din_mx2|y[1]~1                   ; 1                 ; 6       ;
+------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                                         ; PIN_T2             ; 409     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|data_count[2]~0                           ; LCCOMB_X65_Y41_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~0 ; LCCOMB_X65_Y45_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~1 ; LCCOMB_X67_Y41_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~2 ; LCCOMB_X65_Y45_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~3 ; LCCOMB_X65_Y45_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~4 ; LCCOMB_X65_Y45_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~5 ; LCCOMB_X65_Y45_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~6 ; LCCOMB_X65_Y45_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~7 ; LCCOMB_X65_Y45_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|data_count[2]~0                           ; LCCOMB_X68_Y38_N6  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~0 ; LCCOMB_X67_Y44_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~1 ; LCCOMB_X67_Y44_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~2 ; LCCOMB_X67_Y44_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~3 ; LCCOMB_X67_Y44_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~4 ; LCCOMB_X67_Y44_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~5 ; LCCOMB_X67_Y44_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~6 ; LCCOMB_X67_Y44_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~7 ; LCCOMB_X67_Y44_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|data_count[0]~0                           ; LCCOMB_X67_Y35_N20 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~0 ; LCCOMB_X66_Y33_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~1 ; LCCOMB_X66_Y33_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~2 ; LCCOMB_X66_Y33_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~3 ; LCCOMB_X66_Y33_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~4 ; LCCOMB_X66_Y33_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~5 ; LCCOMB_X66_Y33_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~6 ; LCCOMB_X66_Y33_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~7 ; LCCOMB_X66_Y33_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|data_count[1]~1                           ; LCCOMB_X69_Y40_N22 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~0 ; LCCOMB_X68_Y41_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~1 ; LCCOMB_X68_Y41_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~2 ; LCCOMB_X68_Y41_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~3 ; LCCOMB_X68_Y41_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~4 ; LCCOMB_X68_Y41_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~5 ; LCCOMB_X68_Y41_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~6 ; LCCOMB_X69_Y42_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~7 ; LCCOMB_X68_Y41_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                     ; PIN_T3             ; 34      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                     ; PIN_T3             ; 153     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; timer:U2_timer|timer_reg:U0_timer_reg|always12~3                            ; LCCOMB_X69_Y40_N14 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; clk     ; PIN_T2   ; 409     ; Global Clock         ; GCLK3            ; --                        ;
; reset_n ; PIN_T3   ; 153     ; Global Clock         ; GCLK1            ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                   ;
+-----------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------+---------+
; bus:U0_bus|Arbitrator:U0_Arbitrator|Arbit_STATE                                         ; 40      ;
; bus:U0_bus|mx2_addr:U3_S_din_mx2|y[0]~0                                                 ; 35      ;
; bus:U0_bus|mx2_addr:U3_S_din_mx2|y[1]~1                                                 ; 34      ;
; reset_n                                                                                 ; 33      ;
; bus:U0_bus|mx2_addr:U3_S_din_mx2|y[5]~7                                                 ; 33      ;
; bus:U0_bus|mx2_addr:U3_S_din_mx2|y[7]~6                                                 ; 33      ;
; bus:U0_bus|mx2_addr:U3_S_din_mx2|y[6]~5                                                 ; 33      ;
; bus:U0_bus|mx2_addr:U3_S_din_mx2|y[4]~4                                                 ; 33      ;
; bus:U0_bus|mx2_addr:U3_S_din_mx2|y[3]~3                                                 ; 33      ;
; bus:U0_bus|mx2_addr:U3_S_din_mx2|y[2]~2                                                 ; 33      ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_head[1]~1                                        ; 33      ;
; bus:U0_bus|mx2_bus:U1_S_wr_mx2|y~0                                                      ; 31      ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_head[1]~3                                        ; 25      ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_head[0]~1                                        ; 25      ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_head[1]~4                                        ; 25      ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_head[0]~2                                        ; 25      ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_head[1]~4                                        ; 25      ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_head[0]~2                                        ; 25      ;
; bus:U0_bus|Address_decoder:U4_addr_decoder|S0_sel                                       ; 25      ;
; fifo_top:U1_fifo_top|next_address[1]                                                    ; 21      ;
; timer:U2_timer|timer_counter:U2_timer_counter|counter_state[0]                          ; 20      ;
; fifo_top:U1_fifo_top|next_address[0]                                                    ; 20      ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[2]~0                                          ; 18      ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_head[0]~3                                        ; 17      ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[2]~3                                          ; 17      ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_fifo_STATE~2                                     ; 14      ;
; timer:U2_timer|timer_master:U1_timer_master|master_state[0]                             ; 14      ;
; timer:U2_timer|timer_master:U1_timer_master|master_state[1]                             ; 14      ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[2]~2                                          ; 14      ;
; M0_wr                                                                                   ; 13      ;
; fifo_top:U1_fifo_top|decoder:U0_decoder|always0~1                                       ; 13      ;
; fifo_top:U1_fifo_top|decoder:U0_decoder|always0~0                                       ; 13      ;
; bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[0]~7                                                ; 13      ;
; fifo_top:U1_fifo_top|decoder:U0_decoder|always0~3                                       ; 12      ;
; fifo_top:U1_fifo_top|decoder:U0_decoder|always0~2                                       ; 12      ;
; timer:U2_timer|timer_reg:U0_timer_reg|always12~2                                        ; 12      ;
; bus:U0_bus|mx2_addr:U7_M_din_mx2|y[0]~1                                                 ; 12      ;
; bus:U0_bus|mx2_addr:U7_M_din_mx2|y[0]~0                                                 ; 12      ;
; fifo_top:U1_fifo_top|cur_sel                                                            ; 12      ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|always1~0                                             ; 11      ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux5~2                                    ; 11      ;
; bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[1]~8                                                ; 11      ;
; bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[2]~1                                                ; 11      ;
; fifo_top:U1_fifo_top|next_address[3]                                                    ; 11      ;
; fifo_top:U1_fifo_top|next_address[2]                                                    ; 11      ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|always1~0                                             ; 10      ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|always1~0                                             ; 10      ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|always1~0                                             ; 10      ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_head[0]~2                                        ; 10      ;
; bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[3]~6                                                ; 10      ;
; bus:U0_bus|Address_decoder:U4_addr_decoder|S0_sel~1                                     ; 10      ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|data_count[0]                                         ; 10      ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|data_count[0]                                         ; 10      ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|data_count[0]                                         ; 10      ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|data_count[0]                                         ; 10      ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_tail[2]~3                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_tail[1]~1                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_tail[0]~0                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_tail[2]~3                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_tail[1]~1                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_tail[0]~0                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_tail[2]~3                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_tail[1]~1                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_tail[0]~0                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_tail[2]~3                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_tail[1]~1                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_tail[0]~0                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_head[2]~5                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_head[0]~4                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_head[2]~4                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_head[2]~6                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_head[1]~5                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_head[2]~6                                        ; 9       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_head[0]~5                                        ; 9       ;
; timer:U2_timer|timer_master:U1_timer_master|Decoder1~0                                  ; 9       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|data_count[1]                                         ; 9       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|data_count[1]                                         ; 9       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|data_count[1]                                         ; 9       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|data_count[1]                                         ; 9       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~7             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~6             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~5             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~4             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~3             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~2             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~1             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|Decoder0~0             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|fifo_and1:U0_rf_we|y~0 ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~7             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~6             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~5             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~4             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~3             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~2             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~1             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|Decoder0~0             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|fifo_and1:U0_rf_we|y~0 ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~7             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~6             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~5             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~4             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~3             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~2             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~1             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|Decoder0~0             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|fifo_and1:U0_rf_we|y~0 ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~7             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~6             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~5             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~4             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~3             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~2             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~1             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|Decoder0~0             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|fifo_and1:U0_rf_we|y~0 ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|data_count[1]~0                                       ; 8       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always1~4                                         ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector8~2                                           ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector8~2                                           ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector8~2                                           ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector8~2                                           ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|fifo_STATE.fifo_NOP_STATE                             ; 8       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|data_count[2]                                         ; 8       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|data_count[2]                                         ; 8       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|data_count[2]                                         ; 8       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|data_count[2]                                         ; 8       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always1~8                                         ; 7       ;
; bus:U0_bus|Address_decoder:U4_addr_decoder|S0_sel~2                                     ; 7       ;
; timer:U2_timer|timer_counter:U2_timer_counter|counter_state[1]                          ; 7       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector9~4                                           ; 7       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector9~4                                           ; 7       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|data_count[3]                                         ; 7       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|data_count[3]                                         ; 7       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|data_count[3]                                         ; 7       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|data_count[3]                                         ; 7       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_NOP_STATE                             ; 7       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|fifo_STATE.fifo_NOP_STATE                             ; 7       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|fifo_STATE.fifo_NOP_STATE                             ; 7       ;
; timer:U2_timer|timer_master:U1_timer_master|master_state[2]                             ; 6       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector9~4                                           ; 6       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~41                                    ; 5       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~24                                    ; 5       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector9~3                                           ; 5       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always1~3                                         ; 5       ;
; bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[0]~0                                                ; 5       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_INIT_STATE                            ; 5       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|fifo_STATE.fifo_WRITE_STATE                           ; 5       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|fifo_STATE.fifo_WRITE_STATE                           ; 5       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_WRITE_STATE                           ; 5       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|fifo_STATE.fifo_WRITE_STATE                           ; 5       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|fifo_STATE.fifo_READ_STATE                            ; 5       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always12~3                                        ; 4       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Equal2~0                                              ; 4       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Equal2~0                                              ; 4       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Equal2~0                                              ; 4       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Equal2~0                                              ; 4       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|data_count[1]~1                                       ; 4       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|data_count[2]~0                                       ; 4       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|data_count[2]~0                                       ; 4       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|data_count[0]~0                                       ; 4       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~25                                    ; 4       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector0~0                                           ; 4       ;
; timer:U2_timer|timer_master:U1_timer_master|LOAD_VALUE[2]                               ; 4       ;
; timer:U2_timer|timer_master:U1_timer_master|LOAD_VALUE[3]                               ; 4       ;
; timer:U2_timer|timer_master:U1_timer_master|LOAD_VALUE[5]                               ; 4       ;
; timer:U2_timer|timer_master:U1_timer_master|LOAD_VALUE[6]                               ; 4       ;
; timer:U2_timer|timer_master:U1_timer_master|LOAD_VALUE[7]                               ; 4       ;
; timer:U2_timer|timer_reg:U0_timer_reg|INTRRT_STATE                                      ; 4       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[0]~12                                 ; 4       ;
; bus:U0_bus|NEXT_bus_mx_S2~1                                                             ; 4       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always1~2                                         ; 4       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|fifo_STATE.fifo_READ_STATE                            ; 4       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_READ_STATE                            ; 4       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|fifo_STATE.fifo_READ_STATE                            ; 4       ;
; M0_address[1]                                                                           ; 3       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[0]~46                                 ; 3       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|tail[0]                                               ; 3       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|tail[0]                                               ; 3       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|tail[0]                                               ; 3       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|tail[0]                                               ; 3       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[5]~35                                 ; 3       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[1]~23                                 ; 3       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|head[0]                                               ; 3       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|head[0]                                               ; 3       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|head[0]                                               ; 3       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|head[0]                                               ; 3       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux5~3                                    ; 3       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux0~2                                    ; 3       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux8~0                                    ; 3       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always1~6                                         ; 3       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux1~4                                    ; 3       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[0]~14                                 ; 3       ;
; timer:U2_timer|timer_counter:U2_timer_counter|COUNT_VALUE[0]                            ; 3       ;
; timer:U2_timer|timer_master:U1_timer_master|LOAD_VALUE[1]                               ; 3       ;
; timer:U2_timer|timer_master:U1_timer_master|LOAD_VALUE[4]                               ; 3       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Equal2~1                                  ; 3       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Equal2~0                                  ; 3       ;
; timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~2                               ; 3       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always10~2                                        ; 3       ;
; timer:U2_timer|timer_reg:U0_timer_reg|LOAD_ADDRESS[1]                                   ; 3       ;
; bus:U0_bus|NEXT_bus_mx_S2~0                                                             ; 3       ;
; timer:U2_timer|timer_reg:U0_timer_reg|LOAD_ADDRESS[2]                                   ; 3       ;
; timer:U2_timer|timer_master:U1_timer_master|LOAD_VALUE[0]                               ; 3       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector9~2                                           ; 3       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector9~0                                           ; 3       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector9~3                                           ; 3       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector9~2                                           ; 3       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector9~3                                           ; 3       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector9~2                                           ; 3       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector9~3                                           ; 3       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector9~2                                           ; 3       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|fifo_STATE.fifo_FULL_STATE                            ; 3       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|fifo_STATE.fifo_FULL_STATE                            ; 3       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|fifo_STATE.fifo_FULL_STATE                            ; 3       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_FULL_STATE                            ; 3       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|fifo_STATE.fifo_WRITE_ERR_STATE                       ; 3       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_WRITE_ERR_STATE                       ; 3       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|fifo_STATE.fifo_WRITE_ERR_STATE                       ; 3       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|fifo_STATE.fifo_WRITE_ERR_STATE                       ; 3       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|fifo_STATE.fifo_EMPTY_STATE                           ; 3       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|fifo_STATE.fifo_READ_ERR_STATE                        ; 3       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|fifo_STATE.fifo_INIT_READ_ERR_STATE                   ; 3       ;
; M0_dout[2]                                                                              ; 2       ;
; M0_dout[3]                                                                              ; 2       ;
; M0_dout[4]                                                                              ; 2       ;
; M0_dout[5]                                                                              ; 2       ;
; M0_dout[6]                                                                              ; 2       ;
; M0_dout[7]                                                                              ; 2       ;
; M0_dout[0]                                                                              ; 2       ;
; M0_address[2]                                                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector3~7                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector3~7                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector3~7                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector3~7                                           ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[7]~19                       ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[6]~18                       ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[5]~17                       ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|Mux1~5                                      ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[0]~16                       ; 2       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|tail[1]                                               ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|tail[1]                                               ; 2       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|tail[1]                                               ; 2       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|tail[1]                                               ; 2       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector6~1                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Equal3~0                                              ; 2       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector6~1                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Equal3~0                                              ; 2       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector9~5                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_fifo_STATE~0                                     ; 2       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector6~2                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Equal3~0                                              ; 2       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector9~4                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector6~1                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Equal3~0                                              ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_LOAD_ADDRESS[4]~3                            ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[4]~15                       ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_master_state[2]~1                      ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_LOAD_ADDRESS[3]~2                            ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[3]~13                       ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux6~0                                    ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|Mux0~0                                      ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_LOAD_ADDRESS[2]~1                            ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[2]~11                       ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux7~0                                    ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_STATE                                      ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_LOAD_ADDRESS[1]~0                            ; 2       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[1]~9                        ; 2       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|head[1]                                               ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|head[1]                                               ; 2       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|head[1]                                               ; 2       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|head[1]                                               ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_INTRRUPT~5                                   ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[5]~21                                 ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[7]~20                                 ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[6]~19                                 ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always1~5                                         ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Equal0~1                                  ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Equal0~0                                  ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux1~0                                    ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|COUNT_VALUE[1]                            ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|COUNT_VALUE[2]                            ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|COUNT_VALUE[3]                            ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|COUNT_VALUE[4]                            ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|COUNT_VALUE[5]                            ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|COUNT_VALUE[6]                            ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|COUNT_VALUE[7]                            ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_CNT_CON~0                                    ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|CNT_CON                                           ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always10~3                                        ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|LOAD_ADDRESS[0]                                   ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|LOAD_ADDRESS[3]                                   ; 2       ;
; bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[4]~5                                                ; 2       ;
; bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[4]~4                                                ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|LOAD_ADDRESS[4]                                   ; 2       ;
; bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[5]~3                                                ; 2       ;
; bus:U0_bus|mx2_addr:U2_S_addr_mx2|y[5]~2                                                ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|LOAD_ADDRESS[5]                                   ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|LOAD_ADDRESS[7]                                   ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|LOAD_ADDRESS[6]                                   ; 2       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector8~1                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector8~1                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector8~1                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector8~1                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector9~1                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector9~0                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector9~0                                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector9~0                                           ; 2       ;
; fifo_top:U1_fifo_top|mx2:U3_1_wr_ack_mx2|y~2                                            ; 2       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|fifo_STATE.fifo_EMPTY_STATE                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|fifo_STATE.fifo_EMPTY_STATE                           ; 2       ;
; fifo_top:U1_fifo_top|mx2:U3_1_rd_ack_mx2|y~2                                            ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_EMPTY_STATE                           ; 2       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|fifo_STATE.fifo_READ_ERR_STATE                        ; 2       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|fifo_STATE.fifo_INIT_READ_ERR_STATE                   ; 2       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|fifo_STATE.fifo_READ_ERR_STATE                        ; 2       ;
; fifo_top:U1_fifo_top|mx2:U3_1_rd_err_mx2|y~2                                            ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_READ_ERR_STATE                        ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_INIT_READ_ERR_STATE                   ; 2       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|fifo_STATE.fifo_INIT_READ_ERR_STATE                   ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|INTRRUPT                                          ; 2       ;
; bus:U0_bus|mx2_addr:U7_M_din_mx2|y[7]~9                                                 ; 2       ;
; bus:U0_bus|mx2_addr:U7_M_din_mx2|y[6]~8                                                 ; 2       ;
; bus:U0_bus|mx2_addr:U7_M_din_mx2|y[5]~7                                                 ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|S_dout[4]                                         ; 2       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[4]~17                                         ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|S_dout[3]                                         ; 2       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[3]~14                                         ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|S_dout[2]                                         ; 2       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[2]~11                                         ; 2       ;
; timer:U2_timer|timer_reg:U0_timer_reg|S_dout[1]                                         ; 2       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[1]~8                                          ; 2       ;
; bus:U0_bus|mx2_addr:U7_M_din_mx2|y[0]~2                                                 ; 2       ;
; bus:U0_bus|bus_mx_S2                                                                    ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Add0~14                                   ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Add0~12                                   ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Add0~10                                   ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Add0~6                                    ; 2       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Add0~4                                    ; 2       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_INIT_STATE~feeder                     ; 1       ;
; M0_dout[1]                                                                              ; 1       ;
; M0_address[0]                                                                           ; 1       ;
; M0_address[3]                                                                           ; 1       ;
; M0_address[4]                                                                           ; 1       ;
; M0_address[5]                                                                           ; 1       ;
; M0_address[7]                                                                           ; 1       ;
; M0_address[6]                                                                           ; 1       ;
; M0_req                                                                                  ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_fifo_STATE~3                                     ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_fifo_STATE~3                                     ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_fifo_STATE~4                                     ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector3~8                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector3~8                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector3~8                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector3~8                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector6~4                                           ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[4]~45                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[3]~44                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[2]~43                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[1]~42                                 ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_head[0]~7                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_head[0]~7                                        ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_full_mx2|y~4                                              ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~6                               ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~5                               ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~4                               ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~3                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_tail[2]~2                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|tail[2]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_tail[2]~2                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|tail[2]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_tail[2]~2                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|tail[2]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_tail[2]~2                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|tail[2]                                               ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|INTRRT_NEXT_STATE~1                               ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|INTRRT_NEXT_STATE~0                               ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always1~7                                         ; 1       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux4~0                                    ; 1       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux3~0                                    ; 1       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux2~0                                    ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|always5~0                                             ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector2~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector1~2                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector1~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector1~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector2~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector2~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector1~2                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector1~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector1~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector2~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector1~2                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector1~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector1~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector1~2                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector1~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector1~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector3~6                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector3~6                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector3~6                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector3~6                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector5~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector4~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_fifo_STATE~2                                     ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector4~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector5~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector5~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector4~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector4~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector5~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector4~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_fifo_STATE~2                                     ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector4~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector4~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_fifo_STATE~3                                     ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector4~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector6~2                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector6~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector0~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector6~2                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector6~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector6~3                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector0~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector6~2                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector6~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector0~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector0~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Add0~11                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Add2~1                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Add0~11                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Add2~1                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Add0~11                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Add2~1                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Add0~11                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Add2~1                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Add0~8                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Add2~0                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Add0~8                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Add2~0                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Add0~8                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Add2~0                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Add0~8                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Add2~0                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Add0~5                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Add0~5                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Add0~5                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Add0~5                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Add0~2                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Add0~2                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Add0~2                                                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Add0~2                                                ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[7]~40                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[7]~39                                 ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[7]~39                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[7]~38                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg2[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[7]~37                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg7[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg0[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg1[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[7]~36                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg6[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[7]~35                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg3[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg5[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg4[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[7]~39                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[7]~38                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg2[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[7]~37                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg7[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg0[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg1[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[7]~36                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[7]~35                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg5[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg6[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg3[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg4[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[7]~39                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[7]~38                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg2[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[7]~37                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg7[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg0[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg1[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[7]~36                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg6[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[7]~35                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg3[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg5[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg4[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[7]~39                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[7]~38                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg2[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[7]~37                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg7[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg0[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg1[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[7]~36                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg6[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[7]~35                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg3[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg5[7]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg4[7]                ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[6]~38                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[6]~37                                 ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[6]~34                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[6]~33                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg2[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[6]~32                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg7[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg0[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg1[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[6]~31                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg6[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[6]~30                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg3[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg5[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg4[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[6]~34                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[6]~33                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg2[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[6]~32                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg7[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg0[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg1[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[6]~31                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[6]~30                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg5[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg6[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg3[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg4[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[6]~34                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[6]~33                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg2[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[6]~32                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg7[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg0[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg1[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[6]~31                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg6[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[6]~30                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg3[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg5[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg4[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[6]~34                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[6]~33                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg2[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[6]~32                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg7[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg0[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg1[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[6]~31                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg6[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[6]~30                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg3[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg5[6]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg4[6]                ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[5]~36                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[5]~34                                 ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[5]~29                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[5]~28                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg2[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[5]~27                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg7[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg0[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg1[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[5]~26                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg6[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[5]~25                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg3[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg5[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg4[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[5]~29                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[5]~28                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg2[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[5]~27                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg7[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg0[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg1[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[5]~26                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[5]~25                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg5[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg6[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg3[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg4[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[5]~29                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[5]~28                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg2[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[5]~27                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg7[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg0[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg1[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[5]~26                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg6[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[5]~25                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg3[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg5[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg4[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[5]~29                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[5]~28                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg2[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[5]~27                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg7[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg0[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg1[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[5]~26                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg6[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[5]~25                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg3[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg5[5]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg4[5]                ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~33                                    ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~32                                    ; 1       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[4]~14                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[4]~24                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[4]~23                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg2[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[4]~22                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg7[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg0[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg1[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[4]~21                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg6[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[4]~20                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg3[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg5[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg4[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[4]~24                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[4]~23                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg2[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[4]~22                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg7[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg0[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg1[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[4]~21                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[4]~20                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg5[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg6[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg3[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg4[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[4]~24                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[4]~23                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg2[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[4]~22                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg7[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg0[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg1[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[4]~21                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg6[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[4]~20                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg3[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg5[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg4[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[4]~24                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[4]~23                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg2[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[4]~22                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg7[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg0[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg1[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[4]~21                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg6[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[4]~20                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg3[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg5[4]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg4[4]                ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~31                                    ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~30                                    ; 1       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[3]~12                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[3]~19                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[3]~18                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg2[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[3]~17                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg7[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg0[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg1[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[3]~16                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg6[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[3]~15                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg3[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg5[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg4[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[3]~19                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[3]~18                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg2[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[3]~17                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg7[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg0[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg1[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[3]~16                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[3]~15                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg5[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg6[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg3[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg4[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[3]~19                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[3]~18                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg2[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[3]~17                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg7[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg0[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg1[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[3]~16                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg6[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[3]~15                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg3[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg5[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg4[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[3]~19                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[3]~18                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg2[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[3]~17                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg7[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg0[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg1[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[3]~16                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg6[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[3]~15                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg3[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg5[3]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg4[3]                ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~29                                    ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~28                                    ; 1       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[2]~10                       ; 1       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_master_state[2]~0                      ; 1       ;
; timer:U2_timer|timer_master:U1_timer_master|Mux1~4                                      ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[2]~14                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[2]~13                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg2[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[2]~12                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg7[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg0[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg1[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[2]~11                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg6[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[2]~10                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg3[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg5[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg4[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[2]~14                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[2]~13                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg2[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[2]~12                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg7[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg0[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg1[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[2]~11                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[2]~10                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg5[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg6[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg3[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg4[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[2]~14                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[2]~13                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg2[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[2]~12                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg7[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg0[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg1[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[2]~11                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg6[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[2]~10                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg3[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg5[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg4[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[2]~14                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[2]~13                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg2[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[2]~12                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg7[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg0[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg1[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[2]~11                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg6[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[2]~10                                       ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg3[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg5[2]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg4[2]                ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~27                                    ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout~26                                    ; 1       ;
; timer:U2_timer|timer_master:U1_timer_master|NEXT_LOAD_VALUE[1]~8                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[1]~9                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[1]~8                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg2[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[1]~7                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg7[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg0[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg1[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[1]~6                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg6[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[1]~5                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg3[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg5[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg4[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[1]~9                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[1]~8                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg2[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[1]~7                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg7[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg0[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg1[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[1]~6                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[1]~5                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg5[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg6[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg3[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg4[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[1]~9                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[1]~8                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg2[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[1]~7                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg7[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg0[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg1[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[1]~6                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg6[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[1]~5                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg3[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg5[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg4[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[1]~9                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[1]~8                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg2[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[1]~7                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg7[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg0[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg1[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[1]~6                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg6[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[1]~5                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg3[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg5[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg4[1]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[0]~4                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|head[2]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[0]~3                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg2[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[0]~2                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg7[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg0[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg1[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[0]~1                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg6[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_dout[0]~0                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg3[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_head[1]~2                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg5[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|NEXT_head[0]~0                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|register_file:U0_register_file|reg4[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[0]~4                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|head[2]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[0]~3                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg2[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[0]~2                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg7[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg0[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg1[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[0]~1                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_dout[0]~0                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg5[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg6[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_head[1]~0                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg3[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|register_file:U0_register_file|reg4[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[0]~4                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|head[2]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[0]~3                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg2[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[0]~2                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg7[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg0[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg1[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[0]~1                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg6[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_dout[0]~0                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg3[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_head[1]~3                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg5[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|register_file:U0_register_file|reg4[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[0]~4                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|head[2]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[0]~3                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg2[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[0]~2                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg7[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg0[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg1[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[0]~1                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg6[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_dout[0]~0                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg3[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_head[1]~3                                        ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg5[0]                ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|register_file:U0_register_file|reg4[0]                ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[0]~22                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_INTRRUPT~4                                   ; 1       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux0~1                                    ; 1       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux0~0                                    ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_INTRRUPT~3                                   ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_INTRRUPT~2                                   ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_INTRRUPT~1                                   ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_INTRRUPT~0                                   ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[0]~18                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[0]~17                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[0]~16                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[0]~15                                 ; 1       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux1~3                                    ; 1       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux1~2                                    ; 1       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux1~1                                    ; 1       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux5~1                                    ; 1       ;
; timer:U2_timer|timer_counter:U2_timer_counter|Mux5~0                                    ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~1                               ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|CNT_EN_NEXT_STATE~0                               ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always10~4                                        ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|NEXT_S_dout[0]~13                                 ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always10~1                                        ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|always10~0                                        ; 1       ;
; bus:U0_bus|Address_decoder:U4_addr_decoder|S0_sel~0                                     ; 1       ;
; bus:U0_bus|Arbitrator:U0_Arbitrator|Arbit_NEXT_STATE~0                                  ; 1       ;
; fifo_top:U1_fifo_top|_andcn:U3_full_last_and|y                                          ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_full_mx2|y~3                                              ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_full_mx2|y~2                                              ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|Selector8~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector8~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector8~0                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector8~0                                           ; 1       ;
; fifo_top:U1_fifo_top|_andcn:U4_empty_last_and|y                                         ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_empty_mx2|y~2                                             ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_empty_mx2|y~1                                             ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_empty_mx2|y~0                                             ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[2]~27                                         ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|Selector9~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|Selector9~1                                           ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|Selector9~1                                           ; 1       ;
; fifo_top:U1_fifo_top|_andcn:U5_wr_ack_last_and|y                                        ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_wr_ack_mx2|y~4                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_wr_ack_mx2|y~3                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_wr_ack_mx2|y~1                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_wr_ack_mx2|y~0                                            ; 1       ;
; fifo_top:U1_fifo_top|_andcn:U6_wr_err_last_and|y                                        ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_wr_err_mx2|y~2                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_wr_err_mx2|y~1                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_wr_err_mx2|y~0                                            ; 1       ;
; fifo_top:U1_fifo_top|_andcn:U7_rd_ack_last_and|y                                        ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_rd_ack_mx2|y~4                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_rd_ack_mx2|y~3                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_rd_ack_mx2|y~1                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_rd_ack_mx2|y~0                                            ; 1       ;
; fifo_top:U1_fifo_top|_andcn:U8_rd_err_last_and|y                                        ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_rd_err_mx2|y~4                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_rd_err_mx2|y~3                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_rd_err_mx2|y~1                                            ; 1       ;
; fifo_top:U1_fifo_top|mx2:U3_1_rd_err_mx2|y~0                                            ; 1       ;
; fifo_top:U1_fifo_top|_andcn4:U2_fifo_cnt_last_and|y[3]                                  ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[3]~11                                       ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[3]~10                                       ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[3]~9                                        ; 1       ;
; fifo_top:U1_fifo_top|_andcn4:U2_fifo_cnt_last_and|y[2]                                  ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[2]~8                                        ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[2]~7                                        ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[2]~6                                        ; 1       ;
; fifo_top:U1_fifo_top|_andcn4:U2_fifo_cnt_last_and|y[1]                                  ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[1]~5                                        ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[1]~4                                        ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[1]~3                                        ; 1       ;
; fifo_top:U1_fifo_top|_andcn4:U2_fifo_cnt_last_and|y[0]                                  ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[0]~2                                        ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[0]~1                                        ; 1       ;
; fifo_top:U1_fifo_top|cnt_mx2:U3_1_cnt_mx2|y[0]~0                                        ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|S_dout[7]                                         ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[7]~26                                         ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[7]~25                                         ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[7]~24                                         ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|dout[7]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|dout[7]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|dout[7]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|dout[7]                                               ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|S_dout[6]                                         ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[6]~23                                         ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[6]~22                                         ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[6]~21                                         ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|dout[6]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|dout[6]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|dout[6]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|dout[6]                                               ; 1       ;
; timer:U2_timer|timer_reg:U0_timer_reg|S_dout[5]                                         ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[5]~20                                         ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[5]~19                                         ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[5]~18                                         ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|dout[5]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|dout[5]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U1_fifo|dout[5]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U2_fifo|dout[5]                                               ; 1       ;
; bus:U0_bus|mx2_addr:U7_M_din_mx2|y[4]~6                                                 ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[4]~16                                         ; 1       ;
; fifo_top:U1_fifo_top|ot_mx2:U3_1_ot_mx2|y[4]~15                                         ; 1       ;
; fifo_top:U1_fifo_top|fifo:U3_fifo|dout[4]                                               ; 1       ;
; fifo_top:U1_fifo_top|fifo:U0_fifo|dout[4]                                               ; 1       ;
+-----------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 1,128 / 197,592 ( < 1 % ) ;
; C16 interconnects          ; 24 / 6,270 ( < 1 % )      ;
; C4 interconnects           ; 656 / 123,120 ( < 1 % )   ;
; Direct links               ; 185 / 197,592 ( < 1 % )   ;
; Global clocks              ; 2 / 16 ( 13 % )           ;
; Local interconnects        ; 344 / 68,416 ( < 1 % )    ;
; R24 interconnects          ; 11 / 5,926 ( < 1 % )      ;
; R4 interconnects           ; 599 / 167,484 ( < 1 % )   ;
+----------------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.27) ; Number of LABs  (Total = 52) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 3                            ;
; 11                                          ; 1                            ;
; 12                                          ; 6                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.04) ; Number of LABs  (Total = 52) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 29                           ;
; 1 Clock                            ; 49                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 2                            ;
; 2 Clock enables                    ; 16                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.88) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 2                            ;
; 20                                           ; 7                            ;
; 21                                           ; 4                            ;
; 22                                           ; 4                            ;
; 23                                           ; 5                            ;
; 24                                           ; 6                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.58) ; Number of LABs  (Total = 52) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 1                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 0                            ;
; 6                                                ; 2                            ;
; 7                                                ; 3                            ;
; 8                                                ; 14                           ;
; 9                                                ; 2                            ;
; 10                                               ; 4                            ;
; 11                                               ; 1                            ;
; 12                                               ; 6                            ;
; 13                                               ; 2                            ;
; 14                                               ; 6                            ;
; 15                                               ; 2                            ;
; 16                                               ; 4                            ;
; 17                                               ; 1                            ;
; 18                                               ; 2                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.12) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 3                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 4                            ;
; 21                                           ; 4                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 5                            ;
; 30                                           ; 2                            ;
; 31                                           ; 3                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 07 15:12:23 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off top -c top
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP2C70F896C6 for design "top"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location G7
    Info: Pin ~nCSO~ is reserved at location K9
    Info: Pin ~LVDS195p/nCEO~ is reserved at location AD25
Critical Warning: No exact pin location assignment(s) for 40 pins of 40 total pins
    Info: Pin M0_grant not assigned to an exact location on the device
    Info: Pin M_din[0] not assigned to an exact location on the device
    Info: Pin M_din[1] not assigned to an exact location on the device
    Info: Pin M_din[2] not assigned to an exact location on the device
    Info: Pin M_din[3] not assigned to an exact location on the device
    Info: Pin M_din[4] not assigned to an exact location on the device
    Info: Pin M_din[5] not assigned to an exact location on the device
    Info: Pin M_din[6] not assigned to an exact location on the device
    Info: Pin M_din[7] not assigned to an exact location on the device
    Info: Pin timer_interrupt not assigned to an exact location on the device
    Info: Pin fifo_cnt[0] not assigned to an exact location on the device
    Info: Pin fifo_cnt[1] not assigned to an exact location on the device
    Info: Pin fifo_cnt[2] not assigned to an exact location on the device
    Info: Pin fifo_cnt[3] not assigned to an exact location on the device
    Info: Pin fifo_flag[0] not assigned to an exact location on the device
    Info: Pin fifo_flag[1] not assigned to an exact location on the device
    Info: Pin fifo_flag[2] not assigned to an exact location on the device
    Info: Pin fifo_flag[3] not assigned to an exact location on the device
    Info: Pin fifo_flag[4] not assigned to an exact location on the device
    Info: Pin fifo_flag[5] not assigned to an exact location on the device
    Info: Pin M0_req not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin reset_n not assigned to an exact location on the device
    Info: Pin M0_address[2] not assigned to an exact location on the device
    Info: Pin M0_address[6] not assigned to an exact location on the device
    Info: Pin M0_address[7] not assigned to an exact location on the device
    Info: Pin M0_address[5] not assigned to an exact location on the device
    Info: Pin M0_address[4] not assigned to an exact location on the device
    Info: Pin M0_address[3] not assigned to an exact location on the device
    Info: Pin M0_wr not assigned to an exact location on the device
    Info: Pin M0_address[0] not assigned to an exact location on the device
    Info: Pin M0_address[1] not assigned to an exact location on the device
    Info: Pin M0_dout[0] not assigned to an exact location on the device
    Info: Pin M0_dout[7] not assigned to an exact location on the device
    Info: Pin M0_dout[6] not assigned to an exact location on the device
    Info: Pin M0_dout[5] not assigned to an exact location on the device
    Info: Pin M0_dout[4] not assigned to an exact location on the device
    Info: Pin M0_dout[3] not assigned to an exact location on the device
    Info: Pin M0_dout[2] not assigned to an exact location on the device
    Info: Pin M0_dout[1] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN T2 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node reset_n (placed in PIN T3 (CLK3, LVDSCLK1n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node fifo_top:U1_fifo_top|fifo:U2_fifo|fifo_STATE.fifo_NOP_STATE
        Info: Destination node fifo_top:U1_fifo_top|fifo:U1_fifo|fifo_STATE.fifo_NOP_STATE
        Info: Destination node fifo_top:U1_fifo_top|fifo:U0_fifo|fifo_STATE.fifo_NOP_STATE
        Info: Destination node timer:U2_timer|timer_counter:U2_timer_counter|Mux1~4
        Info: Destination node timer:U2_timer|timer_counter:U2_timer_counter|Mux0~0
        Info: Destination node fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_head[1]~3
        Info: Destination node fifo_top:U1_fifo_top|fifo:U2_fifo|NEXT_head[0]~5
        Info: Destination node fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_head[1]~3
        Info: Destination node fifo_top:U1_fifo_top|fifo:U1_fifo|NEXT_head[1]~5
        Info: Destination node fifo_top:U1_fifo_top|fifo:U0_fifo|NEXT_head[1]~0
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 38 (unused VREF, 3.3V VCCIO, 18 input, 20 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  83 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  77 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  85 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  80 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X60_Y39 to location X71_Y51
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 20 output pins without output pin load capacitance assignment
    Info: Pin "M0_grant" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "M_din[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "M_din[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "M_din[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "M_din[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "M_din[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "M_din[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "M_din[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "M_din[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "timer_interrupt" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_cnt[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_cnt[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_cnt[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_cnt[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_flag[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_flag[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_flag[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_flag[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_flag[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "fifo_flag[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 454 megabytes
    Info: Processing ended: Wed Dec 07 15:12:39 2011
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:16


