module bin_7seg(
    input [3:0] bin,
    output reg [6:0] sout
    );
    always@(*)
    begin
    case(bin)
    4'b0000:sout=7'b1111110;   
    4'b0001:sout=7'b0110000;
    4'b0010:sout=7'b1101101;
    4'b0011:sout=7'b1111001;
    4'b0100:sout=7'b0110011;
    4'b0101:sout=7'b1011011;
    4'b0110:sout=7'b1011111;
    4'b0111:sout=7'b1110000;
    4'b1000:sout=7'b1111111;
    4'b1111:sout=7'b1111011;
    default:sout=7'b0000000;
    endcase 
    end 
    
endmodule
