---
title: 7. 保护模式概述
date: 2021-07-07
categories:
    - Go
tags:
	- x86 汇编
---

保护模式一
<!-- more -->

## 1. 内容概述
前面我们学习了 8086 处理器实模式的汇编技巧。接下来我们就进入到 32位保护模式的汇编内容部分。所谓模式对应着一种处理器架构。本节我们将介绍 32位处理器的基本知识、概念和基本特性。包括:
1. 32 位处理器的寄存器，段选择子，线性地址
2. 现代处理器的结构和特点，包括流水线、高速缓存、分支目标预测
3. 32 位模式的指令系统

## 1. 32位处理器
Intel 32 位处理器架构简称IA-32（Intel Architecture，32-bit），是以1978 年的8086 处理器为基础发展起来的，有延续性和兼容性。处理器由 16 位发展到 32 位，不单单是地址线和数据线的扩展，实际上还有更多的部分，包括高速缓存、流水线、浮点处理部件、多处理器（核）管理、多媒体扩展、乱序执行、分支预测、虚拟化、温度和电源管理等。

### 1.1 寄存器
32 位处理器在16 位处理器的基础上，扩展了这8 个通用寄存器的长度，扩展（Extend）的寄存器的名字分别是EAX、EBX、ECX、EDX、ESI、EDI、ESP 和EBP。32 位通用寄存器的高16 位是不可独立使用的，但低16 位保持同16 位处理器的兼容性。因此，在任何时候它们都可以照往常一样使用。与此同时32 位处理器扩展了IP，使之达到32 位，即EIP，标志寄存器FLAGS则扩展为 EFLAGS。

## 1.2 段选择子
在32 位模式下，对内存的访问从理论上来说不再需要分段，因为它有32 根地址线，可以自由访问任何一个内存位置。但是，IA-32 架构的处理器是基于分段模型的，因此，32 位处理器依然需要以段为单位访问内存，即使它工作在32 位模式下。
不过，它也提供了一种变通的方案，即，只分一个段，段的基地址是0x00000000，段的长度（大小）是4GB。在这种情况下，可以视为不分段，即平坦模型（Flat Mode）。

在32 位模式下，处理器要求在加载程序时，先定义该程序所拥有的段，然后允许使用这些段。定义段时，除了基地址（起始地址）外，还附加了段界限、特权级别、类型等属性。当程序访问一个段时，处理器将用固件实施各种检查工作，以防止对内存的违规访问。

如下图所示，在32 位模式下，传统的段寄存器，如CS、SS、DS、ES，保存的不再是16位段基地址，而是段的选择子，即，用于选择所要访问的段，因此，严格地说，它的新名字叫做段选择器。除了段选择器之外，每个段寄存器还包括一个不可见部分，称为描述符高速缓存器，里面有段的基地址和各种访问属性。这部分内容程序不可访问，由处理器自动使用。

![段选择子](/images/assembly/ia_32.png)

80386，以及所有后续的32 位处理器，都兼容实模式，可以运行实模式下的8086 程序。而且，在刚加电时，这些处理器都自动处于实模式下，此时，它相当于一个非常快速的8086 处理器。只有在进行一番设置之后，才能运行在保护模式下。

### 1.3 线性地址
IA-32 处理器支持多任务，任务的创建需要分配内存空间；当任务终止后，还要回收它所占用的内存空间。为此IA-32 处理器支持分页功能，以简化内存管理。

为IA-32 处理器编程，访问内存时，需要在程序中给出段地址和偏移量，为IA-32 处理器编程，访问内存时，需要在程序中给出段地址和偏移量。如下图所示，当页功能开启时，段部件产生的地址就不再是物理地址了，而是线性地址

![分页](/images/assembly/ia_31_page.png)

IA-32 处理器上的每个任务都拥有4GB 的虚拟内存空间，这是一段长4GB 的平坦空间，就像一段平直的线段，因此叫线性地址空间。相应地，由段部件产生的地址，就对应着线性地址空间上的每一个点，这就是线性地址。
IA-32 架构下的任务、分段、分页等内容，是我们接下来要介绍的重点。

## 2. 现代处理器的结构和特点
### 2.1 流水线
流水线技术将一条指令的执行拆分成更小的可独立执行部分，即拆分成微操作（microoperations），简写为μops。这样多个指令的不同微操作可以并行执行，而不必顺序等待指令一一执行，从而调高处理器的执行效率。

### 2.2 高速缓存
高速缓存的存在是为了解决处理器的执行速率比内存、磁盘等存储介质访问速率高很多的问题，原理上利用了程序的局部性原理。

### 2.3 乱序执行
流水线技术将指令的执行拆分成微操作，一旦将指令拆分成微操作，处理器就可以在必要的时候乱序执行（Out-Of-Order Execution）程序。考虑以下例子：

```
mov eax, [mem1]
shl eax,5
add eax, [mem2]
mov [mem3], eax
```

指令`add eax,[mem2]`可以拆分为两个微操作。如此一来，**在执行逻辑左移指令的同时，处理器可以提前从内存中读取mem2 的内容**。典型地，如果数据不在高速缓存中（不中），那么处理器在获取mem1 的内容之后，会立即开始获取mem2 的内容，与此同时，shl 指令的执行早就开始了。

将指令拆分成微操作，也可以使得栈的操作更有效率。

```
push eax
call func
```

这里，push eax 指令可以拆分成两个微操作，即可以表述为以下的等价形式：

```
sub esp 4
mov [esp] eax
```

**EAX 寄存器的内容还没有准备好，微操作 `sub esp,4` 也可以执行**。call 指令执行时需要在当前栈中保存返回地址，在以前，该操作只能等待push eax 指令执行结束，因为它需要ESP 的新值。感谢微操作，现在，**call 指令在微操作sub esp,4 执行结束时就可以无延迟地立即开始执行**。最终的结果就是 `call func` 可能在 eax 寄存器准备好之前就已经开始执行了。

### 2.4 分支预测
流水线的最大问题是代码中经常存在分支。流水线越长，处理器在用错误的分支填充流水线时，浪费的时间越多。为了解决这个问题，处理器引入了分支预测技术（Branch Prediction）。

在处理器内部，有一个小容量的高速缓存器，叫分支目标缓存器（Branch Target Buffer，BTB）。当处理器执行了一条分支语句后，它会在BTB 中记录当前指令的地址、分支目标的地址，以及本次分支预测的结果。下一次，在那条转移指令实际执行前，处理器会查找BTB，看有没有最近的转移记录。如果能找到对应的条目，则推测执行和上一次相同的分支，把该分支的指令送入流水线。当该指令实际执行时，如果预测是失败的，那么，清空流水线，同时刷新BTB 中的记录。这个代价较大。

## 3.32 位模式的指令系统
### 3.1 32 位处理器的寻址方式
寻址方式决定了，可以使用那些寄存器可作为寻址的寄存器。如下图所示是 16 位处理器的内存寻址方式示意图。从图中可以看出，允许使用基址寄存器BX 或者BP，同变址寄存器SI 或者DI 结合，再加上8 位或者16 位偏移量来寻址内存操作数。

![16 位处理器的内存寻址方式示意图](/images/assembly/16_bi.png)

而 32 位处理器的内存寻址方式如下:
![16 位处理器的内存寻址方式示意图](/images/assembly/32_bi.png)

如图所示，指定有效地址可以使用全部的32 位通用寄存器作为基址寄存器。同时，还可以再加上一个除ESP 之外的32 位通用寄存器作为变址寄存器。变址寄存器还允许乘以1、2、4 或者8 作为比例因子。最后，还允许加上一个8 位或者32 位的偏移量。

16 和 32 位处理器寻址方式不同，但是 32 位处理器要兼容 16 位的程序，一个可行的解决方案是，**让16 位指令和32 位指令共用相同的指令码，但通过不同的指令前缀，结合处理器当前的运行状态来决定该指令的寻址方式。**

比如，当处理器运行在16 位模式时，如果没有指令前缀0x66，则认为指令是传统的16 位寻址方式；若有指令前缀0x66，则指令是新的32 位寻址方式。如果处理器当前运行在32 位模式下且没有指令前缀0x66，则视为默认的32 位寻址方式，否则就是传统的16 位寻址方式。

### 3.2 操作数大小的指令前缀
Intel 处理器的指令系统比较复杂，其通用格式如下图所示:

![16 位处理器的内存寻址方式示意图](/images/assembly/32_cmd.png)

每一条处理器指令都可以拥有前缀:
1. 比如重复前缀（REP/REPE/ REPNE）、段超越前缀（如ES：）、总线封锁前缀（LOCK）等。
2. 前缀是可选的，每个前缀的长度是1 字节，每条指令可以有1～4 个前缀，或者不使用前缀。

前缀（如果有的话）的后面是操作码部分，指示执行什么样的操作，根据指令的不同，操作码的长度是1～3 字节。同时，操作码还可以用来指示操作的字长，即数据宽度为字节还是字。

操作码之后是操作数类型和寻址方式部分。这部分是可选的，简单的指令不包含这一部分，稍微复杂一点的指令，这一部分只有1 字节；最复杂的指令，可能有2 字节。这部分给出了指令的寻址方式，以及寄存器的类型（用的是哪个寄存器）。

指令的最后是立即数和偏移量。

上述的指令编码格式发源于16 位处理器时代，并在32 位处理器出现之后做了修改，主要是扩展了数据的宽度，其他都保持不变。但是同样的指令在 16 和 32 位下的解释是不同的。比如下面16 位指令和32 位指令的寻址方式和操作数类型编码对比

![16 位处理器的内存寻址方式示意图](/images/assembly/search_compare.png)

举个例子，机器指令码0x40 在16 位模式下的含义是 `inc ax`，在 32 位模式下就是 `inc eax`。同时 16 位模式下可以使用 32 位的寄存器。为了区分这种情况，就需要前面所说的**指令前缀结合处理器当前的运行状态来决定该指令的寻址方式**:
1. `66 40` 在16 位模式下运行时表示 `inc eax`
2. `66 40` 在32 位模式下运行时表示 `inc ax`

指令前缀0x66 具有反转当前默认操作数大小的作用。为了指明程序的默认运行环境，编译器提供了伪指令bits，用于指明其后的指令应该被编译成16 位的，还是32 位的，比如:

```
bit 16
bit [16]

bit 32
bit[32]
```

## 3.3 一般指令的扩展
数据通路至少是32 位的，因此，所有以寄存器或者内存单元为操作数的指令都被扩充。

#### push 立即数
这种扩展大多数都比较符合常识，唯一比较特殊的是 push 压入立即数。

```
push byte imm1
```

在这里，关键字“byte”仅仅是给编译器用的，这条指令的16 位形式（用bits 16 编译）和32 位形式（用bits 32 编译）是一样的，机器代码都是`6A 55`。但是 32 处理器上这个 byte 立即数会自动扩展成 32 位，16 位处理器上自动扩展为 16 位立即数。

byte 可以换成 “word”或者“dword”，但是这里限定的是立即数的最小值。

#### push 内存
对于 push，如果操作数是寄存器或内存单元，只能压入字或者双字，指令格式为：

```
push r/16
push r/32
```
此时 “word”或者“dword” 关键字限定的就是读取和压入的字节单位。

#### push 段寄存器
push 压入**段寄存器**的操作比较特殊。在16 位模式下，先将SP 的内容减去2，然后直接压入段寄存器的内容；在32 位模式下，要先将段寄存器的内容用零扩展到32 位，即高16 位为全零。然后，将ESP 的内容减去4，再压入扩展后的32 位值。
