<?xml version="1.0" encoding="utf-8"?><feed xmlns="http://www.w3.org/2005/Atom" ><generator uri="https://jekyllrb.com/" version="4.0.1">Jekyll</generator><link href="http://localhost:4000/feed.xml" rel="self" type="application/atom+xml" /><link href="http://localhost:4000/" rel="alternate" type="text/html" /><updated>2023-11-19T02:54:37+09:00</updated><id>http://localhost:4000/feed.xml</id><title type="html">Seil Park</title><subtitle></subtitle><entry><title type="html">전자기학 (1)</title><link href="http://localhost:4000/electromagnetics/2023/10/24/%EC%A0%84%EC%9E%90%EA%B8%B0%ED%95%99-1.html" rel="alternate" type="text/html" title="전자기학 (1)" /><published>2023-10-24T19:31:29+09:00</published><updated>2023-10-24T19:31:29+09:00</updated><id>http://localhost:4000/electromagnetics/2023/10/24/%EC%A0%84%EC%9E%90%EA%B8%B0%ED%95%99%20-%201</id><content type="html" xml:base="http://localhost:4000/electromagnetics/2023/10/24/%EC%A0%84%EC%9E%90%EA%B8%B0%ED%95%99-1.html"><![CDATA[<p>고급마이크로파공학 내용 정리<br />
<br />
우리 교재는 Harrington의 ‘Time-Harmonic Electromagnetic Fields’다.<br />
60년정도 된 책인데, 오타가 없는 대단한 책이다. 그래서 버전도 1개뿐이다.<br />
전기전자공학과 대학원은 이 책을 많이 쓰고, 물리학과 대학원은 Jackson의 ‘Classical Electrodynamics’를 많이 쓴다.<br />
우리 책은 mks 단위계, Jackson 책은 cgs단위계를 사용한다.<br />
<br />
유럽은 Linguistic notation : Curl \(\bar{E}\)<br />
미국은 Gibbs notation : \(\triangledown  \times \bar{E}\)<br />
<br />
이 과목은 고급마이크로파공학 보다는 고급전자장론, 또는 고급전자기학 정도가 어울리는 과목이다.<br />
고급마이크로파공학이란 이름은 30년전에 지어진 이름이라 그냥 쓰는거다.<br />
<br />
Electromagnetics Theory.<br />
현대물리, 양자역학이 들어오면서 고전역학은 상당 부분 수정되어야 했다.<br />
그런데 전자기학은 전혀 바뀌지 않았다! 그만큼 수학적으로 정교한 이론이다.<br />
<br />
Microscopic Theory: 원자, 분자 한개의 특성. 슈뢰딩거 방정식<br />
Macroscopic Theory: 통계적인 특성. 맥스웰 방정식. 원자,분자 단위에서는 적용 불가<br />
<br />
원자, 분자가 아보가드로 수 수준으로 많은 경우부터 Macroscopic model을 사용할 수 있다.<br />
<br />
우리가 배울 내용은 Macroscopic theory다.<br />
<br />
Field Quantities:<br />
\(\bar{E}\) : Electric field intensity [V/m]<br />
\(\bar{H}\) : Magnetic field intensity<br />
\(\bar{D}\) : Electric flux density<br />
\(\bar{B}\) : Magnetic flux density<br />
\(\bar{J}\) : Electric current density<br />
\(\rho\) : Electric charge density<br />
<br />
\(\bar{E}\)는 Electric field, \(\bar{H}\) : Magnetic field라고 자주 부르지만, 엄밀한 명칭은 intensity까지 붙여줘야 한다.<br />
이 물리량들은 모두 시간과 공간에 대한 함수다. \(f(x,y,z,t)\)<br />
<br />
Faraday’s Law:<br />
<br />
어떤 폐곡선(Closed Contour) c가 있다고 해보자. 이 폐곡선에 대해:<br />
\(\oint_{c}^{}\bar{E}\cdot d\bar{l}=-\dfrac{d}{dt}\iint_{S}^{}\bar{B}\cdot \hat{n}dS\)<br />
라는게 Faraday’s Law다.<br /></p>

<p>이때 S는 평면일 필요는 없고, Boundary가 폐곡선 c인 임의의 곡면이면 된다.<br />
<br />
\(\oint_{c}^{}\bar{E}\cdot d\bar{l}\)을 계산할 때는?<br />
\(\bar{E}\)랑 각 \(d\bar{l}\)들 dot product해서 더한게 \(\oint_{c}^{}\bar{E}\cdot d\bar{l}\)다.<br />
\(\bar{E}\)의 단위가 [V/m], \(d\bar{l}\)의 단위가 [m]이라 \(\oint_{c}^{}\bar{E}\cdot d\bar{l}\)의 단위는 [V]다.<br />
<br />
Maxwell-Ampère’s Law:<br />
\(\oint_{c}^{}\bar{H}\cdot d\bar{l}=\iint_{S}^{}\bar{J}\cdot \hat{n}dS\) : Ampère’s Law<br />
\(\oint_{c}^{}\bar{H}\cdot d\bar{l}=\iint_{S}^{}\bar{J}\cdot \hat{n}dS+\dfrac{\partial }{\partial t}\iint_{S}^{}\bar{D}\cdot \hat{n}dS\) : Maxwell-Ampère’s Law<br />
<br />
우변 두번째 항이 중요하다. 이게 없으면 Ampère’s Law, 있으면 Maxwell-Ampère’s Law다.<br />
이 항이 표현하는건 ‘displacement current’다. 왜 displacement냐면, 이 곳이 아닌 다른 곳에서 전류가 생긴다는 뜻으로 생각하면 된다.<br />
근데 뭐.. 그렇게 알맞아보이는 이름은 아니긴 하다.<br />
<br />
이 법칙은 고압선 전류 측정에 활용될 수 있다.<br />
고압선 전류를 재겠다고 전선 끊어서 전류계를 넣어볼 수는 없기 때문에, 주변 자기장의 크기를 잰다. 그걸 \(2\pi r\)배 하면 전류다.<br />
<br />
이 법칙이 나온게 1860년대다. 맥스웰 말을 처음부터 모두가 믿었던 것은 아니다.<br />
일부 사람들이 믿기 시작했는데, 그 사람들은 Maxwellian이라 불렸다.<br />
그 중 한명이 독일 사람인 Hertz였고, 이 사람이 1880년대에 이게 사실이라는 것을 증명했다.<br />
그래서, 저 멀리까지 전류가 흐르고 있지 않더라도, 여기에서 뭔가를 바꾸면 저 먼 곳의 자기장을 바꿀 수 있다는게 증명됐다.<br />
<br />
Marconi라는 이탈리아 사람은 이걸 1900년대에 상업화했다.<br />
1800년대 후반, 1900년대 초에는 유럽 사람들이 미국으로 많이들 이주했다.<br />
당시 유럽이 살기 어려웠기 때문이다. 그러니까 사회주의가 유행했지.<br />
드보르작의 ‘신세계 교향곡’도 미국 와보니 신세계라서 나온 곡이다.<br />
<br />
근데, 미국으로 넘어와도 유럽이랑 연락이 되어야 할 것 아닌가?<br />
그래서 1850년대에 대서양에 5천km 케이블을 깔아놓고, 이걸 통해 모스부호를 주고받았다. 당연히 엄청나게 비쌌다고 한다.<br />
이때, 마르코니가 무선통신을 구현해서 trans-Atlantic 통신을 실현했던 것이다.<br />
특히, 이 시기는 전세계적으로 해군이 중요했던 시절이라 진짜 돈 많이 벌었다. 배에서도 통신이 되니까.<br />
참고로 맥스웰, 헤르츠 모두 50살 전에 죽었지만 마르코니는 63살까지 살았다.<br />
<br />
Charge Conservation Equation / Continuity Equation:<br />
\(\oiint \bar{J}\cdot d\bar{S}=\dfrac{\mathrm{d} }{\mathrm{d} t}\iiint_{V}\rho dV\)<br />
여기서 확인할 수 있는 점은, charge가 안 움직이면 전류가 생기지 않는다는 것이다.<br />
<br />
Stokes’ Theorem:<br />
\(\oint_{c}\bar{F}\cdot d\bar{l}=\iint_{S}\triangledown \times \bar{F}\cdot \hat{n}dS\)<br />
<br />
Divergence Theorem:<br />
\(\oiint_{S}\bar{F}\cdot \hat{n}dS=\iiint_{V}\triangledown \cdot \bar{F}dV\)<br />
<br />
Div, Curl을 Gibbs notation으로 적을 때는 각각 \(\triangledown \cdot\), \(\triangledown \times\)라고 적는다.<br />
이때, \(\triangledown \times \bar{F}\)를 \(\triangledown\)와 \(\bar{F}\)를 cross product하는 거라고 해석하는건 일반적으로 틀린 해석이다.<br />
그런 해석은 Cartesian coordinates에서만 맞는 이야기다. 일반적으로, \(\triangledown \cdot\)와 \(\triangledown \times\)는 그냥 그 자체로 하나로 봐야 한다.<br />
<br />
Van Bladel의 책을 보면 온갖 Variation들을 다 정리해놨다고 하는데, 무슨 variation인지는 확인해봐야 할 듯 하다.<br />
<br />
Maxwell’s Equation in differential form:<br />
Faraday’s Law를 가져온다.<br />
\(\oint_{c}\bar{E}\cdot d\bar{l}=-\dfrac{d}{dt}\iint_{S}\bar{B}\cdot \hat{n}dS\)<br />
여기서, Surface S가 시간에 따라 바뀌지 않는다면 \(-\dfrac{d}{dt}\iint_{S}\bar{B}\cdot \hat{n}dS =-\iint_{S}\dfrac{\partial \bar{B}}{\partial t}\cdot \hat{n}dS\)라고 적을 수 있다.<br />
그리고 \(\oint_{c}\bar{E}\cdot d\bar{l}\)에 Stokes’ Theorem을 적용하면 \(\oint_{c}\bar{E}\cdot d\bar{l}=\iint_{S}\triangledown \times \bar{E}\cdot \hat{n}dS\)가 된다.<br />
따라서, \(-\iint_{S}\dfrac{\partial \bar{B}}{\partial t}\cdot \hat{n}dS=\iint_{S}\triangledown \times \bar{E}\cdot \hat{n}dS\),<br />
정리하면 \(\iint_{S}\left (\triangledown \times \bar{E}+\dfrac{\partial \bar{B}}{\partial t}  \right )\cdot \hat{n}dS=0\)<br />
<br />
이때, S는 c를 Boundary로 하는 임의의 surface다. 즉 surface를 내 맘대로 잡아도 \(\iint_{S}\left (\triangledown \times \bar{E}+\dfrac{\partial \bar{B}}{\partial t}  \right )\cdot \hat{n}dS\)는 0이 된다는 이야기다.<br />
<br />
적분 범위를 아무렇게나 잡아도 적분 값이 0이라면, 피적분함수가 0이어야 할 것이다.<br />
따라서 \(\triangledown \times \bar{E}+\dfrac{\partial \bar{B}}{\partial t}=0\).<br />
<br />
비슷한 방식으로, Maxwell-Ampère’s Law : \(\oint_{c}^{}\bar{H}\cdot d\bar{l}=\iint_{S}^{}\bar{J}\cdot \hat{n}dS+\dfrac{\partial }{\partial t}\iint_{S}^{}\bar{D}\cdot \hat{n}dS\)를 정리해서<br />
\(\triangledown \times \bar{H}=\bar{J}+\dfrac{\partial \bar{D}}{\partial t}=0\)라고 적을 수 있다.<br />
<br />
Charge conservation : \(\oiint \bar{J}\cdot d\bar{S}=\dfrac{\mathrm{d} }{\mathrm{d} t}\iiint_{V}\rho dV\)에서도 divergence theorem을 사용해서<br />
\(\triangledown \cdot \bar{J}=-\dfrac{\partial \rho }{\partial t}\)로 적을 수 있다.<br />
<br />
이렇게 정리한 식들을 differential form 또는 point form이라 부른다.<br />
\(\triangledown\)이 공간 미분이라 differential form이라고 부르기도 하고,<br />
공간 내 한 점에서만 사용 가능한 식이라는 의미로 point form이라고도 부른다.<br />
<br />
이 form의 가정은 함수들이 모두 미분 가능하다는거다.<br />
field가 공간 내 어딘가에서 특정 방향으로 미분 불가능하게 변하면, 그 점에서는 \(\dfrac{\partial }{\partial x}\)같은 연산이 불가능해서 이 form을 쓸 수 없다.<br />
그래서 boundary condition을 유도할때 항상 Integral form을 쓰는 것이다.<br />
<br />
Derived Equations:<br />
Independent한 식들은 위 식이 다고, 이제는 위 식에서 나오는 dependent 식들을 보려고 한다.<br />
<br />
i) \(\triangledown \times \bar{E}=-\dfrac{\partial \bar{B}}{\partial t}\)<br />
양 변에 \(\triangledown \cdot\)를 씌운다. \(\triangledown \cdot \left (  \triangledown \times \bar{E}\right )=\triangledown \cdot \left (  -\dfrac{\partial \bar{B}}{\partial t}\right )\)<br />
<br />
이때 \(\triangledown \cdot \left (  \triangledown \times \bar{E}\right )\)는 Vector identity에 의해 \(\triangledown \cdot \left (  \triangledown \times \bar{E}\right )=0\).<br />
그리고 공간 미분(\(\triangledown \cdot\))과 시간 미분\(\left (\dfrac{\partial }{\partial t}\right )\)은 독립이니까 순서를 바꿀 수 있다.<br />
따라서 \(\triangledown \cdot \left (  -\dfrac{\partial \bar{B}}{\partial t}\right )=-\dfrac{\partial }{\partial t}\left ( \triangledown \cdot \bar{B} \right )\)<br />
정리하면 \(-\dfrac{\partial }{\partial t}\left ( \triangledown \cdot \bar{B} \right )=0\)이다. 따라서, \(\triangledown \cdot \bar{B}\)는 시간에 대한 상수다. 시간으로 미분했을때 0이 되니까.<br />
이때, 이 상수는 우리 맘대로 정하면 된다. 그러니 계산이 쉽도록, \(\triangledown \cdot \bar{B}=0\)으로 놓는다.<br />
다른 상수로 놔도 상관은 없는데, 아무 의미 없이 그냥 그 수치만큼 답이 차이날 것이다.<br />
<br />
ii) \(\triangledown \times \bar{H}=\bar{J}+\dfrac{\partial \bar{D}}{\partial t}\)<br />
여기서도 양 변에 \(\triangledown \cdot\)를 씌운다. \(\triangledown \cdot \left (\triangledown \times \bar{H}  \right )=\triangledown \cdot \left (\bar{J}+\dfrac{\partial \bar{D}}{\partial t}  \right )\)<br />
<br />
여기서도 Vector identity에 의해 \(\triangledown \cdot \left (  \triangledown \times \bar{H}\right )=0\)이 되고,<br />
우변은 공간 미분(\(\triangledown \cdot\))과 시간 미분\(\left (\dfrac{\partial }{\partial t}\right )\)의 순서를 바꿔 \(\triangledown \cdot \bar{J}+\dfrac{\partial }{\partial t}\left ( \triangledown \cdot \bar{D} \right )\)이라 적을 수 있다.<br />
여기에 continuity equation\(\left (\triangledown \cdot \bar{J}=-\dfrac{\partial \rho }{\partial t}  \right )\)을 적용하면 \(-\dfrac{\partial \rho }{\partial t}+\dfrac{\partial }{\partial t}\left ( \triangledown \cdot \bar{D} \right )\)이 나온다.<br />
이 식이\(\triangledown \cdot \left (  \triangledown \times \bar{H}\right )\)랑 같은 거니까, \(-\dfrac{\partial \rho }{\partial t}+\dfrac{\partial }{\partial t}\left ( \triangledown \cdot \bar{D} \right )=0\)이다.<br />
<br />
정리하면 \(\dfrac{\partial }{\partial t}\left (\rho- \triangledown \cdot \bar{D} \right )=0\). 따라서 \(\rho- \triangledown \cdot \bar{D}\)는 시간에 대한 상수다. 얘도 아무 값으로나 두면 되는데, 계산의 편의를 위해 \(\rho- \triangledown \cdot \bar{D}=0\)으로 놓자.<br />
결과적으로, \(\triangledown \cdot \bar{D}=\rho\)<br />
<br />
정리하면:<br />
\(\triangledown \times \bar{E}=-\dfrac{\partial \bar{B}}{\partial t},\;\triangledown \times \bar{H}=\bar{J}+\dfrac{\partial \bar{D}}{\partial t}\;:\;Independent\;Equations\)<br />
<br />
\(\triangledown \cdot \bar{B}=0,\;\triangledown \cdot \bar{D}=\rho\;:\;Dependent\;Equations\)<br />
<br />
\(\triangledown \cdot \bar{J}=-\dfrac{\partial \rho }{\partial t}\;:\;Charge\;Conservation\;/\;Continuity\;Equation\)<br />
<br />
이 식들을 통해 \(\bar{E}\), \(\bar{D}\), \(\bar{B}\), \(\bar{H}\), \(\bar{J}\), \(\rho\)를 구하면 된다.<br />
<br />
근데, \(\bar{E}\), \(\bar{D}\), \(\bar{B}\), \(\bar{H}\), \(\bar{J}\), \(\rho\)를 모두 구해야 하면, 미지수 총 몇개를 구해야 하는 것인가?<br />
3차원 공간이니, 벡터 하나당 x,y,z 성분 총 3개 스칼라 성분을 구해줘야 한다.<br />
지금 벡터5개, 스칼라1개를 구하려 하고 있으니 미지수는 총 \(3\times 5+1=16\)개다.<br />
그럼, 우린 16개 식을 갖고 있나?<br />
<br />
Dependent 식들은 새로운 정보를 주지 못하니까,<br />
\(\triangledown \times \bar{E}=-\dfrac{\partial \bar{B}}{\partial t}\)에서 3개,<br />
\(\triangledown \times \bar{H}=\bar{J}+\dfrac{\partial \bar{D}}{\partial t}\)에서 3개,<br />
\(\triangledown \cdot \bar{J}=-\dfrac{\partial \rho }{\partial t}\)에서 1개로 총 7개 식 뿐이다.<br />
<br />
그래서, \(\bar{E}\), \(\bar{D}\), \(\bar{B}\), \(\bar{H}\), \(\bar{J}\), \(\rho\)를 모두 구하려면 식이 더 필요하다.<br />
<br />
Constitutive Relations:<br />
일반적으로 \(\bar{B}\),\(\bar{D}\),\(\bar{J}\)는 \(\bar{E}\)와 \(\bar{H}\)에 대한, 상당히 복잡한 함수다.<br />
\(\bar{B}=\bar{F_{1}}\left ( \bar{E},\dfrac{\partial \bar{E}}{\partial t},\cdots ,\bar{H},\dfrac{\partial \bar{H}}{\partial t},\cdots,\left| \bar{E}\right|^{2},\left| \bar{E}\right|^{3},\cdots  \right )\)<br />
\(\bar{D}=\bar{F_{2}}\left (\cdots \right )\)<br />
\(\bar{J}=\bar{F_{3}}\left (\cdots \right )\)<br />
이건 너무 복잡하니까, 적절히 몇가지 가정을 해보자.<br />
<br />
Assume:<br />
i) Stationary medium.<br />
날씨가 바뀌면 공기의 특성이 바뀌고, 대기권 전리층 전하 분포 또한 계속해서 바뀐다.<br />
이런 영향은 없다고 가정하자. 즉 시간에 대해 independent한 매질을 가정하고, 식으로 표현하면 \(\dfrac{\partial \left ( \cdot  \right )}{\partial t}\)를 모두 0으로 보자는 거다.<br />
<br />
ii) Linear medium.<br />
Avalanche photodiode에서 전기장에 의해 전류가 생기는데, 이 경우에는 전기장과 전류의 관계가 nonlinear하다.<br />
유전 파괴가 일어나는 경우도 전류가 전기장에 대해 nonlinear한 상황이 된다.<br />
우리는 linear한 매질을 가정해서, 이런 현상들이 없다고 가정할 것이다.<br />
식으로 표현하면 \(\left ( \cdot  \right )^{2},\left ( \cdot  \right )^{3}\)등 제곱, 세제곱항의 영향을 받는다고 표현할 수 있다.<br />
<br />
Then:<br />
\(\bar{B}=\bar{\bar{\mu}}\bar{H}\), \(\bar{\bar{\mu}}\): Permeability[H/m]<br />
\(\bar{D}=\bar{\bar{\varepsilon}}\bar{E}\), \(\bar{\bar{\varepsilon}}\): Permittivity[F/m]<br />
\(\bar{J}=\bar{\bar{\sigma}}\bar{E}\), \(\bar{\bar{\sigma}}\): Conductivity[S/m]<br />
<br />
이때 위에 선 두개 그어놓은 것은 tensor라는 뜻이다.<br />
매질에 대한 가정을 2가지(Stationary, Linear)했는데, 여기에 isotropic(등방성)이 추가되면 그때는 tensor 대신 scalar function을 사용할 수 있다.<br />
왜 scalar ‘function’이나면, 공간에 대한 함수니까. \(\mu(x,y,z)\)이런 식으로, isotropic을 가정해도 다 scalar가 아니라 scalar function이다.<br />
<br />
하여간, 이렇게 나온 벡터식 3개 \(\left ( \bar{B}=\bar{\bar{\mu}}\bar{H}, \bar{D}=\bar{\bar{\varepsilon}}\bar{E}, \bar{J}=\bar{\bar{\sigma}}\bar{E} \right )\)면 스칼라 식 9개니까, 앞의 스칼라 식 7개와 함께 보면 스칼라 식 16개라 \(\bar{E}\), \(\bar{D}\), \(\bar{B}\), \(\bar{H}\), \(\bar{J}\), \(\rho\)를 모두 구할 수 있다.<br />
<br />
근데 이건 constitutive relation에서 Stationary, Linear medium을 가정한거다. 이런 가정을 쓰지 못하는 medium들도 많다.<br />
이런 가정을 쓰지 못하는 medium으로는 chiral medium, metamaterial 등이 있다.<br />
<br />
Note. Chiral Medium:<br />
\(\bar{B}=\mu \left ( \bar{H}+\beta \triangledown \times \bar{H} \right )\)<br />
\(\bar{D}=\mu \left ( \bar{E}+\beta \triangledown \times \bar{E} \right )\)<br />
이게 Chiral medium의 constitutive relation이다. 이걸 적용해서 \(\bar{E}\), \(\bar{D}\), \(\bar{B}\), \(\bar{H}\), \(\bar{J}\), \(\rho\)를 모두 구하는 것은 상당히 복잡한 일이 된다. 그래서 Chiral medium은 계산이 어렵다.<br />
<br />
이제 여기다가 가정을 몇가지 더해보려고 한다.<br />
i) Isotropic Medium:<br />
\(\bar{B}=\bar{\bar{\mu}}\bar{H}\rightarrow \bar{B}=\mu\bar{H}\)<br />
\(\bar{D}=\bar{\bar{\varepsilon}}\bar{E}\rightarrow \bar{D}=\varepsilon\bar{E}\)<br />
\(\bar{J}=\bar{\bar{\sigma}}\bar{E}\rightarrow \bar{J}=\sigma\bar{E}\)<br />
이때 \(\mu,\varepsilon,\sigma\)는 모두 scalar function이다.<br />
<br />
ii) Homogeneous Medium:<br />
Homogeneous medium에서는 \(\mu,\varepsilon,\sigma\)가 모두 위치에 상관 없이 같은 값을 갖는다.<br />
즉, \(\mu,\varepsilon,\sigma\)가 모두 상수가 된다.<br />
<br />
위에서 언급한 가정들이 모두 적용되어 \(\mu,\varepsilon,\sigma\)가 모두 상수인 medium을 ‘simple medium’이라 부른다.<br />
<br />
Free space에서는:<br />
\(\mu=\mu_{o}=4\pi\cdot 10^{-7}\)[H/m]<br />
\(\varepsilon=\varepsilon_{o}=8.854\cdot 10^{-12}\)[F/m]<br />
\(\sigma=0\)<br />
<br />
\(\sigma\)가 큰 medium을 ‘conductor’라 부른다.<br />
\(\sigma\)가 작은 medium을 옛날에는 ‘Insulator’라 불렀는데, 어느 순간부터 ‘Dielectric’이라 부른다.<br />
<br />
Relative permittivity(비유전율): \(\varepsilon_{r}=\dfrac{\varepsilon}{\varepsilon_{o}}\)<br />
Relative permeability(비투자율): \(\mu_{r}=\dfrac{\mu}{\mu_{o}}\)<br />
<br />
문장 내에서 ‘유전율’,’투자율’이라 하면 그게 relative 수치인지 아니면 절대 수치인지 문맥상 파악해야 한다.<br />
<br />
비유전율은 언제나 1보다 작다고 배우긴 하는데,<br />
플라즈마 또는 메타물질을 쓰면 비유전율이 1보다 작은, 또는 0보다 작은 물질도 만들 수 있다.<br />
<br />
비투자율은 좀 다양하다.<br />
\(\mu_{r}&lt;1\): Diamagnetic(반자성). 0.999, 0.9999 정도 값을 갖는다. 1보다 크게 작지는 않다.<br />
\(\mu_{r}&gt;1\): Paramagnetic(상자성). 1.001, 1.0001 정도 값을 갖는다.<br />
\(\mu_{r}&gt;&gt;1\): Ferromagnetic(강자성). 1000, 10000 정도 값을 갖는다.<br />
<br />
희토류를 쓰면 비투자율을 수만, 수십만까지도 올릴 수 있다.<br />
<br />
여기서, 이런 생각을 해보자. 투명하다는게 뭔가?<br />
어떤 유전체에 전기장이 걸리면 그 유전체 안의 dipole들이 전기장 방향대로 정렬한다.<br />
이때 정렬이 잘 될수록 전기장의 영향을 크게 받는다고 해석할 수 있고,<br />
정렬이 잘 안될수록 전기장의 영향을 적게 받는다고, 즉 전기장에 대해 투명하다고 볼 수 있다.<br />
<br />
이때 dielectric 내에서 정리된 field와 원래 있던 field를 더해서: \(\bar{D}=\varepsilon_{o}\bar{E}+\bar{P}\)라고 쓰도록 하자.<br />
이때 \(\bar{P}\)는 Electric Polarization Vector로서, secondary field다.<br />
수식상으로나 직관적으로나, \(\bar{P}=0\)인 공간은 \(\bar{E}\) 입장에서 free space와 동일할 것이다.<br />
<br />
이때 \(\bar{P}\)의 크기는 \(\bar{E}\)에 의해 결정되는, \(\bar{P}\)에 대한 함수다.<br />
\(\bar{P}=\varepsilon_{o}\chi_{e}\bar{E}\)라고 적는다. 이때 \(\chi_{e}\): Electric susceptibility.<br />
Susceptibility가 클수록 그 system은 주변 환경 변화에 민감하게 반응한다.<br />
<br />
susceptibility를 써서 표현하면:<br />
\(\bar{D}=\varepsilon_{o}\bar{E}+\bar{P}=\varepsilon_{o}\left ( 1+\chi_{e} \right )\bar{E}=\varepsilon_{r}\varepsilon_{o}\bar{E}=\varepsilon\bar{E}\),<br />
\(\varepsilon_{r}=1+\chi_{e}\)<br />
<br />
\(\bar{H}\)에 의한 반응도 비슷하다. \(\bar{B}=\mu_{o}\bar{H}+\bar{M}\),<br />
\(\bar{M}\): Magnetic Polarization Vector,<br />
\(\chi_{m}\): Magnetic susceptibility,<br />
\(\bar{M}=\mu_{o}\chi_{m}\bar{H}\),<br />
\(\bar{B}=\mu_{o}\bar{H}+\bar{M}=\mu_{o}\left ( 1+\chi_{m} \right )\bar{H}=\mu_{r}\mu_{o}\bar{H}=\mu\bar{H}\),<br />
\(\mu_{r}=1+\chi_{m}\)<br />
<br />
이렇게 투명하다는 개념과 susceptibility로 \(\mu\), \(\varepsilon\) 변화를 생각할 수 있다.<br />
<br />
Wave equation in a simple medium:<br />
앞에서 말했듯, simple medium은 \(\mu, \varepsilon, \sigma\) 모두가 상수인 medium<br />
\(\triangledown \times \bar{E}=-\dfrac{\partial \bar{B}}{\partial t}\),<br />
\(\triangledown \times \bar{H}=\bar{J}+\dfrac{\partial \bar{D}}{\partial t}=\left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\bar{E}\)가 우리가 갖고 있는 2개 식이고,<br />
<br />
Derived equation들은 다음과 같다.<br />
\(\triangledown \cdot \bar{B}=0\)<br />
\(\triangledown \cdot \bar{E}=\dfrac{\rho}{\varepsilon}\)<br />
<br />
\(\triangledown \times \bar{H}=\left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\bar{E}\)에서 양변에 Div를 하면:<br />
\(\triangledown \cdot \left ( \triangledown \times \bar{H} \right )=\triangledown \cdot \left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\bar{E}=\left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\left ( \triangledown \cdot \bar{E}\right )\)<br />
<br />
여기에 \(\triangledown \cdot \bar{E}=\dfrac{\partial \rho}{\partial \varepsilon}\)를 적용하면,<br />
\(\left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\left ( \triangledown \cdot \bar{E}\right )=\left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\left ( \dfrac{\rho}{\varepsilon} \right )\)<br />
<br />
따라서 \(\triangledown \cdot \left ( \triangledown \times \bar{H} \right )=\left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\left ( \dfrac{\rho}{\varepsilon} \right )\)인데,<br />
Vector identity에 의해 \(\triangledown \cdot \left ( \triangledown \times \bar{H} \right )=0\)이다.<br />
<br />
따라서 \(\left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\left ( \dfrac{\rho}{\varepsilon} \right )=0\)<br />
근데 simple medium이니까, \(\varepsilon, \sigma\)는 상수고 \(\rho\)만 함수다.<br />
<br />
사실 \(\rho\)는 시간과 공간에 대한 함수다. \(\triangledown \cdot \bar{E}=\dfrac{\rho}{\varepsilon}\)의 \(\triangledown \times \bar{E}\)부터 일단 공간에 대한 함수니까.<br />
<br />
\(\rho\)가 함수니까 \(\rho\)를 \(\rho(t)\)로 적으면:<br />
\(\left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\left ( \dfrac{\rho(t)}{\varepsilon} \right )=\dfrac{\partial \rho(t) }{\partial t}+\dfrac{\sigma }{\varepsilon}\cdot\rho(t)=0\)<br />
<br />
위 식을 정리하면:<br />
\(\rho(t)=\rho(0) \cdot e^{-\frac{\sigma}{\varepsilon}t}\)<br />
<br />
ex) Fresh water: \(\varepsilon=81\varepsilon_{o}\), \(\sigma=10^{-3}[S/m]\) (유전율 엄청 높은 물질)<br />
\(\tau = \dfrac{\rho}{\varepsilon} = 7 \cdot 10^{-7}[s]\).<br />
따라서, 물에 전하를 던지면 decay constant가 \(7 \cdot 10^{-7}[s]\)다.<br />
<br />
ex) Metal: \(\varepsilon=\varepsilon_{o}\), \(\sigma=10^{7}[S/m]\)<br />
\(\tau = \dfrac{\rho}{\varepsilon} = 8 \cdot 10^{-21}[s]\).<br />
물에서보다 훨씬 빠르게 사라지는걸 확인할 수 있다.<br />
<br />
이번에는 Div 대신 Curl을 해볼거다.<br />
식도 바꿔서, \(\triangledown \times \bar{H}=\bar{J}+\dfrac{\partial \bar{D}}{\partial t}\) 말고 \(\triangledown \times \bar{E}=-\dfrac{\partial \bar{B}}{\partial t}\)에 Curl을 해볼거다.<br />
<br />
\(\triangledown \times \left ( \triangledown \times \bar{E} \right )=\triangledown \times \left ( -\dfrac{\partial \bar{B}}{\partial t} \right )=-\mu\dfrac{\partial}{\partial t}\left ( \triangledown \times \bar{H} \right )\)<br />
<br />
여기서 \(\triangledown \times \left ( \triangledown \times \bar{E} \right )=-\mu \dfrac{\partial }{\partial t}\left ( \triangledown \times \bar{H} \right )\)<br />
<br />
우변은 그냥 정리, 좌변은 \(\triangledown \times \bar{H}=\left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\bar{E}\)를 대입하면:<br />
\(\triangledown \left ( \triangledown \cdot \bar{E} \right ) - \triangledown^{2}\bar{E} = -\mu \dfrac{\partial }{\partial t}\left ( \sigma+\varepsilon\dfrac{\partial }{\partial t} \right )\bar{E}\)<br />
<br />
이때, charge가 없는 공간이라 하면 \(\triangledown \cdot \bar{E} = 0\)<br />
<br />
그러면 \(-\triangledown^{2}\bar{E}=-\mu\sigma \dfrac{\partial \bar{E}}{\partial t} - \mu\varepsilon \dfrac{\partial^{2} \bar{E}}{\partial^{2} t}\)<br />
<br />
\(\left ( \triangledown^{2}-\mu\sigma \dfrac{\partial }{\partial t} - \mu\varepsilon \dfrac{\partial^{2} }{\partial^{2} t} \right )\bar{E}=0\)<br />
<br />
자기장으로 해도 \(\left ( \triangledown^{2}-\mu\sigma \dfrac{\partial }{\partial t} - \mu\varepsilon \dfrac{\partial^{2} }{\partial^{2} t} \right )\bar{H}=0\)<br />
<br />
\(-\mu\sigma \dfrac{\partial }{\partial t}\)는 damping effect, 또는 viscous effect를 야기하는 damping term이다.<br />
\(-\mu\varepsilon \dfrac{\partial^{2} }{\partial^{2} t}\)는 속도를 보여주는 term이다.<br />
\(v = \dfrac{1}{\sqrt{\mu\varepsilon}}\), free space에서는 \(c = \dfrac{1}{\sqrt{\mu_{o}\varepsilon_{o}}}\)<br />
<br />
우리가 지금 한 일:<br />
서로 coupled되어있던 식이었던 \(\triangledown \times \bar{E}=-\mu\dfrac{\partial \bar{H}}{\partial t}\), \(\triangledown \times \bar{H}= \left (\sigma + \varepsilon\dfrac{\partial}{\partial t} \right )\bar{E}\)를,<br />
<br />
\(\left ( \triangledown^{2}-\mu\sigma \dfrac{\partial }{\partial t} - \mu\varepsilon \dfrac{\partial^{2} }{\partial t^{2}} \right )\bar{E}=0\), \(\left ( \triangledown^{2}-\mu\sigma \dfrac{\partial }{\partial t} - \mu\varepsilon \dfrac{\partial^{2} }{\partial t^{2}} \right )\bar{H}=0\) 라는 각자의 식으로 쪼개놓았다.<br />
<br />
이렇게 각자에 대한 식으로 쪼갤 수 있었지만, 대신 미분방정식의 차수가 올라가는 문제가 생겼다.<br />
<br />
이렇게 쪼개진, 각자에 대한 식을 ‘wave equation’이라 부른다.<br />
이걸 벡터처럼 묶어서 적으면:<br />
\(\left ( \triangledown^{2}-\mu\sigma \dfrac{\partial }{\partial t} - \mu\varepsilon \dfrac{\partial^{2} }{\partial^{2} t} \right )\begin{Bmatrix}\bar{E} \\ \bar{H}\end{Bmatrix}=0\)<br />
<br />
우변의 0은 원래 source를 나타내지만, source가 없어서 0이다. 그래서 이건 source-free equation이다.<br />
<br />
식에 들어간 \(\triangledown^{2}\)는 laplacian이라 부른다. cartesian에서는 \(\triangledown^{2} = \dfrac{\partial^{2} }{\partial x^{2}} + \dfrac{\partial^{2} }{\partial y^{2}} + \dfrac{\partial^{2} }{\partial z^{2}}\)<br />
<br />
그리고 \(\triangledown^{2}\bar{E}=&lt;\triangledown^{2}\bar{E}_{x} , \triangledown^{2}\bar{E}_{y} , \triangledown^{2}\bar{E}_{z}&gt;\)로 계산한다.<br />
스칼라 함수에 대해서는\(\triangledown^{2} f = \triangledown \cdot \left(\triangledown f \right)\)<br />
<br />
여기서 알게 되는 속력으로 굴절률도 정의한다.<br />
for dielectric medium : \(n = \dfrac{c}{v} = \sqrt{\varepsilon_{r}\mu_{r}}\) = refractive index<br />
광학에서는 n, 전자기학에서는 \(\sqrt{\varepsilon_{r}\mu_{r}}\)를 많이 쓴다.<br />
<br />
하여간, 위에서 구한 wave equation은 꽤 복잡하다. 그러니 simple solution(\(\sigma = 0\))을 구해보자.<br />
\(\left ( \triangledown^{2} - \mu\varepsilon \dfrac{\partial^{2} }{\partial t^{2}} \right )\begin{Bmatrix}\bar{E} \\ \bar{H}\end{Bmatrix}=0\). 그리고 편의를 위해 x방향으로만 진행한다고 하면:<br />
\(\left ( \dfrac{\partial^{2} }{\partial x^{2}} - \mu\varepsilon \dfrac{\partial^{2} }{\partial t^{2}} \right )\begin{Bmatrix}\bar{E} \\ \bar{H}\end{Bmatrix}=0\)가 되어, 공학수학에 자주 나오는 형태의 편미분 방정식이 된다. 벡터식이라는 점에 주의해서 풀어보자.<br />
<br />
Try a solution : \(\bar{E} \left( x,t \right) = \bar{E}_{o} \cdot f\left(x,t \right)\), 이때 \(\bar{E}_{o}\)는 constant vector.<br />
<br />
그리고 미리 예측해보자면, 2차 미분방정식이니까 solution도 2개가 나올 것이다.<br />
<br />
\(f \left( x,t \right) = f_{1}\left( x-vt \right) + f_{2}\left( x+vt \right)\), \(v=\dfrac{1}{\sqrt{\varepsilon\mu}}\).<br />
이때 \(f_{1}\left( x-vt \right)\)는 +방향 wave, \(f_{2}\left( x+vt \right)\)는 -방향 wave.<br />
<br />
일단 \(\bar{E} \left( x,t \right) = \bar{E}_{o} \cdot f_{1}\left(x-vt \right)\)형태면 임의의 \(f_{1}\)에 대해 위의 wave equation을 만족한다. 그러면, 임의의 \(f_{1}\)에 대해 \(\bar{E} \left( x,t \right) = \bar{E}_{o} \cdot f_{1}\left(x-vt \right)\)가 맥스웰 방정식도 만족하나?<br />
<br />
\(\triangledown \cdot \bar{E} = 0\)을 만족하는지 확인해보자.<br />
<br />
\(\triangledown \cdot \bar{E} = \triangledown \cdot \left( \bar{E}_{o} \cdot f_{1} \right) = \bar{E}_{o} \cdot \triangledown f + f\triangledown \cdot \bar{E}_{o}\). 이때, \(\bar{E}_{o}\)는 constant vector니까 \(\triangledown \cdot \bar{E}_{o}=0\)<br />
<br />
따라서 \(\triangledown \cdot \bar{E} =\bar{E}_{o} \cdot \triangledown f\). 그리고 파동이 x방향으로만 진행하고 있으니까,<br />
\(\triangledown \cdot \bar{E} =\bar{E}_{o} \cdot \triangledown f =\bar{E}_{o} \cdot \left( \hat{x} \dfrac{\partial f}{\partial x} \right) = \left( \bar{E}_{o} \cdot \hat{x} \right) \dfrac{\partial f}{\partial x}\).<br />
이게 0이 되어야 맥스웰 방정식을 만족하는건데, 얘가 0이 되려면 \(\bar{E}_{o} \cdot \hat{x} = 0\)이 되어야 한다. 즉, \(\bar{E}_{o} \perp \hat{x}\)가 되어야 한다.<br />
<br />
결론적으로, 맥스웰 방정식에 의해, simple medium 내에서 진행하는 electromagnetic wave의 \(\bar{E}\)는 진행방향과 수직이다.<br />
Simple medium이라는 조건이 붙는 이유는, 일반적으로는 \(\triangledown \cdot \bar{D}=0\)인데 simple medium이어야 \(\bar{D}=\varepsilon\bar{E}\) (\(\varepsilon\)은 상수) 라서 \(\triangledown \cdot \bar{E}=0\)이 된다.<br />
<br />
그럼 magnetic field는 진행 방향과 어떤 관계가 있을까?<br />
이번에도 \(\bar{E}=\bar{E}_{o} \cdot f_{1} \left( x-vt \right)\)를 가져와서 \(\triangledown \times \bar{E} = -\dfrac{\partial \bar{B}}{\partial t}\)를 만족하는지 확인해보자.<br />
<br />
\(\triangledown \times \bar{E} = \triangledown \times \left( \bar{E}_{o} \cdot f_{1} \right) = \triangledown f_{1} \times \bar{E}_{o} + f_{1}\triangledown \times \bar{E}_{o}\)<br />
<br />
이때 \(\bar{E}_{o}\)는 constant vector기 때문에, \(\triangledown \times \bar{E}_{o}=0\)이다. 상수를 미분하면 0이니까.<br />
<br />
따라서 \(\triangledown f_{1} \times \bar{E}_{o} + f_{1}\triangledown \times \bar{E}_{o} = \triangledown f_{1} \times \bar{E}_{o}\)<br />
<br />
Gradient를 풀어놓으면 \(\triangledown f_{1} \times \bar{E}_{o} = \left ( \hat{x} \dfrac{\partial f_{1}}{\partial x} \right) \times \bar{E}_{o}\)
<br />
이때, \(f_{1} \left( x-vt \right)\)였으니 \(\dfrac{\partial f_{1}}{\partial x} = -\dfrac{1}{v}\dfrac{\partial f_{1}}{\partial t}\)라고 적을 수 있다. 둘 다 \(f'_{1} \left( x-vt \right)\)니까.<br />
<br />
따라서 \(\left ( \hat{x} \dfrac{\partial f_{1}}{\partial x} \right) \times \bar{E}_{o} = \left(\hat{x} \times \bar{E}_{o} \right) \cdot \left( -\dfrac{1}{v}\dfrac{\partial f_{1}}{\partial t} \right)\)<br />
<br />
이 식이 \(-\dfrac{\partial \bar{B}}{\partial \bar{t}}\)가 되어야 \(\triangledown \times \bar{E} = -\dfrac{\partial \bar{B}}{\partial t}\)를 만족할 것이다.<br />
<br />
\(-\dfrac{\partial \bar{B}}{\partial t} = \left(\hat{x} \times \bar{E}_{o} \right) \cdot \left( -\dfrac{1}{v}\dfrac{\partial f_{1}}{\partial t} \right)\)라고 놓고, 여기서 양변을 t로 적분하면<br />
<br /></p>]]></content><author><name></name></author><category term="Electromagnetics" /><summary type="html"><![CDATA[고급마이크로파공학 내용 정리 우리 교재는 Harrington의 ‘Time-Harmonic Electromagnetic Fields’다. 60년정도 된 책인데, 오타가 없는 대단한 책이다. 그래서 버전도 1개뿐이다. 전기전자공학과 대학원은 이 책을 많이 쓰고, 물리학과 대학원은 Jackson의 ‘Classical Electrodynamics’를 많이 쓴다. 우리 책은 mks 단위계, Jackson 책은 cgs단위계를 사용한다. 유럽은 Linguistic notation : Curl \(\bar{E}\) 미국은 Gibbs notation : \(\triangledown \times \bar{E}\) 이 과목은 고급마이크로파공학 보다는 고급전자장론, 또는 고급전자기학 정도가 어울리는 과목이다. 고급마이크로파공학이란 이름은 30년전에 지어진 이름이라 그냥 쓰는거다. Electromagnetics Theory. 현대물리, 양자역학이 들어오면서 고전역학은 상당 부분 수정되어야 했다. 그런데 전자기학은 전혀 바뀌지 않았다! 그만큼 수학적으로 정교한 이론이다. Microscopic Theory: 원자, 분자 한개의 특성. 슈뢰딩거 방정식 Macroscopic Theory: 통계적인 특성. 맥스웰 방정식. 원자,분자 단위에서는 적용 불가 원자, 분자가 아보가드로 수 수준으로 많은 경우부터 Macroscopic model을 사용할 수 있다. 우리가 배울 내용은 Macroscopic theory다. Field Quantities: \(\bar{E}\) : Electric field intensity [V/m] \(\bar{H}\) : Magnetic field intensity \(\bar{D}\) : Electric flux density \(\bar{B}\) : Magnetic flux density \(\bar{J}\) : Electric current density \(\rho\) : Electric charge density \(\bar{E}\)는 Electric field, \(\bar{H}\) : Magnetic field라고 자주 부르지만, 엄밀한 명칭은 intensity까지 붙여줘야 한다. 이 물리량들은 모두 시간과 공간에 대한 함수다. \(f(x,y,z,t)\) Faraday’s Law: 어떤 폐곡선(Closed Contour) c가 있다고 해보자. 이 폐곡선에 대해: \(\oint_{c}^{}\bar{E}\cdot d\bar{l}=-\dfrac{d}{dt}\iint_{S}^{}\bar{B}\cdot \hat{n}dS\) 라는게 Faraday’s Law다.]]></summary></entry><entry><title type="html">Depletion MOSFET</title><link href="http://localhost:4000/circuits/2023/10/04/Circuits-Depletion-MOSFET.html" rel="alternate" type="text/html" title="Depletion MOSFET" /><published>2023-10-04T19:31:29+09:00</published><updated>2023-10-04T19:31:29+09:00</updated><id>http://localhost:4000/circuits/2023/10/04/Circuits%20-%20Depletion%20MOSFET</id><content type="html" xml:base="http://localhost:4000/circuits/2023/10/04/Circuits-Depletion-MOSFET.html"><![CDATA[<p>MOSFET에 대해 이미 배우긴 했지만, MOSFET에는 Enhancement mode MOSFET과 Depletion mode MOSFET이 있다.<br />
Enhancement mode MOSFET이 우리가 원래 아는 MOSFET이고,<br />
Depletion mode MOSFET은 channel이 생겨날 위치에 n-type dopant implant를 박아서 channel을 미리 만들어놓은 MOSFET이다.<br />
<br />
그래서 Vgs=0일 때, Enhancement MOSFET이면 당연히 MOSFET이 꺼져있다. Vgs가 Vth보다 작아서 채널이 안생기니까.<br />
근데 depletion mode MOSFET이면 Vgs를 마이너스로 걸어야 겨우겨우 채널이 사라져 MOSFET이 꺼진다. 즉, Vth가 마이너스다. 그래서 NMOS긴 한데 Vth가 마이너스인 NMOS가 된다.<br />
<br />
Native MOSFET이라는 것도 있다. Native면 특성이 Enhancement와 Depletion 사이라서, Vth~=0인 MOSFET을 말한다.<br />
우리가 아는 NMOS는 P-well 위에 fabricate하는데, Native NMOS는 약하게 도핑된 p-type silicon 위에 fabricate한다. 당연히, 비교하자면 p-well의 농도가 더 높을 것이다.<br />
<br />
그래서, p-type silicon위에 fabricate할때는 bulk에 상대적으로 hole이 적은 상태가 된다. 그래서 채널이 훨씬 쉽게 생긴다! 결국 Vth가 낮다고 말할 수 있다.<br />
이 방식으로 Vth~=0까지 가면 Native MOSFET이 된다.<br />
<br />
Vth 낮으면 좋은거 아닌가? Native MOSFET은 n-well이나 p-well 위에 만들어진 MOSFET들보다 conductivity가 낮다. 그래서 같은 conductivity를 얻으려고 해도, native MOSFET은 일반 MOSFET들보다 크기가 더 커야 한다.<br />
<br />
Depletion load NMOS Logic이라는게 있다. Logic gate들 만드는 방식 중 하나인건데, 이 방식은 depletion-mode NMOS를 Current Source로 만들어 쓴다. Depletion MOSFET은 다른 MOSFET들보다 더 우수한 current source로서 동작할 수 있기 때문이다.<br />
<br />
인텔이 HMOS라고 부르는 process가 depletion-load NMOS process다.<br /></p>]]></content><author><name></name></author><category term="Circuits" /><summary type="html"><![CDATA[MOSFET에 대해 이미 배우긴 했지만, MOSFET에는 Enhancement mode MOSFET과 Depletion mode MOSFET이 있다. Enhancement mode MOSFET이 우리가 원래 아는 MOSFET이고, Depletion mode MOSFET은 channel이 생겨날 위치에 n-type dopant implant를 박아서 channel을 미리 만들어놓은 MOSFET이다. 그래서 Vgs=0일 때, Enhancement MOSFET이면 당연히 MOSFET이 꺼져있다. Vgs가 Vth보다 작아서 채널이 안생기니까. 근데 depletion mode MOSFET이면 Vgs를 마이너스로 걸어야 겨우겨우 채널이 사라져 MOSFET이 꺼진다. 즉, Vth가 마이너스다. 그래서 NMOS긴 한데 Vth가 마이너스인 NMOS가 된다. Native MOSFET이라는 것도 있다. Native면 특성이 Enhancement와 Depletion 사이라서, Vth~=0인 MOSFET을 말한다. 우리가 아는 NMOS는 P-well 위에 fabricate하는데, Native NMOS는 약하게 도핑된 p-type silicon 위에 fabricate한다. 당연히, 비교하자면 p-well의 농도가 더 높을 것이다. 그래서, p-type silicon위에 fabricate할때는 bulk에 상대적으로 hole이 적은 상태가 된다. 그래서 채널이 훨씬 쉽게 생긴다! 결국 Vth가 낮다고 말할 수 있다. 이 방식으로 Vth~=0까지 가면 Native MOSFET이 된다. Vth 낮으면 좋은거 아닌가? Native MOSFET은 n-well이나 p-well 위에 만들어진 MOSFET들보다 conductivity가 낮다. 그래서 같은 conductivity를 얻으려고 해도, native MOSFET은 일반 MOSFET들보다 크기가 더 커야 한다. Depletion load NMOS Logic이라는게 있다. Logic gate들 만드는 방식 중 하나인건데, 이 방식은 depletion-mode NMOS를 Current Source로 만들어 쓴다. Depletion MOSFET은 다른 MOSFET들보다 더 우수한 current source로서 동작할 수 있기 때문이다. 인텔이 HMOS라고 부르는 process가 depletion-load NMOS process다.]]></summary></entry><entry><title type="html">EMMI</title><link href="http://localhost:4000/circuits/2023/10/04/Circuits-EMMI.html" rel="alternate" type="text/html" title="EMMI" /><published>2023-10-04T19:31:29+09:00</published><updated>2023-10-04T19:31:29+09:00</updated><id>http://localhost:4000/circuits/2023/10/04/Circuits%20-%20EMMI</id><content type="html" xml:base="http://localhost:4000/circuits/2023/10/04/Circuits-EMMI.html"><![CDATA[<p>Leakage current가 많이 나올 때는 EMMI라는 장치로 IC를 살펴봐야 한다.<br />
EMMI: Emission Microscope<br />
<br />
EMMI로 IC를 분석해보려면, 일단 위쪽 패키징을 없애야 한다. 이렇게 패키징 없애는걸 decap이라 한다. Decapsulation인 듯 하다.<br />
<br />
패키징 종류는 그림이랑 같이.<br />
<br />
DW7601에서 사용한건 QFN이었다. 이 패키징의 윗면을 화학약품을 쓰든 Decap장비를 쓰단 해서 없애고 EMMI로 IC를 관찰한다.<br />
EMMI를 쓰는 경우는 원인이 뭐든간에 IC에 불량이 있는 경우다. 그래서 EMMI를 쓸 때는 IC에 전원도 넣고 필요한 벡터도 넣어서 고장 현상을 재현한다. 그러면 불량 위치에서 비정상적인 열이나 빛이 나오고, EMMI는 이걸 보는거다.<br />
<br />
그래서 측정 전에 decap을 해줘야 한다. 안그러면 안보인다.<br />
<br />
열을 보는 EMMI는 THEMOS(Thermal Emission Microscope Operating System)이라 하고 THEMOS는 InGaAs 카메라를 쓴다.<br />
<br />
빛을 보는 EMMI는 PHEMOS(Photon Emission Microscope Operating System)이라 하고, PHEMOS는 InSb 카메라를 쓴다.<br />
<br />
그리고 OBIRCH(Optical Beam Induced Resistance Change)라는 방식도 있다. OBIRCH는 LSM(Laser Scanning Microscope)을 쓴다.<br />
<br />
OBRICH는 Seebeck effect(제벡 효과)를 이용한 방식이다. Seebeck effect는 서로 다른 두 종류의 금속을 붙여놓고 한쪽에 열을 가하면 전류가 흐르는 현상이다. 기전력이 발생한다고 봐도 된다. 그래서, OBRICH는 레이저를 쏴서 특정 부분을 가열하고 기전력이 생기는지 확인한다.<br />
<br />
만약 가열했을 때 기전력이 생긴다면, 그 위치에는 서로 다른 금속이 붙어있는 것이니, 거기서 불량이 생겼다는 것을 알 수 있다.<br />
<br />
정밀한건 OBIRCH &gt; PHEMOS &gt; THEMOS인데, OBIRCH는 제약 사항이 좀 많다. 그리고 PHEMOS는 빛을 보는 거라 암실에서 진행되어야 한다. THEMOS는 상관 없다.<br />
<br />
THEMOS: 주로 Metal 관련 불량이 잘 보인다. 열이 나는 원리가 I^2R이니까, metal에 흐르는 전류에 의해 열이 생기기 때문이다. 대표적인 불량으로는 Metal melting, Bridge short, oxide crack, metal particle, migration, contact spike등이 있다.<br />
<br />
열은 InSb 카메라로만 검출할 수 있어서 THEMOS가 InSb 카메라를 쓴다. IC에 전원이랑 신호 넣기 전에 한번 찍고, 전원이랑 신호 넣은 후 찍어서 비교적 뜨거워진 곳을 고장 위치로 판정한다.<br />
<br />
PHEMOS: 주로 gate 관련 불량이 잘 보인다. Photon은 Si layer에서 나온다. 대표적인 불량으로는 Source to Drain leakage, gate leakage, oxidation breakdown, ESD failure, hot carrier, latch-up 등이 있다.<br />
<br />
Photon 검출은 InGaAs 카메라를 이용한다. 이때, photon을 검출해야 하니 외부 빛을 모두 차단한 암실에서 사용한다. 그리고 photon은 트랜지스터가 스위칭될 때 방출되기도 하기 때문에, 정상 sample 한번 찍어보고 이상한 sample 한번 찍어서 비교해야 한다.<br />
<br /></p>]]></content><author><name></name></author><category term="Circuits" /><summary type="html"><![CDATA[Leakage current가 많이 나올 때는 EMMI라는 장치로 IC를 살펴봐야 한다. EMMI: Emission Microscope EMMI로 IC를 분석해보려면, 일단 위쪽 패키징을 없애야 한다. 이렇게 패키징 없애는걸 decap이라 한다. Decapsulation인 듯 하다. 패키징 종류는 그림이랑 같이. DW7601에서 사용한건 QFN이었다. 이 패키징의 윗면을 화학약품을 쓰든 Decap장비를 쓰단 해서 없애고 EMMI로 IC를 관찰한다. EMMI를 쓰는 경우는 원인이 뭐든간에 IC에 불량이 있는 경우다. 그래서 EMMI를 쓸 때는 IC에 전원도 넣고 필요한 벡터도 넣어서 고장 현상을 재현한다. 그러면 불량 위치에서 비정상적인 열이나 빛이 나오고, EMMI는 이걸 보는거다. 그래서 측정 전에 decap을 해줘야 한다. 안그러면 안보인다. 열을 보는 EMMI는 THEMOS(Thermal Emission Microscope Operating System)이라 하고 THEMOS는 InGaAs 카메라를 쓴다. 빛을 보는 EMMI는 PHEMOS(Photon Emission Microscope Operating System)이라 하고, PHEMOS는 InSb 카메라를 쓴다. 그리고 OBIRCH(Optical Beam Induced Resistance Change)라는 방식도 있다. OBIRCH는 LSM(Laser Scanning Microscope)을 쓴다. OBRICH는 Seebeck effect(제벡 효과)를 이용한 방식이다. Seebeck effect는 서로 다른 두 종류의 금속을 붙여놓고 한쪽에 열을 가하면 전류가 흐르는 현상이다. 기전력이 발생한다고 봐도 된다. 그래서, OBRICH는 레이저를 쏴서 특정 부분을 가열하고 기전력이 생기는지 확인한다. 만약 가열했을 때 기전력이 생긴다면, 그 위치에는 서로 다른 금속이 붙어있는 것이니, 거기서 불량이 생겼다는 것을 알 수 있다. 정밀한건 OBIRCH &gt; PHEMOS &gt; THEMOS인데, OBIRCH는 제약 사항이 좀 많다. 그리고 PHEMOS는 빛을 보는 거라 암실에서 진행되어야 한다. THEMOS는 상관 없다. THEMOS: 주로 Metal 관련 불량이 잘 보인다. 열이 나는 원리가 I^2R이니까, metal에 흐르는 전류에 의해 열이 생기기 때문이다. 대표적인 불량으로는 Metal melting, Bridge short, oxide crack, metal particle, migration, contact spike등이 있다. 열은 InSb 카메라로만 검출할 수 있어서 THEMOS가 InSb 카메라를 쓴다. IC에 전원이랑 신호 넣기 전에 한번 찍고, 전원이랑 신호 넣은 후 찍어서 비교적 뜨거워진 곳을 고장 위치로 판정한다. PHEMOS: 주로 gate 관련 불량이 잘 보인다. Photon은 Si layer에서 나온다. 대표적인 불량으로는 Source to Drain leakage, gate leakage, oxidation breakdown, ESD failure, hot carrier, latch-up 등이 있다. Photon 검출은 InGaAs 카메라를 이용한다. 이때, photon을 검출해야 하니 외부 빛을 모두 차단한 암실에서 사용한다. 그리고 photon은 트랜지스터가 스위칭될 때 방출되기도 하기 때문에, 정상 sample 한번 찍어보고 이상한 sample 한번 찍어서 비교해야 한다.]]></summary></entry><entry><title type="html">Kickback Noise</title><link href="http://localhost:4000/circuits/2023/10/04/Circuits-Kickback-Noise.html" rel="alternate" type="text/html" title="Kickback Noise" /><published>2023-10-04T19:31:29+09:00</published><updated>2023-10-04T19:31:29+09:00</updated><id>http://localhost:4000/circuits/2023/10/04/Circuits%20-%20Kickback%20Noise</id><content type="html" xml:base="http://localhost:4000/circuits/2023/10/04/Circuits-Kickback-Noise.html"><![CDATA[<p>Kickback noise:<br />
Kickback noise는 Latch에서 발생하는 noise다. Latched comparator는 latch 구조를 포함하는 comparator인데, positive feedback 구조라서 analog signal을 digital signal로 바꾼다.<br />
<br />
예를 들어, input이 Vref보다 아주 조금 커도 그 차이가 positive feedback에 의해 증폭돼서 출력이 VDD가 되고, input이 Vref보다 아주 조금 작아도 Output은 VSS가 된다. Positive feedback은 차이가 커지는 방향으로 작용하기 때문이다.<br />
<br />
이 positive feedback 때문에, input 전압은 조금만 변해도 output 전압은 크게 변할 수 있다. 이 경우 latch 안 노드들의 dv/dt가 상당히 크다. 이 커다란 dv/dt가 parasitic capacitance에 Cdv/dt만큼 전류가 흐르게 만든다.<br />
<br />
Input 전압을 인가해주는 회로의 Rout이 0이라면 전류가 흘러들어와도 input 전압에 영향이 있지 않았겠지만, Rout이 0이 아니면 이 전류에 의해 input 전압이 달라진다. 이 현상이 kickback noise다.<br />
빠르고 전력 효율이 좋은 comparator일수록 kickback noise가 크게 생긴다.<br />
<br />
Kickback noise 해결방법:<br />
1. Preamplifier를 comparator 앞에 붙인다.<br />
근데 이러면 preamplifier가 power를 먹어 전력효율이 떨어진다.<br />
2. Differential pair의 drain들에 스위치를 달고, latch 전압이 바뀌는 동안 스위치를 열어서 전압 변화가 캐패시턴스에 전달 안되게 한다<br />.
이때는 스위치 열면 IDS=0이 되어 MOSFET들이 Triode region에 처박힌다. 그리고 Drain 전압이 어디에도 연결되지 않아서 맘대로 날뛸 수 있다.<br />
3. Differential Pair의 gate들에 스위치를 달아서 input을 sampling해 넣ㄴ느다. 이러면 input에 의한 dV/dt가 전류를 만들 때 스위치가 열려있어 영향이 없다.<br />
하지만 스위치 닫히는게 어차피 input에 영향을 준다.<br />
<br />
몇가지 방법이 더 있다고는 하는데, 일단 kickback noise가 뭔지는 확인했으니 다음에 더 알아보자. 내용출처는 ‘Kickback noise reduction techniques for CMOS latched comparators’<br /></p>]]></content><author><name></name></author><category term="Circuits" /><summary type="html"><![CDATA[Kickback noise: Kickback noise는 Latch에서 발생하는 noise다. Latched comparator는 latch 구조를 포함하는 comparator인데, positive feedback 구조라서 analog signal을 digital signal로 바꾼다. 예를 들어, input이 Vref보다 아주 조금 커도 그 차이가 positive feedback에 의해 증폭돼서 출력이 VDD가 되고, input이 Vref보다 아주 조금 작아도 Output은 VSS가 된다. Positive feedback은 차이가 커지는 방향으로 작용하기 때문이다. 이 positive feedback 때문에, input 전압은 조금만 변해도 output 전압은 크게 변할 수 있다. 이 경우 latch 안 노드들의 dv/dt가 상당히 크다. 이 커다란 dv/dt가 parasitic capacitance에 Cdv/dt만큼 전류가 흐르게 만든다. Input 전압을 인가해주는 회로의 Rout이 0이라면 전류가 흘러들어와도 input 전압에 영향이 있지 않았겠지만, Rout이 0이 아니면 이 전류에 의해 input 전압이 달라진다. 이 현상이 kickback noise다. 빠르고 전력 효율이 좋은 comparator일수록 kickback noise가 크게 생긴다. Kickback noise 해결방법: 1. Preamplifier를 comparator 앞에 붙인다. 근데 이러면 preamplifier가 power를 먹어 전력효율이 떨어진다. 2. Differential pair의 drain들에 스위치를 달고, latch 전압이 바뀌는 동안 스위치를 열어서 전압 변화가 캐패시턴스에 전달 안되게 한다. 이때는 스위치 열면 IDS=0이 되어 MOSFET들이 Triode region에 처박힌다. 그리고 Drain 전압이 어디에도 연결되지 않아서 맘대로 날뛸 수 있다. 3. Differential Pair의 gate들에 스위치를 달아서 input을 sampling해 넣ㄴ느다. 이러면 input에 의한 dV/dt가 전류를 만들 때 스위치가 열려있어 영향이 없다. 하지만 스위치 닫히는게 어차피 input에 영향을 준다. 몇가지 방법이 더 있다고는 하는데, 일단 kickback noise가 뭔지는 확인했으니 다음에 더 알아보자. 내용출처는 ‘Kickback noise reduction techniques for CMOS latched comparators’]]></summary></entry><entry><title type="html">PVT Corners</title><link href="http://localhost:4000/circuits/2023/10/04/Circuits-PVT-Corners.html" rel="alternate" type="text/html" title="PVT Corners" /><published>2023-10-04T19:31:29+09:00</published><updated>2023-10-04T19:31:29+09:00</updated><id>http://localhost:4000/circuits/2023/10/04/Circuits%20-%20PVT%20Corners</id><content type="html" xml:base="http://localhost:4000/circuits/2023/10/04/Circuits-PVT-Corners.html"><![CDATA[<p>PVT Corners:<br />
PVT는 각각 Process, Voltage, Temperature다. 우리가 설계를 해서 IC를 찍어내는데, 공정 과정에서 조금씩 다르게 만들어지고, 동작할 때 걸리는 전압도 조금씩 다르고, 동작하는 온도도 조금씩 다를거다. 그래서 이 variation들을 모아 PVT variation이라고 부르고, PVT variation의 극단적인 경우들을 PVT Corner라 부른다.<br />
<br />
Process:<br />
Process variation은 fabrication 과정에서 트랜지스터 안 parameter들이 조금씩 다르게 만들어지는걸 말한다. Die 하나를 만들어도 die 한가운데랑 die 가장자리에서 트랜지스터 특성이 다르다.<br />
<br />
Vth는 doping concentration, surface potential, channel length, oxide thickness, 온도, Source-to-Body voltage, implant impurity 등에 의해 결정되기 때문에, die 안에서도 트랜지스터마다 Vth가 다를 수 있다. 당연히, W,L도 조금씩 다르다.<br />
<br />
이때, 더 작은 트랜지스터는 더 작은 parasitic capacitance를 가지고, propagation delay는 RC delay기 때문에 결국 더 작은 트랜지스터가 더 빠르다. 설계대로의 트랜지스터 속도를 T(Typical), 설계보다 빠른걸 F(Fast), 설계보다 느린걸 S(Slow)라 하면:<br />
(PMOS, NMOS corners)<br />
이렇게 Process corner들을 그릴 수 있다. Process variation 때문에 회로 속도가 변한다면 이 범위안에서 변하는구나 생각하면 된다. 이때 SF, FS corner는 skewed corner라 부른다.<br />
<br />
그럼 빠른게 무조건 좋은거 아닌가? 그건 아니고, speed best case인 FF는 power worst case다. 그니까 전류 소모가 크다. 결국 speed와 current는 tradeoff 관계에 있다.<br />
<br />
전류가 증가하면 gm이 증가해서 저항이 감소한 효과가 나 RC delay가 줄어들어서 같다 라고 적혀있는데, 그런가?<br />
<br />
반대로, SS corner는 speed worst case고 power best case다.<br />
<br />
Voltage:<br />
IC 설계상 특정 전압에서 동작하게 만들긴 헀을텐데, 실제로 IC 쓸때는 설계랑 조금 다른 전압이 들어올 수 있다. 설계보다 조금 더 높은 전압이 들어오면 설계보다 빨라지겠지만 power를 많이 쓰게 되고, iej 낮은 전압이 들어오면 느린 대신 power는 덜 먹는다.<br />
<br />
전압이 다르게 들어올 가능성은 여러가지다 연결된 회로가 복잡해서 IR drop이 많이 생길수도 있고, parasitic R,L,C가 영향을 줄 수도 있다. 전류 변화가 parasitic inductance를 통해 voltage bounce를 만들 수도 있다.<br />
이런 이유들로 걸리는 전압이 바뀌면 안에 흐르는 전류가 바뀔거고, 결국 전체 동작 속도가 바뀔거다.<br />
<br />
밖에서 걸어주는 전압이 설계대로라고 해도, 내부 metal이 조금식 다르게 만들어지기 때문에 내부 트랜지스터에 걸리는 전압은 또 조금씩 차이날 수 있다. Metal을 통해 전압이 전달되니까.<br />
<br />
Power pin으로부터 멀리 떨어진 트랜지스터는 전압이 pin에서 트랜지스터까지 metal을 통해 전달되기 때문에 큰 IR drop을 겪은 전압을 받는다. 그래서 power pin과 가까운 트랜지스터와 먼 트랜지스터에 걸리는 전압이 다르고, 결국 속도도 다르다.<br />
<br />
일반적으로, 전압이 높을수록 트랜지스터가 빨라진다.<br />
<br />
Temperature:<br />
한 IC 내에서 트랜지스터의 밀도가 모두 균일하지는 않다. 트랜지스터가 더 많은 곳에서는 switching이 더 많이 일어나고, 열도 더 많이 날 것이다. 그래서 IC 내에서도 위치에 따라 온도가 다른데, 문제는 온도에 따라 트랜지스터 속도가 바뀐다는 거다.<br />
<br />
트랜지스터는 원래 온도가 증가하면 느려지지만, 나노미터 수준으로 트랜지스터가 작아지면 temperature inversion이란 현상이 발생해서 이때는 온도가 증가할 때 트랜지스터가 빨라진다.<br />
<br />
Switching이 많을수록 power consumption이 크다. Switching에 의한 power dissipation은 연결된 parasitic capacitance와 load capacitance를 채우려고 전류가 흐르다가 발생한다.<br />
<br />
Short-circuit power dissipation은 rise time과 falling time때문이라는데, 왜인지는 일단 이게 뭔지부터 알아봐야겠다.<br />
<br />
Leakage power consumption은 당연히 leakage current 때문이다.<br />
<br />
하여간 이런 이유로 열이 생겨서 온도가 올라가 트랜지스터 속도가 변한다.<br />
<br />
온도가 올라가면 트랜지스터 말고 metal도 영향받는다. 그래서 metal의 저항이 증가한다.<br />
<br />
온도가 올라가면 트랜지스터의 mobility가 감소하고, threshold voltage도 감소한다. Mobility가 감소하면 전자, hole의 이동속도가 느려져서 트랜지스터가 느려지고, threshold voltage가 감소하면 같은 전압으로 더 많은 전류가 흘러서 트랜지스터가 빨라진다. 이 두가지 효과가 충돌해서 온도에 따라 어떤 효과가 더 큰지가 다르다.<br />
<br />
그래서, FFF TTT SSS같이 3글자 코너는 PVT variation에서 각각 하나씩 가져온거다. Process도 fast, Voltage도 fast, Temperature도 fast<br />
<br />
근데 FF, TT, SS같ㅣ 두글자 코너도 가끔 보인다. 이건 process corner들만 얘기하는거다. 4글자 코너면 process corner 2자리랑 V,T 각 1자리다.
동운아나텍에서는 corner별로 자기만의 기준으로 묶어뒀다. 첫번째가 MOS, 두번째가 R+C, 세번째가 BJT 이런식으로<br /></p>]]></content><author><name></name></author><category term="Circuits" /><summary type="html"><![CDATA[PVT Corners: PVT는 각각 Process, Voltage, Temperature다. 우리가 설계를 해서 IC를 찍어내는데, 공정 과정에서 조금씩 다르게 만들어지고, 동작할 때 걸리는 전압도 조금씩 다르고, 동작하는 온도도 조금씩 다를거다. 그래서 이 variation들을 모아 PVT variation이라고 부르고, PVT variation의 극단적인 경우들을 PVT Corner라 부른다. Process: Process variation은 fabrication 과정에서 트랜지스터 안 parameter들이 조금씩 다르게 만들어지는걸 말한다. Die 하나를 만들어도 die 한가운데랑 die 가장자리에서 트랜지스터 특성이 다르다. Vth는 doping concentration, surface potential, channel length, oxide thickness, 온도, Source-to-Body voltage, implant impurity 등에 의해 결정되기 때문에, die 안에서도 트랜지스터마다 Vth가 다를 수 있다. 당연히, W,L도 조금씩 다르다. 이때, 더 작은 트랜지스터는 더 작은 parasitic capacitance를 가지고, propagation delay는 RC delay기 때문에 결국 더 작은 트랜지스터가 더 빠르다. 설계대로의 트랜지스터 속도를 T(Typical), 설계보다 빠른걸 F(Fast), 설계보다 느린걸 S(Slow)라 하면: (PMOS, NMOS corners) 이렇게 Process corner들을 그릴 수 있다. Process variation 때문에 회로 속도가 변한다면 이 범위안에서 변하는구나 생각하면 된다. 이때 SF, FS corner는 skewed corner라 부른다. 그럼 빠른게 무조건 좋은거 아닌가? 그건 아니고, speed best case인 FF는 power worst case다. 그니까 전류 소모가 크다. 결국 speed와 current는 tradeoff 관계에 있다. 전류가 증가하면 gm이 증가해서 저항이 감소한 효과가 나 RC delay가 줄어들어서 같다 라고 적혀있는데, 그런가? 반대로, SS corner는 speed worst case고 power best case다. Voltage: IC 설계상 특정 전압에서 동작하게 만들긴 헀을텐데, 실제로 IC 쓸때는 설계랑 조금 다른 전압이 들어올 수 있다. 설계보다 조금 더 높은 전압이 들어오면 설계보다 빨라지겠지만 power를 많이 쓰게 되고, iej 낮은 전압이 들어오면 느린 대신 power는 덜 먹는다. 전압이 다르게 들어올 가능성은 여러가지다 연결된 회로가 복잡해서 IR drop이 많이 생길수도 있고, parasitic R,L,C가 영향을 줄 수도 있다. 전류 변화가 parasitic inductance를 통해 voltage bounce를 만들 수도 있다. 이런 이유들로 걸리는 전압이 바뀌면 안에 흐르는 전류가 바뀔거고, 결국 전체 동작 속도가 바뀔거다. 밖에서 걸어주는 전압이 설계대로라고 해도, 내부 metal이 조금식 다르게 만들어지기 때문에 내부 트랜지스터에 걸리는 전압은 또 조금씩 차이날 수 있다. Metal을 통해 전압이 전달되니까. Power pin으로부터 멀리 떨어진 트랜지스터는 전압이 pin에서 트랜지스터까지 metal을 통해 전달되기 때문에 큰 IR drop을 겪은 전압을 받는다. 그래서 power pin과 가까운 트랜지스터와 먼 트랜지스터에 걸리는 전압이 다르고, 결국 속도도 다르다. 일반적으로, 전압이 높을수록 트랜지스터가 빨라진다. Temperature: 한 IC 내에서 트랜지스터의 밀도가 모두 균일하지는 않다. 트랜지스터가 더 많은 곳에서는 switching이 더 많이 일어나고, 열도 더 많이 날 것이다. 그래서 IC 내에서도 위치에 따라 온도가 다른데, 문제는 온도에 따라 트랜지스터 속도가 바뀐다는 거다. 트랜지스터는 원래 온도가 증가하면 느려지지만, 나노미터 수준으로 트랜지스터가 작아지면 temperature inversion이란 현상이 발생해서 이때는 온도가 증가할 때 트랜지스터가 빨라진다. Switching이 많을수록 power consumption이 크다. Switching에 의한 power dissipation은 연결된 parasitic capacitance와 load capacitance를 채우려고 전류가 흐르다가 발생한다. Short-circuit power dissipation은 rise time과 falling time때문이라는데, 왜인지는 일단 이게 뭔지부터 알아봐야겠다. Leakage power consumption은 당연히 leakage current 때문이다. 하여간 이런 이유로 열이 생겨서 온도가 올라가 트랜지스터 속도가 변한다. 온도가 올라가면 트랜지스터 말고 metal도 영향받는다. 그래서 metal의 저항이 증가한다. 온도가 올라가면 트랜지스터의 mobility가 감소하고, threshold voltage도 감소한다. Mobility가 감소하면 전자, hole의 이동속도가 느려져서 트랜지스터가 느려지고, threshold voltage가 감소하면 같은 전압으로 더 많은 전류가 흘러서 트랜지스터가 빨라진다. 이 두가지 효과가 충돌해서 온도에 따라 어떤 효과가 더 큰지가 다르다. 그래서, FFF TTT SSS같이 3글자 코너는 PVT variation에서 각각 하나씩 가져온거다. Process도 fast, Voltage도 fast, Temperature도 fast 근데 FF, TT, SS같ㅣ 두글자 코너도 가끔 보인다. 이건 process corner들만 얘기하는거다. 4글자 코너면 process corner 2자리랑 V,T 각 1자리다. 동운아나텍에서는 corner별로 자기만의 기준으로 묶어뒀다. 첫번째가 MOS, 두번째가 R+C, 세번째가 BJT 이런식으로]]></summary></entry><entry><title type="html">1. 웨이퍼 제조 공정</title><link href="http://localhost:4000/circuits/2023/10/04/Circuits-Process-1.html" rel="alternate" type="text/html" title="1. 웨이퍼 제조 공정" /><published>2023-10-04T19:31:29+09:00</published><updated>2023-10-04T19:31:29+09:00</updated><id>http://localhost:4000/circuits/2023/10/04/Circuits%20-%20Process%20-%201</id><content type="html" xml:base="http://localhost:4000/circuits/2023/10/04/Circuits-Process-1.html"><![CDATA[<p>반도체 8대공정:<br />
1. 웨이퍼 제조 공정(Wafer Fabrication)<br />
2. 산화 공정(Oxidation)<br />
3. 포토 공정(Photolithography)<br />
4. 식각 공정(Etching)<br />
5. 증착 공정(Deposition)<br />
6. 금속 배선 공정(Metallization)<br />
7. EDS 공정(Electrical Die Sorting)<br />
8. 패키징 공정(Packaging)<br />
<br />
1. 웨이퍼 제조<br />
일단 대량의 Si를 가져와야 한다. 모래를 녹여서 Si를 가져온다.<br />
Si는 14족 원소기 때문에, Si 결정은 전류가 흐르지 않는다.<br />
<br />
근데 불순물, 즉 14족 원소가 아닌 원소가 섞이면 전류가 흐를 수도 있다.<br />
또한, 잉곳을 잘라 웨이퍼를 만드는 과정에서 불순물 때문에 잉곳이 이상하게 잘릴 수 있다.<br />
<br />
그래서 Si의 순도가 상당히 중요하다.<br />
<br />
Si를 모아왔으면, 이걸 도가니에서 녹인 다음에 ‘Seed(단결정 실리콘)’을 가져와서 Si 위에 놓고, 빙빙 돌리면서 위로 올린다.<br />
이렇게 Seed를 돌려가며 웨이퍼 만드는 공법을 Czochralski(초크랄스키)공법이라 하고, 줄여서 CZ공법이라 부른다.<br />
이렇게 하면 Si가 엉겨붙어 올라오면서 Ingot이라는 원기둥이 된다.<br />
Ingot의 사전적 의미는 ‘순도 높은 물질 덩어리’다.<br />
<br />
이 Ingot이라 불리는 Si 원기둥을 잘라서 원반으로 만들면 웨이퍼가 된다.<br />
이때 사용한 Seed는 단결정 Si기 때문에, 생성되는 Ingot과 웨이퍼도 모두 단결정 Si다.<br />
<br />
단결정 Silicon : Single Crystalline Silicon<br />
다결정 Silicon : Multi-Crystalline, 또는 Polycrstalline Silicon<br />
<br />
*Crystal은 명사, Crystalline은 형용사<br />
<br />
다결정 웨이퍼도 있긴 하다.<br />
하지만 단결정 웨이퍼가 성능이 더 좋다.<br />
<br />
단결정 웨이퍼에서는 전자가 규칙적인 배열 안에서 이동하기에 딱히 방해받을 일이 없지만,<br />
다결정 웨이퍼에서는 결정 경계를 이동할 때 마다 전자가 방해받기 때문이다.<br />
<br />
다결정 웨이퍼의 장점은 만들기 더 쉽다는거다.<br />
Seed 없이 그냥 Si를 녹여서 거푸집에 부어버리면 그게 Ingot이 된다.<br />
<br />
이렇게 만들어진 웨이퍼는 원형이라, 방향 구분을 위해 flat zone 또는 notch를 만든다.<br />
<br />
flat zone 웨이퍼보다는 notch 웨이퍼가 더 많은 die를 만들 수 있기 때문에, 요즘은 notch 웨이퍼를 많이 쓴다.<br />
<br />
웨이퍼 테두리로는 die를 만들 수 없기 때문에, 직경이 큰 웨이퍼가 효율이 좋다.<br />
면적이 넓을수록 면적당 테두리 길이가 줄어들기 때문이다.<br />
<br />
지금 웨이퍼 규격은 8인치(200mm)와 12인치(300mm)다.<br />
15인치(450mm) 웨이퍼를 도입하려는 움직임도 있었지만, 그럴 경우 기존 장비를 모두 바꿔야 하는 데다가 웨이퍼가 휘어지지 않도록 더 두꺼워져야 하고, 더 넓은 면적에서 균일함을 유지해야 하는 등 문제가 많아 도입되지는 않았다.<br />
<br />
지금도, 웨이퍼 가운데쪽 수율이 테두리쪽 수율보다 높다.<br />
테두리로 갈 수록 열적 안정성과 균일함이 떨어지기 때문이다.<br />
<br />
그럼 8인치는 사장됐나? 그건 아니고, 지금 공장들은 8인치와 12인치 모두 쓴다.<br />
왜 8인치를 아직도 쓰는걸까? 12인치가 효율이 더 좋은데.<br />
<br />
요즘들어, 메모리반도체 뿐 아니라 시스템반도체에도 기업들이 많은 투자를 하고 있다.<br />
메모리 반도체는 종류가 몇가지 없기 때문에 그냥 대량생산하면 됐었는데,<br />
시스템반도체는 종류가 많아서 다품종 소량생산이 필요하다.<br />
그래서 지금은 시스템반도체를 위해 8인치도 많이 쓰이고 있다.<br />
물론 미래에는 어떻게 될지 모른다.<br />
<br />
웨이퍼 제조사들은 이렇다(2020년 기준):<br />
1. 신에쓰화학 31.2%<br />
2. 섬코 23.8%<br />
3. 글로벌웨이퍼스 16.7%<br />
4. 실트로닉 12.3%<br />
5. SK실트론 10.6%<br />
<br />
1,2위가 일본, 3위가 대만, 4위가 독일, 5위가 한국이다.<br />
SK실트론은 국내 유일 웨이퍼 제조업체다.<br />
하여간 웨이퍼 제조시장은 일본 회사들이 큰 비중을 차지하고 있다.<br /></p>]]></content><author><name></name></author><category term="Circuits" /><summary type="html"><![CDATA[반도체 8대공정: 1. 웨이퍼 제조 공정(Wafer Fabrication) 2. 산화 공정(Oxidation) 3. 포토 공정(Photolithography) 4. 식각 공정(Etching) 5. 증착 공정(Deposition) 6. 금속 배선 공정(Metallization) 7. EDS 공정(Electrical Die Sorting) 8. 패키징 공정(Packaging) 1. 웨이퍼 제조 일단 대량의 Si를 가져와야 한다. 모래를 녹여서 Si를 가져온다. Si는 14족 원소기 때문에, Si 결정은 전류가 흐르지 않는다. 근데 불순물, 즉 14족 원소가 아닌 원소가 섞이면 전류가 흐를 수도 있다. 또한, 잉곳을 잘라 웨이퍼를 만드는 과정에서 불순물 때문에 잉곳이 이상하게 잘릴 수 있다. 그래서 Si의 순도가 상당히 중요하다. Si를 모아왔으면, 이걸 도가니에서 녹인 다음에 ‘Seed(단결정 실리콘)’을 가져와서 Si 위에 놓고, 빙빙 돌리면서 위로 올린다. 이렇게 Seed를 돌려가며 웨이퍼 만드는 공법을 Czochralski(초크랄스키)공법이라 하고, 줄여서 CZ공법이라 부른다. 이렇게 하면 Si가 엉겨붙어 올라오면서 Ingot이라는 원기둥이 된다. Ingot의 사전적 의미는 ‘순도 높은 물질 덩어리’다. 이 Ingot이라 불리는 Si 원기둥을 잘라서 원반으로 만들면 웨이퍼가 된다. 이때 사용한 Seed는 단결정 Si기 때문에, 생성되는 Ingot과 웨이퍼도 모두 단결정 Si다. 단결정 Silicon : Single Crystalline Silicon 다결정 Silicon : Multi-Crystalline, 또는 Polycrstalline Silicon *Crystal은 명사, Crystalline은 형용사 다결정 웨이퍼도 있긴 하다. 하지만 단결정 웨이퍼가 성능이 더 좋다. 단결정 웨이퍼에서는 전자가 규칙적인 배열 안에서 이동하기에 딱히 방해받을 일이 없지만, 다결정 웨이퍼에서는 결정 경계를 이동할 때 마다 전자가 방해받기 때문이다. 다결정 웨이퍼의 장점은 만들기 더 쉽다는거다. Seed 없이 그냥 Si를 녹여서 거푸집에 부어버리면 그게 Ingot이 된다. 이렇게 만들어진 웨이퍼는 원형이라, 방향 구분을 위해 flat zone 또는 notch를 만든다. flat zone 웨이퍼보다는 notch 웨이퍼가 더 많은 die를 만들 수 있기 때문에, 요즘은 notch 웨이퍼를 많이 쓴다. 웨이퍼 테두리로는 die를 만들 수 없기 때문에, 직경이 큰 웨이퍼가 효율이 좋다. 면적이 넓을수록 면적당 테두리 길이가 줄어들기 때문이다. 지금 웨이퍼 규격은 8인치(200mm)와 12인치(300mm)다. 15인치(450mm) 웨이퍼를 도입하려는 움직임도 있었지만, 그럴 경우 기존 장비를 모두 바꿔야 하는 데다가 웨이퍼가 휘어지지 않도록 더 두꺼워져야 하고, 더 넓은 면적에서 균일함을 유지해야 하는 등 문제가 많아 도입되지는 않았다. 지금도, 웨이퍼 가운데쪽 수율이 테두리쪽 수율보다 높다. 테두리로 갈 수록 열적 안정성과 균일함이 떨어지기 때문이다. 그럼 8인치는 사장됐나? 그건 아니고, 지금 공장들은 8인치와 12인치 모두 쓴다. 왜 8인치를 아직도 쓰는걸까? 12인치가 효율이 더 좋은데. 요즘들어, 메모리반도체 뿐 아니라 시스템반도체에도 기업들이 많은 투자를 하고 있다. 메모리 반도체는 종류가 몇가지 없기 때문에 그냥 대량생산하면 됐었는데, 시스템반도체는 종류가 많아서 다품종 소량생산이 필요하다. 그래서 지금은 시스템반도체를 위해 8인치도 많이 쓰이고 있다. 물론 미래에는 어떻게 될지 모른다. 웨이퍼 제조사들은 이렇다(2020년 기준): 1. 신에쓰화학 31.2% 2. 섬코 23.8% 3. 글로벌웨이퍼스 16.7% 4. 실트로닉 12.3% 5. SK실트론 10.6% 1,2위가 일본, 3위가 대만, 4위가 독일, 5위가 한국이다. SK실트론은 국내 유일 웨이퍼 제조업체다. 하여간 웨이퍼 제조시장은 일본 회사들이 큰 비중을 차지하고 있다.]]></summary></entry><entry><title type="html">STI 공정</title><link href="http://localhost:4000/circuits/2023/10/04/Circuits-Process-10.html" rel="alternate" type="text/html" title="STI 공정" /><published>2023-10-04T19:31:29+09:00</published><updated>2023-10-04T19:31:29+09:00</updated><id>http://localhost:4000/circuits/2023/10/04/Circuits%20-%20Process%20-%2010</id><content type="html" xml:base="http://localhost:4000/circuits/2023/10/04/Circuits-Process-10.html"><![CDATA[<p>STI(Shallow Trench Isolation) Module:<br />
웨이퍼의 n-영역과 p-영역을 분리하는 isolation 역할을 한다.<br />
<br />
STI 공정을 쓰면 chip size를 작게 할 수 있다. 원래 PN junction을 분리하려면 거리가 필요했는데, STI로 isolation을 하면 거리 없이도 isolation을 할 수 있다. 결과적으로, 회로의 집적도를 높일 수 있다.<br />
<br />
옛날에는 P영역 N영역 사이에 SiO2를 대충 끼웠는데, bird’s beak 현상이 발생해서 STI 모양으로 바꿨다고 한다. Bird’s beak 현상은 SiO2가 양 옆을 밀어내며 gate electrode 아래까지 밀고 들어와 채널에 영향을 주는 현상이다.<br />
<br />
그래서 요즘은 trench 모양으로 만들긴 하지만, 그렇다고 SiO2가 양옆을 안밀어내는건 아니다. STI의 SiO2에 의해 반도체 영역이 stress를 받는걸 STI stress effect라 한다. 이 effect를 다른 회사들은 모델링 안하는데, 삼성전자 LF6S에서는 한다.<br />
<br />
STI Stress에 의한 영향을 방지하려면, active region을 꽉 채워놓거나 더미로라도 채워놓는다.<br />
<br />
옛날에 STI 대신 쓰던 Isolation 기술 이름은 LOCOS(Local Oxidation of Silicon)다.<br />
<br />
STI 말고 DTI(Deep Trench Isolation) 공정도 있다. DTI는 STI보다 훨씬 깊게 파는 공정인데, 옆 소자와 분리돼야 SNT이 증가하는 이미지 센서 등에 사용된다. 이미지 센서에서 Cell들을 분리하는 기술은 ‘ISOCELL’ 기술이라 불린다. Isolation + Cell<br />
<br />
STI Stress를 고려해서, layout시 바깥쪽에 source가 가도록 한다. 또는 양쫓 끝에 dummy transistor를 넣는다. Finger로 구성할 때 이야기고, N은 Vss 쪽으로, P는 VDD쪽으로 갈 가능성이 높아서 그렇다. 고 하는데 무슨 뜻인지는 알아봐야 한다.<br /></p>]]></content><author><name></name></author><category term="Circuits" /><summary type="html"><![CDATA[STI(Shallow Trench Isolation) Module: 웨이퍼의 n-영역과 p-영역을 분리하는 isolation 역할을 한다. STI 공정을 쓰면 chip size를 작게 할 수 있다. 원래 PN junction을 분리하려면 거리가 필요했는데, STI로 isolation을 하면 거리 없이도 isolation을 할 수 있다. 결과적으로, 회로의 집적도를 높일 수 있다. 옛날에는 P영역 N영역 사이에 SiO2를 대충 끼웠는데, bird’s beak 현상이 발생해서 STI 모양으로 바꿨다고 한다. Bird’s beak 현상은 SiO2가 양 옆을 밀어내며 gate electrode 아래까지 밀고 들어와 채널에 영향을 주는 현상이다. 그래서 요즘은 trench 모양으로 만들긴 하지만, 그렇다고 SiO2가 양옆을 안밀어내는건 아니다. STI의 SiO2에 의해 반도체 영역이 stress를 받는걸 STI stress effect라 한다. 이 effect를 다른 회사들은 모델링 안하는데, 삼성전자 LF6S에서는 한다. STI Stress에 의한 영향을 방지하려면, active region을 꽉 채워놓거나 더미로라도 채워놓는다. 옛날에 STI 대신 쓰던 Isolation 기술 이름은 LOCOS(Local Oxidation of Silicon)다. STI 말고 DTI(Deep Trench Isolation) 공정도 있다. DTI는 STI보다 훨씬 깊게 파는 공정인데, 옆 소자와 분리돼야 SNT이 증가하는 이미지 센서 등에 사용된다. 이미지 센서에서 Cell들을 분리하는 기술은 ‘ISOCELL’ 기술이라 불린다. Isolation + Cell STI Stress를 고려해서, layout시 바깥쪽에 source가 가도록 한다. 또는 양쫓 끝에 dummy transistor를 넣는다. Finger로 구성할 때 이야기고, N은 Vss 쪽으로, P는 VDD쪽으로 갈 가능성이 높아서 그렇다. 고 하는데 무슨 뜻인지는 알아봐야 한다.]]></summary></entry><entry><title type="html">Salicide, CMP, WPE</title><link href="http://localhost:4000/circuits/2023/10/04/Circuits-Process-11.html" rel="alternate" type="text/html" title="Salicide, CMP, WPE" /><published>2023-10-04T19:31:29+09:00</published><updated>2023-10-04T19:31:29+09:00</updated><id>http://localhost:4000/circuits/2023/10/04/Circuits%20-%20Process%20-%2011</id><content type="html" xml:base="http://localhost:4000/circuits/2023/10/04/Circuits-Process-11.html"><![CDATA[<p>금속 대신 Polysilicon을 쓰는 이유: 고온에 잘 버텨서 공정이 쉽다. 그래도 저항이 더 작은건 금속이기 때문에, 어떻게든 금속을 쓸 때도 있다.<br />
<br />
금속 배선 공정에서 가장 먼저 실시하는 salicide는 self-alignment와 silicide의 합성어다. Silicide는 metal layer와 silicon layer의 contact 저항을 줄이기 위해 사용되는 물질이고, TI, Co, Ni, W 등이 사용된다. Contact 저항 줄여야 하는 이유는 Schottky contact, ohmic contact를 보면 안다.<br />
<br />
이거 관련 얘기는 그림 있어야될것같아서, 나중에 그림 넣으면서 같이<br />
<br />
이 얘기를 왜 했냐면, Metal이랑 Silicon을 그냥 붙여놓으면 Schottky contact가 되기 때문이다. 그래서 만나는 접합 부분에 저항이 낮은 물질을 끼워서 ohmic contact를 만들어줘야 한다.<br />
<br />
그 저항 낮은 물질이 silicide인데, 보통 Ti를 쓴다. Ti는 Si랑은 반응 잘 하는데 STI에 쓰이는 SiO2랑은 반응을 안한다는 장점이 있다.<br />
<br />
그래서 이 Ti를 어떻게 Si 위에 올릴 것인가? 처음부터 Ti와 Si를 반응시켜 TiSi를 만들고 이걸 웨이퍼 위에 증착하는 방법도 있지만, 그렇게 하면 또 마스크, 포토공정, 식각공정을 다 해야 한다. 웨이퍼 전체에 뿌리는게 아니고 특정 부분에만 올려놔야 하니까.<br />
<br />
그래서 증착 대신 사용하는 공정이 salicide 공정이다. 그냥 Si 위에 Ti를 올려놓고 Annealing(가열)해주면 Ti가 Si 속으로 들어간다. 그래서 웨이퍼에 먼저 Polysilicon을 올려놓고 silicide를 씌운다.<br />
Annealing 온도는 500~900도고, 가열할때 RTA Annealing이라 해서 레이저로 가열하는 방식을 쓴다. RTA: Rapid Thermal Annealing
어쨌든 이렇게 Salicide 공정을 통해 저항을 줄일 수 있다.<br />
<br />
Sheet 저항도 그림 있어야 할 것 같아서 나중에 넣는다.<br />
<br />
그 다음에는 웨이퍼 위에 PMD(Pre Metal Dielectric)라는 metal과 polysilicon 사이 절연막으로 사용되는 물질을 올릴건데, 그 전에 일단 질화막을 한번 깔고 올린다. 이 질화막은 나중에 etch stop layer로 쓰일 것이다.<br />
<br />
그 뒤에는 PMD에 포토공정을 해서 contact 박을 곳들 다 날려버린다. 날리는 깊이는 etch stop layer 까지다. 뚫어놓은 contact용 구멍에는 일단 sputtering 방식으로 Ti를 얇게 증착시키고, 그 뒤 텅스텐으로 채운다. 그 다음엔 CMP(Chemical Mechanical Polishing) 공정을 통해 위를 평평하게 만든다.<br />
<br />
이 위에다가 IMD1(Intra_Metal Dielectric 1)을 올리고, 또 via 1 만들 곳 구멍내고, 또 텅스텐 넣고 또 평평하게 만든다. 이때 contact 바로 위에 또 via 1을 만드는건 보통 하지 않는다. Contact와 via든, via 끼리든 하지 않는다.<br />
<br />
Contact : 웨이퍼와 metal1 연결<br />
Via N: Metal N과 Metal N+1 연결<br />
<br />
이렇게 Metal을 계속 쌓기 때문에, CMP 공정으로 각 층을 평평하게 해주지 않으면 그 위로 metal을 쌓을 때 난장판이 된다.<br />
<br />
옛날에는 Metal 2~3 정도가 최대였지만, 요즘은 심하면 Metal 9까지도 가기 때문에 CMP 공정이 아주 중요하다. 옛날에는 이런거 안해서 못쌓았다.<br />
<br />
Well Proximity Effect:<br />
앞에서 말했던 내용들 중 웨이퍼에 well을 만드는 내용이 있었다. Substrate 위에 well을 만들 곳을 정해놓고, 그 외 영역을 photoresist로 덮어버린 후 이온을 쏴서 도핑하는 방식이었다.<br />
<br />
근데 이러면 문제가, 끄트머리에서 튕겨나온 이온들 때문에 well의 가장자리는 원래 의도했던 수치보다 더 높게 도핑된다.<br />
<br />
그래서 well 끄트머리에 설치된 MOSFET과 안쪽에 설치된 MOSFET은 다르게 동작할 수 있다. Well의 Doping 농도가 다르기 때문이다.<br />
<br />
이 문제를 해결하기 위해, layout 만들때 Well 영역을 일부러 조금 더 길게 잡을수도 있고, Dummy Transistor를 가장자리에 끼워서 해당 효과를 피할 수도 있다.<br />
<br />
근데, 그냥 중요한 MOSFET이면 가장자리에서 멀리 떼어놓는게 좋다.<br /></p>]]></content><author><name></name></author><category term="Circuits" /><summary type="html"><![CDATA[금속 대신 Polysilicon을 쓰는 이유: 고온에 잘 버텨서 공정이 쉽다. 그래도 저항이 더 작은건 금속이기 때문에, 어떻게든 금속을 쓸 때도 있다. 금속 배선 공정에서 가장 먼저 실시하는 salicide는 self-alignment와 silicide의 합성어다. Silicide는 metal layer와 silicon layer의 contact 저항을 줄이기 위해 사용되는 물질이고, TI, Co, Ni, W 등이 사용된다. Contact 저항 줄여야 하는 이유는 Schottky contact, ohmic contact를 보면 안다. 이거 관련 얘기는 그림 있어야될것같아서, 나중에 그림 넣으면서 같이 이 얘기를 왜 했냐면, Metal이랑 Silicon을 그냥 붙여놓으면 Schottky contact가 되기 때문이다. 그래서 만나는 접합 부분에 저항이 낮은 물질을 끼워서 ohmic contact를 만들어줘야 한다. 그 저항 낮은 물질이 silicide인데, 보통 Ti를 쓴다. Ti는 Si랑은 반응 잘 하는데 STI에 쓰이는 SiO2랑은 반응을 안한다는 장점이 있다. 그래서 이 Ti를 어떻게 Si 위에 올릴 것인가? 처음부터 Ti와 Si를 반응시켜 TiSi를 만들고 이걸 웨이퍼 위에 증착하는 방법도 있지만, 그렇게 하면 또 마스크, 포토공정, 식각공정을 다 해야 한다. 웨이퍼 전체에 뿌리는게 아니고 특정 부분에만 올려놔야 하니까. 그래서 증착 대신 사용하는 공정이 salicide 공정이다. 그냥 Si 위에 Ti를 올려놓고 Annealing(가열)해주면 Ti가 Si 속으로 들어간다. 그래서 웨이퍼에 먼저 Polysilicon을 올려놓고 silicide를 씌운다. Annealing 온도는 500~900도고, 가열할때 RTA Annealing이라 해서 레이저로 가열하는 방식을 쓴다. RTA: Rapid Thermal Annealing 어쨌든 이렇게 Salicide 공정을 통해 저항을 줄일 수 있다. Sheet 저항도 그림 있어야 할 것 같아서 나중에 넣는다. 그 다음에는 웨이퍼 위에 PMD(Pre Metal Dielectric)라는 metal과 polysilicon 사이 절연막으로 사용되는 물질을 올릴건데, 그 전에 일단 질화막을 한번 깔고 올린다. 이 질화막은 나중에 etch stop layer로 쓰일 것이다. 그 뒤에는 PMD에 포토공정을 해서 contact 박을 곳들 다 날려버린다. 날리는 깊이는 etch stop layer 까지다. 뚫어놓은 contact용 구멍에는 일단 sputtering 방식으로 Ti를 얇게 증착시키고, 그 뒤 텅스텐으로 채운다. 그 다음엔 CMP(Chemical Mechanical Polishing) 공정을 통해 위를 평평하게 만든다. 이 위에다가 IMD1(Intra_Metal Dielectric 1)을 올리고, 또 via 1 만들 곳 구멍내고, 또 텅스텐 넣고 또 평평하게 만든다. 이때 contact 바로 위에 또 via 1을 만드는건 보통 하지 않는다. Contact와 via든, via 끼리든 하지 않는다. Contact : 웨이퍼와 metal1 연결 Via N: Metal N과 Metal N+1 연결 이렇게 Metal을 계속 쌓기 때문에, CMP 공정으로 각 층을 평평하게 해주지 않으면 그 위로 metal을 쌓을 때 난장판이 된다. 옛날에는 Metal 2~3 정도가 최대였지만, 요즘은 심하면 Metal 9까지도 가기 때문에 CMP 공정이 아주 중요하다. 옛날에는 이런거 안해서 못쌓았다. Well Proximity Effect: 앞에서 말했던 내용들 중 웨이퍼에 well을 만드는 내용이 있었다. Substrate 위에 well을 만들 곳을 정해놓고, 그 외 영역을 photoresist로 덮어버린 후 이온을 쏴서 도핑하는 방식이었다. 근데 이러면 문제가, 끄트머리에서 튕겨나온 이온들 때문에 well의 가장자리는 원래 의도했던 수치보다 더 높게 도핑된다. 그래서 well 끄트머리에 설치된 MOSFET과 안쪽에 설치된 MOSFET은 다르게 동작할 수 있다. Well의 Doping 농도가 다르기 때문이다. 이 문제를 해결하기 위해, layout 만들때 Well 영역을 일부러 조금 더 길게 잡을수도 있고, Dummy Transistor를 가장자리에 끼워서 해당 효과를 피할 수도 있다. 근데, 그냥 중요한 MOSFET이면 가장자리에서 멀리 떼어놓는게 좋다.]]></summary></entry><entry><title type="html">2. 산화 공정</title><link href="http://localhost:4000/circuits/2023/10/04/Circuits-Process-2.html" rel="alternate" type="text/html" title="2. 산화 공정" /><published>2023-10-04T19:31:29+09:00</published><updated>2023-10-04T19:31:29+09:00</updated><id>http://localhost:4000/circuits/2023/10/04/Circuits%20-%20Process%20-%202</id><content type="html" xml:base="http://localhost:4000/circuits/2023/10/04/Circuits-Process-2.html"><![CDATA[<p>반도체 8대공정:<br />
1. 웨이퍼 제조 공정(Wafer Fabrication)<br />
2. 산화 공정(Oxidation)<br />
3. 포토 공정(Photolithography)<br />
4. 식각 공정(Etching)<br />
5. 증착 공정(Deposition)<br />
6. 금속 배선 공정(Metallization)<br />
7. EDS 공정(Electrical Die Sorting)<br />
8. 패키징 공정(Packaging)<br />
<br />
2. 산화 공정<br />
제조한 웨이퍼 위에 산화막을 형성하는 공정이다.<br />
산화막은 얇은 SiO2 막이다. 즉, 얇은 유리 막이다.<br />
<br />
웨이퍼 제조사들은 웨이퍼가 완성되면 표면에 산화막을 만들어서 고객사에게 보낸다.<br />
고객사는 산화막을 갈아버리고, 새로 위에 산화막 씌울 준비를 한다.<br />
<br />
일단 웨이퍼 위에서 어디가 active region이 될 지 미리 정해놓고,<br />
도핑을 통해 필요한 곳에 n-well, p-well을 만들어놓는다.<br />
그 다음에 전체적으로 산화막을 씌우는데, 여기에 3가지 방법이 있다.<br />
<br />
1. 열산화(Thermal Oxidation)<br />
2. 플라즈마 보강 화학적 기상 증착(Plasma-Enhanced Chemical Vapor Decomposition, PECVD)<br />
3. 전기화학적 양극 처리(Anodizing)<br />
<br />
열산화에는 다시 2가지 종류가 있다.<br />
1. 건식 산화(Dry Oxidation)<br />
2. 습식 산화(Wet Oxidation)<br />
<br />
웨이퍼 주변을 진공으로 만들어놓고,<br />
뜨거운 상태에서 O2(g)를 넣어 산화시키면 건식 산화,<br />
H2O(g)를 넣어 산화시키면 습식 산화다.<br />
<br />
이때 건식산화는 습식산화에 비하면 느리지만 quality가 좋다.<br />
그래서 gate oxide가 될 부분은 무조건 건식산화로 산화막을 만든다.<br />
어차피 갈아버릴 곳들은 습식산화로 산화막 만들어도 상관 없다.<br />
<br />
동일한 온도와 시간을 가정하면, 습식산화로 얻은 산화막이 건식산화로 얻은 산화막보다 5~10배 두껍다.<br />
두께를 조절하려면, 그냥 더 오래 산화시키면 더 두꺼워진다.<br />
<br />
근데 산화막을 왜 만드는건가?<br />
나중에 Si 위에 전선을 올릴거라서, 전선과 웨이퍼 사이에 절연막을 만들어주는거다.<br />
물론 이러면 도체 사이에 유전체가 끼워진 형태가 되는거라, 캐패시턴스가 생겨 Coupling 등의 문제가 생길 수 있다.<br />
<br />
다른 이유도 있다. 산화막은 이온주입공정에서 산화 방지막 역할을 하고,<br />
식각공정에서는 필요한 부분이 잘못 식각되는 것을 막는 식각 방지막 역할도 한다.<br />
<br />
PECVD, Anodizing에 대해서는 추가 조사가 필요하다.<br />
그리고 SiO2를 깔아놓은 뒤에 도핑을 하는 것 같은데, 아니면 나중에 고쳐놓겠다.<br />
<br />
일단 도핑 방법중 하나가 ‘Ion implantation’이다.<br />
말 그대로 이온을 가속해서 웨이퍼에다가 때려박아 필요한 부분을 도핑하는 방식이다.<br />
근데, Ion implantation에는 두가지 문제가 있다.<br />
<br />
1. Channeling Effect<br />
쏘다보면 특정 부분만 이온이 깊게 들어갈 수도 있다.<br />
그래서 웨이퍼를 다양한 방향으로 기울이거나 회전시켜 이온이 골고루 박히도록 해야 한다.<br />
<br />
2. Annealing<br />
웨이퍼에 이온들을 쏘다보면 웨이퍼 표면이 울퉁불퉁해진다.<br />
철판에 총쏘면 철판이 울퉁불퉁해지는거랑 같은 이치다.<br />
후속 열처리 과정을 통해 표면을 복구해줘야 하는데, 이 복구 과정을 Annealing이라 부른다.<br />
<br />
Ion Implant는 이런 단점들을 갖고 있음에도 널리 쓰인다.<br />
왜냐하면, 이온을 몇개나 써서 도핑할지 내 맘대로 정할 수 있기 때문이다.<br />
<br />
이런 문제도 발생하긴 한다.<br />
원래는 SiO2가 이온들을 다 막아줘야 하지만, SiO2는 비정질(Amorphous Solid)라서 원자 배열에 규칙이 없고,<br />
그래서 이온들이 중간중간 있는 빈칸들에 들어가버리는 경우가 생긴다. 이 현상을 ‘트랩’이라 부른다.<br />
근데 이 트랩은 Annealing을 하면 다 없어진다.<br />
<br />
Ion implantation 말고 Solid State Diffusion이라는 방법도 있다.<br />
이건 도체 표면에 dopant를 올려놓고, 웨이퍼로 확산되기를 기다려서 도핑하는 방식이다.<br />
이때, 다른 곳에는 SiO2가 깔려있기 때문에 dopant가 이상한 곳으로 들어가지 못한다.<br />
<br />
이 방식은 diffusion 기반이니까, 오래 diffusion시킬수록 dopant가 더 깊이 들어간다.<br />
하지만 너무 깊이 들어가버리면 parasitic capacitance가 생겨버릴 수 있다.<br /></p>]]></content><author><name></name></author><category term="Circuits" /><summary type="html"><![CDATA[반도체 8대공정: 1. 웨이퍼 제조 공정(Wafer Fabrication) 2. 산화 공정(Oxidation) 3. 포토 공정(Photolithography) 4. 식각 공정(Etching) 5. 증착 공정(Deposition) 6. 금속 배선 공정(Metallization) 7. EDS 공정(Electrical Die Sorting) 8. 패키징 공정(Packaging) 2. 산화 공정 제조한 웨이퍼 위에 산화막을 형성하는 공정이다. 산화막은 얇은 SiO2 막이다. 즉, 얇은 유리 막이다. 웨이퍼 제조사들은 웨이퍼가 완성되면 표면에 산화막을 만들어서 고객사에게 보낸다. 고객사는 산화막을 갈아버리고, 새로 위에 산화막 씌울 준비를 한다. 일단 웨이퍼 위에서 어디가 active region이 될 지 미리 정해놓고, 도핑을 통해 필요한 곳에 n-well, p-well을 만들어놓는다. 그 다음에 전체적으로 산화막을 씌우는데, 여기에 3가지 방법이 있다. 1. 열산화(Thermal Oxidation) 2. 플라즈마 보강 화학적 기상 증착(Plasma-Enhanced Chemical Vapor Decomposition, PECVD) 3. 전기화학적 양극 처리(Anodizing) 열산화에는 다시 2가지 종류가 있다. 1. 건식 산화(Dry Oxidation) 2. 습식 산화(Wet Oxidation) 웨이퍼 주변을 진공으로 만들어놓고, 뜨거운 상태에서 O2(g)를 넣어 산화시키면 건식 산화, H2O(g)를 넣어 산화시키면 습식 산화다. 이때 건식산화는 습식산화에 비하면 느리지만 quality가 좋다. 그래서 gate oxide가 될 부분은 무조건 건식산화로 산화막을 만든다. 어차피 갈아버릴 곳들은 습식산화로 산화막 만들어도 상관 없다. 동일한 온도와 시간을 가정하면, 습식산화로 얻은 산화막이 건식산화로 얻은 산화막보다 5~10배 두껍다. 두께를 조절하려면, 그냥 더 오래 산화시키면 더 두꺼워진다. 근데 산화막을 왜 만드는건가? 나중에 Si 위에 전선을 올릴거라서, 전선과 웨이퍼 사이에 절연막을 만들어주는거다. 물론 이러면 도체 사이에 유전체가 끼워진 형태가 되는거라, 캐패시턴스가 생겨 Coupling 등의 문제가 생길 수 있다. 다른 이유도 있다. 산화막은 이온주입공정에서 산화 방지막 역할을 하고, 식각공정에서는 필요한 부분이 잘못 식각되는 것을 막는 식각 방지막 역할도 한다. PECVD, Anodizing에 대해서는 추가 조사가 필요하다. 그리고 SiO2를 깔아놓은 뒤에 도핑을 하는 것 같은데, 아니면 나중에 고쳐놓겠다. 일단 도핑 방법중 하나가 ‘Ion implantation’이다. 말 그대로 이온을 가속해서 웨이퍼에다가 때려박아 필요한 부분을 도핑하는 방식이다. 근데, Ion implantation에는 두가지 문제가 있다. 1. Channeling Effect 쏘다보면 특정 부분만 이온이 깊게 들어갈 수도 있다. 그래서 웨이퍼를 다양한 방향으로 기울이거나 회전시켜 이온이 골고루 박히도록 해야 한다. 2. Annealing 웨이퍼에 이온들을 쏘다보면 웨이퍼 표면이 울퉁불퉁해진다. 철판에 총쏘면 철판이 울퉁불퉁해지는거랑 같은 이치다. 후속 열처리 과정을 통해 표면을 복구해줘야 하는데, 이 복구 과정을 Annealing이라 부른다. Ion Implant는 이런 단점들을 갖고 있음에도 널리 쓰인다. 왜냐하면, 이온을 몇개나 써서 도핑할지 내 맘대로 정할 수 있기 때문이다. 이런 문제도 발생하긴 한다. 원래는 SiO2가 이온들을 다 막아줘야 하지만, SiO2는 비정질(Amorphous Solid)라서 원자 배열에 규칙이 없고, 그래서 이온들이 중간중간 있는 빈칸들에 들어가버리는 경우가 생긴다. 이 현상을 ‘트랩’이라 부른다. 근데 이 트랩은 Annealing을 하면 다 없어진다. Ion implantation 말고 Solid State Diffusion이라는 방법도 있다. 이건 도체 표면에 dopant를 올려놓고, 웨이퍼로 확산되기를 기다려서 도핑하는 방식이다. 이때, 다른 곳에는 SiO2가 깔려있기 때문에 dopant가 이상한 곳으로 들어가지 못한다. 이 방식은 diffusion 기반이니까, 오래 diffusion시킬수록 dopant가 더 깊이 들어간다. 하지만 너무 깊이 들어가버리면 parasitic capacitance가 생겨버릴 수 있다.]]></summary></entry><entry><title type="html">3. 포토 공정</title><link href="http://localhost:4000/circuits/2023/10/04/Circuits-Process-3.html" rel="alternate" type="text/html" title="3. 포토 공정" /><published>2023-10-04T19:31:29+09:00</published><updated>2023-10-04T19:31:29+09:00</updated><id>http://localhost:4000/circuits/2023/10/04/Circuits%20-%20Process%20-%203</id><content type="html" xml:base="http://localhost:4000/circuits/2023/10/04/Circuits-Process-3.html"><![CDATA[<p>반도체 8대공정:<br />
1. 웨이퍼 제조 공정(Wafer Fabrication)<br />
2. 산화 공정(Oxidation)<br />
3. 포토 공정(Photolithography)<br />
4. 식각 공정(Etching)<br />
5. 증착 공정(Deposition)<br />
6. 금속 배선 공정(Metallization)<br />
7. EDS 공정(Electrical Die Sorting)<br />
8. 패키징 공정(Packaging)<br />
<br />
3. 포토 공정<br />
역사부터 살펴본다.<br />
<br />
1947년, AT&amp;T 벨 연구소의 연구원들은 반도체를 가지고 전기 신호를 증폭할 수 있다는 사실을 알게 되었고,<br />
이후 신호를 증폭할 수 있는 반도체 소자는 트랜지스터라 불리게 되었다.<br />
트랜지스터는 그 이후 널리 쓰이게 되었는데, 1958년 TI의 Jack Kilby가 복잡한 전자부품들을 모두 평면에 찍어내자는 생각을 했다. 이게 집적회로의 시작이다.<br />
<br />
집적회로가 등장하기 전, 기술이 지속적으로 발전하면서 R,L,C,TR 등 소자들을 연결할 일들이 점점 많아지고 있었다.<br />
근데 그 연결점들에서 고장이 자주 일어나서 문제였는데, 집적회로에서는 연결점 문제가 없었다.<br />
<br />
1960년에는 벨 연구소의 강대원과 Martin Atalla가 MOSFET을 발명했다. 제조가 까다롭고 전력소모가 컸던 BJT는 MOSFET으로 대체됐다.<br />
*이 문장은 그냥 국뽕이라 들어가있는 것 같다.<br />
<br />
집적회로 덕분에 전자회로가 작아질 수 있었고, 제작 방식도 사진 찍는거랑 비슷한 방식이라 대량생산될 수 있었다.<br />
이 ‘사진찍는거랑 비슷한 방식’이 포토 공정이다.<br />
<br />
일단 CAD로 회로 패턴을 설계한다.<br />
설계된 회로 패턴은 순도 높은 석영(Quartz)을 가공해서 만든 기판 위에 크롬(Cr)으로 미세 회로로 그려져 photomask가 된다.<br />
<br />
그려진 패턴이 실제로 그릴 회로와 크기가 같으면 그걸 ‘mask’라 부르고,<br />
실제 회로보다 패턴을 더 크게 그렸다면 그걸 ‘reticle’이라 부른다.<br />
<br />
실제 회로보다 패턴을 더 크게 그리면 어떡하나?<br />
나중에 렌즈로 빛을 모아 공정을 진행한다.<br />
<br />
하여간 photomask가 준비되면, 웨이퍼 표면에 감광액(Photo Resist, PR)을 발라준다.<br />
만들어지는 회로가 더 고품질이 되려면 PR막이 얇고 균일해야 하며, 빛에 대한 감도가 높아야 한다.<br />
<br />
이때, 감광액은 양성(Positive) 감광액과 음성(negative) 감광액으로 구분된다.<br />
양성 감광액은 빛을 맞은 부분을 없애고, 음성 감광액은 빛을 안맞은 부분을 없앤다.<br />
<br />
양성 감광액이 접착도 및 분해능이 더 좋고, 더 두껍게 만들 수 있고, 산소와 반응하지 않는다.<br />
음성 감광액은 산소랑 반응하기 때문에 질소 기체를 채워놓고 반응시켜야 한다.<br />
<br />
하지만 양성 감광액은 노출시간에 아주 민감하게 반응하기 때문에, 노출 시간을 칼같이 지켜줘야 한다.<br />
<br />
PR막이 준비되면, 노광장비(Stepper)를 사용해 마스크에 빛을 쏜다.<br />
빛은 마스크와 렌즈를 통과한 후 웨이퍼로 날아가 PR막 위에 회로를 찍어낸다.<br />
이 과정을 노광(Stepper Exposure)이라 부른다.<br />
<br />
위 그림처럼, 마스크는 웨이퍼에 비해 훨씬 작다. 그러면 저 넓은 웨이퍼를 이 작은 마스크로 어떻게 찍을까?<br />
<br />
마스크를 조금씩 옮겨가며 찍기 위해, 마스크에 ‘Align key’라는걸 설치하고,<br />
이거 기준으로 마스크를 움직이며 일일이 찍어서 웨이퍼 전체를 찍는다.<br />
align key가 없으면 마스크가 움직이다가 흐트러져서 이상하게 찍혀버릴 것이다.<br />
이때, 한번 찍는걸 ‘shot’이라 부른다.<br />
<br />
Align key를 안맞추면 p랑 n이 이상한데서 만나고 하여간 난장판이 된다.<br />
<br />
다 찍었으면 Develop(현상) 과정이 남아있다.<br />
Develop 공정은 웨이퍼에 현상액(Developer)를 뿌려가며, 빛을 받은 영역과 받지 않은 영역을 선택적으로 제거해 회로 패턴을 형성하는 과정이다.<br />
이 과정에서 패턴이 결정된다.<br /></p>]]></content><author><name></name></author><category term="Circuits" /><summary type="html"><![CDATA[반도체 8대공정: 1. 웨이퍼 제조 공정(Wafer Fabrication) 2. 산화 공정(Oxidation) 3. 포토 공정(Photolithography) 4. 식각 공정(Etching) 5. 증착 공정(Deposition) 6. 금속 배선 공정(Metallization) 7. EDS 공정(Electrical Die Sorting) 8. 패키징 공정(Packaging) 3. 포토 공정 역사부터 살펴본다. 1947년, AT&amp;T 벨 연구소의 연구원들은 반도체를 가지고 전기 신호를 증폭할 수 있다는 사실을 알게 되었고, 이후 신호를 증폭할 수 있는 반도체 소자는 트랜지스터라 불리게 되었다. 트랜지스터는 그 이후 널리 쓰이게 되었는데, 1958년 TI의 Jack Kilby가 복잡한 전자부품들을 모두 평면에 찍어내자는 생각을 했다. 이게 집적회로의 시작이다. 집적회로가 등장하기 전, 기술이 지속적으로 발전하면서 R,L,C,TR 등 소자들을 연결할 일들이 점점 많아지고 있었다. 근데 그 연결점들에서 고장이 자주 일어나서 문제였는데, 집적회로에서는 연결점 문제가 없었다. 1960년에는 벨 연구소의 강대원과 Martin Atalla가 MOSFET을 발명했다. 제조가 까다롭고 전력소모가 컸던 BJT는 MOSFET으로 대체됐다. *이 문장은 그냥 국뽕이라 들어가있는 것 같다. 집적회로 덕분에 전자회로가 작아질 수 있었고, 제작 방식도 사진 찍는거랑 비슷한 방식이라 대량생산될 수 있었다. 이 ‘사진찍는거랑 비슷한 방식’이 포토 공정이다. 일단 CAD로 회로 패턴을 설계한다. 설계된 회로 패턴은 순도 높은 석영(Quartz)을 가공해서 만든 기판 위에 크롬(Cr)으로 미세 회로로 그려져 photomask가 된다. 그려진 패턴이 실제로 그릴 회로와 크기가 같으면 그걸 ‘mask’라 부르고, 실제 회로보다 패턴을 더 크게 그렸다면 그걸 ‘reticle’이라 부른다. 실제 회로보다 패턴을 더 크게 그리면 어떡하나? 나중에 렌즈로 빛을 모아 공정을 진행한다. 하여간 photomask가 준비되면, 웨이퍼 표면에 감광액(Photo Resist, PR)을 발라준다. 만들어지는 회로가 더 고품질이 되려면 PR막이 얇고 균일해야 하며, 빛에 대한 감도가 높아야 한다. 이때, 감광액은 양성(Positive) 감광액과 음성(negative) 감광액으로 구분된다. 양성 감광액은 빛을 맞은 부분을 없애고, 음성 감광액은 빛을 안맞은 부분을 없앤다. 양성 감광액이 접착도 및 분해능이 더 좋고, 더 두껍게 만들 수 있고, 산소와 반응하지 않는다. 음성 감광액은 산소랑 반응하기 때문에 질소 기체를 채워놓고 반응시켜야 한다. 하지만 양성 감광액은 노출시간에 아주 민감하게 반응하기 때문에, 노출 시간을 칼같이 지켜줘야 한다. PR막이 준비되면, 노광장비(Stepper)를 사용해 마스크에 빛을 쏜다. 빛은 마스크와 렌즈를 통과한 후 웨이퍼로 날아가 PR막 위에 회로를 찍어낸다. 이 과정을 노광(Stepper Exposure)이라 부른다. 위 그림처럼, 마스크는 웨이퍼에 비해 훨씬 작다. 그러면 저 넓은 웨이퍼를 이 작은 마스크로 어떻게 찍을까? 마스크를 조금씩 옮겨가며 찍기 위해, 마스크에 ‘Align key’라는걸 설치하고, 이거 기준으로 마스크를 움직이며 일일이 찍어서 웨이퍼 전체를 찍는다. align key가 없으면 마스크가 움직이다가 흐트러져서 이상하게 찍혀버릴 것이다. 이때, 한번 찍는걸 ‘shot’이라 부른다. Align key를 안맞추면 p랑 n이 이상한데서 만나고 하여간 난장판이 된다. 다 찍었으면 Develop(현상) 과정이 남아있다. Develop 공정은 웨이퍼에 현상액(Developer)를 뿌려가며, 빛을 받은 영역과 받지 않은 영역을 선택적으로 제거해 회로 패턴을 형성하는 과정이다. 이 과정에서 패턴이 결정된다.]]></summary></entry></feed>