# 数字系统设计实验

!!! danger "数字系统设计实验"
    * 学分：1
    * 任课教师：屈民军/唐奕

!!! info "课程基本信息"
    * 成绩构成：
    	* 期末占比30%
    * 前半个学期主要是熟悉ModelSim和Vivado的使用，以及完成组合电路的实验；后半学期做一个大项目的实验；最后一次课是期末考试

!!! note "课程资源"
	* [Chipverify](https://www.chipverify.com/)：里面有一些Verilog的基础教程
	* [HDLBits](https://hdlbits.01xz.net/wiki/Main_Page)：大名鼎鼎的Verilog刷题网站
	* [HDLBits中文导学 - 知乎](https://zhuanlan.zhihu.com/c_1131528588117385216) 

