;###################################################################
;### Synopsys Milkyway Stream In mapping file
;###################################################################
;###################################################################
;# <Milkyway data:datatype> <GDSII data> <datatype>
;###################################################################
;#####################################################################
;### 1.Basic drawing layers
;### FIN/FINCUT/NWELL/DNW/DIFF/PIMP/NIMP/DIFF_15/DIFF_18/PAD/ESD/SBLK/PO/POCUT/TSLCO/TSLCB/CTM1/CPO/HVTIMP/LVTIMP/DIFFCUT/AXPOLY/SLVTIMP/FGATE
;#####################################################################
A 1 1    ; (FIN)
A 2 2	 ; (FINCUT)
A 3 3    ; (NWELL)
A 4 4    ; (DNW)
A 5 5    ; (DIFF)
A 6 6    ; (PIMP)
A 7 7    ; (NIMP)
A 8 8	 ; (DIFF_15)
A 9 9    ; (DIFF_18)
A 10 10    ; (PAD)
A 11 11    ; (ESD)
A 12 12    ; (SBLK)
A 13 13    ; (PO)
A 14 14	   ; (POCUT)
A 15 15	   ; (TSLCO)
A 16 16	   ; (TSLCB)
A 17 17    ; (CTM1);
A 18 18    ; (CPO);
A 36 36    ; (HVTIMP)
A 37 37    ; (LVTIMP)
A 82 82    ; (DIFFCUT)
A 83 83    ; (AXPOLY)
A 84 84    ; (SLVTIMP)
A 85 85    ; (FGATE)
;#####################################################################
;### 2.Basic ROUTING and CONNECT layers
;### Mx/VIA0/VIAx
;#####################################################################
D 38 38    ; (M1)
D 90 90	   ; (M1_3)
D 39 39    ; (M2)
D 91 91    ; (M2_3)
D 40 40    ; (M3)
D 92 92    ; (M3_3)
D 41 41    ; (M4)
D 42 42    ; (M5)
D 43 43    ; (M6)
D 44 44    ; (M7)
D 45 45    ; (M8)
D 46 46    ; (M9)
A 81 81    ; (VIA0)
A 20 20    ; (VIA1)
A 22 22    ; (VIA2)
A 24 24   ; (VIA3)
A 26 26    ; (VIA4)
A 28 28    ; (VIA5)
A 30 30    ; (VIA6)
A 32 32    ; (VIA7)
A 34 34    ; (VIA8)
A 48 48    ; (VIARDL) 

;#####################################################################
;### 3.Metal pin layers
;### MxPIN
;#####################################################################
A 38 38    ; (M1PIN)
A 39 39    ; (M2PIN)
A 40 40    ; (M3PIN)
A 41 41    ; (M4PIN)
A 42 42    ; (M5PIN)
A 43 43    ; (M6PIN)
A 44 44    ; (M7PIN)
A 45 45    ; (M8PIN)
A 46 46    ; (M9PIN)
A 49 49    ; (MRPIN)

;mapping Mx text to respective pin layer
T 11 38 
T 12 39 
T 13 40 
T 14 41
T 15 42 
T 16 43 
T 17 44 
T 18 45 
T 19 46 
;#####################################################################
;### 4.Dummy layers
;### DDMY/PODMY/MxDMY
;#####################################################################
;###################chkan

A 5:1 5 1            ; (DDMY)
A 13:1 13 1          ; (PODMY)
A 19:1 19 1          ; (M1DMY)
A 21:1 21 1          ; (M2DMY)
A 23:1 23 1          ; (M3DMY)
A 25:1 25 1          ; (M4DMY)
A 15:1 15 1          ; (M5DMY)      ;#chka 
A 29:1 29 1          ; (M6DMY)
A 31:1 31 1          ; (M7DMY)
A 33:1 33 1          ; (M8DMY)
A 35:1 35 1          ; (M9DMY)

;#####################################################################
;### 5.Dummy metal exclusion layers
;### DMxEXCL
;#####################################################################
A 67 67    ; (DM1EXCL)
A 68 68    ; (DM2EXCL)
A 69 69    ; (DM3EXCL)
A 70 70    ; (DM4EXCL)
A 71 71    ; (DM5EXCL)
A 72 72    ; (DM6EXCL)
A 73 73    ; (DM7EXCL)
A 74 74    ; (DM8EXCL)
A 75 75    ; (DM9EXCL)

;#####################################################################
;### 6.Resistor marking layers
;### RNW/RPOLY/RDIFF/RMx
;#####################################################################
A 53 53    ; (RNW)
A 58 58    ; (RM1)
A 59 59    ; (RM2)
A 60 60    ; (RM3)
A 61 61    ; (RM4)
A 62 62    ; (RM5)
A 63 63    ; (RM6)
A 64 64    ; (RM7)
A 65 65    ; (RM8)
A 66 66    ; (RM9)

;#####################################################################
;### 7.Other marking layers
;### MRDL/HOTNWL/DIOD/BJTDMY/RMARK/LOGO/IP/prBoundary
;#####################################################################
A 47 47    ; (MRDL) 
A 50 50    ; (HOTNWL)
A 51 51    ; (DIOD)
A 52 52    ; (BJTDMY)
A 54 54    ; (RMARK)
A 55 55    ; (prBoundary)
A 56 56    ; (LOGO)
A 57 57    ; (IP)


