# Verilog 4-bit Adder Module and Testbench

این پروژه شامل دو بخش برای پیاده‌سازی و تست یه جمع‌کننده 4 بیتی با زبان وری‌لاگ هست:

## 1. ماژول `Behave`
- **وظیفه**: این یه جمع‌کننده 4 بیتی هست که دو ورودی 4 بیتی \( A \) و \( B \) و یه کری ورودی \( C \) رو می‌گیره.
- **خروجی‌ها**:
  - \( S \): نتیجه 5 بیتی جمع \( A + B + C \).
  - \( c4 \): کری خروجی (بیت پنجم \( S \)).
  - \( v \): سرریز (1 اگه \( c4 \) یک باشه، 0 اگه نه).
- **نحوه کار**: جمع با عملگر \( + \) وری‌لاگ انجام می‌شه و \( c4 \) از بیت پنجم \( S \) گرفته می‌شه. سرریز با شرط \( c4 \) مشخص می‌شه.

## 2. ماژول تست `TestBench`
- **وظیفه**: این یه محیط تست برای ماژول `Behave` هست که رفتار جمع‌کننده رو با ورودی‌های مختلف چک می‌کنه.
- **نحوه کار**:
  - ابتدا \( A = 4 \)، \( B = 5 \)، \( C = 1 \) تنظیم می‌شه (جمع = 10).
  - بعد از 50 نانوثانیه، \( A = 12 \)، \( B = 9 \)، \( C = 1 \) می‌شه (جمع = 22).
  - خروجی‌ها (\( S \)، \( c4 \)، \( v \)) با تغییر ورودی‌ها به‌روزرسانی می‌شن و می‌تونیم نتیجه و سرریز رو ببینیم.
- **هدف**: مطمئن شدن از درست کار کردن جمع‌کننده در سناریوهای مختلف.

این پروژه یه روش ساده برای طراحی و تست جمع‌کننده با وری‌لاگ رو نشون می‌ده.