[[姜松廷]]

[Understanding and reduction of degradation phenomena in SiC power devices ](https://ieeexplore.ieee.org/document/7936253/)
综述
---
![综述156.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/%E7%BB%BC%E8%BF%B0156.png)
综述了扩展缺陷对SiC功率器件性能和可靠性的影响。现有技术的SiC晶片中的穿透位错不作为主要泄漏路径起作用，并且在外延工艺期间产生的宏观缺陷更有害。基面位错是SiC双极器件中的致命缺陷，因为当给定电子-空穴复合能量时，Shockley型堆垛层错（SSF）从位错扩展。在对SSF扩展模式进行分类后，确定了SSF的主要类型（三角形和条形SSF）及其成因。在此基础上，提出了两种消除SiC器件“双极退化”的方法。特别地，证明了“复合增强层”对于显著减少SiC器件中的双极退化是有效的。


扩展缺陷对碳化硅器件影响
---
![常见缺陷的影响.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/%E5%B8%B8%E8%A7%81%E7%BC%BA%E9%99%B7%E7%9A%84%E5%BD%B1%E5%93%8D.png)
表中展示单个缺陷对SiC器件的影响

仅当在位错与SiC外延层的表面相交的位置处形成表面凹坑时，在SiC SBD中的穿透位错处才出现显著的泄漏点。在去除这样的表面凹坑（或通过使凹坑形成最小化）之后，尽管存在螺旋位错，但是SBD表现出几乎理想的特性。这些结果表明，漏电流是由于几何效应（电场聚集在表面凹坑附近）而不是由于穿透位错本身产生的载流子而增加的。
至于SiC pn二极管的漏电流和阻断电压，螺旋位错的影响甚至更小，因此螺旋位错本身不会直接限制SiC器件的产量或可靠性

氧化物问题
	与基于SiC MOS的器件相关联的另一个问题源于SiO2/SiC界面的相对较差的质量。高密度的界面态密度，特别是在导带边缘和氧化物陷阱附近，导致沟道迁移率的严重降低。氧化物陷阱的充电和放电引起阈值电压不稳定性，其中氧空位已经被认为是初级氧化物陷阱的起源

从阻断性能和可靠性的角度讨论为什么SiC中的穿透位错不直接作为器件杀伤缺陷：
	$J_{0}$是理想的漏电流密度(无缺陷器件），$J_{gen}$是由深能级和表面能级引起的生成电流密度。$D_{d}$是穿透位错的密度,$I_{gd}$是在给定条件下由一个位错产生的漏电流
![漏电流.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/%E6%BC%8F%E7%94%B5%E6%B5%81.png)
	$J_{gen}$和$I_{gd}$均与本征载流子密度$n_{i}$成比例。在SiC中，由于其宽带隙，本征载流子密度极低，在室温下比Si中的本征载流子密度低18个数量级以上。因此，由SiC器件中的深能级、表面能级和位错（$J_{gen}$和$I_{gd}$）引起的产生电流必须比在Si中观察到的产生电流低许多数量级，这表明对SiC中的晶体缺陷的更上级的容限。
	由于现有技术的SiC外延晶片中的穿透位错密度在3000至8000 $cm^{-2}$的范围内，因此项DdIgd不是非常重要，远低于可接受的漏电流密度（典型地为$10^{- 4}A/cm^{2}$）。这可能是为什么螺旋位错在SiC器件中不作为严重泄漏路径的主要原因。
	已知SiC中的螺位错在器件操作期间不滑移或爬升。因此，螺旋位错不会引起由位错倍增引起的退化。


SIC器件中的双极退化及减少方法
---
什么是单极退化和双极退化：
由BPD引发的器件性能的降低，单极器件：单一种类的载流子导电 ，双极器件：空穴两种载流子导电。
在SiC晶片中主要存在的基面位错（BPD）是位于{0001}上的具有（1/3）的Burgers矢量的位错<11-20>。BPD分裂成两个部分位错（PD），并且在它们之间存在宽度为几十nm的单个Shockley型堆垛层错（SSF）
当电子-空穴对在BPD处发生复合时，一种类型的PD（Si芯PD）滑动，导致SSF的膨胀。在SiC器件的有源区中，SSF的膨胀导致导通电阻和漏电流的增加。因此，BPD已被确定为导致SiC双极器件（pin二极管、晶闸管）退化的主要有害缺陷

生长速率的增加，外延层中的BPD密度趋于减小。衬底偏角的减小将增强给予BPD的用于缩短位错长度的像力，从而导致促进的BPD-TED转换。当生长速率大于15 μ m/h，离轴4o的衬底上生长时，外延层中几乎观察不到从衬底上复制的BPD。外延层中的BPD密度估计为0.1cm-2或更低（BPD-TED转换率高于99.99%）。
复合增强层对外延层/衬底界面层错扩展的抑制
---
图8（a）示出了简单的pin二极管的示意图以及在正向导通期间二极管内部的空穴密度的分布。
	由于在正向偏压条件下，高密度的空穴从p+阳极注入并扩散通过i（n-）区，因此大量空穴可到达i（n-）/n+界面并扩散到n+区中。如果BPD-TED转换点位于该i（n-）/n+界面附近（或者甚至在n+区域内），则足够的空穴被提供给存在于转换点处的PD环，导致SSF膨胀。如果n+区实际上是衬底（不是n+外延层），则情况更糟，因为各种类型的BPD以高密度存在于SiC衬底中。
考虑制造长一层复合增强层
	该复合增强层应当外延生长以实现非常低的BPD密度。更重要的是，该层必须足够厚，并且层内的载流子寿命必须足够短，使得很少的空穴可以到达外延层/衬底界面，在该界面处可能存在SSF膨胀的各种成核位置。
图8（B）中还示出了过剩载流子密度的预期分布，其中载流子密度在复合增强层内呈现出快速衰减。
![空穴分布.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/%E7%A9%BA%E7%A9%B4%E5%88%86%E5%B8%83.png)
降低复合增强层内的载流子寿命的简单方法是重杂质掺杂。
![空穴与寿命.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/%E7%A9%BA%E7%A9%B4%E4%B8%8E%E5%AF%BF%E5%91%BD.png)

在图9中，由直接复合和俄歇复合确定的载流子寿命的倒数用虚线表示，当施主密度高于约1×1018 cm-3时，与实验结果一致。作者证实，碳空位消除过程并未改善载流子寿命，并且在这些重掺杂SiC中，载流子寿命在1700 ℃下退火时保持稳定。此外，在重掺杂SiC中载流子寿命的温度依赖性变得非常小。因此，重氮掺杂SiC有望作为复合增强层来减少双极退化。在n-型漂移层和n+型衬底之间插入低电阻率n+型层在器件性能方面也是有利的。

依据以上原理制造的器件
---
制造并测试了两种类型的SiC pin二极管
衬底：4°
A：0.12um，掺杂浓度4E17cm-3（“缓冲层”）+10um，掺杂浓度1E16（“漂移层”）
B：0.12um，掺杂浓度4E17cm-3（“缓冲层”）+10um，掺杂浓度1E18（“复合增强层”）+10um，掺杂浓度1E16（“漂移层”）
阳极：Al

对于每个二极管，重复进行1小时的正向电流应力（DC）测试。![器件对比.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/%E5%99%A8%E4%BB%B6%E5%AF%B9%E6%AF%94.png)
结果表明，过量载流子（空穴）在重掺杂n型外延层中有效地复合，而不会到达外延层/衬底界面。


结论
---
介绍了目前对扩展缺陷对SiC功率器件影响的认识。虽然目前SiC晶片中的穿透位错（TSD和TED）不作为主要的泄漏路径，但是BPD通过SSF膨胀导致SiC双极器件的严重退化。基于晶体学的考虑，SSF膨胀可分为36种不同的模式，并确定了观察到的主要类型（三角形和条形SSF）。前一种类型的SSFs可以通过在外延生长的初始阶段从BPD到TED的几乎完全的转换来消除。后一种SSFs可以通过引入"复合增强层"而大大降低.展示了应力电流密度高达600A/cm2（DC）的无退化SiC pin二极管。
