TimeQuest Timing Analyzer report for procesador_2
Mon Apr 04 20:06:04 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 13. Slow 1200mV 85C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 19. Slow 1200mV 85C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 35. Slow 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Setup: 'clk'
 37. Slow 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 38. Slow 1200mV 0C Model Hold: 'clk'
 39. Slow 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 41. Slow 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 56. Fast 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Setup: 'clk'
 58. Fast 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 59. Fast 1200mV 0C Model Hold: 'clk'
 60. Fast 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 62. Fast 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Board Trace Model Assignments
 77. Input Transition Times
 78. Slow Corner Signal Integrity Metrics
 79. Fast Corner Signal Integrity Metrics
 80. Setup Transfers
 81. Hold Transfers
 82. Recovery Transfers
 83. Removal Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; procesador_2                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+
; Clock Name                                             ; Type      ; Period   ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                   ; Targets                                                    ;
+--------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+
; clk                                                    ; Base      ; 20.000   ; 50.0 MHz   ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { clk }                                                    ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000 ; 1.0 MHz    ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk    ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0] ; { cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] } ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                          ; { spi_dac:cp3|divisor_reloj:cp2|clkout }                   ;
+--------------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                    ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; 281.69 MHz ; 281.69 MHz      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;                                                               ;
; 314.96 MHz ; 314.96 MHz      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 344.12 MHz ; 250.0 MHz       ; clk                                                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                             ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.275 ; -23.335       ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 15.126 ; 0.000         ;
; clk                                                    ; 17.094 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -0.196 ; -1.190        ;
; clk                                                    ; 0.359  ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.359  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; -1.049 ; -4.869        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                        ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.516 ; 0.000         ;
+--------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.000  ; -24.000       ;
; clk                                                    ; 9.685   ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.755 ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                             ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.275 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.753      ;
; -1.275 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.753      ;
; -1.275 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.753      ;
; -1.275 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.753      ;
; -1.275 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.753      ;
; -1.275 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.753      ;
; -1.225 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.702      ;
; -1.225 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.702      ;
; -1.225 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.702      ;
; -1.225 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.702      ;
; -1.225 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.702      ;
; -1.225 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.702      ;
; -1.225 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.702      ;
; -1.127 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.605      ;
; -1.127 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.605      ;
; -1.127 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.605      ;
; -1.127 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.605      ;
; -1.127 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.605      ;
; -1.127 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.017     ; 1.605      ;
; -1.077 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.554      ;
; -1.077 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.554      ;
; -1.077 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.554      ;
; -1.077 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.554      ;
; -1.077 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.554      ;
; -1.077 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.554      ;
; -1.077 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.554      ;
; -1.047 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.106     ; 1.436      ;
; -1.046 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.106     ; 1.435      ;
; -0.985 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.019     ; 1.461      ;
; -0.975 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.105     ; 1.365      ;
; -0.974 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.105     ; 1.364      ;
; -0.927 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.860      ;
; -0.912 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.106     ; 1.301      ;
; -0.911 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.106     ; 1.300      ;
; -0.820 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.753      ;
; -0.811 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.744      ;
; -0.752 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.106     ; 1.141      ;
; -0.751 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.106     ; 1.140      ;
; -0.714 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.646      ;
; -0.629 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.561      ;
; -0.623 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.100      ;
; -0.623 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.100      ;
; -0.623 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.100      ;
; -0.623 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.100      ;
; -0.603 ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.106     ; 0.992      ;
; -0.598 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.530      ;
; -0.577 ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.106     ; 0.966      ;
; -0.574 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.506      ;
; -0.571 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.019     ; 1.047      ;
; -0.568 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.019     ; 1.044      ;
; -0.568 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.500      ;
; -0.498 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.432      ;
; -0.457 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.389      ;
; -0.390 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.323      ;
; -0.388 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.321      ;
; -0.358 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.290      ;
; -0.351 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.285      ;
; -0.341 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.275      ;
; -0.210 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.144      ;
; -0.205 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 1.138      ;
; -0.199 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.131      ;
; -0.116 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.050      ;
; -0.112 ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 1.044      ;
; -0.109 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 1.043      ;
; -0.063 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 0.995      ;
; -0.060 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.993      ;
; -0.060 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.993      ;
; -0.059 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.992      ;
; -0.057 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.990      ;
; -0.057 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.990      ;
; -0.055 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; 0.012      ; 1.052      ;
; -0.055 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 0.989      ;
; -0.054 ; spi_adc:cp1|\datoin:dato[9]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 2.173      ; 2.642      ;
; -0.053 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; 0.012      ; 1.050      ;
; -0.053 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.986      ;
; -0.041 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.974      ;
; -0.039 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 0.971      ;
; -0.035 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.968      ;
; 0.032  ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 2.173      ; 2.556      ;
; 0.069  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 2.173      ; 2.519      ;
; 0.072  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 2.173      ; 2.516      ;
; 0.075  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 2.173      ; 2.513      ;
; 0.079  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 2.173      ; 2.509      ;
; 0.092  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[2]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 2.172      ; 2.495      ;
; 0.112  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 2.173      ; 2.476      ;
; 0.122  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 2.173      ; 2.466      ;
; 0.143  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 0.791      ;
; 0.173  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 2.173      ; 2.415      ;
; 0.213  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 0.721      ;
; 0.245  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.062     ; 0.688      ;
; 0.273  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 0.659      ;
; 0.295  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.063     ; 0.637      ;
; 0.297  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.061     ; 0.637      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 15.126  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 2.304      ;
; 15.248  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.516     ; 2.181      ;
; 15.248  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.516     ; 2.181      ;
; 15.248  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.516     ; 2.181      ;
; 15.248  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.516     ; 2.181      ;
; 15.274  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 2.156      ;
; 15.274  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 2.156      ;
; 15.274  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 2.156      ;
; 15.274  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 2.156      ;
; 15.274  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 2.156      ;
; 15.274  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 2.156      ;
; 15.373  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 2.057      ;
; 15.376  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 2.054      ;
; 15.744  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 1.686      ;
; 15.744  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 1.686      ;
; 15.744  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 1.686      ;
; 15.744  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 1.686      ;
; 16.235  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 1.195      ;
; 16.235  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 1.195      ;
; 16.246  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.515     ; 1.184      ;
; 499.242 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|cs                 ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.061     ; 0.692      ;
; 996.825 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.109      ;
; 996.869 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 3.065      ;
; 996.995 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.939      ;
; 997.007 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.927      ;
; 997.039 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.895      ;
; 997.113 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.821      ;
; 997.177 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.757      ;
; 997.259 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.675      ;
; 997.274 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.660      ;
; 997.278 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.656      ;
; 997.283 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.651      ;
; 997.303 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.631      ;
; 997.318 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.616      ;
; 997.322 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.612      ;
; 997.354 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.580      ;
; 997.369 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.565      ;
; 997.377 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.556      ;
; 997.377 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.556      ;
; 997.380 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.553      ;
; 997.383 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.550      ;
; 997.421 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.512      ;
; 997.421 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.512      ;
; 997.424 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.509      ;
; 997.427 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.506      ;
; 997.441 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.493      ;
; 997.456 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.478      ;
; 997.460 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.474      ;
; 997.469 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.465      ;
; 997.476 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.458      ;
; 997.489 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.445      ;
; 997.515 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.419      ;
; 997.539 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.395      ;
; 997.547 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.387      ;
; 997.559 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.374      ;
; 997.559 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.374      ;
; 997.559 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.375      ;
; 997.562 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.372      ;
; 997.562 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.371      ;
; 997.564 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.370      ;
; 997.565 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.369      ;
; 997.565 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.369      ;
; 997.565 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.368      ;
; 997.566 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.368      ;
; 997.603 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.331      ;
; 997.605 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.329      ;
; 997.608 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.326      ;
; 997.609 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.325      ;
; 997.609 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.325      ;
; 997.637 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.297      ;
; 997.640 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.294      ;
; 997.659 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.275      ;
; 997.665 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.268      ;
; 997.665 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.268      ;
; 997.665 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.269      ;
; 997.668 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.265      ;
; 997.671 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.262      ;
; 997.746 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.188      ;
; 997.747 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.187      ;
; 997.747 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.187      ;
; 997.760 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.174      ;
; 997.775 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.159      ;
; 997.789 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.145      ;
; 997.818 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.116      ;
; 997.822 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.112      ;
; 997.835 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.099      ;
; 997.835 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.099      ;
; 997.852 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.082      ;
; 997.853 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.081      ;
; 997.853 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.081      ;
; 997.876 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.058      ;
; 997.887 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.061     ; 2.047      ;
; 997.890 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.043      ;
; 997.890 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.043      ;
; 997.892 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.041      ;
; 997.892 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.041      ;
; 997.907 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.026      ;
; 997.907 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.026      ;
; 997.907 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.026      ;
; 997.907 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.062     ; 2.026      ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                              ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.094 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.840      ;
; 17.127 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.807      ;
; 17.146 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.788      ;
; 17.218 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.716      ;
; 17.239 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.695      ;
; 17.259 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.675      ;
; 17.295 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.639      ;
; 17.321 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.613      ;
; 17.333 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.601      ;
; 17.333 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.601      ;
; 17.349 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.585      ;
; 17.350 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.584      ;
; 17.352 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.582      ;
; 17.354 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.580      ;
; 17.363 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.571      ;
; 17.366 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.568      ;
; 17.417 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.517      ;
; 17.443 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.491      ;
; 17.445 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.489      ;
; 17.446 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.488      ;
; 17.457 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.477      ;
; 17.462 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.472      ;
; 17.466 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.468      ;
; 17.467 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.467      ;
; 17.476 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.458      ;
; 17.478 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.049     ; 2.468      ;
; 17.494 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.440      ;
; 17.500 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.434      ;
; 17.520 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.414      ;
; 17.522 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.412      ;
; 17.530 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.049     ; 2.416      ;
; 17.534 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.400      ;
; 17.537 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.397      ;
; 17.564 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.370      ;
; 17.567 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.367      ;
; 17.575 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.359      ;
; 17.576 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.358      ;
; 17.586 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.348      ;
; 17.588 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.346      ;
; 17.591 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.343      ;
; 17.594 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.340      ;
; 17.600 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.334      ;
; 17.604 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.049     ; 2.342      ;
; 17.607 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.327      ;
; 17.611 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.323      ;
; 17.637 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.061     ; 2.297      ;
; 17.644 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.290      ;
; 17.656 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.278      ;
; 17.666 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.268      ;
; 17.668 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.266      ;
; 17.677 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.257      ;
; 17.681 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.253      ;
; 17.687 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.247      ;
; 17.693 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.241      ;
; 17.700 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.049     ; 2.246      ;
; 17.705 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.229      ;
; 17.720 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.214      ;
; 17.739 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.049     ; 2.207      ;
; 17.759 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.175      ;
; 17.787 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.147      ;
; 17.838 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.049     ; 2.108      ;
; 17.841 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.049     ; 2.105      ;
; 17.863 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.071      ;
; 17.890 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.044      ;
; 17.894 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.040      ;
; 17.894 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.040      ;
; 17.895 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.039      ;
; 17.895 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.039      ;
; 17.896 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.038      ;
; 17.897 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.037      ;
; 17.897 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.037      ;
; 17.898 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.036      ;
; 17.900 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 2.034      ;
; 17.932 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.066     ; 1.997      ;
; 17.991 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.049     ; 1.955      ;
; 18.016 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.918      ;
; 18.020 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.914      ;
; 18.021 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.913      ;
; 18.021 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.913      ;
; 18.022 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.912      ;
; 18.023 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.911      ;
; 18.023 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.911      ;
; 18.024 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.910      ;
; 18.026 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.908      ;
; 18.062 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.872      ;
; 18.086 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.066     ; 1.843      ;
; 18.105 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.829      ;
; 18.112 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.822      ;
; 18.116 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.818      ;
; 18.117 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.817      ;
; 18.118 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.816      ;
; 18.119 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.815      ;
; 18.120 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.814      ;
; 18.122 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.812      ;
; 18.130 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.049     ; 1.816      ;
; 18.139 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.795      ;
; 18.172 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.762      ;
; 18.173 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.066     ; 1.756      ;
; 18.203 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.731      ;
; 18.249 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.061     ; 1.685      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                              ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.196 ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.692      ; 2.233      ;
; -0.155 ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.692      ; 2.274      ;
; -0.134 ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.692      ; 2.295      ;
; -0.127 ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.692      ; 2.302      ;
; -0.119 ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.692      ; 2.310      ;
; -0.108 ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.692      ; 2.321      ;
; -0.099 ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.692      ; 2.330      ;
; -0.094 ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[2]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.692      ; 2.335      ;
; -0.082 ; spi_adc:cp1|\datoin:dato[9]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.692      ; 2.347      ;
; -0.076 ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.692      ; 2.353      ;
; 0.357  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.577      ;
; 0.359  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.577      ;
; 0.373  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.592      ;
; 0.393  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.611      ;
; 0.475  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.693      ;
; 0.551  ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.770      ;
; 0.553  ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.772      ;
; 0.553  ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.772      ;
; 0.553  ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.772      ;
; 0.556  ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.774      ;
; 0.557  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.215      ; 0.959      ;
; 0.557  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.777      ;
; 0.561  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.781      ;
; 0.562  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.215      ; 0.964      ;
; 0.565  ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.784      ;
; 0.567  ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.786      ;
; 0.590  ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.809      ;
; 0.591  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.811      ;
; 0.591  ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 0.810      ;
; 0.695  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.913      ;
; 0.698  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 0.916      ;
; 0.710  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.930      ;
; 0.743  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 0.963      ;
; 0.798  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.016      ;
; 0.832  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 1.052      ;
; 0.848  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 1.068      ;
; 0.867  ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.085      ;
; 0.879  ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 1.099      ;
; 0.910  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.064      ; 1.131      ;
; 0.935  ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.062      ; 1.154      ;
; 0.942  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 1.162      ;
; 0.951  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.169      ;
; 0.984  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 1.204      ;
; 0.986  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 1.206      ;
; 1.061  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 0.844      ;
; 1.066  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 0.849      ;
; 1.066  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 0.849      ;
; 1.094  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.061      ; 1.312      ;
; 1.096  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.063      ; 1.316      ;
; 1.135  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.018      ; 0.830      ;
; 1.156  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.018      ; 0.851      ;
; 1.168  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 0.950      ;
; 1.170  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 0.952      ;
; 1.188  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.064      ; 1.409      ;
; 1.190  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.064      ; 1.411      ;
; 1.272  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.055      ;
; 1.273  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.056      ;
; 1.286  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.069      ;
; 1.300  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.064      ; 1.521      ;
; 1.343  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.018      ; 1.038      ;
; 1.344  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.018      ; 1.039      ;
; 1.344  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.126      ;
; 1.350  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.132      ;
; 1.352  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.134      ;
; 1.353  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.136      ;
; 1.353  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.136      ;
; 1.353  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.136      ;
; 1.353  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.136      ;
; 1.353  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.135      ;
; 1.357  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.139      ;
; 1.448  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.230      ;
; 1.450  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.232      ;
; 1.505  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.018      ; 1.200      ;
; 1.506  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.018      ; 1.201      ;
; 1.544  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.326      ;
; 1.571  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.019      ; 1.267      ;
; 1.572  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.019      ; 1.268      ;
; 1.642  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.018      ; 1.337      ;
; 1.643  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.018      ; 1.338      ;
; 1.797  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.579      ;
; 1.797  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.579      ;
; 1.797  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.579      ;
; 1.797  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.579      ;
; 1.797  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.579      ;
; 1.797  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.579      ;
; 1.797  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.579      ;
; 1.831  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.614      ;
; 1.831  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.614      ;
; 1.831  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.614      ;
; 1.831  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.614      ;
; 1.831  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.614      ;
; 1.831  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.614      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                   ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.397 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.615      ;
; 0.399 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.617      ;
; 0.587 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.805      ;
; 0.597 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.815      ;
; 0.623 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.841      ;
; 0.904 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.122      ;
; 0.904 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.122      ;
; 0.905 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.123      ;
; 0.907 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.125      ;
; 0.909 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.127      ;
; 0.909 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.127      ;
; 0.910 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.128      ;
; 0.910 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.128      ;
; 0.910 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.128      ;
; 0.910 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.128      ;
; 0.911 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.129      ;
; 1.012 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.230      ;
; 1.012 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.230      ;
; 1.013 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.231      ;
; 1.015 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.233      ;
; 1.017 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.235      ;
; 1.017 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.235      ;
; 1.018 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.236      ;
; 1.018 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.236      ;
; 1.018 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.236      ;
; 1.018 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.236      ;
; 1.019 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.237      ;
; 1.048 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.266      ;
; 1.048 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.266      ;
; 1.049 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.267      ;
; 1.051 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.269      ;
; 1.053 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.271      ;
; 1.053 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.271      ;
; 1.054 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.272      ;
; 1.054 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.272      ;
; 1.054 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.272      ;
; 1.054 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.272      ;
; 1.055 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.273      ;
; 1.069 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.261 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.479      ;
; 1.269 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.487      ;
; 1.276 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.494      ;
; 1.280 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.498      ;
; 1.280 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.498      ;
; 1.281 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.499      ;
; 1.283 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.501      ;
; 1.285 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.503      ;
; 1.285 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.503      ;
; 1.286 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.504      ;
; 1.286 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.504      ;
; 1.286 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.504      ;
; 1.286 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.504      ;
; 1.287 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.505      ;
; 1.294 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.512      ;
; 1.294 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.524      ;
; 1.355 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.585      ;
; 1.378 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.596      ;
; 1.380 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.598      ;
; 1.384 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.602      ;
; 1.384 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.602      ;
; 1.385 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.603      ;
; 1.387 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.605      ;
; 1.389 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.607      ;
; 1.389 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.607      ;
; 1.390 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.608      ;
; 1.390 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.608      ;
; 1.390 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.608      ;
; 1.391 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.609      ;
; 1.439 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.652      ;
; 1.462 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.680      ;
; 1.462 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.680      ;
; 1.463 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.681      ;
; 1.465 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.683      ;
; 1.467 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.685      ;
; 1.467 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.685      ;
; 1.468 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.468 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.686      ;
; 1.469 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.687      ;
; 1.504 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.717      ;
; 1.545 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.763      ;
; 1.562 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.780      ;
; 1.576 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.794      ;
; 1.582 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.800      ;
; 1.582 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.800      ;
; 1.583 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.801      ;
; 1.585 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.803      ;
; 1.587 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.805      ;
; 1.587 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.805      ;
; 1.588 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.806      ;
; 1.588 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.806      ;
; 1.588 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.806      ;
; 1.588 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.806      ;
; 1.595 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.808      ;
; 1.598 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.828      ;
; 1.603 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.821      ;
; 1.616 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.834      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                               ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.359 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[0]    ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[8]    ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[5]    ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[4]    ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[3]    ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[2]    ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[1]    ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[6]    ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[7]    ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_adc:cp1|\datoin:dato[9]    ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.391 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.609      ;
; 0.593 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.811      ;
; 0.595 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.813      ;
; 0.618 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.836      ;
; 0.627 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.845      ;
; 0.690 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.908      ;
; 0.692 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.910      ;
; 0.697 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.915      ;
; 0.781 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.999      ;
; 0.813 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.031      ;
; 0.818 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.036      ;
; 0.858 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.076      ;
; 0.861 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.079      ;
; 0.877 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.095      ;
; 0.913 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.131      ;
; 0.936 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.154      ;
; 0.961 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.179      ;
; 0.967 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.185      ;
; 1.049 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.267      ;
; 1.069 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.287      ;
; 1.202 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.420      ;
; 1.218 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.436      ;
; 1.218 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.436      ;
; 1.219 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.437      ;
; 1.222 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.440      ;
; 1.240 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.457      ;
; 1.242 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.459      ;
; 1.252 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.470      ;
; 1.253 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.471      ;
; 1.256 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.474      ;
; 1.262 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.479      ;
; 1.266 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.484      ;
; 1.276 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.493      ;
; 1.277 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.495      ;
; 1.307 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.525      ;
; 1.307 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.525      ;
; 1.308 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.526      ;
; 1.311 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.529      ;
; 1.330 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.547      ;
; 1.341 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.558      ;
; 1.346 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.563      ;
; 1.346 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.563      ;
; 1.347 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.565      ;
; 1.352 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.570      ;
; 1.353 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.571      ;
; 1.357 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.575      ;
; 1.359 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.577      ;
; 1.359 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.577      ;
; 1.369 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.587      ;
; 1.384 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.602      ;
; 1.384 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.602      ;
; 1.385 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.603      ;
; 1.388 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.606      ;
; 1.389 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.607      ;
; 1.390 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.608      ;
; 1.390 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.608      ;
; 1.391 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.609      ;
; 1.394 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.612      ;
; 1.396 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.614      ;
; 1.403 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.620      ;
; 1.403 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.621      ;
; 1.405 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.623      ;
; 1.406 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.623      ;
; 1.408 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.625      ;
; 1.408 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.625      ;
; 1.410 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.628      ;
; 1.411 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.629      ;
; 1.412 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.629      ;
; 1.442 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.660      ;
; 1.448 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.666      ;
; 1.454 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.672      ;
; 1.457 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.674      ;
; 1.460 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.677      ;
; 1.469 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.687      ;
; 1.469 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.687      ;
; 1.471 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.689      ;
; 1.472 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.689      ;
; 1.473 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.691      ;
; 1.476 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.694      ;
; 1.483 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.701      ;
; 1.490 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.707      ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.049 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.019     ; 1.525      ;
; -0.955 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.432      ;
; -0.955 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.432      ;
; -0.955 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.432      ;
; -0.955 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.018     ; 1.432      ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 1.516 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.299      ;
; 1.516 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.299      ;
; 1.516 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.299      ;
; 1.516 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.106      ; 1.299      ;
; 1.638 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.105      ; 1.420      ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[10]|clk                     ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[11]|clk                     ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[12]|clk                     ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[13]|clk                     ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[14]|clk                     ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[15]|clk                     ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[2]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[3]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[4]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[5]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[6]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[7]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[8]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[9]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e0|clk                 ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e1|clk                 ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[0]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[1]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[2]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[3]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[4]|clk                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e0|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e1|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e2|clk                    ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|inclk[0]       ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.685  ; 9.869        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.688  ; 9.872        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.825  ; 9.825        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.825  ; 9.825        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.846  ; 9.846        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 9.849  ; 9.849        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.911  ; 10.127       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.913  ; 10.129       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.914  ; 10.130       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.143 ; 10.143       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 10.143 ; 10.143       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 10.150 ; 10.150       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 10.153 ; 10.153       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.755 ; 499.971      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.756 ; 499.972      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.794 ; 500.010      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.802 ; 499.986      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.843 ; 500.027      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.988 ; 499.988      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 499.995 ; 499.995      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 500.004 ; 500.004      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 500.005 ; 500.005      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.011 ; 500.011      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk        ; 6.234 ; 6.747 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 5.300 ; 5.739 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk        ; -5.557 ; -6.052 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -3.272 ; -3.715 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 2.136 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 4.381 ; 4.388 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 2.084 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.143 ; 7.201 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.254 ; 7.333 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.520 ; 6.608 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.765 ; 7.754 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 8.384 ; 8.375 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.903 ; 7.976 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.506 ; 6.537 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.764 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 3.910 ; 3.915 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.713 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.487 ; 6.390 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 5.055 ; 7.112 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.316 ; 6.388 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.574 ; 6.649 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.121 ; 7.218 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.759 ; 5.141 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.320 ; 6.346 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                     ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                             ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
; 307.13 MHz ; 307.13 MHz      ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;                                                               ;
; 348.43 MHz ; 348.43 MHz      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 390.47 MHz ; 250.0 MHz       ; clk                                                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.128 ; -20.012       ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 15.653 ; 0.000         ;
; clk                                                    ; 17.439 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                              ;
+--------------------------------------------------------+-------+---------------+
; Clock                                                  ; Slack ; End Point TNS ;
+--------------------------------------------------------+-------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 0.048 ; 0.000         ;
; clk                                                    ; 0.312 ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
+--------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                         ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.917 ; -4.225        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                         ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.438 ; 0.000         ;
+--------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.000  ; -24.000       ;
; clk                                                    ; 9.683   ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.751 ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                              ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.128 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.580      ;
; -1.128 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.580      ;
; -1.128 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.580      ;
; -1.128 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.580      ;
; -1.128 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.580      ;
; -1.128 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.580      ;
; -1.089 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.540      ;
; -1.089 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.540      ;
; -1.089 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.540      ;
; -1.089 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.540      ;
; -1.089 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.540      ;
; -1.089 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.540      ;
; -1.089 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.540      ;
; -0.991 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.443      ;
; -0.991 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.443      ;
; -0.991 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.443      ;
; -0.991 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.443      ;
; -0.991 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.443      ;
; -0.991 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.443      ;
; -0.952 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.403      ;
; -0.952 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.403      ;
; -0.952 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.403      ;
; -0.952 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.403      ;
; -0.952 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.403      ;
; -0.952 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.403      ;
; -0.952 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.403      ;
; -0.871 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.322      ;
; -0.846 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.065     ; 1.276      ;
; -0.845 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.065     ; 1.275      ;
; -0.787 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.064     ; 1.218      ;
; -0.786 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.064     ; 1.217      ;
; -0.742 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 1.684      ;
; -0.730 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.065     ; 1.160      ;
; -0.729 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.065     ; 1.159      ;
; -0.642 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 1.584      ;
; -0.624 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 1.566      ;
; -0.597 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.065     ; 1.027      ;
; -0.596 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.065     ; 1.026      ;
; -0.546 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 0.998      ;
; -0.546 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 0.998      ;
; -0.546 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 0.998      ;
; -0.546 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 0.998      ;
; -0.532 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.473      ;
; -0.483 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 0.934      ;
; -0.480 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 0.931      ;
; -0.456 ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.065     ; 0.886      ;
; -0.447 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.388      ;
; -0.434 ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.065     ; 0.864      ;
; -0.432 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.373      ;
; -0.394 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.335      ;
; -0.376 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.317      ;
; -0.337 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.278      ;
; -0.295 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.236      ;
; -0.232 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.173      ;
; -0.228 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.053     ; 1.170      ;
; -0.202 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 1.142      ;
; -0.198 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.139      ;
; -0.190 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.131      ;
; -0.100 ; spi_adc:cp1|\datoin:dato[9]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.811      ; 2.326      ;
; -0.082 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.023      ;
; -0.063 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.004      ;
; -0.059 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 1.000      ;
; -0.040 ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.812      ; 2.267      ;
; -0.032 ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.811      ; 2.258      ;
; -0.020 ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.812      ; 2.247      ;
; -0.014 ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.812      ; 2.241      ;
; -0.012 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.051     ; 0.946      ;
; -0.010 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.051     ; 0.944      ;
; -0.002 ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[2]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.811      ; 2.228      ;
; 0.001  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.812      ; 2.226      ;
; 0.006  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.811      ; 2.220      ;
; 0.008  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.933      ;
; 0.015  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.926      ;
; 0.015  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.926      ;
; 0.019  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.812      ; 2.208      ;
; 0.059  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.882      ;
; 0.060  ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 0.880      ;
; 0.060  ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 0.880      ;
; 0.060  ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 0.880      ;
; 0.063  ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.878      ;
; 0.063  ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 0.877      ;
; 0.065  ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.876      ;
; 0.068  ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.873      ;
; 0.072  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.869      ;
; 0.077  ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.055     ; 0.863      ;
; 0.080  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.812      ; 2.147      ;
; 0.083  ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.858      ;
; 0.226  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.715      ;
; 0.293  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.648      ;
; 0.331  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.610      ;
; 0.358  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.583      ;
; 0.379  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.562      ;
; 0.379  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.054     ; 0.562      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 15.653  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 2.088      ;
; 15.764  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.205     ; 1.976      ;
; 15.764  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.205     ; 1.976      ;
; 15.764  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.205     ; 1.976      ;
; 15.764  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.205     ; 1.976      ;
; 15.783  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.958      ;
; 15.783  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.958      ;
; 15.783  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.958      ;
; 15.783  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.958      ;
; 15.783  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.958      ;
; 15.783  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.958      ;
; 15.884  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.857      ;
; 15.888  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.853      ;
; 16.219  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.522      ;
; 16.219  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.522      ;
; 16.219  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.522      ;
; 16.219  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.522      ;
; 16.677  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.064      ;
; 16.678  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.063      ;
; 16.691  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.204     ; 1.050      ;
; 499.308 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|cs                 ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.065     ; 0.622      ;
; 997.130 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.810      ;
; 997.161 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.779      ;
; 997.271 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.669      ;
; 997.308 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.632      ;
; 997.339 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.601      ;
; 997.376 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.564      ;
; 997.449 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.491      ;
; 997.532 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.408      ;
; 997.554 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.386      ;
; 997.560 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.380      ;
; 997.563 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.377      ;
; 997.568 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.372      ;
; 997.591 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.349      ;
; 997.599 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.341      ;
; 997.600 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.341      ;
; 997.623 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.318      ;
; 997.656 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.283      ;
; 997.656 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.283      ;
; 997.658 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.281      ;
; 997.662 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.277      ;
; 997.673 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.267      ;
; 997.687 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.252      ;
; 997.687 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.252      ;
; 997.689 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.250      ;
; 997.693 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.246      ;
; 997.701 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.239      ;
; 997.709 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.231      ;
; 997.726 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.215      ;
; 997.746 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.194      ;
; 997.757 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.183      ;
; 997.778 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.163      ;
; 997.778 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.162      ;
; 997.797 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.142      ;
; 997.797 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.142      ;
; 997.799 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.140      ;
; 997.801 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.140      ;
; 997.803 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.136      ;
; 997.806 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.134      ;
; 997.814 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.126      ;
; 997.815 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.125      ;
; 997.821 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.119      ;
; 997.821 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.119      ;
; 997.821 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.119      ;
; 997.833 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.108      ;
; 997.846 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.094      ;
; 997.852 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.088      ;
; 997.852 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.088      ;
; 997.852 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.088      ;
; 997.865 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 2.075      ;
; 997.902 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.037      ;
; 997.902 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.037      ;
; 997.904 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.035      ;
; 997.904 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.037      ;
; 997.908 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 2.031      ;
; 997.909 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.032      ;
; 997.912 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 2.029      ;
; 997.962 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.978      ;
; 997.962 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.978      ;
; 997.962 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.978      ;
; 998.011 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 1.930      ;
; 998.012 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 1.929      ;
; 998.016 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.924      ;
; 998.041 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 1.900      ;
; 998.041 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 1.900      ;
; 998.053 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 1.888      ;
; 998.061 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.054     ; 1.880      ;
; 998.067 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.873      ;
; 998.067 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.873      ;
; 998.067 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.873      ;
; 998.089 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.851      ;
; 998.089 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.851      ;
; 998.091 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.849      ;
; 998.093 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.847      ;
; 998.096 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.844      ;
; 998.097 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 1.842      ;
; 998.097 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 1.842      ;
; 998.097 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 1.842      ;
; 998.097 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.056     ; 1.842      ;
; 998.116 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.055     ; 1.824      ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.439 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.501      ;
; 17.479 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.461      ;
; 17.490 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.450      ;
; 17.548 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.392      ;
; 17.574 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.366      ;
; 17.586 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.354      ;
; 17.611 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.329      ;
; 17.627 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.313      ;
; 17.634 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.306      ;
; 17.644 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.296      ;
; 17.658 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.282      ;
; 17.660 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.280      ;
; 17.674 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.266      ;
; 17.675 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.265      ;
; 17.682 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.258      ;
; 17.683 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.257      ;
; 17.716 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.224      ;
; 17.723 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.217      ;
; 17.740 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.200      ;
; 17.743 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.197      ;
; 17.753 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.187      ;
; 17.753 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.187      ;
; 17.759 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.181      ;
; 17.763 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.041     ; 2.191      ;
; 17.768 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.172      ;
; 17.784 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.156      ;
; 17.793 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.147      ;
; 17.797 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.143      ;
; 17.800 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.041     ; 2.154      ;
; 17.800 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.140      ;
; 17.805 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.135      ;
; 17.806 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.134      ;
; 17.816 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.124      ;
; 17.826 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.114      ;
; 17.836 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.104      ;
; 17.853 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.087      ;
; 17.861 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.079      ;
; 17.862 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.078      ;
; 17.863 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.077      ;
; 17.869 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.041     ; 2.085      ;
; 17.871 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.069      ;
; 17.871 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.069      ;
; 17.877 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.063      ;
; 17.894 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.046      ;
; 17.894 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.046      ;
; 17.906 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.055     ; 2.034      ;
; 17.910 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.030      ;
; 17.911 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.029      ;
; 17.921 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.019      ;
; 17.922 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.018      ;
; 17.928 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.012      ;
; 17.937 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 2.003      ;
; 17.949 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.041     ; 2.005      ;
; 17.954 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.986      ;
; 17.964 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.976      ;
; 17.965 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.975      ;
; 17.984 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.041     ; 1.970      ;
; 17.986 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.954      ;
; 18.008 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.932      ;
; 18.010 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.930      ;
; 18.067 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.041     ; 1.887      ;
; 18.077 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.041     ; 1.877      ;
; 18.082 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.858      ;
; 18.111 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.829      ;
; 18.114 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.826      ;
; 18.115 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.825      ;
; 18.115 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.825      ;
; 18.115 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.825      ;
; 18.116 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.824      ;
; 18.116 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.824      ;
; 18.117 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.823      ;
; 18.119 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.821      ;
; 18.120 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.820      ;
; 18.158 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.059     ; 1.778      ;
; 18.168 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.041     ; 1.786      ;
; 18.217 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.723      ;
; 18.221 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.719      ;
; 18.221 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.719      ;
; 18.221 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.719      ;
; 18.222 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.718      ;
; 18.222 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.718      ;
; 18.223 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.717      ;
; 18.225 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.715      ;
; 18.226 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.714      ;
; 18.285 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.059     ; 1.651      ;
; 18.286 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.654      ;
; 18.297 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.643      ;
; 18.301 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.639      ;
; 18.302 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.638      ;
; 18.303 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.637      ;
; 18.303 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.637      ;
; 18.305 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.635      ;
; 18.306 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.634      ;
; 18.323 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.617      ;
; 18.323 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.617      ;
; 18.333 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.041     ; 1.621      ;
; 18.344 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.059     ; 1.592      ;
; 18.350 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.590      ;
; 18.404 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.536      ;
; 18.424 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.055     ; 1.516      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                              ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.048 ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.271      ; 2.043      ;
; 0.093 ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.271      ; 2.088      ;
; 0.104 ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.271      ; 2.099      ;
; 0.121 ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.272      ; 2.117      ;
; 0.126 ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[2]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.271      ; 2.121      ;
; 0.131 ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.271      ; 2.126      ;
; 0.131 ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.271      ; 2.126      ;
; 0.145 ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.271      ; 2.140      ;
; 0.153 ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.272      ; 2.149      ;
; 0.155 ; spi_adc:cp1|\datoin:dato[9]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 2.272      ; 2.151      ;
; 0.313 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.511      ;
; 0.340 ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.538      ;
; 0.349 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.547      ;
; 0.423 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.621      ;
; 0.494 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.693      ;
; 0.496 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.695      ;
; 0.500 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.698      ;
; 0.501 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.699      ;
; 0.505 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.703      ;
; 0.511 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.710      ;
; 0.524 ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.722      ;
; 0.530 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.728      ;
; 0.532 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.730      ;
; 0.572 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.130      ; 0.876      ;
; 0.577 ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.130      ; 0.881      ;
; 0.630 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.828      ;
; 0.632 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.830      ;
; 0.650 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.848      ;
; 0.683 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 0.882      ;
; 0.722 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.920      ;
; 0.745 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.943      ;
; 0.754 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.952      ;
; 0.799 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 0.997      ;
; 0.811 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 1.010      ;
; 0.834 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.032      ;
; 0.838 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 1.037      ;
; 0.861 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.059      ;
; 0.861 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.059      ;
; 0.885 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.083      ;
; 0.892 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.090      ;
; 0.981 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.179      ;
; 0.989 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.054      ; 1.187      ;
; 1.031 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 0.760      ;
; 1.035 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 0.764      ;
; 1.035 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 0.764      ;
; 1.036 ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.043      ; 0.743      ;
; 1.049 ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.043      ; 0.756      ;
; 1.064 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 1.263      ;
; 1.094 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 1.293      ;
; 1.138 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.064      ; 0.866      ;
; 1.139 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.064      ; 0.867      ;
; 1.160 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.055      ; 1.359      ;
; 1.228 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.043      ; 0.935      ;
; 1.228 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.043      ; 0.935      ;
; 1.232 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 0.961      ;
; 1.233 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 0.962      ;
; 1.241 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 0.970      ;
; 1.294 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.023      ;
; 1.296 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.025      ;
; 1.296 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.025      ;
; 1.296 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.025      ;
; 1.296 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.025      ;
; 1.300 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.029      ;
; 1.306 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.035      ;
; 1.308 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.037      ;
; 1.311 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.040      ;
; 1.372 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.043      ; 1.079      ;
; 1.372 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.043      ; 1.079      ;
; 1.392 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.121      ;
; 1.393 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.122      ;
; 1.449 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.044      ; 1.157      ;
; 1.449 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.044      ; 1.157      ;
; 1.485 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.064      ; 1.213      ;
; 1.505 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.043      ; 1.212      ;
; 1.505 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.043      ; 1.212      ;
; 1.707 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.436      ;
; 1.707 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.436      ;
; 1.707 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.436      ;
; 1.707 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.436      ;
; 1.707 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.436      ;
; 1.707 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.436      ;
; 1.707 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.436      ;
; 1.743 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.472      ;
; 1.743 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.472      ;
; 1.743 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.472      ;
; 1.743 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.472      ;
; 1.743 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.472      ;
; 1.743 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.472      ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.353 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.552      ;
; 0.355 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.527 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.726      ;
; 0.536 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.735      ;
; 0.557 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.756      ;
; 0.809 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.008      ;
; 0.811 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.010      ;
; 0.812 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.011      ;
; 0.814 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.013      ;
; 0.817 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.016      ;
; 0.817 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.016      ;
; 0.817 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.016      ;
; 0.817 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.016      ;
; 0.818 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.017      ;
; 0.818 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.017      ;
; 0.818 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.017      ;
; 0.906 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.105      ;
; 0.908 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.107      ;
; 0.909 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.108      ;
; 0.911 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.110      ;
; 0.914 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.113      ;
; 0.914 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.113      ;
; 0.914 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.113      ;
; 0.914 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.113      ;
; 0.915 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.114      ;
; 0.915 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.114      ;
; 0.915 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.114      ;
; 0.932 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.131      ;
; 0.934 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.133      ;
; 0.935 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.134      ;
; 0.937 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.136      ;
; 0.940 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.139      ;
; 0.940 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.139      ;
; 0.940 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.139      ;
; 0.940 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.139      ;
; 0.941 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.140      ;
; 0.941 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.140      ;
; 0.941 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.140      ;
; 0.970 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.183      ;
; 1.147 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.346      ;
; 1.149 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.348      ;
; 1.150 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.349      ;
; 1.152 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.351      ;
; 1.155 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.354      ;
; 1.155 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.354      ;
; 1.155 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.354      ;
; 1.155 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.354      ;
; 1.156 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.355      ;
; 1.156 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.355      ;
; 1.156 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.355      ;
; 1.157 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.356      ;
; 1.164 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.363      ;
; 1.175 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.374      ;
; 1.179 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.378      ;
; 1.189 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.402      ;
; 1.239 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.438      ;
; 1.241 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.440      ;
; 1.241 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.454      ;
; 1.242 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.441      ;
; 1.244 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.443      ;
; 1.247 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.446      ;
; 1.247 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.446      ;
; 1.247 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.446      ;
; 1.247 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.446      ;
; 1.248 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.447      ;
; 1.248 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.447      ;
; 1.248 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.447      ;
; 1.263 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.462      ;
; 1.307 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.506      ;
; 1.309 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.508      ;
; 1.310 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.509      ;
; 1.312 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.511      ;
; 1.314 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.050      ; 1.508      ;
; 1.315 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.514      ;
; 1.315 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.514      ;
; 1.315 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.514      ;
; 1.315 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.514      ;
; 1.316 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.515      ;
; 1.316 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.515      ;
; 1.371 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.050      ; 1.565      ;
; 1.409 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.608      ;
; 1.412 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.611      ;
; 1.423 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.622      ;
; 1.425 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.624      ;
; 1.426 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.625      ;
; 1.426 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.639      ;
; 1.428 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.627      ;
; 1.431 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.630      ;
; 1.431 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.630      ;
; 1.431 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.630      ;
; 1.431 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.630      ;
; 1.432 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.631      ;
; 1.432 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.631      ;
; 1.442 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.641      ;
; 1.458 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.657      ;
; 1.458 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 1.657      ;
; 1.467 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.050      ; 1.661      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.312 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_adc:cp1|\datoin:dato[0]    ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_adc:cp1|\datoin:dato[2]    ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_adc:cp1|\datoin:dato[1]    ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_adc:cp1|\datoin:dato[9]    ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[8]    ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[5]    ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[4]    ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[3]    ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[6]    ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; spi_adc:cp1|\datoin:dato[7]    ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.348 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.546      ;
; 0.536 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.735      ;
; 0.537 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.735      ;
; 0.554 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.752      ;
; 0.563 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.761      ;
; 0.608 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.807      ;
; 0.617 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.815      ;
; 0.620 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.819      ;
; 0.697 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.895      ;
; 0.738 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.936      ;
; 0.744 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.942      ;
; 0.772 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.775 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.973      ;
; 0.796 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.994      ;
; 0.827 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.025      ;
; 0.839 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.038      ;
; 0.861 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.060      ;
; 0.871 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.070      ;
; 0.936 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.135      ;
; 0.949 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.147      ;
; 1.056 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.254      ;
; 1.098 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.296      ;
; 1.098 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.296      ;
; 1.098 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.296      ;
; 1.104 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.302      ;
; 1.117 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.315      ;
; 1.118 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.316      ;
; 1.123 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.321      ;
; 1.132 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.330      ;
; 1.135 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.333      ;
; 1.147 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.345      ;
; 1.151 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.349      ;
; 1.156 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.355      ;
; 1.168 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.367      ;
; 1.175 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.373      ;
; 1.175 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.373      ;
; 1.175 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.373      ;
; 1.181 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.379      ;
; 1.203 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.401      ;
; 1.203 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.401      ;
; 1.207 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.405      ;
; 1.208 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.406      ;
; 1.210 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.409      ;
; 1.211 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.409      ;
; 1.212 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.410      ;
; 1.224 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.423      ;
; 1.227 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.426      ;
; 1.231 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.429      ;
; 1.233 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.431      ;
; 1.241 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.439      ;
; 1.250 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.448      ;
; 1.253 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.451      ;
; 1.255 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.453      ;
; 1.255 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.453      ;
; 1.256 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.454      ;
; 1.256 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.454      ;
; 1.256 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.454      ;
; 1.259 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.457      ;
; 1.260 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.459      ;
; 1.262 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.460      ;
; 1.262 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.460      ;
; 1.262 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.460      ;
; 1.263 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.461      ;
; 1.266 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.464      ;
; 1.275 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.474      ;
; 1.286 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.484      ;
; 1.286 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.484      ;
; 1.291 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.489      ;
; 1.302 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.501      ;
; 1.304 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.503      ;
; 1.308 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.507      ;
; 1.325 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.523      ;
; 1.327 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.525      ;
; 1.330 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.528      ;
; 1.331 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.529      ;
; 1.332 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.530      ;
; 1.333 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.531      ;
; 1.333 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.531      ;
; 1.342 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.540      ;
; 1.343 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.541      ;
; 1.344 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.543      ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.917 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.044     ; 1.368      ;
; -0.827 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.279      ;
; -0.827 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.279      ;
; -0.827 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.279      ;
; -0.827 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.043     ; 1.279      ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 1.438 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.167      ;
; 1.438 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.167      ;
; 1.438 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.167      ;
; 1.438 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.065      ; 1.167      ;
; 1.563 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.064      ; 1.291      ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[11]|clk                     ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[12]|clk                     ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[13]|clk                     ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[14]|clk                     ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[15]|clk                     ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[3]|clk                      ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[4]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[10]|clk                     ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[2]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[5]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[6]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[7]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[8]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[9]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e0|clk                 ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e1|clk                 ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[0]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[1]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[2]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[3]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[4]|clk                      ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e0|clk                    ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e1|clk                    ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e2|clk                    ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|inclk[0]       ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.683  ; 9.867        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.785  ; 9.785        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.785  ; 9.785        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 9.848  ; 9.848        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 9.848  ; 9.848        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.916  ; 10.132       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.917  ; 10.133       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.139 ; 10.139       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.151 ; 10.151       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 10.151 ; 10.151       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 10.157 ; 10.157       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.212 ; 10.212       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.212 ; 10.212       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                              ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.751 ; 499.967      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.752 ; 499.968      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.792 ; 499.976      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.806 ; 500.022      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.848 ; 500.032      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.986 ; 499.986      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 499.991 ; 499.991      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 500.008 ; 500.008      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.013 ; 500.013      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk        ; 5.519 ; 5.898 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 4.645 ; 5.002 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk        ; -4.921 ; -5.282 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -2.787 ; -3.165 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 2.244 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 4.295 ; 4.244 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 2.172 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.678 ; 6.666 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.802 ; 6.767 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.099 ; 6.141 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.195 ; 7.153 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.795 ; 7.738 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.333 ; 7.332 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.069 ; 6.046 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.914 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 3.876 ; 3.825 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.844 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.072 ; 5.954 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.849 ; 6.570 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 5.913 ; 5.945 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.121 ; 6.159 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.657 ; 6.692 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.305 ; 4.795 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 5.900 ; 5.878 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                              ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -0.426 ; -6.775        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 17.175 ; 0.000         ;
; clk                                                    ; 18.356 ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                               ;
+--------------------------------------------------------+--------+---------------+
; Clock                                                  ; Slack  ; End Point TNS ;
+--------------------------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -0.064 ; -0.268        ;
; clk                                                    ; 0.187  ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.187  ; 0.000         ;
+--------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                         ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.326 ; -1.414        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                         ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.987 ; 0.000         ;
+--------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+--------------------------------------------------------+---------+---------------+
; Clock                                                  ; Slack   ; End Point TNS ;
+--------------------------------------------------------+---------+---------------+
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.000  ; -24.000       ;
; clk                                                    ; 9.442   ; 0.000         ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 499.771 ; 0.000         ;
+--------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                              ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.426 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.124     ; 0.789      ;
; -0.426 ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.124     ; 0.789      ;
; -0.426 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.961      ;
; -0.426 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.961      ;
; -0.426 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.961      ;
; -0.426 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.961      ;
; -0.426 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.961      ;
; -0.426 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.961      ;
; -0.400 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.934      ;
; -0.400 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.934      ;
; -0.400 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.934      ;
; -0.400 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.934      ;
; -0.400 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.934      ;
; -0.400 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.934      ;
; -0.400 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.934      ;
; -0.396 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.123     ; 0.760      ;
; -0.396 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.123     ; 0.760      ;
; -0.347 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.882      ;
; -0.347 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.882      ;
; -0.347 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.882      ;
; -0.347 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.882      ;
; -0.347 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.882      ;
; -0.347 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.882      ;
; -0.346 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.124     ; 0.709      ;
; -0.346 ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.124     ; 0.709      ;
; -0.321 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.855      ;
; -0.321 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.855      ;
; -0.321 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.855      ;
; -0.321 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.855      ;
; -0.321 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.855      ;
; -0.321 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.855      ;
; -0.321 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.855      ;
; -0.267 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.801      ;
; -0.249 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.124     ; 0.612      ;
; -0.249 ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.124     ; 0.612      ;
; -0.189 ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.124     ; 0.552      ;
; -0.168 ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; -0.124     ; 0.531      ;
; -0.062 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.597      ;
; -0.062 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.597      ;
; -0.062 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.597      ;
; -0.062 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.597      ;
; -0.053 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 1.004      ;
; -0.052 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.586      ;
; -0.046 ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.580      ;
; -0.034 ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.985      ;
; 0.015  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.936      ;
; 0.060  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.890      ;
; 0.091  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.859      ;
; 0.120  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.830      ;
; 0.124  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.826      ;
; 0.128  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.822      ;
; 0.169  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.782      ;
; 0.170  ; spi_adc:cp1|\datoin:dato[9]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.333      ; 1.570      ;
; 0.179  ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.333      ; 1.561      ;
; 0.199  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.751      ;
; 0.202  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.749      ;
; 0.208  ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.742      ;
; 0.227  ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.722      ;
; 0.229  ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.333      ; 1.511      ;
; 0.229  ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.333      ; 1.511      ;
; 0.229  ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.333      ; 1.511      ;
; 0.232  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.719      ;
; 0.232  ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.333      ; 1.508      ;
; 0.232  ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.718      ;
; 0.240  ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.333      ; 1.500      ;
; 0.251  ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.333      ; 1.489      ;
; 0.258  ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[2]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.333      ; 1.482      ;
; 0.303  ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 1.333      ; 1.437      ;
; 0.323  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.627      ;
; 0.326  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.624      ;
; 0.337  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.614      ;
; 0.368  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.583      ;
; 0.375  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.576      ;
; 0.375  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.575      ;
; 0.382  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.011     ; 0.584      ;
; 0.384  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.011     ; 0.582      ;
; 0.404  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.546      ;
; 0.406  ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.543      ;
; 0.406  ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.543      ;
; 0.407  ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.542      ;
; 0.408  ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.543      ;
; 0.409  ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.540      ;
; 0.410  ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.540      ;
; 0.410  ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.540      ;
; 0.416  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.534      ;
; 0.419  ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.038     ; 0.530      ;
; 0.424  ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.526      ;
; 0.529  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.422      ;
; 0.566  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.385      ;
; 0.578  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.372      ;
; 0.591  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.359      ;
; 0.600  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.037     ; 0.350      ;
; 0.601  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 1.000        ; -0.036     ; 0.350      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 17.175  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[1]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.500     ; 1.262      ;
; 17.242  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[0]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.501     ; 1.194      ;
; 17.242  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[2]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.501     ; 1.194      ;
; 17.242  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[1]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.501     ; 1.194      ;
; 17.242  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[9]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.501     ; 1.194      ;
; 17.253  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[8]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.501     ; 1.183      ;
; 17.253  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[5]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.501     ; 1.183      ;
; 17.253  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[4]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.501     ; 1.183      ;
; 17.253  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[3]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.501     ; 1.183      ;
; 17.253  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[6]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.501     ; 1.183      ;
; 17.253  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:dato[7]    ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.501     ; 1.183      ;
; 17.308  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[0]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.500     ; 1.129      ;
; 17.317  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[2]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.500     ; 1.120      ;
; 17.506  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[0] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.500     ; 0.931      ;
; 17.506  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[1] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.500     ; 0.931      ;
; 17.506  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[2] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.500     ; 0.931      ;
; 17.506  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:altaimp[3] ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.500     ; 0.931      ;
; 17.769  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:indice[3]  ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.500     ; 0.668      ;
; 17.773  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|\datoin:scint      ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.500     ; 0.664      ;
; 17.781  ; divisor_reloj:cp2|clkout       ; spi_adc:cp1|sc_prev            ; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.500     ; 0.656      ;
; 499.599 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|cs                 ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 500.000      ; -0.016     ; 0.372      ;
; 998.253 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.699      ;
; 998.283 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.669      ;
; 998.324 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.628      ;
; 998.354 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.598      ;
; 998.362 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.590      ;
; 998.419 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.533      ;
; 998.433 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.519      ;
; 998.473 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.478      ;
; 998.476 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.476      ;
; 998.479 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.472      ;
; 998.490 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.462      ;
; 998.503 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.448      ;
; 998.506 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.446      ;
; 998.509 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.442      ;
; 998.522 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.429      ;
; 998.523 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.428      ;
; 998.523 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.428      ;
; 998.523 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.428      ;
; 998.529 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.422      ;
; 998.529 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.422      ;
; 998.541 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.411      ;
; 998.547 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.405      ;
; 998.553 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.398      ;
; 998.553 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.398      ;
; 998.559 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.392      ;
; 998.559 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.392      ;
; 998.582 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.369      ;
; 998.585 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.367      ;
; 998.588 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.363      ;
; 998.595 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.356      ;
; 998.612 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.340      ;
; 998.618 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.334      ;
; 998.621 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.331      ;
; 998.632 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.319      ;
; 998.632 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.319      ;
; 998.638 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.313      ;
; 998.638 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.313      ;
; 998.638 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.313      ;
; 998.638 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.313      ;
; 998.639 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.312      ;
; 998.641 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.310      ;
; 998.642 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.310      ;
; 998.645 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.306      ;
; 998.662 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.289      ;
; 998.668 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.283      ;
; 998.668 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.283      ;
; 998.671 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.280      ;
; 998.676 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.276      ;
; 998.679 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.273      ;
; 998.687 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.265      ;
; 998.689 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.263      ;
; 998.689 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.262      ;
; 998.689 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.262      ;
; 998.692 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.260      ;
; 998.695 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.256      ;
; 998.695 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.256      ;
; 998.747 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.204      ;
; 998.747 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.204      ;
; 998.750 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.202      ;
; 998.750 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.201      ;
; 998.750 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.202      ;
; 998.764 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.188      ;
; 998.767 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.184      ;
; 998.773 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.178      ;
; 998.778 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.173      ;
; 998.784 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.167      ;
; 998.804 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.147      ;
; 998.804 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.147      ;
; 998.807 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.144      ;
; 998.808 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.144      ;
; 998.817 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.134      ;
; 998.817 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.134      ;
; 998.823 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.128      ;
; 998.823 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.128      ;
; 998.828 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.123      ;
; 998.828 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.123      ;
; 998.831 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.035     ; 1.121      ;
; 998.834 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.117      ;
; 998.834 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 1000.000     ; -0.036     ; 1.117      ;
+---------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.356 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.596      ;
; 18.367 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.585      ;
; 18.386 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.566      ;
; 18.425 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.527      ;
; 18.435 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.517      ;
; 18.454 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.498      ;
; 18.472 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.480      ;
; 18.490 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.462      ;
; 18.501 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.451      ;
; 18.502 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.450      ;
; 18.503 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.449      ;
; 18.504 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.448      ;
; 18.504 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.448      ;
; 18.508 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.444      ;
; 18.513 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.439      ;
; 18.523 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.429      ;
; 18.540 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.412      ;
; 18.557 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.395      ;
; 18.559 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.393      ;
; 18.571 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.381      ;
; 18.572 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.380      ;
; 18.573 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.027     ; 1.387      ;
; 18.574 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.378      ;
; 18.575 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.377      ;
; 18.583 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.369      ;
; 18.586 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.366      ;
; 18.591 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.361      ;
; 18.597 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.355      ;
; 18.603 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.349      ;
; 18.606 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.346      ;
; 18.607 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.027     ; 1.353      ;
; 18.618 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.334      ;
; 18.626 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.326      ;
; 18.638 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.314      ;
; 18.644 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.308      ;
; 18.645 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.307      ;
; 18.645 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.307      ;
; 18.646 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.027     ; 1.314      ;
; 18.648 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.304      ;
; 18.650 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.302      ;
; 18.651 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.301      ;
; 18.653 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.299      ;
; 18.655 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.297      ;
; 18.656 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.296      ;
; 18.665 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.287      ;
; 18.673 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]       ; clk          ; clk         ; 20.000       ; -0.035     ; 1.279      ;
; 18.674 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.278      ;
; 18.686 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.266      ;
; 18.691 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.261      ;
; 18.704 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.248      ;
; 18.707 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.245      ;
; 18.708 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.027     ; 1.252      ;
; 18.718 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.234      ;
; 18.719 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.233      ;
; 18.720 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.232      ;
; 18.724 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.228      ;
; 18.726 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.226      ;
; 18.726 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.027     ; 1.234      ;
; 18.749 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.203      ;
; 18.781 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.038     ; 1.168      ;
; 18.781 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.027     ; 1.179      ;
; 18.790 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.027     ; 1.170      ;
; 18.792 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.160      ;
; 18.823 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.129      ;
; 18.823 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.129      ;
; 18.824 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.128      ;
; 18.825 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.127      ;
; 18.825 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.127      ;
; 18.825 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.127      ;
; 18.826 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.126      ;
; 18.827 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.125      ;
; 18.827 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.125      ;
; 18.828 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.124      ;
; 18.831 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.121      ;
; 18.867 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.038     ; 1.082      ;
; 18.896 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.056      ;
; 18.896 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.056      ;
; 18.897 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.027     ; 1.063      ;
; 18.898 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.054      ;
; 18.898 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.054      ;
; 18.898 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.054      ;
; 18.899 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.053      ;
; 18.900 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.052      ;
; 18.900 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.052      ;
; 18.901 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.051      ;
; 18.905 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.047      ;
; 18.912 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; clk          ; clk         ; 20.000       ; -0.038     ; 1.037      ;
; 18.927 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.025      ;
; 18.941 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout             ; clk          ; clk         ; 20.000       ; -0.027     ; 1.019      ;
; 18.941 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.035     ; 1.011      ;
; 18.956 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 0.996      ;
; 18.958 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]        ; clk          ; clk         ; 20.000       ; -0.035     ; 0.994      ;
; 18.960 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]        ; clk          ; clk         ; 20.000       ; -0.035     ; 0.992      ;
; 18.961 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 0.991      ;
; 18.962 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]        ; clk          ; clk         ; 20.000       ; -0.035     ; 0.990      ;
; 18.962 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 0.990      ;
; 18.963 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]        ; clk          ; clk         ; 20.000       ; -0.035     ; 0.989      ;
; 18.972 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]        ; clk          ; clk         ; 20.000       ; -0.035     ; 0.980      ;
; 18.991 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]        ; clk          ; clk         ; 20.000       ; -0.035     ; 0.961      ;
; 19.024 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]        ; clk          ; clk         ; 20.000       ; -0.035     ; 0.928      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                                               ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                                           ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.064 ; spi_adc:cp1|\datoin:dato[4]           ; spi_dac:cp3|reg_des:cp1|Q[6]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.647      ; 1.247      ;
; -0.038 ; spi_adc:cp1|\datoin:dato[6]           ; spi_dac:cp3|reg_des:cp1|Q[8]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.647      ; 1.273      ;
; -0.037 ; spi_adc:cp1|\datoin:dato[0]           ; spi_dac:cp3|reg_des:cp1|Q[2]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.646      ; 1.273      ;
; -0.037 ; spi_adc:cp1|\datoin:dato[2]           ; spi_dac:cp3|reg_des:cp1|Q[4]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.647      ; 1.274      ;
; -0.027 ; spi_adc:cp1|\datoin:dato[7]           ; spi_dac:cp3|reg_des:cp1|Q[9]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.647      ; 1.284      ;
; -0.025 ; spi_adc:cp1|\datoin:dato[1]           ; spi_dac:cp3|reg_des:cp1|Q[3]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.647      ; 1.286      ;
; -0.021 ; spi_adc:cp1|\datoin:dato[3]           ; spi_dac:cp3|reg_des:cp1|Q[5]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.647      ; 1.290      ;
; -0.019 ; spi_adc:cp1|\datoin:dato[5]           ; spi_dac:cp3|reg_des:cp1|Q[7]          ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.647      ; 1.292      ;
; 0.004  ; spi_adc:cp1|\datoin:dato[9]           ; spi_dac:cp3|reg_des:cp1|Q[11]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.647      ; 1.315      ;
; 0.018  ; spi_adc:cp1|\datoin:dato[8]           ; spi_dac:cp3|reg_des:cp1|Q[10]         ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 1.647      ; 1.329      ;
; 0.186  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.314      ;
; 0.211  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.331      ;
; 0.255  ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.375      ;
; 0.289  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.108      ; 0.511      ;
; 0.291  ; divisor_reloj:cp2|clkout              ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.108      ; 0.513      ;
; 0.291  ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.413      ;
; 0.292  ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.414      ;
; 0.293  ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.415      ;
; 0.294  ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.416      ;
; 0.297  ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.417      ;
; 0.298  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.421      ;
; 0.300  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.421      ;
; 0.300  ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.421      ;
; 0.315  ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.436      ;
; 0.315  ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.436      ;
; 0.317  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.438      ;
; 0.365  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.485      ;
; 0.369  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.489      ;
; 0.373  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.494      ;
; 0.385  ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.507      ;
; 0.427  ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.547      ;
; 0.447  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.568      ;
; 0.456  ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.577      ;
; 0.458  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.579      ;
; 0.468  ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.590      ;
; 0.481  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.603      ;
; 0.493  ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.614      ;
; 0.501  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.621      ;
; 0.510  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.631      ;
; 0.525  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.646      ;
; 0.528  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.649      ;
; 0.582  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.036      ; 0.702      ;
; 0.591  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.037      ; 0.712      ;
; 0.634  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.756      ;
; 0.637  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.759      ;
; 0.700  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.000        ; 0.038      ; 0.822      ;
; 0.713  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.441      ;
; 0.716  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.444      ;
; 0.718  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.446      ;
; 0.778  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.123      ; 0.505      ;
; 0.780  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.123      ; 0.507      ;
; 0.831  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.559      ;
; 0.831  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.559      ;
; 0.840  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.568      ;
; 0.875  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.603      ;
; 0.877  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.605      ;
; 0.880  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.608      ;
; 0.883  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.611      ;
; 0.884  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.612      ;
; 0.887  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.615      ;
; 0.887  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.615      ;
; 0.887  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.615      ;
; 0.887  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.615      ;
; 0.893  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.048     ; 0.449      ;
; 0.903  ; spi_dac:cp3|contador:cp4|Q[4]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.048     ; 0.459      ;
; 0.935  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.663      ;
; 0.936  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.664      ;
; 0.982  ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|reg_des:cp1|Q[2]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.123      ; 0.709      ;
; 1.004  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.048     ; 0.560      ;
; 1.006  ; spi_dac:cp3|contador:cp4|Q[2]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.048     ; 0.562      ;
; 1.088  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.048     ; 0.644      ;
; 1.090  ; spi_dac:cp3|contador:cp4|Q[3]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.048     ; 0.646      ;
; 1.116  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[3]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.844      ;
; 1.116  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[4]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.844      ;
; 1.116  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[11]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.844      ;
; 1.116  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[12]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.844      ;
; 1.116  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[13]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.844      ;
; 1.116  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[14]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.844      ;
; 1.116  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[15]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.844      ;
; 1.121  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.047     ; 0.678      ;
; 1.123  ; spi_dac:cp3|contador:cp4|Q[0]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.047     ; 0.680      ;
; 1.133  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[5]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.861      ;
; 1.133  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[6]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.861      ;
; 1.133  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[7]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.861      ;
; 1.133  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[8]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.861      ;
; 1.133  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[9]          ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.861      ;
; 1.133  ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|reg_des:cp1|Q[10]         ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.861      ;
; 1.155  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.048     ; 0.711      ;
; 1.157  ; spi_dac:cp3|contador:cp4|Q[1]         ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; -0.048     ; 0.713      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.212 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.332      ;
; 0.215 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.335      ;
; 0.312 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.321 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.335 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.489 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.608      ;
; 0.489 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.608      ;
; 0.492 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.611      ;
; 0.492 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.611      ;
; 0.492 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.611      ;
; 0.493 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.494 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.613      ;
; 0.494 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.613      ;
; 0.495 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.614      ;
; 0.497 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.616      ;
; 0.497 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.616      ;
; 0.545 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.664      ;
; 0.545 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.664      ;
; 0.548 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.667      ;
; 0.548 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.667      ;
; 0.548 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.667      ;
; 0.549 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.668      ;
; 0.550 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.669      ;
; 0.550 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.669      ;
; 0.551 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.670      ;
; 0.553 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.672      ;
; 0.553 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.672      ;
; 0.572 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.691      ;
; 0.572 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.691      ;
; 0.575 ; divisor_reloj:cp2|contador[10]            ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.703      ;
; 0.575 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.694      ;
; 0.575 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.694      ;
; 0.575 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.694      ;
; 0.576 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.695      ;
; 0.577 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.696      ;
; 0.577 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.696      ;
; 0.578 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.697      ;
; 0.580 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.699      ;
; 0.580 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.699      ;
; 0.659 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.778      ;
; 0.665 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.784      ;
; 0.668 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.787      ;
; 0.678 ; divisor_reloj:cp2|contador[4]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.806      ;
; 0.683 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.802      ;
; 0.692 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.811      ;
; 0.692 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.811      ;
; 0.692 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.811      ;
; 0.695 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.814      ;
; 0.695 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.814      ;
; 0.695 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.814      ;
; 0.697 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.816      ;
; 0.697 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.816      ;
; 0.698 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.817      ;
; 0.700 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.819      ;
; 0.700 ; divisor_reloj:cp2|contador[7]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.819      ;
; 0.721 ; divisor_reloj:cp2|contador[5]             ; divisor_reloj:cp2|clkout                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.849      ;
; 0.722 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.841      ;
; 0.726 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.845      ;
; 0.751 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.870      ;
; 0.751 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.870      ;
; 0.754 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.873      ;
; 0.754 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.873      ;
; 0.754 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.873      ;
; 0.755 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.874      ;
; 0.756 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.875      ;
; 0.756 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.875      ;
; 0.757 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.876      ;
; 0.759 ; divisor_reloj:cp2|contador[6]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.878      ;
; 0.775 ; spi_dac:cp3|divisor_reloj:cp2|contador[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.033      ; 0.892      ;
; 0.794 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.794 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.913      ;
; 0.797 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.916      ;
; 0.797 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.916      ;
; 0.797 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.916      ;
; 0.798 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.917      ;
; 0.799 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.918      ;
; 0.800 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[9]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.919      ;
; 0.802 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.921      ;
; 0.802 ; divisor_reloj:cp2|contador[8]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.921      ;
; 0.815 ; spi_dac:cp3|divisor_reloj:cp2|contador[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.033      ; 0.932      ;
; 0.815 ; divisor_reloj:cp2|contador[1]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.934      ;
; 0.824 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.943      ;
; 0.824 ; divisor_reloj:cp2|contador[2]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.943      ;
; 0.847 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.966      ;
; 0.848 ; divisor_reloj:cp2|contador[3]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.967      ;
; 0.853 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.972      ;
; 0.853 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.972      ;
; 0.854 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.973      ;
; 0.856 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.975      ;
; 0.856 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.975      ;
; 0.856 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.975      ;
; 0.857 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[7]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.976      ;
; 0.858 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[8]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.977      ;
; 0.858 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.977      ;
; 0.861 ; divisor_reloj:cp2|contador[0]             ; divisor_reloj:cp2|contador[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.980      ;
; 0.861 ; divisor_reloj:cp2|contador[9]             ; divisor_reloj:cp2|contador[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.980      ;
; 0.865 ; spi_dac:cp3|divisor_reloj:cp2|contador[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout      ; clk          ; clk         ; 0.000        ; 0.033      ; 0.982      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                                           ; Latch Clock                                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+
; 0.187 ; spi_adc:cp1|\datoin:dato[8]    ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_adc:cp1|\datoin:dato[5]    ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_adc:cp1|\datoin:dato[4]    ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_adc:cp1|\datoin:dato[3]    ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_adc:cp1|\datoin:dato[6]    ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_adc:cp1|\datoin:dato[7]    ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:dato[0]    ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|sc_prev            ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:dato[2]    ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:dato[1]    ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_adc:cp1|\datoin:dato[9]    ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.206 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.325      ;
; 0.315 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.434      ;
; 0.319 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.438      ;
; 0.336 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.455      ;
; 0.338 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.457      ;
; 0.362 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.481      ;
; 0.375 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.494      ;
; 0.380 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.499      ;
; 0.412 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.531      ;
; 0.432 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[1] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.551      ;
; 0.436 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.555      ;
; 0.457 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.576      ;
; 0.458 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.577      ;
; 0.468 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:altaimp[3] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.587      ;
; 0.484 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:altaimp[2] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.603      ;
; 0.499 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.618      ;
; 0.512 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.631      ;
; 0.521 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[3]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.640      ;
; 0.566 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.685      ;
; 0.600 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.719      ;
; 0.634 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.753      ;
; 0.636 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.755      ;
; 0.636 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.755      ;
; 0.639 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.758      ;
; 0.652 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.770      ;
; 0.654 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.772      ;
; 0.663 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.781      ;
; 0.669 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.788      ;
; 0.673 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.792      ;
; 0.675 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.794      ;
; 0.684 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.802      ;
; 0.684 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.803      ;
; 0.686 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.805      ;
; 0.686 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.805      ;
; 0.689 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.808      ;
; 0.697 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.816      ;
; 0.706 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.825      ;
; 0.706 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.825      ;
; 0.707 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.825      ;
; 0.709 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.828      ;
; 0.711 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.830      ;
; 0.715 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.834      ;
; 0.727 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.846      ;
; 0.728 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.846      ;
; 0.728 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.847      ;
; 0.728 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.847      ;
; 0.729 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.847      ;
; 0.730 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.848      ;
; 0.730 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.849      ;
; 0.730 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.849      ;
; 0.733 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.852      ;
; 0.733 ; spi_adc:cp1|\datoin:altaimp[3] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.852      ;
; 0.734 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.853      ;
; 0.735 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.854      ;
; 0.736 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.854      ;
; 0.736 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.854      ;
; 0.736 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[5]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.855      ;
; 0.736 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.855      ;
; 0.738 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.857      ;
; 0.739 ; spi_adc:cp1|\datoin:altaimp[1] ; spi_adc:cp1|\datoin:dato[3]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.858      ;
; 0.740 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.858      ;
; 0.740 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.858      ;
; 0.745 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.864      ;
; 0.749 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.868      ;
; 0.758 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.876      ;
; 0.759 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.878      ;
; 0.760 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:dato[8]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.879      ;
; 0.761 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.880      ;
; 0.773 ; spi_adc:cp1|\datoin:indice[3]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.892      ;
; 0.777 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:scint      ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.896      ;
; 0.779 ; spi_adc:cp1|\datoin:scint      ; spi_adc:cp1|\datoin:indice[2]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.898      ;
; 0.781 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[4]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.900      ;
; 0.782 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[6]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.901      ;
; 0.782 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|sc_prev            ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.901      ;
; 0.784 ; spi_adc:cp1|\datoin:altaimp[0] ; spi_adc:cp1|\datoin:indice[1]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.903      ;
; 0.785 ; spi_adc:cp1|\datoin:indice[2]  ; spi_adc:cp1|\datoin:indice[0]  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.904      ;
; 0.786 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[0]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.904      ;
; 0.786 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[2]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.904      ;
; 0.787 ; spi_adc:cp1|\datoin:indice[1]  ; spi_adc:cp1|\datoin:dato[7]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.906      ;
; 0.787 ; spi_adc:cp1|\datoin:indice[0]  ; spi_adc:cp1|\datoin:dato[9]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.905      ;
; 0.790 ; spi_adc:cp1|\datoin:altaimp[2] ; spi_adc:cp1|\datoin:dato[1]    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.908      ;
+-------+--------------------------------+--------------------------------+--------------------------------------------------------+--------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.326 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.047      ; 0.860      ;
; -0.272 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.807      ;
; -0.272 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.807      ;
; -0.272 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.807      ;
; -0.272 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0.500        ; 0.048      ; 0.807      ;
+--------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                                                                                 ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.987 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[1] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.715      ;
; 0.987 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[2] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.715      ;
; 0.987 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[3] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.715      ;
; 0.987 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[4] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.124      ; 0.715      ;
; 1.053 ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ; spi_dac:cp3|contador:cp4|Q[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; -0.500       ; 0.123      ; 0.780      ;
+-------+---------------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_dac:cp3|divisor_reloj:cp2|clkout'                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.205  ; 0.421        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e0 ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|impulso_ini:cp3|estado.e1 ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e0     ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e1     ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; spi_dac:cp3|uc_spi_out:cp5|est.e2     ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[11]         ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[12]         ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[13]         ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[14]         ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[15]         ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[3]          ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[4]          ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[0]         ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[1]         ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[2]         ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[3]         ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|contador:cp4|Q[4]         ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[10]         ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[2]          ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[5]          ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[6]          ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[7]          ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[8]          ;
; 0.394  ; 0.578        ; 0.184          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Fall       ; spi_dac:cp3|reg_des:cp1|Q[9]          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[10]|clk                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[11]|clk                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[12]|clk                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[13]|clk                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[14]|clk                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[15]|clk                     ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[2]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[3]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[4]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[5]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[6]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[7]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[8]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp1|Q[9]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e0|clk                 ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp3|estado.e1|clk                 ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[0]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[1]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[2]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[3]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp4|Q[4]|clk                      ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e0|clk                    ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e1|clk                    ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp5|est.e2|clk                    ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|inclk[0]       ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_dac:cp3|divisor_reloj:cp2|clkout ; Rise       ; cp3|cp2|clkout|q                      ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; 9.442  ; 9.626        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 9.442  ; 9.626        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 9.442  ; 9.626        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 9.442  ; 9.626        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 9.442  ; 9.626        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 9.444  ; 9.628        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 9.585  ; 9.585        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.585  ; 9.585        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                      ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 9.628  ; 9.628        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                      ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 10.155 ; 10.371       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 10.156 ; 10.372       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 10.157 ; 10.373       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
; 10.367 ; 10.367       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                        ;
; 10.367 ; 10.367       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                          ;
; 10.371 ; 10.371       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[0]|clk                                              ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[10]|clk                                             ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[1]|clk                                              ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[2]|clk                                              ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[3]|clk                                              ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[4]|clk                                              ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[5]|clk                                              ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[6]|clk                                              ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[7]|clk                                              ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[8]|clk                                              ;
; 10.376 ; 10.376       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|contador[9]|clk                                              ;
; 10.378 ; 10.378       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp2|clkout|clk                                                   ;
; 10.378 ; 10.378       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|clkout|clk                                               ;
; 10.378 ; 10.378       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[0]|clk                                          ;
; 10.378 ; 10.378       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[1]|clk                                          ;
; 10.378 ; 10.378       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp3|cp2|contador[2]|clk                                          ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                      ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|clkout                                         ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[0]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[10]                                   ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[1]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[2]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[3]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[4]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[5]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[6]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[7]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[8]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_reloj:cp2|contador[9]                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[0]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[1]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|contador[2]                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]'                                                                                                              ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                                  ; Clock Edge ; Target                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+
; 499.771 ; 499.987      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.785 ; 500.001      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.786 ; 500.002      ; 0.216          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[9]                                                  ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[0]                                                ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[1]                                                ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[2]                                                ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:indice[3]                                                ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:scint                                                    ;
; 499.812 ; 499.996      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|sc_prev                                                          ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
; 499.813 ; 499.997      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[8]                                                  ;
; 499.829 ; 500.013      ; 0.184          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; spi_adc:cp1|cs                                                               ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 499.992 ; 499.992      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 499.999 ; 499.999      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 500.001 ; 500.001      ; 0.000          ; Low Pulse Width  ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|clkadc|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[0]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[1]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[2]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:altaimp[3]|clk                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[0]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[1]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[2]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[3]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[4]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[5]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[6]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[7]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[8]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:dato[9]|clk                                                      ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[0]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[1]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[2]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:indice[3]|clk                                                    ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|\datoin:scint|clk                                                        ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|cs|clk                                                                   ;
; 500.007 ; 500.007      ; 0.000          ; High Pulse Width ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cp1|sc_prev|clk                                                              ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[0]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[1]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[2]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:altaimp[3]                                               ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[0]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[1]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[2]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[3]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[4]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[5]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[6]                                                  ;
; 998.000 ; 1000.000     ; 2.000          ; Min Period       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spi_adc:cp1|\datoin:dato[7]                                                  ;
+---------+--------------+----------------+------------------+--------------------------------------------------------+------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk        ; 3.561 ; 4.279 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 3.035 ; 3.629 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk        ; -3.165 ; -3.862 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -1.893 ; -2.489 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.305 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 2.593 ; 2.731 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.326 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.169 ; 4.329 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.235 ; 4.426 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.833 ; 3.978 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.588 ; 4.672 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 5.029 ; 5.110 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.678 ; 4.820 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.876 ; 4.004 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.081 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 2.309 ; 2.441 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.100 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.821 ; 3.855 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 2.967 ; 4.296 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.719 ; 3.850 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.926 ; 4.060 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.330 ; 4.469 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.043 ; 3.217 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.767 ; 3.889 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+---------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                        ; -1.275  ; -0.196 ; -1.049   ; 0.987   ; -1.000              ;
;  clk                                                    ; 17.094  ; 0.187  ; N/A      ; N/A     ; 9.442               ;
;  cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 15.126  ; 0.187  ; N/A      ; N/A     ; 499.751             ;
;  spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -1.275  ; -0.196 ; -1.049   ; 0.987   ; -1.000              ;
; Design-wide TNS                                         ; -23.335 ; -1.19  ; -4.869   ; 0.0     ; -24.0               ;
;  clk                                                    ; 0.000   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  spi_dac:cp3|divisor_reloj:cp2|clkout                   ; -23.335 ; -1.190 ; -4.869   ; 0.000   ; -24.000             ;
+---------------------------------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+
; reset     ; clk        ; 6.234 ; 6.747 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; 5.300 ; 5.739 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+
; reset     ; clk        ; -3.165 ; -3.862 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sdi       ; clk        ; -1.893 ; -2.489 ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 2.244 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 4.381 ; 4.388 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 2.172 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.143 ; 7.201 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.254 ; 7.333 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.520 ; 6.608 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.765 ; 7.754 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 8.384 ; 8.375 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 7.903 ; 7.976 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 6.506 ; 6.537 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; Data Port ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                        ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+
; sck_adc   ; clk                                  ; 1.081 ;       ; Rise       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_adc    ; clk                                  ; 2.309 ; 2.441 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; sck_adc   ; clk                                  ;       ; 1.100 ; Fall       ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.821 ; 3.855 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 2.967 ; 4.296 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.719 ; 3.850 ; Rise       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; cs_dac    ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.926 ; 4.060 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; eop       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.330 ; 4.469 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sck_dac   ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 4.043 ; 3.217 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
; sdo       ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 3.767 ; 3.889 ; Fall       ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ;
+-----------+--------------------------------------+-------+-------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sck_dac       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_dac        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sck_adc       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_adc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; eop           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sdi                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sck_dac       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs_dac        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sck_adc       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; cs_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; eop           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; sdo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sck_dac       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs_dac        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sck_adc       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs_adc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; eop           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; sdo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; clk                                                    ; clk                                                    ; 165      ; 0        ; 0        ; 0        ;
; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 28       ; 0        ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 249      ; 0        ; 1        ; 0        ;
; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 2        ; 0        ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 0        ; 0        ; 10       ; 0        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 9        ; 10       ; 46       ; 29       ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                             ; To Clock                                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
; clk                                                    ; clk                                                    ; 165      ; 0        ; 0        ; 0        ;
; clk                                                    ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 28       ; 0        ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; 249      ; 0        ; 1        ; 0        ;
; clk                                                    ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 2        ; 0        ; 0        ; 0        ;
; cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 0        ; 0        ; 10       ; 0        ;
; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; spi_dac:cp3|divisor_reloj:cp2|clkout                   ; 9        ; 10       ; 46       ; 29       ;
+--------------------------------------------------------+--------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                      ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0        ; 0        ; 5        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; spi_dac:cp3|divisor_reloj:cp2|clkout ; spi_dac:cp3|divisor_reloj:cp2|clkout ; 0        ; 0        ; 5        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 68    ; 68   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Apr 04 20:06:02 2022
Info: Command: quartus_sta procesador_2 -c procesador_2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'procesador_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {cp1|clkadc|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]} {cp1|clkadc|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name spi_dac:cp3|divisor_reloj:cp2|clkout spi_dac:cp3|divisor_reloj:cp2|clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.275
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.275       -23.335 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    15.126         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    17.094         0.000 clk 
Info (332146): Worst-case hold slack is -0.196
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.196        -1.190 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     0.359         0.000 clk 
    Info (332119):     0.359         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -1.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.049        -4.869 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 1.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.516         0.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000       -24.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     9.685         0.000 clk 
    Info (332119):   499.755         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.128
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.128       -20.012 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    15.653         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    17.439         0.000 clk 
Info (332146): Worst-case hold slack is 0.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.048         0.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     0.312         0.000 clk 
    Info (332119):     0.312         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -0.917
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.917        -4.225 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 1.438
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.438         0.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000       -24.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     9.683         0.000 clk 
    Info (332119):   499.751         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.426
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.426        -6.775 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):    17.175         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    18.356         0.000 clk 
Info (332146): Worst-case hold slack is -0.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.064        -0.268 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     0.187         0.000 clk 
    Info (332119):     0.187         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -0.326
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.326        -1.414 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case removal slack is 0.987
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.987         0.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000       -24.000 spi_dac:cp3|divisor_reloj:cp2|clkout 
    Info (332119):     9.442         0.000 clk 
    Info (332119):   499.771         0.000 cp1|clkadc|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4585 megabytes
    Info: Processing ended: Mon Apr 04 20:06:04 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


