<!DOCTYPE html>
<html>
<head>
    <title>CXL 学习笔记 // 杰哥的{运维,编程,调板子}小笔记</title>

    <meta charset="utf-8">
    <meta http-equiv="content-type" content="text/html; charset=utf-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0, maximum-scale=1">
    
    
    

        <meta property="og:title" content="CXL 学习笔记" />
    <meta property="og:description" content="本文的内容已经整合到知识库中。
背景 前段时间学习了 PCIe，趁此机会，进一步学习一下密切相关的 CXL。
CXL 的标准是公开下载的：https://www.computeexpresslink.org/download-the-specification，我目前参考的是 2022 年 8 月 1 日的 CXL 3.0 版本。
CXL 设备类型 CXL 对 PCIe 的重要的扩展，一是在于让设备可以和 CPU 实现缓存一致性（CXL.cache），二是可以做远程的内存（CXL.mem）。
具体下来，CXL 标准主要定义了三类设备：
CXL Type 1: 设备带有与 CPU 一致的缓存，实现 CXL.io 和 CXL.cache CXL Type 2: 设备带有自己的内存和与 CPU 一致的缓存，实现 CXL.io，CXL.cache 和 CXL.mem CXL Type 3: 设备带有自己的内存，实现 CXL.io 和 CXL.mem CXL 传输层 CXL.io CXL.io 基本上就是 PCIe 协议：
CXL.io provides a non-coherent load/store interface for I/O devices. Figure 3-1 shows where the CXL." />
    <meta property="og:type" content="website" />
    <meta property="og:locale" content="en" />
    <meta property="og:url" content="https://jia.je/hardware/2022/11/20/cxl-notes/" />
    

    <link rel="shortcut icon" href="/favicon.ico">

    <link href="/webfonts/ptserif/main.css" rel='stylesheet' type='text/css'>
    <link href="/webfonts/source-code-pro/main.css" rel="stylesheet" type="text/css">

    <link rel="stylesheet" href="/css/style.css">
    
    <script src="/js/wavedrom/default.js" type="text/javascript"></script>
    <script src="/js/wavedrom/wavedrom.min.js" type="text/javascript" /></script>

    <meta name="generator" content="Hugo 0.115.0">
</head>


<body onload="WaveDrom.ProcessAll()">
<div id="container">
    <header id="header">
    <div id="header-outer" class="outer">
        <div id="header-inner" class="inner">
            <a id="main-nav-toggle" class="nav-icon" href="javascript:;"></a>
            <a id="logo" class="logo-text" href="/">杰哥的{运维,编程,调板子}小笔记</a>
            <nav id="main-nav">
                
                <a class="main-nav-link" href="/about/">关于</a>
                
                <a class="main-nav-link" href="/category/">分类</a>
                
                <a class="main-nav-link" href="/open-source-contributions/">开源</a>
                
                <a class="main-nav-link" href="/tags/">标签</a>
                
                <a class="main-nav-link" href="/kb/">知识库</a>
                
                <a class="main-nav-link" href="/series/">系列</a>
                
                <a class="main-nav-link" href="/feed.xml">订阅</a>
                
                <a class="main-nav-link" href="/projects/readme/">项目</a>
                
            </nav>
            <nav id="sub-nav">
                <div id="search-form-wrap">
                </div>
            </nav>
        </div>
    </div>
</header>

    <section id="main" class="outer">
        <article class="article article-type-post" itemscope itemprop="blogPost">
    <div class="article-inner">
        
        <header class="article-header">
            <h1 class="article-title" itemprop="name">CXL 学习笔记</h1>
        </header>
        
        <div class="article-meta">
            <a href="/hardware/2022/11/20/cxl-notes/" class="article-date">
                <time datetime='2022-11-20T23:05:00.000&#43;08:00' itemprop="datePublished">2022-11-20</time>
            </a>
            
            
            
            <div class="article-comment-link-wrap">
                <a href="/hardware/2022/11/20/cxl-notes/#disqus_thread" class="article-comment-link">Comments</a>
            </div>
            
        </div>
        <div class="article-entry" itemprop="articleBody">
            <p>本文的内容已经整合到<a href="/kb/hardware/pcie.html">知识库</a>中。</p>
<h2 id="背景">背景</h2>
<p>前段时间学习了 PCIe，趁此机会，进一步学习一下密切相关的 CXL。</p>
<p>CXL 的标准是公开下载的：https://www.computeexpresslink.org/download-the-specification，我目前参考的是 2022 年 8 月 1 日的 CXL 3.0 版本。</p>
<h2 id="cxl-设备类型">CXL 设备类型</h2>
<p>CXL 对 PCIe 的重要的扩展，一是在于让设备可以和 CPU 实现缓存一致性（CXL.cache），二是可以做远程的内存（CXL.mem）。</p>
<p>具体下来，CXL 标准主要定义了三类设备：</p>
<ul>
<li>CXL Type 1: 设备带有与 CPU 一致的缓存，实现 CXL.io 和 CXL.cache</li>
<li>CXL Type 2: 设备带有自己的内存和与 CPU 一致的缓存，实现 CXL.io，CXL.cache 和 CXL.mem</li>
<li>CXL Type 3: 设备带有自己的内存，实现 CXL.io 和 CXL.mem</li>
</ul>
<h2 id="cxl-传输层">CXL 传输层</h2>
<h3 id="cxlio">CXL.io</h3>
<p>CXL.io 基本上就是 PCIe 协议：</p>
<pre><code>CXL.io provides a non-coherent load/store interface for I/O devices. Figure
3-1 shows where the CXL.io transaction layer exists in the Flex Bus layered
hierarchy. Transaction types, transaction packet formatting, credit-based
flow control, virtual channel management, and transaction ordering rules
follow the PCIe* definition; please refer to the “Transaction Layer
Specification” chapter of PCIe Base Specification for details. This chapter
highlights notable PCIe operational modes or features that are used for
CXL.io.
</code></pre>
<p>CXL 3.0 速度是 64.0 GT/s，使用 PAM4 编码，对应的是 PCIe 6.0。</p>
<h3 id="cxlcache">CXL.cache</h3>
<p>CXL.cache 每个方向上有三个 channel：请求，响应和数据。考虑到 Host 和 Device 的传输方向，就是六个 channel：D2H Req，D2H Resp，D2H Data，H2D Req，H2D Resp，H2D Data。在 Data channel 上传输的缓存行大小是 64 字节。</p>
<p>CXL.cache 的缓存行状态采用的是 MESI。</p>
<p>CXL.cache 传输有三种模式：68B Flit，256B Flit 和 PBR Flit。</p>
<p>H2D Request 的字段：</p>
<ul>
<li>Valid</li>
<li>Opcode</li>
<li><code>Address[51:6]</code>: 物理地址</li>
<li>UQID: Unique Queue ID</li>
<li>CacheID: Only in 256B Flit</li>
<li>SPID/DPID: Only in PBR Flit</li>
</ul>
<p>D2H Response 的字段：</p>
<ul>
<li>Valid</li>
<li>Opcode</li>
<li>UQID: Unique Queue ID</li>
<li>DPID: Only in PBR Flit</li>
</ul>
<p>D2H Data 的字段：</p>
<ul>
<li>Valid</li>
<li>UQID: Unique Queue ID</li>
<li>ChunkValid: Only in 68B Flit</li>
<li>Bogus</li>
<li>Poison: data is corrupted</li>
<li>BEP: Only in 256B Flit &amp; PBR Flit</li>
<li>DPID: Only in PBR Flit</li>
</ul>
<p>D2H Request 的字段：</p>
<ul>
<li>Valid</li>
<li>Opcode</li>
<li>CQID: Command Queue ID</li>
<li>NT: Non Temporal</li>
<li>CacheID: Only in 256B Flit</li>
<li>Address: 46 位物理地址</li>
<li>SPID/DPID: Only in PBR Flit</li>
</ul>
<p>H2D Response 的字段：</p>
<ul>
<li>Valid</li>
<li>Opcode</li>
<li>RspData</li>
<li>RSP_PRE</li>
<li>CQID: Command Queue ID</li>
<li>CacheID: Only in 256B Flit</li>
<li>DPID: Only in PBR Flit</li>
</ul>
<p>H2D Data 的字段：</p>
<ul>
<li>Valid</li>
<li>CQID: Command Queue ID</li>
<li>ChunkValid: Only in 68B Flit</li>
<li>Bogus</li>
<li>GO-Err</li>
<li>CacheID: Only in 256B Flit</li>
<li>DPID: Only in PBR Flit</li>
</ul>
<h4 id="请求类型">请求类型</h4>
<p>首先考虑 Host 会发送的请求。</p>
<p>第一种是 SnpData，例如在 Host 在读取的时候出现缺失，此时需要向 Device 发送 Snoop，获取最新的 Dirty 的 Data，或者让 Device 的缓存行降级为 Shared 状态。</p>
<p>Device 收到 SnpData 后，如果发现缓存行不在缓存中（状态是 I），会回复一个 RspIHitI；如果缓存行在缓存中且数据没有修改（状态是 S 或者 E），降级到 S，会回复一个 RspSHitSE；如果缓存行是 dirty（状态是 M），可以选择降级到 S，然后回复 RspSFwdM 以及缓存行的数据，也可以选择变成 Invalid，回复 RspIFwdM 以及缓存行的数据。</p>
<p>可以看到，这些 D2H Response 的 Opcode 的名字格式很有规律，<code>Rsp+A+Hit/Fwd+B</code>，A 表示新的缓存行状态，B 是原来的缓存行状态，Hit 不附带数据，Fwd 附带数据。</p>
<p>第二种是 SnpInv，例如 Host 要写入缓存，就要 invalidate 其他缓存。Device 收到以后，可能返回 RspIHitI、RspIHitSE 和 RspIFwdM，分别对应不同的初始状态，最终都是 Invalid 态。</p>
<p>第三种是 SnpCur，获取当前的缓存行状态。Device 可以修改缓存行状态，但是不建议。可能的返回有 RspIHitI，RspVHitV，RspSHitSE，RspSFwdM，RspIFwdM 和 RspVFwdV。这里的 V 表示 Valid，对应 MESI 中的 MES 三种状态。所以如果缓存行状态不变的话，就是 RspIHitI，RspVHitV 和 RspVFwdV 三种响应。</p>
<p>再考虑 Device 会发送的请求。首先，请求可以分为四类：</p>
<ol>
<li>Read：发送 D2H Request，接收 H2D Response 和 H2D Data</li>
<li>Read0：发送 D2H Request，接收 H2D Response</li>
<li>Write：发送 D2H Request，接收 H2D Response，发送 D2H Data，可选接收 H2D Response</li>
<li>Read0-Write：发送 D2H Request，接收 H2D Response，发送 D2H Data</li>
</ol>
<ul>
<li>RdCurr(Read)，Device 读取 Host 的缓存行，不造成任何的缓存状态的修改。Device 缓存还是处于 Invalid 状态。</li>
<li>RdOwn(Read)，Device 读取 Host 的缓存行，可以进入 E 态或者 M 态。Host 响应 GO-Err/GO-I/GO-E/GO-M。</li>
<li>RdShared(Read)，Device 读取 Host 的缓存行，进入 S 态。Host 响应 GO-Err/GO-I/GO-S。</li>
<li>RdAny(Read)，Device 读取 Host 的缓存行，进入 M 态，E 态或 S 态。Host 响应 GO-Err/GO-I/GO-S/GO-E/GO-M。</li>
<li>RdOwnNoData(Read0)，Device 不读取现在缓存行的数据，进入 E 态。一般用于整个缓存行的数据都要更新的情况，所以不需要或许当前缓存行的数据。</li>
<li>ItoMWr(Read0-Write)，Device 写入新的完整缓存行到 Host 中，并且进入 M 态。Host 响应 GO_WritePull/GO_ERR_WritePull。</li>
<li>WrCur(Read0-Write)，和 ItoMWr 基本一样，区别在于，如果缓存行命中了，就写入到缓存中；如果缺失了，就写入到内存中。Host 响应 GO_WritePull/GO_ERR_WritePull。</li>
<li>CLFlush(Read0)，要求 Host Invalidate 一个缓存行。Host 响应 GO-Err/GO-I。</li>
<li>CleanEvict(Write)，Device 要 Evict 一个 Exclusive 的缓存行。Host 响应 GO_WritePull/GO_WritePull_Drop。</li>
<li>DirtyEvict(Write)，Device 要 Evict 一个 Modified 的缓存行。Host 响应 GO_WritePull/GO_ERR_WritePull。</li>
<li>CleanEvictNoData(Write)，Device 要 Evict 一个 Exclusive 的缓存行，但是不传输数据，只用于更新 Snoop Filter。Host 响应 GO-I。</li>
<li>WrInv(Write)，Write Invalidate Line，向 Host 写入 0-64 字节的数据，并且 Invalidate 缓存。Host 响应 WritePull/GO-Err/GO-I。</li>
<li>WOWrInv(Write)，Weakly Ordered 版本的 WrInV，写入 0-63 字节的数据。Host 响应 ExtCmp/FastGO_WritePull/GO_ERR_WritePull。</li>
<li>WOWrInvF(Write)，Weakly Ordered 版本的 WrInv，写入 64 字节的数据。Host 响应 ExtCmp/FastGO_WritePull/GO_ERR_WritePull。</li>
<li>CacheFlushed(Read0)，告诉 Host 自己的缓存都被清空了，所有缓存行都在 I 状态。Host 响应 GO-I。</li>
</ul>
<h4 id="和其他协议的对比">和其他协议的对比</h4>
<p>之前在 <a href="/hardware/2022/05/09/tilelink/#tilelink-cached">TileLink 总线协议分析</a> 分析过 TileLink 的缓存一致性实现方法，如果某一个缓存（Master A）出现了缺失，需要经过如下的过程：</p>
<ul>
<li>Master A -&gt; Slave: Acquire</li>
<li>Slave -&gt; Master B: Probe</li>
<li>Master B -&gt; Slave: ProbeAck</li>
<li>Slave -&gt; Master A: Grant</li>
<li>Master A -&gt; Slave: GrantAck</li>
</ul>
<p>在 TileLink Cached 里面，所有的 Master 都是平等的。而在 CXL 中，需要维护缓存一致性的，有 CPU 内部的各个缓存之间，还有 CPU 和设备之间。而 CXL.cache 主要负责的是与设备的缓存一致性部分，维护缓存一致性的核心是在 CPU 一侧，Host 相当于 TileLink 的 Slave，Device 相当于 TileLink 的 Master A。可以说 CXL.cache 是不对称的缓存一致性协议。</p>
<p>另一个相关的协议是 <a href="/hardware/2022/05/16/ace">ACE 缓存一致性协议</a>，和 TileLink 类似。</p>
<p>例如 CXL 中设备读取缓存的时候，出现了缺失，那么需要经过如下的过程：</p>
<ul>
<li>Device -&gt; Host: RdShared/RdOwn</li>
<li>Host -&gt; CPU Caches: Custom Snoop Messages</li>
<li>Host -&gt; Other CXL Device: SnpData</li>
<li>Other CXL Device -&gt; Host: RspSHitSE/RspSFwdM</li>
<li>Host -&gt; Device: GO-S</li>
</ul>
<p>可以看到，整体的流程也是差不多的。</p>
<h3 id="cxlmem">CXL.mem</h3>
<p>CXL.mem 用于扩展内存，根据类型的不同，它可能单独使用，也可能和 CXL.cache 配合使用。具体来说，有三种一致性模型：</p>
<ol>
<li>HDM-H(Host-only Coherent)：仅 Type 3 设备，也就是无 CXL.cache</li>
<li>HDM-D(Device Coherent)：仅 Legacy Type 2 设备，也就是有 CXL.cache</li>
<li>HDM-DB(Device Coherent using Back-Invalidation)：Type 2 或 Type 3 设备</li>
</ol>
<p>在 CXL.cache 中，两端是 Host 和 Device；而 CXL.mem，两端是 Master 和 Subordinate。</p>
<p>从 Master 到 Subordinate 的消息（M2S）有三类：</p>
<ol>
<li>Request(Req)</li>
<li>Request with Data(RwD)</li>
<li>Back-Invalidation Response(BIRsp)</li>
</ol>
<p>从 Subordinate 到 Master 的消息（S2M）有三类：</p>
<ol>
<li>Response without data(NDR, No Data Response)</li>
<li>Response with Data(DRS, Data Response)</li>
<li>Back-Invalidation Snoop(BiSnp)</li>
</ol>
<p>其中比较特别的是 Back-Invalidation，这个的目的是让 Device 可以通过 Snoop 修改 Host 中缓存了 Device 内存中的数据的缓存行。</p>
<p>对于 Type 3 的设备（无 CXL.cache）来说，Device 就是一个扩展的内存，比较简单，只需要支持读写内存就可以了。Host 发送 <code>MemRd*</code>，Device 响应 MemData；Host 发送 <code>MemWr*</code>，Device 响应 Cmp。</p>
<p>对于 Type 2 的设备（有 CXL.cache）来说，Device 既有自己的缓存，又有自己的内存，所以这时候就比较复杂了。例如 Host 在读取数据的时候（MemRd，SnpData/SnpInv/SnpCur），还需要对 Device Cache 进行 Snoop（SnpData/SnpInv/SnpCur），保证缓存的一致性。Host 想要写入数据到 Device Memory 的时候，如果此时 Device Cache 中有 Dirty 数据，需要进行写合并，再把合并后的数据写入到 Device Memory。当 Device 想要从自己的缓存读取数据，又缺失的时候，首先需要判断数据在 Host 端的缓存中，还是在 Device Memory 中，不同的偏置（Bias）模式决定了数据应该放在 Host 还是 Device 的缓存上。Device 要写入数据的时候，如果 Host 中缓存了该缓存行，则需要 Back-Invalidation。为了支持这些场景，CXL.cache 和 CXL.mem 会比较复杂。</p>

        </div>

        
        
        <div class="article-toc" style="display:none;">
            <h3>Contents</h3>
            <nav id="TableOfContents">
  <ul>
    <li><a href="#背景">背景</a></li>
    <li><a href="#cxl-设备类型">CXL 设备类型</a></li>
    <li><a href="#cxl-传输层">CXL 传输层</a>
      <ul>
        <li><a href="#cxlio">CXL.io</a></li>
        <li><a href="#cxlcache">CXL.cache</a></li>
        <li><a href="#cxlmem">CXL.mem</a></li>
      </ul>
    </li>
  </ul>
</nav>
        </div>
        
        

        

        
        <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.1.1/jquery.slim.min.js" integrity="sha256-/SIrNqv8h6QGKDuNoLGA4iret+kyesCkHGzVUUV0shc=" crossorigin="anonymous"></script>
        <script>
            (function() {
                var $toc = $('#TableOfContents');
                if ($toc.length > 0) {
                    var $window = $(window);

                    function onScroll(){
                        var currentScroll = $window.scrollTop();
                        var h = $('.article-entry h1, .article-entry h2, .article-entry h3, .article-entry h4, .article-entry h5, .article-entry h6');
                        var id = "";
                        h.each(function (i, e) {
                            e = $(e);
                            if (e.offset().top - 10 <= currentScroll) {
                                id = e.attr('id');
                            }
                        });
                        var active = $toc.find('a.active');
                        if (active.length == 1 && active.eq(0).attr('href') == '#' + id) return true;

                        active.each(function (i, e) {
                            $(e).removeClass('active').siblings('ul').hide();
                        });
                        $toc.find('a[href="#' + id + '"]').parentsUntil('#TableOfContents').each(function (i, e) {
                            $(e).children('a').addClass('active').siblings('ul').show();
                        });
                    }

                    $window.on('scroll', onScroll);
                    $(document).ready(function() {
                        $toc.find('a').parent('li').find('ul').hide();
                        onScroll();
                        document.getElementsByClassName('article-toc')[0].style.display = '';
                    });
                }
            })();
        </script>
        


        
        <footer class="article-footer">
            <ul class="article-tag-list">
                
                <li class="article-tag-list-item">
                    <a class="article-tag-list-link" href="/tags/cxl">cxl
                    </a>
                </li>
                
                <li class="article-tag-list-item">
                    <a class="article-tag-list-link" href="/tags/bus">bus
                    </a>
                </li>
                
                <li class="article-tag-list-item">
                    <a class="article-tag-list-link" href="/tags/coherence">coherence
                    </a>
                </li>
                
                <li class="article-tag-list-item">
                    <a class="article-tag-list-link" href="/tags/notes">notes
                    </a>
                </li>
                
                <li class="article-tag-list-item">
                    <a class="article-tag-list-link" href="/tags/learn">learn
                    </a>
                </li>
                
            </ul>
        </footer>
        
    </div>
    
<nav id="article-nav">
    
    <a href="/hardware/2022/11/23/upgrade-mlnx-firmware/" id="article-nav-newer" class="article-nav-link-wrap">
        <div class="article-nav-title"><span>&lt;</span>&nbsp;
            升级 Mellanox 网卡固件
        </div>
    </a>
    
    
    <a href="/hardware/2022/11/12/pcie-notes/" id="article-nav-older" class="article-nav-link-wrap">
        <div class="article-nav-title">PCIe 学习笔记&nbsp;<span>&gt;</span></div>
    </a>
    
</nav>


</article>

        
            <div id="disqus_thread"></div>
<script type="application/javascript">
    window.disqus_config = function () {
    
    
    
    };
    (function() {
        if (["localhost", "127.0.0.1"].indexOf(window.location.hostname) != -1) {
            document.getElementById('disqus_thread').innerHTML = 'Disqus comments not available by default when the website is previewed locally.';
            return;
        }
        var d = document, s = d.createElement('script'); s.async = true;
        s.src = '//' + "jiegec" + '.disqus.com/embed.js';
        s.setAttribute('data-timestamp', +new Date());
        (d.head || d.body).appendChild(s);
    })();
</script>
<noscript>Please enable JavaScript to view the <a href="https://disqus.com/?ref_noscript">comments powered by Disqus.</a></noscript>
<a href="https://disqus.com" class="dsq-brlink">comments powered by <span class="logo-disqus">Disqus</span></a>
        
    </section>
    <footer id="footer">
    <div class="outer">
        <div id="footer-info" class="inner">
            &copy; 2023 杰哥的{运维,编程,调板子}小笔记
            <br />
            Powered by <a href="https://gohugo.io" target="_blank">Hugo</a> with theme <a href="https://github.com/carsonip/hugo-theme-minos" target="_blank">Minos</a>
        </div>
    </div>
    
<script async src="https://www.googletagmanager.com/gtag/js?id=G-3109FRSVTT"></script>
<script>
var doNotTrack = false;
if (!doNotTrack) {
	window.dataLayer = window.dataLayer || [];
	function gtag(){dataLayer.push(arguments);}
	gtag('js', new Date());
	gtag('config', 'G-3109FRSVTT', { 'anonymize_ip': false });
}
</script>


    
        <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/KaTeX/0.15.6/katex.min.css" integrity="sha384-ZPe7yZ91iWxYumsBEOn7ieg8q/o+qh/hQpSaPow8T6BwALcXSCS6C6fSRPIAnTQs" crossorigin="anonymous">
        <script src="https://cdnjs.cloudflare.com/ajax/libs/KaTeX/0.15.6/katex.min.js" integrity="sha384-ljao5I1l+8KYFXG7LNEA7DyaFvuvSCmedUf6Y6JI7LJqiu8q5dEivP2nDdFH31V4" crossorigin="anonymous"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/KaTeX/0.15.6/contrib/auto-render.min.js" integrity="sha384-+XBljXPPiv+OzfbB3cVmLHf4hdUFHlWNZN5spNQ7rmHTXpd7WvJum6fIACpNNfIR" crossorigin="anonymous"></script>
        <script>renderMathInElement(document.body);</script>
    
    <script>
        document.getElementById('main-nav-toggle').addEventListener('click', function () {
            var header = document.getElementById('header');
            if (header.classList.contains('mobile-on')) {
                header.classList.remove('mobile-on');
            } else {
                header.classList.add('mobile-on');
            }
        });
    </script>
</footer>

</div>
</body>
</html>
