# 6. Architecture CPU  
*(CPU Architecture and Microarchitecture)*  

## ğŸ“˜ Sommaire local / Local Table of Contents  
1. [6.1 Structure gÃ©nÃ©rale dâ€™un processeur / General Processor Structure](#61-structure-gÃ©nÃ©rale-dun-processeur--general-processor-structure)  
2. [6.2 Pipeline et exÃ©cution des instructions / Instruction Pipeline and Execution](#62-pipeline-et-exÃ©cution-des-instructions--instruction-pipeline-and-execution)  
3. [6.3 MÃ©moire cache et hiÃ©rarchie / Cache Memory and Hierarchy](#63-mÃ©moire-cache-et-hiÃ©rarchie--cache-memory-and-hierarchy)  
4. [6.4 ParallÃ©lisme et multithreading / Parallelism and Multithreading](#64-parallÃ©lisme-et-multithreading--parallelism-and-multithreading)  
5. [6.5 Gestion des instructions et prÃ©diction / Instruction Control and Prediction](#65-gestion-des-instructions-et-prÃ©diction--instruction-control-and-prediction)  
6. [6.6 Communication et cohÃ©rence mÃ©moire / Communication and Memory Coherency](#66-communication-et-cohÃ©rence-mÃ©moire--communication-and-memory-coherency)  

---

## 6.1 Structure gÃ©nÃ©rale dâ€™un processeur / General Processor Structure  

6.1.1 â€“ Quelles sont les principales unitÃ©s fonctionnelles dâ€™un CPU ?  
6.1.2 â€“ Quâ€™est-ce que lâ€™unitÃ© de contrÃ´le ?  
6.1.3 â€“ Quâ€™est-ce quâ€™une unitÃ© arithmÃ©tique et logique (ALU) ?  
6.1.4 â€“ Quelle est la diffÃ©rence entre ALU et FPU ?  
6.1.5 â€“ Quâ€™est-ce que le registre dâ€™instruction (IR) ?  
6.1.6 â€“ Quâ€™est-ce quâ€™un bus de donnÃ©es et un bus dâ€™adresses ?  
6.1.7 â€“ Quelle est la diffÃ©rence entre architecture Harvard et Von Neumann ?  
6.1.8 â€“ Quâ€™est-ce quâ€™un jeu dâ€™instructions (ISA) ?  
6.1.9 â€“ Quelle est la diffÃ©rence entre CISC et RISC ?  
6.1.10 â€“ Quâ€™est-ce quâ€™une microarchitecture ?  
6.1.11 â€“ Quelle est la diffÃ©rence entre architecture et microarchitecture ?  
6.1.12 â€“ Quâ€™est-ce quâ€™un registre gÃ©nÃ©ral (GPR) ?  
6.1.13 â€“ Quâ€™est-ce quâ€™un registre spÃ©cial (flags, PC, SP) ?  
6.1.14 â€“ Quâ€™est-ce quâ€™un front-end et un back-end CPU ?  
6.1.15 â€“ Quelle est la diffÃ©rence entre dÃ©codage et exÃ©cution dâ€™instruction ?  
6.1.16 â€“ Quâ€™est-ce quâ€™un â€œissue widthâ€ ?  
6.1.17 â€“ Quâ€™est-ce que lâ€™horloge dâ€™un processeur ?  
6.1.18 â€“ Quelle est la diffÃ©rence entre frÃ©quence et IPC (Instructions Per Cycle) ?  
6.1.19 â€“ Quâ€™est-ce quâ€™un â€œthroughputâ€ CPU ?  
6.1.20 â€“ Quelle est la diffÃ©rence entre architecture 32 bits et 64 bits ?  

---

## 6.2 Pipeline et exÃ©cution des instructions / Instruction Pipeline and Execution  

6.2.1 â€“ Quâ€™est-ce quâ€™un pipeline dâ€™instructions ?  
6.2.2 â€“ Quelles sont les Ã©tapes typiques dâ€™un pipeline (Fetch, Decode, Execute, etc.) ?  
6.2.3 â€“ Quâ€™est-ce quâ€™un â€œpipeline stallâ€ ?  
6.2.4 â€“ Quâ€™est-ce quâ€™une dÃ©pendance de donnÃ©es ?  
6.2.5 â€“ Quelle est la diffÃ©rence entre RAW, WAR et WAW ?  
6.2.6 â€“ Quâ€™est-ce que le â€œpipeline hazardâ€ ?  
6.2.7 â€“ Quâ€™est-ce que la rÃ©ordonnancement des instructions (out-of-order execution) ?  
6.2.8 â€“ Quâ€™est-ce que le â€œinstruction windowâ€ ?  
6.2.9 â€“ Quâ€™est-ce que le â€œreorder bufferâ€ ?  
6.2.10 â€“ Quâ€™est-ce quâ€™un â€œreservation stationâ€ ?  
6.2.11 â€“ Quelle est la diffÃ©rence entre exÃ©cution sÃ©quentielle et parallÃ¨le ?  
6.2.12 â€“ Quâ€™est-ce que le â€œbranch mispredictionâ€ ?  
6.2.13 â€“ Quâ€™est-ce que la â€œspeculative executionâ€ ?  
6.2.14 â€“ Quelle est la diffÃ©rence entre exÃ©cution spÃ©culative et prÃ©diction de branche ?  
6.2.15 â€“ Quâ€™est-ce quâ€™un â€œinstruction retireâ€ ?  
6.2.16 â€“ Quâ€™est-ce que le â€œsuperscalar pipelineâ€ ?  
6.2.17 â€“ Quelle est la diffÃ©rence entre pipeline simple et multiple ?  
6.2.18 â€“ Quâ€™est-ce que la latence dâ€™instruction ?  
6.2.19 â€“ Quelle est la diffÃ©rence entre dÃ©bit et latence ?  
6.2.20 â€“ Quâ€™est-ce quâ€™un â€œbottleneckâ€ dans le pipeline ?  

---

## 6.3 MÃ©moire cache et hiÃ©rarchie / Cache Memory and Hierarchy  

6.3.1 â€“ Quâ€™est-ce quâ€™un cache L1, L2, L3 ?  
6.3.2 â€“ Quelle est la diffÃ©rence entre cache instruction et cache data ?  
6.3.3 â€“ Quâ€™est-ce que la â€œlocality of referenceâ€ ?  
6.3.4 â€“ Quelle est la diffÃ©rence entre localitÃ© spatiale et temporelle ?  
6.3.5 â€“ Quâ€™est-ce quâ€™un cache line ?  
6.3.6 â€“ Quâ€™est-ce que le cache associatif ?  
6.3.7 â€“ Quelle est la diffÃ©rence entre direct-mapped et fully associative ?  
6.3.8 â€“ Quâ€™est-ce quâ€™un TLB (Translation Lookaside Buffer) ?  
6.3.9 â€“ Quelle est la diffÃ©rence entre cache write-through et write-back ?  
6.3.10 â€“ Quâ€™est-ce que la cohÃ©rence de cache ?  
6.3.11 â€“ Quelle est la diffÃ©rence entre protocole MESI et MOESI ?  
6.3.12 â€“ Quâ€™est-ce quâ€™une invalidation de ligne cache ?  
6.3.13 â€“ Quâ€™est-ce quâ€™un cache inclusive vs exclusive ?  
6.3.14 â€“ Quelle est la diffÃ©rence entre cache partagÃ© et privÃ© ?  
6.3.15 â€“ Quâ€™est-ce que la politique de remplacement (LRU, FIFO) ?  
6.3.16 â€“ Quâ€™est-ce quâ€™un cache prefetcher ?  
6.3.17 â€“ Quâ€™est-ce quâ€™un â€œcache missâ€ ?  
6.3.18 â€“ Quelle est la diffÃ©rence entre cold, capacity et conflict miss ?  
6.3.19 â€“ Quâ€™est-ce quâ€™un â€œwrite allocateâ€ ?  
6.3.20 â€“ Quelle est la diffÃ©rence entre DRAM et SRAM ?  

---

## 6.4 ParallÃ©lisme et multithreading / Parallelism and Multithreading  

6.4.1 â€“ Quâ€™est-ce que le parallÃ©lisme dâ€™instructions (ILP) ?  
6.4.2 â€“ Quelle est la diffÃ©rence entre ILP et DLP ?  
6.4.3 â€“ Quâ€™est-ce que le multithreading matÃ©riel (SMT) ?  
6.4.4 â€“ Quelle est la diffÃ©rence entre SMT et multicÅ“ur ?  
6.4.5 â€“ Quâ€™est-ce que lâ€™hyper-threading ?  
6.4.6 â€“ Quelle est la diffÃ©rence entre â€œhardware threadsâ€ et â€œsoftware threadsâ€ ?  
6.4.7 â€“ Quâ€™est-ce quâ€™un core physique ?  
6.4.8 â€“ Quelle est la diffÃ©rence entre core logique et physique ?  
6.4.9 â€“ Quâ€™est-ce quâ€™une topologie NUMA ?  
6.4.10 â€“ Quelle est la diffÃ©rence entre latence locale et distante dans NUMA ?  
6.4.11 â€“ Quâ€™est-ce que la synchronisation inter-core ?  
6.4.12 â€“ Quâ€™est-ce que la barriÃ¨re mÃ©moire entre threads ?  
6.4.13 â€“ Quâ€™est-ce que le â€œcache coherence protocolâ€ ?  
6.4.14 â€“ Quâ€™est-ce quâ€™un â€œspinlockâ€ matÃ©riel ?  
6.4.15 â€“ Quelle est la diffÃ©rence entre lock-free et wait-free ?  
6.4.16 â€“ Quâ€™est-ce que le â€œfalse sharingâ€ entre threads ?  
6.4.17 â€“ Pourquoi aligner les structures sur une ligne de cache ?  
6.4.18 â€“ Quâ€™est-ce que la granularitÃ© de parallÃ©lisme ?  
6.4.19 â€“ Quelle est la diffÃ©rence entre synchronisation fine et grossiÃ¨re ?  
6.4.20 â€“ Quâ€™est-ce quâ€™un â€œthread affinityâ€ ?  

---

## 6.5 Gestion des instructions et prÃ©diction / Instruction Control and Prediction  

6.5.1 â€“ Quâ€™est-ce quâ€™un â€œbranch predictorâ€ ?  
6.5.2 â€“ Quelle est la diffÃ©rence entre prÃ©dicteur statique et dynamique ?  
6.5.3 â€“ Quâ€™est-ce quâ€™un BTB (Branch Target Buffer) ?  
6.5.4 â€“ Quâ€™est-ce quâ€™un â€œreturn address stackâ€ ?  
6.5.5 â€“ Quelle est la diffÃ©rence entre misprediction et flush du pipeline ?  
6.5.6 â€“ Quâ€™est-ce que la â€œspeculative executionâ€ ?  
6.5.7 â€“ Quâ€™est-ce que la vulnÃ©rabilitÃ© Spectre ?  
6.5.8 â€“ Quâ€™est-ce que la vulnÃ©rabilitÃ© Meltdown ?  
6.5.9 â€“ Quelle est la diffÃ©rence entre isolation matÃ©rielle et logicielle ?  
6.5.10 â€“ Quâ€™est-ce que lâ€™exÃ©cution prÃ©dictive dans les CPU modernes ?  
6.5.11 â€“ Quâ€™est-ce quâ€™un â€œmicro-op cacheâ€ ?  
6.5.12 â€“ Quâ€™est-ce que la fusion dâ€™instructions (macro-fusion) ?  
6.5.13 â€“ Quâ€™est-ce que la dÃ©codification multiple ?  
6.5.14 â€“ Quelle est la diffÃ©rence entre micro-ops et macro-instructions ?  
6.5.15 â€“ Quâ€™est-ce que le â€œinstruction retirementâ€ ?  
6.5.16 â€“ Quâ€™est-ce que le prefetch dâ€™instructions ?  
6.5.17 â€“ Quelle est la diffÃ©rence entre pipeline fetch et decode ?  
6.5.18 â€“ Quâ€™est-ce que le â€œcontrol flow speculationâ€ ?  
6.5.19 â€“ Quâ€™est-ce quâ€™un prÃ©dicteur de branche bimodal ?  
6.5.20 â€“ Quâ€™est-ce quâ€™un â€œtournament predictorâ€ ?  

---

## 6.6 Communication et cohÃ©rence mÃ©moire / Communication and Memory Coherency  

6.6.1 â€“ Quâ€™est-ce que la cohÃ©rence mÃ©moire ?  
6.6.2 â€“ Quelle est la diffÃ©rence entre cohÃ©rence et consistance ?  
6.6.3 â€“ Quâ€™est-ce quâ€™un modÃ¨le mÃ©moire faible ?  
6.6.4 â€“ Quelle est la diffÃ©rence entre modÃ¨le mÃ©moire sÃ©quentiel et relÃ¢chÃ© ?  
6.6.5 â€“ Quâ€™est-ce que la barriÃ¨re mÃ©moire (memory fence) ?  
6.6.6 â€“ Quâ€™est-ce que la synchronisation entre processeurs ?  
6.6.7 â€“ Quelle est la diffÃ©rence entre â€œcache flushâ€ et â€œcache invalidateâ€ ?  
6.6.8 â€“ Quâ€™est-ce que la communication inter-core ?  
6.6.9 â€“ Quelle est la diffÃ©rence entre interconnect ring et mesh ?  
6.6.10 â€“ Quâ€™est-ce quâ€™un bus cohÃ©rent ?  
6.6.11 â€“ Quâ€™est-ce que le protocole MESIF ?  
6.6.12 â€“ Quelle est la diffÃ©rence entre communication point-Ã -point et broadcast ?  
6.6.13 â€“ Quâ€™est-ce quâ€™un snoop filter ?  
6.6.14 â€“ Quâ€™est-ce quâ€™un contrÃ´leur mÃ©moire intÃ©grÃ© (IMC) ?  
6.6.15 â€“ Quelle est la diffÃ©rence entre DDR4 et DDR5 ?  
6.6.16 â€“ Quâ€™est-ce que le â€œmemory prefetcherâ€ matÃ©riel ?  
6.6.17 â€“ Quâ€™est-ce quâ€™un contrÃ´leur NUMA ?  
6.6.18 â€“ Quelle est la diffÃ©rence entre PCIe et QPI ?  
6.6.19 â€“ Quâ€™est-ce quâ€™un â€œmemory latency monitorâ€ ?  
6.6.20 â€“ Quâ€™est-ce que la topologie dâ€™interconnexion â€œInfinity Fabricâ€ dâ€™AMD ?  
