$date
	Mon Aug 21 20:19:26 2023
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module grtobin_tb $end
$var wire 16 ! B [15:0] $end
$var reg 16 " G [15:0] $end
$scope module vvt $end
$var wire 16 # G [15:0] $end
$var reg 16 $ B [15:0] $end
$var integer 32 % i [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b11111111111111111111111111111111 %
b1 $
b1 #
b1 "
b1 !
$end
#20
b11 !
b11 $
b11111111111111111111111111111111 %
b10 "
b10 #
#40
b10 !
b10 $
b11111111111111111111111111111111 %
b11 "
b11 #
#60
b111 !
b111 $
b11111111111111111111111111111111 %
b100 "
b100 #
#80
b110 !
b110 $
b11111111111111111111111111111111 %
b101 "
b101 #
#100
b100 !
b100 $
b11111111111111111111111111111111 %
b110 "
b110 #
#120
b101 !
b101 $
b11111111111111111111111111111111 %
b111 "
b111 #
#140
b1111 !
b1111 $
b11111111111111111111111111111111 %
b1000 "
b1000 #
#160
b1110 !
b1110 $
b11111111111111111111111111111111 %
b1001 "
b1001 #
#180
b1100 !
b1100 $
b11111111111111111111111111111111 %
b1010 "
b1010 #
#200
b1101 !
b1101 $
b11111111111111111111111111111111 %
b1011 "
b1011 #
#220
b1000 !
b1000 $
b11111111111111111111111111111111 %
b1100 "
b1100 #
#240
b1001 !
b1001 $
b11111111111111111111111111111111 %
b1101 "
b1101 #
#260
b1011 !
b1011 $
b11111111111111111111111111111111 %
b1110 "
b1110 #
#280
b1010 !
b1010 $
b11111111111111111111111111111111 %
b1111 "
b1111 #
#300
