# Architectures de Jeu dâ€™Instructions (Instruction Set Architectures)

***

### <mark style="color:red;">ğŸ” </mark> <mark style="color:red;"></mark><mark style="color:red;">**Architectures de Jeu dâ€™Instructions (Instruction Set Architectures)**</mark>

***

Une <mark style="color:green;">I</mark><mark style="color:green;">**nstruction Set Architecture (ISA)**</mark> spÃ©cifie la syntaxe et la sÃ©mantique du langage assembleur sur chaque architecture.\
Ce nâ€™est pas seulement une syntaxe diffÃ©rente, mais cela est intÃ©grÃ© dans la **conception fondamentale du processeur**, car cela affecte **la maniÃ¨re et lâ€™ordre dans lequel les instructions sont exÃ©cutÃ©es**, ainsi que leur **niveau de complexitÃ©**.

Lâ€™ISA se compose principalement des composants suivants :

* **Instructions**
* **Registres**
* **Adresses mÃ©moire**
* **Types de donnÃ©es**

***

| Composant            | Description                                                                                                       | Exemple                                  |
| -------------------- | ----------------------------------------------------------------------------------------------------------------- | ---------------------------------------- |
| **Instructions**     | Lâ€™instruction Ã  Ãªtre traitÃ©e dans le format `opcode operand_list`.                                                | `add rax, 1`, `mov rsp, rax`, `push rax` |
| **Registres**        | UtilisÃ©s pour stocker des opÃ©randes, des adresses ou des instructions temporairement.                             | `rax`, `rsp`, `rip`                      |
| **Adresses mÃ©moire** | Lâ€™adresse dans laquelle des donnÃ©es ou instructions sont stockÃ©es. Peut pointer vers la mÃ©moire ou les registres. | `0xffffffffaa8a25ff`, `0x44d0`, `$rax`   |
| **Types de donnÃ©es** | Le type de donnÃ©e stockÃ©e.                                                                                        | `byte`, `word`, `double word`            |

***

Ce sont les **composants principaux** qui **diffÃ©rencient les diffÃ©rentes ISA** et **langages assembleur**.\
Nous allons aborder **chacun dâ€™entre eux plus en profondeur** dans les sections Ã  venir, et apprendre Ã  utiliser diverses instructions.

***

Il existe <mark style="color:green;">**deux principales Architectures de Jeu dâ€™Instructions**</mark> qui sont largement utilisÃ©es :

* <mark style="color:green;">**CISC (Complex Instruction Set Computer)**</mark> â€“ UtilisÃ©e dans les processeurs **Intel et AMD** dans la majoritÃ© des ordinateurs et serveurs.
* <mark style="color:green;">**RISC (Reduced Instruction Set Computer)**</mark> â€“ UtilisÃ©e dans les processeurs **ARM et Apple**, dans la majoritÃ© des **smartphones** et certains **ordinateurs portables modernes**.

Voyons maintenant les **avantages et inconvÃ©nients** de chacune, ainsi que leurs **principales diffÃ©rences**.

***

### <mark style="color:blue;">ğŸ§±</mark> <mark style="color:blue;"></mark><mark style="color:blue;">**CISC**</mark>

Lâ€™**architecture CISC** fut lâ€™une des **premiÃ¨res ISA jamais dÃ©veloppÃ©es**.\
Comme son nom lâ€™indique, lâ€™architecture CISC privilÃ©gie lâ€™exÃ©cution dâ€™**instructions plus complexes en une seule fois** pour **rÃ©duire le nombre total dâ€™instructions**.\
Cela est fait afin de **dÃ©lÃ©guer le plus possible au CPU** en combinant plusieurs petites instructions en **instructions plus complexes**.

Par exemple, supposons que nous voulons additionner deux registres avec lâ€™instruction :

```asm
add rax, rbx
```

Dans ce cas, un processeur **CISC** peut le faire dans **un seul cycle**\
`Fetch â†’ Decode â†’ Execute â†’ Store`\
Sans avoir Ã  sÃ©parer Ã§a en plusieurs instructions (comme rÃ©cupÃ©rer `rax`, puis `rbx`, les additionner, puis stocker dans `rax`), chacune nÃ©cessitant son propre cycle dâ€™instruction.

***

<mark style="color:green;">**Deux raisons principales**</mark> <mark style="color:green;"></mark><mark style="color:green;">ont motivÃ© cela :</mark>

1. **Permettre Ã  plus dâ€™instructions dâ€™Ãªtre exÃ©cutÃ©es Ã  la fois**, en concevant le processeur pour faire tourner des instructions avancÃ©es directement dans son cÅ“ur.
2. Dans le passÃ©, **la mÃ©moire et les transistors Ã©taient limitÃ©s**, donc il valait mieux **Ã©crire des programmes plus courts** en combinant plusieurs instructions en une seule.

***

Cependant, pour permettre au processeur dâ€™exÃ©cuter ces instructions complexes, **la conception du processeur devient plus compliquÃ©e**,\
car il est conÃ§u pour exÃ©cuter un grand nombre dâ€™instructions complexes diffÃ©rentes,\
**chacune ayant sa propre unitÃ© dâ€™exÃ©cution**.

***

En outre, mÃªme si **chaque instruction complexe ne prend quâ€™un seul cycle dâ€™instruction**,\
comme les instructions sont **plus complexes**, **chaque cycle dâ€™instruction prend plus de cycles dâ€™horloge**.

â¡ï¸ Cela conduit Ã  **plus de consommation dâ€™Ã©nergie** et **plus de chaleur** pour exÃ©cuter chaque instruction.

***

### <mark style="color:blue;">ğŸ§©</mark> <mark style="color:blue;"></mark><mark style="color:blue;">**RISC**</mark>

Lâ€™**architecture RISC** privilÃ©gie la **dÃ©composition des instructions en plus petites instructions**,\
et donc le **CPU est conÃ§u pour ne gÃ©rer que des instructions simples**.\
Cela a pour but de **transfÃ©rer lâ€™optimisation vers le logiciel**, en Ã©crivant du code assembleur **le plus optimisÃ© possible**.

***

Par exemple, lâ€™instruction suivante sur un processeur **RISC** :

```asm
add r1, r2, r3
```

Serait dÃ©composÃ©e comme suit :

* RÃ©cupÃ©rer `r2`
* RÃ©cupÃ©rer `r3`
* Les additionner
* Stocker le rÃ©sultat dans `r1`

**Chaque Ã©tape** ci-dessus **prend un cycle complet** :\
`Fetch â†’ Decode â†’ Execute â†’ Store`

Cela mÃ¨ne donc Ã  un **plus grand nombre total dâ€™instructions par programme**,\
et donc un **code assembleur plus long**.

***

En ne prenant **pas en charge les types variÃ©s dâ€™instructions complexes**,\
les processeurs **RISC** ne prennent en charge **quâ€™un nombre limitÃ© dâ€™instructions** (\~200),\
comparÃ© aux processeurs **CISC** (\~1500).

â¡ï¸ Donc, pour exÃ©cuter une instruction complexe, cela doit Ãªtre **fait par une combinaison dâ€™instructions simples en assembleur**.

***

> On dit que lâ€™on peut construire un **ordinateur gÃ©nÃ©raliste avec un processeur ne supportant quâ€™une seule instruction** !\
> Cela signifie que lâ€™on peut crÃ©er des **instructions trÃ¨s complexes en utilisant seulement des sous-instructions**.\
> Peux-tu imaginer **comment cela serait possible** ?

***

Par ailleurs, **un avantage Ã  dÃ©couper les instructions complexes en petites instructions** est que\
**toutes les instructions ont la mÃªme longueur** : soit **32 bits** soit **64 bits**.

â¡ï¸ Cela permet de **concevoir la vitesse dâ€™horloge du CPU autour de cette longueur dâ€™instruction**,\
de sorte que **chaque Ã©tape du cycle dâ€™instruction prenne exactement un cycle machine.**

***

<mark style="color:green;">**Le diagramme ci-dessous montre comment :**</mark>

* Les instructions **CISC** prennent une **quantitÃ© variable de cycles dâ€™horloge**,
* Tandis que les instructions **RISC** prennent une **quantitÃ© fixe**,\
  avec **chevauchement des Ã©tapes** grÃ¢ce au **pipeline**.

<figure><img src="../../../.gitbook/assets/assembly_cisc_risk_cycles.jpg" alt=""><figcaption></figcaption></figure>

***

â¡ï¸ Le fait que chaque Ã©tape dâ€™une instruction **sâ€™exÃ©cute en un seul cycle**,\
et que seules des instructions simples soient utilisÃ©es,\
fait que **les processeurs RISC consomment beaucoup moins dâ€™Ã©nergie** que les processeurs CISC.

â¡ï¸ Cela les rend **idÃ©aux pour les appareils fonctionnant sur batterie**,\
comme les **smartphones** et **ordinateurs portables**.

***

### <mark style="color:blue;">âš”ï¸</mark> <mark style="color:blue;"></mark><mark style="color:blue;">**Comparaison CISC vs RISC**</mark>

<table data-header-hidden data-full-width="true"><thead><tr><th></th><th></th><th></th></tr></thead><tbody><tr><td>Domaine</td><td><strong>CISC</strong></td><td><strong>RISC</strong></td></tr><tr><td><strong>ComplexitÃ©</strong></td><td>PrivilÃ©gie les instructions complexes</td><td>PrivilÃ©gie les instructions simples</td></tr><tr><td><strong>Longueur des instructions</strong></td><td>Longues â€“ longueur variable (multiples de 8 bits)</td><td>Courtes â€“ longueur fixe (32 bits / 64 bits)</td></tr><tr><td><strong>Instructions totales</strong></td><td>Moins dâ€™instructions â€“ code plus court</td><td>Plus dâ€™instructions â€“ code plus long</td></tr><tr><td><strong>Optimisation</strong></td><td>Repose sur lâ€™optimisation matÃ©rielle (CPU)</td><td>Repose sur lâ€™optimisation logicielle (ASM)</td></tr><tr><td><strong>Temps dâ€™exÃ©cution</strong></td><td>Variable â€“ plusieurs cycles dâ€™horloge</td><td>Fixe â€“ un seul cycle dâ€™horloge</td></tr><tr><td><strong>Instructions supportÃ©es</strong></td><td>Beaucoup (~1500)</td><td>Moins (~200)</td></tr><tr><td><strong>Consommation Ã©nergÃ©tique</strong></td><td>Ã‰levÃ©e</td><td>TrÃ¨s faible</td></tr><tr><td><strong>Exemples</strong></td><td>Intel, AMD</td><td>ARM, Apple</td></tr></tbody></table>

***

Dans le passÃ©, avoir un **code assembleur plus long** Ã  cause du **plus grand nombre dâ€™instructions** Ã©tait un gros inconvÃ©nient pour RISC,\
en raison des **ressources limitÃ©es en mÃ©moire et stockage**.

Mais aujourdâ€™hui, **cela nâ€™est plus vraiment un problÃ¨me**,\
car la **mÃ©moire et le stockage sont bien moins chers et limitÃ©s** quâ€™auparavant.

***

De plus, avec de **nouveaux assembleurs et compilateurs** capables dâ€™Ã©crire du code extrÃªmement optimisÃ©,\
les processeurs **RISC deviennent plus rapides** que les **CISC**,\
mÃªme dans lâ€™exÃ©cution dâ€™**applications lourdes**,\
tout en **consommant beaucoup moins dâ€™Ã©nergie**.

***

ğŸ‘‰ Tout cela rend les **processeurs RISC de plus en plus courants** ces derniÃ¨res annÃ©es.\
Il est probable que **RISC devienne lâ€™architecture dominante** dans les annÃ©es Ã  venir.

Mais **actuellement**, la **grande majoritÃ© des ordinateurs et serveurs que nous allons pentester**\
fonctionnent sur des **processeurs Intel/AMD** avec lâ€™architecture **CISC**.

***
