## üìÇ Descripci√≥n y Construcci√≥n de los Archivos Verilog (.v)

El dise√±o del procesador **Femto RISC-V** se organiza en m√∫ltiples archivos Verilog (`.v`), cada uno encargado de describir m√≥dulos espec√≠ficos de la arquitectura. Estos archivos representan desde bloques aritm√©ticos b√°sicos hasta unidades de control m√°s complejas, y su correcta estructuraci√≥n es esencial para garantizar la s√≠ntesis y simulaci√≥n sin errores.  

La construcci√≥n de cada archivo sigue una metodolog√≠a modular:  
- Se definen las **interfaces** (entradas y salidas) que conectan el m√≥dulo con el resto del sistema.  
- Se describe la **l√≥gica interna** mediante asignaciones combinacionales o secuenciales.  
- Se asegura la **compatibilidad jer√°rquica**, de modo que los m√≥dulos puedan integrarse f√°cilmente en el dise√±o superior.  

En esta secci√≥n se documentar√°n los archivos m√°s importantes, explicando su funci√≥n dentro del procesador y c√≥mo se construyen paso a paso. Esto permitir√° comprender la relaci√≥n entre los bloques individuales y el sistema completo, adem√°s de facilitar futuras modificaciones o depuraci√≥n del c√≥digo.  

---

## Descripci√≥n del Top Module `femto.v`

El archivo **`femto.v`** act√∫a como **m√≥dulo superior (top module)** del procesador **Femto RISC-V**. Su funci√≥n principal es integrar el n√∫cleo del CPU con los perif√©ricos externos (SPI Flash, SPI RAM, UART, LEDs) y gestionar la l√≥gica de direccionamiento mediante se√±ales de chip-select.  

A continuaci√≥n se detallan las partes m√°s importantes del m√≥dulo:

## Se√±ales del Top Module `femto.v` y Subm√≥dulos

### Top Module `femto.v`

| Se√±al        | Direcci√≥n | Descripci√≥n                                                                 |
|--------------|-----------|-----------------------------------------------------------------------------|
| `clk`        | Input     | Reloj del sistema, sincroniza todas las operaciones.                        |
| `resetn`     | Input     | Se√±al de reset activo en bajo, reinicia el sistema.                         |
| `spi_mosi`   | Output    | L√≠nea MOSI para comunicaci√≥n con memoria SPI Flash.                         |
| `spi_miso`   | Input     | L√≠nea MISO para comunicaci√≥n con memoria SPI Flash.                         |
| `spi_cs_n`   | Output    | Chip Select activo en bajo para SPI Flash.                                  |
| `spi_clk`    | Output    | Se√±al de reloj para SPI Flash.                                              |
| `spi_clk_ram`| Output    | Se√±al de reloj para SPI RAM.                                                |
| `spi_cs_n_ram`| Output   | Chip Select activo en bajo para SPI RAM.                                    |
| `spi_miso_ram`| Input    | L√≠nea MISO para comunicaci√≥n con SPI RAM.                                   |
| `spi_mosi_ram`| Output   | L√≠nea MOSI para comunicaci√≥n con SPI RAM.                                   |
| `LEDS`       | Output    | Salida hacia LEDs del sistema, indica estado.                               |
| `RXD`        | Input     | Entrada de datos seriales (UART RX).                                        |
| `TXD`        | Output    | Salida de datos seriales (UART TX).                                         |

---

### Subm√≥dulo `FemtoRV32 CPU`

Es el **n√∫cleo del procesador RISC-V**.  
Funciones principales:
- Generar direcciones de memoria (`mem_addr`).  
- Emitir datos de escritura (`mem_wdata`) y recibir datos de lectura (`mem_rdata`).  
- Coordinar operaciones de lectura/escritura mediante `mem_rstrb` y `mem_wmask`.  
- Controlar el flujo de ejecuci√≥n del programa cargado en memoria.


| Se√±al        | Direcci√≥n | Descripci√≥n                                                                 |
|--------------|-----------|-----------------------------------------------------------------------------|
| `clk`        | Input     | Reloj del sistema.                                                          |
| `reset`      | Input     | Reset del procesador.                                                       |
| `mem_addr`   | Output    | Direcci√≥n de memoria solicitada por el CPU.                                 |
| `mem_rdata`  | Input     | Datos le√≠dos desde memoria o perif√©ricos.                                   |
| `mem_rstrb`  | Output    | Se√±al de lectura de memoria.                                                |
| `mem_wdata`  | Output    | Datos a escribir en memoria.                                                |
| `mem_wmask`  | Output    | M√°scara de escritura (bytes v√°lidos).                                       |
| `mem_rbusy`  | Input     | Indica que la memoria est√° ocupada en lectura.                              |
| `mem_wbusy`  | Input     | Indica que la memoria est√° ocupada en escritura.                            |

---

### Subm√≥dulo `MappedSPIRAM`

Interfaz hacia la **memoria RAM externa v√≠a SPI**.  
Funciones principales:
- Recibir direcciones y datos desde el CPU.  
- Ejecutar operaciones de lectura/escritura en la RAM SPI.  
- Reportar estados de ocupaci√≥n (`rbusy`, `wbusy`).  
- Proveer datos le√≠dos (`rdata`) al bus del sistema.

  
| Se√±al        | Direcci√≥n | Descripci√≥n                                                                 |
|--------------|-----------|-----------------------------------------------------------------------------|
| `clk`        | Input     | Reloj del sistema.                                                          |
| `reset`      | Input     | Reset del perif√©rico.                                                       |
| `word_address`| Input    | Direcci√≥n de palabra en RAM.                                                |
| `wdata`      | Input     | Datos a escribir en RAM.                                                    |
| `rd`         | Input     | Se√±al de lectura habilitada.                                                |
| `wr`         | Input     | Se√±al de escritura habilitada.                                              |
| `rbusy`      | Output    | Indica que la RAM est√° ocupada en lectura.                                  |
| `wbusy`      | Output    | Indica que la RAM est√° ocupada en escritura.                                |
| `CLK`        | Output    | Se√±al de reloj hacia la RAM SPI externa.                                    |
| `CS_N`       | Output    | Chip Select activo en bajo para RAM SPI.                                    |
| `MISO`       | Input     | Datos recibidos desde RAM SPI.                                              |
| `MOSI`       | Output    | Datos enviados hacia RAM SPI.                                               |
| `rdata`      | Output    | Datos le√≠dos desde RAM SPI.                                                 |

---

### Subm√≥dulo `MappedSPIFlash`

Interfaz hacia la **memoria Flash externa v√≠a SPI**.  
Funciones principales:
- Atender solicitudes de lectura del CPU.  
- Proveer datos almacenados en la Flash (`rdata`).  
- Reportar estado de ocupaci√≥n (`rbusy`).  
- Facilitar acceso a programas o datos persistentes.


| Se√±al        | Direcci√≥n | Descripci√≥n                                                                 |
|--------------|-----------|-----------------------------------------------------------------------------|
| `clk`        | Input     | Reloj del sistema.                                                          |
| `reset`      | Input     | Reset del perif√©rico.                                                       |
| `rstrb`      | Input     | Se√±al de lectura habilitada.                                                |
| `word_address`| Input    | Direcci√≥n de palabra en Flash.                                              |
| `rdata`      | Output    | Datos le√≠dos desde Flash.                                                   |
| `rbusy`      | Output    | Indica que la Flash est√° ocupada en lectura.                                |
| `CLK`        | Output    | Se√±al de reloj hacia la Flash SPI externa.                                  |
| `CS_N`       | Output    | Chip Select activo en bajo para Flash SPI.                                  |
| `MISO`       | Input     | Datos recibidos desde Flash SPI.                                            |
| `MOSI`       | Output    | Datos enviados hacia Flash SPI.                                             |

---

### Subm√≥dulo `peripheral_uart`

Perif√©rico de comunicaci√≥n serial **UART** y control de LEDs.  
Funciones principales:
- Transmitir (`TXD`) y recibir (`RXD`) datos seriales.  
- Mapear registros internos accesibles por el CPU.  
- Proveer datos recibidos (`d_out`) y aceptar datos a transmitir (`d_in`).  
- Controlar la salida hacia LEDs (`ledout`) como indicador de actividad.


| Se√±al        | Direcci√≥n | Descripci√≥n                                                                 |
|--------------|-----------|-----------------------------------------------------------------------------|
| `clk`        | Input     | Reloj del sistema.                                                          |
| `rst`        | Input     | Reset del perif√©rico.                                                       |
| `d_in`       | Input     | Datos a transmitir por UART.                                                |
| `cs`         | Input     | Se√±al de chip-select para habilitar UART.                                   |
| `addr`       | Input     | Direcci√≥n interna del perif√©rico.                                           |
| `wr`         | Input     | Se√±al de escritura habilitada.                                              |
| `d_out`      | Output    | Datos recibidos por UART.                                                   |
| `uart_tx`    | Output    | L√≠nea de transmisi√≥n serial.                                                |
| `uart_rx`    | Input     | L√≠nea de recepci√≥n serial.                                                  |
| `ledout`     | Output    | Se√±al hacia LEDs, indica actividad del UART.                                |

--- 

Decodificador de direcciones que activa el perif√©rico correspondiente:  
- `0000` ‚Üí RAM.  
- `0040` ‚Üí UART.  
- `0001` ‚Üí dpRAM.  
Permite que el CPU acceda a distintos perif√©ricos dentro de un espacio de direcciones unificado.  

---

## Multiplicador de 32 bits

El m√≥dulo `mult_32` implementa la operaci√≥n aritm√©tica de multiplicaci√≥n entre dos operandos de 32 bits. Su funci√≥n principal es extender las capacidades del procesador **Femto RISC-V**, permitiendo ejecutar instrucciones que requieren productos enteros de mayor tama√±o.

### Caracter√≠sticas principales
- **Entradas:** dos n√∫meros de 32 bits (`A` y `B`).
- **Salida:** resultado de 64 bits (`P`), ya que el producto de dos enteros de 32 bits puede superar el rango de 32 bits.
- **Uso interno:** el procesador puede truncar o seleccionar las 32 bits menos significativas cuando solo se requiere un resultado reducido.
- **Implementaci√≥n:** puede realizarse de manera combinacional (un solo ciclo, m√°s √°rea) o secuencial (varios ciclos, menos √°rea).

### Relaci√≥n con Femto RISC-V
- El multiplicador se conecta como **unidad funcional** dentro de la ALU o como m√≥dulo independiente invocado por instrucciones espec√≠ficas (`MUL`, `MULH`, etc. del conjunto RISC-V).
- Permite ejecutar operaciones cr√≠ticas en aplicaciones de c√°lculo intensivo, como algoritmos criptogr√°ficos, procesamiento digital de se√±ales o c√°lculos matem√°ticos de alto rendimiento.
- Su verificaci√≥n aislada en simulaci√≥n (como hiciste en Xyce) asegura que la descripci√≥n RTL sea correcta antes de integrarlo al flujo completo del procesador.

