#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 655 655 1
1 279 279 1
2 380 380 1
3 964 964 1
4 279 279 1
5 279 279 1
6 279 279 1
7 279 279 1
8 1026 1026 1
9 324 324 1
10 260 260 1
11 1453 1453 1
12 37 37 0
13 37 37 0
14 636 636 1
15 964 964 1
16 150 150 0
17 150 150 0
18 461 461 1
19 261 261 1
20 37 37 0
21 1347 1347 1
22 150 150 0
23 150 150 0
24 124 124 1
25 37 37 0
26 100 100 0
27 25 25 0
28 150 150 0
29 125 125 0
30 37 37 0
31 555 555 1
32 150 150 0
33 37 37 0
34 37 37 0
35 37 37 0
36 125 125 0
37 37 37 0
38 261 261 1
39 150 150 0
# Arcs: idS idT delay bandwidth
0 1 1 93
1 0 1 93
0 3 10 156
3 0 10 156
0 9 1 125
9 0 1 125
0 2 7 125
2 0 7 125
0 15 5 156
15 0 5 156
1 2 1 93
2 1 1 93
1 10 3 93
10 1 3 93
2 20 1 37
20 2 1 37
2 9 9 125
9 2 9 125
3 4 1 93
4 3 1 93
3 5 1 93
5 3 1 93
3 6 1 93
6 3 1 93
3 7 1 93
7 3 1 93
3 11 5 218
11 3 5 218
3 8 4 218
8 3 4 218
4 15 3 93
15 4 3 93
4 8 4 93
8 4 4 93
5 15 6 93
15 5 6 93
5 8 1 93
8 5 1 93
6 15 6 93
15 6 6 93
6 8 1 93
8 6 1 93
7 8 1 93
8 7 1 93
7 15 9 93
15 7 9 93
8 21 5 218
21 8 5 218
8 15 4 218
15 8 4 218
9 12 1 37
12 9 1 37
9 33 1 37
33 9 1 37
10 13 2 37
13 10 2 37
10 19 2 93
19 10 2 93
10 37 1 37
37 10 1 37
11 14 11 187
14 11 11 187
11 15 5 218
15 11 5 218
11 16 1 75
16 11 1 75
11 17 1 75
17 11 1 75
11 18 7 156
18 11 7 156
11 23 1 75
23 11 1 75
11 32 1 75
32 11 1 75
11 21 3 312
21 11 3 312
11 24 4 62
24 11 4 62
14 22 4 75
22 14 4 75
14 29 1 75
29 14 1 75
14 30 1 37
30 14 1 37
14 36 1 75
36 14 1 75
14 21 2 187
21 14 2 187
16 21 3 75
21 16 3 75
17 21 1 75
21 17 1 75
18 25 1 37
25 18 1 37
18 26 5 75
26 18 5 75
18 34 1 37
34 18 1 37
18 31 5 156
31 18 5 156
19 28 1 75
28 19 1 75
19 38 1 93
38 19 1 93
21 24 1 62
24 21 1 62
21 35 2 37
35 21 2 37
21 31 8 156
31 21 8 156
21 23 8 75
23 21 8 75
21 32 7 75
32 21 7 75
21 39 9 75
39 21 9 75
22 31 16 75
31 22 16 75
26 27 1 25
27 26 1 25
28 38 6 75
38 28 6 75
29 36 5 50
36 29 5 50
31 39 1 75
39 31 1 75
31 38 3 93
38 31 3 93
