# ğŸ§© Step 1 â€” Lightweight Handshake Integration  
**(Prefetch Handshake + DMA Read Trigger Migration)**  

---

## ğŸ¯ ëª©ì 
ê¸°ì¡´ ì‹œìŠ¤í…œì€ `sa_core` ëª¨ë“ˆì´ ì§ì ‘ `axi_dma_ctrl`ì— **Read/Write íŠ¸ë¦¬ê±°(`start_rd_wr`)** ë¥¼ ì „ë‹¬í•˜ì—¬  
ë°ì´í„° ì „ì†¡ì„ ìˆœì°¨ì ìœ¼ë¡œ ìˆ˜í–‰í•˜ê³  ìˆì—ˆë‹¤.  

**Step 1** ì˜ ëª©í‘œëŠ” ì´í›„ ë‹¨ê³„ì—ì„œ â€œì—°ì‚°â€“ì „ì†¡ ë³‘ë ¬í™” (Pipelining)â€ë¥¼ êµ¬í˜„í•˜ê¸° ìœ„í•œ ì‚¬ì „ì‘ì—…ìœ¼ë¡œ,  
ì—°ì‚° ëª¨ë“ˆê³¼ DMA ì œì–´ë¶€ ê°„ì— **ê²½ëŸ‰ í•¸ë“œì…°ì´í¬ ì‹ í˜¸ (prefetch / compute)** ë¥¼ ìƒˆë¡œ ì¶”ê°€í•˜ê³ ,  
DMA Read FSMì˜ **ì‹œì‘ íŠ¸ë¦¬ê±°ë¥¼ prefetch ìš”ì²­ ì‹ í˜¸ë¡œ êµì²´**í•˜ëŠ” ê²ƒì´ë‹¤.  

ì´ ë‹¨ê³„ì—ì„œëŠ” **ê¸°ëŠ¥ ë³€í™” ì—†ì´** ê¸°ì¡´ ë™ì‘ê³¼ ë™ì¼í•˜ê²Œ ë™ì‘í•˜ë„ë¡ ë°°ì„ ë§Œ êµ¬ì„±í•˜ë©°,  
ì¶”í›„ ë‹¨ê³„(ìŠ¤ì¼€ì¤„ëŸ¬ FSM ë° ì˜¤ë²„ë© êµ¬í˜„)ë¥¼ ìœ„í•œ êµ¬ì¡°ì  ê¸°ë°˜ì„ ë§ˆë ¨í•œë‹¤.

---

## âš™ï¸ ìˆ˜ì • ë‚´ì—­

### ğŸ”¹ `sa_core_pipeline.sv`
- **ì‹ ê·œ ë‚´ë¶€ ì‹ í˜¸ ì¶”ê°€**
  - `prefetch_req` : DMA Read ìš”ì²­ (pipeline â†’ DMA)
  - `prefetch_done` : DMA Read ì™„ë£Œ (DMA â†’ pipeline)
  - `compute_req` : ì—°ì‚° ì‹œì‘ (pipeline â†’ sa_core)
  - `compute_done` : ì—°ì‚° ì™„ë£Œ (sa_core â†’ pipeline)
- **ì„ì‹œ ë§¤í•‘ (ê¸°ëŠ¥ ë™ì¼ ìœ ì§€)**  
  ê¸°ì¡´ ì‹ í˜¸ë¥¼ ê·¸ëŒ€ë¡œ ì¬ì‚¬ìš©í•˜ì—¬ ë™ì‘ ë³€í™” ì—†ìŒ:
  ```verilog
  assign compute_req   = ap_start;
  assign compute_done  = done_core;
  assign prefetch_req  = (start_rd_wr == 2'b10);
  // prefetch_doneì€ ì»¨íŠ¸ë¡¤ëŸ¬ì—ì„œ ì˜¬ë¼ì˜¤ëŠ” ì™„ë£Œ ì‹ í˜¸ì™€ ë§µí•‘
  // assign prefetch_done = read_done; // ë˜ëŠ” u_dma_ctrl.o_prefetch_done
