(Logic Synthesis)後電路內正反器的類型(例
如：把低延遲的正反器換成高延遲的正反
器)。與傳統上利用調整時脈偏移(Clock Skew)
來錯開電路切換時間的方法相比較，我們所
提的方法除了較簡便外，還可以省下延遲電
路與正反器之間用來繞線的佈局資源。
三、研究方法
我們先來看一個典型的同步電路如圖一
所示。 FF1 為一組正緣觸發的 D-Type
Flip-Flops，FF2 為另一組正緣觸發的 D-Type
Flip-Flops ， CC1 與 CC2 均為組合電路
(Combinational Circuit)。
假設在某個 Clock Period，FF1 加上 CC1
的電流消耗波形如圖二(b)所示，FF2 加上 CC2
的電流消耗波形如圖二(c)所示，則整個電路
的電流消耗波形 (即圖二(d)) 可由圖二(b)加
上圖二(c)而求得。
在使用 “正緣觸發型的正反器” 為暫存
器的同步電路上，其電流消耗圖大多與圖二(d)
相似。那是因為當 Clock 的上升緣來時，每個
Flip-Flop 的輸出腳(Q 或 Q’)會同時更換新
值，緊接著造成和它相接的邏輯閘也馬上有
所反應，因為此刻有太多的邏輯閘可能做切
換(Switch)，所以會產生一巨大的瞬間大電流
(如圖二(d)的波峰)。見到此大電流後，電流便
會快速變小，那是因為離 Flip-Flop 越遠的邏
輯閘越晚切換也越不可能切換的關係。
如果能將FF1與FF2切換的時間點稍微錯
開，就能得到如圖三的電流圖，比較圖二與
圖三的電流圖，得知錯開 FF1 與 FF2 的切換
時間，就能降低尖峰電流值 (如圖四)。
四、設計方法
業界設計 CMOS 的 D-type Flip-Flop 時
都是採用主僕正反器的架構，此 Flip-Flop 由
Active-Low Latch 與 Active-High Latch 組成。
對正緣觸發的 D-type Flip-Flop(圖五)而言，如
果我們在通往 Active-High Latch 的 Clock
Clock
Current of FF1&CC1
Current of FF2&CC2
Current of FF1&FF2&
CC1&CC2
I
T
I
T
圖二：電流圖
T
V
I
T
(a)
(c)
(d)
(b)
T
T
Clock
Current of FF1&CC1
Current of FF2&CC2
Current of FF1&FF2&
CC1&CC2
T
V
I
I
I
T圖三：電流圖
CC1
FF1
D Q
D Q
CC2
FF2
D Q
D Q
Clock
圖一：一個典型的同步電路
I
T
I
T
圖四：“錯開 FF1 及 FF2 的切換”之前與
之後的電流圖比較
五、實驗結果
我們使用八個電路來測試我們的方法。
電路 S27、S298、S382、S400、S526 及 S1488
都是從 ISCAS’89 Benchmark 採用，電路
MULT8 和 MULT16 分別是我們自行設計的
8-bit 乘法器及 16-bit 乘法器。
所有Benchmark的Gate Level電路都是經
過 Synopsys 公司的 Design Compiler®軟體合
成而成，其中的 target library 是用 TSMC
0.13um CMOS 標準元件的 library。表一所示
的電流是由 Synopsys 公司的 NanoSim 軟體所
模擬而成。
我們設計的 Delay Flip-Flop 是拿 TSMC
0.13 um cell library 之中的 DFFSRX1 cell，將
它改為一些不同 delay 的 SAD Flip-Flop 的架
構，再使用這些 SAD Flip-Flop 去取代電路中
的原本的 Flip-Flop。
表一是八個測試電路的特性.第三欄代表
各電路使用多少 delay 的 SAD Flip-Flop，第
四、五、六、七和八欄分別表 fanout 數目有
16 個、8 個、3 個、2 個、1 個的 Filp-flop 之
個數。第九欄表原本電路和新電路的面積及
增加比例，第十和十一欄分別表原本電路和
新電路的最大 I(VDD)、I(VSS)及減少比例。
由實驗結果可知，我們的設計方法確實可以
降低 Peak Current 到 42.23%。
表一：實驗結果
Area (um2) ∣I(VDD)∣(mA) ∣I(VSS)∣(mA)Circuit #FFs
Delay of
SAD F/Fs
(ns)
#FFs with
16
fanouts
#FFs
with 8
fanouts
#FFs
with 3
fanouts
#FFs
with 2
fanouts
#FFs
with 1
fanout Original New Increase Original New Reduction Original New Reduction
S27 3 0.40 0 0 0 2 1 269.89 275.51 2.08% 1.16 0.79 31.55% 1.17 0.79 32.24%
S298 14 0.13 0 0 3 4 7 1480.13 1482.81 0.18% 2.27 1.89 16.55% 2.27 2.03 10.64%
S382 21 0.49 0 0 0 0 21 2301.67 2333.69 1.39% 3.64 2.71 25.38% 3.63 2.72 25.02%
S444 21 0.20 0 0 0 1 20 2264.33 2271.10 0.30% 3.45 2.36 31.60% 3.45 2.59 24.93%
S526 21 0.25 0 0 1 6 14 2722.63 2743.18 0.75% 4.71 3.39 28.09% 4.71 3.39 28.07%
S1488 6 0.32 0 0 0 0 6 4089.05 4098.76 0.24% 10.27 7.36 28.33% 10.31 7.36 28.56%
MULT8 16 1.93 0 1 0 9 6 2978.94 3071.04 3.09% 5.87 3.56 39.37% 5.87 3.56 39.31%
MULT16 32 1.93 1 0 0 17 14 11051.77 11199.14 1.33% 22.54 13.02 42.23% 22.54 13.03 42.21%
Average 3394.80 3434.40 1.17% 6.74 4.39 30.39% 6.74 4.43 28.87%
Start
Find all F/Fs (named RFF) that
can be replaced by SAD F/Fs.
Is RFF empty?
Construct the current waveform.
No
Select an F/F (ffi) from RFF for
reducing peak current.
Does ffi exist?
Replace ffi by an SAD F/F
Yes
No
End
Output the new design
圖六：Flip-Flop 代換程式之流程圖
Task 4
Task 1
Yes
Task 2
Task 3
