+-----------------------------------------------------------------------------------+
|                                                                                   |
| Generated by SLEC-2023.2/1056505  (Jul 18 2023)  linux64  S2307180103             |
| on Tue Mar 26 16:54:46 2024.                                                      |
|                                                                                   |
| Restrictions concerning the use of Siemens SLEC                                   |
| are covered in the license agreement. Distribution to third party                 |
| is strictly prohibited.                                                           |
|                                                                                   |
+-----------------------------------------------------------------------------------+

#####################################################################
#####################################################################
Characteristics of the two designs at stage : 1tu_without_flops
Time : 5 sec

#####################################################################
Characteristic                        Design 1   Design 2      Total
                                       (spec)     (impl)     (total)
-------------------------------------------------------------------
# of gates                                  2          2          4 
# of nodes                                  6          5          8 
# of bit-level flops                        0          0          0 
# of flops                                  0          0          0 
# of multipliers                            0          0          0 
# of dividers                               0          0          0 
# of mods                                   0          0          0 
# of adders                                 0          0          0 
# of shifts                                 0          0          0 
# of multiplexors                           2          2          4 
#####################################################################


#####################################################################
#####################################################################
Characteristics of the two designs at stage : 1tu_with_flops
Time : 5 sec

#####################################################################
Characteristic                        Design 1   Design 2      Total
                                       (spec)     (impl)     (total)
-------------------------------------------------------------------
# of gates                                  3          3          6 
# of nodes                                  7          8         12 
# of bit-level flops                        1          1          2 
# of flops                                  1          1          2 
# of multipliers                            0          0          0 
# of dividers                               0          0          0 
# of mods                                   0          0          0 
# of adders                                 0          0          0 
# of shifts                                 0          0          0 
# of multiplexors                           2          2          4 
#####################################################################


