Fitter report for sine
Fri Jul 11 14:05:47 2014
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Fri Jul 11 14:05:47 2014         ;
; Quartus II 32-bit Version          ; 12.0 Build 263 08/02/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; sine                                          ;
; Top-level Entity Name              ; sine_nco                                      ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE6E22C8                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 905 / 6,272 ( 14 % )                          ;
;     Total combinational functions  ; 905 / 6,272 ( 14 % )                          ;
;     Dedicated logic registers      ; 34 / 6,272 ( < 1 % )                          ;
; Total registers                    ; 34                                            ;
; Total pins                         ; 18 / 92 ( 20 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 2 / 30 ( 7 % )                                ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; outwave[0]  ; Incomplete set of assignments ;
; outwave[1]  ; Incomplete set of assignments ;
; outwave[2]  ; Incomplete set of assignments ;
; outwave[3]  ; Incomplete set of assignments ;
; outwave[4]  ; Incomplete set of assignments ;
; outwave[5]  ; Incomplete set of assignments ;
; outwave[6]  ; Incomplete set of assignments ;
; outwave[7]  ; Incomplete set of assignments ;
; outwave[8]  ; Incomplete set of assignments ;
; outwave[9]  ; Incomplete set of assignments ;
; outwave[10] ; Incomplete set of assignments ;
; outwave[11] ; Incomplete set of assignments ;
; outwave[12] ; Incomplete set of assignments ;
; outwave[13] ; Incomplete set of assignments ;
; outwave[14] ; Incomplete set of assignments ;
; outwave[15] ; Incomplete set of assignments ;
; clk         ; Incomplete set of assignments ;
; reset_n     ; Incomplete set of assignments ;
+-------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 990 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 990 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 980     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/home/kazusa/workspace/fpga/sine/sine.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 905 / 6,272 ( 14 % )  ;
;     -- Combinational with no register       ; 871                   ;
;     -- Register only                        ; 0                     ;
;     -- Combinational with a register        ; 34                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 817                   ;
;     -- 3 input functions                    ; 44                    ;
;     -- <=2 input functions                  ; 44                    ;
;     -- Register only                        ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 857                   ;
;     -- arithmetic mode                      ; 48                    ;
;                                             ;                       ;
; Total registers*                            ; 34 / 6,684 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 34 / 6,272 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 59 / 392 ( 15 % )     ;
; User inserted logic elements                ; 0                     ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 18 / 92 ( 20 % )      ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )         ;
;                                             ;                       ;
; Global signals                              ; 2                     ;
; M9Ks                                        ; 0 / 30 ( 0 % )        ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 2 / 30 ( 7 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )         ;
; Global clocks                               ; 2 / 10 ( 20 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%          ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 4%          ;
; Maximum fan-out node                        ; sine:s1|rom_adrs[0]~0 ;
; Maximum fan-out                             ; 315                   ;
; Highest non-global fan-out signal           ; sine:s1|rom_adrs[0]~0 ;
; Highest non-global fan-out                  ; 315                   ;
; Total fan-out                               ; 3644                  ;
; Average fan-out                             ; 3.68                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 905 / 6272 ( 14 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 871                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 34                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 817                 ; 0                              ;
;     -- 3 input functions                    ; 44                  ; 0                              ;
;     -- <=2 input functions                  ; 44                  ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 857                 ; 0                              ;
;     -- arithmetic mode                      ; 48                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 34                  ; 0                              ;
;     -- Dedicated logic registers            ; 34 / 6272 ( < 1 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 59 / 392 ( 15 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 18                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 30 ( 7 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3676                ; 5                              ;
;     -- Registered Connections               ; 376                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 16                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk     ; 23    ; 1        ; 0            ; 11           ; 7            ; 34                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset_n ; 24    ; 2        ; 0            ; 11           ; 14           ; 34                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; outwave[0]  ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[10] ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[11] ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[12] ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[13] ; 30    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[14] ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[15] ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[1]  ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[2]  ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[3]  ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[4]  ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[5]  ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[6]  ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[7]  ; 28    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[8]  ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outwave[9]  ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; outwave[0]              ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; outwave[10]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 4 / 8 ( 50 % )  ; 2.5V          ; --           ;
; 3        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 4        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 13 ( 15 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 10 ( 20 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 4 / 12 ( 33 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 25         ; 2        ; reset_n                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; outwave[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; outwave[13]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 31       ; 36         ; 2        ; outwave[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; outwave[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 50       ; 69         ; 3        ; outwave[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 51       ; 70         ; 3        ; outwave[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 72         ; 3        ; outwave[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 73         ; 3        ; outwave[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ; 74         ; 4        ; outwave[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; outwave[15]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; outwave[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; outwave[14]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; outwave[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 129      ; 178        ; 8        ; outwave[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; outwave[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; outwave[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                        ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------+--------------+
; Compilation Hierarchy Node         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                      ; Library Name ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------+--------------+
; |sine_nco                          ; 905 (35)    ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 18   ; 0            ; 871 (1)      ; 0 (0)             ; 34 (34)          ; |sine_nco                                                ;              ;
;    |sine:s1|                       ; 870 (33)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 870 (33)     ; 0 (0)             ; 0 (0)            ; |sine_nco|sine:s1                                        ;              ;
;       |diff_rom:diff_rom_i|        ; 219 (219)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (219)    ; 0 (0)             ; 0 (0)            ; |sine_nco|sine:s1|diff_rom:diff_rom_i                    ;              ;
;       |lpm_mult:Mult0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sine_nco|sine:s1|lpm_mult:Mult0                         ;              ;
;          |mult_lbt:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sine_nco|sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated ;              ;
;       |sin_rom:sin_rom_i|          ; 618 (618)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 618 (618)    ; 0 (0)             ; 0 (0)            ; |sine_nco|sine:s1|sin_rom:sin_rom_i                      ;              ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; outwave[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outwave[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset_n     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; reset_n             ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                            ;
+---------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk     ; PIN_23   ; 34      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; reset_n ; PIN_24   ; 34      ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+---------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk     ; PIN_23   ; 34      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; reset_n ; PIN_24   ; 34      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                              ;
+--------------------------------------------------------------------+---------+
; Name                                                               ; Fan-Out ;
+--------------------------------------------------------------------+---------+
; sine:s1|rom_adrs[0]~0                                              ; 315     ;
; sine:s1|rom_adrs[1]~5                                              ; 280     ;
; sine:s1|rom_adrs[8]~3                                              ; 257     ;
; sine:s1|rom_adrs[2]~7                                              ; 239     ;
; sine:s1|rom_adrs[7]~4                                              ; 233     ;
; sine:s1|rom_adrs[6]~2                                              ; 217     ;
; sine:s1|rom_adrs[3]~8                                              ; 216     ;
; sine:s1|rom_adrs[5]~6                                              ; 209     ;
; sine:s1|rom_adrs[4]~1                                              ; 207     ;
; phase[19]                                                          ; 112     ;
; phase[15]                                                          ; 33      ;
; phase[14]                                                          ; 30      ;
; phase[11]                                                          ; 28      ;
; phase[12]                                                          ; 27      ;
; phase[17]                                                          ; 24      ;
; phase[13]                                                          ; 21      ;
; phase[20]                                                          ; 18      ;
; phase[18]                                                          ; 18      ;
; phase[10]                                                          ; 18      ;
; phase[16]                                                          ; 15      ;
; sine:s1|diff_rom:diff_rom_i|Ram0~85                                ; 5       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~84                                ; 5       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~83                                ; 5       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~291                               ; 4       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~240                               ; 4       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~86                                ; 4       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~871                                 ; 3       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~270                               ; 3       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~212                               ; 3       ;
; phase[3]                                                           ; 3       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~91                                ; 3       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~819                                 ; 3       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~88                                ; 3       ;
; phase[8]                                                           ; 3       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~296                               ; 2       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~295                               ; 2       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~292                               ; 2       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~286                               ; 2       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~263                               ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~835                                 ; 2       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~90                                ; 2       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~89                                ; 2       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~87                                ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~793                                 ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~792                                 ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~761                                 ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~740                                 ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~739                                 ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~722                                 ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~721                                 ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~674                                 ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~673                                 ; 2       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~611                                 ; 2       ;
; phase[4]                                                           ; 2       ;
; phase[5]                                                           ; 2       ;
; phase[6]                                                           ; 2       ;
; phase[7]                                                           ; 2       ;
; phase[9]                                                           ; 2       ;
; phase[3]~53                                                        ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~300                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~299                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~298                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~297                               ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~879                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~878                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~877                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~876                                 ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~294                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~293                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~290                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~289                               ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~875                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~874                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~873                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~872                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~870                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~869                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~868                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~867                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~866                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~865                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~864                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~863                                 ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~288                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~287                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~285                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~284                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~283                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~282                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~281                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~280                               ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~862                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~861                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~860                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~859                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~858                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~857                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~856                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~855                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~854                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~853                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~852                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~851                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~850                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~849                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~848                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~847                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~846                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~845                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~844                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~843                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~842                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~841                                 ; 1       ;
; sine:s1|leap_coeff[9]~5                                            ; 1       ;
; sine:s1|leap_coeff[7]~4                                            ; 1       ;
; sine:s1|leap_coeff[6]~3                                            ; 1       ;
; sine:s1|leap_coeff[5]~2                                            ; 1       ;
; sine:s1|leap_coeff[4]~1                                            ; 1       ;
; sine:s1|leap_coeff[3]~0                                            ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~279                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~278                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~277                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~276                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~275                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~274                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~273                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~272                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~271                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~269                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~268                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~267                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~266                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~265                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~264                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~262                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~261                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~260                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~259                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~258                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~257                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~256                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~255                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~254                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~253                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~252                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~251                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~250                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~249                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~248                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~247                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~246                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~245                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~244                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~243                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~242                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~241                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~239                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~238                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~237                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~236                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~235                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~234                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~233                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~232                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~231                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~230                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~229                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~228                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~227                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~226                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~225                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~224                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~223                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~222                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~221                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~220                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~219                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~218                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~217                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~216                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~215                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~214                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~213                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~211                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~210                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~209                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~208                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~207                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~206                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~205                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~204                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~203                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~202                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~201                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~200                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~199                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~198                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~197                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~196                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~195                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~194                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~193                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~192                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~191                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~190                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~189                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~188                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~187                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~186                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~185                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~184                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~183                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~182                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~181                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~180                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~179                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~178                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~177                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~176                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~175                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~174                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~173                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~172                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~171                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~170                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~169                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~168                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~167                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~166                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~165                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~164                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~163                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~162                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~161                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~160                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~159                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~158                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~157                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~156                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~155                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~154                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~153                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~152                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~151                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~150                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~149                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~148                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~147                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~146                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~145                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~144                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~143                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~142                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~141                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~140                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~139                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~138                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~137                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~136                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~135                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~134                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~133                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~132                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~131                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~130                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~129                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~128                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~127                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~126                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~125                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~124                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~123                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~122                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~121                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~120                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~119                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~118                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~117                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~116                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~115                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~114                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~113                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~112                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~111                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~110                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~109                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~108                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~107                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~106                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~105                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~104                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~103                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~102                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~101                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~100                               ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~99                                ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~98                                ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~97                                ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~96                                ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~95                                ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~94                                ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~93                                ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~92                                ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~840                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~839                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~838                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~837                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~836                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~834                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~833                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~832                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~831                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~830                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~829                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~828                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~827                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~826                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~825                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~824                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~823                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~822                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~821                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~820                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~818                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~817                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~816                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~815                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~814                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~813                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~812                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~811                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~810                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~809                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~808                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~807                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~806                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~805                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~804                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~803                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~802                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~801                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~800                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~799                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~798                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~797                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~796                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~795                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~794                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~791                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~790                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~789                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~788                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~787                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~786                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~785                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~784                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~783                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~782                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~781                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~780                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~779                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~778                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~777                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~776                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~775                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~774                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~773                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~772                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~771                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~770                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~769                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~768                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~767                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~766                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~765                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~764                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~763                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~762                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~760                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~759                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~758                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~757                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~756                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~755                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~754                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~753                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~752                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~751                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~750                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~749                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~748                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~747                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~746                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~745                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~744                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~743                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~742                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~741                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~738                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~737                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~736                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~735                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~734                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~733                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~732                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~731                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~730                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~729                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~728                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~727                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~726                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~725                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~724                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~723                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~720                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~719                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~718                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~717                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~716                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~715                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~714                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~713                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~712                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~711                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~710                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~709                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~708                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~707                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~706                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~705                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~704                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~703                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~702                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~701                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~700                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~699                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~698                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~697                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~696                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~695                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~694                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~693                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~692                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~691                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~690                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~689                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~688                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~687                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~686                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~685                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~684                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~683                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~682                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~681                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~680                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~679                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~678                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~677                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~676                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~675                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~672                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~671                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~670                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~669                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~668                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~667                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~666                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~665                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~664                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~663                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~662                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~661                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~660                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~659                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~658                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~657                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~656                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~655                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~654                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~653                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~652                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~651                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~650                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~649                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~648                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~647                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~646                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~645                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~644                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~643                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~642                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~641                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~640                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~639                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~638                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~637                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~636                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~635                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~634                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~633                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~632                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~631                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~630                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~629                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~628                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~627                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~626                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~625                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~624                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~623                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~622                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~621                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~620                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~619                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~618                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~617                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~616                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~615                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~614                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~613                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~612                                 ; 1       ;
; sine:s1|diff_rom:diff_rom_i|Ram0~82                                ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~610                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~609                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~608                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~607                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~606                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~605                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~604                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~603                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~602                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~601                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~600                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~599                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~598                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~597                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~596                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~595                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~594                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~593                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~592                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~591                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~590                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~589                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~588                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~587                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~586                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~585                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~584                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~583                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~582                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~581                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~580                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~579                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~578                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~577                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~576                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~575                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~574                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~573                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~572                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~571                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~570                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~569                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~568                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~567                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~566                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~565                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~564                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~563                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~562                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~561                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~560                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~559                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~558                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~557                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~556                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~555                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~554                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~553                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~552                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~551                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~550                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~549                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~548                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~547                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~546                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~545                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~544                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~543                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~542                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~541                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~540                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~539                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~538                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~537                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~536                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~535                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~534                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~533                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~532                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~531                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~530                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~529                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~528                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~527                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~526                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~525                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~524                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~523                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~522                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~521                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~520                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~519                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~518                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~517                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~516                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~515                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~514                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~513                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~512                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~511                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~510                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~509                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~508                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~507                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~506                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~505                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~504                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~503                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~502                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~501                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~500                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~499                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~498                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~497                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~496                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~495                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~494                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~493                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~492                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~491                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~490                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~489                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~488                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~487                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~486                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~485                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~484                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~483                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~482                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~481                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~480                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~479                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~478                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~477                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~476                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~475                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~474                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~473                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~472                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~471                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~470                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~469                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~468                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~467                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~466                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~465                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~464                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~463                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~462                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~461                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~460                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~459                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~458                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~457                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~456                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~455                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~454                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~453                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~452                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~451                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~450                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~449                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~448                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~447                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~446                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~445                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~444                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~443                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~442                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~441                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~440                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~439                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~438                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~437                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~436                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~435                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~434                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~433                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~432                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~431                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~430                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~429                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~428                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~427                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~426                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~425                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~424                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~423                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~422                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~421                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~420                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~419                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~418                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~417                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~416                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~415                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~414                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~413                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~412                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~411                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~410                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~409                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~408                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~407                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~406                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~405                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~404                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~403                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~402                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~401                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~400                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~399                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~398                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~397                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~396                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~395                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~394                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~393                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~392                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~391                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~390                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~389                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~388                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~387                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~386                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~385                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~384                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~383                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~382                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~381                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~380                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~379                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~378                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~377                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~376                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~375                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~374                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~373                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~372                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~371                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~370                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~369                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~368                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~367                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~366                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~365                                 ; 1       ;
; sine:s1|Add2~2                                                     ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~364                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~363                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~362                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~361                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~360                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~359                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~358                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~357                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~356                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~355                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~354                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~353                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~352                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~351                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~350                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~349                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~348                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~347                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~346                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~345                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~344                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~343                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~342                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~341                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~340                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~339                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~338                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~337                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~336                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~335                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~334                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~333                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~332                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~331                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~330                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~329                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~328                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~327                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~326                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~325                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~324                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~323                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~322                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~321                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~320                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~319                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~318                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~317                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~316                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~315                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~314                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~313                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~312                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~311                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~310                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~309                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~308                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~307                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~306                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~305                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~304                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~303                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~302                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~301                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~300                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~299                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~298                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~297                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~296                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~295                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~294                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~293                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~292                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~291                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~290                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~289                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~288                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~287                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~286                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~285                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~284                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~283                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~282                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~281                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~280                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~279                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~278                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~277                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~276                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~275                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~274                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~273                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~272                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~271                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~270                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~269                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~268                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~267                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~266                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~265                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~264                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~263                                 ; 1       ;
; sine:s1|sin_rom:sin_rom_i|Ram0~262                                 ; 1       ;
; phase[20]~51                                                       ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~17        ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~16        ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~15        ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~14        ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~13        ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~12        ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~11        ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~10        ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~9         ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~8         ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~7         ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~6         ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~5         ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~4         ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~3         ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~2         ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~1         ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~0         ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1           ; 1       ;
; phase[19]~50                                                       ; 1       ;
; phase[19]~49                                                       ; 1       ;
; phase[18]~48                                                       ; 1       ;
; phase[18]~47                                                       ; 1       ;
; phase[17]~46                                                       ; 1       ;
; phase[17]~45                                                       ; 1       ;
; phase[16]~44                                                       ; 1       ;
; phase[16]~43                                                       ; 1       ;
; phase[15]~42                                                       ; 1       ;
; phase[15]~41                                                       ; 1       ;
; phase[14]~40                                                       ; 1       ;
; phase[14]~39                                                       ; 1       ;
; phase[13]~38                                                       ; 1       ;
; phase[13]~37                                                       ; 1       ;
; phase[12]~36                                                       ; 1       ;
; phase[12]~35                                                       ; 1       ;
; phase[11]~34                                                       ; 1       ;
; phase[11]~33                                                       ; 1       ;
; phase[10]~32                                                       ; 1       ;
; phase[10]~31                                                       ; 1       ;
; phase[9]~30                                                        ; 1       ;
; phase[9]~29                                                        ; 1       ;
; phase[8]~28                                                        ; 1       ;
; phase[8]~27                                                        ; 1       ;
; phase[7]~26                                                        ; 1       ;
; phase[7]~25                                                        ; 1       ;
; phase[6]~24                                                        ; 1       ;
; phase[6]~23                                                        ; 1       ;
; phase[5]~22                                                        ; 1       ;
; phase[5]~21                                                        ; 1       ;
; phase[4]~20                                                        ; 1       ;
; phase[4]~19                                                        ; 1       ;
; phase[4]~18                                                        ; 1       ;
; outwave[15]~46                                                     ; 1       ;
; sine:s1|Add0~2                                                     ; 1       ;
; outwave[14]~45                                                     ; 1       ;
; outwave[14]~44                                                     ; 1       ;
; sine:s1|signed_sine[15]~29                                         ; 1       ;
; sine:s1|signed_sine[15]~28                                         ; 1       ;
; outwave[13]~43                                                     ; 1       ;
; outwave[13]~42                                                     ; 1       ;
; sine:s1|signed_sine[14]~27                                         ; 1       ;
; sine:s1|signed_sine[14]~26                                         ; 1       ;
; outwave[12]~41                                                     ; 1       ;
; outwave[12]~40                                                     ; 1       ;
; sine:s1|signed_sine[13]~25                                         ; 1       ;
; sine:s1|signed_sine[13]~24                                         ; 1       ;
; outwave[11]~39                                                     ; 1       ;
; outwave[11]~38                                                     ; 1       ;
; sine:s1|signed_sine[12]~23                                         ; 1       ;
; sine:s1|signed_sine[12]~22                                         ; 1       ;
; outwave[10]~37                                                     ; 1       ;
; outwave[10]~36                                                     ; 1       ;
; sine:s1|signed_sine[11]~21                                         ; 1       ;
; sine:s1|signed_sine[11]~20                                         ; 1       ;
; outwave[9]~35                                                      ; 1       ;
; outwave[9]~34                                                      ; 1       ;
; sine:s1|signed_sine[10]~19                                         ; 1       ;
; sine:s1|signed_sine[10]~18                                         ; 1       ;
; outwave[8]~33                                                      ; 1       ;
; outwave[8]~32                                                      ; 1       ;
; sine:s1|signed_sine[9]~17                                          ; 1       ;
; sine:s1|signed_sine[9]~16                                          ; 1       ;
; outwave[7]~31                                                      ; 1       ;
; outwave[7]~30                                                      ; 1       ;
; sine:s1|signed_sine[8]~15                                          ; 1       ;
; sine:s1|signed_sine[8]~14                                          ; 1       ;
; outwave[6]~29                                                      ; 1       ;
; outwave[6]~28                                                      ; 1       ;
; sine:s1|signed_sine[7]~13                                          ; 1       ;
; sine:s1|signed_sine[7]~12                                          ; 1       ;
; outwave[5]~27                                                      ; 1       ;
; outwave[5]~26                                                      ; 1       ;
; sine:s1|signed_sine[6]~11                                          ; 1       ;
; sine:s1|signed_sine[6]~10                                          ; 1       ;
; outwave[4]~25                                                      ; 1       ;
; outwave[4]~24                                                      ; 1       ;
; sine:s1|signed_sine[5]~9                                           ; 1       ;
; sine:s1|signed_sine[5]~8                                           ; 1       ;
; outwave[3]~23                                                      ; 1       ;
; outwave[3]~22                                                      ; 1       ;
; sine:s1|signed_sine[4]~7                                           ; 1       ;
; sine:s1|signed_sine[4]~6                                           ; 1       ;
; outwave[2]~21                                                      ; 1       ;
; outwave[2]~20                                                      ; 1       ;
; sine:s1|signed_sine[3]~5                                           ; 1       ;
; sine:s1|signed_sine[3]~4                                           ; 1       ;
; outwave[1]~19                                                      ; 1       ;
; outwave[1]~18                                                      ; 1       ;
; sine:s1|signed_sine[2]~3                                           ; 1       ;
; sine:s1|signed_sine[2]~2                                           ; 1       ;
+--------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    sine:s1|lpm_mult:Mult0|mult_lbt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 986 / 32,401 ( 3 % )  ;
; C16 interconnects          ; 2 / 1,326 ( < 1 % )   ;
; C4 interconnects           ; 394 / 21,816 ( 2 % )  ;
; Direct links               ; 98 / 32,401 ( < 1 % ) ;
; Global clocks              ; 2 / 10 ( 20 % )       ;
; Local interconnects        ; 585 / 10,320 ( 6 % )  ;
; R24 interconnects          ; 5 / 1,289 ( < 1 % )   ;
; R4 interconnects           ; 396 / 28,186 ( 1 % )  ;
+----------------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 15.34) ; Number of LABs  (Total = 59) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 55                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.14) ; Number of LABs  (Total = 59) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 4                            ;
; 1 Clock                            ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.88) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 52                           ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.59) ; Number of LABs  (Total = 59) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 8                            ;
; 2                                               ; 11                           ;
; 3                                               ; 5                            ;
; 4                                               ; 8                            ;
; 5                                               ; 4                            ;
; 6                                               ; 3                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 3                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.44) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 5                            ;
; 10                                           ; 4                            ;
; 11                                           ; 3                            ;
; 12                                           ; 2                            ;
; 13                                           ; 6                            ;
; 14                                           ; 7                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 4                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 16           ; 0            ; 0            ; 2            ; 0            ; 16           ; 2            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 2            ; 18           ; 18           ; 16           ; 18           ; 2            ; 16           ; 18           ; 18           ; 18           ; 2            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; outwave[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outwave[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Jul 11 14:05:38 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off sine -c sine
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CE6E22C8 for design sine
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 18 total pins
    Info (169086): Pin outwave[0] not assigned to an exact location on the device
    Info (169086): Pin outwave[1] not assigned to an exact location on the device
    Info (169086): Pin outwave[2] not assigned to an exact location on the device
    Info (169086): Pin outwave[3] not assigned to an exact location on the device
    Info (169086): Pin outwave[4] not assigned to an exact location on the device
    Info (169086): Pin outwave[5] not assigned to an exact location on the device
    Info (169086): Pin outwave[6] not assigned to an exact location on the device
    Info (169086): Pin outwave[7] not assigned to an exact location on the device
    Info (169086): Pin outwave[8] not assigned to an exact location on the device
    Info (169086): Pin outwave[9] not assigned to an exact location on the device
    Info (169086): Pin outwave[10] not assigned to an exact location on the device
    Info (169086): Pin outwave[11] not assigned to an exact location on the device
    Info (169086): Pin outwave[12] not assigned to an exact location on the device
    Info (169086): Pin outwave[13] not assigned to an exact location on the device
    Info (169086): Pin outwave[14] not assigned to an exact location on the device
    Info (169086): Pin outwave[15] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset_n not assigned to an exact location on the device
Info (332104): Reading SDC File: 'sine.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   81.380          clk
Info (176353): Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node reset_n~input (placed in PIN 24 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 2.5V VCCIO, 0 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 439 megabytes
    Info: Processing ended: Fri Jul 11 14:05:48 2014
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


