 Ø 管脚约束文件

在工程中，用到了时钟、复位、拨码开关switch以及LED。为了在开发板上运行，还需将RTL中的信号和开发板上的FPGA芯片的引脚对应起来，即物理约束。

语法格式：

set_property PACKAGE_PIN pin [get_ports port_name]

set_property IOSTANDARD LVCMOS18 [get_ports port_name]

 **编写pin.xdc****如下：**

<center><img src="../s7-1.png" width = 400></center>                               

 

Ø 时钟约束文件

在工程中，用到了时钟，为了更好的时序分析，让工具根据给定的频率进行逻辑优化，需要添加时钟约束文件。

语法格式：

create_clock -name name -period time [get_ports port_name]

 **编写clock.xdc****如下：**

  <center><img src="../s7-2.png" width = 400></center>   

 



  

 

 

   

 

 

