=========================================================
Scheduler report file
Generated by stratus_hls 19.10-p100  (91500.011111)
On:          Mon Jan 25 11:55:49 2021
Project Dir: /home/hanji/stratus/mv1/train_npu/to_addr_gen
Module:      pw_weight_addr_gen
HLS Config:  DPA
=========================================================
Scheduler report for : _cnt_max2                                                                                  
--------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
ox_cnt_max2           2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:58,c:28 -> l:304,c:7         
                                                                                                                  
oy_cnt_max2           2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:60,c:28 -> l:305,c:7         
                                                                                                                  
stride_y              4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:28,c:23                      
                                                                                                                  
stride_x              4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:27,c:23                      
                                                                                                                  
ox_cnt_max            4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:57,c:28                      
                                                                                                                  
oy_cnt_max            4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:59,c:28                      
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:324,c:19 & operator= @l:322  
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:315,c:19 & operator= @l:313  
                                                                                                                  
f:pw_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:39                                              
                                                                                                                  
oy_cnt_max2           4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:60,c:28 -> l:324,c:7 &       
                                                                                                                  
f:pw_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:39                                              
                                                                                                                  
ox_cnt_max2           4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:58,c:28 -> l:315,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _set_max_num                                                                               
-----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
feature_width         3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:18,c:24 -> l:293,c:18        
                                                                                                                  
filter_width          3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:24,c:24 -> l:293,c:41        
                                                                                                                  
pad_left_size         3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:31,c:23 -> l:293,c:64        
                                                                                                                  
pad_right_size        3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:32,c:23 -> l:293,c:87        
                                                                                                                  
feature_height        3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:19,c:24 -> l:296,c:18        
                                                                                                                  
filter_height         3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:25,c:24 -> l:296,c:42        
                                                                                                                  
pad_top_size          3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:29,c:23 -> l:296,c:66        
                                                                                                                  
pad_bottom_size       3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:30,c:23 -> l:296,c:88        
                                                                                                                  
filter_channel        3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:26,c:24 -> l:291,c:18        
                                                                                                                  
out_feature_channel   3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:23,c:24 -> l:298,c:18        
                                                                                                                  
of_cnt_max            3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:61,c:28 -> l:298,c:5         
                                                                                                                  
if_cnt_max            3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:56,c:28 -> l:291,c:5         
                                                                                                                  
f:pw_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:63 & c:40                                       
                                                                                                                  
oy_cnt_max            3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:59,c:28 -> l:296,c:5 &       
                                                                                                                  
f:pw_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:61 & c:39                                       
                                                                                                                  
ox_cnt_max            3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:57,c:28 -> l:293,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _pw_weight_data_valid                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
pw_weight_data_valid  2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:37,c:16 -> l:283,c:7         
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:144 -> l:286,c:30       
                                                                                                                  
pw_weight_data_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:37,c:16 -> l:286,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _cache_en                                                                                  
--------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
cache_en              2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:38,c:16 -> l:274,c:7         
                                                                                                                  
run_10d               4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:67 -> l:277,c:18        
                                                                                                                  
cache_en              4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:38,c:16 -> l:277,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _pw_weight_addr_valid                                                                      
--------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
pw_weight_addr_valid  2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:36,c:16 -> l:266,c:7         
                                                                                                                  
run_3d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:87,c:27 -> l:269,c:30        
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:36,c:16 -> l:269,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _delay                                                                                     
-----------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
run_1d                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:85,c:27 -> l:225,c:7         
                                                                                                                  
run_2d                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:86,c:27 -> l:226,c:7         
                                                                                                                  
run_3d                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:87,c:27 -> l:227,c:7         
                                                                                                                  
run_4d                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:87,c:35 -> l:228,c:7         
                                                                                                                  
run_5d                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:27 -> l:229,c:7         
                                                                                                                  
run_6d                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:35 -> l:230,c:7         
                                                                                                                  
run_7d                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:43 -> l:231,c:7         
                                                                                                                  
run_8d                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:51 -> l:232,c:7         
                                                                                                                  
run_9d                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:59 -> l:233,c:7         
                                                                                                                  
run_10d               2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:67 -> l:234,c:7         
                                                                                                                  
pw_weight_addr_valid  2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:19 -> l:235,c:7         
                                                                                                                  
pw_weight_addr_valid  2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:44 -> l:236,c:7         
                                                                                                                  
pw_weight_addr_valid  2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:69 -> l:237,c:7         
                                                                                                                  
pw_weight_addr_valid  2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:94 -> l:238,c:7         
                                                                                                                  
pw_weight_addr_valid  2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:119 -> l:239,c:7        
                                                                                                                  
pw_weight_addr_valid  2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:144 -> l:240,c:7        
                                                                                                                  
pw_weight_addr_valid  2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:169 -> l:241,c:7        
                                                                                                                  
run_1d                3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:85,c:27 -> l:244,c:7         
                                                                                                                  
run_2d                3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:86,c:27 -> l:245,c:7         
                                                                                                                  
run_3d                3 (2:FALSE)      --              FALSE  @(f:pw_weight_addr_gen.h,l:87,c:27->l:269,c:30)     
                                                                                                                  
run_4d                3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:87,c:35 -> l:247,c:7         
                                                                                                                  
run_5d                3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:27 -> l:248,c:7         
                                                                                                                  
run_6d                3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:35 -> l:249,c:7         
                                                                                                                  
run_7d                3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:43 -> l:250,c:7         
                                                                                                                  
run_8d                3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:51 -> l:251,c:7         
                                                                                                                  
run_9d                3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:88,c:59 -> l:252,c:7         
                                                                                                                  
pw_weight_addr_valid  3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:19 -> l:254,c:7         
                                                                                                                  
pw_weight_addr_valid  3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:44 -> l:255,c:7         
                                                                                                                  
pw_weight_addr_valid  3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:69 -> l:256,c:7         
                                                                                                                  
pw_weight_addr_valid  3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:94 -> l:257,c:7         
                                                                                                                  
pw_weight_addr_valid  3 (2:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:55,c:119 -> l:258,c:7        
                                                                                                                  
pw_weight_addr_valid  3 (2:FALSE)      --              FALSE  @(f:pw_weight_addr_gen.h,l:55,c:144->l:286,c:30)    
                                                                                                                  
pw_weight_addr_valid  3 (2:FALSE)      --              FALSE  @[[ mapped (f:pw_weight_addr_gen.h,l:36,c:16->l:26  
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:144 -> l:260,c:33       
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:36,c:16 -> l:254,c:33        
                                                                                                                  
run_3d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:87,c:27 -> l:247,c:16        
                                                                                                                  
run                   4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:84,c:27 -> l:244,c:16        
                                                                                                                  
run_1d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:85,c:27 -> l:245,c:16        
                                                                                                                  
run_2d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:86,c:27 -> l:246,c:16        
                                                                                                                  
run_4d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:87,c:35 -> l:248,c:16        
                                                                                                                  
run_5d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:27 -> l:249,c:16        
                                                                                                                  
run_6d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:35 -> l:250,c:16        
                                                                                                                  
run_7d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:43 -> l:251,c:16        
                                                                                                                  
run_8d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:51 -> l:252,c:16        
                                                                                                                  
run_9d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:59 -> l:253,c:17        
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:19 -> l:255,c:33        
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:44 -> l:256,c:33        
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:69 -> l:257,c:33        
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:94 -> l:258,c:33        
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:119 -> l:259,c:33       
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:169 -> l:260,c:7        
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:144 -> l:259,c:7        
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:119 -> l:258,c:7        
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:94 -> l:257,c:7         
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:69 -> l:256,c:7         
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:44 -> l:255,c:7         
                                                                                                                  
pw_weight_addr_valid  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:55,c:19 -> l:254,c:7         
                                                                                                                  
run_10d               4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:67 -> l:253,c:7         
                                                                                                                  
run_9d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:59 -> l:252,c:7         
                                                                                                                  
run_8d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:51 -> l:251,c:7         
                                                                                                                  
run_7d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:43 -> l:250,c:7         
                                                                                                                  
run_6d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:35 -> l:249,c:7         
                                                                                                                  
run_5d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:88,c:27 -> l:248,c:7         
                                                                                                                  
run_4d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:87,c:35 -> l:247,c:7         
                                                                                                                  
run_3d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:87,c:27 -> l:246,c:7         
                                                                                                                  
run_2d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:86,c:27 -> l:245,c:7         
                                                                                                                  
run_1d                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:85,c:27 -> l:244,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _pw_weight_addr                                                                            
--------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
pw_weight_addr        2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:35,c:25 -> l:217,c:7         
                                                                                                                  
tmp_pw_weight_addr    4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:54,c:28 -> l:219,c:24        
                                                                                                                  
pw_weight_addr        4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:35,c:25 -> l:219,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _tmp_pw_weight_addr                                                                        
------------------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
tmp_pw_weight_addr    2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:54,c:28 -> l:208,c:7         
                                                                                                                  
org_if_pos            4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:80,c:28 -> l:211,c:28        
                                                                                                                  
org_of_pos            4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:80,c:40 -> l:211,c:48        
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:211,c:46                   
                                                                                                                  
tmp_pw_weight_addr    4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:54,c:28 -> l:211,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _org_pos                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
org_if_pos            2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:80,c:28 -> l:196,c:7         
                                                                                                                  
org_of_pos            2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:80,c:40 -> l:197,c:7         
                                                                                                                  
if_pos                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:66,c:28 -> l:200,c:20        
                                                                                                                  
read_weight_base_add  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:33,c:24 -> l:200,c:36        
                                                                                                                  
of_pos                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:79,c:28 -> l:201,c:20        
                                                                                                                  
if_cnt_max            4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:56,c:28 -> l:201,c:36        
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:201,c:34                   
                                                                                                                  
org_of_pos            4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:80,c:40 -> l:201,c:7 &       
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:200,c:34                   
                                                                                                                  
org_if_pos            4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:80,c:28 -> l:200,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _of_pos                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
of_pos                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:79,c:28 -> l:188,c:7         
                                                                                                                  
of_cnt                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:77,c:28 -> l:190,c:16        
                                                                                                                  
of_pos                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:79,c:28 -> l:190,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _if_pos                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
if_pos                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:66,c:28 -> l:181,c:7         
                                                                                                                  
if_cnt                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:64,c:28 -> l:183,c:16        
                                                                                                                  
if_pos                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:66,c:28 -> l:183,c:7         
                                                                                                                  
                                                                                                                  
Scheduler report for : _run                                                                                       
---------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
run                   2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:84,c:27 -> l:111,c:7         
                                                                                                                  
stop                  4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:12,c:15 -> l:112,c:14        
                                                                                                                  
enable                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:92,c:27 -> l:115,c:13        
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:115,c:11 & operator= @l:113  
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:115,c:11 & operator= @l:113  
                                                                                                                  
run                   4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:84,c:27 -> l:115,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _if_ctrl                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
if_cnt                3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:64,c:28 -> l:121,c:39        
                                                                                                                  
if_cnt_max            3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:56,c:28 -> l:121,c:56        
                                                                                                                  
if_enable             3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:63,c:27 -> l:121,c:17        
                                                                                                                  
run                   3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:84,c:27 -> l:120,c:17        
                                                                                                                  
if_enable             3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:63,c:27 -> l:120,c:5         
                                                                                                                  
f:pw_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:74 & c:53                                       
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:121,c:35                   
                                                                                                                  
if_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:65,c:27 -> l:121,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _if_counter                                                                                
----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
if_cnt                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:64,c:28 -> l:126,c:7         
                                                                                                                  
if_cnt                3 (2:FALSE)      --              FALSE  @[ mapped (f:pw_weight_addr_gen.h,l:64,c:28->l:183  
                                                                                                                  
if_clear              4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:65,c:27 -> l:127,c:14        
                                                                                                                  
if_cnt                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:64,c:28 -> l:130,c:7         
                                                                                                                  
if_enable             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:63,c:27 -> l:129,c:14        
                                                                                                                  
f:pw_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:30 & operator= @c:14 & l:129,c:10               
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:130,c:14 & l:129,c:10 & l:1  
                                                                                                                  
if_cnt                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:64,c:28 -> l:130,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _ox_ctrl                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
ox_cnt                3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:69,c:28 -> l:136,c:39        
                                                                                                                  
ox_cnt_max2           3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:58,c:28 -> l:136,c:56        
                                                                                                                  
systolic_depth        3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:16,c:23 -> l:136,c:77        
                                                                                                                  
ox_enable             3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:68,c:27 -> l:136,c:17        
                                                                                                                  
if_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:65,c:27 -> l:134,c:18        
                                                                                                                  
ox_enable             3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:68,c:27 -> l:134,c:5         
                                                                                                                  
f:pw_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:53                                              
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:136,c:35                   
                                                                                                                  
ox_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:70,c:27 -> l:136,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _ox_counter                                                                                
----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
ox_cnt                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:69,c:28 -> l:141,c:7         
                                                                                                                  
ox_cnt                3 (2:FALSE)      --              FALSE  @(f:pw_weight_addr_gen.h,l:69,c:28->l:136,c:39)     
                                                                                                                  
ox_clear              4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:70,c:27 -> l:142,c:14        
                                                                                                                  
ox_enable             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:68,c:27 -> l:144,c:14        
                                                                                                                  
ox_cnt                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:69,c:28 -> l:145,c:7         
                                                                                                                  
systolic_depth        4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:16,c:23 -> l:145,c:32        
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:145,c:30                   
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:145,c:14 & l:144,c:10        
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:145,c:14 & l:144,c:10 & l:1  
                                                                                                                  
ox_cnt                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:69,c:28 -> l:145,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _oy_ctrl                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
oy_cnt                3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:73,c:28 -> l:151,c:39        
                                                                                                                  
oy_cnt_max2           3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:60,c:28 -> l:151,c:56        
                                                                                                                  
oy_enable             3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:72,c:27 -> l:151,c:17        
                                                                                                                  
ox_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:70,c:27 -> l:149,c:18        
                                                                                                                  
oy_enable             3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:72,c:27 -> l:149,c:5         
                                                                                                                  
f:pw_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:75 & c:53                                       
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:151,c:35                   
                                                                                                                  
oy_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:74,c:27 -> l:151,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _oy_counter                                                                                
----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
oy_cnt                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:73,c:28 -> l:156,c:7         
                                                                                                                  
oy_cnt                3 (2:FALSE)      --              FALSE  @(f:pw_weight_addr_gen.h,l:73,c:28->l:151,c:39)     
                                                                                                                  
oy_clear              4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:74,c:27 -> l:157,c:14        
                                                                                                                  
oy_cnt                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:73,c:28 -> l:160,c:7         
                                                                                                                  
oy_enable             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:72,c:27 -> l:159,c:14        
                                                                                                                  
f:pw_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:30 & operator= @c:14 & l:159,c:10               
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:160,c:14 & l:159,c:10 & l:1  
                                                                                                                  
oy_cnt                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:73,c:28 -> l:160,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _of_ctrl                                                                                   
-------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
of_cnt                3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:77,c:28 -> l:167,c:39        
                                                                                                                  
of_cnt_max            3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:61,c:28 -> l:167,c:57        
                                                                                                                  
of_enable             3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:76,c:27 -> l:167,c:17        
                                                                                                                  
oy_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:74,c:27 -> l:164,c:18        
                                                                                                                  
of_enable             3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:76,c:27 -> l:164,c:5         
                                                                                                                  
f:pw_weight_addr_gen  3 (2:TRUE)       --              FALSE  & c:81 & c:53                                       
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:167,c:35                   
                                                                                                                  
of_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:78,c:27 -> l:167,c:5 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _of_counter                                                                                
----------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
of_cnt                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:77,c:28 -> l:172,c:7         
                                                                                                                  
of_cnt                3 (2:FALSE)      --              FALSE  @[ mapped (f:pw_weight_addr_gen.h,l:77,c:28->l:190  
                                                                                                                  
of_clear              4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:78,c:27 -> l:173,c:14        
                                                                                                                  
of_cnt                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:77,c:28 -> l:176,c:7         
                                                                                                                  
of_enable             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:76,c:27 -> l:175,c:14        
                                                                                                                  
f:pw_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:30 & operator= @c:14 & l:175,c:10               
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:176,c:14 & l:175,c:10 & l:1  
                                                                                                                  
of_cnt                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:77,c:28 -> l:176,c:7 &       
                                                                                                                  
                                                                                                                  
Scheduler report for : _finish                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
if_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:65,c:27 -> l:96,c:14         
                                                                                                                  
ox_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:70,c:27 -> l:96,c:33         
                                                                                                                  
oy_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:74,c:27 -> l:96,c:52         
                                                                                                                  
of_clear              3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:78,c:27 -> l:96,c:71         
                                                                                                                  
                      3 (2:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:96,c:68                    
                                                                                                                  
finish                3 (2:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:90,c:27 -> l:96,c:5 &        
                                                                                                                  
                                                                                                                  
Scheduler report for : _enable                                                                                    
------------------------------                                                                                            
                                                                                                                  
Op                    SID(BB;Clocked)  Pipeline Stage  IS     SRCLOC                                              
--                    ---------------  --------------  --     ------                                              
                                                                                                                  
enable                2 (1:FALSE)      --              FALSE  pw_weight_addr_gen.h,l:92,c:27 -> l:101,c:7         
                                                                                                                  
enable                3 (2:FALSE)      --              FALSE  @(f:pw_weight_addr_gen.h,l:92,c:27->l:115,c:13)     
                                                                                                                  
filter_height         4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:25,c:24 -> l:102,c:42        
                                                                                                                  
start_rising          4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:14,c:23 -> l:102,c:14        
                                                                                                                  
filter_width          4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:24,c:24 -> l:102,c:71        
                                                                                                                  
finish                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:90,c:27 -> l:104,c:14        
                                                                                                                  
enable                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:92,c:27 -> l:105,c:7         
                                                                                                                  
f:pw_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:63                                              
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:105,c:14 & l:104,c:10        
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:102,c:39                   
                                                                                                                  
f:pw_weight_addr_gen  4 (3:TRUE)       --              FALSE  & c:91                                              
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:105,c:14 & l:104,c:10        
                                                                                                                  
                      4 (3:TRUE)       --              FALSE  f:pw_weight_addr_gen.h,l:102,c:68                   
                                                                                                                  
operator=             4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:105,c:14 & l:104,c:10 & ope  
                                                                                                                  
enable                4 (3:TRUE)       --              FALSE  pw_weight_addr_gen.h,l:92,c:27 -> l:105,c:7 &       
                                                                                                                  
                                                                                                                  
