>Dmel_RG2
CGGCACTCTTAACTCGCTCCG
>Dmel_RG3
CGGCACTCTTAACTCGCTCCG
>Dmel_RG5
CGGCACTCTTAACTCGCTCCG
>Dmel_RG9
CGGCACTCTTAACTCGCTCCG
>Dmel_RG18N
CGGCACTCTTAACTCGCTCCG
>Dmel_RG19
CGGCACTCTTAACTCGCTCCG
>Dmel_RG22
CGGCACTCTTAACTCGCTCCG
>Dmel_RG24
CGGCACTCTTAACTCGCTCCG
>Dmel_RG25
CGGCACTCTTAACTCGCTCCG
>Dmel_RG28
CGGCACTCTTAACTCGCTCCG
>Dmel_RG32N
CGGCACTCTTAACTCGCTCCG
>Dmel_RG34
CGGCACTCTTAACTCGCTCCG
>Dmel_RG36
CGGCACTCTTAACTCGCTCCG
>Dmel_RG38N
CGGCACTCTTAACTCGCTCCG
>Dsim_MD03
CGGCACTCCTGACCCGCTCCG
>Dsim_MD06
CGGCACTCCTGACCCGCTCCG
>Dsim_MD105
CGGCACTCCTGACCCGCTCCG
>Dsim_MD106
CGGCACTCCTGACCCGCTCCG
>Dsim_MD146
CGGCACTCCTGACCCGCTCCG
>Dsim_MD15
CGGCACTCCTGACCCGCTCCG
>Dsim_MD197
CGGCACTCCTGACCCGCTCCG
>Dsim_MD199
CGGCACTCCTGACTCGCTCTG
>Dsim_MD201
CGGCACTCCTGACCCGCTCCG
>Dsim_MD221
CGGCACTCCTGACCCGCTCCG
>Dsim_MD224
CGGCACTCCTAACCCGCTCCG
>Dsim_MD225
CGGCACTCCTGACCCGCTCCG
>Dsim_MD233
CGGCACTCCTGACCCGCTCCG
>Dsim_MD235
CGGCACTCCTGACCCGCTCTG
>Dsim_MD238
CGGCACTCCTGACCCGCTCCG
>Dsim_MD243
CGGCACTCCTGACCCGCTCCG
>Dsim_MD251
CGGCACTCCTGACCCGCTCCG
>Dsim_MD255
CGGCACTCCTGACCCGCTCCG
>Dsim_MD63
CGGCACTCCTGACCCGCTCCG
>Dsim_MD72
CGGCACTCCTGACCCGCTCCG
>Dsim_MD73
CGGCACTCCTGACCCGCTCCG
>Dyak_528_20716
CAGCACTCCTGACCCGCTCCG
>Dere_528_20716
CAGCACTCCTGACCCGCTCCG
