Partition Merge report for psscrate
Wed Feb 26 13:12:05 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Wed Feb 26 13:12:05 2020       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; psscrate                                    ;
; Top-level Entity Name              ; block                                       ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 3,633                                       ;
;     Total combinational functions  ; 2,775                                       ;
;     Dedicated logic registers      ; 2,281                                       ;
; Total registers                    ; 2281                                        ;
; Total pins                         ; 76                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 149,376                                     ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                              ;
+-------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------+---------+
; Name                                            ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                              ; Details ;
+-------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------+---------+
; a0                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a0                                             ; N/A     ;
; a0                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a0                                             ; N/A     ;
; a1                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a1                                             ; N/A     ;
; a1                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a1                                             ; N/A     ;
; a2                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a2                                             ; N/A     ;
; a2                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a2                                             ; N/A     ;
; a3                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a3                                             ; N/A     ;
; a3                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a3                                             ; N/A     ;
; a4                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a4                                             ; N/A     ;
; a4                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a4                                             ; N/A     ;
; a5                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a5                                             ; N/A     ;
; a5                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a5                                             ; N/A     ;
; a6                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a6                                             ; N/A     ;
; a6                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; a6                                             ; N/A     ;
; control_write_logic:inst1|user_buffer_input[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control_write_logic:inst1|user_buffer_input[0] ; N/A     ;
; control_write_logic:inst1|user_buffer_input[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control_write_logic:inst1|user_buffer_input[0] ; N/A     ;
; control_write_logic:inst1|user_buffer_input[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control_write_logic:inst1|user_buffer_input[1] ; N/A     ;
; control_write_logic:inst1|user_buffer_input[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control_write_logic:inst1|user_buffer_input[1] ; N/A     ;
; control_write_logic:inst1|user_buffer_input[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control_write_logic:inst1|user_buffer_input[1] ; N/A     ;
; control_write_logic:inst1|user_buffer_input[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; control_write_logic:inst1|user_buffer_input[1] ; N/A     ;
; control_write_logic:inst1|user_buffer_input[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; control_write_logic:inst1|user_buffer_input[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                            ; N/A     ;
; d0                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d0                                             ; N/A     ;
; d0                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d0                                             ; N/A     ;
; d1                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d1                                             ; N/A     ;
; d1                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d1                                             ; N/A     ;
; d2                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d2                                             ; N/A     ;
; d2                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d2                                             ; N/A     ;
; d3                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d3                                             ; N/A     ;
; d3                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d3                                             ; N/A     ;
; d4                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d4                                             ; N/A     ;
; d4                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d4                                             ; N/A     ;
; d5                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d5                                             ; N/A     ;
; d5                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d5                                             ; N/A     ;
; d6                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d6                                             ; N/A     ;
; d6                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d6                                             ; N/A     ;
; d7                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d7                                             ; N/A     ;
; d7                                              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; d7                                             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC            ; N/A     ;
; clk                                             ; post-fitting  ; connected ; Top                            ; post-synthesis    ; clk                                            ; N/A     ;
+-------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                      ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top    ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 2422   ; 205              ; 1007                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total combinational functions               ; 2140   ; 187              ; 448                            ; 0                              ;
; Logic element usage by number of LUT inputs ;        ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1089   ; 86               ; 223                            ; 0                              ;
;     -- 3 input functions                    ; 621    ; 59               ; 126                            ; 0                              ;
;     -- <=2 input functions                  ; 430    ; 42               ; 99                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Logic elements by mode                      ;        ;                  ;                                ;                                ;
;     -- normal mode                          ; 1939   ; 178              ; 381                            ; 0                              ;
;     -- arithmetic mode                      ; 201    ; 9                ; 67                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Total registers                             ; 1332   ; 112              ; 837                            ; 0                              ;
;     -- Dedicated logic registers            ; 1332   ; 112              ; 837                            ; 0                              ;
;     -- I/O registers                        ; 0      ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Virtual pins                                ; 0      ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 76     ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0      ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 143360 ; 0                ; 6016                           ; 0                              ;
; Total RAM block bits                        ; 0      ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1      ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0      ; 0                ; 0                              ; 1                              ;
;                                             ;        ;                  ;                                ;                                ;
; Connections                                 ;        ;                  ;                                ;                                ;
;     -- Input Connections                    ; 1721   ; 169              ; 1241                           ; 1                              ;
;     -- Registered Input Connections         ; 1350   ; 122              ; 955                            ; 0                              ;
;     -- Output Connections                   ; 1316   ; 370              ; 35                             ; 1411                           ;
;     -- Registered Output Connections        ; 12     ; 370              ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Internal Connections                        ;        ;                  ;                                ;                                ;
;     -- Total Connections                    ; 15609  ; 1351             ; 4834                           ; 1413                           ;
;     -- Registered Connections               ; 7797   ; 1002             ; 3355                           ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; External Connections                        ;        ;                  ;                                ;                                ;
;     -- Top                                  ; 258    ; 336              ; 1031                           ; 1412                           ;
;     -- sld_hub:auto_hub                     ; 336    ; 22               ; 181                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1031   ; 181              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 1412   ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Partition Interface                         ;        ;                  ;                                ;                                ;
;     -- Input Ports                          ; 56     ; 111              ; 210                            ; 1                              ;
;     -- Output Ports                         ; 63     ; 128              ; 109                            ; 2                              ;
;     -- Bidir Ports                          ; 32     ; 0                ; 0                              ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Registered Ports                            ;        ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0      ; 3                ; 100                            ; 0                              ;
;     -- Registered Output Ports              ; 0      ; 68               ; 95                             ; 0                              ;
;                                             ;        ;                  ;                                ;                                ;
; Port Connectivity                           ;        ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0      ; 2                ; 73                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0      ; 45               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0      ; 0                ; 17                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0      ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0      ; 84               ; 51                             ; 0                              ;
;     -- Output Ports with no Source          ; 0      ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0      ; 89               ; 65                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0      ; 76               ; 97                             ; 0                              ;
+---------------------------------------------+--------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                         ; Partition ; Type          ; Location ; Status                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; a0                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- a0                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- a0~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; a1                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- a1                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- a1~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; a2                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- a2                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- a2~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; a3                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- a3                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- a3~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; a4                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- a4                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- a4~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; a5                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- a5                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- a5~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; a6                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- a6                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- a6~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; a7                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- a7                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- a7~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; a8                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- a8                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- a8~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; a9                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- a9                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- a9~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; clk                                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- clk                                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- clk~input                                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; d0                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- d0                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- d0~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; d1                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- d1                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- d1~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; d2                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- d2                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- d2~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; d3                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- d3                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- d3~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; d4                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- d4                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- d4~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; d5                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- d5                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- d5~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; d6                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- d6                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- d6~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; d7                                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- d7                                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- d7~input                                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_clr                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_ena                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_ir_in_0_                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_ir_out_0_                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_jtag_state_cdr                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_jtag_state_rti                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_jtag_state_sdr                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_jtag_state_udr                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_raw_tck                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_tdi                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_tdo                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_jtag_uart_0_softproc_jtag_uart_0_alt_jtag_atlantic_usr1                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; jtag.bp.inst_nios2_gen2_0_cpu_the_softproc_nios2_gen2_0_cpu_nios2_oci_the_softproc_nios2_gen2_0_cpu_debug_slave_wrapper_softproc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_0_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_10_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_11_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_12_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_13_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_14_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_15_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_16_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_17_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_18_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_19_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_1_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_20_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_21_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_22_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_23_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_24_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_25_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_26_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_27_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_28_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_29_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_2_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_30_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_31_                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_3_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_4_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_5_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_6_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_7_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_8_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; pre_syn.bp.inst1_user_buffer_input_9_                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[0]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[0]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[0]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[10]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[10]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[10]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[11]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[11]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[11]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[12]                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[12]                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[12]~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[1]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[1]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[1]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[2]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[2]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[2]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[3]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[3]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[3]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[4]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[4]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[4]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[5]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[5]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[5]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[6]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[6]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[6]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[7]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[7]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[7]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[8]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[8]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[8]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_addr[9]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_addr[9]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_addr[9]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_ba[0]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_ba[0]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_ba[0]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_ba[1]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_ba[1]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_ba[1]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_cas_n                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_cas_n                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_cas_n~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_cke                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_cke                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_cke~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_clock                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_clock                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_clock~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_cs_n                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_cs_n                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_cs_n~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[0]                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[0]                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[0]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[10]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[10]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[10]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[11]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[11]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[11]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[12]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[12]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[12]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[13]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[13]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[13]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[14]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[14]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[14]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[15]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[15]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[15]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[16]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[16]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[16]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[17]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[17]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[17]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[18]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[18]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[18]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[19]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[19]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[19]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[1]                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[1]                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[1]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[20]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[20]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[20]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[21]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[21]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[21]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[22]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[22]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[22]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[23]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[23]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[23]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[24]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[24]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[24]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[25]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[25]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[25]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[26]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[26]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[26]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[27]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[27]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[27]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[28]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[28]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[28]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[29]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[29]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[29]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[2]                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[2]                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[2]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[30]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[30]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[30]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[31]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[31]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[31]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[3]                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[3]                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[3]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[4]                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[4]                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[4]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[5]                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[5]                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[5]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[6]                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[6]                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[6]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[7]                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[7]                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[7]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[8]                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[8]                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[8]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dq[9]                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- sdram_dq[9]                                                                                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- sdram_dq[9]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dqm[0]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_dqm[0]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_dqm[0]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dqm[1]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_dqm[1]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_dqm[1]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dqm[2]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_dqm[2]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_dqm[2]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_dqm[3]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_dqm[3]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_dqm[3]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_ras_n                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_ras_n                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_ras_n~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
; sdram_we_n                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- sdram_we_n                                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- sdram_we_n~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                              ;           ;               ;          ;                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                                                          ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                             ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 3,633                                                                                                                                             ;
;                                             ;                                                                                                                                                   ;
; Total combinational functions               ; 2775                                                                                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                   ;
;     -- 4 input functions                    ; 1398                                                                                                                                              ;
;     -- 3 input functions                    ; 806                                                                                                                                               ;
;     -- <=2 input functions                  ; 571                                                                                                                                               ;
;                                             ;                                                                                                                                                   ;
; Logic elements by mode                      ;                                                                                                                                                   ;
;     -- normal mode                          ; 2498                                                                                                                                              ;
;     -- arithmetic mode                      ; 277                                                                                                                                               ;
;                                             ;                                                                                                                                                   ;
; Total registers                             ; 2281                                                                                                                                              ;
;     -- Dedicated logic registers            ; 2281                                                                                                                                              ;
;     -- I/O registers                        ; 0                                                                                                                                                 ;
;                                             ;                                                                                                                                                   ;
; I/O pins                                    ; 76                                                                                                                                                ;
; Total memory bits                           ; 149376                                                                                                                                            ;
;                                             ;                                                                                                                                                   ;
; Embedded Multiplier 9-bit elements          ; 0                                                                                                                                                 ;
;                                             ;                                                                                                                                                   ;
; Total PLLs                                  ; 1                                                                                                                                                 ;
;     -- PLLs                                 ; 1                                                                                                                                                 ;
;                                             ;                                                                                                                                                   ;
; Maximum fan-out node                        ; softproc:inst|softproc_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] ;
; Maximum fan-out                             ; 1396                                                                                                                                              ;
; Total fan-out                               ; 20080                                                                                                                                             ;
; Average fan-out                             ; 3.67                                                                                                                                              ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_c524:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 128          ; 47           ; 128          ; 47           ; 6016   ; None                          ;
; softproc:inst|custom_master:master_template_0|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_a401:auto_generated|a_dpfifo_ha01:dpfifo|altsyncram_npb1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                          ;
; softproc:inst|softproc_jtag_uart_0:jtag_uart_0|softproc_jtag_uart_0_scfifo_r:the_softproc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                          ;
; softproc:inst|softproc_jtag_uart_0:jtag_uart_0|softproc_jtag_uart_0_scfifo_w:the_softproc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                          ;
; softproc:inst|softproc_nios2_gen2_0:nios2_gen2_0|softproc_nios2_gen2_0_cpu:cpu|softproc_nios2_gen2_0_cpu_nios2_oci:the_softproc_nios2_gen2_0_cpu_nios2_oci|softproc_nios2_gen2_0_cpu_nios2_ocimem:the_softproc_nios2_gen2_0_cpu_nios2_ocimem|softproc_nios2_gen2_0_cpu_ociram_sp_ram_module:softproc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; None                          ;
; softproc:inst|softproc_nios2_gen2_0:nios2_gen2_0|softproc_nios2_gen2_0_cpu:cpu|softproc_nios2_gen2_0_cpu_register_bank_a_module:softproc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                          ;
; softproc:inst|softproc_nios2_gen2_0:nios2_gen2_0|softproc_nios2_gen2_0_cpu:cpu|softproc_nios2_gen2_0_cpu_register_bank_b_module:softproc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                          ;
; softproc:inst|softproc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_g9h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; 4096         ; 32           ; --           ; --           ; 131072 ; softproc_onchip_memory2_0.hex ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Feb 26 13:12:02 2020
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off psscrate -c psscrate --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 127 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15899): PLL "softproc:inst|softproc_sys_sdram_pll_0:sys_sdram_pll_0|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" has parameters clk2_multiply_by and clk2_divide_by specified but port CLK[2] is not connected File: C:/PSS/project/psscrateinterface/db/altpll_3lb2.tdf Line: 27
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "a7"
    Warning (15610): No output dependent on input pin "a8"
    Warning (15610): No output dependent on input pin "a9"
Info (21057): Implemented 4133 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 22 input pins
    Info (21059): Implemented 26 output pins
    Info (21060): Implemented 32 bidirectional pins
    Info (21061): Implemented 3828 logic cells
    Info (21064): Implemented 223 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4716 megabytes
    Info: Processing ended: Wed Feb 26 13:12:05 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


