Group,Bump/Pin Name,Customer Name,Ball ID,Bump center_x,Bump center_y,Ball center_x,Ball center_y,IO_tile_pin,IO_tile_pin_x,IO_tile_pin_y,IO_tile_pin_z,EFPGA_PIN,Fullchip_NAME,MODE_BP_DIR_A_TX,MODE_BP_SDR_A_TX,MODE_BP_DDR_A_TX,MODE_RATE_3_A_TX,MODE_RATE_4_A_TX,MODE_RATE_5_A_TX,MODE_RATE_6_A_TX,MODE_RATE_7_A_TX,MODE_RATE_8_A_TX,MODE_RATE_9_A_TX,MODE_RATE_10_A_TX,MODE_BP_DIR_B_TX,MODE_BP_SDR_B_TX,MODE_BP_DDR_B_TX,MODE_RATE_3_B_TX,MODE_RATE_4_B_TX,MODE_RATE_5_B_TX,MODE_BP_DIR_A_RX,MODE_BP_SDR_A_RX,MODE_BP_DDR_A_RX,MODE_RATE_3_A_RX,MODE_RATE_4_A_RX,MODE_RATE_5_A_RX,MODE_RATE_6_A_RX,MODE_RATE_7_A_RX,MODE_RATE_8_A_RX,MODE_RATE_9_A_RX,MODE_RATE_10_A_RX,MODE_BP_DIR_B_RX,MODE_BP_SDR_B_RX,MODE_BP_DDR_B_RX,MODE_RATE_3_B_RX,MODE_RATE_4_B_RX,MODE_RATE_5_B_RX,MODE_MIPI,MODE_GPIO,MODE_UART0,MODE_UART1,MODE_I2C,MODE_SPI0,MODE_PWM,MODE_DDR,MODE_USB,MODE_ETH,Ref clock,BANK,ALT Function,Debug Mode,Scan Mode,Mbist Mode,Type,Direction,Voltage,Power Pad,Discription,Voltage2,Remark,Identifier,Customer Internal Name,Main Function,IS_FPGA_GPIO
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_0,1,2,0,A2F_72,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_1,1,2,1,A2F_73,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_2,1,2,2,A2F_74,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_3,1,2,3,A2F_75,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_4,1,2,4,A2F_76,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_2_5,1,2,5,A2F_77,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_2_6,1,2,6,A2F_78,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_2_7,1,2,7,A2F_79,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_2_8,1,2,8,A2F_80,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_2_9,1,2,9,A2F_81,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_2_10,1,2,10,A2F_82,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_24,1,2,24,F2A_96,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_25,1,2,25,F2A_97,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_26,1,2,26,F2A_98,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_27,1,2,27,F2A_99,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_28,1,2,28,F2A_100,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_29,1,2,29,F2A_101,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_30,1,2,30,F2A_102,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_31,1,2,31,F2A_103,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_2_32,1,2,32,F2A_104,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_3_0,1,3,0,A2F_144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_3_1,1,3,1,A2F_145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,460,40,1000,4000,FPGA_1_3_2,1,3,2,A2F_146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_3,1,3,3,A2F_147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_4,1,3,4,A2F_148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_5,1,3,5,A2F_149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_6,1,3,6,A2F_150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_7,1,3,7,A2F_151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_8,1,3,8,A2F_152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_9,1,3,9,A2F_153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_10,1,3,10,A2F_154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,980,40,2000,1000,FPGA_1_3_11,1,3,11,A2F_155,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,70,40,1000,1000,FPGA_1_3_24,1,3,24,F2A_168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_25,1,3,25,F2A_169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_26,1,3,26,F2A_170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_27,1,3,27,F2A_171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_28,1,3,28,F2A_172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_29,1,3,29,F2A_173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_30,1,3,30,F2A_174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_31,1,3,31,F2A_175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_32,1,3,32,F2A_176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,200,40,1000,2000,FPGA_1_3_33,1,3,33,F2A_177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_3_34,1,3,34,F2A_178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_3_35,1,3,35,F2A_179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_3_36,1,3,36,F2A_180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,330,40,1000,3000,FPGA_1_3_37,1,3,37,F2A_181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_38,1,3,38,F2A_182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_39,1,3,39,F2A_183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,Bank_VL_1_1,FAKE,590,40,1000,5000,FPGA_1_3_40,1,3,40,F2A_184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_41,1,3,41,F2A_185,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_42,1,3,42,F2A_186,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_43,1,3,43,F2A_187,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_44,1,3,44,F2A_188,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_45,1,3,45,F2A_189,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_46,1,3,46,F2A_190,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,Bank_VL_1_2,FAKE,720,40,1000,6000,FPGA_1_3_47,1,3,47,F2A_191,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_1_4_0,1,4,0,A2F_216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_1_4_1,1,4,1,A2F_217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,460,40,1000,4000,FPGA_1_4_2,1,4,2,A2F_218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_3,1,4,3,A2F_219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_4,1,4,4,A2F_220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_5,1,4,5,A2F_221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_6,1,4,6,A2F_222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_7,1,4,7,A2F_223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_8,1,4,8,A2F_224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_9,1,4,9,A2F_225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_10,1,4,10,A2F_226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,980,40,2000,1000,FPGA_1_4_11,1,4,11,A2F_227,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,70,40,1000,1000,FPGA_1_4_24,1,4,24,F2A_240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_25,1,4,25,F2A_241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_26,1,4,26,F2A_242,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_27,1,4,27,F2A_243,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_28,1,4,28,F2A_244,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_29,1,4,29,F2A_245,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_30,1,4,30,F2A_246,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_31,1,4,31,F2A_247,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_32,1,4,32,F2A_248,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,200,40,1000,2000,FPGA_1_4_33,1,4,33,F2A_249,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_1_4_34,1,4,34,F2A_250,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_1_4_35,1,4,35,F2A_251,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_1_4_36,1,4,36,F2A_252,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,330,40,1000,3000,FPGA_1_4_37,1,4,37,F2A_253,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_38,1,4,38,F2A_254,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_39,1,4,39,F2A_255,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,Bank_VL_1_3,FAKE,590,40,1000,5000,FPGA_1_4_40,1,4,40,F2A_256,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_41,1,4,41,F2A_257,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_42,1,4,42,F2A_258,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_43,1,4,43,F2A_259,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_44,1,4,44,F2A_260,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_45,1,4,45,F2A_261,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_46,1,4,46,F2A_262,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,Bank_VL_1_4,FAKE,720,40,1000,6000,FPGA_1_4_47,1,4,47,F2A_263,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_1_5_0,1,5,0,A2F_288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_1_5_1,1,5,1,A2F_289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,460,40,1000,4000,FPGA_1_5_2,1,5,2,A2F_290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_3,1,5,3,A2F_291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_4,1,5,4,A2F_292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_5,1,5,5,A2F_293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_6,1,5,6,A2F_294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_7,1,5,7,A2F_295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_8,1,5,8,A2F_296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_9,1,5,9,A2F_297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_10,1,5,10,A2F_298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,980,40,2000,1000,FPGA_1_5_11,1,5,11,A2F_299,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,70,40,1000,1000,FPGA_1_5_24,1,5,24,F2A_312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_25,1,5,25,F2A_313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_26,1,5,26,F2A_314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_27,1,5,27,F2A_315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_28,1,5,28,F2A_316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_29,1,5,29,F2A_317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_30,1,5,30,F2A_318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_31,1,5,31,F2A_319,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_32,1,5,32,F2A_320,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,200,40,1000,2000,FPGA_1_5_33,1,5,33,F2A_321,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_1_5_34,1,5,34,F2A_322,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_1_5_35,1,5,35,F2A_323,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_1_5_36,1,5,36,F2A_324,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,330,40,1000,3000,FPGA_1_5_37,1,5,37,F2A_325,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_38,1,5,38,F2A_326,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_39,1,5,39,F2A_327,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,Bank_VL_1_5,FAKE,590,40,1000,5000,FPGA_1_5_40,1,5,40,F2A_328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_41,1,5,41,F2A_329,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_42,1,5,42,F2A_330,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_43,1,5,43,F2A_331,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_44,1,5,44,F2A_332,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_45,1,5,45,F2A_333,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_46,1,5,46,F2A_334,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,Bank_VL_1_6,FAKE,720,40,1000,6000,FPGA_1_5_47,1,5,47,F2A_335,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_1_6_0,1,6,0,A2F_360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_1_6_1,1,6,1,A2F_361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,460,40,1000,4000,FPGA_1_6_2,1,6,2,A2F_362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_3,1,6,3,A2F_363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_4,1,6,4,A2F_364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_5,1,6,5,A2F_365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_6,1,6,6,A2F_366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_7,1,6,7,A2F_367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_8,1,6,8,A2F_368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_9,1,6,9,A2F_369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_10,1,6,10,A2F_370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,980,40,2000,1000,FPGA_1_6_11,1,6,11,A2F_371,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,70,40,1000,1000,FPGA_1_6_24,1,6,24,F2A_384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_25,1,6,25,F2A_385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_26,1,6,26,F2A_386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_27,1,6,27,F2A_387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_28,1,6,28,F2A_388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_29,1,6,29,F2A_389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_30,1,6,30,F2A_390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_31,1,6,31,F2A_391,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_32,1,6,32,F2A_392,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,200,40,1000,2000,FPGA_1_6_33,1,6,33,F2A_393,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_1_6_34,1,6,34,F2A_394,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_1_6_35,1,6,35,F2A_395,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_1_6_36,1,6,36,F2A_396,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,330,40,1000,3000,FPGA_1_6_37,1,6,37,F2A_397,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_38,1,6,38,F2A_398,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_39,1,6,39,F2A_399,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,Bank_VL_1_7,FAKE,590,40,1000,5000,FPGA_1_6_40,1,6,40,F2A_400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_41,1,6,41,F2A_401,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_42,1,6,42,F2A_402,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_43,1,6,43,F2A_403,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_44,1,6,44,F2A_404,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_45,1,6,45,F2A_405,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_46,1,6,46,F2A_406,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,Bank_VL_1_8,FAKE,720,40,1000,6000,FPGA_1_6_47,1,6,47,F2A_407,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_1_7_0,1,7,0,A2F_432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_1_7_1,1,7,1,A2F_433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,460,40,1000,4000,FPGA_1_7_2,1,7,2,A2F_434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_3,1,7,3,A2F_435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_4,1,7,4,A2F_436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_5,1,7,5,A2F_437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_6,1,7,6,A2F_438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_7,1,7,7,A2F_439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_8,1,7,8,A2F_440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_9,1,7,9,A2F_441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_10,1,7,10,A2F_442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,980,40,2000,1000,FPGA_1_7_11,1,7,11,A2F_443,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,70,40,1000,1000,FPGA_1_7_24,1,7,24,F2A_456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_25,1,7,25,F2A_457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_26,1,7,26,F2A_458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_27,1,7,27,F2A_459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_28,1,7,28,F2A_460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_29,1,7,29,F2A_461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_30,1,7,30,F2A_462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_31,1,7,31,F2A_463,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_32,1,7,32,F2A_464,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,200,40,1000,2000,FPGA_1_7_33,1,7,33,F2A_465,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_1_7_34,1,7,34,F2A_466,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_1_7_35,1,7,35,F2A_467,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_1_7_36,1,7,36,F2A_468,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,330,40,1000,3000,FPGA_1_7_37,1,7,37,F2A_469,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_38,1,7,38,F2A_470,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_39,1,7,39,F2A_471,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,Bank_VL_1_9,FAKE,590,40,1000,5000,FPGA_1_7_40,1,7,40,F2A_472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_41,1,7,41,F2A_473,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_42,1,7,42,F2A_474,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_43,1,7,43,F2A_475,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_44,1,7,44,F2A_476,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_45,1,7,45,F2A_477,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_46,1,7,46,F2A_478,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,Bank_VL_1_10,FAKE,720,40,1000,6000,FPGA_1_7_47,1,7,47,F2A_479,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_1_8_0,1,8,0,A2F_504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_1_8_1,1,8,1,A2F_505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,460,40,1000,4000,FPGA_1_8_2,1,8,2,A2F_506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_3,1,8,3,A2F_507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_4,1,8,4,A2F_508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_5,1,8,5,A2F_509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_6,1,8,6,A2F_510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_7,1,8,7,A2F_511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_8,1,8,8,A2F_512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_9,1,8,9,A2F_513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_10,1,8,10,A2F_514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,980,40,2000,1000,FPGA_1_8_11,1,8,11,A2F_515,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,70,40,1000,1000,FPGA_1_8_24,1,8,24,F2A_528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_25,1,8,25,F2A_529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_26,1,8,26,F2A_530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_27,1,8,27,F2A_531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_28,1,8,28,F2A_532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_29,1,8,29,F2A_533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_30,1,8,30,F2A_534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_31,1,8,31,F2A_535,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_32,1,8,32,F2A_536,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,200,40,1000,2000,FPGA_1_8_33,1,8,33,F2A_537,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_1_8_34,1,8,34,F2A_538,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_1_8_35,1,8,35,F2A_539,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_1_8_36,1,8,36,F2A_540,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,330,40,1000,3000,FPGA_1_8_37,1,8,37,F2A_541,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_38,1,8,38,F2A_542,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_39,1,8,39,F2A_543,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,Bank_VL_1_11,FAKE,590,40,1000,5000,FPGA_1_8_40,1,8,40,F2A_544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_41,1,8,41,F2A_545,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_42,1,8,42,F2A_546,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_43,1,8,43,F2A_547,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_44,1,8,44,F2A_548,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_45,1,8,45,F2A_549,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_46,1,8,46,F2A_550,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,Bank_VL_1_12,FAKE,720,40,1000,6000,FPGA_1_8_47,1,8,47,F2A_551,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_1_9_0,1,9,0,A2F_576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_1_9_1,1,9,1,A2F_577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,460,40,1000,4000,FPGA_1_9_2,1,9,2,A2F_578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_3,1,9,3,A2F_579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_4,1,9,4,A2F_580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_5,1,9,5,A2F_581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_6,1,9,6,A2F_582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_7,1,9,7,A2F_583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_8,1,9,8,A2F_584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_9,1,9,9,A2F_585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_10,1,9,10,A2F_586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,980,40,2000,1000,FPGA_1_9_11,1,9,11,A2F_587,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,70,40,1000,1000,FPGA_1_9_24,1,9,24,F2A_600,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_25,1,9,25,F2A_601,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_26,1,9,26,F2A_602,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_27,1,9,27,F2A_603,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_28,1,9,28,F2A_604,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_29,1,9,29,F2A_605,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_30,1,9,30,F2A_606,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_31,1,9,31,F2A_607,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_32,1,9,32,F2A_608,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,200,40,1000,2000,FPGA_1_9_33,1,9,33,F2A_609,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_1_9_34,1,9,34,F2A_610,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_1_9_35,1,9,35,F2A_611,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_1_9_36,1,9,36,F2A_612,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,330,40,1000,3000,FPGA_1_9_37,1,9,37,F2A_613,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_38,1,9,38,F2A_614,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_39,1,9,39,F2A_615,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,Bank_VL_1_13,FAKE,590,40,1000,5000,FPGA_1_9_40,1,9,40,F2A_616,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_41,1,9,41,F2A_617,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_42,1,9,42,F2A_618,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_43,1,9,43,F2A_619,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_44,1,9,44,F2A_620,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_45,1,9,45,F2A_621,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_46,1,9,46,F2A_622,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,Bank_VL_1_14,FAKE,720,40,1000,6000,FPGA_1_9_47,1,9,47,F2A_623,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_1_10_0,1,10,0,A2F_648,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_1_10_1,1,10,1,A2F_649,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,460,40,1000,4000,FPGA_1_10_2,1,10,2,A2F_650,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_3,1,10,3,A2F_651,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_4,1,10,4,A2F_652,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_5,1,10,5,A2F_653,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_6,1,10,6,A2F_654,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_7,1,10,7,A2F_655,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_8,1,10,8,A2F_656,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_9,1,10,9,A2F_657,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_10,1,10,10,A2F_658,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,980,40,2000,1000,FPGA_1_10_11,1,10,11,A2F_659,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,70,40,1000,1000,FPGA_1_10_24,1,10,24,F2A_672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_25,1,10,25,F2A_673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_26,1,10,26,F2A_674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_27,1,10,27,F2A_675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_28,1,10,28,F2A_676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_29,1,10,29,F2A_677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_30,1,10,30,F2A_678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_31,1,10,31,F2A_679,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_32,1,10,32,F2A_680,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,200,40,1000,2000,FPGA_1_10_33,1,10,33,F2A_681,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_1_10_34,1,10,34,F2A_682,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_1_10_35,1,10,35,F2A_683,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_1_10_36,1,10,36,F2A_684,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,330,40,1000,3000,FPGA_1_10_37,1,10,37,F2A_685,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_38,1,10,38,F2A_686,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_39,1,10,39,F2A_687,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,Bank_VL_1_15,FAKE,590,40,1000,5000,FPGA_1_10_40,1,10,40,F2A_688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_41,1,10,41,F2A_689,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_42,1,10,42,F2A_690,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_43,1,10,43,F2A_691,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_44,1,10,44,F2A_692,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_45,1,10,45,F2A_693,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_46,1,10,46,F2A_694,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,Bank_VL_1_16,FAKE,720,40,1000,6000,FPGA_1_10_47,1,10,47,F2A_695,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_1_11_0,1,11,0,A2F_720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_1_11_1,1,11,1,A2F_721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,460,40,1000,4000,FPGA_1_11_2,1,11,2,A2F_722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_3,1,11,3,A2F_723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_4,1,11,4,A2F_724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_5,1,11,5,A2F_725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_6,1,11,6,A2F_726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_7,1,11,7,A2F_727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_8,1,11,8,A2F_728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_9,1,11,9,A2F_729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_10,1,11,10,A2F_730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,980,40,2000,1000,FPGA_1_11_11,1,11,11,A2F_731,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,70,40,1000,1000,FPGA_1_11_24,1,11,24,F2A_744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_25,1,11,25,F2A_745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_26,1,11,26,F2A_746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_27,1,11,27,F2A_747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_28,1,11,28,F2A_748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_29,1,11,29,F2A_749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_30,1,11,30,F2A_750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_31,1,11,31,F2A_751,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_32,1,11,32,F2A_752,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,200,40,1000,2000,FPGA_1_11_33,1,11,33,F2A_753,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_1_11_34,1,11,34,F2A_754,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_1_11_35,1,11,35,F2A_755,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_1_11_36,1,11,36,F2A_756,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,330,40,1000,3000,FPGA_1_11_37,1,11,37,F2A_757,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_38,1,11,38,F2A_758,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_39,1,11,39,F2A_759,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,Bank_VL_1_17,FAKE,590,40,1000,5000,FPGA_1_11_40,1,11,40,F2A_760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_41,1,11,41,F2A_761,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_42,1,11,42,F2A_762,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_43,1,11,43,F2A_763,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_44,1,11,44,F2A_764,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_45,1,11,45,F2A_765,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_46,1,11,46,F2A_766,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,Bank_VL_1_18,FAKE,720,40,1000,6000,FPGA_1_11_47,1,11,47,F2A_767,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_1_12_0,1,12,0,A2F_792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_1_12_1,1,12,1,A2F_793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,460,40,1000,4000,FPGA_1_12_2,1,12,2,A2F_794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_3,1,12,3,A2F_795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_4,1,12,4,A2F_796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_5,1,12,5,A2F_797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_6,1,12,6,A2F_798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_7,1,12,7,A2F_799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_8,1,12,8,A2F_800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_9,1,12,9,A2F_801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_10,1,12,10,A2F_802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,980,40,2000,1000,FPGA_1_12_11,1,12,11,A2F_803,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,70,40,1000,1000,FPGA_1_12_24,1,12,24,F2A_816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_25,1,12,25,F2A_817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_26,1,12,26,F2A_818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_27,1,12,27,F2A_819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_28,1,12,28,F2A_820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_29,1,12,29,F2A_821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_30,1,12,30,F2A_822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_31,1,12,31,F2A_823,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_32,1,12,32,F2A_824,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,200,40,1000,2000,FPGA_1_12_33,1,12,33,F2A_825,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_1_12_34,1,12,34,F2A_826,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_1_12_35,1,12,35,F2A_827,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_1_12_36,1,12,36,F2A_828,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,330,40,1000,3000,FPGA_1_12_37,1,12,37,F2A_829,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_38,1,12,38,F2A_830,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_39,1,12,39,F2A_831,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,Bank_VL_1_19,FAKE,590,40,1000,5000,FPGA_1_12_40,1,12,40,F2A_832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_41,1,12,41,F2A_833,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_42,1,12,42,F2A_834,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_43,1,12,43,F2A_835,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_44,1,12,44,F2A_836,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_45,1,12,45,F2A_837,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_46,1,12,46,F2A_838,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,Bank_VL_1_20,FAKE,720,40,1000,6000,FPGA_1_12_47,1,12,47,F2A_839,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_0,1,13,0,A2F_864,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_1,1,13,1,A2F_865,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_2,1,13,2,A2F_866,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_3,1,13,3,A2F_867,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_4,1,13,4,A2F_868,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_13_5,1,13,5,A2F_869,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_13_6,1,13,6,A2F_870,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_13_7,1,13,7,A2F_871,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_13_8,1,13,8,A2F_872,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_13_9,1,13,9,A2F_873,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_13_10,1,13,10,A2F_874,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_24,1,13,24,F2A_888,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_25,1,13,25,F2A_889,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_26,1,13,26,F2A_890,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_27,1,13,27,F2A_891,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_28,1,13,28,F2A_892,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_29,1,13,29,F2A_893,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_30,1,13,30,F2A_894,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_31,1,13,31,F2A_895,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_13_32,1,13,32,F2A_896,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_14_0,1,14,0,A2F_936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_14_1,1,14,1,A2F_937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,460,40,1000,4000,FPGA_1_14_2,1,14,2,A2F_938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_3,1,14,3,A2F_939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_4,1,14,4,A2F_940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_5,1,14,5,A2F_941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_6,1,14,6,A2F_942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_7,1,14,7,A2F_943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_8,1,14,8,A2F_944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_9,1,14,9,A2F_945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_10,1,14,10,A2F_946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,980,40,2000,1000,FPGA_1_14_11,1,14,11,A2F_947,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,70,40,1000,1000,FPGA_1_14_24,1,14,24,F2A_960,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_25,1,14,25,F2A_961,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_26,1,14,26,F2A_962,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_27,1,14,27,F2A_963,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_28,1,14,28,F2A_964,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_29,1,14,29,F2A_965,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_30,1,14,30,F2A_966,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_31,1,14,31,F2A_967,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_32,1,14,32,F2A_968,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,200,40,1000,2000,FPGA_1_14_33,1,14,33,F2A_969,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_14_34,1,14,34,F2A_970,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_14_35,1,14,35,F2A_971,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_14_36,1,14,36,F2A_972,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,330,40,1000,3000,FPGA_1_14_37,1,14,37,F2A_973,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_38,1,14,38,F2A_974,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_39,1,14,39,F2A_975,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,Bank_VL_1_21,FAKE,590,40,1000,5000,FPGA_1_14_40,1,14,40,F2A_976,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_41,1,14,41,F2A_977,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_42,1,14,42,F2A_978,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_43,1,14,43,F2A_979,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_44,1,14,44,F2A_980,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_45,1,14,45,F2A_981,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_46,1,14,46,F2A_982,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,Bank_VL_1_22,FAKE,720,40,1000,6000,FPGA_1_14_47,1,14,47,F2A_983,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_1_15_0,1,15,0,A2F_1008,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_1_15_1,1,15,1,A2F_1009,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,460,40,1000,4000,FPGA_1_15_2,1,15,2,A2F_1010,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_3,1,15,3,A2F_1011,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_4,1,15,4,A2F_1012,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_5,1,15,5,A2F_1013,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_6,1,15,6,A2F_1014,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_7,1,15,7,A2F_1015,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_8,1,15,8,A2F_1016,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_9,1,15,9,A2F_1017,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_10,1,15,10,A2F_1018,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,980,40,2000,1000,FPGA_1_15_11,1,15,11,A2F_1019,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,70,40,1000,1000,FPGA_1_15_24,1,15,24,F2A_1032,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_25,1,15,25,F2A_1033,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_26,1,15,26,F2A_1034,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_27,1,15,27,F2A_1035,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_28,1,15,28,F2A_1036,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_29,1,15,29,F2A_1037,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_30,1,15,30,F2A_1038,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_31,1,15,31,F2A_1039,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_32,1,15,32,F2A_1040,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,200,40,1000,2000,FPGA_1_15_33,1,15,33,F2A_1041,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_1_15_34,1,15,34,F2A_1042,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_1_15_35,1,15,35,F2A_1043,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_1_15_36,1,15,36,F2A_1044,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,330,40,1000,3000,FPGA_1_15_37,1,15,37,F2A_1045,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_38,1,15,38,F2A_1046,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_39,1,15,39,F2A_1047,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,Bank_VL_1_23,FAKE,590,40,1000,5000,FPGA_1_15_40,1,15,40,F2A_1048,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_41,1,15,41,F2A_1049,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_42,1,15,42,F2A_1050,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_43,1,15,43,F2A_1051,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_44,1,15,44,F2A_1052,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_45,1,15,45,F2A_1053,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_46,1,15,46,F2A_1054,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,Bank_VL_1_24,FAKE,720,40,1000,6000,FPGA_1_15_47,1,15,47,F2A_1055,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_1_16_0,1,16,0,A2F_1080,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_1_16_1,1,16,1,A2F_1081,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,460,40,1000,4000,FPGA_1_16_2,1,16,2,A2F_1082,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_3,1,16,3,A2F_1083,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_4,1,16,4,A2F_1084,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_5,1,16,5,A2F_1085,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_6,1,16,6,A2F_1086,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_7,1,16,7,A2F_1087,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_8,1,16,8,A2F_1088,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_9,1,16,9,A2F_1089,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_10,1,16,10,A2F_1090,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,980,40,2000,1000,FPGA_1_16_11,1,16,11,A2F_1091,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,70,40,1000,1000,FPGA_1_16_24,1,16,24,F2A_1104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_25,1,16,25,F2A_1105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_26,1,16,26,F2A_1106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_27,1,16,27,F2A_1107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_28,1,16,28,F2A_1108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_29,1,16,29,F2A_1109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_30,1,16,30,F2A_1110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_31,1,16,31,F2A_1111,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_32,1,16,32,F2A_1112,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,200,40,1000,2000,FPGA_1_16_33,1,16,33,F2A_1113,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_1_16_34,1,16,34,F2A_1114,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_1_16_35,1,16,35,F2A_1115,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_1_16_36,1,16,36,F2A_1116,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,330,40,1000,3000,FPGA_1_16_37,1,16,37,F2A_1117,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_38,1,16,38,F2A_1118,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_39,1,16,39,F2A_1119,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,Bank_VL_1_25,FAKE,590,40,1000,5000,FPGA_1_16_40,1,16,40,F2A_1120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_41,1,16,41,F2A_1121,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_42,1,16,42,F2A_1122,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_43,1,16,43,F2A_1123,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_44,1,16,44,F2A_1124,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_45,1,16,45,F2A_1125,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_46,1,16,46,F2A_1126,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,Bank_VL_1_26,FAKE,720,40,1000,6000,FPGA_1_16_47,1,16,47,F2A_1127,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_1_17_0,1,17,0,A2F_1152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_1_17_1,1,17,1,A2F_1153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,460,40,1000,4000,FPGA_1_17_2,1,17,2,A2F_1154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_3,1,17,3,A2F_1155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_4,1,17,4,A2F_1156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_5,1,17,5,A2F_1157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_6,1,17,6,A2F_1158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_7,1,17,7,A2F_1159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_8,1,17,8,A2F_1160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_9,1,17,9,A2F_1161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_10,1,17,10,A2F_1162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,980,40,2000,1000,FPGA_1_17_11,1,17,11,A2F_1163,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,70,40,1000,1000,FPGA_1_17_24,1,17,24,F2A_1176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_25,1,17,25,F2A_1177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_26,1,17,26,F2A_1178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_27,1,17,27,F2A_1179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_28,1,17,28,F2A_1180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_29,1,17,29,F2A_1181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_30,1,17,30,F2A_1182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_31,1,17,31,F2A_1183,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_32,1,17,32,F2A_1184,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,200,40,1000,2000,FPGA_1_17_33,1,17,33,F2A_1185,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_1_17_34,1,17,34,F2A_1186,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_1_17_35,1,17,35,F2A_1187,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_1_17_36,1,17,36,F2A_1188,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,330,40,1000,3000,FPGA_1_17_37,1,17,37,F2A_1189,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_38,1,17,38,F2A_1190,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_39,1,17,39,F2A_1191,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,Bank_VL_1_27,FAKE,590,40,1000,5000,FPGA_1_17_40,1,17,40,F2A_1192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_41,1,17,41,F2A_1193,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_42,1,17,42,F2A_1194,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_43,1,17,43,F2A_1195,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_44,1,17,44,F2A_1196,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_45,1,17,45,F2A_1197,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_46,1,17,46,F2A_1198,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,Bank_VL_1_28,FAKE,720,40,1000,6000,FPGA_1_17_47,1,17,47,F2A_1199,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_1_18_0,1,18,0,A2F_1224,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_1_18_1,1,18,1,A2F_1225,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,460,40,1000,4000,FPGA_1_18_2,1,18,2,A2F_1226,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_3,1,18,3,A2F_1227,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_4,1,18,4,A2F_1228,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_5,1,18,5,A2F_1229,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_6,1,18,6,A2F_1230,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_7,1,18,7,A2F_1231,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_8,1,18,8,A2F_1232,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_9,1,18,9,A2F_1233,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_10,1,18,10,A2F_1234,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,980,40,2000,1000,FPGA_1_18_11,1,18,11,A2F_1235,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,70,40,1000,1000,FPGA_1_18_24,1,18,24,F2A_1248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_25,1,18,25,F2A_1249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_26,1,18,26,F2A_1250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_27,1,18,27,F2A_1251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_28,1,18,28,F2A_1252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_29,1,18,29,F2A_1253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_30,1,18,30,F2A_1254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_31,1,18,31,F2A_1255,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_32,1,18,32,F2A_1256,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,200,40,1000,2000,FPGA_1_18_33,1,18,33,F2A_1257,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_1_18_34,1,18,34,F2A_1258,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_1_18_35,1,18,35,F2A_1259,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_1_18_36,1,18,36,F2A_1260,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,330,40,1000,3000,FPGA_1_18_37,1,18,37,F2A_1261,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_38,1,18,38,F2A_1262,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_39,1,18,39,F2A_1263,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,Bank_VL_1_29,FAKE,590,40,1000,5000,FPGA_1_18_40,1,18,40,F2A_1264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_41,1,18,41,F2A_1265,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_42,1,18,42,F2A_1266,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_43,1,18,43,F2A_1267,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_44,1,18,44,F2A_1268,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_45,1,18,45,F2A_1269,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_46,1,18,46,F2A_1270,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,Bank_VL_1_30,FAKE,720,40,1000,6000,FPGA_1_18_47,1,18,47,F2A_1271,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_1_19_0,1,19,0,A2F_1296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_1_19_1,1,19,1,A2F_1297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,460,40,1000,4000,FPGA_1_19_2,1,19,2,A2F_1298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_3,1,19,3,A2F_1299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_4,1,19,4,A2F_1300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_5,1,19,5,A2F_1301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_6,1,19,6,A2F_1302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_7,1,19,7,A2F_1303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_8,1,19,8,A2F_1304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_9,1,19,9,A2F_1305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_10,1,19,10,A2F_1306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,980,40,2000,1000,FPGA_1_19_11,1,19,11,A2F_1307,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,70,40,1000,1000,FPGA_1_19_24,1,19,24,F2A_1320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_25,1,19,25,F2A_1321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_26,1,19,26,F2A_1322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_27,1,19,27,F2A_1323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_28,1,19,28,F2A_1324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_29,1,19,29,F2A_1325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_30,1,19,30,F2A_1326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_31,1,19,31,F2A_1327,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_32,1,19,32,F2A_1328,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,200,40,1000,2000,FPGA_1_19_33,1,19,33,F2A_1329,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_1_19_34,1,19,34,F2A_1330,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_1_19_35,1,19,35,F2A_1331,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_1_19_36,1,19,36,F2A_1332,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,330,40,1000,3000,FPGA_1_19_37,1,19,37,F2A_1333,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_38,1,19,38,F2A_1334,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_39,1,19,39,F2A_1335,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,Bank_VL_1_31,FAKE,590,40,1000,5000,FPGA_1_19_40,1,19,40,F2A_1336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_41,1,19,41,F2A_1337,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_42,1,19,42,F2A_1338,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_43,1,19,43,F2A_1339,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_44,1,19,44,F2A_1340,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_45,1,19,45,F2A_1341,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_46,1,19,46,F2A_1342,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,Bank_VL_1_32,FAKE,720,40,1000,6000,FPGA_1_19_47,1,19,47,F2A_1343,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_1_20_0,1,20,0,A2F_1368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_1_20_1,1,20,1,A2F_1369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,460,40,1000,4000,FPGA_1_20_2,1,20,2,A2F_1370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_3,1,20,3,A2F_1371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_4,1,20,4,A2F_1372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_5,1,20,5,A2F_1373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_6,1,20,6,A2F_1374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_7,1,20,7,A2F_1375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_8,1,20,8,A2F_1376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_9,1,20,9,A2F_1377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_10,1,20,10,A2F_1378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,980,40,2000,1000,FPGA_1_20_11,1,20,11,A2F_1379,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,70,40,1000,1000,FPGA_1_20_24,1,20,24,F2A_1392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_25,1,20,25,F2A_1393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_26,1,20,26,F2A_1394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_27,1,20,27,F2A_1395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_28,1,20,28,F2A_1396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_29,1,20,29,F2A_1397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_30,1,20,30,F2A_1398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_31,1,20,31,F2A_1399,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_32,1,20,32,F2A_1400,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,200,40,1000,2000,FPGA_1_20_33,1,20,33,F2A_1401,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_1_20_34,1,20,34,F2A_1402,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_1_20_35,1,20,35,F2A_1403,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_1_20_36,1,20,36,F2A_1404,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,330,40,1000,3000,FPGA_1_20_37,1,20,37,F2A_1405,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_38,1,20,38,F2A_1406,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_39,1,20,39,F2A_1407,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,Bank_VL_1_33,FAKE,590,40,1000,5000,FPGA_1_20_40,1,20,40,F2A_1408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_41,1,20,41,F2A_1409,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_42,1,20,42,F2A_1410,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_43,1,20,43,F2A_1411,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_44,1,20,44,F2A_1412,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_45,1,20,45,F2A_1413,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_46,1,20,46,F2A_1414,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,Bank_VL_1_34,FAKE,720,40,1000,6000,FPGA_1_20_47,1,20,47,F2A_1415,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_1_21_0,1,21,0,A2F_1440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_1_21_1,1,21,1,A2F_1441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,460,40,1000,4000,FPGA_1_21_2,1,21,2,A2F_1442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_3,1,21,3,A2F_1443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_4,1,21,4,A2F_1444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_5,1,21,5,A2F_1445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_6,1,21,6,A2F_1446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_7,1,21,7,A2F_1447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_8,1,21,8,A2F_1448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_9,1,21,9,A2F_1449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_10,1,21,10,A2F_1450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,980,40,2000,1000,FPGA_1_21_11,1,21,11,A2F_1451,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,70,40,1000,1000,FPGA_1_21_24,1,21,24,F2A_1464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_25,1,21,25,F2A_1465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_26,1,21,26,F2A_1466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_27,1,21,27,F2A_1467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_28,1,21,28,F2A_1468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_29,1,21,29,F2A_1469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_30,1,21,30,F2A_1470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_31,1,21,31,F2A_1471,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_32,1,21,32,F2A_1472,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,200,40,1000,2000,FPGA_1_21_33,1,21,33,F2A_1473,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_1_21_34,1,21,34,F2A_1474,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_1_21_35,1,21,35,F2A_1475,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_1_21_36,1,21,36,F2A_1476,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,330,40,1000,3000,FPGA_1_21_37,1,21,37,F2A_1477,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_38,1,21,38,F2A_1478,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_39,1,21,39,F2A_1479,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,Bank_VL_1_35,FAKE,590,40,1000,5000,FPGA_1_21_40,1,21,40,F2A_1480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_41,1,21,41,F2A_1481,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_42,1,21,42,F2A_1482,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_43,1,21,43,F2A_1483,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_44,1,21,44,F2A_1484,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_45,1,21,45,F2A_1485,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_46,1,21,46,F2A_1486,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,Bank_VL_1_36,FAKE,720,40,1000,6000,FPGA_1_21_47,1,21,47,F2A_1487,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_1_22_0,1,22,0,A2F_1512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_1_22_1,1,22,1,A2F_1513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,460,40,1000,4000,FPGA_1_22_2,1,22,2,A2F_1514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_3,1,22,3,A2F_1515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_4,1,22,4,A2F_1516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_5,1,22,5,A2F_1517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_6,1,22,6,A2F_1518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_7,1,22,7,A2F_1519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_8,1,22,8,A2F_1520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_9,1,22,9,A2F_1521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_10,1,22,10,A2F_1522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,980,40,2000,1000,FPGA_1_22_11,1,22,11,A2F_1523,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,70,40,1000,1000,FPGA_1_22_24,1,22,24,F2A_1536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_25,1,22,25,F2A_1537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_26,1,22,26,F2A_1538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_27,1,22,27,F2A_1539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_28,1,22,28,F2A_1540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_29,1,22,29,F2A_1541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_30,1,22,30,F2A_1542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_31,1,22,31,F2A_1543,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_32,1,22,32,F2A_1544,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,200,40,1000,2000,FPGA_1_22_33,1,22,33,F2A_1545,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_1_22_34,1,22,34,F2A_1546,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_1_22_35,1,22,35,F2A_1547,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_1_22_36,1,22,36,F2A_1548,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,330,40,1000,3000,FPGA_1_22_37,1,22,37,F2A_1549,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_38,1,22,38,F2A_1550,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_39,1,22,39,F2A_1551,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,Bank_VL_1_37,FAKE,590,40,1000,5000,FPGA_1_22_40,1,22,40,F2A_1552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_41,1,22,41,F2A_1553,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_42,1,22,42,F2A_1554,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_43,1,22,43,F2A_1555,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_44,1,22,44,F2A_1556,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_45,1,22,45,F2A_1557,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_46,1,22,46,F2A_1558,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,Bank_VL_1_38,FAKE,720,40,1000,6000,FPGA_1_22_47,1,22,47,F2A_1559,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_1_23_0,1,23,0,A2F_1584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_1_23_1,1,23,1,A2F_1585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,460,40,1000,4000,FPGA_1_23_2,1,23,2,A2F_1586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_3,1,23,3,A2F_1587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_4,1,23,4,A2F_1588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_5,1,23,5,A2F_1589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_6,1,23,6,A2F_1590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_7,1,23,7,A2F_1591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_8,1,23,8,A2F_1592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_9,1,23,9,A2F_1593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_10,1,23,10,A2F_1594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,980,40,2000,1000,FPGA_1_23_11,1,23,11,A2F_1595,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,70,40,1000,1000,FPGA_1_23_24,1,23,24,F2A_1608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_25,1,23,25,F2A_1609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_26,1,23,26,F2A_1610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_27,1,23,27,F2A_1611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_28,1,23,28,F2A_1612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_29,1,23,29,F2A_1613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_30,1,23,30,F2A_1614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_31,1,23,31,F2A_1615,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_32,1,23,32,F2A_1616,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,200,40,1000,2000,FPGA_1_23_33,1,23,33,F2A_1617,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_1_23_34,1,23,34,F2A_1618,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_1_23_35,1,23,35,F2A_1619,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_1_23_36,1,23,36,F2A_1620,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,330,40,1000,3000,FPGA_1_23_37,1,23,37,F2A_1621,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_38,1,23,38,F2A_1622,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_39,1,23,39,F2A_1623,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,Bank_VL_1_39,FAKE,590,40,1000,5000,FPGA_1_23_40,1,23,40,F2A_1624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_41,1,23,41,F2A_1625,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_42,1,23,42,F2A_1626,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_43,1,23,43,F2A_1627,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_44,1,23,44,F2A_1628,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_45,1,23,45,F2A_1629,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_46,1,23,46,F2A_1630,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,Bank_VL_1_40,FAKE,720,40,1000,6000,FPGA_1_23_47,1,23,47,F2A_1631,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_0,1,24,0,A2F_1656,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_1,1,24,1,A2F_1657,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_2,1,24,2,A2F_1658,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_3,1,24,3,A2F_1659,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_4,1,24,4,A2F_1660,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_24_5,1,24,5,A2F_1661,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_24_6,1,24,6,A2F_1662,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_24_7,1,24,7,A2F_1663,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_24_8,1,24,8,A2F_1664,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_24_9,1,24,9,A2F_1665,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_24_10,1,24,10,A2F_1666,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_24,1,24,24,F2A_1680,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_25,1,24,25,F2A_1681,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_26,1,24,26,F2A_1682,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_27,1,24,27,F2A_1683,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_28,1,24,28,F2A_1684,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_29,1,24,29,F2A_1685,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_30,1,24,30,F2A_1686,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_31,1,24,31,F2A_1687,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_24_32,1,24,32,F2A_1688,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_25_0,1,25,0,A2F_1728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_25_1,1,25,1,A2F_1729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,460,40,1000,4000,FPGA_1_25_2,1,25,2,A2F_1730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_3,1,25,3,A2F_1731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_4,1,25,4,A2F_1732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_5,1,25,5,A2F_1733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_6,1,25,6,A2F_1734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_7,1,25,7,A2F_1735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_8,1,25,8,A2F_1736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_9,1,25,9,A2F_1737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_10,1,25,10,A2F_1738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,980,40,2000,1000,FPGA_1_25_11,1,25,11,A2F_1739,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,70,40,1000,1000,FPGA_1_25_24,1,25,24,F2A_1752,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_25,1,25,25,F2A_1753,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_26,1,25,26,F2A_1754,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_27,1,25,27,F2A_1755,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_28,1,25,28,F2A_1756,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_29,1,25,29,F2A_1757,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_30,1,25,30,F2A_1758,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_31,1,25,31,F2A_1759,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_32,1,25,32,F2A_1760,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,200,40,1000,2000,FPGA_1_25_33,1,25,33,F2A_1761,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_25_34,1,25,34,F2A_1762,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_25_35,1,25,35,F2A_1763,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_25_36,1,25,36,F2A_1764,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,330,40,1000,3000,FPGA_1_25_37,1,25,37,F2A_1765,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_38,1,25,38,F2A_1766,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_39,1,25,39,F2A_1767,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,Bank_VL_2_1,FAKE,590,40,1000,5000,FPGA_1_25_40,1,25,40,F2A_1768,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_41,1,25,41,F2A_1769,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_42,1,25,42,F2A_1770,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_43,1,25,43,F2A_1771,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_44,1,25,44,F2A_1772,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_45,1,25,45,F2A_1773,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_46,1,25,46,F2A_1774,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,Bank_VL_2_2,FAKE,720,40,1000,6000,FPGA_1_25_47,1,25,47,F2A_1775,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_1_26_0,1,26,0,A2F_1800,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_1_26_1,1,26,1,A2F_1801,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,460,40,1000,4000,FPGA_1_26_2,1,26,2,A2F_1802,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_3,1,26,3,A2F_1803,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_4,1,26,4,A2F_1804,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_5,1,26,5,A2F_1805,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_6,1,26,6,A2F_1806,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_7,1,26,7,A2F_1807,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_8,1,26,8,A2F_1808,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_9,1,26,9,A2F_1809,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_10,1,26,10,A2F_1810,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,980,40,2000,1000,FPGA_1_26_11,1,26,11,A2F_1811,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,70,40,1000,1000,FPGA_1_26_24,1,26,24,F2A_1824,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_25,1,26,25,F2A_1825,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_26,1,26,26,F2A_1826,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_27,1,26,27,F2A_1827,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_28,1,26,28,F2A_1828,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_29,1,26,29,F2A_1829,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_30,1,26,30,F2A_1830,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_31,1,26,31,F2A_1831,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_32,1,26,32,F2A_1832,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,200,40,1000,2000,FPGA_1_26_33,1,26,33,F2A_1833,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_1_26_34,1,26,34,F2A_1834,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_1_26_35,1,26,35,F2A_1835,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_1_26_36,1,26,36,F2A_1836,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,330,40,1000,3000,FPGA_1_26_37,1,26,37,F2A_1837,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_38,1,26,38,F2A_1838,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_39,1,26,39,F2A_1839,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,Bank_VL_2_3,FAKE,590,40,1000,5000,FPGA_1_26_40,1,26,40,F2A_1840,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_41,1,26,41,F2A_1841,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_42,1,26,42,F2A_1842,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_43,1,26,43,F2A_1843,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_44,1,26,44,F2A_1844,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_45,1,26,45,F2A_1845,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_46,1,26,46,F2A_1846,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,Bank_VL_2_4,FAKE,720,40,1000,6000,FPGA_1_26_47,1,26,47,F2A_1847,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_1_27_0,1,27,0,A2F_1872,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_1_27_1,1,27,1,A2F_1873,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,460,40,1000,4000,FPGA_1_27_2,1,27,2,A2F_1874,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_3,1,27,3,A2F_1875,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_4,1,27,4,A2F_1876,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_5,1,27,5,A2F_1877,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_6,1,27,6,A2F_1878,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_7,1,27,7,A2F_1879,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_8,1,27,8,A2F_1880,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_9,1,27,9,A2F_1881,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_10,1,27,10,A2F_1882,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,980,40,2000,1000,FPGA_1_27_11,1,27,11,A2F_1883,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,70,40,1000,1000,FPGA_1_27_24,1,27,24,F2A_1896,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_25,1,27,25,F2A_1897,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_26,1,27,26,F2A_1898,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_27,1,27,27,F2A_1899,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_28,1,27,28,F2A_1900,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_29,1,27,29,F2A_1901,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_30,1,27,30,F2A_1902,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_31,1,27,31,F2A_1903,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_32,1,27,32,F2A_1904,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,200,40,1000,2000,FPGA_1_27_33,1,27,33,F2A_1905,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_1_27_34,1,27,34,F2A_1906,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_1_27_35,1,27,35,F2A_1907,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_1_27_36,1,27,36,F2A_1908,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,330,40,1000,3000,FPGA_1_27_37,1,27,37,F2A_1909,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_38,1,27,38,F2A_1910,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_39,1,27,39,F2A_1911,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,Bank_VL_2_5,FAKE,590,40,1000,5000,FPGA_1_27_40,1,27,40,F2A_1912,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_41,1,27,41,F2A_1913,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_42,1,27,42,F2A_1914,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_43,1,27,43,F2A_1915,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_44,1,27,44,F2A_1916,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_45,1,27,45,F2A_1917,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_46,1,27,46,F2A_1918,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,Bank_VL_2_6,FAKE,720,40,1000,6000,FPGA_1_27_47,1,27,47,F2A_1919,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_1_28_0,1,28,0,A2F_1944,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_1_28_1,1,28,1,A2F_1945,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,460,40,1000,4000,FPGA_1_28_2,1,28,2,A2F_1946,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_3,1,28,3,A2F_1947,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_4,1,28,4,A2F_1948,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_5,1,28,5,A2F_1949,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_6,1,28,6,A2F_1950,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_7,1,28,7,A2F_1951,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_8,1,28,8,A2F_1952,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_9,1,28,9,A2F_1953,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_10,1,28,10,A2F_1954,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,980,40,2000,1000,FPGA_1_28_11,1,28,11,A2F_1955,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,70,40,1000,1000,FPGA_1_28_24,1,28,24,F2A_1968,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_25,1,28,25,F2A_1969,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_26,1,28,26,F2A_1970,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_27,1,28,27,F2A_1971,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_28,1,28,28,F2A_1972,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_29,1,28,29,F2A_1973,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_30,1,28,30,F2A_1974,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_31,1,28,31,F2A_1975,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_32,1,28,32,F2A_1976,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,200,40,1000,2000,FPGA_1_28_33,1,28,33,F2A_1977,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_1_28_34,1,28,34,F2A_1978,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_1_28_35,1,28,35,F2A_1979,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_1_28_36,1,28,36,F2A_1980,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,330,40,1000,3000,FPGA_1_28_37,1,28,37,F2A_1981,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_38,1,28,38,F2A_1982,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_39,1,28,39,F2A_1983,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,Bank_VL_2_7,FAKE,590,40,1000,5000,FPGA_1_28_40,1,28,40,F2A_1984,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_41,1,28,41,F2A_1985,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_42,1,28,42,F2A_1986,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_43,1,28,43,F2A_1987,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_44,1,28,44,F2A_1988,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_45,1,28,45,F2A_1989,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_46,1,28,46,F2A_1990,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,Bank_VL_2_8,FAKE,720,40,1000,6000,FPGA_1_28_47,1,28,47,F2A_1991,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_1_29_0,1,29,0,A2F_2016,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_1_29_1,1,29,1,A2F_2017,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,460,40,1000,4000,FPGA_1_29_2,1,29,2,A2F_2018,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_3,1,29,3,A2F_2019,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_4,1,29,4,A2F_2020,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_5,1,29,5,A2F_2021,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_6,1,29,6,A2F_2022,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_7,1,29,7,A2F_2023,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_8,1,29,8,A2F_2024,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_9,1,29,9,A2F_2025,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_10,1,29,10,A2F_2026,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,980,40,2000,1000,FPGA_1_29_11,1,29,11,A2F_2027,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,70,40,1000,1000,FPGA_1_29_24,1,29,24,F2A_2040,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_25,1,29,25,F2A_2041,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_26,1,29,26,F2A_2042,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_27,1,29,27,F2A_2043,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_28,1,29,28,F2A_2044,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_29,1,29,29,F2A_2045,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_30,1,29,30,F2A_2046,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_31,1,29,31,F2A_2047,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_32,1,29,32,F2A_2048,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,200,40,1000,2000,FPGA_1_29_33,1,29,33,F2A_2049,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_1_29_34,1,29,34,F2A_2050,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_1_29_35,1,29,35,F2A_2051,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_1_29_36,1,29,36,F2A_2052,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,330,40,1000,3000,FPGA_1_29_37,1,29,37,F2A_2053,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_38,1,29,38,F2A_2054,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_39,1,29,39,F2A_2055,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,Bank_VL_2_9,FAKE,590,40,1000,5000,FPGA_1_29_40,1,29,40,F2A_2056,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_41,1,29,41,F2A_2057,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_42,1,29,42,F2A_2058,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_43,1,29,43,F2A_2059,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_44,1,29,44,F2A_2060,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_45,1,29,45,F2A_2061,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_46,1,29,46,F2A_2062,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,Bank_VL_2_10,FAKE,720,40,1000,6000,FPGA_1_29_47,1,29,47,F2A_2063,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_1_30_0,1,30,0,A2F_2088,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_1_30_1,1,30,1,A2F_2089,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,460,40,1000,4000,FPGA_1_30_2,1,30,2,A2F_2090,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_3,1,30,3,A2F_2091,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_4,1,30,4,A2F_2092,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_5,1,30,5,A2F_2093,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_6,1,30,6,A2F_2094,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_7,1,30,7,A2F_2095,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_8,1,30,8,A2F_2096,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_9,1,30,9,A2F_2097,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_10,1,30,10,A2F_2098,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,980,40,2000,1000,FPGA_1_30_11,1,30,11,A2F_2099,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,70,40,1000,1000,FPGA_1_30_24,1,30,24,F2A_2112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_25,1,30,25,F2A_2113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_26,1,30,26,F2A_2114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_27,1,30,27,F2A_2115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_28,1,30,28,F2A_2116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_29,1,30,29,F2A_2117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_30,1,30,30,F2A_2118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_31,1,30,31,F2A_2119,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_32,1,30,32,F2A_2120,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,200,40,1000,2000,FPGA_1_30_33,1,30,33,F2A_2121,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_1_30_34,1,30,34,F2A_2122,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_1_30_35,1,30,35,F2A_2123,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_1_30_36,1,30,36,F2A_2124,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,330,40,1000,3000,FPGA_1_30_37,1,30,37,F2A_2125,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_38,1,30,38,F2A_2126,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_39,1,30,39,F2A_2127,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,Bank_VL_2_11,FAKE,590,40,1000,5000,FPGA_1_30_40,1,30,40,F2A_2128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_41,1,30,41,F2A_2129,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_42,1,30,42,F2A_2130,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_43,1,30,43,F2A_2131,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_44,1,30,44,F2A_2132,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_45,1,30,45,F2A_2133,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_46,1,30,46,F2A_2134,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,Bank_VL_2_12,FAKE,720,40,1000,6000,FPGA_1_30_47,1,30,47,F2A_2135,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_1_31_0,1,31,0,A2F_2160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_1_31_1,1,31,1,A2F_2161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,460,40,1000,4000,FPGA_1_31_2,1,31,2,A2F_2162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_3,1,31,3,A2F_2163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_4,1,31,4,A2F_2164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_5,1,31,5,A2F_2165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_6,1,31,6,A2F_2166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_7,1,31,7,A2F_2167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_8,1,31,8,A2F_2168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_9,1,31,9,A2F_2169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_10,1,31,10,A2F_2170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,980,40,2000,1000,FPGA_1_31_11,1,31,11,A2F_2171,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,70,40,1000,1000,FPGA_1_31_24,1,31,24,F2A_2184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_25,1,31,25,F2A_2185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_26,1,31,26,F2A_2186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_27,1,31,27,F2A_2187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_28,1,31,28,F2A_2188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_29,1,31,29,F2A_2189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_30,1,31,30,F2A_2190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_31,1,31,31,F2A_2191,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_32,1,31,32,F2A_2192,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,200,40,1000,2000,FPGA_1_31_33,1,31,33,F2A_2193,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_1_31_34,1,31,34,F2A_2194,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_1_31_35,1,31,35,F2A_2195,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_1_31_36,1,31,36,F2A_2196,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,330,40,1000,3000,FPGA_1_31_37,1,31,37,F2A_2197,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_38,1,31,38,F2A_2198,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_39,1,31,39,F2A_2199,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,Bank_VL_2_13,FAKE,590,40,1000,5000,FPGA_1_31_40,1,31,40,F2A_2200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_41,1,31,41,F2A_2201,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_42,1,31,42,F2A_2202,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_43,1,31,43,F2A_2203,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_44,1,31,44,F2A_2204,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_45,1,31,45,F2A_2205,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_46,1,31,46,F2A_2206,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,Bank_VL_2_14,FAKE,720,40,1000,6000,FPGA_1_31_47,1,31,47,F2A_2207,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_1_32_0,1,32,0,A2F_2232,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_1_32_1,1,32,1,A2F_2233,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,460,40,1000,4000,FPGA_1_32_2,1,32,2,A2F_2234,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_3,1,32,3,A2F_2235,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_4,1,32,4,A2F_2236,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_5,1,32,5,A2F_2237,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_6,1,32,6,A2F_2238,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_7,1,32,7,A2F_2239,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_8,1,32,8,A2F_2240,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_9,1,32,9,A2F_2241,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_10,1,32,10,A2F_2242,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,980,40,2000,1000,FPGA_1_32_11,1,32,11,A2F_2243,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,70,40,1000,1000,FPGA_1_32_24,1,32,24,F2A_2256,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_25,1,32,25,F2A_2257,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_26,1,32,26,F2A_2258,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_27,1,32,27,F2A_2259,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_28,1,32,28,F2A_2260,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_29,1,32,29,F2A_2261,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_30,1,32,30,F2A_2262,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_31,1,32,31,F2A_2263,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_32,1,32,32,F2A_2264,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,200,40,1000,2000,FPGA_1_32_33,1,32,33,F2A_2265,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_1_32_34,1,32,34,F2A_2266,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_1_32_35,1,32,35,F2A_2267,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_1_32_36,1,32,36,F2A_2268,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,330,40,1000,3000,FPGA_1_32_37,1,32,37,F2A_2269,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_38,1,32,38,F2A_2270,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_39,1,32,39,F2A_2271,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,Bank_VL_2_15,FAKE,590,40,1000,5000,FPGA_1_32_40,1,32,40,F2A_2272,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_41,1,32,41,F2A_2273,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_42,1,32,42,F2A_2274,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_43,1,32,43,F2A_2275,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_44,1,32,44,F2A_2276,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_45,1,32,45,F2A_2277,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_46,1,32,46,F2A_2278,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,Bank_VL_2_16,FAKE,720,40,1000,6000,FPGA_1_32_47,1,32,47,F2A_2279,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_1_33_0,1,33,0,A2F_2304,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_1_33_1,1,33,1,A2F_2305,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,460,40,1000,4000,FPGA_1_33_2,1,33,2,A2F_2306,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_3,1,33,3,A2F_2307,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_4,1,33,4,A2F_2308,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_5,1,33,5,A2F_2309,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_6,1,33,6,A2F_2310,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_7,1,33,7,A2F_2311,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_8,1,33,8,A2F_2312,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_9,1,33,9,A2F_2313,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_10,1,33,10,A2F_2314,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,980,40,2000,1000,FPGA_1_33_11,1,33,11,A2F_2315,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,70,40,1000,1000,FPGA_1_33_24,1,33,24,F2A_2328,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_25,1,33,25,F2A_2329,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_26,1,33,26,F2A_2330,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_27,1,33,27,F2A_2331,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_28,1,33,28,F2A_2332,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_29,1,33,29,F2A_2333,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_30,1,33,30,F2A_2334,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_31,1,33,31,F2A_2335,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_32,1,33,32,F2A_2336,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,200,40,1000,2000,FPGA_1_33_33,1,33,33,F2A_2337,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_1_33_34,1,33,34,F2A_2338,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_1_33_35,1,33,35,F2A_2339,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_1_33_36,1,33,36,F2A_2340,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,330,40,1000,3000,FPGA_1_33_37,1,33,37,F2A_2341,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_38,1,33,38,F2A_2342,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_39,1,33,39,F2A_2343,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,Bank_VL_2_17,FAKE,590,40,1000,5000,FPGA_1_33_40,1,33,40,F2A_2344,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_41,1,33,41,F2A_2345,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_42,1,33,42,F2A_2346,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_43,1,33,43,F2A_2347,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_44,1,33,44,F2A_2348,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_45,1,33,45,F2A_2349,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_46,1,33,46,F2A_2350,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,Bank_VL_2_18,FAKE,720,40,1000,6000,FPGA_1_33_47,1,33,47,F2A_2351,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_1_34_0,1,34,0,A2F_2376,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_1_34_1,1,34,1,A2F_2377,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,460,40,1000,4000,FPGA_1_34_2,1,34,2,A2F_2378,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_3,1,34,3,A2F_2379,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_4,1,34,4,A2F_2380,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_5,1,34,5,A2F_2381,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_6,1,34,6,A2F_2382,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_7,1,34,7,A2F_2383,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_8,1,34,8,A2F_2384,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_9,1,34,9,A2F_2385,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_10,1,34,10,A2F_2386,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,980,40,2000,1000,FPGA_1_34_11,1,34,11,A2F_2387,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,70,40,1000,1000,FPGA_1_34_24,1,34,24,F2A_2400,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_25,1,34,25,F2A_2401,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_26,1,34,26,F2A_2402,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_27,1,34,27,F2A_2403,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_28,1,34,28,F2A_2404,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_29,1,34,29,F2A_2405,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_30,1,34,30,F2A_2406,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_31,1,34,31,F2A_2407,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_32,1,34,32,F2A_2408,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,200,40,1000,2000,FPGA_1_34_33,1,34,33,F2A_2409,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_1_34_34,1,34,34,F2A_2410,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_1_34_35,1,34,35,F2A_2411,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_1_34_36,1,34,36,F2A_2412,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,330,40,1000,3000,FPGA_1_34_37,1,34,37,F2A_2413,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_38,1,34,38,F2A_2414,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_39,1,34,39,F2A_2415,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,Bank_VL_2_19,FAKE,590,40,1000,5000,FPGA_1_34_40,1,34,40,F2A_2416,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_41,1,34,41,F2A_2417,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_42,1,34,42,F2A_2418,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_43,1,34,43,F2A_2419,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_44,1,34,44,F2A_2420,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_45,1,34,45,F2A_2421,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_46,1,34,46,F2A_2422,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,Bank_VL_2_20,FAKE,720,40,1000,6000,FPGA_1_34_47,1,34,47,F2A_2423,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_0,1,35,0,A2F_2448,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_1,1,35,1,A2F_2449,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_2,1,35,2,A2F_2450,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_3,1,35,3,A2F_2451,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_4,1,35,4,A2F_2452,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_35_5,1,35,5,A2F_2453,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_35_6,1,35,6,A2F_2454,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_35_7,1,35,7,A2F_2455,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_35_8,1,35,8,A2F_2456,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_35_9,1,35,9,A2F_2457,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_35_10,1,35,10,A2F_2458,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_24,1,35,24,F2A_2472,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_25,1,35,25,F2A_2473,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_26,1,35,26,F2A_2474,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_27,1,35,27,F2A_2475,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_28,1,35,28,F2A_2476,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_29,1,35,29,F2A_2477,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_30,1,35,30,F2A_2478,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_31,1,35,31,F2A_2479,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_35_32,1,35,32,F2A_2480,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_36_0,1,36,0,A2F_2520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_36_1,1,36,1,A2F_2521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,460,40,1000,4000,FPGA_1_36_2,1,36,2,A2F_2522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_3,1,36,3,A2F_2523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_4,1,36,4,A2F_2524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_5,1,36,5,A2F_2525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_6,1,36,6,A2F_2526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_7,1,36,7,A2F_2527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_8,1,36,8,A2F_2528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_9,1,36,9,A2F_2529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_10,1,36,10,A2F_2530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,980,40,2000,1000,FPGA_1_36_11,1,36,11,A2F_2531,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,70,40,1000,1000,FPGA_1_36_24,1,36,24,F2A_2544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_25,1,36,25,F2A_2545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_26,1,36,26,F2A_2546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_27,1,36,27,F2A_2547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_28,1,36,28,F2A_2548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_29,1,36,29,F2A_2549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_30,1,36,30,F2A_2550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_31,1,36,31,F2A_2551,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_32,1,36,32,F2A_2552,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,200,40,1000,2000,FPGA_1_36_33,1,36,33,F2A_2553,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_36_34,1,36,34,F2A_2554,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_36_35,1,36,35,F2A_2555,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_36_36,1,36,36,F2A_2556,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,330,40,1000,3000,FPGA_1_36_37,1,36,37,F2A_2557,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_38,1,36,38,F2A_2558,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_39,1,36,39,F2A_2559,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,Bank_VL_2_21,FAKE,590,40,1000,5000,FPGA_1_36_40,1,36,40,F2A_2560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_41,1,36,41,F2A_2561,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_42,1,36,42,F2A_2562,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_43,1,36,43,F2A_2563,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_44,1,36,44,F2A_2564,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_45,1,36,45,F2A_2565,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_46,1,36,46,F2A_2566,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,Bank_VL_2_22,FAKE,720,40,1000,6000,FPGA_1_36_47,1,36,47,F2A_2567,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_1_37_0,1,37,0,A2F_2592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_1_37_1,1,37,1,A2F_2593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,460,40,1000,4000,FPGA_1_37_2,1,37,2,A2F_2594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_3,1,37,3,A2F_2595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_4,1,37,4,A2F_2596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_5,1,37,5,A2F_2597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_6,1,37,6,A2F_2598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_7,1,37,7,A2F_2599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_8,1,37,8,A2F_2600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_9,1,37,9,A2F_2601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_10,1,37,10,A2F_2602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,980,40,2000,1000,FPGA_1_37_11,1,37,11,A2F_2603,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,70,40,1000,1000,FPGA_1_37_24,1,37,24,F2A_2616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_25,1,37,25,F2A_2617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_26,1,37,26,F2A_2618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_27,1,37,27,F2A_2619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_28,1,37,28,F2A_2620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_29,1,37,29,F2A_2621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_30,1,37,30,F2A_2622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_31,1,37,31,F2A_2623,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_32,1,37,32,F2A_2624,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,200,40,1000,2000,FPGA_1_37_33,1,37,33,F2A_2625,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_1_37_34,1,37,34,F2A_2626,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_1_37_35,1,37,35,F2A_2627,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_1_37_36,1,37,36,F2A_2628,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,330,40,1000,3000,FPGA_1_37_37,1,37,37,F2A_2629,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_38,1,37,38,F2A_2630,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_39,1,37,39,F2A_2631,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,Bank_VL_2_23,FAKE,590,40,1000,5000,FPGA_1_37_40,1,37,40,F2A_2632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_41,1,37,41,F2A_2633,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_42,1,37,42,F2A_2634,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_43,1,37,43,F2A_2635,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_44,1,37,44,F2A_2636,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_45,1,37,45,F2A_2637,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_46,1,37,46,F2A_2638,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,Bank_VL_2_24,FAKE,720,40,1000,6000,FPGA_1_37_47,1,37,47,F2A_2639,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_1_38_0,1,38,0,A2F_2664,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_1_38_1,1,38,1,A2F_2665,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,460,40,1000,4000,FPGA_1_38_2,1,38,2,A2F_2666,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_3,1,38,3,A2F_2667,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_4,1,38,4,A2F_2668,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_5,1,38,5,A2F_2669,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_6,1,38,6,A2F_2670,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_7,1,38,7,A2F_2671,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_8,1,38,8,A2F_2672,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_9,1,38,9,A2F_2673,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_10,1,38,10,A2F_2674,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,980,40,2000,1000,FPGA_1_38_11,1,38,11,A2F_2675,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,70,40,1000,1000,FPGA_1_38_24,1,38,24,F2A_2688,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_25,1,38,25,F2A_2689,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_26,1,38,26,F2A_2690,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_27,1,38,27,F2A_2691,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_28,1,38,28,F2A_2692,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_29,1,38,29,F2A_2693,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_30,1,38,30,F2A_2694,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_31,1,38,31,F2A_2695,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_32,1,38,32,F2A_2696,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,200,40,1000,2000,FPGA_1_38_33,1,38,33,F2A_2697,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_1_38_34,1,38,34,F2A_2698,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_1_38_35,1,38,35,F2A_2699,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_1_38_36,1,38,36,F2A_2700,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,330,40,1000,3000,FPGA_1_38_37,1,38,37,F2A_2701,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_38,1,38,38,F2A_2702,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_39,1,38,39,F2A_2703,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,Bank_VL_2_25,FAKE,590,40,1000,5000,FPGA_1_38_40,1,38,40,F2A_2704,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_41,1,38,41,F2A_2705,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_42,1,38,42,F2A_2706,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_43,1,38,43,F2A_2707,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_44,1,38,44,F2A_2708,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_45,1,38,45,F2A_2709,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_46,1,38,46,F2A_2710,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,Bank_VL_2_26,FAKE,720,40,1000,6000,FPGA_1_38_47,1,38,47,F2A_2711,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_1_39_0,1,39,0,A2F_2736,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_1_39_1,1,39,1,A2F_2737,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,460,40,1000,4000,FPGA_1_39_2,1,39,2,A2F_2738,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_3,1,39,3,A2F_2739,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_4,1,39,4,A2F_2740,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_5,1,39,5,A2F_2741,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_6,1,39,6,A2F_2742,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_7,1,39,7,A2F_2743,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_8,1,39,8,A2F_2744,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_9,1,39,9,A2F_2745,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_10,1,39,10,A2F_2746,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,980,40,2000,1000,FPGA_1_39_11,1,39,11,A2F_2747,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,70,40,1000,1000,FPGA_1_39_24,1,39,24,F2A_2760,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_25,1,39,25,F2A_2761,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_26,1,39,26,F2A_2762,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_27,1,39,27,F2A_2763,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_28,1,39,28,F2A_2764,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_29,1,39,29,F2A_2765,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_30,1,39,30,F2A_2766,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_31,1,39,31,F2A_2767,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_32,1,39,32,F2A_2768,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,200,40,1000,2000,FPGA_1_39_33,1,39,33,F2A_2769,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_1_39_34,1,39,34,F2A_2770,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_1_39_35,1,39,35,F2A_2771,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_1_39_36,1,39,36,F2A_2772,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,330,40,1000,3000,FPGA_1_39_37,1,39,37,F2A_2773,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_38,1,39,38,F2A_2774,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_39,1,39,39,F2A_2775,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,Bank_VL_2_27,FAKE,590,40,1000,5000,FPGA_1_39_40,1,39,40,F2A_2776,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_41,1,39,41,F2A_2777,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_42,1,39,42,F2A_2778,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_43,1,39,43,F2A_2779,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_44,1,39,44,F2A_2780,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_45,1,39,45,F2A_2781,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_46,1,39,46,F2A_2782,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,Bank_VL_2_28,FAKE,720,40,1000,6000,FPGA_1_39_47,1,39,47,F2A_2783,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_1_40_0,1,40,0,A2F_2808,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_1_40_1,1,40,1,A2F_2809,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,460,40,1000,4000,FPGA_1_40_2,1,40,2,A2F_2810,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_3,1,40,3,A2F_2811,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_4,1,40,4,A2F_2812,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_5,1,40,5,A2F_2813,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_6,1,40,6,A2F_2814,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_7,1,40,7,A2F_2815,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_8,1,40,8,A2F_2816,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_9,1,40,9,A2F_2817,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_10,1,40,10,A2F_2818,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,980,40,2000,1000,FPGA_1_40_11,1,40,11,A2F_2819,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,70,40,1000,1000,FPGA_1_40_24,1,40,24,F2A_2832,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_25,1,40,25,F2A_2833,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_26,1,40,26,F2A_2834,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_27,1,40,27,F2A_2835,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_28,1,40,28,F2A_2836,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_29,1,40,29,F2A_2837,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_30,1,40,30,F2A_2838,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_31,1,40,31,F2A_2839,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_32,1,40,32,F2A_2840,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,200,40,1000,2000,FPGA_1_40_33,1,40,33,F2A_2841,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_1_40_34,1,40,34,F2A_2842,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_1_40_35,1,40,35,F2A_2843,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_1_40_36,1,40,36,F2A_2844,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,330,40,1000,3000,FPGA_1_40_37,1,40,37,F2A_2845,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_38,1,40,38,F2A_2846,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_39,1,40,39,F2A_2847,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,Bank_VL_2_29,FAKE,590,40,1000,5000,FPGA_1_40_40,1,40,40,F2A_2848,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_41,1,40,41,F2A_2849,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_42,1,40,42,F2A_2850,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_43,1,40,43,F2A_2851,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_44,1,40,44,F2A_2852,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_45,1,40,45,F2A_2853,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_46,1,40,46,F2A_2854,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,Bank_VL_2_30,FAKE,720,40,1000,6000,FPGA_1_40_47,1,40,47,F2A_2855,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_1_41_0,1,41,0,A2F_2880,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_1_41_1,1,41,1,A2F_2881,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,460,40,1000,4000,FPGA_1_41_2,1,41,2,A2F_2882,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_3,1,41,3,A2F_2883,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_4,1,41,4,A2F_2884,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_5,1,41,5,A2F_2885,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_6,1,41,6,A2F_2886,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_7,1,41,7,A2F_2887,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_8,1,41,8,A2F_2888,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_9,1,41,9,A2F_2889,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_10,1,41,10,A2F_2890,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,980,40,2000,1000,FPGA_1_41_11,1,41,11,A2F_2891,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,70,40,1000,1000,FPGA_1_41_24,1,41,24,F2A_2904,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_25,1,41,25,F2A_2905,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_26,1,41,26,F2A_2906,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_27,1,41,27,F2A_2907,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_28,1,41,28,F2A_2908,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_29,1,41,29,F2A_2909,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_30,1,41,30,F2A_2910,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_31,1,41,31,F2A_2911,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_32,1,41,32,F2A_2912,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,200,40,1000,2000,FPGA_1_41_33,1,41,33,F2A_2913,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_1_41_34,1,41,34,F2A_2914,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_1_41_35,1,41,35,F2A_2915,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_1_41_36,1,41,36,F2A_2916,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,330,40,1000,3000,FPGA_1_41_37,1,41,37,F2A_2917,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_38,1,41,38,F2A_2918,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_39,1,41,39,F2A_2919,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,Bank_VL_2_31,FAKE,590,40,1000,5000,FPGA_1_41_40,1,41,40,F2A_2920,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_41,1,41,41,F2A_2921,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_42,1,41,42,F2A_2922,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_43,1,41,43,F2A_2923,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_44,1,41,44,F2A_2924,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_45,1,41,45,F2A_2925,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_46,1,41,46,F2A_2926,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,Bank_VL_2_32,FAKE,720,40,1000,6000,FPGA_1_41_47,1,41,47,F2A_2927,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_1_42_0,1,42,0,A2F_2952,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_1_42_1,1,42,1,A2F_2953,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,460,40,1000,4000,FPGA_1_42_2,1,42,2,A2F_2954,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_3,1,42,3,A2F_2955,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_4,1,42,4,A2F_2956,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_5,1,42,5,A2F_2957,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_6,1,42,6,A2F_2958,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_7,1,42,7,A2F_2959,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_8,1,42,8,A2F_2960,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_9,1,42,9,A2F_2961,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_10,1,42,10,A2F_2962,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,980,40,2000,1000,FPGA_1_42_11,1,42,11,A2F_2963,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,70,40,1000,1000,FPGA_1_42_24,1,42,24,F2A_2976,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_25,1,42,25,F2A_2977,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_26,1,42,26,F2A_2978,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_27,1,42,27,F2A_2979,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_28,1,42,28,F2A_2980,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_29,1,42,29,F2A_2981,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_30,1,42,30,F2A_2982,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_31,1,42,31,F2A_2983,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_32,1,42,32,F2A_2984,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,200,40,1000,2000,FPGA_1_42_33,1,42,33,F2A_2985,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_1_42_34,1,42,34,F2A_2986,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_1_42_35,1,42,35,F2A_2987,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_1_42_36,1,42,36,F2A_2988,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,330,40,1000,3000,FPGA_1_42_37,1,42,37,F2A_2989,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_38,1,42,38,F2A_2990,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_39,1,42,39,F2A_2991,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,Bank_VL_2_33,FAKE,590,40,1000,5000,FPGA_1_42_40,1,42,40,F2A_2992,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_41,1,42,41,F2A_2993,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_42,1,42,42,F2A_2994,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_43,1,42,43,F2A_2995,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_44,1,42,44,F2A_2996,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_45,1,42,45,F2A_2997,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_46,1,42,46,F2A_2998,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,Bank_VL_2_34,FAKE,720,40,1000,6000,FPGA_1_42_47,1,42,47,F2A_2999,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_1_43_0,1,43,0,A2F_3024,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_1_43_1,1,43,1,A2F_3025,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,460,40,1000,4000,FPGA_1_43_2,1,43,2,A2F_3026,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_3,1,43,3,A2F_3027,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_4,1,43,4,A2F_3028,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_5,1,43,5,A2F_3029,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_6,1,43,6,A2F_3030,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_7,1,43,7,A2F_3031,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_8,1,43,8,A2F_3032,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_9,1,43,9,A2F_3033,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_10,1,43,10,A2F_3034,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,980,40,2000,1000,FPGA_1_43_11,1,43,11,A2F_3035,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,70,40,1000,1000,FPGA_1_43_24,1,43,24,F2A_3048,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_25,1,43,25,F2A_3049,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_26,1,43,26,F2A_3050,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_27,1,43,27,F2A_3051,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_28,1,43,28,F2A_3052,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_29,1,43,29,F2A_3053,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_30,1,43,30,F2A_3054,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_31,1,43,31,F2A_3055,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_32,1,43,32,F2A_3056,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,200,40,1000,2000,FPGA_1_43_33,1,43,33,F2A_3057,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_1_43_34,1,43,34,F2A_3058,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_1_43_35,1,43,35,F2A_3059,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_1_43_36,1,43,36,F2A_3060,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,330,40,1000,3000,FPGA_1_43_37,1,43,37,F2A_3061,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_38,1,43,38,F2A_3062,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_39,1,43,39,F2A_3063,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,Bank_VL_2_35,FAKE,590,40,1000,5000,FPGA_1_43_40,1,43,40,F2A_3064,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_41,1,43,41,F2A_3065,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_42,1,43,42,F2A_3066,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_43,1,43,43,F2A_3067,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_44,1,43,44,F2A_3068,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_45,1,43,45,F2A_3069,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_46,1,43,46,F2A_3070,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,Bank_VL_2_36,FAKE,720,40,1000,6000,FPGA_1_43_47,1,43,47,F2A_3071,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_2_44_0,2,44,0,A2F_3096,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_2_44_1,2,44,1,A2F_3097,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,460,40,1000,4000,FPGA_2_44_2,2,44,2,A2F_3098,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_3,2,44,3,A2F_3099,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_4,2,44,4,A2F_3100,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_5,2,44,5,A2F_3101,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_6,2,44,6,A2F_3102,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_7,2,44,7,A2F_3103,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_8,2,44,8,A2F_3104,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_9,2,44,9,A2F_3105,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_10,2,44,10,A2F_3106,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,980,40,2000,1000,FPGA_2_44_11,2,44,11,A2F_3107,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,70,40,1000,1000,FPGA_2_44_24,2,44,24,F2A_3120,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_25,2,44,25,F2A_3121,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_26,2,44,26,F2A_3122,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_27,2,44,27,F2A_3123,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_28,2,44,28,F2A_3124,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_29,2,44,29,F2A_3125,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_30,2,44,30,F2A_3126,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_31,2,44,31,F2A_3127,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_32,2,44,32,F2A_3128,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,200,40,1000,2000,FPGA_2_44_33,2,44,33,F2A_3129,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_2_44_34,2,44,34,F2A_3130,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_2_44_35,2,44,35,F2A_3131,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_2_44_36,2,44,36,F2A_3132,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,330,40,1000,3000,FPGA_2_44_37,2,44,37,F2A_3133,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_38,2,44,38,F2A_3134,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_39,2,44,39,F2A_3135,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,Bank_VL_2_37,FAKE,590,40,1000,5000,FPGA_2_44_40,2,44,40,F2A_3136,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_41,2,44,41,F2A_3137,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_42,2,44,42,F2A_3138,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_43,2,44,43,F2A_3139,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_44,2,44,44,F2A_3140,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_45,2,44,45,F2A_3141,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_46,2,44,46,F2A_3142,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,Bank_VL_2_38,FAKE,720,40,1000,6000,FPGA_2_44_47,2,44,47,F2A_3143,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_3_44_0,3,44,0,A2F_3096,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_3_44_1,3,44,1,A2F_3097,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,460,40,1000,4000,FPGA_3_44_2,3,44,2,A2F_3098,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_3,3,44,3,A2F_3099,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_4,3,44,4,A2F_3100,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_5,3,44,5,A2F_3101,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_6,3,44,6,A2F_3102,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_7,3,44,7,A2F_3103,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_8,3,44,8,A2F_3104,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_9,3,44,9,A2F_3105,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_10,3,44,10,A2F_3106,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,980,40,2000,1000,FPGA_3_44_11,3,44,11,A2F_3107,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,70,40,1000,1000,FPGA_3_44_24,3,44,24,F2A_3120,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_25,3,44,25,F2A_3121,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_26,3,44,26,F2A_3122,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_27,3,44,27,F2A_3123,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_28,3,44,28,F2A_3124,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_29,3,44,29,F2A_3125,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_30,3,44,30,F2A_3126,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_31,3,44,31,F2A_3127,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_32,3,44,32,F2A_3128,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,200,40,1000,2000,FPGA_3_44_33,3,44,33,F2A_3129,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_3_44_34,3,44,34,F2A_3130,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_3_44_35,3,44,35,F2A_3131,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_3_44_36,3,44,36,F2A_3132,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,330,40,1000,3000,FPGA_3_44_37,3,44,37,F2A_3133,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_38,3,44,38,F2A_3134,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_39,3,44,39,F2A_3135,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,Bank_VL_2_39,FAKE,590,40,1000,5000,FPGA_3_44_40,3,44,40,F2A_3136,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_41,3,44,41,F2A_3137,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_42,3,44,42,F2A_3138,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_43,3,44,43,F2A_3139,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_44,3,44,44,F2A_3140,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_45,3,44,45,F2A_3141,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_46,3,44,46,F2A_3142,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,Bank_VL_2_40,FAKE,720,40,1000,6000,FPGA_3_44_47,3,44,47,F2A_3143,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_0,3,44,0,A2F_3096,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_1,3,44,1,A2F_3097,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_2,3,44,2,A2F_3098,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_3,3,44,3,A2F_3099,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_4,3,44,4,A2F_3100,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_44_5,3,44,5,A2F_3101,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_44_6,3,44,6,A2F_3102,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_44_7,3,44,7,A2F_3103,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_44_8,3,44,8,A2F_3104,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_44_9,3,44,9,A2F_3105,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_44_10,3,44,10,A2F_3106,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_24,3,44,24,F2A_3120,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_25,3,44,25,F2A_3121,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_26,3,44,26,F2A_3122,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_27,3,44,27,F2A_3123,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_28,3,44,28,F2A_3124,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_29,3,44,29,F2A_3125,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_30,3,44,30,F2A_3126,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_31,3,44,31,F2A_3127,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_44_32,3,44,32,F2A_3128,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_45_0,3,45,0,A2F_3168,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_45_1,3,45,1,A2F_3169,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,460,40,1000,4000,FPGA_3_45_2,3,45,2,A2F_3170,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_3,3,45,3,A2F_3171,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_4,3,45,4,A2F_3172,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_5,3,45,5,A2F_3173,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_6,3,45,6,A2F_3174,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_7,3,45,7,A2F_3175,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_8,3,45,8,A2F_3176,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_9,3,45,9,A2F_3177,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_10,3,45,10,A2F_3178,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,980,40,2000,1000,FPGA_3_45_11,3,45,11,A2F_3179,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,70,40,1000,1000,FPGA_3_45_24,3,45,24,F2A_3192,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_25,3,45,25,F2A_3193,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_26,3,45,26,F2A_3194,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_27,3,45,27,F2A_3195,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_28,3,45,28,F2A_3196,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_29,3,45,29,F2A_3197,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_30,3,45,30,F2A_3198,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_31,3,45,31,F2A_3199,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_32,3,45,32,F2A_3200,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,200,40,1000,2000,FPGA_3_45_33,3,45,33,F2A_3201,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_45_34,3,45,34,F2A_3202,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_45_35,3,45,35,F2A_3203,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_45_36,3,45,36,F2A_3204,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,330,40,1000,3000,FPGA_3_45_37,3,45,37,F2A_3205,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_38,3,45,38,F2A_3206,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_39,3,45,39,F2A_3207,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,Bank_VL_3_1,FAKE,590,40,1000,5000,FPGA_3_45_40,3,45,40,F2A_3208,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_41,3,45,41,F2A_3209,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_42,3,45,42,F2A_3210,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_43,3,45,43,F2A_3211,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_44,3,45,44,F2A_3212,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_45,3,45,45,F2A_3213,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_46,3,45,46,F2A_3214,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,Bank_VL_3_2,FAKE,720,40,1000,6000,FPGA_3_45_47,3,45,47,F2A_3215,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_3_46_0,3,46,0,A2F_3240,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_3_46_1,3,46,1,A2F_3241,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,460,40,1000,4000,FPGA_3_46_2,3,46,2,A2F_3242,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_3,3,46,3,A2F_3243,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_4,3,46,4,A2F_3244,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_5,3,46,5,A2F_3245,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_6,3,46,6,A2F_3246,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_7,3,46,7,A2F_3247,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_8,3,46,8,A2F_3248,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_9,3,46,9,A2F_3249,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_10,3,46,10,A2F_3250,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,980,40,2000,1000,FPGA_3_46_11,3,46,11,A2F_3251,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,70,40,1000,1000,FPGA_3_46_24,3,46,24,F2A_3264,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_25,3,46,25,F2A_3265,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_26,3,46,26,F2A_3266,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_27,3,46,27,F2A_3267,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_28,3,46,28,F2A_3268,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_29,3,46,29,F2A_3269,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_30,3,46,30,F2A_3270,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_31,3,46,31,F2A_3271,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_32,3,46,32,F2A_3272,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,200,40,1000,2000,FPGA_3_46_33,3,46,33,F2A_3273,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_3_46_34,3,46,34,F2A_3274,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_3_46_35,3,46,35,F2A_3275,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_3_46_36,3,46,36,F2A_3276,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,330,40,1000,3000,FPGA_3_46_37,3,46,37,F2A_3277,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_38,3,46,38,F2A_3278,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_39,3,46,39,F2A_3279,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,Bank_VL_3_3,FAKE,590,40,1000,5000,FPGA_3_46_40,3,46,40,F2A_3280,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_41,3,46,41,F2A_3281,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_42,3,46,42,F2A_3282,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_43,3,46,43,F2A_3283,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_44,3,46,44,F2A_3284,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_45,3,46,45,F2A_3285,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_46,3,46,46,F2A_3286,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,Bank_VL_3_4,FAKE,720,40,1000,6000,FPGA_3_46_47,3,46,47,F2A_3287,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_3_47_0,3,47,0,A2F_3312,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_3_47_1,3,47,1,A2F_3313,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,460,40,1000,4000,FPGA_3_47_2,3,47,2,A2F_3314,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_3,3,47,3,A2F_3315,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_4,3,47,4,A2F_3316,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_5,3,47,5,A2F_3317,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_6,3,47,6,A2F_3318,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_7,3,47,7,A2F_3319,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_8,3,47,8,A2F_3320,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_9,3,47,9,A2F_3321,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_10,3,47,10,A2F_3322,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,980,40,2000,1000,FPGA_3_47_11,3,47,11,A2F_3323,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,70,40,1000,1000,FPGA_3_47_24,3,47,24,F2A_3336,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_25,3,47,25,F2A_3337,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_26,3,47,26,F2A_3338,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_27,3,47,27,F2A_3339,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_28,3,47,28,F2A_3340,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_29,3,47,29,F2A_3341,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_30,3,47,30,F2A_3342,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_31,3,47,31,F2A_3343,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_32,3,47,32,F2A_3344,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,200,40,1000,2000,FPGA_3_47_33,3,47,33,F2A_3345,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_3_47_34,3,47,34,F2A_3346,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_3_47_35,3,47,35,F2A_3347,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_3_47_36,3,47,36,F2A_3348,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,330,40,1000,3000,FPGA_3_47_37,3,47,37,F2A_3349,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_38,3,47,38,F2A_3350,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_39,3,47,39,F2A_3351,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,Bank_VL_3_5,FAKE,590,40,1000,5000,FPGA_3_47_40,3,47,40,F2A_3352,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_41,3,47,41,F2A_3353,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_42,3,47,42,F2A_3354,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_43,3,47,43,F2A_3355,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_44,3,47,44,F2A_3356,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_45,3,47,45,F2A_3357,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_46,3,47,46,F2A_3358,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,Bank_VL_3_6,FAKE,720,40,1000,6000,FPGA_3_47_47,3,47,47,F2A_3359,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_3_48_0,3,48,0,A2F_3384,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_3_48_1,3,48,1,A2F_3385,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,460,40,1000,4000,FPGA_3_48_2,3,48,2,A2F_3386,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_3,3,48,3,A2F_3387,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_4,3,48,4,A2F_3388,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_5,3,48,5,A2F_3389,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_6,3,48,6,A2F_3390,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_7,3,48,7,A2F_3391,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_8,3,48,8,A2F_3392,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_9,3,48,9,A2F_3393,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_10,3,48,10,A2F_3394,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,980,40,2000,1000,FPGA_3_48_11,3,48,11,A2F_3395,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,70,40,1000,1000,FPGA_3_48_24,3,48,24,F2A_3408,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_25,3,48,25,F2A_3409,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_26,3,48,26,F2A_3410,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_27,3,48,27,F2A_3411,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_28,3,48,28,F2A_3412,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_29,3,48,29,F2A_3413,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_30,3,48,30,F2A_3414,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_31,3,48,31,F2A_3415,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_32,3,48,32,F2A_3416,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,200,40,1000,2000,FPGA_3_48_33,3,48,33,F2A_3417,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_3_48_34,3,48,34,F2A_3418,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_3_48_35,3,48,35,F2A_3419,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_3_48_36,3,48,36,F2A_3420,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,330,40,1000,3000,FPGA_3_48_37,3,48,37,F2A_3421,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_38,3,48,38,F2A_3422,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_39,3,48,39,F2A_3423,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,Bank_VL_3_7,FAKE,590,40,1000,5000,FPGA_3_48_40,3,48,40,F2A_3424,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_41,3,48,41,F2A_3425,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_42,3,48,42,F2A_3426,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_43,3,48,43,F2A_3427,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_44,3,48,44,F2A_3428,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_45,3,48,45,F2A_3429,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_46,3,48,46,F2A_3430,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,Bank_VL_3_8,FAKE,720,40,1000,6000,FPGA_3_48_47,3,48,47,F2A_3431,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_3_49_0,3,49,0,A2F_3456,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_3_49_1,3,49,1,A2F_3457,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,460,40,1000,4000,FPGA_3_49_2,3,49,2,A2F_3458,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_3,3,49,3,A2F_3459,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_4,3,49,4,A2F_3460,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_5,3,49,5,A2F_3461,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_6,3,49,6,A2F_3462,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_7,3,49,7,A2F_3463,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_8,3,49,8,A2F_3464,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_9,3,49,9,A2F_3465,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_10,3,49,10,A2F_3466,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,980,40,2000,1000,FPGA_3_49_11,3,49,11,A2F_3467,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,70,40,1000,1000,FPGA_3_49_24,3,49,24,F2A_3480,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_25,3,49,25,F2A_3481,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_26,3,49,26,F2A_3482,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_27,3,49,27,F2A_3483,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_28,3,49,28,F2A_3484,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_29,3,49,29,F2A_3485,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_30,3,49,30,F2A_3486,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_31,3,49,31,F2A_3487,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_32,3,49,32,F2A_3488,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,200,40,1000,2000,FPGA_3_49_33,3,49,33,F2A_3489,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_3_49_34,3,49,34,F2A_3490,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_3_49_35,3,49,35,F2A_3491,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_3_49_36,3,49,36,F2A_3492,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,330,40,1000,3000,FPGA_3_49_37,3,49,37,F2A_3493,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_38,3,49,38,F2A_3494,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_39,3,49,39,F2A_3495,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,Bank_VL_3_9,FAKE,590,40,1000,5000,FPGA_3_49_40,3,49,40,F2A_3496,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_41,3,49,41,F2A_3497,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_42,3,49,42,F2A_3498,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_43,3,49,43,F2A_3499,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_44,3,49,44,F2A_3500,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_45,3,49,45,F2A_3501,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_46,3,49,46,F2A_3502,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,Bank_VL_3_10,FAKE,720,40,1000,6000,FPGA_3_49_47,3,49,47,F2A_3503,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_3_50_0,3,50,0,A2F_3528,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_3_50_1,3,50,1,A2F_3529,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,460,40,1000,4000,FPGA_3_50_2,3,50,2,A2F_3530,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_3,3,50,3,A2F_3531,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_4,3,50,4,A2F_3532,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_5,3,50,5,A2F_3533,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_6,3,50,6,A2F_3534,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_7,3,50,7,A2F_3535,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_8,3,50,8,A2F_3536,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_9,3,50,9,A2F_3537,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_10,3,50,10,A2F_3538,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,980,40,2000,1000,FPGA_3_50_11,3,50,11,A2F_3539,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,70,40,1000,1000,FPGA_3_50_24,3,50,24,F2A_3552,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_25,3,50,25,F2A_3553,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_26,3,50,26,F2A_3554,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_27,3,50,27,F2A_3555,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_28,3,50,28,F2A_3556,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_29,3,50,29,F2A_3557,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_30,3,50,30,F2A_3558,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_31,3,50,31,F2A_3559,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_32,3,50,32,F2A_3560,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,200,40,1000,2000,FPGA_3_50_33,3,50,33,F2A_3561,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_3_50_34,3,50,34,F2A_3562,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_3_50_35,3,50,35,F2A_3563,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_3_50_36,3,50,36,F2A_3564,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,330,40,1000,3000,FPGA_3_50_37,3,50,37,F2A_3565,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_38,3,50,38,F2A_3566,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_39,3,50,39,F2A_3567,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,Bank_VL_3_11,FAKE,590,40,1000,5000,FPGA_3_50_40,3,50,40,F2A_3568,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_41,3,50,41,F2A_3569,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_42,3,50,42,F2A_3570,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_43,3,50,43,F2A_3571,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_44,3,50,44,F2A_3572,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_45,3,50,45,F2A_3573,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_46,3,50,46,F2A_3574,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,Bank_VL_3_12,FAKE,720,40,1000,6000,FPGA_3_50_47,3,50,47,F2A_3575,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_3_51_0,3,51,0,A2F_3600,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_3_51_1,3,51,1,A2F_3601,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,460,40,1000,4000,FPGA_3_51_2,3,51,2,A2F_3602,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_3,3,51,3,A2F_3603,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_4,3,51,4,A2F_3604,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_5,3,51,5,A2F_3605,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_6,3,51,6,A2F_3606,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_7,3,51,7,A2F_3607,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_8,3,51,8,A2F_3608,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_9,3,51,9,A2F_3609,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_10,3,51,10,A2F_3610,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,980,40,2000,1000,FPGA_3_51_11,3,51,11,A2F_3611,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,70,40,1000,1000,FPGA_3_51_24,3,51,24,F2A_3624,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_25,3,51,25,F2A_3625,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_26,3,51,26,F2A_3626,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_27,3,51,27,F2A_3627,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_28,3,51,28,F2A_3628,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_29,3,51,29,F2A_3629,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_30,3,51,30,F2A_3630,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_31,3,51,31,F2A_3631,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_32,3,51,32,F2A_3632,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,200,40,1000,2000,FPGA_3_51_33,3,51,33,F2A_3633,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_3_51_34,3,51,34,F2A_3634,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_3_51_35,3,51,35,F2A_3635,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_3_51_36,3,51,36,F2A_3636,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,330,40,1000,3000,FPGA_3_51_37,3,51,37,F2A_3637,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_38,3,51,38,F2A_3638,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_39,3,51,39,F2A_3639,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,Bank_VL_3_13,FAKE,590,40,1000,5000,FPGA_3_51_40,3,51,40,F2A_3640,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_41,3,51,41,F2A_3641,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_42,3,51,42,F2A_3642,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_43,3,51,43,F2A_3643,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_44,3,51,44,F2A_3644,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_45,3,51,45,F2A_3645,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_46,3,51,46,F2A_3646,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,Bank_VL_3_14,FAKE,720,40,1000,6000,FPGA_3_51_47,3,51,47,F2A_3647,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_3_52_0,3,52,0,A2F_3672,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_3_52_1,3,52,1,A2F_3673,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,460,40,1000,4000,FPGA_3_52_2,3,52,2,A2F_3674,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_3,3,52,3,A2F_3675,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_4,3,52,4,A2F_3676,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_5,3,52,5,A2F_3677,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_6,3,52,6,A2F_3678,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_7,3,52,7,A2F_3679,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_8,3,52,8,A2F_3680,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_9,3,52,9,A2F_3681,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_10,3,52,10,A2F_3682,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,980,40,2000,1000,FPGA_3_52_11,3,52,11,A2F_3683,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,70,40,1000,1000,FPGA_3_52_24,3,52,24,F2A_3696,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_25,3,52,25,F2A_3697,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_26,3,52,26,F2A_3698,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_27,3,52,27,F2A_3699,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_28,3,52,28,F2A_3700,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_29,3,52,29,F2A_3701,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_30,3,52,30,F2A_3702,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_31,3,52,31,F2A_3703,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_32,3,52,32,F2A_3704,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,200,40,1000,2000,FPGA_3_52_33,3,52,33,F2A_3705,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_3_52_34,3,52,34,F2A_3706,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_3_52_35,3,52,35,F2A_3707,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_3_52_36,3,52,36,F2A_3708,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,330,40,1000,3000,FPGA_3_52_37,3,52,37,F2A_3709,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_38,3,52,38,F2A_3710,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_39,3,52,39,F2A_3711,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,Bank_VL_3_15,FAKE,590,40,1000,5000,FPGA_3_52_40,3,52,40,F2A_3712,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_41,3,52,41,F2A_3713,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_42,3,52,42,F2A_3714,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_43,3,52,43,F2A_3715,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_44,3,52,44,F2A_3716,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_45,3,52,45,F2A_3717,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_46,3,52,46,F2A_3718,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,Bank_VL_3_16,FAKE,720,40,1000,6000,FPGA_3_52_47,3,52,47,F2A_3719,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_3_53_0,3,53,0,A2F_3744,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_3_53_1,3,53,1,A2F_3745,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,460,40,1000,4000,FPGA_3_53_2,3,53,2,A2F_3746,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_3,3,53,3,A2F_3747,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_4,3,53,4,A2F_3748,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_5,3,53,5,A2F_3749,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_6,3,53,6,A2F_3750,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_7,3,53,7,A2F_3751,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_8,3,53,8,A2F_3752,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_9,3,53,9,A2F_3753,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_10,3,53,10,A2F_3754,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,980,40,2000,1000,FPGA_3_53_11,3,53,11,A2F_3755,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,70,40,1000,1000,FPGA_3_53_24,3,53,24,F2A_3768,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_25,3,53,25,F2A_3769,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_26,3,53,26,F2A_3770,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_27,3,53,27,F2A_3771,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_28,3,53,28,F2A_3772,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_29,3,53,29,F2A_3773,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_30,3,53,30,F2A_3774,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_31,3,53,31,F2A_3775,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_32,3,53,32,F2A_3776,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,200,40,1000,2000,FPGA_3_53_33,3,53,33,F2A_3777,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_3_53_34,3,53,34,F2A_3778,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_3_53_35,3,53,35,F2A_3779,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_3_53_36,3,53,36,F2A_3780,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,330,40,1000,3000,FPGA_3_53_37,3,53,37,F2A_3781,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_38,3,53,38,F2A_3782,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_39,3,53,39,F2A_3783,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,Bank_VL_3_17,FAKE,590,40,1000,5000,FPGA_3_53_40,3,53,40,F2A_3784,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_41,3,53,41,F2A_3785,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_42,3,53,42,F2A_3786,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_43,3,53,43,F2A_3787,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_44,3,53,44,F2A_3788,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_45,3,53,45,F2A_3789,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_46,3,53,46,F2A_3790,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,Bank_VL_3_18,FAKE,720,40,1000,6000,FPGA_3_53_47,3,53,47,F2A_3791,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_3_54_0,3,54,0,A2F_3816,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_3_54_1,3,54,1,A2F_3817,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,460,40,1000,4000,FPGA_3_54_2,3,54,2,A2F_3818,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_3,3,54,3,A2F_3819,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_4,3,54,4,A2F_3820,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_5,3,54,5,A2F_3821,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_6,3,54,6,A2F_3822,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_7,3,54,7,A2F_3823,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_8,3,54,8,A2F_3824,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_9,3,54,9,A2F_3825,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_10,3,54,10,A2F_3826,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,980,40,2000,1000,FPGA_3_54_11,3,54,11,A2F_3827,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,70,40,1000,1000,FPGA_3_54_24,3,54,24,F2A_3840,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_25,3,54,25,F2A_3841,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_26,3,54,26,F2A_3842,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_27,3,54,27,F2A_3843,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_28,3,54,28,F2A_3844,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_29,3,54,29,F2A_3845,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_30,3,54,30,F2A_3846,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_31,3,54,31,F2A_3847,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_32,3,54,32,F2A_3848,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,200,40,1000,2000,FPGA_3_54_33,3,54,33,F2A_3849,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_3_54_34,3,54,34,F2A_3850,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_3_54_35,3,54,35,F2A_3851,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_3_54_36,3,54,36,F2A_3852,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,330,40,1000,3000,FPGA_3_54_37,3,54,37,F2A_3853,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_38,3,54,38,F2A_3854,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_39,3,54,39,F2A_3855,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,Bank_VL_3_19,FAKE,590,40,1000,5000,FPGA_3_54_40,3,54,40,F2A_3856,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_41,3,54,41,F2A_3857,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_42,3,54,42,F2A_3858,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_43,3,54,43,F2A_3859,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_44,3,54,44,F2A_3860,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_45,3,54,45,F2A_3861,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_46,3,54,46,F2A_3862,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,Bank_VL_3_20,FAKE,720,40,1000,6000,FPGA_3_54_47,3,54,47,F2A_3863,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_0,3,55,0,A2F_3888,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_1,3,55,1,A2F_3889,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_2,3,55,2,A2F_3890,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_3,3,55,3,A2F_3891,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_4,3,55,4,A2F_3892,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_55_5,3,55,5,A2F_3893,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_55_6,3,55,6,A2F_3894,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_55_7,3,55,7,A2F_3895,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_55_8,3,55,8,A2F_3896,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_55_9,3,55,9,A2F_3897,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_55_10,3,55,10,A2F_3898,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_24,3,55,24,F2A_3912,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_25,3,55,25,F2A_3913,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_26,3,55,26,F2A_3914,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_27,3,55,27,F2A_3915,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_28,3,55,28,F2A_3916,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_29,3,55,29,F2A_3917,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_30,3,55,30,F2A_3918,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_31,3,55,31,F2A_3919,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_55_32,3,55,32,F2A_3920,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_56_0,3,56,0,A2F_3960,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_56_1,3,56,1,A2F_3961,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,460,40,1000,4000,FPGA_3_56_2,3,56,2,A2F_3962,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_3,3,56,3,A2F_3963,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_4,3,56,4,A2F_3964,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_5,3,56,5,A2F_3965,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_6,3,56,6,A2F_3966,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_7,3,56,7,A2F_3967,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_8,3,56,8,A2F_3968,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_9,3,56,9,A2F_3969,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_10,3,56,10,A2F_3970,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,980,40,2000,1000,FPGA_3_56_11,3,56,11,A2F_3971,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,70,40,1000,1000,FPGA_3_56_24,3,56,24,F2A_3984,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_25,3,56,25,F2A_3985,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_26,3,56,26,F2A_3986,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_27,3,56,27,F2A_3987,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_28,3,56,28,F2A_3988,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_29,3,56,29,F2A_3989,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_30,3,56,30,F2A_3990,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_31,3,56,31,F2A_3991,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_32,3,56,32,F2A_3992,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,200,40,1000,2000,FPGA_3_56_33,3,56,33,F2A_3993,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_56_34,3,56,34,F2A_3994,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_56_35,3,56,35,F2A_3995,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_56_36,3,56,36,F2A_3996,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,330,40,1000,3000,FPGA_3_56_37,3,56,37,F2A_3997,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_38,3,56,38,F2A_3998,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_39,3,56,39,F2A_3999,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,Bank_VL_3_21,FAKE,590,40,1000,5000,FPGA_3_56_40,3,56,40,F2A_4000,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_41,3,56,41,F2A_4001,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_42,3,56,42,F2A_4002,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_43,3,56,43,F2A_4003,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_44,3,56,44,F2A_4004,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_45,3,56,45,F2A_4005,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_46,3,56,46,F2A_4006,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,Bank_VL_3_22,FAKE,720,40,1000,6000,FPGA_3_56_47,3,56,47,F2A_4007,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_3_57_0,3,57,0,A2F_4032,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_3_57_1,3,57,1,A2F_4033,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,460,40,1000,4000,FPGA_3_57_2,3,57,2,A2F_4034,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_3,3,57,3,A2F_4035,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_4,3,57,4,A2F_4036,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_5,3,57,5,A2F_4037,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_6,3,57,6,A2F_4038,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_7,3,57,7,A2F_4039,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_8,3,57,8,A2F_4040,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_9,3,57,9,A2F_4041,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_10,3,57,10,A2F_4042,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,980,40,2000,1000,FPGA_3_57_11,3,57,11,A2F_4043,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,70,40,1000,1000,FPGA_3_57_24,3,57,24,F2A_4056,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_25,3,57,25,F2A_4057,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_26,3,57,26,F2A_4058,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_27,3,57,27,F2A_4059,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_28,3,57,28,F2A_4060,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_29,3,57,29,F2A_4061,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_30,3,57,30,F2A_4062,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_31,3,57,31,F2A_4063,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_32,3,57,32,F2A_4064,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,200,40,1000,2000,FPGA_3_57_33,3,57,33,F2A_4065,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_3_57_34,3,57,34,F2A_4066,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_3_57_35,3,57,35,F2A_4067,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_3_57_36,3,57,36,F2A_4068,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,330,40,1000,3000,FPGA_3_57_37,3,57,37,F2A_4069,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_38,3,57,38,F2A_4070,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_39,3,57,39,F2A_4071,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,Bank_VL_3_23,FAKE,590,40,1000,5000,FPGA_3_57_40,3,57,40,F2A_4072,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_41,3,57,41,F2A_4073,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_42,3,57,42,F2A_4074,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_43,3,57,43,F2A_4075,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_44,3,57,44,F2A_4076,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_45,3,57,45,F2A_4077,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_46,3,57,46,F2A_4078,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,Bank_VL_3_24,FAKE,720,40,1000,6000,FPGA_3_57_47,3,57,47,F2A_4079,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_3_58_0,3,58,0,A2F_4104,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_3_58_1,3,58,1,A2F_4105,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,460,40,1000,4000,FPGA_3_58_2,3,58,2,A2F_4106,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_3,3,58,3,A2F_4107,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_4,3,58,4,A2F_4108,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_5,3,58,5,A2F_4109,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_6,3,58,6,A2F_4110,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_7,3,58,7,A2F_4111,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_8,3,58,8,A2F_4112,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_9,3,58,9,A2F_4113,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_10,3,58,10,A2F_4114,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,980,40,2000,1000,FPGA_3_58_11,3,58,11,A2F_4115,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,70,40,1000,1000,FPGA_3_58_24,3,58,24,F2A_4128,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_25,3,58,25,F2A_4129,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_26,3,58,26,F2A_4130,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_27,3,58,27,F2A_4131,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_28,3,58,28,F2A_4132,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_29,3,58,29,F2A_4133,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_30,3,58,30,F2A_4134,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_31,3,58,31,F2A_4135,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_32,3,58,32,F2A_4136,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,200,40,1000,2000,FPGA_3_58_33,3,58,33,F2A_4137,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_3_58_34,3,58,34,F2A_4138,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_3_58_35,3,58,35,F2A_4139,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_3_58_36,3,58,36,F2A_4140,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,330,40,1000,3000,FPGA_3_58_37,3,58,37,F2A_4141,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_38,3,58,38,F2A_4142,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_39,3,58,39,F2A_4143,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,Bank_VL_3_25,FAKE,590,40,1000,5000,FPGA_3_58_40,3,58,40,F2A_4144,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_41,3,58,41,F2A_4145,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_42,3,58,42,F2A_4146,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_43,3,58,43,F2A_4147,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_44,3,58,44,F2A_4148,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_45,3,58,45,F2A_4149,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_46,3,58,46,F2A_4150,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,Bank_VL_3_26,FAKE,720,40,1000,6000,FPGA_3_58_47,3,58,47,F2A_4151,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_3_59_0,3,59,0,A2F_4176,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_3_59_1,3,59,1,A2F_4177,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,460,40,1000,4000,FPGA_3_59_2,3,59,2,A2F_4178,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_3,3,59,3,A2F_4179,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_4,3,59,4,A2F_4180,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_5,3,59,5,A2F_4181,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_6,3,59,6,A2F_4182,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_7,3,59,7,A2F_4183,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_8,3,59,8,A2F_4184,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_9,3,59,9,A2F_4185,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_10,3,59,10,A2F_4186,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,980,40,2000,1000,FPGA_3_59_11,3,59,11,A2F_4187,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,70,40,1000,1000,FPGA_3_59_24,3,59,24,F2A_4200,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_25,3,59,25,F2A_4201,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_26,3,59,26,F2A_4202,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_27,3,59,27,F2A_4203,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_28,3,59,28,F2A_4204,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_29,3,59,29,F2A_4205,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_30,3,59,30,F2A_4206,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_31,3,59,31,F2A_4207,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_32,3,59,32,F2A_4208,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,200,40,1000,2000,FPGA_3_59_33,3,59,33,F2A_4209,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_3_59_34,3,59,34,F2A_4210,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_3_59_35,3,59,35,F2A_4211,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_3_59_36,3,59,36,F2A_4212,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,330,40,1000,3000,FPGA_3_59_37,3,59,37,F2A_4213,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_38,3,59,38,F2A_4214,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_39,3,59,39,F2A_4215,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,Bank_VL_3_27,FAKE,590,40,1000,5000,FPGA_3_59_40,3,59,40,F2A_4216,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_41,3,59,41,F2A_4217,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_42,3,59,42,F2A_4218,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_43,3,59,43,F2A_4219,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_44,3,59,44,F2A_4220,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_45,3,59,45,F2A_4221,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_46,3,59,46,F2A_4222,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,Bank_VL_3_28,FAKE,720,40,1000,6000,FPGA_3_59_47,3,59,47,F2A_4223,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_3_60_0,3,60,0,A2F_4248,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_3_60_1,3,60,1,A2F_4249,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,460,40,1000,4000,FPGA_3_60_2,3,60,2,A2F_4250,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_3,3,60,3,A2F_4251,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_4,3,60,4,A2F_4252,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_5,3,60,5,A2F_4253,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_6,3,60,6,A2F_4254,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_7,3,60,7,A2F_4255,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_8,3,60,8,A2F_4256,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_9,3,60,9,A2F_4257,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_10,3,60,10,A2F_4258,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,980,40,2000,1000,FPGA_3_60_11,3,60,11,A2F_4259,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,70,40,1000,1000,FPGA_3_60_24,3,60,24,F2A_4272,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_25,3,60,25,F2A_4273,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_26,3,60,26,F2A_4274,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_27,3,60,27,F2A_4275,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_28,3,60,28,F2A_4276,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_29,3,60,29,F2A_4277,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_30,3,60,30,F2A_4278,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_31,3,60,31,F2A_4279,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_32,3,60,32,F2A_4280,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,200,40,1000,2000,FPGA_3_60_33,3,60,33,F2A_4281,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_3_60_34,3,60,34,F2A_4282,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_3_60_35,3,60,35,F2A_4283,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_3_60_36,3,60,36,F2A_4284,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,330,40,1000,3000,FPGA_3_60_37,3,60,37,F2A_4285,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_38,3,60,38,F2A_4286,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_39,3,60,39,F2A_4287,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,Bank_VL_3_29,FAKE,590,40,1000,5000,FPGA_3_60_40,3,60,40,F2A_4288,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_41,3,60,41,F2A_4289,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_42,3,60,42,F2A_4290,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_43,3,60,43,F2A_4291,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_44,3,60,44,F2A_4292,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_45,3,60,45,F2A_4293,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_46,3,60,46,F2A_4294,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,Bank_VL_3_30,FAKE,720,40,1000,6000,FPGA_3_60_47,3,60,47,F2A_4295,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_3_61_0,3,61,0,A2F_4320,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_3_61_1,3,61,1,A2F_4321,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,460,40,1000,4000,FPGA_3_61_2,3,61,2,A2F_4322,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_3,3,61,3,A2F_4323,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_4,3,61,4,A2F_4324,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_5,3,61,5,A2F_4325,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_6,3,61,6,A2F_4326,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_7,3,61,7,A2F_4327,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_8,3,61,8,A2F_4328,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_9,3,61,9,A2F_4329,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_10,3,61,10,A2F_4330,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,980,40,2000,1000,FPGA_3_61_11,3,61,11,A2F_4331,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,70,40,1000,1000,FPGA_3_61_24,3,61,24,F2A_4344,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_25,3,61,25,F2A_4345,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_26,3,61,26,F2A_4346,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_27,3,61,27,F2A_4347,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_28,3,61,28,F2A_4348,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_29,3,61,29,F2A_4349,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_30,3,61,30,F2A_4350,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_31,3,61,31,F2A_4351,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_32,3,61,32,F2A_4352,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,200,40,1000,2000,FPGA_3_61_33,3,61,33,F2A_4353,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_3_61_34,3,61,34,F2A_4354,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_3_61_35,3,61,35,F2A_4355,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_3_61_36,3,61,36,F2A_4356,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,330,40,1000,3000,FPGA_3_61_37,3,61,37,F2A_4357,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_38,3,61,38,F2A_4358,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_39,3,61,39,F2A_4359,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,Bank_VL_3_31,FAKE,590,40,1000,5000,FPGA_3_61_40,3,61,40,F2A_4360,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_41,3,61,41,F2A_4361,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_42,3,61,42,F2A_4362,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_43,3,61,43,F2A_4363,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_44,3,61,44,F2A_4364,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_45,3,61,45,F2A_4365,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_46,3,61,46,F2A_4366,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,Bank_VL_3_32,FAKE,720,40,1000,6000,FPGA_3_61_47,3,61,47,F2A_4367,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_3_62_0,3,62,0,A2F_4392,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_3_62_1,3,62,1,A2F_4393,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,460,40,1000,4000,FPGA_3_62_2,3,62,2,A2F_4394,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_3,3,62,3,A2F_4395,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_4,3,62,4,A2F_4396,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_5,3,62,5,A2F_4397,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_6,3,62,6,A2F_4398,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_7,3,62,7,A2F_4399,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_8,3,62,8,A2F_4400,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_9,3,62,9,A2F_4401,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_10,3,62,10,A2F_4402,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,980,40,2000,1000,FPGA_3_62_11,3,62,11,A2F_4403,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,70,40,1000,1000,FPGA_3_62_24,3,62,24,F2A_4416,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_25,3,62,25,F2A_4417,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_26,3,62,26,F2A_4418,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_27,3,62,27,F2A_4419,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_28,3,62,28,F2A_4420,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_29,3,62,29,F2A_4421,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_30,3,62,30,F2A_4422,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_31,3,62,31,F2A_4423,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_32,3,62,32,F2A_4424,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,200,40,1000,2000,FPGA_3_62_33,3,62,33,F2A_4425,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_3_62_34,3,62,34,F2A_4426,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_3_62_35,3,62,35,F2A_4427,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_3_62_36,3,62,36,F2A_4428,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,330,40,1000,3000,FPGA_3_62_37,3,62,37,F2A_4429,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_38,3,62,38,F2A_4430,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_39,3,62,39,F2A_4431,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,Bank_VL_3_33,FAKE,590,40,1000,5000,FPGA_3_62_40,3,62,40,F2A_4432,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_41,3,62,41,F2A_4433,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_42,3,62,42,F2A_4434,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_43,3,62,43,F2A_4435,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_44,3,62,44,F2A_4436,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_45,3,62,45,F2A_4437,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_46,3,62,46,F2A_4438,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,Bank_VL_3_34,FAKE,720,40,1000,6000,FPGA_3_62_47,3,62,47,F2A_4439,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_3_63_0,3,63,0,A2F_4464,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_3_63_1,3,63,1,A2F_4465,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,460,40,1000,4000,FPGA_3_63_2,3,63,2,A2F_4466,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_3,3,63,3,A2F_4467,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_4,3,63,4,A2F_4468,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_5,3,63,5,A2F_4469,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_6,3,63,6,A2F_4470,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_7,3,63,7,A2F_4471,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_8,3,63,8,A2F_4472,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_9,3,63,9,A2F_4473,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_10,3,63,10,A2F_4474,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,980,40,2000,1000,FPGA_3_63_11,3,63,11,A2F_4475,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,70,40,1000,1000,FPGA_3_63_24,3,63,24,F2A_4488,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_25,3,63,25,F2A_4489,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_26,3,63,26,F2A_4490,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_27,3,63,27,F2A_4491,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_28,3,63,28,F2A_4492,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_29,3,63,29,F2A_4493,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_30,3,63,30,F2A_4494,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_31,3,63,31,F2A_4495,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_32,3,63,32,F2A_4496,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,200,40,1000,2000,FPGA_3_63_33,3,63,33,F2A_4497,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_3_63_34,3,63,34,F2A_4498,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_3_63_35,3,63,35,F2A_4499,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_3_63_36,3,63,36,F2A_4500,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,330,40,1000,3000,FPGA_3_63_37,3,63,37,F2A_4501,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_38,3,63,38,F2A_4502,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_39,3,63,39,F2A_4503,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,Bank_VL_3_35,FAKE,590,40,1000,5000,FPGA_3_63_40,3,63,40,F2A_4504,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_41,3,63,41,F2A_4505,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_42,3,63,42,F2A_4506,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_43,3,63,43,F2A_4507,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_44,3,63,44,F2A_4508,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_45,3,63,45,F2A_4509,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_46,3,63,46,F2A_4510,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,Bank_VL_3_36,FAKE,720,40,1000,6000,FPGA_3_63_47,3,63,47,F2A_4511,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_3_64_0,3,64,0,A2F_4536,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_3_64_1,3,64,1,A2F_4537,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,460,40,1000,4000,FPGA_3_64_2,3,64,2,A2F_4538,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_3,3,64,3,A2F_4539,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_4,3,64,4,A2F_4540,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_5,3,64,5,A2F_4541,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_6,3,64,6,A2F_4542,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_7,3,64,7,A2F_4543,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_8,3,64,8,A2F_4544,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_9,3,64,9,A2F_4545,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_10,3,64,10,A2F_4546,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,980,40,2000,1000,FPGA_3_64_11,3,64,11,A2F_4547,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,70,40,1000,1000,FPGA_3_64_24,3,64,24,F2A_4560,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_25,3,64,25,F2A_4561,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_26,3,64,26,F2A_4562,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_27,3,64,27,F2A_4563,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_28,3,64,28,F2A_4564,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_29,3,64,29,F2A_4565,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_30,3,64,30,F2A_4566,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_31,3,64,31,F2A_4567,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_32,3,64,32,F2A_4568,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,200,40,1000,2000,FPGA_3_64_33,3,64,33,F2A_4569,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_3_64_34,3,64,34,F2A_4570,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_3_64_35,3,64,35,F2A_4571,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_3_64_36,3,64,36,F2A_4572,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,330,40,1000,3000,FPGA_3_64_37,3,64,37,F2A_4573,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_38,3,64,38,F2A_4574,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_39,3,64,39,F2A_4575,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,Bank_VL_3_37,FAKE,590,40,1000,5000,FPGA_3_64_40,3,64,40,F2A_4576,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_41,3,64,41,F2A_4577,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_42,3,64,42,F2A_4578,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_43,3,64,43,F2A_4579,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_44,3,64,44,F2A_4580,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_45,3,64,45,F2A_4581,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_46,3,64,46,F2A_4582,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,Bank_VL_3_38,FAKE,720,40,1000,6000,FPGA_3_64_47,3,64,47,F2A_4583,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_3_65_0,3,65,0,A2F_4608,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_3_65_1,3,65,1,A2F_4609,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,460,40,1000,4000,FPGA_3_65_2,3,65,2,A2F_4610,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_3,3,65,3,A2F_4611,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_4,3,65,4,A2F_4612,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_5,3,65,5,A2F_4613,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_6,3,65,6,A2F_4614,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_7,3,65,7,A2F_4615,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_8,3,65,8,A2F_4616,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_9,3,65,9,A2F_4617,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_10,3,65,10,A2F_4618,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,980,40,2000,1000,FPGA_3_65_11,3,65,11,A2F_4619,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,70,40,1000,1000,FPGA_3_65_24,3,65,24,F2A_4632,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_25,3,65,25,F2A_4633,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_26,3,65,26,F2A_4634,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_27,3,65,27,F2A_4635,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_28,3,65,28,F2A_4636,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_29,3,65,29,F2A_4637,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_30,3,65,30,F2A_4638,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_31,3,65,31,F2A_4639,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_32,3,65,32,F2A_4640,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,200,40,1000,2000,FPGA_3_65_33,3,65,33,F2A_4641,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_3_65_34,3,65,34,F2A_4642,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_3_65_35,3,65,35,F2A_4643,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_3_65_36,3,65,36,F2A_4644,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,330,40,1000,3000,FPGA_3_65_37,3,65,37,F2A_4645,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_38,3,65,38,F2A_4646,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_39,3,65,39,F2A_4647,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,Bank_VL_3_39,FAKE,590,40,1000,5000,FPGA_3_65_40,3,65,40,F2A_4648,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_41,3,65,41,F2A_4649,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_42,3,65,42,F2A_4650,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_43,3,65,43,F2A_4651,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_44,3,65,44,F2A_4652,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_45,3,65,45,F2A_4653,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_46,3,65,46,F2A_4654,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,Bank_VL_3_40,FAKE,720,40,1000,6000,FPGA_3_65_47,3,65,47,F2A_4655,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_0,3,66,0,A2F_4680,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_1,3,66,1,A2F_4681,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_2,3,66,2,A2F_4682,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_3,3,66,3,A2F_4683,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_4,3,66,4,A2F_4684,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_66_5,3,66,5,A2F_4685,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_66_6,3,66,6,A2F_4686,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_66_7,3,66,7,A2F_4687,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_66_8,3,66,8,A2F_4688,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_66_9,3,66,9,A2F_4689,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_66_10,3,66,10,A2F_4690,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_24,3,66,24,F2A_4704,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_25,3,66,25,F2A_4705,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_26,3,66,26,F2A_4706,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_27,3,66,27,F2A_4707,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_28,3,66,28,F2A_4708,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_29,3,66,29,F2A_4709,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_30,3,66,30,F2A_4710,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_31,3,66,31,F2A_4711,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_66_32,3,66,32,F2A_4712,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_67_0,3,67,0,A2F_4752,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_67_1,3,67,1,A2F_4753,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,460,40,1000,4000,FPGA_3_67_2,3,67,2,A2F_4754,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_3,3,67,3,A2F_4755,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_4,3,67,4,A2F_4756,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_5,3,67,5,A2F_4757,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_6,3,67,6,A2F_4758,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_7,3,67,7,A2F_4759,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_8,3,67,8,A2F_4760,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_9,3,67,9,A2F_4761,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_10,3,67,10,A2F_4762,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,980,40,2000,1000,FPGA_3_67_11,3,67,11,A2F_4763,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,70,40,1000,1000,FPGA_3_67_24,3,67,24,F2A_4776,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_25,3,67,25,F2A_4777,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_26,3,67,26,F2A_4778,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_27,3,67,27,F2A_4779,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_28,3,67,28,F2A_4780,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_29,3,67,29,F2A_4781,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_30,3,67,30,F2A_4782,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_31,3,67,31,F2A_4783,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_32,3,67,32,F2A_4784,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,200,40,1000,2000,FPGA_3_67_33,3,67,33,F2A_4785,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_67_34,3,67,34,F2A_4786,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_67_35,3,67,35,F2A_4787,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_67_36,3,67,36,F2A_4788,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,330,40,1000,3000,FPGA_3_67_37,3,67,37,F2A_4789,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_38,3,67,38,F2A_4790,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_39,3,67,39,F2A_4791,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_1,Bank_VL_4_1,FAKE,590,40,1000,5000,FPGA_3_67_40,3,67,40,F2A_4792,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_41,3,67,41,F2A_4793,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_42,3,67,42,F2A_4794,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_43,3,67,43,F2A_4795,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_44,3,67,44,F2A_4796,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_45,3,67,45,F2A_4797,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_46,3,67,46,F2A_4798,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_2,Bank_VL_4_2,FAKE,720,40,1000,6000,FPGA_3_67_47,3,67,47,F2A_4799,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,460,40,1000,4000,FPGA_3_68_0,3,68,0,A2F_4824,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,460,40,1000,4000,FPGA_3_68_1,3,68,1,A2F_4825,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,460,40,1000,4000,FPGA_3_68_2,3,68,2,A2F_4826,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_3,3,68,3,A2F_4827,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_4,3,68,4,A2F_4828,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_5,3,68,5,A2F_4829,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_6,3,68,6,A2F_4830,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_7,3,68,7,A2F_4831,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_8,3,68,8,A2F_4832,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_9,3,68,9,A2F_4833,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_10,3,68,10,A2F_4834,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,980,40,2000,1000,FPGA_3_68_11,3,68,11,A2F_4835,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,70,40,1000,1000,FPGA_3_68_24,3,68,24,F2A_4848,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_25,3,68,25,F2A_4849,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_26,3,68,26,F2A_4850,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_27,3,68,27,F2A_4851,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_28,3,68,28,F2A_4852,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_29,3,68,29,F2A_4853,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_30,3,68,30,F2A_4854,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_31,3,68,31,F2A_4855,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_32,3,68,32,F2A_4856,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,200,40,1000,2000,FPGA_3_68_33,3,68,33,F2A_4857,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,330,40,1000,3000,FPGA_3_68_34,3,68,34,F2A_4858,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,330,40,1000,3000,FPGA_3_68_35,3,68,35,F2A_4859,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,330,40,1000,3000,FPGA_3_68_36,3,68,36,F2A_4860,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,330,40,1000,3000,FPGA_3_68_37,3,68,37,F2A_4861,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_38,3,68,38,F2A_4862,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_39,3,68,39,F2A_4863,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_3,Bank_VL_4_3,FAKE,590,40,1000,5000,FPGA_3_68_40,3,68,40,F2A_4864,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_41,3,68,41,F2A_4865,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_42,3,68,42,F2A_4866,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_43,3,68,43,F2A_4867,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_44,3,68,44,F2A_4868,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_45,3,68,45,F2A_4869,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_46,3,68,46,F2A_4870,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_4,Bank_VL_4_4,FAKE,720,40,1000,6000,FPGA_3_68_47,3,68,47,F2A_4871,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,460,40,1000,4000,FPGA_3_69_0,3,69,0,A2F_4896,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,460,40,1000,4000,FPGA_3_69_1,3,69,1,A2F_4897,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,460,40,1000,4000,FPGA_3_69_2,3,69,2,A2F_4898,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_3,3,69,3,A2F_4899,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_4,3,69,4,A2F_4900,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_5,3,69,5,A2F_4901,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_6,3,69,6,A2F_4902,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_7,3,69,7,A2F_4903,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_8,3,69,8,A2F_4904,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_9,3,69,9,A2F_4905,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_10,3,69,10,A2F_4906,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,980,40,2000,1000,FPGA_3_69_11,3,69,11,A2F_4907,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,70,40,1000,1000,FPGA_3_69_24,3,69,24,F2A_4920,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_25,3,69,25,F2A_4921,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_26,3,69,26,F2A_4922,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_27,3,69,27,F2A_4923,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_28,3,69,28,F2A_4924,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_29,3,69,29,F2A_4925,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_30,3,69,30,F2A_4926,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_31,3,69,31,F2A_4927,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_32,3,69,32,F2A_4928,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,200,40,1000,2000,FPGA_3_69_33,3,69,33,F2A_4929,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,330,40,1000,3000,FPGA_3_69_34,3,69,34,F2A_4930,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,330,40,1000,3000,FPGA_3_69_35,3,69,35,F2A_4931,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,330,40,1000,3000,FPGA_3_69_36,3,69,36,F2A_4932,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,330,40,1000,3000,FPGA_3_69_37,3,69,37,F2A_4933,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_38,3,69,38,F2A_4934,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_39,3,69,39,F2A_4935,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_5,Bank_VL_4_5,FAKE,590,40,1000,5000,FPGA_3_69_40,3,69,40,F2A_4936,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_41,3,69,41,F2A_4937,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_42,3,69,42,F2A_4938,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_43,3,69,43,F2A_4939,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_44,3,69,44,F2A_4940,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_45,3,69,45,F2A_4941,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_46,3,69,46,F2A_4942,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_6,Bank_VL_4_6,FAKE,720,40,1000,6000,FPGA_3_69_47,3,69,47,F2A_4943,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,460,40,1000,4000,FPGA_3_70_0,3,70,0,A2F_4968,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,460,40,1000,4000,FPGA_3_70_1,3,70,1,A2F_4969,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,460,40,1000,4000,FPGA_3_70_2,3,70,2,A2F_4970,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_3,3,70,3,A2F_4971,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_4,3,70,4,A2F_4972,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_5,3,70,5,A2F_4973,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_6,3,70,6,A2F_4974,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_7,3,70,7,A2F_4975,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_8,3,70,8,A2F_4976,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_9,3,70,9,A2F_4977,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_10,3,70,10,A2F_4978,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,980,40,2000,1000,FPGA_3_70_11,3,70,11,A2F_4979,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,70,40,1000,1000,FPGA_3_70_24,3,70,24,F2A_4992,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_25,3,70,25,F2A_4993,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_26,3,70,26,F2A_4994,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_27,3,70,27,F2A_4995,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_28,3,70,28,F2A_4996,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_29,3,70,29,F2A_4997,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_30,3,70,30,F2A_4998,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_31,3,70,31,F2A_4999,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_32,3,70,32,F2A_5000,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,200,40,1000,2000,FPGA_3_70_33,3,70,33,F2A_5001,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,330,40,1000,3000,FPGA_3_70_34,3,70,34,F2A_5002,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,330,40,1000,3000,FPGA_3_70_35,3,70,35,F2A_5003,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,330,40,1000,3000,FPGA_3_70_36,3,70,36,F2A_5004,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,330,40,1000,3000,FPGA_3_70_37,3,70,37,F2A_5005,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_38,3,70,38,F2A_5006,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_39,3,70,39,F2A_5007,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_7,Bank_VL_4_7,FAKE,590,40,1000,5000,FPGA_3_70_40,3,70,40,F2A_5008,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_41,3,70,41,F2A_5009,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_42,3,70,42,F2A_5010,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_43,3,70,43,F2A_5011,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_44,3,70,44,F2A_5012,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_45,3,70,45,F2A_5013,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_46,3,70,46,F2A_5014,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_8,Bank_VL_4_8,FAKE,720,40,1000,6000,FPGA_3_70_47,3,70,47,F2A_5015,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,460,40,1000,4000,FPGA_3_71_0,3,71,0,A2F_5040,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,460,40,1000,4000,FPGA_3_71_1,3,71,1,A2F_5041,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,460,40,1000,4000,FPGA_3_71_2,3,71,2,A2F_5042,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_3,3,71,3,A2F_5043,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_4,3,71,4,A2F_5044,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_5,3,71,5,A2F_5045,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_6,3,71,6,A2F_5046,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_7,3,71,7,A2F_5047,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_8,3,71,8,A2F_5048,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_9,3,71,9,A2F_5049,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_10,3,71,10,A2F_5050,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,980,40,2000,1000,FPGA_3_71_11,3,71,11,A2F_5051,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,70,40,1000,1000,FPGA_3_71_24,3,71,24,F2A_5064,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_25,3,71,25,F2A_5065,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_26,3,71,26,F2A_5066,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_27,3,71,27,F2A_5067,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_28,3,71,28,F2A_5068,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_29,3,71,29,F2A_5069,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_30,3,71,30,F2A_5070,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_31,3,71,31,F2A_5071,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_32,3,71,32,F2A_5072,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,200,40,1000,2000,FPGA_3_71_33,3,71,33,F2A_5073,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,330,40,1000,3000,FPGA_3_71_34,3,71,34,F2A_5074,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,330,40,1000,3000,FPGA_3_71_35,3,71,35,F2A_5075,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,330,40,1000,3000,FPGA_3_71_36,3,71,36,F2A_5076,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,330,40,1000,3000,FPGA_3_71_37,3,71,37,F2A_5077,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_38,3,71,38,F2A_5078,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_39,3,71,39,F2A_5079,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_9,Bank_VL_4_9,FAKE,590,40,1000,5000,FPGA_3_71_40,3,71,40,F2A_5080,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_41,3,71,41,F2A_5081,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_42,3,71,42,F2A_5082,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_43,3,71,43,F2A_5083,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_44,3,71,44,F2A_5084,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_45,3,71,45,F2A_5085,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_46,3,71,46,F2A_5086,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_10,Bank_VL_4_10,FAKE,720,40,1000,6000,FPGA_3_71_47,3,71,47,F2A_5087,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,460,40,1000,4000,FPGA_3_72_0,3,72,0,A2F_5112,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,460,40,1000,4000,FPGA_3_72_1,3,72,1,A2F_5113,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,460,40,1000,4000,FPGA_3_72_2,3,72,2,A2F_5114,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_3,3,72,3,A2F_5115,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_4,3,72,4,A2F_5116,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_5,3,72,5,A2F_5117,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_6,3,72,6,A2F_5118,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_7,3,72,7,A2F_5119,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_8,3,72,8,A2F_5120,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_9,3,72,9,A2F_5121,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_10,3,72,10,A2F_5122,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,980,40,2000,1000,FPGA_3_72_11,3,72,11,A2F_5123,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,70,40,1000,1000,FPGA_3_72_24,3,72,24,F2A_5136,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_25,3,72,25,F2A_5137,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_26,3,72,26,F2A_5138,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_27,3,72,27,F2A_5139,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_28,3,72,28,F2A_5140,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_29,3,72,29,F2A_5141,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_30,3,72,30,F2A_5142,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_31,3,72,31,F2A_5143,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_32,3,72,32,F2A_5144,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,200,40,1000,2000,FPGA_3_72_33,3,72,33,F2A_5145,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,330,40,1000,3000,FPGA_3_72_34,3,72,34,F2A_5146,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,330,40,1000,3000,FPGA_3_72_35,3,72,35,F2A_5147,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,330,40,1000,3000,FPGA_3_72_36,3,72,36,F2A_5148,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,330,40,1000,3000,FPGA_3_72_37,3,72,37,F2A_5149,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_38,3,72,38,F2A_5150,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_39,3,72,39,F2A_5151,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_11,Bank_VL_4_11,FAKE,590,40,1000,5000,FPGA_3_72_40,3,72,40,F2A_5152,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_41,3,72,41,F2A_5153,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_42,3,72,42,F2A_5154,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_43,3,72,43,F2A_5155,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_44,3,72,44,F2A_5156,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_45,3,72,45,F2A_5157,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_46,3,72,46,F2A_5158,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_12,Bank_VL_4_12,FAKE,720,40,1000,6000,FPGA_3_72_47,3,72,47,F2A_5159,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,460,40,1000,4000,FPGA_3_73_0,3,73,0,A2F_5184,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,460,40,1000,4000,FPGA_3_73_1,3,73,1,A2F_5185,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,460,40,1000,4000,FPGA_3_73_2,3,73,2,A2F_5186,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_3,3,73,3,A2F_5187,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_4,3,73,4,A2F_5188,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_5,3,73,5,A2F_5189,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_6,3,73,6,A2F_5190,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_7,3,73,7,A2F_5191,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_8,3,73,8,A2F_5192,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_9,3,73,9,A2F_5193,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_10,3,73,10,A2F_5194,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,980,40,2000,1000,FPGA_3_73_11,3,73,11,A2F_5195,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,70,40,1000,1000,FPGA_3_73_24,3,73,24,F2A_5208,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_25,3,73,25,F2A_5209,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_26,3,73,26,F2A_5210,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_27,3,73,27,F2A_5211,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_28,3,73,28,F2A_5212,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_29,3,73,29,F2A_5213,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_30,3,73,30,F2A_5214,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_31,3,73,31,F2A_5215,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_32,3,73,32,F2A_5216,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,200,40,1000,2000,FPGA_3_73_33,3,73,33,F2A_5217,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,330,40,1000,3000,FPGA_3_73_34,3,73,34,F2A_5218,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,330,40,1000,3000,FPGA_3_73_35,3,73,35,F2A_5219,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,330,40,1000,3000,FPGA_3_73_36,3,73,36,F2A_5220,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,330,40,1000,3000,FPGA_3_73_37,3,73,37,F2A_5221,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_38,3,73,38,F2A_5222,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_39,3,73,39,F2A_5223,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_13,Bank_VL_4_13,FAKE,590,40,1000,5000,FPGA_3_73_40,3,73,40,F2A_5224,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_41,3,73,41,F2A_5225,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_42,3,73,42,F2A_5226,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_43,3,73,43,F2A_5227,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_44,3,73,44,F2A_5228,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_45,3,73,45,F2A_5229,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_46,3,73,46,F2A_5230,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_14,Bank_VL_4_14,FAKE,720,40,1000,6000,FPGA_3_73_47,3,73,47,F2A_5231,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,460,40,1000,4000,FPGA_3_74_0,3,74,0,A2F_5256,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,460,40,1000,4000,FPGA_3_74_1,3,74,1,A2F_5257,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,460,40,1000,4000,FPGA_3_74_2,3,74,2,A2F_5258,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_3,3,74,3,A2F_5259,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_4,3,74,4,A2F_5260,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_5,3,74,5,A2F_5261,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_6,3,74,6,A2F_5262,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_7,3,74,7,A2F_5263,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_8,3,74,8,A2F_5264,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_9,3,74,9,A2F_5265,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_10,3,74,10,A2F_5266,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,980,40,2000,1000,FPGA_3_74_11,3,74,11,A2F_5267,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,70,40,1000,1000,FPGA_3_74_24,3,74,24,F2A_5280,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_25,3,74,25,F2A_5281,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_26,3,74,26,F2A_5282,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_27,3,74,27,F2A_5283,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_28,3,74,28,F2A_5284,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_29,3,74,29,F2A_5285,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_30,3,74,30,F2A_5286,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_31,3,74,31,F2A_5287,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_32,3,74,32,F2A_5288,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,200,40,1000,2000,FPGA_3_74_33,3,74,33,F2A_5289,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,330,40,1000,3000,FPGA_3_74_34,3,74,34,F2A_5290,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,330,40,1000,3000,FPGA_3_74_35,3,74,35,F2A_5291,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,330,40,1000,3000,FPGA_3_74_36,3,74,36,F2A_5292,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,330,40,1000,3000,FPGA_3_74_37,3,74,37,F2A_5293,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_38,3,74,38,F2A_5294,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_39,3,74,39,F2A_5295,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_15,Bank_VL_4_15,FAKE,590,40,1000,5000,FPGA_3_74_40,3,74,40,F2A_5296,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_41,3,74,41,F2A_5297,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_42,3,74,42,F2A_5298,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_43,3,74,43,F2A_5299,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_44,3,74,44,F2A_5300,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_45,3,74,45,F2A_5301,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_46,3,74,46,F2A_5302,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_16,Bank_VL_4_16,FAKE,720,40,1000,6000,FPGA_3_74_47,3,74,47,F2A_5303,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,460,40,1000,4000,FPGA_3_75_0,3,75,0,A2F_5328,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,460,40,1000,4000,FPGA_3_75_1,3,75,1,A2F_5329,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,460,40,1000,4000,FPGA_3_75_2,3,75,2,A2F_5330,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_3,3,75,3,A2F_5331,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_4,3,75,4,A2F_5332,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_5,3,75,5,A2F_5333,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_6,3,75,6,A2F_5334,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_7,3,75,7,A2F_5335,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_8,3,75,8,A2F_5336,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_9,3,75,9,A2F_5337,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_10,3,75,10,A2F_5338,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,980,40,2000,1000,FPGA_3_75_11,3,75,11,A2F_5339,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,70,40,1000,1000,FPGA_3_75_24,3,75,24,F2A_5352,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_25,3,75,25,F2A_5353,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_26,3,75,26,F2A_5354,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_27,3,75,27,F2A_5355,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_28,3,75,28,F2A_5356,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_29,3,75,29,F2A_5357,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_30,3,75,30,F2A_5358,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_31,3,75,31,F2A_5359,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_32,3,75,32,F2A_5360,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,200,40,1000,2000,FPGA_3_75_33,3,75,33,F2A_5361,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,330,40,1000,3000,FPGA_3_75_34,3,75,34,F2A_5362,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,330,40,1000,3000,FPGA_3_75_35,3,75,35,F2A_5363,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,330,40,1000,3000,FPGA_3_75_36,3,75,36,F2A_5364,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,330,40,1000,3000,FPGA_3_75_37,3,75,37,F2A_5365,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_38,3,75,38,F2A_5366,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_39,3,75,39,F2A_5367,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_17,Bank_VL_4_17,FAKE,590,40,1000,5000,FPGA_3_75_40,3,75,40,F2A_5368,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_41,3,75,41,F2A_5369,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_42,3,75,42,F2A_5370,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_43,3,75,43,F2A_5371,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_44,3,75,44,F2A_5372,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_45,3,75,45,F2A_5373,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_46,3,75,46,F2A_5374,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_18,Bank_VL_4_18,FAKE,720,40,1000,6000,FPGA_3_75_47,3,75,47,F2A_5375,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,460,40,1000,4000,FPGA_3_76_0,3,76,0,A2F_5400,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,460,40,1000,4000,FPGA_3_76_1,3,76,1,A2F_5401,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,460,40,1000,4000,FPGA_3_76_2,3,76,2,A2F_5402,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_3,3,76,3,A2F_5403,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_4,3,76,4,A2F_5404,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_5,3,76,5,A2F_5405,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_6,3,76,6,A2F_5406,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_7,3,76,7,A2F_5407,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_8,3,76,8,A2F_5408,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_9,3,76,9,A2F_5409,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_10,3,76,10,A2F_5410,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,980,40,2000,1000,FPGA_3_76_11,3,76,11,A2F_5411,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,70,40,1000,1000,FPGA_3_76_24,3,76,24,F2A_5424,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_25,3,76,25,F2A_5425,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_26,3,76,26,F2A_5426,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_27,3,76,27,F2A_5427,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_28,3,76,28,F2A_5428,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_29,3,76,29,F2A_5429,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_30,3,76,30,F2A_5430,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_31,3,76,31,F2A_5431,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_32,3,76,32,F2A_5432,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,200,40,1000,2000,FPGA_3_76_33,3,76,33,F2A_5433,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,330,40,1000,3000,FPGA_3_76_34,3,76,34,F2A_5434,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,330,40,1000,3000,FPGA_3_76_35,3,76,35,F2A_5435,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,330,40,1000,3000,FPGA_3_76_36,3,76,36,F2A_5436,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,330,40,1000,3000,FPGA_3_76_37,3,76,37,F2A_5437,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_38,3,76,38,F2A_5438,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_39,3,76,39,F2A_5439,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_19,Bank_VL_4_19,FAKE,590,40,1000,5000,FPGA_3_76_40,3,76,40,F2A_5440,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_41,3,76,41,F2A_5441,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_42,3,76,42,F2A_5442,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_43,3,76,43,F2A_5443,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_44,3,76,44,F2A_5444,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_45,3,76,45,F2A_5445,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_46,3,76,46,F2A_5446,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_20,Bank_VL_4_20,FAKE,720,40,1000,6000,FPGA_3_76_47,3,76,47,F2A_5447,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_0,3,77,0,A2F_5472,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_1,3,77,1,A2F_5473,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_2,3,77,2,A2F_5474,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_3,3,77,3,A2F_5475,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_4,3,77,4,A2F_5476,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_77_5,3,77,5,A2F_5477,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_77_6,3,77,6,A2F_5478,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_77_7,3,77,7,A2F_5479,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_77_8,3,77,8,A2F_5480,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_77_9,3,77,9,A2F_5481,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_77_10,3,77,10,A2F_5482,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_24,3,77,24,F2A_5496,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_25,3,77,25,F2A_5497,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_26,3,77,26,F2A_5498,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_27,3,77,27,F2A_5499,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_28,3,77,28,F2A_5500,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_29,3,77,29,F2A_5501,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_30,3,77,30,F2A_5502,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_31,3,77,31,F2A_5503,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_77_32,3,77,32,F2A_5504,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_78_0,3,78,0,A2F_5544,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_78_1,3,78,1,A2F_5545,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,460,40,1000,4000,FPGA_3_78_2,3,78,2,A2F_5546,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_3,3,78,3,A2F_5547,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_4,3,78,4,A2F_5548,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_5,3,78,5,A2F_5549,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_6,3,78,6,A2F_5550,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_7,3,78,7,A2F_5551,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_8,3,78,8,A2F_5552,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_9,3,78,9,A2F_5553,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_10,3,78,10,A2F_5554,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,980,40,2000,1000,FPGA_3_78_11,3,78,11,A2F_5555,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,70,40,1000,1000,FPGA_3_78_24,3,78,24,F2A_5568,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_25,3,78,25,F2A_5569,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_26,3,78,26,F2A_5570,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_27,3,78,27,F2A_5571,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_28,3,78,28,F2A_5572,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_29,3,78,29,F2A_5573,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_30,3,78,30,F2A_5574,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_31,3,78,31,F2A_5575,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_32,3,78,32,F2A_5576,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,200,40,1000,2000,FPGA_3_78_33,3,78,33,F2A_5577,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_78_34,3,78,34,F2A_5578,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_78_35,3,78,35,F2A_5579,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_78_36,3,78,36,F2A_5580,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,330,40,1000,3000,FPGA_3_78_37,3,78,37,F2A_5581,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_38,3,78,38,F2A_5582,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_39,3,78,39,F2A_5583,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_21,Bank_VL_4_21,FAKE,590,40,1000,5000,FPGA_3_78_40,3,78,40,F2A_5584,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_41,3,78,41,F2A_5585,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_42,3,78,42,F2A_5586,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_43,3,78,43,F2A_5587,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_44,3,78,44,F2A_5588,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_45,3,78,45,F2A_5589,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_46,3,78,46,F2A_5590,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_22,Bank_VL_4_22,FAKE,720,40,1000,6000,FPGA_3_78_47,3,78,47,F2A_5591,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,460,40,1000,4000,FPGA_3_79_0,3,79,0,A2F_5616,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,460,40,1000,4000,FPGA_3_79_1,3,79,1,A2F_5617,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,460,40,1000,4000,FPGA_3_79_2,3,79,2,A2F_5618,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_3,3,79,3,A2F_5619,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_4,3,79,4,A2F_5620,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_5,3,79,5,A2F_5621,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_6,3,79,6,A2F_5622,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_7,3,79,7,A2F_5623,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_8,3,79,8,A2F_5624,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_9,3,79,9,A2F_5625,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_10,3,79,10,A2F_5626,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,980,40,2000,1000,FPGA_3_79_11,3,79,11,A2F_5627,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,70,40,1000,1000,FPGA_3_79_24,3,79,24,F2A_5640,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_25,3,79,25,F2A_5641,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_26,3,79,26,F2A_5642,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_27,3,79,27,F2A_5643,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_28,3,79,28,F2A_5644,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_29,3,79,29,F2A_5645,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_30,3,79,30,F2A_5646,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_31,3,79,31,F2A_5647,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_32,3,79,32,F2A_5648,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,200,40,1000,2000,FPGA_3_79_33,3,79,33,F2A_5649,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,330,40,1000,3000,FPGA_3_79_34,3,79,34,F2A_5650,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,330,40,1000,3000,FPGA_3_79_35,3,79,35,F2A_5651,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,330,40,1000,3000,FPGA_3_79_36,3,79,36,F2A_5652,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,330,40,1000,3000,FPGA_3_79_37,3,79,37,F2A_5653,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_38,3,79,38,F2A_5654,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_39,3,79,39,F2A_5655,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_23,Bank_VL_4_23,FAKE,590,40,1000,5000,FPGA_3_79_40,3,79,40,F2A_5656,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_41,3,79,41,F2A_5657,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_42,3,79,42,F2A_5658,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_43,3,79,43,F2A_5659,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_44,3,79,44,F2A_5660,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_45,3,79,45,F2A_5661,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_46,3,79,46,F2A_5662,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_24,Bank_VL_4_24,FAKE,720,40,1000,6000,FPGA_3_79_47,3,79,47,F2A_5663,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,460,40,1000,4000,FPGA_3_80_0,3,80,0,A2F_5688,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,460,40,1000,4000,FPGA_3_80_1,3,80,1,A2F_5689,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,460,40,1000,4000,FPGA_3_80_2,3,80,2,A2F_5690,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_3,3,80,3,A2F_5691,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_4,3,80,4,A2F_5692,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_5,3,80,5,A2F_5693,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_6,3,80,6,A2F_5694,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_7,3,80,7,A2F_5695,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_8,3,80,8,A2F_5696,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_9,3,80,9,A2F_5697,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_10,3,80,10,A2F_5698,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,980,40,2000,1000,FPGA_3_80_11,3,80,11,A2F_5699,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,70,40,1000,1000,FPGA_3_80_24,3,80,24,F2A_5712,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_25,3,80,25,F2A_5713,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_26,3,80,26,F2A_5714,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_27,3,80,27,F2A_5715,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_28,3,80,28,F2A_5716,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_29,3,80,29,F2A_5717,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_30,3,80,30,F2A_5718,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_31,3,80,31,F2A_5719,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_32,3,80,32,F2A_5720,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,200,40,1000,2000,FPGA_3_80_33,3,80,33,F2A_5721,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,330,40,1000,3000,FPGA_3_80_34,3,80,34,F2A_5722,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,330,40,1000,3000,FPGA_3_80_35,3,80,35,F2A_5723,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,330,40,1000,3000,FPGA_3_80_36,3,80,36,F2A_5724,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,330,40,1000,3000,FPGA_3_80_37,3,80,37,F2A_5725,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_38,3,80,38,F2A_5726,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_39,3,80,39,F2A_5727,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_25,Bank_VL_4_25,FAKE,590,40,1000,5000,FPGA_3_80_40,3,80,40,F2A_5728,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_41,3,80,41,F2A_5729,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_42,3,80,42,F2A_5730,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_43,3,80,43,F2A_5731,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_44,3,80,44,F2A_5732,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_45,3,80,45,F2A_5733,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_46,3,80,46,F2A_5734,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_26,Bank_VL_4_26,FAKE,720,40,1000,6000,FPGA_3_80_47,3,80,47,F2A_5735,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,460,40,1000,4000,FPGA_3_81_0,3,81,0,A2F_5760,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,460,40,1000,4000,FPGA_3_81_1,3,81,1,A2F_5761,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,460,40,1000,4000,FPGA_3_81_2,3,81,2,A2F_5762,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_3,3,81,3,A2F_5763,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_4,3,81,4,A2F_5764,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_5,3,81,5,A2F_5765,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_6,3,81,6,A2F_5766,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_7,3,81,7,A2F_5767,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_8,3,81,8,A2F_5768,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_9,3,81,9,A2F_5769,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_10,3,81,10,A2F_5770,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,980,40,2000,1000,FPGA_3_81_11,3,81,11,A2F_5771,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,70,40,1000,1000,FPGA_3_81_24,3,81,24,F2A_5784,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_25,3,81,25,F2A_5785,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_26,3,81,26,F2A_5786,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_27,3,81,27,F2A_5787,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_28,3,81,28,F2A_5788,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_29,3,81,29,F2A_5789,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_30,3,81,30,F2A_5790,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_31,3,81,31,F2A_5791,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_32,3,81,32,F2A_5792,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,200,40,1000,2000,FPGA_3_81_33,3,81,33,F2A_5793,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,330,40,1000,3000,FPGA_3_81_34,3,81,34,F2A_5794,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,330,40,1000,3000,FPGA_3_81_35,3,81,35,F2A_5795,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,330,40,1000,3000,FPGA_3_81_36,3,81,36,F2A_5796,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,330,40,1000,3000,FPGA_3_81_37,3,81,37,F2A_5797,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_38,3,81,38,F2A_5798,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_39,3,81,39,F2A_5799,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_27,Bank_VL_4_27,FAKE,590,40,1000,5000,FPGA_3_81_40,3,81,40,F2A_5800,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_41,3,81,41,F2A_5801,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_42,3,81,42,F2A_5802,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_43,3,81,43,F2A_5803,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_44,3,81,44,F2A_5804,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_45,3,81,45,F2A_5805,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_46,3,81,46,F2A_5806,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_28,Bank_VL_4_28,FAKE,720,40,1000,6000,FPGA_3_81_47,3,81,47,F2A_5807,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,460,40,1000,4000,FPGA_3_82_0,3,82,0,A2F_5832,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,460,40,1000,4000,FPGA_3_82_1,3,82,1,A2F_5833,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,460,40,1000,4000,FPGA_3_82_2,3,82,2,A2F_5834,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_3,3,82,3,A2F_5835,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_4,3,82,4,A2F_5836,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_5,3,82,5,A2F_5837,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_6,3,82,6,A2F_5838,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_7,3,82,7,A2F_5839,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_8,3,82,8,A2F_5840,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_9,3,82,9,A2F_5841,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_10,3,82,10,A2F_5842,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,980,40,2000,1000,FPGA_3_82_11,3,82,11,A2F_5843,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,70,40,1000,1000,FPGA_3_82_24,3,82,24,F2A_5856,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_25,3,82,25,F2A_5857,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_26,3,82,26,F2A_5858,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_27,3,82,27,F2A_5859,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_28,3,82,28,F2A_5860,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_29,3,82,29,F2A_5861,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_30,3,82,30,F2A_5862,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_31,3,82,31,F2A_5863,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_32,3,82,32,F2A_5864,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,200,40,1000,2000,FPGA_3_82_33,3,82,33,F2A_5865,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,330,40,1000,3000,FPGA_3_82_34,3,82,34,F2A_5866,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,330,40,1000,3000,FPGA_3_82_35,3,82,35,F2A_5867,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,330,40,1000,3000,FPGA_3_82_36,3,82,36,F2A_5868,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,330,40,1000,3000,FPGA_3_82_37,3,82,37,F2A_5869,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_38,3,82,38,F2A_5870,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_39,3,82,39,F2A_5871,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_29,Bank_VL_4_29,FAKE,590,40,1000,5000,FPGA_3_82_40,3,82,40,F2A_5872,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_41,3,82,41,F2A_5873,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_42,3,82,42,F2A_5874,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_43,3,82,43,F2A_5875,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_44,3,82,44,F2A_5876,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_45,3,82,45,F2A_5877,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_46,3,82,46,F2A_5878,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_30,Bank_VL_4_30,FAKE,720,40,1000,6000,FPGA_3_82_47,3,82,47,F2A_5879,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,460,40,1000,4000,FPGA_3_83_0,3,83,0,A2F_5904,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,460,40,1000,4000,FPGA_3_83_1,3,83,1,A2F_5905,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,460,40,1000,4000,FPGA_3_83_2,3,83,2,A2F_5906,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_3,3,83,3,A2F_5907,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_4,3,83,4,A2F_5908,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_5,3,83,5,A2F_5909,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_6,3,83,6,A2F_5910,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_7,3,83,7,A2F_5911,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_8,3,83,8,A2F_5912,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_9,3,83,9,A2F_5913,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_10,3,83,10,A2F_5914,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,980,40,2000,1000,FPGA_3_83_11,3,83,11,A2F_5915,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,70,40,1000,1000,FPGA_3_83_24,3,83,24,F2A_5928,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_25,3,83,25,F2A_5929,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_26,3,83,26,F2A_5930,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_27,3,83,27,F2A_5931,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_28,3,83,28,F2A_5932,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_29,3,83,29,F2A_5933,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_30,3,83,30,F2A_5934,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_31,3,83,31,F2A_5935,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_32,3,83,32,F2A_5936,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,200,40,1000,2000,FPGA_3_83_33,3,83,33,F2A_5937,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,330,40,1000,3000,FPGA_3_83_34,3,83,34,F2A_5938,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,330,40,1000,3000,FPGA_3_83_35,3,83,35,F2A_5939,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,330,40,1000,3000,FPGA_3_83_36,3,83,36,F2A_5940,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,330,40,1000,3000,FPGA_3_83_37,3,83,37,F2A_5941,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_38,3,83,38,F2A_5942,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_39,3,83,39,F2A_5943,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_31,Bank_VL_4_31,FAKE,590,40,1000,5000,FPGA_3_83_40,3,83,40,F2A_5944,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_41,3,83,41,F2A_5945,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_42,3,83,42,F2A_5946,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_43,3,83,43,F2A_5947,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_44,3,83,44,F2A_5948,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_45,3,83,45,F2A_5949,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_46,3,83,46,F2A_5950,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_32,Bank_VL_4_32,FAKE,720,40,1000,6000,FPGA_3_83_47,3,83,47,F2A_5951,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,460,40,1000,4000,FPGA_3_84_0,3,84,0,A2F_5976,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,460,40,1000,4000,FPGA_3_84_1,3,84,1,A2F_5977,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,460,40,1000,4000,FPGA_3_84_2,3,84,2,A2F_5978,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_3,3,84,3,A2F_5979,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_4,3,84,4,A2F_5980,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_5,3,84,5,A2F_5981,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_6,3,84,6,A2F_5982,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_7,3,84,7,A2F_5983,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_8,3,84,8,A2F_5984,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_9,3,84,9,A2F_5985,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_10,3,84,10,A2F_5986,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,980,40,2000,1000,FPGA_3_84_11,3,84,11,A2F_5987,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,70,40,1000,1000,FPGA_3_84_24,3,84,24,F2A_6000,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_25,3,84,25,F2A_6001,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_26,3,84,26,F2A_6002,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_27,3,84,27,F2A_6003,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_28,3,84,28,F2A_6004,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_29,3,84,29,F2A_6005,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_30,3,84,30,F2A_6006,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_31,3,84,31,F2A_6007,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_32,3,84,32,F2A_6008,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,200,40,1000,2000,FPGA_3_84_33,3,84,33,F2A_6009,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,330,40,1000,3000,FPGA_3_84_34,3,84,34,F2A_6010,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,330,40,1000,3000,FPGA_3_84_35,3,84,35,F2A_6011,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,330,40,1000,3000,FPGA_3_84_36,3,84,36,F2A_6012,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,330,40,1000,3000,FPGA_3_84_37,3,84,37,F2A_6013,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_38,3,84,38,F2A_6014,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_39,3,84,39,F2A_6015,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_33,Bank_VL_4_33,FAKE,590,40,1000,5000,FPGA_3_84_40,3,84,40,F2A_6016,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_41,3,84,41,F2A_6017,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_42,3,84,42,F2A_6018,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_43,3,84,43,F2A_6019,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_44,3,84,44,F2A_6020,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_45,3,84,45,F2A_6021,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_46,3,84,46,F2A_6022,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_34,Bank_VL_4_34,FAKE,720,40,1000,6000,FPGA_3_84_47,3,84,47,F2A_6023,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,460,40,1000,4000,FPGA_3_85_0,3,85,0,A2F_6048,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,460,40,1000,4000,FPGA_3_85_1,3,85,1,A2F_6049,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,460,40,1000,4000,FPGA_3_85_2,3,85,2,A2F_6050,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_3,3,85,3,A2F_6051,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_4,3,85,4,A2F_6052,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_5,3,85,5,A2F_6053,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_6,3,85,6,A2F_6054,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_7,3,85,7,A2F_6055,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_8,3,85,8,A2F_6056,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_9,3,85,9,A2F_6057,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_10,3,85,10,A2F_6058,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,980,40,2000,1000,FPGA_3_85_11,3,85,11,A2F_6059,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,70,40,1000,1000,FPGA_3_85_24,3,85,24,F2A_6072,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_25,3,85,25,F2A_6073,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_26,3,85,26,F2A_6074,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_27,3,85,27,F2A_6075,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_28,3,85,28,F2A_6076,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_29,3,85,29,F2A_6077,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_30,3,85,30,F2A_6078,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_31,3,85,31,F2A_6079,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_32,3,85,32,F2A_6080,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,200,40,1000,2000,FPGA_3_85_33,3,85,33,F2A_6081,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,330,40,1000,3000,FPGA_3_85_34,3,85,34,F2A_6082,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,330,40,1000,3000,FPGA_3_85_35,3,85,35,F2A_6083,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,330,40,1000,3000,FPGA_3_85_36,3,85,36,F2A_6084,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,330,40,1000,3000,FPGA_3_85_37,3,85,37,F2A_6085,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_38,3,85,38,F2A_6086,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_39,3,85,39,F2A_6087,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_35,Bank_VL_4_35,FAKE,590,40,1000,5000,FPGA_3_85_40,3,85,40,F2A_6088,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_41,3,85,41,F2A_6089,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_42,3,85,42,F2A_6090,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_43,3,85,43,F2A_6091,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_44,3,85,44,F2A_6092,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_45,3,85,45,F2A_6093,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_46,3,85,46,F2A_6094,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_36,Bank_VL_4_36,FAKE,720,40,1000,6000,FPGA_3_85_47,3,85,47,F2A_6095,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,460,40,1000,4000,FPGA_3_86_0,3,86,0,A2F_6120,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,460,40,1000,4000,FPGA_3_86_1,3,86,1,A2F_6121,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,460,40,1000,4000,FPGA_3_86_2,3,86,2,A2F_6122,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_3,3,86,3,A2F_6123,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_4,3,86,4,A2F_6124,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_5,3,86,5,A2F_6125,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_6,3,86,6,A2F_6126,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_7,3,86,7,A2F_6127,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_8,3,86,8,A2F_6128,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_9,3,86,9,A2F_6129,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_10,3,86,10,A2F_6130,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,980,40,2000,1000,FPGA_3_86_11,3,86,11,A2F_6131,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,70,40,1000,1000,FPGA_3_86_24,3,86,24,F2A_6144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_25,3,86,25,F2A_6145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_26,3,86,26,F2A_6146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_27,3,86,27,F2A_6147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_28,3,86,28,F2A_6148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_29,3,86,29,F2A_6149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_30,3,86,30,F2A_6150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_31,3,86,31,F2A_6151,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_32,3,86,32,F2A_6152,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,200,40,1000,2000,FPGA_3_86_33,3,86,33,F2A_6153,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,330,40,1000,3000,FPGA_3_86_34,3,86,34,F2A_6154,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,330,40,1000,3000,FPGA_3_86_35,3,86,35,F2A_6155,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,330,40,1000,3000,FPGA_3_86_36,3,86,36,F2A_6156,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,330,40,1000,3000,FPGA_3_86_37,3,86,37,F2A_6157,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_38,3,86,38,F2A_6158,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_39,3,86,39,F2A_6159,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_37,Bank_VL_4_37,FAKE,590,40,1000,5000,FPGA_3_86_40,3,86,40,F2A_6160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_41,3,86,41,F2A_6161,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_42,3,86,42,F2A_6162,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_43,3,86,43,F2A_6163,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_44,3,86,44,F2A_6164,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_45,3,86,45,F2A_6165,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_46,3,86,46,F2A_6166,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_38,Bank_VL_4_38,FAKE,720,40,1000,6000,FPGA_3_86_47,3,86,47,F2A_6167,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,460,40,1000,4000,FPGA_3_87_0,3,87,0,A2F_6192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,460,40,1000,4000,FPGA_3_87_1,3,87,1,A2F_6193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,460,40,1000,4000,FPGA_3_87_2,3,87,2,A2F_6194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_3,3,87,3,A2F_6195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_4,3,87,4,A2F_6196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_5,3,87,5,A2F_6197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_6,3,87,6,A2F_6198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_7,3,87,7,A2F_6199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_8,3,87,8,A2F_6200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_9,3,87,9,A2F_6201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_10,3,87,10,A2F_6202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,980,40,2000,1000,FPGA_3_87_11,3,87,11,A2F_6203,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,70,40,1000,1000,FPGA_3_87_24,3,87,24,F2A_6216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_25,3,87,25,F2A_6217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_26,3,87,26,F2A_6218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_27,3,87,27,F2A_6219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_28,3,87,28,F2A_6220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_29,3,87,29,F2A_6221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_30,3,87,30,F2A_6222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_31,3,87,31,F2A_6223,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_32,3,87,32,F2A_6224,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,200,40,1000,2000,FPGA_3_87_33,3,87,33,F2A_6225,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,330,40,1000,3000,FPGA_3_87_34,3,87,34,F2A_6226,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,330,40,1000,3000,FPGA_3_87_35,3,87,35,F2A_6227,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,330,40,1000,3000,FPGA_3_87_36,3,87,36,F2A_6228,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,330,40,1000,3000,FPGA_3_87_37,3,87,37,F2A_6229,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_38,3,87,38,F2A_6230,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_39,3,87,39,F2A_6231,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_39,Bank_VL_4_39,FAKE,590,40,1000,5000,FPGA_3_87_40,3,87,40,F2A_6232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_41,3,87,41,F2A_6233,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_42,3,87,42,F2A_6234,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_43,3,87,43,F2A_6235,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_44,3,87,44,F2A_6236,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_45,3,87,45,F2A_6237,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_46,3,87,46,F2A_6238,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_4_40,Bank_VL_4_40,FAKE,720,40,1000,6000,FPGA_3_87_47,3,87,47,F2A_6239,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_0,3,88,0,A2F_6264,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_1,3,88,1,A2F_6265,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_2,3,88,2,A2F_6266,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_3,3,88,3,A2F_6267,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_4,3,88,4,A2F_6268,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_88_5,3,88,5,A2F_6269,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_88_6,3,88,6,A2F_6270,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_88_7,3,88,7,A2F_6271,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_88_8,3,88,8,A2F_6272,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_88_9,3,88,9,A2F_6273,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_88_10,3,88,10,A2F_6274,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_24,3,88,24,F2A_6288,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_25,3,88,25,F2A_6289,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_26,3,88,26,F2A_6290,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_27,3,88,27,F2A_6291,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_28,3,88,28,F2A_6292,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_29,3,88,29,F2A_6293,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_30,3,88,30,F2A_6294,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_31,3,88,31,F2A_6295,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_88_32,3,88,32,F2A_6296,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_89_0,3,89,0,A2F_6336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_89_1,3,89,1,A2F_6337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,460,40,1000,4000,FPGA_3_89_2,3,89,2,A2F_6338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_3,3,89,3,A2F_6339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_4,3,89,4,A2F_6340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_5,3,89,5,A2F_6341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_6,3,89,6,A2F_6342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_7,3,89,7,A2F_6343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_8,3,89,8,A2F_6344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_9,3,89,9,A2F_6345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_10,3,89,10,A2F_6346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,980,40,2000,1000,FPGA_3_89_11,3,89,11,A2F_6347,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,70,40,1000,1000,FPGA_3_89_24,3,89,24,F2A_6360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_25,3,89,25,F2A_6361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_26,3,89,26,F2A_6362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_27,3,89,27,F2A_6363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_28,3,89,28,F2A_6364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_29,3,89,29,F2A_6365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_30,3,89,30,F2A_6366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_31,3,89,31,F2A_6367,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_32,3,89,32,F2A_6368,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,200,40,1000,2000,FPGA_3_89_33,3,89,33,F2A_6369,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_89_34,3,89,34,F2A_6370,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_89_35,3,89,35,F2A_6371,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_89_36,3,89,36,F2A_6372,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,330,40,1000,3000,FPGA_3_89_37,3,89,37,F2A_6373,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_38,3,89,38,F2A_6374,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_39,3,89,39,F2A_6375,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_1,Bank_VL_5_1,FAKE,590,40,1000,5000,FPGA_3_89_40,3,89,40,F2A_6376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_41,3,89,41,F2A_6377,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_42,3,89,42,F2A_6378,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_43,3,89,43,F2A_6379,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_44,3,89,44,F2A_6380,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_45,3,89,45,F2A_6381,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_46,3,89,46,F2A_6382,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_2,Bank_VL_5_2,FAKE,720,40,1000,6000,FPGA_3_89_47,3,89,47,F2A_6383,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,460,40,1000,4000,FPGA_3_90_0,3,90,0,A2F_6408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,460,40,1000,4000,FPGA_3_90_1,3,90,1,A2F_6409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,460,40,1000,4000,FPGA_3_90_2,3,90,2,A2F_6410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_3,3,90,3,A2F_6411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_4,3,90,4,A2F_6412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_5,3,90,5,A2F_6413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_6,3,90,6,A2F_6414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_7,3,90,7,A2F_6415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_8,3,90,8,A2F_6416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_9,3,90,9,A2F_6417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_10,3,90,10,A2F_6418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,980,40,2000,1000,FPGA_3_90_11,3,90,11,A2F_6419,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,70,40,1000,1000,FPGA_3_90_24,3,90,24,F2A_6432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_25,3,90,25,F2A_6433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_26,3,90,26,F2A_6434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_27,3,90,27,F2A_6435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_28,3,90,28,F2A_6436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_29,3,90,29,F2A_6437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_30,3,90,30,F2A_6438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_31,3,90,31,F2A_6439,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_32,3,90,32,F2A_6440,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,200,40,1000,2000,FPGA_3_90_33,3,90,33,F2A_6441,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,330,40,1000,3000,FPGA_3_90_34,3,90,34,F2A_6442,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,330,40,1000,3000,FPGA_3_90_35,3,90,35,F2A_6443,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,330,40,1000,3000,FPGA_3_90_36,3,90,36,F2A_6444,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,330,40,1000,3000,FPGA_3_90_37,3,90,37,F2A_6445,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_38,3,90,38,F2A_6446,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_39,3,90,39,F2A_6447,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_3,Bank_VL_5_3,FAKE,590,40,1000,5000,FPGA_3_90_40,3,90,40,F2A_6448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_41,3,90,41,F2A_6449,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_42,3,90,42,F2A_6450,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_43,3,90,43,F2A_6451,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_44,3,90,44,F2A_6452,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_45,3,90,45,F2A_6453,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_46,3,90,46,F2A_6454,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_4,Bank_VL_5_4,FAKE,720,40,1000,6000,FPGA_3_90_47,3,90,47,F2A_6455,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,460,40,1000,4000,FPGA_3_91_0,3,91,0,A2F_6480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,460,40,1000,4000,FPGA_3_91_1,3,91,1,A2F_6481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,460,40,1000,4000,FPGA_3_91_2,3,91,2,A2F_6482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_3,3,91,3,A2F_6483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_4,3,91,4,A2F_6484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_5,3,91,5,A2F_6485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_6,3,91,6,A2F_6486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_7,3,91,7,A2F_6487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_8,3,91,8,A2F_6488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_9,3,91,9,A2F_6489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_10,3,91,10,A2F_6490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,980,40,2000,1000,FPGA_3_91_11,3,91,11,A2F_6491,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,70,40,1000,1000,FPGA_3_91_24,3,91,24,F2A_6504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_25,3,91,25,F2A_6505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_26,3,91,26,F2A_6506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_27,3,91,27,F2A_6507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_28,3,91,28,F2A_6508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_29,3,91,29,F2A_6509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_30,3,91,30,F2A_6510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_31,3,91,31,F2A_6511,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_32,3,91,32,F2A_6512,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,200,40,1000,2000,FPGA_3_91_33,3,91,33,F2A_6513,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,330,40,1000,3000,FPGA_3_91_34,3,91,34,F2A_6514,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,330,40,1000,3000,FPGA_3_91_35,3,91,35,F2A_6515,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,330,40,1000,3000,FPGA_3_91_36,3,91,36,F2A_6516,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,330,40,1000,3000,FPGA_3_91_37,3,91,37,F2A_6517,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_38,3,91,38,F2A_6518,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_39,3,91,39,F2A_6519,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_5,Bank_VL_5_5,FAKE,590,40,1000,5000,FPGA_3_91_40,3,91,40,F2A_6520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_41,3,91,41,F2A_6521,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_42,3,91,42,F2A_6522,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_43,3,91,43,F2A_6523,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_44,3,91,44,F2A_6524,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_45,3,91,45,F2A_6525,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_46,3,91,46,F2A_6526,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_6,Bank_VL_5_6,FAKE,720,40,1000,6000,FPGA_3_91_47,3,91,47,F2A_6527,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,460,40,1000,4000,FPGA_3_92_0,3,92,0,A2F_6552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,460,40,1000,4000,FPGA_3_92_1,3,92,1,A2F_6553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,460,40,1000,4000,FPGA_3_92_2,3,92,2,A2F_6554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_3,3,92,3,A2F_6555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_4,3,92,4,A2F_6556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_5,3,92,5,A2F_6557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_6,3,92,6,A2F_6558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_7,3,92,7,A2F_6559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_8,3,92,8,A2F_6560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_9,3,92,9,A2F_6561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_10,3,92,10,A2F_6562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,980,40,2000,1000,FPGA_3_92_11,3,92,11,A2F_6563,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,70,40,1000,1000,FPGA_3_92_24,3,92,24,F2A_6576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_25,3,92,25,F2A_6577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_26,3,92,26,F2A_6578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_27,3,92,27,F2A_6579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_28,3,92,28,F2A_6580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_29,3,92,29,F2A_6581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_30,3,92,30,F2A_6582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_31,3,92,31,F2A_6583,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_32,3,92,32,F2A_6584,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,200,40,1000,2000,FPGA_3_92_33,3,92,33,F2A_6585,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,330,40,1000,3000,FPGA_3_92_34,3,92,34,F2A_6586,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,330,40,1000,3000,FPGA_3_92_35,3,92,35,F2A_6587,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,330,40,1000,3000,FPGA_3_92_36,3,92,36,F2A_6588,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,330,40,1000,3000,FPGA_3_92_37,3,92,37,F2A_6589,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_38,3,92,38,F2A_6590,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_39,3,92,39,F2A_6591,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_7,Bank_VL_5_7,FAKE,590,40,1000,5000,FPGA_3_92_40,3,92,40,F2A_6592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_41,3,92,41,F2A_6593,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_42,3,92,42,F2A_6594,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_43,3,92,43,F2A_6595,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_44,3,92,44,F2A_6596,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_45,3,92,45,F2A_6597,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_46,3,92,46,F2A_6598,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_8,Bank_VL_5_8,FAKE,720,40,1000,6000,FPGA_3_92_47,3,92,47,F2A_6599,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,460,40,1000,4000,FPGA_3_93_0,3,93,0,A2F_6624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,460,40,1000,4000,FPGA_3_93_1,3,93,1,A2F_6625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,460,40,1000,4000,FPGA_3_93_2,3,93,2,A2F_6626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_3,3,93,3,A2F_6627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_4,3,93,4,A2F_6628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_5,3,93,5,A2F_6629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_6,3,93,6,A2F_6630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_7,3,93,7,A2F_6631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_8,3,93,8,A2F_6632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_9,3,93,9,A2F_6633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_10,3,93,10,A2F_6634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,980,40,2000,1000,FPGA_3_93_11,3,93,11,A2F_6635,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,70,40,1000,1000,FPGA_3_93_24,3,93,24,F2A_6648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_25,3,93,25,F2A_6649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_26,3,93,26,F2A_6650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_27,3,93,27,F2A_6651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_28,3,93,28,F2A_6652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_29,3,93,29,F2A_6653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_30,3,93,30,F2A_6654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_31,3,93,31,F2A_6655,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_32,3,93,32,F2A_6656,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,200,40,1000,2000,FPGA_3_93_33,3,93,33,F2A_6657,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,330,40,1000,3000,FPGA_3_93_34,3,93,34,F2A_6658,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,330,40,1000,3000,FPGA_3_93_35,3,93,35,F2A_6659,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,330,40,1000,3000,FPGA_3_93_36,3,93,36,F2A_6660,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,330,40,1000,3000,FPGA_3_93_37,3,93,37,F2A_6661,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_38,3,93,38,F2A_6662,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_39,3,93,39,F2A_6663,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_9,Bank_VL_5_9,FAKE,590,40,1000,5000,FPGA_3_93_40,3,93,40,F2A_6664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_41,3,93,41,F2A_6665,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_42,3,93,42,F2A_6666,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_43,3,93,43,F2A_6667,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_44,3,93,44,F2A_6668,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_45,3,93,45,F2A_6669,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_46,3,93,46,F2A_6670,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_10,Bank_VL_5_10,FAKE,720,40,1000,6000,FPGA_3_93_47,3,93,47,F2A_6671,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,460,40,1000,4000,FPGA_3_94_0,3,94,0,A2F_6696,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,460,40,1000,4000,FPGA_3_94_1,3,94,1,A2F_6697,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,460,40,1000,4000,FPGA_3_94_2,3,94,2,A2F_6698,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_3,3,94,3,A2F_6699,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_4,3,94,4,A2F_6700,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_5,3,94,5,A2F_6701,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_6,3,94,6,A2F_6702,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_7,3,94,7,A2F_6703,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_8,3,94,8,A2F_6704,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_9,3,94,9,A2F_6705,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_10,3,94,10,A2F_6706,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,980,40,2000,1000,FPGA_3_94_11,3,94,11,A2F_6707,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,70,40,1000,1000,FPGA_3_94_24,3,94,24,F2A_6720,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_25,3,94,25,F2A_6721,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_26,3,94,26,F2A_6722,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_27,3,94,27,F2A_6723,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_28,3,94,28,F2A_6724,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_29,3,94,29,F2A_6725,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_30,3,94,30,F2A_6726,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_31,3,94,31,F2A_6727,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_32,3,94,32,F2A_6728,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,200,40,1000,2000,FPGA_3_94_33,3,94,33,F2A_6729,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,330,40,1000,3000,FPGA_3_94_34,3,94,34,F2A_6730,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,330,40,1000,3000,FPGA_3_94_35,3,94,35,F2A_6731,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,330,40,1000,3000,FPGA_3_94_36,3,94,36,F2A_6732,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,330,40,1000,3000,FPGA_3_94_37,3,94,37,F2A_6733,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_38,3,94,38,F2A_6734,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_39,3,94,39,F2A_6735,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_11,Bank_VL_5_11,FAKE,590,40,1000,5000,FPGA_3_94_40,3,94,40,F2A_6736,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_41,3,94,41,F2A_6737,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_42,3,94,42,F2A_6738,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_43,3,94,43,F2A_6739,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_44,3,94,44,F2A_6740,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_45,3,94,45,F2A_6741,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_46,3,94,46,F2A_6742,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_12,Bank_VL_5_12,FAKE,720,40,1000,6000,FPGA_3_94_47,3,94,47,F2A_6743,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,460,40,1000,4000,FPGA_3_95_0,3,95,0,A2F_6768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,460,40,1000,4000,FPGA_3_95_1,3,95,1,A2F_6769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,460,40,1000,4000,FPGA_3_95_2,3,95,2,A2F_6770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_3,3,95,3,A2F_6771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_4,3,95,4,A2F_6772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_5,3,95,5,A2F_6773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_6,3,95,6,A2F_6774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_7,3,95,7,A2F_6775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_8,3,95,8,A2F_6776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_9,3,95,9,A2F_6777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_10,3,95,10,A2F_6778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,980,40,2000,1000,FPGA_3_95_11,3,95,11,A2F_6779,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,70,40,1000,1000,FPGA_3_95_24,3,95,24,F2A_6792,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_25,3,95,25,F2A_6793,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_26,3,95,26,F2A_6794,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_27,3,95,27,F2A_6795,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_28,3,95,28,F2A_6796,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_29,3,95,29,F2A_6797,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_30,3,95,30,F2A_6798,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_31,3,95,31,F2A_6799,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_32,3,95,32,F2A_6800,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,200,40,1000,2000,FPGA_3_95_33,3,95,33,F2A_6801,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,330,40,1000,3000,FPGA_3_95_34,3,95,34,F2A_6802,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,330,40,1000,3000,FPGA_3_95_35,3,95,35,F2A_6803,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,330,40,1000,3000,FPGA_3_95_36,3,95,36,F2A_6804,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,330,40,1000,3000,FPGA_3_95_37,3,95,37,F2A_6805,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_38,3,95,38,F2A_6806,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_39,3,95,39,F2A_6807,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_13,Bank_VL_5_13,FAKE,590,40,1000,5000,FPGA_3_95_40,3,95,40,F2A_6808,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_41,3,95,41,F2A_6809,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_42,3,95,42,F2A_6810,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_43,3,95,43,F2A_6811,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_44,3,95,44,F2A_6812,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_45,3,95,45,F2A_6813,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_46,3,95,46,F2A_6814,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_14,Bank_VL_5_14,FAKE,720,40,1000,6000,FPGA_3_95_47,3,95,47,F2A_6815,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,460,40,1000,4000,FPGA_3_96_0,3,96,0,A2F_6840,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,460,40,1000,4000,FPGA_3_96_1,3,96,1,A2F_6841,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,460,40,1000,4000,FPGA_3_96_2,3,96,2,A2F_6842,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_3,3,96,3,A2F_6843,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_4,3,96,4,A2F_6844,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_5,3,96,5,A2F_6845,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_6,3,96,6,A2F_6846,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_7,3,96,7,A2F_6847,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_8,3,96,8,A2F_6848,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_9,3,96,9,A2F_6849,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_10,3,96,10,A2F_6850,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,980,40,2000,1000,FPGA_3_96_11,3,96,11,A2F_6851,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,70,40,1000,1000,FPGA_3_96_24,3,96,24,F2A_6864,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_25,3,96,25,F2A_6865,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_26,3,96,26,F2A_6866,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_27,3,96,27,F2A_6867,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_28,3,96,28,F2A_6868,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_29,3,96,29,F2A_6869,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_30,3,96,30,F2A_6870,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_31,3,96,31,F2A_6871,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_32,3,96,32,F2A_6872,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,200,40,1000,2000,FPGA_3_96_33,3,96,33,F2A_6873,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,330,40,1000,3000,FPGA_3_96_34,3,96,34,F2A_6874,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,330,40,1000,3000,FPGA_3_96_35,3,96,35,F2A_6875,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,330,40,1000,3000,FPGA_3_96_36,3,96,36,F2A_6876,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,330,40,1000,3000,FPGA_3_96_37,3,96,37,F2A_6877,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_38,3,96,38,F2A_6878,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_39,3,96,39,F2A_6879,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_15,Bank_VL_5_15,FAKE,590,40,1000,5000,FPGA_3_96_40,3,96,40,F2A_6880,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_41,3,96,41,F2A_6881,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_42,3,96,42,F2A_6882,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_43,3,96,43,F2A_6883,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_44,3,96,44,F2A_6884,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_45,3,96,45,F2A_6885,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_46,3,96,46,F2A_6886,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_16,Bank_VL_5_16,FAKE,720,40,1000,6000,FPGA_3_96_47,3,96,47,F2A_6887,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,460,40,1000,4000,FPGA_3_97_0,3,97,0,A2F_6912,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,460,40,1000,4000,FPGA_3_97_1,3,97,1,A2F_6913,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,460,40,1000,4000,FPGA_3_97_2,3,97,2,A2F_6914,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_3,3,97,3,A2F_6915,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_4,3,97,4,A2F_6916,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_5,3,97,5,A2F_6917,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_6,3,97,6,A2F_6918,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_7,3,97,7,A2F_6919,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_8,3,97,8,A2F_6920,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_9,3,97,9,A2F_6921,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_10,3,97,10,A2F_6922,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,980,40,2000,1000,FPGA_3_97_11,3,97,11,A2F_6923,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,70,40,1000,1000,FPGA_3_97_24,3,97,24,F2A_6936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_25,3,97,25,F2A_6937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_26,3,97,26,F2A_6938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_27,3,97,27,F2A_6939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_28,3,97,28,F2A_6940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_29,3,97,29,F2A_6941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_30,3,97,30,F2A_6942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_31,3,97,31,F2A_6943,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_32,3,97,32,F2A_6944,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,200,40,1000,2000,FPGA_3_97_33,3,97,33,F2A_6945,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,330,40,1000,3000,FPGA_3_97_34,3,97,34,F2A_6946,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,330,40,1000,3000,FPGA_3_97_35,3,97,35,F2A_6947,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,330,40,1000,3000,FPGA_3_97_36,3,97,36,F2A_6948,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,330,40,1000,3000,FPGA_3_97_37,3,97,37,F2A_6949,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_38,3,97,38,F2A_6950,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_39,3,97,39,F2A_6951,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_17,Bank_VL_5_17,FAKE,590,40,1000,5000,FPGA_3_97_40,3,97,40,F2A_6952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_41,3,97,41,F2A_6953,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_42,3,97,42,F2A_6954,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_43,3,97,43,F2A_6955,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_44,3,97,44,F2A_6956,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_45,3,97,45,F2A_6957,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_46,3,97,46,F2A_6958,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_18,Bank_VL_5_18,FAKE,720,40,1000,6000,FPGA_3_97_47,3,97,47,F2A_6959,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,460,40,1000,4000,FPGA_3_98_0,3,98,0,A2F_6984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,460,40,1000,4000,FPGA_3_98_1,3,98,1,A2F_6985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,460,40,1000,4000,FPGA_3_98_2,3,98,2,A2F_6986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_3,3,98,3,A2F_6987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_4,3,98,4,A2F_6988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_5,3,98,5,A2F_6989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_6,3,98,6,A2F_6990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_7,3,98,7,A2F_6991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_8,3,98,8,A2F_6992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_9,3,98,9,A2F_6993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_10,3,98,10,A2F_6994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,980,40,2000,1000,FPGA_3_98_11,3,98,11,A2F_6995,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,70,40,1000,1000,FPGA_3_98_24,3,98,24,F2A_7008,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_25,3,98,25,F2A_7009,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_26,3,98,26,F2A_7010,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_27,3,98,27,F2A_7011,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_28,3,98,28,F2A_7012,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_29,3,98,29,F2A_7013,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_30,3,98,30,F2A_7014,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_31,3,98,31,F2A_7015,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_32,3,98,32,F2A_7016,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,200,40,1000,2000,FPGA_3_98_33,3,98,33,F2A_7017,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,330,40,1000,3000,FPGA_3_98_34,3,98,34,F2A_7018,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,330,40,1000,3000,FPGA_3_98_35,3,98,35,F2A_7019,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,330,40,1000,3000,FPGA_3_98_36,3,98,36,F2A_7020,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,330,40,1000,3000,FPGA_3_98_37,3,98,37,F2A_7021,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_38,3,98,38,F2A_7022,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_39,3,98,39,F2A_7023,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_19,Bank_VL_5_19,FAKE,590,40,1000,5000,FPGA_3_98_40,3,98,40,F2A_7024,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_41,3,98,41,F2A_7025,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_42,3,98,42,F2A_7026,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_43,3,98,43,F2A_7027,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_44,3,98,44,F2A_7028,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_45,3,98,45,F2A_7029,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_46,3,98,46,F2A_7030,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_20,Bank_VL_5_20,FAKE,720,40,1000,6000,FPGA_3_98_47,3,98,47,F2A_7031,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_0,3,99,0,A2F_7056,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_1,3,99,1,A2F_7057,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_2,3,99,2,A2F_7058,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_3,3,99,3,A2F_7059,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_4,3,99,4,A2F_7060,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_99_5,3,99,5,A2F_7061,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_99_6,3,99,6,A2F_7062,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_99_7,3,99,7,A2F_7063,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_99_8,3,99,8,A2F_7064,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_99_9,3,99,9,A2F_7065,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_99_10,3,99,10,A2F_7066,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_24,3,99,24,F2A_7080,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_25,3,99,25,F2A_7081,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_26,3,99,26,F2A_7082,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_27,3,99,27,F2A_7083,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_28,3,99,28,F2A_7084,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_29,3,99,29,F2A_7085,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_30,3,99,30,F2A_7086,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_31,3,99,31,F2A_7087,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_99_32,3,99,32,F2A_7088,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_100_0,3,100,0,A2F_7128,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_100_1,3,100,1,A2F_7129,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,460,40,1000,4000,FPGA_3_100_2,3,100,2,A2F_7130,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_3,3,100,3,A2F_7131,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_4,3,100,4,A2F_7132,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_5,3,100,5,A2F_7133,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_6,3,100,6,A2F_7134,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_7,3,100,7,A2F_7135,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_8,3,100,8,A2F_7136,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_9,3,100,9,A2F_7137,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_10,3,100,10,A2F_7138,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,980,40,2000,1000,FPGA_3_100_11,3,100,11,A2F_7139,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,70,40,1000,1000,FPGA_3_100_24,3,100,24,F2A_7152,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_25,3,100,25,F2A_7153,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_26,3,100,26,F2A_7154,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_27,3,100,27,F2A_7155,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_28,3,100,28,F2A_7156,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_29,3,100,29,F2A_7157,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_30,3,100,30,F2A_7158,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_31,3,100,31,F2A_7159,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_32,3,100,32,F2A_7160,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,200,40,1000,2000,FPGA_3_100_33,3,100,33,F2A_7161,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_100_34,3,100,34,F2A_7162,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_100_35,3,100,35,F2A_7163,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_100_36,3,100,36,F2A_7164,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,330,40,1000,3000,FPGA_3_100_37,3,100,37,F2A_7165,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_38,3,100,38,F2A_7166,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_39,3,100,39,F2A_7167,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_21,Bank_VL_5_21,FAKE,590,40,1000,5000,FPGA_3_100_40,3,100,40,F2A_7168,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_41,3,100,41,F2A_7169,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_42,3,100,42,F2A_7170,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_43,3,100,43,F2A_7171,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_44,3,100,44,F2A_7172,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_45,3,100,45,F2A_7173,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_46,3,100,46,F2A_7174,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_22,Bank_VL_5_22,FAKE,720,40,1000,6000,FPGA_3_100_47,3,100,47,F2A_7175,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,460,40,1000,4000,FPGA_3_101_0,3,101,0,A2F_7200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,460,40,1000,4000,FPGA_3_101_1,3,101,1,A2F_7201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,460,40,1000,4000,FPGA_3_101_2,3,101,2,A2F_7202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_3,3,101,3,A2F_7203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_4,3,101,4,A2F_7204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_5,3,101,5,A2F_7205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_6,3,101,6,A2F_7206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_7,3,101,7,A2F_7207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_8,3,101,8,A2F_7208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_9,3,101,9,A2F_7209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_10,3,101,10,A2F_7210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,980,40,2000,1000,FPGA_3_101_11,3,101,11,A2F_7211,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,70,40,1000,1000,FPGA_3_101_24,3,101,24,F2A_7224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_25,3,101,25,F2A_7225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_26,3,101,26,F2A_7226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_27,3,101,27,F2A_7227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_28,3,101,28,F2A_7228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_29,3,101,29,F2A_7229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_30,3,101,30,F2A_7230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_31,3,101,31,F2A_7231,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_32,3,101,32,F2A_7232,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,200,40,1000,2000,FPGA_3_101_33,3,101,33,F2A_7233,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,330,40,1000,3000,FPGA_3_101_34,3,101,34,F2A_7234,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,330,40,1000,3000,FPGA_3_101_35,3,101,35,F2A_7235,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,330,40,1000,3000,FPGA_3_101_36,3,101,36,F2A_7236,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,330,40,1000,3000,FPGA_3_101_37,3,101,37,F2A_7237,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_38,3,101,38,F2A_7238,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_39,3,101,39,F2A_7239,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_23,Bank_VL_5_23,FAKE,590,40,1000,5000,FPGA_3_101_40,3,101,40,F2A_7240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_41,3,101,41,F2A_7241,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_42,3,101,42,F2A_7242,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_43,3,101,43,F2A_7243,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_44,3,101,44,F2A_7244,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_45,3,101,45,F2A_7245,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_46,3,101,46,F2A_7246,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_24,Bank_VL_5_24,FAKE,720,40,1000,6000,FPGA_3_101_47,3,101,47,F2A_7247,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,460,40,1000,4000,FPGA_3_102_0,3,102,0,A2F_7272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,460,40,1000,4000,FPGA_3_102_1,3,102,1,A2F_7273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,460,40,1000,4000,FPGA_3_102_2,3,102,2,A2F_7274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_3,3,102,3,A2F_7275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_4,3,102,4,A2F_7276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_5,3,102,5,A2F_7277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_6,3,102,6,A2F_7278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_7,3,102,7,A2F_7279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_8,3,102,8,A2F_7280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_9,3,102,9,A2F_7281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_10,3,102,10,A2F_7282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,980,40,2000,1000,FPGA_3_102_11,3,102,11,A2F_7283,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,70,40,1000,1000,FPGA_3_102_24,3,102,24,F2A_7296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_25,3,102,25,F2A_7297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_26,3,102,26,F2A_7298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_27,3,102,27,F2A_7299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_28,3,102,28,F2A_7300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_29,3,102,29,F2A_7301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_30,3,102,30,F2A_7302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_31,3,102,31,F2A_7303,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_32,3,102,32,F2A_7304,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,200,40,1000,2000,FPGA_3_102_33,3,102,33,F2A_7305,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,330,40,1000,3000,FPGA_3_102_34,3,102,34,F2A_7306,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,330,40,1000,3000,FPGA_3_102_35,3,102,35,F2A_7307,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,330,40,1000,3000,FPGA_3_102_36,3,102,36,F2A_7308,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,330,40,1000,3000,FPGA_3_102_37,3,102,37,F2A_7309,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_38,3,102,38,F2A_7310,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_39,3,102,39,F2A_7311,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_25,Bank_VL_5_25,FAKE,590,40,1000,5000,FPGA_3_102_40,3,102,40,F2A_7312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_41,3,102,41,F2A_7313,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_42,3,102,42,F2A_7314,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_43,3,102,43,F2A_7315,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_44,3,102,44,F2A_7316,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_45,3,102,45,F2A_7317,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_46,3,102,46,F2A_7318,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_26,Bank_VL_5_26,FAKE,720,40,1000,6000,FPGA_3_102_47,3,102,47,F2A_7319,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,460,40,1000,4000,FPGA_3_103_0,3,103,0,A2F_7344,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,460,40,1000,4000,FPGA_3_103_1,3,103,1,A2F_7345,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,460,40,1000,4000,FPGA_3_103_2,3,103,2,A2F_7346,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_3,3,103,3,A2F_7347,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_4,3,103,4,A2F_7348,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_5,3,103,5,A2F_7349,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_6,3,103,6,A2F_7350,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_7,3,103,7,A2F_7351,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_8,3,103,8,A2F_7352,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_9,3,103,9,A2F_7353,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_10,3,103,10,A2F_7354,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,980,40,2000,1000,FPGA_3_103_11,3,103,11,A2F_7355,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,70,40,1000,1000,FPGA_3_103_24,3,103,24,F2A_7368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_25,3,103,25,F2A_7369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_26,3,103,26,F2A_7370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_27,3,103,27,F2A_7371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_28,3,103,28,F2A_7372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_29,3,103,29,F2A_7373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_30,3,103,30,F2A_7374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_31,3,103,31,F2A_7375,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_32,3,103,32,F2A_7376,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,200,40,1000,2000,FPGA_3_103_33,3,103,33,F2A_7377,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,330,40,1000,3000,FPGA_3_103_34,3,103,34,F2A_7378,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,330,40,1000,3000,FPGA_3_103_35,3,103,35,F2A_7379,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,330,40,1000,3000,FPGA_3_103_36,3,103,36,F2A_7380,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,330,40,1000,3000,FPGA_3_103_37,3,103,37,F2A_7381,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_38,3,103,38,F2A_7382,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_39,3,103,39,F2A_7383,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_27,Bank_VL_5_27,FAKE,590,40,1000,5000,FPGA_3_103_40,3,103,40,F2A_7384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_41,3,103,41,F2A_7385,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_42,3,103,42,F2A_7386,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_43,3,103,43,F2A_7387,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_44,3,103,44,F2A_7388,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_45,3,103,45,F2A_7389,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_46,3,103,46,F2A_7390,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_28,Bank_VL_5_28,FAKE,720,40,1000,6000,FPGA_3_103_47,3,103,47,F2A_7391,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,460,40,1000,4000,FPGA_3_104_0,3,104,0,A2F_7416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,460,40,1000,4000,FPGA_3_104_1,3,104,1,A2F_7417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,460,40,1000,4000,FPGA_3_104_2,3,104,2,A2F_7418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_3,3,104,3,A2F_7419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_4,3,104,4,A2F_7420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_5,3,104,5,A2F_7421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_6,3,104,6,A2F_7422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_7,3,104,7,A2F_7423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_8,3,104,8,A2F_7424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_9,3,104,9,A2F_7425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_10,3,104,10,A2F_7426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,980,40,2000,1000,FPGA_3_104_11,3,104,11,A2F_7427,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,70,40,1000,1000,FPGA_3_104_24,3,104,24,F2A_7440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_25,3,104,25,F2A_7441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_26,3,104,26,F2A_7442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_27,3,104,27,F2A_7443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_28,3,104,28,F2A_7444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_29,3,104,29,F2A_7445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_30,3,104,30,F2A_7446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_31,3,104,31,F2A_7447,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_32,3,104,32,F2A_7448,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,200,40,1000,2000,FPGA_3_104_33,3,104,33,F2A_7449,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,330,40,1000,3000,FPGA_3_104_34,3,104,34,F2A_7450,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,330,40,1000,3000,FPGA_3_104_35,3,104,35,F2A_7451,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,330,40,1000,3000,FPGA_3_104_36,3,104,36,F2A_7452,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,330,40,1000,3000,FPGA_3_104_37,3,104,37,F2A_7453,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_38,3,104,38,F2A_7454,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_39,3,104,39,F2A_7455,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_29,Bank_VL_5_29,FAKE,590,40,1000,5000,FPGA_3_104_40,3,104,40,F2A_7456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_41,3,104,41,F2A_7457,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_42,3,104,42,F2A_7458,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_43,3,104,43,F2A_7459,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_44,3,104,44,F2A_7460,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_45,3,104,45,F2A_7461,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_46,3,104,46,F2A_7462,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_30,Bank_VL_5_30,FAKE,720,40,1000,6000,FPGA_3_104_47,3,104,47,F2A_7463,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,460,40,1000,4000,FPGA_3_105_0,3,105,0,A2F_7488,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,460,40,1000,4000,FPGA_3_105_1,3,105,1,A2F_7489,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,460,40,1000,4000,FPGA_3_105_2,3,105,2,A2F_7490,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_3,3,105,3,A2F_7491,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_4,3,105,4,A2F_7492,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_5,3,105,5,A2F_7493,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_6,3,105,6,A2F_7494,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_7,3,105,7,A2F_7495,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_8,3,105,8,A2F_7496,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_9,3,105,9,A2F_7497,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_10,3,105,10,A2F_7498,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,980,40,2000,1000,FPGA_3_105_11,3,105,11,A2F_7499,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,70,40,1000,1000,FPGA_3_105_24,3,105,24,F2A_7512,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_25,3,105,25,F2A_7513,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_26,3,105,26,F2A_7514,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_27,3,105,27,F2A_7515,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_28,3,105,28,F2A_7516,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_29,3,105,29,F2A_7517,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_30,3,105,30,F2A_7518,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_31,3,105,31,F2A_7519,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_32,3,105,32,F2A_7520,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,200,40,1000,2000,FPGA_3_105_33,3,105,33,F2A_7521,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,330,40,1000,3000,FPGA_3_105_34,3,105,34,F2A_7522,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,330,40,1000,3000,FPGA_3_105_35,3,105,35,F2A_7523,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,330,40,1000,3000,FPGA_3_105_36,3,105,36,F2A_7524,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,330,40,1000,3000,FPGA_3_105_37,3,105,37,F2A_7525,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_38,3,105,38,F2A_7526,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_39,3,105,39,F2A_7527,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_31,Bank_VL_5_31,FAKE,590,40,1000,5000,FPGA_3_105_40,3,105,40,F2A_7528,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_41,3,105,41,F2A_7529,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_42,3,105,42,F2A_7530,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_43,3,105,43,F2A_7531,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_44,3,105,44,F2A_7532,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_45,3,105,45,F2A_7533,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_46,3,105,46,F2A_7534,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_32,Bank_VL_5_32,FAKE,720,40,1000,6000,FPGA_3_105_47,3,105,47,F2A_7535,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,460,40,1000,4000,FPGA_3_106_0,3,106,0,A2F_7560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,460,40,1000,4000,FPGA_3_106_1,3,106,1,A2F_7561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,460,40,1000,4000,FPGA_3_106_2,3,106,2,A2F_7562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_3,3,106,3,A2F_7563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_4,3,106,4,A2F_7564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_5,3,106,5,A2F_7565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_6,3,106,6,A2F_7566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_7,3,106,7,A2F_7567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_8,3,106,8,A2F_7568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_9,3,106,9,A2F_7569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_10,3,106,10,A2F_7570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,980,40,2000,1000,FPGA_3_106_11,3,106,11,A2F_7571,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,70,40,1000,1000,FPGA_3_106_24,3,106,24,F2A_7584,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_25,3,106,25,F2A_7585,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_26,3,106,26,F2A_7586,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_27,3,106,27,F2A_7587,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_28,3,106,28,F2A_7588,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_29,3,106,29,F2A_7589,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_30,3,106,30,F2A_7590,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_31,3,106,31,F2A_7591,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_32,3,106,32,F2A_7592,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,200,40,1000,2000,FPGA_3_106_33,3,106,33,F2A_7593,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,330,40,1000,3000,FPGA_3_106_34,3,106,34,F2A_7594,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,330,40,1000,3000,FPGA_3_106_35,3,106,35,F2A_7595,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,330,40,1000,3000,FPGA_3_106_36,3,106,36,F2A_7596,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,330,40,1000,3000,FPGA_3_106_37,3,106,37,F2A_7597,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_38,3,106,38,F2A_7598,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_39,3,106,39,F2A_7599,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_33,Bank_VL_5_33,FAKE,590,40,1000,5000,FPGA_3_106_40,3,106,40,F2A_7600,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_41,3,106,41,F2A_7601,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_42,3,106,42,F2A_7602,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_43,3,106,43,F2A_7603,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_44,3,106,44,F2A_7604,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_45,3,106,45,F2A_7605,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_46,3,106,46,F2A_7606,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_34,Bank_VL_5_34,FAKE,720,40,1000,6000,FPGA_3_106_47,3,106,47,F2A_7607,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,460,40,1000,4000,FPGA_3_107_0,3,107,0,A2F_7632,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,460,40,1000,4000,FPGA_3_107_1,3,107,1,A2F_7633,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,460,40,1000,4000,FPGA_3_107_2,3,107,2,A2F_7634,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_3,3,107,3,A2F_7635,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_4,3,107,4,A2F_7636,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_5,3,107,5,A2F_7637,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_6,3,107,6,A2F_7638,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_7,3,107,7,A2F_7639,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_8,3,107,8,A2F_7640,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_9,3,107,9,A2F_7641,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_10,3,107,10,A2F_7642,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,980,40,2000,1000,FPGA_3_107_11,3,107,11,A2F_7643,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,70,40,1000,1000,FPGA_3_107_24,3,107,24,F2A_7656,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_25,3,107,25,F2A_7657,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_26,3,107,26,F2A_7658,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_27,3,107,27,F2A_7659,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_28,3,107,28,F2A_7660,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_29,3,107,29,F2A_7661,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_30,3,107,30,F2A_7662,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_31,3,107,31,F2A_7663,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_32,3,107,32,F2A_7664,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,200,40,1000,2000,FPGA_3_107_33,3,107,33,F2A_7665,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,330,40,1000,3000,FPGA_3_107_34,3,107,34,F2A_7666,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,330,40,1000,3000,FPGA_3_107_35,3,107,35,F2A_7667,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,330,40,1000,3000,FPGA_3_107_36,3,107,36,F2A_7668,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,330,40,1000,3000,FPGA_3_107_37,3,107,37,F2A_7669,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_38,3,107,38,F2A_7670,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_39,3,107,39,F2A_7671,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_35,Bank_VL_5_35,FAKE,590,40,1000,5000,FPGA_3_107_40,3,107,40,F2A_7672,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_41,3,107,41,F2A_7673,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_42,3,107,42,F2A_7674,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_43,3,107,43,F2A_7675,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_44,3,107,44,F2A_7676,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_45,3,107,45,F2A_7677,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_46,3,107,46,F2A_7678,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_36,Bank_VL_5_36,FAKE,720,40,1000,6000,FPGA_3_107_47,3,107,47,F2A_7679,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,460,40,1000,4000,FPGA_3_108_0,3,108,0,A2F_7704,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,460,40,1000,4000,FPGA_3_108_1,3,108,1,A2F_7705,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,460,40,1000,4000,FPGA_3_108_2,3,108,2,A2F_7706,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_3,3,108,3,A2F_7707,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_4,3,108,4,A2F_7708,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_5,3,108,5,A2F_7709,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_6,3,108,6,A2F_7710,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_7,3,108,7,A2F_7711,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_8,3,108,8,A2F_7712,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_9,3,108,9,A2F_7713,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_10,3,108,10,A2F_7714,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,980,40,2000,1000,FPGA_3_108_11,3,108,11,A2F_7715,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,70,40,1000,1000,FPGA_3_108_24,3,108,24,F2A_7728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_25,3,108,25,F2A_7729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_26,3,108,26,F2A_7730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_27,3,108,27,F2A_7731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_28,3,108,28,F2A_7732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_29,3,108,29,F2A_7733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_30,3,108,30,F2A_7734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_31,3,108,31,F2A_7735,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_32,3,108,32,F2A_7736,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,200,40,1000,2000,FPGA_3_108_33,3,108,33,F2A_7737,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,330,40,1000,3000,FPGA_3_108_34,3,108,34,F2A_7738,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,330,40,1000,3000,FPGA_3_108_35,3,108,35,F2A_7739,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,330,40,1000,3000,FPGA_3_108_36,3,108,36,F2A_7740,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,330,40,1000,3000,FPGA_3_108_37,3,108,37,F2A_7741,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_38,3,108,38,F2A_7742,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_39,3,108,39,F2A_7743,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_37,Bank_VL_5_37,FAKE,590,40,1000,5000,FPGA_3_108_40,3,108,40,F2A_7744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_41,3,108,41,F2A_7745,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_42,3,108,42,F2A_7746,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_43,3,108,43,F2A_7747,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_44,3,108,44,F2A_7748,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_45,3,108,45,F2A_7749,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_46,3,108,46,F2A_7750,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_38,Bank_VL_5_38,FAKE,720,40,1000,6000,FPGA_3_108_47,3,108,47,F2A_7751,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,460,40,1000,4000,FPGA_3_109_0,3,109,0,A2F_7776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,460,40,1000,4000,FPGA_3_109_1,3,109,1,A2F_7777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,460,40,1000,4000,FPGA_3_109_2,3,109,2,A2F_7778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_3,3,109,3,A2F_7779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_4,3,109,4,A2F_7780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_5,3,109,5,A2F_7781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_6,3,109,6,A2F_7782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_7,3,109,7,A2F_7783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_8,3,109,8,A2F_7784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_9,3,109,9,A2F_7785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_10,3,109,10,A2F_7786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,980,40,2000,1000,FPGA_3_109_11,3,109,11,A2F_7787,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,70,40,1000,1000,FPGA_3_109_24,3,109,24,F2A_7800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_25,3,109,25,F2A_7801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_26,3,109,26,F2A_7802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_27,3,109,27,F2A_7803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_28,3,109,28,F2A_7804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_29,3,109,29,F2A_7805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_30,3,109,30,F2A_7806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_31,3,109,31,F2A_7807,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_32,3,109,32,F2A_7808,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,200,40,1000,2000,FPGA_3_109_33,3,109,33,F2A_7809,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,330,40,1000,3000,FPGA_3_109_34,3,109,34,F2A_7810,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,330,40,1000,3000,FPGA_3_109_35,3,109,35,F2A_7811,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,330,40,1000,3000,FPGA_3_109_36,3,109,36,F2A_7812,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,330,40,1000,3000,FPGA_3_109_37,3,109,37,F2A_7813,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_38,3,109,38,F2A_7814,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_39,3,109,39,F2A_7815,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_39,Bank_VL_5_39,FAKE,590,40,1000,5000,FPGA_3_109_40,3,109,40,F2A_7816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_41,3,109,41,F2A_7817,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_42,3,109,42,F2A_7818,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_43,3,109,43,F2A_7819,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_44,3,109,44,F2A_7820,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_45,3,109,45,F2A_7821,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_46,3,109,46,F2A_7822,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_5_40,Bank_VL_5_40,FAKE,720,40,1000,6000,FPGA_3_109_47,3,109,47,F2A_7823,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,330,40,1000,3000,FPGA_3_110_0,3,110,0,A2F_7848,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,330,40,1000,3000,FPGA_3_110_1,3,110,1,A2F_7849,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,330,40,1000,3000,FPGA_3_110_2,3,110,2,A2F_7850,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,330,40,1000,3000,FPGA_3_110_3,3,110,3,A2F_7851,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,330,40,1000,3000,FPGA_3_110_4,3,110,4,A2F_7852,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,330,40,1000,3000,FPGA_3_110_5,3,110,5,A2F_7853,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,460,40,1000,4000,FPGA_3_110_6,3,110,6,A2F_7854,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,460,40,1000,4000,FPGA_3_110_7,3,110,7,A2F_7855,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,460,40,1000,4000,FPGA_3_110_8,3,110,8,A2F_7856,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,460,40,1000,4000,FPGA_3_110_9,3,110,9,A2F_7857,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,460,40,1000,4000,FPGA_3_110_10,3,110,10,A2F_7858,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,70,40,1000,1000,FPGA_3_110_24,3,110,24,F2A_7872,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,70,40,1000,1000,FPGA_3_110_25,3,110,25,F2A_7873,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,70,40,1000,1000,FPGA_3_110_26,3,110,26,F2A_7874,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,70,40,1000,1000,FPGA_3_110_27,3,110,27,F2A_7875,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,70,40,1000,1000,FPGA_3_110_28,3,110,28,F2A_7876,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,70,40,1000,1000,FPGA_3_110_29,3,110,29,F2A_7877,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,70,40,1000,1000,FPGA_3_110_30,3,110,30,F2A_7878,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,70,40,1000,1000,FPGA_3_110_31,3,110,31,F2A_7879,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,70,40,1000,1000,FPGA_3_110_32,3,110,32,F2A_7880,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,460,40,1000,4000,FPGA_3_111_0,3,111,0,A2F_7920,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,460,40,1000,4000,FPGA_3_111_1,3,111,1,A2F_7921,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,460,40,1000,4000,FPGA_3_111_2,3,111,2,A2F_7922,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_3,3,111,3,A2F_7923,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_4,3,111,4,A2F_7924,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_5,3,111,5,A2F_7925,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_6,3,111,6,A2F_7926,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_7,3,111,7,A2F_7927,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_8,3,111,8,A2F_7928,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_9,3,111,9,A2F_7929,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_10,3,111,10,A2F_7930,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_2,Bank_VL_6_2,FAKE,980,40,2000,1000,FPGA_3_111_11,3,111,11,A2F_7931,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,70,40,1000,1000,FPGA_3_111_24,3,111,24,F2A_7944,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,200,40,1000,2000,FPGA_3_111_25,3,111,25,F2A_7945,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,200,40,1000,2000,FPGA_3_111_26,3,111,26,F2A_7946,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,200,40,1000,2000,FPGA_3_111_27,3,111,27,F2A_7947,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,200,40,1000,2000,FPGA_3_111_28,3,111,28,F2A_7948,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,200,40,1000,2000,FPGA_3_111_29,3,111,29,F2A_7949,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,200,40,1000,2000,FPGA_3_111_30,3,111,30,F2A_7950,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,200,40,1000,2000,FPGA_3_111_31,3,111,31,F2A_7951,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,200,40,1000,2000,FPGA_3_111_32,3,111,32,F2A_7952,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,200,40,1000,2000,FPGA_3_111_33,3,111,33,F2A_7953,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,330,40,1000,3000,FPGA_3_111_34,3,111,34,F2A_7954,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,330,40,1000,3000,FPGA_3_111_35,3,111,35,F2A_7955,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,330,40,1000,3000,FPGA_3_111_36,3,111,36,F2A_7956,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,330,40,1000,3000,FPGA_3_111_37,3,111,37,F2A_7957,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_38,3,111,38,F2A_7958,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_39,3,111,39,F2A_7959,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_1,Bank_VL_6_1,FAKE,590,40,1000,5000,FPGA_3_111_40,3,111,40,F2A_7960,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_2,Bank_VL_6_2,FAKE,720,40,1000,6000,FPGA_3_111_41,3,111,41,F2A_7961,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_2,Bank_VL_6_2,FAKE,720,40,1000,6000,FPGA_3_111_42,3,111,42,F2A_7962,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_2,Bank_VL_6_2,FAKE,720,40,1000,6000,FPGA_3_111_43,3,111,43,F2A_7963,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_2,Bank_VL_6_2,FAKE,720,40,1000,6000,FPGA_3_111_44,3,111,44,F2A_7964,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_2,Bank_VL_6_2,FAKE,720,40,1000,6000,FPGA_3_111_45,3,111,45,F2A_7965,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_2,Bank_VL_6_2,FAKE,720,40,1000,6000,FPGA_3_111_46,3,111,46,F2A_7966,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_2,Bank_VL_6_2,FAKE,720,40,1000,6000,FPGA_3_111_47,3,111,47,F2A_7967,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,460,40,1000,4000,FPGA_3_112_0,3,112,0,A2F_7992,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,460,40,1000,4000,FPGA_3_112_1,3,112,1,A2F_7993,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,460,40,1000,4000,FPGA_3_112_2,3,112,2,A2F_7994,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_3,3,112,3,A2F_7995,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_4,3,112,4,A2F_7996,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_5,3,112,5,A2F_7997,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_6,3,112,6,A2F_7998,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_7,3,112,7,A2F_7999,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_8,3,112,8,A2F_8000,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_9,3,112,9,A2F_8001,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_10,3,112,10,A2F_8002,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_4,Bank_VL_6_4,FAKE,980,40,2000,1000,FPGA_3_112_11,3,112,11,A2F_8003,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,70,40,1000,1000,FPGA_3_112_24,3,112,24,F2A_8016,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,200,40,1000,2000,FPGA_3_112_25,3,112,25,F2A_8017,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,200,40,1000,2000,FPGA_3_112_26,3,112,26,F2A_8018,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,200,40,1000,2000,FPGA_3_112_27,3,112,27,F2A_8019,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,200,40,1000,2000,FPGA_3_112_28,3,112,28,F2A_8020,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,200,40,1000,2000,FPGA_3_112_29,3,112,29,F2A_8021,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,200,40,1000,2000,FPGA_3_112_30,3,112,30,F2A_8022,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,200,40,1000,2000,FPGA_3_112_31,3,112,31,F2A_8023,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,200,40,1000,2000,FPGA_3_112_32,3,112,32,F2A_8024,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,200,40,1000,2000,FPGA_3_112_33,3,112,33,F2A_8025,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,330,40,1000,3000,FPGA_3_112_34,3,112,34,F2A_8026,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,330,40,1000,3000,FPGA_3_112_35,3,112,35,F2A_8027,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,330,40,1000,3000,FPGA_3_112_36,3,112,36,F2A_8028,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,330,40,1000,3000,FPGA_3_112_37,3,112,37,F2A_8029,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_38,3,112,38,F2A_8030,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_39,3,112,39,F2A_8031,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_3,Bank_VL_6_3,FAKE,590,40,1000,5000,FPGA_3_112_40,3,112,40,F2A_8032,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_4,Bank_VL_6_4,FAKE,720,40,1000,6000,FPGA_3_112_41,3,112,41,F2A_8033,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_4,Bank_VL_6_4,FAKE,720,40,1000,6000,FPGA_3_112_42,3,112,42,F2A_8034,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_4,Bank_VL_6_4,FAKE,720,40,1000,6000,FPGA_3_112_43,3,112,43,F2A_8035,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_4,Bank_VL_6_4,FAKE,720,40,1000,6000,FPGA_3_112_44,3,112,44,F2A_8036,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_4,Bank_VL_6_4,FAKE,720,40,1000,6000,FPGA_3_112_45,3,112,45,F2A_8037,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_4,Bank_VL_6_4,FAKE,720,40,1000,6000,FPGA_3_112_46,3,112,46,F2A_8038,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_4,Bank_VL_6_4,FAKE,720,40,1000,6000,FPGA_3_112_47,3,112,47,F2A_8039,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,460,40,1000,4000,FPGA_3_113_0,3,113,0,A2F_8064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,460,40,1000,4000,FPGA_3_113_1,3,113,1,A2F_8065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,460,40,1000,4000,FPGA_3_113_2,3,113,2,A2F_8066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_3,3,113,3,A2F_8067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_4,3,113,4,A2F_8068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_5,3,113,5,A2F_8069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_6,3,113,6,A2F_8070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_7,3,113,7,A2F_8071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_8,3,113,8,A2F_8072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_9,3,113,9,A2F_8073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_10,3,113,10,A2F_8074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_6,Bank_VL_6_6,FAKE,980,40,2000,1000,FPGA_3_113_11,3,113,11,A2F_8075,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,70,40,1000,1000,FPGA_3_113_24,3,113,24,F2A_8088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,200,40,1000,2000,FPGA_3_113_25,3,113,25,F2A_8089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,200,40,1000,2000,FPGA_3_113_26,3,113,26,F2A_8090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,200,40,1000,2000,FPGA_3_113_27,3,113,27,F2A_8091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,200,40,1000,2000,FPGA_3_113_28,3,113,28,F2A_8092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,200,40,1000,2000,FPGA_3_113_29,3,113,29,F2A_8093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,200,40,1000,2000,FPGA_3_113_30,3,113,30,F2A_8094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,200,40,1000,2000,FPGA_3_113_31,3,113,31,F2A_8095,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,200,40,1000,2000,FPGA_3_113_32,3,113,32,F2A_8096,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,200,40,1000,2000,FPGA_3_113_33,3,113,33,F2A_8097,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,330,40,1000,3000,FPGA_3_113_34,3,113,34,F2A_8098,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,330,40,1000,3000,FPGA_3_113_35,3,113,35,F2A_8099,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,330,40,1000,3000,FPGA_3_113_36,3,113,36,F2A_8100,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,330,40,1000,3000,FPGA_3_113_37,3,113,37,F2A_8101,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_38,3,113,38,F2A_8102,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_39,3,113,39,F2A_8103,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_5,Bank_VL_6_5,FAKE,590,40,1000,5000,FPGA_3_113_40,3,113,40,F2A_8104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_6,Bank_VL_6_6,FAKE,720,40,1000,6000,FPGA_3_113_41,3,113,41,F2A_8105,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_6,Bank_VL_6_6,FAKE,720,40,1000,6000,FPGA_3_113_42,3,113,42,F2A_8106,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_6,Bank_VL_6_6,FAKE,720,40,1000,6000,FPGA_3_113_43,3,113,43,F2A_8107,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_6,Bank_VL_6_6,FAKE,720,40,1000,6000,FPGA_3_113_44,3,113,44,F2A_8108,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_6,Bank_VL_6_6,FAKE,720,40,1000,6000,FPGA_3_113_45,3,113,45,F2A_8109,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_6,Bank_VL_6_6,FAKE,720,40,1000,6000,FPGA_3_113_46,3,113,46,F2A_8110,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_6,Bank_VL_6_6,FAKE,720,40,1000,6000,FPGA_3_113_47,3,113,47,F2A_8111,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,460,40,1000,4000,FPGA_3_114_0,3,114,0,A2F_8136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,460,40,1000,4000,FPGA_3_114_1,3,114,1,A2F_8137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,460,40,1000,4000,FPGA_3_114_2,3,114,2,A2F_8138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_3,3,114,3,A2F_8139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_4,3,114,4,A2F_8140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_5,3,114,5,A2F_8141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_6,3,114,6,A2F_8142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_7,3,114,7,A2F_8143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_8,3,114,8,A2F_8144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_9,3,114,9,A2F_8145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_10,3,114,10,A2F_8146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_8,Bank_VL_6_8,FAKE,980,40,2000,1000,FPGA_3_114_11,3,114,11,A2F_8147,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,70,40,1000,1000,FPGA_3_114_24,3,114,24,F2A_8160,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,200,40,1000,2000,FPGA_3_114_25,3,114,25,F2A_8161,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,200,40,1000,2000,FPGA_3_114_26,3,114,26,F2A_8162,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,200,40,1000,2000,FPGA_3_114_27,3,114,27,F2A_8163,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,200,40,1000,2000,FPGA_3_114_28,3,114,28,F2A_8164,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,200,40,1000,2000,FPGA_3_114_29,3,114,29,F2A_8165,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,200,40,1000,2000,FPGA_3_114_30,3,114,30,F2A_8166,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,200,40,1000,2000,FPGA_3_114_31,3,114,31,F2A_8167,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,200,40,1000,2000,FPGA_3_114_32,3,114,32,F2A_8168,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,200,40,1000,2000,FPGA_3_114_33,3,114,33,F2A_8169,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,330,40,1000,3000,FPGA_3_114_34,3,114,34,F2A_8170,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,330,40,1000,3000,FPGA_3_114_35,3,114,35,F2A_8171,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,330,40,1000,3000,FPGA_3_114_36,3,114,36,F2A_8172,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,330,40,1000,3000,FPGA_3_114_37,3,114,37,F2A_8173,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_38,3,114,38,F2A_8174,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_39,3,114,39,F2A_8175,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_7,Bank_VL_6_7,FAKE,590,40,1000,5000,FPGA_3_114_40,3,114,40,F2A_8176,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_8,Bank_VL_6_8,FAKE,720,40,1000,6000,FPGA_3_114_41,3,114,41,F2A_8177,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_8,Bank_VL_6_8,FAKE,720,40,1000,6000,FPGA_3_114_42,3,114,42,F2A_8178,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_8,Bank_VL_6_8,FAKE,720,40,1000,6000,FPGA_3_114_43,3,114,43,F2A_8179,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_8,Bank_VL_6_8,FAKE,720,40,1000,6000,FPGA_3_114_44,3,114,44,F2A_8180,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_8,Bank_VL_6_8,FAKE,720,40,1000,6000,FPGA_3_114_45,3,114,45,F2A_8181,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_8,Bank_VL_6_8,FAKE,720,40,1000,6000,FPGA_3_114_46,3,114,46,F2A_8182,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_8,Bank_VL_6_8,FAKE,720,40,1000,6000,FPGA_3_114_47,3,114,47,F2A_8183,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,460,40,1000,4000,FPGA_3_115_0,3,115,0,A2F_8208,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,460,40,1000,4000,FPGA_3_115_1,3,115,1,A2F_8209,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,460,40,1000,4000,FPGA_3_115_2,3,115,2,A2F_8210,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_3,3,115,3,A2F_8211,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_4,3,115,4,A2F_8212,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_5,3,115,5,A2F_8213,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_6,3,115,6,A2F_8214,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_7,3,115,7,A2F_8215,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_8,3,115,8,A2F_8216,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_9,3,115,9,A2F_8217,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_10,3,115,10,A2F_8218,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_10,Bank_VL_6_10,FAKE,980,40,2000,1000,FPGA_3_115_11,3,115,11,A2F_8219,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,70,40,1000,1000,FPGA_3_115_24,3,115,24,F2A_8232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,200,40,1000,2000,FPGA_3_115_25,3,115,25,F2A_8233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,200,40,1000,2000,FPGA_3_115_26,3,115,26,F2A_8234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,200,40,1000,2000,FPGA_3_115_27,3,115,27,F2A_8235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,200,40,1000,2000,FPGA_3_115_28,3,115,28,F2A_8236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,200,40,1000,2000,FPGA_3_115_29,3,115,29,F2A_8237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,200,40,1000,2000,FPGA_3_115_30,3,115,30,F2A_8238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,200,40,1000,2000,FPGA_3_115_31,3,115,31,F2A_8239,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,200,40,1000,2000,FPGA_3_115_32,3,115,32,F2A_8240,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,200,40,1000,2000,FPGA_3_115_33,3,115,33,F2A_8241,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,330,40,1000,3000,FPGA_3_115_34,3,115,34,F2A_8242,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,330,40,1000,3000,FPGA_3_115_35,3,115,35,F2A_8243,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,330,40,1000,3000,FPGA_3_115_36,3,115,36,F2A_8244,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,330,40,1000,3000,FPGA_3_115_37,3,115,37,F2A_8245,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_38,3,115,38,F2A_8246,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_39,3,115,39,F2A_8247,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_9,Bank_VL_6_9,FAKE,590,40,1000,5000,FPGA_3_115_40,3,115,40,F2A_8248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_10,Bank_VL_6_10,FAKE,720,40,1000,6000,FPGA_3_115_41,3,115,41,F2A_8249,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_10,Bank_VL_6_10,FAKE,720,40,1000,6000,FPGA_3_115_42,3,115,42,F2A_8250,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_10,Bank_VL_6_10,FAKE,720,40,1000,6000,FPGA_3_115_43,3,115,43,F2A_8251,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_10,Bank_VL_6_10,FAKE,720,40,1000,6000,FPGA_3_115_44,3,115,44,F2A_8252,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_10,Bank_VL_6_10,FAKE,720,40,1000,6000,FPGA_3_115_45,3,115,45,F2A_8253,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_10,Bank_VL_6_10,FAKE,720,40,1000,6000,FPGA_3_115_46,3,115,46,F2A_8254,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_10,Bank_VL_6_10,FAKE,720,40,1000,6000,FPGA_3_115_47,3,115,47,F2A_8255,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,460,40,1000,4000,FPGA_3_116_0,3,116,0,A2F_8280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,460,40,1000,4000,FPGA_3_116_1,3,116,1,A2F_8281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,460,40,1000,4000,FPGA_3_116_2,3,116,2,A2F_8282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_3,3,116,3,A2F_8283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_4,3,116,4,A2F_8284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_5,3,116,5,A2F_8285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_6,3,116,6,A2F_8286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_7,3,116,7,A2F_8287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_8,3,116,8,A2F_8288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_9,3,116,9,A2F_8289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_10,3,116,10,A2F_8290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_12,Bank_VL_6_12,FAKE,980,40,2000,1000,FPGA_3_116_11,3,116,11,A2F_8291,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,70,40,1000,1000,FPGA_3_116_24,3,116,24,F2A_8304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,200,40,1000,2000,FPGA_3_116_25,3,116,25,F2A_8305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,200,40,1000,2000,FPGA_3_116_26,3,116,26,F2A_8306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,200,40,1000,2000,FPGA_3_116_27,3,116,27,F2A_8307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,200,40,1000,2000,FPGA_3_116_28,3,116,28,F2A_8308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,200,40,1000,2000,FPGA_3_116_29,3,116,29,F2A_8309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,200,40,1000,2000,FPGA_3_116_30,3,116,30,F2A_8310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,200,40,1000,2000,FPGA_3_116_31,3,116,31,F2A_8311,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,200,40,1000,2000,FPGA_3_116_32,3,116,32,F2A_8312,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,200,40,1000,2000,FPGA_3_116_33,3,116,33,F2A_8313,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,330,40,1000,3000,FPGA_3_116_34,3,116,34,F2A_8314,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,330,40,1000,3000,FPGA_3_116_35,3,116,35,F2A_8315,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,330,40,1000,3000,FPGA_3_116_36,3,116,36,F2A_8316,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,330,40,1000,3000,FPGA_3_116_37,3,116,37,F2A_8317,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_38,3,116,38,F2A_8318,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_39,3,116,39,F2A_8319,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_11,Bank_VL_6_11,FAKE,590,40,1000,5000,FPGA_3_116_40,3,116,40,F2A_8320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_12,Bank_VL_6_12,FAKE,720,40,1000,6000,FPGA_3_116_41,3,116,41,F2A_8321,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_12,Bank_VL_6_12,FAKE,720,40,1000,6000,FPGA_3_116_42,3,116,42,F2A_8322,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_12,Bank_VL_6_12,FAKE,720,40,1000,6000,FPGA_3_116_43,3,116,43,F2A_8323,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_12,Bank_VL_6_12,FAKE,720,40,1000,6000,FPGA_3_116_44,3,116,44,F2A_8324,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_12,Bank_VL_6_12,FAKE,720,40,1000,6000,FPGA_3_116_45,3,116,45,F2A_8325,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_12,Bank_VL_6_12,FAKE,720,40,1000,6000,FPGA_3_116_46,3,116,46,F2A_8326,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_12,Bank_VL_6_12,FAKE,720,40,1000,6000,FPGA_3_116_47,3,116,47,F2A_8327,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,460,40,1000,4000,FPGA_3_117_0,3,117,0,A2F_8352,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,460,40,1000,4000,FPGA_3_117_1,3,117,1,A2F_8353,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,460,40,1000,4000,FPGA_3_117_2,3,117,2,A2F_8354,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_3,3,117,3,A2F_8355,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_4,3,117,4,A2F_8356,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_5,3,117,5,A2F_8357,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_6,3,117,6,A2F_8358,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_7,3,117,7,A2F_8359,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_8,3,117,8,A2F_8360,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_9,3,117,9,A2F_8361,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_10,3,117,10,A2F_8362,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_14,Bank_VL_6_14,FAKE,980,40,2000,1000,FPGA_3_117_11,3,117,11,A2F_8363,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,70,40,1000,1000,FPGA_3_117_24,3,117,24,F2A_8376,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,200,40,1000,2000,FPGA_3_117_25,3,117,25,F2A_8377,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,200,40,1000,2000,FPGA_3_117_26,3,117,26,F2A_8378,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,200,40,1000,2000,FPGA_3_117_27,3,117,27,F2A_8379,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,200,40,1000,2000,FPGA_3_117_28,3,117,28,F2A_8380,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,200,40,1000,2000,FPGA_3_117_29,3,117,29,F2A_8381,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,200,40,1000,2000,FPGA_3_117_30,3,117,30,F2A_8382,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,200,40,1000,2000,FPGA_3_117_31,3,117,31,F2A_8383,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,200,40,1000,2000,FPGA_3_117_32,3,117,32,F2A_8384,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,200,40,1000,2000,FPGA_3_117_33,3,117,33,F2A_8385,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,330,40,1000,3000,FPGA_3_117_34,3,117,34,F2A_8386,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,330,40,1000,3000,FPGA_3_117_35,3,117,35,F2A_8387,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,330,40,1000,3000,FPGA_3_117_36,3,117,36,F2A_8388,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,330,40,1000,3000,FPGA_3_117_37,3,117,37,F2A_8389,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_38,3,117,38,F2A_8390,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_39,3,117,39,F2A_8391,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_13,Bank_VL_6_13,FAKE,590,40,1000,5000,FPGA_3_117_40,3,117,40,F2A_8392,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_14,Bank_VL_6_14,FAKE,720,40,1000,6000,FPGA_3_117_41,3,117,41,F2A_8393,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_14,Bank_VL_6_14,FAKE,720,40,1000,6000,FPGA_3_117_42,3,117,42,F2A_8394,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_14,Bank_VL_6_14,FAKE,720,40,1000,6000,FPGA_3_117_43,3,117,43,F2A_8395,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_14,Bank_VL_6_14,FAKE,720,40,1000,6000,FPGA_3_117_44,3,117,44,F2A_8396,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_14,Bank_VL_6_14,FAKE,720,40,1000,6000,FPGA_3_117_45,3,117,45,F2A_8397,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_14,Bank_VL_6_14,FAKE,720,40,1000,6000,FPGA_3_117_46,3,117,46,F2A_8398,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_14,Bank_VL_6_14,FAKE,720,40,1000,6000,FPGA_3_117_47,3,117,47,F2A_8399,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,460,40,1000,4000,FPGA_3_118_0,3,118,0,A2F_8424,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,460,40,1000,4000,FPGA_3_118_1,3,118,1,A2F_8425,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,460,40,1000,4000,FPGA_3_118_2,3,118,2,A2F_8426,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_3,3,118,3,A2F_8427,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_4,3,118,4,A2F_8428,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_5,3,118,5,A2F_8429,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_6,3,118,6,A2F_8430,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_7,3,118,7,A2F_8431,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_8,3,118,8,A2F_8432,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_9,3,118,9,A2F_8433,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_10,3,118,10,A2F_8434,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_16,Bank_VL_6_16,FAKE,980,40,2000,1000,FPGA_3_118_11,3,118,11,A2F_8435,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,70,40,1000,1000,FPGA_3_118_24,3,118,24,F2A_8448,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,200,40,1000,2000,FPGA_3_118_25,3,118,25,F2A_8449,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,200,40,1000,2000,FPGA_3_118_26,3,118,26,F2A_8450,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,200,40,1000,2000,FPGA_3_118_27,3,118,27,F2A_8451,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,200,40,1000,2000,FPGA_3_118_28,3,118,28,F2A_8452,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,200,40,1000,2000,FPGA_3_118_29,3,118,29,F2A_8453,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,200,40,1000,2000,FPGA_3_118_30,3,118,30,F2A_8454,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,200,40,1000,2000,FPGA_3_118_31,3,118,31,F2A_8455,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,200,40,1000,2000,FPGA_3_118_32,3,118,32,F2A_8456,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,200,40,1000,2000,FPGA_3_118_33,3,118,33,F2A_8457,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,330,40,1000,3000,FPGA_3_118_34,3,118,34,F2A_8458,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,330,40,1000,3000,FPGA_3_118_35,3,118,35,F2A_8459,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,330,40,1000,3000,FPGA_3_118_36,3,118,36,F2A_8460,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,330,40,1000,3000,FPGA_3_118_37,3,118,37,F2A_8461,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_38,3,118,38,F2A_8462,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_39,3,118,39,F2A_8463,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_15,Bank_VL_6_15,FAKE,590,40,1000,5000,FPGA_3_118_40,3,118,40,F2A_8464,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_16,Bank_VL_6_16,FAKE,720,40,1000,6000,FPGA_3_118_41,3,118,41,F2A_8465,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_16,Bank_VL_6_16,FAKE,720,40,1000,6000,FPGA_3_118_42,3,118,42,F2A_8466,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_16,Bank_VL_6_16,FAKE,720,40,1000,6000,FPGA_3_118_43,3,118,43,F2A_8467,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_16,Bank_VL_6_16,FAKE,720,40,1000,6000,FPGA_3_118_44,3,118,44,F2A_8468,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_16,Bank_VL_6_16,FAKE,720,40,1000,6000,FPGA_3_118_45,3,118,45,F2A_8469,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_16,Bank_VL_6_16,FAKE,720,40,1000,6000,FPGA_3_118_46,3,118,46,F2A_8470,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_16,Bank_VL_6_16,FAKE,720,40,1000,6000,FPGA_3_118_47,3,118,47,F2A_8471,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,460,40,1000,4000,FPGA_3_119_0,3,119,0,A2F_8496,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,460,40,1000,4000,FPGA_3_119_1,3,119,1,A2F_8497,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,460,40,1000,4000,FPGA_3_119_2,3,119,2,A2F_8498,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_3,3,119,3,A2F_8499,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_4,3,119,4,A2F_8500,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_5,3,119,5,A2F_8501,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_6,3,119,6,A2F_8502,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_7,3,119,7,A2F_8503,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_8,3,119,8,A2F_8504,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_9,3,119,9,A2F_8505,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_10,3,119,10,A2F_8506,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_18,Bank_VL_6_18,FAKE,980,40,2000,1000,FPGA_3_119_11,3,119,11,A2F_8507,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,70,40,1000,1000,FPGA_3_119_24,3,119,24,F2A_8520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,200,40,1000,2000,FPGA_3_119_25,3,119,25,F2A_8521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,200,40,1000,2000,FPGA_3_119_26,3,119,26,F2A_8522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,200,40,1000,2000,FPGA_3_119_27,3,119,27,F2A_8523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,200,40,1000,2000,FPGA_3_119_28,3,119,28,F2A_8524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,200,40,1000,2000,FPGA_3_119_29,3,119,29,F2A_8525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,200,40,1000,2000,FPGA_3_119_30,3,119,30,F2A_8526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,200,40,1000,2000,FPGA_3_119_31,3,119,31,F2A_8527,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,200,40,1000,2000,FPGA_3_119_32,3,119,32,F2A_8528,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,200,40,1000,2000,FPGA_3_119_33,3,119,33,F2A_8529,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,330,40,1000,3000,FPGA_3_119_34,3,119,34,F2A_8530,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,330,40,1000,3000,FPGA_3_119_35,3,119,35,F2A_8531,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,330,40,1000,3000,FPGA_3_119_36,3,119,36,F2A_8532,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,330,40,1000,3000,FPGA_3_119_37,3,119,37,F2A_8533,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_38,3,119,38,F2A_8534,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_39,3,119,39,F2A_8535,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_17,Bank_VL_6_17,FAKE,590,40,1000,5000,FPGA_3_119_40,3,119,40,F2A_8536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_18,Bank_VL_6_18,FAKE,720,40,1000,6000,FPGA_3_119_41,3,119,41,F2A_8537,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_18,Bank_VL_6_18,FAKE,720,40,1000,6000,FPGA_3_119_42,3,119,42,F2A_8538,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_18,Bank_VL_6_18,FAKE,720,40,1000,6000,FPGA_3_119_43,3,119,43,F2A_8539,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_18,Bank_VL_6_18,FAKE,720,40,1000,6000,FPGA_3_119_44,3,119,44,F2A_8540,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_18,Bank_VL_6_18,FAKE,720,40,1000,6000,FPGA_3_119_45,3,119,45,F2A_8541,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_18,Bank_VL_6_18,FAKE,720,40,1000,6000,FPGA_3_119_46,3,119,46,F2A_8542,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_18,Bank_VL_6_18,FAKE,720,40,1000,6000,FPGA_3_119_47,3,119,47,F2A_8543,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,460,40,1000,4000,FPGA_3_120_0,3,120,0,A2F_8568,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,460,40,1000,4000,FPGA_3_120_1,3,120,1,A2F_8569,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,460,40,1000,4000,FPGA_3_120_2,3,120,2,A2F_8570,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_3,3,120,3,A2F_8571,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_4,3,120,4,A2F_8572,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_5,3,120,5,A2F_8573,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_6,3,120,6,A2F_8574,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_7,3,120,7,A2F_8575,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_8,3,120,8,A2F_8576,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_9,3,120,9,A2F_8577,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_10,3,120,10,A2F_8578,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_20,Bank_VL_6_20,FAKE,980,40,2000,1000,FPGA_3_120_11,3,120,11,A2F_8579,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,70,40,1000,1000,FPGA_3_120_24,3,120,24,F2A_8592,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,200,40,1000,2000,FPGA_3_120_25,3,120,25,F2A_8593,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,200,40,1000,2000,FPGA_3_120_26,3,120,26,F2A_8594,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,200,40,1000,2000,FPGA_3_120_27,3,120,27,F2A_8595,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,200,40,1000,2000,FPGA_3_120_28,3,120,28,F2A_8596,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,200,40,1000,2000,FPGA_3_120_29,3,120,29,F2A_8597,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,200,40,1000,2000,FPGA_3_120_30,3,120,30,F2A_8598,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,200,40,1000,2000,FPGA_3_120_31,3,120,31,F2A_8599,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,200,40,1000,2000,FPGA_3_120_32,3,120,32,F2A_8600,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,200,40,1000,2000,FPGA_3_120_33,3,120,33,F2A_8601,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,330,40,1000,3000,FPGA_3_120_34,3,120,34,F2A_8602,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,330,40,1000,3000,FPGA_3_120_35,3,120,35,F2A_8603,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,330,40,1000,3000,FPGA_3_120_36,3,120,36,F2A_8604,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,330,40,1000,3000,FPGA_3_120_37,3,120,37,F2A_8605,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_38,3,120,38,F2A_8606,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_39,3,120,39,F2A_8607,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_19,Bank_VL_6_19,FAKE,590,40,1000,5000,FPGA_3_120_40,3,120,40,F2A_8608,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_20,Bank_VL_6_20,FAKE,720,40,1000,6000,FPGA_3_120_41,3,120,41,F2A_8609,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_20,Bank_VL_6_20,FAKE,720,40,1000,6000,FPGA_3_120_42,3,120,42,F2A_8610,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_20,Bank_VL_6_20,FAKE,720,40,1000,6000,FPGA_3_120_43,3,120,43,F2A_8611,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_20,Bank_VL_6_20,FAKE,720,40,1000,6000,FPGA_3_120_44,3,120,44,F2A_8612,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_20,Bank_VL_6_20,FAKE,720,40,1000,6000,FPGA_3_120_45,3,120,45,F2A_8613,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_20,Bank_VL_6_20,FAKE,720,40,1000,6000,FPGA_3_120_46,3,120,46,F2A_8614,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_20,Bank_VL_6_20,FAKE,720,40,1000,6000,FPGA_3_120_47,3,120,47,F2A_8615,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,330,40,1000,3000,FPGA_3_121_0,3,121,0,A2F_8640,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,330,40,1000,3000,FPGA_3_121_1,3,121,1,A2F_8641,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,330,40,1000,3000,FPGA_3_121_2,3,121,2,A2F_8642,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,330,40,1000,3000,FPGA_3_121_3,3,121,3,A2F_8643,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,330,40,1000,3000,FPGA_3_121_4,3,121,4,A2F_8644,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,330,40,1000,3000,FPGA_3_121_5,3,121,5,A2F_8645,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,460,40,1000,4000,FPGA_3_121_6,3,121,6,A2F_8646,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,460,40,1000,4000,FPGA_3_121_7,3,121,7,A2F_8647,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,460,40,1000,4000,FPGA_3_121_8,3,121,8,A2F_8648,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,460,40,1000,4000,FPGA_3_121_9,3,121,9,A2F_8649,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,460,40,1000,4000,FPGA_3_121_10,3,121,10,A2F_8650,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,70,40,1000,1000,FPGA_3_121_24,3,121,24,F2A_8664,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,70,40,1000,1000,FPGA_3_121_25,3,121,25,F2A_8665,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,70,40,1000,1000,FPGA_3_121_26,3,121,26,F2A_8666,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,70,40,1000,1000,FPGA_3_121_27,3,121,27,F2A_8667,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,70,40,1000,1000,FPGA_3_121_28,3,121,28,F2A_8668,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,70,40,1000,1000,FPGA_3_121_29,3,121,29,F2A_8669,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,70,40,1000,1000,FPGA_3_121_30,3,121,30,F2A_8670,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,70,40,1000,1000,FPGA_3_121_31,3,121,31,F2A_8671,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,70,40,1000,1000,FPGA_3_121_32,3,121,32,F2A_8672,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,460,40,1000,4000,FPGA_3_122_0,3,122,0,A2F_8712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,460,40,1000,4000,FPGA_3_122_1,3,122,1,A2F_8713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,460,40,1000,4000,FPGA_3_122_2,3,122,2,A2F_8714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_3,3,122,3,A2F_8715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_4,3,122,4,A2F_8716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_5,3,122,5,A2F_8717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_6,3,122,6,A2F_8718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_7,3,122,7,A2F_8719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_8,3,122,8,A2F_8720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_9,3,122,9,A2F_8721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_10,3,122,10,A2F_8722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_22,Bank_VL_6_22,FAKE,980,40,2000,1000,FPGA_3_122_11,3,122,11,A2F_8723,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,70,40,1000,1000,FPGA_3_122_24,3,122,24,F2A_8736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,200,40,1000,2000,FPGA_3_122_25,3,122,25,F2A_8737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,200,40,1000,2000,FPGA_3_122_26,3,122,26,F2A_8738,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,200,40,1000,2000,FPGA_3_122_27,3,122,27,F2A_8739,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,200,40,1000,2000,FPGA_3_122_28,3,122,28,F2A_8740,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,200,40,1000,2000,FPGA_3_122_29,3,122,29,F2A_8741,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,200,40,1000,2000,FPGA_3_122_30,3,122,30,F2A_8742,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,200,40,1000,2000,FPGA_3_122_31,3,122,31,F2A_8743,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,200,40,1000,2000,FPGA_3_122_32,3,122,32,F2A_8744,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,200,40,1000,2000,FPGA_3_122_33,3,122,33,F2A_8745,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,330,40,1000,3000,FPGA_3_122_34,3,122,34,F2A_8746,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,330,40,1000,3000,FPGA_3_122_35,3,122,35,F2A_8747,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,330,40,1000,3000,FPGA_3_122_36,3,122,36,F2A_8748,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,330,40,1000,3000,FPGA_3_122_37,3,122,37,F2A_8749,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_38,3,122,38,F2A_8750,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_39,3,122,39,F2A_8751,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_21,Bank_VL_6_21,FAKE,590,40,1000,5000,FPGA_3_122_40,3,122,40,F2A_8752,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_22,Bank_VL_6_22,FAKE,720,40,1000,6000,FPGA_3_122_41,3,122,41,F2A_8753,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_22,Bank_VL_6_22,FAKE,720,40,1000,6000,FPGA_3_122_42,3,122,42,F2A_8754,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_22,Bank_VL_6_22,FAKE,720,40,1000,6000,FPGA_3_122_43,3,122,43,F2A_8755,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_22,Bank_VL_6_22,FAKE,720,40,1000,6000,FPGA_3_122_44,3,122,44,F2A_8756,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_22,Bank_VL_6_22,FAKE,720,40,1000,6000,FPGA_3_122_45,3,122,45,F2A_8757,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_22,Bank_VL_6_22,FAKE,720,40,1000,6000,FPGA_3_122_46,3,122,46,F2A_8758,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_22,Bank_VL_6_22,FAKE,720,40,1000,6000,FPGA_3_122_47,3,122,47,F2A_8759,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,460,40,1000,4000,FPGA_3_123_0,3,123,0,A2F_8784,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,460,40,1000,4000,FPGA_3_123_1,3,123,1,A2F_8785,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,460,40,1000,4000,FPGA_3_123_2,3,123,2,A2F_8786,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_3,3,123,3,A2F_8787,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_4,3,123,4,A2F_8788,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_5,3,123,5,A2F_8789,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_6,3,123,6,A2F_8790,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_7,3,123,7,A2F_8791,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_8,3,123,8,A2F_8792,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_9,3,123,9,A2F_8793,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_10,3,123,10,A2F_8794,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_24,Bank_VL_6_24,FAKE,980,40,2000,1000,FPGA_3_123_11,3,123,11,A2F_8795,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,70,40,1000,1000,FPGA_3_123_24,3,123,24,F2A_8808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,200,40,1000,2000,FPGA_3_123_25,3,123,25,F2A_8809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,200,40,1000,2000,FPGA_3_123_26,3,123,26,F2A_8810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,200,40,1000,2000,FPGA_3_123_27,3,123,27,F2A_8811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,200,40,1000,2000,FPGA_3_123_28,3,123,28,F2A_8812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,200,40,1000,2000,FPGA_3_123_29,3,123,29,F2A_8813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,200,40,1000,2000,FPGA_3_123_30,3,123,30,F2A_8814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,200,40,1000,2000,FPGA_3_123_31,3,123,31,F2A_8815,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,200,40,1000,2000,FPGA_3_123_32,3,123,32,F2A_8816,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,200,40,1000,2000,FPGA_3_123_33,3,123,33,F2A_8817,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,330,40,1000,3000,FPGA_3_123_34,3,123,34,F2A_8818,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,330,40,1000,3000,FPGA_3_123_35,3,123,35,F2A_8819,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,330,40,1000,3000,FPGA_3_123_36,3,123,36,F2A_8820,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,330,40,1000,3000,FPGA_3_123_37,3,123,37,F2A_8821,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_38,3,123,38,F2A_8822,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_39,3,123,39,F2A_8823,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_23,Bank_VL_6_23,FAKE,590,40,1000,5000,FPGA_3_123_40,3,123,40,F2A_8824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_24,Bank_VL_6_24,FAKE,720,40,1000,6000,FPGA_3_123_41,3,123,41,F2A_8825,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_24,Bank_VL_6_24,FAKE,720,40,1000,6000,FPGA_3_123_42,3,123,42,F2A_8826,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_24,Bank_VL_6_24,FAKE,720,40,1000,6000,FPGA_3_123_43,3,123,43,F2A_8827,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_24,Bank_VL_6_24,FAKE,720,40,1000,6000,FPGA_3_123_44,3,123,44,F2A_8828,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_24,Bank_VL_6_24,FAKE,720,40,1000,6000,FPGA_3_123_45,3,123,45,F2A_8829,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_24,Bank_VL_6_24,FAKE,720,40,1000,6000,FPGA_3_123_46,3,123,46,F2A_8830,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_24,Bank_VL_6_24,FAKE,720,40,1000,6000,FPGA_3_123_47,3,123,47,F2A_8831,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,460,40,1000,4000,FPGA_3_124_0,3,124,0,A2F_8856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,460,40,1000,4000,FPGA_3_124_1,3,124,1,A2F_8857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,460,40,1000,4000,FPGA_3_124_2,3,124,2,A2F_8858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_3,3,124,3,A2F_8859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_4,3,124,4,A2F_8860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_5,3,124,5,A2F_8861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_6,3,124,6,A2F_8862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_7,3,124,7,A2F_8863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_8,3,124,8,A2F_8864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_9,3,124,9,A2F_8865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_10,3,124,10,A2F_8866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_26,Bank_VL_6_26,FAKE,980,40,2000,1000,FPGA_3_124_11,3,124,11,A2F_8867,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,70,40,1000,1000,FPGA_3_124_24,3,124,24,F2A_8880,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,200,40,1000,2000,FPGA_3_124_25,3,124,25,F2A_8881,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,200,40,1000,2000,FPGA_3_124_26,3,124,26,F2A_8882,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,200,40,1000,2000,FPGA_3_124_27,3,124,27,F2A_8883,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,200,40,1000,2000,FPGA_3_124_28,3,124,28,F2A_8884,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,200,40,1000,2000,FPGA_3_124_29,3,124,29,F2A_8885,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,200,40,1000,2000,FPGA_3_124_30,3,124,30,F2A_8886,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,200,40,1000,2000,FPGA_3_124_31,3,124,31,F2A_8887,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,200,40,1000,2000,FPGA_3_124_32,3,124,32,F2A_8888,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,200,40,1000,2000,FPGA_3_124_33,3,124,33,F2A_8889,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,330,40,1000,3000,FPGA_3_124_34,3,124,34,F2A_8890,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,330,40,1000,3000,FPGA_3_124_35,3,124,35,F2A_8891,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,330,40,1000,3000,FPGA_3_124_36,3,124,36,F2A_8892,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,330,40,1000,3000,FPGA_3_124_37,3,124,37,F2A_8893,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_38,3,124,38,F2A_8894,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_39,3,124,39,F2A_8895,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_25,Bank_VL_6_25,FAKE,590,40,1000,5000,FPGA_3_124_40,3,124,40,F2A_8896,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_26,Bank_VL_6_26,FAKE,720,40,1000,6000,FPGA_3_124_41,3,124,41,F2A_8897,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_26,Bank_VL_6_26,FAKE,720,40,1000,6000,FPGA_3_124_42,3,124,42,F2A_8898,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_26,Bank_VL_6_26,FAKE,720,40,1000,6000,FPGA_3_124_43,3,124,43,F2A_8899,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_26,Bank_VL_6_26,FAKE,720,40,1000,6000,FPGA_3_124_44,3,124,44,F2A_8900,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_26,Bank_VL_6_26,FAKE,720,40,1000,6000,FPGA_3_124_45,3,124,45,F2A_8901,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_26,Bank_VL_6_26,FAKE,720,40,1000,6000,FPGA_3_124_46,3,124,46,F2A_8902,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_26,Bank_VL_6_26,FAKE,720,40,1000,6000,FPGA_3_124_47,3,124,47,F2A_8903,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,460,40,1000,4000,FPGA_3_125_0,3,125,0,A2F_8928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,460,40,1000,4000,FPGA_3_125_1,3,125,1,A2F_8929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,460,40,1000,4000,FPGA_3_125_2,3,125,2,A2F_8930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_3,3,125,3,A2F_8931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_4,3,125,4,A2F_8932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_5,3,125,5,A2F_8933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_6,3,125,6,A2F_8934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_7,3,125,7,A2F_8935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_8,3,125,8,A2F_8936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_9,3,125,9,A2F_8937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_10,3,125,10,A2F_8938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_28,Bank_VL_6_28,FAKE,980,40,2000,1000,FPGA_3_125_11,3,125,11,A2F_8939,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,70,40,1000,1000,FPGA_3_125_24,3,125,24,F2A_8952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,200,40,1000,2000,FPGA_3_125_25,3,125,25,F2A_8953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,200,40,1000,2000,FPGA_3_125_26,3,125,26,F2A_8954,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,200,40,1000,2000,FPGA_3_125_27,3,125,27,F2A_8955,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,200,40,1000,2000,FPGA_3_125_28,3,125,28,F2A_8956,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,200,40,1000,2000,FPGA_3_125_29,3,125,29,F2A_8957,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,200,40,1000,2000,FPGA_3_125_30,3,125,30,F2A_8958,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,200,40,1000,2000,FPGA_3_125_31,3,125,31,F2A_8959,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,200,40,1000,2000,FPGA_3_125_32,3,125,32,F2A_8960,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,200,40,1000,2000,FPGA_3_125_33,3,125,33,F2A_8961,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,330,40,1000,3000,FPGA_3_125_34,3,125,34,F2A_8962,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,330,40,1000,3000,FPGA_3_125_35,3,125,35,F2A_8963,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,330,40,1000,3000,FPGA_3_125_36,3,125,36,F2A_8964,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,330,40,1000,3000,FPGA_3_125_37,3,125,37,F2A_8965,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_38,3,125,38,F2A_8966,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_39,3,125,39,F2A_8967,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_27,Bank_VL_6_27,FAKE,590,40,1000,5000,FPGA_3_125_40,3,125,40,F2A_8968,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_28,Bank_VL_6_28,FAKE,720,40,1000,6000,FPGA_3_125_41,3,125,41,F2A_8969,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_28,Bank_VL_6_28,FAKE,720,40,1000,6000,FPGA_3_125_42,3,125,42,F2A_8970,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_28,Bank_VL_6_28,FAKE,720,40,1000,6000,FPGA_3_125_43,3,125,43,F2A_8971,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_28,Bank_VL_6_28,FAKE,720,40,1000,6000,FPGA_3_125_44,3,125,44,F2A_8972,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_28,Bank_VL_6_28,FAKE,720,40,1000,6000,FPGA_3_125_45,3,125,45,F2A_8973,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_28,Bank_VL_6_28,FAKE,720,40,1000,6000,FPGA_3_125_46,3,125,46,F2A_8974,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_28,Bank_VL_6_28,FAKE,720,40,1000,6000,FPGA_3_125_47,3,125,47,F2A_8975,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,460,40,1000,4000,FPGA_3_126_0,3,126,0,A2F_9000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,460,40,1000,4000,FPGA_3_126_1,3,126,1,A2F_9001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,460,40,1000,4000,FPGA_3_126_2,3,126,2,A2F_9002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_3,3,126,3,A2F_9003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_4,3,126,4,A2F_9004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_5,3,126,5,A2F_9005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_6,3,126,6,A2F_9006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_7,3,126,7,A2F_9007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_8,3,126,8,A2F_9008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_9,3,126,9,A2F_9009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_10,3,126,10,A2F_9010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_30,Bank_VL_6_30,FAKE,980,40,2000,1000,FPGA_3_126_11,3,126,11,A2F_9011,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,70,40,1000,1000,FPGA_3_126_24,3,126,24,F2A_9024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,200,40,1000,2000,FPGA_3_126_25,3,126,25,F2A_9025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,200,40,1000,2000,FPGA_3_126_26,3,126,26,F2A_9026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,200,40,1000,2000,FPGA_3_126_27,3,126,27,F2A_9027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,200,40,1000,2000,FPGA_3_126_28,3,126,28,F2A_9028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,200,40,1000,2000,FPGA_3_126_29,3,126,29,F2A_9029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,200,40,1000,2000,FPGA_3_126_30,3,126,30,F2A_9030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,200,40,1000,2000,FPGA_3_126_31,3,126,31,F2A_9031,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,200,40,1000,2000,FPGA_3_126_32,3,126,32,F2A_9032,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,200,40,1000,2000,FPGA_3_126_33,3,126,33,F2A_9033,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,330,40,1000,3000,FPGA_3_126_34,3,126,34,F2A_9034,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,330,40,1000,3000,FPGA_3_126_35,3,126,35,F2A_9035,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,330,40,1000,3000,FPGA_3_126_36,3,126,36,F2A_9036,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,330,40,1000,3000,FPGA_3_126_37,3,126,37,F2A_9037,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_38,3,126,38,F2A_9038,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_39,3,126,39,F2A_9039,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_29,Bank_VL_6_29,FAKE,590,40,1000,5000,FPGA_3_126_40,3,126,40,F2A_9040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_30,Bank_VL_6_30,FAKE,720,40,1000,6000,FPGA_3_126_41,3,126,41,F2A_9041,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_30,Bank_VL_6_30,FAKE,720,40,1000,6000,FPGA_3_126_42,3,126,42,F2A_9042,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_30,Bank_VL_6_30,FAKE,720,40,1000,6000,FPGA_3_126_43,3,126,43,F2A_9043,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_30,Bank_VL_6_30,FAKE,720,40,1000,6000,FPGA_3_126_44,3,126,44,F2A_9044,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_30,Bank_VL_6_30,FAKE,720,40,1000,6000,FPGA_3_126_45,3,126,45,F2A_9045,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_30,Bank_VL_6_30,FAKE,720,40,1000,6000,FPGA_3_126_46,3,126,46,F2A_9046,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_30,Bank_VL_6_30,FAKE,720,40,1000,6000,FPGA_3_126_47,3,126,47,F2A_9047,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,460,40,1000,4000,FPGA_3_127_0,3,127,0,A2F_9072,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,460,40,1000,4000,FPGA_3_127_1,3,127,1,A2F_9073,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,460,40,1000,4000,FPGA_3_127_2,3,127,2,A2F_9074,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_3,3,127,3,A2F_9075,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_4,3,127,4,A2F_9076,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_5,3,127,5,A2F_9077,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_6,3,127,6,A2F_9078,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_7,3,127,7,A2F_9079,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_8,3,127,8,A2F_9080,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_9,3,127,9,A2F_9081,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_10,3,127,10,A2F_9082,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_32,Bank_VL_6_32,FAKE,980,40,2000,1000,FPGA_3_127_11,3,127,11,A2F_9083,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,70,40,1000,1000,FPGA_3_127_24,3,127,24,F2A_9096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,200,40,1000,2000,FPGA_3_127_25,3,127,25,F2A_9097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,200,40,1000,2000,FPGA_3_127_26,3,127,26,F2A_9098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,200,40,1000,2000,FPGA_3_127_27,3,127,27,F2A_9099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,200,40,1000,2000,FPGA_3_127_28,3,127,28,F2A_9100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,200,40,1000,2000,FPGA_3_127_29,3,127,29,F2A_9101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,200,40,1000,2000,FPGA_3_127_30,3,127,30,F2A_9102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,200,40,1000,2000,FPGA_3_127_31,3,127,31,F2A_9103,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,200,40,1000,2000,FPGA_3_127_32,3,127,32,F2A_9104,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,200,40,1000,2000,FPGA_3_127_33,3,127,33,F2A_9105,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,330,40,1000,3000,FPGA_3_127_34,3,127,34,F2A_9106,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,330,40,1000,3000,FPGA_3_127_35,3,127,35,F2A_9107,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,330,40,1000,3000,FPGA_3_127_36,3,127,36,F2A_9108,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,330,40,1000,3000,FPGA_3_127_37,3,127,37,F2A_9109,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_38,3,127,38,F2A_9110,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_39,3,127,39,F2A_9111,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_31,Bank_VL_6_31,FAKE,590,40,1000,5000,FPGA_3_127_40,3,127,40,F2A_9112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_32,Bank_VL_6_32,FAKE,720,40,1000,6000,FPGA_3_127_41,3,127,41,F2A_9113,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_32,Bank_VL_6_32,FAKE,720,40,1000,6000,FPGA_3_127_42,3,127,42,F2A_9114,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_32,Bank_VL_6_32,FAKE,720,40,1000,6000,FPGA_3_127_43,3,127,43,F2A_9115,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_32,Bank_VL_6_32,FAKE,720,40,1000,6000,FPGA_3_127_44,3,127,44,F2A_9116,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_32,Bank_VL_6_32,FAKE,720,40,1000,6000,FPGA_3_127_45,3,127,45,F2A_9117,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_32,Bank_VL_6_32,FAKE,720,40,1000,6000,FPGA_3_127_46,3,127,46,F2A_9118,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_32,Bank_VL_6_32,FAKE,720,40,1000,6000,FPGA_3_127_47,3,127,47,F2A_9119,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,460,40,1000,4000,FPGA_3_128_0,3,128,0,A2F_9144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,460,40,1000,4000,FPGA_3_128_1,3,128,1,A2F_9145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,460,40,1000,4000,FPGA_3_128_2,3,128,2,A2F_9146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_3,3,128,3,A2F_9147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_4,3,128,4,A2F_9148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_5,3,128,5,A2F_9149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_6,3,128,6,A2F_9150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_7,3,128,7,A2F_9151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_8,3,128,8,A2F_9152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_9,3,128,9,A2F_9153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_10,3,128,10,A2F_9154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_34,Bank_VL_6_34,FAKE,980,40,2000,1000,FPGA_3_128_11,3,128,11,A2F_9155,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,70,40,1000,1000,FPGA_3_128_24,3,128,24,F2A_9168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,200,40,1000,2000,FPGA_3_128_25,3,128,25,F2A_9169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,200,40,1000,2000,FPGA_3_128_26,3,128,26,F2A_9170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,200,40,1000,2000,FPGA_3_128_27,3,128,27,F2A_9171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,200,40,1000,2000,FPGA_3_128_28,3,128,28,F2A_9172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,200,40,1000,2000,FPGA_3_128_29,3,128,29,F2A_9173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,200,40,1000,2000,FPGA_3_128_30,3,128,30,F2A_9174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,200,40,1000,2000,FPGA_3_128_31,3,128,31,F2A_9175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,200,40,1000,2000,FPGA_3_128_32,3,128,32,F2A_9176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,200,40,1000,2000,FPGA_3_128_33,3,128,33,F2A_9177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,330,40,1000,3000,FPGA_3_128_34,3,128,34,F2A_9178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,330,40,1000,3000,FPGA_3_128_35,3,128,35,F2A_9179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,330,40,1000,3000,FPGA_3_128_36,3,128,36,F2A_9180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,330,40,1000,3000,FPGA_3_128_37,3,128,37,F2A_9181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_38,3,128,38,F2A_9182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_39,3,128,39,F2A_9183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_33,Bank_VL_6_33,FAKE,590,40,1000,5000,FPGA_3_128_40,3,128,40,F2A_9184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_34,Bank_VL_6_34,FAKE,720,40,1000,6000,FPGA_3_128_41,3,128,41,F2A_9185,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_34,Bank_VL_6_34,FAKE,720,40,1000,6000,FPGA_3_128_42,3,128,42,F2A_9186,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_34,Bank_VL_6_34,FAKE,720,40,1000,6000,FPGA_3_128_43,3,128,43,F2A_9187,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_34,Bank_VL_6_34,FAKE,720,40,1000,6000,FPGA_3_128_44,3,128,44,F2A_9188,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_34,Bank_VL_6_34,FAKE,720,40,1000,6000,FPGA_3_128_45,3,128,45,F2A_9189,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_34,Bank_VL_6_34,FAKE,720,40,1000,6000,FPGA_3_128_46,3,128,46,F2A_9190,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_34,Bank_VL_6_34,FAKE,720,40,1000,6000,FPGA_3_128_47,3,128,47,F2A_9191,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,460,40,1000,4000,FPGA_3_129_0,3,129,0,A2F_9216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,460,40,1000,4000,FPGA_3_129_1,3,129,1,A2F_9217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,460,40,1000,4000,FPGA_3_129_2,3,129,2,A2F_9218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_3,3,129,3,A2F_9219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_4,3,129,4,A2F_9220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_5,3,129,5,A2F_9221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_6,3,129,6,A2F_9222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_7,3,129,7,A2F_9223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_8,3,129,8,A2F_9224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_9,3,129,9,A2F_9225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_10,3,129,10,A2F_9226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_36,Bank_VL_6_36,FAKE,980,40,2000,1000,FPGA_3_129_11,3,129,11,A2F_9227,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,70,40,1000,1000,FPGA_3_129_24,3,129,24,F2A_9240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,200,40,1000,2000,FPGA_3_129_25,3,129,25,F2A_9241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,200,40,1000,2000,FPGA_3_129_26,3,129,26,F2A_9242,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,200,40,1000,2000,FPGA_3_129_27,3,129,27,F2A_9243,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,200,40,1000,2000,FPGA_3_129_28,3,129,28,F2A_9244,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,200,40,1000,2000,FPGA_3_129_29,3,129,29,F2A_9245,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,200,40,1000,2000,FPGA_3_129_30,3,129,30,F2A_9246,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,200,40,1000,2000,FPGA_3_129_31,3,129,31,F2A_9247,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,200,40,1000,2000,FPGA_3_129_32,3,129,32,F2A_9248,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,200,40,1000,2000,FPGA_3_129_33,3,129,33,F2A_9249,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,330,40,1000,3000,FPGA_3_129_34,3,129,34,F2A_9250,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,330,40,1000,3000,FPGA_3_129_35,3,129,35,F2A_9251,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,330,40,1000,3000,FPGA_3_129_36,3,129,36,F2A_9252,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,330,40,1000,3000,FPGA_3_129_37,3,129,37,F2A_9253,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_38,3,129,38,F2A_9254,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_39,3,129,39,F2A_9255,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_35,Bank_VL_6_35,FAKE,590,40,1000,5000,FPGA_3_129_40,3,129,40,F2A_9256,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_36,Bank_VL_6_36,FAKE,720,40,1000,6000,FPGA_3_129_41,3,129,41,F2A_9257,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_36,Bank_VL_6_36,FAKE,720,40,1000,6000,FPGA_3_129_42,3,129,42,F2A_9258,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_36,Bank_VL_6_36,FAKE,720,40,1000,6000,FPGA_3_129_43,3,129,43,F2A_9259,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_36,Bank_VL_6_36,FAKE,720,40,1000,6000,FPGA_3_129_44,3,129,44,F2A_9260,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_36,Bank_VL_6_36,FAKE,720,40,1000,6000,FPGA_3_129_45,3,129,45,F2A_9261,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_36,Bank_VL_6_36,FAKE,720,40,1000,6000,FPGA_3_129_46,3,129,46,F2A_9262,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_36,Bank_VL_6_36,FAKE,720,40,1000,6000,FPGA_3_129_47,3,129,47,F2A_9263,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,460,40,1000,4000,FPGA_3_130_0,3,130,0,A2F_9288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,460,40,1000,4000,FPGA_3_130_1,3,130,1,A2F_9289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,460,40,1000,4000,FPGA_3_130_2,3,130,2,A2F_9290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_3,3,130,3,A2F_9291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_4,3,130,4,A2F_9292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_5,3,130,5,A2F_9293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_6,3,130,6,A2F_9294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_7,3,130,7,A2F_9295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_8,3,130,8,A2F_9296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_9,3,130,9,A2F_9297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_10,3,130,10,A2F_9298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_38,Bank_VL_6_38,FAKE,980,40,2000,1000,FPGA_3_130_11,3,130,11,A2F_9299,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,70,40,1000,1000,FPGA_3_130_24,3,130,24,F2A_9312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,200,40,1000,2000,FPGA_3_130_25,3,130,25,F2A_9313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,200,40,1000,2000,FPGA_3_130_26,3,130,26,F2A_9314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,200,40,1000,2000,FPGA_3_130_27,3,130,27,F2A_9315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,200,40,1000,2000,FPGA_3_130_28,3,130,28,F2A_9316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,200,40,1000,2000,FPGA_3_130_29,3,130,29,F2A_9317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,200,40,1000,2000,FPGA_3_130_30,3,130,30,F2A_9318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,200,40,1000,2000,FPGA_3_130_31,3,130,31,F2A_9319,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,200,40,1000,2000,FPGA_3_130_32,3,130,32,F2A_9320,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,200,40,1000,2000,FPGA_3_130_33,3,130,33,F2A_9321,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,330,40,1000,3000,FPGA_3_130_34,3,130,34,F2A_9322,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,330,40,1000,3000,FPGA_3_130_35,3,130,35,F2A_9323,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,330,40,1000,3000,FPGA_3_130_36,3,130,36,F2A_9324,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,330,40,1000,3000,FPGA_3_130_37,3,130,37,F2A_9325,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_38,3,130,38,F2A_9326,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_39,3,130,39,F2A_9327,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_37,Bank_VL_6_37,FAKE,590,40,1000,5000,FPGA_3_130_40,3,130,40,F2A_9328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_38,Bank_VL_6_38,FAKE,720,40,1000,6000,FPGA_3_130_41,3,130,41,F2A_9329,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_38,Bank_VL_6_38,FAKE,720,40,1000,6000,FPGA_3_130_42,3,130,42,F2A_9330,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_38,Bank_VL_6_38,FAKE,720,40,1000,6000,FPGA_3_130_43,3,130,43,F2A_9331,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_38,Bank_VL_6_38,FAKE,720,40,1000,6000,FPGA_3_130_44,3,130,44,F2A_9332,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_38,Bank_VL_6_38,FAKE,720,40,1000,6000,FPGA_3_130_45,3,130,45,F2A_9333,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_38,Bank_VL_6_38,FAKE,720,40,1000,6000,FPGA_3_130_46,3,130,46,F2A_9334,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_38,Bank_VL_6_38,FAKE,720,40,1000,6000,FPGA_3_130_47,3,130,47,F2A_9335,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,460,40,1000,4000,FPGA_3_131_0,3,131,0,A2F_9360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,460,40,1000,4000,FPGA_3_131_1,3,131,1,A2F_9361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,460,40,1000,4000,FPGA_3_131_2,3,131,2,A2F_9362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_3,3,131,3,A2F_9363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_4,3,131,4,A2F_9364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_5,3,131,5,A2F_9365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_6,3,131,6,A2F_9366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_7,3,131,7,A2F_9367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_8,3,131,8,A2F_9368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_9,3,131,9,A2F_9369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_10,3,131,10,A2F_9370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_40,Bank_VL_6_40,FAKE,980,40,2000,1000,FPGA_3_131_11,3,131,11,A2F_9371,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,70,40,1000,1000,FPGA_3_131_24,3,131,24,F2A_9384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,200,40,1000,2000,FPGA_3_131_25,3,131,25,F2A_9385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,200,40,1000,2000,FPGA_3_131_26,3,131,26,F2A_9386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,200,40,1000,2000,FPGA_3_131_27,3,131,27,F2A_9387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,200,40,1000,2000,FPGA_3_131_28,3,131,28,F2A_9388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,200,40,1000,2000,FPGA_3_131_29,3,131,29,F2A_9389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,200,40,1000,2000,FPGA_3_131_30,3,131,30,F2A_9390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,200,40,1000,2000,FPGA_3_131_31,3,131,31,F2A_9391,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,200,40,1000,2000,FPGA_3_131_32,3,131,32,F2A_9392,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,200,40,1000,2000,FPGA_3_131_33,3,131,33,F2A_9393,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,330,40,1000,3000,FPGA_3_131_34,3,131,34,F2A_9394,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,330,40,1000,3000,FPGA_3_131_35,3,131,35,F2A_9395,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,330,40,1000,3000,FPGA_3_131_36,3,131,36,F2A_9396,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,330,40,1000,3000,FPGA_3_131_37,3,131,37,F2A_9397,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_38,3,131,38,F2A_9398,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_39,3,131,39,F2A_9399,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_39,Bank_VL_6_39,FAKE,590,40,1000,5000,FPGA_3_131_40,3,131,40,F2A_9400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_40,Bank_VL_6_40,FAKE,720,40,1000,6000,FPGA_3_131_41,3,131,41,F2A_9401,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_40,Bank_VL_6_40,FAKE,720,40,1000,6000,FPGA_3_131_42,3,131,42,F2A_9402,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_40,Bank_VL_6_40,FAKE,720,40,1000,6000,FPGA_3_131_43,3,131,43,F2A_9403,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_40,Bank_VL_6_40,FAKE,720,40,1000,6000,FPGA_3_131_44,3,131,44,F2A_9404,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_40,Bank_VL_6_40,FAKE,720,40,1000,6000,FPGA_3_131_45,3,131,45,F2A_9405,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_40,Bank_VL_6_40,FAKE,720,40,1000,6000,FPGA_3_131_46,3,131,46,F2A_9406,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_6_40,Bank_VL_6_40,FAKE,720,40,1000,6000,FPGA_3_131_47,3,131,47,F2A_9407,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,330,40,1000,3000,FPGA_3_132_0,3,132,0,A2F_9432,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,330,40,1000,3000,FPGA_3_132_1,3,132,1,A2F_9433,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,330,40,1000,3000,FPGA_3_132_2,3,132,2,A2F_9434,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,330,40,1000,3000,FPGA_3_132_3,3,132,3,A2F_9435,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,330,40,1000,3000,FPGA_3_132_4,3,132,4,A2F_9436,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,330,40,1000,3000,FPGA_3_132_5,3,132,5,A2F_9437,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,460,40,1000,4000,FPGA_3_132_6,3,132,6,A2F_9438,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,460,40,1000,4000,FPGA_3_132_7,3,132,7,A2F_9439,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,460,40,1000,4000,FPGA_3_132_8,3,132,8,A2F_9440,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,460,40,1000,4000,FPGA_3_132_9,3,132,9,A2F_9441,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,460,40,1000,4000,FPGA_3_132_10,3,132,10,A2F_9442,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,70,40,1000,1000,FPGA_3_132_24,3,132,24,F2A_9456,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,70,40,1000,1000,FPGA_3_132_25,3,132,25,F2A_9457,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,70,40,1000,1000,FPGA_3_132_26,3,132,26,F2A_9458,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,70,40,1000,1000,FPGA_3_132_27,3,132,27,F2A_9459,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,70,40,1000,1000,FPGA_3_132_28,3,132,28,F2A_9460,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,70,40,1000,1000,FPGA_3_132_29,3,132,29,F2A_9461,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,70,40,1000,1000,FPGA_3_132_30,3,132,30,F2A_9462,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,70,40,1000,1000,FPGA_3_132_31,3,132,31,F2A_9463,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,70,40,1000,1000,FPGA_3_132_32,3,132,32,F2A_9464,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,460,40,1000,4000,FPGA_3_133_0,3,133,0,A2F_9504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,460,40,1000,4000,FPGA_3_133_1,3,133,1,A2F_9505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,460,40,1000,4000,FPGA_3_133_2,3,133,2,A2F_9506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_3,3,133,3,A2F_9507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_4,3,133,4,A2F_9508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_5,3,133,5,A2F_9509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_6,3,133,6,A2F_9510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_7,3,133,7,A2F_9511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_8,3,133,8,A2F_9512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_9,3,133,9,A2F_9513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_10,3,133,10,A2F_9514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_2,Bank_VL_7_2,FAKE,980,40,2000,1000,FPGA_3_133_11,3,133,11,A2F_9515,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,70,40,1000,1000,FPGA_3_133_24,3,133,24,F2A_9528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,200,40,1000,2000,FPGA_3_133_25,3,133,25,F2A_9529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,200,40,1000,2000,FPGA_3_133_26,3,133,26,F2A_9530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,200,40,1000,2000,FPGA_3_133_27,3,133,27,F2A_9531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,200,40,1000,2000,FPGA_3_133_28,3,133,28,F2A_9532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,200,40,1000,2000,FPGA_3_133_29,3,133,29,F2A_9533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,200,40,1000,2000,FPGA_3_133_30,3,133,30,F2A_9534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,200,40,1000,2000,FPGA_3_133_31,3,133,31,F2A_9535,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,200,40,1000,2000,FPGA_3_133_32,3,133,32,F2A_9536,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,200,40,1000,2000,FPGA_3_133_33,3,133,33,F2A_9537,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,330,40,1000,3000,FPGA_3_133_34,3,133,34,F2A_9538,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,330,40,1000,3000,FPGA_3_133_35,3,133,35,F2A_9539,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,330,40,1000,3000,FPGA_3_133_36,3,133,36,F2A_9540,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,330,40,1000,3000,FPGA_3_133_37,3,133,37,F2A_9541,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_38,3,133,38,F2A_9542,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_39,3,133,39,F2A_9543,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_1,Bank_VL_7_1,FAKE,590,40,1000,5000,FPGA_3_133_40,3,133,40,F2A_9544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_2,Bank_VL_7_2,FAKE,720,40,1000,6000,FPGA_3_133_41,3,133,41,F2A_9545,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_2,Bank_VL_7_2,FAKE,720,40,1000,6000,FPGA_3_133_42,3,133,42,F2A_9546,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_2,Bank_VL_7_2,FAKE,720,40,1000,6000,FPGA_3_133_43,3,133,43,F2A_9547,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_2,Bank_VL_7_2,FAKE,720,40,1000,6000,FPGA_3_133_44,3,133,44,F2A_9548,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_2,Bank_VL_7_2,FAKE,720,40,1000,6000,FPGA_3_133_45,3,133,45,F2A_9549,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_2,Bank_VL_7_2,FAKE,720,40,1000,6000,FPGA_3_133_46,3,133,46,F2A_9550,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_2,Bank_VL_7_2,FAKE,720,40,1000,6000,FPGA_3_133_47,3,133,47,F2A_9551,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,460,40,1000,4000,FPGA_3_134_0,3,134,0,A2F_9576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,460,40,1000,4000,FPGA_3_134_1,3,134,1,A2F_9577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,460,40,1000,4000,FPGA_3_134_2,3,134,2,A2F_9578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_3,3,134,3,A2F_9579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_4,3,134,4,A2F_9580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_5,3,134,5,A2F_9581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_6,3,134,6,A2F_9582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_7,3,134,7,A2F_9583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_8,3,134,8,A2F_9584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_9,3,134,9,A2F_9585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_10,3,134,10,A2F_9586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_4,Bank_VL_7_4,FAKE,980,40,2000,1000,FPGA_3_134_11,3,134,11,A2F_9587,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,70,40,1000,1000,FPGA_3_134_24,3,134,24,F2A_9600,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,200,40,1000,2000,FPGA_3_134_25,3,134,25,F2A_9601,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,200,40,1000,2000,FPGA_3_134_26,3,134,26,F2A_9602,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,200,40,1000,2000,FPGA_3_134_27,3,134,27,F2A_9603,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,200,40,1000,2000,FPGA_3_134_28,3,134,28,F2A_9604,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,200,40,1000,2000,FPGA_3_134_29,3,134,29,F2A_9605,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,200,40,1000,2000,FPGA_3_134_30,3,134,30,F2A_9606,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,200,40,1000,2000,FPGA_3_134_31,3,134,31,F2A_9607,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,200,40,1000,2000,FPGA_3_134_32,3,134,32,F2A_9608,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,200,40,1000,2000,FPGA_3_134_33,3,134,33,F2A_9609,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,330,40,1000,3000,FPGA_3_134_34,3,134,34,F2A_9610,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,330,40,1000,3000,FPGA_3_134_35,3,134,35,F2A_9611,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,330,40,1000,3000,FPGA_3_134_36,3,134,36,F2A_9612,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,330,40,1000,3000,FPGA_3_134_37,3,134,37,F2A_9613,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_38,3,134,38,F2A_9614,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_39,3,134,39,F2A_9615,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_3,Bank_VL_7_3,FAKE,590,40,1000,5000,FPGA_3_134_40,3,134,40,F2A_9616,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_4,Bank_VL_7_4,FAKE,720,40,1000,6000,FPGA_3_134_41,3,134,41,F2A_9617,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_4,Bank_VL_7_4,FAKE,720,40,1000,6000,FPGA_3_134_42,3,134,42,F2A_9618,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_4,Bank_VL_7_4,FAKE,720,40,1000,6000,FPGA_3_134_43,3,134,43,F2A_9619,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_4,Bank_VL_7_4,FAKE,720,40,1000,6000,FPGA_3_134_44,3,134,44,F2A_9620,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_4,Bank_VL_7_4,FAKE,720,40,1000,6000,FPGA_3_134_45,3,134,45,F2A_9621,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_4,Bank_VL_7_4,FAKE,720,40,1000,6000,FPGA_3_134_46,3,134,46,F2A_9622,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_4,Bank_VL_7_4,FAKE,720,40,1000,6000,FPGA_3_134_47,3,134,47,F2A_9623,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,460,40,1000,4000,FPGA_3_135_0,3,135,0,A2F_9648,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,460,40,1000,4000,FPGA_3_135_1,3,135,1,A2F_9649,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,460,40,1000,4000,FPGA_3_135_2,3,135,2,A2F_9650,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_3,3,135,3,A2F_9651,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_4,3,135,4,A2F_9652,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_5,3,135,5,A2F_9653,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_6,3,135,6,A2F_9654,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_7,3,135,7,A2F_9655,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_8,3,135,8,A2F_9656,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_9,3,135,9,A2F_9657,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_10,3,135,10,A2F_9658,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_6,Bank_VL_7_6,FAKE,980,40,2000,1000,FPGA_3_135_11,3,135,11,A2F_9659,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,70,40,1000,1000,FPGA_3_135_24,3,135,24,F2A_9672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,200,40,1000,2000,FPGA_3_135_25,3,135,25,F2A_9673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,200,40,1000,2000,FPGA_3_135_26,3,135,26,F2A_9674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,200,40,1000,2000,FPGA_3_135_27,3,135,27,F2A_9675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,200,40,1000,2000,FPGA_3_135_28,3,135,28,F2A_9676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,200,40,1000,2000,FPGA_3_135_29,3,135,29,F2A_9677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,200,40,1000,2000,FPGA_3_135_30,3,135,30,F2A_9678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,200,40,1000,2000,FPGA_3_135_31,3,135,31,F2A_9679,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,200,40,1000,2000,FPGA_3_135_32,3,135,32,F2A_9680,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,200,40,1000,2000,FPGA_3_135_33,3,135,33,F2A_9681,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,330,40,1000,3000,FPGA_3_135_34,3,135,34,F2A_9682,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,330,40,1000,3000,FPGA_3_135_35,3,135,35,F2A_9683,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,330,40,1000,3000,FPGA_3_135_36,3,135,36,F2A_9684,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,330,40,1000,3000,FPGA_3_135_37,3,135,37,F2A_9685,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_38,3,135,38,F2A_9686,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_39,3,135,39,F2A_9687,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_5,Bank_VL_7_5,FAKE,590,40,1000,5000,FPGA_3_135_40,3,135,40,F2A_9688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_6,Bank_VL_7_6,FAKE,720,40,1000,6000,FPGA_3_135_41,3,135,41,F2A_9689,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_6,Bank_VL_7_6,FAKE,720,40,1000,6000,FPGA_3_135_42,3,135,42,F2A_9690,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_6,Bank_VL_7_6,FAKE,720,40,1000,6000,FPGA_3_135_43,3,135,43,F2A_9691,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_6,Bank_VL_7_6,FAKE,720,40,1000,6000,FPGA_3_135_44,3,135,44,F2A_9692,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_6,Bank_VL_7_6,FAKE,720,40,1000,6000,FPGA_3_135_45,3,135,45,F2A_9693,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_6,Bank_VL_7_6,FAKE,720,40,1000,6000,FPGA_3_135_46,3,135,46,F2A_9694,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_6,Bank_VL_7_6,FAKE,720,40,1000,6000,FPGA_3_135_47,3,135,47,F2A_9695,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,460,40,1000,4000,FPGA_3_136_0,3,136,0,A2F_9720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,460,40,1000,4000,FPGA_3_136_1,3,136,1,A2F_9721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,460,40,1000,4000,FPGA_3_136_2,3,136,2,A2F_9722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_3,3,136,3,A2F_9723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_4,3,136,4,A2F_9724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_5,3,136,5,A2F_9725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_6,3,136,6,A2F_9726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_7,3,136,7,A2F_9727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_8,3,136,8,A2F_9728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_9,3,136,9,A2F_9729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_10,3,136,10,A2F_9730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_8,Bank_VL_7_8,FAKE,980,40,2000,1000,FPGA_3_136_11,3,136,11,A2F_9731,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,70,40,1000,1000,FPGA_3_136_24,3,136,24,F2A_9744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,200,40,1000,2000,FPGA_3_136_25,3,136,25,F2A_9745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,200,40,1000,2000,FPGA_3_136_26,3,136,26,F2A_9746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,200,40,1000,2000,FPGA_3_136_27,3,136,27,F2A_9747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,200,40,1000,2000,FPGA_3_136_28,3,136,28,F2A_9748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,200,40,1000,2000,FPGA_3_136_29,3,136,29,F2A_9749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,200,40,1000,2000,FPGA_3_136_30,3,136,30,F2A_9750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,200,40,1000,2000,FPGA_3_136_31,3,136,31,F2A_9751,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,200,40,1000,2000,FPGA_3_136_32,3,136,32,F2A_9752,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,200,40,1000,2000,FPGA_3_136_33,3,136,33,F2A_9753,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,330,40,1000,3000,FPGA_3_136_34,3,136,34,F2A_9754,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,330,40,1000,3000,FPGA_3_136_35,3,136,35,F2A_9755,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,330,40,1000,3000,FPGA_3_136_36,3,136,36,F2A_9756,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,330,40,1000,3000,FPGA_3_136_37,3,136,37,F2A_9757,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_38,3,136,38,F2A_9758,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_39,3,136,39,F2A_9759,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_7,Bank_VL_7_7,FAKE,590,40,1000,5000,FPGA_3_136_40,3,136,40,F2A_9760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_8,Bank_VL_7_8,FAKE,720,40,1000,6000,FPGA_3_136_41,3,136,41,F2A_9761,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_8,Bank_VL_7_8,FAKE,720,40,1000,6000,FPGA_3_136_42,3,136,42,F2A_9762,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_8,Bank_VL_7_8,FAKE,720,40,1000,6000,FPGA_3_136_43,3,136,43,F2A_9763,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_8,Bank_VL_7_8,FAKE,720,40,1000,6000,FPGA_3_136_44,3,136,44,F2A_9764,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_8,Bank_VL_7_8,FAKE,720,40,1000,6000,FPGA_3_136_45,3,136,45,F2A_9765,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_8,Bank_VL_7_8,FAKE,720,40,1000,6000,FPGA_3_136_46,3,136,46,F2A_9766,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_8,Bank_VL_7_8,FAKE,720,40,1000,6000,FPGA_3_136_47,3,136,47,F2A_9767,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,460,40,1000,4000,FPGA_3_137_0,3,137,0,A2F_9792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,460,40,1000,4000,FPGA_3_137_1,3,137,1,A2F_9793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,460,40,1000,4000,FPGA_3_137_2,3,137,2,A2F_9794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_3,3,137,3,A2F_9795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_4,3,137,4,A2F_9796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_5,3,137,5,A2F_9797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_6,3,137,6,A2F_9798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_7,3,137,7,A2F_9799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_8,3,137,8,A2F_9800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_9,3,137,9,A2F_9801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_10,3,137,10,A2F_9802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_10,Bank_VL_7_10,FAKE,980,40,2000,1000,FPGA_3_137_11,3,137,11,A2F_9803,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,70,40,1000,1000,FPGA_3_137_24,3,137,24,F2A_9816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,200,40,1000,2000,FPGA_3_137_25,3,137,25,F2A_9817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,200,40,1000,2000,FPGA_3_137_26,3,137,26,F2A_9818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,200,40,1000,2000,FPGA_3_137_27,3,137,27,F2A_9819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,200,40,1000,2000,FPGA_3_137_28,3,137,28,F2A_9820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,200,40,1000,2000,FPGA_3_137_29,3,137,29,F2A_9821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,200,40,1000,2000,FPGA_3_137_30,3,137,30,F2A_9822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,200,40,1000,2000,FPGA_3_137_31,3,137,31,F2A_9823,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,200,40,1000,2000,FPGA_3_137_32,3,137,32,F2A_9824,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,200,40,1000,2000,FPGA_3_137_33,3,137,33,F2A_9825,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,330,40,1000,3000,FPGA_3_137_34,3,137,34,F2A_9826,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,330,40,1000,3000,FPGA_3_137_35,3,137,35,F2A_9827,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,330,40,1000,3000,FPGA_3_137_36,3,137,36,F2A_9828,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,330,40,1000,3000,FPGA_3_137_37,3,137,37,F2A_9829,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_38,3,137,38,F2A_9830,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_39,3,137,39,F2A_9831,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_9,Bank_VL_7_9,FAKE,590,40,1000,5000,FPGA_3_137_40,3,137,40,F2A_9832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_10,Bank_VL_7_10,FAKE,720,40,1000,6000,FPGA_3_137_41,3,137,41,F2A_9833,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_10,Bank_VL_7_10,FAKE,720,40,1000,6000,FPGA_3_137_42,3,137,42,F2A_9834,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_10,Bank_VL_7_10,FAKE,720,40,1000,6000,FPGA_3_137_43,3,137,43,F2A_9835,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_10,Bank_VL_7_10,FAKE,720,40,1000,6000,FPGA_3_137_44,3,137,44,F2A_9836,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_10,Bank_VL_7_10,FAKE,720,40,1000,6000,FPGA_3_137_45,3,137,45,F2A_9837,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_10,Bank_VL_7_10,FAKE,720,40,1000,6000,FPGA_3_137_46,3,137,46,F2A_9838,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_10,Bank_VL_7_10,FAKE,720,40,1000,6000,FPGA_3_137_47,3,137,47,F2A_9839,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,460,40,1000,4000,FPGA_3_138_0,3,138,0,A2F_9864,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,460,40,1000,4000,FPGA_3_138_1,3,138,1,A2F_9865,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,460,40,1000,4000,FPGA_3_138_2,3,138,2,A2F_9866,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_3,3,138,3,A2F_9867,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_4,3,138,4,A2F_9868,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_5,3,138,5,A2F_9869,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_6,3,138,6,A2F_9870,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_7,3,138,7,A2F_9871,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_8,3,138,8,A2F_9872,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_9,3,138,9,A2F_9873,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_10,3,138,10,A2F_9874,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_12,Bank_VL_7_12,FAKE,980,40,2000,1000,FPGA_3_138_11,3,138,11,A2F_9875,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,70,40,1000,1000,FPGA_3_138_24,3,138,24,F2A_9888,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,200,40,1000,2000,FPGA_3_138_25,3,138,25,F2A_9889,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,200,40,1000,2000,FPGA_3_138_26,3,138,26,F2A_9890,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,200,40,1000,2000,FPGA_3_138_27,3,138,27,F2A_9891,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,200,40,1000,2000,FPGA_3_138_28,3,138,28,F2A_9892,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,200,40,1000,2000,FPGA_3_138_29,3,138,29,F2A_9893,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,200,40,1000,2000,FPGA_3_138_30,3,138,30,F2A_9894,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,200,40,1000,2000,FPGA_3_138_31,3,138,31,F2A_9895,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,200,40,1000,2000,FPGA_3_138_32,3,138,32,F2A_9896,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,200,40,1000,2000,FPGA_3_138_33,3,138,33,F2A_9897,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,330,40,1000,3000,FPGA_3_138_34,3,138,34,F2A_9898,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,330,40,1000,3000,FPGA_3_138_35,3,138,35,F2A_9899,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,330,40,1000,3000,FPGA_3_138_36,3,138,36,F2A_9900,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,330,40,1000,3000,FPGA_3_138_37,3,138,37,F2A_9901,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_38,3,138,38,F2A_9902,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_39,3,138,39,F2A_9903,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_11,Bank_VL_7_11,FAKE,590,40,1000,5000,FPGA_3_138_40,3,138,40,F2A_9904,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_12,Bank_VL_7_12,FAKE,720,40,1000,6000,FPGA_3_138_41,3,138,41,F2A_9905,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_12,Bank_VL_7_12,FAKE,720,40,1000,6000,FPGA_3_138_42,3,138,42,F2A_9906,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_12,Bank_VL_7_12,FAKE,720,40,1000,6000,FPGA_3_138_43,3,138,43,F2A_9907,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_12,Bank_VL_7_12,FAKE,720,40,1000,6000,FPGA_3_138_44,3,138,44,F2A_9908,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_12,Bank_VL_7_12,FAKE,720,40,1000,6000,FPGA_3_138_45,3,138,45,F2A_9909,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_12,Bank_VL_7_12,FAKE,720,40,1000,6000,FPGA_3_138_46,3,138,46,F2A_9910,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_12,Bank_VL_7_12,FAKE,720,40,1000,6000,FPGA_3_138_47,3,138,47,F2A_9911,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,460,40,1000,4000,FPGA_3_139_0,3,139,0,A2F_9936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,460,40,1000,4000,FPGA_3_139_1,3,139,1,A2F_9937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,460,40,1000,4000,FPGA_3_139_2,3,139,2,A2F_9938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_3,3,139,3,A2F_9939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_4,3,139,4,A2F_9940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_5,3,139,5,A2F_9941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_6,3,139,6,A2F_9942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_7,3,139,7,A2F_9943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_8,3,139,8,A2F_9944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_9,3,139,9,A2F_9945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_10,3,139,10,A2F_9946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_14,Bank_VL_7_14,FAKE,980,40,2000,1000,FPGA_3_139_11,3,139,11,A2F_9947,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,70,40,1000,1000,FPGA_3_139_24,3,139,24,F2A_9960,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,200,40,1000,2000,FPGA_3_139_25,3,139,25,F2A_9961,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,200,40,1000,2000,FPGA_3_139_26,3,139,26,F2A_9962,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,200,40,1000,2000,FPGA_3_139_27,3,139,27,F2A_9963,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,200,40,1000,2000,FPGA_3_139_28,3,139,28,F2A_9964,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,200,40,1000,2000,FPGA_3_139_29,3,139,29,F2A_9965,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,200,40,1000,2000,FPGA_3_139_30,3,139,30,F2A_9966,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,200,40,1000,2000,FPGA_3_139_31,3,139,31,F2A_9967,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,200,40,1000,2000,FPGA_3_139_32,3,139,32,F2A_9968,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,200,40,1000,2000,FPGA_3_139_33,3,139,33,F2A_9969,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,330,40,1000,3000,FPGA_3_139_34,3,139,34,F2A_9970,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,330,40,1000,3000,FPGA_3_139_35,3,139,35,F2A_9971,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,330,40,1000,3000,FPGA_3_139_36,3,139,36,F2A_9972,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,330,40,1000,3000,FPGA_3_139_37,3,139,37,F2A_9973,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_38,3,139,38,F2A_9974,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_39,3,139,39,F2A_9975,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_13,Bank_VL_7_13,FAKE,590,40,1000,5000,FPGA_3_139_40,3,139,40,F2A_9976,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_14,Bank_VL_7_14,FAKE,720,40,1000,6000,FPGA_3_139_41,3,139,41,F2A_9977,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_14,Bank_VL_7_14,FAKE,720,40,1000,6000,FPGA_3_139_42,3,139,42,F2A_9978,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_14,Bank_VL_7_14,FAKE,720,40,1000,6000,FPGA_3_139_43,3,139,43,F2A_9979,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_14,Bank_VL_7_14,FAKE,720,40,1000,6000,FPGA_3_139_44,3,139,44,F2A_9980,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_14,Bank_VL_7_14,FAKE,720,40,1000,6000,FPGA_3_139_45,3,139,45,F2A_9981,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_14,Bank_VL_7_14,FAKE,720,40,1000,6000,FPGA_3_139_46,3,139,46,F2A_9982,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_14,Bank_VL_7_14,FAKE,720,40,1000,6000,FPGA_3_139_47,3,139,47,F2A_9983,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,460,40,1000,4000,FPGA_3_140_0,3,140,0,A2F_10008,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,460,40,1000,4000,FPGA_3_140_1,3,140,1,A2F_10009,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,460,40,1000,4000,FPGA_3_140_2,3,140,2,A2F_10010,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_3,3,140,3,A2F_10011,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_4,3,140,4,A2F_10012,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_5,3,140,5,A2F_10013,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_6,3,140,6,A2F_10014,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_7,3,140,7,A2F_10015,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_8,3,140,8,A2F_10016,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_9,3,140,9,A2F_10017,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_10,3,140,10,A2F_10018,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_16,Bank_VL_7_16,FAKE,980,40,2000,1000,FPGA_3_140_11,3,140,11,A2F_10019,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,70,40,1000,1000,FPGA_3_140_24,3,140,24,F2A_10032,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,200,40,1000,2000,FPGA_3_140_25,3,140,25,F2A_10033,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,200,40,1000,2000,FPGA_3_140_26,3,140,26,F2A_10034,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,200,40,1000,2000,FPGA_3_140_27,3,140,27,F2A_10035,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,200,40,1000,2000,FPGA_3_140_28,3,140,28,F2A_10036,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,200,40,1000,2000,FPGA_3_140_29,3,140,29,F2A_10037,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,200,40,1000,2000,FPGA_3_140_30,3,140,30,F2A_10038,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,200,40,1000,2000,FPGA_3_140_31,3,140,31,F2A_10039,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,200,40,1000,2000,FPGA_3_140_32,3,140,32,F2A_10040,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,200,40,1000,2000,FPGA_3_140_33,3,140,33,F2A_10041,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,330,40,1000,3000,FPGA_3_140_34,3,140,34,F2A_10042,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,330,40,1000,3000,FPGA_3_140_35,3,140,35,F2A_10043,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,330,40,1000,3000,FPGA_3_140_36,3,140,36,F2A_10044,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,330,40,1000,3000,FPGA_3_140_37,3,140,37,F2A_10045,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_38,3,140,38,F2A_10046,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_39,3,140,39,F2A_10047,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_15,Bank_VL_7_15,FAKE,590,40,1000,5000,FPGA_3_140_40,3,140,40,F2A_10048,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_16,Bank_VL_7_16,FAKE,720,40,1000,6000,FPGA_3_140_41,3,140,41,F2A_10049,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_16,Bank_VL_7_16,FAKE,720,40,1000,6000,FPGA_3_140_42,3,140,42,F2A_10050,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_16,Bank_VL_7_16,FAKE,720,40,1000,6000,FPGA_3_140_43,3,140,43,F2A_10051,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_16,Bank_VL_7_16,FAKE,720,40,1000,6000,FPGA_3_140_44,3,140,44,F2A_10052,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_16,Bank_VL_7_16,FAKE,720,40,1000,6000,FPGA_3_140_45,3,140,45,F2A_10053,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_16,Bank_VL_7_16,FAKE,720,40,1000,6000,FPGA_3_140_46,3,140,46,F2A_10054,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_16,Bank_VL_7_16,FAKE,720,40,1000,6000,FPGA_3_140_47,3,140,47,F2A_10055,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,460,40,1000,4000,FPGA_3_141_0,3,141,0,A2F_10080,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,460,40,1000,4000,FPGA_3_141_1,3,141,1,A2F_10081,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,460,40,1000,4000,FPGA_3_141_2,3,141,2,A2F_10082,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_3,3,141,3,A2F_10083,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_4,3,141,4,A2F_10084,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_5,3,141,5,A2F_10085,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_6,3,141,6,A2F_10086,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_7,3,141,7,A2F_10087,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_8,3,141,8,A2F_10088,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_9,3,141,9,A2F_10089,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_10,3,141,10,A2F_10090,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_18,Bank_VL_7_18,FAKE,980,40,2000,1000,FPGA_3_141_11,3,141,11,A2F_10091,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,70,40,1000,1000,FPGA_3_141_24,3,141,24,F2A_10104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,200,40,1000,2000,FPGA_3_141_25,3,141,25,F2A_10105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,200,40,1000,2000,FPGA_3_141_26,3,141,26,F2A_10106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,200,40,1000,2000,FPGA_3_141_27,3,141,27,F2A_10107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,200,40,1000,2000,FPGA_3_141_28,3,141,28,F2A_10108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,200,40,1000,2000,FPGA_3_141_29,3,141,29,F2A_10109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,200,40,1000,2000,FPGA_3_141_30,3,141,30,F2A_10110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,200,40,1000,2000,FPGA_3_141_31,3,141,31,F2A_10111,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,200,40,1000,2000,FPGA_3_141_32,3,141,32,F2A_10112,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,200,40,1000,2000,FPGA_3_141_33,3,141,33,F2A_10113,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,330,40,1000,3000,FPGA_3_141_34,3,141,34,F2A_10114,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,330,40,1000,3000,FPGA_3_141_35,3,141,35,F2A_10115,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,330,40,1000,3000,FPGA_3_141_36,3,141,36,F2A_10116,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,330,40,1000,3000,FPGA_3_141_37,3,141,37,F2A_10117,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_38,3,141,38,F2A_10118,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_39,3,141,39,F2A_10119,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_17,Bank_VL_7_17,FAKE,590,40,1000,5000,FPGA_3_141_40,3,141,40,F2A_10120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_18,Bank_VL_7_18,FAKE,720,40,1000,6000,FPGA_3_141_41,3,141,41,F2A_10121,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_18,Bank_VL_7_18,FAKE,720,40,1000,6000,FPGA_3_141_42,3,141,42,F2A_10122,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_18,Bank_VL_7_18,FAKE,720,40,1000,6000,FPGA_3_141_43,3,141,43,F2A_10123,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_18,Bank_VL_7_18,FAKE,720,40,1000,6000,FPGA_3_141_44,3,141,44,F2A_10124,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_18,Bank_VL_7_18,FAKE,720,40,1000,6000,FPGA_3_141_45,3,141,45,F2A_10125,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_18,Bank_VL_7_18,FAKE,720,40,1000,6000,FPGA_3_141_46,3,141,46,F2A_10126,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_18,Bank_VL_7_18,FAKE,720,40,1000,6000,FPGA_3_141_47,3,141,47,F2A_10127,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,460,40,1000,4000,FPGA_3_142_0,3,142,0,A2F_10152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,460,40,1000,4000,FPGA_3_142_1,3,142,1,A2F_10153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,460,40,1000,4000,FPGA_3_142_2,3,142,2,A2F_10154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_3,3,142,3,A2F_10155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_4,3,142,4,A2F_10156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_5,3,142,5,A2F_10157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_6,3,142,6,A2F_10158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_7,3,142,7,A2F_10159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_8,3,142,8,A2F_10160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_9,3,142,9,A2F_10161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_10,3,142,10,A2F_10162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_20,Bank_VL_7_20,FAKE,980,40,2000,1000,FPGA_3_142_11,3,142,11,A2F_10163,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,70,40,1000,1000,FPGA_3_142_24,3,142,24,F2A_10176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,200,40,1000,2000,FPGA_3_142_25,3,142,25,F2A_10177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,200,40,1000,2000,FPGA_3_142_26,3,142,26,F2A_10178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,200,40,1000,2000,FPGA_3_142_27,3,142,27,F2A_10179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,200,40,1000,2000,FPGA_3_142_28,3,142,28,F2A_10180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,200,40,1000,2000,FPGA_3_142_29,3,142,29,F2A_10181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,200,40,1000,2000,FPGA_3_142_30,3,142,30,F2A_10182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,200,40,1000,2000,FPGA_3_142_31,3,142,31,F2A_10183,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,200,40,1000,2000,FPGA_3_142_32,3,142,32,F2A_10184,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,200,40,1000,2000,FPGA_3_142_33,3,142,33,F2A_10185,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,330,40,1000,3000,FPGA_3_142_34,3,142,34,F2A_10186,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,330,40,1000,3000,FPGA_3_142_35,3,142,35,F2A_10187,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,330,40,1000,3000,FPGA_3_142_36,3,142,36,F2A_10188,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,330,40,1000,3000,FPGA_3_142_37,3,142,37,F2A_10189,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_38,3,142,38,F2A_10190,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_39,3,142,39,F2A_10191,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_19,Bank_VL_7_19,FAKE,590,40,1000,5000,FPGA_3_142_40,3,142,40,F2A_10192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_20,Bank_VL_7_20,FAKE,720,40,1000,6000,FPGA_3_142_41,3,142,41,F2A_10193,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_20,Bank_VL_7_20,FAKE,720,40,1000,6000,FPGA_3_142_42,3,142,42,F2A_10194,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_20,Bank_VL_7_20,FAKE,720,40,1000,6000,FPGA_3_142_43,3,142,43,F2A_10195,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_20,Bank_VL_7_20,FAKE,720,40,1000,6000,FPGA_3_142_44,3,142,44,F2A_10196,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_20,Bank_VL_7_20,FAKE,720,40,1000,6000,FPGA_3_142_45,3,142,45,F2A_10197,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_20,Bank_VL_7_20,FAKE,720,40,1000,6000,FPGA_3_142_46,3,142,46,F2A_10198,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_20,Bank_VL_7_20,FAKE,720,40,1000,6000,FPGA_3_142_47,3,142,47,F2A_10199,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,330,40,1000,3000,FPGA_3_143_0,3,143,0,A2F_10224,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,330,40,1000,3000,FPGA_3_143_1,3,143,1,A2F_10225,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,330,40,1000,3000,FPGA_3_143_2,3,143,2,A2F_10226,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,330,40,1000,3000,FPGA_3_143_3,3,143,3,A2F_10227,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,330,40,1000,3000,FPGA_3_143_4,3,143,4,A2F_10228,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,330,40,1000,3000,FPGA_3_143_5,3,143,5,A2F_10229,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,460,40,1000,4000,FPGA_3_143_6,3,143,6,A2F_10230,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,460,40,1000,4000,FPGA_3_143_7,3,143,7,A2F_10231,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,460,40,1000,4000,FPGA_3_143_8,3,143,8,A2F_10232,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,460,40,1000,4000,FPGA_3_143_9,3,143,9,A2F_10233,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,460,40,1000,4000,FPGA_3_143_10,3,143,10,A2F_10234,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,70,40,1000,1000,FPGA_3_143_24,3,143,24,F2A_10248,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,70,40,1000,1000,FPGA_3_143_25,3,143,25,F2A_10249,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,70,40,1000,1000,FPGA_3_143_26,3,143,26,F2A_10250,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,70,40,1000,1000,FPGA_3_143_27,3,143,27,F2A_10251,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,70,40,1000,1000,FPGA_3_143_28,3,143,28,F2A_10252,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,70,40,1000,1000,FPGA_3_143_29,3,143,29,F2A_10253,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,70,40,1000,1000,FPGA_3_143_30,3,143,30,F2A_10254,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,70,40,1000,1000,FPGA_3_143_31,3,143,31,F2A_10255,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,70,40,1000,1000,FPGA_3_143_32,3,143,32,F2A_10256,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,460,40,1000,4000,FPGA_3_144_0,3,144,0,A2F_10296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,460,40,1000,4000,FPGA_3_144_1,3,144,1,A2F_10297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,460,40,1000,4000,FPGA_3_144_2,3,144,2,A2F_10298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_3,3,144,3,A2F_10299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_4,3,144,4,A2F_10300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_5,3,144,5,A2F_10301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_6,3,144,6,A2F_10302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_7,3,144,7,A2F_10303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_8,3,144,8,A2F_10304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_9,3,144,9,A2F_10305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_10,3,144,10,A2F_10306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_22,Bank_VL_7_22,FAKE,980,40,2000,1000,FPGA_3_144_11,3,144,11,A2F_10307,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,70,40,1000,1000,FPGA_3_144_24,3,144,24,F2A_10320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,200,40,1000,2000,FPGA_3_144_25,3,144,25,F2A_10321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,200,40,1000,2000,FPGA_3_144_26,3,144,26,F2A_10322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,200,40,1000,2000,FPGA_3_144_27,3,144,27,F2A_10323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,200,40,1000,2000,FPGA_3_144_28,3,144,28,F2A_10324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,200,40,1000,2000,FPGA_3_144_29,3,144,29,F2A_10325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,200,40,1000,2000,FPGA_3_144_30,3,144,30,F2A_10326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,200,40,1000,2000,FPGA_3_144_31,3,144,31,F2A_10327,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,200,40,1000,2000,FPGA_3_144_32,3,144,32,F2A_10328,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,200,40,1000,2000,FPGA_3_144_33,3,144,33,F2A_10329,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,330,40,1000,3000,FPGA_3_144_34,3,144,34,F2A_10330,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,330,40,1000,3000,FPGA_3_144_35,3,144,35,F2A_10331,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,330,40,1000,3000,FPGA_3_144_36,3,144,36,F2A_10332,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,330,40,1000,3000,FPGA_3_144_37,3,144,37,F2A_10333,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_38,3,144,38,F2A_10334,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_39,3,144,39,F2A_10335,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_21,Bank_VL_7_21,FAKE,590,40,1000,5000,FPGA_3_144_40,3,144,40,F2A_10336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_22,Bank_VL_7_22,FAKE,720,40,1000,6000,FPGA_3_144_41,3,144,41,F2A_10337,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_22,Bank_VL_7_22,FAKE,720,40,1000,6000,FPGA_3_144_42,3,144,42,F2A_10338,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_22,Bank_VL_7_22,FAKE,720,40,1000,6000,FPGA_3_144_43,3,144,43,F2A_10339,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_22,Bank_VL_7_22,FAKE,720,40,1000,6000,FPGA_3_144_44,3,144,44,F2A_10340,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_22,Bank_VL_7_22,FAKE,720,40,1000,6000,FPGA_3_144_45,3,144,45,F2A_10341,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_22,Bank_VL_7_22,FAKE,720,40,1000,6000,FPGA_3_144_46,3,144,46,F2A_10342,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_22,Bank_VL_7_22,FAKE,720,40,1000,6000,FPGA_3_144_47,3,144,47,F2A_10343,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,460,40,1000,4000,FPGA_3_145_0,3,145,0,A2F_10368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,460,40,1000,4000,FPGA_3_145_1,3,145,1,A2F_10369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,460,40,1000,4000,FPGA_3_145_2,3,145,2,A2F_10370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_3,3,145,3,A2F_10371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_4,3,145,4,A2F_10372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_5,3,145,5,A2F_10373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_6,3,145,6,A2F_10374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_7,3,145,7,A2F_10375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_8,3,145,8,A2F_10376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_9,3,145,9,A2F_10377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_10,3,145,10,A2F_10378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_24,Bank_VL_7_24,FAKE,980,40,2000,1000,FPGA_3_145_11,3,145,11,A2F_10379,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,70,40,1000,1000,FPGA_3_145_24,3,145,24,F2A_10392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,200,40,1000,2000,FPGA_3_145_25,3,145,25,F2A_10393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,200,40,1000,2000,FPGA_3_145_26,3,145,26,F2A_10394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,200,40,1000,2000,FPGA_3_145_27,3,145,27,F2A_10395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,200,40,1000,2000,FPGA_3_145_28,3,145,28,F2A_10396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,200,40,1000,2000,FPGA_3_145_29,3,145,29,F2A_10397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,200,40,1000,2000,FPGA_3_145_30,3,145,30,F2A_10398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,200,40,1000,2000,FPGA_3_145_31,3,145,31,F2A_10399,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,200,40,1000,2000,FPGA_3_145_32,3,145,32,F2A_10400,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,200,40,1000,2000,FPGA_3_145_33,3,145,33,F2A_10401,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,330,40,1000,3000,FPGA_3_145_34,3,145,34,F2A_10402,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,330,40,1000,3000,FPGA_3_145_35,3,145,35,F2A_10403,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,330,40,1000,3000,FPGA_3_145_36,3,145,36,F2A_10404,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,330,40,1000,3000,FPGA_3_145_37,3,145,37,F2A_10405,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_38,3,145,38,F2A_10406,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_39,3,145,39,F2A_10407,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_23,Bank_VL_7_23,FAKE,590,40,1000,5000,FPGA_3_145_40,3,145,40,F2A_10408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_24,Bank_VL_7_24,FAKE,720,40,1000,6000,FPGA_3_145_41,3,145,41,F2A_10409,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_24,Bank_VL_7_24,FAKE,720,40,1000,6000,FPGA_3_145_42,3,145,42,F2A_10410,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_24,Bank_VL_7_24,FAKE,720,40,1000,6000,FPGA_3_145_43,3,145,43,F2A_10411,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_24,Bank_VL_7_24,FAKE,720,40,1000,6000,FPGA_3_145_44,3,145,44,F2A_10412,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_24,Bank_VL_7_24,FAKE,720,40,1000,6000,FPGA_3_145_45,3,145,45,F2A_10413,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_24,Bank_VL_7_24,FAKE,720,40,1000,6000,FPGA_3_145_46,3,145,46,F2A_10414,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_24,Bank_VL_7_24,FAKE,720,40,1000,6000,FPGA_3_145_47,3,145,47,F2A_10415,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,460,40,1000,4000,FPGA_3_146_0,3,146,0,A2F_10440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,460,40,1000,4000,FPGA_3_146_1,3,146,1,A2F_10441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,460,40,1000,4000,FPGA_3_146_2,3,146,2,A2F_10442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_3,3,146,3,A2F_10443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_4,3,146,4,A2F_10444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_5,3,146,5,A2F_10445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_6,3,146,6,A2F_10446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_7,3,146,7,A2F_10447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_8,3,146,8,A2F_10448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_9,3,146,9,A2F_10449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_10,3,146,10,A2F_10450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_26,Bank_VL_7_26,FAKE,980,40,2000,1000,FPGA_3_146_11,3,146,11,A2F_10451,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,70,40,1000,1000,FPGA_3_146_24,3,146,24,F2A_10464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,200,40,1000,2000,FPGA_3_146_25,3,146,25,F2A_10465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,200,40,1000,2000,FPGA_3_146_26,3,146,26,F2A_10466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,200,40,1000,2000,FPGA_3_146_27,3,146,27,F2A_10467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,200,40,1000,2000,FPGA_3_146_28,3,146,28,F2A_10468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,200,40,1000,2000,FPGA_3_146_29,3,146,29,F2A_10469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,200,40,1000,2000,FPGA_3_146_30,3,146,30,F2A_10470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,200,40,1000,2000,FPGA_3_146_31,3,146,31,F2A_10471,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,200,40,1000,2000,FPGA_3_146_32,3,146,32,F2A_10472,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,200,40,1000,2000,FPGA_3_146_33,3,146,33,F2A_10473,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,330,40,1000,3000,FPGA_3_146_34,3,146,34,F2A_10474,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,330,40,1000,3000,FPGA_3_146_35,3,146,35,F2A_10475,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,330,40,1000,3000,FPGA_3_146_36,3,146,36,F2A_10476,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,330,40,1000,3000,FPGA_3_146_37,3,146,37,F2A_10477,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_38,3,146,38,F2A_10478,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_39,3,146,39,F2A_10479,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_25,Bank_VL_7_25,FAKE,590,40,1000,5000,FPGA_3_146_40,3,146,40,F2A_10480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_26,Bank_VL_7_26,FAKE,720,40,1000,6000,FPGA_3_146_41,3,146,41,F2A_10481,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_26,Bank_VL_7_26,FAKE,720,40,1000,6000,FPGA_3_146_42,3,146,42,F2A_10482,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_26,Bank_VL_7_26,FAKE,720,40,1000,6000,FPGA_3_146_43,3,146,43,F2A_10483,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_26,Bank_VL_7_26,FAKE,720,40,1000,6000,FPGA_3_146_44,3,146,44,F2A_10484,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_26,Bank_VL_7_26,FAKE,720,40,1000,6000,FPGA_3_146_45,3,146,45,F2A_10485,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_26,Bank_VL_7_26,FAKE,720,40,1000,6000,FPGA_3_146_46,3,146,46,F2A_10486,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_26,Bank_VL_7_26,FAKE,720,40,1000,6000,FPGA_3_146_47,3,146,47,F2A_10487,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,460,40,1000,4000,FPGA_3_147_0,3,147,0,A2F_10512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,460,40,1000,4000,FPGA_3_147_1,3,147,1,A2F_10513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,460,40,1000,4000,FPGA_3_147_2,3,147,2,A2F_10514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_3,3,147,3,A2F_10515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_4,3,147,4,A2F_10516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_5,3,147,5,A2F_10517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_6,3,147,6,A2F_10518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_7,3,147,7,A2F_10519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_8,3,147,8,A2F_10520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_9,3,147,9,A2F_10521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_10,3,147,10,A2F_10522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_28,Bank_VL_7_28,FAKE,980,40,2000,1000,FPGA_3_147_11,3,147,11,A2F_10523,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,70,40,1000,1000,FPGA_3_147_24,3,147,24,F2A_10536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,200,40,1000,2000,FPGA_3_147_25,3,147,25,F2A_10537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,200,40,1000,2000,FPGA_3_147_26,3,147,26,F2A_10538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,200,40,1000,2000,FPGA_3_147_27,3,147,27,F2A_10539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,200,40,1000,2000,FPGA_3_147_28,3,147,28,F2A_10540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,200,40,1000,2000,FPGA_3_147_29,3,147,29,F2A_10541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,200,40,1000,2000,FPGA_3_147_30,3,147,30,F2A_10542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,200,40,1000,2000,FPGA_3_147_31,3,147,31,F2A_10543,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,200,40,1000,2000,FPGA_3_147_32,3,147,32,F2A_10544,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,200,40,1000,2000,FPGA_3_147_33,3,147,33,F2A_10545,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,330,40,1000,3000,FPGA_3_147_34,3,147,34,F2A_10546,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,330,40,1000,3000,FPGA_3_147_35,3,147,35,F2A_10547,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,330,40,1000,3000,FPGA_3_147_36,3,147,36,F2A_10548,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,330,40,1000,3000,FPGA_3_147_37,3,147,37,F2A_10549,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_38,3,147,38,F2A_10550,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_39,3,147,39,F2A_10551,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_27,Bank_VL_7_27,FAKE,590,40,1000,5000,FPGA_3_147_40,3,147,40,F2A_10552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_28,Bank_VL_7_28,FAKE,720,40,1000,6000,FPGA_3_147_41,3,147,41,F2A_10553,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_28,Bank_VL_7_28,FAKE,720,40,1000,6000,FPGA_3_147_42,3,147,42,F2A_10554,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_28,Bank_VL_7_28,FAKE,720,40,1000,6000,FPGA_3_147_43,3,147,43,F2A_10555,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_28,Bank_VL_7_28,FAKE,720,40,1000,6000,FPGA_3_147_44,3,147,44,F2A_10556,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_28,Bank_VL_7_28,FAKE,720,40,1000,6000,FPGA_3_147_45,3,147,45,F2A_10557,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_28,Bank_VL_7_28,FAKE,720,40,1000,6000,FPGA_3_147_46,3,147,46,F2A_10558,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_28,Bank_VL_7_28,FAKE,720,40,1000,6000,FPGA_3_147_47,3,147,47,F2A_10559,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,460,40,1000,4000,FPGA_3_148_0,3,148,0,A2F_10584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,460,40,1000,4000,FPGA_3_148_1,3,148,1,A2F_10585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,460,40,1000,4000,FPGA_3_148_2,3,148,2,A2F_10586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_3,3,148,3,A2F_10587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_4,3,148,4,A2F_10588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_5,3,148,5,A2F_10589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_6,3,148,6,A2F_10590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_7,3,148,7,A2F_10591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_8,3,148,8,A2F_10592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_9,3,148,9,A2F_10593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_10,3,148,10,A2F_10594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_30,Bank_VL_7_30,FAKE,980,40,2000,1000,FPGA_3_148_11,3,148,11,A2F_10595,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,70,40,1000,1000,FPGA_3_148_24,3,148,24,F2A_10608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,200,40,1000,2000,FPGA_3_148_25,3,148,25,F2A_10609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,200,40,1000,2000,FPGA_3_148_26,3,148,26,F2A_10610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,200,40,1000,2000,FPGA_3_148_27,3,148,27,F2A_10611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,200,40,1000,2000,FPGA_3_148_28,3,148,28,F2A_10612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,200,40,1000,2000,FPGA_3_148_29,3,148,29,F2A_10613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,200,40,1000,2000,FPGA_3_148_30,3,148,30,F2A_10614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,200,40,1000,2000,FPGA_3_148_31,3,148,31,F2A_10615,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,200,40,1000,2000,FPGA_3_148_32,3,148,32,F2A_10616,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,200,40,1000,2000,FPGA_3_148_33,3,148,33,F2A_10617,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,330,40,1000,3000,FPGA_3_148_34,3,148,34,F2A_10618,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,330,40,1000,3000,FPGA_3_148_35,3,148,35,F2A_10619,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,330,40,1000,3000,FPGA_3_148_36,3,148,36,F2A_10620,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,330,40,1000,3000,FPGA_3_148_37,3,148,37,F2A_10621,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_38,3,148,38,F2A_10622,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_39,3,148,39,F2A_10623,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_29,Bank_VL_7_29,FAKE,590,40,1000,5000,FPGA_3_148_40,3,148,40,F2A_10624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_30,Bank_VL_7_30,FAKE,720,40,1000,6000,FPGA_3_148_41,3,148,41,F2A_10625,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_30,Bank_VL_7_30,FAKE,720,40,1000,6000,FPGA_3_148_42,3,148,42,F2A_10626,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_30,Bank_VL_7_30,FAKE,720,40,1000,6000,FPGA_3_148_43,3,148,43,F2A_10627,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_30,Bank_VL_7_30,FAKE,720,40,1000,6000,FPGA_3_148_44,3,148,44,F2A_10628,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_30,Bank_VL_7_30,FAKE,720,40,1000,6000,FPGA_3_148_45,3,148,45,F2A_10629,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_30,Bank_VL_7_30,FAKE,720,40,1000,6000,FPGA_3_148_46,3,148,46,F2A_10630,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_30,Bank_VL_7_30,FAKE,720,40,1000,6000,FPGA_3_148_47,3,148,47,F2A_10631,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,460,40,1000,4000,FPGA_3_149_0,3,149,0,A2F_10656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,460,40,1000,4000,FPGA_3_149_1,3,149,1,A2F_10657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,460,40,1000,4000,FPGA_3_149_2,3,149,2,A2F_10658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_3,3,149,3,A2F_10659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_4,3,149,4,A2F_10660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_5,3,149,5,A2F_10661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_6,3,149,6,A2F_10662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_7,3,149,7,A2F_10663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_8,3,149,8,A2F_10664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_9,3,149,9,A2F_10665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_10,3,149,10,A2F_10666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_32,Bank_VL_7_32,FAKE,980,40,2000,1000,FPGA_3_149_11,3,149,11,A2F_10667,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,70,40,1000,1000,FPGA_3_149_24,3,149,24,F2A_10680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,200,40,1000,2000,FPGA_3_149_25,3,149,25,F2A_10681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,200,40,1000,2000,FPGA_3_149_26,3,149,26,F2A_10682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,200,40,1000,2000,FPGA_3_149_27,3,149,27,F2A_10683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,200,40,1000,2000,FPGA_3_149_28,3,149,28,F2A_10684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,200,40,1000,2000,FPGA_3_149_29,3,149,29,F2A_10685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,200,40,1000,2000,FPGA_3_149_30,3,149,30,F2A_10686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,200,40,1000,2000,FPGA_3_149_31,3,149,31,F2A_10687,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,200,40,1000,2000,FPGA_3_149_32,3,149,32,F2A_10688,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,200,40,1000,2000,FPGA_3_149_33,3,149,33,F2A_10689,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,330,40,1000,3000,FPGA_3_149_34,3,149,34,F2A_10690,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,330,40,1000,3000,FPGA_3_149_35,3,149,35,F2A_10691,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,330,40,1000,3000,FPGA_3_149_36,3,149,36,F2A_10692,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,330,40,1000,3000,FPGA_3_149_37,3,149,37,F2A_10693,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_38,3,149,38,F2A_10694,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_39,3,149,39,F2A_10695,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_31,Bank_VL_7_31,FAKE,590,40,1000,5000,FPGA_3_149_40,3,149,40,F2A_10696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_32,Bank_VL_7_32,FAKE,720,40,1000,6000,FPGA_3_149_41,3,149,41,F2A_10697,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_32,Bank_VL_7_32,FAKE,720,40,1000,6000,FPGA_3_149_42,3,149,42,F2A_10698,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_32,Bank_VL_7_32,FAKE,720,40,1000,6000,FPGA_3_149_43,3,149,43,F2A_10699,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_32,Bank_VL_7_32,FAKE,720,40,1000,6000,FPGA_3_149_44,3,149,44,F2A_10700,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_32,Bank_VL_7_32,FAKE,720,40,1000,6000,FPGA_3_149_45,3,149,45,F2A_10701,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_32,Bank_VL_7_32,FAKE,720,40,1000,6000,FPGA_3_149_46,3,149,46,F2A_10702,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_32,Bank_VL_7_32,FAKE,720,40,1000,6000,FPGA_3_149_47,3,149,47,F2A_10703,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,460,40,1000,4000,FPGA_3_150_0,3,150,0,A2F_10728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,460,40,1000,4000,FPGA_3_150_1,3,150,1,A2F_10729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,460,40,1000,4000,FPGA_3_150_2,3,150,2,A2F_10730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_3,3,150,3,A2F_10731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_4,3,150,4,A2F_10732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_5,3,150,5,A2F_10733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_6,3,150,6,A2F_10734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_7,3,150,7,A2F_10735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_8,3,150,8,A2F_10736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_9,3,150,9,A2F_10737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_10,3,150,10,A2F_10738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_34,Bank_VL_7_34,FAKE,980,40,2000,1000,FPGA_3_150_11,3,150,11,A2F_10739,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,70,40,1000,1000,FPGA_3_150_24,3,150,24,F2A_10752,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,200,40,1000,2000,FPGA_3_150_25,3,150,25,F2A_10753,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,200,40,1000,2000,FPGA_3_150_26,3,150,26,F2A_10754,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,200,40,1000,2000,FPGA_3_150_27,3,150,27,F2A_10755,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,200,40,1000,2000,FPGA_3_150_28,3,150,28,F2A_10756,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,200,40,1000,2000,FPGA_3_150_29,3,150,29,F2A_10757,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,200,40,1000,2000,FPGA_3_150_30,3,150,30,F2A_10758,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,200,40,1000,2000,FPGA_3_150_31,3,150,31,F2A_10759,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,200,40,1000,2000,FPGA_3_150_32,3,150,32,F2A_10760,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,200,40,1000,2000,FPGA_3_150_33,3,150,33,F2A_10761,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,330,40,1000,3000,FPGA_3_150_34,3,150,34,F2A_10762,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,330,40,1000,3000,FPGA_3_150_35,3,150,35,F2A_10763,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,330,40,1000,3000,FPGA_3_150_36,3,150,36,F2A_10764,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,330,40,1000,3000,FPGA_3_150_37,3,150,37,F2A_10765,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_38,3,150,38,F2A_10766,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_39,3,150,39,F2A_10767,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_33,Bank_VL_7_33,FAKE,590,40,1000,5000,FPGA_3_150_40,3,150,40,F2A_10768,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_34,Bank_VL_7_34,FAKE,720,40,1000,6000,FPGA_3_150_41,3,150,41,F2A_10769,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_34,Bank_VL_7_34,FAKE,720,40,1000,6000,FPGA_3_150_42,3,150,42,F2A_10770,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_34,Bank_VL_7_34,FAKE,720,40,1000,6000,FPGA_3_150_43,3,150,43,F2A_10771,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_34,Bank_VL_7_34,FAKE,720,40,1000,6000,FPGA_3_150_44,3,150,44,F2A_10772,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_34,Bank_VL_7_34,FAKE,720,40,1000,6000,FPGA_3_150_45,3,150,45,F2A_10773,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_34,Bank_VL_7_34,FAKE,720,40,1000,6000,FPGA_3_150_46,3,150,46,F2A_10774,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_34,Bank_VL_7_34,FAKE,720,40,1000,6000,FPGA_3_150_47,3,150,47,F2A_10775,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,460,40,1000,4000,FPGA_3_151_0,3,151,0,A2F_10800,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,460,40,1000,4000,FPGA_3_151_1,3,151,1,A2F_10801,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,460,40,1000,4000,FPGA_3_151_2,3,151,2,A2F_10802,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_3,3,151,3,A2F_10803,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_4,3,151,4,A2F_10804,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_5,3,151,5,A2F_10805,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_6,3,151,6,A2F_10806,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_7,3,151,7,A2F_10807,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_8,3,151,8,A2F_10808,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_9,3,151,9,A2F_10809,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_10,3,151,10,A2F_10810,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_36,Bank_VL_7_36,FAKE,980,40,2000,1000,FPGA_3_151_11,3,151,11,A2F_10811,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,70,40,1000,1000,FPGA_3_151_24,3,151,24,F2A_10824,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,200,40,1000,2000,FPGA_3_151_25,3,151,25,F2A_10825,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,200,40,1000,2000,FPGA_3_151_26,3,151,26,F2A_10826,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,200,40,1000,2000,FPGA_3_151_27,3,151,27,F2A_10827,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,200,40,1000,2000,FPGA_3_151_28,3,151,28,F2A_10828,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,200,40,1000,2000,FPGA_3_151_29,3,151,29,F2A_10829,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,200,40,1000,2000,FPGA_3_151_30,3,151,30,F2A_10830,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,200,40,1000,2000,FPGA_3_151_31,3,151,31,F2A_10831,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,200,40,1000,2000,FPGA_3_151_32,3,151,32,F2A_10832,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,200,40,1000,2000,FPGA_3_151_33,3,151,33,F2A_10833,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,330,40,1000,3000,FPGA_3_151_34,3,151,34,F2A_10834,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,330,40,1000,3000,FPGA_3_151_35,3,151,35,F2A_10835,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,330,40,1000,3000,FPGA_3_151_36,3,151,36,F2A_10836,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,330,40,1000,3000,FPGA_3_151_37,3,151,37,F2A_10837,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_38,3,151,38,F2A_10838,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_39,3,151,39,F2A_10839,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_35,Bank_VL_7_35,FAKE,590,40,1000,5000,FPGA_3_151_40,3,151,40,F2A_10840,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_36,Bank_VL_7_36,FAKE,720,40,1000,6000,FPGA_3_151_41,3,151,41,F2A_10841,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_36,Bank_VL_7_36,FAKE,720,40,1000,6000,FPGA_3_151_42,3,151,42,F2A_10842,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_36,Bank_VL_7_36,FAKE,720,40,1000,6000,FPGA_3_151_43,3,151,43,F2A_10843,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_36,Bank_VL_7_36,FAKE,720,40,1000,6000,FPGA_3_151_44,3,151,44,F2A_10844,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_36,Bank_VL_7_36,FAKE,720,40,1000,6000,FPGA_3_151_45,3,151,45,F2A_10845,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_36,Bank_VL_7_36,FAKE,720,40,1000,6000,FPGA_3_151_46,3,151,46,F2A_10846,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_36,Bank_VL_7_36,FAKE,720,40,1000,6000,FPGA_3_151_47,3,151,47,F2A_10847,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,460,40,1000,4000,FPGA_3_152_0,3,152,0,A2F_10872,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,460,40,1000,4000,FPGA_3_152_1,3,152,1,A2F_10873,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,460,40,1000,4000,FPGA_3_152_2,3,152,2,A2F_10874,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_3,3,152,3,A2F_10875,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_4,3,152,4,A2F_10876,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_5,3,152,5,A2F_10877,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_6,3,152,6,A2F_10878,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_7,3,152,7,A2F_10879,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_8,3,152,8,A2F_10880,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_9,3,152,9,A2F_10881,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_10,3,152,10,A2F_10882,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_38,Bank_VL_7_38,FAKE,980,40,2000,1000,FPGA_3_152_11,3,152,11,A2F_10883,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,70,40,1000,1000,FPGA_3_152_24,3,152,24,F2A_10896,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,200,40,1000,2000,FPGA_3_152_25,3,152,25,F2A_10897,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,200,40,1000,2000,FPGA_3_152_26,3,152,26,F2A_10898,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,200,40,1000,2000,FPGA_3_152_27,3,152,27,F2A_10899,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,200,40,1000,2000,FPGA_3_152_28,3,152,28,F2A_10900,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,200,40,1000,2000,FPGA_3_152_29,3,152,29,F2A_10901,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,200,40,1000,2000,FPGA_3_152_30,3,152,30,F2A_10902,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,200,40,1000,2000,FPGA_3_152_31,3,152,31,F2A_10903,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,200,40,1000,2000,FPGA_3_152_32,3,152,32,F2A_10904,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,200,40,1000,2000,FPGA_3_152_33,3,152,33,F2A_10905,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,330,40,1000,3000,FPGA_3_152_34,3,152,34,F2A_10906,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,330,40,1000,3000,FPGA_3_152_35,3,152,35,F2A_10907,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,330,40,1000,3000,FPGA_3_152_36,3,152,36,F2A_10908,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,330,40,1000,3000,FPGA_3_152_37,3,152,37,F2A_10909,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_38,3,152,38,F2A_10910,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_39,3,152,39,F2A_10911,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_37,Bank_VL_7_37,FAKE,590,40,1000,5000,FPGA_3_152_40,3,152,40,F2A_10912,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_38,Bank_VL_7_38,FAKE,720,40,1000,6000,FPGA_3_152_41,3,152,41,F2A_10913,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_38,Bank_VL_7_38,FAKE,720,40,1000,6000,FPGA_3_152_42,3,152,42,F2A_10914,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_38,Bank_VL_7_38,FAKE,720,40,1000,6000,FPGA_3_152_43,3,152,43,F2A_10915,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_38,Bank_VL_7_38,FAKE,720,40,1000,6000,FPGA_3_152_44,3,152,44,F2A_10916,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_38,Bank_VL_7_38,FAKE,720,40,1000,6000,FPGA_3_152_45,3,152,45,F2A_10917,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_38,Bank_VL_7_38,FAKE,720,40,1000,6000,FPGA_3_152_46,3,152,46,F2A_10918,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_38,Bank_VL_7_38,FAKE,720,40,1000,6000,FPGA_3_152_47,3,152,47,F2A_10919,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,460,40,1000,4000,FPGA_3_153_0,3,153,0,A2F_10944,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,460,40,1000,4000,FPGA_3_153_1,3,153,1,A2F_10945,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,460,40,1000,4000,FPGA_3_153_2,3,153,2,A2F_10946,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_3,3,153,3,A2F_10947,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_4,3,153,4,A2F_10948,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_5,3,153,5,A2F_10949,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_6,3,153,6,A2F_10950,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_7,3,153,7,A2F_10951,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_8,3,153,8,A2F_10952,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_9,3,153,9,A2F_10953,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_10,3,153,10,A2F_10954,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_40,Bank_VL_7_40,FAKE,980,40,2000,1000,FPGA_3_153_11,3,153,11,A2F_10955,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,70,40,1000,1000,FPGA_3_153_24,3,153,24,F2A_10968,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,200,40,1000,2000,FPGA_3_153_25,3,153,25,F2A_10969,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,200,40,1000,2000,FPGA_3_153_26,3,153,26,F2A_10970,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,200,40,1000,2000,FPGA_3_153_27,3,153,27,F2A_10971,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,200,40,1000,2000,FPGA_3_153_28,3,153,28,F2A_10972,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,200,40,1000,2000,FPGA_3_153_29,3,153,29,F2A_10973,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,200,40,1000,2000,FPGA_3_153_30,3,153,30,F2A_10974,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,200,40,1000,2000,FPGA_3_153_31,3,153,31,F2A_10975,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,200,40,1000,2000,FPGA_3_153_32,3,153,32,F2A_10976,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,200,40,1000,2000,FPGA_3_153_33,3,153,33,F2A_10977,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,330,40,1000,3000,FPGA_3_153_34,3,153,34,F2A_10978,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,330,40,1000,3000,FPGA_3_153_35,3,153,35,F2A_10979,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,330,40,1000,3000,FPGA_3_153_36,3,153,36,F2A_10980,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,330,40,1000,3000,FPGA_3_153_37,3,153,37,F2A_10981,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_38,3,153,38,F2A_10982,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_39,3,153,39,F2A_10983,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_39,Bank_VL_7_39,FAKE,590,40,1000,5000,FPGA_3_153_40,3,153,40,F2A_10984,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_40,Bank_VL_7_40,FAKE,720,40,1000,6000,FPGA_3_153_41,3,153,41,F2A_10985,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_40,Bank_VL_7_40,FAKE,720,40,1000,6000,FPGA_3_153_42,3,153,42,F2A_10986,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_40,Bank_VL_7_40,FAKE,720,40,1000,6000,FPGA_3_153_43,3,153,43,F2A_10987,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_40,Bank_VL_7_40,FAKE,720,40,1000,6000,FPGA_3_153_44,3,153,44,F2A_10988,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_40,Bank_VL_7_40,FAKE,720,40,1000,6000,FPGA_3_153_45,3,153,45,F2A_10989,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_40,Bank_VL_7_40,FAKE,720,40,1000,6000,FPGA_3_153_46,3,153,46,F2A_10990,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_7_40,Bank_VL_7_40,FAKE,720,40,1000,6000,FPGA_3_153_47,3,153,47,F2A_10991,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,330,40,1000,3000,FPGA_3_154_0,3,154,0,A2F_11016,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,330,40,1000,3000,FPGA_3_154_1,3,154,1,A2F_11017,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,330,40,1000,3000,FPGA_3_154_2,3,154,2,A2F_11018,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,330,40,1000,3000,FPGA_3_154_3,3,154,3,A2F_11019,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,330,40,1000,3000,FPGA_3_154_4,3,154,4,A2F_11020,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,330,40,1000,3000,FPGA_3_154_5,3,154,5,A2F_11021,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,460,40,1000,4000,FPGA_3_154_6,3,154,6,A2F_11022,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,460,40,1000,4000,FPGA_3_154_7,3,154,7,A2F_11023,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,460,40,1000,4000,FPGA_3_154_8,3,154,8,A2F_11024,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,460,40,1000,4000,FPGA_3_154_9,3,154,9,A2F_11025,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,460,40,1000,4000,FPGA_3_154_10,3,154,10,A2F_11026,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,70,40,1000,1000,FPGA_3_154_24,3,154,24,F2A_11040,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,70,40,1000,1000,FPGA_3_154_25,3,154,25,F2A_11041,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,70,40,1000,1000,FPGA_3_154_26,3,154,26,F2A_11042,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,70,40,1000,1000,FPGA_3_154_27,3,154,27,F2A_11043,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,70,40,1000,1000,FPGA_3_154_28,3,154,28,F2A_11044,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,70,40,1000,1000,FPGA_3_154_29,3,154,29,F2A_11045,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,70,40,1000,1000,FPGA_3_154_30,3,154,30,F2A_11046,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,70,40,1000,1000,FPGA_3_154_31,3,154,31,F2A_11047,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,70,40,1000,1000,FPGA_3_154_32,3,154,32,F2A_11048,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,460,40,1000,4000,FPGA_3_155_0,3,155,0,A2F_11088,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,460,40,1000,4000,FPGA_3_155_1,3,155,1,A2F_11089,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,460,40,1000,4000,FPGA_3_155_2,3,155,2,A2F_11090,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_3,3,155,3,A2F_11091,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_4,3,155,4,A2F_11092,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_5,3,155,5,A2F_11093,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_6,3,155,6,A2F_11094,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_7,3,155,7,A2F_11095,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_8,3,155,8,A2F_11096,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_9,3,155,9,A2F_11097,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_10,3,155,10,A2F_11098,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_2,Bank_VL_8_2,FAKE,980,40,2000,1000,FPGA_3_155_11,3,155,11,A2F_11099,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,70,40,1000,1000,FPGA_3_155_24,3,155,24,F2A_11112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,200,40,1000,2000,FPGA_3_155_25,3,155,25,F2A_11113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,200,40,1000,2000,FPGA_3_155_26,3,155,26,F2A_11114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,200,40,1000,2000,FPGA_3_155_27,3,155,27,F2A_11115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,200,40,1000,2000,FPGA_3_155_28,3,155,28,F2A_11116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,200,40,1000,2000,FPGA_3_155_29,3,155,29,F2A_11117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,200,40,1000,2000,FPGA_3_155_30,3,155,30,F2A_11118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,200,40,1000,2000,FPGA_3_155_31,3,155,31,F2A_11119,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,200,40,1000,2000,FPGA_3_155_32,3,155,32,F2A_11120,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,200,40,1000,2000,FPGA_3_155_33,3,155,33,F2A_11121,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,330,40,1000,3000,FPGA_3_155_34,3,155,34,F2A_11122,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,330,40,1000,3000,FPGA_3_155_35,3,155,35,F2A_11123,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,330,40,1000,3000,FPGA_3_155_36,3,155,36,F2A_11124,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,330,40,1000,3000,FPGA_3_155_37,3,155,37,F2A_11125,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_38,3,155,38,F2A_11126,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_39,3,155,39,F2A_11127,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_1,Bank_VL_8_1,FAKE,590,40,1000,5000,FPGA_3_155_40,3,155,40,F2A_11128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_2,Bank_VL_8_2,FAKE,720,40,1000,6000,FPGA_3_155_41,3,155,41,F2A_11129,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_2,Bank_VL_8_2,FAKE,720,40,1000,6000,FPGA_3_155_42,3,155,42,F2A_11130,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_2,Bank_VL_8_2,FAKE,720,40,1000,6000,FPGA_3_155_43,3,155,43,F2A_11131,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_2,Bank_VL_8_2,FAKE,720,40,1000,6000,FPGA_3_155_44,3,155,44,F2A_11132,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_2,Bank_VL_8_2,FAKE,720,40,1000,6000,FPGA_3_155_45,3,155,45,F2A_11133,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_2,Bank_VL_8_2,FAKE,720,40,1000,6000,FPGA_3_155_46,3,155,46,F2A_11134,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_2,Bank_VL_8_2,FAKE,720,40,1000,6000,FPGA_3_155_47,3,155,47,F2A_11135,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,460,40,1000,4000,FPGA_3_156_0,3,156,0,A2F_11160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,460,40,1000,4000,FPGA_3_156_1,3,156,1,A2F_11161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,460,40,1000,4000,FPGA_3_156_2,3,156,2,A2F_11162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_3,3,156,3,A2F_11163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_4,3,156,4,A2F_11164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_5,3,156,5,A2F_11165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_6,3,156,6,A2F_11166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_7,3,156,7,A2F_11167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_8,3,156,8,A2F_11168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_9,3,156,9,A2F_11169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_10,3,156,10,A2F_11170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_4,Bank_VL_8_4,FAKE,980,40,2000,1000,FPGA_3_156_11,3,156,11,A2F_11171,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,70,40,1000,1000,FPGA_3_156_24,3,156,24,F2A_11184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,200,40,1000,2000,FPGA_3_156_25,3,156,25,F2A_11185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,200,40,1000,2000,FPGA_3_156_26,3,156,26,F2A_11186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,200,40,1000,2000,FPGA_3_156_27,3,156,27,F2A_11187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,200,40,1000,2000,FPGA_3_156_28,3,156,28,F2A_11188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,200,40,1000,2000,FPGA_3_156_29,3,156,29,F2A_11189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,200,40,1000,2000,FPGA_3_156_30,3,156,30,F2A_11190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,200,40,1000,2000,FPGA_3_156_31,3,156,31,F2A_11191,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,200,40,1000,2000,FPGA_3_156_32,3,156,32,F2A_11192,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,200,40,1000,2000,FPGA_3_156_33,3,156,33,F2A_11193,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,330,40,1000,3000,FPGA_3_156_34,3,156,34,F2A_11194,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,330,40,1000,3000,FPGA_3_156_35,3,156,35,F2A_11195,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,330,40,1000,3000,FPGA_3_156_36,3,156,36,F2A_11196,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,330,40,1000,3000,FPGA_3_156_37,3,156,37,F2A_11197,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_38,3,156,38,F2A_11198,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_39,3,156,39,F2A_11199,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_3,Bank_VL_8_3,FAKE,590,40,1000,5000,FPGA_3_156_40,3,156,40,F2A_11200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_4,Bank_VL_8_4,FAKE,720,40,1000,6000,FPGA_3_156_41,3,156,41,F2A_11201,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_4,Bank_VL_8_4,FAKE,720,40,1000,6000,FPGA_3_156_42,3,156,42,F2A_11202,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_4,Bank_VL_8_4,FAKE,720,40,1000,6000,FPGA_3_156_43,3,156,43,F2A_11203,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_4,Bank_VL_8_4,FAKE,720,40,1000,6000,FPGA_3_156_44,3,156,44,F2A_11204,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_4,Bank_VL_8_4,FAKE,720,40,1000,6000,FPGA_3_156_45,3,156,45,F2A_11205,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_4,Bank_VL_8_4,FAKE,720,40,1000,6000,FPGA_3_156_46,3,156,46,F2A_11206,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_4,Bank_VL_8_4,FAKE,720,40,1000,6000,FPGA_3_156_47,3,156,47,F2A_11207,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,460,40,1000,4000,FPGA_3_157_0,3,157,0,A2F_11232,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,460,40,1000,4000,FPGA_3_157_1,3,157,1,A2F_11233,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,460,40,1000,4000,FPGA_3_157_2,3,157,2,A2F_11234,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_3,3,157,3,A2F_11235,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_4,3,157,4,A2F_11236,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_5,3,157,5,A2F_11237,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_6,3,157,6,A2F_11238,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_7,3,157,7,A2F_11239,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_8,3,157,8,A2F_11240,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_9,3,157,9,A2F_11241,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_10,3,157,10,A2F_11242,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_6,Bank_VL_8_6,FAKE,980,40,2000,1000,FPGA_3_157_11,3,157,11,A2F_11243,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,70,40,1000,1000,FPGA_3_157_24,3,157,24,F2A_11256,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,200,40,1000,2000,FPGA_3_157_25,3,157,25,F2A_11257,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,200,40,1000,2000,FPGA_3_157_26,3,157,26,F2A_11258,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,200,40,1000,2000,FPGA_3_157_27,3,157,27,F2A_11259,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,200,40,1000,2000,FPGA_3_157_28,3,157,28,F2A_11260,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,200,40,1000,2000,FPGA_3_157_29,3,157,29,F2A_11261,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,200,40,1000,2000,FPGA_3_157_30,3,157,30,F2A_11262,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,200,40,1000,2000,FPGA_3_157_31,3,157,31,F2A_11263,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,200,40,1000,2000,FPGA_3_157_32,3,157,32,F2A_11264,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,200,40,1000,2000,FPGA_3_157_33,3,157,33,F2A_11265,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,330,40,1000,3000,FPGA_3_157_34,3,157,34,F2A_11266,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,330,40,1000,3000,FPGA_3_157_35,3,157,35,F2A_11267,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,330,40,1000,3000,FPGA_3_157_36,3,157,36,F2A_11268,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,330,40,1000,3000,FPGA_3_157_37,3,157,37,F2A_11269,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_38,3,157,38,F2A_11270,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_39,3,157,39,F2A_11271,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_5,Bank_VL_8_5,FAKE,590,40,1000,5000,FPGA_3_157_40,3,157,40,F2A_11272,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_6,Bank_VL_8_6,FAKE,720,40,1000,6000,FPGA_3_157_41,3,157,41,F2A_11273,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_6,Bank_VL_8_6,FAKE,720,40,1000,6000,FPGA_3_157_42,3,157,42,F2A_11274,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_6,Bank_VL_8_6,FAKE,720,40,1000,6000,FPGA_3_157_43,3,157,43,F2A_11275,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_6,Bank_VL_8_6,FAKE,720,40,1000,6000,FPGA_3_157_44,3,157,44,F2A_11276,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_6,Bank_VL_8_6,FAKE,720,40,1000,6000,FPGA_3_157_45,3,157,45,F2A_11277,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_6,Bank_VL_8_6,FAKE,720,40,1000,6000,FPGA_3_157_46,3,157,46,F2A_11278,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_6,Bank_VL_8_6,FAKE,720,40,1000,6000,FPGA_3_157_47,3,157,47,F2A_11279,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,460,40,1000,4000,FPGA_3_158_0,3,158,0,A2F_11304,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,460,40,1000,4000,FPGA_3_158_1,3,158,1,A2F_11305,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,460,40,1000,4000,FPGA_3_158_2,3,158,2,A2F_11306,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_3,3,158,3,A2F_11307,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_4,3,158,4,A2F_11308,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_5,3,158,5,A2F_11309,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_6,3,158,6,A2F_11310,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_7,3,158,7,A2F_11311,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_8,3,158,8,A2F_11312,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_9,3,158,9,A2F_11313,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_10,3,158,10,A2F_11314,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_8,Bank_VL_8_8,FAKE,980,40,2000,1000,FPGA_3_158_11,3,158,11,A2F_11315,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,70,40,1000,1000,FPGA_3_158_24,3,158,24,F2A_11328,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,200,40,1000,2000,FPGA_3_158_25,3,158,25,F2A_11329,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,200,40,1000,2000,FPGA_3_158_26,3,158,26,F2A_11330,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,200,40,1000,2000,FPGA_3_158_27,3,158,27,F2A_11331,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,200,40,1000,2000,FPGA_3_158_28,3,158,28,F2A_11332,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,200,40,1000,2000,FPGA_3_158_29,3,158,29,F2A_11333,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,200,40,1000,2000,FPGA_3_158_30,3,158,30,F2A_11334,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,200,40,1000,2000,FPGA_3_158_31,3,158,31,F2A_11335,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,200,40,1000,2000,FPGA_3_158_32,3,158,32,F2A_11336,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,200,40,1000,2000,FPGA_3_158_33,3,158,33,F2A_11337,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,330,40,1000,3000,FPGA_3_158_34,3,158,34,F2A_11338,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,330,40,1000,3000,FPGA_3_158_35,3,158,35,F2A_11339,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,330,40,1000,3000,FPGA_3_158_36,3,158,36,F2A_11340,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,330,40,1000,3000,FPGA_3_158_37,3,158,37,F2A_11341,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_38,3,158,38,F2A_11342,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_39,3,158,39,F2A_11343,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_7,Bank_VL_8_7,FAKE,590,40,1000,5000,FPGA_3_158_40,3,158,40,F2A_11344,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_8,Bank_VL_8_8,FAKE,720,40,1000,6000,FPGA_3_158_41,3,158,41,F2A_11345,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_8,Bank_VL_8_8,FAKE,720,40,1000,6000,FPGA_3_158_42,3,158,42,F2A_11346,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_8,Bank_VL_8_8,FAKE,720,40,1000,6000,FPGA_3_158_43,3,158,43,F2A_11347,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_8,Bank_VL_8_8,FAKE,720,40,1000,6000,FPGA_3_158_44,3,158,44,F2A_11348,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_8,Bank_VL_8_8,FAKE,720,40,1000,6000,FPGA_3_158_45,3,158,45,F2A_11349,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_8,Bank_VL_8_8,FAKE,720,40,1000,6000,FPGA_3_158_46,3,158,46,F2A_11350,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_8,Bank_VL_8_8,FAKE,720,40,1000,6000,FPGA_3_158_47,3,158,47,F2A_11351,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,460,40,1000,4000,FPGA_3_159_0,3,159,0,A2F_11376,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,460,40,1000,4000,FPGA_3_159_1,3,159,1,A2F_11377,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,460,40,1000,4000,FPGA_3_159_2,3,159,2,A2F_11378,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_3,3,159,3,A2F_11379,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_4,3,159,4,A2F_11380,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_5,3,159,5,A2F_11381,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_6,3,159,6,A2F_11382,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_7,3,159,7,A2F_11383,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_8,3,159,8,A2F_11384,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_9,3,159,9,A2F_11385,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_10,3,159,10,A2F_11386,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_10,Bank_VL_8_10,FAKE,980,40,2000,1000,FPGA_3_159_11,3,159,11,A2F_11387,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,70,40,1000,1000,FPGA_3_159_24,3,159,24,F2A_11400,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,200,40,1000,2000,FPGA_3_159_25,3,159,25,F2A_11401,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,200,40,1000,2000,FPGA_3_159_26,3,159,26,F2A_11402,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,200,40,1000,2000,FPGA_3_159_27,3,159,27,F2A_11403,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,200,40,1000,2000,FPGA_3_159_28,3,159,28,F2A_11404,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,200,40,1000,2000,FPGA_3_159_29,3,159,29,F2A_11405,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,200,40,1000,2000,FPGA_3_159_30,3,159,30,F2A_11406,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,200,40,1000,2000,FPGA_3_159_31,3,159,31,F2A_11407,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,200,40,1000,2000,FPGA_3_159_32,3,159,32,F2A_11408,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,200,40,1000,2000,FPGA_3_159_33,3,159,33,F2A_11409,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,330,40,1000,3000,FPGA_3_159_34,3,159,34,F2A_11410,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,330,40,1000,3000,FPGA_3_159_35,3,159,35,F2A_11411,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,330,40,1000,3000,FPGA_3_159_36,3,159,36,F2A_11412,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,330,40,1000,3000,FPGA_3_159_37,3,159,37,F2A_11413,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_38,3,159,38,F2A_11414,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_39,3,159,39,F2A_11415,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_9,Bank_VL_8_9,FAKE,590,40,1000,5000,FPGA_3_159_40,3,159,40,F2A_11416,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_10,Bank_VL_8_10,FAKE,720,40,1000,6000,FPGA_3_159_41,3,159,41,F2A_11417,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_10,Bank_VL_8_10,FAKE,720,40,1000,6000,FPGA_3_159_42,3,159,42,F2A_11418,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_10,Bank_VL_8_10,FAKE,720,40,1000,6000,FPGA_3_159_43,3,159,43,F2A_11419,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_10,Bank_VL_8_10,FAKE,720,40,1000,6000,FPGA_3_159_44,3,159,44,F2A_11420,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_10,Bank_VL_8_10,FAKE,720,40,1000,6000,FPGA_3_159_45,3,159,45,F2A_11421,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_10,Bank_VL_8_10,FAKE,720,40,1000,6000,FPGA_3_159_46,3,159,46,F2A_11422,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_10,Bank_VL_8_10,FAKE,720,40,1000,6000,FPGA_3_159_47,3,159,47,F2A_11423,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,460,40,1000,4000,FPGA_3_160_0,3,160,0,A2F_11448,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,460,40,1000,4000,FPGA_3_160_1,3,160,1,A2F_11449,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,460,40,1000,4000,FPGA_3_160_2,3,160,2,A2F_11450,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_3,3,160,3,A2F_11451,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_4,3,160,4,A2F_11452,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_5,3,160,5,A2F_11453,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_6,3,160,6,A2F_11454,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_7,3,160,7,A2F_11455,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_8,3,160,8,A2F_11456,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_9,3,160,9,A2F_11457,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_10,3,160,10,A2F_11458,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_12,Bank_VL_8_12,FAKE,980,40,2000,1000,FPGA_3_160_11,3,160,11,A2F_11459,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,70,40,1000,1000,FPGA_3_160_24,3,160,24,F2A_11472,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,200,40,1000,2000,FPGA_3_160_25,3,160,25,F2A_11473,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,200,40,1000,2000,FPGA_3_160_26,3,160,26,F2A_11474,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,200,40,1000,2000,FPGA_3_160_27,3,160,27,F2A_11475,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,200,40,1000,2000,FPGA_3_160_28,3,160,28,F2A_11476,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,200,40,1000,2000,FPGA_3_160_29,3,160,29,F2A_11477,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,200,40,1000,2000,FPGA_3_160_30,3,160,30,F2A_11478,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,200,40,1000,2000,FPGA_3_160_31,3,160,31,F2A_11479,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,200,40,1000,2000,FPGA_3_160_32,3,160,32,F2A_11480,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,200,40,1000,2000,FPGA_3_160_33,3,160,33,F2A_11481,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,330,40,1000,3000,FPGA_3_160_34,3,160,34,F2A_11482,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,330,40,1000,3000,FPGA_3_160_35,3,160,35,F2A_11483,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,330,40,1000,3000,FPGA_3_160_36,3,160,36,F2A_11484,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,330,40,1000,3000,FPGA_3_160_37,3,160,37,F2A_11485,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_38,3,160,38,F2A_11486,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_39,3,160,39,F2A_11487,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_11,Bank_VL_8_11,FAKE,590,40,1000,5000,FPGA_3_160_40,3,160,40,F2A_11488,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_12,Bank_VL_8_12,FAKE,720,40,1000,6000,FPGA_3_160_41,3,160,41,F2A_11489,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_12,Bank_VL_8_12,FAKE,720,40,1000,6000,FPGA_3_160_42,3,160,42,F2A_11490,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_12,Bank_VL_8_12,FAKE,720,40,1000,6000,FPGA_3_160_43,3,160,43,F2A_11491,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_12,Bank_VL_8_12,FAKE,720,40,1000,6000,FPGA_3_160_44,3,160,44,F2A_11492,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_12,Bank_VL_8_12,FAKE,720,40,1000,6000,FPGA_3_160_45,3,160,45,F2A_11493,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_12,Bank_VL_8_12,FAKE,720,40,1000,6000,FPGA_3_160_46,3,160,46,F2A_11494,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_12,Bank_VL_8_12,FAKE,720,40,1000,6000,FPGA_3_160_47,3,160,47,F2A_11495,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,460,40,1000,4000,FPGA_3_161_0,3,161,0,A2F_11520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,460,40,1000,4000,FPGA_3_161_1,3,161,1,A2F_11521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,460,40,1000,4000,FPGA_3_161_2,3,161,2,A2F_11522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_3,3,161,3,A2F_11523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_4,3,161,4,A2F_11524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_5,3,161,5,A2F_11525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_6,3,161,6,A2F_11526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_7,3,161,7,A2F_11527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_8,3,161,8,A2F_11528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_9,3,161,9,A2F_11529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_10,3,161,10,A2F_11530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_14,Bank_VL_8_14,FAKE,980,40,2000,1000,FPGA_3_161_11,3,161,11,A2F_11531,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,70,40,1000,1000,FPGA_3_161_24,3,161,24,F2A_11544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,200,40,1000,2000,FPGA_3_161_25,3,161,25,F2A_11545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,200,40,1000,2000,FPGA_3_161_26,3,161,26,F2A_11546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,200,40,1000,2000,FPGA_3_161_27,3,161,27,F2A_11547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,200,40,1000,2000,FPGA_3_161_28,3,161,28,F2A_11548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,200,40,1000,2000,FPGA_3_161_29,3,161,29,F2A_11549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,200,40,1000,2000,FPGA_3_161_30,3,161,30,F2A_11550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,200,40,1000,2000,FPGA_3_161_31,3,161,31,F2A_11551,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,200,40,1000,2000,FPGA_3_161_32,3,161,32,F2A_11552,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,200,40,1000,2000,FPGA_3_161_33,3,161,33,F2A_11553,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,330,40,1000,3000,FPGA_3_161_34,3,161,34,F2A_11554,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,330,40,1000,3000,FPGA_3_161_35,3,161,35,F2A_11555,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,330,40,1000,3000,FPGA_3_161_36,3,161,36,F2A_11556,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,330,40,1000,3000,FPGA_3_161_37,3,161,37,F2A_11557,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_38,3,161,38,F2A_11558,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_39,3,161,39,F2A_11559,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_13,Bank_VL_8_13,FAKE,590,40,1000,5000,FPGA_3_161_40,3,161,40,F2A_11560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_14,Bank_VL_8_14,FAKE,720,40,1000,6000,FPGA_3_161_41,3,161,41,F2A_11561,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_14,Bank_VL_8_14,FAKE,720,40,1000,6000,FPGA_3_161_42,3,161,42,F2A_11562,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_14,Bank_VL_8_14,FAKE,720,40,1000,6000,FPGA_3_161_43,3,161,43,F2A_11563,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_14,Bank_VL_8_14,FAKE,720,40,1000,6000,FPGA_3_161_44,3,161,44,F2A_11564,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_14,Bank_VL_8_14,FAKE,720,40,1000,6000,FPGA_3_161_45,3,161,45,F2A_11565,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_14,Bank_VL_8_14,FAKE,720,40,1000,6000,FPGA_3_161_46,3,161,46,F2A_11566,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_14,Bank_VL_8_14,FAKE,720,40,1000,6000,FPGA_3_161_47,3,161,47,F2A_11567,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,460,40,1000,4000,FPGA_3_162_0,3,162,0,A2F_11592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,460,40,1000,4000,FPGA_3_162_1,3,162,1,A2F_11593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,460,40,1000,4000,FPGA_3_162_2,3,162,2,A2F_11594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_3,3,162,3,A2F_11595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_4,3,162,4,A2F_11596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_5,3,162,5,A2F_11597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_6,3,162,6,A2F_11598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_7,3,162,7,A2F_11599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_8,3,162,8,A2F_11600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_9,3,162,9,A2F_11601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_10,3,162,10,A2F_11602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_16,Bank_VL_8_16,FAKE,980,40,2000,1000,FPGA_3_162_11,3,162,11,A2F_11603,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,70,40,1000,1000,FPGA_3_162_24,3,162,24,F2A_11616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,200,40,1000,2000,FPGA_3_162_25,3,162,25,F2A_11617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,200,40,1000,2000,FPGA_3_162_26,3,162,26,F2A_11618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,200,40,1000,2000,FPGA_3_162_27,3,162,27,F2A_11619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,200,40,1000,2000,FPGA_3_162_28,3,162,28,F2A_11620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,200,40,1000,2000,FPGA_3_162_29,3,162,29,F2A_11621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,200,40,1000,2000,FPGA_3_162_30,3,162,30,F2A_11622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,200,40,1000,2000,FPGA_3_162_31,3,162,31,F2A_11623,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,200,40,1000,2000,FPGA_3_162_32,3,162,32,F2A_11624,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,200,40,1000,2000,FPGA_3_162_33,3,162,33,F2A_11625,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,330,40,1000,3000,FPGA_3_162_34,3,162,34,F2A_11626,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,330,40,1000,3000,FPGA_3_162_35,3,162,35,F2A_11627,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,330,40,1000,3000,FPGA_3_162_36,3,162,36,F2A_11628,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,330,40,1000,3000,FPGA_3_162_37,3,162,37,F2A_11629,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_38,3,162,38,F2A_11630,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_39,3,162,39,F2A_11631,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_15,Bank_VL_8_15,FAKE,590,40,1000,5000,FPGA_3_162_40,3,162,40,F2A_11632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_16,Bank_VL_8_16,FAKE,720,40,1000,6000,FPGA_3_162_41,3,162,41,F2A_11633,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_16,Bank_VL_8_16,FAKE,720,40,1000,6000,FPGA_3_162_42,3,162,42,F2A_11634,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_16,Bank_VL_8_16,FAKE,720,40,1000,6000,FPGA_3_162_43,3,162,43,F2A_11635,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_16,Bank_VL_8_16,FAKE,720,40,1000,6000,FPGA_3_162_44,3,162,44,F2A_11636,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_16,Bank_VL_8_16,FAKE,720,40,1000,6000,FPGA_3_162_45,3,162,45,F2A_11637,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_16,Bank_VL_8_16,FAKE,720,40,1000,6000,FPGA_3_162_46,3,162,46,F2A_11638,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_16,Bank_VL_8_16,FAKE,720,40,1000,6000,FPGA_3_162_47,3,162,47,F2A_11639,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,460,40,1000,4000,FPGA_3_163_0,3,163,0,A2F_11664,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,460,40,1000,4000,FPGA_3_163_1,3,163,1,A2F_11665,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,460,40,1000,4000,FPGA_3_163_2,3,163,2,A2F_11666,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_3,3,163,3,A2F_11667,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_4,3,163,4,A2F_11668,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_5,3,163,5,A2F_11669,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_6,3,163,6,A2F_11670,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_7,3,163,7,A2F_11671,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_8,3,163,8,A2F_11672,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_9,3,163,9,A2F_11673,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_10,3,163,10,A2F_11674,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_18,Bank_VL_8_18,FAKE,980,40,2000,1000,FPGA_3_163_11,3,163,11,A2F_11675,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,70,40,1000,1000,FPGA_3_163_24,3,163,24,F2A_11688,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,200,40,1000,2000,FPGA_3_163_25,3,163,25,F2A_11689,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,200,40,1000,2000,FPGA_3_163_26,3,163,26,F2A_11690,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,200,40,1000,2000,FPGA_3_163_27,3,163,27,F2A_11691,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,200,40,1000,2000,FPGA_3_163_28,3,163,28,F2A_11692,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,200,40,1000,2000,FPGA_3_163_29,3,163,29,F2A_11693,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,200,40,1000,2000,FPGA_3_163_30,3,163,30,F2A_11694,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,200,40,1000,2000,FPGA_3_163_31,3,163,31,F2A_11695,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,200,40,1000,2000,FPGA_3_163_32,3,163,32,F2A_11696,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,200,40,1000,2000,FPGA_3_163_33,3,163,33,F2A_11697,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,330,40,1000,3000,FPGA_3_163_34,3,163,34,F2A_11698,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,330,40,1000,3000,FPGA_3_163_35,3,163,35,F2A_11699,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,330,40,1000,3000,FPGA_3_163_36,3,163,36,F2A_11700,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,330,40,1000,3000,FPGA_3_163_37,3,163,37,F2A_11701,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_38,3,163,38,F2A_11702,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_39,3,163,39,F2A_11703,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_17,Bank_VL_8_17,FAKE,590,40,1000,5000,FPGA_3_163_40,3,163,40,F2A_11704,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_18,Bank_VL_8_18,FAKE,720,40,1000,6000,FPGA_3_163_41,3,163,41,F2A_11705,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_18,Bank_VL_8_18,FAKE,720,40,1000,6000,FPGA_3_163_42,3,163,42,F2A_11706,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_18,Bank_VL_8_18,FAKE,720,40,1000,6000,FPGA_3_163_43,3,163,43,F2A_11707,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_18,Bank_VL_8_18,FAKE,720,40,1000,6000,FPGA_3_163_44,3,163,44,F2A_11708,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_18,Bank_VL_8_18,FAKE,720,40,1000,6000,FPGA_3_163_45,3,163,45,F2A_11709,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_18,Bank_VL_8_18,FAKE,720,40,1000,6000,FPGA_3_163_46,3,163,46,F2A_11710,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_18,Bank_VL_8_18,FAKE,720,40,1000,6000,FPGA_3_163_47,3,163,47,F2A_11711,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,460,40,1000,4000,FPGA_3_164_0,3,164,0,A2F_11736,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,460,40,1000,4000,FPGA_3_164_1,3,164,1,A2F_11737,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,460,40,1000,4000,FPGA_3_164_2,3,164,2,A2F_11738,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_3,3,164,3,A2F_11739,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_4,3,164,4,A2F_11740,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_5,3,164,5,A2F_11741,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_6,3,164,6,A2F_11742,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_7,3,164,7,A2F_11743,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_8,3,164,8,A2F_11744,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_9,3,164,9,A2F_11745,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_10,3,164,10,A2F_11746,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_20,Bank_VL_8_20,FAKE,980,40,2000,1000,FPGA_3_164_11,3,164,11,A2F_11747,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,70,40,1000,1000,FPGA_3_164_24,3,164,24,F2A_11760,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,200,40,1000,2000,FPGA_3_164_25,3,164,25,F2A_11761,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,200,40,1000,2000,FPGA_3_164_26,3,164,26,F2A_11762,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,200,40,1000,2000,FPGA_3_164_27,3,164,27,F2A_11763,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,200,40,1000,2000,FPGA_3_164_28,3,164,28,F2A_11764,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,200,40,1000,2000,FPGA_3_164_29,3,164,29,F2A_11765,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,200,40,1000,2000,FPGA_3_164_30,3,164,30,F2A_11766,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,200,40,1000,2000,FPGA_3_164_31,3,164,31,F2A_11767,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,200,40,1000,2000,FPGA_3_164_32,3,164,32,F2A_11768,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,200,40,1000,2000,FPGA_3_164_33,3,164,33,F2A_11769,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,330,40,1000,3000,FPGA_3_164_34,3,164,34,F2A_11770,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,330,40,1000,3000,FPGA_3_164_35,3,164,35,F2A_11771,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,330,40,1000,3000,FPGA_3_164_36,3,164,36,F2A_11772,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,330,40,1000,3000,FPGA_3_164_37,3,164,37,F2A_11773,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_38,3,164,38,F2A_11774,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_39,3,164,39,F2A_11775,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_19,Bank_VL_8_19,FAKE,590,40,1000,5000,FPGA_3_164_40,3,164,40,F2A_11776,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_20,Bank_VL_8_20,FAKE,720,40,1000,6000,FPGA_3_164_41,3,164,41,F2A_11777,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_20,Bank_VL_8_20,FAKE,720,40,1000,6000,FPGA_3_164_42,3,164,42,F2A_11778,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_20,Bank_VL_8_20,FAKE,720,40,1000,6000,FPGA_3_164_43,3,164,43,F2A_11779,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_20,Bank_VL_8_20,FAKE,720,40,1000,6000,FPGA_3_164_44,3,164,44,F2A_11780,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_20,Bank_VL_8_20,FAKE,720,40,1000,6000,FPGA_3_164_45,3,164,45,F2A_11781,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_20,Bank_VL_8_20,FAKE,720,40,1000,6000,FPGA_3_164_46,3,164,46,F2A_11782,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_20,Bank_VL_8_20,FAKE,720,40,1000,6000,FPGA_3_164_47,3,164,47,F2A_11783,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,330,40,1000,3000,FPGA_3_165_0,3,165,0,A2F_11808,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,330,40,1000,3000,FPGA_3_165_1,3,165,1,A2F_11809,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,330,40,1000,3000,FPGA_3_165_2,3,165,2,A2F_11810,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,330,40,1000,3000,FPGA_3_165_3,3,165,3,A2F_11811,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,330,40,1000,3000,FPGA_3_165_4,3,165,4,A2F_11812,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,330,40,1000,3000,FPGA_3_165_5,3,165,5,A2F_11813,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,460,40,1000,4000,FPGA_3_165_6,3,165,6,A2F_11814,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,460,40,1000,4000,FPGA_3_165_7,3,165,7,A2F_11815,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,460,40,1000,4000,FPGA_3_165_8,3,165,8,A2F_11816,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,460,40,1000,4000,FPGA_3_165_9,3,165,9,A2F_11817,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,460,40,1000,4000,FPGA_3_165_10,3,165,10,A2F_11818,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,70,40,1000,1000,FPGA_3_165_24,3,165,24,F2A_11832,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,70,40,1000,1000,FPGA_3_165_25,3,165,25,F2A_11833,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,70,40,1000,1000,FPGA_3_165_26,3,165,26,F2A_11834,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,70,40,1000,1000,FPGA_3_165_27,3,165,27,F2A_11835,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,70,40,1000,1000,FPGA_3_165_28,3,165,28,F2A_11836,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,70,40,1000,1000,FPGA_3_165_29,3,165,29,F2A_11837,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,70,40,1000,1000,FPGA_3_165_30,3,165,30,F2A_11838,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,70,40,1000,1000,FPGA_3_165_31,3,165,31,F2A_11839,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,70,40,1000,1000,FPGA_3_165_32,3,165,32,F2A_11840,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,460,40,1000,4000,FPGA_3_166_0,3,166,0,A2F_11880,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,460,40,1000,4000,FPGA_3_166_1,3,166,1,A2F_11881,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,460,40,1000,4000,FPGA_3_166_2,3,166,2,A2F_11882,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_3,3,166,3,A2F_11883,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_4,3,166,4,A2F_11884,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_5,3,166,5,A2F_11885,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_6,3,166,6,A2F_11886,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_7,3,166,7,A2F_11887,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_8,3,166,8,A2F_11888,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_9,3,166,9,A2F_11889,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_10,3,166,10,A2F_11890,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_22,Bank_VL_8_22,FAKE,980,40,2000,1000,FPGA_3_166_11,3,166,11,A2F_11891,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,70,40,1000,1000,FPGA_3_166_24,3,166,24,F2A_11904,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,200,40,1000,2000,FPGA_3_166_25,3,166,25,F2A_11905,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,200,40,1000,2000,FPGA_3_166_26,3,166,26,F2A_11906,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,200,40,1000,2000,FPGA_3_166_27,3,166,27,F2A_11907,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,200,40,1000,2000,FPGA_3_166_28,3,166,28,F2A_11908,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,200,40,1000,2000,FPGA_3_166_29,3,166,29,F2A_11909,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,200,40,1000,2000,FPGA_3_166_30,3,166,30,F2A_11910,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,200,40,1000,2000,FPGA_3_166_31,3,166,31,F2A_11911,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,200,40,1000,2000,FPGA_3_166_32,3,166,32,F2A_11912,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,200,40,1000,2000,FPGA_3_166_33,3,166,33,F2A_11913,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,330,40,1000,3000,FPGA_3_166_34,3,166,34,F2A_11914,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,330,40,1000,3000,FPGA_3_166_35,3,166,35,F2A_11915,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,330,40,1000,3000,FPGA_3_166_36,3,166,36,F2A_11916,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,330,40,1000,3000,FPGA_3_166_37,3,166,37,F2A_11917,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_38,3,166,38,F2A_11918,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_39,3,166,39,F2A_11919,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_21,Bank_VL_8_21,FAKE,590,40,1000,5000,FPGA_3_166_40,3,166,40,F2A_11920,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_22,Bank_VL_8_22,FAKE,720,40,1000,6000,FPGA_3_166_41,3,166,41,F2A_11921,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_22,Bank_VL_8_22,FAKE,720,40,1000,6000,FPGA_3_166_42,3,166,42,F2A_11922,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_22,Bank_VL_8_22,FAKE,720,40,1000,6000,FPGA_3_166_43,3,166,43,F2A_11923,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_22,Bank_VL_8_22,FAKE,720,40,1000,6000,FPGA_3_166_44,3,166,44,F2A_11924,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_22,Bank_VL_8_22,FAKE,720,40,1000,6000,FPGA_3_166_45,3,166,45,F2A_11925,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_22,Bank_VL_8_22,FAKE,720,40,1000,6000,FPGA_3_166_46,3,166,46,F2A_11926,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_22,Bank_VL_8_22,FAKE,720,40,1000,6000,FPGA_3_166_47,3,166,47,F2A_11927,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,460,40,1000,4000,FPGA_3_167_0,3,167,0,A2F_11952,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,460,40,1000,4000,FPGA_3_167_1,3,167,1,A2F_11953,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,460,40,1000,4000,FPGA_3_167_2,3,167,2,A2F_11954,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_3,3,167,3,A2F_11955,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_4,3,167,4,A2F_11956,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_5,3,167,5,A2F_11957,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_6,3,167,6,A2F_11958,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_7,3,167,7,A2F_11959,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_8,3,167,8,A2F_11960,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_9,3,167,9,A2F_11961,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_10,3,167,10,A2F_11962,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_24,Bank_VL_8_24,FAKE,980,40,2000,1000,FPGA_3_167_11,3,167,11,A2F_11963,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,70,40,1000,1000,FPGA_3_167_24,3,167,24,F2A_11976,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,200,40,1000,2000,FPGA_3_167_25,3,167,25,F2A_11977,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,200,40,1000,2000,FPGA_3_167_26,3,167,26,F2A_11978,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,200,40,1000,2000,FPGA_3_167_27,3,167,27,F2A_11979,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,200,40,1000,2000,FPGA_3_167_28,3,167,28,F2A_11980,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,200,40,1000,2000,FPGA_3_167_29,3,167,29,F2A_11981,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,200,40,1000,2000,FPGA_3_167_30,3,167,30,F2A_11982,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,200,40,1000,2000,FPGA_3_167_31,3,167,31,F2A_11983,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,200,40,1000,2000,FPGA_3_167_32,3,167,32,F2A_11984,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,200,40,1000,2000,FPGA_3_167_33,3,167,33,F2A_11985,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,330,40,1000,3000,FPGA_3_167_34,3,167,34,F2A_11986,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,330,40,1000,3000,FPGA_3_167_35,3,167,35,F2A_11987,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,330,40,1000,3000,FPGA_3_167_36,3,167,36,F2A_11988,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,330,40,1000,3000,FPGA_3_167_37,3,167,37,F2A_11989,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_38,3,167,38,F2A_11990,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_39,3,167,39,F2A_11991,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_23,Bank_VL_8_23,FAKE,590,40,1000,5000,FPGA_3_167_40,3,167,40,F2A_11992,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_24,Bank_VL_8_24,FAKE,720,40,1000,6000,FPGA_3_167_41,3,167,41,F2A_11993,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_24,Bank_VL_8_24,FAKE,720,40,1000,6000,FPGA_3_167_42,3,167,42,F2A_11994,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_24,Bank_VL_8_24,FAKE,720,40,1000,6000,FPGA_3_167_43,3,167,43,F2A_11995,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_24,Bank_VL_8_24,FAKE,720,40,1000,6000,FPGA_3_167_44,3,167,44,F2A_11996,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_24,Bank_VL_8_24,FAKE,720,40,1000,6000,FPGA_3_167_45,3,167,45,F2A_11997,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_24,Bank_VL_8_24,FAKE,720,40,1000,6000,FPGA_3_167_46,3,167,46,F2A_11998,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_24,Bank_VL_8_24,FAKE,720,40,1000,6000,FPGA_3_167_47,3,167,47,F2A_11999,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,460,40,1000,4000,FPGA_3_168_0,3,168,0,A2F_12024,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,460,40,1000,4000,FPGA_3_168_1,3,168,1,A2F_12025,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,460,40,1000,4000,FPGA_3_168_2,3,168,2,A2F_12026,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_3,3,168,3,A2F_12027,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_4,3,168,4,A2F_12028,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_5,3,168,5,A2F_12029,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_6,3,168,6,A2F_12030,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_7,3,168,7,A2F_12031,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_8,3,168,8,A2F_12032,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_9,3,168,9,A2F_12033,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_10,3,168,10,A2F_12034,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_26,Bank_VL_8_26,FAKE,980,40,2000,1000,FPGA_3_168_11,3,168,11,A2F_12035,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,70,40,1000,1000,FPGA_3_168_24,3,168,24,F2A_12048,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,200,40,1000,2000,FPGA_3_168_25,3,168,25,F2A_12049,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,200,40,1000,2000,FPGA_3_168_26,3,168,26,F2A_12050,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,200,40,1000,2000,FPGA_3_168_27,3,168,27,F2A_12051,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,200,40,1000,2000,FPGA_3_168_28,3,168,28,F2A_12052,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,200,40,1000,2000,FPGA_3_168_29,3,168,29,F2A_12053,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,200,40,1000,2000,FPGA_3_168_30,3,168,30,F2A_12054,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,200,40,1000,2000,FPGA_3_168_31,3,168,31,F2A_12055,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,200,40,1000,2000,FPGA_3_168_32,3,168,32,F2A_12056,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,200,40,1000,2000,FPGA_3_168_33,3,168,33,F2A_12057,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,330,40,1000,3000,FPGA_3_168_34,3,168,34,F2A_12058,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,330,40,1000,3000,FPGA_3_168_35,3,168,35,F2A_12059,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,330,40,1000,3000,FPGA_3_168_36,3,168,36,F2A_12060,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,330,40,1000,3000,FPGA_3_168_37,3,168,37,F2A_12061,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_38,3,168,38,F2A_12062,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_39,3,168,39,F2A_12063,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_25,Bank_VL_8_25,FAKE,590,40,1000,5000,FPGA_3_168_40,3,168,40,F2A_12064,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_26,Bank_VL_8_26,FAKE,720,40,1000,6000,FPGA_3_168_41,3,168,41,F2A_12065,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_26,Bank_VL_8_26,FAKE,720,40,1000,6000,FPGA_3_168_42,3,168,42,F2A_12066,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_26,Bank_VL_8_26,FAKE,720,40,1000,6000,FPGA_3_168_43,3,168,43,F2A_12067,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_26,Bank_VL_8_26,FAKE,720,40,1000,6000,FPGA_3_168_44,3,168,44,F2A_12068,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_26,Bank_VL_8_26,FAKE,720,40,1000,6000,FPGA_3_168_45,3,168,45,F2A_12069,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_26,Bank_VL_8_26,FAKE,720,40,1000,6000,FPGA_3_168_46,3,168,46,F2A_12070,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_26,Bank_VL_8_26,FAKE,720,40,1000,6000,FPGA_3_168_47,3,168,47,F2A_12071,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,460,40,1000,4000,FPGA_3_169_0,3,169,0,A2F_12096,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,460,40,1000,4000,FPGA_3_169_1,3,169,1,A2F_12097,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,460,40,1000,4000,FPGA_3_169_2,3,169,2,A2F_12098,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_3,3,169,3,A2F_12099,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_4,3,169,4,A2F_12100,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_5,3,169,5,A2F_12101,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_6,3,169,6,A2F_12102,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_7,3,169,7,A2F_12103,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_8,3,169,8,A2F_12104,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_9,3,169,9,A2F_12105,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_10,3,169,10,A2F_12106,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_28,Bank_VL_8_28,FAKE,980,40,2000,1000,FPGA_3_169_11,3,169,11,A2F_12107,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,70,40,1000,1000,FPGA_3_169_24,3,169,24,F2A_12120,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,200,40,1000,2000,FPGA_3_169_25,3,169,25,F2A_12121,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,200,40,1000,2000,FPGA_3_169_26,3,169,26,F2A_12122,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,200,40,1000,2000,FPGA_3_169_27,3,169,27,F2A_12123,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,200,40,1000,2000,FPGA_3_169_28,3,169,28,F2A_12124,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,200,40,1000,2000,FPGA_3_169_29,3,169,29,F2A_12125,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,200,40,1000,2000,FPGA_3_169_30,3,169,30,F2A_12126,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,200,40,1000,2000,FPGA_3_169_31,3,169,31,F2A_12127,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,200,40,1000,2000,FPGA_3_169_32,3,169,32,F2A_12128,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,200,40,1000,2000,FPGA_3_169_33,3,169,33,F2A_12129,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,330,40,1000,3000,FPGA_3_169_34,3,169,34,F2A_12130,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,330,40,1000,3000,FPGA_3_169_35,3,169,35,F2A_12131,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,330,40,1000,3000,FPGA_3_169_36,3,169,36,F2A_12132,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,330,40,1000,3000,FPGA_3_169_37,3,169,37,F2A_12133,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_38,3,169,38,F2A_12134,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_39,3,169,39,F2A_12135,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_27,Bank_VL_8_27,FAKE,590,40,1000,5000,FPGA_3_169_40,3,169,40,F2A_12136,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_28,Bank_VL_8_28,FAKE,720,40,1000,6000,FPGA_3_169_41,3,169,41,F2A_12137,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_28,Bank_VL_8_28,FAKE,720,40,1000,6000,FPGA_3_169_42,3,169,42,F2A_12138,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_28,Bank_VL_8_28,FAKE,720,40,1000,6000,FPGA_3_169_43,3,169,43,F2A_12139,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_28,Bank_VL_8_28,FAKE,720,40,1000,6000,FPGA_3_169_44,3,169,44,F2A_12140,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_28,Bank_VL_8_28,FAKE,720,40,1000,6000,FPGA_3_169_45,3,169,45,F2A_12141,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_28,Bank_VL_8_28,FAKE,720,40,1000,6000,FPGA_3_169_46,3,169,46,F2A_12142,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_28,Bank_VL_8_28,FAKE,720,40,1000,6000,FPGA_3_169_47,3,169,47,F2A_12143,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,460,40,1000,4000,FPGA_3_170_0,3,170,0,A2F_12168,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,460,40,1000,4000,FPGA_3_170_1,3,170,1,A2F_12169,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,460,40,1000,4000,FPGA_3_170_2,3,170,2,A2F_12170,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_3,3,170,3,A2F_12171,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_4,3,170,4,A2F_12172,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_5,3,170,5,A2F_12173,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_6,3,170,6,A2F_12174,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_7,3,170,7,A2F_12175,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_8,3,170,8,A2F_12176,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_9,3,170,9,A2F_12177,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_10,3,170,10,A2F_12178,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_30,Bank_VL_8_30,FAKE,980,40,2000,1000,FPGA_3_170_11,3,170,11,A2F_12179,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,70,40,1000,1000,FPGA_3_170_24,3,170,24,F2A_12192,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,200,40,1000,2000,FPGA_3_170_25,3,170,25,F2A_12193,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,200,40,1000,2000,FPGA_3_170_26,3,170,26,F2A_12194,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,200,40,1000,2000,FPGA_3_170_27,3,170,27,F2A_12195,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,200,40,1000,2000,FPGA_3_170_28,3,170,28,F2A_12196,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,200,40,1000,2000,FPGA_3_170_29,3,170,29,F2A_12197,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,200,40,1000,2000,FPGA_3_170_30,3,170,30,F2A_12198,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,200,40,1000,2000,FPGA_3_170_31,3,170,31,F2A_12199,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,200,40,1000,2000,FPGA_3_170_32,3,170,32,F2A_12200,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,200,40,1000,2000,FPGA_3_170_33,3,170,33,F2A_12201,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,330,40,1000,3000,FPGA_3_170_34,3,170,34,F2A_12202,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,330,40,1000,3000,FPGA_3_170_35,3,170,35,F2A_12203,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,330,40,1000,3000,FPGA_3_170_36,3,170,36,F2A_12204,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,330,40,1000,3000,FPGA_3_170_37,3,170,37,F2A_12205,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_38,3,170,38,F2A_12206,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_39,3,170,39,F2A_12207,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_29,Bank_VL_8_29,FAKE,590,40,1000,5000,FPGA_3_170_40,3,170,40,F2A_12208,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_30,Bank_VL_8_30,FAKE,720,40,1000,6000,FPGA_3_170_41,3,170,41,F2A_12209,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_30,Bank_VL_8_30,FAKE,720,40,1000,6000,FPGA_3_170_42,3,170,42,F2A_12210,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_30,Bank_VL_8_30,FAKE,720,40,1000,6000,FPGA_3_170_43,3,170,43,F2A_12211,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_30,Bank_VL_8_30,FAKE,720,40,1000,6000,FPGA_3_170_44,3,170,44,F2A_12212,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_30,Bank_VL_8_30,FAKE,720,40,1000,6000,FPGA_3_170_45,3,170,45,F2A_12213,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_30,Bank_VL_8_30,FAKE,720,40,1000,6000,FPGA_3_170_46,3,170,46,F2A_12214,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_30,Bank_VL_8_30,FAKE,720,40,1000,6000,FPGA_3_170_47,3,170,47,F2A_12215,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,460,40,1000,4000,FPGA_3_171_0,3,171,0,A2F_12240,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,460,40,1000,4000,FPGA_3_171_1,3,171,1,A2F_12241,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,460,40,1000,4000,FPGA_3_171_2,3,171,2,A2F_12242,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_3,3,171,3,A2F_12243,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_4,3,171,4,A2F_12244,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_5,3,171,5,A2F_12245,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_6,3,171,6,A2F_12246,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_7,3,171,7,A2F_12247,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_8,3,171,8,A2F_12248,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_9,3,171,9,A2F_12249,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_10,3,171,10,A2F_12250,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_32,Bank_VL_8_32,FAKE,980,40,2000,1000,FPGA_3_171_11,3,171,11,A2F_12251,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,70,40,1000,1000,FPGA_3_171_24,3,171,24,F2A_12264,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,200,40,1000,2000,FPGA_3_171_25,3,171,25,F2A_12265,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,200,40,1000,2000,FPGA_3_171_26,3,171,26,F2A_12266,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,200,40,1000,2000,FPGA_3_171_27,3,171,27,F2A_12267,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,200,40,1000,2000,FPGA_3_171_28,3,171,28,F2A_12268,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,200,40,1000,2000,FPGA_3_171_29,3,171,29,F2A_12269,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,200,40,1000,2000,FPGA_3_171_30,3,171,30,F2A_12270,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,200,40,1000,2000,FPGA_3_171_31,3,171,31,F2A_12271,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,200,40,1000,2000,FPGA_3_171_32,3,171,32,F2A_12272,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,200,40,1000,2000,FPGA_3_171_33,3,171,33,F2A_12273,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,330,40,1000,3000,FPGA_3_171_34,3,171,34,F2A_12274,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,330,40,1000,3000,FPGA_3_171_35,3,171,35,F2A_12275,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,330,40,1000,3000,FPGA_3_171_36,3,171,36,F2A_12276,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,330,40,1000,3000,FPGA_3_171_37,3,171,37,F2A_12277,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_38,3,171,38,F2A_12278,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_39,3,171,39,F2A_12279,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_31,Bank_VL_8_31,FAKE,590,40,1000,5000,FPGA_3_171_40,3,171,40,F2A_12280,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_32,Bank_VL_8_32,FAKE,720,40,1000,6000,FPGA_3_171_41,3,171,41,F2A_12281,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_32,Bank_VL_8_32,FAKE,720,40,1000,6000,FPGA_3_171_42,3,171,42,F2A_12282,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_32,Bank_VL_8_32,FAKE,720,40,1000,6000,FPGA_3_171_43,3,171,43,F2A_12283,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_32,Bank_VL_8_32,FAKE,720,40,1000,6000,FPGA_3_171_44,3,171,44,F2A_12284,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_32,Bank_VL_8_32,FAKE,720,40,1000,6000,FPGA_3_171_45,3,171,45,F2A_12285,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_32,Bank_VL_8_32,FAKE,720,40,1000,6000,FPGA_3_171_46,3,171,46,F2A_12286,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_32,Bank_VL_8_32,FAKE,720,40,1000,6000,FPGA_3_171_47,3,171,47,F2A_12287,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,460,40,1000,4000,FPGA_3_172_0,3,172,0,A2F_12312,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,460,40,1000,4000,FPGA_3_172_1,3,172,1,A2F_12313,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,460,40,1000,4000,FPGA_3_172_2,3,172,2,A2F_12314,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_3,3,172,3,A2F_12315,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_4,3,172,4,A2F_12316,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_5,3,172,5,A2F_12317,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_6,3,172,6,A2F_12318,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_7,3,172,7,A2F_12319,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_8,3,172,8,A2F_12320,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_9,3,172,9,A2F_12321,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_10,3,172,10,A2F_12322,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_34,Bank_VL_8_34,FAKE,980,40,2000,1000,FPGA_3_172_11,3,172,11,A2F_12323,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,70,40,1000,1000,FPGA_3_172_24,3,172,24,F2A_12336,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,200,40,1000,2000,FPGA_3_172_25,3,172,25,F2A_12337,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,200,40,1000,2000,FPGA_3_172_26,3,172,26,F2A_12338,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,200,40,1000,2000,FPGA_3_172_27,3,172,27,F2A_12339,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,200,40,1000,2000,FPGA_3_172_28,3,172,28,F2A_12340,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,200,40,1000,2000,FPGA_3_172_29,3,172,29,F2A_12341,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,200,40,1000,2000,FPGA_3_172_30,3,172,30,F2A_12342,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,200,40,1000,2000,FPGA_3_172_31,3,172,31,F2A_12343,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,200,40,1000,2000,FPGA_3_172_32,3,172,32,F2A_12344,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,200,40,1000,2000,FPGA_3_172_33,3,172,33,F2A_12345,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,330,40,1000,3000,FPGA_3_172_34,3,172,34,F2A_12346,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,330,40,1000,3000,FPGA_3_172_35,3,172,35,F2A_12347,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,330,40,1000,3000,FPGA_3_172_36,3,172,36,F2A_12348,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,330,40,1000,3000,FPGA_3_172_37,3,172,37,F2A_12349,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_38,3,172,38,F2A_12350,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_39,3,172,39,F2A_12351,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_33,Bank_VL_8_33,FAKE,590,40,1000,5000,FPGA_3_172_40,3,172,40,F2A_12352,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_34,Bank_VL_8_34,FAKE,720,40,1000,6000,FPGA_3_172_41,3,172,41,F2A_12353,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_34,Bank_VL_8_34,FAKE,720,40,1000,6000,FPGA_3_172_42,3,172,42,F2A_12354,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_34,Bank_VL_8_34,FAKE,720,40,1000,6000,FPGA_3_172_43,3,172,43,F2A_12355,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_34,Bank_VL_8_34,FAKE,720,40,1000,6000,FPGA_3_172_44,3,172,44,F2A_12356,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_34,Bank_VL_8_34,FAKE,720,40,1000,6000,FPGA_3_172_45,3,172,45,F2A_12357,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_34,Bank_VL_8_34,FAKE,720,40,1000,6000,FPGA_3_172_46,3,172,46,F2A_12358,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_34,Bank_VL_8_34,FAKE,720,40,1000,6000,FPGA_3_172_47,3,172,47,F2A_12359,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,460,40,1000,4000,FPGA_3_173_0,3,173,0,A2F_12384,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,460,40,1000,4000,FPGA_3_173_1,3,173,1,A2F_12385,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,460,40,1000,4000,FPGA_3_173_2,3,173,2,A2F_12386,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_3,3,173,3,A2F_12387,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_4,3,173,4,A2F_12388,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_5,3,173,5,A2F_12389,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_6,3,173,6,A2F_12390,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_7,3,173,7,A2F_12391,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_8,3,173,8,A2F_12392,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_9,3,173,9,A2F_12393,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_10,3,173,10,A2F_12394,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_36,Bank_VL_8_36,FAKE,980,40,2000,1000,FPGA_3_173_11,3,173,11,A2F_12395,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,70,40,1000,1000,FPGA_3_173_24,3,173,24,F2A_12408,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,200,40,1000,2000,FPGA_3_173_25,3,173,25,F2A_12409,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,200,40,1000,2000,FPGA_3_173_26,3,173,26,F2A_12410,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,200,40,1000,2000,FPGA_3_173_27,3,173,27,F2A_12411,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,200,40,1000,2000,FPGA_3_173_28,3,173,28,F2A_12412,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,200,40,1000,2000,FPGA_3_173_29,3,173,29,F2A_12413,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,200,40,1000,2000,FPGA_3_173_30,3,173,30,F2A_12414,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,200,40,1000,2000,FPGA_3_173_31,3,173,31,F2A_12415,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,200,40,1000,2000,FPGA_3_173_32,3,173,32,F2A_12416,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,200,40,1000,2000,FPGA_3_173_33,3,173,33,F2A_12417,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,330,40,1000,3000,FPGA_3_173_34,3,173,34,F2A_12418,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,330,40,1000,3000,FPGA_3_173_35,3,173,35,F2A_12419,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,330,40,1000,3000,FPGA_3_173_36,3,173,36,F2A_12420,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,330,40,1000,3000,FPGA_3_173_37,3,173,37,F2A_12421,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_38,3,173,38,F2A_12422,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_39,3,173,39,F2A_12423,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_35,Bank_VL_8_35,FAKE,590,40,1000,5000,FPGA_3_173_40,3,173,40,F2A_12424,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_36,Bank_VL_8_36,FAKE,720,40,1000,6000,FPGA_3_173_41,3,173,41,F2A_12425,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_36,Bank_VL_8_36,FAKE,720,40,1000,6000,FPGA_3_173_42,3,173,42,F2A_12426,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_36,Bank_VL_8_36,FAKE,720,40,1000,6000,FPGA_3_173_43,3,173,43,F2A_12427,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_36,Bank_VL_8_36,FAKE,720,40,1000,6000,FPGA_3_173_44,3,173,44,F2A_12428,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_36,Bank_VL_8_36,FAKE,720,40,1000,6000,FPGA_3_173_45,3,173,45,F2A_12429,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_36,Bank_VL_8_36,FAKE,720,40,1000,6000,FPGA_3_173_46,3,173,46,F2A_12430,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_36,Bank_VL_8_36,FAKE,720,40,1000,6000,FPGA_3_173_47,3,173,47,F2A_12431,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,460,40,1000,4000,FPGA_3_174_0,3,174,0,A2F_12456,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,460,40,1000,4000,FPGA_3_174_1,3,174,1,A2F_12457,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,460,40,1000,4000,FPGA_3_174_2,3,174,2,A2F_12458,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_3,3,174,3,A2F_12459,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_4,3,174,4,A2F_12460,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_5,3,174,5,A2F_12461,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_6,3,174,6,A2F_12462,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_7,3,174,7,A2F_12463,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_8,3,174,8,A2F_12464,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_9,3,174,9,A2F_12465,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_10,3,174,10,A2F_12466,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_38,Bank_VL_8_38,FAKE,980,40,2000,1000,FPGA_3_174_11,3,174,11,A2F_12467,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,70,40,1000,1000,FPGA_3_174_24,3,174,24,F2A_12480,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,200,40,1000,2000,FPGA_3_174_25,3,174,25,F2A_12481,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,200,40,1000,2000,FPGA_3_174_26,3,174,26,F2A_12482,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,200,40,1000,2000,FPGA_3_174_27,3,174,27,F2A_12483,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,200,40,1000,2000,FPGA_3_174_28,3,174,28,F2A_12484,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,200,40,1000,2000,FPGA_3_174_29,3,174,29,F2A_12485,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,200,40,1000,2000,FPGA_3_174_30,3,174,30,F2A_12486,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,200,40,1000,2000,FPGA_3_174_31,3,174,31,F2A_12487,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,200,40,1000,2000,FPGA_3_174_32,3,174,32,F2A_12488,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,200,40,1000,2000,FPGA_3_174_33,3,174,33,F2A_12489,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,330,40,1000,3000,FPGA_3_174_34,3,174,34,F2A_12490,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,330,40,1000,3000,FPGA_3_174_35,3,174,35,F2A_12491,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,330,40,1000,3000,FPGA_3_174_36,3,174,36,F2A_12492,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,330,40,1000,3000,FPGA_3_174_37,3,174,37,F2A_12493,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_38,3,174,38,F2A_12494,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_39,3,174,39,F2A_12495,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_37,Bank_VL_8_37,FAKE,590,40,1000,5000,FPGA_3_174_40,3,174,40,F2A_12496,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_38,Bank_VL_8_38,FAKE,720,40,1000,6000,FPGA_3_174_41,3,174,41,F2A_12497,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_38,Bank_VL_8_38,FAKE,720,40,1000,6000,FPGA_3_174_42,3,174,42,F2A_12498,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_38,Bank_VL_8_38,FAKE,720,40,1000,6000,FPGA_3_174_43,3,174,43,F2A_12499,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_38,Bank_VL_8_38,FAKE,720,40,1000,6000,FPGA_3_174_44,3,174,44,F2A_12500,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_38,Bank_VL_8_38,FAKE,720,40,1000,6000,FPGA_3_174_45,3,174,45,F2A_12501,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_38,Bank_VL_8_38,FAKE,720,40,1000,6000,FPGA_3_174_46,3,174,46,F2A_12502,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_38,Bank_VL_8_38,FAKE,720,40,1000,6000,FPGA_3_174_47,3,174,47,F2A_12503,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,460,40,1000,4000,FPGA_3_175_0,3,175,0,A2F_12528,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,460,40,1000,4000,FPGA_3_175_1,3,175,1,A2F_12529,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,460,40,1000,4000,FPGA_3_175_2,3,175,2,A2F_12530,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_3,3,175,3,A2F_12531,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_4,3,175,4,A2F_12532,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_5,3,175,5,A2F_12533,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_6,3,175,6,A2F_12534,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_7,3,175,7,A2F_12535,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_8,3,175,8,A2F_12536,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_9,3,175,9,A2F_12537,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_10,3,175,10,A2F_12538,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_40,Bank_VL_8_40,FAKE,980,40,2000,1000,FPGA_3_175_11,3,175,11,A2F_12539,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,70,40,1000,1000,FPGA_3_175_24,3,175,24,F2A_12552,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,200,40,1000,2000,FPGA_3_175_25,3,175,25,F2A_12553,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,200,40,1000,2000,FPGA_3_175_26,3,175,26,F2A_12554,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,200,40,1000,2000,FPGA_3_175_27,3,175,27,F2A_12555,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,200,40,1000,2000,FPGA_3_175_28,3,175,28,F2A_12556,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,200,40,1000,2000,FPGA_3_175_29,3,175,29,F2A_12557,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,200,40,1000,2000,FPGA_3_175_30,3,175,30,F2A_12558,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,200,40,1000,2000,FPGA_3_175_31,3,175,31,F2A_12559,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,200,40,1000,2000,FPGA_3_175_32,3,175,32,F2A_12560,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,200,40,1000,2000,FPGA_3_175_33,3,175,33,F2A_12561,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,330,40,1000,3000,FPGA_3_175_34,3,175,34,F2A_12562,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,330,40,1000,3000,FPGA_3_175_35,3,175,35,F2A_12563,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,330,40,1000,3000,FPGA_3_175_36,3,175,36,F2A_12564,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,330,40,1000,3000,FPGA_3_175_37,3,175,37,F2A_12565,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_38,3,175,38,F2A_12566,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_39,3,175,39,F2A_12567,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_39,Bank_VL_8_39,FAKE,590,40,1000,5000,FPGA_3_175_40,3,175,40,F2A_12568,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_40,Bank_VL_8_40,FAKE,720,40,1000,6000,FPGA_3_175_41,3,175,41,F2A_12569,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_40,Bank_VL_8_40,FAKE,720,40,1000,6000,FPGA_3_175_42,3,175,42,F2A_12570,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_40,Bank_VL_8_40,FAKE,720,40,1000,6000,FPGA_3_175_43,3,175,43,F2A_12571,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_40,Bank_VL_8_40,FAKE,720,40,1000,6000,FPGA_3_175_44,3,175,44,F2A_12572,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_40,Bank_VL_8_40,FAKE,720,40,1000,6000,FPGA_3_175_45,3,175,45,F2A_12573,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_40,Bank_VL_8_40,FAKE,720,40,1000,6000,FPGA_3_175_46,3,175,46,F2A_12574,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_8_40,Bank_VL_8_40,FAKE,720,40,1000,6000,FPGA_3_175_47,3,175,47,F2A_12575,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,330,40,1000,3000,FPGA_3_176_0,3,176,0,A2F_12600,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,330,40,1000,3000,FPGA_3_176_1,3,176,1,A2F_12601,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,330,40,1000,3000,FPGA_3_176_2,3,176,2,A2F_12602,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,330,40,1000,3000,FPGA_3_176_3,3,176,3,A2F_12603,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,330,40,1000,3000,FPGA_3_176_4,3,176,4,A2F_12604,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,330,40,1000,3000,FPGA_3_176_5,3,176,5,A2F_12605,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,460,40,1000,4000,FPGA_3_176_6,3,176,6,A2F_12606,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,460,40,1000,4000,FPGA_3_176_7,3,176,7,A2F_12607,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,460,40,1000,4000,FPGA_3_176_8,3,176,8,A2F_12608,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,460,40,1000,4000,FPGA_3_176_9,3,176,9,A2F_12609,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,460,40,1000,4000,FPGA_3_176_10,3,176,10,A2F_12610,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,70,40,1000,1000,FPGA_3_176_24,3,176,24,F2A_12624,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,70,40,1000,1000,FPGA_3_176_25,3,176,25,F2A_12625,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,70,40,1000,1000,FPGA_3_176_26,3,176,26,F2A_12626,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,70,40,1000,1000,FPGA_3_176_27,3,176,27,F2A_12627,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,70,40,1000,1000,FPGA_3_176_28,3,176,28,F2A_12628,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,70,40,1000,1000,FPGA_3_176_29,3,176,29,F2A_12629,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,70,40,1000,1000,FPGA_3_176_30,3,176,30,F2A_12630,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,70,40,1000,1000,FPGA_3_176_31,3,176,31,F2A_12631,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,70,40,1000,1000,FPGA_3_176_32,3,176,32,F2A_12632,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,460,40,1000,4000,FPGA_3_177_0,3,177,0,A2F_12672,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,460,40,1000,4000,FPGA_3_177_1,3,177,1,A2F_12673,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,460,40,1000,4000,FPGA_3_177_2,3,177,2,A2F_12674,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_3,3,177,3,A2F_12675,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_4,3,177,4,A2F_12676,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_5,3,177,5,A2F_12677,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_6,3,177,6,A2F_12678,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_7,3,177,7,A2F_12679,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_8,3,177,8,A2F_12680,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_9,3,177,9,A2F_12681,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_10,3,177,10,A2F_12682,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_2,Bank_VL_9_2,FAKE,980,40,2000,1000,FPGA_3_177_11,3,177,11,A2F_12683,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,70,40,1000,1000,FPGA_3_177_24,3,177,24,F2A_12696,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,200,40,1000,2000,FPGA_3_177_25,3,177,25,F2A_12697,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,200,40,1000,2000,FPGA_3_177_26,3,177,26,F2A_12698,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,200,40,1000,2000,FPGA_3_177_27,3,177,27,F2A_12699,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,200,40,1000,2000,FPGA_3_177_28,3,177,28,F2A_12700,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,200,40,1000,2000,FPGA_3_177_29,3,177,29,F2A_12701,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,200,40,1000,2000,FPGA_3_177_30,3,177,30,F2A_12702,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,200,40,1000,2000,FPGA_3_177_31,3,177,31,F2A_12703,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,200,40,1000,2000,FPGA_3_177_32,3,177,32,F2A_12704,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,200,40,1000,2000,FPGA_3_177_33,3,177,33,F2A_12705,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,330,40,1000,3000,FPGA_3_177_34,3,177,34,F2A_12706,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,330,40,1000,3000,FPGA_3_177_35,3,177,35,F2A_12707,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,330,40,1000,3000,FPGA_3_177_36,3,177,36,F2A_12708,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,330,40,1000,3000,FPGA_3_177_37,3,177,37,F2A_12709,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_38,3,177,38,F2A_12710,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_39,3,177,39,F2A_12711,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_1,Bank_VL_9_1,FAKE,590,40,1000,5000,FPGA_3_177_40,3,177,40,F2A_12712,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_2,Bank_VL_9_2,FAKE,720,40,1000,6000,FPGA_3_177_41,3,177,41,F2A_12713,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_2,Bank_VL_9_2,FAKE,720,40,1000,6000,FPGA_3_177_42,3,177,42,F2A_12714,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_2,Bank_VL_9_2,FAKE,720,40,1000,6000,FPGA_3_177_43,3,177,43,F2A_12715,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_2,Bank_VL_9_2,FAKE,720,40,1000,6000,FPGA_3_177_44,3,177,44,F2A_12716,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_2,Bank_VL_9_2,FAKE,720,40,1000,6000,FPGA_3_177_45,3,177,45,F2A_12717,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_2,Bank_VL_9_2,FAKE,720,40,1000,6000,FPGA_3_177_46,3,177,46,F2A_12718,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_2,Bank_VL_9_2,FAKE,720,40,1000,6000,FPGA_3_177_47,3,177,47,F2A_12719,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,460,40,1000,4000,FPGA_3_178_0,3,178,0,A2F_12744,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,460,40,1000,4000,FPGA_3_178_1,3,178,1,A2F_12745,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,460,40,1000,4000,FPGA_3_178_2,3,178,2,A2F_12746,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_3,3,178,3,A2F_12747,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_4,3,178,4,A2F_12748,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_5,3,178,5,A2F_12749,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_6,3,178,6,A2F_12750,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_7,3,178,7,A2F_12751,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_8,3,178,8,A2F_12752,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_9,3,178,9,A2F_12753,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_10,3,178,10,A2F_12754,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_4,Bank_VL_9_4,FAKE,980,40,2000,1000,FPGA_3_178_11,3,178,11,A2F_12755,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,70,40,1000,1000,FPGA_3_178_24,3,178,24,F2A_12768,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,200,40,1000,2000,FPGA_3_178_25,3,178,25,F2A_12769,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,200,40,1000,2000,FPGA_3_178_26,3,178,26,F2A_12770,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,200,40,1000,2000,FPGA_3_178_27,3,178,27,F2A_12771,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,200,40,1000,2000,FPGA_3_178_28,3,178,28,F2A_12772,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,200,40,1000,2000,FPGA_3_178_29,3,178,29,F2A_12773,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,200,40,1000,2000,FPGA_3_178_30,3,178,30,F2A_12774,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,200,40,1000,2000,FPGA_3_178_31,3,178,31,F2A_12775,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,200,40,1000,2000,FPGA_3_178_32,3,178,32,F2A_12776,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,200,40,1000,2000,FPGA_3_178_33,3,178,33,F2A_12777,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,330,40,1000,3000,FPGA_3_178_34,3,178,34,F2A_12778,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,330,40,1000,3000,FPGA_3_178_35,3,178,35,F2A_12779,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,330,40,1000,3000,FPGA_3_178_36,3,178,36,F2A_12780,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,330,40,1000,3000,FPGA_3_178_37,3,178,37,F2A_12781,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_38,3,178,38,F2A_12782,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_39,3,178,39,F2A_12783,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_3,Bank_VL_9_3,FAKE,590,40,1000,5000,FPGA_3_178_40,3,178,40,F2A_12784,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_4,Bank_VL_9_4,FAKE,720,40,1000,6000,FPGA_3_178_41,3,178,41,F2A_12785,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_4,Bank_VL_9_4,FAKE,720,40,1000,6000,FPGA_3_178_42,3,178,42,F2A_12786,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_4,Bank_VL_9_4,FAKE,720,40,1000,6000,FPGA_3_178_43,3,178,43,F2A_12787,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_4,Bank_VL_9_4,FAKE,720,40,1000,6000,FPGA_3_178_44,3,178,44,F2A_12788,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_4,Bank_VL_9_4,FAKE,720,40,1000,6000,FPGA_3_178_45,3,178,45,F2A_12789,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_4,Bank_VL_9_4,FAKE,720,40,1000,6000,FPGA_3_178_46,3,178,46,F2A_12790,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_4,Bank_VL_9_4,FAKE,720,40,1000,6000,FPGA_3_178_47,3,178,47,F2A_12791,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,460,40,1000,4000,FPGA_3_179_0,3,179,0,A2F_12816,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,460,40,1000,4000,FPGA_3_179_1,3,179,1,A2F_12817,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,460,40,1000,4000,FPGA_3_179_2,3,179,2,A2F_12818,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_3,3,179,3,A2F_12819,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_4,3,179,4,A2F_12820,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_5,3,179,5,A2F_12821,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_6,3,179,6,A2F_12822,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_7,3,179,7,A2F_12823,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_8,3,179,8,A2F_12824,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_9,3,179,9,A2F_12825,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_10,3,179,10,A2F_12826,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_6,Bank_VL_9_6,FAKE,980,40,2000,1000,FPGA_3_179_11,3,179,11,A2F_12827,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,70,40,1000,1000,FPGA_3_179_24,3,179,24,F2A_12840,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,200,40,1000,2000,FPGA_3_179_25,3,179,25,F2A_12841,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,200,40,1000,2000,FPGA_3_179_26,3,179,26,F2A_12842,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,200,40,1000,2000,FPGA_3_179_27,3,179,27,F2A_12843,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,200,40,1000,2000,FPGA_3_179_28,3,179,28,F2A_12844,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,200,40,1000,2000,FPGA_3_179_29,3,179,29,F2A_12845,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,200,40,1000,2000,FPGA_3_179_30,3,179,30,F2A_12846,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,200,40,1000,2000,FPGA_3_179_31,3,179,31,F2A_12847,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,200,40,1000,2000,FPGA_3_179_32,3,179,32,F2A_12848,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,200,40,1000,2000,FPGA_3_179_33,3,179,33,F2A_12849,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,330,40,1000,3000,FPGA_3_179_34,3,179,34,F2A_12850,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,330,40,1000,3000,FPGA_3_179_35,3,179,35,F2A_12851,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,330,40,1000,3000,FPGA_3_179_36,3,179,36,F2A_12852,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,330,40,1000,3000,FPGA_3_179_37,3,179,37,F2A_12853,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_38,3,179,38,F2A_12854,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_39,3,179,39,F2A_12855,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_5,Bank_VL_9_5,FAKE,590,40,1000,5000,FPGA_3_179_40,3,179,40,F2A_12856,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_6,Bank_VL_9_6,FAKE,720,40,1000,6000,FPGA_3_179_41,3,179,41,F2A_12857,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_6,Bank_VL_9_6,FAKE,720,40,1000,6000,FPGA_3_179_42,3,179,42,F2A_12858,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_6,Bank_VL_9_6,FAKE,720,40,1000,6000,FPGA_3_179_43,3,179,43,F2A_12859,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_6,Bank_VL_9_6,FAKE,720,40,1000,6000,FPGA_3_179_44,3,179,44,F2A_12860,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_6,Bank_VL_9_6,FAKE,720,40,1000,6000,FPGA_3_179_45,3,179,45,F2A_12861,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_6,Bank_VL_9_6,FAKE,720,40,1000,6000,FPGA_3_179_46,3,179,46,F2A_12862,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_6,Bank_VL_9_6,FAKE,720,40,1000,6000,FPGA_3_179_47,3,179,47,F2A_12863,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,460,40,1000,4000,FPGA_3_180_0,3,180,0,A2F_12888,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,460,40,1000,4000,FPGA_3_180_1,3,180,1,A2F_12889,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,460,40,1000,4000,FPGA_3_180_2,3,180,2,A2F_12890,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_3,3,180,3,A2F_12891,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_4,3,180,4,A2F_12892,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_5,3,180,5,A2F_12893,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_6,3,180,6,A2F_12894,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_7,3,180,7,A2F_12895,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_8,3,180,8,A2F_12896,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_9,3,180,9,A2F_12897,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_10,3,180,10,A2F_12898,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_8,Bank_VL_9_8,FAKE,980,40,2000,1000,FPGA_3_180_11,3,180,11,A2F_12899,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,70,40,1000,1000,FPGA_3_180_24,3,180,24,F2A_12912,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,200,40,1000,2000,FPGA_3_180_25,3,180,25,F2A_12913,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,200,40,1000,2000,FPGA_3_180_26,3,180,26,F2A_12914,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,200,40,1000,2000,FPGA_3_180_27,3,180,27,F2A_12915,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,200,40,1000,2000,FPGA_3_180_28,3,180,28,F2A_12916,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,200,40,1000,2000,FPGA_3_180_29,3,180,29,F2A_12917,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,200,40,1000,2000,FPGA_3_180_30,3,180,30,F2A_12918,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,200,40,1000,2000,FPGA_3_180_31,3,180,31,F2A_12919,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,200,40,1000,2000,FPGA_3_180_32,3,180,32,F2A_12920,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,200,40,1000,2000,FPGA_3_180_33,3,180,33,F2A_12921,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,330,40,1000,3000,FPGA_3_180_34,3,180,34,F2A_12922,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,330,40,1000,3000,FPGA_3_180_35,3,180,35,F2A_12923,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,330,40,1000,3000,FPGA_3_180_36,3,180,36,F2A_12924,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,330,40,1000,3000,FPGA_3_180_37,3,180,37,F2A_12925,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_38,3,180,38,F2A_12926,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_39,3,180,39,F2A_12927,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_7,Bank_VL_9_7,FAKE,590,40,1000,5000,FPGA_3_180_40,3,180,40,F2A_12928,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_8,Bank_VL_9_8,FAKE,720,40,1000,6000,FPGA_3_180_41,3,180,41,F2A_12929,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_8,Bank_VL_9_8,FAKE,720,40,1000,6000,FPGA_3_180_42,3,180,42,F2A_12930,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_8,Bank_VL_9_8,FAKE,720,40,1000,6000,FPGA_3_180_43,3,180,43,F2A_12931,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_8,Bank_VL_9_8,FAKE,720,40,1000,6000,FPGA_3_180_44,3,180,44,F2A_12932,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_8,Bank_VL_9_8,FAKE,720,40,1000,6000,FPGA_3_180_45,3,180,45,F2A_12933,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_8,Bank_VL_9_8,FAKE,720,40,1000,6000,FPGA_3_180_46,3,180,46,F2A_12934,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_8,Bank_VL_9_8,FAKE,720,40,1000,6000,FPGA_3_180_47,3,180,47,F2A_12935,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,460,40,1000,4000,FPGA_3_181_0,3,181,0,A2F_12960,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,460,40,1000,4000,FPGA_3_181_1,3,181,1,A2F_12961,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,460,40,1000,4000,FPGA_3_181_2,3,181,2,A2F_12962,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_3,3,181,3,A2F_12963,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_4,3,181,4,A2F_12964,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_5,3,181,5,A2F_12965,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_6,3,181,6,A2F_12966,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_7,3,181,7,A2F_12967,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_8,3,181,8,A2F_12968,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_9,3,181,9,A2F_12969,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_10,3,181,10,A2F_12970,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_10,Bank_VL_9_10,FAKE,980,40,2000,1000,FPGA_3_181_11,3,181,11,A2F_12971,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,70,40,1000,1000,FPGA_3_181_24,3,181,24,F2A_12984,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,200,40,1000,2000,FPGA_3_181_25,3,181,25,F2A_12985,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,200,40,1000,2000,FPGA_3_181_26,3,181,26,F2A_12986,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,200,40,1000,2000,FPGA_3_181_27,3,181,27,F2A_12987,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,200,40,1000,2000,FPGA_3_181_28,3,181,28,F2A_12988,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,200,40,1000,2000,FPGA_3_181_29,3,181,29,F2A_12989,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,200,40,1000,2000,FPGA_3_181_30,3,181,30,F2A_12990,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,200,40,1000,2000,FPGA_3_181_31,3,181,31,F2A_12991,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,200,40,1000,2000,FPGA_3_181_32,3,181,32,F2A_12992,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,200,40,1000,2000,FPGA_3_181_33,3,181,33,F2A_12993,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,330,40,1000,3000,FPGA_3_181_34,3,181,34,F2A_12994,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,330,40,1000,3000,FPGA_3_181_35,3,181,35,F2A_12995,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,330,40,1000,3000,FPGA_3_181_36,3,181,36,F2A_12996,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,330,40,1000,3000,FPGA_3_181_37,3,181,37,F2A_12997,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_38,3,181,38,F2A_12998,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_39,3,181,39,F2A_12999,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_9,Bank_VL_9_9,FAKE,590,40,1000,5000,FPGA_3_181_40,3,181,40,F2A_13000,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_10,Bank_VL_9_10,FAKE,720,40,1000,6000,FPGA_3_181_41,3,181,41,F2A_13001,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_10,Bank_VL_9_10,FAKE,720,40,1000,6000,FPGA_3_181_42,3,181,42,F2A_13002,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_10,Bank_VL_9_10,FAKE,720,40,1000,6000,FPGA_3_181_43,3,181,43,F2A_13003,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_10,Bank_VL_9_10,FAKE,720,40,1000,6000,FPGA_3_181_44,3,181,44,F2A_13004,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_10,Bank_VL_9_10,FAKE,720,40,1000,6000,FPGA_3_181_45,3,181,45,F2A_13005,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_10,Bank_VL_9_10,FAKE,720,40,1000,6000,FPGA_3_181_46,3,181,46,F2A_13006,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_10,Bank_VL_9_10,FAKE,720,40,1000,6000,FPGA_3_181_47,3,181,47,F2A_13007,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,460,40,1000,4000,FPGA_3_182_0,3,182,0,A2F_13032,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,460,40,1000,4000,FPGA_3_182_1,3,182,1,A2F_13033,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,460,40,1000,4000,FPGA_3_182_2,3,182,2,A2F_13034,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_3,3,182,3,A2F_13035,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_4,3,182,4,A2F_13036,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_5,3,182,5,A2F_13037,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_6,3,182,6,A2F_13038,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_7,3,182,7,A2F_13039,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_8,3,182,8,A2F_13040,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_9,3,182,9,A2F_13041,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_10,3,182,10,A2F_13042,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_12,Bank_VL_9_12,FAKE,980,40,2000,1000,FPGA_3_182_11,3,182,11,A2F_13043,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,70,40,1000,1000,FPGA_3_182_24,3,182,24,F2A_13056,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,200,40,1000,2000,FPGA_3_182_25,3,182,25,F2A_13057,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,200,40,1000,2000,FPGA_3_182_26,3,182,26,F2A_13058,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,200,40,1000,2000,FPGA_3_182_27,3,182,27,F2A_13059,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,200,40,1000,2000,FPGA_3_182_28,3,182,28,F2A_13060,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,200,40,1000,2000,FPGA_3_182_29,3,182,29,F2A_13061,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,200,40,1000,2000,FPGA_3_182_30,3,182,30,F2A_13062,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,200,40,1000,2000,FPGA_3_182_31,3,182,31,F2A_13063,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,200,40,1000,2000,FPGA_3_182_32,3,182,32,F2A_13064,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,200,40,1000,2000,FPGA_3_182_33,3,182,33,F2A_13065,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,330,40,1000,3000,FPGA_3_182_34,3,182,34,F2A_13066,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,330,40,1000,3000,FPGA_3_182_35,3,182,35,F2A_13067,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,330,40,1000,3000,FPGA_3_182_36,3,182,36,F2A_13068,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,330,40,1000,3000,FPGA_3_182_37,3,182,37,F2A_13069,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_38,3,182,38,F2A_13070,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_39,3,182,39,F2A_13071,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_11,Bank_VL_9_11,FAKE,590,40,1000,5000,FPGA_3_182_40,3,182,40,F2A_13072,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_12,Bank_VL_9_12,FAKE,720,40,1000,6000,FPGA_3_182_41,3,182,41,F2A_13073,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_12,Bank_VL_9_12,FAKE,720,40,1000,6000,FPGA_3_182_42,3,182,42,F2A_13074,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_12,Bank_VL_9_12,FAKE,720,40,1000,6000,FPGA_3_182_43,3,182,43,F2A_13075,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_12,Bank_VL_9_12,FAKE,720,40,1000,6000,FPGA_3_182_44,3,182,44,F2A_13076,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_12,Bank_VL_9_12,FAKE,720,40,1000,6000,FPGA_3_182_45,3,182,45,F2A_13077,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_12,Bank_VL_9_12,FAKE,720,40,1000,6000,FPGA_3_182_46,3,182,46,F2A_13078,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_12,Bank_VL_9_12,FAKE,720,40,1000,6000,FPGA_3_182_47,3,182,47,F2A_13079,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,460,40,1000,4000,FPGA_3_183_0,3,183,0,A2F_13104,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,460,40,1000,4000,FPGA_3_183_1,3,183,1,A2F_13105,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,460,40,1000,4000,FPGA_3_183_2,3,183,2,A2F_13106,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_3,3,183,3,A2F_13107,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_4,3,183,4,A2F_13108,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_5,3,183,5,A2F_13109,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_6,3,183,6,A2F_13110,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_7,3,183,7,A2F_13111,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_8,3,183,8,A2F_13112,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_9,3,183,9,A2F_13113,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_10,3,183,10,A2F_13114,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_14,Bank_VL_9_14,FAKE,980,40,2000,1000,FPGA_3_183_11,3,183,11,A2F_13115,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,70,40,1000,1000,FPGA_3_183_24,3,183,24,F2A_13128,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,200,40,1000,2000,FPGA_3_183_25,3,183,25,F2A_13129,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,200,40,1000,2000,FPGA_3_183_26,3,183,26,F2A_13130,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,200,40,1000,2000,FPGA_3_183_27,3,183,27,F2A_13131,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,200,40,1000,2000,FPGA_3_183_28,3,183,28,F2A_13132,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,200,40,1000,2000,FPGA_3_183_29,3,183,29,F2A_13133,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,200,40,1000,2000,FPGA_3_183_30,3,183,30,F2A_13134,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,200,40,1000,2000,FPGA_3_183_31,3,183,31,F2A_13135,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,200,40,1000,2000,FPGA_3_183_32,3,183,32,F2A_13136,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,200,40,1000,2000,FPGA_3_183_33,3,183,33,F2A_13137,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,330,40,1000,3000,FPGA_3_183_34,3,183,34,F2A_13138,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,330,40,1000,3000,FPGA_3_183_35,3,183,35,F2A_13139,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,330,40,1000,3000,FPGA_3_183_36,3,183,36,F2A_13140,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,330,40,1000,3000,FPGA_3_183_37,3,183,37,F2A_13141,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_38,3,183,38,F2A_13142,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_39,3,183,39,F2A_13143,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_13,Bank_VL_9_13,FAKE,590,40,1000,5000,FPGA_3_183_40,3,183,40,F2A_13144,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_14,Bank_VL_9_14,FAKE,720,40,1000,6000,FPGA_3_183_41,3,183,41,F2A_13145,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_14,Bank_VL_9_14,FAKE,720,40,1000,6000,FPGA_3_183_42,3,183,42,F2A_13146,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_14,Bank_VL_9_14,FAKE,720,40,1000,6000,FPGA_3_183_43,3,183,43,F2A_13147,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_14,Bank_VL_9_14,FAKE,720,40,1000,6000,FPGA_3_183_44,3,183,44,F2A_13148,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_14,Bank_VL_9_14,FAKE,720,40,1000,6000,FPGA_3_183_45,3,183,45,F2A_13149,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_14,Bank_VL_9_14,FAKE,720,40,1000,6000,FPGA_3_183_46,3,183,46,F2A_13150,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_14,Bank_VL_9_14,FAKE,720,40,1000,6000,FPGA_3_183_47,3,183,47,F2A_13151,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,460,40,1000,4000,FPGA_3_184_0,3,184,0,A2F_13176,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,460,40,1000,4000,FPGA_3_184_1,3,184,1,A2F_13177,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,460,40,1000,4000,FPGA_3_184_2,3,184,2,A2F_13178,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_3,3,184,3,A2F_13179,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_4,3,184,4,A2F_13180,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_5,3,184,5,A2F_13181,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_6,3,184,6,A2F_13182,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_7,3,184,7,A2F_13183,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_8,3,184,8,A2F_13184,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_9,3,184,9,A2F_13185,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_10,3,184,10,A2F_13186,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_16,Bank_VL_9_16,FAKE,980,40,2000,1000,FPGA_3_184_11,3,184,11,A2F_13187,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,70,40,1000,1000,FPGA_3_184_24,3,184,24,F2A_13200,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,200,40,1000,2000,FPGA_3_184_25,3,184,25,F2A_13201,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,200,40,1000,2000,FPGA_3_184_26,3,184,26,F2A_13202,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,200,40,1000,2000,FPGA_3_184_27,3,184,27,F2A_13203,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,200,40,1000,2000,FPGA_3_184_28,3,184,28,F2A_13204,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,200,40,1000,2000,FPGA_3_184_29,3,184,29,F2A_13205,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,200,40,1000,2000,FPGA_3_184_30,3,184,30,F2A_13206,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,200,40,1000,2000,FPGA_3_184_31,3,184,31,F2A_13207,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,200,40,1000,2000,FPGA_3_184_32,3,184,32,F2A_13208,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,200,40,1000,2000,FPGA_3_184_33,3,184,33,F2A_13209,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,330,40,1000,3000,FPGA_3_184_34,3,184,34,F2A_13210,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,330,40,1000,3000,FPGA_3_184_35,3,184,35,F2A_13211,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,330,40,1000,3000,FPGA_3_184_36,3,184,36,F2A_13212,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,330,40,1000,3000,FPGA_3_184_37,3,184,37,F2A_13213,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_38,3,184,38,F2A_13214,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_39,3,184,39,F2A_13215,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_15,Bank_VL_9_15,FAKE,590,40,1000,5000,FPGA_3_184_40,3,184,40,F2A_13216,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_16,Bank_VL_9_16,FAKE,720,40,1000,6000,FPGA_3_184_41,3,184,41,F2A_13217,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_16,Bank_VL_9_16,FAKE,720,40,1000,6000,FPGA_3_184_42,3,184,42,F2A_13218,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_16,Bank_VL_9_16,FAKE,720,40,1000,6000,FPGA_3_184_43,3,184,43,F2A_13219,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_16,Bank_VL_9_16,FAKE,720,40,1000,6000,FPGA_3_184_44,3,184,44,F2A_13220,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_16,Bank_VL_9_16,FAKE,720,40,1000,6000,FPGA_3_184_45,3,184,45,F2A_13221,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_16,Bank_VL_9_16,FAKE,720,40,1000,6000,FPGA_3_184_46,3,184,46,F2A_13222,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_16,Bank_VL_9_16,FAKE,720,40,1000,6000,FPGA_3_184_47,3,184,47,F2A_13223,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,460,40,1000,4000,FPGA_3_185_0,3,185,0,A2F_13248,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,460,40,1000,4000,FPGA_3_185_1,3,185,1,A2F_13249,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,460,40,1000,4000,FPGA_3_185_2,3,185,2,A2F_13250,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_3,3,185,3,A2F_13251,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_4,3,185,4,A2F_13252,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_5,3,185,5,A2F_13253,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_6,3,185,6,A2F_13254,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_7,3,185,7,A2F_13255,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_8,3,185,8,A2F_13256,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_9,3,185,9,A2F_13257,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_10,3,185,10,A2F_13258,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_18,Bank_VL_9_18,FAKE,980,40,2000,1000,FPGA_3_185_11,3,185,11,A2F_13259,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,70,40,1000,1000,FPGA_3_185_24,3,185,24,F2A_13272,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,200,40,1000,2000,FPGA_3_185_25,3,185,25,F2A_13273,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,200,40,1000,2000,FPGA_3_185_26,3,185,26,F2A_13274,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,200,40,1000,2000,FPGA_3_185_27,3,185,27,F2A_13275,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,200,40,1000,2000,FPGA_3_185_28,3,185,28,F2A_13276,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,200,40,1000,2000,FPGA_3_185_29,3,185,29,F2A_13277,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,200,40,1000,2000,FPGA_3_185_30,3,185,30,F2A_13278,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,200,40,1000,2000,FPGA_3_185_31,3,185,31,F2A_13279,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,200,40,1000,2000,FPGA_3_185_32,3,185,32,F2A_13280,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,200,40,1000,2000,FPGA_3_185_33,3,185,33,F2A_13281,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,330,40,1000,3000,FPGA_3_185_34,3,185,34,F2A_13282,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,330,40,1000,3000,FPGA_3_185_35,3,185,35,F2A_13283,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,330,40,1000,3000,FPGA_3_185_36,3,185,36,F2A_13284,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,330,40,1000,3000,FPGA_3_185_37,3,185,37,F2A_13285,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_38,3,185,38,F2A_13286,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_39,3,185,39,F2A_13287,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_17,Bank_VL_9_17,FAKE,590,40,1000,5000,FPGA_3_185_40,3,185,40,F2A_13288,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_18,Bank_VL_9_18,FAKE,720,40,1000,6000,FPGA_3_185_41,3,185,41,F2A_13289,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_18,Bank_VL_9_18,FAKE,720,40,1000,6000,FPGA_3_185_42,3,185,42,F2A_13290,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_18,Bank_VL_9_18,FAKE,720,40,1000,6000,FPGA_3_185_43,3,185,43,F2A_13291,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_18,Bank_VL_9_18,FAKE,720,40,1000,6000,FPGA_3_185_44,3,185,44,F2A_13292,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_18,Bank_VL_9_18,FAKE,720,40,1000,6000,FPGA_3_185_45,3,185,45,F2A_13293,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_18,Bank_VL_9_18,FAKE,720,40,1000,6000,FPGA_3_185_46,3,185,46,F2A_13294,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_18,Bank_VL_9_18,FAKE,720,40,1000,6000,FPGA_3_185_47,3,185,47,F2A_13295,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,460,40,1000,4000,FPGA_3_186_0,3,186,0,A2F_13320,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,460,40,1000,4000,FPGA_3_186_1,3,186,1,A2F_13321,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,460,40,1000,4000,FPGA_3_186_2,3,186,2,A2F_13322,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_3,3,186,3,A2F_13323,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_4,3,186,4,A2F_13324,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_5,3,186,5,A2F_13325,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_6,3,186,6,A2F_13326,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_7,3,186,7,A2F_13327,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_8,3,186,8,A2F_13328,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_9,3,186,9,A2F_13329,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_10,3,186,10,A2F_13330,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_20,Bank_VL_9_20,FAKE,980,40,2000,1000,FPGA_3_186_11,3,186,11,A2F_13331,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,70,40,1000,1000,FPGA_3_186_24,3,186,24,F2A_13344,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,200,40,1000,2000,FPGA_3_186_25,3,186,25,F2A_13345,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,200,40,1000,2000,FPGA_3_186_26,3,186,26,F2A_13346,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,200,40,1000,2000,FPGA_3_186_27,3,186,27,F2A_13347,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,200,40,1000,2000,FPGA_3_186_28,3,186,28,F2A_13348,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,200,40,1000,2000,FPGA_3_186_29,3,186,29,F2A_13349,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,200,40,1000,2000,FPGA_3_186_30,3,186,30,F2A_13350,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,200,40,1000,2000,FPGA_3_186_31,3,186,31,F2A_13351,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,200,40,1000,2000,FPGA_3_186_32,3,186,32,F2A_13352,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,200,40,1000,2000,FPGA_3_186_33,3,186,33,F2A_13353,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,330,40,1000,3000,FPGA_3_186_34,3,186,34,F2A_13354,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,330,40,1000,3000,FPGA_3_186_35,3,186,35,F2A_13355,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,330,40,1000,3000,FPGA_3_186_36,3,186,36,F2A_13356,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,330,40,1000,3000,FPGA_3_186_37,3,186,37,F2A_13357,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_38,3,186,38,F2A_13358,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_39,3,186,39,F2A_13359,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_19,Bank_VL_9_19,FAKE,590,40,1000,5000,FPGA_3_186_40,3,186,40,F2A_13360,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_20,Bank_VL_9_20,FAKE,720,40,1000,6000,FPGA_3_186_41,3,186,41,F2A_13361,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_20,Bank_VL_9_20,FAKE,720,40,1000,6000,FPGA_3_186_42,3,186,42,F2A_13362,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_20,Bank_VL_9_20,FAKE,720,40,1000,6000,FPGA_3_186_43,3,186,43,F2A_13363,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_20,Bank_VL_9_20,FAKE,720,40,1000,6000,FPGA_3_186_44,3,186,44,F2A_13364,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_20,Bank_VL_9_20,FAKE,720,40,1000,6000,FPGA_3_186_45,3,186,45,F2A_13365,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_20,Bank_VL_9_20,FAKE,720,40,1000,6000,FPGA_3_186_46,3,186,46,F2A_13366,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_20,Bank_VL_9_20,FAKE,720,40,1000,6000,FPGA_3_186_47,3,186,47,F2A_13367,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,330,40,1000,3000,FPGA_3_187_0,3,187,0,A2F_13392,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,330,40,1000,3000,FPGA_3_187_1,3,187,1,A2F_13393,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,330,40,1000,3000,FPGA_3_187_2,3,187,2,A2F_13394,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,330,40,1000,3000,FPGA_3_187_3,3,187,3,A2F_13395,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,330,40,1000,3000,FPGA_3_187_4,3,187,4,A2F_13396,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,330,40,1000,3000,FPGA_3_187_5,3,187,5,A2F_13397,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,460,40,1000,4000,FPGA_3_187_6,3,187,6,A2F_13398,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,460,40,1000,4000,FPGA_3_187_7,3,187,7,A2F_13399,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,460,40,1000,4000,FPGA_3_187_8,3,187,8,A2F_13400,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,460,40,1000,4000,FPGA_3_187_9,3,187,9,A2F_13401,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,460,40,1000,4000,FPGA_3_187_10,3,187,10,A2F_13402,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,70,40,1000,1000,FPGA_3_187_24,3,187,24,F2A_13416,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,70,40,1000,1000,FPGA_3_187_25,3,187,25,F2A_13417,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,70,40,1000,1000,FPGA_3_187_26,3,187,26,F2A_13418,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,70,40,1000,1000,FPGA_3_187_27,3,187,27,F2A_13419,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,70,40,1000,1000,FPGA_3_187_28,3,187,28,F2A_13420,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,70,40,1000,1000,FPGA_3_187_29,3,187,29,F2A_13421,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,70,40,1000,1000,FPGA_3_187_30,3,187,30,F2A_13422,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,70,40,1000,1000,FPGA_3_187_31,3,187,31,F2A_13423,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,70,40,1000,1000,FPGA_3_187_32,3,187,32,F2A_13424,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,460,40,1000,4000,FPGA_3_188_0,3,188,0,A2F_13464,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,460,40,1000,4000,FPGA_3_188_1,3,188,1,A2F_13465,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,460,40,1000,4000,FPGA_3_188_2,3,188,2,A2F_13466,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_3,3,188,3,A2F_13467,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_4,3,188,4,A2F_13468,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_5,3,188,5,A2F_13469,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_6,3,188,6,A2F_13470,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_7,3,188,7,A2F_13471,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_8,3,188,8,A2F_13472,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_9,3,188,9,A2F_13473,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_10,3,188,10,A2F_13474,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_22,Bank_VL_9_22,FAKE,980,40,2000,1000,FPGA_3_188_11,3,188,11,A2F_13475,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,70,40,1000,1000,FPGA_3_188_24,3,188,24,F2A_13488,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,200,40,1000,2000,FPGA_3_188_25,3,188,25,F2A_13489,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,200,40,1000,2000,FPGA_3_188_26,3,188,26,F2A_13490,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,200,40,1000,2000,FPGA_3_188_27,3,188,27,F2A_13491,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,200,40,1000,2000,FPGA_3_188_28,3,188,28,F2A_13492,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,200,40,1000,2000,FPGA_3_188_29,3,188,29,F2A_13493,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,200,40,1000,2000,FPGA_3_188_30,3,188,30,F2A_13494,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,200,40,1000,2000,FPGA_3_188_31,3,188,31,F2A_13495,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,200,40,1000,2000,FPGA_3_188_32,3,188,32,F2A_13496,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,200,40,1000,2000,FPGA_3_188_33,3,188,33,F2A_13497,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,330,40,1000,3000,FPGA_3_188_34,3,188,34,F2A_13498,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,330,40,1000,3000,FPGA_3_188_35,3,188,35,F2A_13499,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,330,40,1000,3000,FPGA_3_188_36,3,188,36,F2A_13500,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,330,40,1000,3000,FPGA_3_188_37,3,188,37,F2A_13501,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_38,3,188,38,F2A_13502,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_39,3,188,39,F2A_13503,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_21,Bank_VL_9_21,FAKE,590,40,1000,5000,FPGA_3_188_40,3,188,40,F2A_13504,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_22,Bank_VL_9_22,FAKE,720,40,1000,6000,FPGA_3_188_41,3,188,41,F2A_13505,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_22,Bank_VL_9_22,FAKE,720,40,1000,6000,FPGA_3_188_42,3,188,42,F2A_13506,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_22,Bank_VL_9_22,FAKE,720,40,1000,6000,FPGA_3_188_43,3,188,43,F2A_13507,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_22,Bank_VL_9_22,FAKE,720,40,1000,6000,FPGA_3_188_44,3,188,44,F2A_13508,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_22,Bank_VL_9_22,FAKE,720,40,1000,6000,FPGA_3_188_45,3,188,45,F2A_13509,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_22,Bank_VL_9_22,FAKE,720,40,1000,6000,FPGA_3_188_46,3,188,46,F2A_13510,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_22,Bank_VL_9_22,FAKE,720,40,1000,6000,FPGA_3_188_47,3,188,47,F2A_13511,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,460,40,1000,4000,FPGA_3_189_0,3,189,0,A2F_13536,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,460,40,1000,4000,FPGA_3_189_1,3,189,1,A2F_13537,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,460,40,1000,4000,FPGA_3_189_2,3,189,2,A2F_13538,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_3,3,189,3,A2F_13539,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_4,3,189,4,A2F_13540,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_5,3,189,5,A2F_13541,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_6,3,189,6,A2F_13542,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_7,3,189,7,A2F_13543,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_8,3,189,8,A2F_13544,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_9,3,189,9,A2F_13545,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_10,3,189,10,A2F_13546,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_24,Bank_VL_9_24,FAKE,980,40,2000,1000,FPGA_3_189_11,3,189,11,A2F_13547,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,70,40,1000,1000,FPGA_3_189_24,3,189,24,F2A_13560,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,200,40,1000,2000,FPGA_3_189_25,3,189,25,F2A_13561,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,200,40,1000,2000,FPGA_3_189_26,3,189,26,F2A_13562,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,200,40,1000,2000,FPGA_3_189_27,3,189,27,F2A_13563,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,200,40,1000,2000,FPGA_3_189_28,3,189,28,F2A_13564,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,200,40,1000,2000,FPGA_3_189_29,3,189,29,F2A_13565,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,200,40,1000,2000,FPGA_3_189_30,3,189,30,F2A_13566,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,200,40,1000,2000,FPGA_3_189_31,3,189,31,F2A_13567,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,200,40,1000,2000,FPGA_3_189_32,3,189,32,F2A_13568,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,200,40,1000,2000,FPGA_3_189_33,3,189,33,F2A_13569,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,330,40,1000,3000,FPGA_3_189_34,3,189,34,F2A_13570,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,330,40,1000,3000,FPGA_3_189_35,3,189,35,F2A_13571,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,330,40,1000,3000,FPGA_3_189_36,3,189,36,F2A_13572,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,330,40,1000,3000,FPGA_3_189_37,3,189,37,F2A_13573,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_38,3,189,38,F2A_13574,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_39,3,189,39,F2A_13575,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_23,Bank_VL_9_23,FAKE,590,40,1000,5000,FPGA_3_189_40,3,189,40,F2A_13576,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_24,Bank_VL_9_24,FAKE,720,40,1000,6000,FPGA_3_189_41,3,189,41,F2A_13577,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_24,Bank_VL_9_24,FAKE,720,40,1000,6000,FPGA_3_189_42,3,189,42,F2A_13578,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_24,Bank_VL_9_24,FAKE,720,40,1000,6000,FPGA_3_189_43,3,189,43,F2A_13579,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_24,Bank_VL_9_24,FAKE,720,40,1000,6000,FPGA_3_189_44,3,189,44,F2A_13580,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_24,Bank_VL_9_24,FAKE,720,40,1000,6000,FPGA_3_189_45,3,189,45,F2A_13581,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_24,Bank_VL_9_24,FAKE,720,40,1000,6000,FPGA_3_189_46,3,189,46,F2A_13582,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_24,Bank_VL_9_24,FAKE,720,40,1000,6000,FPGA_3_189_47,3,189,47,F2A_13583,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,460,40,1000,4000,FPGA_3_190_0,3,190,0,A2F_13608,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,460,40,1000,4000,FPGA_3_190_1,3,190,1,A2F_13609,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,460,40,1000,4000,FPGA_3_190_2,3,190,2,A2F_13610,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_3,3,190,3,A2F_13611,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_4,3,190,4,A2F_13612,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_5,3,190,5,A2F_13613,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_6,3,190,6,A2F_13614,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_7,3,190,7,A2F_13615,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_8,3,190,8,A2F_13616,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_9,3,190,9,A2F_13617,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_10,3,190,10,A2F_13618,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_26,Bank_VL_9_26,FAKE,980,40,2000,1000,FPGA_3_190_11,3,190,11,A2F_13619,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,70,40,1000,1000,FPGA_3_190_24,3,190,24,F2A_13632,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,200,40,1000,2000,FPGA_3_190_25,3,190,25,F2A_13633,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,200,40,1000,2000,FPGA_3_190_26,3,190,26,F2A_13634,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,200,40,1000,2000,FPGA_3_190_27,3,190,27,F2A_13635,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,200,40,1000,2000,FPGA_3_190_28,3,190,28,F2A_13636,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,200,40,1000,2000,FPGA_3_190_29,3,190,29,F2A_13637,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,200,40,1000,2000,FPGA_3_190_30,3,190,30,F2A_13638,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,200,40,1000,2000,FPGA_3_190_31,3,190,31,F2A_13639,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,200,40,1000,2000,FPGA_3_190_32,3,190,32,F2A_13640,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,200,40,1000,2000,FPGA_3_190_33,3,190,33,F2A_13641,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,330,40,1000,3000,FPGA_3_190_34,3,190,34,F2A_13642,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,330,40,1000,3000,FPGA_3_190_35,3,190,35,F2A_13643,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,330,40,1000,3000,FPGA_3_190_36,3,190,36,F2A_13644,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,330,40,1000,3000,FPGA_3_190_37,3,190,37,F2A_13645,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_38,3,190,38,F2A_13646,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_39,3,190,39,F2A_13647,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_25,Bank_VL_9_25,FAKE,590,40,1000,5000,FPGA_3_190_40,3,190,40,F2A_13648,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_26,Bank_VL_9_26,FAKE,720,40,1000,6000,FPGA_3_190_41,3,190,41,F2A_13649,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_26,Bank_VL_9_26,FAKE,720,40,1000,6000,FPGA_3_190_42,3,190,42,F2A_13650,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_26,Bank_VL_9_26,FAKE,720,40,1000,6000,FPGA_3_190_43,3,190,43,F2A_13651,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_26,Bank_VL_9_26,FAKE,720,40,1000,6000,FPGA_3_190_44,3,190,44,F2A_13652,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_26,Bank_VL_9_26,FAKE,720,40,1000,6000,FPGA_3_190_45,3,190,45,F2A_13653,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_26,Bank_VL_9_26,FAKE,720,40,1000,6000,FPGA_3_190_46,3,190,46,F2A_13654,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_26,Bank_VL_9_26,FAKE,720,40,1000,6000,FPGA_3_190_47,3,190,47,F2A_13655,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,460,40,1000,4000,FPGA_3_191_0,3,191,0,A2F_13680,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,460,40,1000,4000,FPGA_3_191_1,3,191,1,A2F_13681,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,460,40,1000,4000,FPGA_3_191_2,3,191,2,A2F_13682,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_3,3,191,3,A2F_13683,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_4,3,191,4,A2F_13684,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_5,3,191,5,A2F_13685,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_6,3,191,6,A2F_13686,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_7,3,191,7,A2F_13687,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_8,3,191,8,A2F_13688,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_9,3,191,9,A2F_13689,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_10,3,191,10,A2F_13690,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_28,Bank_VL_9_28,FAKE,980,40,2000,1000,FPGA_3_191_11,3,191,11,A2F_13691,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,70,40,1000,1000,FPGA_3_191_24,3,191,24,F2A_13704,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,200,40,1000,2000,FPGA_3_191_25,3,191,25,F2A_13705,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,200,40,1000,2000,FPGA_3_191_26,3,191,26,F2A_13706,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,200,40,1000,2000,FPGA_3_191_27,3,191,27,F2A_13707,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,200,40,1000,2000,FPGA_3_191_28,3,191,28,F2A_13708,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,200,40,1000,2000,FPGA_3_191_29,3,191,29,F2A_13709,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,200,40,1000,2000,FPGA_3_191_30,3,191,30,F2A_13710,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,200,40,1000,2000,FPGA_3_191_31,3,191,31,F2A_13711,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,200,40,1000,2000,FPGA_3_191_32,3,191,32,F2A_13712,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,200,40,1000,2000,FPGA_3_191_33,3,191,33,F2A_13713,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,330,40,1000,3000,FPGA_3_191_34,3,191,34,F2A_13714,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,330,40,1000,3000,FPGA_3_191_35,3,191,35,F2A_13715,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,330,40,1000,3000,FPGA_3_191_36,3,191,36,F2A_13716,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,330,40,1000,3000,FPGA_3_191_37,3,191,37,F2A_13717,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_38,3,191,38,F2A_13718,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_39,3,191,39,F2A_13719,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_27,Bank_VL_9_27,FAKE,590,40,1000,5000,FPGA_3_191_40,3,191,40,F2A_13720,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_28,Bank_VL_9_28,FAKE,720,40,1000,6000,FPGA_3_191_41,3,191,41,F2A_13721,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_28,Bank_VL_9_28,FAKE,720,40,1000,6000,FPGA_3_191_42,3,191,42,F2A_13722,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_28,Bank_VL_9_28,FAKE,720,40,1000,6000,FPGA_3_191_43,3,191,43,F2A_13723,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_28,Bank_VL_9_28,FAKE,720,40,1000,6000,FPGA_3_191_44,3,191,44,F2A_13724,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_28,Bank_VL_9_28,FAKE,720,40,1000,6000,FPGA_3_191_45,3,191,45,F2A_13725,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_28,Bank_VL_9_28,FAKE,720,40,1000,6000,FPGA_3_191_46,3,191,46,F2A_13726,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_28,Bank_VL_9_28,FAKE,720,40,1000,6000,FPGA_3_191_47,3,191,47,F2A_13727,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,460,40,1000,4000,FPGA_3_192_0,3,192,0,A2F_13752,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,460,40,1000,4000,FPGA_3_192_1,3,192,1,A2F_13753,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,460,40,1000,4000,FPGA_3_192_2,3,192,2,A2F_13754,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_3,3,192,3,A2F_13755,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_4,3,192,4,A2F_13756,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_5,3,192,5,A2F_13757,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_6,3,192,6,A2F_13758,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_7,3,192,7,A2F_13759,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_8,3,192,8,A2F_13760,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_9,3,192,9,A2F_13761,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_10,3,192,10,A2F_13762,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_30,Bank_VL_9_30,FAKE,980,40,2000,1000,FPGA_3_192_11,3,192,11,A2F_13763,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,70,40,1000,1000,FPGA_3_192_24,3,192,24,F2A_13776,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,200,40,1000,2000,FPGA_3_192_25,3,192,25,F2A_13777,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,200,40,1000,2000,FPGA_3_192_26,3,192,26,F2A_13778,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,200,40,1000,2000,FPGA_3_192_27,3,192,27,F2A_13779,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,200,40,1000,2000,FPGA_3_192_28,3,192,28,F2A_13780,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,200,40,1000,2000,FPGA_3_192_29,3,192,29,F2A_13781,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,200,40,1000,2000,FPGA_3_192_30,3,192,30,F2A_13782,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,200,40,1000,2000,FPGA_3_192_31,3,192,31,F2A_13783,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,200,40,1000,2000,FPGA_3_192_32,3,192,32,F2A_13784,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,200,40,1000,2000,FPGA_3_192_33,3,192,33,F2A_13785,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,330,40,1000,3000,FPGA_3_192_34,3,192,34,F2A_13786,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,330,40,1000,3000,FPGA_3_192_35,3,192,35,F2A_13787,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,330,40,1000,3000,FPGA_3_192_36,3,192,36,F2A_13788,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,330,40,1000,3000,FPGA_3_192_37,3,192,37,F2A_13789,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_38,3,192,38,F2A_13790,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_39,3,192,39,F2A_13791,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_29,Bank_VL_9_29,FAKE,590,40,1000,5000,FPGA_3_192_40,3,192,40,F2A_13792,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_30,Bank_VL_9_30,FAKE,720,40,1000,6000,FPGA_3_192_41,3,192,41,F2A_13793,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_30,Bank_VL_9_30,FAKE,720,40,1000,6000,FPGA_3_192_42,3,192,42,F2A_13794,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_30,Bank_VL_9_30,FAKE,720,40,1000,6000,FPGA_3_192_43,3,192,43,F2A_13795,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_30,Bank_VL_9_30,FAKE,720,40,1000,6000,FPGA_3_192_44,3,192,44,F2A_13796,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_30,Bank_VL_9_30,FAKE,720,40,1000,6000,FPGA_3_192_45,3,192,45,F2A_13797,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_30,Bank_VL_9_30,FAKE,720,40,1000,6000,FPGA_3_192_46,3,192,46,F2A_13798,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_30,Bank_VL_9_30,FAKE,720,40,1000,6000,FPGA_3_192_47,3,192,47,F2A_13799,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,460,40,1000,4000,FPGA_3_193_0,3,193,0,A2F_13824,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,460,40,1000,4000,FPGA_3_193_1,3,193,1,A2F_13825,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,460,40,1000,4000,FPGA_3_193_2,3,193,2,A2F_13826,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_3,3,193,3,A2F_13827,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_4,3,193,4,A2F_13828,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_5,3,193,5,A2F_13829,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_6,3,193,6,A2F_13830,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_7,3,193,7,A2F_13831,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_8,3,193,8,A2F_13832,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_9,3,193,9,A2F_13833,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_10,3,193,10,A2F_13834,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_32,Bank_VL_9_32,FAKE,980,40,2000,1000,FPGA_3_193_11,3,193,11,A2F_13835,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,70,40,1000,1000,FPGA_3_193_24,3,193,24,F2A_13848,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,200,40,1000,2000,FPGA_3_193_25,3,193,25,F2A_13849,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,200,40,1000,2000,FPGA_3_193_26,3,193,26,F2A_13850,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,200,40,1000,2000,FPGA_3_193_27,3,193,27,F2A_13851,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,200,40,1000,2000,FPGA_3_193_28,3,193,28,F2A_13852,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,200,40,1000,2000,FPGA_3_193_29,3,193,29,F2A_13853,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,200,40,1000,2000,FPGA_3_193_30,3,193,30,F2A_13854,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,200,40,1000,2000,FPGA_3_193_31,3,193,31,F2A_13855,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,200,40,1000,2000,FPGA_3_193_32,3,193,32,F2A_13856,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,200,40,1000,2000,FPGA_3_193_33,3,193,33,F2A_13857,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,330,40,1000,3000,FPGA_3_193_34,3,193,34,F2A_13858,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,330,40,1000,3000,FPGA_3_193_35,3,193,35,F2A_13859,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,330,40,1000,3000,FPGA_3_193_36,3,193,36,F2A_13860,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,330,40,1000,3000,FPGA_3_193_37,3,193,37,F2A_13861,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_38,3,193,38,F2A_13862,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_39,3,193,39,F2A_13863,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_31,Bank_VL_9_31,FAKE,590,40,1000,5000,FPGA_3_193_40,3,193,40,F2A_13864,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_32,Bank_VL_9_32,FAKE,720,40,1000,6000,FPGA_3_193_41,3,193,41,F2A_13865,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_32,Bank_VL_9_32,FAKE,720,40,1000,6000,FPGA_3_193_42,3,193,42,F2A_13866,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_32,Bank_VL_9_32,FAKE,720,40,1000,6000,FPGA_3_193_43,3,193,43,F2A_13867,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_32,Bank_VL_9_32,FAKE,720,40,1000,6000,FPGA_3_193_44,3,193,44,F2A_13868,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_32,Bank_VL_9_32,FAKE,720,40,1000,6000,FPGA_3_193_45,3,193,45,F2A_13869,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_32,Bank_VL_9_32,FAKE,720,40,1000,6000,FPGA_3_193_46,3,193,46,F2A_13870,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_32,Bank_VL_9_32,FAKE,720,40,1000,6000,FPGA_3_193_47,3,193,47,F2A_13871,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,460,40,1000,4000,FPGA_3_194_0,3,194,0,A2F_13896,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,460,40,1000,4000,FPGA_3_194_1,3,194,1,A2F_13897,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,460,40,1000,4000,FPGA_3_194_2,3,194,2,A2F_13898,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_3,3,194,3,A2F_13899,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_4,3,194,4,A2F_13900,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_5,3,194,5,A2F_13901,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_6,3,194,6,A2F_13902,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_7,3,194,7,A2F_13903,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_8,3,194,8,A2F_13904,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_9,3,194,9,A2F_13905,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_10,3,194,10,A2F_13906,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_34,Bank_VL_9_34,FAKE,980,40,2000,1000,FPGA_3_194_11,3,194,11,A2F_13907,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,70,40,1000,1000,FPGA_3_194_24,3,194,24,F2A_13920,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,200,40,1000,2000,FPGA_3_194_25,3,194,25,F2A_13921,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,200,40,1000,2000,FPGA_3_194_26,3,194,26,F2A_13922,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,200,40,1000,2000,FPGA_3_194_27,3,194,27,F2A_13923,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,200,40,1000,2000,FPGA_3_194_28,3,194,28,F2A_13924,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,200,40,1000,2000,FPGA_3_194_29,3,194,29,F2A_13925,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,200,40,1000,2000,FPGA_3_194_30,3,194,30,F2A_13926,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,200,40,1000,2000,FPGA_3_194_31,3,194,31,F2A_13927,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,200,40,1000,2000,FPGA_3_194_32,3,194,32,F2A_13928,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,200,40,1000,2000,FPGA_3_194_33,3,194,33,F2A_13929,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,330,40,1000,3000,FPGA_3_194_34,3,194,34,F2A_13930,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,330,40,1000,3000,FPGA_3_194_35,3,194,35,F2A_13931,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,330,40,1000,3000,FPGA_3_194_36,3,194,36,F2A_13932,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,330,40,1000,3000,FPGA_3_194_37,3,194,37,F2A_13933,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_38,3,194,38,F2A_13934,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_39,3,194,39,F2A_13935,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_33,Bank_VL_9_33,FAKE,590,40,1000,5000,FPGA_3_194_40,3,194,40,F2A_13936,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_34,Bank_VL_9_34,FAKE,720,40,1000,6000,FPGA_3_194_41,3,194,41,F2A_13937,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_34,Bank_VL_9_34,FAKE,720,40,1000,6000,FPGA_3_194_42,3,194,42,F2A_13938,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_34,Bank_VL_9_34,FAKE,720,40,1000,6000,FPGA_3_194_43,3,194,43,F2A_13939,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_34,Bank_VL_9_34,FAKE,720,40,1000,6000,FPGA_3_194_44,3,194,44,F2A_13940,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_34,Bank_VL_9_34,FAKE,720,40,1000,6000,FPGA_3_194_45,3,194,45,F2A_13941,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_34,Bank_VL_9_34,FAKE,720,40,1000,6000,FPGA_3_194_46,3,194,46,F2A_13942,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_34,Bank_VL_9_34,FAKE,720,40,1000,6000,FPGA_3_194_47,3,194,47,F2A_13943,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,460,40,1000,4000,FPGA_3_195_0,3,195,0,A2F_13968,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,460,40,1000,4000,FPGA_3_195_1,3,195,1,A2F_13969,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,460,40,1000,4000,FPGA_3_195_2,3,195,2,A2F_13970,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_3,3,195,3,A2F_13971,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_4,3,195,4,A2F_13972,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_5,3,195,5,A2F_13973,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_6,3,195,6,A2F_13974,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_7,3,195,7,A2F_13975,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_8,3,195,8,A2F_13976,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_9,3,195,9,A2F_13977,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_10,3,195,10,A2F_13978,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_36,Bank_VL_9_36,FAKE,980,40,2000,1000,FPGA_3_195_11,3,195,11,A2F_13979,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,70,40,1000,1000,FPGA_3_195_24,3,195,24,F2A_13992,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,200,40,1000,2000,FPGA_3_195_25,3,195,25,F2A_13993,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,200,40,1000,2000,FPGA_3_195_26,3,195,26,F2A_13994,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,200,40,1000,2000,FPGA_3_195_27,3,195,27,F2A_13995,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,200,40,1000,2000,FPGA_3_195_28,3,195,28,F2A_13996,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,200,40,1000,2000,FPGA_3_195_29,3,195,29,F2A_13997,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,200,40,1000,2000,FPGA_3_195_30,3,195,30,F2A_13998,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,200,40,1000,2000,FPGA_3_195_31,3,195,31,F2A_13999,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,200,40,1000,2000,FPGA_3_195_32,3,195,32,F2A_14000,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,200,40,1000,2000,FPGA_3_195_33,3,195,33,F2A_14001,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,330,40,1000,3000,FPGA_3_195_34,3,195,34,F2A_14002,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,330,40,1000,3000,FPGA_3_195_35,3,195,35,F2A_14003,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,330,40,1000,3000,FPGA_3_195_36,3,195,36,F2A_14004,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,330,40,1000,3000,FPGA_3_195_37,3,195,37,F2A_14005,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_38,3,195,38,F2A_14006,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_39,3,195,39,F2A_14007,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_35,Bank_VL_9_35,FAKE,590,40,1000,5000,FPGA_3_195_40,3,195,40,F2A_14008,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_36,Bank_VL_9_36,FAKE,720,40,1000,6000,FPGA_3_195_41,3,195,41,F2A_14009,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_36,Bank_VL_9_36,FAKE,720,40,1000,6000,FPGA_3_195_42,3,195,42,F2A_14010,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_36,Bank_VL_9_36,FAKE,720,40,1000,6000,FPGA_3_195_43,3,195,43,F2A_14011,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_36,Bank_VL_9_36,FAKE,720,40,1000,6000,FPGA_3_195_44,3,195,44,F2A_14012,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_36,Bank_VL_9_36,FAKE,720,40,1000,6000,FPGA_3_195_45,3,195,45,F2A_14013,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_36,Bank_VL_9_36,FAKE,720,40,1000,6000,FPGA_3_195_46,3,195,46,F2A_14014,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_36,Bank_VL_9_36,FAKE,720,40,1000,6000,FPGA_3_195_47,3,195,47,F2A_14015,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,460,40,1000,4000,FPGA_3_196_0,3,196,0,A2F_14040,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,460,40,1000,4000,FPGA_3_196_1,3,196,1,A2F_14041,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,460,40,1000,4000,FPGA_3_196_2,3,196,2,A2F_14042,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_3,3,196,3,A2F_14043,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_4,3,196,4,A2F_14044,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_5,3,196,5,A2F_14045,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_6,3,196,6,A2F_14046,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_7,3,196,7,A2F_14047,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_8,3,196,8,A2F_14048,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_9,3,196,9,A2F_14049,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_10,3,196,10,A2F_14050,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_38,Bank_VL_9_38,FAKE,980,40,2000,1000,FPGA_3_196_11,3,196,11,A2F_14051,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,70,40,1000,1000,FPGA_3_196_24,3,196,24,F2A_14064,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,200,40,1000,2000,FPGA_3_196_25,3,196,25,F2A_14065,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,200,40,1000,2000,FPGA_3_196_26,3,196,26,F2A_14066,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,200,40,1000,2000,FPGA_3_196_27,3,196,27,F2A_14067,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,200,40,1000,2000,FPGA_3_196_28,3,196,28,F2A_14068,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,200,40,1000,2000,FPGA_3_196_29,3,196,29,F2A_14069,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,200,40,1000,2000,FPGA_3_196_30,3,196,30,F2A_14070,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,200,40,1000,2000,FPGA_3_196_31,3,196,31,F2A_14071,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,200,40,1000,2000,FPGA_3_196_32,3,196,32,F2A_14072,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,200,40,1000,2000,FPGA_3_196_33,3,196,33,F2A_14073,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,330,40,1000,3000,FPGA_3_196_34,3,196,34,F2A_14074,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,330,40,1000,3000,FPGA_3_196_35,3,196,35,F2A_14075,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,330,40,1000,3000,FPGA_3_196_36,3,196,36,F2A_14076,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,330,40,1000,3000,FPGA_3_196_37,3,196,37,F2A_14077,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_38,3,196,38,F2A_14078,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_39,3,196,39,F2A_14079,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_37,Bank_VL_9_37,FAKE,590,40,1000,5000,FPGA_3_196_40,3,196,40,F2A_14080,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_38,Bank_VL_9_38,FAKE,720,40,1000,6000,FPGA_3_196_41,3,196,41,F2A_14081,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_38,Bank_VL_9_38,FAKE,720,40,1000,6000,FPGA_3_196_42,3,196,42,F2A_14082,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_38,Bank_VL_9_38,FAKE,720,40,1000,6000,FPGA_3_196_43,3,196,43,F2A_14083,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_38,Bank_VL_9_38,FAKE,720,40,1000,6000,FPGA_3_196_44,3,196,44,F2A_14084,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_38,Bank_VL_9_38,FAKE,720,40,1000,6000,FPGA_3_196_45,3,196,45,F2A_14085,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_38,Bank_VL_9_38,FAKE,720,40,1000,6000,FPGA_3_196_46,3,196,46,F2A_14086,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_38,Bank_VL_9_38,FAKE,720,40,1000,6000,FPGA_3_196_47,3,196,47,F2A_14087,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,460,40,1000,4000,FPGA_3_197_0,3,197,0,A2F_14112,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,460,40,1000,4000,FPGA_3_197_1,3,197,1,A2F_14113,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,460,40,1000,4000,FPGA_3_197_2,3,197,2,A2F_14114,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_3,3,197,3,A2F_14115,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_4,3,197,4,A2F_14116,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_5,3,197,5,A2F_14117,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_6,3,197,6,A2F_14118,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_7,3,197,7,A2F_14119,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_8,3,197,8,A2F_14120,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_9,3,197,9,A2F_14121,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_10,3,197,10,A2F_14122,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_40,Bank_VL_9_40,FAKE,980,40,2000,1000,FPGA_3_197_11,3,197,11,A2F_14123,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,70,40,1000,1000,FPGA_3_197_24,3,197,24,F2A_14136,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,200,40,1000,2000,FPGA_3_197_25,3,197,25,F2A_14137,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,200,40,1000,2000,FPGA_3_197_26,3,197,26,F2A_14138,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,200,40,1000,2000,FPGA_3_197_27,3,197,27,F2A_14139,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,200,40,1000,2000,FPGA_3_197_28,3,197,28,F2A_14140,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,200,40,1000,2000,FPGA_3_197_29,3,197,29,F2A_14141,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,200,40,1000,2000,FPGA_3_197_30,3,197,30,F2A_14142,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,200,40,1000,2000,FPGA_3_197_31,3,197,31,F2A_14143,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,200,40,1000,2000,FPGA_3_197_32,3,197,32,F2A_14144,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,200,40,1000,2000,FPGA_3_197_33,3,197,33,F2A_14145,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,330,40,1000,3000,FPGA_3_197_34,3,197,34,F2A_14146,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,330,40,1000,3000,FPGA_3_197_35,3,197,35,F2A_14147,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,330,40,1000,3000,FPGA_3_197_36,3,197,36,F2A_14148,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,330,40,1000,3000,FPGA_3_197_37,3,197,37,F2A_14149,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_38,3,197,38,F2A_14150,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_39,3,197,39,F2A_14151,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_39,Bank_VL_9_39,FAKE,590,40,1000,5000,FPGA_3_197_40,3,197,40,F2A_14152,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_40,Bank_VL_9_40,FAKE,720,40,1000,6000,FPGA_3_197_41,3,197,41,F2A_14153,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_40,Bank_VL_9_40,FAKE,720,40,1000,6000,FPGA_3_197_42,3,197,42,F2A_14154,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_40,Bank_VL_9_40,FAKE,720,40,1000,6000,FPGA_3_197_43,3,197,43,F2A_14155,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_40,Bank_VL_9_40,FAKE,720,40,1000,6000,FPGA_3_197_44,3,197,44,F2A_14156,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_40,Bank_VL_9_40,FAKE,720,40,1000,6000,FPGA_3_197_45,3,197,45,F2A_14157,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_40,Bank_VL_9_40,FAKE,720,40,1000,6000,FPGA_3_197_46,3,197,46,F2A_14158,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_9_40,Bank_VL_9_40,FAKE,720,40,1000,6000,FPGA_3_197_47,3,197,47,F2A_14159,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_320_2_0,320,2,0,A2F_15396,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_320_2_1,320,2,1,A2F_15397,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_320_2_2,320,2,2,A2F_15398,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_320_2_3,320,2,3,A2F_15399,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_320_2_4,320,2,4,A2F_15400,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_320_2_5,320,2,5,A2F_15401,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_320_2_6,320,2,6,A2F_15402,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_320_2_7,320,2,7,A2F_15403,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_320_2_8,320,2,8,A2F_15404,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_320_2_9,320,2,9,A2F_15405,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_320_2_10,320,2,10,A2F_15406,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_320_2_24,320,2,24,F2A_15420,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_320_2_25,320,2,25,F2A_15421,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_320_2_26,320,2,26,F2A_15422,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_320_2_27,320,2,27,F2A_15423,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_320_2_28,320,2,28,F2A_15424,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_320_2_29,320,2,29,F2A_15425,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_320_2_30,320,2,30,F2A_15426,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_320_2_31,320,2,31,F2A_15427,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_320_2_32,320,2,32,F2A_15428,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_320_3_0,320,3,0,A2F_15324,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_320_3_1,320,3,1,A2F_15325,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,460,40,1000,4000,FPGA_320_3_2,320,3,2,A2F_15326,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_3,320,3,3,A2F_15327,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_4,320,3,4,A2F_15328,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_5,320,3,5,A2F_15329,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_6,320,3,6,A2F_15330,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_7,320,3,7,A2F_15331,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_8,320,3,8,A2F_15332,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_9,320,3,9,A2F_15333,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_10,320,3,10,A2F_15334,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,980,40,2000,1000,FPGA_320_3_11,320,3,11,A2F_15335,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,70,40,1000,1000,FPGA_320_3_24,320,3,24,F2A_15348,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_320_3_25,320,3,25,F2A_15349,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_320_3_26,320,3,26,F2A_15350,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_320_3_27,320,3,27,F2A_15351,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_320_3_28,320,3,28,F2A_15352,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_320_3_29,320,3,29,F2A_15353,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_320_3_30,320,3,30,F2A_15354,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_320_3_31,320,3,31,F2A_15355,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_320_3_32,320,3,32,F2A_15356,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,200,40,1000,2000,FPGA_320_3_33,320,3,33,F2A_15357,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_320_3_34,320,3,34,F2A_15358,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_320_3_35,320,3,35,F2A_15359,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_320_3_36,320,3,36,F2A_15360,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,330,40,1000,3000,FPGA_320_3_37,320,3,37,F2A_15361,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_38,320,3,38,F2A_15362,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_39,320,3,39,F2A_15363,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,Bank_VR_1_1,FAKE,590,40,1000,5000,FPGA_320_3_40,320,3,40,F2A_15364,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_320_3_41,320,3,41,F2A_15365,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_320_3_42,320,3,42,F2A_15366,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_320_3_43,320,3,43,F2A_15367,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_320_3_44,320,3,44,F2A_15368,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_320_3_45,320,3,45,F2A_15369,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_320_3_46,320,3,46,F2A_15370,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,Bank_VR_1_2,FAKE,720,40,1000,6000,FPGA_320_3_47,320,3,47,F2A_15371,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_320_4_0,320,4,0,A2F_15252,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_320_4_1,320,4,1,A2F_15253,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,460,40,1000,4000,FPGA_320_4_2,320,4,2,A2F_15254,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_3,320,4,3,A2F_15255,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_4,320,4,4,A2F_15256,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_5,320,4,5,A2F_15257,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_6,320,4,6,A2F_15258,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_7,320,4,7,A2F_15259,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_8,320,4,8,A2F_15260,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_9,320,4,9,A2F_15261,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_10,320,4,10,A2F_15262,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,980,40,2000,1000,FPGA_320_4_11,320,4,11,A2F_15263,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,70,40,1000,1000,FPGA_320_4_24,320,4,24,F2A_15276,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_320_4_25,320,4,25,F2A_15277,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_320_4_26,320,4,26,F2A_15278,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_320_4_27,320,4,27,F2A_15279,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_320_4_28,320,4,28,F2A_15280,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_320_4_29,320,4,29,F2A_15281,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_320_4_30,320,4,30,F2A_15282,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_320_4_31,320,4,31,F2A_15283,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_320_4_32,320,4,32,F2A_15284,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,200,40,1000,2000,FPGA_320_4_33,320,4,33,F2A_15285,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_320_4_34,320,4,34,F2A_15286,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_320_4_35,320,4,35,F2A_15287,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_320_4_36,320,4,36,F2A_15288,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,330,40,1000,3000,FPGA_320_4_37,320,4,37,F2A_15289,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_38,320,4,38,F2A_15290,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_39,320,4,39,F2A_15291,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,Bank_VR_1_3,FAKE,590,40,1000,5000,FPGA_320_4_40,320,4,40,F2A_15292,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_320_4_41,320,4,41,F2A_15293,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_320_4_42,320,4,42,F2A_15294,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_320_4_43,320,4,43,F2A_15295,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_320_4_44,320,4,44,F2A_15296,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_320_4_45,320,4,45,F2A_15297,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_320_4_46,320,4,46,F2A_15298,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,Bank_VR_1_4,FAKE,720,40,1000,6000,FPGA_320_4_47,320,4,47,F2A_15299,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_320_5_0,320,5,0,A2F_15180,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_320_5_1,320,5,1,A2F_15181,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,460,40,1000,4000,FPGA_320_5_2,320,5,2,A2F_15182,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_3,320,5,3,A2F_15183,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_4,320,5,4,A2F_15184,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_5,320,5,5,A2F_15185,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_6,320,5,6,A2F_15186,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_7,320,5,7,A2F_15187,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_8,320,5,8,A2F_15188,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_9,320,5,9,A2F_15189,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_10,320,5,10,A2F_15190,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,980,40,2000,1000,FPGA_320_5_11,320,5,11,A2F_15191,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,70,40,1000,1000,FPGA_320_5_24,320,5,24,F2A_15204,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_320_5_25,320,5,25,F2A_15205,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_320_5_26,320,5,26,F2A_15206,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_320_5_27,320,5,27,F2A_15207,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_320_5_28,320,5,28,F2A_15208,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_320_5_29,320,5,29,F2A_15209,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_320_5_30,320,5,30,F2A_15210,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_320_5_31,320,5,31,F2A_15211,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_320_5_32,320,5,32,F2A_15212,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,200,40,1000,2000,FPGA_320_5_33,320,5,33,F2A_15213,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_320_5_34,320,5,34,F2A_15214,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_320_5_35,320,5,35,F2A_15215,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_320_5_36,320,5,36,F2A_15216,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,330,40,1000,3000,FPGA_320_5_37,320,5,37,F2A_15217,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_38,320,5,38,F2A_15218,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_39,320,5,39,F2A_15219,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,Bank_VR_1_5,FAKE,590,40,1000,5000,FPGA_320_5_40,320,5,40,F2A_15220,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_320_5_41,320,5,41,F2A_15221,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_320_5_42,320,5,42,F2A_15222,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_320_5_43,320,5,43,F2A_15223,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_320_5_44,320,5,44,F2A_15224,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_320_5_45,320,5,45,F2A_15225,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_320_5_46,320,5,46,F2A_15226,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,Bank_VR_1_6,FAKE,720,40,1000,6000,FPGA_320_5_47,320,5,47,F2A_15227,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_320_6_0,320,6,0,A2F_15108,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_320_6_1,320,6,1,A2F_15109,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,460,40,1000,4000,FPGA_320_6_2,320,6,2,A2F_15110,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_3,320,6,3,A2F_15111,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_4,320,6,4,A2F_15112,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_5,320,6,5,A2F_15113,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_6,320,6,6,A2F_15114,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_7,320,6,7,A2F_15115,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_8,320,6,8,A2F_15116,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_9,320,6,9,A2F_15117,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_10,320,6,10,A2F_15118,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,980,40,2000,1000,FPGA_320_6_11,320,6,11,A2F_15119,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,70,40,1000,1000,FPGA_320_6_24,320,6,24,F2A_15132,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_320_6_25,320,6,25,F2A_15133,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_320_6_26,320,6,26,F2A_15134,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_320_6_27,320,6,27,F2A_15135,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_320_6_28,320,6,28,F2A_15136,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_320_6_29,320,6,29,F2A_15137,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_320_6_30,320,6,30,F2A_15138,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_320_6_31,320,6,31,F2A_15139,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_320_6_32,320,6,32,F2A_15140,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,200,40,1000,2000,FPGA_320_6_33,320,6,33,F2A_15141,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_320_6_34,320,6,34,F2A_15142,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_320_6_35,320,6,35,F2A_15143,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_320_6_36,320,6,36,F2A_15144,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,330,40,1000,3000,FPGA_320_6_37,320,6,37,F2A_15145,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_38,320,6,38,F2A_15146,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_39,320,6,39,F2A_15147,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,Bank_VR_1_7,FAKE,590,40,1000,5000,FPGA_320_6_40,320,6,40,F2A_15148,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_320_6_41,320,6,41,F2A_15149,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_320_6_42,320,6,42,F2A_15150,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_320_6_43,320,6,43,F2A_15151,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_320_6_44,320,6,44,F2A_15152,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_320_6_45,320,6,45,F2A_15153,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_320_6_46,320,6,46,F2A_15154,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,Bank_VR_1_8,FAKE,720,40,1000,6000,FPGA_320_6_47,320,6,47,F2A_15155,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_320_7_0,320,7,0,A2F_15036,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_320_7_1,320,7,1,A2F_15037,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,460,40,1000,4000,FPGA_320_7_2,320,7,2,A2F_15038,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_3,320,7,3,A2F_15039,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_4,320,7,4,A2F_15040,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_5,320,7,5,A2F_15041,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_6,320,7,6,A2F_15042,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_7,320,7,7,A2F_15043,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_8,320,7,8,A2F_15044,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_9,320,7,9,A2F_15045,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_10,320,7,10,A2F_15046,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,980,40,2000,1000,FPGA_320_7_11,320,7,11,A2F_15047,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,70,40,1000,1000,FPGA_320_7_24,320,7,24,F2A_15060,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_320_7_25,320,7,25,F2A_15061,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_320_7_26,320,7,26,F2A_15062,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_320_7_27,320,7,27,F2A_15063,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_320_7_28,320,7,28,F2A_15064,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_320_7_29,320,7,29,F2A_15065,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_320_7_30,320,7,30,F2A_15066,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_320_7_31,320,7,31,F2A_15067,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_320_7_32,320,7,32,F2A_15068,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,200,40,1000,2000,FPGA_320_7_33,320,7,33,F2A_15069,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_320_7_34,320,7,34,F2A_15070,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_320_7_35,320,7,35,F2A_15071,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_320_7_36,320,7,36,F2A_15072,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,330,40,1000,3000,FPGA_320_7_37,320,7,37,F2A_15073,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_38,320,7,38,F2A_15074,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_39,320,7,39,F2A_15075,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,Bank_VR_1_9,FAKE,590,40,1000,5000,FPGA_320_7_40,320,7,40,F2A_15076,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_320_7_41,320,7,41,F2A_15077,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_320_7_42,320,7,42,F2A_15078,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_320_7_43,320,7,43,F2A_15079,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_320_7_44,320,7,44,F2A_15080,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_320_7_45,320,7,45,F2A_15081,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_320_7_46,320,7,46,F2A_15082,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,Bank_VR_1_10,FAKE,720,40,1000,6000,FPGA_320_7_47,320,7,47,F2A_15083,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_320_8_0,320,8,0,A2F_14964,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_320_8_1,320,8,1,A2F_14965,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,460,40,1000,4000,FPGA_320_8_2,320,8,2,A2F_14966,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_3,320,8,3,A2F_14967,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_4,320,8,4,A2F_14968,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_5,320,8,5,A2F_14969,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_6,320,8,6,A2F_14970,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_7,320,8,7,A2F_14971,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_8,320,8,8,A2F_14972,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_9,320,8,9,A2F_14973,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_10,320,8,10,A2F_14974,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,980,40,2000,1000,FPGA_320_8_11,320,8,11,A2F_14975,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,70,40,1000,1000,FPGA_320_8_24,320,8,24,F2A_14988,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_320_8_25,320,8,25,F2A_14989,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_320_8_26,320,8,26,F2A_14990,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_320_8_27,320,8,27,F2A_14991,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_320_8_28,320,8,28,F2A_14992,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_320_8_29,320,8,29,F2A_14993,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_320_8_30,320,8,30,F2A_14994,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_320_8_31,320,8,31,F2A_14995,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_320_8_32,320,8,32,F2A_14996,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,200,40,1000,2000,FPGA_320_8_33,320,8,33,F2A_14997,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_320_8_34,320,8,34,F2A_14998,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_320_8_35,320,8,35,F2A_14999,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_320_8_36,320,8,36,F2A_15000,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,330,40,1000,3000,FPGA_320_8_37,320,8,37,F2A_15001,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_38,320,8,38,F2A_15002,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_39,320,8,39,F2A_15003,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,Bank_VR_1_11,FAKE,590,40,1000,5000,FPGA_320_8_40,320,8,40,F2A_15004,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_320_8_41,320,8,41,F2A_15005,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_320_8_42,320,8,42,F2A_15006,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_320_8_43,320,8,43,F2A_15007,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_320_8_44,320,8,44,F2A_15008,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_320_8_45,320,8,45,F2A_15009,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_320_8_46,320,8,46,F2A_15010,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,Bank_VR_1_12,FAKE,720,40,1000,6000,FPGA_320_8_47,320,8,47,F2A_15011,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_320_9_0,320,9,0,A2F_14892,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_320_9_1,320,9,1,A2F_14893,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,460,40,1000,4000,FPGA_320_9_2,320,9,2,A2F_14894,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_3,320,9,3,A2F_14895,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_4,320,9,4,A2F_14896,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_5,320,9,5,A2F_14897,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_6,320,9,6,A2F_14898,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_7,320,9,7,A2F_14899,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_8,320,9,8,A2F_14900,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_9,320,9,9,A2F_14901,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_10,320,9,10,A2F_14902,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,980,40,2000,1000,FPGA_320_9_11,320,9,11,A2F_14903,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,70,40,1000,1000,FPGA_320_9_24,320,9,24,F2A_14916,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_320_9_25,320,9,25,F2A_14917,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_320_9_26,320,9,26,F2A_14918,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_320_9_27,320,9,27,F2A_14919,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_320_9_28,320,9,28,F2A_14920,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_320_9_29,320,9,29,F2A_14921,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_320_9_30,320,9,30,F2A_14922,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_320_9_31,320,9,31,F2A_14923,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_320_9_32,320,9,32,F2A_14924,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,200,40,1000,2000,FPGA_320_9_33,320,9,33,F2A_14925,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_320_9_34,320,9,34,F2A_14926,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_320_9_35,320,9,35,F2A_14927,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_320_9_36,320,9,36,F2A_14928,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,330,40,1000,3000,FPGA_320_9_37,320,9,37,F2A_14929,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_38,320,9,38,F2A_14930,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_39,320,9,39,F2A_14931,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,Bank_VR_1_13,FAKE,590,40,1000,5000,FPGA_320_9_40,320,9,40,F2A_14932,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_320_9_41,320,9,41,F2A_14933,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_320_9_42,320,9,42,F2A_14934,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_320_9_43,320,9,43,F2A_14935,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_320_9_44,320,9,44,F2A_14936,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_320_9_45,320,9,45,F2A_14937,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_320_9_46,320,9,46,F2A_14938,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,Bank_VR_1_14,FAKE,720,40,1000,6000,FPGA_320_9_47,320,9,47,F2A_14939,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_320_10_0,320,10,0,A2F_14820,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_320_10_1,320,10,1,A2F_14821,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,460,40,1000,4000,FPGA_320_10_2,320,10,2,A2F_14822,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_3,320,10,3,A2F_14823,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_4,320,10,4,A2F_14824,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_5,320,10,5,A2F_14825,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_6,320,10,6,A2F_14826,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_7,320,10,7,A2F_14827,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_8,320,10,8,A2F_14828,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_9,320,10,9,A2F_14829,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_10,320,10,10,A2F_14830,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,980,40,2000,1000,FPGA_320_10_11,320,10,11,A2F_14831,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,70,40,1000,1000,FPGA_320_10_24,320,10,24,F2A_14844,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_320_10_25,320,10,25,F2A_14845,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_320_10_26,320,10,26,F2A_14846,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_320_10_27,320,10,27,F2A_14847,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_320_10_28,320,10,28,F2A_14848,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_320_10_29,320,10,29,F2A_14849,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_320_10_30,320,10,30,F2A_14850,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_320_10_31,320,10,31,F2A_14851,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_320_10_32,320,10,32,F2A_14852,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,200,40,1000,2000,FPGA_320_10_33,320,10,33,F2A_14853,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_320_10_34,320,10,34,F2A_14854,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_320_10_35,320,10,35,F2A_14855,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_320_10_36,320,10,36,F2A_14856,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,330,40,1000,3000,FPGA_320_10_37,320,10,37,F2A_14857,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_38,320,10,38,F2A_14858,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_39,320,10,39,F2A_14859,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,Bank_VR_1_15,FAKE,590,40,1000,5000,FPGA_320_10_40,320,10,40,F2A_14860,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_320_10_41,320,10,41,F2A_14861,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_320_10_42,320,10,42,F2A_14862,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_320_10_43,320,10,43,F2A_14863,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_320_10_44,320,10,44,F2A_14864,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_320_10_45,320,10,45,F2A_14865,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_320_10_46,320,10,46,F2A_14866,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,Bank_VR_1_16,FAKE,720,40,1000,6000,FPGA_320_10_47,320,10,47,F2A_14867,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_320_11_0,320,11,0,A2F_14748,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_320_11_1,320,11,1,A2F_14749,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,460,40,1000,4000,FPGA_320_11_2,320,11,2,A2F_14750,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_3,320,11,3,A2F_14751,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_4,320,11,4,A2F_14752,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_5,320,11,5,A2F_14753,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_6,320,11,6,A2F_14754,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_7,320,11,7,A2F_14755,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_8,320,11,8,A2F_14756,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_9,320,11,9,A2F_14757,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_10,320,11,10,A2F_14758,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,980,40,2000,1000,FPGA_320_11_11,320,11,11,A2F_14759,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,70,40,1000,1000,FPGA_320_11_24,320,11,24,F2A_14772,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_320_11_25,320,11,25,F2A_14773,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_320_11_26,320,11,26,F2A_14774,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_320_11_27,320,11,27,F2A_14775,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_320_11_28,320,11,28,F2A_14776,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_320_11_29,320,11,29,F2A_14777,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_320_11_30,320,11,30,F2A_14778,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_320_11_31,320,11,31,F2A_14779,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_320_11_32,320,11,32,F2A_14780,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,200,40,1000,2000,FPGA_320_11_33,320,11,33,F2A_14781,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_320_11_34,320,11,34,F2A_14782,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_320_11_35,320,11,35,F2A_14783,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_320_11_36,320,11,36,F2A_14784,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,330,40,1000,3000,FPGA_320_11_37,320,11,37,F2A_14785,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_38,320,11,38,F2A_14786,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_39,320,11,39,F2A_14787,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,Bank_VR_1_17,FAKE,590,40,1000,5000,FPGA_320_11_40,320,11,40,F2A_14788,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_320_11_41,320,11,41,F2A_14789,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_320_11_42,320,11,42,F2A_14790,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_320_11_43,320,11,43,F2A_14791,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_320_11_44,320,11,44,F2A_14792,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_320_11_45,320,11,45,F2A_14793,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_320_11_46,320,11,46,F2A_14794,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,Bank_VR_1_18,FAKE,720,40,1000,6000,FPGA_320_11_47,320,11,47,F2A_14795,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_320_12_0,320,12,0,A2F_14676,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_320_12_1,320,12,1,A2F_14677,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,460,40,1000,4000,FPGA_320_12_2,320,12,2,A2F_14678,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_3,320,12,3,A2F_14679,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_4,320,12,4,A2F_14680,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_5,320,12,5,A2F_14681,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_6,320,12,6,A2F_14682,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_7,320,12,7,A2F_14683,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_8,320,12,8,A2F_14684,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_9,320,12,9,A2F_14685,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_10,320,12,10,A2F_14686,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,980,40,2000,1000,FPGA_320_12_11,320,12,11,A2F_14687,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,70,40,1000,1000,FPGA_320_12_24,320,12,24,F2A_14700,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_320_12_25,320,12,25,F2A_14701,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_320_12_26,320,12,26,F2A_14702,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_320_12_27,320,12,27,F2A_14703,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_320_12_28,320,12,28,F2A_14704,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_320_12_29,320,12,29,F2A_14705,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_320_12_30,320,12,30,F2A_14706,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_320_12_31,320,12,31,F2A_14707,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_320_12_32,320,12,32,F2A_14708,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,200,40,1000,2000,FPGA_320_12_33,320,12,33,F2A_14709,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_320_12_34,320,12,34,F2A_14710,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_320_12_35,320,12,35,F2A_14711,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_320_12_36,320,12,36,F2A_14712,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,330,40,1000,3000,FPGA_320_12_37,320,12,37,F2A_14713,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_38,320,12,38,F2A_14714,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_39,320,12,39,F2A_14715,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,Bank_VR_1_19,FAKE,590,40,1000,5000,FPGA_320_12_40,320,12,40,F2A_14716,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_320_12_41,320,12,41,F2A_14717,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_320_12_42,320,12,42,F2A_14718,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_320_12_43,320,12,43,F2A_14719,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_320_12_44,320,12,44,F2A_14720,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_320_12_45,320,12,45,F2A_14721,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_320_12_46,320,12,46,F2A_14722,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,Bank_VR_1_20,FAKE,720,40,1000,6000,FPGA_320_12_47,320,12,47,F2A_14723,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_320_13_0,320,13,0,A2F_14604,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_320_13_1,320,13,1,A2F_14605,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_320_13_2,320,13,2,A2F_14606,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_320_13_3,320,13,3,A2F_14607,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_320_13_4,320,13,4,A2F_14608,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_320_13_5,320,13,5,A2F_14609,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_320_13_6,320,13,6,A2F_14610,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_320_13_7,320,13,7,A2F_14611,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_320_13_8,320,13,8,A2F_14612,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_320_13_9,320,13,9,A2F_14613,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_320_13_10,320,13,10,A2F_14614,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_320_13_24,320,13,24,F2A_14628,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_320_13_25,320,13,25,F2A_14629,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_320_13_26,320,13,26,F2A_14630,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_320_13_27,320,13,27,F2A_14631,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_320_13_28,320,13,28,F2A_14632,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_320_13_29,320,13,29,F2A_14633,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_320_13_30,320,13,30,F2A_14634,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_320_13_31,320,13,31,F2A_14635,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_320_13_32,320,13,32,F2A_14636,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_320_14_0,320,14,0,A2F_14532,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_320_14_1,320,14,1,A2F_14533,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,460,40,1000,4000,FPGA_320_14_2,320,14,2,A2F_14534,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_3,320,14,3,A2F_14535,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_4,320,14,4,A2F_14536,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_5,320,14,5,A2F_14537,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_6,320,14,6,A2F_14538,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_7,320,14,7,A2F_14539,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_8,320,14,8,A2F_14540,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_9,320,14,9,A2F_14541,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_10,320,14,10,A2F_14542,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,980,40,2000,1000,FPGA_320_14_11,320,14,11,A2F_14543,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,70,40,1000,1000,FPGA_320_14_24,320,14,24,F2A_14556,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_320_14_25,320,14,25,F2A_14557,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_320_14_26,320,14,26,F2A_14558,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_320_14_27,320,14,27,F2A_14559,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_320_14_28,320,14,28,F2A_14560,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_320_14_29,320,14,29,F2A_14561,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_320_14_30,320,14,30,F2A_14562,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_320_14_31,320,14,31,F2A_14563,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_320_14_32,320,14,32,F2A_14564,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,200,40,1000,2000,FPGA_320_14_33,320,14,33,F2A_14565,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_320_14_34,320,14,34,F2A_14566,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_320_14_35,320,14,35,F2A_14567,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_320_14_36,320,14,36,F2A_14568,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,330,40,1000,3000,FPGA_320_14_37,320,14,37,F2A_14569,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_38,320,14,38,F2A_14570,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_39,320,14,39,F2A_14571,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,Bank_VR_1_21,FAKE,590,40,1000,5000,FPGA_320_14_40,320,14,40,F2A_14572,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_320_14_41,320,14,41,F2A_14573,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_320_14_42,320,14,42,F2A_14574,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_320_14_43,320,14,43,F2A_14575,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_320_14_44,320,14,44,F2A_14576,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_320_14_45,320,14,45,F2A_14577,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_320_14_46,320,14,46,F2A_14578,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,Bank_VR_1_22,FAKE,720,40,1000,6000,FPGA_320_14_47,320,14,47,F2A_14579,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_320_15_0,320,15,0,A2F_14460,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_320_15_1,320,15,1,A2F_14461,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,460,40,1000,4000,FPGA_320_15_2,320,15,2,A2F_14462,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_3,320,15,3,A2F_14463,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_4,320,15,4,A2F_14464,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_5,320,15,5,A2F_14465,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_6,320,15,6,A2F_14466,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_7,320,15,7,A2F_14467,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_8,320,15,8,A2F_14468,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_9,320,15,9,A2F_14469,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_10,320,15,10,A2F_14470,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,980,40,2000,1000,FPGA_320_15_11,320,15,11,A2F_14471,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,70,40,1000,1000,FPGA_320_15_24,320,15,24,F2A_14484,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_320_15_25,320,15,25,F2A_14485,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_320_15_26,320,15,26,F2A_14486,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_320_15_27,320,15,27,F2A_14487,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_320_15_28,320,15,28,F2A_14488,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_320_15_29,320,15,29,F2A_14489,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_320_15_30,320,15,30,F2A_14490,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_320_15_31,320,15,31,F2A_14491,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_320_15_32,320,15,32,F2A_14492,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,200,40,1000,2000,FPGA_320_15_33,320,15,33,F2A_14493,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_320_15_34,320,15,34,F2A_14494,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_320_15_35,320,15,35,F2A_14495,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_320_15_36,320,15,36,F2A_14496,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,330,40,1000,3000,FPGA_320_15_37,320,15,37,F2A_14497,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_38,320,15,38,F2A_14498,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_39,320,15,39,F2A_14499,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,Bank_VR_1_23,FAKE,590,40,1000,5000,FPGA_320_15_40,320,15,40,F2A_14500,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_320_15_41,320,15,41,F2A_14501,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_320_15_42,320,15,42,F2A_14502,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_320_15_43,320,15,43,F2A_14503,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_320_15_44,320,15,44,F2A_14504,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_320_15_45,320,15,45,F2A_14505,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_320_15_46,320,15,46,F2A_14506,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,Bank_VR_1_24,FAKE,720,40,1000,6000,FPGA_320_15_47,320,15,47,F2A_14507,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_320_16_0,320,16,0,A2F_14388,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_320_16_1,320,16,1,A2F_14389,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,460,40,1000,4000,FPGA_320_16_2,320,16,2,A2F_14390,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_3,320,16,3,A2F_14391,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_4,320,16,4,A2F_14392,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_5,320,16,5,A2F_14393,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_6,320,16,6,A2F_14394,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_7,320,16,7,A2F_14395,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_8,320,16,8,A2F_14396,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_9,320,16,9,A2F_14397,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_10,320,16,10,A2F_14398,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,980,40,2000,1000,FPGA_320_16_11,320,16,11,A2F_14399,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,70,40,1000,1000,FPGA_320_16_24,320,16,24,F2A_14412,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_320_16_25,320,16,25,F2A_14413,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_320_16_26,320,16,26,F2A_14414,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_320_16_27,320,16,27,F2A_14415,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_320_16_28,320,16,28,F2A_14416,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_320_16_29,320,16,29,F2A_14417,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_320_16_30,320,16,30,F2A_14418,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_320_16_31,320,16,31,F2A_14419,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_320_16_32,320,16,32,F2A_14420,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,200,40,1000,2000,FPGA_320_16_33,320,16,33,F2A_14421,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_320_16_34,320,16,34,F2A_14422,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_320_16_35,320,16,35,F2A_14423,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_320_16_36,320,16,36,F2A_14424,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,330,40,1000,3000,FPGA_320_16_37,320,16,37,F2A_14425,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_38,320,16,38,F2A_14426,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_39,320,16,39,F2A_14427,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,Bank_VR_1_25,FAKE,590,40,1000,5000,FPGA_320_16_40,320,16,40,F2A_14428,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_320_16_41,320,16,41,F2A_14429,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_320_16_42,320,16,42,F2A_14430,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_320_16_43,320,16,43,F2A_14431,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_320_16_44,320,16,44,F2A_14432,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_320_16_45,320,16,45,F2A_14433,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_320_16_46,320,16,46,F2A_14434,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,Bank_VR_1_26,FAKE,720,40,1000,6000,FPGA_320_16_47,320,16,47,F2A_14435,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_320_17_0,320,17,0,A2F_14316,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_320_17_1,320,17,1,A2F_14317,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,460,40,1000,4000,FPGA_320_17_2,320,17,2,A2F_14318,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_3,320,17,3,A2F_14319,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_4,320,17,4,A2F_14320,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_5,320,17,5,A2F_14321,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_6,320,17,6,A2F_14322,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_7,320,17,7,A2F_14323,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_8,320,17,8,A2F_14324,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_9,320,17,9,A2F_14325,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_10,320,17,10,A2F_14326,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,980,40,2000,1000,FPGA_320_17_11,320,17,11,A2F_14327,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,70,40,1000,1000,FPGA_320_17_24,320,17,24,F2A_14340,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_320_17_25,320,17,25,F2A_14341,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_320_17_26,320,17,26,F2A_14342,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_320_17_27,320,17,27,F2A_14343,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_320_17_28,320,17,28,F2A_14344,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_320_17_29,320,17,29,F2A_14345,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_320_17_30,320,17,30,F2A_14346,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_320_17_31,320,17,31,F2A_14347,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_320_17_32,320,17,32,F2A_14348,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,200,40,1000,2000,FPGA_320_17_33,320,17,33,F2A_14349,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_320_17_34,320,17,34,F2A_14350,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_320_17_35,320,17,35,F2A_14351,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_320_17_36,320,17,36,F2A_14352,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,330,40,1000,3000,FPGA_320_17_37,320,17,37,F2A_14353,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_38,320,17,38,F2A_14354,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_39,320,17,39,F2A_14355,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,Bank_VR_1_27,FAKE,590,40,1000,5000,FPGA_320_17_40,320,17,40,F2A_14356,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_320_17_41,320,17,41,F2A_14357,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_320_17_42,320,17,42,F2A_14358,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_320_17_43,320,17,43,F2A_14359,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_320_17_44,320,17,44,F2A_14360,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_320_17_45,320,17,45,F2A_14361,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_320_17_46,320,17,46,F2A_14362,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,Bank_VR_1_28,FAKE,720,40,1000,6000,FPGA_320_17_47,320,17,47,F2A_14363,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_320_18_0,320,18,0,A2F_14244,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_320_18_1,320,18,1,A2F_14245,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,460,40,1000,4000,FPGA_320_18_2,320,18,2,A2F_14246,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_3,320,18,3,A2F_14247,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_4,320,18,4,A2F_14248,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_5,320,18,5,A2F_14249,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_6,320,18,6,A2F_14250,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_7,320,18,7,A2F_14251,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_8,320,18,8,A2F_14252,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_9,320,18,9,A2F_14253,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_10,320,18,10,A2F_14254,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,980,40,2000,1000,FPGA_320_18_11,320,18,11,A2F_14255,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,70,40,1000,1000,FPGA_320_18_24,320,18,24,F2A_14268,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_320_18_25,320,18,25,F2A_14269,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_320_18_26,320,18,26,F2A_14270,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_320_18_27,320,18,27,F2A_14271,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_320_18_28,320,18,28,F2A_14272,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_320_18_29,320,18,29,F2A_14273,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_320_18_30,320,18,30,F2A_14274,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_320_18_31,320,18,31,F2A_14275,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_320_18_32,320,18,32,F2A_14276,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,200,40,1000,2000,FPGA_320_18_33,320,18,33,F2A_14277,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_320_18_34,320,18,34,F2A_14278,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_320_18_35,320,18,35,F2A_14279,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_320_18_36,320,18,36,F2A_14280,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,330,40,1000,3000,FPGA_320_18_37,320,18,37,F2A_14281,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_38,320,18,38,F2A_14282,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_39,320,18,39,F2A_14283,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,Bank_VR_1_29,FAKE,590,40,1000,5000,FPGA_320_18_40,320,18,40,F2A_14284,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_320_18_41,320,18,41,F2A_14285,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_320_18_42,320,18,42,F2A_14286,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_320_18_43,320,18,43,F2A_14287,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_320_18_44,320,18,44,F2A_14288,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_320_18_45,320,18,45,F2A_14289,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_320_18_46,320,18,46,F2A_14290,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,Bank_VR_1_30,FAKE,720,40,1000,6000,FPGA_320_18_47,320,18,47,F2A_14291,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_320_19_0,320,19,0,A2F_14172,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_320_19_1,320,19,1,A2F_14173,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,460,40,1000,4000,FPGA_320_19_2,320,19,2,A2F_14174,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_3,320,19,3,A2F_14175,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_4,320,19,4,A2F_14176,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_5,320,19,5,A2F_14177,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_6,320,19,6,A2F_14178,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_7,320,19,7,A2F_14179,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_8,320,19,8,A2F_14180,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_9,320,19,9,A2F_14181,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_10,320,19,10,A2F_14182,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,980,40,2000,1000,FPGA_320_19_11,320,19,11,A2F_14183,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,70,40,1000,1000,FPGA_320_19_24,320,19,24,F2A_14196,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_320_19_25,320,19,25,F2A_14197,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_320_19_26,320,19,26,F2A_14198,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_320_19_27,320,19,27,F2A_14199,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_320_19_28,320,19,28,F2A_14200,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_320_19_29,320,19,29,F2A_14201,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_320_19_30,320,19,30,F2A_14202,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_320_19_31,320,19,31,F2A_14203,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_320_19_32,320,19,32,F2A_14204,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,200,40,1000,2000,FPGA_320_19_33,320,19,33,F2A_14205,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_320_19_34,320,19,34,F2A_14206,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_320_19_35,320,19,35,F2A_14207,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_320_19_36,320,19,36,F2A_14208,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,330,40,1000,3000,FPGA_320_19_37,320,19,37,F2A_14209,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_38,320,19,38,F2A_14210,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_39,320,19,39,F2A_14211,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,Bank_VR_1_31,FAKE,590,40,1000,5000,FPGA_320_19_40,320,19,40,F2A_14212,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_320_19_41,320,19,41,F2A_14213,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_320_19_42,320,19,42,F2A_14214,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_320_19_43,320,19,43,F2A_14215,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_320_19_44,320,19,44,F2A_14216,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_320_19_45,320,19,45,F2A_14217,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_320_19_46,320,19,46,F2A_14218,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,Bank_VR_1_32,FAKE,720,40,1000,6000,FPGA_320_19_47,320,19,47,F2A_14219,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_320_20_0,320,20,0,A2F_14100,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_320_20_1,320,20,1,A2F_14101,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,460,40,1000,4000,FPGA_320_20_2,320,20,2,A2F_14102,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_3,320,20,3,A2F_14103,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_4,320,20,4,A2F_14104,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_5,320,20,5,A2F_14105,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_6,320,20,6,A2F_14106,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_7,320,20,7,A2F_14107,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_8,320,20,8,A2F_14108,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_9,320,20,9,A2F_14109,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_10,320,20,10,A2F_14110,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,980,40,2000,1000,FPGA_320_20_11,320,20,11,A2F_14111,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,70,40,1000,1000,FPGA_320_20_24,320,20,24,F2A_14124,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_320_20_25,320,20,25,F2A_14125,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_320_20_26,320,20,26,F2A_14126,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_320_20_27,320,20,27,F2A_14127,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_320_20_28,320,20,28,F2A_14128,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_320_20_29,320,20,29,F2A_14129,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_320_20_30,320,20,30,F2A_14130,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_320_20_31,320,20,31,F2A_14131,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_320_20_32,320,20,32,F2A_14132,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,200,40,1000,2000,FPGA_320_20_33,320,20,33,F2A_14133,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_320_20_34,320,20,34,F2A_14134,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_320_20_35,320,20,35,F2A_14135,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_320_20_36,320,20,36,F2A_14136,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,330,40,1000,3000,FPGA_320_20_37,320,20,37,F2A_14137,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_38,320,20,38,F2A_14138,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_39,320,20,39,F2A_14139,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,Bank_VR_1_33,FAKE,590,40,1000,5000,FPGA_320_20_40,320,20,40,F2A_14140,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_320_20_41,320,20,41,F2A_14141,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_320_20_42,320,20,42,F2A_14142,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_320_20_43,320,20,43,F2A_14143,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_320_20_44,320,20,44,F2A_14144,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_320_20_45,320,20,45,F2A_14145,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_320_20_46,320,20,46,F2A_14146,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,Bank_VR_1_34,FAKE,720,40,1000,6000,FPGA_320_20_47,320,20,47,F2A_14147,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_320_21_0,320,21,0,A2F_14028,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_320_21_1,320,21,1,A2F_14029,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,460,40,1000,4000,FPGA_320_21_2,320,21,2,A2F_14030,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_3,320,21,3,A2F_14031,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_4,320,21,4,A2F_14032,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_5,320,21,5,A2F_14033,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_6,320,21,6,A2F_14034,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_7,320,21,7,A2F_14035,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_8,320,21,8,A2F_14036,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_9,320,21,9,A2F_14037,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_10,320,21,10,A2F_14038,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,980,40,2000,1000,FPGA_320_21_11,320,21,11,A2F_14039,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,70,40,1000,1000,FPGA_320_21_24,320,21,24,F2A_14052,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_320_21_25,320,21,25,F2A_14053,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_320_21_26,320,21,26,F2A_14054,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_320_21_27,320,21,27,F2A_14055,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_320_21_28,320,21,28,F2A_14056,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_320_21_29,320,21,29,F2A_14057,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_320_21_30,320,21,30,F2A_14058,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_320_21_31,320,21,31,F2A_14059,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_320_21_32,320,21,32,F2A_14060,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,200,40,1000,2000,FPGA_320_21_33,320,21,33,F2A_14061,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_320_21_34,320,21,34,F2A_14062,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_320_21_35,320,21,35,F2A_14063,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_320_21_36,320,21,36,F2A_14064,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,330,40,1000,3000,FPGA_320_21_37,320,21,37,F2A_14065,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_38,320,21,38,F2A_14066,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_39,320,21,39,F2A_14067,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,Bank_VR_1_35,FAKE,590,40,1000,5000,FPGA_320_21_40,320,21,40,F2A_14068,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_320_21_41,320,21,41,F2A_14069,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_320_21_42,320,21,42,F2A_14070,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_320_21_43,320,21,43,F2A_14071,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_320_21_44,320,21,44,F2A_14072,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_320_21_45,320,21,45,F2A_14073,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_320_21_46,320,21,46,F2A_14074,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,Bank_VR_1_36,FAKE,720,40,1000,6000,FPGA_320_21_47,320,21,47,F2A_14075,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_320_22_0,320,22,0,A2F_13956,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_320_22_1,320,22,1,A2F_13957,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,460,40,1000,4000,FPGA_320_22_2,320,22,2,A2F_13958,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_3,320,22,3,A2F_13959,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_4,320,22,4,A2F_13960,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_5,320,22,5,A2F_13961,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_6,320,22,6,A2F_13962,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_7,320,22,7,A2F_13963,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_8,320,22,8,A2F_13964,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_9,320,22,9,A2F_13965,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_10,320,22,10,A2F_13966,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,980,40,2000,1000,FPGA_320_22_11,320,22,11,A2F_13967,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,70,40,1000,1000,FPGA_320_22_24,320,22,24,F2A_13980,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_320_22_25,320,22,25,F2A_13981,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_320_22_26,320,22,26,F2A_13982,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_320_22_27,320,22,27,F2A_13983,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_320_22_28,320,22,28,F2A_13984,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_320_22_29,320,22,29,F2A_13985,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_320_22_30,320,22,30,F2A_13986,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_320_22_31,320,22,31,F2A_13987,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_320_22_32,320,22,32,F2A_13988,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,200,40,1000,2000,FPGA_320_22_33,320,22,33,F2A_13989,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_320_22_34,320,22,34,F2A_13990,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_320_22_35,320,22,35,F2A_13991,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_320_22_36,320,22,36,F2A_13992,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,330,40,1000,3000,FPGA_320_22_37,320,22,37,F2A_13993,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_38,320,22,38,F2A_13994,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_39,320,22,39,F2A_13995,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,Bank_VR_1_37,FAKE,590,40,1000,5000,FPGA_320_22_40,320,22,40,F2A_13996,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_320_22_41,320,22,41,F2A_13997,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_320_22_42,320,22,42,F2A_13998,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_320_22_43,320,22,43,F2A_13999,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_320_22_44,320,22,44,F2A_14000,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_320_22_45,320,22,45,F2A_14001,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_320_22_46,320,22,46,F2A_14002,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,Bank_VR_1_38,FAKE,720,40,1000,6000,FPGA_320_22_47,320,22,47,F2A_14003,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_320_23_0,320,23,0,A2F_13884,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_320_23_1,320,23,1,A2F_13885,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,460,40,1000,4000,FPGA_320_23_2,320,23,2,A2F_13886,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_3,320,23,3,A2F_13887,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_4,320,23,4,A2F_13888,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_5,320,23,5,A2F_13889,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_6,320,23,6,A2F_13890,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_7,320,23,7,A2F_13891,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_8,320,23,8,A2F_13892,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_9,320,23,9,A2F_13893,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_10,320,23,10,A2F_13894,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,980,40,2000,1000,FPGA_320_23_11,320,23,11,A2F_13895,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,70,40,1000,1000,FPGA_320_23_24,320,23,24,F2A_13908,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_320_23_25,320,23,25,F2A_13909,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_320_23_26,320,23,26,F2A_13910,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_320_23_27,320,23,27,F2A_13911,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_320_23_28,320,23,28,F2A_13912,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_320_23_29,320,23,29,F2A_13913,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_320_23_30,320,23,30,F2A_13914,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_320_23_31,320,23,31,F2A_13915,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_320_23_32,320,23,32,F2A_13916,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,200,40,1000,2000,FPGA_320_23_33,320,23,33,F2A_13917,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_320_23_34,320,23,34,F2A_13918,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_320_23_35,320,23,35,F2A_13919,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_320_23_36,320,23,36,F2A_13920,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,330,40,1000,3000,FPGA_320_23_37,320,23,37,F2A_13921,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_38,320,23,38,F2A_13922,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_39,320,23,39,F2A_13923,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,Bank_VR_1_39,FAKE,590,40,1000,5000,FPGA_320_23_40,320,23,40,F2A_13924,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_320_23_41,320,23,41,F2A_13925,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_320_23_42,320,23,42,F2A_13926,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_320_23_43,320,23,43,F2A_13927,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_320_23_44,320,23,44,F2A_13928,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_320_23_45,320,23,45,F2A_13929,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_320_23_46,320,23,46,F2A_13930,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,Bank_VR_1_40,FAKE,720,40,1000,6000,FPGA_320_23_47,320,23,47,F2A_13931,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_320_24_0,320,24,0,A2F_13812,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_320_24_1,320,24,1,A2F_13813,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_320_24_2,320,24,2,A2F_13814,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_320_24_3,320,24,3,A2F_13815,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_320_24_4,320,24,4,A2F_13816,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_320_24_5,320,24,5,A2F_13817,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_320_24_6,320,24,6,A2F_13818,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_320_24_7,320,24,7,A2F_13819,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_320_24_8,320,24,8,A2F_13820,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_320_24_9,320,24,9,A2F_13821,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_320_24_10,320,24,10,A2F_13822,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_320_24_24,320,24,24,F2A_13836,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_320_24_25,320,24,25,F2A_13837,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_320_24_26,320,24,26,F2A_13838,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_320_24_27,320,24,27,F2A_13839,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_320_24_28,320,24,28,F2A_13840,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_320_24_29,320,24,29,F2A_13841,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_320_24_30,320,24,30,F2A_13842,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_320_24_31,320,24,31,F2A_13843,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_320_24_32,320,24,32,F2A_13844,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_320_25_0,320,25,0,A2F_13740,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_320_25_1,320,25,1,A2F_13741,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,460,40,1000,4000,FPGA_320_25_2,320,25,2,A2F_13742,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_3,320,25,3,A2F_13743,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_4,320,25,4,A2F_13744,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_5,320,25,5,A2F_13745,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_6,320,25,6,A2F_13746,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_7,320,25,7,A2F_13747,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_8,320,25,8,A2F_13748,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_9,320,25,9,A2F_13749,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_10,320,25,10,A2F_13750,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,980,40,2000,1000,FPGA_320_25_11,320,25,11,A2F_13751,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,70,40,1000,1000,FPGA_320_25_24,320,25,24,F2A_13764,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_320_25_25,320,25,25,F2A_13765,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_320_25_26,320,25,26,F2A_13766,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_320_25_27,320,25,27,F2A_13767,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_320_25_28,320,25,28,F2A_13768,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_320_25_29,320,25,29,F2A_13769,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_320_25_30,320,25,30,F2A_13770,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_320_25_31,320,25,31,F2A_13771,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_320_25_32,320,25,32,F2A_13772,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,200,40,1000,2000,FPGA_320_25_33,320,25,33,F2A_13773,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_320_25_34,320,25,34,F2A_13774,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_320_25_35,320,25,35,F2A_13775,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_320_25_36,320,25,36,F2A_13776,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,330,40,1000,3000,FPGA_320_25_37,320,25,37,F2A_13777,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_38,320,25,38,F2A_13778,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_39,320,25,39,F2A_13779,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,Bank_VR_2_1,FAKE,590,40,1000,5000,FPGA_320_25_40,320,25,40,F2A_13780,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_320_25_41,320,25,41,F2A_13781,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_320_25_42,320,25,42,F2A_13782,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_320_25_43,320,25,43,F2A_13783,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_320_25_44,320,25,44,F2A_13784,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_320_25_45,320,25,45,F2A_13785,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_320_25_46,320,25,46,F2A_13786,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,Bank_VR_2_2,FAKE,720,40,1000,6000,FPGA_320_25_47,320,25,47,F2A_13787,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_320_26_0,320,26,0,A2F_13668,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_320_26_1,320,26,1,A2F_13669,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,460,40,1000,4000,FPGA_320_26_2,320,26,2,A2F_13670,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_3,320,26,3,A2F_13671,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_4,320,26,4,A2F_13672,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_5,320,26,5,A2F_13673,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_6,320,26,6,A2F_13674,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_7,320,26,7,A2F_13675,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_8,320,26,8,A2F_13676,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_9,320,26,9,A2F_13677,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_10,320,26,10,A2F_13678,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,980,40,2000,1000,FPGA_320_26_11,320,26,11,A2F_13679,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,70,40,1000,1000,FPGA_320_26_24,320,26,24,F2A_13692,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_320_26_25,320,26,25,F2A_13693,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_320_26_26,320,26,26,F2A_13694,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_320_26_27,320,26,27,F2A_13695,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_320_26_28,320,26,28,F2A_13696,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_320_26_29,320,26,29,F2A_13697,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_320_26_30,320,26,30,F2A_13698,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_320_26_31,320,26,31,F2A_13699,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_320_26_32,320,26,32,F2A_13700,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,200,40,1000,2000,FPGA_320_26_33,320,26,33,F2A_13701,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_320_26_34,320,26,34,F2A_13702,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_320_26_35,320,26,35,F2A_13703,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_320_26_36,320,26,36,F2A_13704,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,330,40,1000,3000,FPGA_320_26_37,320,26,37,F2A_13705,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_38,320,26,38,F2A_13706,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_39,320,26,39,F2A_13707,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,Bank_VR_2_3,FAKE,590,40,1000,5000,FPGA_320_26_40,320,26,40,F2A_13708,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_320_26_41,320,26,41,F2A_13709,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_320_26_42,320,26,42,F2A_13710,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_320_26_43,320,26,43,F2A_13711,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_320_26_44,320,26,44,F2A_13712,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_320_26_45,320,26,45,F2A_13713,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_320_26_46,320,26,46,F2A_13714,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,Bank_VR_2_4,FAKE,720,40,1000,6000,FPGA_320_26_47,320,26,47,F2A_13715,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_320_27_0,320,27,0,A2F_13596,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_320_27_1,320,27,1,A2F_13597,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,460,40,1000,4000,FPGA_320_27_2,320,27,2,A2F_13598,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_3,320,27,3,A2F_13599,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_4,320,27,4,A2F_13600,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_5,320,27,5,A2F_13601,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_6,320,27,6,A2F_13602,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_7,320,27,7,A2F_13603,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_8,320,27,8,A2F_13604,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_9,320,27,9,A2F_13605,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_10,320,27,10,A2F_13606,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,980,40,2000,1000,FPGA_320_27_11,320,27,11,A2F_13607,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,70,40,1000,1000,FPGA_320_27_24,320,27,24,F2A_13620,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_320_27_25,320,27,25,F2A_13621,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_320_27_26,320,27,26,F2A_13622,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_320_27_27,320,27,27,F2A_13623,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_320_27_28,320,27,28,F2A_13624,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_320_27_29,320,27,29,F2A_13625,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_320_27_30,320,27,30,F2A_13626,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_320_27_31,320,27,31,F2A_13627,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_320_27_32,320,27,32,F2A_13628,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,200,40,1000,2000,FPGA_320_27_33,320,27,33,F2A_13629,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_320_27_34,320,27,34,F2A_13630,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_320_27_35,320,27,35,F2A_13631,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_320_27_36,320,27,36,F2A_13632,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,330,40,1000,3000,FPGA_320_27_37,320,27,37,F2A_13633,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_38,320,27,38,F2A_13634,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_39,320,27,39,F2A_13635,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,Bank_VR_2_5,FAKE,590,40,1000,5000,FPGA_320_27_40,320,27,40,F2A_13636,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_320_27_41,320,27,41,F2A_13637,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_320_27_42,320,27,42,F2A_13638,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_320_27_43,320,27,43,F2A_13639,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_320_27_44,320,27,44,F2A_13640,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_320_27_45,320,27,45,F2A_13641,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_320_27_46,320,27,46,F2A_13642,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,Bank_VR_2_6,FAKE,720,40,1000,6000,FPGA_320_27_47,320,27,47,F2A_13643,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_320_28_0,320,28,0,A2F_13524,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_320_28_1,320,28,1,A2F_13525,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,460,40,1000,4000,FPGA_320_28_2,320,28,2,A2F_13526,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_3,320,28,3,A2F_13527,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_4,320,28,4,A2F_13528,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_5,320,28,5,A2F_13529,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_6,320,28,6,A2F_13530,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_7,320,28,7,A2F_13531,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_8,320,28,8,A2F_13532,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_9,320,28,9,A2F_13533,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_10,320,28,10,A2F_13534,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,980,40,2000,1000,FPGA_320_28_11,320,28,11,A2F_13535,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,70,40,1000,1000,FPGA_320_28_24,320,28,24,F2A_13548,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_320_28_25,320,28,25,F2A_13549,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_320_28_26,320,28,26,F2A_13550,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_320_28_27,320,28,27,F2A_13551,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_320_28_28,320,28,28,F2A_13552,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_320_28_29,320,28,29,F2A_13553,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_320_28_30,320,28,30,F2A_13554,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_320_28_31,320,28,31,F2A_13555,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_320_28_32,320,28,32,F2A_13556,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,200,40,1000,2000,FPGA_320_28_33,320,28,33,F2A_13557,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_320_28_34,320,28,34,F2A_13558,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_320_28_35,320,28,35,F2A_13559,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_320_28_36,320,28,36,F2A_13560,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,330,40,1000,3000,FPGA_320_28_37,320,28,37,F2A_13561,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_38,320,28,38,F2A_13562,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_39,320,28,39,F2A_13563,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,Bank_VR_2_7,FAKE,590,40,1000,5000,FPGA_320_28_40,320,28,40,F2A_13564,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_320_28_41,320,28,41,F2A_13565,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_320_28_42,320,28,42,F2A_13566,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_320_28_43,320,28,43,F2A_13567,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_320_28_44,320,28,44,F2A_13568,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_320_28_45,320,28,45,F2A_13569,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_320_28_46,320,28,46,F2A_13570,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,Bank_VR_2_8,FAKE,720,40,1000,6000,FPGA_320_28_47,320,28,47,F2A_13571,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_320_29_0,320,29,0,A2F_13452,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_320_29_1,320,29,1,A2F_13453,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,460,40,1000,4000,FPGA_320_29_2,320,29,2,A2F_13454,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_3,320,29,3,A2F_13455,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_4,320,29,4,A2F_13456,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_5,320,29,5,A2F_13457,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_6,320,29,6,A2F_13458,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_7,320,29,7,A2F_13459,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_8,320,29,8,A2F_13460,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_9,320,29,9,A2F_13461,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_10,320,29,10,A2F_13462,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,980,40,2000,1000,FPGA_320_29_11,320,29,11,A2F_13463,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,70,40,1000,1000,FPGA_320_29_24,320,29,24,F2A_13476,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_320_29_25,320,29,25,F2A_13477,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_320_29_26,320,29,26,F2A_13478,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_320_29_27,320,29,27,F2A_13479,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_320_29_28,320,29,28,F2A_13480,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_320_29_29,320,29,29,F2A_13481,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_320_29_30,320,29,30,F2A_13482,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_320_29_31,320,29,31,F2A_13483,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_320_29_32,320,29,32,F2A_13484,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,200,40,1000,2000,FPGA_320_29_33,320,29,33,F2A_13485,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_320_29_34,320,29,34,F2A_13486,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_320_29_35,320,29,35,F2A_13487,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_320_29_36,320,29,36,F2A_13488,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,330,40,1000,3000,FPGA_320_29_37,320,29,37,F2A_13489,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_38,320,29,38,F2A_13490,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_39,320,29,39,F2A_13491,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,Bank_VR_2_9,FAKE,590,40,1000,5000,FPGA_320_29_40,320,29,40,F2A_13492,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_320_29_41,320,29,41,F2A_13493,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_320_29_42,320,29,42,F2A_13494,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_320_29_43,320,29,43,F2A_13495,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_320_29_44,320,29,44,F2A_13496,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_320_29_45,320,29,45,F2A_13497,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_320_29_46,320,29,46,F2A_13498,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,Bank_VR_2_10,FAKE,720,40,1000,6000,FPGA_320_29_47,320,29,47,F2A_13499,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_320_30_0,320,30,0,A2F_13380,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_320_30_1,320,30,1,A2F_13381,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,460,40,1000,4000,FPGA_320_30_2,320,30,2,A2F_13382,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_3,320,30,3,A2F_13383,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_4,320,30,4,A2F_13384,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_5,320,30,5,A2F_13385,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_6,320,30,6,A2F_13386,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_7,320,30,7,A2F_13387,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_8,320,30,8,A2F_13388,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_9,320,30,9,A2F_13389,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_10,320,30,10,A2F_13390,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,980,40,2000,1000,FPGA_320_30_11,320,30,11,A2F_13391,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,70,40,1000,1000,FPGA_320_30_24,320,30,24,F2A_13404,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_320_30_25,320,30,25,F2A_13405,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_320_30_26,320,30,26,F2A_13406,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_320_30_27,320,30,27,F2A_13407,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_320_30_28,320,30,28,F2A_13408,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_320_30_29,320,30,29,F2A_13409,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_320_30_30,320,30,30,F2A_13410,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_320_30_31,320,30,31,F2A_13411,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_320_30_32,320,30,32,F2A_13412,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,200,40,1000,2000,FPGA_320_30_33,320,30,33,F2A_13413,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_320_30_34,320,30,34,F2A_13414,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_320_30_35,320,30,35,F2A_13415,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_320_30_36,320,30,36,F2A_13416,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,330,40,1000,3000,FPGA_320_30_37,320,30,37,F2A_13417,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_38,320,30,38,F2A_13418,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_39,320,30,39,F2A_13419,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,Bank_VR_2_11,FAKE,590,40,1000,5000,FPGA_320_30_40,320,30,40,F2A_13420,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_320_30_41,320,30,41,F2A_13421,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_320_30_42,320,30,42,F2A_13422,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_320_30_43,320,30,43,F2A_13423,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_320_30_44,320,30,44,F2A_13424,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_320_30_45,320,30,45,F2A_13425,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_320_30_46,320,30,46,F2A_13426,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,Bank_VR_2_12,FAKE,720,40,1000,6000,FPGA_320_30_47,320,30,47,F2A_13427,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_320_31_0,320,31,0,A2F_13308,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_320_31_1,320,31,1,A2F_13309,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,460,40,1000,4000,FPGA_320_31_2,320,31,2,A2F_13310,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_3,320,31,3,A2F_13311,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_4,320,31,4,A2F_13312,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_5,320,31,5,A2F_13313,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_6,320,31,6,A2F_13314,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_7,320,31,7,A2F_13315,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_8,320,31,8,A2F_13316,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_9,320,31,9,A2F_13317,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_10,320,31,10,A2F_13318,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,980,40,2000,1000,FPGA_320_31_11,320,31,11,A2F_13319,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,70,40,1000,1000,FPGA_320_31_24,320,31,24,F2A_13332,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_320_31_25,320,31,25,F2A_13333,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_320_31_26,320,31,26,F2A_13334,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_320_31_27,320,31,27,F2A_13335,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_320_31_28,320,31,28,F2A_13336,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_320_31_29,320,31,29,F2A_13337,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_320_31_30,320,31,30,F2A_13338,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_320_31_31,320,31,31,F2A_13339,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_320_31_32,320,31,32,F2A_13340,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,200,40,1000,2000,FPGA_320_31_33,320,31,33,F2A_13341,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_320_31_34,320,31,34,F2A_13342,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_320_31_35,320,31,35,F2A_13343,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_320_31_36,320,31,36,F2A_13344,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,330,40,1000,3000,FPGA_320_31_37,320,31,37,F2A_13345,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_38,320,31,38,F2A_13346,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_39,320,31,39,F2A_13347,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,Bank_VR_2_13,FAKE,590,40,1000,5000,FPGA_320_31_40,320,31,40,F2A_13348,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_320_31_41,320,31,41,F2A_13349,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_320_31_42,320,31,42,F2A_13350,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_320_31_43,320,31,43,F2A_13351,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_320_31_44,320,31,44,F2A_13352,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_320_31_45,320,31,45,F2A_13353,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_320_31_46,320,31,46,F2A_13354,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,Bank_VR_2_14,FAKE,720,40,1000,6000,FPGA_320_31_47,320,31,47,F2A_13355,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_320_32_0,320,32,0,A2F_13236,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_320_32_1,320,32,1,A2F_13237,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,460,40,1000,4000,FPGA_320_32_2,320,32,2,A2F_13238,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_3,320,32,3,A2F_13239,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_4,320,32,4,A2F_13240,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_5,320,32,5,A2F_13241,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_6,320,32,6,A2F_13242,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_7,320,32,7,A2F_13243,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_8,320,32,8,A2F_13244,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_9,320,32,9,A2F_13245,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_10,320,32,10,A2F_13246,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,980,40,2000,1000,FPGA_320_32_11,320,32,11,A2F_13247,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,70,40,1000,1000,FPGA_320_32_24,320,32,24,F2A_13260,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_320_32_25,320,32,25,F2A_13261,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_320_32_26,320,32,26,F2A_13262,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_320_32_27,320,32,27,F2A_13263,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_320_32_28,320,32,28,F2A_13264,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_320_32_29,320,32,29,F2A_13265,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_320_32_30,320,32,30,F2A_13266,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_320_32_31,320,32,31,F2A_13267,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_320_32_32,320,32,32,F2A_13268,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,200,40,1000,2000,FPGA_320_32_33,320,32,33,F2A_13269,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_320_32_34,320,32,34,F2A_13270,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_320_32_35,320,32,35,F2A_13271,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_320_32_36,320,32,36,F2A_13272,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,330,40,1000,3000,FPGA_320_32_37,320,32,37,F2A_13273,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_38,320,32,38,F2A_13274,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_39,320,32,39,F2A_13275,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,Bank_VR_2_15,FAKE,590,40,1000,5000,FPGA_320_32_40,320,32,40,F2A_13276,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_320_32_41,320,32,41,F2A_13277,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_320_32_42,320,32,42,F2A_13278,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_320_32_43,320,32,43,F2A_13279,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_320_32_44,320,32,44,F2A_13280,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_320_32_45,320,32,45,F2A_13281,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_320_32_46,320,32,46,F2A_13282,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,Bank_VR_2_16,FAKE,720,40,1000,6000,FPGA_320_32_47,320,32,47,F2A_13283,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_320_33_0,320,33,0,A2F_13164,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_320_33_1,320,33,1,A2F_13165,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,460,40,1000,4000,FPGA_320_33_2,320,33,2,A2F_13166,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_3,320,33,3,A2F_13167,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_4,320,33,4,A2F_13168,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_5,320,33,5,A2F_13169,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_6,320,33,6,A2F_13170,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_7,320,33,7,A2F_13171,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_8,320,33,8,A2F_13172,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_9,320,33,9,A2F_13173,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_10,320,33,10,A2F_13174,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,980,40,2000,1000,FPGA_320_33_11,320,33,11,A2F_13175,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,70,40,1000,1000,FPGA_320_33_24,320,33,24,F2A_13188,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_320_33_25,320,33,25,F2A_13189,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_320_33_26,320,33,26,F2A_13190,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_320_33_27,320,33,27,F2A_13191,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_320_33_28,320,33,28,F2A_13192,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_320_33_29,320,33,29,F2A_13193,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_320_33_30,320,33,30,F2A_13194,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_320_33_31,320,33,31,F2A_13195,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_320_33_32,320,33,32,F2A_13196,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,200,40,1000,2000,FPGA_320_33_33,320,33,33,F2A_13197,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_320_33_34,320,33,34,F2A_13198,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_320_33_35,320,33,35,F2A_13199,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_320_33_36,320,33,36,F2A_13200,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,330,40,1000,3000,FPGA_320_33_37,320,33,37,F2A_13201,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_38,320,33,38,F2A_13202,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_39,320,33,39,F2A_13203,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,Bank_VR_2_17,FAKE,590,40,1000,5000,FPGA_320_33_40,320,33,40,F2A_13204,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_320_33_41,320,33,41,F2A_13205,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_320_33_42,320,33,42,F2A_13206,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_320_33_43,320,33,43,F2A_13207,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_320_33_44,320,33,44,F2A_13208,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_320_33_45,320,33,45,F2A_13209,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_320_33_46,320,33,46,F2A_13210,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,Bank_VR_2_18,FAKE,720,40,1000,6000,FPGA_320_33_47,320,33,47,F2A_13211,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_320_34_0,320,34,0,A2F_13092,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_320_34_1,320,34,1,A2F_13093,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,460,40,1000,4000,FPGA_320_34_2,320,34,2,A2F_13094,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_3,320,34,3,A2F_13095,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_4,320,34,4,A2F_13096,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_5,320,34,5,A2F_13097,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_6,320,34,6,A2F_13098,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_7,320,34,7,A2F_13099,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_8,320,34,8,A2F_13100,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_9,320,34,9,A2F_13101,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_10,320,34,10,A2F_13102,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,980,40,2000,1000,FPGA_320_34_11,320,34,11,A2F_13103,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,70,40,1000,1000,FPGA_320_34_24,320,34,24,F2A_13116,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_320_34_25,320,34,25,F2A_13117,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_320_34_26,320,34,26,F2A_13118,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_320_34_27,320,34,27,F2A_13119,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_320_34_28,320,34,28,F2A_13120,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_320_34_29,320,34,29,F2A_13121,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_320_34_30,320,34,30,F2A_13122,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_320_34_31,320,34,31,F2A_13123,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_320_34_32,320,34,32,F2A_13124,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,200,40,1000,2000,FPGA_320_34_33,320,34,33,F2A_13125,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_320_34_34,320,34,34,F2A_13126,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_320_34_35,320,34,35,F2A_13127,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_320_34_36,320,34,36,F2A_13128,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,330,40,1000,3000,FPGA_320_34_37,320,34,37,F2A_13129,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_38,320,34,38,F2A_13130,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_39,320,34,39,F2A_13131,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,Bank_VR_2_19,FAKE,590,40,1000,5000,FPGA_320_34_40,320,34,40,F2A_13132,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_320_34_41,320,34,41,F2A_13133,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_320_34_42,320,34,42,F2A_13134,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_320_34_43,320,34,43,F2A_13135,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_320_34_44,320,34,44,F2A_13136,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_320_34_45,320,34,45,F2A_13137,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_320_34_46,320,34,46,F2A_13138,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,Bank_VR_2_20,FAKE,720,40,1000,6000,FPGA_320_34_47,320,34,47,F2A_13139,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_320_35_0,320,35,0,A2F_13020,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_320_35_1,320,35,1,A2F_13021,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_320_35_2,320,35,2,A2F_13022,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_320_35_3,320,35,3,A2F_13023,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_320_35_4,320,35,4,A2F_13024,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_320_35_5,320,35,5,A2F_13025,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_320_35_6,320,35,6,A2F_13026,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_320_35_7,320,35,7,A2F_13027,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_320_35_8,320,35,8,A2F_13028,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_320_35_9,320,35,9,A2F_13029,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_320_35_10,320,35,10,A2F_13030,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_320_35_24,320,35,24,F2A_13044,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_320_35_25,320,35,25,F2A_13045,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_320_35_26,320,35,26,F2A_13046,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_320_35_27,320,35,27,F2A_13047,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_320_35_28,320,35,28,F2A_13048,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_320_35_29,320,35,29,F2A_13049,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_320_35_30,320,35,30,F2A_13050,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_320_35_31,320,35,31,F2A_13051,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_320_35_32,320,35,32,F2A_13052,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_320_36_0,320,36,0,A2F_12948,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_320_36_1,320,36,1,A2F_12949,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,460,40,1000,4000,FPGA_320_36_2,320,36,2,A2F_12950,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_3,320,36,3,A2F_12951,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_4,320,36,4,A2F_12952,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_5,320,36,5,A2F_12953,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_6,320,36,6,A2F_12954,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_7,320,36,7,A2F_12955,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_8,320,36,8,A2F_12956,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_9,320,36,9,A2F_12957,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_10,320,36,10,A2F_12958,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,980,40,2000,1000,FPGA_320_36_11,320,36,11,A2F_12959,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,70,40,1000,1000,FPGA_320_36_24,320,36,24,F2A_12972,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_320_36_25,320,36,25,F2A_12973,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_320_36_26,320,36,26,F2A_12974,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_320_36_27,320,36,27,F2A_12975,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_320_36_28,320,36,28,F2A_12976,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_320_36_29,320,36,29,F2A_12977,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_320_36_30,320,36,30,F2A_12978,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_320_36_31,320,36,31,F2A_12979,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_320_36_32,320,36,32,F2A_12980,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,200,40,1000,2000,FPGA_320_36_33,320,36,33,F2A_12981,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_320_36_34,320,36,34,F2A_12982,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_320_36_35,320,36,35,F2A_12983,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_320_36_36,320,36,36,F2A_12984,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,330,40,1000,3000,FPGA_320_36_37,320,36,37,F2A_12985,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_38,320,36,38,F2A_12986,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_39,320,36,39,F2A_12987,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,Bank_VR_2_21,FAKE,590,40,1000,5000,FPGA_320_36_40,320,36,40,F2A_12988,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_320_36_41,320,36,41,F2A_12989,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_320_36_42,320,36,42,F2A_12990,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_320_36_43,320,36,43,F2A_12991,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_320_36_44,320,36,44,F2A_12992,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_320_36_45,320,36,45,F2A_12993,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_320_36_46,320,36,46,F2A_12994,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,Bank_VR_2_22,FAKE,720,40,1000,6000,FPGA_320_36_47,320,36,47,F2A_12995,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_320_37_0,320,37,0,A2F_12876,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_320_37_1,320,37,1,A2F_12877,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,460,40,1000,4000,FPGA_320_37_2,320,37,2,A2F_12878,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_3,320,37,3,A2F_12879,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_4,320,37,4,A2F_12880,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_5,320,37,5,A2F_12881,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_6,320,37,6,A2F_12882,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_7,320,37,7,A2F_12883,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_8,320,37,8,A2F_12884,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_9,320,37,9,A2F_12885,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_10,320,37,10,A2F_12886,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,980,40,2000,1000,FPGA_320_37_11,320,37,11,A2F_12887,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,70,40,1000,1000,FPGA_320_37_24,320,37,24,F2A_12900,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_320_37_25,320,37,25,F2A_12901,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_320_37_26,320,37,26,F2A_12902,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_320_37_27,320,37,27,F2A_12903,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_320_37_28,320,37,28,F2A_12904,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_320_37_29,320,37,29,F2A_12905,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_320_37_30,320,37,30,F2A_12906,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_320_37_31,320,37,31,F2A_12907,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_320_37_32,320,37,32,F2A_12908,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,200,40,1000,2000,FPGA_320_37_33,320,37,33,F2A_12909,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_320_37_34,320,37,34,F2A_12910,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_320_37_35,320,37,35,F2A_12911,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_320_37_36,320,37,36,F2A_12912,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,330,40,1000,3000,FPGA_320_37_37,320,37,37,F2A_12913,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_38,320,37,38,F2A_12914,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_39,320,37,39,F2A_12915,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,Bank_VR_2_23,FAKE,590,40,1000,5000,FPGA_320_37_40,320,37,40,F2A_12916,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_320_37_41,320,37,41,F2A_12917,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_320_37_42,320,37,42,F2A_12918,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_320_37_43,320,37,43,F2A_12919,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_320_37_44,320,37,44,F2A_12920,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_320_37_45,320,37,45,F2A_12921,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_320_37_46,320,37,46,F2A_12922,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,Bank_VR_2_24,FAKE,720,40,1000,6000,FPGA_320_37_47,320,37,47,F2A_12923,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_320_38_0,320,38,0,A2F_12804,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_320_38_1,320,38,1,A2F_12805,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,460,40,1000,4000,FPGA_320_38_2,320,38,2,A2F_12806,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_3,320,38,3,A2F_12807,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_4,320,38,4,A2F_12808,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_5,320,38,5,A2F_12809,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_6,320,38,6,A2F_12810,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_7,320,38,7,A2F_12811,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_8,320,38,8,A2F_12812,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_9,320,38,9,A2F_12813,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_10,320,38,10,A2F_12814,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,980,40,2000,1000,FPGA_320_38_11,320,38,11,A2F_12815,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,70,40,1000,1000,FPGA_320_38_24,320,38,24,F2A_12828,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_320_38_25,320,38,25,F2A_12829,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_320_38_26,320,38,26,F2A_12830,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_320_38_27,320,38,27,F2A_12831,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_320_38_28,320,38,28,F2A_12832,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_320_38_29,320,38,29,F2A_12833,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_320_38_30,320,38,30,F2A_12834,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_320_38_31,320,38,31,F2A_12835,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_320_38_32,320,38,32,F2A_12836,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,200,40,1000,2000,FPGA_320_38_33,320,38,33,F2A_12837,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_320_38_34,320,38,34,F2A_12838,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_320_38_35,320,38,35,F2A_12839,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_320_38_36,320,38,36,F2A_12840,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,330,40,1000,3000,FPGA_320_38_37,320,38,37,F2A_12841,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_38,320,38,38,F2A_12842,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_39,320,38,39,F2A_12843,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,Bank_VR_2_25,FAKE,590,40,1000,5000,FPGA_320_38_40,320,38,40,F2A_12844,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_320_38_41,320,38,41,F2A_12845,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_320_38_42,320,38,42,F2A_12846,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_320_38_43,320,38,43,F2A_12847,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_320_38_44,320,38,44,F2A_12848,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_320_38_45,320,38,45,F2A_12849,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_320_38_46,320,38,46,F2A_12850,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,Bank_VR_2_26,FAKE,720,40,1000,6000,FPGA_320_38_47,320,38,47,F2A_12851,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_320_39_0,320,39,0,A2F_12732,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_320_39_1,320,39,1,A2F_12733,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,460,40,1000,4000,FPGA_320_39_2,320,39,2,A2F_12734,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_3,320,39,3,A2F_12735,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_4,320,39,4,A2F_12736,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_5,320,39,5,A2F_12737,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_6,320,39,6,A2F_12738,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_7,320,39,7,A2F_12739,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_8,320,39,8,A2F_12740,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_9,320,39,9,A2F_12741,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_10,320,39,10,A2F_12742,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,980,40,2000,1000,FPGA_320_39_11,320,39,11,A2F_12743,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,70,40,1000,1000,FPGA_320_39_24,320,39,24,F2A_12756,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_320_39_25,320,39,25,F2A_12757,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_320_39_26,320,39,26,F2A_12758,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_320_39_27,320,39,27,F2A_12759,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_320_39_28,320,39,28,F2A_12760,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_320_39_29,320,39,29,F2A_12761,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_320_39_30,320,39,30,F2A_12762,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_320_39_31,320,39,31,F2A_12763,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_320_39_32,320,39,32,F2A_12764,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,200,40,1000,2000,FPGA_320_39_33,320,39,33,F2A_12765,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_320_39_34,320,39,34,F2A_12766,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_320_39_35,320,39,35,F2A_12767,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_320_39_36,320,39,36,F2A_12768,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,330,40,1000,3000,FPGA_320_39_37,320,39,37,F2A_12769,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_38,320,39,38,F2A_12770,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_39,320,39,39,F2A_12771,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,Bank_VR_2_27,FAKE,590,40,1000,5000,FPGA_320_39_40,320,39,40,F2A_12772,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_320_39_41,320,39,41,F2A_12773,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_320_39_42,320,39,42,F2A_12774,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_320_39_43,320,39,43,F2A_12775,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_320_39_44,320,39,44,F2A_12776,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_320_39_45,320,39,45,F2A_12777,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_320_39_46,320,39,46,F2A_12778,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,Bank_VR_2_28,FAKE,720,40,1000,6000,FPGA_320_39_47,320,39,47,F2A_12779,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_320_40_0,320,40,0,A2F_12660,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_320_40_1,320,40,1,A2F_12661,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,460,40,1000,4000,FPGA_320_40_2,320,40,2,A2F_12662,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_3,320,40,3,A2F_12663,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_4,320,40,4,A2F_12664,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_5,320,40,5,A2F_12665,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_6,320,40,6,A2F_12666,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_7,320,40,7,A2F_12667,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_8,320,40,8,A2F_12668,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_9,320,40,9,A2F_12669,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_10,320,40,10,A2F_12670,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,980,40,2000,1000,FPGA_320_40_11,320,40,11,A2F_12671,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,70,40,1000,1000,FPGA_320_40_24,320,40,24,F2A_12684,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_320_40_25,320,40,25,F2A_12685,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_320_40_26,320,40,26,F2A_12686,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_320_40_27,320,40,27,F2A_12687,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_320_40_28,320,40,28,F2A_12688,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_320_40_29,320,40,29,F2A_12689,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_320_40_30,320,40,30,F2A_12690,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_320_40_31,320,40,31,F2A_12691,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_320_40_32,320,40,32,F2A_12692,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,200,40,1000,2000,FPGA_320_40_33,320,40,33,F2A_12693,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_320_40_34,320,40,34,F2A_12694,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_320_40_35,320,40,35,F2A_12695,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_320_40_36,320,40,36,F2A_12696,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,330,40,1000,3000,FPGA_320_40_37,320,40,37,F2A_12697,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_38,320,40,38,F2A_12698,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_39,320,40,39,F2A_12699,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,Bank_VR_2_29,FAKE,590,40,1000,5000,FPGA_320_40_40,320,40,40,F2A_12700,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_320_40_41,320,40,41,F2A_12701,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_320_40_42,320,40,42,F2A_12702,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_320_40_43,320,40,43,F2A_12703,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_320_40_44,320,40,44,F2A_12704,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_320_40_45,320,40,45,F2A_12705,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_320_40_46,320,40,46,F2A_12706,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,Bank_VR_2_30,FAKE,720,40,1000,6000,FPGA_320_40_47,320,40,47,F2A_12707,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_320_41_0,320,41,0,A2F_12588,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_320_41_1,320,41,1,A2F_12589,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,460,40,1000,4000,FPGA_320_41_2,320,41,2,A2F_12590,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_3,320,41,3,A2F_12591,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_4,320,41,4,A2F_12592,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_5,320,41,5,A2F_12593,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_6,320,41,6,A2F_12594,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_7,320,41,7,A2F_12595,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_8,320,41,8,A2F_12596,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_9,320,41,9,A2F_12597,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_10,320,41,10,A2F_12598,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,980,40,2000,1000,FPGA_320_41_11,320,41,11,A2F_12599,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,70,40,1000,1000,FPGA_320_41_24,320,41,24,F2A_12612,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_320_41_25,320,41,25,F2A_12613,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_320_41_26,320,41,26,F2A_12614,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_320_41_27,320,41,27,F2A_12615,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_320_41_28,320,41,28,F2A_12616,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_320_41_29,320,41,29,F2A_12617,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_320_41_30,320,41,30,F2A_12618,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_320_41_31,320,41,31,F2A_12619,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_320_41_32,320,41,32,F2A_12620,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,200,40,1000,2000,FPGA_320_41_33,320,41,33,F2A_12621,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_320_41_34,320,41,34,F2A_12622,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_320_41_35,320,41,35,F2A_12623,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_320_41_36,320,41,36,F2A_12624,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,330,40,1000,3000,FPGA_320_41_37,320,41,37,F2A_12625,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_38,320,41,38,F2A_12626,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_39,320,41,39,F2A_12627,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,Bank_VR_2_31,FAKE,590,40,1000,5000,FPGA_320_41_40,320,41,40,F2A_12628,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_320_41_41,320,41,41,F2A_12629,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_320_41_42,320,41,42,F2A_12630,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_320_41_43,320,41,43,F2A_12631,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_320_41_44,320,41,44,F2A_12632,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_320_41_45,320,41,45,F2A_12633,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_320_41_46,320,41,46,F2A_12634,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,Bank_VR_2_32,FAKE,720,40,1000,6000,FPGA_320_41_47,320,41,47,F2A_12635,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_320_42_0,320,42,0,A2F_12516,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_320_42_1,320,42,1,A2F_12517,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,460,40,1000,4000,FPGA_320_42_2,320,42,2,A2F_12518,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_3,320,42,3,A2F_12519,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_4,320,42,4,A2F_12520,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_5,320,42,5,A2F_12521,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_6,320,42,6,A2F_12522,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_7,320,42,7,A2F_12523,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_8,320,42,8,A2F_12524,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_9,320,42,9,A2F_12525,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_10,320,42,10,A2F_12526,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,980,40,2000,1000,FPGA_320_42_11,320,42,11,A2F_12527,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,70,40,1000,1000,FPGA_320_42_24,320,42,24,F2A_12540,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_320_42_25,320,42,25,F2A_12541,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_320_42_26,320,42,26,F2A_12542,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_320_42_27,320,42,27,F2A_12543,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_320_42_28,320,42,28,F2A_12544,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_320_42_29,320,42,29,F2A_12545,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_320_42_30,320,42,30,F2A_12546,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_320_42_31,320,42,31,F2A_12547,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_320_42_32,320,42,32,F2A_12548,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,200,40,1000,2000,FPGA_320_42_33,320,42,33,F2A_12549,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_320_42_34,320,42,34,F2A_12550,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_320_42_35,320,42,35,F2A_12551,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_320_42_36,320,42,36,F2A_12552,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,330,40,1000,3000,FPGA_320_42_37,320,42,37,F2A_12553,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_38,320,42,38,F2A_12554,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_39,320,42,39,F2A_12555,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,Bank_VR_2_33,FAKE,590,40,1000,5000,FPGA_320_42_40,320,42,40,F2A_12556,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_320_42_41,320,42,41,F2A_12557,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_320_42_42,320,42,42,F2A_12558,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_320_42_43,320,42,43,F2A_12559,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_320_42_44,320,42,44,F2A_12560,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_320_42_45,320,42,45,F2A_12561,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_320_42_46,320,42,46,F2A_12562,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,Bank_VR_2_34,FAKE,720,40,1000,6000,FPGA_320_42_47,320,42,47,F2A_12563,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_320_43_0,320,43,0,A2F_12444,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_320_43_1,320,43,1,A2F_12445,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,460,40,1000,4000,FPGA_320_43_2,320,43,2,A2F_12446,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_3,320,43,3,A2F_12447,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_4,320,43,4,A2F_12448,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_5,320,43,5,A2F_12449,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_6,320,43,6,A2F_12450,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_7,320,43,7,A2F_12451,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_8,320,43,8,A2F_12452,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_9,320,43,9,A2F_12453,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_10,320,43,10,A2F_12454,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,980,40,2000,1000,FPGA_320_43_11,320,43,11,A2F_12455,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,70,40,1000,1000,FPGA_320_43_24,320,43,24,F2A_12468,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_320_43_25,320,43,25,F2A_12469,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_320_43_26,320,43,26,F2A_12470,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_320_43_27,320,43,27,F2A_12471,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_320_43_28,320,43,28,F2A_12472,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_320_43_29,320,43,29,F2A_12473,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_320_43_30,320,43,30,F2A_12474,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_320_43_31,320,43,31,F2A_12475,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_320_43_32,320,43,32,F2A_12476,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,200,40,1000,2000,FPGA_320_43_33,320,43,33,F2A_12477,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_320_43_34,320,43,34,F2A_12478,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_320_43_35,320,43,35,F2A_12479,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_320_43_36,320,43,36,F2A_12480,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,330,40,1000,3000,FPGA_320_43_37,320,43,37,F2A_12481,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_38,320,43,38,F2A_12482,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_39,320,43,39,F2A_12483,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,Bank_VR_2_35,FAKE,590,40,1000,5000,FPGA_320_43_40,320,43,40,F2A_12484,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_320_43_41,320,43,41,F2A_12485,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_320_43_42,320,43,42,F2A_12486,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_320_43_43,320,43,43,F2A_12487,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_320_43_44,320,43,44,F2A_12488,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_320_43_45,320,43,45,F2A_12489,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_320_43_46,320,43,46,F2A_12490,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,Bank_VR_2_36,FAKE,720,40,1000,6000,FPGA_320_43_47,320,43,47,F2A_12491,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_61_44_0,61,44,0,A2F_12372,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_61_44_1,61,44,1,A2F_12373,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,460,40,1000,4000,FPGA_61_44_2,61,44,2,A2F_12374,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_3,61,44,3,A2F_12375,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_4,61,44,4,A2F_12376,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_5,61,44,5,A2F_12377,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_6,61,44,6,A2F_12378,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_7,61,44,7,A2F_12379,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_8,61,44,8,A2F_12380,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_9,61,44,9,A2F_12381,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_10,61,44,10,A2F_12382,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,980,40,2000,1000,FPGA_61_44_11,61,44,11,A2F_12383,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,70,40,1000,1000,FPGA_61_44_24,61,44,24,F2A_12396,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_25,61,44,25,F2A_12397,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_26,61,44,26,F2A_12398,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_27,61,44,27,F2A_12399,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_28,61,44,28,F2A_12400,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_29,61,44,29,F2A_12401,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_30,61,44,30,F2A_12402,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_31,61,44,31,F2A_12403,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_32,61,44,32,F2A_12404,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,200,40,1000,2000,FPGA_61_44_33,61,44,33,F2A_12405,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_61_44_34,61,44,34,F2A_12406,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_61_44_35,61,44,35,F2A_12407,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_61_44_36,61,44,36,F2A_12408,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,330,40,1000,3000,FPGA_61_44_37,61,44,37,F2A_12409,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_38,61,44,38,F2A_12410,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_39,61,44,39,F2A_12411,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,Bank_VR_2_37,FAKE,590,40,1000,5000,FPGA_61_44_40,61,44,40,F2A_12412,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_41,61,44,41,F2A_12413,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_42,61,44,42,F2A_12414,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_43,61,44,43,F2A_12415,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_44,61,44,44,F2A_12416,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_45,61,44,45,F2A_12417,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_46,61,44,46,F2A_12418,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,Bank_VR_2_38,FAKE,720,40,1000,6000,FPGA_61_44_47,61,44,47,F2A_12419,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_60_44_0,60,44,0,A2F_12372,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_60_44_1,60,44,1,A2F_12373,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,460,40,1000,4000,FPGA_60_44_2,60,44,2,A2F_12374,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_3,60,44,3,A2F_12375,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_4,60,44,4,A2F_12376,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_5,60,44,5,A2F_12377,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_6,60,44,6,A2F_12378,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_7,60,44,7,A2F_12379,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_8,60,44,8,A2F_12380,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_9,60,44,9,A2F_12381,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_10,60,44,10,A2F_12382,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,980,40,2000,1000,FPGA_60_44_11,60,44,11,A2F_12383,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,70,40,1000,1000,FPGA_60_44_24,60,44,24,F2A_12396,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_25,60,44,25,F2A_12397,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_26,60,44,26,F2A_12398,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_27,60,44,27,F2A_12399,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_28,60,44,28,F2A_12400,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_29,60,44,29,F2A_12401,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_30,60,44,30,F2A_12402,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_31,60,44,31,F2A_12403,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_32,60,44,32,F2A_12404,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,200,40,1000,2000,FPGA_60_44_33,60,44,33,F2A_12405,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_60_44_34,60,44,34,F2A_12406,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_60_44_35,60,44,35,F2A_12407,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_60_44_36,60,44,36,F2A_12408,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,330,40,1000,3000,FPGA_60_44_37,60,44,37,F2A_12409,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_38,60,44,38,F2A_12410,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_39,60,44,39,F2A_12411,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,Bank_VR_2_39,FAKE,590,40,1000,5000,FPGA_60_44_40,60,44,40,F2A_12412,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_41,60,44,41,F2A_12413,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_42,60,44,42,F2A_12414,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_43,60,44,43,F2A_12415,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_44,60,44,44,F2A_12416,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_45,60,44,45,F2A_12417,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_46,60,44,46,F2A_12418,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,Bank_VR_2_40,FAKE,720,40,1000,6000,FPGA_60_44_47,60,44,47,F2A_12419,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_0,60,44,0,A2F_12372,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_1,60,44,1,A2F_12373,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_2,60,44,2,A2F_12374,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_3,60,44,3,A2F_12375,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_4,60,44,4,A2F_12376,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_44_5,60,44,5,A2F_12377,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_44_6,60,44,6,A2F_12378,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_44_7,60,44,7,A2F_12379,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_44_8,60,44,8,A2F_12380,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_44_9,60,44,9,A2F_12381,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_44_10,60,44,10,A2F_12382,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_24,60,44,24,F2A_12396,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_25,60,44,25,F2A_12397,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_26,60,44,26,F2A_12398,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_27,60,44,27,F2A_12399,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_28,60,44,28,F2A_12400,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_29,60,44,29,F2A_12401,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_30,60,44,30,F2A_12402,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_31,60,44,31,F2A_12403,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_44_32,60,44,32,F2A_12404,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_45_0,60,45,0,A2F_12300,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_45_1,60,45,1,A2F_12301,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,460,40,1000,4000,FPGA_60_45_2,60,45,2,A2F_12302,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_3,60,45,3,A2F_12303,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_4,60,45,4,A2F_12304,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_5,60,45,5,A2F_12305,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_6,60,45,6,A2F_12306,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_7,60,45,7,A2F_12307,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_8,60,45,8,A2F_12308,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_9,60,45,9,A2F_12309,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_10,60,45,10,A2F_12310,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,980,40,2000,1000,FPGA_60_45_11,60,45,11,A2F_12311,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,70,40,1000,1000,FPGA_60_45_24,60,45,24,F2A_12324,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_25,60,45,25,F2A_12325,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_26,60,45,26,F2A_12326,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_27,60,45,27,F2A_12327,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_28,60,45,28,F2A_12328,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_29,60,45,29,F2A_12329,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_30,60,45,30,F2A_12330,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_31,60,45,31,F2A_12331,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_32,60,45,32,F2A_12332,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,200,40,1000,2000,FPGA_60_45_33,60,45,33,F2A_12333,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_45_34,60,45,34,F2A_12334,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_45_35,60,45,35,F2A_12335,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_45_36,60,45,36,F2A_12336,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,330,40,1000,3000,FPGA_60_45_37,60,45,37,F2A_12337,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_38,60,45,38,F2A_12338,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_39,60,45,39,F2A_12339,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,Bank_VR_3_1,FAKE,590,40,1000,5000,FPGA_60_45_40,60,45,40,F2A_12340,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_41,60,45,41,F2A_12341,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_42,60,45,42,F2A_12342,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_43,60,45,43,F2A_12343,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_44,60,45,44,F2A_12344,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_45,60,45,45,F2A_12345,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_46,60,45,46,F2A_12346,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,Bank_VR_3_2,FAKE,720,40,1000,6000,FPGA_60_45_47,60,45,47,F2A_12347,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_60_46_0,60,46,0,A2F_12228,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_60_46_1,60,46,1,A2F_12229,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,460,40,1000,4000,FPGA_60_46_2,60,46,2,A2F_12230,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_3,60,46,3,A2F_12231,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_4,60,46,4,A2F_12232,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_5,60,46,5,A2F_12233,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_6,60,46,6,A2F_12234,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_7,60,46,7,A2F_12235,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_8,60,46,8,A2F_12236,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_9,60,46,9,A2F_12237,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_10,60,46,10,A2F_12238,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,980,40,2000,1000,FPGA_60_46_11,60,46,11,A2F_12239,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,70,40,1000,1000,FPGA_60_46_24,60,46,24,F2A_12252,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_25,60,46,25,F2A_12253,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_26,60,46,26,F2A_12254,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_27,60,46,27,F2A_12255,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_28,60,46,28,F2A_12256,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_29,60,46,29,F2A_12257,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_30,60,46,30,F2A_12258,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_31,60,46,31,F2A_12259,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_32,60,46,32,F2A_12260,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,200,40,1000,2000,FPGA_60_46_33,60,46,33,F2A_12261,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_60_46_34,60,46,34,F2A_12262,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_60_46_35,60,46,35,F2A_12263,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_60_46_36,60,46,36,F2A_12264,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,330,40,1000,3000,FPGA_60_46_37,60,46,37,F2A_12265,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_38,60,46,38,F2A_12266,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_39,60,46,39,F2A_12267,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,Bank_VR_3_3,FAKE,590,40,1000,5000,FPGA_60_46_40,60,46,40,F2A_12268,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_41,60,46,41,F2A_12269,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_42,60,46,42,F2A_12270,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_43,60,46,43,F2A_12271,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_44,60,46,44,F2A_12272,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_45,60,46,45,F2A_12273,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_46,60,46,46,F2A_12274,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,Bank_VR_3_4,FAKE,720,40,1000,6000,FPGA_60_46_47,60,46,47,F2A_12275,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_60_47_0,60,47,0,A2F_12156,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_60_47_1,60,47,1,A2F_12157,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,460,40,1000,4000,FPGA_60_47_2,60,47,2,A2F_12158,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_3,60,47,3,A2F_12159,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_4,60,47,4,A2F_12160,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_5,60,47,5,A2F_12161,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_6,60,47,6,A2F_12162,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_7,60,47,7,A2F_12163,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_8,60,47,8,A2F_12164,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_9,60,47,9,A2F_12165,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_10,60,47,10,A2F_12166,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,980,40,2000,1000,FPGA_60_47_11,60,47,11,A2F_12167,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,70,40,1000,1000,FPGA_60_47_24,60,47,24,F2A_12180,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_25,60,47,25,F2A_12181,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_26,60,47,26,F2A_12182,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_27,60,47,27,F2A_12183,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_28,60,47,28,F2A_12184,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_29,60,47,29,F2A_12185,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_30,60,47,30,F2A_12186,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_31,60,47,31,F2A_12187,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_32,60,47,32,F2A_12188,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,200,40,1000,2000,FPGA_60_47_33,60,47,33,F2A_12189,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_60_47_34,60,47,34,F2A_12190,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_60_47_35,60,47,35,F2A_12191,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_60_47_36,60,47,36,F2A_12192,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,330,40,1000,3000,FPGA_60_47_37,60,47,37,F2A_12193,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_38,60,47,38,F2A_12194,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_39,60,47,39,F2A_12195,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,Bank_VR_3_5,FAKE,590,40,1000,5000,FPGA_60_47_40,60,47,40,F2A_12196,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_41,60,47,41,F2A_12197,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_42,60,47,42,F2A_12198,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_43,60,47,43,F2A_12199,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_44,60,47,44,F2A_12200,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_45,60,47,45,F2A_12201,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_46,60,47,46,F2A_12202,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,Bank_VR_3_6,FAKE,720,40,1000,6000,FPGA_60_47_47,60,47,47,F2A_12203,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_60_48_0,60,48,0,A2F_12084,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_60_48_1,60,48,1,A2F_12085,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,460,40,1000,4000,FPGA_60_48_2,60,48,2,A2F_12086,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_3,60,48,3,A2F_12087,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_4,60,48,4,A2F_12088,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_5,60,48,5,A2F_12089,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_6,60,48,6,A2F_12090,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_7,60,48,7,A2F_12091,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_8,60,48,8,A2F_12092,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_9,60,48,9,A2F_12093,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_10,60,48,10,A2F_12094,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,980,40,2000,1000,FPGA_60_48_11,60,48,11,A2F_12095,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,70,40,1000,1000,FPGA_60_48_24,60,48,24,F2A_12108,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_25,60,48,25,F2A_12109,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_26,60,48,26,F2A_12110,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_27,60,48,27,F2A_12111,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_28,60,48,28,F2A_12112,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_29,60,48,29,F2A_12113,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_30,60,48,30,F2A_12114,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_31,60,48,31,F2A_12115,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_32,60,48,32,F2A_12116,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,200,40,1000,2000,FPGA_60_48_33,60,48,33,F2A_12117,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_60_48_34,60,48,34,F2A_12118,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_60_48_35,60,48,35,F2A_12119,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_60_48_36,60,48,36,F2A_12120,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,330,40,1000,3000,FPGA_60_48_37,60,48,37,F2A_12121,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_38,60,48,38,F2A_12122,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_39,60,48,39,F2A_12123,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,Bank_VR_3_7,FAKE,590,40,1000,5000,FPGA_60_48_40,60,48,40,F2A_12124,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_41,60,48,41,F2A_12125,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_42,60,48,42,F2A_12126,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_43,60,48,43,F2A_12127,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_44,60,48,44,F2A_12128,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_45,60,48,45,F2A_12129,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_46,60,48,46,F2A_12130,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,Bank_VR_3_8,FAKE,720,40,1000,6000,FPGA_60_48_47,60,48,47,F2A_12131,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_60_49_0,60,49,0,A2F_12012,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_60_49_1,60,49,1,A2F_12013,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,460,40,1000,4000,FPGA_60_49_2,60,49,2,A2F_12014,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_3,60,49,3,A2F_12015,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_4,60,49,4,A2F_12016,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_5,60,49,5,A2F_12017,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_6,60,49,6,A2F_12018,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_7,60,49,7,A2F_12019,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_8,60,49,8,A2F_12020,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_9,60,49,9,A2F_12021,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_10,60,49,10,A2F_12022,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,980,40,2000,1000,FPGA_60_49_11,60,49,11,A2F_12023,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,70,40,1000,1000,FPGA_60_49_24,60,49,24,F2A_12036,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_25,60,49,25,F2A_12037,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_26,60,49,26,F2A_12038,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_27,60,49,27,F2A_12039,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_28,60,49,28,F2A_12040,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_29,60,49,29,F2A_12041,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_30,60,49,30,F2A_12042,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_31,60,49,31,F2A_12043,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_32,60,49,32,F2A_12044,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,200,40,1000,2000,FPGA_60_49_33,60,49,33,F2A_12045,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_60_49_34,60,49,34,F2A_12046,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_60_49_35,60,49,35,F2A_12047,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_60_49_36,60,49,36,F2A_12048,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,330,40,1000,3000,FPGA_60_49_37,60,49,37,F2A_12049,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_38,60,49,38,F2A_12050,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_39,60,49,39,F2A_12051,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,Bank_VR_3_9,FAKE,590,40,1000,5000,FPGA_60_49_40,60,49,40,F2A_12052,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_41,60,49,41,F2A_12053,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_42,60,49,42,F2A_12054,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_43,60,49,43,F2A_12055,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_44,60,49,44,F2A_12056,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_45,60,49,45,F2A_12057,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_46,60,49,46,F2A_12058,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,Bank_VR_3_10,FAKE,720,40,1000,6000,FPGA_60_49_47,60,49,47,F2A_12059,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_60_50_0,60,50,0,A2F_11940,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_60_50_1,60,50,1,A2F_11941,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,460,40,1000,4000,FPGA_60_50_2,60,50,2,A2F_11942,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_3,60,50,3,A2F_11943,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_4,60,50,4,A2F_11944,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_5,60,50,5,A2F_11945,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_6,60,50,6,A2F_11946,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_7,60,50,7,A2F_11947,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_8,60,50,8,A2F_11948,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_9,60,50,9,A2F_11949,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_10,60,50,10,A2F_11950,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,980,40,2000,1000,FPGA_60_50_11,60,50,11,A2F_11951,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,70,40,1000,1000,FPGA_60_50_24,60,50,24,F2A_11964,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_25,60,50,25,F2A_11965,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_26,60,50,26,F2A_11966,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_27,60,50,27,F2A_11967,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_28,60,50,28,F2A_11968,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_29,60,50,29,F2A_11969,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_30,60,50,30,F2A_11970,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_31,60,50,31,F2A_11971,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_32,60,50,32,F2A_11972,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,200,40,1000,2000,FPGA_60_50_33,60,50,33,F2A_11973,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_60_50_34,60,50,34,F2A_11974,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_60_50_35,60,50,35,F2A_11975,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_60_50_36,60,50,36,F2A_11976,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,330,40,1000,3000,FPGA_60_50_37,60,50,37,F2A_11977,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_38,60,50,38,F2A_11978,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_39,60,50,39,F2A_11979,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,Bank_VR_3_11,FAKE,590,40,1000,5000,FPGA_60_50_40,60,50,40,F2A_11980,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_41,60,50,41,F2A_11981,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_42,60,50,42,F2A_11982,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_43,60,50,43,F2A_11983,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_44,60,50,44,F2A_11984,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_45,60,50,45,F2A_11985,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_46,60,50,46,F2A_11986,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,Bank_VR_3_12,FAKE,720,40,1000,6000,FPGA_60_50_47,60,50,47,F2A_11987,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_60_51_0,60,51,0,A2F_11868,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_60_51_1,60,51,1,A2F_11869,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,460,40,1000,4000,FPGA_60_51_2,60,51,2,A2F_11870,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_3,60,51,3,A2F_11871,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_4,60,51,4,A2F_11872,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_5,60,51,5,A2F_11873,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_6,60,51,6,A2F_11874,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_7,60,51,7,A2F_11875,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_8,60,51,8,A2F_11876,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_9,60,51,9,A2F_11877,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_10,60,51,10,A2F_11878,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,980,40,2000,1000,FPGA_60_51_11,60,51,11,A2F_11879,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,70,40,1000,1000,FPGA_60_51_24,60,51,24,F2A_11892,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_25,60,51,25,F2A_11893,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_26,60,51,26,F2A_11894,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_27,60,51,27,F2A_11895,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_28,60,51,28,F2A_11896,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_29,60,51,29,F2A_11897,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_30,60,51,30,F2A_11898,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_31,60,51,31,F2A_11899,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_32,60,51,32,F2A_11900,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,200,40,1000,2000,FPGA_60_51_33,60,51,33,F2A_11901,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_60_51_34,60,51,34,F2A_11902,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_60_51_35,60,51,35,F2A_11903,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_60_51_36,60,51,36,F2A_11904,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,330,40,1000,3000,FPGA_60_51_37,60,51,37,F2A_11905,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_38,60,51,38,F2A_11906,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_39,60,51,39,F2A_11907,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,Bank_VR_3_13,FAKE,590,40,1000,5000,FPGA_60_51_40,60,51,40,F2A_11908,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_41,60,51,41,F2A_11909,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_42,60,51,42,F2A_11910,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_43,60,51,43,F2A_11911,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_44,60,51,44,F2A_11912,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_45,60,51,45,F2A_11913,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_46,60,51,46,F2A_11914,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,Bank_VR_3_14,FAKE,720,40,1000,6000,FPGA_60_51_47,60,51,47,F2A_11915,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_60_52_0,60,52,0,A2F_11796,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_60_52_1,60,52,1,A2F_11797,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,460,40,1000,4000,FPGA_60_52_2,60,52,2,A2F_11798,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_3,60,52,3,A2F_11799,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_4,60,52,4,A2F_11800,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_5,60,52,5,A2F_11801,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_6,60,52,6,A2F_11802,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_7,60,52,7,A2F_11803,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_8,60,52,8,A2F_11804,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_9,60,52,9,A2F_11805,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_10,60,52,10,A2F_11806,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,980,40,2000,1000,FPGA_60_52_11,60,52,11,A2F_11807,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,70,40,1000,1000,FPGA_60_52_24,60,52,24,F2A_11820,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_25,60,52,25,F2A_11821,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_26,60,52,26,F2A_11822,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_27,60,52,27,F2A_11823,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_28,60,52,28,F2A_11824,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_29,60,52,29,F2A_11825,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_30,60,52,30,F2A_11826,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_31,60,52,31,F2A_11827,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_32,60,52,32,F2A_11828,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,200,40,1000,2000,FPGA_60_52_33,60,52,33,F2A_11829,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_60_52_34,60,52,34,F2A_11830,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_60_52_35,60,52,35,F2A_11831,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_60_52_36,60,52,36,F2A_11832,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,330,40,1000,3000,FPGA_60_52_37,60,52,37,F2A_11833,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_38,60,52,38,F2A_11834,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_39,60,52,39,F2A_11835,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,Bank_VR_3_15,FAKE,590,40,1000,5000,FPGA_60_52_40,60,52,40,F2A_11836,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_41,60,52,41,F2A_11837,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_42,60,52,42,F2A_11838,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_43,60,52,43,F2A_11839,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_44,60,52,44,F2A_11840,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_45,60,52,45,F2A_11841,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_46,60,52,46,F2A_11842,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,Bank_VR_3_16,FAKE,720,40,1000,6000,FPGA_60_52_47,60,52,47,F2A_11843,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_60_53_0,60,53,0,A2F_11724,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_60_53_1,60,53,1,A2F_11725,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,460,40,1000,4000,FPGA_60_53_2,60,53,2,A2F_11726,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_3,60,53,3,A2F_11727,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_4,60,53,4,A2F_11728,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_5,60,53,5,A2F_11729,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_6,60,53,6,A2F_11730,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_7,60,53,7,A2F_11731,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_8,60,53,8,A2F_11732,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_9,60,53,9,A2F_11733,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_10,60,53,10,A2F_11734,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,980,40,2000,1000,FPGA_60_53_11,60,53,11,A2F_11735,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,70,40,1000,1000,FPGA_60_53_24,60,53,24,F2A_11748,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_25,60,53,25,F2A_11749,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_26,60,53,26,F2A_11750,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_27,60,53,27,F2A_11751,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_28,60,53,28,F2A_11752,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_29,60,53,29,F2A_11753,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_30,60,53,30,F2A_11754,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_31,60,53,31,F2A_11755,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_32,60,53,32,F2A_11756,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,200,40,1000,2000,FPGA_60_53_33,60,53,33,F2A_11757,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_60_53_34,60,53,34,F2A_11758,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_60_53_35,60,53,35,F2A_11759,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_60_53_36,60,53,36,F2A_11760,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,330,40,1000,3000,FPGA_60_53_37,60,53,37,F2A_11761,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_38,60,53,38,F2A_11762,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_39,60,53,39,F2A_11763,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,Bank_VR_3_17,FAKE,590,40,1000,5000,FPGA_60_53_40,60,53,40,F2A_11764,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_41,60,53,41,F2A_11765,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_42,60,53,42,F2A_11766,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_43,60,53,43,F2A_11767,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_44,60,53,44,F2A_11768,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_45,60,53,45,F2A_11769,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_46,60,53,46,F2A_11770,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,Bank_VR_3_18,FAKE,720,40,1000,6000,FPGA_60_53_47,60,53,47,F2A_11771,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_60_54_0,60,54,0,A2F_11652,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_60_54_1,60,54,1,A2F_11653,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,460,40,1000,4000,FPGA_60_54_2,60,54,2,A2F_11654,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_3,60,54,3,A2F_11655,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_4,60,54,4,A2F_11656,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_5,60,54,5,A2F_11657,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_6,60,54,6,A2F_11658,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_7,60,54,7,A2F_11659,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_8,60,54,8,A2F_11660,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_9,60,54,9,A2F_11661,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_10,60,54,10,A2F_11662,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,980,40,2000,1000,FPGA_60_54_11,60,54,11,A2F_11663,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,70,40,1000,1000,FPGA_60_54_24,60,54,24,F2A_11676,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_25,60,54,25,F2A_11677,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_26,60,54,26,F2A_11678,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_27,60,54,27,F2A_11679,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_28,60,54,28,F2A_11680,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_29,60,54,29,F2A_11681,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_30,60,54,30,F2A_11682,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_31,60,54,31,F2A_11683,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_32,60,54,32,F2A_11684,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,200,40,1000,2000,FPGA_60_54_33,60,54,33,F2A_11685,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_60_54_34,60,54,34,F2A_11686,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_60_54_35,60,54,35,F2A_11687,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_60_54_36,60,54,36,F2A_11688,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,330,40,1000,3000,FPGA_60_54_37,60,54,37,F2A_11689,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_38,60,54,38,F2A_11690,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_39,60,54,39,F2A_11691,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,Bank_VR_3_19,FAKE,590,40,1000,5000,FPGA_60_54_40,60,54,40,F2A_11692,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_41,60,54,41,F2A_11693,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_42,60,54,42,F2A_11694,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_43,60,54,43,F2A_11695,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_44,60,54,44,F2A_11696,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_45,60,54,45,F2A_11697,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_46,60,54,46,F2A_11698,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,Bank_VR_3_20,FAKE,720,40,1000,6000,FPGA_60_54_47,60,54,47,F2A_11699,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_0,60,55,0,A2F_11580,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_1,60,55,1,A2F_11581,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_2,60,55,2,A2F_11582,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_3,60,55,3,A2F_11583,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_4,60,55,4,A2F_11584,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_55_5,60,55,5,A2F_11585,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_55_6,60,55,6,A2F_11586,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_55_7,60,55,7,A2F_11587,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_55_8,60,55,8,A2F_11588,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_55_9,60,55,9,A2F_11589,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_55_10,60,55,10,A2F_11590,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_24,60,55,24,F2A_11604,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_25,60,55,25,F2A_11605,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_26,60,55,26,F2A_11606,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_27,60,55,27,F2A_11607,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_28,60,55,28,F2A_11608,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_29,60,55,29,F2A_11609,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_30,60,55,30,F2A_11610,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_31,60,55,31,F2A_11611,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_55_32,60,55,32,F2A_11612,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_56_0,60,56,0,A2F_11508,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_56_1,60,56,1,A2F_11509,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,460,40,1000,4000,FPGA_60_56_2,60,56,2,A2F_11510,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_3,60,56,3,A2F_11511,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_4,60,56,4,A2F_11512,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_5,60,56,5,A2F_11513,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_6,60,56,6,A2F_11514,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_7,60,56,7,A2F_11515,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_8,60,56,8,A2F_11516,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_9,60,56,9,A2F_11517,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_10,60,56,10,A2F_11518,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,980,40,2000,1000,FPGA_60_56_11,60,56,11,A2F_11519,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,70,40,1000,1000,FPGA_60_56_24,60,56,24,F2A_11532,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_25,60,56,25,F2A_11533,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_26,60,56,26,F2A_11534,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_27,60,56,27,F2A_11535,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_28,60,56,28,F2A_11536,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_29,60,56,29,F2A_11537,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_30,60,56,30,F2A_11538,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_31,60,56,31,F2A_11539,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_32,60,56,32,F2A_11540,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,200,40,1000,2000,FPGA_60_56_33,60,56,33,F2A_11541,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_56_34,60,56,34,F2A_11542,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_56_35,60,56,35,F2A_11543,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_56_36,60,56,36,F2A_11544,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,330,40,1000,3000,FPGA_60_56_37,60,56,37,F2A_11545,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_38,60,56,38,F2A_11546,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_39,60,56,39,F2A_11547,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,Bank_VR_3_21,FAKE,590,40,1000,5000,FPGA_60_56_40,60,56,40,F2A_11548,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_41,60,56,41,F2A_11549,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_42,60,56,42,F2A_11550,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_43,60,56,43,F2A_11551,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_44,60,56,44,F2A_11552,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_45,60,56,45,F2A_11553,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_46,60,56,46,F2A_11554,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,Bank_VR_3_22,FAKE,720,40,1000,6000,FPGA_60_56_47,60,56,47,F2A_11555,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_60_57_0,60,57,0,A2F_11436,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_60_57_1,60,57,1,A2F_11437,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,460,40,1000,4000,FPGA_60_57_2,60,57,2,A2F_11438,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_3,60,57,3,A2F_11439,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_4,60,57,4,A2F_11440,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_5,60,57,5,A2F_11441,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_6,60,57,6,A2F_11442,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_7,60,57,7,A2F_11443,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_8,60,57,8,A2F_11444,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_9,60,57,9,A2F_11445,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_10,60,57,10,A2F_11446,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,980,40,2000,1000,FPGA_60_57_11,60,57,11,A2F_11447,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,70,40,1000,1000,FPGA_60_57_24,60,57,24,F2A_11460,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_25,60,57,25,F2A_11461,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_26,60,57,26,F2A_11462,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_27,60,57,27,F2A_11463,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_28,60,57,28,F2A_11464,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_29,60,57,29,F2A_11465,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_30,60,57,30,F2A_11466,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_31,60,57,31,F2A_11467,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_32,60,57,32,F2A_11468,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,200,40,1000,2000,FPGA_60_57_33,60,57,33,F2A_11469,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_60_57_34,60,57,34,F2A_11470,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_60_57_35,60,57,35,F2A_11471,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_60_57_36,60,57,36,F2A_11472,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,330,40,1000,3000,FPGA_60_57_37,60,57,37,F2A_11473,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_38,60,57,38,F2A_11474,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_39,60,57,39,F2A_11475,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,Bank_VR_3_23,FAKE,590,40,1000,5000,FPGA_60_57_40,60,57,40,F2A_11476,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_41,60,57,41,F2A_11477,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_42,60,57,42,F2A_11478,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_43,60,57,43,F2A_11479,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_44,60,57,44,F2A_11480,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_45,60,57,45,F2A_11481,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_46,60,57,46,F2A_11482,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,Bank_VR_3_24,FAKE,720,40,1000,6000,FPGA_60_57_47,60,57,47,F2A_11483,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_60_58_0,60,58,0,A2F_11364,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_60_58_1,60,58,1,A2F_11365,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,460,40,1000,4000,FPGA_60_58_2,60,58,2,A2F_11366,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_3,60,58,3,A2F_11367,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_4,60,58,4,A2F_11368,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_5,60,58,5,A2F_11369,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_6,60,58,6,A2F_11370,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_7,60,58,7,A2F_11371,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_8,60,58,8,A2F_11372,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_9,60,58,9,A2F_11373,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_10,60,58,10,A2F_11374,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,980,40,2000,1000,FPGA_60_58_11,60,58,11,A2F_11375,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,70,40,1000,1000,FPGA_60_58_24,60,58,24,F2A_11388,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_25,60,58,25,F2A_11389,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_26,60,58,26,F2A_11390,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_27,60,58,27,F2A_11391,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_28,60,58,28,F2A_11392,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_29,60,58,29,F2A_11393,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_30,60,58,30,F2A_11394,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_31,60,58,31,F2A_11395,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_32,60,58,32,F2A_11396,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,200,40,1000,2000,FPGA_60_58_33,60,58,33,F2A_11397,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_60_58_34,60,58,34,F2A_11398,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_60_58_35,60,58,35,F2A_11399,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_60_58_36,60,58,36,F2A_11400,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,330,40,1000,3000,FPGA_60_58_37,60,58,37,F2A_11401,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_38,60,58,38,F2A_11402,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_39,60,58,39,F2A_11403,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,Bank_VR_3_25,FAKE,590,40,1000,5000,FPGA_60_58_40,60,58,40,F2A_11404,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_41,60,58,41,F2A_11405,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_42,60,58,42,F2A_11406,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_43,60,58,43,F2A_11407,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_44,60,58,44,F2A_11408,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_45,60,58,45,F2A_11409,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_46,60,58,46,F2A_11410,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,Bank_VR_3_26,FAKE,720,40,1000,6000,FPGA_60_58_47,60,58,47,F2A_11411,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_60_59_0,60,59,0,A2F_11292,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_60_59_1,60,59,1,A2F_11293,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,460,40,1000,4000,FPGA_60_59_2,60,59,2,A2F_11294,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_3,60,59,3,A2F_11295,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_4,60,59,4,A2F_11296,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_5,60,59,5,A2F_11297,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_6,60,59,6,A2F_11298,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_7,60,59,7,A2F_11299,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_8,60,59,8,A2F_11300,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_9,60,59,9,A2F_11301,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_10,60,59,10,A2F_11302,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,980,40,2000,1000,FPGA_60_59_11,60,59,11,A2F_11303,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,70,40,1000,1000,FPGA_60_59_24,60,59,24,F2A_11316,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_25,60,59,25,F2A_11317,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_26,60,59,26,F2A_11318,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_27,60,59,27,F2A_11319,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_28,60,59,28,F2A_11320,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_29,60,59,29,F2A_11321,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_30,60,59,30,F2A_11322,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_31,60,59,31,F2A_11323,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_32,60,59,32,F2A_11324,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,200,40,1000,2000,FPGA_60_59_33,60,59,33,F2A_11325,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_60_59_34,60,59,34,F2A_11326,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_60_59_35,60,59,35,F2A_11327,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_60_59_36,60,59,36,F2A_11328,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,330,40,1000,3000,FPGA_60_59_37,60,59,37,F2A_11329,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_38,60,59,38,F2A_11330,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_39,60,59,39,F2A_11331,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,Bank_VR_3_27,FAKE,590,40,1000,5000,FPGA_60_59_40,60,59,40,F2A_11332,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_41,60,59,41,F2A_11333,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_42,60,59,42,F2A_11334,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_43,60,59,43,F2A_11335,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_44,60,59,44,F2A_11336,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_45,60,59,45,F2A_11337,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_46,60,59,46,F2A_11338,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,Bank_VR_3_28,FAKE,720,40,1000,6000,FPGA_60_59_47,60,59,47,F2A_11339,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_60_60_0,60,60,0,A2F_11220,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_60_60_1,60,60,1,A2F_11221,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,460,40,1000,4000,FPGA_60_60_2,60,60,2,A2F_11222,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_3,60,60,3,A2F_11223,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_4,60,60,4,A2F_11224,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_5,60,60,5,A2F_11225,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_6,60,60,6,A2F_11226,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_7,60,60,7,A2F_11227,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_8,60,60,8,A2F_11228,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_9,60,60,9,A2F_11229,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_10,60,60,10,A2F_11230,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,980,40,2000,1000,FPGA_60_60_11,60,60,11,A2F_11231,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,70,40,1000,1000,FPGA_60_60_24,60,60,24,F2A_11244,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_25,60,60,25,F2A_11245,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_26,60,60,26,F2A_11246,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_27,60,60,27,F2A_11247,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_28,60,60,28,F2A_11248,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_29,60,60,29,F2A_11249,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_30,60,60,30,F2A_11250,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_31,60,60,31,F2A_11251,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_32,60,60,32,F2A_11252,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,200,40,1000,2000,FPGA_60_60_33,60,60,33,F2A_11253,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_60_60_34,60,60,34,F2A_11254,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_60_60_35,60,60,35,F2A_11255,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_60_60_36,60,60,36,F2A_11256,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,330,40,1000,3000,FPGA_60_60_37,60,60,37,F2A_11257,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_38,60,60,38,F2A_11258,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_39,60,60,39,F2A_11259,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,Bank_VR_3_29,FAKE,590,40,1000,5000,FPGA_60_60_40,60,60,40,F2A_11260,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_41,60,60,41,F2A_11261,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_42,60,60,42,F2A_11262,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_43,60,60,43,F2A_11263,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_44,60,60,44,F2A_11264,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_45,60,60,45,F2A_11265,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_46,60,60,46,F2A_11266,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,Bank_VR_3_30,FAKE,720,40,1000,6000,FPGA_60_60_47,60,60,47,F2A_11267,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_60_61_0,60,61,0,A2F_11148,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_60_61_1,60,61,1,A2F_11149,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,460,40,1000,4000,FPGA_60_61_2,60,61,2,A2F_11150,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_3,60,61,3,A2F_11151,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_4,60,61,4,A2F_11152,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_5,60,61,5,A2F_11153,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_6,60,61,6,A2F_11154,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_7,60,61,7,A2F_11155,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_8,60,61,8,A2F_11156,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_9,60,61,9,A2F_11157,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_10,60,61,10,A2F_11158,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,980,40,2000,1000,FPGA_60_61_11,60,61,11,A2F_11159,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,70,40,1000,1000,FPGA_60_61_24,60,61,24,F2A_11172,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_25,60,61,25,F2A_11173,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_26,60,61,26,F2A_11174,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_27,60,61,27,F2A_11175,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_28,60,61,28,F2A_11176,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_29,60,61,29,F2A_11177,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_30,60,61,30,F2A_11178,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_31,60,61,31,F2A_11179,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_32,60,61,32,F2A_11180,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,200,40,1000,2000,FPGA_60_61_33,60,61,33,F2A_11181,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_60_61_34,60,61,34,F2A_11182,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_60_61_35,60,61,35,F2A_11183,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_60_61_36,60,61,36,F2A_11184,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,330,40,1000,3000,FPGA_60_61_37,60,61,37,F2A_11185,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_38,60,61,38,F2A_11186,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_39,60,61,39,F2A_11187,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,Bank_VR_3_31,FAKE,590,40,1000,5000,FPGA_60_61_40,60,61,40,F2A_11188,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_41,60,61,41,F2A_11189,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_42,60,61,42,F2A_11190,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_43,60,61,43,F2A_11191,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_44,60,61,44,F2A_11192,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_45,60,61,45,F2A_11193,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_46,60,61,46,F2A_11194,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,Bank_VR_3_32,FAKE,720,40,1000,6000,FPGA_60_61_47,60,61,47,F2A_11195,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_60_62_0,60,62,0,A2F_11076,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_60_62_1,60,62,1,A2F_11077,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,460,40,1000,4000,FPGA_60_62_2,60,62,2,A2F_11078,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_3,60,62,3,A2F_11079,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_4,60,62,4,A2F_11080,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_5,60,62,5,A2F_11081,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_6,60,62,6,A2F_11082,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_7,60,62,7,A2F_11083,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_8,60,62,8,A2F_11084,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_9,60,62,9,A2F_11085,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_10,60,62,10,A2F_11086,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,980,40,2000,1000,FPGA_60_62_11,60,62,11,A2F_11087,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,70,40,1000,1000,FPGA_60_62_24,60,62,24,F2A_11100,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_25,60,62,25,F2A_11101,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_26,60,62,26,F2A_11102,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_27,60,62,27,F2A_11103,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_28,60,62,28,F2A_11104,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_29,60,62,29,F2A_11105,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_30,60,62,30,F2A_11106,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_31,60,62,31,F2A_11107,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_32,60,62,32,F2A_11108,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,200,40,1000,2000,FPGA_60_62_33,60,62,33,F2A_11109,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_60_62_34,60,62,34,F2A_11110,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_60_62_35,60,62,35,F2A_11111,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_60_62_36,60,62,36,F2A_11112,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,330,40,1000,3000,FPGA_60_62_37,60,62,37,F2A_11113,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_38,60,62,38,F2A_11114,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_39,60,62,39,F2A_11115,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,Bank_VR_3_33,FAKE,590,40,1000,5000,FPGA_60_62_40,60,62,40,F2A_11116,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_41,60,62,41,F2A_11117,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_42,60,62,42,F2A_11118,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_43,60,62,43,F2A_11119,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_44,60,62,44,F2A_11120,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_45,60,62,45,F2A_11121,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_46,60,62,46,F2A_11122,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,Bank_VR_3_34,FAKE,720,40,1000,6000,FPGA_60_62_47,60,62,47,F2A_11123,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_60_63_0,60,63,0,A2F_11004,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_60_63_1,60,63,1,A2F_11005,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,460,40,1000,4000,FPGA_60_63_2,60,63,2,A2F_11006,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_3,60,63,3,A2F_11007,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_4,60,63,4,A2F_11008,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_5,60,63,5,A2F_11009,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_6,60,63,6,A2F_11010,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_7,60,63,7,A2F_11011,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_8,60,63,8,A2F_11012,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_9,60,63,9,A2F_11013,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_10,60,63,10,A2F_11014,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,980,40,2000,1000,FPGA_60_63_11,60,63,11,A2F_11015,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,70,40,1000,1000,FPGA_60_63_24,60,63,24,F2A_11028,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_25,60,63,25,F2A_11029,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_26,60,63,26,F2A_11030,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_27,60,63,27,F2A_11031,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_28,60,63,28,F2A_11032,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_29,60,63,29,F2A_11033,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_30,60,63,30,F2A_11034,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_31,60,63,31,F2A_11035,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_32,60,63,32,F2A_11036,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,200,40,1000,2000,FPGA_60_63_33,60,63,33,F2A_11037,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_60_63_34,60,63,34,F2A_11038,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_60_63_35,60,63,35,F2A_11039,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_60_63_36,60,63,36,F2A_11040,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,330,40,1000,3000,FPGA_60_63_37,60,63,37,F2A_11041,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_38,60,63,38,F2A_11042,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_39,60,63,39,F2A_11043,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,Bank_VR_3_35,FAKE,590,40,1000,5000,FPGA_60_63_40,60,63,40,F2A_11044,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_41,60,63,41,F2A_11045,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_42,60,63,42,F2A_11046,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_43,60,63,43,F2A_11047,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_44,60,63,44,F2A_11048,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_45,60,63,45,F2A_11049,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_46,60,63,46,F2A_11050,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,Bank_VR_3_36,FAKE,720,40,1000,6000,FPGA_60_63_47,60,63,47,F2A_11051,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_60_64_0,60,64,0,A2F_10932,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_60_64_1,60,64,1,A2F_10933,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,460,40,1000,4000,FPGA_60_64_2,60,64,2,A2F_10934,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_3,60,64,3,A2F_10935,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_4,60,64,4,A2F_10936,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_5,60,64,5,A2F_10937,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_6,60,64,6,A2F_10938,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_7,60,64,7,A2F_10939,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_8,60,64,8,A2F_10940,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_9,60,64,9,A2F_10941,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_10,60,64,10,A2F_10942,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,980,40,2000,1000,FPGA_60_64_11,60,64,11,A2F_10943,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,70,40,1000,1000,FPGA_60_64_24,60,64,24,F2A_10956,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_25,60,64,25,F2A_10957,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_26,60,64,26,F2A_10958,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_27,60,64,27,F2A_10959,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_28,60,64,28,F2A_10960,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_29,60,64,29,F2A_10961,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_30,60,64,30,F2A_10962,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_31,60,64,31,F2A_10963,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_32,60,64,32,F2A_10964,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,200,40,1000,2000,FPGA_60_64_33,60,64,33,F2A_10965,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_60_64_34,60,64,34,F2A_10966,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_60_64_35,60,64,35,F2A_10967,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_60_64_36,60,64,36,F2A_10968,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,330,40,1000,3000,FPGA_60_64_37,60,64,37,F2A_10969,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_38,60,64,38,F2A_10970,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_39,60,64,39,F2A_10971,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,Bank_VR_3_37,FAKE,590,40,1000,5000,FPGA_60_64_40,60,64,40,F2A_10972,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_41,60,64,41,F2A_10973,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_42,60,64,42,F2A_10974,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_43,60,64,43,F2A_10975,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_44,60,64,44,F2A_10976,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_45,60,64,45,F2A_10977,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_46,60,64,46,F2A_10978,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,Bank_VR_3_38,FAKE,720,40,1000,6000,FPGA_60_64_47,60,64,47,F2A_10979,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_60_65_0,60,65,0,A2F_10860,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_60_65_1,60,65,1,A2F_10861,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,460,40,1000,4000,FPGA_60_65_2,60,65,2,A2F_10862,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_3,60,65,3,A2F_10863,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_4,60,65,4,A2F_10864,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_5,60,65,5,A2F_10865,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_6,60,65,6,A2F_10866,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_7,60,65,7,A2F_10867,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_8,60,65,8,A2F_10868,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_9,60,65,9,A2F_10869,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_10,60,65,10,A2F_10870,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,980,40,2000,1000,FPGA_60_65_11,60,65,11,A2F_10871,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,70,40,1000,1000,FPGA_60_65_24,60,65,24,F2A_10884,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_25,60,65,25,F2A_10885,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_26,60,65,26,F2A_10886,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_27,60,65,27,F2A_10887,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_28,60,65,28,F2A_10888,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_29,60,65,29,F2A_10889,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_30,60,65,30,F2A_10890,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_31,60,65,31,F2A_10891,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_32,60,65,32,F2A_10892,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,200,40,1000,2000,FPGA_60_65_33,60,65,33,F2A_10893,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_60_65_34,60,65,34,F2A_10894,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_60_65_35,60,65,35,F2A_10895,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_60_65_36,60,65,36,F2A_10896,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,330,40,1000,3000,FPGA_60_65_37,60,65,37,F2A_10897,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_38,60,65,38,F2A_10898,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_39,60,65,39,F2A_10899,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,Bank_VR_3_39,FAKE,590,40,1000,5000,FPGA_60_65_40,60,65,40,F2A_10900,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_41,60,65,41,F2A_10901,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_42,60,65,42,F2A_10902,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_43,60,65,43,F2A_10903,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_44,60,65,44,F2A_10904,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_45,60,65,45,F2A_10905,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_46,60,65,46,F2A_10906,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,Bank_VR_3_40,FAKE,720,40,1000,6000,FPGA_60_65_47,60,65,47,F2A_10907,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_0,60,66,0,A2F_10788,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_1,60,66,1,A2F_10789,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_2,60,66,2,A2F_10790,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_3,60,66,3,A2F_10791,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_4,60,66,4,A2F_10792,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_66_5,60,66,5,A2F_10793,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_66_6,60,66,6,A2F_10794,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_66_7,60,66,7,A2F_10795,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_66_8,60,66,8,A2F_10796,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_66_9,60,66,9,A2F_10797,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_66_10,60,66,10,A2F_10798,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_24,60,66,24,F2A_10812,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_25,60,66,25,F2A_10813,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_26,60,66,26,F2A_10814,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_27,60,66,27,F2A_10815,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_28,60,66,28,F2A_10816,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_29,60,66,29,F2A_10817,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_30,60,66,30,F2A_10818,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_31,60,66,31,F2A_10819,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_66_32,60,66,32,F2A_10820,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_67_0,60,67,0,A2F_10716,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_67_1,60,67,1,A2F_10717,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,460,40,1000,4000,FPGA_60_67_2,60,67,2,A2F_10718,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_3,60,67,3,A2F_10719,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_4,60,67,4,A2F_10720,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_5,60,67,5,A2F_10721,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_6,60,67,6,A2F_10722,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_7,60,67,7,A2F_10723,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_8,60,67,8,A2F_10724,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_9,60,67,9,A2F_10725,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_10,60,67,10,A2F_10726,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,980,40,2000,1000,FPGA_60_67_11,60,67,11,A2F_10727,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,70,40,1000,1000,FPGA_60_67_24,60,67,24,F2A_10740,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_25,60,67,25,F2A_10741,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_26,60,67,26,F2A_10742,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_27,60,67,27,F2A_10743,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_28,60,67,28,F2A_10744,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_29,60,67,29,F2A_10745,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_30,60,67,30,F2A_10746,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_31,60,67,31,F2A_10747,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_32,60,67,32,F2A_10748,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,200,40,1000,2000,FPGA_60_67_33,60,67,33,F2A_10749,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_67_34,60,67,34,F2A_10750,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_67_35,60,67,35,F2A_10751,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_67_36,60,67,36,F2A_10752,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,330,40,1000,3000,FPGA_60_67_37,60,67,37,F2A_10753,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_38,60,67,38,F2A_10754,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_39,60,67,39,F2A_10755,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_1,Bank_VR_4_1,FAKE,590,40,1000,5000,FPGA_60_67_40,60,67,40,F2A_10756,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_41,60,67,41,F2A_10757,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_42,60,67,42,F2A_10758,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_43,60,67,43,F2A_10759,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_44,60,67,44,F2A_10760,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_45,60,67,45,F2A_10761,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_46,60,67,46,F2A_10762,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_2,Bank_VR_4_2,FAKE,720,40,1000,6000,FPGA_60_67_47,60,67,47,F2A_10763,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,460,40,1000,4000,FPGA_60_68_0,60,68,0,A2F_10644,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,460,40,1000,4000,FPGA_60_68_1,60,68,1,A2F_10645,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,460,40,1000,4000,FPGA_60_68_2,60,68,2,A2F_10646,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_3,60,68,3,A2F_10647,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_4,60,68,4,A2F_10648,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_5,60,68,5,A2F_10649,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_6,60,68,6,A2F_10650,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_7,60,68,7,A2F_10651,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_8,60,68,8,A2F_10652,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_9,60,68,9,A2F_10653,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_10,60,68,10,A2F_10654,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,980,40,2000,1000,FPGA_60_68_11,60,68,11,A2F_10655,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,70,40,1000,1000,FPGA_60_68_24,60,68,24,F2A_10668,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_25,60,68,25,F2A_10669,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_26,60,68,26,F2A_10670,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_27,60,68,27,F2A_10671,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_28,60,68,28,F2A_10672,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_29,60,68,29,F2A_10673,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_30,60,68,30,F2A_10674,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_31,60,68,31,F2A_10675,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_32,60,68,32,F2A_10676,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,200,40,1000,2000,FPGA_60_68_33,60,68,33,F2A_10677,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,330,40,1000,3000,FPGA_60_68_34,60,68,34,F2A_10678,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,330,40,1000,3000,FPGA_60_68_35,60,68,35,F2A_10679,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,330,40,1000,3000,FPGA_60_68_36,60,68,36,F2A_10680,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,330,40,1000,3000,FPGA_60_68_37,60,68,37,F2A_10681,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_38,60,68,38,F2A_10682,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_39,60,68,39,F2A_10683,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_3,Bank_VR_4_3,FAKE,590,40,1000,5000,FPGA_60_68_40,60,68,40,F2A_10684,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_41,60,68,41,F2A_10685,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_42,60,68,42,F2A_10686,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_43,60,68,43,F2A_10687,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_44,60,68,44,F2A_10688,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_45,60,68,45,F2A_10689,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_46,60,68,46,F2A_10690,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_4,Bank_VR_4_4,FAKE,720,40,1000,6000,FPGA_60_68_47,60,68,47,F2A_10691,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,460,40,1000,4000,FPGA_60_69_0,60,69,0,A2F_10572,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,460,40,1000,4000,FPGA_60_69_1,60,69,1,A2F_10573,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,460,40,1000,4000,FPGA_60_69_2,60,69,2,A2F_10574,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_3,60,69,3,A2F_10575,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_4,60,69,4,A2F_10576,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_5,60,69,5,A2F_10577,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_6,60,69,6,A2F_10578,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_7,60,69,7,A2F_10579,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_8,60,69,8,A2F_10580,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_9,60,69,9,A2F_10581,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_10,60,69,10,A2F_10582,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,980,40,2000,1000,FPGA_60_69_11,60,69,11,A2F_10583,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,70,40,1000,1000,FPGA_60_69_24,60,69,24,F2A_10596,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_25,60,69,25,F2A_10597,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_26,60,69,26,F2A_10598,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_27,60,69,27,F2A_10599,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_28,60,69,28,F2A_10600,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_29,60,69,29,F2A_10601,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_30,60,69,30,F2A_10602,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_31,60,69,31,F2A_10603,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_32,60,69,32,F2A_10604,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,200,40,1000,2000,FPGA_60_69_33,60,69,33,F2A_10605,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,330,40,1000,3000,FPGA_60_69_34,60,69,34,F2A_10606,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,330,40,1000,3000,FPGA_60_69_35,60,69,35,F2A_10607,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,330,40,1000,3000,FPGA_60_69_36,60,69,36,F2A_10608,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,330,40,1000,3000,FPGA_60_69_37,60,69,37,F2A_10609,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_38,60,69,38,F2A_10610,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_39,60,69,39,F2A_10611,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_5,Bank_VR_4_5,FAKE,590,40,1000,5000,FPGA_60_69_40,60,69,40,F2A_10612,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_41,60,69,41,F2A_10613,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_42,60,69,42,F2A_10614,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_43,60,69,43,F2A_10615,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_44,60,69,44,F2A_10616,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_45,60,69,45,F2A_10617,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_46,60,69,46,F2A_10618,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_6,Bank_VR_4_6,FAKE,720,40,1000,6000,FPGA_60_69_47,60,69,47,F2A_10619,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,460,40,1000,4000,FPGA_60_70_0,60,70,0,A2F_10500,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,460,40,1000,4000,FPGA_60_70_1,60,70,1,A2F_10501,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,460,40,1000,4000,FPGA_60_70_2,60,70,2,A2F_10502,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_3,60,70,3,A2F_10503,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_4,60,70,4,A2F_10504,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_5,60,70,5,A2F_10505,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_6,60,70,6,A2F_10506,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_7,60,70,7,A2F_10507,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_8,60,70,8,A2F_10508,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_9,60,70,9,A2F_10509,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_10,60,70,10,A2F_10510,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,980,40,2000,1000,FPGA_60_70_11,60,70,11,A2F_10511,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,70,40,1000,1000,FPGA_60_70_24,60,70,24,F2A_10524,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_25,60,70,25,F2A_10525,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_26,60,70,26,F2A_10526,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_27,60,70,27,F2A_10527,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_28,60,70,28,F2A_10528,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_29,60,70,29,F2A_10529,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_30,60,70,30,F2A_10530,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_31,60,70,31,F2A_10531,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_32,60,70,32,F2A_10532,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,200,40,1000,2000,FPGA_60_70_33,60,70,33,F2A_10533,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,330,40,1000,3000,FPGA_60_70_34,60,70,34,F2A_10534,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,330,40,1000,3000,FPGA_60_70_35,60,70,35,F2A_10535,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,330,40,1000,3000,FPGA_60_70_36,60,70,36,F2A_10536,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,330,40,1000,3000,FPGA_60_70_37,60,70,37,F2A_10537,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_38,60,70,38,F2A_10538,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_39,60,70,39,F2A_10539,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_7,Bank_VR_4_7,FAKE,590,40,1000,5000,FPGA_60_70_40,60,70,40,F2A_10540,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_41,60,70,41,F2A_10541,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_42,60,70,42,F2A_10542,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_43,60,70,43,F2A_10543,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_44,60,70,44,F2A_10544,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_45,60,70,45,F2A_10545,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_46,60,70,46,F2A_10546,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_8,Bank_VR_4_8,FAKE,720,40,1000,6000,FPGA_60_70_47,60,70,47,F2A_10547,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,460,40,1000,4000,FPGA_60_71_0,60,71,0,A2F_10428,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,460,40,1000,4000,FPGA_60_71_1,60,71,1,A2F_10429,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,460,40,1000,4000,FPGA_60_71_2,60,71,2,A2F_10430,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_3,60,71,3,A2F_10431,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_4,60,71,4,A2F_10432,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_5,60,71,5,A2F_10433,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_6,60,71,6,A2F_10434,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_7,60,71,7,A2F_10435,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_8,60,71,8,A2F_10436,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_9,60,71,9,A2F_10437,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_10,60,71,10,A2F_10438,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,980,40,2000,1000,FPGA_60_71_11,60,71,11,A2F_10439,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,70,40,1000,1000,FPGA_60_71_24,60,71,24,F2A_10452,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_25,60,71,25,F2A_10453,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_26,60,71,26,F2A_10454,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_27,60,71,27,F2A_10455,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_28,60,71,28,F2A_10456,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_29,60,71,29,F2A_10457,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_30,60,71,30,F2A_10458,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_31,60,71,31,F2A_10459,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_32,60,71,32,F2A_10460,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,200,40,1000,2000,FPGA_60_71_33,60,71,33,F2A_10461,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,330,40,1000,3000,FPGA_60_71_34,60,71,34,F2A_10462,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,330,40,1000,3000,FPGA_60_71_35,60,71,35,F2A_10463,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,330,40,1000,3000,FPGA_60_71_36,60,71,36,F2A_10464,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,330,40,1000,3000,FPGA_60_71_37,60,71,37,F2A_10465,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_38,60,71,38,F2A_10466,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_39,60,71,39,F2A_10467,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_9,Bank_VR_4_9,FAKE,590,40,1000,5000,FPGA_60_71_40,60,71,40,F2A_10468,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_41,60,71,41,F2A_10469,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_42,60,71,42,F2A_10470,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_43,60,71,43,F2A_10471,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_44,60,71,44,F2A_10472,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_45,60,71,45,F2A_10473,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_46,60,71,46,F2A_10474,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_10,Bank_VR_4_10,FAKE,720,40,1000,6000,FPGA_60_71_47,60,71,47,F2A_10475,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,460,40,1000,4000,FPGA_60_72_0,60,72,0,A2F_10356,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,460,40,1000,4000,FPGA_60_72_1,60,72,1,A2F_10357,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,460,40,1000,4000,FPGA_60_72_2,60,72,2,A2F_10358,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_3,60,72,3,A2F_10359,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_4,60,72,4,A2F_10360,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_5,60,72,5,A2F_10361,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_6,60,72,6,A2F_10362,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_7,60,72,7,A2F_10363,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_8,60,72,8,A2F_10364,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_9,60,72,9,A2F_10365,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_10,60,72,10,A2F_10366,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,980,40,2000,1000,FPGA_60_72_11,60,72,11,A2F_10367,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,70,40,1000,1000,FPGA_60_72_24,60,72,24,F2A_10380,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_25,60,72,25,F2A_10381,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_26,60,72,26,F2A_10382,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_27,60,72,27,F2A_10383,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_28,60,72,28,F2A_10384,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_29,60,72,29,F2A_10385,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_30,60,72,30,F2A_10386,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_31,60,72,31,F2A_10387,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_32,60,72,32,F2A_10388,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,200,40,1000,2000,FPGA_60_72_33,60,72,33,F2A_10389,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,330,40,1000,3000,FPGA_60_72_34,60,72,34,F2A_10390,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,330,40,1000,3000,FPGA_60_72_35,60,72,35,F2A_10391,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,330,40,1000,3000,FPGA_60_72_36,60,72,36,F2A_10392,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,330,40,1000,3000,FPGA_60_72_37,60,72,37,F2A_10393,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_38,60,72,38,F2A_10394,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_39,60,72,39,F2A_10395,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_11,Bank_VR_4_11,FAKE,590,40,1000,5000,FPGA_60_72_40,60,72,40,F2A_10396,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_41,60,72,41,F2A_10397,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_42,60,72,42,F2A_10398,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_43,60,72,43,F2A_10399,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_44,60,72,44,F2A_10400,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_45,60,72,45,F2A_10401,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_46,60,72,46,F2A_10402,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_12,Bank_VR_4_12,FAKE,720,40,1000,6000,FPGA_60_72_47,60,72,47,F2A_10403,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,460,40,1000,4000,FPGA_60_73_0,60,73,0,A2F_10284,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,460,40,1000,4000,FPGA_60_73_1,60,73,1,A2F_10285,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,460,40,1000,4000,FPGA_60_73_2,60,73,2,A2F_10286,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_3,60,73,3,A2F_10287,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_4,60,73,4,A2F_10288,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_5,60,73,5,A2F_10289,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_6,60,73,6,A2F_10290,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_7,60,73,7,A2F_10291,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_8,60,73,8,A2F_10292,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_9,60,73,9,A2F_10293,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_10,60,73,10,A2F_10294,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,980,40,2000,1000,FPGA_60_73_11,60,73,11,A2F_10295,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,70,40,1000,1000,FPGA_60_73_24,60,73,24,F2A_10308,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_25,60,73,25,F2A_10309,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_26,60,73,26,F2A_10310,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_27,60,73,27,F2A_10311,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_28,60,73,28,F2A_10312,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_29,60,73,29,F2A_10313,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_30,60,73,30,F2A_10314,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_31,60,73,31,F2A_10315,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_32,60,73,32,F2A_10316,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,200,40,1000,2000,FPGA_60_73_33,60,73,33,F2A_10317,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,330,40,1000,3000,FPGA_60_73_34,60,73,34,F2A_10318,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,330,40,1000,3000,FPGA_60_73_35,60,73,35,F2A_10319,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,330,40,1000,3000,FPGA_60_73_36,60,73,36,F2A_10320,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,330,40,1000,3000,FPGA_60_73_37,60,73,37,F2A_10321,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_38,60,73,38,F2A_10322,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_39,60,73,39,F2A_10323,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_13,Bank_VR_4_13,FAKE,590,40,1000,5000,FPGA_60_73_40,60,73,40,F2A_10324,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_41,60,73,41,F2A_10325,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_42,60,73,42,F2A_10326,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_43,60,73,43,F2A_10327,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_44,60,73,44,F2A_10328,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_45,60,73,45,F2A_10329,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_46,60,73,46,F2A_10330,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_14,Bank_VR_4_14,FAKE,720,40,1000,6000,FPGA_60_73_47,60,73,47,F2A_10331,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,460,40,1000,4000,FPGA_60_74_0,60,74,0,A2F_10212,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,460,40,1000,4000,FPGA_60_74_1,60,74,1,A2F_10213,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,460,40,1000,4000,FPGA_60_74_2,60,74,2,A2F_10214,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_3,60,74,3,A2F_10215,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_4,60,74,4,A2F_10216,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_5,60,74,5,A2F_10217,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_6,60,74,6,A2F_10218,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_7,60,74,7,A2F_10219,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_8,60,74,8,A2F_10220,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_9,60,74,9,A2F_10221,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_10,60,74,10,A2F_10222,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,980,40,2000,1000,FPGA_60_74_11,60,74,11,A2F_10223,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,70,40,1000,1000,FPGA_60_74_24,60,74,24,F2A_10236,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_25,60,74,25,F2A_10237,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_26,60,74,26,F2A_10238,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_27,60,74,27,F2A_10239,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_28,60,74,28,F2A_10240,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_29,60,74,29,F2A_10241,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_30,60,74,30,F2A_10242,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_31,60,74,31,F2A_10243,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_32,60,74,32,F2A_10244,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,200,40,1000,2000,FPGA_60_74_33,60,74,33,F2A_10245,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,330,40,1000,3000,FPGA_60_74_34,60,74,34,F2A_10246,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,330,40,1000,3000,FPGA_60_74_35,60,74,35,F2A_10247,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,330,40,1000,3000,FPGA_60_74_36,60,74,36,F2A_10248,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,330,40,1000,3000,FPGA_60_74_37,60,74,37,F2A_10249,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_38,60,74,38,F2A_10250,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_39,60,74,39,F2A_10251,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_15,Bank_VR_4_15,FAKE,590,40,1000,5000,FPGA_60_74_40,60,74,40,F2A_10252,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_41,60,74,41,F2A_10253,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_42,60,74,42,F2A_10254,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_43,60,74,43,F2A_10255,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_44,60,74,44,F2A_10256,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_45,60,74,45,F2A_10257,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_46,60,74,46,F2A_10258,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_16,Bank_VR_4_16,FAKE,720,40,1000,6000,FPGA_60_74_47,60,74,47,F2A_10259,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,460,40,1000,4000,FPGA_60_75_0,60,75,0,A2F_10140,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,460,40,1000,4000,FPGA_60_75_1,60,75,1,A2F_10141,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,460,40,1000,4000,FPGA_60_75_2,60,75,2,A2F_10142,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_3,60,75,3,A2F_10143,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_4,60,75,4,A2F_10144,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_5,60,75,5,A2F_10145,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_6,60,75,6,A2F_10146,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_7,60,75,7,A2F_10147,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_8,60,75,8,A2F_10148,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_9,60,75,9,A2F_10149,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_10,60,75,10,A2F_10150,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,980,40,2000,1000,FPGA_60_75_11,60,75,11,A2F_10151,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,70,40,1000,1000,FPGA_60_75_24,60,75,24,F2A_10164,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_25,60,75,25,F2A_10165,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_26,60,75,26,F2A_10166,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_27,60,75,27,F2A_10167,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_28,60,75,28,F2A_10168,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_29,60,75,29,F2A_10169,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_30,60,75,30,F2A_10170,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_31,60,75,31,F2A_10171,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_32,60,75,32,F2A_10172,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,200,40,1000,2000,FPGA_60_75_33,60,75,33,F2A_10173,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,330,40,1000,3000,FPGA_60_75_34,60,75,34,F2A_10174,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,330,40,1000,3000,FPGA_60_75_35,60,75,35,F2A_10175,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,330,40,1000,3000,FPGA_60_75_36,60,75,36,F2A_10176,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,330,40,1000,3000,FPGA_60_75_37,60,75,37,F2A_10177,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_38,60,75,38,F2A_10178,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_39,60,75,39,F2A_10179,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_17,Bank_VR_4_17,FAKE,590,40,1000,5000,FPGA_60_75_40,60,75,40,F2A_10180,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_41,60,75,41,F2A_10181,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_42,60,75,42,F2A_10182,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_43,60,75,43,F2A_10183,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_44,60,75,44,F2A_10184,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_45,60,75,45,F2A_10185,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_46,60,75,46,F2A_10186,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_18,Bank_VR_4_18,FAKE,720,40,1000,6000,FPGA_60_75_47,60,75,47,F2A_10187,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,460,40,1000,4000,FPGA_60_76_0,60,76,0,A2F_10068,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,460,40,1000,4000,FPGA_60_76_1,60,76,1,A2F_10069,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,460,40,1000,4000,FPGA_60_76_2,60,76,2,A2F_10070,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_3,60,76,3,A2F_10071,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_4,60,76,4,A2F_10072,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_5,60,76,5,A2F_10073,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_6,60,76,6,A2F_10074,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_7,60,76,7,A2F_10075,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_8,60,76,8,A2F_10076,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_9,60,76,9,A2F_10077,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_10,60,76,10,A2F_10078,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,980,40,2000,1000,FPGA_60_76_11,60,76,11,A2F_10079,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,70,40,1000,1000,FPGA_60_76_24,60,76,24,F2A_10092,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_25,60,76,25,F2A_10093,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_26,60,76,26,F2A_10094,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_27,60,76,27,F2A_10095,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_28,60,76,28,F2A_10096,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_29,60,76,29,F2A_10097,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_30,60,76,30,F2A_10098,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_31,60,76,31,F2A_10099,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_32,60,76,32,F2A_10100,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,200,40,1000,2000,FPGA_60_76_33,60,76,33,F2A_10101,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,330,40,1000,3000,FPGA_60_76_34,60,76,34,F2A_10102,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,330,40,1000,3000,FPGA_60_76_35,60,76,35,F2A_10103,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,330,40,1000,3000,FPGA_60_76_36,60,76,36,F2A_10104,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,330,40,1000,3000,FPGA_60_76_37,60,76,37,F2A_10105,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_38,60,76,38,F2A_10106,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_39,60,76,39,F2A_10107,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_19,Bank_VR_4_19,FAKE,590,40,1000,5000,FPGA_60_76_40,60,76,40,F2A_10108,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_41,60,76,41,F2A_10109,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_42,60,76,42,F2A_10110,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_43,60,76,43,F2A_10111,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_44,60,76,44,F2A_10112,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_45,60,76,45,F2A_10113,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_46,60,76,46,F2A_10114,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_20,Bank_VR_4_20,FAKE,720,40,1000,6000,FPGA_60_76_47,60,76,47,F2A_10115,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_0,60,77,0,A2F_9996,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_1,60,77,1,A2F_9997,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_2,60,77,2,A2F_9998,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_3,60,77,3,A2F_9999,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_4,60,77,4,A2F_10000,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_77_5,60,77,5,A2F_10001,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_77_6,60,77,6,A2F_10002,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_77_7,60,77,7,A2F_10003,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_77_8,60,77,8,A2F_10004,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_77_9,60,77,9,A2F_10005,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_77_10,60,77,10,A2F_10006,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_24,60,77,24,F2A_10020,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_25,60,77,25,F2A_10021,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_26,60,77,26,F2A_10022,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_27,60,77,27,F2A_10023,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_28,60,77,28,F2A_10024,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_29,60,77,29,F2A_10025,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_30,60,77,30,F2A_10026,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_31,60,77,31,F2A_10027,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_77_32,60,77,32,F2A_10028,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_78_0,60,78,0,A2F_9924,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_78_1,60,78,1,A2F_9925,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,460,40,1000,4000,FPGA_60_78_2,60,78,2,A2F_9926,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_3,60,78,3,A2F_9927,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_4,60,78,4,A2F_9928,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_5,60,78,5,A2F_9929,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_6,60,78,6,A2F_9930,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_7,60,78,7,A2F_9931,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_8,60,78,8,A2F_9932,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_9,60,78,9,A2F_9933,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_10,60,78,10,A2F_9934,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,980,40,2000,1000,FPGA_60_78_11,60,78,11,A2F_9935,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,70,40,1000,1000,FPGA_60_78_24,60,78,24,F2A_9948,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_25,60,78,25,F2A_9949,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_26,60,78,26,F2A_9950,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_27,60,78,27,F2A_9951,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_28,60,78,28,F2A_9952,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_29,60,78,29,F2A_9953,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_30,60,78,30,F2A_9954,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_31,60,78,31,F2A_9955,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_32,60,78,32,F2A_9956,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,200,40,1000,2000,FPGA_60_78_33,60,78,33,F2A_9957,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_78_34,60,78,34,F2A_9958,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_78_35,60,78,35,F2A_9959,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_78_36,60,78,36,F2A_9960,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,330,40,1000,3000,FPGA_60_78_37,60,78,37,F2A_9961,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_38,60,78,38,F2A_9962,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_39,60,78,39,F2A_9963,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_21,Bank_VR_4_21,FAKE,590,40,1000,5000,FPGA_60_78_40,60,78,40,F2A_9964,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_41,60,78,41,F2A_9965,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_42,60,78,42,F2A_9966,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_43,60,78,43,F2A_9967,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_44,60,78,44,F2A_9968,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_45,60,78,45,F2A_9969,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_46,60,78,46,F2A_9970,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_22,Bank_VR_4_22,FAKE,720,40,1000,6000,FPGA_60_78_47,60,78,47,F2A_9971,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,460,40,1000,4000,FPGA_60_79_0,60,79,0,A2F_9852,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,460,40,1000,4000,FPGA_60_79_1,60,79,1,A2F_9853,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,460,40,1000,4000,FPGA_60_79_2,60,79,2,A2F_9854,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_3,60,79,3,A2F_9855,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_4,60,79,4,A2F_9856,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_5,60,79,5,A2F_9857,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_6,60,79,6,A2F_9858,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_7,60,79,7,A2F_9859,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_8,60,79,8,A2F_9860,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_9,60,79,9,A2F_9861,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_10,60,79,10,A2F_9862,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,980,40,2000,1000,FPGA_60_79_11,60,79,11,A2F_9863,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,70,40,1000,1000,FPGA_60_79_24,60,79,24,F2A_9876,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_25,60,79,25,F2A_9877,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_26,60,79,26,F2A_9878,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_27,60,79,27,F2A_9879,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_28,60,79,28,F2A_9880,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_29,60,79,29,F2A_9881,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_30,60,79,30,F2A_9882,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_31,60,79,31,F2A_9883,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_32,60,79,32,F2A_9884,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,200,40,1000,2000,FPGA_60_79_33,60,79,33,F2A_9885,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,330,40,1000,3000,FPGA_60_79_34,60,79,34,F2A_9886,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,330,40,1000,3000,FPGA_60_79_35,60,79,35,F2A_9887,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,330,40,1000,3000,FPGA_60_79_36,60,79,36,F2A_9888,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,330,40,1000,3000,FPGA_60_79_37,60,79,37,F2A_9889,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_38,60,79,38,F2A_9890,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_39,60,79,39,F2A_9891,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_23,Bank_VR_4_23,FAKE,590,40,1000,5000,FPGA_60_79_40,60,79,40,F2A_9892,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_41,60,79,41,F2A_9893,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_42,60,79,42,F2A_9894,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_43,60,79,43,F2A_9895,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_44,60,79,44,F2A_9896,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_45,60,79,45,F2A_9897,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_46,60,79,46,F2A_9898,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_24,Bank_VR_4_24,FAKE,720,40,1000,6000,FPGA_60_79_47,60,79,47,F2A_9899,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,460,40,1000,4000,FPGA_60_80_0,60,80,0,A2F_9780,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,460,40,1000,4000,FPGA_60_80_1,60,80,1,A2F_9781,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,460,40,1000,4000,FPGA_60_80_2,60,80,2,A2F_9782,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_3,60,80,3,A2F_9783,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_4,60,80,4,A2F_9784,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_5,60,80,5,A2F_9785,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_6,60,80,6,A2F_9786,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_7,60,80,7,A2F_9787,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_8,60,80,8,A2F_9788,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_9,60,80,9,A2F_9789,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_10,60,80,10,A2F_9790,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,980,40,2000,1000,FPGA_60_80_11,60,80,11,A2F_9791,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,70,40,1000,1000,FPGA_60_80_24,60,80,24,F2A_9804,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_25,60,80,25,F2A_9805,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_26,60,80,26,F2A_9806,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_27,60,80,27,F2A_9807,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_28,60,80,28,F2A_9808,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_29,60,80,29,F2A_9809,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_30,60,80,30,F2A_9810,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_31,60,80,31,F2A_9811,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_32,60,80,32,F2A_9812,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,200,40,1000,2000,FPGA_60_80_33,60,80,33,F2A_9813,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,330,40,1000,3000,FPGA_60_80_34,60,80,34,F2A_9814,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,330,40,1000,3000,FPGA_60_80_35,60,80,35,F2A_9815,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,330,40,1000,3000,FPGA_60_80_36,60,80,36,F2A_9816,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,330,40,1000,3000,FPGA_60_80_37,60,80,37,F2A_9817,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_38,60,80,38,F2A_9818,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_39,60,80,39,F2A_9819,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_25,Bank_VR_4_25,FAKE,590,40,1000,5000,FPGA_60_80_40,60,80,40,F2A_9820,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_41,60,80,41,F2A_9821,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_42,60,80,42,F2A_9822,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_43,60,80,43,F2A_9823,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_44,60,80,44,F2A_9824,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_45,60,80,45,F2A_9825,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_46,60,80,46,F2A_9826,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_26,Bank_VR_4_26,FAKE,720,40,1000,6000,FPGA_60_80_47,60,80,47,F2A_9827,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,460,40,1000,4000,FPGA_60_81_0,60,81,0,A2F_9708,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,460,40,1000,4000,FPGA_60_81_1,60,81,1,A2F_9709,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,460,40,1000,4000,FPGA_60_81_2,60,81,2,A2F_9710,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_3,60,81,3,A2F_9711,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_4,60,81,4,A2F_9712,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_5,60,81,5,A2F_9713,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_6,60,81,6,A2F_9714,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_7,60,81,7,A2F_9715,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_8,60,81,8,A2F_9716,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_9,60,81,9,A2F_9717,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_10,60,81,10,A2F_9718,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,980,40,2000,1000,FPGA_60_81_11,60,81,11,A2F_9719,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,70,40,1000,1000,FPGA_60_81_24,60,81,24,F2A_9732,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_25,60,81,25,F2A_9733,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_26,60,81,26,F2A_9734,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_27,60,81,27,F2A_9735,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_28,60,81,28,F2A_9736,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_29,60,81,29,F2A_9737,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_30,60,81,30,F2A_9738,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_31,60,81,31,F2A_9739,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_32,60,81,32,F2A_9740,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,200,40,1000,2000,FPGA_60_81_33,60,81,33,F2A_9741,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,330,40,1000,3000,FPGA_60_81_34,60,81,34,F2A_9742,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,330,40,1000,3000,FPGA_60_81_35,60,81,35,F2A_9743,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,330,40,1000,3000,FPGA_60_81_36,60,81,36,F2A_9744,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,330,40,1000,3000,FPGA_60_81_37,60,81,37,F2A_9745,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_38,60,81,38,F2A_9746,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_39,60,81,39,F2A_9747,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_27,Bank_VR_4_27,FAKE,590,40,1000,5000,FPGA_60_81_40,60,81,40,F2A_9748,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_41,60,81,41,F2A_9749,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_42,60,81,42,F2A_9750,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_43,60,81,43,F2A_9751,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_44,60,81,44,F2A_9752,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_45,60,81,45,F2A_9753,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_46,60,81,46,F2A_9754,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_28,Bank_VR_4_28,FAKE,720,40,1000,6000,FPGA_60_81_47,60,81,47,F2A_9755,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,460,40,1000,4000,FPGA_60_82_0,60,82,0,A2F_9636,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,460,40,1000,4000,FPGA_60_82_1,60,82,1,A2F_9637,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,460,40,1000,4000,FPGA_60_82_2,60,82,2,A2F_9638,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_3,60,82,3,A2F_9639,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_4,60,82,4,A2F_9640,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_5,60,82,5,A2F_9641,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_6,60,82,6,A2F_9642,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_7,60,82,7,A2F_9643,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_8,60,82,8,A2F_9644,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_9,60,82,9,A2F_9645,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_10,60,82,10,A2F_9646,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,980,40,2000,1000,FPGA_60_82_11,60,82,11,A2F_9647,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,70,40,1000,1000,FPGA_60_82_24,60,82,24,F2A_9660,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_25,60,82,25,F2A_9661,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_26,60,82,26,F2A_9662,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_27,60,82,27,F2A_9663,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_28,60,82,28,F2A_9664,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_29,60,82,29,F2A_9665,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_30,60,82,30,F2A_9666,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_31,60,82,31,F2A_9667,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_32,60,82,32,F2A_9668,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,200,40,1000,2000,FPGA_60_82_33,60,82,33,F2A_9669,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,330,40,1000,3000,FPGA_60_82_34,60,82,34,F2A_9670,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,330,40,1000,3000,FPGA_60_82_35,60,82,35,F2A_9671,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,330,40,1000,3000,FPGA_60_82_36,60,82,36,F2A_9672,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,330,40,1000,3000,FPGA_60_82_37,60,82,37,F2A_9673,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_38,60,82,38,F2A_9674,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_39,60,82,39,F2A_9675,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_29,Bank_VR_4_29,FAKE,590,40,1000,5000,FPGA_60_82_40,60,82,40,F2A_9676,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_41,60,82,41,F2A_9677,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_42,60,82,42,F2A_9678,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_43,60,82,43,F2A_9679,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_44,60,82,44,F2A_9680,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_45,60,82,45,F2A_9681,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_46,60,82,46,F2A_9682,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_30,Bank_VR_4_30,FAKE,720,40,1000,6000,FPGA_60_82_47,60,82,47,F2A_9683,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,460,40,1000,4000,FPGA_60_83_0,60,83,0,A2F_9564,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,460,40,1000,4000,FPGA_60_83_1,60,83,1,A2F_9565,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,460,40,1000,4000,FPGA_60_83_2,60,83,2,A2F_9566,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_3,60,83,3,A2F_9567,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_4,60,83,4,A2F_9568,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_5,60,83,5,A2F_9569,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_6,60,83,6,A2F_9570,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_7,60,83,7,A2F_9571,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_8,60,83,8,A2F_9572,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_9,60,83,9,A2F_9573,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_10,60,83,10,A2F_9574,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,980,40,2000,1000,FPGA_60_83_11,60,83,11,A2F_9575,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,70,40,1000,1000,FPGA_60_83_24,60,83,24,F2A_9588,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_25,60,83,25,F2A_9589,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_26,60,83,26,F2A_9590,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_27,60,83,27,F2A_9591,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_28,60,83,28,F2A_9592,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_29,60,83,29,F2A_9593,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_30,60,83,30,F2A_9594,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_31,60,83,31,F2A_9595,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_32,60,83,32,F2A_9596,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,200,40,1000,2000,FPGA_60_83_33,60,83,33,F2A_9597,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,330,40,1000,3000,FPGA_60_83_34,60,83,34,F2A_9598,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,330,40,1000,3000,FPGA_60_83_35,60,83,35,F2A_9599,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,330,40,1000,3000,FPGA_60_83_36,60,83,36,F2A_9600,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,330,40,1000,3000,FPGA_60_83_37,60,83,37,F2A_9601,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_38,60,83,38,F2A_9602,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_39,60,83,39,F2A_9603,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_31,Bank_VR_4_31,FAKE,590,40,1000,5000,FPGA_60_83_40,60,83,40,F2A_9604,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_41,60,83,41,F2A_9605,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_42,60,83,42,F2A_9606,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_43,60,83,43,F2A_9607,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_44,60,83,44,F2A_9608,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_45,60,83,45,F2A_9609,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_46,60,83,46,F2A_9610,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_32,Bank_VR_4_32,FAKE,720,40,1000,6000,FPGA_60_83_47,60,83,47,F2A_9611,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,460,40,1000,4000,FPGA_60_84_0,60,84,0,A2F_9492,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,460,40,1000,4000,FPGA_60_84_1,60,84,1,A2F_9493,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,460,40,1000,4000,FPGA_60_84_2,60,84,2,A2F_9494,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_3,60,84,3,A2F_9495,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_4,60,84,4,A2F_9496,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_5,60,84,5,A2F_9497,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_6,60,84,6,A2F_9498,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_7,60,84,7,A2F_9499,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_8,60,84,8,A2F_9500,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_9,60,84,9,A2F_9501,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_10,60,84,10,A2F_9502,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,980,40,2000,1000,FPGA_60_84_11,60,84,11,A2F_9503,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,70,40,1000,1000,FPGA_60_84_24,60,84,24,F2A_9516,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_25,60,84,25,F2A_9517,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_26,60,84,26,F2A_9518,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_27,60,84,27,F2A_9519,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_28,60,84,28,F2A_9520,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_29,60,84,29,F2A_9521,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_30,60,84,30,F2A_9522,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_31,60,84,31,F2A_9523,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_32,60,84,32,F2A_9524,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,200,40,1000,2000,FPGA_60_84_33,60,84,33,F2A_9525,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,330,40,1000,3000,FPGA_60_84_34,60,84,34,F2A_9526,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,330,40,1000,3000,FPGA_60_84_35,60,84,35,F2A_9527,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,330,40,1000,3000,FPGA_60_84_36,60,84,36,F2A_9528,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,330,40,1000,3000,FPGA_60_84_37,60,84,37,F2A_9529,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_38,60,84,38,F2A_9530,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_39,60,84,39,F2A_9531,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_33,Bank_VR_4_33,FAKE,590,40,1000,5000,FPGA_60_84_40,60,84,40,F2A_9532,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_41,60,84,41,F2A_9533,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_42,60,84,42,F2A_9534,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_43,60,84,43,F2A_9535,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_44,60,84,44,F2A_9536,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_45,60,84,45,F2A_9537,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_46,60,84,46,F2A_9538,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_34,Bank_VR_4_34,FAKE,720,40,1000,6000,FPGA_60_84_47,60,84,47,F2A_9539,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,460,40,1000,4000,FPGA_60_85_0,60,85,0,A2F_9420,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,460,40,1000,4000,FPGA_60_85_1,60,85,1,A2F_9421,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,460,40,1000,4000,FPGA_60_85_2,60,85,2,A2F_9422,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_3,60,85,3,A2F_9423,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_4,60,85,4,A2F_9424,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_5,60,85,5,A2F_9425,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_6,60,85,6,A2F_9426,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_7,60,85,7,A2F_9427,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_8,60,85,8,A2F_9428,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_9,60,85,9,A2F_9429,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_10,60,85,10,A2F_9430,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,980,40,2000,1000,FPGA_60_85_11,60,85,11,A2F_9431,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,70,40,1000,1000,FPGA_60_85_24,60,85,24,F2A_9444,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_25,60,85,25,F2A_9445,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_26,60,85,26,F2A_9446,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_27,60,85,27,F2A_9447,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_28,60,85,28,F2A_9448,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_29,60,85,29,F2A_9449,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_30,60,85,30,F2A_9450,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_31,60,85,31,F2A_9451,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_32,60,85,32,F2A_9452,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,200,40,1000,2000,FPGA_60_85_33,60,85,33,F2A_9453,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,330,40,1000,3000,FPGA_60_85_34,60,85,34,F2A_9454,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,330,40,1000,3000,FPGA_60_85_35,60,85,35,F2A_9455,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,330,40,1000,3000,FPGA_60_85_36,60,85,36,F2A_9456,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,330,40,1000,3000,FPGA_60_85_37,60,85,37,F2A_9457,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_38,60,85,38,F2A_9458,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_39,60,85,39,F2A_9459,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_35,Bank_VR_4_35,FAKE,590,40,1000,5000,FPGA_60_85_40,60,85,40,F2A_9460,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_41,60,85,41,F2A_9461,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_42,60,85,42,F2A_9462,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_43,60,85,43,F2A_9463,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_44,60,85,44,F2A_9464,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_45,60,85,45,F2A_9465,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_46,60,85,46,F2A_9466,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_36,Bank_VR_4_36,FAKE,720,40,1000,6000,FPGA_60_85_47,60,85,47,F2A_9467,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,460,40,1000,4000,FPGA_60_86_0,60,86,0,A2F_9348,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,460,40,1000,4000,FPGA_60_86_1,60,86,1,A2F_9349,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,460,40,1000,4000,FPGA_60_86_2,60,86,2,A2F_9350,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_3,60,86,3,A2F_9351,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_4,60,86,4,A2F_9352,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_5,60,86,5,A2F_9353,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_6,60,86,6,A2F_9354,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_7,60,86,7,A2F_9355,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_8,60,86,8,A2F_9356,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_9,60,86,9,A2F_9357,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_10,60,86,10,A2F_9358,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,980,40,2000,1000,FPGA_60_86_11,60,86,11,A2F_9359,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,70,40,1000,1000,FPGA_60_86_24,60,86,24,F2A_9372,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_25,60,86,25,F2A_9373,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_26,60,86,26,F2A_9374,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_27,60,86,27,F2A_9375,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_28,60,86,28,F2A_9376,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_29,60,86,29,F2A_9377,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_30,60,86,30,F2A_9378,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_31,60,86,31,F2A_9379,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_32,60,86,32,F2A_9380,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,200,40,1000,2000,FPGA_60_86_33,60,86,33,F2A_9381,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,330,40,1000,3000,FPGA_60_86_34,60,86,34,F2A_9382,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,330,40,1000,3000,FPGA_60_86_35,60,86,35,F2A_9383,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,330,40,1000,3000,FPGA_60_86_36,60,86,36,F2A_9384,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,330,40,1000,3000,FPGA_60_86_37,60,86,37,F2A_9385,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_38,60,86,38,F2A_9386,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_39,60,86,39,F2A_9387,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_37,Bank_VR_4_37,FAKE,590,40,1000,5000,FPGA_60_86_40,60,86,40,F2A_9388,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_41,60,86,41,F2A_9389,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_42,60,86,42,F2A_9390,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_43,60,86,43,F2A_9391,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_44,60,86,44,F2A_9392,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_45,60,86,45,F2A_9393,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_46,60,86,46,F2A_9394,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_38,Bank_VR_4_38,FAKE,720,40,1000,6000,FPGA_60_86_47,60,86,47,F2A_9395,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,460,40,1000,4000,FPGA_60_87_0,60,87,0,A2F_9276,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,460,40,1000,4000,FPGA_60_87_1,60,87,1,A2F_9277,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,460,40,1000,4000,FPGA_60_87_2,60,87,2,A2F_9278,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_3,60,87,3,A2F_9279,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_4,60,87,4,A2F_9280,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_5,60,87,5,A2F_9281,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_6,60,87,6,A2F_9282,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_7,60,87,7,A2F_9283,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_8,60,87,8,A2F_9284,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_9,60,87,9,A2F_9285,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_10,60,87,10,A2F_9286,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,980,40,2000,1000,FPGA_60_87_11,60,87,11,A2F_9287,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,70,40,1000,1000,FPGA_60_87_24,60,87,24,F2A_9300,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_25,60,87,25,F2A_9301,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_26,60,87,26,F2A_9302,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_27,60,87,27,F2A_9303,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_28,60,87,28,F2A_9304,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_29,60,87,29,F2A_9305,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_30,60,87,30,F2A_9306,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_31,60,87,31,F2A_9307,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_32,60,87,32,F2A_9308,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,200,40,1000,2000,FPGA_60_87_33,60,87,33,F2A_9309,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,330,40,1000,3000,FPGA_60_87_34,60,87,34,F2A_9310,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,330,40,1000,3000,FPGA_60_87_35,60,87,35,F2A_9311,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,330,40,1000,3000,FPGA_60_87_36,60,87,36,F2A_9312,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,330,40,1000,3000,FPGA_60_87_37,60,87,37,F2A_9313,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_38,60,87,38,F2A_9314,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_39,60,87,39,F2A_9315,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_39,Bank_VR_4_39,FAKE,590,40,1000,5000,FPGA_60_87_40,60,87,40,F2A_9316,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_41,60,87,41,F2A_9317,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_42,60,87,42,F2A_9318,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_43,60,87,43,F2A_9319,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_44,60,87,44,F2A_9320,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_45,60,87,45,F2A_9321,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_46,60,87,46,F2A_9322,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_4_40,Bank_VR_4_40,FAKE,720,40,1000,6000,FPGA_60_87_47,60,87,47,F2A_9323,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_0,60,88,0,A2F_9204,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_1,60,88,1,A2F_9205,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_2,60,88,2,A2F_9206,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_3,60,88,3,A2F_9207,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_4,60,88,4,A2F_9208,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_88_5,60,88,5,A2F_9209,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_88_6,60,88,6,A2F_9210,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_88_7,60,88,7,A2F_9211,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_88_8,60,88,8,A2F_9212,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_88_9,60,88,9,A2F_9213,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_88_10,60,88,10,A2F_9214,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_24,60,88,24,F2A_9228,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_25,60,88,25,F2A_9229,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_26,60,88,26,F2A_9230,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_27,60,88,27,F2A_9231,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_28,60,88,28,F2A_9232,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_29,60,88,29,F2A_9233,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_30,60,88,30,F2A_9234,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_31,60,88,31,F2A_9235,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_88_32,60,88,32,F2A_9236,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_89_0,60,89,0,A2F_9132,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_89_1,60,89,1,A2F_9133,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,460,40,1000,4000,FPGA_60_89_2,60,89,2,A2F_9134,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_3,60,89,3,A2F_9135,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_4,60,89,4,A2F_9136,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_5,60,89,5,A2F_9137,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_6,60,89,6,A2F_9138,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_7,60,89,7,A2F_9139,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_8,60,89,8,A2F_9140,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_9,60,89,9,A2F_9141,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_10,60,89,10,A2F_9142,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,980,40,2000,1000,FPGA_60_89_11,60,89,11,A2F_9143,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,70,40,1000,1000,FPGA_60_89_24,60,89,24,F2A_9156,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_25,60,89,25,F2A_9157,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_26,60,89,26,F2A_9158,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_27,60,89,27,F2A_9159,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_28,60,89,28,F2A_9160,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_29,60,89,29,F2A_9161,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_30,60,89,30,F2A_9162,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_31,60,89,31,F2A_9163,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_32,60,89,32,F2A_9164,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,200,40,1000,2000,FPGA_60_89_33,60,89,33,F2A_9165,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_89_34,60,89,34,F2A_9166,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_89_35,60,89,35,F2A_9167,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_89_36,60,89,36,F2A_9168,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,330,40,1000,3000,FPGA_60_89_37,60,89,37,F2A_9169,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_38,60,89,38,F2A_9170,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_39,60,89,39,F2A_9171,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_1,Bank_VR_5_1,FAKE,590,40,1000,5000,FPGA_60_89_40,60,89,40,F2A_9172,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_41,60,89,41,F2A_9173,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_42,60,89,42,F2A_9174,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_43,60,89,43,F2A_9175,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_44,60,89,44,F2A_9176,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_45,60,89,45,F2A_9177,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_46,60,89,46,F2A_9178,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_2,Bank_VR_5_2,FAKE,720,40,1000,6000,FPGA_60_89_47,60,89,47,F2A_9179,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,460,40,1000,4000,FPGA_60_90_0,60,90,0,A2F_9060,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,460,40,1000,4000,FPGA_60_90_1,60,90,1,A2F_9061,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,460,40,1000,4000,FPGA_60_90_2,60,90,2,A2F_9062,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_3,60,90,3,A2F_9063,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_4,60,90,4,A2F_9064,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_5,60,90,5,A2F_9065,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_6,60,90,6,A2F_9066,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_7,60,90,7,A2F_9067,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_8,60,90,8,A2F_9068,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_9,60,90,9,A2F_9069,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_10,60,90,10,A2F_9070,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,980,40,2000,1000,FPGA_60_90_11,60,90,11,A2F_9071,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,70,40,1000,1000,FPGA_60_90_24,60,90,24,F2A_9084,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_25,60,90,25,F2A_9085,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_26,60,90,26,F2A_9086,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_27,60,90,27,F2A_9087,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_28,60,90,28,F2A_9088,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_29,60,90,29,F2A_9089,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_30,60,90,30,F2A_9090,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_31,60,90,31,F2A_9091,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_32,60,90,32,F2A_9092,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,200,40,1000,2000,FPGA_60_90_33,60,90,33,F2A_9093,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,330,40,1000,3000,FPGA_60_90_34,60,90,34,F2A_9094,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,330,40,1000,3000,FPGA_60_90_35,60,90,35,F2A_9095,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,330,40,1000,3000,FPGA_60_90_36,60,90,36,F2A_9096,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,330,40,1000,3000,FPGA_60_90_37,60,90,37,F2A_9097,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_38,60,90,38,F2A_9098,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_39,60,90,39,F2A_9099,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_3,Bank_VR_5_3,FAKE,590,40,1000,5000,FPGA_60_90_40,60,90,40,F2A_9100,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_41,60,90,41,F2A_9101,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_42,60,90,42,F2A_9102,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_43,60,90,43,F2A_9103,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_44,60,90,44,F2A_9104,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_45,60,90,45,F2A_9105,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_46,60,90,46,F2A_9106,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_4,Bank_VR_5_4,FAKE,720,40,1000,6000,FPGA_60_90_47,60,90,47,F2A_9107,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,460,40,1000,4000,FPGA_60_91_0,60,91,0,A2F_8988,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,460,40,1000,4000,FPGA_60_91_1,60,91,1,A2F_8989,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,460,40,1000,4000,FPGA_60_91_2,60,91,2,A2F_8990,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_3,60,91,3,A2F_8991,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_4,60,91,4,A2F_8992,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_5,60,91,5,A2F_8993,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_6,60,91,6,A2F_8994,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_7,60,91,7,A2F_8995,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_8,60,91,8,A2F_8996,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_9,60,91,9,A2F_8997,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_10,60,91,10,A2F_8998,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,980,40,2000,1000,FPGA_60_91_11,60,91,11,A2F_8999,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,70,40,1000,1000,FPGA_60_91_24,60,91,24,F2A_9012,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_25,60,91,25,F2A_9013,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_26,60,91,26,F2A_9014,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_27,60,91,27,F2A_9015,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_28,60,91,28,F2A_9016,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_29,60,91,29,F2A_9017,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_30,60,91,30,F2A_9018,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_31,60,91,31,F2A_9019,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_32,60,91,32,F2A_9020,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,200,40,1000,2000,FPGA_60_91_33,60,91,33,F2A_9021,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,330,40,1000,3000,FPGA_60_91_34,60,91,34,F2A_9022,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,330,40,1000,3000,FPGA_60_91_35,60,91,35,F2A_9023,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,330,40,1000,3000,FPGA_60_91_36,60,91,36,F2A_9024,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,330,40,1000,3000,FPGA_60_91_37,60,91,37,F2A_9025,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_38,60,91,38,F2A_9026,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_39,60,91,39,F2A_9027,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_5,Bank_VR_5_5,FAKE,590,40,1000,5000,FPGA_60_91_40,60,91,40,F2A_9028,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_41,60,91,41,F2A_9029,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_42,60,91,42,F2A_9030,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_43,60,91,43,F2A_9031,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_44,60,91,44,F2A_9032,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_45,60,91,45,F2A_9033,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_46,60,91,46,F2A_9034,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_6,Bank_VR_5_6,FAKE,720,40,1000,6000,FPGA_60_91_47,60,91,47,F2A_9035,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,460,40,1000,4000,FPGA_60_92_0,60,92,0,A2F_8916,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,460,40,1000,4000,FPGA_60_92_1,60,92,1,A2F_8917,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,460,40,1000,4000,FPGA_60_92_2,60,92,2,A2F_8918,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_3,60,92,3,A2F_8919,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_4,60,92,4,A2F_8920,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_5,60,92,5,A2F_8921,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_6,60,92,6,A2F_8922,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_7,60,92,7,A2F_8923,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_8,60,92,8,A2F_8924,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_9,60,92,9,A2F_8925,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_10,60,92,10,A2F_8926,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,980,40,2000,1000,FPGA_60_92_11,60,92,11,A2F_8927,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,70,40,1000,1000,FPGA_60_92_24,60,92,24,F2A_8940,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_25,60,92,25,F2A_8941,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_26,60,92,26,F2A_8942,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_27,60,92,27,F2A_8943,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_28,60,92,28,F2A_8944,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_29,60,92,29,F2A_8945,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_30,60,92,30,F2A_8946,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_31,60,92,31,F2A_8947,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_32,60,92,32,F2A_8948,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,200,40,1000,2000,FPGA_60_92_33,60,92,33,F2A_8949,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,330,40,1000,3000,FPGA_60_92_34,60,92,34,F2A_8950,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,330,40,1000,3000,FPGA_60_92_35,60,92,35,F2A_8951,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,330,40,1000,3000,FPGA_60_92_36,60,92,36,F2A_8952,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,330,40,1000,3000,FPGA_60_92_37,60,92,37,F2A_8953,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_38,60,92,38,F2A_8954,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_39,60,92,39,F2A_8955,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_7,Bank_VR_5_7,FAKE,590,40,1000,5000,FPGA_60_92_40,60,92,40,F2A_8956,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_41,60,92,41,F2A_8957,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_42,60,92,42,F2A_8958,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_43,60,92,43,F2A_8959,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_44,60,92,44,F2A_8960,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_45,60,92,45,F2A_8961,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_46,60,92,46,F2A_8962,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_8,Bank_VR_5_8,FAKE,720,40,1000,6000,FPGA_60_92_47,60,92,47,F2A_8963,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,460,40,1000,4000,FPGA_60_93_0,60,93,0,A2F_8844,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,460,40,1000,4000,FPGA_60_93_1,60,93,1,A2F_8845,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,460,40,1000,4000,FPGA_60_93_2,60,93,2,A2F_8846,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_3,60,93,3,A2F_8847,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_4,60,93,4,A2F_8848,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_5,60,93,5,A2F_8849,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_6,60,93,6,A2F_8850,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_7,60,93,7,A2F_8851,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_8,60,93,8,A2F_8852,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_9,60,93,9,A2F_8853,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_10,60,93,10,A2F_8854,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,980,40,2000,1000,FPGA_60_93_11,60,93,11,A2F_8855,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,70,40,1000,1000,FPGA_60_93_24,60,93,24,F2A_8868,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_25,60,93,25,F2A_8869,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_26,60,93,26,F2A_8870,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_27,60,93,27,F2A_8871,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_28,60,93,28,F2A_8872,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_29,60,93,29,F2A_8873,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_30,60,93,30,F2A_8874,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_31,60,93,31,F2A_8875,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_32,60,93,32,F2A_8876,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,200,40,1000,2000,FPGA_60_93_33,60,93,33,F2A_8877,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,330,40,1000,3000,FPGA_60_93_34,60,93,34,F2A_8878,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,330,40,1000,3000,FPGA_60_93_35,60,93,35,F2A_8879,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,330,40,1000,3000,FPGA_60_93_36,60,93,36,F2A_8880,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,330,40,1000,3000,FPGA_60_93_37,60,93,37,F2A_8881,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_38,60,93,38,F2A_8882,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_39,60,93,39,F2A_8883,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_9,Bank_VR_5_9,FAKE,590,40,1000,5000,FPGA_60_93_40,60,93,40,F2A_8884,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_41,60,93,41,F2A_8885,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_42,60,93,42,F2A_8886,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_43,60,93,43,F2A_8887,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_44,60,93,44,F2A_8888,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_45,60,93,45,F2A_8889,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_46,60,93,46,F2A_8890,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_10,Bank_VR_5_10,FAKE,720,40,1000,6000,FPGA_60_93_47,60,93,47,F2A_8891,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,460,40,1000,4000,FPGA_60_94_0,60,94,0,A2F_8772,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,460,40,1000,4000,FPGA_60_94_1,60,94,1,A2F_8773,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,460,40,1000,4000,FPGA_60_94_2,60,94,2,A2F_8774,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_3,60,94,3,A2F_8775,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_4,60,94,4,A2F_8776,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_5,60,94,5,A2F_8777,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_6,60,94,6,A2F_8778,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_7,60,94,7,A2F_8779,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_8,60,94,8,A2F_8780,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_9,60,94,9,A2F_8781,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_10,60,94,10,A2F_8782,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,980,40,2000,1000,FPGA_60_94_11,60,94,11,A2F_8783,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,70,40,1000,1000,FPGA_60_94_24,60,94,24,F2A_8796,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_25,60,94,25,F2A_8797,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_26,60,94,26,F2A_8798,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_27,60,94,27,F2A_8799,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_28,60,94,28,F2A_8800,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_29,60,94,29,F2A_8801,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_30,60,94,30,F2A_8802,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_31,60,94,31,F2A_8803,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_32,60,94,32,F2A_8804,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,200,40,1000,2000,FPGA_60_94_33,60,94,33,F2A_8805,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,330,40,1000,3000,FPGA_60_94_34,60,94,34,F2A_8806,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,330,40,1000,3000,FPGA_60_94_35,60,94,35,F2A_8807,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,330,40,1000,3000,FPGA_60_94_36,60,94,36,F2A_8808,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,330,40,1000,3000,FPGA_60_94_37,60,94,37,F2A_8809,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_38,60,94,38,F2A_8810,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_39,60,94,39,F2A_8811,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_11,Bank_VR_5_11,FAKE,590,40,1000,5000,FPGA_60_94_40,60,94,40,F2A_8812,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_41,60,94,41,F2A_8813,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_42,60,94,42,F2A_8814,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_43,60,94,43,F2A_8815,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_44,60,94,44,F2A_8816,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_45,60,94,45,F2A_8817,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_46,60,94,46,F2A_8818,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_12,Bank_VR_5_12,FAKE,720,40,1000,6000,FPGA_60_94_47,60,94,47,F2A_8819,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,460,40,1000,4000,FPGA_60_95_0,60,95,0,A2F_8700,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,460,40,1000,4000,FPGA_60_95_1,60,95,1,A2F_8701,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,460,40,1000,4000,FPGA_60_95_2,60,95,2,A2F_8702,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_3,60,95,3,A2F_8703,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_4,60,95,4,A2F_8704,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_5,60,95,5,A2F_8705,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_6,60,95,6,A2F_8706,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_7,60,95,7,A2F_8707,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_8,60,95,8,A2F_8708,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_9,60,95,9,A2F_8709,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_10,60,95,10,A2F_8710,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,980,40,2000,1000,FPGA_60_95_11,60,95,11,A2F_8711,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,70,40,1000,1000,FPGA_60_95_24,60,95,24,F2A_8724,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_25,60,95,25,F2A_8725,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_26,60,95,26,F2A_8726,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_27,60,95,27,F2A_8727,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_28,60,95,28,F2A_8728,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_29,60,95,29,F2A_8729,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_30,60,95,30,F2A_8730,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_31,60,95,31,F2A_8731,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_32,60,95,32,F2A_8732,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,200,40,1000,2000,FPGA_60_95_33,60,95,33,F2A_8733,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,330,40,1000,3000,FPGA_60_95_34,60,95,34,F2A_8734,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,330,40,1000,3000,FPGA_60_95_35,60,95,35,F2A_8735,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,330,40,1000,3000,FPGA_60_95_36,60,95,36,F2A_8736,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,330,40,1000,3000,FPGA_60_95_37,60,95,37,F2A_8737,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_38,60,95,38,F2A_8738,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_39,60,95,39,F2A_8739,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_13,Bank_VR_5_13,FAKE,590,40,1000,5000,FPGA_60_95_40,60,95,40,F2A_8740,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_41,60,95,41,F2A_8741,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_42,60,95,42,F2A_8742,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_43,60,95,43,F2A_8743,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_44,60,95,44,F2A_8744,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_45,60,95,45,F2A_8745,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_46,60,95,46,F2A_8746,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_14,Bank_VR_5_14,FAKE,720,40,1000,6000,FPGA_60_95_47,60,95,47,F2A_8747,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,460,40,1000,4000,FPGA_60_96_0,60,96,0,A2F_8628,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,460,40,1000,4000,FPGA_60_96_1,60,96,1,A2F_8629,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,460,40,1000,4000,FPGA_60_96_2,60,96,2,A2F_8630,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_3,60,96,3,A2F_8631,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_4,60,96,4,A2F_8632,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_5,60,96,5,A2F_8633,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_6,60,96,6,A2F_8634,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_7,60,96,7,A2F_8635,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_8,60,96,8,A2F_8636,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_9,60,96,9,A2F_8637,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_10,60,96,10,A2F_8638,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,980,40,2000,1000,FPGA_60_96_11,60,96,11,A2F_8639,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,70,40,1000,1000,FPGA_60_96_24,60,96,24,F2A_8652,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_25,60,96,25,F2A_8653,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_26,60,96,26,F2A_8654,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_27,60,96,27,F2A_8655,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_28,60,96,28,F2A_8656,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_29,60,96,29,F2A_8657,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_30,60,96,30,F2A_8658,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_31,60,96,31,F2A_8659,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_32,60,96,32,F2A_8660,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,200,40,1000,2000,FPGA_60_96_33,60,96,33,F2A_8661,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,330,40,1000,3000,FPGA_60_96_34,60,96,34,F2A_8662,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,330,40,1000,3000,FPGA_60_96_35,60,96,35,F2A_8663,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,330,40,1000,3000,FPGA_60_96_36,60,96,36,F2A_8664,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,330,40,1000,3000,FPGA_60_96_37,60,96,37,F2A_8665,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_38,60,96,38,F2A_8666,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_39,60,96,39,F2A_8667,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_15,Bank_VR_5_15,FAKE,590,40,1000,5000,FPGA_60_96_40,60,96,40,F2A_8668,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_41,60,96,41,F2A_8669,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_42,60,96,42,F2A_8670,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_43,60,96,43,F2A_8671,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_44,60,96,44,F2A_8672,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_45,60,96,45,F2A_8673,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_46,60,96,46,F2A_8674,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_16,Bank_VR_5_16,FAKE,720,40,1000,6000,FPGA_60_96_47,60,96,47,F2A_8675,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,460,40,1000,4000,FPGA_60_97_0,60,97,0,A2F_8556,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,460,40,1000,4000,FPGA_60_97_1,60,97,1,A2F_8557,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,460,40,1000,4000,FPGA_60_97_2,60,97,2,A2F_8558,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_3,60,97,3,A2F_8559,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_4,60,97,4,A2F_8560,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_5,60,97,5,A2F_8561,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_6,60,97,6,A2F_8562,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_7,60,97,7,A2F_8563,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_8,60,97,8,A2F_8564,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_9,60,97,9,A2F_8565,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_10,60,97,10,A2F_8566,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,980,40,2000,1000,FPGA_60_97_11,60,97,11,A2F_8567,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,70,40,1000,1000,FPGA_60_97_24,60,97,24,F2A_8580,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_25,60,97,25,F2A_8581,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_26,60,97,26,F2A_8582,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_27,60,97,27,F2A_8583,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_28,60,97,28,F2A_8584,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_29,60,97,29,F2A_8585,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_30,60,97,30,F2A_8586,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_31,60,97,31,F2A_8587,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_32,60,97,32,F2A_8588,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,200,40,1000,2000,FPGA_60_97_33,60,97,33,F2A_8589,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,330,40,1000,3000,FPGA_60_97_34,60,97,34,F2A_8590,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,330,40,1000,3000,FPGA_60_97_35,60,97,35,F2A_8591,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,330,40,1000,3000,FPGA_60_97_36,60,97,36,F2A_8592,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,330,40,1000,3000,FPGA_60_97_37,60,97,37,F2A_8593,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_38,60,97,38,F2A_8594,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_39,60,97,39,F2A_8595,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_17,Bank_VR_5_17,FAKE,590,40,1000,5000,FPGA_60_97_40,60,97,40,F2A_8596,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_41,60,97,41,F2A_8597,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_42,60,97,42,F2A_8598,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_43,60,97,43,F2A_8599,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_44,60,97,44,F2A_8600,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_45,60,97,45,F2A_8601,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_46,60,97,46,F2A_8602,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_18,Bank_VR_5_18,FAKE,720,40,1000,6000,FPGA_60_97_47,60,97,47,F2A_8603,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,460,40,1000,4000,FPGA_60_98_0,60,98,0,A2F_8484,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,460,40,1000,4000,FPGA_60_98_1,60,98,1,A2F_8485,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,460,40,1000,4000,FPGA_60_98_2,60,98,2,A2F_8486,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_3,60,98,3,A2F_8487,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_4,60,98,4,A2F_8488,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_5,60,98,5,A2F_8489,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_6,60,98,6,A2F_8490,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_7,60,98,7,A2F_8491,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_8,60,98,8,A2F_8492,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_9,60,98,9,A2F_8493,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_10,60,98,10,A2F_8494,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,980,40,2000,1000,FPGA_60_98_11,60,98,11,A2F_8495,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,70,40,1000,1000,FPGA_60_98_24,60,98,24,F2A_8508,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_25,60,98,25,F2A_8509,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_26,60,98,26,F2A_8510,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_27,60,98,27,F2A_8511,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_28,60,98,28,F2A_8512,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_29,60,98,29,F2A_8513,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_30,60,98,30,F2A_8514,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_31,60,98,31,F2A_8515,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_32,60,98,32,F2A_8516,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,200,40,1000,2000,FPGA_60_98_33,60,98,33,F2A_8517,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,330,40,1000,3000,FPGA_60_98_34,60,98,34,F2A_8518,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,330,40,1000,3000,FPGA_60_98_35,60,98,35,F2A_8519,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,330,40,1000,3000,FPGA_60_98_36,60,98,36,F2A_8520,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,330,40,1000,3000,FPGA_60_98_37,60,98,37,F2A_8521,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_38,60,98,38,F2A_8522,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_39,60,98,39,F2A_8523,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_19,Bank_VR_5_19,FAKE,590,40,1000,5000,FPGA_60_98_40,60,98,40,F2A_8524,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_41,60,98,41,F2A_8525,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_42,60,98,42,F2A_8526,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_43,60,98,43,F2A_8527,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_44,60,98,44,F2A_8528,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_45,60,98,45,F2A_8529,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_46,60,98,46,F2A_8530,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_20,Bank_VR_5_20,FAKE,720,40,1000,6000,FPGA_60_98_47,60,98,47,F2A_8531,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_0,60,99,0,A2F_8412,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_1,60,99,1,A2F_8413,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_2,60,99,2,A2F_8414,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_3,60,99,3,A2F_8415,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_4,60,99,4,A2F_8416,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_99_5,60,99,5,A2F_8417,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_99_6,60,99,6,A2F_8418,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_99_7,60,99,7,A2F_8419,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_99_8,60,99,8,A2F_8420,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_99_9,60,99,9,A2F_8421,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_99_10,60,99,10,A2F_8422,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_24,60,99,24,F2A_8436,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_25,60,99,25,F2A_8437,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_26,60,99,26,F2A_8438,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_27,60,99,27,F2A_8439,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_28,60,99,28,F2A_8440,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_29,60,99,29,F2A_8441,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_30,60,99,30,F2A_8442,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_31,60,99,31,F2A_8443,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_99_32,60,99,32,F2A_8444,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_100_0,60,100,0,A2F_8340,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_100_1,60,100,1,A2F_8341,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,460,40,1000,4000,FPGA_60_100_2,60,100,2,A2F_8342,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_3,60,100,3,A2F_8343,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_4,60,100,4,A2F_8344,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_5,60,100,5,A2F_8345,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_6,60,100,6,A2F_8346,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_7,60,100,7,A2F_8347,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_8,60,100,8,A2F_8348,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_9,60,100,9,A2F_8349,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_10,60,100,10,A2F_8350,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,980,40,2000,1000,FPGA_60_100_11,60,100,11,A2F_8351,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,70,40,1000,1000,FPGA_60_100_24,60,100,24,F2A_8364,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_25,60,100,25,F2A_8365,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_26,60,100,26,F2A_8366,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_27,60,100,27,F2A_8367,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_28,60,100,28,F2A_8368,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_29,60,100,29,F2A_8369,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_30,60,100,30,F2A_8370,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_31,60,100,31,F2A_8371,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_32,60,100,32,F2A_8372,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,200,40,1000,2000,FPGA_60_100_33,60,100,33,F2A_8373,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_100_34,60,100,34,F2A_8374,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_100_35,60,100,35,F2A_8375,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_100_36,60,100,36,F2A_8376,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,330,40,1000,3000,FPGA_60_100_37,60,100,37,F2A_8377,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_38,60,100,38,F2A_8378,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_39,60,100,39,F2A_8379,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_21,Bank_VR_5_21,FAKE,590,40,1000,5000,FPGA_60_100_40,60,100,40,F2A_8380,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_41,60,100,41,F2A_8381,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_42,60,100,42,F2A_8382,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_43,60,100,43,F2A_8383,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_44,60,100,44,F2A_8384,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_45,60,100,45,F2A_8385,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_46,60,100,46,F2A_8386,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_22,Bank_VR_5_22,FAKE,720,40,1000,6000,FPGA_60_100_47,60,100,47,F2A_8387,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,460,40,1000,4000,FPGA_60_101_0,60,101,0,A2F_8268,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,460,40,1000,4000,FPGA_60_101_1,60,101,1,A2F_8269,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,460,40,1000,4000,FPGA_60_101_2,60,101,2,A2F_8270,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_3,60,101,3,A2F_8271,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_4,60,101,4,A2F_8272,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_5,60,101,5,A2F_8273,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_6,60,101,6,A2F_8274,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_7,60,101,7,A2F_8275,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_8,60,101,8,A2F_8276,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_9,60,101,9,A2F_8277,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_10,60,101,10,A2F_8278,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,980,40,2000,1000,FPGA_60_101_11,60,101,11,A2F_8279,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,70,40,1000,1000,FPGA_60_101_24,60,101,24,F2A_8292,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_25,60,101,25,F2A_8293,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_26,60,101,26,F2A_8294,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_27,60,101,27,F2A_8295,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_28,60,101,28,F2A_8296,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_29,60,101,29,F2A_8297,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_30,60,101,30,F2A_8298,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_31,60,101,31,F2A_8299,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_32,60,101,32,F2A_8300,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,200,40,1000,2000,FPGA_60_101_33,60,101,33,F2A_8301,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,330,40,1000,3000,FPGA_60_101_34,60,101,34,F2A_8302,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,330,40,1000,3000,FPGA_60_101_35,60,101,35,F2A_8303,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,330,40,1000,3000,FPGA_60_101_36,60,101,36,F2A_8304,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,330,40,1000,3000,FPGA_60_101_37,60,101,37,F2A_8305,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_38,60,101,38,F2A_8306,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_39,60,101,39,F2A_8307,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_23,Bank_VR_5_23,FAKE,590,40,1000,5000,FPGA_60_101_40,60,101,40,F2A_8308,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_41,60,101,41,F2A_8309,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_42,60,101,42,F2A_8310,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_43,60,101,43,F2A_8311,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_44,60,101,44,F2A_8312,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_45,60,101,45,F2A_8313,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_46,60,101,46,F2A_8314,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_24,Bank_VR_5_24,FAKE,720,40,1000,6000,FPGA_60_101_47,60,101,47,F2A_8315,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,460,40,1000,4000,FPGA_60_102_0,60,102,0,A2F_8196,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,460,40,1000,4000,FPGA_60_102_1,60,102,1,A2F_8197,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,460,40,1000,4000,FPGA_60_102_2,60,102,2,A2F_8198,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_3,60,102,3,A2F_8199,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_4,60,102,4,A2F_8200,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_5,60,102,5,A2F_8201,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_6,60,102,6,A2F_8202,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_7,60,102,7,A2F_8203,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_8,60,102,8,A2F_8204,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_9,60,102,9,A2F_8205,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_10,60,102,10,A2F_8206,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,980,40,2000,1000,FPGA_60_102_11,60,102,11,A2F_8207,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,70,40,1000,1000,FPGA_60_102_24,60,102,24,F2A_8220,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_25,60,102,25,F2A_8221,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_26,60,102,26,F2A_8222,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_27,60,102,27,F2A_8223,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_28,60,102,28,F2A_8224,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_29,60,102,29,F2A_8225,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_30,60,102,30,F2A_8226,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_31,60,102,31,F2A_8227,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_32,60,102,32,F2A_8228,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,200,40,1000,2000,FPGA_60_102_33,60,102,33,F2A_8229,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,330,40,1000,3000,FPGA_60_102_34,60,102,34,F2A_8230,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,330,40,1000,3000,FPGA_60_102_35,60,102,35,F2A_8231,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,330,40,1000,3000,FPGA_60_102_36,60,102,36,F2A_8232,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,330,40,1000,3000,FPGA_60_102_37,60,102,37,F2A_8233,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_38,60,102,38,F2A_8234,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_39,60,102,39,F2A_8235,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_25,Bank_VR_5_25,FAKE,590,40,1000,5000,FPGA_60_102_40,60,102,40,F2A_8236,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_41,60,102,41,F2A_8237,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_42,60,102,42,F2A_8238,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_43,60,102,43,F2A_8239,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_44,60,102,44,F2A_8240,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_45,60,102,45,F2A_8241,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_46,60,102,46,F2A_8242,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_26,Bank_VR_5_26,FAKE,720,40,1000,6000,FPGA_60_102_47,60,102,47,F2A_8243,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,460,40,1000,4000,FPGA_60_103_0,60,103,0,A2F_8124,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,460,40,1000,4000,FPGA_60_103_1,60,103,1,A2F_8125,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,460,40,1000,4000,FPGA_60_103_2,60,103,2,A2F_8126,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_3,60,103,3,A2F_8127,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_4,60,103,4,A2F_8128,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_5,60,103,5,A2F_8129,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_6,60,103,6,A2F_8130,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_7,60,103,7,A2F_8131,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_8,60,103,8,A2F_8132,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_9,60,103,9,A2F_8133,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_10,60,103,10,A2F_8134,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,980,40,2000,1000,FPGA_60_103_11,60,103,11,A2F_8135,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,70,40,1000,1000,FPGA_60_103_24,60,103,24,F2A_8148,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_25,60,103,25,F2A_8149,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_26,60,103,26,F2A_8150,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_27,60,103,27,F2A_8151,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_28,60,103,28,F2A_8152,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_29,60,103,29,F2A_8153,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_30,60,103,30,F2A_8154,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_31,60,103,31,F2A_8155,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_32,60,103,32,F2A_8156,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,200,40,1000,2000,FPGA_60_103_33,60,103,33,F2A_8157,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,330,40,1000,3000,FPGA_60_103_34,60,103,34,F2A_8158,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,330,40,1000,3000,FPGA_60_103_35,60,103,35,F2A_8159,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,330,40,1000,3000,FPGA_60_103_36,60,103,36,F2A_8160,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,330,40,1000,3000,FPGA_60_103_37,60,103,37,F2A_8161,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_38,60,103,38,F2A_8162,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_39,60,103,39,F2A_8163,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_27,Bank_VR_5_27,FAKE,590,40,1000,5000,FPGA_60_103_40,60,103,40,F2A_8164,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_41,60,103,41,F2A_8165,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_42,60,103,42,F2A_8166,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_43,60,103,43,F2A_8167,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_44,60,103,44,F2A_8168,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_45,60,103,45,F2A_8169,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_46,60,103,46,F2A_8170,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_28,Bank_VR_5_28,FAKE,720,40,1000,6000,FPGA_60_103_47,60,103,47,F2A_8171,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,460,40,1000,4000,FPGA_60_104_0,60,104,0,A2F_8052,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,460,40,1000,4000,FPGA_60_104_1,60,104,1,A2F_8053,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,460,40,1000,4000,FPGA_60_104_2,60,104,2,A2F_8054,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_3,60,104,3,A2F_8055,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_4,60,104,4,A2F_8056,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_5,60,104,5,A2F_8057,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_6,60,104,6,A2F_8058,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_7,60,104,7,A2F_8059,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_8,60,104,8,A2F_8060,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_9,60,104,9,A2F_8061,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_10,60,104,10,A2F_8062,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,980,40,2000,1000,FPGA_60_104_11,60,104,11,A2F_8063,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,70,40,1000,1000,FPGA_60_104_24,60,104,24,F2A_8076,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_25,60,104,25,F2A_8077,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_26,60,104,26,F2A_8078,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_27,60,104,27,F2A_8079,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_28,60,104,28,F2A_8080,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_29,60,104,29,F2A_8081,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_30,60,104,30,F2A_8082,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_31,60,104,31,F2A_8083,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_32,60,104,32,F2A_8084,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,200,40,1000,2000,FPGA_60_104_33,60,104,33,F2A_8085,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,330,40,1000,3000,FPGA_60_104_34,60,104,34,F2A_8086,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,330,40,1000,3000,FPGA_60_104_35,60,104,35,F2A_8087,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,330,40,1000,3000,FPGA_60_104_36,60,104,36,F2A_8088,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,330,40,1000,3000,FPGA_60_104_37,60,104,37,F2A_8089,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_38,60,104,38,F2A_8090,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_39,60,104,39,F2A_8091,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_29,Bank_VR_5_29,FAKE,590,40,1000,5000,FPGA_60_104_40,60,104,40,F2A_8092,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_41,60,104,41,F2A_8093,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_42,60,104,42,F2A_8094,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_43,60,104,43,F2A_8095,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_44,60,104,44,F2A_8096,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_45,60,104,45,F2A_8097,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_46,60,104,46,F2A_8098,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_30,Bank_VR_5_30,FAKE,720,40,1000,6000,FPGA_60_104_47,60,104,47,F2A_8099,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,460,40,1000,4000,FPGA_60_105_0,60,105,0,A2F_7980,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,460,40,1000,4000,FPGA_60_105_1,60,105,1,A2F_7981,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,460,40,1000,4000,FPGA_60_105_2,60,105,2,A2F_7982,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_3,60,105,3,A2F_7983,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_4,60,105,4,A2F_7984,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_5,60,105,5,A2F_7985,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_6,60,105,6,A2F_7986,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_7,60,105,7,A2F_7987,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_8,60,105,8,A2F_7988,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_9,60,105,9,A2F_7989,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_10,60,105,10,A2F_7990,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,980,40,2000,1000,FPGA_60_105_11,60,105,11,A2F_7991,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,70,40,1000,1000,FPGA_60_105_24,60,105,24,F2A_8004,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_25,60,105,25,F2A_8005,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_26,60,105,26,F2A_8006,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_27,60,105,27,F2A_8007,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_28,60,105,28,F2A_8008,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_29,60,105,29,F2A_8009,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_30,60,105,30,F2A_8010,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_31,60,105,31,F2A_8011,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_32,60,105,32,F2A_8012,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,200,40,1000,2000,FPGA_60_105_33,60,105,33,F2A_8013,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,330,40,1000,3000,FPGA_60_105_34,60,105,34,F2A_8014,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,330,40,1000,3000,FPGA_60_105_35,60,105,35,F2A_8015,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,330,40,1000,3000,FPGA_60_105_36,60,105,36,F2A_8016,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,330,40,1000,3000,FPGA_60_105_37,60,105,37,F2A_8017,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_38,60,105,38,F2A_8018,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_39,60,105,39,F2A_8019,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_31,Bank_VR_5_31,FAKE,590,40,1000,5000,FPGA_60_105_40,60,105,40,F2A_8020,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_41,60,105,41,F2A_8021,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_42,60,105,42,F2A_8022,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_43,60,105,43,F2A_8023,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_44,60,105,44,F2A_8024,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_45,60,105,45,F2A_8025,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_46,60,105,46,F2A_8026,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_32,Bank_VR_5_32,FAKE,720,40,1000,6000,FPGA_60_105_47,60,105,47,F2A_8027,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,460,40,1000,4000,FPGA_60_106_0,60,106,0,A2F_7908,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,460,40,1000,4000,FPGA_60_106_1,60,106,1,A2F_7909,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,460,40,1000,4000,FPGA_60_106_2,60,106,2,A2F_7910,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_3,60,106,3,A2F_7911,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_4,60,106,4,A2F_7912,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_5,60,106,5,A2F_7913,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_6,60,106,6,A2F_7914,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_7,60,106,7,A2F_7915,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_8,60,106,8,A2F_7916,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_9,60,106,9,A2F_7917,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_10,60,106,10,A2F_7918,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,980,40,2000,1000,FPGA_60_106_11,60,106,11,A2F_7919,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,70,40,1000,1000,FPGA_60_106_24,60,106,24,F2A_7932,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_25,60,106,25,F2A_7933,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_26,60,106,26,F2A_7934,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_27,60,106,27,F2A_7935,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_28,60,106,28,F2A_7936,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_29,60,106,29,F2A_7937,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_30,60,106,30,F2A_7938,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_31,60,106,31,F2A_7939,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_32,60,106,32,F2A_7940,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,200,40,1000,2000,FPGA_60_106_33,60,106,33,F2A_7941,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,330,40,1000,3000,FPGA_60_106_34,60,106,34,F2A_7942,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,330,40,1000,3000,FPGA_60_106_35,60,106,35,F2A_7943,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,330,40,1000,3000,FPGA_60_106_36,60,106,36,F2A_7944,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,330,40,1000,3000,FPGA_60_106_37,60,106,37,F2A_7945,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_38,60,106,38,F2A_7946,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_39,60,106,39,F2A_7947,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_33,Bank_VR_5_33,FAKE,590,40,1000,5000,FPGA_60_106_40,60,106,40,F2A_7948,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_41,60,106,41,F2A_7949,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_42,60,106,42,F2A_7950,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_43,60,106,43,F2A_7951,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_44,60,106,44,F2A_7952,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_45,60,106,45,F2A_7953,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_46,60,106,46,F2A_7954,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_34,Bank_VR_5_34,FAKE,720,40,1000,6000,FPGA_60_106_47,60,106,47,F2A_7955,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,460,40,1000,4000,FPGA_60_107_0,60,107,0,A2F_7836,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,460,40,1000,4000,FPGA_60_107_1,60,107,1,A2F_7837,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,460,40,1000,4000,FPGA_60_107_2,60,107,2,A2F_7838,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_3,60,107,3,A2F_7839,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_4,60,107,4,A2F_7840,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_5,60,107,5,A2F_7841,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_6,60,107,6,A2F_7842,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_7,60,107,7,A2F_7843,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_8,60,107,8,A2F_7844,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_9,60,107,9,A2F_7845,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_10,60,107,10,A2F_7846,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,980,40,2000,1000,FPGA_60_107_11,60,107,11,A2F_7847,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,70,40,1000,1000,FPGA_60_107_24,60,107,24,F2A_7860,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_25,60,107,25,F2A_7861,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_26,60,107,26,F2A_7862,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_27,60,107,27,F2A_7863,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_28,60,107,28,F2A_7864,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_29,60,107,29,F2A_7865,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_30,60,107,30,F2A_7866,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_31,60,107,31,F2A_7867,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_32,60,107,32,F2A_7868,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,200,40,1000,2000,FPGA_60_107_33,60,107,33,F2A_7869,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,330,40,1000,3000,FPGA_60_107_34,60,107,34,F2A_7870,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,330,40,1000,3000,FPGA_60_107_35,60,107,35,F2A_7871,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,330,40,1000,3000,FPGA_60_107_36,60,107,36,F2A_7872,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,330,40,1000,3000,FPGA_60_107_37,60,107,37,F2A_7873,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_38,60,107,38,F2A_7874,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_39,60,107,39,F2A_7875,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_35,Bank_VR_5_35,FAKE,590,40,1000,5000,FPGA_60_107_40,60,107,40,F2A_7876,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_41,60,107,41,F2A_7877,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_42,60,107,42,F2A_7878,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_43,60,107,43,F2A_7879,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_44,60,107,44,F2A_7880,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_45,60,107,45,F2A_7881,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_46,60,107,46,F2A_7882,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_36,Bank_VR_5_36,FAKE,720,40,1000,6000,FPGA_60_107_47,60,107,47,F2A_7883,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,460,40,1000,4000,FPGA_60_108_0,60,108,0,A2F_7764,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,460,40,1000,4000,FPGA_60_108_1,60,108,1,A2F_7765,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,460,40,1000,4000,FPGA_60_108_2,60,108,2,A2F_7766,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_3,60,108,3,A2F_7767,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_4,60,108,4,A2F_7768,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_5,60,108,5,A2F_7769,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_6,60,108,6,A2F_7770,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_7,60,108,7,A2F_7771,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_8,60,108,8,A2F_7772,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_9,60,108,9,A2F_7773,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_10,60,108,10,A2F_7774,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,980,40,2000,1000,FPGA_60_108_11,60,108,11,A2F_7775,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,70,40,1000,1000,FPGA_60_108_24,60,108,24,F2A_7788,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_25,60,108,25,F2A_7789,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_26,60,108,26,F2A_7790,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_27,60,108,27,F2A_7791,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_28,60,108,28,F2A_7792,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_29,60,108,29,F2A_7793,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_30,60,108,30,F2A_7794,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_31,60,108,31,F2A_7795,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_32,60,108,32,F2A_7796,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,200,40,1000,2000,FPGA_60_108_33,60,108,33,F2A_7797,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,330,40,1000,3000,FPGA_60_108_34,60,108,34,F2A_7798,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,330,40,1000,3000,FPGA_60_108_35,60,108,35,F2A_7799,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,330,40,1000,3000,FPGA_60_108_36,60,108,36,F2A_7800,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,330,40,1000,3000,FPGA_60_108_37,60,108,37,F2A_7801,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_38,60,108,38,F2A_7802,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_39,60,108,39,F2A_7803,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_37,Bank_VR_5_37,FAKE,590,40,1000,5000,FPGA_60_108_40,60,108,40,F2A_7804,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_41,60,108,41,F2A_7805,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_42,60,108,42,F2A_7806,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_43,60,108,43,F2A_7807,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_44,60,108,44,F2A_7808,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_45,60,108,45,F2A_7809,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_46,60,108,46,F2A_7810,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_38,Bank_VR_5_38,FAKE,720,40,1000,6000,FPGA_60_108_47,60,108,47,F2A_7811,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,460,40,1000,4000,FPGA_60_109_0,60,109,0,A2F_7692,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,460,40,1000,4000,FPGA_60_109_1,60,109,1,A2F_7693,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,460,40,1000,4000,FPGA_60_109_2,60,109,2,A2F_7694,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_3,60,109,3,A2F_7695,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_4,60,109,4,A2F_7696,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_5,60,109,5,A2F_7697,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_6,60,109,6,A2F_7698,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_7,60,109,7,A2F_7699,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_8,60,109,8,A2F_7700,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_9,60,109,9,A2F_7701,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_10,60,109,10,A2F_7702,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,980,40,2000,1000,FPGA_60_109_11,60,109,11,A2F_7703,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,70,40,1000,1000,FPGA_60_109_24,60,109,24,F2A_7716,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_25,60,109,25,F2A_7717,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_26,60,109,26,F2A_7718,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_27,60,109,27,F2A_7719,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_28,60,109,28,F2A_7720,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_29,60,109,29,F2A_7721,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_30,60,109,30,F2A_7722,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_31,60,109,31,F2A_7723,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_32,60,109,32,F2A_7724,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,200,40,1000,2000,FPGA_60_109_33,60,109,33,F2A_7725,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,330,40,1000,3000,FPGA_60_109_34,60,109,34,F2A_7726,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,330,40,1000,3000,FPGA_60_109_35,60,109,35,F2A_7727,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,330,40,1000,3000,FPGA_60_109_36,60,109,36,F2A_7728,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,330,40,1000,3000,FPGA_60_109_37,60,109,37,F2A_7729,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_38,60,109,38,F2A_7730,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_39,60,109,39,F2A_7731,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_39,Bank_VR_5_39,FAKE,590,40,1000,5000,FPGA_60_109_40,60,109,40,F2A_7732,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_41,60,109,41,F2A_7733,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_42,60,109,42,F2A_7734,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_43,60,109,43,F2A_7735,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_44,60,109,44,F2A_7736,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_45,60,109,45,F2A_7737,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_46,60,109,46,F2A_7738,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_5_40,Bank_VR_5_40,FAKE,720,40,1000,6000,FPGA_60_109_47,60,109,47,F2A_7739,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,330,40,1000,3000,FPGA_60_110_0,60,110,0,A2F_7620,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,330,40,1000,3000,FPGA_60_110_1,60,110,1,A2F_7621,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,330,40,1000,3000,FPGA_60_110_2,60,110,2,A2F_7622,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,330,40,1000,3000,FPGA_60_110_3,60,110,3,A2F_7623,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,330,40,1000,3000,FPGA_60_110_4,60,110,4,A2F_7624,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,330,40,1000,3000,FPGA_60_110_5,60,110,5,A2F_7625,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,460,40,1000,4000,FPGA_60_110_6,60,110,6,A2F_7626,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,460,40,1000,4000,FPGA_60_110_7,60,110,7,A2F_7627,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,460,40,1000,4000,FPGA_60_110_8,60,110,8,A2F_7628,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,460,40,1000,4000,FPGA_60_110_9,60,110,9,A2F_7629,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,460,40,1000,4000,FPGA_60_110_10,60,110,10,A2F_7630,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,70,40,1000,1000,FPGA_60_110_24,60,110,24,F2A_7644,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,70,40,1000,1000,FPGA_60_110_25,60,110,25,F2A_7645,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,70,40,1000,1000,FPGA_60_110_26,60,110,26,F2A_7646,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,70,40,1000,1000,FPGA_60_110_27,60,110,27,F2A_7647,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,70,40,1000,1000,FPGA_60_110_28,60,110,28,F2A_7648,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,70,40,1000,1000,FPGA_60_110_29,60,110,29,F2A_7649,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,70,40,1000,1000,FPGA_60_110_30,60,110,30,F2A_7650,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,70,40,1000,1000,FPGA_60_110_31,60,110,31,F2A_7651,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,70,40,1000,1000,FPGA_60_110_32,60,110,32,F2A_7652,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,460,40,1000,4000,FPGA_60_111_0,60,111,0,A2F_7548,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,460,40,1000,4000,FPGA_60_111_1,60,111,1,A2F_7549,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,460,40,1000,4000,FPGA_60_111_2,60,111,2,A2F_7550,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_3,60,111,3,A2F_7551,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_4,60,111,4,A2F_7552,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_5,60,111,5,A2F_7553,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_6,60,111,6,A2F_7554,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_7,60,111,7,A2F_7555,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_8,60,111,8,A2F_7556,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_9,60,111,9,A2F_7557,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_10,60,111,10,A2F_7558,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_2,Bank_VR_6_2,FAKE,980,40,2000,1000,FPGA_60_111_11,60,111,11,A2F_7559,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,70,40,1000,1000,FPGA_60_111_24,60,111,24,F2A_7572,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,200,40,1000,2000,FPGA_60_111_25,60,111,25,F2A_7573,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,200,40,1000,2000,FPGA_60_111_26,60,111,26,F2A_7574,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,200,40,1000,2000,FPGA_60_111_27,60,111,27,F2A_7575,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,200,40,1000,2000,FPGA_60_111_28,60,111,28,F2A_7576,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,200,40,1000,2000,FPGA_60_111_29,60,111,29,F2A_7577,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,200,40,1000,2000,FPGA_60_111_30,60,111,30,F2A_7578,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,200,40,1000,2000,FPGA_60_111_31,60,111,31,F2A_7579,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,200,40,1000,2000,FPGA_60_111_32,60,111,32,F2A_7580,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,200,40,1000,2000,FPGA_60_111_33,60,111,33,F2A_7581,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,330,40,1000,3000,FPGA_60_111_34,60,111,34,F2A_7582,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,330,40,1000,3000,FPGA_60_111_35,60,111,35,F2A_7583,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,330,40,1000,3000,FPGA_60_111_36,60,111,36,F2A_7584,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,330,40,1000,3000,FPGA_60_111_37,60,111,37,F2A_7585,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_38,60,111,38,F2A_7586,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_39,60,111,39,F2A_7587,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_1,Bank_VR_6_1,FAKE,590,40,1000,5000,FPGA_60_111_40,60,111,40,F2A_7588,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_2,Bank_VR_6_2,FAKE,720,40,1000,6000,FPGA_60_111_41,60,111,41,F2A_7589,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_2,Bank_VR_6_2,FAKE,720,40,1000,6000,FPGA_60_111_42,60,111,42,F2A_7590,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_2,Bank_VR_6_2,FAKE,720,40,1000,6000,FPGA_60_111_43,60,111,43,F2A_7591,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_2,Bank_VR_6_2,FAKE,720,40,1000,6000,FPGA_60_111_44,60,111,44,F2A_7592,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_2,Bank_VR_6_2,FAKE,720,40,1000,6000,FPGA_60_111_45,60,111,45,F2A_7593,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_2,Bank_VR_6_2,FAKE,720,40,1000,6000,FPGA_60_111_46,60,111,46,F2A_7594,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_2,Bank_VR_6_2,FAKE,720,40,1000,6000,FPGA_60_111_47,60,111,47,F2A_7595,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,460,40,1000,4000,FPGA_60_112_0,60,112,0,A2F_7476,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,460,40,1000,4000,FPGA_60_112_1,60,112,1,A2F_7477,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,460,40,1000,4000,FPGA_60_112_2,60,112,2,A2F_7478,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_3,60,112,3,A2F_7479,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_4,60,112,4,A2F_7480,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_5,60,112,5,A2F_7481,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_6,60,112,6,A2F_7482,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_7,60,112,7,A2F_7483,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_8,60,112,8,A2F_7484,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_9,60,112,9,A2F_7485,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_10,60,112,10,A2F_7486,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_4,Bank_VR_6_4,FAKE,980,40,2000,1000,FPGA_60_112_11,60,112,11,A2F_7487,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,70,40,1000,1000,FPGA_60_112_24,60,112,24,F2A_7500,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,200,40,1000,2000,FPGA_60_112_25,60,112,25,F2A_7501,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,200,40,1000,2000,FPGA_60_112_26,60,112,26,F2A_7502,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,200,40,1000,2000,FPGA_60_112_27,60,112,27,F2A_7503,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,200,40,1000,2000,FPGA_60_112_28,60,112,28,F2A_7504,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,200,40,1000,2000,FPGA_60_112_29,60,112,29,F2A_7505,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,200,40,1000,2000,FPGA_60_112_30,60,112,30,F2A_7506,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,200,40,1000,2000,FPGA_60_112_31,60,112,31,F2A_7507,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,200,40,1000,2000,FPGA_60_112_32,60,112,32,F2A_7508,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,200,40,1000,2000,FPGA_60_112_33,60,112,33,F2A_7509,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,330,40,1000,3000,FPGA_60_112_34,60,112,34,F2A_7510,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,330,40,1000,3000,FPGA_60_112_35,60,112,35,F2A_7511,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,330,40,1000,3000,FPGA_60_112_36,60,112,36,F2A_7512,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,330,40,1000,3000,FPGA_60_112_37,60,112,37,F2A_7513,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_38,60,112,38,F2A_7514,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_39,60,112,39,F2A_7515,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_3,Bank_VR_6_3,FAKE,590,40,1000,5000,FPGA_60_112_40,60,112,40,F2A_7516,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_4,Bank_VR_6_4,FAKE,720,40,1000,6000,FPGA_60_112_41,60,112,41,F2A_7517,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_4,Bank_VR_6_4,FAKE,720,40,1000,6000,FPGA_60_112_42,60,112,42,F2A_7518,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_4,Bank_VR_6_4,FAKE,720,40,1000,6000,FPGA_60_112_43,60,112,43,F2A_7519,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_4,Bank_VR_6_4,FAKE,720,40,1000,6000,FPGA_60_112_44,60,112,44,F2A_7520,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_4,Bank_VR_6_4,FAKE,720,40,1000,6000,FPGA_60_112_45,60,112,45,F2A_7521,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_4,Bank_VR_6_4,FAKE,720,40,1000,6000,FPGA_60_112_46,60,112,46,F2A_7522,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_4,Bank_VR_6_4,FAKE,720,40,1000,6000,FPGA_60_112_47,60,112,47,F2A_7523,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,460,40,1000,4000,FPGA_60_113_0,60,113,0,A2F_7404,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,460,40,1000,4000,FPGA_60_113_1,60,113,1,A2F_7405,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,460,40,1000,4000,FPGA_60_113_2,60,113,2,A2F_7406,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_3,60,113,3,A2F_7407,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_4,60,113,4,A2F_7408,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_5,60,113,5,A2F_7409,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_6,60,113,6,A2F_7410,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_7,60,113,7,A2F_7411,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_8,60,113,8,A2F_7412,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_9,60,113,9,A2F_7413,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_10,60,113,10,A2F_7414,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_6,Bank_VR_6_6,FAKE,980,40,2000,1000,FPGA_60_113_11,60,113,11,A2F_7415,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,70,40,1000,1000,FPGA_60_113_24,60,113,24,F2A_7428,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,200,40,1000,2000,FPGA_60_113_25,60,113,25,F2A_7429,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,200,40,1000,2000,FPGA_60_113_26,60,113,26,F2A_7430,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,200,40,1000,2000,FPGA_60_113_27,60,113,27,F2A_7431,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,200,40,1000,2000,FPGA_60_113_28,60,113,28,F2A_7432,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,200,40,1000,2000,FPGA_60_113_29,60,113,29,F2A_7433,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,200,40,1000,2000,FPGA_60_113_30,60,113,30,F2A_7434,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,200,40,1000,2000,FPGA_60_113_31,60,113,31,F2A_7435,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,200,40,1000,2000,FPGA_60_113_32,60,113,32,F2A_7436,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,200,40,1000,2000,FPGA_60_113_33,60,113,33,F2A_7437,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,330,40,1000,3000,FPGA_60_113_34,60,113,34,F2A_7438,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,330,40,1000,3000,FPGA_60_113_35,60,113,35,F2A_7439,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,330,40,1000,3000,FPGA_60_113_36,60,113,36,F2A_7440,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,330,40,1000,3000,FPGA_60_113_37,60,113,37,F2A_7441,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_38,60,113,38,F2A_7442,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_39,60,113,39,F2A_7443,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_5,Bank_VR_6_5,FAKE,590,40,1000,5000,FPGA_60_113_40,60,113,40,F2A_7444,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_6,Bank_VR_6_6,FAKE,720,40,1000,6000,FPGA_60_113_41,60,113,41,F2A_7445,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_6,Bank_VR_6_6,FAKE,720,40,1000,6000,FPGA_60_113_42,60,113,42,F2A_7446,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_6,Bank_VR_6_6,FAKE,720,40,1000,6000,FPGA_60_113_43,60,113,43,F2A_7447,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_6,Bank_VR_6_6,FAKE,720,40,1000,6000,FPGA_60_113_44,60,113,44,F2A_7448,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_6,Bank_VR_6_6,FAKE,720,40,1000,6000,FPGA_60_113_45,60,113,45,F2A_7449,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_6,Bank_VR_6_6,FAKE,720,40,1000,6000,FPGA_60_113_46,60,113,46,F2A_7450,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_6,Bank_VR_6_6,FAKE,720,40,1000,6000,FPGA_60_113_47,60,113,47,F2A_7451,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,460,40,1000,4000,FPGA_60_114_0,60,114,0,A2F_7332,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,460,40,1000,4000,FPGA_60_114_1,60,114,1,A2F_7333,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,460,40,1000,4000,FPGA_60_114_2,60,114,2,A2F_7334,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_3,60,114,3,A2F_7335,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_4,60,114,4,A2F_7336,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_5,60,114,5,A2F_7337,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_6,60,114,6,A2F_7338,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_7,60,114,7,A2F_7339,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_8,60,114,8,A2F_7340,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_9,60,114,9,A2F_7341,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_10,60,114,10,A2F_7342,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_8,Bank_VR_6_8,FAKE,980,40,2000,1000,FPGA_60_114_11,60,114,11,A2F_7343,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,70,40,1000,1000,FPGA_60_114_24,60,114,24,F2A_7356,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,200,40,1000,2000,FPGA_60_114_25,60,114,25,F2A_7357,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,200,40,1000,2000,FPGA_60_114_26,60,114,26,F2A_7358,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,200,40,1000,2000,FPGA_60_114_27,60,114,27,F2A_7359,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,200,40,1000,2000,FPGA_60_114_28,60,114,28,F2A_7360,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,200,40,1000,2000,FPGA_60_114_29,60,114,29,F2A_7361,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,200,40,1000,2000,FPGA_60_114_30,60,114,30,F2A_7362,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,200,40,1000,2000,FPGA_60_114_31,60,114,31,F2A_7363,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,200,40,1000,2000,FPGA_60_114_32,60,114,32,F2A_7364,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,200,40,1000,2000,FPGA_60_114_33,60,114,33,F2A_7365,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,330,40,1000,3000,FPGA_60_114_34,60,114,34,F2A_7366,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,330,40,1000,3000,FPGA_60_114_35,60,114,35,F2A_7367,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,330,40,1000,3000,FPGA_60_114_36,60,114,36,F2A_7368,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,330,40,1000,3000,FPGA_60_114_37,60,114,37,F2A_7369,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_38,60,114,38,F2A_7370,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_39,60,114,39,F2A_7371,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_7,Bank_VR_6_7,FAKE,590,40,1000,5000,FPGA_60_114_40,60,114,40,F2A_7372,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_8,Bank_VR_6_8,FAKE,720,40,1000,6000,FPGA_60_114_41,60,114,41,F2A_7373,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_8,Bank_VR_6_8,FAKE,720,40,1000,6000,FPGA_60_114_42,60,114,42,F2A_7374,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_8,Bank_VR_6_8,FAKE,720,40,1000,6000,FPGA_60_114_43,60,114,43,F2A_7375,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_8,Bank_VR_6_8,FAKE,720,40,1000,6000,FPGA_60_114_44,60,114,44,F2A_7376,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_8,Bank_VR_6_8,FAKE,720,40,1000,6000,FPGA_60_114_45,60,114,45,F2A_7377,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_8,Bank_VR_6_8,FAKE,720,40,1000,6000,FPGA_60_114_46,60,114,46,F2A_7378,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_8,Bank_VR_6_8,FAKE,720,40,1000,6000,FPGA_60_114_47,60,114,47,F2A_7379,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,460,40,1000,4000,FPGA_60_115_0,60,115,0,A2F_7260,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,460,40,1000,4000,FPGA_60_115_1,60,115,1,A2F_7261,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,460,40,1000,4000,FPGA_60_115_2,60,115,2,A2F_7262,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_3,60,115,3,A2F_7263,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_4,60,115,4,A2F_7264,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_5,60,115,5,A2F_7265,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_6,60,115,6,A2F_7266,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_7,60,115,7,A2F_7267,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_8,60,115,8,A2F_7268,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_9,60,115,9,A2F_7269,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_10,60,115,10,A2F_7270,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_10,Bank_VR_6_10,FAKE,980,40,2000,1000,FPGA_60_115_11,60,115,11,A2F_7271,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,70,40,1000,1000,FPGA_60_115_24,60,115,24,F2A_7284,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,200,40,1000,2000,FPGA_60_115_25,60,115,25,F2A_7285,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,200,40,1000,2000,FPGA_60_115_26,60,115,26,F2A_7286,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,200,40,1000,2000,FPGA_60_115_27,60,115,27,F2A_7287,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,200,40,1000,2000,FPGA_60_115_28,60,115,28,F2A_7288,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,200,40,1000,2000,FPGA_60_115_29,60,115,29,F2A_7289,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,200,40,1000,2000,FPGA_60_115_30,60,115,30,F2A_7290,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,200,40,1000,2000,FPGA_60_115_31,60,115,31,F2A_7291,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,200,40,1000,2000,FPGA_60_115_32,60,115,32,F2A_7292,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,200,40,1000,2000,FPGA_60_115_33,60,115,33,F2A_7293,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,330,40,1000,3000,FPGA_60_115_34,60,115,34,F2A_7294,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,330,40,1000,3000,FPGA_60_115_35,60,115,35,F2A_7295,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,330,40,1000,3000,FPGA_60_115_36,60,115,36,F2A_7296,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,330,40,1000,3000,FPGA_60_115_37,60,115,37,F2A_7297,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_38,60,115,38,F2A_7298,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_39,60,115,39,F2A_7299,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_9,Bank_VR_6_9,FAKE,590,40,1000,5000,FPGA_60_115_40,60,115,40,F2A_7300,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_10,Bank_VR_6_10,FAKE,720,40,1000,6000,FPGA_60_115_41,60,115,41,F2A_7301,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_10,Bank_VR_6_10,FAKE,720,40,1000,6000,FPGA_60_115_42,60,115,42,F2A_7302,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_10,Bank_VR_6_10,FAKE,720,40,1000,6000,FPGA_60_115_43,60,115,43,F2A_7303,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_10,Bank_VR_6_10,FAKE,720,40,1000,6000,FPGA_60_115_44,60,115,44,F2A_7304,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_10,Bank_VR_6_10,FAKE,720,40,1000,6000,FPGA_60_115_45,60,115,45,F2A_7305,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_10,Bank_VR_6_10,FAKE,720,40,1000,6000,FPGA_60_115_46,60,115,46,F2A_7306,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_10,Bank_VR_6_10,FAKE,720,40,1000,6000,FPGA_60_115_47,60,115,47,F2A_7307,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,460,40,1000,4000,FPGA_60_116_0,60,116,0,A2F_7188,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,460,40,1000,4000,FPGA_60_116_1,60,116,1,A2F_7189,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,460,40,1000,4000,FPGA_60_116_2,60,116,2,A2F_7190,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_3,60,116,3,A2F_7191,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_4,60,116,4,A2F_7192,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_5,60,116,5,A2F_7193,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_6,60,116,6,A2F_7194,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_7,60,116,7,A2F_7195,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_8,60,116,8,A2F_7196,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_9,60,116,9,A2F_7197,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_10,60,116,10,A2F_7198,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_12,Bank_VR_6_12,FAKE,980,40,2000,1000,FPGA_60_116_11,60,116,11,A2F_7199,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,70,40,1000,1000,FPGA_60_116_24,60,116,24,F2A_7212,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,200,40,1000,2000,FPGA_60_116_25,60,116,25,F2A_7213,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,200,40,1000,2000,FPGA_60_116_26,60,116,26,F2A_7214,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,200,40,1000,2000,FPGA_60_116_27,60,116,27,F2A_7215,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,200,40,1000,2000,FPGA_60_116_28,60,116,28,F2A_7216,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,200,40,1000,2000,FPGA_60_116_29,60,116,29,F2A_7217,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,200,40,1000,2000,FPGA_60_116_30,60,116,30,F2A_7218,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,200,40,1000,2000,FPGA_60_116_31,60,116,31,F2A_7219,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,200,40,1000,2000,FPGA_60_116_32,60,116,32,F2A_7220,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,200,40,1000,2000,FPGA_60_116_33,60,116,33,F2A_7221,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,330,40,1000,3000,FPGA_60_116_34,60,116,34,F2A_7222,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,330,40,1000,3000,FPGA_60_116_35,60,116,35,F2A_7223,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,330,40,1000,3000,FPGA_60_116_36,60,116,36,F2A_7224,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,330,40,1000,3000,FPGA_60_116_37,60,116,37,F2A_7225,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_38,60,116,38,F2A_7226,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_39,60,116,39,F2A_7227,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_11,Bank_VR_6_11,FAKE,590,40,1000,5000,FPGA_60_116_40,60,116,40,F2A_7228,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_12,Bank_VR_6_12,FAKE,720,40,1000,6000,FPGA_60_116_41,60,116,41,F2A_7229,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_12,Bank_VR_6_12,FAKE,720,40,1000,6000,FPGA_60_116_42,60,116,42,F2A_7230,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_12,Bank_VR_6_12,FAKE,720,40,1000,6000,FPGA_60_116_43,60,116,43,F2A_7231,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_12,Bank_VR_6_12,FAKE,720,40,1000,6000,FPGA_60_116_44,60,116,44,F2A_7232,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_12,Bank_VR_6_12,FAKE,720,40,1000,6000,FPGA_60_116_45,60,116,45,F2A_7233,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_12,Bank_VR_6_12,FAKE,720,40,1000,6000,FPGA_60_116_46,60,116,46,F2A_7234,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_12,Bank_VR_6_12,FAKE,720,40,1000,6000,FPGA_60_116_47,60,116,47,F2A_7235,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,460,40,1000,4000,FPGA_60_117_0,60,117,0,A2F_7116,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,460,40,1000,4000,FPGA_60_117_1,60,117,1,A2F_7117,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,460,40,1000,4000,FPGA_60_117_2,60,117,2,A2F_7118,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_3,60,117,3,A2F_7119,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_4,60,117,4,A2F_7120,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_5,60,117,5,A2F_7121,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_6,60,117,6,A2F_7122,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_7,60,117,7,A2F_7123,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_8,60,117,8,A2F_7124,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_9,60,117,9,A2F_7125,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_10,60,117,10,A2F_7126,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_14,Bank_VR_6_14,FAKE,980,40,2000,1000,FPGA_60_117_11,60,117,11,A2F_7127,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,70,40,1000,1000,FPGA_60_117_24,60,117,24,F2A_7140,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,200,40,1000,2000,FPGA_60_117_25,60,117,25,F2A_7141,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,200,40,1000,2000,FPGA_60_117_26,60,117,26,F2A_7142,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,200,40,1000,2000,FPGA_60_117_27,60,117,27,F2A_7143,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,200,40,1000,2000,FPGA_60_117_28,60,117,28,F2A_7144,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,200,40,1000,2000,FPGA_60_117_29,60,117,29,F2A_7145,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,200,40,1000,2000,FPGA_60_117_30,60,117,30,F2A_7146,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,200,40,1000,2000,FPGA_60_117_31,60,117,31,F2A_7147,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,200,40,1000,2000,FPGA_60_117_32,60,117,32,F2A_7148,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,200,40,1000,2000,FPGA_60_117_33,60,117,33,F2A_7149,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,330,40,1000,3000,FPGA_60_117_34,60,117,34,F2A_7150,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,330,40,1000,3000,FPGA_60_117_35,60,117,35,F2A_7151,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,330,40,1000,3000,FPGA_60_117_36,60,117,36,F2A_7152,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,330,40,1000,3000,FPGA_60_117_37,60,117,37,F2A_7153,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_38,60,117,38,F2A_7154,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_39,60,117,39,F2A_7155,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_13,Bank_VR_6_13,FAKE,590,40,1000,5000,FPGA_60_117_40,60,117,40,F2A_7156,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_14,Bank_VR_6_14,FAKE,720,40,1000,6000,FPGA_60_117_41,60,117,41,F2A_7157,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_14,Bank_VR_6_14,FAKE,720,40,1000,6000,FPGA_60_117_42,60,117,42,F2A_7158,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_14,Bank_VR_6_14,FAKE,720,40,1000,6000,FPGA_60_117_43,60,117,43,F2A_7159,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_14,Bank_VR_6_14,FAKE,720,40,1000,6000,FPGA_60_117_44,60,117,44,F2A_7160,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_14,Bank_VR_6_14,FAKE,720,40,1000,6000,FPGA_60_117_45,60,117,45,F2A_7161,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_14,Bank_VR_6_14,FAKE,720,40,1000,6000,FPGA_60_117_46,60,117,46,F2A_7162,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_14,Bank_VR_6_14,FAKE,720,40,1000,6000,FPGA_60_117_47,60,117,47,F2A_7163,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,460,40,1000,4000,FPGA_60_118_0,60,118,0,A2F_7044,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,460,40,1000,4000,FPGA_60_118_1,60,118,1,A2F_7045,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,460,40,1000,4000,FPGA_60_118_2,60,118,2,A2F_7046,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_3,60,118,3,A2F_7047,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_4,60,118,4,A2F_7048,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_5,60,118,5,A2F_7049,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_6,60,118,6,A2F_7050,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_7,60,118,7,A2F_7051,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_8,60,118,8,A2F_7052,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_9,60,118,9,A2F_7053,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_10,60,118,10,A2F_7054,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_16,Bank_VR_6_16,FAKE,980,40,2000,1000,FPGA_60_118_11,60,118,11,A2F_7055,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,70,40,1000,1000,FPGA_60_118_24,60,118,24,F2A_7068,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,200,40,1000,2000,FPGA_60_118_25,60,118,25,F2A_7069,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,200,40,1000,2000,FPGA_60_118_26,60,118,26,F2A_7070,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,200,40,1000,2000,FPGA_60_118_27,60,118,27,F2A_7071,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,200,40,1000,2000,FPGA_60_118_28,60,118,28,F2A_7072,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,200,40,1000,2000,FPGA_60_118_29,60,118,29,F2A_7073,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,200,40,1000,2000,FPGA_60_118_30,60,118,30,F2A_7074,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,200,40,1000,2000,FPGA_60_118_31,60,118,31,F2A_7075,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,200,40,1000,2000,FPGA_60_118_32,60,118,32,F2A_7076,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,200,40,1000,2000,FPGA_60_118_33,60,118,33,F2A_7077,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,330,40,1000,3000,FPGA_60_118_34,60,118,34,F2A_7078,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,330,40,1000,3000,FPGA_60_118_35,60,118,35,F2A_7079,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,330,40,1000,3000,FPGA_60_118_36,60,118,36,F2A_7080,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,330,40,1000,3000,FPGA_60_118_37,60,118,37,F2A_7081,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_38,60,118,38,F2A_7082,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_39,60,118,39,F2A_7083,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_15,Bank_VR_6_15,FAKE,590,40,1000,5000,FPGA_60_118_40,60,118,40,F2A_7084,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_16,Bank_VR_6_16,FAKE,720,40,1000,6000,FPGA_60_118_41,60,118,41,F2A_7085,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_16,Bank_VR_6_16,FAKE,720,40,1000,6000,FPGA_60_118_42,60,118,42,F2A_7086,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_16,Bank_VR_6_16,FAKE,720,40,1000,6000,FPGA_60_118_43,60,118,43,F2A_7087,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_16,Bank_VR_6_16,FAKE,720,40,1000,6000,FPGA_60_118_44,60,118,44,F2A_7088,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_16,Bank_VR_6_16,FAKE,720,40,1000,6000,FPGA_60_118_45,60,118,45,F2A_7089,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_16,Bank_VR_6_16,FAKE,720,40,1000,6000,FPGA_60_118_46,60,118,46,F2A_7090,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_16,Bank_VR_6_16,FAKE,720,40,1000,6000,FPGA_60_118_47,60,118,47,F2A_7091,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,460,40,1000,4000,FPGA_60_119_0,60,119,0,A2F_6972,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,460,40,1000,4000,FPGA_60_119_1,60,119,1,A2F_6973,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,460,40,1000,4000,FPGA_60_119_2,60,119,2,A2F_6974,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_3,60,119,3,A2F_6975,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_4,60,119,4,A2F_6976,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_5,60,119,5,A2F_6977,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_6,60,119,6,A2F_6978,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_7,60,119,7,A2F_6979,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_8,60,119,8,A2F_6980,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_9,60,119,9,A2F_6981,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_10,60,119,10,A2F_6982,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_18,Bank_VR_6_18,FAKE,980,40,2000,1000,FPGA_60_119_11,60,119,11,A2F_6983,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,70,40,1000,1000,FPGA_60_119_24,60,119,24,F2A_6996,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,200,40,1000,2000,FPGA_60_119_25,60,119,25,F2A_6997,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,200,40,1000,2000,FPGA_60_119_26,60,119,26,F2A_6998,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,200,40,1000,2000,FPGA_60_119_27,60,119,27,F2A_6999,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,200,40,1000,2000,FPGA_60_119_28,60,119,28,F2A_7000,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,200,40,1000,2000,FPGA_60_119_29,60,119,29,F2A_7001,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,200,40,1000,2000,FPGA_60_119_30,60,119,30,F2A_7002,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,200,40,1000,2000,FPGA_60_119_31,60,119,31,F2A_7003,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,200,40,1000,2000,FPGA_60_119_32,60,119,32,F2A_7004,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,200,40,1000,2000,FPGA_60_119_33,60,119,33,F2A_7005,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,330,40,1000,3000,FPGA_60_119_34,60,119,34,F2A_7006,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,330,40,1000,3000,FPGA_60_119_35,60,119,35,F2A_7007,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,330,40,1000,3000,FPGA_60_119_36,60,119,36,F2A_7008,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,330,40,1000,3000,FPGA_60_119_37,60,119,37,F2A_7009,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_38,60,119,38,F2A_7010,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_39,60,119,39,F2A_7011,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_17,Bank_VR_6_17,FAKE,590,40,1000,5000,FPGA_60_119_40,60,119,40,F2A_7012,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_18,Bank_VR_6_18,FAKE,720,40,1000,6000,FPGA_60_119_41,60,119,41,F2A_7013,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_18,Bank_VR_6_18,FAKE,720,40,1000,6000,FPGA_60_119_42,60,119,42,F2A_7014,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_18,Bank_VR_6_18,FAKE,720,40,1000,6000,FPGA_60_119_43,60,119,43,F2A_7015,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_18,Bank_VR_6_18,FAKE,720,40,1000,6000,FPGA_60_119_44,60,119,44,F2A_7016,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_18,Bank_VR_6_18,FAKE,720,40,1000,6000,FPGA_60_119_45,60,119,45,F2A_7017,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_18,Bank_VR_6_18,FAKE,720,40,1000,6000,FPGA_60_119_46,60,119,46,F2A_7018,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_18,Bank_VR_6_18,FAKE,720,40,1000,6000,FPGA_60_119_47,60,119,47,F2A_7019,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,460,40,1000,4000,FPGA_60_120_0,60,120,0,A2F_6900,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,460,40,1000,4000,FPGA_60_120_1,60,120,1,A2F_6901,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,460,40,1000,4000,FPGA_60_120_2,60,120,2,A2F_6902,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_3,60,120,3,A2F_6903,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_4,60,120,4,A2F_6904,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_5,60,120,5,A2F_6905,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_6,60,120,6,A2F_6906,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_7,60,120,7,A2F_6907,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_8,60,120,8,A2F_6908,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_9,60,120,9,A2F_6909,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_10,60,120,10,A2F_6910,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_20,Bank_VR_6_20,FAKE,980,40,2000,1000,FPGA_60_120_11,60,120,11,A2F_6911,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,70,40,1000,1000,FPGA_60_120_24,60,120,24,F2A_6924,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,200,40,1000,2000,FPGA_60_120_25,60,120,25,F2A_6925,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,200,40,1000,2000,FPGA_60_120_26,60,120,26,F2A_6926,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,200,40,1000,2000,FPGA_60_120_27,60,120,27,F2A_6927,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,200,40,1000,2000,FPGA_60_120_28,60,120,28,F2A_6928,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,200,40,1000,2000,FPGA_60_120_29,60,120,29,F2A_6929,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,200,40,1000,2000,FPGA_60_120_30,60,120,30,F2A_6930,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,200,40,1000,2000,FPGA_60_120_31,60,120,31,F2A_6931,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,200,40,1000,2000,FPGA_60_120_32,60,120,32,F2A_6932,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,200,40,1000,2000,FPGA_60_120_33,60,120,33,F2A_6933,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,330,40,1000,3000,FPGA_60_120_34,60,120,34,F2A_6934,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,330,40,1000,3000,FPGA_60_120_35,60,120,35,F2A_6935,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,330,40,1000,3000,FPGA_60_120_36,60,120,36,F2A_6936,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,330,40,1000,3000,FPGA_60_120_37,60,120,37,F2A_6937,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_38,60,120,38,F2A_6938,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_39,60,120,39,F2A_6939,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_19,Bank_VR_6_19,FAKE,590,40,1000,5000,FPGA_60_120_40,60,120,40,F2A_6940,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_20,Bank_VR_6_20,FAKE,720,40,1000,6000,FPGA_60_120_41,60,120,41,F2A_6941,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_20,Bank_VR_6_20,FAKE,720,40,1000,6000,FPGA_60_120_42,60,120,42,F2A_6942,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_20,Bank_VR_6_20,FAKE,720,40,1000,6000,FPGA_60_120_43,60,120,43,F2A_6943,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_20,Bank_VR_6_20,FAKE,720,40,1000,6000,FPGA_60_120_44,60,120,44,F2A_6944,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_20,Bank_VR_6_20,FAKE,720,40,1000,6000,FPGA_60_120_45,60,120,45,F2A_6945,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_20,Bank_VR_6_20,FAKE,720,40,1000,6000,FPGA_60_120_46,60,120,46,F2A_6946,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_20,Bank_VR_6_20,FAKE,720,40,1000,6000,FPGA_60_120_47,60,120,47,F2A_6947,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,330,40,1000,3000,FPGA_60_121_0,60,121,0,A2F_6828,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,330,40,1000,3000,FPGA_60_121_1,60,121,1,A2F_6829,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,330,40,1000,3000,FPGA_60_121_2,60,121,2,A2F_6830,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,330,40,1000,3000,FPGA_60_121_3,60,121,3,A2F_6831,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,330,40,1000,3000,FPGA_60_121_4,60,121,4,A2F_6832,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,330,40,1000,3000,FPGA_60_121_5,60,121,5,A2F_6833,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,460,40,1000,4000,FPGA_60_121_6,60,121,6,A2F_6834,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,460,40,1000,4000,FPGA_60_121_7,60,121,7,A2F_6835,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,460,40,1000,4000,FPGA_60_121_8,60,121,8,A2F_6836,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,460,40,1000,4000,FPGA_60_121_9,60,121,9,A2F_6837,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,460,40,1000,4000,FPGA_60_121_10,60,121,10,A2F_6838,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,70,40,1000,1000,FPGA_60_121_24,60,121,24,F2A_6852,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,70,40,1000,1000,FPGA_60_121_25,60,121,25,F2A_6853,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,70,40,1000,1000,FPGA_60_121_26,60,121,26,F2A_6854,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,70,40,1000,1000,FPGA_60_121_27,60,121,27,F2A_6855,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,70,40,1000,1000,FPGA_60_121_28,60,121,28,F2A_6856,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,70,40,1000,1000,FPGA_60_121_29,60,121,29,F2A_6857,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,70,40,1000,1000,FPGA_60_121_30,60,121,30,F2A_6858,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,70,40,1000,1000,FPGA_60_121_31,60,121,31,F2A_6859,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,70,40,1000,1000,FPGA_60_121_32,60,121,32,F2A_6860,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,460,40,1000,4000,FPGA_60_122_0,60,122,0,A2F_6756,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,460,40,1000,4000,FPGA_60_122_1,60,122,1,A2F_6757,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,460,40,1000,4000,FPGA_60_122_2,60,122,2,A2F_6758,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_3,60,122,3,A2F_6759,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_4,60,122,4,A2F_6760,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_5,60,122,5,A2F_6761,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_6,60,122,6,A2F_6762,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_7,60,122,7,A2F_6763,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_8,60,122,8,A2F_6764,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_9,60,122,9,A2F_6765,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_10,60,122,10,A2F_6766,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_22,Bank_VR_6_22,FAKE,980,40,2000,1000,FPGA_60_122_11,60,122,11,A2F_6767,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,70,40,1000,1000,FPGA_60_122_24,60,122,24,F2A_6780,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,200,40,1000,2000,FPGA_60_122_25,60,122,25,F2A_6781,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,200,40,1000,2000,FPGA_60_122_26,60,122,26,F2A_6782,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,200,40,1000,2000,FPGA_60_122_27,60,122,27,F2A_6783,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,200,40,1000,2000,FPGA_60_122_28,60,122,28,F2A_6784,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,200,40,1000,2000,FPGA_60_122_29,60,122,29,F2A_6785,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,200,40,1000,2000,FPGA_60_122_30,60,122,30,F2A_6786,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,200,40,1000,2000,FPGA_60_122_31,60,122,31,F2A_6787,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,200,40,1000,2000,FPGA_60_122_32,60,122,32,F2A_6788,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,200,40,1000,2000,FPGA_60_122_33,60,122,33,F2A_6789,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,330,40,1000,3000,FPGA_60_122_34,60,122,34,F2A_6790,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,330,40,1000,3000,FPGA_60_122_35,60,122,35,F2A_6791,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,330,40,1000,3000,FPGA_60_122_36,60,122,36,F2A_6792,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,330,40,1000,3000,FPGA_60_122_37,60,122,37,F2A_6793,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_38,60,122,38,F2A_6794,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_39,60,122,39,F2A_6795,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_21,Bank_VR_6_21,FAKE,590,40,1000,5000,FPGA_60_122_40,60,122,40,F2A_6796,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_22,Bank_VR_6_22,FAKE,720,40,1000,6000,FPGA_60_122_41,60,122,41,F2A_6797,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_22,Bank_VR_6_22,FAKE,720,40,1000,6000,FPGA_60_122_42,60,122,42,F2A_6798,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_22,Bank_VR_6_22,FAKE,720,40,1000,6000,FPGA_60_122_43,60,122,43,F2A_6799,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_22,Bank_VR_6_22,FAKE,720,40,1000,6000,FPGA_60_122_44,60,122,44,F2A_6800,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_22,Bank_VR_6_22,FAKE,720,40,1000,6000,FPGA_60_122_45,60,122,45,F2A_6801,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_22,Bank_VR_6_22,FAKE,720,40,1000,6000,FPGA_60_122_46,60,122,46,F2A_6802,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_22,Bank_VR_6_22,FAKE,720,40,1000,6000,FPGA_60_122_47,60,122,47,F2A_6803,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,460,40,1000,4000,FPGA_60_123_0,60,123,0,A2F_6684,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,460,40,1000,4000,FPGA_60_123_1,60,123,1,A2F_6685,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,460,40,1000,4000,FPGA_60_123_2,60,123,2,A2F_6686,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_3,60,123,3,A2F_6687,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_4,60,123,4,A2F_6688,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_5,60,123,5,A2F_6689,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_6,60,123,6,A2F_6690,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_7,60,123,7,A2F_6691,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_8,60,123,8,A2F_6692,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_9,60,123,9,A2F_6693,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_10,60,123,10,A2F_6694,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_24,Bank_VR_6_24,FAKE,980,40,2000,1000,FPGA_60_123_11,60,123,11,A2F_6695,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,70,40,1000,1000,FPGA_60_123_24,60,123,24,F2A_6708,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,200,40,1000,2000,FPGA_60_123_25,60,123,25,F2A_6709,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,200,40,1000,2000,FPGA_60_123_26,60,123,26,F2A_6710,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,200,40,1000,2000,FPGA_60_123_27,60,123,27,F2A_6711,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,200,40,1000,2000,FPGA_60_123_28,60,123,28,F2A_6712,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,200,40,1000,2000,FPGA_60_123_29,60,123,29,F2A_6713,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,200,40,1000,2000,FPGA_60_123_30,60,123,30,F2A_6714,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,200,40,1000,2000,FPGA_60_123_31,60,123,31,F2A_6715,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,200,40,1000,2000,FPGA_60_123_32,60,123,32,F2A_6716,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,200,40,1000,2000,FPGA_60_123_33,60,123,33,F2A_6717,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,330,40,1000,3000,FPGA_60_123_34,60,123,34,F2A_6718,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,330,40,1000,3000,FPGA_60_123_35,60,123,35,F2A_6719,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,330,40,1000,3000,FPGA_60_123_36,60,123,36,F2A_6720,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,330,40,1000,3000,FPGA_60_123_37,60,123,37,F2A_6721,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_38,60,123,38,F2A_6722,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_39,60,123,39,F2A_6723,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_23,Bank_VR_6_23,FAKE,590,40,1000,5000,FPGA_60_123_40,60,123,40,F2A_6724,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_24,Bank_VR_6_24,FAKE,720,40,1000,6000,FPGA_60_123_41,60,123,41,F2A_6725,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_24,Bank_VR_6_24,FAKE,720,40,1000,6000,FPGA_60_123_42,60,123,42,F2A_6726,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_24,Bank_VR_6_24,FAKE,720,40,1000,6000,FPGA_60_123_43,60,123,43,F2A_6727,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_24,Bank_VR_6_24,FAKE,720,40,1000,6000,FPGA_60_123_44,60,123,44,F2A_6728,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_24,Bank_VR_6_24,FAKE,720,40,1000,6000,FPGA_60_123_45,60,123,45,F2A_6729,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_24,Bank_VR_6_24,FAKE,720,40,1000,6000,FPGA_60_123_46,60,123,46,F2A_6730,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_24,Bank_VR_6_24,FAKE,720,40,1000,6000,FPGA_60_123_47,60,123,47,F2A_6731,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,460,40,1000,4000,FPGA_60_124_0,60,124,0,A2F_6612,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,460,40,1000,4000,FPGA_60_124_1,60,124,1,A2F_6613,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,460,40,1000,4000,FPGA_60_124_2,60,124,2,A2F_6614,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_3,60,124,3,A2F_6615,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_4,60,124,4,A2F_6616,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_5,60,124,5,A2F_6617,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_6,60,124,6,A2F_6618,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_7,60,124,7,A2F_6619,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_8,60,124,8,A2F_6620,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_9,60,124,9,A2F_6621,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_10,60,124,10,A2F_6622,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_26,Bank_VR_6_26,FAKE,980,40,2000,1000,FPGA_60_124_11,60,124,11,A2F_6623,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,70,40,1000,1000,FPGA_60_124_24,60,124,24,F2A_6636,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,200,40,1000,2000,FPGA_60_124_25,60,124,25,F2A_6637,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,200,40,1000,2000,FPGA_60_124_26,60,124,26,F2A_6638,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,200,40,1000,2000,FPGA_60_124_27,60,124,27,F2A_6639,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,200,40,1000,2000,FPGA_60_124_28,60,124,28,F2A_6640,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,200,40,1000,2000,FPGA_60_124_29,60,124,29,F2A_6641,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,200,40,1000,2000,FPGA_60_124_30,60,124,30,F2A_6642,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,200,40,1000,2000,FPGA_60_124_31,60,124,31,F2A_6643,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,200,40,1000,2000,FPGA_60_124_32,60,124,32,F2A_6644,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,200,40,1000,2000,FPGA_60_124_33,60,124,33,F2A_6645,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,330,40,1000,3000,FPGA_60_124_34,60,124,34,F2A_6646,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,330,40,1000,3000,FPGA_60_124_35,60,124,35,F2A_6647,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,330,40,1000,3000,FPGA_60_124_36,60,124,36,F2A_6648,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,330,40,1000,3000,FPGA_60_124_37,60,124,37,F2A_6649,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_38,60,124,38,F2A_6650,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_39,60,124,39,F2A_6651,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_25,Bank_VR_6_25,FAKE,590,40,1000,5000,FPGA_60_124_40,60,124,40,F2A_6652,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_26,Bank_VR_6_26,FAKE,720,40,1000,6000,FPGA_60_124_41,60,124,41,F2A_6653,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_26,Bank_VR_6_26,FAKE,720,40,1000,6000,FPGA_60_124_42,60,124,42,F2A_6654,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_26,Bank_VR_6_26,FAKE,720,40,1000,6000,FPGA_60_124_43,60,124,43,F2A_6655,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_26,Bank_VR_6_26,FAKE,720,40,1000,6000,FPGA_60_124_44,60,124,44,F2A_6656,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_26,Bank_VR_6_26,FAKE,720,40,1000,6000,FPGA_60_124_45,60,124,45,F2A_6657,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_26,Bank_VR_6_26,FAKE,720,40,1000,6000,FPGA_60_124_46,60,124,46,F2A_6658,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_26,Bank_VR_6_26,FAKE,720,40,1000,6000,FPGA_60_124_47,60,124,47,F2A_6659,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,460,40,1000,4000,FPGA_60_125_0,60,125,0,A2F_6540,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,460,40,1000,4000,FPGA_60_125_1,60,125,1,A2F_6541,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,460,40,1000,4000,FPGA_60_125_2,60,125,2,A2F_6542,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_3,60,125,3,A2F_6543,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_4,60,125,4,A2F_6544,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_5,60,125,5,A2F_6545,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_6,60,125,6,A2F_6546,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_7,60,125,7,A2F_6547,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_8,60,125,8,A2F_6548,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_9,60,125,9,A2F_6549,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_10,60,125,10,A2F_6550,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_28,Bank_VR_6_28,FAKE,980,40,2000,1000,FPGA_60_125_11,60,125,11,A2F_6551,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,70,40,1000,1000,FPGA_60_125_24,60,125,24,F2A_6564,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,200,40,1000,2000,FPGA_60_125_25,60,125,25,F2A_6565,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,200,40,1000,2000,FPGA_60_125_26,60,125,26,F2A_6566,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,200,40,1000,2000,FPGA_60_125_27,60,125,27,F2A_6567,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,200,40,1000,2000,FPGA_60_125_28,60,125,28,F2A_6568,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,200,40,1000,2000,FPGA_60_125_29,60,125,29,F2A_6569,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,200,40,1000,2000,FPGA_60_125_30,60,125,30,F2A_6570,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,200,40,1000,2000,FPGA_60_125_31,60,125,31,F2A_6571,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,200,40,1000,2000,FPGA_60_125_32,60,125,32,F2A_6572,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,200,40,1000,2000,FPGA_60_125_33,60,125,33,F2A_6573,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,330,40,1000,3000,FPGA_60_125_34,60,125,34,F2A_6574,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,330,40,1000,3000,FPGA_60_125_35,60,125,35,F2A_6575,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,330,40,1000,3000,FPGA_60_125_36,60,125,36,F2A_6576,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,330,40,1000,3000,FPGA_60_125_37,60,125,37,F2A_6577,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_38,60,125,38,F2A_6578,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_39,60,125,39,F2A_6579,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_27,Bank_VR_6_27,FAKE,590,40,1000,5000,FPGA_60_125_40,60,125,40,F2A_6580,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_28,Bank_VR_6_28,FAKE,720,40,1000,6000,FPGA_60_125_41,60,125,41,F2A_6581,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_28,Bank_VR_6_28,FAKE,720,40,1000,6000,FPGA_60_125_42,60,125,42,F2A_6582,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_28,Bank_VR_6_28,FAKE,720,40,1000,6000,FPGA_60_125_43,60,125,43,F2A_6583,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_28,Bank_VR_6_28,FAKE,720,40,1000,6000,FPGA_60_125_44,60,125,44,F2A_6584,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_28,Bank_VR_6_28,FAKE,720,40,1000,6000,FPGA_60_125_45,60,125,45,F2A_6585,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_28,Bank_VR_6_28,FAKE,720,40,1000,6000,FPGA_60_125_46,60,125,46,F2A_6586,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_28,Bank_VR_6_28,FAKE,720,40,1000,6000,FPGA_60_125_47,60,125,47,F2A_6587,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,460,40,1000,4000,FPGA_60_126_0,60,126,0,A2F_6468,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,460,40,1000,4000,FPGA_60_126_1,60,126,1,A2F_6469,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,460,40,1000,4000,FPGA_60_126_2,60,126,2,A2F_6470,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_3,60,126,3,A2F_6471,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_4,60,126,4,A2F_6472,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_5,60,126,5,A2F_6473,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_6,60,126,6,A2F_6474,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_7,60,126,7,A2F_6475,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_8,60,126,8,A2F_6476,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_9,60,126,9,A2F_6477,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_10,60,126,10,A2F_6478,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_30,Bank_VR_6_30,FAKE,980,40,2000,1000,FPGA_60_126_11,60,126,11,A2F_6479,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,70,40,1000,1000,FPGA_60_126_24,60,126,24,F2A_6492,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,200,40,1000,2000,FPGA_60_126_25,60,126,25,F2A_6493,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,200,40,1000,2000,FPGA_60_126_26,60,126,26,F2A_6494,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,200,40,1000,2000,FPGA_60_126_27,60,126,27,F2A_6495,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,200,40,1000,2000,FPGA_60_126_28,60,126,28,F2A_6496,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,200,40,1000,2000,FPGA_60_126_29,60,126,29,F2A_6497,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,200,40,1000,2000,FPGA_60_126_30,60,126,30,F2A_6498,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,200,40,1000,2000,FPGA_60_126_31,60,126,31,F2A_6499,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,200,40,1000,2000,FPGA_60_126_32,60,126,32,F2A_6500,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,200,40,1000,2000,FPGA_60_126_33,60,126,33,F2A_6501,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,330,40,1000,3000,FPGA_60_126_34,60,126,34,F2A_6502,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,330,40,1000,3000,FPGA_60_126_35,60,126,35,F2A_6503,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,330,40,1000,3000,FPGA_60_126_36,60,126,36,F2A_6504,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,330,40,1000,3000,FPGA_60_126_37,60,126,37,F2A_6505,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_38,60,126,38,F2A_6506,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_39,60,126,39,F2A_6507,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_29,Bank_VR_6_29,FAKE,590,40,1000,5000,FPGA_60_126_40,60,126,40,F2A_6508,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_30,Bank_VR_6_30,FAKE,720,40,1000,6000,FPGA_60_126_41,60,126,41,F2A_6509,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_30,Bank_VR_6_30,FAKE,720,40,1000,6000,FPGA_60_126_42,60,126,42,F2A_6510,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_30,Bank_VR_6_30,FAKE,720,40,1000,6000,FPGA_60_126_43,60,126,43,F2A_6511,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_30,Bank_VR_6_30,FAKE,720,40,1000,6000,FPGA_60_126_44,60,126,44,F2A_6512,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_30,Bank_VR_6_30,FAKE,720,40,1000,6000,FPGA_60_126_45,60,126,45,F2A_6513,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_30,Bank_VR_6_30,FAKE,720,40,1000,6000,FPGA_60_126_46,60,126,46,F2A_6514,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_30,Bank_VR_6_30,FAKE,720,40,1000,6000,FPGA_60_126_47,60,126,47,F2A_6515,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,460,40,1000,4000,FPGA_60_127_0,60,127,0,A2F_6396,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,460,40,1000,4000,FPGA_60_127_1,60,127,1,A2F_6397,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,460,40,1000,4000,FPGA_60_127_2,60,127,2,A2F_6398,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_3,60,127,3,A2F_6399,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_4,60,127,4,A2F_6400,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_5,60,127,5,A2F_6401,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_6,60,127,6,A2F_6402,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_7,60,127,7,A2F_6403,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_8,60,127,8,A2F_6404,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_9,60,127,9,A2F_6405,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_10,60,127,10,A2F_6406,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_32,Bank_VR_6_32,FAKE,980,40,2000,1000,FPGA_60_127_11,60,127,11,A2F_6407,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,70,40,1000,1000,FPGA_60_127_24,60,127,24,F2A_6420,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,200,40,1000,2000,FPGA_60_127_25,60,127,25,F2A_6421,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,200,40,1000,2000,FPGA_60_127_26,60,127,26,F2A_6422,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,200,40,1000,2000,FPGA_60_127_27,60,127,27,F2A_6423,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,200,40,1000,2000,FPGA_60_127_28,60,127,28,F2A_6424,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,200,40,1000,2000,FPGA_60_127_29,60,127,29,F2A_6425,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,200,40,1000,2000,FPGA_60_127_30,60,127,30,F2A_6426,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,200,40,1000,2000,FPGA_60_127_31,60,127,31,F2A_6427,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,200,40,1000,2000,FPGA_60_127_32,60,127,32,F2A_6428,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,200,40,1000,2000,FPGA_60_127_33,60,127,33,F2A_6429,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,330,40,1000,3000,FPGA_60_127_34,60,127,34,F2A_6430,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,330,40,1000,3000,FPGA_60_127_35,60,127,35,F2A_6431,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,330,40,1000,3000,FPGA_60_127_36,60,127,36,F2A_6432,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,330,40,1000,3000,FPGA_60_127_37,60,127,37,F2A_6433,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_38,60,127,38,F2A_6434,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_39,60,127,39,F2A_6435,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_31,Bank_VR_6_31,FAKE,590,40,1000,5000,FPGA_60_127_40,60,127,40,F2A_6436,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_32,Bank_VR_6_32,FAKE,720,40,1000,6000,FPGA_60_127_41,60,127,41,F2A_6437,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_32,Bank_VR_6_32,FAKE,720,40,1000,6000,FPGA_60_127_42,60,127,42,F2A_6438,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_32,Bank_VR_6_32,FAKE,720,40,1000,6000,FPGA_60_127_43,60,127,43,F2A_6439,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_32,Bank_VR_6_32,FAKE,720,40,1000,6000,FPGA_60_127_44,60,127,44,F2A_6440,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_32,Bank_VR_6_32,FAKE,720,40,1000,6000,FPGA_60_127_45,60,127,45,F2A_6441,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_32,Bank_VR_6_32,FAKE,720,40,1000,6000,FPGA_60_127_46,60,127,46,F2A_6442,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_32,Bank_VR_6_32,FAKE,720,40,1000,6000,FPGA_60_127_47,60,127,47,F2A_6443,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,460,40,1000,4000,FPGA_60_128_0,60,128,0,A2F_6324,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,460,40,1000,4000,FPGA_60_128_1,60,128,1,A2F_6325,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,460,40,1000,4000,FPGA_60_128_2,60,128,2,A2F_6326,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_3,60,128,3,A2F_6327,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_4,60,128,4,A2F_6328,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_5,60,128,5,A2F_6329,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_6,60,128,6,A2F_6330,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_7,60,128,7,A2F_6331,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_8,60,128,8,A2F_6332,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_9,60,128,9,A2F_6333,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_10,60,128,10,A2F_6334,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_34,Bank_VR_6_34,FAKE,980,40,2000,1000,FPGA_60_128_11,60,128,11,A2F_6335,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,70,40,1000,1000,FPGA_60_128_24,60,128,24,F2A_6348,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,200,40,1000,2000,FPGA_60_128_25,60,128,25,F2A_6349,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,200,40,1000,2000,FPGA_60_128_26,60,128,26,F2A_6350,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,200,40,1000,2000,FPGA_60_128_27,60,128,27,F2A_6351,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,200,40,1000,2000,FPGA_60_128_28,60,128,28,F2A_6352,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,200,40,1000,2000,FPGA_60_128_29,60,128,29,F2A_6353,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,200,40,1000,2000,FPGA_60_128_30,60,128,30,F2A_6354,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,200,40,1000,2000,FPGA_60_128_31,60,128,31,F2A_6355,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,200,40,1000,2000,FPGA_60_128_32,60,128,32,F2A_6356,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,200,40,1000,2000,FPGA_60_128_33,60,128,33,F2A_6357,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,330,40,1000,3000,FPGA_60_128_34,60,128,34,F2A_6358,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,330,40,1000,3000,FPGA_60_128_35,60,128,35,F2A_6359,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,330,40,1000,3000,FPGA_60_128_36,60,128,36,F2A_6360,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,330,40,1000,3000,FPGA_60_128_37,60,128,37,F2A_6361,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_38,60,128,38,F2A_6362,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_39,60,128,39,F2A_6363,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_33,Bank_VR_6_33,FAKE,590,40,1000,5000,FPGA_60_128_40,60,128,40,F2A_6364,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_34,Bank_VR_6_34,FAKE,720,40,1000,6000,FPGA_60_128_41,60,128,41,F2A_6365,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_34,Bank_VR_6_34,FAKE,720,40,1000,6000,FPGA_60_128_42,60,128,42,F2A_6366,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_34,Bank_VR_6_34,FAKE,720,40,1000,6000,FPGA_60_128_43,60,128,43,F2A_6367,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_34,Bank_VR_6_34,FAKE,720,40,1000,6000,FPGA_60_128_44,60,128,44,F2A_6368,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_34,Bank_VR_6_34,FAKE,720,40,1000,6000,FPGA_60_128_45,60,128,45,F2A_6369,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_34,Bank_VR_6_34,FAKE,720,40,1000,6000,FPGA_60_128_46,60,128,46,F2A_6370,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_34,Bank_VR_6_34,FAKE,720,40,1000,6000,FPGA_60_128_47,60,128,47,F2A_6371,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,460,40,1000,4000,FPGA_60_129_0,60,129,0,A2F_6252,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,460,40,1000,4000,FPGA_60_129_1,60,129,1,A2F_6253,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,460,40,1000,4000,FPGA_60_129_2,60,129,2,A2F_6254,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_3,60,129,3,A2F_6255,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_4,60,129,4,A2F_6256,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_5,60,129,5,A2F_6257,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_6,60,129,6,A2F_6258,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_7,60,129,7,A2F_6259,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_8,60,129,8,A2F_6260,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_9,60,129,9,A2F_6261,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_10,60,129,10,A2F_6262,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_36,Bank_VR_6_36,FAKE,980,40,2000,1000,FPGA_60_129_11,60,129,11,A2F_6263,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,70,40,1000,1000,FPGA_60_129_24,60,129,24,F2A_6276,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,200,40,1000,2000,FPGA_60_129_25,60,129,25,F2A_6277,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,200,40,1000,2000,FPGA_60_129_26,60,129,26,F2A_6278,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,200,40,1000,2000,FPGA_60_129_27,60,129,27,F2A_6279,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,200,40,1000,2000,FPGA_60_129_28,60,129,28,F2A_6280,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,200,40,1000,2000,FPGA_60_129_29,60,129,29,F2A_6281,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,200,40,1000,2000,FPGA_60_129_30,60,129,30,F2A_6282,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,200,40,1000,2000,FPGA_60_129_31,60,129,31,F2A_6283,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,200,40,1000,2000,FPGA_60_129_32,60,129,32,F2A_6284,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,200,40,1000,2000,FPGA_60_129_33,60,129,33,F2A_6285,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,330,40,1000,3000,FPGA_60_129_34,60,129,34,F2A_6286,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,330,40,1000,3000,FPGA_60_129_35,60,129,35,F2A_6287,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,330,40,1000,3000,FPGA_60_129_36,60,129,36,F2A_6288,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,330,40,1000,3000,FPGA_60_129_37,60,129,37,F2A_6289,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_38,60,129,38,F2A_6290,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_39,60,129,39,F2A_6291,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_35,Bank_VR_6_35,FAKE,590,40,1000,5000,FPGA_60_129_40,60,129,40,F2A_6292,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_36,Bank_VR_6_36,FAKE,720,40,1000,6000,FPGA_60_129_41,60,129,41,F2A_6293,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_36,Bank_VR_6_36,FAKE,720,40,1000,6000,FPGA_60_129_42,60,129,42,F2A_6294,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_36,Bank_VR_6_36,FAKE,720,40,1000,6000,FPGA_60_129_43,60,129,43,F2A_6295,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_36,Bank_VR_6_36,FAKE,720,40,1000,6000,FPGA_60_129_44,60,129,44,F2A_6296,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_36,Bank_VR_6_36,FAKE,720,40,1000,6000,FPGA_60_129_45,60,129,45,F2A_6297,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_36,Bank_VR_6_36,FAKE,720,40,1000,6000,FPGA_60_129_46,60,129,46,F2A_6298,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_36,Bank_VR_6_36,FAKE,720,40,1000,6000,FPGA_60_129_47,60,129,47,F2A_6299,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,460,40,1000,4000,FPGA_60_130_0,60,130,0,A2F_6180,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,460,40,1000,4000,FPGA_60_130_1,60,130,1,A2F_6181,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,460,40,1000,4000,FPGA_60_130_2,60,130,2,A2F_6182,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_3,60,130,3,A2F_6183,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_4,60,130,4,A2F_6184,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_5,60,130,5,A2F_6185,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_6,60,130,6,A2F_6186,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_7,60,130,7,A2F_6187,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_8,60,130,8,A2F_6188,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_9,60,130,9,A2F_6189,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_10,60,130,10,A2F_6190,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_38,Bank_VR_6_38,FAKE,980,40,2000,1000,FPGA_60_130_11,60,130,11,A2F_6191,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,70,40,1000,1000,FPGA_60_130_24,60,130,24,F2A_6204,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,200,40,1000,2000,FPGA_60_130_25,60,130,25,F2A_6205,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,200,40,1000,2000,FPGA_60_130_26,60,130,26,F2A_6206,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,200,40,1000,2000,FPGA_60_130_27,60,130,27,F2A_6207,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,200,40,1000,2000,FPGA_60_130_28,60,130,28,F2A_6208,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,200,40,1000,2000,FPGA_60_130_29,60,130,29,F2A_6209,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,200,40,1000,2000,FPGA_60_130_30,60,130,30,F2A_6210,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,200,40,1000,2000,FPGA_60_130_31,60,130,31,F2A_6211,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,200,40,1000,2000,FPGA_60_130_32,60,130,32,F2A_6212,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,200,40,1000,2000,FPGA_60_130_33,60,130,33,F2A_6213,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,330,40,1000,3000,FPGA_60_130_34,60,130,34,F2A_6214,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,330,40,1000,3000,FPGA_60_130_35,60,130,35,F2A_6215,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,330,40,1000,3000,FPGA_60_130_36,60,130,36,F2A_6216,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,330,40,1000,3000,FPGA_60_130_37,60,130,37,F2A_6217,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_38,60,130,38,F2A_6218,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_39,60,130,39,F2A_6219,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_37,Bank_VR_6_37,FAKE,590,40,1000,5000,FPGA_60_130_40,60,130,40,F2A_6220,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_38,Bank_VR_6_38,FAKE,720,40,1000,6000,FPGA_60_130_41,60,130,41,F2A_6221,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_38,Bank_VR_6_38,FAKE,720,40,1000,6000,FPGA_60_130_42,60,130,42,F2A_6222,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_38,Bank_VR_6_38,FAKE,720,40,1000,6000,FPGA_60_130_43,60,130,43,F2A_6223,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_38,Bank_VR_6_38,FAKE,720,40,1000,6000,FPGA_60_130_44,60,130,44,F2A_6224,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_38,Bank_VR_6_38,FAKE,720,40,1000,6000,FPGA_60_130_45,60,130,45,F2A_6225,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_38,Bank_VR_6_38,FAKE,720,40,1000,6000,FPGA_60_130_46,60,130,46,F2A_6226,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_38,Bank_VR_6_38,FAKE,720,40,1000,6000,FPGA_60_130_47,60,130,47,F2A_6227,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,460,40,1000,4000,FPGA_60_131_0,60,131,0,A2F_6108,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,460,40,1000,4000,FPGA_60_131_1,60,131,1,A2F_6109,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,460,40,1000,4000,FPGA_60_131_2,60,131,2,A2F_6110,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_3,60,131,3,A2F_6111,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_4,60,131,4,A2F_6112,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_5,60,131,5,A2F_6113,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_6,60,131,6,A2F_6114,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_7,60,131,7,A2F_6115,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_8,60,131,8,A2F_6116,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_9,60,131,9,A2F_6117,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_10,60,131,10,A2F_6118,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_40,Bank_VR_6_40,FAKE,980,40,2000,1000,FPGA_60_131_11,60,131,11,A2F_6119,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,70,40,1000,1000,FPGA_60_131_24,60,131,24,F2A_6132,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,200,40,1000,2000,FPGA_60_131_25,60,131,25,F2A_6133,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,200,40,1000,2000,FPGA_60_131_26,60,131,26,F2A_6134,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,200,40,1000,2000,FPGA_60_131_27,60,131,27,F2A_6135,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,200,40,1000,2000,FPGA_60_131_28,60,131,28,F2A_6136,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,200,40,1000,2000,FPGA_60_131_29,60,131,29,F2A_6137,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,200,40,1000,2000,FPGA_60_131_30,60,131,30,F2A_6138,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,200,40,1000,2000,FPGA_60_131_31,60,131,31,F2A_6139,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,200,40,1000,2000,FPGA_60_131_32,60,131,32,F2A_6140,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,200,40,1000,2000,FPGA_60_131_33,60,131,33,F2A_6141,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,330,40,1000,3000,FPGA_60_131_34,60,131,34,F2A_6142,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,330,40,1000,3000,FPGA_60_131_35,60,131,35,F2A_6143,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,330,40,1000,3000,FPGA_60_131_36,60,131,36,F2A_6144,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,330,40,1000,3000,FPGA_60_131_37,60,131,37,F2A_6145,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_38,60,131,38,F2A_6146,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_39,60,131,39,F2A_6147,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_39,Bank_VR_6_39,FAKE,590,40,1000,5000,FPGA_60_131_40,60,131,40,F2A_6148,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_40,Bank_VR_6_40,FAKE,720,40,1000,6000,FPGA_60_131_41,60,131,41,F2A_6149,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_40,Bank_VR_6_40,FAKE,720,40,1000,6000,FPGA_60_131_42,60,131,42,F2A_6150,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_40,Bank_VR_6_40,FAKE,720,40,1000,6000,FPGA_60_131_43,60,131,43,F2A_6151,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_40,Bank_VR_6_40,FAKE,720,40,1000,6000,FPGA_60_131_44,60,131,44,F2A_6152,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_40,Bank_VR_6_40,FAKE,720,40,1000,6000,FPGA_60_131_45,60,131,45,F2A_6153,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_40,Bank_VR_6_40,FAKE,720,40,1000,6000,FPGA_60_131_46,60,131,46,F2A_6154,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_6_40,Bank_VR_6_40,FAKE,720,40,1000,6000,FPGA_60_131_47,60,131,47,F2A_6155,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,330,40,1000,3000,FPGA_60_132_0,60,132,0,A2F_6036,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,330,40,1000,3000,FPGA_60_132_1,60,132,1,A2F_6037,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,330,40,1000,3000,FPGA_60_132_2,60,132,2,A2F_6038,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,330,40,1000,3000,FPGA_60_132_3,60,132,3,A2F_6039,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,330,40,1000,3000,FPGA_60_132_4,60,132,4,A2F_6040,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,330,40,1000,3000,FPGA_60_132_5,60,132,5,A2F_6041,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,460,40,1000,4000,FPGA_60_132_6,60,132,6,A2F_6042,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,460,40,1000,4000,FPGA_60_132_7,60,132,7,A2F_6043,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,460,40,1000,4000,FPGA_60_132_8,60,132,8,A2F_6044,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,460,40,1000,4000,FPGA_60_132_9,60,132,9,A2F_6045,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,460,40,1000,4000,FPGA_60_132_10,60,132,10,A2F_6046,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,70,40,1000,1000,FPGA_60_132_24,60,132,24,F2A_6060,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,70,40,1000,1000,FPGA_60_132_25,60,132,25,F2A_6061,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,70,40,1000,1000,FPGA_60_132_26,60,132,26,F2A_6062,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,70,40,1000,1000,FPGA_60_132_27,60,132,27,F2A_6063,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,70,40,1000,1000,FPGA_60_132_28,60,132,28,F2A_6064,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,70,40,1000,1000,FPGA_60_132_29,60,132,29,F2A_6065,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,70,40,1000,1000,FPGA_60_132_30,60,132,30,F2A_6066,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,70,40,1000,1000,FPGA_60_132_31,60,132,31,F2A_6067,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,70,40,1000,1000,FPGA_60_132_32,60,132,32,F2A_6068,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,460,40,1000,4000,FPGA_60_133_0,60,133,0,A2F_5964,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,460,40,1000,4000,FPGA_60_133_1,60,133,1,A2F_5965,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,460,40,1000,4000,FPGA_60_133_2,60,133,2,A2F_5966,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_3,60,133,3,A2F_5967,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_4,60,133,4,A2F_5968,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_5,60,133,5,A2F_5969,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_6,60,133,6,A2F_5970,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_7,60,133,7,A2F_5971,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_8,60,133,8,A2F_5972,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_9,60,133,9,A2F_5973,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_10,60,133,10,A2F_5974,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_2,Bank_VR_7_2,FAKE,980,40,2000,1000,FPGA_60_133_11,60,133,11,A2F_5975,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,70,40,1000,1000,FPGA_60_133_24,60,133,24,F2A_5988,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,200,40,1000,2000,FPGA_60_133_25,60,133,25,F2A_5989,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,200,40,1000,2000,FPGA_60_133_26,60,133,26,F2A_5990,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,200,40,1000,2000,FPGA_60_133_27,60,133,27,F2A_5991,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,200,40,1000,2000,FPGA_60_133_28,60,133,28,F2A_5992,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,200,40,1000,2000,FPGA_60_133_29,60,133,29,F2A_5993,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,200,40,1000,2000,FPGA_60_133_30,60,133,30,F2A_5994,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,200,40,1000,2000,FPGA_60_133_31,60,133,31,F2A_5995,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,200,40,1000,2000,FPGA_60_133_32,60,133,32,F2A_5996,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,200,40,1000,2000,FPGA_60_133_33,60,133,33,F2A_5997,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,330,40,1000,3000,FPGA_60_133_34,60,133,34,F2A_5998,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,330,40,1000,3000,FPGA_60_133_35,60,133,35,F2A_5999,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,330,40,1000,3000,FPGA_60_133_36,60,133,36,F2A_6000,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,330,40,1000,3000,FPGA_60_133_37,60,133,37,F2A_6001,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_38,60,133,38,F2A_6002,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_39,60,133,39,F2A_6003,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_1,Bank_VR_7_1,FAKE,590,40,1000,5000,FPGA_60_133_40,60,133,40,F2A_6004,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_2,Bank_VR_7_2,FAKE,720,40,1000,6000,FPGA_60_133_41,60,133,41,F2A_6005,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_2,Bank_VR_7_2,FAKE,720,40,1000,6000,FPGA_60_133_42,60,133,42,F2A_6006,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_2,Bank_VR_7_2,FAKE,720,40,1000,6000,FPGA_60_133_43,60,133,43,F2A_6007,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_2,Bank_VR_7_2,FAKE,720,40,1000,6000,FPGA_60_133_44,60,133,44,F2A_6008,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_2,Bank_VR_7_2,FAKE,720,40,1000,6000,FPGA_60_133_45,60,133,45,F2A_6009,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_2,Bank_VR_7_2,FAKE,720,40,1000,6000,FPGA_60_133_46,60,133,46,F2A_6010,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_2,Bank_VR_7_2,FAKE,720,40,1000,6000,FPGA_60_133_47,60,133,47,F2A_6011,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,460,40,1000,4000,FPGA_60_134_0,60,134,0,A2F_5892,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,460,40,1000,4000,FPGA_60_134_1,60,134,1,A2F_5893,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,460,40,1000,4000,FPGA_60_134_2,60,134,2,A2F_5894,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_3,60,134,3,A2F_5895,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_4,60,134,4,A2F_5896,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_5,60,134,5,A2F_5897,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_6,60,134,6,A2F_5898,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_7,60,134,7,A2F_5899,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_8,60,134,8,A2F_5900,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_9,60,134,9,A2F_5901,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_10,60,134,10,A2F_5902,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_4,Bank_VR_7_4,FAKE,980,40,2000,1000,FPGA_60_134_11,60,134,11,A2F_5903,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,70,40,1000,1000,FPGA_60_134_24,60,134,24,F2A_5916,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,200,40,1000,2000,FPGA_60_134_25,60,134,25,F2A_5917,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,200,40,1000,2000,FPGA_60_134_26,60,134,26,F2A_5918,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,200,40,1000,2000,FPGA_60_134_27,60,134,27,F2A_5919,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,200,40,1000,2000,FPGA_60_134_28,60,134,28,F2A_5920,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,200,40,1000,2000,FPGA_60_134_29,60,134,29,F2A_5921,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,200,40,1000,2000,FPGA_60_134_30,60,134,30,F2A_5922,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,200,40,1000,2000,FPGA_60_134_31,60,134,31,F2A_5923,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,200,40,1000,2000,FPGA_60_134_32,60,134,32,F2A_5924,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,200,40,1000,2000,FPGA_60_134_33,60,134,33,F2A_5925,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,330,40,1000,3000,FPGA_60_134_34,60,134,34,F2A_5926,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,330,40,1000,3000,FPGA_60_134_35,60,134,35,F2A_5927,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,330,40,1000,3000,FPGA_60_134_36,60,134,36,F2A_5928,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,330,40,1000,3000,FPGA_60_134_37,60,134,37,F2A_5929,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_38,60,134,38,F2A_5930,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_39,60,134,39,F2A_5931,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_3,Bank_VR_7_3,FAKE,590,40,1000,5000,FPGA_60_134_40,60,134,40,F2A_5932,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_4,Bank_VR_7_4,FAKE,720,40,1000,6000,FPGA_60_134_41,60,134,41,F2A_5933,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_4,Bank_VR_7_4,FAKE,720,40,1000,6000,FPGA_60_134_42,60,134,42,F2A_5934,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_4,Bank_VR_7_4,FAKE,720,40,1000,6000,FPGA_60_134_43,60,134,43,F2A_5935,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_4,Bank_VR_7_4,FAKE,720,40,1000,6000,FPGA_60_134_44,60,134,44,F2A_5936,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_4,Bank_VR_7_4,FAKE,720,40,1000,6000,FPGA_60_134_45,60,134,45,F2A_5937,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_4,Bank_VR_7_4,FAKE,720,40,1000,6000,FPGA_60_134_46,60,134,46,F2A_5938,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_4,Bank_VR_7_4,FAKE,720,40,1000,6000,FPGA_60_134_47,60,134,47,F2A_5939,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,460,40,1000,4000,FPGA_60_135_0,60,135,0,A2F_5820,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,460,40,1000,4000,FPGA_60_135_1,60,135,1,A2F_5821,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,460,40,1000,4000,FPGA_60_135_2,60,135,2,A2F_5822,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_3,60,135,3,A2F_5823,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_4,60,135,4,A2F_5824,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_5,60,135,5,A2F_5825,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_6,60,135,6,A2F_5826,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_7,60,135,7,A2F_5827,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_8,60,135,8,A2F_5828,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_9,60,135,9,A2F_5829,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_10,60,135,10,A2F_5830,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_6,Bank_VR_7_6,FAKE,980,40,2000,1000,FPGA_60_135_11,60,135,11,A2F_5831,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,70,40,1000,1000,FPGA_60_135_24,60,135,24,F2A_5844,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,200,40,1000,2000,FPGA_60_135_25,60,135,25,F2A_5845,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,200,40,1000,2000,FPGA_60_135_26,60,135,26,F2A_5846,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,200,40,1000,2000,FPGA_60_135_27,60,135,27,F2A_5847,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,200,40,1000,2000,FPGA_60_135_28,60,135,28,F2A_5848,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,200,40,1000,2000,FPGA_60_135_29,60,135,29,F2A_5849,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,200,40,1000,2000,FPGA_60_135_30,60,135,30,F2A_5850,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,200,40,1000,2000,FPGA_60_135_31,60,135,31,F2A_5851,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,200,40,1000,2000,FPGA_60_135_32,60,135,32,F2A_5852,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,200,40,1000,2000,FPGA_60_135_33,60,135,33,F2A_5853,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,330,40,1000,3000,FPGA_60_135_34,60,135,34,F2A_5854,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,330,40,1000,3000,FPGA_60_135_35,60,135,35,F2A_5855,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,330,40,1000,3000,FPGA_60_135_36,60,135,36,F2A_5856,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,330,40,1000,3000,FPGA_60_135_37,60,135,37,F2A_5857,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_38,60,135,38,F2A_5858,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_39,60,135,39,F2A_5859,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_5,Bank_VR_7_5,FAKE,590,40,1000,5000,FPGA_60_135_40,60,135,40,F2A_5860,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_6,Bank_VR_7_6,FAKE,720,40,1000,6000,FPGA_60_135_41,60,135,41,F2A_5861,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_6,Bank_VR_7_6,FAKE,720,40,1000,6000,FPGA_60_135_42,60,135,42,F2A_5862,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_6,Bank_VR_7_6,FAKE,720,40,1000,6000,FPGA_60_135_43,60,135,43,F2A_5863,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_6,Bank_VR_7_6,FAKE,720,40,1000,6000,FPGA_60_135_44,60,135,44,F2A_5864,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_6,Bank_VR_7_6,FAKE,720,40,1000,6000,FPGA_60_135_45,60,135,45,F2A_5865,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_6,Bank_VR_7_6,FAKE,720,40,1000,6000,FPGA_60_135_46,60,135,46,F2A_5866,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_6,Bank_VR_7_6,FAKE,720,40,1000,6000,FPGA_60_135_47,60,135,47,F2A_5867,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,460,40,1000,4000,FPGA_60_136_0,60,136,0,A2F_5748,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,460,40,1000,4000,FPGA_60_136_1,60,136,1,A2F_5749,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,460,40,1000,4000,FPGA_60_136_2,60,136,2,A2F_5750,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_3,60,136,3,A2F_5751,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_4,60,136,4,A2F_5752,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_5,60,136,5,A2F_5753,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_6,60,136,6,A2F_5754,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_7,60,136,7,A2F_5755,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_8,60,136,8,A2F_5756,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_9,60,136,9,A2F_5757,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_10,60,136,10,A2F_5758,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_8,Bank_VR_7_8,FAKE,980,40,2000,1000,FPGA_60_136_11,60,136,11,A2F_5759,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,70,40,1000,1000,FPGA_60_136_24,60,136,24,F2A_5772,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,200,40,1000,2000,FPGA_60_136_25,60,136,25,F2A_5773,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,200,40,1000,2000,FPGA_60_136_26,60,136,26,F2A_5774,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,200,40,1000,2000,FPGA_60_136_27,60,136,27,F2A_5775,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,200,40,1000,2000,FPGA_60_136_28,60,136,28,F2A_5776,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,200,40,1000,2000,FPGA_60_136_29,60,136,29,F2A_5777,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,200,40,1000,2000,FPGA_60_136_30,60,136,30,F2A_5778,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,200,40,1000,2000,FPGA_60_136_31,60,136,31,F2A_5779,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,200,40,1000,2000,FPGA_60_136_32,60,136,32,F2A_5780,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,200,40,1000,2000,FPGA_60_136_33,60,136,33,F2A_5781,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,330,40,1000,3000,FPGA_60_136_34,60,136,34,F2A_5782,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,330,40,1000,3000,FPGA_60_136_35,60,136,35,F2A_5783,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,330,40,1000,3000,FPGA_60_136_36,60,136,36,F2A_5784,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,330,40,1000,3000,FPGA_60_136_37,60,136,37,F2A_5785,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_38,60,136,38,F2A_5786,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_39,60,136,39,F2A_5787,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_7,Bank_VR_7_7,FAKE,590,40,1000,5000,FPGA_60_136_40,60,136,40,F2A_5788,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_8,Bank_VR_7_8,FAKE,720,40,1000,6000,FPGA_60_136_41,60,136,41,F2A_5789,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_8,Bank_VR_7_8,FAKE,720,40,1000,6000,FPGA_60_136_42,60,136,42,F2A_5790,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_8,Bank_VR_7_8,FAKE,720,40,1000,6000,FPGA_60_136_43,60,136,43,F2A_5791,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_8,Bank_VR_7_8,FAKE,720,40,1000,6000,FPGA_60_136_44,60,136,44,F2A_5792,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_8,Bank_VR_7_8,FAKE,720,40,1000,6000,FPGA_60_136_45,60,136,45,F2A_5793,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_8,Bank_VR_7_8,FAKE,720,40,1000,6000,FPGA_60_136_46,60,136,46,F2A_5794,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_8,Bank_VR_7_8,FAKE,720,40,1000,6000,FPGA_60_136_47,60,136,47,F2A_5795,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,460,40,1000,4000,FPGA_60_137_0,60,137,0,A2F_5676,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,460,40,1000,4000,FPGA_60_137_1,60,137,1,A2F_5677,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,460,40,1000,4000,FPGA_60_137_2,60,137,2,A2F_5678,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_3,60,137,3,A2F_5679,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_4,60,137,4,A2F_5680,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_5,60,137,5,A2F_5681,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_6,60,137,6,A2F_5682,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_7,60,137,7,A2F_5683,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_8,60,137,8,A2F_5684,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_9,60,137,9,A2F_5685,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_10,60,137,10,A2F_5686,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_10,Bank_VR_7_10,FAKE,980,40,2000,1000,FPGA_60_137_11,60,137,11,A2F_5687,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,70,40,1000,1000,FPGA_60_137_24,60,137,24,F2A_5700,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,200,40,1000,2000,FPGA_60_137_25,60,137,25,F2A_5701,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,200,40,1000,2000,FPGA_60_137_26,60,137,26,F2A_5702,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,200,40,1000,2000,FPGA_60_137_27,60,137,27,F2A_5703,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,200,40,1000,2000,FPGA_60_137_28,60,137,28,F2A_5704,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,200,40,1000,2000,FPGA_60_137_29,60,137,29,F2A_5705,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,200,40,1000,2000,FPGA_60_137_30,60,137,30,F2A_5706,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,200,40,1000,2000,FPGA_60_137_31,60,137,31,F2A_5707,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,200,40,1000,2000,FPGA_60_137_32,60,137,32,F2A_5708,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,200,40,1000,2000,FPGA_60_137_33,60,137,33,F2A_5709,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,330,40,1000,3000,FPGA_60_137_34,60,137,34,F2A_5710,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,330,40,1000,3000,FPGA_60_137_35,60,137,35,F2A_5711,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,330,40,1000,3000,FPGA_60_137_36,60,137,36,F2A_5712,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,330,40,1000,3000,FPGA_60_137_37,60,137,37,F2A_5713,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_38,60,137,38,F2A_5714,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_39,60,137,39,F2A_5715,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_9,Bank_VR_7_9,FAKE,590,40,1000,5000,FPGA_60_137_40,60,137,40,F2A_5716,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_10,Bank_VR_7_10,FAKE,720,40,1000,6000,FPGA_60_137_41,60,137,41,F2A_5717,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_10,Bank_VR_7_10,FAKE,720,40,1000,6000,FPGA_60_137_42,60,137,42,F2A_5718,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_10,Bank_VR_7_10,FAKE,720,40,1000,6000,FPGA_60_137_43,60,137,43,F2A_5719,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_10,Bank_VR_7_10,FAKE,720,40,1000,6000,FPGA_60_137_44,60,137,44,F2A_5720,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_10,Bank_VR_7_10,FAKE,720,40,1000,6000,FPGA_60_137_45,60,137,45,F2A_5721,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_10,Bank_VR_7_10,FAKE,720,40,1000,6000,FPGA_60_137_46,60,137,46,F2A_5722,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_10,Bank_VR_7_10,FAKE,720,40,1000,6000,FPGA_60_137_47,60,137,47,F2A_5723,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,460,40,1000,4000,FPGA_60_138_0,60,138,0,A2F_5604,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,460,40,1000,4000,FPGA_60_138_1,60,138,1,A2F_5605,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,460,40,1000,4000,FPGA_60_138_2,60,138,2,A2F_5606,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_3,60,138,3,A2F_5607,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_4,60,138,4,A2F_5608,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_5,60,138,5,A2F_5609,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_6,60,138,6,A2F_5610,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_7,60,138,7,A2F_5611,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_8,60,138,8,A2F_5612,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_9,60,138,9,A2F_5613,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_10,60,138,10,A2F_5614,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_12,Bank_VR_7_12,FAKE,980,40,2000,1000,FPGA_60_138_11,60,138,11,A2F_5615,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,70,40,1000,1000,FPGA_60_138_24,60,138,24,F2A_5628,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,200,40,1000,2000,FPGA_60_138_25,60,138,25,F2A_5629,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,200,40,1000,2000,FPGA_60_138_26,60,138,26,F2A_5630,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,200,40,1000,2000,FPGA_60_138_27,60,138,27,F2A_5631,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,200,40,1000,2000,FPGA_60_138_28,60,138,28,F2A_5632,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,200,40,1000,2000,FPGA_60_138_29,60,138,29,F2A_5633,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,200,40,1000,2000,FPGA_60_138_30,60,138,30,F2A_5634,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,200,40,1000,2000,FPGA_60_138_31,60,138,31,F2A_5635,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,200,40,1000,2000,FPGA_60_138_32,60,138,32,F2A_5636,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,200,40,1000,2000,FPGA_60_138_33,60,138,33,F2A_5637,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,330,40,1000,3000,FPGA_60_138_34,60,138,34,F2A_5638,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,330,40,1000,3000,FPGA_60_138_35,60,138,35,F2A_5639,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,330,40,1000,3000,FPGA_60_138_36,60,138,36,F2A_5640,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,330,40,1000,3000,FPGA_60_138_37,60,138,37,F2A_5641,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_38,60,138,38,F2A_5642,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_39,60,138,39,F2A_5643,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_11,Bank_VR_7_11,FAKE,590,40,1000,5000,FPGA_60_138_40,60,138,40,F2A_5644,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_12,Bank_VR_7_12,FAKE,720,40,1000,6000,FPGA_60_138_41,60,138,41,F2A_5645,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_12,Bank_VR_7_12,FAKE,720,40,1000,6000,FPGA_60_138_42,60,138,42,F2A_5646,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_12,Bank_VR_7_12,FAKE,720,40,1000,6000,FPGA_60_138_43,60,138,43,F2A_5647,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_12,Bank_VR_7_12,FAKE,720,40,1000,6000,FPGA_60_138_44,60,138,44,F2A_5648,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_12,Bank_VR_7_12,FAKE,720,40,1000,6000,FPGA_60_138_45,60,138,45,F2A_5649,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_12,Bank_VR_7_12,FAKE,720,40,1000,6000,FPGA_60_138_46,60,138,46,F2A_5650,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_12,Bank_VR_7_12,FAKE,720,40,1000,6000,FPGA_60_138_47,60,138,47,F2A_5651,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,460,40,1000,4000,FPGA_60_139_0,60,139,0,A2F_5532,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,460,40,1000,4000,FPGA_60_139_1,60,139,1,A2F_5533,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,460,40,1000,4000,FPGA_60_139_2,60,139,2,A2F_5534,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_3,60,139,3,A2F_5535,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_4,60,139,4,A2F_5536,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_5,60,139,5,A2F_5537,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_6,60,139,6,A2F_5538,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_7,60,139,7,A2F_5539,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_8,60,139,8,A2F_5540,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_9,60,139,9,A2F_5541,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_10,60,139,10,A2F_5542,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_14,Bank_VR_7_14,FAKE,980,40,2000,1000,FPGA_60_139_11,60,139,11,A2F_5543,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,70,40,1000,1000,FPGA_60_139_24,60,139,24,F2A_5556,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,200,40,1000,2000,FPGA_60_139_25,60,139,25,F2A_5557,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,200,40,1000,2000,FPGA_60_139_26,60,139,26,F2A_5558,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,200,40,1000,2000,FPGA_60_139_27,60,139,27,F2A_5559,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,200,40,1000,2000,FPGA_60_139_28,60,139,28,F2A_5560,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,200,40,1000,2000,FPGA_60_139_29,60,139,29,F2A_5561,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,200,40,1000,2000,FPGA_60_139_30,60,139,30,F2A_5562,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,200,40,1000,2000,FPGA_60_139_31,60,139,31,F2A_5563,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,200,40,1000,2000,FPGA_60_139_32,60,139,32,F2A_5564,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,200,40,1000,2000,FPGA_60_139_33,60,139,33,F2A_5565,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,330,40,1000,3000,FPGA_60_139_34,60,139,34,F2A_5566,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,330,40,1000,3000,FPGA_60_139_35,60,139,35,F2A_5567,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,330,40,1000,3000,FPGA_60_139_36,60,139,36,F2A_5568,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,330,40,1000,3000,FPGA_60_139_37,60,139,37,F2A_5569,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_38,60,139,38,F2A_5570,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_39,60,139,39,F2A_5571,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_13,Bank_VR_7_13,FAKE,590,40,1000,5000,FPGA_60_139_40,60,139,40,F2A_5572,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_14,Bank_VR_7_14,FAKE,720,40,1000,6000,FPGA_60_139_41,60,139,41,F2A_5573,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_14,Bank_VR_7_14,FAKE,720,40,1000,6000,FPGA_60_139_42,60,139,42,F2A_5574,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_14,Bank_VR_7_14,FAKE,720,40,1000,6000,FPGA_60_139_43,60,139,43,F2A_5575,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_14,Bank_VR_7_14,FAKE,720,40,1000,6000,FPGA_60_139_44,60,139,44,F2A_5576,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_14,Bank_VR_7_14,FAKE,720,40,1000,6000,FPGA_60_139_45,60,139,45,F2A_5577,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_14,Bank_VR_7_14,FAKE,720,40,1000,6000,FPGA_60_139_46,60,139,46,F2A_5578,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_14,Bank_VR_7_14,FAKE,720,40,1000,6000,FPGA_60_139_47,60,139,47,F2A_5579,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,460,40,1000,4000,FPGA_60_140_0,60,140,0,A2F_5460,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,460,40,1000,4000,FPGA_60_140_1,60,140,1,A2F_5461,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,460,40,1000,4000,FPGA_60_140_2,60,140,2,A2F_5462,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_3,60,140,3,A2F_5463,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_4,60,140,4,A2F_5464,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_5,60,140,5,A2F_5465,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_6,60,140,6,A2F_5466,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_7,60,140,7,A2F_5467,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_8,60,140,8,A2F_5468,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_9,60,140,9,A2F_5469,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_10,60,140,10,A2F_5470,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_16,Bank_VR_7_16,FAKE,980,40,2000,1000,FPGA_60_140_11,60,140,11,A2F_5471,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,70,40,1000,1000,FPGA_60_140_24,60,140,24,F2A_5484,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,200,40,1000,2000,FPGA_60_140_25,60,140,25,F2A_5485,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,200,40,1000,2000,FPGA_60_140_26,60,140,26,F2A_5486,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,200,40,1000,2000,FPGA_60_140_27,60,140,27,F2A_5487,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,200,40,1000,2000,FPGA_60_140_28,60,140,28,F2A_5488,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,200,40,1000,2000,FPGA_60_140_29,60,140,29,F2A_5489,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,200,40,1000,2000,FPGA_60_140_30,60,140,30,F2A_5490,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,200,40,1000,2000,FPGA_60_140_31,60,140,31,F2A_5491,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,200,40,1000,2000,FPGA_60_140_32,60,140,32,F2A_5492,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,200,40,1000,2000,FPGA_60_140_33,60,140,33,F2A_5493,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,330,40,1000,3000,FPGA_60_140_34,60,140,34,F2A_5494,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,330,40,1000,3000,FPGA_60_140_35,60,140,35,F2A_5495,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,330,40,1000,3000,FPGA_60_140_36,60,140,36,F2A_5496,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,330,40,1000,3000,FPGA_60_140_37,60,140,37,F2A_5497,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_38,60,140,38,F2A_5498,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_39,60,140,39,F2A_5499,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_15,Bank_VR_7_15,FAKE,590,40,1000,5000,FPGA_60_140_40,60,140,40,F2A_5500,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_16,Bank_VR_7_16,FAKE,720,40,1000,6000,FPGA_60_140_41,60,140,41,F2A_5501,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_16,Bank_VR_7_16,FAKE,720,40,1000,6000,FPGA_60_140_42,60,140,42,F2A_5502,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_16,Bank_VR_7_16,FAKE,720,40,1000,6000,FPGA_60_140_43,60,140,43,F2A_5503,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_16,Bank_VR_7_16,FAKE,720,40,1000,6000,FPGA_60_140_44,60,140,44,F2A_5504,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_16,Bank_VR_7_16,FAKE,720,40,1000,6000,FPGA_60_140_45,60,140,45,F2A_5505,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_16,Bank_VR_7_16,FAKE,720,40,1000,6000,FPGA_60_140_46,60,140,46,F2A_5506,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_16,Bank_VR_7_16,FAKE,720,40,1000,6000,FPGA_60_140_47,60,140,47,F2A_5507,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,460,40,1000,4000,FPGA_60_141_0,60,141,0,A2F_5388,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,460,40,1000,4000,FPGA_60_141_1,60,141,1,A2F_5389,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,460,40,1000,4000,FPGA_60_141_2,60,141,2,A2F_5390,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_3,60,141,3,A2F_5391,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_4,60,141,4,A2F_5392,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_5,60,141,5,A2F_5393,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_6,60,141,6,A2F_5394,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_7,60,141,7,A2F_5395,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_8,60,141,8,A2F_5396,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_9,60,141,9,A2F_5397,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_10,60,141,10,A2F_5398,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_18,Bank_VR_7_18,FAKE,980,40,2000,1000,FPGA_60_141_11,60,141,11,A2F_5399,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,70,40,1000,1000,FPGA_60_141_24,60,141,24,F2A_5412,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,200,40,1000,2000,FPGA_60_141_25,60,141,25,F2A_5413,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,200,40,1000,2000,FPGA_60_141_26,60,141,26,F2A_5414,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,200,40,1000,2000,FPGA_60_141_27,60,141,27,F2A_5415,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,200,40,1000,2000,FPGA_60_141_28,60,141,28,F2A_5416,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,200,40,1000,2000,FPGA_60_141_29,60,141,29,F2A_5417,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,200,40,1000,2000,FPGA_60_141_30,60,141,30,F2A_5418,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,200,40,1000,2000,FPGA_60_141_31,60,141,31,F2A_5419,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,200,40,1000,2000,FPGA_60_141_32,60,141,32,F2A_5420,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,200,40,1000,2000,FPGA_60_141_33,60,141,33,F2A_5421,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,330,40,1000,3000,FPGA_60_141_34,60,141,34,F2A_5422,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,330,40,1000,3000,FPGA_60_141_35,60,141,35,F2A_5423,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,330,40,1000,3000,FPGA_60_141_36,60,141,36,F2A_5424,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,330,40,1000,3000,FPGA_60_141_37,60,141,37,F2A_5425,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_38,60,141,38,F2A_5426,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_39,60,141,39,F2A_5427,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_17,Bank_VR_7_17,FAKE,590,40,1000,5000,FPGA_60_141_40,60,141,40,F2A_5428,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_18,Bank_VR_7_18,FAKE,720,40,1000,6000,FPGA_60_141_41,60,141,41,F2A_5429,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_18,Bank_VR_7_18,FAKE,720,40,1000,6000,FPGA_60_141_42,60,141,42,F2A_5430,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_18,Bank_VR_7_18,FAKE,720,40,1000,6000,FPGA_60_141_43,60,141,43,F2A_5431,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_18,Bank_VR_7_18,FAKE,720,40,1000,6000,FPGA_60_141_44,60,141,44,F2A_5432,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_18,Bank_VR_7_18,FAKE,720,40,1000,6000,FPGA_60_141_45,60,141,45,F2A_5433,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_18,Bank_VR_7_18,FAKE,720,40,1000,6000,FPGA_60_141_46,60,141,46,F2A_5434,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_18,Bank_VR_7_18,FAKE,720,40,1000,6000,FPGA_60_141_47,60,141,47,F2A_5435,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,460,40,1000,4000,FPGA_60_142_0,60,142,0,A2F_5316,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,460,40,1000,4000,FPGA_60_142_1,60,142,1,A2F_5317,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,460,40,1000,4000,FPGA_60_142_2,60,142,2,A2F_5318,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_3,60,142,3,A2F_5319,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_4,60,142,4,A2F_5320,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_5,60,142,5,A2F_5321,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_6,60,142,6,A2F_5322,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_7,60,142,7,A2F_5323,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_8,60,142,8,A2F_5324,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_9,60,142,9,A2F_5325,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_10,60,142,10,A2F_5326,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_20,Bank_VR_7_20,FAKE,980,40,2000,1000,FPGA_60_142_11,60,142,11,A2F_5327,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,70,40,1000,1000,FPGA_60_142_24,60,142,24,F2A_5340,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,200,40,1000,2000,FPGA_60_142_25,60,142,25,F2A_5341,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,200,40,1000,2000,FPGA_60_142_26,60,142,26,F2A_5342,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,200,40,1000,2000,FPGA_60_142_27,60,142,27,F2A_5343,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,200,40,1000,2000,FPGA_60_142_28,60,142,28,F2A_5344,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,200,40,1000,2000,FPGA_60_142_29,60,142,29,F2A_5345,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,200,40,1000,2000,FPGA_60_142_30,60,142,30,F2A_5346,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,200,40,1000,2000,FPGA_60_142_31,60,142,31,F2A_5347,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,200,40,1000,2000,FPGA_60_142_32,60,142,32,F2A_5348,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,200,40,1000,2000,FPGA_60_142_33,60,142,33,F2A_5349,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,330,40,1000,3000,FPGA_60_142_34,60,142,34,F2A_5350,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,330,40,1000,3000,FPGA_60_142_35,60,142,35,F2A_5351,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,330,40,1000,3000,FPGA_60_142_36,60,142,36,F2A_5352,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,330,40,1000,3000,FPGA_60_142_37,60,142,37,F2A_5353,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_38,60,142,38,F2A_5354,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_39,60,142,39,F2A_5355,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_19,Bank_VR_7_19,FAKE,590,40,1000,5000,FPGA_60_142_40,60,142,40,F2A_5356,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_20,Bank_VR_7_20,FAKE,720,40,1000,6000,FPGA_60_142_41,60,142,41,F2A_5357,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_20,Bank_VR_7_20,FAKE,720,40,1000,6000,FPGA_60_142_42,60,142,42,F2A_5358,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_20,Bank_VR_7_20,FAKE,720,40,1000,6000,FPGA_60_142_43,60,142,43,F2A_5359,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_20,Bank_VR_7_20,FAKE,720,40,1000,6000,FPGA_60_142_44,60,142,44,F2A_5360,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_20,Bank_VR_7_20,FAKE,720,40,1000,6000,FPGA_60_142_45,60,142,45,F2A_5361,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_20,Bank_VR_7_20,FAKE,720,40,1000,6000,FPGA_60_142_46,60,142,46,F2A_5362,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_20,Bank_VR_7_20,FAKE,720,40,1000,6000,FPGA_60_142_47,60,142,47,F2A_5363,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,330,40,1000,3000,FPGA_60_143_0,60,143,0,A2F_5244,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,330,40,1000,3000,FPGA_60_143_1,60,143,1,A2F_5245,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,330,40,1000,3000,FPGA_60_143_2,60,143,2,A2F_5246,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,330,40,1000,3000,FPGA_60_143_3,60,143,3,A2F_5247,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,330,40,1000,3000,FPGA_60_143_4,60,143,4,A2F_5248,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,330,40,1000,3000,FPGA_60_143_5,60,143,5,A2F_5249,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,460,40,1000,4000,FPGA_60_143_6,60,143,6,A2F_5250,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,460,40,1000,4000,FPGA_60_143_7,60,143,7,A2F_5251,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,460,40,1000,4000,FPGA_60_143_8,60,143,8,A2F_5252,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,460,40,1000,4000,FPGA_60_143_9,60,143,9,A2F_5253,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,460,40,1000,4000,FPGA_60_143_10,60,143,10,A2F_5254,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,70,40,1000,1000,FPGA_60_143_24,60,143,24,F2A_5268,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,70,40,1000,1000,FPGA_60_143_25,60,143,25,F2A_5269,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,70,40,1000,1000,FPGA_60_143_26,60,143,26,F2A_5270,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,70,40,1000,1000,FPGA_60_143_27,60,143,27,F2A_5271,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,70,40,1000,1000,FPGA_60_143_28,60,143,28,F2A_5272,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,70,40,1000,1000,FPGA_60_143_29,60,143,29,F2A_5273,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,70,40,1000,1000,FPGA_60_143_30,60,143,30,F2A_5274,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,70,40,1000,1000,FPGA_60_143_31,60,143,31,F2A_5275,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,70,40,1000,1000,FPGA_60_143_32,60,143,32,F2A_5276,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,460,40,1000,4000,FPGA_60_144_0,60,144,0,A2F_5172,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,460,40,1000,4000,FPGA_60_144_1,60,144,1,A2F_5173,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,460,40,1000,4000,FPGA_60_144_2,60,144,2,A2F_5174,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_3,60,144,3,A2F_5175,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_4,60,144,4,A2F_5176,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_5,60,144,5,A2F_5177,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_6,60,144,6,A2F_5178,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_7,60,144,7,A2F_5179,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_8,60,144,8,A2F_5180,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_9,60,144,9,A2F_5181,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_10,60,144,10,A2F_5182,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_22,Bank_VR_7_22,FAKE,980,40,2000,1000,FPGA_60_144_11,60,144,11,A2F_5183,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,70,40,1000,1000,FPGA_60_144_24,60,144,24,F2A_5196,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,200,40,1000,2000,FPGA_60_144_25,60,144,25,F2A_5197,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,200,40,1000,2000,FPGA_60_144_26,60,144,26,F2A_5198,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,200,40,1000,2000,FPGA_60_144_27,60,144,27,F2A_5199,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,200,40,1000,2000,FPGA_60_144_28,60,144,28,F2A_5200,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,200,40,1000,2000,FPGA_60_144_29,60,144,29,F2A_5201,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,200,40,1000,2000,FPGA_60_144_30,60,144,30,F2A_5202,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,200,40,1000,2000,FPGA_60_144_31,60,144,31,F2A_5203,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,200,40,1000,2000,FPGA_60_144_32,60,144,32,F2A_5204,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,200,40,1000,2000,FPGA_60_144_33,60,144,33,F2A_5205,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,330,40,1000,3000,FPGA_60_144_34,60,144,34,F2A_5206,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,330,40,1000,3000,FPGA_60_144_35,60,144,35,F2A_5207,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,330,40,1000,3000,FPGA_60_144_36,60,144,36,F2A_5208,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,330,40,1000,3000,FPGA_60_144_37,60,144,37,F2A_5209,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_38,60,144,38,F2A_5210,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_39,60,144,39,F2A_5211,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_21,Bank_VR_7_21,FAKE,590,40,1000,5000,FPGA_60_144_40,60,144,40,F2A_5212,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_22,Bank_VR_7_22,FAKE,720,40,1000,6000,FPGA_60_144_41,60,144,41,F2A_5213,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_22,Bank_VR_7_22,FAKE,720,40,1000,6000,FPGA_60_144_42,60,144,42,F2A_5214,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_22,Bank_VR_7_22,FAKE,720,40,1000,6000,FPGA_60_144_43,60,144,43,F2A_5215,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_22,Bank_VR_7_22,FAKE,720,40,1000,6000,FPGA_60_144_44,60,144,44,F2A_5216,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_22,Bank_VR_7_22,FAKE,720,40,1000,6000,FPGA_60_144_45,60,144,45,F2A_5217,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_22,Bank_VR_7_22,FAKE,720,40,1000,6000,FPGA_60_144_46,60,144,46,F2A_5218,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_22,Bank_VR_7_22,FAKE,720,40,1000,6000,FPGA_60_144_47,60,144,47,F2A_5219,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,460,40,1000,4000,FPGA_60_145_0,60,145,0,A2F_5100,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,460,40,1000,4000,FPGA_60_145_1,60,145,1,A2F_5101,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,460,40,1000,4000,FPGA_60_145_2,60,145,2,A2F_5102,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_3,60,145,3,A2F_5103,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_4,60,145,4,A2F_5104,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_5,60,145,5,A2F_5105,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_6,60,145,6,A2F_5106,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_7,60,145,7,A2F_5107,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_8,60,145,8,A2F_5108,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_9,60,145,9,A2F_5109,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_10,60,145,10,A2F_5110,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_24,Bank_VR_7_24,FAKE,980,40,2000,1000,FPGA_60_145_11,60,145,11,A2F_5111,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,70,40,1000,1000,FPGA_60_145_24,60,145,24,F2A_5124,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,200,40,1000,2000,FPGA_60_145_25,60,145,25,F2A_5125,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,200,40,1000,2000,FPGA_60_145_26,60,145,26,F2A_5126,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,200,40,1000,2000,FPGA_60_145_27,60,145,27,F2A_5127,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,200,40,1000,2000,FPGA_60_145_28,60,145,28,F2A_5128,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,200,40,1000,2000,FPGA_60_145_29,60,145,29,F2A_5129,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,200,40,1000,2000,FPGA_60_145_30,60,145,30,F2A_5130,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,200,40,1000,2000,FPGA_60_145_31,60,145,31,F2A_5131,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,200,40,1000,2000,FPGA_60_145_32,60,145,32,F2A_5132,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,200,40,1000,2000,FPGA_60_145_33,60,145,33,F2A_5133,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,330,40,1000,3000,FPGA_60_145_34,60,145,34,F2A_5134,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,330,40,1000,3000,FPGA_60_145_35,60,145,35,F2A_5135,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,330,40,1000,3000,FPGA_60_145_36,60,145,36,F2A_5136,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,330,40,1000,3000,FPGA_60_145_37,60,145,37,F2A_5137,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_38,60,145,38,F2A_5138,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_39,60,145,39,F2A_5139,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_23,Bank_VR_7_23,FAKE,590,40,1000,5000,FPGA_60_145_40,60,145,40,F2A_5140,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_24,Bank_VR_7_24,FAKE,720,40,1000,6000,FPGA_60_145_41,60,145,41,F2A_5141,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_24,Bank_VR_7_24,FAKE,720,40,1000,6000,FPGA_60_145_42,60,145,42,F2A_5142,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_24,Bank_VR_7_24,FAKE,720,40,1000,6000,FPGA_60_145_43,60,145,43,F2A_5143,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_24,Bank_VR_7_24,FAKE,720,40,1000,6000,FPGA_60_145_44,60,145,44,F2A_5144,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_24,Bank_VR_7_24,FAKE,720,40,1000,6000,FPGA_60_145_45,60,145,45,F2A_5145,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_24,Bank_VR_7_24,FAKE,720,40,1000,6000,FPGA_60_145_46,60,145,46,F2A_5146,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_24,Bank_VR_7_24,FAKE,720,40,1000,6000,FPGA_60_145_47,60,145,47,F2A_5147,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,460,40,1000,4000,FPGA_60_146_0,60,146,0,A2F_5028,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,460,40,1000,4000,FPGA_60_146_1,60,146,1,A2F_5029,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,460,40,1000,4000,FPGA_60_146_2,60,146,2,A2F_5030,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_3,60,146,3,A2F_5031,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_4,60,146,4,A2F_5032,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_5,60,146,5,A2F_5033,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_6,60,146,6,A2F_5034,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_7,60,146,7,A2F_5035,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_8,60,146,8,A2F_5036,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_9,60,146,9,A2F_5037,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_10,60,146,10,A2F_5038,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_26,Bank_VR_7_26,FAKE,980,40,2000,1000,FPGA_60_146_11,60,146,11,A2F_5039,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,70,40,1000,1000,FPGA_60_146_24,60,146,24,F2A_5052,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,200,40,1000,2000,FPGA_60_146_25,60,146,25,F2A_5053,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,200,40,1000,2000,FPGA_60_146_26,60,146,26,F2A_5054,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,200,40,1000,2000,FPGA_60_146_27,60,146,27,F2A_5055,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,200,40,1000,2000,FPGA_60_146_28,60,146,28,F2A_5056,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,200,40,1000,2000,FPGA_60_146_29,60,146,29,F2A_5057,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,200,40,1000,2000,FPGA_60_146_30,60,146,30,F2A_5058,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,200,40,1000,2000,FPGA_60_146_31,60,146,31,F2A_5059,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,200,40,1000,2000,FPGA_60_146_32,60,146,32,F2A_5060,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,200,40,1000,2000,FPGA_60_146_33,60,146,33,F2A_5061,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,330,40,1000,3000,FPGA_60_146_34,60,146,34,F2A_5062,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,330,40,1000,3000,FPGA_60_146_35,60,146,35,F2A_5063,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,330,40,1000,3000,FPGA_60_146_36,60,146,36,F2A_5064,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,330,40,1000,3000,FPGA_60_146_37,60,146,37,F2A_5065,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_38,60,146,38,F2A_5066,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_39,60,146,39,F2A_5067,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_25,Bank_VR_7_25,FAKE,590,40,1000,5000,FPGA_60_146_40,60,146,40,F2A_5068,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_26,Bank_VR_7_26,FAKE,720,40,1000,6000,FPGA_60_146_41,60,146,41,F2A_5069,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_26,Bank_VR_7_26,FAKE,720,40,1000,6000,FPGA_60_146_42,60,146,42,F2A_5070,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_26,Bank_VR_7_26,FAKE,720,40,1000,6000,FPGA_60_146_43,60,146,43,F2A_5071,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_26,Bank_VR_7_26,FAKE,720,40,1000,6000,FPGA_60_146_44,60,146,44,F2A_5072,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_26,Bank_VR_7_26,FAKE,720,40,1000,6000,FPGA_60_146_45,60,146,45,F2A_5073,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_26,Bank_VR_7_26,FAKE,720,40,1000,6000,FPGA_60_146_46,60,146,46,F2A_5074,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_26,Bank_VR_7_26,FAKE,720,40,1000,6000,FPGA_60_146_47,60,146,47,F2A_5075,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,460,40,1000,4000,FPGA_60_147_0,60,147,0,A2F_4956,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,460,40,1000,4000,FPGA_60_147_1,60,147,1,A2F_4957,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,460,40,1000,4000,FPGA_60_147_2,60,147,2,A2F_4958,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_3,60,147,3,A2F_4959,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_4,60,147,4,A2F_4960,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_5,60,147,5,A2F_4961,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_6,60,147,6,A2F_4962,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_7,60,147,7,A2F_4963,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_8,60,147,8,A2F_4964,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_9,60,147,9,A2F_4965,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_10,60,147,10,A2F_4966,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_28,Bank_VR_7_28,FAKE,980,40,2000,1000,FPGA_60_147_11,60,147,11,A2F_4967,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,70,40,1000,1000,FPGA_60_147_24,60,147,24,F2A_4980,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,200,40,1000,2000,FPGA_60_147_25,60,147,25,F2A_4981,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,200,40,1000,2000,FPGA_60_147_26,60,147,26,F2A_4982,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,200,40,1000,2000,FPGA_60_147_27,60,147,27,F2A_4983,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,200,40,1000,2000,FPGA_60_147_28,60,147,28,F2A_4984,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,200,40,1000,2000,FPGA_60_147_29,60,147,29,F2A_4985,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,200,40,1000,2000,FPGA_60_147_30,60,147,30,F2A_4986,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,200,40,1000,2000,FPGA_60_147_31,60,147,31,F2A_4987,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,200,40,1000,2000,FPGA_60_147_32,60,147,32,F2A_4988,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,200,40,1000,2000,FPGA_60_147_33,60,147,33,F2A_4989,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,330,40,1000,3000,FPGA_60_147_34,60,147,34,F2A_4990,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,330,40,1000,3000,FPGA_60_147_35,60,147,35,F2A_4991,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,330,40,1000,3000,FPGA_60_147_36,60,147,36,F2A_4992,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,330,40,1000,3000,FPGA_60_147_37,60,147,37,F2A_4993,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_38,60,147,38,F2A_4994,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_39,60,147,39,F2A_4995,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_27,Bank_VR_7_27,FAKE,590,40,1000,5000,FPGA_60_147_40,60,147,40,F2A_4996,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_28,Bank_VR_7_28,FAKE,720,40,1000,6000,FPGA_60_147_41,60,147,41,F2A_4997,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_28,Bank_VR_7_28,FAKE,720,40,1000,6000,FPGA_60_147_42,60,147,42,F2A_4998,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_28,Bank_VR_7_28,FAKE,720,40,1000,6000,FPGA_60_147_43,60,147,43,F2A_4999,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_28,Bank_VR_7_28,FAKE,720,40,1000,6000,FPGA_60_147_44,60,147,44,F2A_5000,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_28,Bank_VR_7_28,FAKE,720,40,1000,6000,FPGA_60_147_45,60,147,45,F2A_5001,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_28,Bank_VR_7_28,FAKE,720,40,1000,6000,FPGA_60_147_46,60,147,46,F2A_5002,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_28,Bank_VR_7_28,FAKE,720,40,1000,6000,FPGA_60_147_47,60,147,47,F2A_5003,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,460,40,1000,4000,FPGA_60_148_0,60,148,0,A2F_4884,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,460,40,1000,4000,FPGA_60_148_1,60,148,1,A2F_4885,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,460,40,1000,4000,FPGA_60_148_2,60,148,2,A2F_4886,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_3,60,148,3,A2F_4887,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_4,60,148,4,A2F_4888,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_5,60,148,5,A2F_4889,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_6,60,148,6,A2F_4890,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_7,60,148,7,A2F_4891,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_8,60,148,8,A2F_4892,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_9,60,148,9,A2F_4893,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_10,60,148,10,A2F_4894,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_30,Bank_VR_7_30,FAKE,980,40,2000,1000,FPGA_60_148_11,60,148,11,A2F_4895,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,70,40,1000,1000,FPGA_60_148_24,60,148,24,F2A_4908,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,200,40,1000,2000,FPGA_60_148_25,60,148,25,F2A_4909,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,200,40,1000,2000,FPGA_60_148_26,60,148,26,F2A_4910,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,200,40,1000,2000,FPGA_60_148_27,60,148,27,F2A_4911,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,200,40,1000,2000,FPGA_60_148_28,60,148,28,F2A_4912,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,200,40,1000,2000,FPGA_60_148_29,60,148,29,F2A_4913,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,200,40,1000,2000,FPGA_60_148_30,60,148,30,F2A_4914,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,200,40,1000,2000,FPGA_60_148_31,60,148,31,F2A_4915,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,200,40,1000,2000,FPGA_60_148_32,60,148,32,F2A_4916,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,200,40,1000,2000,FPGA_60_148_33,60,148,33,F2A_4917,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,330,40,1000,3000,FPGA_60_148_34,60,148,34,F2A_4918,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,330,40,1000,3000,FPGA_60_148_35,60,148,35,F2A_4919,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,330,40,1000,3000,FPGA_60_148_36,60,148,36,F2A_4920,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,330,40,1000,3000,FPGA_60_148_37,60,148,37,F2A_4921,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_38,60,148,38,F2A_4922,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_39,60,148,39,F2A_4923,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_29,Bank_VR_7_29,FAKE,590,40,1000,5000,FPGA_60_148_40,60,148,40,F2A_4924,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_30,Bank_VR_7_30,FAKE,720,40,1000,6000,FPGA_60_148_41,60,148,41,F2A_4925,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_30,Bank_VR_7_30,FAKE,720,40,1000,6000,FPGA_60_148_42,60,148,42,F2A_4926,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_30,Bank_VR_7_30,FAKE,720,40,1000,6000,FPGA_60_148_43,60,148,43,F2A_4927,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_30,Bank_VR_7_30,FAKE,720,40,1000,6000,FPGA_60_148_44,60,148,44,F2A_4928,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_30,Bank_VR_7_30,FAKE,720,40,1000,6000,FPGA_60_148_45,60,148,45,F2A_4929,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_30,Bank_VR_7_30,FAKE,720,40,1000,6000,FPGA_60_148_46,60,148,46,F2A_4930,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_30,Bank_VR_7_30,FAKE,720,40,1000,6000,FPGA_60_148_47,60,148,47,F2A_4931,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,460,40,1000,4000,FPGA_60_149_0,60,149,0,A2F_4812,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,460,40,1000,4000,FPGA_60_149_1,60,149,1,A2F_4813,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,460,40,1000,4000,FPGA_60_149_2,60,149,2,A2F_4814,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_3,60,149,3,A2F_4815,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_4,60,149,4,A2F_4816,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_5,60,149,5,A2F_4817,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_6,60,149,6,A2F_4818,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_7,60,149,7,A2F_4819,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_8,60,149,8,A2F_4820,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_9,60,149,9,A2F_4821,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_10,60,149,10,A2F_4822,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_32,Bank_VR_7_32,FAKE,980,40,2000,1000,FPGA_60_149_11,60,149,11,A2F_4823,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,70,40,1000,1000,FPGA_60_149_24,60,149,24,F2A_4836,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,200,40,1000,2000,FPGA_60_149_25,60,149,25,F2A_4837,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,200,40,1000,2000,FPGA_60_149_26,60,149,26,F2A_4838,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,200,40,1000,2000,FPGA_60_149_27,60,149,27,F2A_4839,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,200,40,1000,2000,FPGA_60_149_28,60,149,28,F2A_4840,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,200,40,1000,2000,FPGA_60_149_29,60,149,29,F2A_4841,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,200,40,1000,2000,FPGA_60_149_30,60,149,30,F2A_4842,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,200,40,1000,2000,FPGA_60_149_31,60,149,31,F2A_4843,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,200,40,1000,2000,FPGA_60_149_32,60,149,32,F2A_4844,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,200,40,1000,2000,FPGA_60_149_33,60,149,33,F2A_4845,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,330,40,1000,3000,FPGA_60_149_34,60,149,34,F2A_4846,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,330,40,1000,3000,FPGA_60_149_35,60,149,35,F2A_4847,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,330,40,1000,3000,FPGA_60_149_36,60,149,36,F2A_4848,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,330,40,1000,3000,FPGA_60_149_37,60,149,37,F2A_4849,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_38,60,149,38,F2A_4850,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_39,60,149,39,F2A_4851,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_31,Bank_VR_7_31,FAKE,590,40,1000,5000,FPGA_60_149_40,60,149,40,F2A_4852,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_32,Bank_VR_7_32,FAKE,720,40,1000,6000,FPGA_60_149_41,60,149,41,F2A_4853,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_32,Bank_VR_7_32,FAKE,720,40,1000,6000,FPGA_60_149_42,60,149,42,F2A_4854,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_32,Bank_VR_7_32,FAKE,720,40,1000,6000,FPGA_60_149_43,60,149,43,F2A_4855,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_32,Bank_VR_7_32,FAKE,720,40,1000,6000,FPGA_60_149_44,60,149,44,F2A_4856,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_32,Bank_VR_7_32,FAKE,720,40,1000,6000,FPGA_60_149_45,60,149,45,F2A_4857,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_32,Bank_VR_7_32,FAKE,720,40,1000,6000,FPGA_60_149_46,60,149,46,F2A_4858,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_32,Bank_VR_7_32,FAKE,720,40,1000,6000,FPGA_60_149_47,60,149,47,F2A_4859,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,460,40,1000,4000,FPGA_60_150_0,60,150,0,A2F_4740,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,460,40,1000,4000,FPGA_60_150_1,60,150,1,A2F_4741,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,460,40,1000,4000,FPGA_60_150_2,60,150,2,A2F_4742,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_3,60,150,3,A2F_4743,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_4,60,150,4,A2F_4744,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_5,60,150,5,A2F_4745,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_6,60,150,6,A2F_4746,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_7,60,150,7,A2F_4747,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_8,60,150,8,A2F_4748,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_9,60,150,9,A2F_4749,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_10,60,150,10,A2F_4750,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_34,Bank_VR_7_34,FAKE,980,40,2000,1000,FPGA_60_150_11,60,150,11,A2F_4751,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,70,40,1000,1000,FPGA_60_150_24,60,150,24,F2A_4764,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,200,40,1000,2000,FPGA_60_150_25,60,150,25,F2A_4765,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,200,40,1000,2000,FPGA_60_150_26,60,150,26,F2A_4766,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,200,40,1000,2000,FPGA_60_150_27,60,150,27,F2A_4767,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,200,40,1000,2000,FPGA_60_150_28,60,150,28,F2A_4768,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,200,40,1000,2000,FPGA_60_150_29,60,150,29,F2A_4769,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,200,40,1000,2000,FPGA_60_150_30,60,150,30,F2A_4770,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,200,40,1000,2000,FPGA_60_150_31,60,150,31,F2A_4771,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,200,40,1000,2000,FPGA_60_150_32,60,150,32,F2A_4772,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,200,40,1000,2000,FPGA_60_150_33,60,150,33,F2A_4773,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,330,40,1000,3000,FPGA_60_150_34,60,150,34,F2A_4774,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,330,40,1000,3000,FPGA_60_150_35,60,150,35,F2A_4775,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,330,40,1000,3000,FPGA_60_150_36,60,150,36,F2A_4776,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,330,40,1000,3000,FPGA_60_150_37,60,150,37,F2A_4777,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_38,60,150,38,F2A_4778,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_39,60,150,39,F2A_4779,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_33,Bank_VR_7_33,FAKE,590,40,1000,5000,FPGA_60_150_40,60,150,40,F2A_4780,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_34,Bank_VR_7_34,FAKE,720,40,1000,6000,FPGA_60_150_41,60,150,41,F2A_4781,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_34,Bank_VR_7_34,FAKE,720,40,1000,6000,FPGA_60_150_42,60,150,42,F2A_4782,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_34,Bank_VR_7_34,FAKE,720,40,1000,6000,FPGA_60_150_43,60,150,43,F2A_4783,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_34,Bank_VR_7_34,FAKE,720,40,1000,6000,FPGA_60_150_44,60,150,44,F2A_4784,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_34,Bank_VR_7_34,FAKE,720,40,1000,6000,FPGA_60_150_45,60,150,45,F2A_4785,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_34,Bank_VR_7_34,FAKE,720,40,1000,6000,FPGA_60_150_46,60,150,46,F2A_4786,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_34,Bank_VR_7_34,FAKE,720,40,1000,6000,FPGA_60_150_47,60,150,47,F2A_4787,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,460,40,1000,4000,FPGA_60_151_0,60,151,0,A2F_4668,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,460,40,1000,4000,FPGA_60_151_1,60,151,1,A2F_4669,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,460,40,1000,4000,FPGA_60_151_2,60,151,2,A2F_4670,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_3,60,151,3,A2F_4671,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_4,60,151,4,A2F_4672,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_5,60,151,5,A2F_4673,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_6,60,151,6,A2F_4674,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_7,60,151,7,A2F_4675,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_8,60,151,8,A2F_4676,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_9,60,151,9,A2F_4677,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_10,60,151,10,A2F_4678,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_36,Bank_VR_7_36,FAKE,980,40,2000,1000,FPGA_60_151_11,60,151,11,A2F_4679,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,70,40,1000,1000,FPGA_60_151_24,60,151,24,F2A_4692,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,200,40,1000,2000,FPGA_60_151_25,60,151,25,F2A_4693,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,200,40,1000,2000,FPGA_60_151_26,60,151,26,F2A_4694,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,200,40,1000,2000,FPGA_60_151_27,60,151,27,F2A_4695,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,200,40,1000,2000,FPGA_60_151_28,60,151,28,F2A_4696,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,200,40,1000,2000,FPGA_60_151_29,60,151,29,F2A_4697,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,200,40,1000,2000,FPGA_60_151_30,60,151,30,F2A_4698,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,200,40,1000,2000,FPGA_60_151_31,60,151,31,F2A_4699,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,200,40,1000,2000,FPGA_60_151_32,60,151,32,F2A_4700,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,200,40,1000,2000,FPGA_60_151_33,60,151,33,F2A_4701,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,330,40,1000,3000,FPGA_60_151_34,60,151,34,F2A_4702,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,330,40,1000,3000,FPGA_60_151_35,60,151,35,F2A_4703,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,330,40,1000,3000,FPGA_60_151_36,60,151,36,F2A_4704,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,330,40,1000,3000,FPGA_60_151_37,60,151,37,F2A_4705,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_38,60,151,38,F2A_4706,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_39,60,151,39,F2A_4707,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_35,Bank_VR_7_35,FAKE,590,40,1000,5000,FPGA_60_151_40,60,151,40,F2A_4708,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_36,Bank_VR_7_36,FAKE,720,40,1000,6000,FPGA_60_151_41,60,151,41,F2A_4709,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_36,Bank_VR_7_36,FAKE,720,40,1000,6000,FPGA_60_151_42,60,151,42,F2A_4710,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_36,Bank_VR_7_36,FAKE,720,40,1000,6000,FPGA_60_151_43,60,151,43,F2A_4711,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_36,Bank_VR_7_36,FAKE,720,40,1000,6000,FPGA_60_151_44,60,151,44,F2A_4712,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_36,Bank_VR_7_36,FAKE,720,40,1000,6000,FPGA_60_151_45,60,151,45,F2A_4713,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_36,Bank_VR_7_36,FAKE,720,40,1000,6000,FPGA_60_151_46,60,151,46,F2A_4714,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_36,Bank_VR_7_36,FAKE,720,40,1000,6000,FPGA_60_151_47,60,151,47,F2A_4715,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,460,40,1000,4000,FPGA_60_152_0,60,152,0,A2F_4596,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,460,40,1000,4000,FPGA_60_152_1,60,152,1,A2F_4597,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,460,40,1000,4000,FPGA_60_152_2,60,152,2,A2F_4598,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_3,60,152,3,A2F_4599,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_4,60,152,4,A2F_4600,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_5,60,152,5,A2F_4601,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_6,60,152,6,A2F_4602,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_7,60,152,7,A2F_4603,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_8,60,152,8,A2F_4604,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_9,60,152,9,A2F_4605,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_10,60,152,10,A2F_4606,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_38,Bank_VR_7_38,FAKE,980,40,2000,1000,FPGA_60_152_11,60,152,11,A2F_4607,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,70,40,1000,1000,FPGA_60_152_24,60,152,24,F2A_4620,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,200,40,1000,2000,FPGA_60_152_25,60,152,25,F2A_4621,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,200,40,1000,2000,FPGA_60_152_26,60,152,26,F2A_4622,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,200,40,1000,2000,FPGA_60_152_27,60,152,27,F2A_4623,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,200,40,1000,2000,FPGA_60_152_28,60,152,28,F2A_4624,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,200,40,1000,2000,FPGA_60_152_29,60,152,29,F2A_4625,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,200,40,1000,2000,FPGA_60_152_30,60,152,30,F2A_4626,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,200,40,1000,2000,FPGA_60_152_31,60,152,31,F2A_4627,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,200,40,1000,2000,FPGA_60_152_32,60,152,32,F2A_4628,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,200,40,1000,2000,FPGA_60_152_33,60,152,33,F2A_4629,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,330,40,1000,3000,FPGA_60_152_34,60,152,34,F2A_4630,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,330,40,1000,3000,FPGA_60_152_35,60,152,35,F2A_4631,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,330,40,1000,3000,FPGA_60_152_36,60,152,36,F2A_4632,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,330,40,1000,3000,FPGA_60_152_37,60,152,37,F2A_4633,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_38,60,152,38,F2A_4634,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_39,60,152,39,F2A_4635,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_37,Bank_VR_7_37,FAKE,590,40,1000,5000,FPGA_60_152_40,60,152,40,F2A_4636,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_38,Bank_VR_7_38,FAKE,720,40,1000,6000,FPGA_60_152_41,60,152,41,F2A_4637,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_38,Bank_VR_7_38,FAKE,720,40,1000,6000,FPGA_60_152_42,60,152,42,F2A_4638,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_38,Bank_VR_7_38,FAKE,720,40,1000,6000,FPGA_60_152_43,60,152,43,F2A_4639,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_38,Bank_VR_7_38,FAKE,720,40,1000,6000,FPGA_60_152_44,60,152,44,F2A_4640,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_38,Bank_VR_7_38,FAKE,720,40,1000,6000,FPGA_60_152_45,60,152,45,F2A_4641,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_38,Bank_VR_7_38,FAKE,720,40,1000,6000,FPGA_60_152_46,60,152,46,F2A_4642,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_38,Bank_VR_7_38,FAKE,720,40,1000,6000,FPGA_60_152_47,60,152,47,F2A_4643,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,460,40,1000,4000,FPGA_60_153_0,60,153,0,A2F_4524,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,460,40,1000,4000,FPGA_60_153_1,60,153,1,A2F_4525,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,460,40,1000,4000,FPGA_60_153_2,60,153,2,A2F_4526,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_3,60,153,3,A2F_4527,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_4,60,153,4,A2F_4528,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_5,60,153,5,A2F_4529,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_6,60,153,6,A2F_4530,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_7,60,153,7,A2F_4531,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_8,60,153,8,A2F_4532,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_9,60,153,9,A2F_4533,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_10,60,153,10,A2F_4534,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_40,Bank_VR_7_40,FAKE,980,40,2000,1000,FPGA_60_153_11,60,153,11,A2F_4535,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,70,40,1000,1000,FPGA_60_153_24,60,153,24,F2A_4548,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,200,40,1000,2000,FPGA_60_153_25,60,153,25,F2A_4549,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,200,40,1000,2000,FPGA_60_153_26,60,153,26,F2A_4550,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,200,40,1000,2000,FPGA_60_153_27,60,153,27,F2A_4551,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,200,40,1000,2000,FPGA_60_153_28,60,153,28,F2A_4552,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,200,40,1000,2000,FPGA_60_153_29,60,153,29,F2A_4553,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,200,40,1000,2000,FPGA_60_153_30,60,153,30,F2A_4554,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,200,40,1000,2000,FPGA_60_153_31,60,153,31,F2A_4555,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,200,40,1000,2000,FPGA_60_153_32,60,153,32,F2A_4556,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,200,40,1000,2000,FPGA_60_153_33,60,153,33,F2A_4557,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,330,40,1000,3000,FPGA_60_153_34,60,153,34,F2A_4558,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,330,40,1000,3000,FPGA_60_153_35,60,153,35,F2A_4559,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,330,40,1000,3000,FPGA_60_153_36,60,153,36,F2A_4560,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,330,40,1000,3000,FPGA_60_153_37,60,153,37,F2A_4561,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_38,60,153,38,F2A_4562,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_39,60,153,39,F2A_4563,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_39,Bank_VR_7_39,FAKE,590,40,1000,5000,FPGA_60_153_40,60,153,40,F2A_4564,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_40,Bank_VR_7_40,FAKE,720,40,1000,6000,FPGA_60_153_41,60,153,41,F2A_4565,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_40,Bank_VR_7_40,FAKE,720,40,1000,6000,FPGA_60_153_42,60,153,42,F2A_4566,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_40,Bank_VR_7_40,FAKE,720,40,1000,6000,FPGA_60_153_43,60,153,43,F2A_4567,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_40,Bank_VR_7_40,FAKE,720,40,1000,6000,FPGA_60_153_44,60,153,44,F2A_4568,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_40,Bank_VR_7_40,FAKE,720,40,1000,6000,FPGA_60_153_45,60,153,45,F2A_4569,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_40,Bank_VR_7_40,FAKE,720,40,1000,6000,FPGA_60_153_46,60,153,46,F2A_4570,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_7_40,Bank_VR_7_40,FAKE,720,40,1000,6000,FPGA_60_153_47,60,153,47,F2A_4571,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,330,40,1000,3000,FPGA_60_154_0,60,154,0,A2F_4452,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,330,40,1000,3000,FPGA_60_154_1,60,154,1,A2F_4453,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,330,40,1000,3000,FPGA_60_154_2,60,154,2,A2F_4454,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,330,40,1000,3000,FPGA_60_154_3,60,154,3,A2F_4455,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,330,40,1000,3000,FPGA_60_154_4,60,154,4,A2F_4456,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,330,40,1000,3000,FPGA_60_154_5,60,154,5,A2F_4457,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,460,40,1000,4000,FPGA_60_154_6,60,154,6,A2F_4458,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,460,40,1000,4000,FPGA_60_154_7,60,154,7,A2F_4459,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,460,40,1000,4000,FPGA_60_154_8,60,154,8,A2F_4460,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,460,40,1000,4000,FPGA_60_154_9,60,154,9,A2F_4461,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,460,40,1000,4000,FPGA_60_154_10,60,154,10,A2F_4462,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,70,40,1000,1000,FPGA_60_154_24,60,154,24,F2A_4476,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,70,40,1000,1000,FPGA_60_154_25,60,154,25,F2A_4477,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,70,40,1000,1000,FPGA_60_154_26,60,154,26,F2A_4478,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,70,40,1000,1000,FPGA_60_154_27,60,154,27,F2A_4479,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,70,40,1000,1000,FPGA_60_154_28,60,154,28,F2A_4480,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,70,40,1000,1000,FPGA_60_154_29,60,154,29,F2A_4481,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,70,40,1000,1000,FPGA_60_154_30,60,154,30,F2A_4482,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,70,40,1000,1000,FPGA_60_154_31,60,154,31,F2A_4483,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,70,40,1000,1000,FPGA_60_154_32,60,154,32,F2A_4484,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,460,40,1000,4000,FPGA_60_155_0,60,155,0,A2F_4380,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,460,40,1000,4000,FPGA_60_155_1,60,155,1,A2F_4381,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,460,40,1000,4000,FPGA_60_155_2,60,155,2,A2F_4382,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_3,60,155,3,A2F_4383,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_4,60,155,4,A2F_4384,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_5,60,155,5,A2F_4385,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_6,60,155,6,A2F_4386,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_7,60,155,7,A2F_4387,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_8,60,155,8,A2F_4388,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_9,60,155,9,A2F_4389,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_10,60,155,10,A2F_4390,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_2,Bank_VR_8_2,FAKE,980,40,2000,1000,FPGA_60_155_11,60,155,11,A2F_4391,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,70,40,1000,1000,FPGA_60_155_24,60,155,24,F2A_4404,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,200,40,1000,2000,FPGA_60_155_25,60,155,25,F2A_4405,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,200,40,1000,2000,FPGA_60_155_26,60,155,26,F2A_4406,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,200,40,1000,2000,FPGA_60_155_27,60,155,27,F2A_4407,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,200,40,1000,2000,FPGA_60_155_28,60,155,28,F2A_4408,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,200,40,1000,2000,FPGA_60_155_29,60,155,29,F2A_4409,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,200,40,1000,2000,FPGA_60_155_30,60,155,30,F2A_4410,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,200,40,1000,2000,FPGA_60_155_31,60,155,31,F2A_4411,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,200,40,1000,2000,FPGA_60_155_32,60,155,32,F2A_4412,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,200,40,1000,2000,FPGA_60_155_33,60,155,33,F2A_4413,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,330,40,1000,3000,FPGA_60_155_34,60,155,34,F2A_4414,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,330,40,1000,3000,FPGA_60_155_35,60,155,35,F2A_4415,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,330,40,1000,3000,FPGA_60_155_36,60,155,36,F2A_4416,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,330,40,1000,3000,FPGA_60_155_37,60,155,37,F2A_4417,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_38,60,155,38,F2A_4418,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_39,60,155,39,F2A_4419,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_1,Bank_VR_8_1,FAKE,590,40,1000,5000,FPGA_60_155_40,60,155,40,F2A_4420,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_2,Bank_VR_8_2,FAKE,720,40,1000,6000,FPGA_60_155_41,60,155,41,F2A_4421,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_2,Bank_VR_8_2,FAKE,720,40,1000,6000,FPGA_60_155_42,60,155,42,F2A_4422,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_2,Bank_VR_8_2,FAKE,720,40,1000,6000,FPGA_60_155_43,60,155,43,F2A_4423,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_2,Bank_VR_8_2,FAKE,720,40,1000,6000,FPGA_60_155_44,60,155,44,F2A_4424,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_2,Bank_VR_8_2,FAKE,720,40,1000,6000,FPGA_60_155_45,60,155,45,F2A_4425,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_2,Bank_VR_8_2,FAKE,720,40,1000,6000,FPGA_60_155_46,60,155,46,F2A_4426,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_2,Bank_VR_8_2,FAKE,720,40,1000,6000,FPGA_60_155_47,60,155,47,F2A_4427,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,460,40,1000,4000,FPGA_60_156_0,60,156,0,A2F_4308,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,460,40,1000,4000,FPGA_60_156_1,60,156,1,A2F_4309,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,460,40,1000,4000,FPGA_60_156_2,60,156,2,A2F_4310,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_3,60,156,3,A2F_4311,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_4,60,156,4,A2F_4312,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_5,60,156,5,A2F_4313,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_6,60,156,6,A2F_4314,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_7,60,156,7,A2F_4315,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_8,60,156,8,A2F_4316,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_9,60,156,9,A2F_4317,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_10,60,156,10,A2F_4318,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_4,Bank_VR_8_4,FAKE,980,40,2000,1000,FPGA_60_156_11,60,156,11,A2F_4319,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,70,40,1000,1000,FPGA_60_156_24,60,156,24,F2A_4332,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,200,40,1000,2000,FPGA_60_156_25,60,156,25,F2A_4333,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,200,40,1000,2000,FPGA_60_156_26,60,156,26,F2A_4334,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,200,40,1000,2000,FPGA_60_156_27,60,156,27,F2A_4335,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,200,40,1000,2000,FPGA_60_156_28,60,156,28,F2A_4336,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,200,40,1000,2000,FPGA_60_156_29,60,156,29,F2A_4337,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,200,40,1000,2000,FPGA_60_156_30,60,156,30,F2A_4338,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,200,40,1000,2000,FPGA_60_156_31,60,156,31,F2A_4339,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,200,40,1000,2000,FPGA_60_156_32,60,156,32,F2A_4340,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,200,40,1000,2000,FPGA_60_156_33,60,156,33,F2A_4341,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,330,40,1000,3000,FPGA_60_156_34,60,156,34,F2A_4342,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,330,40,1000,3000,FPGA_60_156_35,60,156,35,F2A_4343,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,330,40,1000,3000,FPGA_60_156_36,60,156,36,F2A_4344,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,330,40,1000,3000,FPGA_60_156_37,60,156,37,F2A_4345,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_38,60,156,38,F2A_4346,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_39,60,156,39,F2A_4347,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_3,Bank_VR_8_3,FAKE,590,40,1000,5000,FPGA_60_156_40,60,156,40,F2A_4348,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_4,Bank_VR_8_4,FAKE,720,40,1000,6000,FPGA_60_156_41,60,156,41,F2A_4349,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_4,Bank_VR_8_4,FAKE,720,40,1000,6000,FPGA_60_156_42,60,156,42,F2A_4350,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_4,Bank_VR_8_4,FAKE,720,40,1000,6000,FPGA_60_156_43,60,156,43,F2A_4351,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_4,Bank_VR_8_4,FAKE,720,40,1000,6000,FPGA_60_156_44,60,156,44,F2A_4352,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_4,Bank_VR_8_4,FAKE,720,40,1000,6000,FPGA_60_156_45,60,156,45,F2A_4353,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_4,Bank_VR_8_4,FAKE,720,40,1000,6000,FPGA_60_156_46,60,156,46,F2A_4354,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_4,Bank_VR_8_4,FAKE,720,40,1000,6000,FPGA_60_156_47,60,156,47,F2A_4355,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,460,40,1000,4000,FPGA_60_157_0,60,157,0,A2F_4236,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,460,40,1000,4000,FPGA_60_157_1,60,157,1,A2F_4237,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,460,40,1000,4000,FPGA_60_157_2,60,157,2,A2F_4238,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_3,60,157,3,A2F_4239,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_4,60,157,4,A2F_4240,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_5,60,157,5,A2F_4241,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_6,60,157,6,A2F_4242,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_7,60,157,7,A2F_4243,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_8,60,157,8,A2F_4244,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_9,60,157,9,A2F_4245,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_10,60,157,10,A2F_4246,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_6,Bank_VR_8_6,FAKE,980,40,2000,1000,FPGA_60_157_11,60,157,11,A2F_4247,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,70,40,1000,1000,FPGA_60_157_24,60,157,24,F2A_4260,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,200,40,1000,2000,FPGA_60_157_25,60,157,25,F2A_4261,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,200,40,1000,2000,FPGA_60_157_26,60,157,26,F2A_4262,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,200,40,1000,2000,FPGA_60_157_27,60,157,27,F2A_4263,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,200,40,1000,2000,FPGA_60_157_28,60,157,28,F2A_4264,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,200,40,1000,2000,FPGA_60_157_29,60,157,29,F2A_4265,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,200,40,1000,2000,FPGA_60_157_30,60,157,30,F2A_4266,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,200,40,1000,2000,FPGA_60_157_31,60,157,31,F2A_4267,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,200,40,1000,2000,FPGA_60_157_32,60,157,32,F2A_4268,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,200,40,1000,2000,FPGA_60_157_33,60,157,33,F2A_4269,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,330,40,1000,3000,FPGA_60_157_34,60,157,34,F2A_4270,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,330,40,1000,3000,FPGA_60_157_35,60,157,35,F2A_4271,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,330,40,1000,3000,FPGA_60_157_36,60,157,36,F2A_4272,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,330,40,1000,3000,FPGA_60_157_37,60,157,37,F2A_4273,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_38,60,157,38,F2A_4274,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_39,60,157,39,F2A_4275,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_5,Bank_VR_8_5,FAKE,590,40,1000,5000,FPGA_60_157_40,60,157,40,F2A_4276,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_6,Bank_VR_8_6,FAKE,720,40,1000,6000,FPGA_60_157_41,60,157,41,F2A_4277,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_6,Bank_VR_8_6,FAKE,720,40,1000,6000,FPGA_60_157_42,60,157,42,F2A_4278,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_6,Bank_VR_8_6,FAKE,720,40,1000,6000,FPGA_60_157_43,60,157,43,F2A_4279,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_6,Bank_VR_8_6,FAKE,720,40,1000,6000,FPGA_60_157_44,60,157,44,F2A_4280,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_6,Bank_VR_8_6,FAKE,720,40,1000,6000,FPGA_60_157_45,60,157,45,F2A_4281,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_6,Bank_VR_8_6,FAKE,720,40,1000,6000,FPGA_60_157_46,60,157,46,F2A_4282,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_6,Bank_VR_8_6,FAKE,720,40,1000,6000,FPGA_60_157_47,60,157,47,F2A_4283,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,460,40,1000,4000,FPGA_60_158_0,60,158,0,A2F_4164,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,460,40,1000,4000,FPGA_60_158_1,60,158,1,A2F_4165,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,460,40,1000,4000,FPGA_60_158_2,60,158,2,A2F_4166,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_3,60,158,3,A2F_4167,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_4,60,158,4,A2F_4168,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_5,60,158,5,A2F_4169,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_6,60,158,6,A2F_4170,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_7,60,158,7,A2F_4171,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_8,60,158,8,A2F_4172,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_9,60,158,9,A2F_4173,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_10,60,158,10,A2F_4174,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_8,Bank_VR_8_8,FAKE,980,40,2000,1000,FPGA_60_158_11,60,158,11,A2F_4175,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,70,40,1000,1000,FPGA_60_158_24,60,158,24,F2A_4188,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,200,40,1000,2000,FPGA_60_158_25,60,158,25,F2A_4189,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,200,40,1000,2000,FPGA_60_158_26,60,158,26,F2A_4190,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,200,40,1000,2000,FPGA_60_158_27,60,158,27,F2A_4191,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,200,40,1000,2000,FPGA_60_158_28,60,158,28,F2A_4192,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,200,40,1000,2000,FPGA_60_158_29,60,158,29,F2A_4193,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,200,40,1000,2000,FPGA_60_158_30,60,158,30,F2A_4194,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,200,40,1000,2000,FPGA_60_158_31,60,158,31,F2A_4195,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,200,40,1000,2000,FPGA_60_158_32,60,158,32,F2A_4196,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,200,40,1000,2000,FPGA_60_158_33,60,158,33,F2A_4197,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,330,40,1000,3000,FPGA_60_158_34,60,158,34,F2A_4198,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,330,40,1000,3000,FPGA_60_158_35,60,158,35,F2A_4199,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,330,40,1000,3000,FPGA_60_158_36,60,158,36,F2A_4200,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,330,40,1000,3000,FPGA_60_158_37,60,158,37,F2A_4201,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_38,60,158,38,F2A_4202,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_39,60,158,39,F2A_4203,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_7,Bank_VR_8_7,FAKE,590,40,1000,5000,FPGA_60_158_40,60,158,40,F2A_4204,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_8,Bank_VR_8_8,FAKE,720,40,1000,6000,FPGA_60_158_41,60,158,41,F2A_4205,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_8,Bank_VR_8_8,FAKE,720,40,1000,6000,FPGA_60_158_42,60,158,42,F2A_4206,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_8,Bank_VR_8_8,FAKE,720,40,1000,6000,FPGA_60_158_43,60,158,43,F2A_4207,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_8,Bank_VR_8_8,FAKE,720,40,1000,6000,FPGA_60_158_44,60,158,44,F2A_4208,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_8,Bank_VR_8_8,FAKE,720,40,1000,6000,FPGA_60_158_45,60,158,45,F2A_4209,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_8,Bank_VR_8_8,FAKE,720,40,1000,6000,FPGA_60_158_46,60,158,46,F2A_4210,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_8,Bank_VR_8_8,FAKE,720,40,1000,6000,FPGA_60_158_47,60,158,47,F2A_4211,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,460,40,1000,4000,FPGA_60_159_0,60,159,0,A2F_4092,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,460,40,1000,4000,FPGA_60_159_1,60,159,1,A2F_4093,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,460,40,1000,4000,FPGA_60_159_2,60,159,2,A2F_4094,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_3,60,159,3,A2F_4095,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_4,60,159,4,A2F_4096,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_5,60,159,5,A2F_4097,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_6,60,159,6,A2F_4098,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_7,60,159,7,A2F_4099,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_8,60,159,8,A2F_4100,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_9,60,159,9,A2F_4101,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_10,60,159,10,A2F_4102,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_10,Bank_VR_8_10,FAKE,980,40,2000,1000,FPGA_60_159_11,60,159,11,A2F_4103,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,70,40,1000,1000,FPGA_60_159_24,60,159,24,F2A_4116,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,200,40,1000,2000,FPGA_60_159_25,60,159,25,F2A_4117,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,200,40,1000,2000,FPGA_60_159_26,60,159,26,F2A_4118,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,200,40,1000,2000,FPGA_60_159_27,60,159,27,F2A_4119,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,200,40,1000,2000,FPGA_60_159_28,60,159,28,F2A_4120,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,200,40,1000,2000,FPGA_60_159_29,60,159,29,F2A_4121,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,200,40,1000,2000,FPGA_60_159_30,60,159,30,F2A_4122,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,200,40,1000,2000,FPGA_60_159_31,60,159,31,F2A_4123,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,200,40,1000,2000,FPGA_60_159_32,60,159,32,F2A_4124,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,200,40,1000,2000,FPGA_60_159_33,60,159,33,F2A_4125,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,330,40,1000,3000,FPGA_60_159_34,60,159,34,F2A_4126,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,330,40,1000,3000,FPGA_60_159_35,60,159,35,F2A_4127,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,330,40,1000,3000,FPGA_60_159_36,60,159,36,F2A_4128,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,330,40,1000,3000,FPGA_60_159_37,60,159,37,F2A_4129,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_38,60,159,38,F2A_4130,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_39,60,159,39,F2A_4131,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_9,Bank_VR_8_9,FAKE,590,40,1000,5000,FPGA_60_159_40,60,159,40,F2A_4132,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_10,Bank_VR_8_10,FAKE,720,40,1000,6000,FPGA_60_159_41,60,159,41,F2A_4133,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_10,Bank_VR_8_10,FAKE,720,40,1000,6000,FPGA_60_159_42,60,159,42,F2A_4134,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_10,Bank_VR_8_10,FAKE,720,40,1000,6000,FPGA_60_159_43,60,159,43,F2A_4135,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_10,Bank_VR_8_10,FAKE,720,40,1000,6000,FPGA_60_159_44,60,159,44,F2A_4136,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_10,Bank_VR_8_10,FAKE,720,40,1000,6000,FPGA_60_159_45,60,159,45,F2A_4137,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_10,Bank_VR_8_10,FAKE,720,40,1000,6000,FPGA_60_159_46,60,159,46,F2A_4138,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_10,Bank_VR_8_10,FAKE,720,40,1000,6000,FPGA_60_159_47,60,159,47,F2A_4139,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,460,40,1000,4000,FPGA_60_160_0,60,160,0,A2F_4020,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,460,40,1000,4000,FPGA_60_160_1,60,160,1,A2F_4021,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,460,40,1000,4000,FPGA_60_160_2,60,160,2,A2F_4022,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_3,60,160,3,A2F_4023,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_4,60,160,4,A2F_4024,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_5,60,160,5,A2F_4025,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_6,60,160,6,A2F_4026,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_7,60,160,7,A2F_4027,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_8,60,160,8,A2F_4028,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_9,60,160,9,A2F_4029,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_10,60,160,10,A2F_4030,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_12,Bank_VR_8_12,FAKE,980,40,2000,1000,FPGA_60_160_11,60,160,11,A2F_4031,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,70,40,1000,1000,FPGA_60_160_24,60,160,24,F2A_4044,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,200,40,1000,2000,FPGA_60_160_25,60,160,25,F2A_4045,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,200,40,1000,2000,FPGA_60_160_26,60,160,26,F2A_4046,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,200,40,1000,2000,FPGA_60_160_27,60,160,27,F2A_4047,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,200,40,1000,2000,FPGA_60_160_28,60,160,28,F2A_4048,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,200,40,1000,2000,FPGA_60_160_29,60,160,29,F2A_4049,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,200,40,1000,2000,FPGA_60_160_30,60,160,30,F2A_4050,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,200,40,1000,2000,FPGA_60_160_31,60,160,31,F2A_4051,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,200,40,1000,2000,FPGA_60_160_32,60,160,32,F2A_4052,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,200,40,1000,2000,FPGA_60_160_33,60,160,33,F2A_4053,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,330,40,1000,3000,FPGA_60_160_34,60,160,34,F2A_4054,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,330,40,1000,3000,FPGA_60_160_35,60,160,35,F2A_4055,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,330,40,1000,3000,FPGA_60_160_36,60,160,36,F2A_4056,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,330,40,1000,3000,FPGA_60_160_37,60,160,37,F2A_4057,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_38,60,160,38,F2A_4058,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_39,60,160,39,F2A_4059,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_11,Bank_VR_8_11,FAKE,590,40,1000,5000,FPGA_60_160_40,60,160,40,F2A_4060,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_12,Bank_VR_8_12,FAKE,720,40,1000,6000,FPGA_60_160_41,60,160,41,F2A_4061,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_12,Bank_VR_8_12,FAKE,720,40,1000,6000,FPGA_60_160_42,60,160,42,F2A_4062,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_12,Bank_VR_8_12,FAKE,720,40,1000,6000,FPGA_60_160_43,60,160,43,F2A_4063,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_12,Bank_VR_8_12,FAKE,720,40,1000,6000,FPGA_60_160_44,60,160,44,F2A_4064,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_12,Bank_VR_8_12,FAKE,720,40,1000,6000,FPGA_60_160_45,60,160,45,F2A_4065,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_12,Bank_VR_8_12,FAKE,720,40,1000,6000,FPGA_60_160_46,60,160,46,F2A_4066,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_12,Bank_VR_8_12,FAKE,720,40,1000,6000,FPGA_60_160_47,60,160,47,F2A_4067,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,460,40,1000,4000,FPGA_60_161_0,60,161,0,A2F_3948,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,460,40,1000,4000,FPGA_60_161_1,60,161,1,A2F_3949,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,460,40,1000,4000,FPGA_60_161_2,60,161,2,A2F_3950,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_3,60,161,3,A2F_3951,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_4,60,161,4,A2F_3952,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_5,60,161,5,A2F_3953,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_6,60,161,6,A2F_3954,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_7,60,161,7,A2F_3955,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_8,60,161,8,A2F_3956,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_9,60,161,9,A2F_3957,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_10,60,161,10,A2F_3958,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_14,Bank_VR_8_14,FAKE,980,40,2000,1000,FPGA_60_161_11,60,161,11,A2F_3959,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,70,40,1000,1000,FPGA_60_161_24,60,161,24,F2A_3972,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,200,40,1000,2000,FPGA_60_161_25,60,161,25,F2A_3973,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,200,40,1000,2000,FPGA_60_161_26,60,161,26,F2A_3974,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,200,40,1000,2000,FPGA_60_161_27,60,161,27,F2A_3975,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,200,40,1000,2000,FPGA_60_161_28,60,161,28,F2A_3976,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,200,40,1000,2000,FPGA_60_161_29,60,161,29,F2A_3977,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,200,40,1000,2000,FPGA_60_161_30,60,161,30,F2A_3978,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,200,40,1000,2000,FPGA_60_161_31,60,161,31,F2A_3979,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,200,40,1000,2000,FPGA_60_161_32,60,161,32,F2A_3980,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,200,40,1000,2000,FPGA_60_161_33,60,161,33,F2A_3981,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,330,40,1000,3000,FPGA_60_161_34,60,161,34,F2A_3982,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,330,40,1000,3000,FPGA_60_161_35,60,161,35,F2A_3983,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,330,40,1000,3000,FPGA_60_161_36,60,161,36,F2A_3984,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,330,40,1000,3000,FPGA_60_161_37,60,161,37,F2A_3985,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_38,60,161,38,F2A_3986,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_39,60,161,39,F2A_3987,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_13,Bank_VR_8_13,FAKE,590,40,1000,5000,FPGA_60_161_40,60,161,40,F2A_3988,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_14,Bank_VR_8_14,FAKE,720,40,1000,6000,FPGA_60_161_41,60,161,41,F2A_3989,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_14,Bank_VR_8_14,FAKE,720,40,1000,6000,FPGA_60_161_42,60,161,42,F2A_3990,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_14,Bank_VR_8_14,FAKE,720,40,1000,6000,FPGA_60_161_43,60,161,43,F2A_3991,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_14,Bank_VR_8_14,FAKE,720,40,1000,6000,FPGA_60_161_44,60,161,44,F2A_3992,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_14,Bank_VR_8_14,FAKE,720,40,1000,6000,FPGA_60_161_45,60,161,45,F2A_3993,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_14,Bank_VR_8_14,FAKE,720,40,1000,6000,FPGA_60_161_46,60,161,46,F2A_3994,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_14,Bank_VR_8_14,FAKE,720,40,1000,6000,FPGA_60_161_47,60,161,47,F2A_3995,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,460,40,1000,4000,FPGA_60_162_0,60,162,0,A2F_3876,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,460,40,1000,4000,FPGA_60_162_1,60,162,1,A2F_3877,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,460,40,1000,4000,FPGA_60_162_2,60,162,2,A2F_3878,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_3,60,162,3,A2F_3879,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_4,60,162,4,A2F_3880,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_5,60,162,5,A2F_3881,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_6,60,162,6,A2F_3882,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_7,60,162,7,A2F_3883,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_8,60,162,8,A2F_3884,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_9,60,162,9,A2F_3885,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_10,60,162,10,A2F_3886,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_16,Bank_VR_8_16,FAKE,980,40,2000,1000,FPGA_60_162_11,60,162,11,A2F_3887,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,70,40,1000,1000,FPGA_60_162_24,60,162,24,F2A_3900,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,200,40,1000,2000,FPGA_60_162_25,60,162,25,F2A_3901,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,200,40,1000,2000,FPGA_60_162_26,60,162,26,F2A_3902,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,200,40,1000,2000,FPGA_60_162_27,60,162,27,F2A_3903,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,200,40,1000,2000,FPGA_60_162_28,60,162,28,F2A_3904,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,200,40,1000,2000,FPGA_60_162_29,60,162,29,F2A_3905,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,200,40,1000,2000,FPGA_60_162_30,60,162,30,F2A_3906,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,200,40,1000,2000,FPGA_60_162_31,60,162,31,F2A_3907,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,200,40,1000,2000,FPGA_60_162_32,60,162,32,F2A_3908,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,200,40,1000,2000,FPGA_60_162_33,60,162,33,F2A_3909,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,330,40,1000,3000,FPGA_60_162_34,60,162,34,F2A_3910,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,330,40,1000,3000,FPGA_60_162_35,60,162,35,F2A_3911,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,330,40,1000,3000,FPGA_60_162_36,60,162,36,F2A_3912,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,330,40,1000,3000,FPGA_60_162_37,60,162,37,F2A_3913,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_38,60,162,38,F2A_3914,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_39,60,162,39,F2A_3915,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_15,Bank_VR_8_15,FAKE,590,40,1000,5000,FPGA_60_162_40,60,162,40,F2A_3916,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_16,Bank_VR_8_16,FAKE,720,40,1000,6000,FPGA_60_162_41,60,162,41,F2A_3917,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_16,Bank_VR_8_16,FAKE,720,40,1000,6000,FPGA_60_162_42,60,162,42,F2A_3918,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_16,Bank_VR_8_16,FAKE,720,40,1000,6000,FPGA_60_162_43,60,162,43,F2A_3919,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_16,Bank_VR_8_16,FAKE,720,40,1000,6000,FPGA_60_162_44,60,162,44,F2A_3920,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_16,Bank_VR_8_16,FAKE,720,40,1000,6000,FPGA_60_162_45,60,162,45,F2A_3921,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_16,Bank_VR_8_16,FAKE,720,40,1000,6000,FPGA_60_162_46,60,162,46,F2A_3922,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_16,Bank_VR_8_16,FAKE,720,40,1000,6000,FPGA_60_162_47,60,162,47,F2A_3923,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,460,40,1000,4000,FPGA_60_163_0,60,163,0,A2F_3804,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,460,40,1000,4000,FPGA_60_163_1,60,163,1,A2F_3805,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,460,40,1000,4000,FPGA_60_163_2,60,163,2,A2F_3806,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_3,60,163,3,A2F_3807,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_4,60,163,4,A2F_3808,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_5,60,163,5,A2F_3809,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_6,60,163,6,A2F_3810,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_7,60,163,7,A2F_3811,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_8,60,163,8,A2F_3812,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_9,60,163,9,A2F_3813,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_10,60,163,10,A2F_3814,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_18,Bank_VR_8_18,FAKE,980,40,2000,1000,FPGA_60_163_11,60,163,11,A2F_3815,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,70,40,1000,1000,FPGA_60_163_24,60,163,24,F2A_3828,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,200,40,1000,2000,FPGA_60_163_25,60,163,25,F2A_3829,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,200,40,1000,2000,FPGA_60_163_26,60,163,26,F2A_3830,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,200,40,1000,2000,FPGA_60_163_27,60,163,27,F2A_3831,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,200,40,1000,2000,FPGA_60_163_28,60,163,28,F2A_3832,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,200,40,1000,2000,FPGA_60_163_29,60,163,29,F2A_3833,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,200,40,1000,2000,FPGA_60_163_30,60,163,30,F2A_3834,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,200,40,1000,2000,FPGA_60_163_31,60,163,31,F2A_3835,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,200,40,1000,2000,FPGA_60_163_32,60,163,32,F2A_3836,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,200,40,1000,2000,FPGA_60_163_33,60,163,33,F2A_3837,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,330,40,1000,3000,FPGA_60_163_34,60,163,34,F2A_3838,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,330,40,1000,3000,FPGA_60_163_35,60,163,35,F2A_3839,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,330,40,1000,3000,FPGA_60_163_36,60,163,36,F2A_3840,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,330,40,1000,3000,FPGA_60_163_37,60,163,37,F2A_3841,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_38,60,163,38,F2A_3842,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_39,60,163,39,F2A_3843,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_17,Bank_VR_8_17,FAKE,590,40,1000,5000,FPGA_60_163_40,60,163,40,F2A_3844,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_18,Bank_VR_8_18,FAKE,720,40,1000,6000,FPGA_60_163_41,60,163,41,F2A_3845,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_18,Bank_VR_8_18,FAKE,720,40,1000,6000,FPGA_60_163_42,60,163,42,F2A_3846,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_18,Bank_VR_8_18,FAKE,720,40,1000,6000,FPGA_60_163_43,60,163,43,F2A_3847,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_18,Bank_VR_8_18,FAKE,720,40,1000,6000,FPGA_60_163_44,60,163,44,F2A_3848,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_18,Bank_VR_8_18,FAKE,720,40,1000,6000,FPGA_60_163_45,60,163,45,F2A_3849,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_18,Bank_VR_8_18,FAKE,720,40,1000,6000,FPGA_60_163_46,60,163,46,F2A_3850,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_18,Bank_VR_8_18,FAKE,720,40,1000,6000,FPGA_60_163_47,60,163,47,F2A_3851,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,460,40,1000,4000,FPGA_60_164_0,60,164,0,A2F_3732,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,460,40,1000,4000,FPGA_60_164_1,60,164,1,A2F_3733,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,460,40,1000,4000,FPGA_60_164_2,60,164,2,A2F_3734,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_3,60,164,3,A2F_3735,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_4,60,164,4,A2F_3736,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_5,60,164,5,A2F_3737,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_6,60,164,6,A2F_3738,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_7,60,164,7,A2F_3739,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_8,60,164,8,A2F_3740,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_9,60,164,9,A2F_3741,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_10,60,164,10,A2F_3742,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_20,Bank_VR_8_20,FAKE,980,40,2000,1000,FPGA_60_164_11,60,164,11,A2F_3743,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,70,40,1000,1000,FPGA_60_164_24,60,164,24,F2A_3756,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,200,40,1000,2000,FPGA_60_164_25,60,164,25,F2A_3757,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,200,40,1000,2000,FPGA_60_164_26,60,164,26,F2A_3758,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,200,40,1000,2000,FPGA_60_164_27,60,164,27,F2A_3759,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,200,40,1000,2000,FPGA_60_164_28,60,164,28,F2A_3760,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,200,40,1000,2000,FPGA_60_164_29,60,164,29,F2A_3761,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,200,40,1000,2000,FPGA_60_164_30,60,164,30,F2A_3762,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,200,40,1000,2000,FPGA_60_164_31,60,164,31,F2A_3763,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,200,40,1000,2000,FPGA_60_164_32,60,164,32,F2A_3764,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,200,40,1000,2000,FPGA_60_164_33,60,164,33,F2A_3765,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,330,40,1000,3000,FPGA_60_164_34,60,164,34,F2A_3766,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,330,40,1000,3000,FPGA_60_164_35,60,164,35,F2A_3767,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,330,40,1000,3000,FPGA_60_164_36,60,164,36,F2A_3768,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,330,40,1000,3000,FPGA_60_164_37,60,164,37,F2A_3769,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_38,60,164,38,F2A_3770,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_39,60,164,39,F2A_3771,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_19,Bank_VR_8_19,FAKE,590,40,1000,5000,FPGA_60_164_40,60,164,40,F2A_3772,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_20,Bank_VR_8_20,FAKE,720,40,1000,6000,FPGA_60_164_41,60,164,41,F2A_3773,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_20,Bank_VR_8_20,FAKE,720,40,1000,6000,FPGA_60_164_42,60,164,42,F2A_3774,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_20,Bank_VR_8_20,FAKE,720,40,1000,6000,FPGA_60_164_43,60,164,43,F2A_3775,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_20,Bank_VR_8_20,FAKE,720,40,1000,6000,FPGA_60_164_44,60,164,44,F2A_3776,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_20,Bank_VR_8_20,FAKE,720,40,1000,6000,FPGA_60_164_45,60,164,45,F2A_3777,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_20,Bank_VR_8_20,FAKE,720,40,1000,6000,FPGA_60_164_46,60,164,46,F2A_3778,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_20,Bank_VR_8_20,FAKE,720,40,1000,6000,FPGA_60_164_47,60,164,47,F2A_3779,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,330,40,1000,3000,FPGA_60_165_0,60,165,0,A2F_3660,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,330,40,1000,3000,FPGA_60_165_1,60,165,1,A2F_3661,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,330,40,1000,3000,FPGA_60_165_2,60,165,2,A2F_3662,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,330,40,1000,3000,FPGA_60_165_3,60,165,3,A2F_3663,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,330,40,1000,3000,FPGA_60_165_4,60,165,4,A2F_3664,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,330,40,1000,3000,FPGA_60_165_5,60,165,5,A2F_3665,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,460,40,1000,4000,FPGA_60_165_6,60,165,6,A2F_3666,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,460,40,1000,4000,FPGA_60_165_7,60,165,7,A2F_3667,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,460,40,1000,4000,FPGA_60_165_8,60,165,8,A2F_3668,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,460,40,1000,4000,FPGA_60_165_9,60,165,9,A2F_3669,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,460,40,1000,4000,FPGA_60_165_10,60,165,10,A2F_3670,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,70,40,1000,1000,FPGA_60_165_24,60,165,24,F2A_3684,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,70,40,1000,1000,FPGA_60_165_25,60,165,25,F2A_3685,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,70,40,1000,1000,FPGA_60_165_26,60,165,26,F2A_3686,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,70,40,1000,1000,FPGA_60_165_27,60,165,27,F2A_3687,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,70,40,1000,1000,FPGA_60_165_28,60,165,28,F2A_3688,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,70,40,1000,1000,FPGA_60_165_29,60,165,29,F2A_3689,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,70,40,1000,1000,FPGA_60_165_30,60,165,30,F2A_3690,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,70,40,1000,1000,FPGA_60_165_31,60,165,31,F2A_3691,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,70,40,1000,1000,FPGA_60_165_32,60,165,32,F2A_3692,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,460,40,1000,4000,FPGA_60_166_0,60,166,0,A2F_3588,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,460,40,1000,4000,FPGA_60_166_1,60,166,1,A2F_3589,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,460,40,1000,4000,FPGA_60_166_2,60,166,2,A2F_3590,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_3,60,166,3,A2F_3591,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_4,60,166,4,A2F_3592,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_5,60,166,5,A2F_3593,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_6,60,166,6,A2F_3594,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_7,60,166,7,A2F_3595,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_8,60,166,8,A2F_3596,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_9,60,166,9,A2F_3597,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_10,60,166,10,A2F_3598,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_22,Bank_VR_8_22,FAKE,980,40,2000,1000,FPGA_60_166_11,60,166,11,A2F_3599,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,70,40,1000,1000,FPGA_60_166_24,60,166,24,F2A_3612,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,200,40,1000,2000,FPGA_60_166_25,60,166,25,F2A_3613,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,200,40,1000,2000,FPGA_60_166_26,60,166,26,F2A_3614,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,200,40,1000,2000,FPGA_60_166_27,60,166,27,F2A_3615,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,200,40,1000,2000,FPGA_60_166_28,60,166,28,F2A_3616,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,200,40,1000,2000,FPGA_60_166_29,60,166,29,F2A_3617,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,200,40,1000,2000,FPGA_60_166_30,60,166,30,F2A_3618,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,200,40,1000,2000,FPGA_60_166_31,60,166,31,F2A_3619,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,200,40,1000,2000,FPGA_60_166_32,60,166,32,F2A_3620,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,200,40,1000,2000,FPGA_60_166_33,60,166,33,F2A_3621,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,330,40,1000,3000,FPGA_60_166_34,60,166,34,F2A_3622,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,330,40,1000,3000,FPGA_60_166_35,60,166,35,F2A_3623,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,330,40,1000,3000,FPGA_60_166_36,60,166,36,F2A_3624,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,330,40,1000,3000,FPGA_60_166_37,60,166,37,F2A_3625,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_38,60,166,38,F2A_3626,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_39,60,166,39,F2A_3627,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_21,Bank_VR_8_21,FAKE,590,40,1000,5000,FPGA_60_166_40,60,166,40,F2A_3628,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_22,Bank_VR_8_22,FAKE,720,40,1000,6000,FPGA_60_166_41,60,166,41,F2A_3629,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_22,Bank_VR_8_22,FAKE,720,40,1000,6000,FPGA_60_166_42,60,166,42,F2A_3630,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_22,Bank_VR_8_22,FAKE,720,40,1000,6000,FPGA_60_166_43,60,166,43,F2A_3631,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_22,Bank_VR_8_22,FAKE,720,40,1000,6000,FPGA_60_166_44,60,166,44,F2A_3632,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_22,Bank_VR_8_22,FAKE,720,40,1000,6000,FPGA_60_166_45,60,166,45,F2A_3633,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_22,Bank_VR_8_22,FAKE,720,40,1000,6000,FPGA_60_166_46,60,166,46,F2A_3634,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_22,Bank_VR_8_22,FAKE,720,40,1000,6000,FPGA_60_166_47,60,166,47,F2A_3635,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,460,40,1000,4000,FPGA_60_167_0,60,167,0,A2F_3516,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,460,40,1000,4000,FPGA_60_167_1,60,167,1,A2F_3517,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,460,40,1000,4000,FPGA_60_167_2,60,167,2,A2F_3518,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_3,60,167,3,A2F_3519,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_4,60,167,4,A2F_3520,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_5,60,167,5,A2F_3521,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_6,60,167,6,A2F_3522,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_7,60,167,7,A2F_3523,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_8,60,167,8,A2F_3524,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_9,60,167,9,A2F_3525,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_10,60,167,10,A2F_3526,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_24,Bank_VR_8_24,FAKE,980,40,2000,1000,FPGA_60_167_11,60,167,11,A2F_3527,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,70,40,1000,1000,FPGA_60_167_24,60,167,24,F2A_3540,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,200,40,1000,2000,FPGA_60_167_25,60,167,25,F2A_3541,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,200,40,1000,2000,FPGA_60_167_26,60,167,26,F2A_3542,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,200,40,1000,2000,FPGA_60_167_27,60,167,27,F2A_3543,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,200,40,1000,2000,FPGA_60_167_28,60,167,28,F2A_3544,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,200,40,1000,2000,FPGA_60_167_29,60,167,29,F2A_3545,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,200,40,1000,2000,FPGA_60_167_30,60,167,30,F2A_3546,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,200,40,1000,2000,FPGA_60_167_31,60,167,31,F2A_3547,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,200,40,1000,2000,FPGA_60_167_32,60,167,32,F2A_3548,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,200,40,1000,2000,FPGA_60_167_33,60,167,33,F2A_3549,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,330,40,1000,3000,FPGA_60_167_34,60,167,34,F2A_3550,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,330,40,1000,3000,FPGA_60_167_35,60,167,35,F2A_3551,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,330,40,1000,3000,FPGA_60_167_36,60,167,36,F2A_3552,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,330,40,1000,3000,FPGA_60_167_37,60,167,37,F2A_3553,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_38,60,167,38,F2A_3554,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_39,60,167,39,F2A_3555,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_23,Bank_VR_8_23,FAKE,590,40,1000,5000,FPGA_60_167_40,60,167,40,F2A_3556,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_24,Bank_VR_8_24,FAKE,720,40,1000,6000,FPGA_60_167_41,60,167,41,F2A_3557,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_24,Bank_VR_8_24,FAKE,720,40,1000,6000,FPGA_60_167_42,60,167,42,F2A_3558,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_24,Bank_VR_8_24,FAKE,720,40,1000,6000,FPGA_60_167_43,60,167,43,F2A_3559,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_24,Bank_VR_8_24,FAKE,720,40,1000,6000,FPGA_60_167_44,60,167,44,F2A_3560,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_24,Bank_VR_8_24,FAKE,720,40,1000,6000,FPGA_60_167_45,60,167,45,F2A_3561,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_24,Bank_VR_8_24,FAKE,720,40,1000,6000,FPGA_60_167_46,60,167,46,F2A_3562,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_24,Bank_VR_8_24,FAKE,720,40,1000,6000,FPGA_60_167_47,60,167,47,F2A_3563,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,460,40,1000,4000,FPGA_60_168_0,60,168,0,A2F_3444,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,460,40,1000,4000,FPGA_60_168_1,60,168,1,A2F_3445,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,460,40,1000,4000,FPGA_60_168_2,60,168,2,A2F_3446,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_3,60,168,3,A2F_3447,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_4,60,168,4,A2F_3448,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_5,60,168,5,A2F_3449,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_6,60,168,6,A2F_3450,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_7,60,168,7,A2F_3451,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_8,60,168,8,A2F_3452,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_9,60,168,9,A2F_3453,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_10,60,168,10,A2F_3454,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_26,Bank_VR_8_26,FAKE,980,40,2000,1000,FPGA_60_168_11,60,168,11,A2F_3455,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,70,40,1000,1000,FPGA_60_168_24,60,168,24,F2A_3468,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,200,40,1000,2000,FPGA_60_168_25,60,168,25,F2A_3469,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,200,40,1000,2000,FPGA_60_168_26,60,168,26,F2A_3470,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,200,40,1000,2000,FPGA_60_168_27,60,168,27,F2A_3471,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,200,40,1000,2000,FPGA_60_168_28,60,168,28,F2A_3472,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,200,40,1000,2000,FPGA_60_168_29,60,168,29,F2A_3473,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,200,40,1000,2000,FPGA_60_168_30,60,168,30,F2A_3474,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,200,40,1000,2000,FPGA_60_168_31,60,168,31,F2A_3475,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,200,40,1000,2000,FPGA_60_168_32,60,168,32,F2A_3476,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,200,40,1000,2000,FPGA_60_168_33,60,168,33,F2A_3477,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,330,40,1000,3000,FPGA_60_168_34,60,168,34,F2A_3478,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,330,40,1000,3000,FPGA_60_168_35,60,168,35,F2A_3479,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,330,40,1000,3000,FPGA_60_168_36,60,168,36,F2A_3480,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,330,40,1000,3000,FPGA_60_168_37,60,168,37,F2A_3481,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_38,60,168,38,F2A_3482,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_39,60,168,39,F2A_3483,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_25,Bank_VR_8_25,FAKE,590,40,1000,5000,FPGA_60_168_40,60,168,40,F2A_3484,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_26,Bank_VR_8_26,FAKE,720,40,1000,6000,FPGA_60_168_41,60,168,41,F2A_3485,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_26,Bank_VR_8_26,FAKE,720,40,1000,6000,FPGA_60_168_42,60,168,42,F2A_3486,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_26,Bank_VR_8_26,FAKE,720,40,1000,6000,FPGA_60_168_43,60,168,43,F2A_3487,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_26,Bank_VR_8_26,FAKE,720,40,1000,6000,FPGA_60_168_44,60,168,44,F2A_3488,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_26,Bank_VR_8_26,FAKE,720,40,1000,6000,FPGA_60_168_45,60,168,45,F2A_3489,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_26,Bank_VR_8_26,FAKE,720,40,1000,6000,FPGA_60_168_46,60,168,46,F2A_3490,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_26,Bank_VR_8_26,FAKE,720,40,1000,6000,FPGA_60_168_47,60,168,47,F2A_3491,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,460,40,1000,4000,FPGA_60_169_0,60,169,0,A2F_3372,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,460,40,1000,4000,FPGA_60_169_1,60,169,1,A2F_3373,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,460,40,1000,4000,FPGA_60_169_2,60,169,2,A2F_3374,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_3,60,169,3,A2F_3375,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_4,60,169,4,A2F_3376,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_5,60,169,5,A2F_3377,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_6,60,169,6,A2F_3378,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_7,60,169,7,A2F_3379,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_8,60,169,8,A2F_3380,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_9,60,169,9,A2F_3381,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_10,60,169,10,A2F_3382,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_28,Bank_VR_8_28,FAKE,980,40,2000,1000,FPGA_60_169_11,60,169,11,A2F_3383,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,70,40,1000,1000,FPGA_60_169_24,60,169,24,F2A_3396,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,200,40,1000,2000,FPGA_60_169_25,60,169,25,F2A_3397,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,200,40,1000,2000,FPGA_60_169_26,60,169,26,F2A_3398,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,200,40,1000,2000,FPGA_60_169_27,60,169,27,F2A_3399,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,200,40,1000,2000,FPGA_60_169_28,60,169,28,F2A_3400,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,200,40,1000,2000,FPGA_60_169_29,60,169,29,F2A_3401,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,200,40,1000,2000,FPGA_60_169_30,60,169,30,F2A_3402,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,200,40,1000,2000,FPGA_60_169_31,60,169,31,F2A_3403,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,200,40,1000,2000,FPGA_60_169_32,60,169,32,F2A_3404,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,200,40,1000,2000,FPGA_60_169_33,60,169,33,F2A_3405,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,330,40,1000,3000,FPGA_60_169_34,60,169,34,F2A_3406,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,330,40,1000,3000,FPGA_60_169_35,60,169,35,F2A_3407,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,330,40,1000,3000,FPGA_60_169_36,60,169,36,F2A_3408,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,330,40,1000,3000,FPGA_60_169_37,60,169,37,F2A_3409,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_38,60,169,38,F2A_3410,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_39,60,169,39,F2A_3411,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_27,Bank_VR_8_27,FAKE,590,40,1000,5000,FPGA_60_169_40,60,169,40,F2A_3412,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_28,Bank_VR_8_28,FAKE,720,40,1000,6000,FPGA_60_169_41,60,169,41,F2A_3413,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_28,Bank_VR_8_28,FAKE,720,40,1000,6000,FPGA_60_169_42,60,169,42,F2A_3414,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_28,Bank_VR_8_28,FAKE,720,40,1000,6000,FPGA_60_169_43,60,169,43,F2A_3415,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_28,Bank_VR_8_28,FAKE,720,40,1000,6000,FPGA_60_169_44,60,169,44,F2A_3416,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_28,Bank_VR_8_28,FAKE,720,40,1000,6000,FPGA_60_169_45,60,169,45,F2A_3417,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_28,Bank_VR_8_28,FAKE,720,40,1000,6000,FPGA_60_169_46,60,169,46,F2A_3418,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_28,Bank_VR_8_28,FAKE,720,40,1000,6000,FPGA_60_169_47,60,169,47,F2A_3419,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,460,40,1000,4000,FPGA_60_170_0,60,170,0,A2F_3300,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,460,40,1000,4000,FPGA_60_170_1,60,170,1,A2F_3301,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,460,40,1000,4000,FPGA_60_170_2,60,170,2,A2F_3302,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_3,60,170,3,A2F_3303,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_4,60,170,4,A2F_3304,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_5,60,170,5,A2F_3305,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_6,60,170,6,A2F_3306,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_7,60,170,7,A2F_3307,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_8,60,170,8,A2F_3308,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_9,60,170,9,A2F_3309,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_10,60,170,10,A2F_3310,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_30,Bank_VR_8_30,FAKE,980,40,2000,1000,FPGA_60_170_11,60,170,11,A2F_3311,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,70,40,1000,1000,FPGA_60_170_24,60,170,24,F2A_3324,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,200,40,1000,2000,FPGA_60_170_25,60,170,25,F2A_3325,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,200,40,1000,2000,FPGA_60_170_26,60,170,26,F2A_3326,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,200,40,1000,2000,FPGA_60_170_27,60,170,27,F2A_3327,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,200,40,1000,2000,FPGA_60_170_28,60,170,28,F2A_3328,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,200,40,1000,2000,FPGA_60_170_29,60,170,29,F2A_3329,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,200,40,1000,2000,FPGA_60_170_30,60,170,30,F2A_3330,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,200,40,1000,2000,FPGA_60_170_31,60,170,31,F2A_3331,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,200,40,1000,2000,FPGA_60_170_32,60,170,32,F2A_3332,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,200,40,1000,2000,FPGA_60_170_33,60,170,33,F2A_3333,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,330,40,1000,3000,FPGA_60_170_34,60,170,34,F2A_3334,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,330,40,1000,3000,FPGA_60_170_35,60,170,35,F2A_3335,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,330,40,1000,3000,FPGA_60_170_36,60,170,36,F2A_3336,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,330,40,1000,3000,FPGA_60_170_37,60,170,37,F2A_3337,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_38,60,170,38,F2A_3338,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_39,60,170,39,F2A_3339,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_29,Bank_VR_8_29,FAKE,590,40,1000,5000,FPGA_60_170_40,60,170,40,F2A_3340,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_30,Bank_VR_8_30,FAKE,720,40,1000,6000,FPGA_60_170_41,60,170,41,F2A_3341,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_30,Bank_VR_8_30,FAKE,720,40,1000,6000,FPGA_60_170_42,60,170,42,F2A_3342,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_30,Bank_VR_8_30,FAKE,720,40,1000,6000,FPGA_60_170_43,60,170,43,F2A_3343,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_30,Bank_VR_8_30,FAKE,720,40,1000,6000,FPGA_60_170_44,60,170,44,F2A_3344,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_30,Bank_VR_8_30,FAKE,720,40,1000,6000,FPGA_60_170_45,60,170,45,F2A_3345,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_30,Bank_VR_8_30,FAKE,720,40,1000,6000,FPGA_60_170_46,60,170,46,F2A_3346,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_30,Bank_VR_8_30,FAKE,720,40,1000,6000,FPGA_60_170_47,60,170,47,F2A_3347,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,460,40,1000,4000,FPGA_60_171_0,60,171,0,A2F_3228,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,460,40,1000,4000,FPGA_60_171_1,60,171,1,A2F_3229,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,460,40,1000,4000,FPGA_60_171_2,60,171,2,A2F_3230,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_3,60,171,3,A2F_3231,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_4,60,171,4,A2F_3232,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_5,60,171,5,A2F_3233,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_6,60,171,6,A2F_3234,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_7,60,171,7,A2F_3235,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_8,60,171,8,A2F_3236,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_9,60,171,9,A2F_3237,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_10,60,171,10,A2F_3238,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_32,Bank_VR_8_32,FAKE,980,40,2000,1000,FPGA_60_171_11,60,171,11,A2F_3239,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,70,40,1000,1000,FPGA_60_171_24,60,171,24,F2A_3252,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,200,40,1000,2000,FPGA_60_171_25,60,171,25,F2A_3253,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,200,40,1000,2000,FPGA_60_171_26,60,171,26,F2A_3254,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,200,40,1000,2000,FPGA_60_171_27,60,171,27,F2A_3255,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,200,40,1000,2000,FPGA_60_171_28,60,171,28,F2A_3256,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,200,40,1000,2000,FPGA_60_171_29,60,171,29,F2A_3257,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,200,40,1000,2000,FPGA_60_171_30,60,171,30,F2A_3258,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,200,40,1000,2000,FPGA_60_171_31,60,171,31,F2A_3259,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,200,40,1000,2000,FPGA_60_171_32,60,171,32,F2A_3260,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,200,40,1000,2000,FPGA_60_171_33,60,171,33,F2A_3261,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,330,40,1000,3000,FPGA_60_171_34,60,171,34,F2A_3262,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,330,40,1000,3000,FPGA_60_171_35,60,171,35,F2A_3263,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,330,40,1000,3000,FPGA_60_171_36,60,171,36,F2A_3264,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,330,40,1000,3000,FPGA_60_171_37,60,171,37,F2A_3265,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_38,60,171,38,F2A_3266,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_39,60,171,39,F2A_3267,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_31,Bank_VR_8_31,FAKE,590,40,1000,5000,FPGA_60_171_40,60,171,40,F2A_3268,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_32,Bank_VR_8_32,FAKE,720,40,1000,6000,FPGA_60_171_41,60,171,41,F2A_3269,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_32,Bank_VR_8_32,FAKE,720,40,1000,6000,FPGA_60_171_42,60,171,42,F2A_3270,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_32,Bank_VR_8_32,FAKE,720,40,1000,6000,FPGA_60_171_43,60,171,43,F2A_3271,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_32,Bank_VR_8_32,FAKE,720,40,1000,6000,FPGA_60_171_44,60,171,44,F2A_3272,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_32,Bank_VR_8_32,FAKE,720,40,1000,6000,FPGA_60_171_45,60,171,45,F2A_3273,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_32,Bank_VR_8_32,FAKE,720,40,1000,6000,FPGA_60_171_46,60,171,46,F2A_3274,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_32,Bank_VR_8_32,FAKE,720,40,1000,6000,FPGA_60_171_47,60,171,47,F2A_3275,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,460,40,1000,4000,FPGA_60_172_0,60,172,0,A2F_3156,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,460,40,1000,4000,FPGA_60_172_1,60,172,1,A2F_3157,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,460,40,1000,4000,FPGA_60_172_2,60,172,2,A2F_3158,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_3,60,172,3,A2F_3159,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_4,60,172,4,A2F_3160,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_5,60,172,5,A2F_3161,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_6,60,172,6,A2F_3162,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_7,60,172,7,A2F_3163,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_8,60,172,8,A2F_3164,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_9,60,172,9,A2F_3165,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_10,60,172,10,A2F_3166,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_34,Bank_VR_8_34,FAKE,980,40,2000,1000,FPGA_60_172_11,60,172,11,A2F_3167,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,70,40,1000,1000,FPGA_60_172_24,60,172,24,F2A_3180,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,200,40,1000,2000,FPGA_60_172_25,60,172,25,F2A_3181,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,200,40,1000,2000,FPGA_60_172_26,60,172,26,F2A_3182,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,200,40,1000,2000,FPGA_60_172_27,60,172,27,F2A_3183,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,200,40,1000,2000,FPGA_60_172_28,60,172,28,F2A_3184,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,200,40,1000,2000,FPGA_60_172_29,60,172,29,F2A_3185,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,200,40,1000,2000,FPGA_60_172_30,60,172,30,F2A_3186,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,200,40,1000,2000,FPGA_60_172_31,60,172,31,F2A_3187,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,200,40,1000,2000,FPGA_60_172_32,60,172,32,F2A_3188,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,200,40,1000,2000,FPGA_60_172_33,60,172,33,F2A_3189,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,330,40,1000,3000,FPGA_60_172_34,60,172,34,F2A_3190,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,330,40,1000,3000,FPGA_60_172_35,60,172,35,F2A_3191,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,330,40,1000,3000,FPGA_60_172_36,60,172,36,F2A_3192,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,330,40,1000,3000,FPGA_60_172_37,60,172,37,F2A_3193,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_38,60,172,38,F2A_3194,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_39,60,172,39,F2A_3195,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_33,Bank_VR_8_33,FAKE,590,40,1000,5000,FPGA_60_172_40,60,172,40,F2A_3196,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_34,Bank_VR_8_34,FAKE,720,40,1000,6000,FPGA_60_172_41,60,172,41,F2A_3197,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_34,Bank_VR_8_34,FAKE,720,40,1000,6000,FPGA_60_172_42,60,172,42,F2A_3198,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_34,Bank_VR_8_34,FAKE,720,40,1000,6000,FPGA_60_172_43,60,172,43,F2A_3199,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_34,Bank_VR_8_34,FAKE,720,40,1000,6000,FPGA_60_172_44,60,172,44,F2A_3200,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_34,Bank_VR_8_34,FAKE,720,40,1000,6000,FPGA_60_172_45,60,172,45,F2A_3201,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_34,Bank_VR_8_34,FAKE,720,40,1000,6000,FPGA_60_172_46,60,172,46,F2A_3202,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_34,Bank_VR_8_34,FAKE,720,40,1000,6000,FPGA_60_172_47,60,172,47,F2A_3203,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,460,40,1000,4000,FPGA_60_173_0,60,173,0,A2F_3084,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,460,40,1000,4000,FPGA_60_173_1,60,173,1,A2F_3085,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,460,40,1000,4000,FPGA_60_173_2,60,173,2,A2F_3086,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_3,60,173,3,A2F_3087,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_4,60,173,4,A2F_3088,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_5,60,173,5,A2F_3089,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_6,60,173,6,A2F_3090,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_7,60,173,7,A2F_3091,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_8,60,173,8,A2F_3092,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_9,60,173,9,A2F_3093,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_10,60,173,10,A2F_3094,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_36,Bank_VR_8_36,FAKE,980,40,2000,1000,FPGA_60_173_11,60,173,11,A2F_3095,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,70,40,1000,1000,FPGA_60_173_24,60,173,24,F2A_3108,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,200,40,1000,2000,FPGA_60_173_25,60,173,25,F2A_3109,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,200,40,1000,2000,FPGA_60_173_26,60,173,26,F2A_3110,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,200,40,1000,2000,FPGA_60_173_27,60,173,27,F2A_3111,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,200,40,1000,2000,FPGA_60_173_28,60,173,28,F2A_3112,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,200,40,1000,2000,FPGA_60_173_29,60,173,29,F2A_3113,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,200,40,1000,2000,FPGA_60_173_30,60,173,30,F2A_3114,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,200,40,1000,2000,FPGA_60_173_31,60,173,31,F2A_3115,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,200,40,1000,2000,FPGA_60_173_32,60,173,32,F2A_3116,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,200,40,1000,2000,FPGA_60_173_33,60,173,33,F2A_3117,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,330,40,1000,3000,FPGA_60_173_34,60,173,34,F2A_3118,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,330,40,1000,3000,FPGA_60_173_35,60,173,35,F2A_3119,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,330,40,1000,3000,FPGA_60_173_36,60,173,36,F2A_3120,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,330,40,1000,3000,FPGA_60_173_37,60,173,37,F2A_3121,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_38,60,173,38,F2A_3122,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_39,60,173,39,F2A_3123,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_35,Bank_VR_8_35,FAKE,590,40,1000,5000,FPGA_60_173_40,60,173,40,F2A_3124,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_36,Bank_VR_8_36,FAKE,720,40,1000,6000,FPGA_60_173_41,60,173,41,F2A_3125,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_36,Bank_VR_8_36,FAKE,720,40,1000,6000,FPGA_60_173_42,60,173,42,F2A_3126,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_36,Bank_VR_8_36,FAKE,720,40,1000,6000,FPGA_60_173_43,60,173,43,F2A_3127,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_36,Bank_VR_8_36,FAKE,720,40,1000,6000,FPGA_60_173_44,60,173,44,F2A_3128,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_36,Bank_VR_8_36,FAKE,720,40,1000,6000,FPGA_60_173_45,60,173,45,F2A_3129,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_36,Bank_VR_8_36,FAKE,720,40,1000,6000,FPGA_60_173_46,60,173,46,F2A_3130,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_36,Bank_VR_8_36,FAKE,720,40,1000,6000,FPGA_60_173_47,60,173,47,F2A_3131,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,460,40,1000,4000,FPGA_60_174_0,60,174,0,A2F_3012,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,460,40,1000,4000,FPGA_60_174_1,60,174,1,A2F_3013,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,460,40,1000,4000,FPGA_60_174_2,60,174,2,A2F_3014,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_3,60,174,3,A2F_3015,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_4,60,174,4,A2F_3016,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_5,60,174,5,A2F_3017,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_6,60,174,6,A2F_3018,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_7,60,174,7,A2F_3019,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_8,60,174,8,A2F_3020,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_9,60,174,9,A2F_3021,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_10,60,174,10,A2F_3022,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_38,Bank_VR_8_38,FAKE,980,40,2000,1000,FPGA_60_174_11,60,174,11,A2F_3023,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,70,40,1000,1000,FPGA_60_174_24,60,174,24,F2A_3036,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,200,40,1000,2000,FPGA_60_174_25,60,174,25,F2A_3037,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,200,40,1000,2000,FPGA_60_174_26,60,174,26,F2A_3038,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,200,40,1000,2000,FPGA_60_174_27,60,174,27,F2A_3039,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,200,40,1000,2000,FPGA_60_174_28,60,174,28,F2A_3040,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,200,40,1000,2000,FPGA_60_174_29,60,174,29,F2A_3041,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,200,40,1000,2000,FPGA_60_174_30,60,174,30,F2A_3042,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,200,40,1000,2000,FPGA_60_174_31,60,174,31,F2A_3043,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,200,40,1000,2000,FPGA_60_174_32,60,174,32,F2A_3044,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,200,40,1000,2000,FPGA_60_174_33,60,174,33,F2A_3045,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,330,40,1000,3000,FPGA_60_174_34,60,174,34,F2A_3046,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,330,40,1000,3000,FPGA_60_174_35,60,174,35,F2A_3047,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,330,40,1000,3000,FPGA_60_174_36,60,174,36,F2A_3048,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,330,40,1000,3000,FPGA_60_174_37,60,174,37,F2A_3049,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_38,60,174,38,F2A_3050,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_39,60,174,39,F2A_3051,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_37,Bank_VR_8_37,FAKE,590,40,1000,5000,FPGA_60_174_40,60,174,40,F2A_3052,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_38,Bank_VR_8_38,FAKE,720,40,1000,6000,FPGA_60_174_41,60,174,41,F2A_3053,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_38,Bank_VR_8_38,FAKE,720,40,1000,6000,FPGA_60_174_42,60,174,42,F2A_3054,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_38,Bank_VR_8_38,FAKE,720,40,1000,6000,FPGA_60_174_43,60,174,43,F2A_3055,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_38,Bank_VR_8_38,FAKE,720,40,1000,6000,FPGA_60_174_44,60,174,44,F2A_3056,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_38,Bank_VR_8_38,FAKE,720,40,1000,6000,FPGA_60_174_45,60,174,45,F2A_3057,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_38,Bank_VR_8_38,FAKE,720,40,1000,6000,FPGA_60_174_46,60,174,46,F2A_3058,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_38,Bank_VR_8_38,FAKE,720,40,1000,6000,FPGA_60_174_47,60,174,47,F2A_3059,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,460,40,1000,4000,FPGA_60_175_0,60,175,0,A2F_2940,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,460,40,1000,4000,FPGA_60_175_1,60,175,1,A2F_2941,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,460,40,1000,4000,FPGA_60_175_2,60,175,2,A2F_2942,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_3,60,175,3,A2F_2943,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_4,60,175,4,A2F_2944,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_5,60,175,5,A2F_2945,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_6,60,175,6,A2F_2946,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_7,60,175,7,A2F_2947,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_8,60,175,8,A2F_2948,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_9,60,175,9,A2F_2949,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_10,60,175,10,A2F_2950,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_40,Bank_VR_8_40,FAKE,980,40,2000,1000,FPGA_60_175_11,60,175,11,A2F_2951,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,70,40,1000,1000,FPGA_60_175_24,60,175,24,F2A_2964,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,200,40,1000,2000,FPGA_60_175_25,60,175,25,F2A_2965,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,200,40,1000,2000,FPGA_60_175_26,60,175,26,F2A_2966,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,200,40,1000,2000,FPGA_60_175_27,60,175,27,F2A_2967,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,200,40,1000,2000,FPGA_60_175_28,60,175,28,F2A_2968,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,200,40,1000,2000,FPGA_60_175_29,60,175,29,F2A_2969,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,200,40,1000,2000,FPGA_60_175_30,60,175,30,F2A_2970,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,200,40,1000,2000,FPGA_60_175_31,60,175,31,F2A_2971,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,200,40,1000,2000,FPGA_60_175_32,60,175,32,F2A_2972,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,200,40,1000,2000,FPGA_60_175_33,60,175,33,F2A_2973,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,330,40,1000,3000,FPGA_60_175_34,60,175,34,F2A_2974,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,330,40,1000,3000,FPGA_60_175_35,60,175,35,F2A_2975,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,330,40,1000,3000,FPGA_60_175_36,60,175,36,F2A_2976,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,330,40,1000,3000,FPGA_60_175_37,60,175,37,F2A_2977,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_38,60,175,38,F2A_2978,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_39,60,175,39,F2A_2979,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_39,Bank_VR_8_39,FAKE,590,40,1000,5000,FPGA_60_175_40,60,175,40,F2A_2980,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_40,Bank_VR_8_40,FAKE,720,40,1000,6000,FPGA_60_175_41,60,175,41,F2A_2981,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_40,Bank_VR_8_40,FAKE,720,40,1000,6000,FPGA_60_175_42,60,175,42,F2A_2982,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_40,Bank_VR_8_40,FAKE,720,40,1000,6000,FPGA_60_175_43,60,175,43,F2A_2983,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_40,Bank_VR_8_40,FAKE,720,40,1000,6000,FPGA_60_175_44,60,175,44,F2A_2984,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_40,Bank_VR_8_40,FAKE,720,40,1000,6000,FPGA_60_175_45,60,175,45,F2A_2985,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_40,Bank_VR_8_40,FAKE,720,40,1000,6000,FPGA_60_175_46,60,175,46,F2A_2986,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_8_40,Bank_VR_8_40,FAKE,720,40,1000,6000,FPGA_60_175_47,60,175,47,F2A_2987,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,330,40,1000,3000,FPGA_60_176_0,60,176,0,A2F_2868,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,330,40,1000,3000,FPGA_60_176_1,60,176,1,A2F_2869,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,330,40,1000,3000,FPGA_60_176_2,60,176,2,A2F_2870,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,330,40,1000,3000,FPGA_60_176_3,60,176,3,A2F_2871,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,330,40,1000,3000,FPGA_60_176_4,60,176,4,A2F_2872,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,330,40,1000,3000,FPGA_60_176_5,60,176,5,A2F_2873,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,460,40,1000,4000,FPGA_60_176_6,60,176,6,A2F_2874,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,460,40,1000,4000,FPGA_60_176_7,60,176,7,A2F_2875,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,460,40,1000,4000,FPGA_60_176_8,60,176,8,A2F_2876,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,460,40,1000,4000,FPGA_60_176_9,60,176,9,A2F_2877,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,460,40,1000,4000,FPGA_60_176_10,60,176,10,A2F_2878,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,70,40,1000,1000,FPGA_60_176_24,60,176,24,F2A_2892,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,70,40,1000,1000,FPGA_60_176_25,60,176,25,F2A_2893,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,70,40,1000,1000,FPGA_60_176_26,60,176,26,F2A_2894,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,70,40,1000,1000,FPGA_60_176_27,60,176,27,F2A_2895,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,70,40,1000,1000,FPGA_60_176_28,60,176,28,F2A_2896,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,70,40,1000,1000,FPGA_60_176_29,60,176,29,F2A_2897,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,70,40,1000,1000,FPGA_60_176_30,60,176,30,F2A_2898,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,70,40,1000,1000,FPGA_60_176_31,60,176,31,F2A_2899,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,70,40,1000,1000,FPGA_60_176_32,60,176,32,F2A_2900,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,460,40,1000,4000,FPGA_60_177_0,60,177,0,A2F_2796,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,460,40,1000,4000,FPGA_60_177_1,60,177,1,A2F_2797,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,460,40,1000,4000,FPGA_60_177_2,60,177,2,A2F_2798,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_3,60,177,3,A2F_2799,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_4,60,177,4,A2F_2800,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_5,60,177,5,A2F_2801,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_6,60,177,6,A2F_2802,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_7,60,177,7,A2F_2803,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_8,60,177,8,A2F_2804,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_9,60,177,9,A2F_2805,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_10,60,177,10,A2F_2806,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_2,Bank_VR_9_2,FAKE,980,40,2000,1000,FPGA_60_177_11,60,177,11,A2F_2807,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,70,40,1000,1000,FPGA_60_177_24,60,177,24,F2A_2820,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,200,40,1000,2000,FPGA_60_177_25,60,177,25,F2A_2821,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,200,40,1000,2000,FPGA_60_177_26,60,177,26,F2A_2822,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,200,40,1000,2000,FPGA_60_177_27,60,177,27,F2A_2823,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,200,40,1000,2000,FPGA_60_177_28,60,177,28,F2A_2824,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,200,40,1000,2000,FPGA_60_177_29,60,177,29,F2A_2825,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,200,40,1000,2000,FPGA_60_177_30,60,177,30,F2A_2826,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,200,40,1000,2000,FPGA_60_177_31,60,177,31,F2A_2827,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,200,40,1000,2000,FPGA_60_177_32,60,177,32,F2A_2828,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,200,40,1000,2000,FPGA_60_177_33,60,177,33,F2A_2829,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,330,40,1000,3000,FPGA_60_177_34,60,177,34,F2A_2830,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,330,40,1000,3000,FPGA_60_177_35,60,177,35,F2A_2831,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,330,40,1000,3000,FPGA_60_177_36,60,177,36,F2A_2832,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,330,40,1000,3000,FPGA_60_177_37,60,177,37,F2A_2833,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_38,60,177,38,F2A_2834,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_39,60,177,39,F2A_2835,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_1,Bank_VR_9_1,FAKE,590,40,1000,5000,FPGA_60_177_40,60,177,40,F2A_2836,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_2,Bank_VR_9_2,FAKE,720,40,1000,6000,FPGA_60_177_41,60,177,41,F2A_2837,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_2,Bank_VR_9_2,FAKE,720,40,1000,6000,FPGA_60_177_42,60,177,42,F2A_2838,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_2,Bank_VR_9_2,FAKE,720,40,1000,6000,FPGA_60_177_43,60,177,43,F2A_2839,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_2,Bank_VR_9_2,FAKE,720,40,1000,6000,FPGA_60_177_44,60,177,44,F2A_2840,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_2,Bank_VR_9_2,FAKE,720,40,1000,6000,FPGA_60_177_45,60,177,45,F2A_2841,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_2,Bank_VR_9_2,FAKE,720,40,1000,6000,FPGA_60_177_46,60,177,46,F2A_2842,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_2,Bank_VR_9_2,FAKE,720,40,1000,6000,FPGA_60_177_47,60,177,47,F2A_2843,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,460,40,1000,4000,FPGA_60_178_0,60,178,0,A2F_2724,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,460,40,1000,4000,FPGA_60_178_1,60,178,1,A2F_2725,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,460,40,1000,4000,FPGA_60_178_2,60,178,2,A2F_2726,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_3,60,178,3,A2F_2727,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_4,60,178,4,A2F_2728,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_5,60,178,5,A2F_2729,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_6,60,178,6,A2F_2730,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_7,60,178,7,A2F_2731,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_8,60,178,8,A2F_2732,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_9,60,178,9,A2F_2733,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_10,60,178,10,A2F_2734,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_4,Bank_VR_9_4,FAKE,980,40,2000,1000,FPGA_60_178_11,60,178,11,A2F_2735,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,70,40,1000,1000,FPGA_60_178_24,60,178,24,F2A_2748,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,200,40,1000,2000,FPGA_60_178_25,60,178,25,F2A_2749,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,200,40,1000,2000,FPGA_60_178_26,60,178,26,F2A_2750,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,200,40,1000,2000,FPGA_60_178_27,60,178,27,F2A_2751,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,200,40,1000,2000,FPGA_60_178_28,60,178,28,F2A_2752,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,200,40,1000,2000,FPGA_60_178_29,60,178,29,F2A_2753,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,200,40,1000,2000,FPGA_60_178_30,60,178,30,F2A_2754,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,200,40,1000,2000,FPGA_60_178_31,60,178,31,F2A_2755,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,200,40,1000,2000,FPGA_60_178_32,60,178,32,F2A_2756,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,200,40,1000,2000,FPGA_60_178_33,60,178,33,F2A_2757,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,330,40,1000,3000,FPGA_60_178_34,60,178,34,F2A_2758,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,330,40,1000,3000,FPGA_60_178_35,60,178,35,F2A_2759,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,330,40,1000,3000,FPGA_60_178_36,60,178,36,F2A_2760,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,330,40,1000,3000,FPGA_60_178_37,60,178,37,F2A_2761,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_38,60,178,38,F2A_2762,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_39,60,178,39,F2A_2763,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_3,Bank_VR_9_3,FAKE,590,40,1000,5000,FPGA_60_178_40,60,178,40,F2A_2764,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_4,Bank_VR_9_4,FAKE,720,40,1000,6000,FPGA_60_178_41,60,178,41,F2A_2765,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_4,Bank_VR_9_4,FAKE,720,40,1000,6000,FPGA_60_178_42,60,178,42,F2A_2766,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_4,Bank_VR_9_4,FAKE,720,40,1000,6000,FPGA_60_178_43,60,178,43,F2A_2767,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_4,Bank_VR_9_4,FAKE,720,40,1000,6000,FPGA_60_178_44,60,178,44,F2A_2768,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_4,Bank_VR_9_4,FAKE,720,40,1000,6000,FPGA_60_178_45,60,178,45,F2A_2769,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_4,Bank_VR_9_4,FAKE,720,40,1000,6000,FPGA_60_178_46,60,178,46,F2A_2770,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_4,Bank_VR_9_4,FAKE,720,40,1000,6000,FPGA_60_178_47,60,178,47,F2A_2771,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,460,40,1000,4000,FPGA_60_179_0,60,179,0,A2F_2652,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,460,40,1000,4000,FPGA_60_179_1,60,179,1,A2F_2653,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,460,40,1000,4000,FPGA_60_179_2,60,179,2,A2F_2654,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_3,60,179,3,A2F_2655,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_4,60,179,4,A2F_2656,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_5,60,179,5,A2F_2657,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_6,60,179,6,A2F_2658,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_7,60,179,7,A2F_2659,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_8,60,179,8,A2F_2660,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_9,60,179,9,A2F_2661,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_10,60,179,10,A2F_2662,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_6,Bank_VR_9_6,FAKE,980,40,2000,1000,FPGA_60_179_11,60,179,11,A2F_2663,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,70,40,1000,1000,FPGA_60_179_24,60,179,24,F2A_2676,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,200,40,1000,2000,FPGA_60_179_25,60,179,25,F2A_2677,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,200,40,1000,2000,FPGA_60_179_26,60,179,26,F2A_2678,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,200,40,1000,2000,FPGA_60_179_27,60,179,27,F2A_2679,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,200,40,1000,2000,FPGA_60_179_28,60,179,28,F2A_2680,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,200,40,1000,2000,FPGA_60_179_29,60,179,29,F2A_2681,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,200,40,1000,2000,FPGA_60_179_30,60,179,30,F2A_2682,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,200,40,1000,2000,FPGA_60_179_31,60,179,31,F2A_2683,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,200,40,1000,2000,FPGA_60_179_32,60,179,32,F2A_2684,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,200,40,1000,2000,FPGA_60_179_33,60,179,33,F2A_2685,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,330,40,1000,3000,FPGA_60_179_34,60,179,34,F2A_2686,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,330,40,1000,3000,FPGA_60_179_35,60,179,35,F2A_2687,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,330,40,1000,3000,FPGA_60_179_36,60,179,36,F2A_2688,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,330,40,1000,3000,FPGA_60_179_37,60,179,37,F2A_2689,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_38,60,179,38,F2A_2690,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_39,60,179,39,F2A_2691,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_5,Bank_VR_9_5,FAKE,590,40,1000,5000,FPGA_60_179_40,60,179,40,F2A_2692,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_6,Bank_VR_9_6,FAKE,720,40,1000,6000,FPGA_60_179_41,60,179,41,F2A_2693,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_6,Bank_VR_9_6,FAKE,720,40,1000,6000,FPGA_60_179_42,60,179,42,F2A_2694,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_6,Bank_VR_9_6,FAKE,720,40,1000,6000,FPGA_60_179_43,60,179,43,F2A_2695,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_6,Bank_VR_9_6,FAKE,720,40,1000,6000,FPGA_60_179_44,60,179,44,F2A_2696,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_6,Bank_VR_9_6,FAKE,720,40,1000,6000,FPGA_60_179_45,60,179,45,F2A_2697,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_6,Bank_VR_9_6,FAKE,720,40,1000,6000,FPGA_60_179_46,60,179,46,F2A_2698,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_6,Bank_VR_9_6,FAKE,720,40,1000,6000,FPGA_60_179_47,60,179,47,F2A_2699,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,460,40,1000,4000,FPGA_60_180_0,60,180,0,A2F_2580,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,460,40,1000,4000,FPGA_60_180_1,60,180,1,A2F_2581,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,460,40,1000,4000,FPGA_60_180_2,60,180,2,A2F_2582,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_3,60,180,3,A2F_2583,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_4,60,180,4,A2F_2584,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_5,60,180,5,A2F_2585,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_6,60,180,6,A2F_2586,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_7,60,180,7,A2F_2587,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_8,60,180,8,A2F_2588,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_9,60,180,9,A2F_2589,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_10,60,180,10,A2F_2590,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_8,Bank_VR_9_8,FAKE,980,40,2000,1000,FPGA_60_180_11,60,180,11,A2F_2591,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,70,40,1000,1000,FPGA_60_180_24,60,180,24,F2A_2604,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,200,40,1000,2000,FPGA_60_180_25,60,180,25,F2A_2605,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,200,40,1000,2000,FPGA_60_180_26,60,180,26,F2A_2606,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,200,40,1000,2000,FPGA_60_180_27,60,180,27,F2A_2607,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,200,40,1000,2000,FPGA_60_180_28,60,180,28,F2A_2608,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,200,40,1000,2000,FPGA_60_180_29,60,180,29,F2A_2609,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,200,40,1000,2000,FPGA_60_180_30,60,180,30,F2A_2610,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,200,40,1000,2000,FPGA_60_180_31,60,180,31,F2A_2611,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,200,40,1000,2000,FPGA_60_180_32,60,180,32,F2A_2612,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,200,40,1000,2000,FPGA_60_180_33,60,180,33,F2A_2613,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,330,40,1000,3000,FPGA_60_180_34,60,180,34,F2A_2614,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,330,40,1000,3000,FPGA_60_180_35,60,180,35,F2A_2615,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,330,40,1000,3000,FPGA_60_180_36,60,180,36,F2A_2616,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,330,40,1000,3000,FPGA_60_180_37,60,180,37,F2A_2617,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_38,60,180,38,F2A_2618,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_39,60,180,39,F2A_2619,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_7,Bank_VR_9_7,FAKE,590,40,1000,5000,FPGA_60_180_40,60,180,40,F2A_2620,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_8,Bank_VR_9_8,FAKE,720,40,1000,6000,FPGA_60_180_41,60,180,41,F2A_2621,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_8,Bank_VR_9_8,FAKE,720,40,1000,6000,FPGA_60_180_42,60,180,42,F2A_2622,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_8,Bank_VR_9_8,FAKE,720,40,1000,6000,FPGA_60_180_43,60,180,43,F2A_2623,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_8,Bank_VR_9_8,FAKE,720,40,1000,6000,FPGA_60_180_44,60,180,44,F2A_2624,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_8,Bank_VR_9_8,FAKE,720,40,1000,6000,FPGA_60_180_45,60,180,45,F2A_2625,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_8,Bank_VR_9_8,FAKE,720,40,1000,6000,FPGA_60_180_46,60,180,46,F2A_2626,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_8,Bank_VR_9_8,FAKE,720,40,1000,6000,FPGA_60_180_47,60,180,47,F2A_2627,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,460,40,1000,4000,FPGA_60_181_0,60,181,0,A2F_2508,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,460,40,1000,4000,FPGA_60_181_1,60,181,1,A2F_2509,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,460,40,1000,4000,FPGA_60_181_2,60,181,2,A2F_2510,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_3,60,181,3,A2F_2511,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_4,60,181,4,A2F_2512,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_5,60,181,5,A2F_2513,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_6,60,181,6,A2F_2514,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_7,60,181,7,A2F_2515,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_8,60,181,8,A2F_2516,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_9,60,181,9,A2F_2517,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_10,60,181,10,A2F_2518,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_10,Bank_VR_9_10,FAKE,980,40,2000,1000,FPGA_60_181_11,60,181,11,A2F_2519,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,70,40,1000,1000,FPGA_60_181_24,60,181,24,F2A_2532,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,200,40,1000,2000,FPGA_60_181_25,60,181,25,F2A_2533,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,200,40,1000,2000,FPGA_60_181_26,60,181,26,F2A_2534,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,200,40,1000,2000,FPGA_60_181_27,60,181,27,F2A_2535,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,200,40,1000,2000,FPGA_60_181_28,60,181,28,F2A_2536,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,200,40,1000,2000,FPGA_60_181_29,60,181,29,F2A_2537,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,200,40,1000,2000,FPGA_60_181_30,60,181,30,F2A_2538,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,200,40,1000,2000,FPGA_60_181_31,60,181,31,F2A_2539,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,200,40,1000,2000,FPGA_60_181_32,60,181,32,F2A_2540,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,200,40,1000,2000,FPGA_60_181_33,60,181,33,F2A_2541,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,330,40,1000,3000,FPGA_60_181_34,60,181,34,F2A_2542,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,330,40,1000,3000,FPGA_60_181_35,60,181,35,F2A_2543,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,330,40,1000,3000,FPGA_60_181_36,60,181,36,F2A_2544,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,330,40,1000,3000,FPGA_60_181_37,60,181,37,F2A_2545,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_38,60,181,38,F2A_2546,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_39,60,181,39,F2A_2547,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_9,Bank_VR_9_9,FAKE,590,40,1000,5000,FPGA_60_181_40,60,181,40,F2A_2548,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_10,Bank_VR_9_10,FAKE,720,40,1000,6000,FPGA_60_181_41,60,181,41,F2A_2549,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_10,Bank_VR_9_10,FAKE,720,40,1000,6000,FPGA_60_181_42,60,181,42,F2A_2550,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_10,Bank_VR_9_10,FAKE,720,40,1000,6000,FPGA_60_181_43,60,181,43,F2A_2551,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_10,Bank_VR_9_10,FAKE,720,40,1000,6000,FPGA_60_181_44,60,181,44,F2A_2552,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_10,Bank_VR_9_10,FAKE,720,40,1000,6000,FPGA_60_181_45,60,181,45,F2A_2553,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_10,Bank_VR_9_10,FAKE,720,40,1000,6000,FPGA_60_181_46,60,181,46,F2A_2554,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_10,Bank_VR_9_10,FAKE,720,40,1000,6000,FPGA_60_181_47,60,181,47,F2A_2555,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,460,40,1000,4000,FPGA_60_182_0,60,182,0,A2F_2436,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,460,40,1000,4000,FPGA_60_182_1,60,182,1,A2F_2437,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,460,40,1000,4000,FPGA_60_182_2,60,182,2,A2F_2438,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_3,60,182,3,A2F_2439,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_4,60,182,4,A2F_2440,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_5,60,182,5,A2F_2441,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_6,60,182,6,A2F_2442,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_7,60,182,7,A2F_2443,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_8,60,182,8,A2F_2444,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_9,60,182,9,A2F_2445,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_10,60,182,10,A2F_2446,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_12,Bank_VR_9_12,FAKE,980,40,2000,1000,FPGA_60_182_11,60,182,11,A2F_2447,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,70,40,1000,1000,FPGA_60_182_24,60,182,24,F2A_2460,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,200,40,1000,2000,FPGA_60_182_25,60,182,25,F2A_2461,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,200,40,1000,2000,FPGA_60_182_26,60,182,26,F2A_2462,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,200,40,1000,2000,FPGA_60_182_27,60,182,27,F2A_2463,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,200,40,1000,2000,FPGA_60_182_28,60,182,28,F2A_2464,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,200,40,1000,2000,FPGA_60_182_29,60,182,29,F2A_2465,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,200,40,1000,2000,FPGA_60_182_30,60,182,30,F2A_2466,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,200,40,1000,2000,FPGA_60_182_31,60,182,31,F2A_2467,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,200,40,1000,2000,FPGA_60_182_32,60,182,32,F2A_2468,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,200,40,1000,2000,FPGA_60_182_33,60,182,33,F2A_2469,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,330,40,1000,3000,FPGA_60_182_34,60,182,34,F2A_2470,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,330,40,1000,3000,FPGA_60_182_35,60,182,35,F2A_2471,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,330,40,1000,3000,FPGA_60_182_36,60,182,36,F2A_2472,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,330,40,1000,3000,FPGA_60_182_37,60,182,37,F2A_2473,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_38,60,182,38,F2A_2474,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_39,60,182,39,F2A_2475,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_11,Bank_VR_9_11,FAKE,590,40,1000,5000,FPGA_60_182_40,60,182,40,F2A_2476,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_12,Bank_VR_9_12,FAKE,720,40,1000,6000,FPGA_60_182_41,60,182,41,F2A_2477,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_12,Bank_VR_9_12,FAKE,720,40,1000,6000,FPGA_60_182_42,60,182,42,F2A_2478,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_12,Bank_VR_9_12,FAKE,720,40,1000,6000,FPGA_60_182_43,60,182,43,F2A_2479,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_12,Bank_VR_9_12,FAKE,720,40,1000,6000,FPGA_60_182_44,60,182,44,F2A_2480,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_12,Bank_VR_9_12,FAKE,720,40,1000,6000,FPGA_60_182_45,60,182,45,F2A_2481,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_12,Bank_VR_9_12,FAKE,720,40,1000,6000,FPGA_60_182_46,60,182,46,F2A_2482,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_12,Bank_VR_9_12,FAKE,720,40,1000,6000,FPGA_60_182_47,60,182,47,F2A_2483,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,460,40,1000,4000,FPGA_60_183_0,60,183,0,A2F_2364,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,460,40,1000,4000,FPGA_60_183_1,60,183,1,A2F_2365,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,460,40,1000,4000,FPGA_60_183_2,60,183,2,A2F_2366,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_3,60,183,3,A2F_2367,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_4,60,183,4,A2F_2368,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_5,60,183,5,A2F_2369,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_6,60,183,6,A2F_2370,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_7,60,183,7,A2F_2371,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_8,60,183,8,A2F_2372,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_9,60,183,9,A2F_2373,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_10,60,183,10,A2F_2374,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_14,Bank_VR_9_14,FAKE,980,40,2000,1000,FPGA_60_183_11,60,183,11,A2F_2375,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,70,40,1000,1000,FPGA_60_183_24,60,183,24,F2A_2388,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,200,40,1000,2000,FPGA_60_183_25,60,183,25,F2A_2389,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,200,40,1000,2000,FPGA_60_183_26,60,183,26,F2A_2390,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,200,40,1000,2000,FPGA_60_183_27,60,183,27,F2A_2391,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,200,40,1000,2000,FPGA_60_183_28,60,183,28,F2A_2392,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,200,40,1000,2000,FPGA_60_183_29,60,183,29,F2A_2393,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,200,40,1000,2000,FPGA_60_183_30,60,183,30,F2A_2394,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,200,40,1000,2000,FPGA_60_183_31,60,183,31,F2A_2395,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,200,40,1000,2000,FPGA_60_183_32,60,183,32,F2A_2396,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,200,40,1000,2000,FPGA_60_183_33,60,183,33,F2A_2397,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,330,40,1000,3000,FPGA_60_183_34,60,183,34,F2A_2398,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,330,40,1000,3000,FPGA_60_183_35,60,183,35,F2A_2399,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,330,40,1000,3000,FPGA_60_183_36,60,183,36,F2A_2400,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,330,40,1000,3000,FPGA_60_183_37,60,183,37,F2A_2401,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_38,60,183,38,F2A_2402,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_39,60,183,39,F2A_2403,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_13,Bank_VR_9_13,FAKE,590,40,1000,5000,FPGA_60_183_40,60,183,40,F2A_2404,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_14,Bank_VR_9_14,FAKE,720,40,1000,6000,FPGA_60_183_41,60,183,41,F2A_2405,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_14,Bank_VR_9_14,FAKE,720,40,1000,6000,FPGA_60_183_42,60,183,42,F2A_2406,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_14,Bank_VR_9_14,FAKE,720,40,1000,6000,FPGA_60_183_43,60,183,43,F2A_2407,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_14,Bank_VR_9_14,FAKE,720,40,1000,6000,FPGA_60_183_44,60,183,44,F2A_2408,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_14,Bank_VR_9_14,FAKE,720,40,1000,6000,FPGA_60_183_45,60,183,45,F2A_2409,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_14,Bank_VR_9_14,FAKE,720,40,1000,6000,FPGA_60_183_46,60,183,46,F2A_2410,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_14,Bank_VR_9_14,FAKE,720,40,1000,6000,FPGA_60_183_47,60,183,47,F2A_2411,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,460,40,1000,4000,FPGA_60_184_0,60,184,0,A2F_2292,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,460,40,1000,4000,FPGA_60_184_1,60,184,1,A2F_2293,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,460,40,1000,4000,FPGA_60_184_2,60,184,2,A2F_2294,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_3,60,184,3,A2F_2295,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_4,60,184,4,A2F_2296,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_5,60,184,5,A2F_2297,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_6,60,184,6,A2F_2298,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_7,60,184,7,A2F_2299,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_8,60,184,8,A2F_2300,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_9,60,184,9,A2F_2301,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_10,60,184,10,A2F_2302,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_16,Bank_VR_9_16,FAKE,980,40,2000,1000,FPGA_60_184_11,60,184,11,A2F_2303,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,70,40,1000,1000,FPGA_60_184_24,60,184,24,F2A_2316,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,200,40,1000,2000,FPGA_60_184_25,60,184,25,F2A_2317,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,200,40,1000,2000,FPGA_60_184_26,60,184,26,F2A_2318,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,200,40,1000,2000,FPGA_60_184_27,60,184,27,F2A_2319,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,200,40,1000,2000,FPGA_60_184_28,60,184,28,F2A_2320,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,200,40,1000,2000,FPGA_60_184_29,60,184,29,F2A_2321,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,200,40,1000,2000,FPGA_60_184_30,60,184,30,F2A_2322,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,200,40,1000,2000,FPGA_60_184_31,60,184,31,F2A_2323,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,200,40,1000,2000,FPGA_60_184_32,60,184,32,F2A_2324,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,200,40,1000,2000,FPGA_60_184_33,60,184,33,F2A_2325,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,330,40,1000,3000,FPGA_60_184_34,60,184,34,F2A_2326,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,330,40,1000,3000,FPGA_60_184_35,60,184,35,F2A_2327,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,330,40,1000,3000,FPGA_60_184_36,60,184,36,F2A_2328,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,330,40,1000,3000,FPGA_60_184_37,60,184,37,F2A_2329,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_38,60,184,38,F2A_2330,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_39,60,184,39,F2A_2331,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_15,Bank_VR_9_15,FAKE,590,40,1000,5000,FPGA_60_184_40,60,184,40,F2A_2332,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_16,Bank_VR_9_16,FAKE,720,40,1000,6000,FPGA_60_184_41,60,184,41,F2A_2333,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_16,Bank_VR_9_16,FAKE,720,40,1000,6000,FPGA_60_184_42,60,184,42,F2A_2334,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_16,Bank_VR_9_16,FAKE,720,40,1000,6000,FPGA_60_184_43,60,184,43,F2A_2335,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_16,Bank_VR_9_16,FAKE,720,40,1000,6000,FPGA_60_184_44,60,184,44,F2A_2336,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_16,Bank_VR_9_16,FAKE,720,40,1000,6000,FPGA_60_184_45,60,184,45,F2A_2337,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_16,Bank_VR_9_16,FAKE,720,40,1000,6000,FPGA_60_184_46,60,184,46,F2A_2338,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_16,Bank_VR_9_16,FAKE,720,40,1000,6000,FPGA_60_184_47,60,184,47,F2A_2339,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,460,40,1000,4000,FPGA_60_185_0,60,185,0,A2F_2220,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,460,40,1000,4000,FPGA_60_185_1,60,185,1,A2F_2221,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,460,40,1000,4000,FPGA_60_185_2,60,185,2,A2F_2222,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_3,60,185,3,A2F_2223,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_4,60,185,4,A2F_2224,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_5,60,185,5,A2F_2225,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_6,60,185,6,A2F_2226,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_7,60,185,7,A2F_2227,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_8,60,185,8,A2F_2228,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_9,60,185,9,A2F_2229,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_10,60,185,10,A2F_2230,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_18,Bank_VR_9_18,FAKE,980,40,2000,1000,FPGA_60_185_11,60,185,11,A2F_2231,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,70,40,1000,1000,FPGA_60_185_24,60,185,24,F2A_2244,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,200,40,1000,2000,FPGA_60_185_25,60,185,25,F2A_2245,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,200,40,1000,2000,FPGA_60_185_26,60,185,26,F2A_2246,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,200,40,1000,2000,FPGA_60_185_27,60,185,27,F2A_2247,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,200,40,1000,2000,FPGA_60_185_28,60,185,28,F2A_2248,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,200,40,1000,2000,FPGA_60_185_29,60,185,29,F2A_2249,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,200,40,1000,2000,FPGA_60_185_30,60,185,30,F2A_2250,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,200,40,1000,2000,FPGA_60_185_31,60,185,31,F2A_2251,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,200,40,1000,2000,FPGA_60_185_32,60,185,32,F2A_2252,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,200,40,1000,2000,FPGA_60_185_33,60,185,33,F2A_2253,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,330,40,1000,3000,FPGA_60_185_34,60,185,34,F2A_2254,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,330,40,1000,3000,FPGA_60_185_35,60,185,35,F2A_2255,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,330,40,1000,3000,FPGA_60_185_36,60,185,36,F2A_2256,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,330,40,1000,3000,FPGA_60_185_37,60,185,37,F2A_2257,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_38,60,185,38,F2A_2258,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_39,60,185,39,F2A_2259,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_17,Bank_VR_9_17,FAKE,590,40,1000,5000,FPGA_60_185_40,60,185,40,F2A_2260,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_18,Bank_VR_9_18,FAKE,720,40,1000,6000,FPGA_60_185_41,60,185,41,F2A_2261,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_18,Bank_VR_9_18,FAKE,720,40,1000,6000,FPGA_60_185_42,60,185,42,F2A_2262,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_18,Bank_VR_9_18,FAKE,720,40,1000,6000,FPGA_60_185_43,60,185,43,F2A_2263,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_18,Bank_VR_9_18,FAKE,720,40,1000,6000,FPGA_60_185_44,60,185,44,F2A_2264,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_18,Bank_VR_9_18,FAKE,720,40,1000,6000,FPGA_60_185_45,60,185,45,F2A_2265,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_18,Bank_VR_9_18,FAKE,720,40,1000,6000,FPGA_60_185_46,60,185,46,F2A_2266,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_18,Bank_VR_9_18,FAKE,720,40,1000,6000,FPGA_60_185_47,60,185,47,F2A_2267,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,460,40,1000,4000,FPGA_60_186_0,60,186,0,A2F_2148,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,460,40,1000,4000,FPGA_60_186_1,60,186,1,A2F_2149,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,460,40,1000,4000,FPGA_60_186_2,60,186,2,A2F_2150,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_3,60,186,3,A2F_2151,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_4,60,186,4,A2F_2152,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_5,60,186,5,A2F_2153,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_6,60,186,6,A2F_2154,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_7,60,186,7,A2F_2155,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_8,60,186,8,A2F_2156,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_9,60,186,9,A2F_2157,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_10,60,186,10,A2F_2158,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_20,Bank_VR_9_20,FAKE,980,40,2000,1000,FPGA_60_186_11,60,186,11,A2F_2159,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,70,40,1000,1000,FPGA_60_186_24,60,186,24,F2A_2172,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,200,40,1000,2000,FPGA_60_186_25,60,186,25,F2A_2173,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,200,40,1000,2000,FPGA_60_186_26,60,186,26,F2A_2174,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,200,40,1000,2000,FPGA_60_186_27,60,186,27,F2A_2175,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,200,40,1000,2000,FPGA_60_186_28,60,186,28,F2A_2176,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,200,40,1000,2000,FPGA_60_186_29,60,186,29,F2A_2177,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,200,40,1000,2000,FPGA_60_186_30,60,186,30,F2A_2178,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,200,40,1000,2000,FPGA_60_186_31,60,186,31,F2A_2179,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,200,40,1000,2000,FPGA_60_186_32,60,186,32,F2A_2180,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,200,40,1000,2000,FPGA_60_186_33,60,186,33,F2A_2181,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,330,40,1000,3000,FPGA_60_186_34,60,186,34,F2A_2182,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,330,40,1000,3000,FPGA_60_186_35,60,186,35,F2A_2183,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,330,40,1000,3000,FPGA_60_186_36,60,186,36,F2A_2184,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,330,40,1000,3000,FPGA_60_186_37,60,186,37,F2A_2185,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_38,60,186,38,F2A_2186,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_39,60,186,39,F2A_2187,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_19,Bank_VR_9_19,FAKE,590,40,1000,5000,FPGA_60_186_40,60,186,40,F2A_2188,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_20,Bank_VR_9_20,FAKE,720,40,1000,6000,FPGA_60_186_41,60,186,41,F2A_2189,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_20,Bank_VR_9_20,FAKE,720,40,1000,6000,FPGA_60_186_42,60,186,42,F2A_2190,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_20,Bank_VR_9_20,FAKE,720,40,1000,6000,FPGA_60_186_43,60,186,43,F2A_2191,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_20,Bank_VR_9_20,FAKE,720,40,1000,6000,FPGA_60_186_44,60,186,44,F2A_2192,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_20,Bank_VR_9_20,FAKE,720,40,1000,6000,FPGA_60_186_45,60,186,45,F2A_2193,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_20,Bank_VR_9_20,FAKE,720,40,1000,6000,FPGA_60_186_46,60,186,46,F2A_2194,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_20,Bank_VR_9_20,FAKE,720,40,1000,6000,FPGA_60_186_47,60,186,47,F2A_2195,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,330,40,1000,3000,FPGA_60_187_0,60,187,0,A2F_2076,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,330,40,1000,3000,FPGA_60_187_1,60,187,1,A2F_2077,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,330,40,1000,3000,FPGA_60_187_2,60,187,2,A2F_2078,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,330,40,1000,3000,FPGA_60_187_3,60,187,3,A2F_2079,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,330,40,1000,3000,FPGA_60_187_4,60,187,4,A2F_2080,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,330,40,1000,3000,FPGA_60_187_5,60,187,5,A2F_2081,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,460,40,1000,4000,FPGA_60_187_6,60,187,6,A2F_2082,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,460,40,1000,4000,FPGA_60_187_7,60,187,7,A2F_2083,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,460,40,1000,4000,FPGA_60_187_8,60,187,8,A2F_2084,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,460,40,1000,4000,FPGA_60_187_9,60,187,9,A2F_2085,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,460,40,1000,4000,FPGA_60_187_10,60,187,10,A2F_2086,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,70,40,1000,1000,FPGA_60_187_24,60,187,24,F2A_2100,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,70,40,1000,1000,FPGA_60_187_25,60,187,25,F2A_2101,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,70,40,1000,1000,FPGA_60_187_26,60,187,26,F2A_2102,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,70,40,1000,1000,FPGA_60_187_27,60,187,27,F2A_2103,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,70,40,1000,1000,FPGA_60_187_28,60,187,28,F2A_2104,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,70,40,1000,1000,FPGA_60_187_29,60,187,29,F2A_2105,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,70,40,1000,1000,FPGA_60_187_30,60,187,30,F2A_2106,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,70,40,1000,1000,FPGA_60_187_31,60,187,31,F2A_2107,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,70,40,1000,1000,FPGA_60_187_32,60,187,32,F2A_2108,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,460,40,1000,4000,FPGA_60_188_0,60,188,0,A2F_2004,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,460,40,1000,4000,FPGA_60_188_1,60,188,1,A2F_2005,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,460,40,1000,4000,FPGA_60_188_2,60,188,2,A2F_2006,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_3,60,188,3,A2F_2007,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_4,60,188,4,A2F_2008,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_5,60,188,5,A2F_2009,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_6,60,188,6,A2F_2010,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_7,60,188,7,A2F_2011,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_8,60,188,8,A2F_2012,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_9,60,188,9,A2F_2013,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_10,60,188,10,A2F_2014,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_22,Bank_VR_9_22,FAKE,980,40,2000,1000,FPGA_60_188_11,60,188,11,A2F_2015,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,70,40,1000,1000,FPGA_60_188_24,60,188,24,F2A_2028,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,200,40,1000,2000,FPGA_60_188_25,60,188,25,F2A_2029,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,200,40,1000,2000,FPGA_60_188_26,60,188,26,F2A_2030,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,200,40,1000,2000,FPGA_60_188_27,60,188,27,F2A_2031,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,200,40,1000,2000,FPGA_60_188_28,60,188,28,F2A_2032,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,200,40,1000,2000,FPGA_60_188_29,60,188,29,F2A_2033,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,200,40,1000,2000,FPGA_60_188_30,60,188,30,F2A_2034,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,200,40,1000,2000,FPGA_60_188_31,60,188,31,F2A_2035,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,200,40,1000,2000,FPGA_60_188_32,60,188,32,F2A_2036,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,200,40,1000,2000,FPGA_60_188_33,60,188,33,F2A_2037,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,330,40,1000,3000,FPGA_60_188_34,60,188,34,F2A_2038,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,330,40,1000,3000,FPGA_60_188_35,60,188,35,F2A_2039,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,330,40,1000,3000,FPGA_60_188_36,60,188,36,F2A_2040,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,330,40,1000,3000,FPGA_60_188_37,60,188,37,F2A_2041,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_38,60,188,38,F2A_2042,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_39,60,188,39,F2A_2043,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_21,Bank_VR_9_21,FAKE,590,40,1000,5000,FPGA_60_188_40,60,188,40,F2A_2044,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_22,Bank_VR_9_22,FAKE,720,40,1000,6000,FPGA_60_188_41,60,188,41,F2A_2045,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_22,Bank_VR_9_22,FAKE,720,40,1000,6000,FPGA_60_188_42,60,188,42,F2A_2046,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_22,Bank_VR_9_22,FAKE,720,40,1000,6000,FPGA_60_188_43,60,188,43,F2A_2047,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_22,Bank_VR_9_22,FAKE,720,40,1000,6000,FPGA_60_188_44,60,188,44,F2A_2048,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_22,Bank_VR_9_22,FAKE,720,40,1000,6000,FPGA_60_188_45,60,188,45,F2A_2049,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_22,Bank_VR_9_22,FAKE,720,40,1000,6000,FPGA_60_188_46,60,188,46,F2A_2050,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_22,Bank_VR_9_22,FAKE,720,40,1000,6000,FPGA_60_188_47,60,188,47,F2A_2051,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,460,40,1000,4000,FPGA_60_189_0,60,189,0,A2F_1932,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,460,40,1000,4000,FPGA_60_189_1,60,189,1,A2F_1933,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,460,40,1000,4000,FPGA_60_189_2,60,189,2,A2F_1934,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_3,60,189,3,A2F_1935,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_4,60,189,4,A2F_1936,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_5,60,189,5,A2F_1937,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_6,60,189,6,A2F_1938,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_7,60,189,7,A2F_1939,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_8,60,189,8,A2F_1940,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_9,60,189,9,A2F_1941,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_10,60,189,10,A2F_1942,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_24,Bank_VR_9_24,FAKE,980,40,2000,1000,FPGA_60_189_11,60,189,11,A2F_1943,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,70,40,1000,1000,FPGA_60_189_24,60,189,24,F2A_1956,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,200,40,1000,2000,FPGA_60_189_25,60,189,25,F2A_1957,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,200,40,1000,2000,FPGA_60_189_26,60,189,26,F2A_1958,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,200,40,1000,2000,FPGA_60_189_27,60,189,27,F2A_1959,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,200,40,1000,2000,FPGA_60_189_28,60,189,28,F2A_1960,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,200,40,1000,2000,FPGA_60_189_29,60,189,29,F2A_1961,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,200,40,1000,2000,FPGA_60_189_30,60,189,30,F2A_1962,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,200,40,1000,2000,FPGA_60_189_31,60,189,31,F2A_1963,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,200,40,1000,2000,FPGA_60_189_32,60,189,32,F2A_1964,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,200,40,1000,2000,FPGA_60_189_33,60,189,33,F2A_1965,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,330,40,1000,3000,FPGA_60_189_34,60,189,34,F2A_1966,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,330,40,1000,3000,FPGA_60_189_35,60,189,35,F2A_1967,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,330,40,1000,3000,FPGA_60_189_36,60,189,36,F2A_1968,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,330,40,1000,3000,FPGA_60_189_37,60,189,37,F2A_1969,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_38,60,189,38,F2A_1970,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_39,60,189,39,F2A_1971,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_23,Bank_VR_9_23,FAKE,590,40,1000,5000,FPGA_60_189_40,60,189,40,F2A_1972,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_24,Bank_VR_9_24,FAKE,720,40,1000,6000,FPGA_60_189_41,60,189,41,F2A_1973,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_24,Bank_VR_9_24,FAKE,720,40,1000,6000,FPGA_60_189_42,60,189,42,F2A_1974,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_24,Bank_VR_9_24,FAKE,720,40,1000,6000,FPGA_60_189_43,60,189,43,F2A_1975,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_24,Bank_VR_9_24,FAKE,720,40,1000,6000,FPGA_60_189_44,60,189,44,F2A_1976,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_24,Bank_VR_9_24,FAKE,720,40,1000,6000,FPGA_60_189_45,60,189,45,F2A_1977,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_24,Bank_VR_9_24,FAKE,720,40,1000,6000,FPGA_60_189_46,60,189,46,F2A_1978,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_24,Bank_VR_9_24,FAKE,720,40,1000,6000,FPGA_60_189_47,60,189,47,F2A_1979,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,460,40,1000,4000,FPGA_60_190_0,60,190,0,A2F_1860,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,460,40,1000,4000,FPGA_60_190_1,60,190,1,A2F_1861,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,460,40,1000,4000,FPGA_60_190_2,60,190,2,A2F_1862,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_3,60,190,3,A2F_1863,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_4,60,190,4,A2F_1864,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_5,60,190,5,A2F_1865,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_6,60,190,6,A2F_1866,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_7,60,190,7,A2F_1867,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_8,60,190,8,A2F_1868,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_9,60,190,9,A2F_1869,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_10,60,190,10,A2F_1870,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_26,Bank_VR_9_26,FAKE,980,40,2000,1000,FPGA_60_190_11,60,190,11,A2F_1871,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,70,40,1000,1000,FPGA_60_190_24,60,190,24,F2A_1884,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,200,40,1000,2000,FPGA_60_190_25,60,190,25,F2A_1885,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,200,40,1000,2000,FPGA_60_190_26,60,190,26,F2A_1886,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,200,40,1000,2000,FPGA_60_190_27,60,190,27,F2A_1887,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,200,40,1000,2000,FPGA_60_190_28,60,190,28,F2A_1888,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,200,40,1000,2000,FPGA_60_190_29,60,190,29,F2A_1889,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,200,40,1000,2000,FPGA_60_190_30,60,190,30,F2A_1890,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,200,40,1000,2000,FPGA_60_190_31,60,190,31,F2A_1891,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,200,40,1000,2000,FPGA_60_190_32,60,190,32,F2A_1892,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,200,40,1000,2000,FPGA_60_190_33,60,190,33,F2A_1893,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,330,40,1000,3000,FPGA_60_190_34,60,190,34,F2A_1894,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,330,40,1000,3000,FPGA_60_190_35,60,190,35,F2A_1895,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,330,40,1000,3000,FPGA_60_190_36,60,190,36,F2A_1896,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,330,40,1000,3000,FPGA_60_190_37,60,190,37,F2A_1897,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_38,60,190,38,F2A_1898,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_39,60,190,39,F2A_1899,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_25,Bank_VR_9_25,FAKE,590,40,1000,5000,FPGA_60_190_40,60,190,40,F2A_1900,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_26,Bank_VR_9_26,FAKE,720,40,1000,6000,FPGA_60_190_41,60,190,41,F2A_1901,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_26,Bank_VR_9_26,FAKE,720,40,1000,6000,FPGA_60_190_42,60,190,42,F2A_1902,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_26,Bank_VR_9_26,FAKE,720,40,1000,6000,FPGA_60_190_43,60,190,43,F2A_1903,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_26,Bank_VR_9_26,FAKE,720,40,1000,6000,FPGA_60_190_44,60,190,44,F2A_1904,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_26,Bank_VR_9_26,FAKE,720,40,1000,6000,FPGA_60_190_45,60,190,45,F2A_1905,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_26,Bank_VR_9_26,FAKE,720,40,1000,6000,FPGA_60_190_46,60,190,46,F2A_1906,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_26,Bank_VR_9_26,FAKE,720,40,1000,6000,FPGA_60_190_47,60,190,47,F2A_1907,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,460,40,1000,4000,FPGA_60_191_0,60,191,0,A2F_1788,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,460,40,1000,4000,FPGA_60_191_1,60,191,1,A2F_1789,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,460,40,1000,4000,FPGA_60_191_2,60,191,2,A2F_1790,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_3,60,191,3,A2F_1791,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_4,60,191,4,A2F_1792,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_5,60,191,5,A2F_1793,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_6,60,191,6,A2F_1794,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_7,60,191,7,A2F_1795,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_8,60,191,8,A2F_1796,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_9,60,191,9,A2F_1797,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_10,60,191,10,A2F_1798,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_28,Bank_VR_9_28,FAKE,980,40,2000,1000,FPGA_60_191_11,60,191,11,A2F_1799,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,70,40,1000,1000,FPGA_60_191_24,60,191,24,F2A_1812,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,200,40,1000,2000,FPGA_60_191_25,60,191,25,F2A_1813,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,200,40,1000,2000,FPGA_60_191_26,60,191,26,F2A_1814,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,200,40,1000,2000,FPGA_60_191_27,60,191,27,F2A_1815,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,200,40,1000,2000,FPGA_60_191_28,60,191,28,F2A_1816,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,200,40,1000,2000,FPGA_60_191_29,60,191,29,F2A_1817,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,200,40,1000,2000,FPGA_60_191_30,60,191,30,F2A_1818,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,200,40,1000,2000,FPGA_60_191_31,60,191,31,F2A_1819,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,200,40,1000,2000,FPGA_60_191_32,60,191,32,F2A_1820,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,200,40,1000,2000,FPGA_60_191_33,60,191,33,F2A_1821,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,330,40,1000,3000,FPGA_60_191_34,60,191,34,F2A_1822,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,330,40,1000,3000,FPGA_60_191_35,60,191,35,F2A_1823,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,330,40,1000,3000,FPGA_60_191_36,60,191,36,F2A_1824,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,330,40,1000,3000,FPGA_60_191_37,60,191,37,F2A_1825,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_38,60,191,38,F2A_1826,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_39,60,191,39,F2A_1827,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_27,Bank_VR_9_27,FAKE,590,40,1000,5000,FPGA_60_191_40,60,191,40,F2A_1828,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_28,Bank_VR_9_28,FAKE,720,40,1000,6000,FPGA_60_191_41,60,191,41,F2A_1829,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_28,Bank_VR_9_28,FAKE,720,40,1000,6000,FPGA_60_191_42,60,191,42,F2A_1830,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_28,Bank_VR_9_28,FAKE,720,40,1000,6000,FPGA_60_191_43,60,191,43,F2A_1831,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_28,Bank_VR_9_28,FAKE,720,40,1000,6000,FPGA_60_191_44,60,191,44,F2A_1832,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_28,Bank_VR_9_28,FAKE,720,40,1000,6000,FPGA_60_191_45,60,191,45,F2A_1833,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_28,Bank_VR_9_28,FAKE,720,40,1000,6000,FPGA_60_191_46,60,191,46,F2A_1834,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_28,Bank_VR_9_28,FAKE,720,40,1000,6000,FPGA_60_191_47,60,191,47,F2A_1835,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,460,40,1000,4000,FPGA_60_192_0,60,192,0,A2F_1716,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,460,40,1000,4000,FPGA_60_192_1,60,192,1,A2F_1717,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,460,40,1000,4000,FPGA_60_192_2,60,192,2,A2F_1718,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_3,60,192,3,A2F_1719,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_4,60,192,4,A2F_1720,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_5,60,192,5,A2F_1721,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_6,60,192,6,A2F_1722,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_7,60,192,7,A2F_1723,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_8,60,192,8,A2F_1724,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_9,60,192,9,A2F_1725,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_10,60,192,10,A2F_1726,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_30,Bank_VR_9_30,FAKE,980,40,2000,1000,FPGA_60_192_11,60,192,11,A2F_1727,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,70,40,1000,1000,FPGA_60_192_24,60,192,24,F2A_1740,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,200,40,1000,2000,FPGA_60_192_25,60,192,25,F2A_1741,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,200,40,1000,2000,FPGA_60_192_26,60,192,26,F2A_1742,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,200,40,1000,2000,FPGA_60_192_27,60,192,27,F2A_1743,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,200,40,1000,2000,FPGA_60_192_28,60,192,28,F2A_1744,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,200,40,1000,2000,FPGA_60_192_29,60,192,29,F2A_1745,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,200,40,1000,2000,FPGA_60_192_30,60,192,30,F2A_1746,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,200,40,1000,2000,FPGA_60_192_31,60,192,31,F2A_1747,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,200,40,1000,2000,FPGA_60_192_32,60,192,32,F2A_1748,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,200,40,1000,2000,FPGA_60_192_33,60,192,33,F2A_1749,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,330,40,1000,3000,FPGA_60_192_34,60,192,34,F2A_1750,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,330,40,1000,3000,FPGA_60_192_35,60,192,35,F2A_1751,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,330,40,1000,3000,FPGA_60_192_36,60,192,36,F2A_1752,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,330,40,1000,3000,FPGA_60_192_37,60,192,37,F2A_1753,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_38,60,192,38,F2A_1754,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_39,60,192,39,F2A_1755,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_29,Bank_VR_9_29,FAKE,590,40,1000,5000,FPGA_60_192_40,60,192,40,F2A_1756,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_30,Bank_VR_9_30,FAKE,720,40,1000,6000,FPGA_60_192_41,60,192,41,F2A_1757,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_30,Bank_VR_9_30,FAKE,720,40,1000,6000,FPGA_60_192_42,60,192,42,F2A_1758,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_30,Bank_VR_9_30,FAKE,720,40,1000,6000,FPGA_60_192_43,60,192,43,F2A_1759,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_30,Bank_VR_9_30,FAKE,720,40,1000,6000,FPGA_60_192_44,60,192,44,F2A_1760,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_30,Bank_VR_9_30,FAKE,720,40,1000,6000,FPGA_60_192_45,60,192,45,F2A_1761,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_30,Bank_VR_9_30,FAKE,720,40,1000,6000,FPGA_60_192_46,60,192,46,F2A_1762,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_30,Bank_VR_9_30,FAKE,720,40,1000,6000,FPGA_60_192_47,60,192,47,F2A_1763,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,460,40,1000,4000,FPGA_60_193_0,60,193,0,A2F_1644,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,460,40,1000,4000,FPGA_60_193_1,60,193,1,A2F_1645,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,460,40,1000,4000,FPGA_60_193_2,60,193,2,A2F_1646,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_3,60,193,3,A2F_1647,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_4,60,193,4,A2F_1648,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_5,60,193,5,A2F_1649,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_6,60,193,6,A2F_1650,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_7,60,193,7,A2F_1651,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_8,60,193,8,A2F_1652,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_9,60,193,9,A2F_1653,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_10,60,193,10,A2F_1654,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_32,Bank_VR_9_32,FAKE,980,40,2000,1000,FPGA_60_193_11,60,193,11,A2F_1655,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,70,40,1000,1000,FPGA_60_193_24,60,193,24,F2A_1668,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,200,40,1000,2000,FPGA_60_193_25,60,193,25,F2A_1669,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,200,40,1000,2000,FPGA_60_193_26,60,193,26,F2A_1670,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,200,40,1000,2000,FPGA_60_193_27,60,193,27,F2A_1671,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,200,40,1000,2000,FPGA_60_193_28,60,193,28,F2A_1672,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,200,40,1000,2000,FPGA_60_193_29,60,193,29,F2A_1673,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,200,40,1000,2000,FPGA_60_193_30,60,193,30,F2A_1674,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,200,40,1000,2000,FPGA_60_193_31,60,193,31,F2A_1675,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,200,40,1000,2000,FPGA_60_193_32,60,193,32,F2A_1676,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,200,40,1000,2000,FPGA_60_193_33,60,193,33,F2A_1677,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,330,40,1000,3000,FPGA_60_193_34,60,193,34,F2A_1678,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,330,40,1000,3000,FPGA_60_193_35,60,193,35,F2A_1679,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,330,40,1000,3000,FPGA_60_193_36,60,193,36,F2A_1680,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,330,40,1000,3000,FPGA_60_193_37,60,193,37,F2A_1681,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_38,60,193,38,F2A_1682,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_39,60,193,39,F2A_1683,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_31,Bank_VR_9_31,FAKE,590,40,1000,5000,FPGA_60_193_40,60,193,40,F2A_1684,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_32,Bank_VR_9_32,FAKE,720,40,1000,6000,FPGA_60_193_41,60,193,41,F2A_1685,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_32,Bank_VR_9_32,FAKE,720,40,1000,6000,FPGA_60_193_42,60,193,42,F2A_1686,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_32,Bank_VR_9_32,FAKE,720,40,1000,6000,FPGA_60_193_43,60,193,43,F2A_1687,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_32,Bank_VR_9_32,FAKE,720,40,1000,6000,FPGA_60_193_44,60,193,44,F2A_1688,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_32,Bank_VR_9_32,FAKE,720,40,1000,6000,FPGA_60_193_45,60,193,45,F2A_1689,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_32,Bank_VR_9_32,FAKE,720,40,1000,6000,FPGA_60_193_46,60,193,46,F2A_1690,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_32,Bank_VR_9_32,FAKE,720,40,1000,6000,FPGA_60_193_47,60,193,47,F2A_1691,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,460,40,1000,4000,FPGA_60_194_0,60,194,0,A2F_1572,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,460,40,1000,4000,FPGA_60_194_1,60,194,1,A2F_1573,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,460,40,1000,4000,FPGA_60_194_2,60,194,2,A2F_1574,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_3,60,194,3,A2F_1575,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_4,60,194,4,A2F_1576,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_5,60,194,5,A2F_1577,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_6,60,194,6,A2F_1578,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_7,60,194,7,A2F_1579,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_8,60,194,8,A2F_1580,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_9,60,194,9,A2F_1581,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_10,60,194,10,A2F_1582,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_34,Bank_VR_9_34,FAKE,980,40,2000,1000,FPGA_60_194_11,60,194,11,A2F_1583,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,70,40,1000,1000,FPGA_60_194_24,60,194,24,F2A_1596,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,200,40,1000,2000,FPGA_60_194_25,60,194,25,F2A_1597,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,200,40,1000,2000,FPGA_60_194_26,60,194,26,F2A_1598,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,200,40,1000,2000,FPGA_60_194_27,60,194,27,F2A_1599,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,200,40,1000,2000,FPGA_60_194_28,60,194,28,F2A_1600,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,200,40,1000,2000,FPGA_60_194_29,60,194,29,F2A_1601,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,200,40,1000,2000,FPGA_60_194_30,60,194,30,F2A_1602,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,200,40,1000,2000,FPGA_60_194_31,60,194,31,F2A_1603,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,200,40,1000,2000,FPGA_60_194_32,60,194,32,F2A_1604,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,200,40,1000,2000,FPGA_60_194_33,60,194,33,F2A_1605,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,330,40,1000,3000,FPGA_60_194_34,60,194,34,F2A_1606,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,330,40,1000,3000,FPGA_60_194_35,60,194,35,F2A_1607,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,330,40,1000,3000,FPGA_60_194_36,60,194,36,F2A_1608,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,330,40,1000,3000,FPGA_60_194_37,60,194,37,F2A_1609,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_38,60,194,38,F2A_1610,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_39,60,194,39,F2A_1611,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_33,Bank_VR_9_33,FAKE,590,40,1000,5000,FPGA_60_194_40,60,194,40,F2A_1612,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_34,Bank_VR_9_34,FAKE,720,40,1000,6000,FPGA_60_194_41,60,194,41,F2A_1613,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_34,Bank_VR_9_34,FAKE,720,40,1000,6000,FPGA_60_194_42,60,194,42,F2A_1614,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_34,Bank_VR_9_34,FAKE,720,40,1000,6000,FPGA_60_194_43,60,194,43,F2A_1615,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_34,Bank_VR_9_34,FAKE,720,40,1000,6000,FPGA_60_194_44,60,194,44,F2A_1616,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_34,Bank_VR_9_34,FAKE,720,40,1000,6000,FPGA_60_194_45,60,194,45,F2A_1617,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_34,Bank_VR_9_34,FAKE,720,40,1000,6000,FPGA_60_194_46,60,194,46,F2A_1618,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_34,Bank_VR_9_34,FAKE,720,40,1000,6000,FPGA_60_194_47,60,194,47,F2A_1619,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,460,40,1000,4000,FPGA_60_195_0,60,195,0,A2F_1500,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,460,40,1000,4000,FPGA_60_195_1,60,195,1,A2F_1501,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,460,40,1000,4000,FPGA_60_195_2,60,195,2,A2F_1502,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_3,60,195,3,A2F_1503,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_4,60,195,4,A2F_1504,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_5,60,195,5,A2F_1505,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_6,60,195,6,A2F_1506,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_7,60,195,7,A2F_1507,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_8,60,195,8,A2F_1508,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_9,60,195,9,A2F_1509,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_10,60,195,10,A2F_1510,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_36,Bank_VR_9_36,FAKE,980,40,2000,1000,FPGA_60_195_11,60,195,11,A2F_1511,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,70,40,1000,1000,FPGA_60_195_24,60,195,24,F2A_1524,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,200,40,1000,2000,FPGA_60_195_25,60,195,25,F2A_1525,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,200,40,1000,2000,FPGA_60_195_26,60,195,26,F2A_1526,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,200,40,1000,2000,FPGA_60_195_27,60,195,27,F2A_1527,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,200,40,1000,2000,FPGA_60_195_28,60,195,28,F2A_1528,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,200,40,1000,2000,FPGA_60_195_29,60,195,29,F2A_1529,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,200,40,1000,2000,FPGA_60_195_30,60,195,30,F2A_1530,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,200,40,1000,2000,FPGA_60_195_31,60,195,31,F2A_1531,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,200,40,1000,2000,FPGA_60_195_32,60,195,32,F2A_1532,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,200,40,1000,2000,FPGA_60_195_33,60,195,33,F2A_1533,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,330,40,1000,3000,FPGA_60_195_34,60,195,34,F2A_1534,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,330,40,1000,3000,FPGA_60_195_35,60,195,35,F2A_1535,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,330,40,1000,3000,FPGA_60_195_36,60,195,36,F2A_1536,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,330,40,1000,3000,FPGA_60_195_37,60,195,37,F2A_1537,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_38,60,195,38,F2A_1538,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_39,60,195,39,F2A_1539,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_35,Bank_VR_9_35,FAKE,590,40,1000,5000,FPGA_60_195_40,60,195,40,F2A_1540,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_36,Bank_VR_9_36,FAKE,720,40,1000,6000,FPGA_60_195_41,60,195,41,F2A_1541,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_36,Bank_VR_9_36,FAKE,720,40,1000,6000,FPGA_60_195_42,60,195,42,F2A_1542,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_36,Bank_VR_9_36,FAKE,720,40,1000,6000,FPGA_60_195_43,60,195,43,F2A_1543,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_36,Bank_VR_9_36,FAKE,720,40,1000,6000,FPGA_60_195_44,60,195,44,F2A_1544,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_36,Bank_VR_9_36,FAKE,720,40,1000,6000,FPGA_60_195_45,60,195,45,F2A_1545,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_36,Bank_VR_9_36,FAKE,720,40,1000,6000,FPGA_60_195_46,60,195,46,F2A_1546,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_36,Bank_VR_9_36,FAKE,720,40,1000,6000,FPGA_60_195_47,60,195,47,F2A_1547,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,460,40,1000,4000,FPGA_60_196_0,60,196,0,A2F_1428,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,460,40,1000,4000,FPGA_60_196_1,60,196,1,A2F_1429,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,460,40,1000,4000,FPGA_60_196_2,60,196,2,A2F_1430,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_3,60,196,3,A2F_1431,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_4,60,196,4,A2F_1432,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_5,60,196,5,A2F_1433,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_6,60,196,6,A2F_1434,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_7,60,196,7,A2F_1435,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_8,60,196,8,A2F_1436,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_9,60,196,9,A2F_1437,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_10,60,196,10,A2F_1438,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_38,Bank_VR_9_38,FAKE,980,40,2000,1000,FPGA_60_196_11,60,196,11,A2F_1439,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,70,40,1000,1000,FPGA_60_196_24,60,196,24,F2A_1452,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,200,40,1000,2000,FPGA_60_196_25,60,196,25,F2A_1453,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,200,40,1000,2000,FPGA_60_196_26,60,196,26,F2A_1454,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,200,40,1000,2000,FPGA_60_196_27,60,196,27,F2A_1455,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,200,40,1000,2000,FPGA_60_196_28,60,196,28,F2A_1456,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,200,40,1000,2000,FPGA_60_196_29,60,196,29,F2A_1457,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,200,40,1000,2000,FPGA_60_196_30,60,196,30,F2A_1458,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,200,40,1000,2000,FPGA_60_196_31,60,196,31,F2A_1459,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,200,40,1000,2000,FPGA_60_196_32,60,196,32,F2A_1460,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,200,40,1000,2000,FPGA_60_196_33,60,196,33,F2A_1461,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,330,40,1000,3000,FPGA_60_196_34,60,196,34,F2A_1462,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,330,40,1000,3000,FPGA_60_196_35,60,196,35,F2A_1463,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,330,40,1000,3000,FPGA_60_196_36,60,196,36,F2A_1464,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,330,40,1000,3000,FPGA_60_196_37,60,196,37,F2A_1465,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_38,60,196,38,F2A_1466,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_39,60,196,39,F2A_1467,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_37,Bank_VR_9_37,FAKE,590,40,1000,5000,FPGA_60_196_40,60,196,40,F2A_1468,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_38,Bank_VR_9_38,FAKE,720,40,1000,6000,FPGA_60_196_41,60,196,41,F2A_1469,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_38,Bank_VR_9_38,FAKE,720,40,1000,6000,FPGA_60_196_42,60,196,42,F2A_1470,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_38,Bank_VR_9_38,FAKE,720,40,1000,6000,FPGA_60_196_43,60,196,43,F2A_1471,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_38,Bank_VR_9_38,FAKE,720,40,1000,6000,FPGA_60_196_44,60,196,44,F2A_1472,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_38,Bank_VR_9_38,FAKE,720,40,1000,6000,FPGA_60_196_45,60,196,45,F2A_1473,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_38,Bank_VR_9_38,FAKE,720,40,1000,6000,FPGA_60_196_46,60,196,46,F2A_1474,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_38,Bank_VR_9_38,FAKE,720,40,1000,6000,FPGA_60_196_47,60,196,47,F2A_1475,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,460,40,1000,4000,FPGA_60_197_0,60,197,0,A2F_1356,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,460,40,1000,4000,FPGA_60_197_1,60,197,1,A2F_1357,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,460,40,1000,4000,FPGA_60_197_2,60,197,2,A2F_1358,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_3,60,197,3,A2F_1359,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_4,60,197,4,A2F_1360,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_5,60,197,5,A2F_1361,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_6,60,197,6,A2F_1362,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_7,60,197,7,A2F_1363,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_8,60,197,8,A2F_1364,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_9,60,197,9,A2F_1365,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_10,60,197,10,A2F_1366,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_40,Bank_VR_9_40,FAKE,980,40,2000,1000,FPGA_60_197_11,60,197,11,A2F_1367,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,70,40,1000,1000,FPGA_60_197_24,60,197,24,F2A_1380,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,200,40,1000,2000,FPGA_60_197_25,60,197,25,F2A_1381,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,200,40,1000,2000,FPGA_60_197_26,60,197,26,F2A_1382,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,200,40,1000,2000,FPGA_60_197_27,60,197,27,F2A_1383,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,200,40,1000,2000,FPGA_60_197_28,60,197,28,F2A_1384,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,200,40,1000,2000,FPGA_60_197_29,60,197,29,F2A_1385,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,200,40,1000,2000,FPGA_60_197_30,60,197,30,F2A_1386,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,200,40,1000,2000,FPGA_60_197_31,60,197,31,F2A_1387,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,200,40,1000,2000,FPGA_60_197_32,60,197,32,F2A_1388,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,200,40,1000,2000,FPGA_60_197_33,60,197,33,F2A_1389,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,330,40,1000,3000,FPGA_60_197_34,60,197,34,F2A_1390,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,330,40,1000,3000,FPGA_60_197_35,60,197,35,F2A_1391,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,330,40,1000,3000,FPGA_60_197_36,60,197,36,F2A_1392,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,330,40,1000,3000,FPGA_60_197_37,60,197,37,F2A_1393,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_38,60,197,38,F2A_1394,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_39,60,197,39,F2A_1395,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_39,Bank_VR_9_39,FAKE,590,40,1000,5000,FPGA_60_197_40,60,197,40,F2A_1396,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_40,Bank_VR_9_40,FAKE,720,40,1000,6000,FPGA_60_197_41,60,197,41,F2A_1397,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_40,Bank_VR_9_40,FAKE,720,40,1000,6000,FPGA_60_197_42,60,197,42,F2A_1398,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_40,Bank_VR_9_40,FAKE,720,40,1000,6000,FPGA_60_197_43,60,197,43,F2A_1399,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_40,Bank_VR_9_40,FAKE,720,40,1000,6000,FPGA_60_197_44,60,197,44,F2A_1400,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_40,Bank_VR_9_40,FAKE,720,40,1000,6000,FPGA_60_197_45,60,197,45,F2A_1401,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_40,Bank_VR_9_40,FAKE,720,40,1000,6000,FPGA_60_197_46,60,197,46,F2A_1402,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_9_40,Bank_VR_9_40,FAKE,720,40,1000,6000,FPGA_60_197_47,60,197,47,F2A_1403,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_0,2,1,0,A2F_21216,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_1,2,1,1,A2F_21217,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_2,2,1,2,A2F_21218,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_3,2,1,3,A2F_21219,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_4,2,1,4,A2F_21220,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_2_1_5,2,1,5,A2F_21221,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_1_6,2,1,6,A2F_21222,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_1_7,2,1,7,A2F_21223,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_1_8,2,1,8,A2F_21224,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_1_9,2,1,9,A2F_21225,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_2_1_10,2,1,10,A2F_21226,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_24,2,1,24,F2A_21240,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_25,2,1,25,F2A_21241,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_26,2,1,26,F2A_21242,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_27,2,1,27,F2A_21243,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_28,2,1,28,F2A_21244,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_29,2,1,29,F2A_21245,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_30,2,1,30,F2A_21246,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_31,2,1,31,F2A_21247,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_2_1_32,2,1,32,F2A_21248,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_3_1_0,3,1,0,A2F_21144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_3_1_1,3,1,1,A2F_21145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,460,40,1000,4000,FPGA_3_1_2,3,1,2,A2F_21146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_3,3,1,3,A2F_21147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_4,3,1,4,A2F_21148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_5,3,1,5,A2F_21149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_6,3,1,6,A2F_21150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_7,3,1,7,A2F_21151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_8,3,1,8,A2F_21152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_9,3,1,9,A2F_21153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_10,3,1,10,A2F_21154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,980,40,2000,1000,FPGA_3_1_11,3,1,11,A2F_21155,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,980,40,2000,1000,FPGA_3_1_12,3,1,12,A2F_21156,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,980,40,2000,1000,FPGA_3_1_13,3,1,13,A2F_21157,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,70,40,1000,1000,FPGA_3_1_24,3,1,24,F2A_21168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_25,3,1,25,F2A_21169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_26,3,1,26,F2A_21170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_27,3,1,27,F2A_21171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_28,3,1,28,F2A_21172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_29,3,1,29,F2A_21173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_30,3,1,30,F2A_21174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_31,3,1,31,F2A_21175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_32,3,1,32,F2A_21176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,200,40,1000,2000,FPGA_3_1_33,3,1,33,F2A_21177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_1_34,3,1,34,F2A_21178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_1_35,3,1,35,F2A_21179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_1_36,3,1,36,F2A_21180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,330,40,1000,3000,FPGA_3_1_37,3,1,37,F2A_21181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_38,3,1,38,F2A_21182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_39,3,1,39,F2A_21183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,590,40,1000,5000,FPGA_3_1_40,3,1,40,F2A_21184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,720,40,1000,6000,FPGA_3_1_41,3,1,41,F2A_21185,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,720,40,1000,6000,FPGA_3_1_42,3,1,42,F2A_21186,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,720,40,1000,6000,FPGA_3_1_43,3,1,43,F2A_21187,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,720,40,1000,6000,FPGA_3_1_44,3,1,44,F2A_21188,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,Bank_H_1_1,FAKE,720,40,1000,6000,FPGA_3_1_45,3,1,45,F2A_21189,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_46,3,1,46,F2A_21190,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_47,3,1,47,F2A_21191,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_48,3,1,48,F2A_21192,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_49,3,1,49,F2A_21193,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_50,3,1,50,F2A_21194,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_51,3,1,51,F2A_21195,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,Bank_H_1_2,FAKE,720,40,1000,6000,FPGA_3_1_52,3,1,52,F2A_21196,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_4_1_0,4,1,0,A2F_21072,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_4_1_1,4,1,1,A2F_21073,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,460,40,1000,4000,FPGA_4_1_2,4,1,2,A2F_21074,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_3,4,1,3,A2F_21075,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_4,4,1,4,A2F_21076,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_5,4,1,5,A2F_21077,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_6,4,1,6,A2F_21078,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_7,4,1,7,A2F_21079,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_8,4,1,8,A2F_21080,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_9,4,1,9,A2F_21081,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_10,4,1,10,A2F_21082,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,980,40,2000,1000,FPGA_4_1_11,4,1,11,A2F_21083,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,980,40,2000,1000,FPGA_4_1_12,4,1,12,A2F_21084,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,980,40,2000,1000,FPGA_4_1_13,4,1,13,A2F_21085,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,70,40,1000,1000,FPGA_4_1_24,4,1,24,F2A_21096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_25,4,1,25,F2A_21097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_26,4,1,26,F2A_21098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_27,4,1,27,F2A_21099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_28,4,1,28,F2A_21100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_29,4,1,29,F2A_21101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_30,4,1,30,F2A_21102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_31,4,1,31,F2A_21103,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_32,4,1,32,F2A_21104,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,200,40,1000,2000,FPGA_4_1_33,4,1,33,F2A_21105,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_4_1_34,4,1,34,F2A_21106,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_4_1_35,4,1,35,F2A_21107,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_4_1_36,4,1,36,F2A_21108,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,330,40,1000,3000,FPGA_4_1_37,4,1,37,F2A_21109,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_38,4,1,38,F2A_21110,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_39,4,1,39,F2A_21111,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,590,40,1000,5000,FPGA_4_1_40,4,1,40,F2A_21112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,720,40,1000,6000,FPGA_4_1_41,4,1,41,F2A_21113,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,720,40,1000,6000,FPGA_4_1_42,4,1,42,F2A_21114,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,720,40,1000,6000,FPGA_4_1_43,4,1,43,F2A_21115,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,720,40,1000,6000,FPGA_4_1_44,4,1,44,F2A_21116,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,Bank_H_1_3,FAKE,720,40,1000,6000,FPGA_4_1_45,4,1,45,F2A_21117,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_46,4,1,46,F2A_21118,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_47,4,1,47,F2A_21119,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_48,4,1,48,F2A_21120,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_49,4,1,49,F2A_21121,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_50,4,1,50,F2A_21122,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_51,4,1,51,F2A_21123,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,Bank_H_1_4,FAKE,720,40,1000,6000,FPGA_4_1_52,4,1,52,F2A_21124,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_5_1_0,5,1,0,A2F_21000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_5_1_1,5,1,1,A2F_21001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,460,40,1000,4000,FPGA_5_1_2,5,1,2,A2F_21002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_3,5,1,3,A2F_21003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_4,5,1,4,A2F_21004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_5,5,1,5,A2F_21005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_6,5,1,6,A2F_21006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_7,5,1,7,A2F_21007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_8,5,1,8,A2F_21008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_9,5,1,9,A2F_21009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_10,5,1,10,A2F_21010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,980,40,2000,1000,FPGA_5_1_11,5,1,11,A2F_21011,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,980,40,2000,1000,FPGA_5_1_12,5,1,12,A2F_21012,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,980,40,2000,1000,FPGA_5_1_13,5,1,13,A2F_21013,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,70,40,1000,1000,FPGA_5_1_24,5,1,24,F2A_21024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_25,5,1,25,F2A_21025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_26,5,1,26,F2A_21026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_27,5,1,27,F2A_21027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_28,5,1,28,F2A_21028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_29,5,1,29,F2A_21029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_30,5,1,30,F2A_21030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_31,5,1,31,F2A_21031,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_32,5,1,32,F2A_21032,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,200,40,1000,2000,FPGA_5_1_33,5,1,33,F2A_21033,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_5_1_34,5,1,34,F2A_21034,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_5_1_35,5,1,35,F2A_21035,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_5_1_36,5,1,36,F2A_21036,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,330,40,1000,3000,FPGA_5_1_37,5,1,37,F2A_21037,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_38,5,1,38,F2A_21038,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_39,5,1,39,F2A_21039,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,590,40,1000,5000,FPGA_5_1_40,5,1,40,F2A_21040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,720,40,1000,6000,FPGA_5_1_41,5,1,41,F2A_21041,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,720,40,1000,6000,FPGA_5_1_42,5,1,42,F2A_21042,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,720,40,1000,6000,FPGA_5_1_43,5,1,43,F2A_21043,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,720,40,1000,6000,FPGA_5_1_44,5,1,44,F2A_21044,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,Bank_H_1_5,FAKE,720,40,1000,6000,FPGA_5_1_45,5,1,45,F2A_21045,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_46,5,1,46,F2A_21046,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_47,5,1,47,F2A_21047,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_48,5,1,48,F2A_21048,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_49,5,1,49,F2A_21049,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_50,5,1,50,F2A_21050,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_51,5,1,51,F2A_21051,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,Bank_H_1_6,FAKE,720,40,1000,6000,FPGA_5_1_52,5,1,52,F2A_21052,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_6_1_0,6,1,0,A2F_20928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_6_1_1,6,1,1,A2F_20929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,460,40,1000,4000,FPGA_6_1_2,6,1,2,A2F_20930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_3,6,1,3,A2F_20931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_4,6,1,4,A2F_20932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_5,6,1,5,A2F_20933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_6,6,1,6,A2F_20934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_7,6,1,7,A2F_20935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_8,6,1,8,A2F_20936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_9,6,1,9,A2F_20937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_10,6,1,10,A2F_20938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,980,40,2000,1000,FPGA_6_1_11,6,1,11,A2F_20939,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,980,40,2000,1000,FPGA_6_1_12,6,1,12,A2F_20940,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,980,40,2000,1000,FPGA_6_1_13,6,1,13,A2F_20941,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,70,40,1000,1000,FPGA_6_1_24,6,1,24,F2A_20952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_25,6,1,25,F2A_20953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_26,6,1,26,F2A_20954,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_27,6,1,27,F2A_20955,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_28,6,1,28,F2A_20956,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_29,6,1,29,F2A_20957,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_30,6,1,30,F2A_20958,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_31,6,1,31,F2A_20959,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_32,6,1,32,F2A_20960,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,200,40,1000,2000,FPGA_6_1_33,6,1,33,F2A_20961,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_6_1_34,6,1,34,F2A_20962,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_6_1_35,6,1,35,F2A_20963,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_6_1_36,6,1,36,F2A_20964,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,330,40,1000,3000,FPGA_6_1_37,6,1,37,F2A_20965,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_38,6,1,38,F2A_20966,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_39,6,1,39,F2A_20967,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,590,40,1000,5000,FPGA_6_1_40,6,1,40,F2A_20968,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,720,40,1000,6000,FPGA_6_1_41,6,1,41,F2A_20969,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,720,40,1000,6000,FPGA_6_1_42,6,1,42,F2A_20970,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,720,40,1000,6000,FPGA_6_1_43,6,1,43,F2A_20971,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,720,40,1000,6000,FPGA_6_1_44,6,1,44,F2A_20972,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,Bank_H_1_7,FAKE,720,40,1000,6000,FPGA_6_1_45,6,1,45,F2A_20973,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_46,6,1,46,F2A_20974,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_47,6,1,47,F2A_20975,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_48,6,1,48,F2A_20976,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_49,6,1,49,F2A_20977,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_50,6,1,50,F2A_20978,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_51,6,1,51,F2A_20979,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,Bank_H_1_8,FAKE,720,40,1000,6000,FPGA_6_1_52,6,1,52,F2A_20980,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_7_1_0,7,1,0,A2F_20856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_7_1_1,7,1,1,A2F_20857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,460,40,1000,4000,FPGA_7_1_2,7,1,2,A2F_20858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_3,7,1,3,A2F_20859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_4,7,1,4,A2F_20860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_5,7,1,5,A2F_20861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_6,7,1,6,A2F_20862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_7,7,1,7,A2F_20863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_8,7,1,8,A2F_20864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_9,7,1,9,A2F_20865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_10,7,1,10,A2F_20866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,980,40,2000,1000,FPGA_7_1_11,7,1,11,A2F_20867,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,980,40,2000,1000,FPGA_7_1_12,7,1,12,A2F_20868,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,980,40,2000,1000,FPGA_7_1_13,7,1,13,A2F_20869,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,70,40,1000,1000,FPGA_7_1_24,7,1,24,F2A_20880,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_25,7,1,25,F2A_20881,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_26,7,1,26,F2A_20882,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_27,7,1,27,F2A_20883,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_28,7,1,28,F2A_20884,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_29,7,1,29,F2A_20885,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_30,7,1,30,F2A_20886,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_31,7,1,31,F2A_20887,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_32,7,1,32,F2A_20888,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,200,40,1000,2000,FPGA_7_1_33,7,1,33,F2A_20889,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_7_1_34,7,1,34,F2A_20890,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_7_1_35,7,1,35,F2A_20891,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_7_1_36,7,1,36,F2A_20892,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,330,40,1000,3000,FPGA_7_1_37,7,1,37,F2A_20893,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_38,7,1,38,F2A_20894,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_39,7,1,39,F2A_20895,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,590,40,1000,5000,FPGA_7_1_40,7,1,40,F2A_20896,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,720,40,1000,6000,FPGA_7_1_41,7,1,41,F2A_20897,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,720,40,1000,6000,FPGA_7_1_42,7,1,42,F2A_20898,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,720,40,1000,6000,FPGA_7_1_43,7,1,43,F2A_20899,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,720,40,1000,6000,FPGA_7_1_44,7,1,44,F2A_20900,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,Bank_H_1_9,FAKE,720,40,1000,6000,FPGA_7_1_45,7,1,45,F2A_20901,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_46,7,1,46,F2A_20902,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_47,7,1,47,F2A_20903,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_48,7,1,48,F2A_20904,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_49,7,1,49,F2A_20905,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_50,7,1,50,F2A_20906,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_51,7,1,51,F2A_20907,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,Bank_H_1_10,FAKE,720,40,1000,6000,FPGA_7_1_52,7,1,52,F2A_20908,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_8_1_0,8,1,0,A2F_20784,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_8_1_1,8,1,1,A2F_20785,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,460,40,1000,4000,FPGA_8_1_2,8,1,2,A2F_20786,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_3,8,1,3,A2F_20787,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_4,8,1,4,A2F_20788,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_5,8,1,5,A2F_20789,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_6,8,1,6,A2F_20790,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_7,8,1,7,A2F_20791,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_8,8,1,8,A2F_20792,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_9,8,1,9,A2F_20793,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_10,8,1,10,A2F_20794,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,980,40,2000,1000,FPGA_8_1_11,8,1,11,A2F_20795,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,980,40,2000,1000,FPGA_8_1_12,8,1,12,A2F_20796,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,980,40,2000,1000,FPGA_8_1_13,8,1,13,A2F_20797,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,70,40,1000,1000,FPGA_8_1_24,8,1,24,F2A_20808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_25,8,1,25,F2A_20809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_26,8,1,26,F2A_20810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_27,8,1,27,F2A_20811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_28,8,1,28,F2A_20812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_29,8,1,29,F2A_20813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_30,8,1,30,F2A_20814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_31,8,1,31,F2A_20815,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_32,8,1,32,F2A_20816,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,200,40,1000,2000,FPGA_8_1_33,8,1,33,F2A_20817,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_8_1_34,8,1,34,F2A_20818,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_8_1_35,8,1,35,F2A_20819,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_8_1_36,8,1,36,F2A_20820,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,330,40,1000,3000,FPGA_8_1_37,8,1,37,F2A_20821,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_38,8,1,38,F2A_20822,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_39,8,1,39,F2A_20823,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,590,40,1000,5000,FPGA_8_1_40,8,1,40,F2A_20824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,720,40,1000,6000,FPGA_8_1_41,8,1,41,F2A_20825,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,720,40,1000,6000,FPGA_8_1_42,8,1,42,F2A_20826,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,720,40,1000,6000,FPGA_8_1_43,8,1,43,F2A_20827,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,720,40,1000,6000,FPGA_8_1_44,8,1,44,F2A_20828,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,Bank_H_1_11,FAKE,720,40,1000,6000,FPGA_8_1_45,8,1,45,F2A_20829,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_46,8,1,46,F2A_20830,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_47,8,1,47,F2A_20831,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_48,8,1,48,F2A_20832,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_49,8,1,49,F2A_20833,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_50,8,1,50,F2A_20834,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_51,8,1,51,F2A_20835,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,Bank_H_1_12,FAKE,720,40,1000,6000,FPGA_8_1_52,8,1,52,F2A_20836,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_9_1_0,9,1,0,A2F_20712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_9_1_1,9,1,1,A2F_20713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,460,40,1000,4000,FPGA_9_1_2,9,1,2,A2F_20714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_3,9,1,3,A2F_20715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_4,9,1,4,A2F_20716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_5,9,1,5,A2F_20717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_6,9,1,6,A2F_20718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_7,9,1,7,A2F_20719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_8,9,1,8,A2F_20720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_9,9,1,9,A2F_20721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_10,9,1,10,A2F_20722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,980,40,2000,1000,FPGA_9_1_11,9,1,11,A2F_20723,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,980,40,2000,1000,FPGA_9_1_12,9,1,12,A2F_20724,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,980,40,2000,1000,FPGA_9_1_13,9,1,13,A2F_20725,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,70,40,1000,1000,FPGA_9_1_24,9,1,24,F2A_20736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_25,9,1,25,F2A_20737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_26,9,1,26,F2A_20738,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_27,9,1,27,F2A_20739,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_28,9,1,28,F2A_20740,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_29,9,1,29,F2A_20741,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_30,9,1,30,F2A_20742,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_31,9,1,31,F2A_20743,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_32,9,1,32,F2A_20744,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,200,40,1000,2000,FPGA_9_1_33,9,1,33,F2A_20745,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_9_1_34,9,1,34,F2A_20746,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_9_1_35,9,1,35,F2A_20747,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_9_1_36,9,1,36,F2A_20748,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,330,40,1000,3000,FPGA_9_1_37,9,1,37,F2A_20749,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_38,9,1,38,F2A_20750,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_39,9,1,39,F2A_20751,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,590,40,1000,5000,FPGA_9_1_40,9,1,40,F2A_20752,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,720,40,1000,6000,FPGA_9_1_41,9,1,41,F2A_20753,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,720,40,1000,6000,FPGA_9_1_42,9,1,42,F2A_20754,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,720,40,1000,6000,FPGA_9_1_43,9,1,43,F2A_20755,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,720,40,1000,6000,FPGA_9_1_44,9,1,44,F2A_20756,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,Bank_H_1_13,FAKE,720,40,1000,6000,FPGA_9_1_45,9,1,45,F2A_20757,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_46,9,1,46,F2A_20758,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_47,9,1,47,F2A_20759,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_48,9,1,48,F2A_20760,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_49,9,1,49,F2A_20761,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_50,9,1,50,F2A_20762,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_51,9,1,51,F2A_20763,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,Bank_H_1_14,FAKE,720,40,1000,6000,FPGA_9_1_52,9,1,52,F2A_20764,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_10_1_0,10,1,0,A2F_20640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_10_1_1,10,1,1,A2F_20641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,460,40,1000,4000,FPGA_10_1_2,10,1,2,A2F_20642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_3,10,1,3,A2F_20643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_4,10,1,4,A2F_20644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_5,10,1,5,A2F_20645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_6,10,1,6,A2F_20646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_7,10,1,7,A2F_20647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_8,10,1,8,A2F_20648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_9,10,1,9,A2F_20649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_10,10,1,10,A2F_20650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,980,40,2000,1000,FPGA_10_1_11,10,1,11,A2F_20651,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,980,40,2000,1000,FPGA_10_1_12,10,1,12,A2F_20652,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,980,40,2000,1000,FPGA_10_1_13,10,1,13,A2F_20653,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,70,40,1000,1000,FPGA_10_1_24,10,1,24,F2A_20664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_25,10,1,25,F2A_20665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_26,10,1,26,F2A_20666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_27,10,1,27,F2A_20667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_28,10,1,28,F2A_20668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_29,10,1,29,F2A_20669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_30,10,1,30,F2A_20670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_31,10,1,31,F2A_20671,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_32,10,1,32,F2A_20672,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,200,40,1000,2000,FPGA_10_1_33,10,1,33,F2A_20673,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_10_1_34,10,1,34,F2A_20674,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_10_1_35,10,1,35,F2A_20675,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_10_1_36,10,1,36,F2A_20676,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,330,40,1000,3000,FPGA_10_1_37,10,1,37,F2A_20677,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_38,10,1,38,F2A_20678,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_39,10,1,39,F2A_20679,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,590,40,1000,5000,FPGA_10_1_40,10,1,40,F2A_20680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,720,40,1000,6000,FPGA_10_1_41,10,1,41,F2A_20681,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,720,40,1000,6000,FPGA_10_1_42,10,1,42,F2A_20682,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,720,40,1000,6000,FPGA_10_1_43,10,1,43,F2A_20683,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,720,40,1000,6000,FPGA_10_1_44,10,1,44,F2A_20684,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,Bank_H_1_15,FAKE,720,40,1000,6000,FPGA_10_1_45,10,1,45,F2A_20685,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_46,10,1,46,F2A_20686,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_47,10,1,47,F2A_20687,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_48,10,1,48,F2A_20688,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_49,10,1,49,F2A_20689,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_50,10,1,50,F2A_20690,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_51,10,1,51,F2A_20691,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,Bank_H_1_16,FAKE,720,40,1000,6000,FPGA_10_1_52,10,1,52,F2A_20692,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_11_1_0,11,1,0,A2F_20568,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_11_1_1,11,1,1,A2F_20569,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,460,40,1000,4000,FPGA_11_1_2,11,1,2,A2F_20570,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_3,11,1,3,A2F_20571,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_4,11,1,4,A2F_20572,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_5,11,1,5,A2F_20573,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_6,11,1,6,A2F_20574,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_7,11,1,7,A2F_20575,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_8,11,1,8,A2F_20576,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_9,11,1,9,A2F_20577,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_10,11,1,10,A2F_20578,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,980,40,2000,1000,FPGA_11_1_11,11,1,11,A2F_20579,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,980,40,2000,1000,FPGA_11_1_12,11,1,12,A2F_20580,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,980,40,2000,1000,FPGA_11_1_13,11,1,13,A2F_20581,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,70,40,1000,1000,FPGA_11_1_24,11,1,24,F2A_20592,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_25,11,1,25,F2A_20593,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_26,11,1,26,F2A_20594,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_27,11,1,27,F2A_20595,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_28,11,1,28,F2A_20596,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_29,11,1,29,F2A_20597,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_30,11,1,30,F2A_20598,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_31,11,1,31,F2A_20599,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_32,11,1,32,F2A_20600,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,200,40,1000,2000,FPGA_11_1_33,11,1,33,F2A_20601,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_11_1_34,11,1,34,F2A_20602,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_11_1_35,11,1,35,F2A_20603,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_11_1_36,11,1,36,F2A_20604,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,330,40,1000,3000,FPGA_11_1_37,11,1,37,F2A_20605,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_38,11,1,38,F2A_20606,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_39,11,1,39,F2A_20607,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,590,40,1000,5000,FPGA_11_1_40,11,1,40,F2A_20608,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,720,40,1000,6000,FPGA_11_1_41,11,1,41,F2A_20609,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,720,40,1000,6000,FPGA_11_1_42,11,1,42,F2A_20610,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,720,40,1000,6000,FPGA_11_1_43,11,1,43,F2A_20611,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,720,40,1000,6000,FPGA_11_1_44,11,1,44,F2A_20612,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,Bank_H_1_17,FAKE,720,40,1000,6000,FPGA_11_1_45,11,1,45,F2A_20613,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_46,11,1,46,F2A_20614,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_47,11,1,47,F2A_20615,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_48,11,1,48,F2A_20616,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_49,11,1,49,F2A_20617,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_50,11,1,50,F2A_20618,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_51,11,1,51,F2A_20619,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,Bank_H_1_18,FAKE,720,40,1000,6000,FPGA_11_1_52,11,1,52,F2A_20620,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_12_1_0,12,1,0,A2F_20496,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_12_1_1,12,1,1,A2F_20497,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,460,40,1000,4000,FPGA_12_1_2,12,1,2,A2F_20498,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_3,12,1,3,A2F_20499,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_4,12,1,4,A2F_20500,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_5,12,1,5,A2F_20501,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_6,12,1,6,A2F_20502,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_7,12,1,7,A2F_20503,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_8,12,1,8,A2F_20504,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_9,12,1,9,A2F_20505,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_10,12,1,10,A2F_20506,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,980,40,2000,1000,FPGA_12_1_11,12,1,11,A2F_20507,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,980,40,2000,1000,FPGA_12_1_12,12,1,12,A2F_20508,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,980,40,2000,1000,FPGA_12_1_13,12,1,13,A2F_20509,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,70,40,1000,1000,FPGA_12_1_24,12,1,24,F2A_20520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_25,12,1,25,F2A_20521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_26,12,1,26,F2A_20522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_27,12,1,27,F2A_20523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_28,12,1,28,F2A_20524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_29,12,1,29,F2A_20525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_30,12,1,30,F2A_20526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_31,12,1,31,F2A_20527,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_32,12,1,32,F2A_20528,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,200,40,1000,2000,FPGA_12_1_33,12,1,33,F2A_20529,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_12_1_34,12,1,34,F2A_20530,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_12_1_35,12,1,35,F2A_20531,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_12_1_36,12,1,36,F2A_20532,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,330,40,1000,3000,FPGA_12_1_37,12,1,37,F2A_20533,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_38,12,1,38,F2A_20534,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_39,12,1,39,F2A_20535,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,590,40,1000,5000,FPGA_12_1_40,12,1,40,F2A_20536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,720,40,1000,6000,FPGA_12_1_41,12,1,41,F2A_20537,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,720,40,1000,6000,FPGA_12_1_42,12,1,42,F2A_20538,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,720,40,1000,6000,FPGA_12_1_43,12,1,43,F2A_20539,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,720,40,1000,6000,FPGA_12_1_44,12,1,44,F2A_20540,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,Bank_H_1_19,FAKE,720,40,1000,6000,FPGA_12_1_45,12,1,45,F2A_20541,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_46,12,1,46,F2A_20542,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_47,12,1,47,F2A_20543,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_48,12,1,48,F2A_20544,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_49,12,1,49,F2A_20545,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_50,12,1,50,F2A_20546,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_51,12,1,51,F2A_20547,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,Bank_H_1_20,FAKE,720,40,1000,6000,FPGA_12_1_52,12,1,52,F2A_20548,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_13_1_0,13,1,0,A2F_20424,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_13_1_1,13,1,1,A2F_20425,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_13_1_2,13,1,2,A2F_20426,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_13_1_3,13,1,3,A2F_20427,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_13_1_4,13,1,4,A2F_20428,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_13_1_5,13,1,5,A2F_20429,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_13_1_6,13,1,6,A2F_20430,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_13_1_7,13,1,7,A2F_20431,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_13_1_8,13,1,8,A2F_20432,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_13_1_9,13,1,9,A2F_20433,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_13_1_10,13,1,10,A2F_20434,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_13_1_24,13,1,24,F2A_20448,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_13_1_25,13,1,25,F2A_20449,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_13_1_26,13,1,26,F2A_20450,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_13_1_27,13,1,27,F2A_20451,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_13_1_28,13,1,28,F2A_20452,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_13_1_29,13,1,29,F2A_20453,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_13_1_30,13,1,30,F2A_20454,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_13_1_31,13,1,31,F2A_20455,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_13_1_32,13,1,32,F2A_20456,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_14_1_0,14,1,0,A2F_20352,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_14_1_1,14,1,1,A2F_20353,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,460,40,1000,4000,FPGA_14_1_2,14,1,2,A2F_20354,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_3,14,1,3,A2F_20355,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_4,14,1,4,A2F_20356,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_5,14,1,5,A2F_20357,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_6,14,1,6,A2F_20358,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_7,14,1,7,A2F_20359,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_8,14,1,8,A2F_20360,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_9,14,1,9,A2F_20361,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_10,14,1,10,A2F_20362,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,980,40,2000,1000,FPGA_14_1_11,14,1,11,A2F_20363,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,980,40,2000,1000,FPGA_14_1_12,14,1,12,A2F_20364,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,980,40,2000,1000,FPGA_14_1_13,14,1,13,A2F_20365,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,70,40,1000,1000,FPGA_14_1_24,14,1,24,F2A_20376,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_14_1_25,14,1,25,F2A_20377,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_14_1_26,14,1,26,F2A_20378,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_14_1_27,14,1,27,F2A_20379,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_14_1_28,14,1,28,F2A_20380,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_14_1_29,14,1,29,F2A_20381,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_14_1_30,14,1,30,F2A_20382,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_14_1_31,14,1,31,F2A_20383,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_14_1_32,14,1,32,F2A_20384,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,200,40,1000,2000,FPGA_14_1_33,14,1,33,F2A_20385,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_14_1_34,14,1,34,F2A_20386,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_14_1_35,14,1,35,F2A_20387,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_14_1_36,14,1,36,F2A_20388,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,330,40,1000,3000,FPGA_14_1_37,14,1,37,F2A_20389,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_38,14,1,38,F2A_20390,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_39,14,1,39,F2A_20391,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,590,40,1000,5000,FPGA_14_1_40,14,1,40,F2A_20392,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,720,40,1000,6000,FPGA_14_1_41,14,1,41,F2A_20393,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,720,40,1000,6000,FPGA_14_1_42,14,1,42,F2A_20394,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,720,40,1000,6000,FPGA_14_1_43,14,1,43,F2A_20395,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,720,40,1000,6000,FPGA_14_1_44,14,1,44,F2A_20396,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,Bank_H_1_21,FAKE,720,40,1000,6000,FPGA_14_1_45,14,1,45,F2A_20397,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_14_1_46,14,1,46,F2A_20398,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_14_1_47,14,1,47,F2A_20399,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_14_1_48,14,1,48,F2A_20400,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_14_1_49,14,1,49,F2A_20401,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_14_1_50,14,1,50,F2A_20402,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_14_1_51,14,1,51,F2A_20403,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,Bank_H_1_22,FAKE,720,40,1000,6000,FPGA_14_1_52,14,1,52,F2A_20404,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_15_1_0,15,1,0,A2F_20280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_15_1_1,15,1,1,A2F_20281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,460,40,1000,4000,FPGA_15_1_2,15,1,2,A2F_20282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_3,15,1,3,A2F_20283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_4,15,1,4,A2F_20284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_5,15,1,5,A2F_20285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_6,15,1,6,A2F_20286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_7,15,1,7,A2F_20287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_8,15,1,8,A2F_20288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_9,15,1,9,A2F_20289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_10,15,1,10,A2F_20290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,980,40,2000,1000,FPGA_15_1_11,15,1,11,A2F_20291,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,980,40,2000,1000,FPGA_15_1_12,15,1,12,A2F_20292,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,980,40,2000,1000,FPGA_15_1_13,15,1,13,A2F_20293,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,70,40,1000,1000,FPGA_15_1_24,15,1,24,F2A_20304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_15_1_25,15,1,25,F2A_20305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_15_1_26,15,1,26,F2A_20306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_15_1_27,15,1,27,F2A_20307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_15_1_28,15,1,28,F2A_20308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_15_1_29,15,1,29,F2A_20309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_15_1_30,15,1,30,F2A_20310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_15_1_31,15,1,31,F2A_20311,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_15_1_32,15,1,32,F2A_20312,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,200,40,1000,2000,FPGA_15_1_33,15,1,33,F2A_20313,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_15_1_34,15,1,34,F2A_20314,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_15_1_35,15,1,35,F2A_20315,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_15_1_36,15,1,36,F2A_20316,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,330,40,1000,3000,FPGA_15_1_37,15,1,37,F2A_20317,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_38,15,1,38,F2A_20318,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_39,15,1,39,F2A_20319,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,590,40,1000,5000,FPGA_15_1_40,15,1,40,F2A_20320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,720,40,1000,6000,FPGA_15_1_41,15,1,41,F2A_20321,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,720,40,1000,6000,FPGA_15_1_42,15,1,42,F2A_20322,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,720,40,1000,6000,FPGA_15_1_43,15,1,43,F2A_20323,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,720,40,1000,6000,FPGA_15_1_44,15,1,44,F2A_20324,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,Bank_H_1_23,FAKE,720,40,1000,6000,FPGA_15_1_45,15,1,45,F2A_20325,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_15_1_46,15,1,46,F2A_20326,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_15_1_47,15,1,47,F2A_20327,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_15_1_48,15,1,48,F2A_20328,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_15_1_49,15,1,49,F2A_20329,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_15_1_50,15,1,50,F2A_20330,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_15_1_51,15,1,51,F2A_20331,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,Bank_H_1_24,FAKE,720,40,1000,6000,FPGA_15_1_52,15,1,52,F2A_20332,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_16_1_0,16,1,0,A2F_20208,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_16_1_1,16,1,1,A2F_20209,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,460,40,1000,4000,FPGA_16_1_2,16,1,2,A2F_20210,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_3,16,1,3,A2F_20211,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_4,16,1,4,A2F_20212,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_5,16,1,5,A2F_20213,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_6,16,1,6,A2F_20214,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_7,16,1,7,A2F_20215,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_8,16,1,8,A2F_20216,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_9,16,1,9,A2F_20217,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_10,16,1,10,A2F_20218,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,980,40,2000,1000,FPGA_16_1_11,16,1,11,A2F_20219,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,980,40,2000,1000,FPGA_16_1_12,16,1,12,A2F_20220,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,980,40,2000,1000,FPGA_16_1_13,16,1,13,A2F_20221,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,70,40,1000,1000,FPGA_16_1_24,16,1,24,F2A_20232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_16_1_25,16,1,25,F2A_20233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_16_1_26,16,1,26,F2A_20234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_16_1_27,16,1,27,F2A_20235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_16_1_28,16,1,28,F2A_20236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_16_1_29,16,1,29,F2A_20237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_16_1_30,16,1,30,F2A_20238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_16_1_31,16,1,31,F2A_20239,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_16_1_32,16,1,32,F2A_20240,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,200,40,1000,2000,FPGA_16_1_33,16,1,33,F2A_20241,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_16_1_34,16,1,34,F2A_20242,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_16_1_35,16,1,35,F2A_20243,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_16_1_36,16,1,36,F2A_20244,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,330,40,1000,3000,FPGA_16_1_37,16,1,37,F2A_20245,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_38,16,1,38,F2A_20246,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_39,16,1,39,F2A_20247,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,590,40,1000,5000,FPGA_16_1_40,16,1,40,F2A_20248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,720,40,1000,6000,FPGA_16_1_41,16,1,41,F2A_20249,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,720,40,1000,6000,FPGA_16_1_42,16,1,42,F2A_20250,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,720,40,1000,6000,FPGA_16_1_43,16,1,43,F2A_20251,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,720,40,1000,6000,FPGA_16_1_44,16,1,44,F2A_20252,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,Bank_H_1_25,FAKE,720,40,1000,6000,FPGA_16_1_45,16,1,45,F2A_20253,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_16_1_46,16,1,46,F2A_20254,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_16_1_47,16,1,47,F2A_20255,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_16_1_48,16,1,48,F2A_20256,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_16_1_49,16,1,49,F2A_20257,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_16_1_50,16,1,50,F2A_20258,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_16_1_51,16,1,51,F2A_20259,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,Bank_H_1_26,FAKE,720,40,1000,6000,FPGA_16_1_52,16,1,52,F2A_20260,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_17_1_0,17,1,0,A2F_20136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_17_1_1,17,1,1,A2F_20137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,460,40,1000,4000,FPGA_17_1_2,17,1,2,A2F_20138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_3,17,1,3,A2F_20139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_4,17,1,4,A2F_20140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_5,17,1,5,A2F_20141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_6,17,1,6,A2F_20142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_7,17,1,7,A2F_20143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_8,17,1,8,A2F_20144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_9,17,1,9,A2F_20145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_10,17,1,10,A2F_20146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,980,40,2000,1000,FPGA_17_1_11,17,1,11,A2F_20147,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,980,40,2000,1000,FPGA_17_1_12,17,1,12,A2F_20148,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,980,40,2000,1000,FPGA_17_1_13,17,1,13,A2F_20149,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,70,40,1000,1000,FPGA_17_1_24,17,1,24,F2A_20160,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_17_1_25,17,1,25,F2A_20161,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_17_1_26,17,1,26,F2A_20162,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_17_1_27,17,1,27,F2A_20163,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_17_1_28,17,1,28,F2A_20164,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_17_1_29,17,1,29,F2A_20165,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_17_1_30,17,1,30,F2A_20166,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_17_1_31,17,1,31,F2A_20167,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_17_1_32,17,1,32,F2A_20168,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,200,40,1000,2000,FPGA_17_1_33,17,1,33,F2A_20169,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_17_1_34,17,1,34,F2A_20170,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_17_1_35,17,1,35,F2A_20171,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_17_1_36,17,1,36,F2A_20172,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,330,40,1000,3000,FPGA_17_1_37,17,1,37,F2A_20173,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_38,17,1,38,F2A_20174,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_39,17,1,39,F2A_20175,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,590,40,1000,5000,FPGA_17_1_40,17,1,40,F2A_20176,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,720,40,1000,6000,FPGA_17_1_41,17,1,41,F2A_20177,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,720,40,1000,6000,FPGA_17_1_42,17,1,42,F2A_20178,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,720,40,1000,6000,FPGA_17_1_43,17,1,43,F2A_20179,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,720,40,1000,6000,FPGA_17_1_44,17,1,44,F2A_20180,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,Bank_H_1_27,FAKE,720,40,1000,6000,FPGA_17_1_45,17,1,45,F2A_20181,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_17_1_46,17,1,46,F2A_20182,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_17_1_47,17,1,47,F2A_20183,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_17_1_48,17,1,48,F2A_20184,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_17_1_49,17,1,49,F2A_20185,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_17_1_50,17,1,50,F2A_20186,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_17_1_51,17,1,51,F2A_20187,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,Bank_H_1_28,FAKE,720,40,1000,6000,FPGA_17_1_52,17,1,52,F2A_20188,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_18_1_0,18,1,0,A2F_20064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_18_1_1,18,1,1,A2F_20065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,460,40,1000,4000,FPGA_18_1_2,18,1,2,A2F_20066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_3,18,1,3,A2F_20067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_4,18,1,4,A2F_20068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_5,18,1,5,A2F_20069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_6,18,1,6,A2F_20070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_7,18,1,7,A2F_20071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_8,18,1,8,A2F_20072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_9,18,1,9,A2F_20073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_10,18,1,10,A2F_20074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,980,40,2000,1000,FPGA_18_1_11,18,1,11,A2F_20075,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,980,40,2000,1000,FPGA_18_1_12,18,1,12,A2F_20076,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,980,40,2000,1000,FPGA_18_1_13,18,1,13,A2F_20077,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,70,40,1000,1000,FPGA_18_1_24,18,1,24,F2A_20088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_18_1_25,18,1,25,F2A_20089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_18_1_26,18,1,26,F2A_20090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_18_1_27,18,1,27,F2A_20091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_18_1_28,18,1,28,F2A_20092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_18_1_29,18,1,29,F2A_20093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_18_1_30,18,1,30,F2A_20094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_18_1_31,18,1,31,F2A_20095,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_18_1_32,18,1,32,F2A_20096,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,200,40,1000,2000,FPGA_18_1_33,18,1,33,F2A_20097,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_18_1_34,18,1,34,F2A_20098,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_18_1_35,18,1,35,F2A_20099,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_18_1_36,18,1,36,F2A_20100,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,330,40,1000,3000,FPGA_18_1_37,18,1,37,F2A_20101,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_38,18,1,38,F2A_20102,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_39,18,1,39,F2A_20103,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,590,40,1000,5000,FPGA_18_1_40,18,1,40,F2A_20104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,720,40,1000,6000,FPGA_18_1_41,18,1,41,F2A_20105,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,720,40,1000,6000,FPGA_18_1_42,18,1,42,F2A_20106,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,720,40,1000,6000,FPGA_18_1_43,18,1,43,F2A_20107,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,720,40,1000,6000,FPGA_18_1_44,18,1,44,F2A_20108,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,Bank_H_1_29,FAKE,720,40,1000,6000,FPGA_18_1_45,18,1,45,F2A_20109,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_18_1_46,18,1,46,F2A_20110,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_18_1_47,18,1,47,F2A_20111,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_18_1_48,18,1,48,F2A_20112,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_18_1_49,18,1,49,F2A_20113,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_18_1_50,18,1,50,F2A_20114,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_18_1_51,18,1,51,F2A_20115,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,Bank_H_1_30,FAKE,720,40,1000,6000,FPGA_18_1_52,18,1,52,F2A_20116,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_20_1_0,20,1,0,A2F_19920,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_20_1_1,20,1,1,A2F_19921,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,460,40,1000,4000,FPGA_20_1_2,20,1,2,A2F_19922,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_3,20,1,3,A2F_19923,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_4,20,1,4,A2F_19924,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_5,20,1,5,A2F_19925,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_6,20,1,6,A2F_19926,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_7,20,1,7,A2F_19927,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_8,20,1,8,A2F_19928,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_9,20,1,9,A2F_19929,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_10,20,1,10,A2F_19930,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,980,40,2000,1000,FPGA_20_1_11,20,1,11,A2F_19931,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,980,40,2000,1000,FPGA_20_1_12,20,1,12,A2F_19932,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,980,40,2000,1000,FPGA_20_1_13,20,1,13,A2F_19933,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,70,40,1000,1000,FPGA_20_1_24,20,1,24,F2A_19944,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_20_1_25,20,1,25,F2A_19945,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_20_1_26,20,1,26,F2A_19946,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_20_1_27,20,1,27,F2A_19947,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_20_1_28,20,1,28,F2A_19948,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_20_1_29,20,1,29,F2A_19949,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_20_1_30,20,1,30,F2A_19950,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_20_1_31,20,1,31,F2A_19951,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_20_1_32,20,1,32,F2A_19952,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,200,40,1000,2000,FPGA_20_1_33,20,1,33,F2A_19953,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_20_1_34,20,1,34,F2A_19954,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_20_1_35,20,1,35,F2A_19955,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_20_1_36,20,1,36,F2A_19956,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,330,40,1000,3000,FPGA_20_1_37,20,1,37,F2A_19957,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_38,20,1,38,F2A_19958,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_39,20,1,39,F2A_19959,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,590,40,1000,5000,FPGA_20_1_40,20,1,40,F2A_19960,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,720,40,1000,6000,FPGA_20_1_41,20,1,41,F2A_19961,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,720,40,1000,6000,FPGA_20_1_42,20,1,42,F2A_19962,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,720,40,1000,6000,FPGA_20_1_43,20,1,43,F2A_19963,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,720,40,1000,6000,FPGA_20_1_44,20,1,44,F2A_19964,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,Bank_H_1_31,FAKE,720,40,1000,6000,FPGA_20_1_45,20,1,45,F2A_19965,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_20_1_46,20,1,46,F2A_19966,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_20_1_47,20,1,47,F2A_19967,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_20_1_48,20,1,48,F2A_19968,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_20_1_49,20,1,49,F2A_19969,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_20_1_50,20,1,50,F2A_19970,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_20_1_51,20,1,51,F2A_19971,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,Bank_H_1_32,FAKE,720,40,1000,6000,FPGA_20_1_52,20,1,52,F2A_19972,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_21_1_0,21,1,0,A2F_19848,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_21_1_1,21,1,1,A2F_19849,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,460,40,1000,4000,FPGA_21_1_2,21,1,2,A2F_19850,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_3,21,1,3,A2F_19851,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_4,21,1,4,A2F_19852,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_5,21,1,5,A2F_19853,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_6,21,1,6,A2F_19854,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_7,21,1,7,A2F_19855,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_8,21,1,8,A2F_19856,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_9,21,1,9,A2F_19857,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_10,21,1,10,A2F_19858,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,980,40,2000,1000,FPGA_21_1_11,21,1,11,A2F_19859,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,980,40,2000,1000,FPGA_21_1_12,21,1,12,A2F_19860,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,980,40,2000,1000,FPGA_21_1_13,21,1,13,A2F_19861,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,70,40,1000,1000,FPGA_21_1_24,21,1,24,F2A_19872,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_21_1_25,21,1,25,F2A_19873,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_21_1_26,21,1,26,F2A_19874,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_21_1_27,21,1,27,F2A_19875,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_21_1_28,21,1,28,F2A_19876,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_21_1_29,21,1,29,F2A_19877,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_21_1_30,21,1,30,F2A_19878,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_21_1_31,21,1,31,F2A_19879,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_21_1_32,21,1,32,F2A_19880,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,200,40,1000,2000,FPGA_21_1_33,21,1,33,F2A_19881,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_21_1_34,21,1,34,F2A_19882,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_21_1_35,21,1,35,F2A_19883,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_21_1_36,21,1,36,F2A_19884,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,330,40,1000,3000,FPGA_21_1_37,21,1,37,F2A_19885,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_38,21,1,38,F2A_19886,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_39,21,1,39,F2A_19887,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,590,40,1000,5000,FPGA_21_1_40,21,1,40,F2A_19888,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,720,40,1000,6000,FPGA_21_1_41,21,1,41,F2A_19889,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,720,40,1000,6000,FPGA_21_1_42,21,1,42,F2A_19890,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,720,40,1000,6000,FPGA_21_1_43,21,1,43,F2A_19891,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,720,40,1000,6000,FPGA_21_1_44,21,1,44,F2A_19892,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,Bank_H_1_33,FAKE,720,40,1000,6000,FPGA_21_1_45,21,1,45,F2A_19893,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_21_1_46,21,1,46,F2A_19894,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_21_1_47,21,1,47,F2A_19895,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_21_1_48,21,1,48,F2A_19896,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_21_1_49,21,1,49,F2A_19897,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_21_1_50,21,1,50,F2A_19898,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_21_1_51,21,1,51,F2A_19899,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,Bank_H_1_34,FAKE,720,40,1000,6000,FPGA_21_1_52,21,1,52,F2A_19900,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_22_1_0,22,1,0,A2F_19776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_22_1_1,22,1,1,A2F_19777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,460,40,1000,4000,FPGA_22_1_2,22,1,2,A2F_19778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_3,22,1,3,A2F_19779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_4,22,1,4,A2F_19780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_5,22,1,5,A2F_19781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_6,22,1,6,A2F_19782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_7,22,1,7,A2F_19783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_8,22,1,8,A2F_19784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_9,22,1,9,A2F_19785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_10,22,1,10,A2F_19786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,980,40,2000,1000,FPGA_22_1_11,22,1,11,A2F_19787,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,980,40,2000,1000,FPGA_22_1_12,22,1,12,A2F_19788,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,980,40,2000,1000,FPGA_22_1_13,22,1,13,A2F_19789,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,70,40,1000,1000,FPGA_22_1_24,22,1,24,F2A_19800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_22_1_25,22,1,25,F2A_19801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_22_1_26,22,1,26,F2A_19802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_22_1_27,22,1,27,F2A_19803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_22_1_28,22,1,28,F2A_19804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_22_1_29,22,1,29,F2A_19805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_22_1_30,22,1,30,F2A_19806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_22_1_31,22,1,31,F2A_19807,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_22_1_32,22,1,32,F2A_19808,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,200,40,1000,2000,FPGA_22_1_33,22,1,33,F2A_19809,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_22_1_34,22,1,34,F2A_19810,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_22_1_35,22,1,35,F2A_19811,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_22_1_36,22,1,36,F2A_19812,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,330,40,1000,3000,FPGA_22_1_37,22,1,37,F2A_19813,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_38,22,1,38,F2A_19814,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_39,22,1,39,F2A_19815,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,590,40,1000,5000,FPGA_22_1_40,22,1,40,F2A_19816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,720,40,1000,6000,FPGA_22_1_41,22,1,41,F2A_19817,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,720,40,1000,6000,FPGA_22_1_42,22,1,42,F2A_19818,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,720,40,1000,6000,FPGA_22_1_43,22,1,43,F2A_19819,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,720,40,1000,6000,FPGA_22_1_44,22,1,44,F2A_19820,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,Bank_H_1_35,FAKE,720,40,1000,6000,FPGA_22_1_45,22,1,45,F2A_19821,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_22_1_46,22,1,46,F2A_19822,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_22_1_47,22,1,47,F2A_19823,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_22_1_48,22,1,48,F2A_19824,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_22_1_49,22,1,49,F2A_19825,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_22_1_50,22,1,50,F2A_19826,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_22_1_51,22,1,51,F2A_19827,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,Bank_H_1_36,FAKE,720,40,1000,6000,FPGA_22_1_52,22,1,52,F2A_19828,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_23_1_0,23,1,0,A2F_19704,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_23_1_1,23,1,1,A2F_19705,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,460,40,1000,4000,FPGA_23_1_2,23,1,2,A2F_19706,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_3,23,1,3,A2F_19707,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_4,23,1,4,A2F_19708,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_5,23,1,5,A2F_19709,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_6,23,1,6,A2F_19710,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_7,23,1,7,A2F_19711,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_8,23,1,8,A2F_19712,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_9,23,1,9,A2F_19713,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_10,23,1,10,A2F_19714,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,980,40,2000,1000,FPGA_23_1_11,23,1,11,A2F_19715,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,980,40,2000,1000,FPGA_23_1_12,23,1,12,A2F_19716,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,980,40,2000,1000,FPGA_23_1_13,23,1,13,A2F_19717,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,70,40,1000,1000,FPGA_23_1_24,23,1,24,F2A_19728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_23_1_25,23,1,25,F2A_19729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_23_1_26,23,1,26,F2A_19730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_23_1_27,23,1,27,F2A_19731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_23_1_28,23,1,28,F2A_19732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_23_1_29,23,1,29,F2A_19733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_23_1_30,23,1,30,F2A_19734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_23_1_31,23,1,31,F2A_19735,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_23_1_32,23,1,32,F2A_19736,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,200,40,1000,2000,FPGA_23_1_33,23,1,33,F2A_19737,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_23_1_34,23,1,34,F2A_19738,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_23_1_35,23,1,35,F2A_19739,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_23_1_36,23,1,36,F2A_19740,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,330,40,1000,3000,FPGA_23_1_37,23,1,37,F2A_19741,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_38,23,1,38,F2A_19742,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_39,23,1,39,F2A_19743,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,590,40,1000,5000,FPGA_23_1_40,23,1,40,F2A_19744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,720,40,1000,6000,FPGA_23_1_41,23,1,41,F2A_19745,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,720,40,1000,6000,FPGA_23_1_42,23,1,42,F2A_19746,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,720,40,1000,6000,FPGA_23_1_43,23,1,43,F2A_19747,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,720,40,1000,6000,FPGA_23_1_44,23,1,44,F2A_19748,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,Bank_H_1_37,FAKE,720,40,1000,6000,FPGA_23_1_45,23,1,45,F2A_19749,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_23_1_46,23,1,46,F2A_19750,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_23_1_47,23,1,47,F2A_19751,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_23_1_48,23,1,48,F2A_19752,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_23_1_49,23,1,49,F2A_19753,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_23_1_50,23,1,50,F2A_19754,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_23_1_51,23,1,51,F2A_19755,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,Bank_H_1_38,FAKE,720,40,1000,6000,FPGA_23_1_52,23,1,52,F2A_19756,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_24_1_0,24,1,0,A2F_19632,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_24_1_1,24,1,1,A2F_19633,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,460,40,1000,4000,FPGA_24_1_2,24,1,2,A2F_19634,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_3,24,1,3,A2F_19635,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_4,24,1,4,A2F_19636,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_5,24,1,5,A2F_19637,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_6,24,1,6,A2F_19638,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_7,24,1,7,A2F_19639,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_8,24,1,8,A2F_19640,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_9,24,1,9,A2F_19641,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_10,24,1,10,A2F_19642,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,980,40,2000,1000,FPGA_24_1_11,24,1,11,A2F_19643,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,980,40,2000,1000,FPGA_24_1_12,24,1,12,A2F_19644,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,980,40,2000,1000,FPGA_24_1_13,24,1,13,A2F_19645,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,70,40,1000,1000,FPGA_24_1_24,24,1,24,F2A_19656,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_24_1_25,24,1,25,F2A_19657,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_24_1_26,24,1,26,F2A_19658,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_24_1_27,24,1,27,F2A_19659,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_24_1_28,24,1,28,F2A_19660,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_24_1_29,24,1,29,F2A_19661,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_24_1_30,24,1,30,F2A_19662,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_24_1_31,24,1,31,F2A_19663,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_24_1_32,24,1,32,F2A_19664,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,200,40,1000,2000,FPGA_24_1_33,24,1,33,F2A_19665,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_24_1_34,24,1,34,F2A_19666,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_24_1_35,24,1,35,F2A_19667,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_24_1_36,24,1,36,F2A_19668,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,330,40,1000,3000,FPGA_24_1_37,24,1,37,F2A_19669,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_38,24,1,38,F2A_19670,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_39,24,1,39,F2A_19671,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,590,40,1000,5000,FPGA_24_1_40,24,1,40,F2A_19672,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,720,40,1000,6000,FPGA_24_1_41,24,1,41,F2A_19673,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,720,40,1000,6000,FPGA_24_1_42,24,1,42,F2A_19674,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,720,40,1000,6000,FPGA_24_1_43,24,1,43,F2A_19675,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,720,40,1000,6000,FPGA_24_1_44,24,1,44,F2A_19676,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,Bank_H_1_39,FAKE,720,40,1000,6000,FPGA_24_1_45,24,1,45,F2A_19677,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_24_1_46,24,1,46,F2A_19678,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_24_1_47,24,1,47,F2A_19679,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_24_1_48,24,1,48,F2A_19680,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_24_1_49,24,1,49,F2A_19681,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_24_1_50,24,1,50,F2A_19682,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_24_1_51,24,1,51,F2A_19683,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,Bank_H_1_40,FAKE,720,40,1000,6000,FPGA_24_1_52,24,1,52,F2A_19684,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_26_1_0,26,1,0,A2F_19488,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_26_1_1,26,1,1,A2F_19489,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_26_1_2,26,1,2,A2F_19490,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_26_1_3,26,1,3,A2F_19491,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_26_1_4,26,1,4,A2F_19492,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_26_1_5,26,1,5,A2F_19493,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_26_1_6,26,1,6,A2F_19494,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_26_1_7,26,1,7,A2F_19495,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_26_1_8,26,1,8,A2F_19496,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_26_1_9,26,1,9,A2F_19497,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_26_1_10,26,1,10,A2F_19498,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_26_1_24,26,1,24,F2A_19512,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_26_1_25,26,1,25,F2A_19513,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_26_1_26,26,1,26,F2A_19514,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_26_1_27,26,1,27,F2A_19515,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_26_1_28,26,1,28,F2A_19516,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_26_1_29,26,1,29,F2A_19517,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_26_1_30,26,1,30,F2A_19518,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_26_1_31,26,1,31,F2A_19519,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_26_1_32,26,1,32,F2A_19520,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_27_1_0,27,1,0,A2F_19416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_27_1_1,27,1,1,A2F_19417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,460,40,1000,4000,FPGA_27_1_2,27,1,2,A2F_19418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_3,27,1,3,A2F_19419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_4,27,1,4,A2F_19420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_5,27,1,5,A2F_19421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_6,27,1,6,A2F_19422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_7,27,1,7,A2F_19423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_8,27,1,8,A2F_19424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_9,27,1,9,A2F_19425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_10,27,1,10,A2F_19426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,980,40,2000,1000,FPGA_27_1_11,27,1,11,A2F_19427,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,980,40,2000,1000,FPGA_27_1_12,27,1,12,A2F_19428,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,980,40,2000,1000,FPGA_27_1_13,27,1,13,A2F_19429,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,70,40,1000,1000,FPGA_27_1_24,27,1,24,F2A_19440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_27_1_25,27,1,25,F2A_19441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_27_1_26,27,1,26,F2A_19442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_27_1_27,27,1,27,F2A_19443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_27_1_28,27,1,28,F2A_19444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_27_1_29,27,1,29,F2A_19445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_27_1_30,27,1,30,F2A_19446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_27_1_31,27,1,31,F2A_19447,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_27_1_32,27,1,32,F2A_19448,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,200,40,1000,2000,FPGA_27_1_33,27,1,33,F2A_19449,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_27_1_34,27,1,34,F2A_19450,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_27_1_35,27,1,35,F2A_19451,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_27_1_36,27,1,36,F2A_19452,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,330,40,1000,3000,FPGA_27_1_37,27,1,37,F2A_19453,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_38,27,1,38,F2A_19454,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_39,27,1,39,F2A_19455,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,590,40,1000,5000,FPGA_27_1_40,27,1,40,F2A_19456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,720,40,1000,6000,FPGA_27_1_41,27,1,41,F2A_19457,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,720,40,1000,6000,FPGA_27_1_42,27,1,42,F2A_19458,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,720,40,1000,6000,FPGA_27_1_43,27,1,43,F2A_19459,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,720,40,1000,6000,FPGA_27_1_44,27,1,44,F2A_19460,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,Bank_H_2_1,FAKE,720,40,1000,6000,FPGA_27_1_45,27,1,45,F2A_19461,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_27_1_46,27,1,46,F2A_19462,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_27_1_47,27,1,47,F2A_19463,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_27_1_48,27,1,48,F2A_19464,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_27_1_49,27,1,49,F2A_19465,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_27_1_50,27,1,50,F2A_19466,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_27_1_51,27,1,51,F2A_19467,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,Bank_H_2_2,FAKE,720,40,1000,6000,FPGA_27_1_52,27,1,52,F2A_19468,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_28_1_0,28,1,0,A2F_19344,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_28_1_1,28,1,1,A2F_19345,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,460,40,1000,4000,FPGA_28_1_2,28,1,2,A2F_19346,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_3,28,1,3,A2F_19347,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_4,28,1,4,A2F_19348,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_5,28,1,5,A2F_19349,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_6,28,1,6,A2F_19350,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_7,28,1,7,A2F_19351,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_8,28,1,8,A2F_19352,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_9,28,1,9,A2F_19353,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_10,28,1,10,A2F_19354,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,980,40,2000,1000,FPGA_28_1_11,28,1,11,A2F_19355,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,980,40,2000,1000,FPGA_28_1_12,28,1,12,A2F_19356,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,980,40,2000,1000,FPGA_28_1_13,28,1,13,A2F_19357,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,70,40,1000,1000,FPGA_28_1_24,28,1,24,F2A_19368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_28_1_25,28,1,25,F2A_19369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_28_1_26,28,1,26,F2A_19370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_28_1_27,28,1,27,F2A_19371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_28_1_28,28,1,28,F2A_19372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_28_1_29,28,1,29,F2A_19373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_28_1_30,28,1,30,F2A_19374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_28_1_31,28,1,31,F2A_19375,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_28_1_32,28,1,32,F2A_19376,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,200,40,1000,2000,FPGA_28_1_33,28,1,33,F2A_19377,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_28_1_34,28,1,34,F2A_19378,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_28_1_35,28,1,35,F2A_19379,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_28_1_36,28,1,36,F2A_19380,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,330,40,1000,3000,FPGA_28_1_37,28,1,37,F2A_19381,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_38,28,1,38,F2A_19382,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_39,28,1,39,F2A_19383,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,590,40,1000,5000,FPGA_28_1_40,28,1,40,F2A_19384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,720,40,1000,6000,FPGA_28_1_41,28,1,41,F2A_19385,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,720,40,1000,6000,FPGA_28_1_42,28,1,42,F2A_19386,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,720,40,1000,6000,FPGA_28_1_43,28,1,43,F2A_19387,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,720,40,1000,6000,FPGA_28_1_44,28,1,44,F2A_19388,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,Bank_H_2_3,FAKE,720,40,1000,6000,FPGA_28_1_45,28,1,45,F2A_19389,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_28_1_46,28,1,46,F2A_19390,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_28_1_47,28,1,47,F2A_19391,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_28_1_48,28,1,48,F2A_19392,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_28_1_49,28,1,49,F2A_19393,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_28_1_50,28,1,50,F2A_19394,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_28_1_51,28,1,51,F2A_19395,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,Bank_H_2_4,FAKE,720,40,1000,6000,FPGA_28_1_52,28,1,52,F2A_19396,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_29_1_0,29,1,0,A2F_19272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_29_1_1,29,1,1,A2F_19273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,460,40,1000,4000,FPGA_29_1_2,29,1,2,A2F_19274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_3,29,1,3,A2F_19275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_4,29,1,4,A2F_19276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_5,29,1,5,A2F_19277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_6,29,1,6,A2F_19278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_7,29,1,7,A2F_19279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_8,29,1,8,A2F_19280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_9,29,1,9,A2F_19281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_10,29,1,10,A2F_19282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,980,40,2000,1000,FPGA_29_1_11,29,1,11,A2F_19283,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,980,40,2000,1000,FPGA_29_1_12,29,1,12,A2F_19284,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,980,40,2000,1000,FPGA_29_1_13,29,1,13,A2F_19285,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,70,40,1000,1000,FPGA_29_1_24,29,1,24,F2A_19296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_29_1_25,29,1,25,F2A_19297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_29_1_26,29,1,26,F2A_19298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_29_1_27,29,1,27,F2A_19299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_29_1_28,29,1,28,F2A_19300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_29_1_29,29,1,29,F2A_19301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_29_1_30,29,1,30,F2A_19302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_29_1_31,29,1,31,F2A_19303,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_29_1_32,29,1,32,F2A_19304,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,200,40,1000,2000,FPGA_29_1_33,29,1,33,F2A_19305,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_29_1_34,29,1,34,F2A_19306,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_29_1_35,29,1,35,F2A_19307,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_29_1_36,29,1,36,F2A_19308,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,330,40,1000,3000,FPGA_29_1_37,29,1,37,F2A_19309,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_38,29,1,38,F2A_19310,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_39,29,1,39,F2A_19311,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,590,40,1000,5000,FPGA_29_1_40,29,1,40,F2A_19312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,720,40,1000,6000,FPGA_29_1_41,29,1,41,F2A_19313,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,720,40,1000,6000,FPGA_29_1_42,29,1,42,F2A_19314,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,720,40,1000,6000,FPGA_29_1_43,29,1,43,F2A_19315,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,720,40,1000,6000,FPGA_29_1_44,29,1,44,F2A_19316,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,Bank_H_2_5,FAKE,720,40,1000,6000,FPGA_29_1_45,29,1,45,F2A_19317,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_29_1_46,29,1,46,F2A_19318,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_29_1_47,29,1,47,F2A_19319,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_29_1_48,29,1,48,F2A_19320,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_29_1_49,29,1,49,F2A_19321,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_29_1_50,29,1,50,F2A_19322,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_29_1_51,29,1,51,F2A_19323,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,Bank_H_2_6,FAKE,720,40,1000,6000,FPGA_29_1_52,29,1,52,F2A_19324,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_30_1_0,30,1,0,A2F_19200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_30_1_1,30,1,1,A2F_19201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,460,40,1000,4000,FPGA_30_1_2,30,1,2,A2F_19202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_3,30,1,3,A2F_19203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_4,30,1,4,A2F_19204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_5,30,1,5,A2F_19205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_6,30,1,6,A2F_19206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_7,30,1,7,A2F_19207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_8,30,1,8,A2F_19208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_9,30,1,9,A2F_19209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_10,30,1,10,A2F_19210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,980,40,2000,1000,FPGA_30_1_11,30,1,11,A2F_19211,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,980,40,2000,1000,FPGA_30_1_12,30,1,12,A2F_19212,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,980,40,2000,1000,FPGA_30_1_13,30,1,13,A2F_19213,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,70,40,1000,1000,FPGA_30_1_24,30,1,24,F2A_19224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_30_1_25,30,1,25,F2A_19225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_30_1_26,30,1,26,F2A_19226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_30_1_27,30,1,27,F2A_19227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_30_1_28,30,1,28,F2A_19228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_30_1_29,30,1,29,F2A_19229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_30_1_30,30,1,30,F2A_19230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_30_1_31,30,1,31,F2A_19231,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_30_1_32,30,1,32,F2A_19232,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,200,40,1000,2000,FPGA_30_1_33,30,1,33,F2A_19233,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_30_1_34,30,1,34,F2A_19234,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_30_1_35,30,1,35,F2A_19235,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_30_1_36,30,1,36,F2A_19236,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,330,40,1000,3000,FPGA_30_1_37,30,1,37,F2A_19237,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_38,30,1,38,F2A_19238,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_39,30,1,39,F2A_19239,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,590,40,1000,5000,FPGA_30_1_40,30,1,40,F2A_19240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,720,40,1000,6000,FPGA_30_1_41,30,1,41,F2A_19241,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,720,40,1000,6000,FPGA_30_1_42,30,1,42,F2A_19242,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,720,40,1000,6000,FPGA_30_1_43,30,1,43,F2A_19243,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,720,40,1000,6000,FPGA_30_1_44,30,1,44,F2A_19244,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,Bank_H_2_7,FAKE,720,40,1000,6000,FPGA_30_1_45,30,1,45,F2A_19245,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_30_1_46,30,1,46,F2A_19246,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_30_1_47,30,1,47,F2A_19247,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_30_1_48,30,1,48,F2A_19248,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_30_1_49,30,1,49,F2A_19249,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_30_1_50,30,1,50,F2A_19250,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_30_1_51,30,1,51,F2A_19251,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,Bank_H_2_8,FAKE,720,40,1000,6000,FPGA_30_1_52,30,1,52,F2A_19252,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_32_1_0,32,1,0,A2F_19056,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_32_1_1,32,1,1,A2F_19057,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,460,40,1000,4000,FPGA_32_1_2,32,1,2,A2F_19058,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_3,32,1,3,A2F_19059,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_4,32,1,4,A2F_19060,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_5,32,1,5,A2F_19061,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_6,32,1,6,A2F_19062,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_7,32,1,7,A2F_19063,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_8,32,1,8,A2F_19064,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_9,32,1,9,A2F_19065,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_10,32,1,10,A2F_19066,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,980,40,2000,1000,FPGA_32_1_11,32,1,11,A2F_19067,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,980,40,2000,1000,FPGA_32_1_12,32,1,12,A2F_19068,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,980,40,2000,1000,FPGA_32_1_13,32,1,13,A2F_19069,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,70,40,1000,1000,FPGA_32_1_24,32,1,24,F2A_19080,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_32_1_25,32,1,25,F2A_19081,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_32_1_26,32,1,26,F2A_19082,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_32_1_27,32,1,27,F2A_19083,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_32_1_28,32,1,28,F2A_19084,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_32_1_29,32,1,29,F2A_19085,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_32_1_30,32,1,30,F2A_19086,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_32_1_31,32,1,31,F2A_19087,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_32_1_32,32,1,32,F2A_19088,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,200,40,1000,2000,FPGA_32_1_33,32,1,33,F2A_19089,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_32_1_34,32,1,34,F2A_19090,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_32_1_35,32,1,35,F2A_19091,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_32_1_36,32,1,36,F2A_19092,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,330,40,1000,3000,FPGA_32_1_37,32,1,37,F2A_19093,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_38,32,1,38,F2A_19094,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_39,32,1,39,F2A_19095,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,590,40,1000,5000,FPGA_32_1_40,32,1,40,F2A_19096,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,720,40,1000,6000,FPGA_32_1_41,32,1,41,F2A_19097,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,720,40,1000,6000,FPGA_32_1_42,32,1,42,F2A_19098,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,720,40,1000,6000,FPGA_32_1_43,32,1,43,F2A_19099,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,720,40,1000,6000,FPGA_32_1_44,32,1,44,F2A_19100,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,Bank_H_2_9,FAKE,720,40,1000,6000,FPGA_32_1_45,32,1,45,F2A_19101,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_32_1_46,32,1,46,F2A_19102,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_32_1_47,32,1,47,F2A_19103,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_32_1_48,32,1,48,F2A_19104,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_32_1_49,32,1,49,F2A_19105,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_32_1_50,32,1,50,F2A_19106,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_32_1_51,32,1,51,F2A_19107,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,Bank_H_2_10,FAKE,720,40,1000,6000,FPGA_32_1_52,32,1,52,F2A_19108,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_33_1_0,33,1,0,A2F_18984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_33_1_1,33,1,1,A2F_18985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,460,40,1000,4000,FPGA_33_1_2,33,1,2,A2F_18986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_3,33,1,3,A2F_18987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_4,33,1,4,A2F_18988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_5,33,1,5,A2F_18989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_6,33,1,6,A2F_18990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_7,33,1,7,A2F_18991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_8,33,1,8,A2F_18992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_9,33,1,9,A2F_18993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_10,33,1,10,A2F_18994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,980,40,2000,1000,FPGA_33_1_11,33,1,11,A2F_18995,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,980,40,2000,1000,FPGA_33_1_12,33,1,12,A2F_18996,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,980,40,2000,1000,FPGA_33_1_13,33,1,13,A2F_18997,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,70,40,1000,1000,FPGA_33_1_24,33,1,24,F2A_19008,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_33_1_25,33,1,25,F2A_19009,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_33_1_26,33,1,26,F2A_19010,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_33_1_27,33,1,27,F2A_19011,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_33_1_28,33,1,28,F2A_19012,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_33_1_29,33,1,29,F2A_19013,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_33_1_30,33,1,30,F2A_19014,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_33_1_31,33,1,31,F2A_19015,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_33_1_32,33,1,32,F2A_19016,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,200,40,1000,2000,FPGA_33_1_33,33,1,33,F2A_19017,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_33_1_34,33,1,34,F2A_19018,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_33_1_35,33,1,35,F2A_19019,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_33_1_36,33,1,36,F2A_19020,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,330,40,1000,3000,FPGA_33_1_37,33,1,37,F2A_19021,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_38,33,1,38,F2A_19022,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_39,33,1,39,F2A_19023,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,590,40,1000,5000,FPGA_33_1_40,33,1,40,F2A_19024,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,720,40,1000,6000,FPGA_33_1_41,33,1,41,F2A_19025,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,720,40,1000,6000,FPGA_33_1_42,33,1,42,F2A_19026,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,720,40,1000,6000,FPGA_33_1_43,33,1,43,F2A_19027,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,720,40,1000,6000,FPGA_33_1_44,33,1,44,F2A_19028,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,Bank_H_2_11,FAKE,720,40,1000,6000,FPGA_33_1_45,33,1,45,F2A_19029,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_33_1_46,33,1,46,F2A_19030,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_33_1_47,33,1,47,F2A_19031,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_33_1_48,33,1,48,F2A_19032,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_33_1_49,33,1,49,F2A_19033,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_33_1_50,33,1,50,F2A_19034,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_33_1_51,33,1,51,F2A_19035,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,Bank_H_2_12,FAKE,720,40,1000,6000,FPGA_33_1_52,33,1,52,F2A_19036,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_34_1_0,34,1,0,A2F_18912,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_34_1_1,34,1,1,A2F_18913,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,460,40,1000,4000,FPGA_34_1_2,34,1,2,A2F_18914,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_3,34,1,3,A2F_18915,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_4,34,1,4,A2F_18916,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_5,34,1,5,A2F_18917,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_6,34,1,6,A2F_18918,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_7,34,1,7,A2F_18919,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_8,34,1,8,A2F_18920,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_9,34,1,9,A2F_18921,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_10,34,1,10,A2F_18922,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,980,40,2000,1000,FPGA_34_1_11,34,1,11,A2F_18923,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,980,40,2000,1000,FPGA_34_1_12,34,1,12,A2F_18924,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,980,40,2000,1000,FPGA_34_1_13,34,1,13,A2F_18925,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,70,40,1000,1000,FPGA_34_1_24,34,1,24,F2A_18936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_34_1_25,34,1,25,F2A_18937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_34_1_26,34,1,26,F2A_18938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_34_1_27,34,1,27,F2A_18939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_34_1_28,34,1,28,F2A_18940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_34_1_29,34,1,29,F2A_18941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_34_1_30,34,1,30,F2A_18942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_34_1_31,34,1,31,F2A_18943,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_34_1_32,34,1,32,F2A_18944,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,200,40,1000,2000,FPGA_34_1_33,34,1,33,F2A_18945,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_34_1_34,34,1,34,F2A_18946,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_34_1_35,34,1,35,F2A_18947,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_34_1_36,34,1,36,F2A_18948,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,330,40,1000,3000,FPGA_34_1_37,34,1,37,F2A_18949,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_38,34,1,38,F2A_18950,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_39,34,1,39,F2A_18951,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,590,40,1000,5000,FPGA_34_1_40,34,1,40,F2A_18952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,720,40,1000,6000,FPGA_34_1_41,34,1,41,F2A_18953,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,720,40,1000,6000,FPGA_34_1_42,34,1,42,F2A_18954,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,720,40,1000,6000,FPGA_34_1_43,34,1,43,F2A_18955,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,720,40,1000,6000,FPGA_34_1_44,34,1,44,F2A_18956,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,Bank_H_2_13,FAKE,720,40,1000,6000,FPGA_34_1_45,34,1,45,F2A_18957,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_34_1_46,34,1,46,F2A_18958,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_34_1_47,34,1,47,F2A_18959,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_34_1_48,34,1,48,F2A_18960,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_34_1_49,34,1,49,F2A_18961,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_34_1_50,34,1,50,F2A_18962,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_34_1_51,34,1,51,F2A_18963,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,Bank_H_2_14,FAKE,720,40,1000,6000,FPGA_34_1_52,34,1,52,F2A_18964,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_35_1_0,35,1,0,A2F_18840,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_35_1_1,35,1,1,A2F_18841,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,460,40,1000,4000,FPGA_35_1_2,35,1,2,A2F_18842,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_3,35,1,3,A2F_18843,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_4,35,1,4,A2F_18844,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_5,35,1,5,A2F_18845,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_6,35,1,6,A2F_18846,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_7,35,1,7,A2F_18847,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_8,35,1,8,A2F_18848,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_9,35,1,9,A2F_18849,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_10,35,1,10,A2F_18850,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,980,40,2000,1000,FPGA_35_1_11,35,1,11,A2F_18851,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,980,40,2000,1000,FPGA_35_1_12,35,1,12,A2F_18852,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,980,40,2000,1000,FPGA_35_1_13,35,1,13,A2F_18853,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,70,40,1000,1000,FPGA_35_1_24,35,1,24,F2A_18864,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_35_1_25,35,1,25,F2A_18865,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_35_1_26,35,1,26,F2A_18866,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_35_1_27,35,1,27,F2A_18867,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_35_1_28,35,1,28,F2A_18868,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_35_1_29,35,1,29,F2A_18869,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_35_1_30,35,1,30,F2A_18870,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_35_1_31,35,1,31,F2A_18871,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_35_1_32,35,1,32,F2A_18872,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,200,40,1000,2000,FPGA_35_1_33,35,1,33,F2A_18873,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_35_1_34,35,1,34,F2A_18874,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_35_1_35,35,1,35,F2A_18875,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_35_1_36,35,1,36,F2A_18876,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,330,40,1000,3000,FPGA_35_1_37,35,1,37,F2A_18877,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_38,35,1,38,F2A_18878,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_39,35,1,39,F2A_18879,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,590,40,1000,5000,FPGA_35_1_40,35,1,40,F2A_18880,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,720,40,1000,6000,FPGA_35_1_41,35,1,41,F2A_18881,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,720,40,1000,6000,FPGA_35_1_42,35,1,42,F2A_18882,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,720,40,1000,6000,FPGA_35_1_43,35,1,43,F2A_18883,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,720,40,1000,6000,FPGA_35_1_44,35,1,44,F2A_18884,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,Bank_H_2_15,FAKE,720,40,1000,6000,FPGA_35_1_45,35,1,45,F2A_18885,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_35_1_46,35,1,46,F2A_18886,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_35_1_47,35,1,47,F2A_18887,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_35_1_48,35,1,48,F2A_18888,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_35_1_49,35,1,49,F2A_18889,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_35_1_50,35,1,50,F2A_18890,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_35_1_51,35,1,51,F2A_18891,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,Bank_H_2_16,FAKE,720,40,1000,6000,FPGA_35_1_52,35,1,52,F2A_18892,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_36_1_0,36,1,0,A2F_18768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_36_1_1,36,1,1,A2F_18769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,460,40,1000,4000,FPGA_36_1_2,36,1,2,A2F_18770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_3,36,1,3,A2F_18771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_4,36,1,4,A2F_18772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_5,36,1,5,A2F_18773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_6,36,1,6,A2F_18774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_7,36,1,7,A2F_18775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_8,36,1,8,A2F_18776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_9,36,1,9,A2F_18777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_10,36,1,10,A2F_18778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,980,40,2000,1000,FPGA_36_1_11,36,1,11,A2F_18779,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,980,40,2000,1000,FPGA_36_1_12,36,1,12,A2F_18780,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,980,40,2000,1000,FPGA_36_1_13,36,1,13,A2F_18781,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,70,40,1000,1000,FPGA_36_1_24,36,1,24,F2A_18792,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_36_1_25,36,1,25,F2A_18793,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_36_1_26,36,1,26,F2A_18794,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_36_1_27,36,1,27,F2A_18795,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_36_1_28,36,1,28,F2A_18796,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_36_1_29,36,1,29,F2A_18797,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_36_1_30,36,1,30,F2A_18798,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_36_1_31,36,1,31,F2A_18799,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_36_1_32,36,1,32,F2A_18800,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,200,40,1000,2000,FPGA_36_1_33,36,1,33,F2A_18801,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_36_1_34,36,1,34,F2A_18802,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_36_1_35,36,1,35,F2A_18803,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_36_1_36,36,1,36,F2A_18804,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,330,40,1000,3000,FPGA_36_1_37,36,1,37,F2A_18805,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_38,36,1,38,F2A_18806,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_39,36,1,39,F2A_18807,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,590,40,1000,5000,FPGA_36_1_40,36,1,40,F2A_18808,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,720,40,1000,6000,FPGA_36_1_41,36,1,41,F2A_18809,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,720,40,1000,6000,FPGA_36_1_42,36,1,42,F2A_18810,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,720,40,1000,6000,FPGA_36_1_43,36,1,43,F2A_18811,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,720,40,1000,6000,FPGA_36_1_44,36,1,44,F2A_18812,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,Bank_H_2_17,FAKE,720,40,1000,6000,FPGA_36_1_45,36,1,45,F2A_18813,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_36_1_46,36,1,46,F2A_18814,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_36_1_47,36,1,47,F2A_18815,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_36_1_48,36,1,48,F2A_18816,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_36_1_49,36,1,49,F2A_18817,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_36_1_50,36,1,50,F2A_18818,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_36_1_51,36,1,51,F2A_18819,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,Bank_H_2_18,FAKE,720,40,1000,6000,FPGA_36_1_52,36,1,52,F2A_18820,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_38_1_0,38,1,0,A2F_18624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_38_1_1,38,1,1,A2F_18625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,460,40,1000,4000,FPGA_38_1_2,38,1,2,A2F_18626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_3,38,1,3,A2F_18627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_4,38,1,4,A2F_18628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_5,38,1,5,A2F_18629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_6,38,1,6,A2F_18630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_7,38,1,7,A2F_18631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_8,38,1,8,A2F_18632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_9,38,1,9,A2F_18633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_10,38,1,10,A2F_18634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,980,40,2000,1000,FPGA_38_1_11,38,1,11,A2F_18635,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,980,40,2000,1000,FPGA_38_1_12,38,1,12,A2F_18636,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,980,40,2000,1000,FPGA_38_1_13,38,1,13,A2F_18637,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,70,40,1000,1000,FPGA_38_1_24,38,1,24,F2A_18648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_38_1_25,38,1,25,F2A_18649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_38_1_26,38,1,26,F2A_18650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_38_1_27,38,1,27,F2A_18651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_38_1_28,38,1,28,F2A_18652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_38_1_29,38,1,29,F2A_18653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_38_1_30,38,1,30,F2A_18654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_38_1_31,38,1,31,F2A_18655,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_38_1_32,38,1,32,F2A_18656,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,200,40,1000,2000,FPGA_38_1_33,38,1,33,F2A_18657,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_38_1_34,38,1,34,F2A_18658,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_38_1_35,38,1,35,F2A_18659,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_38_1_36,38,1,36,F2A_18660,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,330,40,1000,3000,FPGA_38_1_37,38,1,37,F2A_18661,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_38,38,1,38,F2A_18662,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_39,38,1,39,F2A_18663,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,590,40,1000,5000,FPGA_38_1_40,38,1,40,F2A_18664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,720,40,1000,6000,FPGA_38_1_41,38,1,41,F2A_18665,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,720,40,1000,6000,FPGA_38_1_42,38,1,42,F2A_18666,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,720,40,1000,6000,FPGA_38_1_43,38,1,43,F2A_18667,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,720,40,1000,6000,FPGA_38_1_44,38,1,44,F2A_18668,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,Bank_H_2_19,FAKE,720,40,1000,6000,FPGA_38_1_45,38,1,45,F2A_18669,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_38_1_46,38,1,46,F2A_18670,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_38_1_47,38,1,47,F2A_18671,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_38_1_48,38,1,48,F2A_18672,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_38_1_49,38,1,49,F2A_18673,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_38_1_50,38,1,50,F2A_18674,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_38_1_51,38,1,51,F2A_18675,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,Bank_H_2_20,FAKE,720,40,1000,6000,FPGA_38_1_52,38,1,52,F2A_18676,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_39_1_0,39,1,0,A2F_18552,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_39_1_1,39,1,1,A2F_18553,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_39_1_2,39,1,2,A2F_18554,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_39_1_3,39,1,3,A2F_18555,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_39_1_4,39,1,4,A2F_18556,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_39_1_5,39,1,5,A2F_18557,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_39_1_6,39,1,6,A2F_18558,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_39_1_7,39,1,7,A2F_18559,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_39_1_8,39,1,8,A2F_18560,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_39_1_9,39,1,9,A2F_18561,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_39_1_10,39,1,10,A2F_18562,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_39_1_24,39,1,24,F2A_18576,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_39_1_25,39,1,25,F2A_18577,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_39_1_26,39,1,26,F2A_18578,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_39_1_27,39,1,27,F2A_18579,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_39_1_28,39,1,28,F2A_18580,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_39_1_29,39,1,29,F2A_18581,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_39_1_30,39,1,30,F2A_18582,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_39_1_31,39,1,31,F2A_18583,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_39_1_32,39,1,32,F2A_18584,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_40_1_0,40,1,0,A2F_18480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_40_1_1,40,1,1,A2F_18481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,460,40,1000,4000,FPGA_40_1_2,40,1,2,A2F_18482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_3,40,1,3,A2F_18483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_4,40,1,4,A2F_18484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_5,40,1,5,A2F_18485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_6,40,1,6,A2F_18486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_7,40,1,7,A2F_18487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_8,40,1,8,A2F_18488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_9,40,1,9,A2F_18489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_10,40,1,10,A2F_18490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,980,40,2000,1000,FPGA_40_1_11,40,1,11,A2F_18491,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,980,40,2000,1000,FPGA_40_1_12,40,1,12,A2F_18492,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,980,40,2000,1000,FPGA_40_1_13,40,1,13,A2F_18493,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,70,40,1000,1000,FPGA_40_1_24,40,1,24,F2A_18504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_40_1_25,40,1,25,F2A_18505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_40_1_26,40,1,26,F2A_18506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_40_1_27,40,1,27,F2A_18507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_40_1_28,40,1,28,F2A_18508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_40_1_29,40,1,29,F2A_18509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_40_1_30,40,1,30,F2A_18510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_40_1_31,40,1,31,F2A_18511,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_40_1_32,40,1,32,F2A_18512,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,200,40,1000,2000,FPGA_40_1_33,40,1,33,F2A_18513,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_40_1_34,40,1,34,F2A_18514,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_40_1_35,40,1,35,F2A_18515,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_40_1_36,40,1,36,F2A_18516,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,330,40,1000,3000,FPGA_40_1_37,40,1,37,F2A_18517,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_38,40,1,38,F2A_18518,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_39,40,1,39,F2A_18519,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,590,40,1000,5000,FPGA_40_1_40,40,1,40,F2A_18520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,720,40,1000,6000,FPGA_40_1_41,40,1,41,F2A_18521,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,720,40,1000,6000,FPGA_40_1_42,40,1,42,F2A_18522,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,720,40,1000,6000,FPGA_40_1_43,40,1,43,F2A_18523,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,720,40,1000,6000,FPGA_40_1_44,40,1,44,F2A_18524,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,Bank_H_2_21,FAKE,720,40,1000,6000,FPGA_40_1_45,40,1,45,F2A_18525,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_40_1_46,40,1,46,F2A_18526,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_40_1_47,40,1,47,F2A_18527,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_40_1_48,40,1,48,F2A_18528,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_40_1_49,40,1,49,F2A_18529,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_40_1_50,40,1,50,F2A_18530,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_40_1_51,40,1,51,F2A_18531,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,Bank_H_2_22,FAKE,720,40,1000,6000,FPGA_40_1_52,40,1,52,F2A_18532,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_41_1_0,41,1,0,A2F_18408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_41_1_1,41,1,1,A2F_18409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,460,40,1000,4000,FPGA_41_1_2,41,1,2,A2F_18410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_3,41,1,3,A2F_18411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_4,41,1,4,A2F_18412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_5,41,1,5,A2F_18413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_6,41,1,6,A2F_18414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_7,41,1,7,A2F_18415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_8,41,1,8,A2F_18416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_9,41,1,9,A2F_18417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_10,41,1,10,A2F_18418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,980,40,2000,1000,FPGA_41_1_11,41,1,11,A2F_18419,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,980,40,2000,1000,FPGA_41_1_12,41,1,12,A2F_18420,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,980,40,2000,1000,FPGA_41_1_13,41,1,13,A2F_18421,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,70,40,1000,1000,FPGA_41_1_24,41,1,24,F2A_18432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_41_1_25,41,1,25,F2A_18433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_41_1_26,41,1,26,F2A_18434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_41_1_27,41,1,27,F2A_18435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_41_1_28,41,1,28,F2A_18436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_41_1_29,41,1,29,F2A_18437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_41_1_30,41,1,30,F2A_18438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_41_1_31,41,1,31,F2A_18439,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_41_1_32,41,1,32,F2A_18440,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,200,40,1000,2000,FPGA_41_1_33,41,1,33,F2A_18441,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_41_1_34,41,1,34,F2A_18442,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_41_1_35,41,1,35,F2A_18443,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_41_1_36,41,1,36,F2A_18444,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,330,40,1000,3000,FPGA_41_1_37,41,1,37,F2A_18445,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_38,41,1,38,F2A_18446,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_39,41,1,39,F2A_18447,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,590,40,1000,5000,FPGA_41_1_40,41,1,40,F2A_18448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,720,40,1000,6000,FPGA_41_1_41,41,1,41,F2A_18449,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,720,40,1000,6000,FPGA_41_1_42,41,1,42,F2A_18450,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,720,40,1000,6000,FPGA_41_1_43,41,1,43,F2A_18451,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,720,40,1000,6000,FPGA_41_1_44,41,1,44,F2A_18452,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,Bank_H_2_23,FAKE,720,40,1000,6000,FPGA_41_1_45,41,1,45,F2A_18453,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_41_1_46,41,1,46,F2A_18454,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_41_1_47,41,1,47,F2A_18455,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_41_1_48,41,1,48,F2A_18456,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_41_1_49,41,1,49,F2A_18457,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_41_1_50,41,1,50,F2A_18458,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_41_1_51,41,1,51,F2A_18459,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,Bank_H_2_24,FAKE,720,40,1000,6000,FPGA_41_1_52,41,1,52,F2A_18460,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_42_1_0,42,1,0,A2F_18336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_42_1_1,42,1,1,A2F_18337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,460,40,1000,4000,FPGA_42_1_2,42,1,2,A2F_18338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_3,42,1,3,A2F_18339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_4,42,1,4,A2F_18340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_5,42,1,5,A2F_18341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_6,42,1,6,A2F_18342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_7,42,1,7,A2F_18343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_8,42,1,8,A2F_18344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_9,42,1,9,A2F_18345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_10,42,1,10,A2F_18346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,980,40,2000,1000,FPGA_42_1_11,42,1,11,A2F_18347,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,980,40,2000,1000,FPGA_42_1_12,42,1,12,A2F_18348,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,980,40,2000,1000,FPGA_42_1_13,42,1,13,A2F_18349,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,70,40,1000,1000,FPGA_42_1_24,42,1,24,F2A_18360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_42_1_25,42,1,25,F2A_18361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_42_1_26,42,1,26,F2A_18362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_42_1_27,42,1,27,F2A_18363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_42_1_28,42,1,28,F2A_18364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_42_1_29,42,1,29,F2A_18365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_42_1_30,42,1,30,F2A_18366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_42_1_31,42,1,31,F2A_18367,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_42_1_32,42,1,32,F2A_18368,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,200,40,1000,2000,FPGA_42_1_33,42,1,33,F2A_18369,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_42_1_34,42,1,34,F2A_18370,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_42_1_35,42,1,35,F2A_18371,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_42_1_36,42,1,36,F2A_18372,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,330,40,1000,3000,FPGA_42_1_37,42,1,37,F2A_18373,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_38,42,1,38,F2A_18374,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_39,42,1,39,F2A_18375,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,590,40,1000,5000,FPGA_42_1_40,42,1,40,F2A_18376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,720,40,1000,6000,FPGA_42_1_41,42,1,41,F2A_18377,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,720,40,1000,6000,FPGA_42_1_42,42,1,42,F2A_18378,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,720,40,1000,6000,FPGA_42_1_43,42,1,43,F2A_18379,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,720,40,1000,6000,FPGA_42_1_44,42,1,44,F2A_18380,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,Bank_H_2_25,FAKE,720,40,1000,6000,FPGA_42_1_45,42,1,45,F2A_18381,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_42_1_46,42,1,46,F2A_18382,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_42_1_47,42,1,47,F2A_18383,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_42_1_48,42,1,48,F2A_18384,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_42_1_49,42,1,49,F2A_18385,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_42_1_50,42,1,50,F2A_18386,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_42_1_51,42,1,51,F2A_18387,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,Bank_H_2_26,FAKE,720,40,1000,6000,FPGA_42_1_52,42,1,52,F2A_18388,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_44_1_0,44,1,0,A2F_18192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_44_1_1,44,1,1,A2F_18193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,460,40,1000,4000,FPGA_44_1_2,44,1,2,A2F_18194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_3,44,1,3,A2F_18195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_4,44,1,4,A2F_18196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_5,44,1,5,A2F_18197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_6,44,1,6,A2F_18198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_7,44,1,7,A2F_18199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_8,44,1,8,A2F_18200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_9,44,1,9,A2F_18201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_10,44,1,10,A2F_18202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,980,40,2000,1000,FPGA_44_1_11,44,1,11,A2F_18203,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,980,40,2000,1000,FPGA_44_1_12,44,1,12,A2F_18204,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,980,40,2000,1000,FPGA_44_1_13,44,1,13,A2F_18205,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,70,40,1000,1000,FPGA_44_1_24,44,1,24,F2A_18216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_44_1_25,44,1,25,F2A_18217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_44_1_26,44,1,26,F2A_18218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_44_1_27,44,1,27,F2A_18219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_44_1_28,44,1,28,F2A_18220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_44_1_29,44,1,29,F2A_18221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_44_1_30,44,1,30,F2A_18222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_44_1_31,44,1,31,F2A_18223,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_44_1_32,44,1,32,F2A_18224,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,200,40,1000,2000,FPGA_44_1_33,44,1,33,F2A_18225,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_44_1_34,44,1,34,F2A_18226,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_44_1_35,44,1,35,F2A_18227,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_44_1_36,44,1,36,F2A_18228,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,330,40,1000,3000,FPGA_44_1_37,44,1,37,F2A_18229,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_38,44,1,38,F2A_18230,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_39,44,1,39,F2A_18231,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,590,40,1000,5000,FPGA_44_1_40,44,1,40,F2A_18232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,720,40,1000,6000,FPGA_44_1_41,44,1,41,F2A_18233,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,720,40,1000,6000,FPGA_44_1_42,44,1,42,F2A_18234,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,720,40,1000,6000,FPGA_44_1_43,44,1,43,F2A_18235,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,720,40,1000,6000,FPGA_44_1_44,44,1,44,F2A_18236,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,Bank_H_2_27,FAKE,720,40,1000,6000,FPGA_44_1_45,44,1,45,F2A_18237,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_44_1_46,44,1,46,F2A_18238,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_44_1_47,44,1,47,F2A_18239,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_44_1_48,44,1,48,F2A_18240,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_44_1_49,44,1,49,F2A_18241,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_44_1_50,44,1,50,F2A_18242,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_44_1_51,44,1,51,F2A_18243,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,Bank_H_2_28,FAKE,720,40,1000,6000,FPGA_44_1_52,44,1,52,F2A_18244,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_45_1_0,45,1,0,A2F_18120,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_45_1_1,45,1,1,A2F_18121,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,460,40,1000,4000,FPGA_45_1_2,45,1,2,A2F_18122,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_3,45,1,3,A2F_18123,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_4,45,1,4,A2F_18124,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_5,45,1,5,A2F_18125,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_6,45,1,6,A2F_18126,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_7,45,1,7,A2F_18127,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_8,45,1,8,A2F_18128,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_9,45,1,9,A2F_18129,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_10,45,1,10,A2F_18130,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,980,40,2000,1000,FPGA_45_1_11,45,1,11,A2F_18131,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,980,40,2000,1000,FPGA_45_1_12,45,1,12,A2F_18132,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,980,40,2000,1000,FPGA_45_1_13,45,1,13,A2F_18133,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,70,40,1000,1000,FPGA_45_1_24,45,1,24,F2A_18144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_45_1_25,45,1,25,F2A_18145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_45_1_26,45,1,26,F2A_18146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_45_1_27,45,1,27,F2A_18147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_45_1_28,45,1,28,F2A_18148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_45_1_29,45,1,29,F2A_18149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_45_1_30,45,1,30,F2A_18150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_45_1_31,45,1,31,F2A_18151,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_45_1_32,45,1,32,F2A_18152,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,200,40,1000,2000,FPGA_45_1_33,45,1,33,F2A_18153,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_45_1_34,45,1,34,F2A_18154,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_45_1_35,45,1,35,F2A_18155,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_45_1_36,45,1,36,F2A_18156,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,330,40,1000,3000,FPGA_45_1_37,45,1,37,F2A_18157,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_38,45,1,38,F2A_18158,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_39,45,1,39,F2A_18159,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,590,40,1000,5000,FPGA_45_1_40,45,1,40,F2A_18160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,720,40,1000,6000,FPGA_45_1_41,45,1,41,F2A_18161,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,720,40,1000,6000,FPGA_45_1_42,45,1,42,F2A_18162,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,720,40,1000,6000,FPGA_45_1_43,45,1,43,F2A_18163,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,720,40,1000,6000,FPGA_45_1_44,45,1,44,F2A_18164,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,Bank_H_2_29,FAKE,720,40,1000,6000,FPGA_45_1_45,45,1,45,F2A_18165,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_45_1_46,45,1,46,F2A_18166,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_45_1_47,45,1,47,F2A_18167,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_45_1_48,45,1,48,F2A_18168,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_45_1_49,45,1,49,F2A_18169,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_45_1_50,45,1,50,F2A_18170,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_45_1_51,45,1,51,F2A_18171,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,Bank_H_2_30,FAKE,720,40,1000,6000,FPGA_45_1_52,45,1,52,F2A_18172,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_46_1_0,46,1,0,A2F_18048,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_46_1_1,46,1,1,A2F_18049,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,460,40,1000,4000,FPGA_46_1_2,46,1,2,A2F_18050,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_3,46,1,3,A2F_18051,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_4,46,1,4,A2F_18052,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_5,46,1,5,A2F_18053,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_6,46,1,6,A2F_18054,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_7,46,1,7,A2F_18055,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_8,46,1,8,A2F_18056,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_9,46,1,9,A2F_18057,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_10,46,1,10,A2F_18058,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,980,40,2000,1000,FPGA_46_1_11,46,1,11,A2F_18059,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,980,40,2000,1000,FPGA_46_1_12,46,1,12,A2F_18060,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,980,40,2000,1000,FPGA_46_1_13,46,1,13,A2F_18061,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,70,40,1000,1000,FPGA_46_1_24,46,1,24,F2A_18072,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_46_1_25,46,1,25,F2A_18073,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_46_1_26,46,1,26,F2A_18074,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_46_1_27,46,1,27,F2A_18075,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_46_1_28,46,1,28,F2A_18076,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_46_1_29,46,1,29,F2A_18077,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_46_1_30,46,1,30,F2A_18078,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_46_1_31,46,1,31,F2A_18079,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_46_1_32,46,1,32,F2A_18080,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,200,40,1000,2000,FPGA_46_1_33,46,1,33,F2A_18081,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_46_1_34,46,1,34,F2A_18082,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_46_1_35,46,1,35,F2A_18083,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_46_1_36,46,1,36,F2A_18084,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,330,40,1000,3000,FPGA_46_1_37,46,1,37,F2A_18085,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_38,46,1,38,F2A_18086,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_39,46,1,39,F2A_18087,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,590,40,1000,5000,FPGA_46_1_40,46,1,40,F2A_18088,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,720,40,1000,6000,FPGA_46_1_41,46,1,41,F2A_18089,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,720,40,1000,6000,FPGA_46_1_42,46,1,42,F2A_18090,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,720,40,1000,6000,FPGA_46_1_43,46,1,43,F2A_18091,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,720,40,1000,6000,FPGA_46_1_44,46,1,44,F2A_18092,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,Bank_H_2_31,FAKE,720,40,1000,6000,FPGA_46_1_45,46,1,45,F2A_18093,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_46_1_46,46,1,46,F2A_18094,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_46_1_47,46,1,47,F2A_18095,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_46_1_48,46,1,48,F2A_18096,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_46_1_49,46,1,49,F2A_18097,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_46_1_50,46,1,50,F2A_18098,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_46_1_51,46,1,51,F2A_18099,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,Bank_H_2_32,FAKE,720,40,1000,6000,FPGA_46_1_52,46,1,52,F2A_18100,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_47_1_0,47,1,0,A2F_17976,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_47_1_1,47,1,1,A2F_17977,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,460,40,1000,4000,FPGA_47_1_2,47,1,2,A2F_17978,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_3,47,1,3,A2F_17979,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_4,47,1,4,A2F_17980,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_5,47,1,5,A2F_17981,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_6,47,1,6,A2F_17982,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_7,47,1,7,A2F_17983,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_8,47,1,8,A2F_17984,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_9,47,1,9,A2F_17985,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_10,47,1,10,A2F_17986,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,980,40,2000,1000,FPGA_47_1_11,47,1,11,A2F_17987,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,980,40,2000,1000,FPGA_47_1_12,47,1,12,A2F_17988,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,980,40,2000,1000,FPGA_47_1_13,47,1,13,A2F_17989,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,70,40,1000,1000,FPGA_47_1_24,47,1,24,F2A_18000,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_47_1_25,47,1,25,F2A_18001,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_47_1_26,47,1,26,F2A_18002,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_47_1_27,47,1,27,F2A_18003,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_47_1_28,47,1,28,F2A_18004,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_47_1_29,47,1,29,F2A_18005,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_47_1_30,47,1,30,F2A_18006,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_47_1_31,47,1,31,F2A_18007,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_47_1_32,47,1,32,F2A_18008,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,200,40,1000,2000,FPGA_47_1_33,47,1,33,F2A_18009,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_47_1_34,47,1,34,F2A_18010,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_47_1_35,47,1,35,F2A_18011,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_47_1_36,47,1,36,F2A_18012,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,330,40,1000,3000,FPGA_47_1_37,47,1,37,F2A_18013,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_38,47,1,38,F2A_18014,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_39,47,1,39,F2A_18015,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,590,40,1000,5000,FPGA_47_1_40,47,1,40,F2A_18016,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,720,40,1000,6000,FPGA_47_1_41,47,1,41,F2A_18017,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,720,40,1000,6000,FPGA_47_1_42,47,1,42,F2A_18018,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,720,40,1000,6000,FPGA_47_1_43,47,1,43,F2A_18019,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,720,40,1000,6000,FPGA_47_1_44,47,1,44,F2A_18020,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,Bank_H_2_33,FAKE,720,40,1000,6000,FPGA_47_1_45,47,1,45,F2A_18021,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_47_1_46,47,1,46,F2A_18022,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_47_1_47,47,1,47,F2A_18023,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_47_1_48,47,1,48,F2A_18024,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_47_1_49,47,1,49,F2A_18025,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_47_1_50,47,1,50,F2A_18026,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_47_1_51,47,1,51,F2A_18027,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,Bank_H_2_34,FAKE,720,40,1000,6000,FPGA_47_1_52,47,1,52,F2A_18028,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_48_1_0,48,1,0,A2F_17904,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_48_1_1,48,1,1,A2F_17905,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,460,40,1000,4000,FPGA_48_1_2,48,1,2,A2F_17906,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_3,48,1,3,A2F_17907,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_4,48,1,4,A2F_17908,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_5,48,1,5,A2F_17909,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_6,48,1,6,A2F_17910,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_7,48,1,7,A2F_17911,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_8,48,1,8,A2F_17912,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_9,48,1,9,A2F_17913,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_10,48,1,10,A2F_17914,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,980,40,2000,1000,FPGA_48_1_11,48,1,11,A2F_17915,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,980,40,2000,1000,FPGA_48_1_12,48,1,12,A2F_17916,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,980,40,2000,1000,FPGA_48_1_13,48,1,13,A2F_17917,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,70,40,1000,1000,FPGA_48_1_24,48,1,24,F2A_17928,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_48_1_25,48,1,25,F2A_17929,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_48_1_26,48,1,26,F2A_17930,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_48_1_27,48,1,27,F2A_17931,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_48_1_28,48,1,28,F2A_17932,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_48_1_29,48,1,29,F2A_17933,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_48_1_30,48,1,30,F2A_17934,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_48_1_31,48,1,31,F2A_17935,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_48_1_32,48,1,32,F2A_17936,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,200,40,1000,2000,FPGA_48_1_33,48,1,33,F2A_17937,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_48_1_34,48,1,34,F2A_17938,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_48_1_35,48,1,35,F2A_17939,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_48_1_36,48,1,36,F2A_17940,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,330,40,1000,3000,FPGA_48_1_37,48,1,37,F2A_17941,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_38,48,1,38,F2A_17942,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_39,48,1,39,F2A_17943,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,590,40,1000,5000,FPGA_48_1_40,48,1,40,F2A_17944,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,720,40,1000,6000,FPGA_48_1_41,48,1,41,F2A_17945,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,720,40,1000,6000,FPGA_48_1_42,48,1,42,F2A_17946,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,720,40,1000,6000,FPGA_48_1_43,48,1,43,F2A_17947,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,720,40,1000,6000,FPGA_48_1_44,48,1,44,F2A_17948,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,Bank_H_2_35,FAKE,720,40,1000,6000,FPGA_48_1_45,48,1,45,F2A_17949,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_48_1_46,48,1,46,F2A_17950,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_48_1_47,48,1,47,F2A_17951,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_48_1_48,48,1,48,F2A_17952,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_48_1_49,48,1,49,F2A_17953,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_48_1_50,48,1,50,F2A_17954,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_48_1_51,48,1,51,F2A_17955,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,Bank_H_2_36,FAKE,720,40,1000,6000,FPGA_48_1_52,48,1,52,F2A_17956,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_50_1_0,50,1,0,A2F_17760,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_50_1_1,50,1,1,A2F_17761,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,460,40,1000,4000,FPGA_50_1_2,50,1,2,A2F_17762,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_3,50,1,3,A2F_17763,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_4,50,1,4,A2F_17764,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_5,50,1,5,A2F_17765,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_6,50,1,6,A2F_17766,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_7,50,1,7,A2F_17767,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_8,50,1,8,A2F_17768,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_9,50,1,9,A2F_17769,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_10,50,1,10,A2F_17770,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,980,40,2000,1000,FPGA_50_1_11,50,1,11,A2F_17771,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,980,40,2000,1000,FPGA_50_1_12,50,1,12,A2F_17772,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,980,40,2000,1000,FPGA_50_1_13,50,1,13,A2F_17773,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,70,40,1000,1000,FPGA_50_1_24,50,1,24,F2A_17784,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_50_1_25,50,1,25,F2A_17785,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_50_1_26,50,1,26,F2A_17786,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_50_1_27,50,1,27,F2A_17787,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_50_1_28,50,1,28,F2A_17788,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_50_1_29,50,1,29,F2A_17789,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_50_1_30,50,1,30,F2A_17790,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_50_1_31,50,1,31,F2A_17791,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_50_1_32,50,1,32,F2A_17792,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,200,40,1000,2000,FPGA_50_1_33,50,1,33,F2A_17793,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_50_1_34,50,1,34,F2A_17794,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_50_1_35,50,1,35,F2A_17795,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_50_1_36,50,1,36,F2A_17796,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,330,40,1000,3000,FPGA_50_1_37,50,1,37,F2A_17797,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_38,50,1,38,F2A_17798,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_39,50,1,39,F2A_17799,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,590,40,1000,5000,FPGA_50_1_40,50,1,40,F2A_17800,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,720,40,1000,6000,FPGA_50_1_41,50,1,41,F2A_17801,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,720,40,1000,6000,FPGA_50_1_42,50,1,42,F2A_17802,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,720,40,1000,6000,FPGA_50_1_43,50,1,43,F2A_17803,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,720,40,1000,6000,FPGA_50_1_44,50,1,44,F2A_17804,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,Bank_H_2_37,FAKE,720,40,1000,6000,FPGA_50_1_45,50,1,45,F2A_17805,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_50_1_46,50,1,46,F2A_17806,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_50_1_47,50,1,47,F2A_17807,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_50_1_48,50,1,48,F2A_17808,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_50_1_49,50,1,49,F2A_17809,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_50_1_50,50,1,50,F2A_17810,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_50_1_51,50,1,51,F2A_17811,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,Bank_H_2_38,FAKE,720,40,1000,6000,FPGA_50_1_52,50,1,52,F2A_17812,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_51_1_0,51,1,0,A2F_17688,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_51_1_1,51,1,1,A2F_17689,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,460,40,1000,4000,FPGA_51_1_2,51,1,2,A2F_17690,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_3,51,1,3,A2F_17691,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_4,51,1,4,A2F_17692,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_5,51,1,5,A2F_17693,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_6,51,1,6,A2F_17694,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_7,51,1,7,A2F_17695,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_8,51,1,8,A2F_17696,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_9,51,1,9,A2F_17697,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_10,51,1,10,A2F_17698,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,980,40,2000,1000,FPGA_51_1_11,51,1,11,A2F_17699,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,980,40,2000,1000,FPGA_51_1_12,51,1,12,A2F_17700,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,980,40,2000,1000,FPGA_51_1_13,51,1,13,A2F_17701,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,70,40,1000,1000,FPGA_51_1_24,51,1,24,F2A_17712,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_51_1_25,51,1,25,F2A_17713,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_51_1_26,51,1,26,F2A_17714,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_51_1_27,51,1,27,F2A_17715,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_51_1_28,51,1,28,F2A_17716,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_51_1_29,51,1,29,F2A_17717,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_51_1_30,51,1,30,F2A_17718,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_51_1_31,51,1,31,F2A_17719,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_51_1_32,51,1,32,F2A_17720,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,200,40,1000,2000,FPGA_51_1_33,51,1,33,F2A_17721,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_51_1_34,51,1,34,F2A_17722,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_51_1_35,51,1,35,F2A_17723,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_51_1_36,51,1,36,F2A_17724,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,330,40,1000,3000,FPGA_51_1_37,51,1,37,F2A_17725,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_38,51,1,38,F2A_17726,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_39,51,1,39,F2A_17727,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,590,40,1000,5000,FPGA_51_1_40,51,1,40,F2A_17728,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,720,40,1000,6000,FPGA_51_1_41,51,1,41,F2A_17729,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,720,40,1000,6000,FPGA_51_1_42,51,1,42,F2A_17730,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,720,40,1000,6000,FPGA_51_1_43,51,1,43,F2A_17731,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,720,40,1000,6000,FPGA_51_1_44,51,1,44,F2A_17732,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,Bank_H_2_39,FAKE,720,40,1000,6000,FPGA_51_1_45,51,1,45,F2A_17733,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_51_1_46,51,1,46,F2A_17734,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_51_1_47,51,1,47,F2A_17735,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_51_1_48,51,1,48,F2A_17736,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_51_1_49,51,1,49,F2A_17737,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_51_1_50,51,1,50,F2A_17738,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_51_1_51,51,1,51,F2A_17739,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,Bank_H_2_40,FAKE,720,40,1000,6000,FPGA_51_1_52,51,1,52,F2A_17740,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_52_1_0,52,1,0,A2F_17616,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_52_1_1,52,1,1,A2F_17617,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_52_1_2,52,1,2,A2F_17618,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_52_1_3,52,1,3,A2F_17619,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_52_1_4,52,1,4,A2F_17620,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_52_1_5,52,1,5,A2F_17621,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_52_1_6,52,1,6,A2F_17622,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_52_1_7,52,1,7,A2F_17623,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_52_1_8,52,1,8,A2F_17624,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_52_1_9,52,1,9,A2F_17625,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_52_1_10,52,1,10,A2F_17626,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_52_1_24,52,1,24,F2A_17640,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_52_1_25,52,1,25,F2A_17641,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_52_1_26,52,1,26,F2A_17642,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_52_1_27,52,1,27,F2A_17643,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_52_1_28,52,1,28,F2A_17644,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_52_1_29,52,1,29,F2A_17645,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_52_1_30,52,1,30,F2A_17646,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_52_1_31,52,1,31,F2A_17647,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_52_1_32,52,1,32,F2A_17648,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_53_1_0,53,1,0,A2F_17544,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_53_1_1,53,1,1,A2F_17545,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,460,40,1000,4000,FPGA_53_1_2,53,1,2,A2F_17546,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_3,53,1,3,A2F_17547,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_4,53,1,4,A2F_17548,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_5,53,1,5,A2F_17549,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_6,53,1,6,A2F_17550,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_7,53,1,7,A2F_17551,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_8,53,1,8,A2F_17552,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_9,53,1,9,A2F_17553,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_10,53,1,10,A2F_17554,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,980,40,2000,1000,FPGA_53_1_11,53,1,11,A2F_17555,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,980,40,2000,1000,FPGA_53_1_12,53,1,12,A2F_17556,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,980,40,2000,1000,FPGA_53_1_13,53,1,13,A2F_17557,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,70,40,1000,1000,FPGA_53_1_24,53,1,24,F2A_17568,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_53_1_25,53,1,25,F2A_17569,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_53_1_26,53,1,26,F2A_17570,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_53_1_27,53,1,27,F2A_17571,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_53_1_28,53,1,28,F2A_17572,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_53_1_29,53,1,29,F2A_17573,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_53_1_30,53,1,30,F2A_17574,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_53_1_31,53,1,31,F2A_17575,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_53_1_32,53,1,32,F2A_17576,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,200,40,1000,2000,FPGA_53_1_33,53,1,33,F2A_17577,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_53_1_34,53,1,34,F2A_17578,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_53_1_35,53,1,35,F2A_17579,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_53_1_36,53,1,36,F2A_17580,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,330,40,1000,3000,FPGA_53_1_37,53,1,37,F2A_17581,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_38,53,1,38,F2A_17582,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_39,53,1,39,F2A_17583,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,590,40,1000,5000,FPGA_53_1_40,53,1,40,F2A_17584,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,720,40,1000,6000,FPGA_53_1_41,53,1,41,F2A_17585,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,720,40,1000,6000,FPGA_53_1_42,53,1,42,F2A_17586,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,720,40,1000,6000,FPGA_53_1_43,53,1,43,F2A_17587,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,720,40,1000,6000,FPGA_53_1_44,53,1,44,F2A_17588,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,Bank_H_3_1,FAKE,720,40,1000,6000,FPGA_53_1_45,53,1,45,F2A_17589,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_53_1_46,53,1,46,F2A_17590,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_53_1_47,53,1,47,F2A_17591,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_53_1_48,53,1,48,F2A_17592,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_53_1_49,53,1,49,F2A_17593,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_53_1_50,53,1,50,F2A_17594,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_53_1_51,53,1,51,F2A_17595,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,Bank_H_3_2,FAKE,720,40,1000,6000,FPGA_53_1_52,53,1,52,F2A_17596,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_54_1_0,54,1,0,A2F_17472,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_54_1_1,54,1,1,A2F_17473,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,460,40,1000,4000,FPGA_54_1_2,54,1,2,A2F_17474,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_3,54,1,3,A2F_17475,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_4,54,1,4,A2F_17476,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_5,54,1,5,A2F_17477,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_6,54,1,6,A2F_17478,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_7,54,1,7,A2F_17479,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_8,54,1,8,A2F_17480,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_9,54,1,9,A2F_17481,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_10,54,1,10,A2F_17482,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,980,40,2000,1000,FPGA_54_1_11,54,1,11,A2F_17483,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,980,40,2000,1000,FPGA_54_1_12,54,1,12,A2F_17484,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,980,40,2000,1000,FPGA_54_1_13,54,1,13,A2F_17485,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,70,40,1000,1000,FPGA_54_1_24,54,1,24,F2A_17496,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_54_1_25,54,1,25,F2A_17497,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_54_1_26,54,1,26,F2A_17498,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_54_1_27,54,1,27,F2A_17499,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_54_1_28,54,1,28,F2A_17500,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_54_1_29,54,1,29,F2A_17501,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_54_1_30,54,1,30,F2A_17502,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_54_1_31,54,1,31,F2A_17503,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_54_1_32,54,1,32,F2A_17504,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,200,40,1000,2000,FPGA_54_1_33,54,1,33,F2A_17505,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_54_1_34,54,1,34,F2A_17506,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_54_1_35,54,1,35,F2A_17507,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_54_1_36,54,1,36,F2A_17508,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,330,40,1000,3000,FPGA_54_1_37,54,1,37,F2A_17509,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_38,54,1,38,F2A_17510,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_39,54,1,39,F2A_17511,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,590,40,1000,5000,FPGA_54_1_40,54,1,40,F2A_17512,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,720,40,1000,6000,FPGA_54_1_41,54,1,41,F2A_17513,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,720,40,1000,6000,FPGA_54_1_42,54,1,42,F2A_17514,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,720,40,1000,6000,FPGA_54_1_43,54,1,43,F2A_17515,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,720,40,1000,6000,FPGA_54_1_44,54,1,44,F2A_17516,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,Bank_H_3_3,FAKE,720,40,1000,6000,FPGA_54_1_45,54,1,45,F2A_17517,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_54_1_46,54,1,46,F2A_17518,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_54_1_47,54,1,47,F2A_17519,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_54_1_48,54,1,48,F2A_17520,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_54_1_49,54,1,49,F2A_17521,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_54_1_50,54,1,50,F2A_17522,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_54_1_51,54,1,51,F2A_17523,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,Bank_H_3_4,FAKE,720,40,1000,6000,FPGA_54_1_52,54,1,52,F2A_17524,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_56_1_0,56,1,0,A2F_17328,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_56_1_1,56,1,1,A2F_17329,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,460,40,1000,4000,FPGA_56_1_2,56,1,2,A2F_17330,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_3,56,1,3,A2F_17331,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_4,56,1,4,A2F_17332,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_5,56,1,5,A2F_17333,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_6,56,1,6,A2F_17334,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_7,56,1,7,A2F_17335,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_8,56,1,8,A2F_17336,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_9,56,1,9,A2F_17337,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_10,56,1,10,A2F_17338,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,980,40,2000,1000,FPGA_56_1_11,56,1,11,A2F_17339,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,980,40,2000,1000,FPGA_56_1_12,56,1,12,A2F_17340,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,980,40,2000,1000,FPGA_56_1_13,56,1,13,A2F_17341,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,70,40,1000,1000,FPGA_56_1_24,56,1,24,F2A_17352,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_56_1_25,56,1,25,F2A_17353,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_56_1_26,56,1,26,F2A_17354,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_56_1_27,56,1,27,F2A_17355,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_56_1_28,56,1,28,F2A_17356,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_56_1_29,56,1,29,F2A_17357,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_56_1_30,56,1,30,F2A_17358,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_56_1_31,56,1,31,F2A_17359,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_56_1_32,56,1,32,F2A_17360,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,200,40,1000,2000,FPGA_56_1_33,56,1,33,F2A_17361,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_56_1_34,56,1,34,F2A_17362,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_56_1_35,56,1,35,F2A_17363,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_56_1_36,56,1,36,F2A_17364,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,330,40,1000,3000,FPGA_56_1_37,56,1,37,F2A_17365,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_38,56,1,38,F2A_17366,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_39,56,1,39,F2A_17367,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,590,40,1000,5000,FPGA_56_1_40,56,1,40,F2A_17368,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,720,40,1000,6000,FPGA_56_1_41,56,1,41,F2A_17369,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,720,40,1000,6000,FPGA_56_1_42,56,1,42,F2A_17370,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,720,40,1000,6000,FPGA_56_1_43,56,1,43,F2A_17371,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,720,40,1000,6000,FPGA_56_1_44,56,1,44,F2A_17372,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,Bank_H_3_5,FAKE,720,40,1000,6000,FPGA_56_1_45,56,1,45,F2A_17373,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_56_1_46,56,1,46,F2A_17374,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_56_1_47,56,1,47,F2A_17375,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_56_1_48,56,1,48,F2A_17376,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_56_1_49,56,1,49,F2A_17377,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_56_1_50,56,1,50,F2A_17378,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_56_1_51,56,1,51,F2A_17379,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,Bank_H_3_6,FAKE,720,40,1000,6000,FPGA_56_1_52,56,1,52,F2A_17380,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_57_1_0,57,1,0,A2F_17256,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_57_1_1,57,1,1,A2F_17257,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,460,40,1000,4000,FPGA_57_1_2,57,1,2,A2F_17258,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_3,57,1,3,A2F_17259,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_4,57,1,4,A2F_17260,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_5,57,1,5,A2F_17261,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_6,57,1,6,A2F_17262,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_7,57,1,7,A2F_17263,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_8,57,1,8,A2F_17264,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_9,57,1,9,A2F_17265,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_10,57,1,10,A2F_17266,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,980,40,2000,1000,FPGA_57_1_11,57,1,11,A2F_17267,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,980,40,2000,1000,FPGA_57_1_12,57,1,12,A2F_17268,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,980,40,2000,1000,FPGA_57_1_13,57,1,13,A2F_17269,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,70,40,1000,1000,FPGA_57_1_24,57,1,24,F2A_17280,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_57_1_25,57,1,25,F2A_17281,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_57_1_26,57,1,26,F2A_17282,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_57_1_27,57,1,27,F2A_17283,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_57_1_28,57,1,28,F2A_17284,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_57_1_29,57,1,29,F2A_17285,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_57_1_30,57,1,30,F2A_17286,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_57_1_31,57,1,31,F2A_17287,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_57_1_32,57,1,32,F2A_17288,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,200,40,1000,2000,FPGA_57_1_33,57,1,33,F2A_17289,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_57_1_34,57,1,34,F2A_17290,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_57_1_35,57,1,35,F2A_17291,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_57_1_36,57,1,36,F2A_17292,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,330,40,1000,3000,FPGA_57_1_37,57,1,37,F2A_17293,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_38,57,1,38,F2A_17294,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_39,57,1,39,F2A_17295,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,590,40,1000,5000,FPGA_57_1_40,57,1,40,F2A_17296,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,720,40,1000,6000,FPGA_57_1_41,57,1,41,F2A_17297,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,720,40,1000,6000,FPGA_57_1_42,57,1,42,F2A_17298,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,720,40,1000,6000,FPGA_57_1_43,57,1,43,F2A_17299,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,720,40,1000,6000,FPGA_57_1_44,57,1,44,F2A_17300,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,Bank_H_3_7,FAKE,720,40,1000,6000,FPGA_57_1_45,57,1,45,F2A_17301,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_57_1_46,57,1,46,F2A_17302,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_57_1_47,57,1,47,F2A_17303,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_57_1_48,57,1,48,F2A_17304,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_57_1_49,57,1,49,F2A_17305,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_57_1_50,57,1,50,F2A_17306,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_57_1_51,57,1,51,F2A_17307,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,Bank_H_3_8,FAKE,720,40,1000,6000,FPGA_57_1_52,57,1,52,F2A_17308,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_58_1_0,58,1,0,A2F_17184,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_58_1_1,58,1,1,A2F_17185,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,460,40,1000,4000,FPGA_58_1_2,58,1,2,A2F_17186,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_3,58,1,3,A2F_17187,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_4,58,1,4,A2F_17188,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_5,58,1,5,A2F_17189,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_6,58,1,6,A2F_17190,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_7,58,1,7,A2F_17191,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_8,58,1,8,A2F_17192,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_9,58,1,9,A2F_17193,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_10,58,1,10,A2F_17194,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,980,40,2000,1000,FPGA_58_1_11,58,1,11,A2F_17195,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,980,40,2000,1000,FPGA_58_1_12,58,1,12,A2F_17196,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,980,40,2000,1000,FPGA_58_1_13,58,1,13,A2F_17197,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,70,40,1000,1000,FPGA_58_1_24,58,1,24,F2A_17208,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_58_1_25,58,1,25,F2A_17209,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_58_1_26,58,1,26,F2A_17210,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_58_1_27,58,1,27,F2A_17211,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_58_1_28,58,1,28,F2A_17212,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_58_1_29,58,1,29,F2A_17213,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_58_1_30,58,1,30,F2A_17214,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_58_1_31,58,1,31,F2A_17215,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_58_1_32,58,1,32,F2A_17216,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,200,40,1000,2000,FPGA_58_1_33,58,1,33,F2A_17217,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_58_1_34,58,1,34,F2A_17218,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_58_1_35,58,1,35,F2A_17219,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_58_1_36,58,1,36,F2A_17220,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,330,40,1000,3000,FPGA_58_1_37,58,1,37,F2A_17221,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_38,58,1,38,F2A_17222,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_39,58,1,39,F2A_17223,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,590,40,1000,5000,FPGA_58_1_40,58,1,40,F2A_17224,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,720,40,1000,6000,FPGA_58_1_41,58,1,41,F2A_17225,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,720,40,1000,6000,FPGA_58_1_42,58,1,42,F2A_17226,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,720,40,1000,6000,FPGA_58_1_43,58,1,43,F2A_17227,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,720,40,1000,6000,FPGA_58_1_44,58,1,44,F2A_17228,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,Bank_H_3_9,FAKE,720,40,1000,6000,FPGA_58_1_45,58,1,45,F2A_17229,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_58_1_46,58,1,46,F2A_17230,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_58_1_47,58,1,47,F2A_17231,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_58_1_48,58,1,48,F2A_17232,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_58_1_49,58,1,49,F2A_17233,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_58_1_50,58,1,50,F2A_17234,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_58_1_51,58,1,51,F2A_17235,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,Bank_H_3_10,FAKE,720,40,1000,6000,FPGA_58_1_52,58,1,52,F2A_17236,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_59_1_0,59,1,0,A2F_17112,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_59_1_1,59,1,1,A2F_17113,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,460,40,1000,4000,FPGA_59_1_2,59,1,2,A2F_17114,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_3,59,1,3,A2F_17115,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_4,59,1,4,A2F_17116,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_5,59,1,5,A2F_17117,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_6,59,1,6,A2F_17118,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_7,59,1,7,A2F_17119,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_8,59,1,8,A2F_17120,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_9,59,1,9,A2F_17121,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_10,59,1,10,A2F_17122,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,980,40,2000,1000,FPGA_59_1_11,59,1,11,A2F_17123,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,980,40,2000,1000,FPGA_59_1_12,59,1,12,A2F_17124,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,980,40,2000,1000,FPGA_59_1_13,59,1,13,A2F_17125,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,70,40,1000,1000,FPGA_59_1_24,59,1,24,F2A_17136,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_59_1_25,59,1,25,F2A_17137,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_59_1_26,59,1,26,F2A_17138,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_59_1_27,59,1,27,F2A_17139,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_59_1_28,59,1,28,F2A_17140,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_59_1_29,59,1,29,F2A_17141,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_59_1_30,59,1,30,F2A_17142,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_59_1_31,59,1,31,F2A_17143,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_59_1_32,59,1,32,F2A_17144,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,200,40,1000,2000,FPGA_59_1_33,59,1,33,F2A_17145,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_59_1_34,59,1,34,F2A_17146,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_59_1_35,59,1,35,F2A_17147,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_59_1_36,59,1,36,F2A_17148,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,330,40,1000,3000,FPGA_59_1_37,59,1,37,F2A_17149,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_38,59,1,38,F2A_17150,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_39,59,1,39,F2A_17151,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,590,40,1000,5000,FPGA_59_1_40,59,1,40,F2A_17152,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,720,40,1000,6000,FPGA_59_1_41,59,1,41,F2A_17153,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,720,40,1000,6000,FPGA_59_1_42,59,1,42,F2A_17154,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,720,40,1000,6000,FPGA_59_1_43,59,1,43,F2A_17155,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,720,40,1000,6000,FPGA_59_1_44,59,1,44,F2A_17156,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,Bank_H_3_11,FAKE,720,40,1000,6000,FPGA_59_1_45,59,1,45,F2A_17157,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_59_1_46,59,1,46,F2A_17158,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_59_1_47,59,1,47,F2A_17159,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_59_1_48,59,1,48,F2A_17160,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_59_1_49,59,1,49,F2A_17161,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_59_1_50,59,1,50,F2A_17162,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_59_1_51,59,1,51,F2A_17163,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,Bank_H_3_12,FAKE,720,40,1000,6000,FPGA_59_1_52,59,1,52,F2A_17164,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_60_1_0,60,1,0,A2F_17040,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_60_1_1,60,1,1,A2F_17041,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,460,40,1000,4000,FPGA_60_1_2,60,1,2,A2F_17042,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_3,60,1,3,A2F_17043,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_4,60,1,4,A2F_17044,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_5,60,1,5,A2F_17045,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_6,60,1,6,A2F_17046,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_7,60,1,7,A2F_17047,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_8,60,1,8,A2F_17048,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_9,60,1,9,A2F_17049,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_10,60,1,10,A2F_17050,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,980,40,2000,1000,FPGA_60_1_11,60,1,11,A2F_17051,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,980,40,2000,1000,FPGA_60_1_12,60,1,12,A2F_17052,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,980,40,2000,1000,FPGA_60_1_13,60,1,13,A2F_17053,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,70,40,1000,1000,FPGA_60_1_24,60,1,24,F2A_17064,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_60_1_25,60,1,25,F2A_17065,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_60_1_26,60,1,26,F2A_17066,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_60_1_27,60,1,27,F2A_17067,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_60_1_28,60,1,28,F2A_17068,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_60_1_29,60,1,29,F2A_17069,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_60_1_30,60,1,30,F2A_17070,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_60_1_31,60,1,31,F2A_17071,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_60_1_32,60,1,32,F2A_17072,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,200,40,1000,2000,FPGA_60_1_33,60,1,33,F2A_17073,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_60_1_34,60,1,34,F2A_17074,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_60_1_35,60,1,35,F2A_17075,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_60_1_36,60,1,36,F2A_17076,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,330,40,1000,3000,FPGA_60_1_37,60,1,37,F2A_17077,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_38,60,1,38,F2A_17078,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_39,60,1,39,F2A_17079,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,590,40,1000,5000,FPGA_60_1_40,60,1,40,F2A_17080,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,720,40,1000,6000,FPGA_60_1_41,60,1,41,F2A_17081,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,720,40,1000,6000,FPGA_60_1_42,60,1,42,F2A_17082,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,720,40,1000,6000,FPGA_60_1_43,60,1,43,F2A_17083,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,720,40,1000,6000,FPGA_60_1_44,60,1,44,F2A_17084,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,Bank_H_3_13,FAKE,720,40,1000,6000,FPGA_60_1_45,60,1,45,F2A_17085,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_60_1_46,60,1,46,F2A_17086,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_60_1_47,60,1,47,F2A_17087,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_60_1_48,60,1,48,F2A_17088,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_60_1_49,60,1,49,F2A_17089,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_60_1_50,60,1,50,F2A_17090,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_60_1_51,60,1,51,F2A_17091,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,Bank_H_3_14,FAKE,720,40,1000,6000,FPGA_60_1_52,60,1,52,F2A_17092,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_62_1_0,62,1,0,A2F_16896,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_62_1_1,62,1,1,A2F_16897,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,460,40,1000,4000,FPGA_62_1_2,62,1,2,A2F_16898,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_3,62,1,3,A2F_16899,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_4,62,1,4,A2F_16900,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_5,62,1,5,A2F_16901,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_6,62,1,6,A2F_16902,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_7,62,1,7,A2F_16903,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_8,62,1,8,A2F_16904,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_9,62,1,9,A2F_16905,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_10,62,1,10,A2F_16906,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,980,40,2000,1000,FPGA_62_1_11,62,1,11,A2F_16907,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,980,40,2000,1000,FPGA_62_1_12,62,1,12,A2F_16908,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,980,40,2000,1000,FPGA_62_1_13,62,1,13,A2F_16909,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,70,40,1000,1000,FPGA_62_1_24,62,1,24,F2A_16920,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_62_1_25,62,1,25,F2A_16921,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_62_1_26,62,1,26,F2A_16922,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_62_1_27,62,1,27,F2A_16923,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_62_1_28,62,1,28,F2A_16924,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_62_1_29,62,1,29,F2A_16925,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_62_1_30,62,1,30,F2A_16926,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_62_1_31,62,1,31,F2A_16927,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_62_1_32,62,1,32,F2A_16928,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,200,40,1000,2000,FPGA_62_1_33,62,1,33,F2A_16929,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_62_1_34,62,1,34,F2A_16930,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_62_1_35,62,1,35,F2A_16931,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_62_1_36,62,1,36,F2A_16932,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,330,40,1000,3000,FPGA_62_1_37,62,1,37,F2A_16933,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_38,62,1,38,F2A_16934,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_39,62,1,39,F2A_16935,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,590,40,1000,5000,FPGA_62_1_40,62,1,40,F2A_16936,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,720,40,1000,6000,FPGA_62_1_41,62,1,41,F2A_16937,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,720,40,1000,6000,FPGA_62_1_42,62,1,42,F2A_16938,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,720,40,1000,6000,FPGA_62_1_43,62,1,43,F2A_16939,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,720,40,1000,6000,FPGA_62_1_44,62,1,44,F2A_16940,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,Bank_H_3_15,FAKE,720,40,1000,6000,FPGA_62_1_45,62,1,45,F2A_16941,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_62_1_46,62,1,46,F2A_16942,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_62_1_47,62,1,47,F2A_16943,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_62_1_48,62,1,48,F2A_16944,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_62_1_49,62,1,49,F2A_16945,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_62_1_50,62,1,50,F2A_16946,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_62_1_51,62,1,51,F2A_16947,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,Bank_H_3_16,FAKE,720,40,1000,6000,FPGA_62_1_52,62,1,52,F2A_16948,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_63_1_0,63,1,0,A2F_16824,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_63_1_1,63,1,1,A2F_16825,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,460,40,1000,4000,FPGA_63_1_2,63,1,2,A2F_16826,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_3,63,1,3,A2F_16827,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_4,63,1,4,A2F_16828,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_5,63,1,5,A2F_16829,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_6,63,1,6,A2F_16830,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_7,63,1,7,A2F_16831,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_8,63,1,8,A2F_16832,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_9,63,1,9,A2F_16833,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_10,63,1,10,A2F_16834,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,980,40,2000,1000,FPGA_63_1_11,63,1,11,A2F_16835,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,980,40,2000,1000,FPGA_63_1_12,63,1,12,A2F_16836,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,980,40,2000,1000,FPGA_63_1_13,63,1,13,A2F_16837,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,70,40,1000,1000,FPGA_63_1_24,63,1,24,F2A_16848,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_63_1_25,63,1,25,F2A_16849,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_63_1_26,63,1,26,F2A_16850,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_63_1_27,63,1,27,F2A_16851,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_63_1_28,63,1,28,F2A_16852,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_63_1_29,63,1,29,F2A_16853,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_63_1_30,63,1,30,F2A_16854,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_63_1_31,63,1,31,F2A_16855,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_63_1_32,63,1,32,F2A_16856,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,200,40,1000,2000,FPGA_63_1_33,63,1,33,F2A_16857,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_63_1_34,63,1,34,F2A_16858,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_63_1_35,63,1,35,F2A_16859,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_63_1_36,63,1,36,F2A_16860,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,330,40,1000,3000,FPGA_63_1_37,63,1,37,F2A_16861,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_38,63,1,38,F2A_16862,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_39,63,1,39,F2A_16863,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,590,40,1000,5000,FPGA_63_1_40,63,1,40,F2A_16864,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,720,40,1000,6000,FPGA_63_1_41,63,1,41,F2A_16865,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,720,40,1000,6000,FPGA_63_1_42,63,1,42,F2A_16866,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,720,40,1000,6000,FPGA_63_1_43,63,1,43,F2A_16867,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,720,40,1000,6000,FPGA_63_1_44,63,1,44,F2A_16868,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,Bank_H_3_17,FAKE,720,40,1000,6000,FPGA_63_1_45,63,1,45,F2A_16869,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_63_1_46,63,1,46,F2A_16870,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_63_1_47,63,1,47,F2A_16871,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_63_1_48,63,1,48,F2A_16872,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_63_1_49,63,1,49,F2A_16873,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_63_1_50,63,1,50,F2A_16874,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_63_1_51,63,1,51,F2A_16875,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,Bank_H_3_18,FAKE,720,40,1000,6000,FPGA_63_1_52,63,1,52,F2A_16876,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_64_1_0,64,1,0,A2F_16752,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_64_1_1,64,1,1,A2F_16753,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,460,40,1000,4000,FPGA_64_1_2,64,1,2,A2F_16754,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_3,64,1,3,A2F_16755,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_4,64,1,4,A2F_16756,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_5,64,1,5,A2F_16757,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_6,64,1,6,A2F_16758,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_7,64,1,7,A2F_16759,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_8,64,1,8,A2F_16760,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_9,64,1,9,A2F_16761,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_10,64,1,10,A2F_16762,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,980,40,2000,1000,FPGA_64_1_11,64,1,11,A2F_16763,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,980,40,2000,1000,FPGA_64_1_12,64,1,12,A2F_16764,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,980,40,2000,1000,FPGA_64_1_13,64,1,13,A2F_16765,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,70,40,1000,1000,FPGA_64_1_24,64,1,24,F2A_16776,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_64_1_25,64,1,25,F2A_16777,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_64_1_26,64,1,26,F2A_16778,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_64_1_27,64,1,27,F2A_16779,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_64_1_28,64,1,28,F2A_16780,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_64_1_29,64,1,29,F2A_16781,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_64_1_30,64,1,30,F2A_16782,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_64_1_31,64,1,31,F2A_16783,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_64_1_32,64,1,32,F2A_16784,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,200,40,1000,2000,FPGA_64_1_33,64,1,33,F2A_16785,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_64_1_34,64,1,34,F2A_16786,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_64_1_35,64,1,35,F2A_16787,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_64_1_36,64,1,36,F2A_16788,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,330,40,1000,3000,FPGA_64_1_37,64,1,37,F2A_16789,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_38,64,1,38,F2A_16790,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_39,64,1,39,F2A_16791,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,590,40,1000,5000,FPGA_64_1_40,64,1,40,F2A_16792,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,720,40,1000,6000,FPGA_64_1_41,64,1,41,F2A_16793,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,720,40,1000,6000,FPGA_64_1_42,64,1,42,F2A_16794,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,720,40,1000,6000,FPGA_64_1_43,64,1,43,F2A_16795,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,720,40,1000,6000,FPGA_64_1_44,64,1,44,F2A_16796,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,Bank_H_3_19,FAKE,720,40,1000,6000,FPGA_64_1_45,64,1,45,F2A_16797,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_64_1_46,64,1,46,F2A_16798,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_64_1_47,64,1,47,F2A_16799,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_64_1_48,64,1,48,F2A_16800,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_64_1_49,64,1,49,F2A_16801,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_64_1_50,64,1,50,F2A_16802,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_64_1_51,64,1,51,F2A_16803,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,Bank_H_3_20,FAKE,720,40,1000,6000,FPGA_64_1_52,64,1,52,F2A_16804,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_65_1_0,65,1,0,A2F_16680,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_65_1_1,65,1,1,A2F_16681,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_65_1_2,65,1,2,A2F_16682,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_65_1_3,65,1,3,A2F_16683,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_65_1_4,65,1,4,A2F_16684,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_65_1_5,65,1,5,A2F_16685,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_65_1_6,65,1,6,A2F_16686,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_65_1_7,65,1,7,A2F_16687,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_65_1_8,65,1,8,A2F_16688,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_65_1_9,65,1,9,A2F_16689,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_65_1_10,65,1,10,A2F_16690,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_65_1_24,65,1,24,F2A_16704,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_65_1_25,65,1,25,F2A_16705,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_65_1_26,65,1,26,F2A_16706,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_65_1_27,65,1,27,F2A_16707,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_65_1_28,65,1,28,F2A_16708,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_65_1_29,65,1,29,F2A_16709,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_65_1_30,65,1,30,F2A_16710,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_65_1_31,65,1,31,F2A_16711,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_65_1_32,65,1,32,F2A_16712,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_66_1_0,66,1,0,A2F_16608,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_66_1_1,66,1,1,A2F_16609,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,460,40,1000,4000,FPGA_66_1_2,66,1,2,A2F_16610,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_3,66,1,3,A2F_16611,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_4,66,1,4,A2F_16612,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_5,66,1,5,A2F_16613,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_6,66,1,6,A2F_16614,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_7,66,1,7,A2F_16615,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_8,66,1,8,A2F_16616,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_9,66,1,9,A2F_16617,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_10,66,1,10,A2F_16618,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,980,40,2000,1000,FPGA_66_1_11,66,1,11,A2F_16619,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,980,40,2000,1000,FPGA_66_1_12,66,1,12,A2F_16620,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,980,40,2000,1000,FPGA_66_1_13,66,1,13,A2F_16621,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,70,40,1000,1000,FPGA_66_1_24,66,1,24,F2A_16632,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_66_1_25,66,1,25,F2A_16633,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_66_1_26,66,1,26,F2A_16634,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_66_1_27,66,1,27,F2A_16635,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_66_1_28,66,1,28,F2A_16636,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_66_1_29,66,1,29,F2A_16637,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_66_1_30,66,1,30,F2A_16638,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_66_1_31,66,1,31,F2A_16639,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_66_1_32,66,1,32,F2A_16640,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,200,40,1000,2000,FPGA_66_1_33,66,1,33,F2A_16641,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_66_1_34,66,1,34,F2A_16642,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_66_1_35,66,1,35,F2A_16643,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_66_1_36,66,1,36,F2A_16644,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,330,40,1000,3000,FPGA_66_1_37,66,1,37,F2A_16645,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_38,66,1,38,F2A_16646,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_39,66,1,39,F2A_16647,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,590,40,1000,5000,FPGA_66_1_40,66,1,40,F2A_16648,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,720,40,1000,6000,FPGA_66_1_41,66,1,41,F2A_16649,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,720,40,1000,6000,FPGA_66_1_42,66,1,42,F2A_16650,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,720,40,1000,6000,FPGA_66_1_43,66,1,43,F2A_16651,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,720,40,1000,6000,FPGA_66_1_44,66,1,44,F2A_16652,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,Bank_H_3_21,FAKE,720,40,1000,6000,FPGA_66_1_45,66,1,45,F2A_16653,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_66_1_46,66,1,46,F2A_16654,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_66_1_47,66,1,47,F2A_16655,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_66_1_48,66,1,48,F2A_16656,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_66_1_49,66,1,49,F2A_16657,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_66_1_50,66,1,50,F2A_16658,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_66_1_51,66,1,51,F2A_16659,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,Bank_H_3_22,FAKE,720,40,1000,6000,FPGA_66_1_52,66,1,52,F2A_16660,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_68_1_0,68,1,0,A2F_16464,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_68_1_1,68,1,1,A2F_16465,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,460,40,1000,4000,FPGA_68_1_2,68,1,2,A2F_16466,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_3,68,1,3,A2F_16467,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_4,68,1,4,A2F_16468,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_5,68,1,5,A2F_16469,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_6,68,1,6,A2F_16470,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_7,68,1,7,A2F_16471,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_8,68,1,8,A2F_16472,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_9,68,1,9,A2F_16473,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_10,68,1,10,A2F_16474,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,980,40,2000,1000,FPGA_68_1_11,68,1,11,A2F_16475,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,980,40,2000,1000,FPGA_68_1_12,68,1,12,A2F_16476,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,980,40,2000,1000,FPGA_68_1_13,68,1,13,A2F_16477,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,70,40,1000,1000,FPGA_68_1_24,68,1,24,F2A_16488,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_68_1_25,68,1,25,F2A_16489,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_68_1_26,68,1,26,F2A_16490,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_68_1_27,68,1,27,F2A_16491,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_68_1_28,68,1,28,F2A_16492,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_68_1_29,68,1,29,F2A_16493,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_68_1_30,68,1,30,F2A_16494,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_68_1_31,68,1,31,F2A_16495,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_68_1_32,68,1,32,F2A_16496,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,200,40,1000,2000,FPGA_68_1_33,68,1,33,F2A_16497,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_68_1_34,68,1,34,F2A_16498,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_68_1_35,68,1,35,F2A_16499,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_68_1_36,68,1,36,F2A_16500,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,330,40,1000,3000,FPGA_68_1_37,68,1,37,F2A_16501,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_38,68,1,38,F2A_16502,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_39,68,1,39,F2A_16503,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,590,40,1000,5000,FPGA_68_1_40,68,1,40,F2A_16504,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,720,40,1000,6000,FPGA_68_1_41,68,1,41,F2A_16505,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,720,40,1000,6000,FPGA_68_1_42,68,1,42,F2A_16506,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,720,40,1000,6000,FPGA_68_1_43,68,1,43,F2A_16507,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,720,40,1000,6000,FPGA_68_1_44,68,1,44,F2A_16508,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,Bank_H_3_23,FAKE,720,40,1000,6000,FPGA_68_1_45,68,1,45,F2A_16509,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_68_1_46,68,1,46,F2A_16510,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_68_1_47,68,1,47,F2A_16511,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_68_1_48,68,1,48,F2A_16512,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_68_1_49,68,1,49,F2A_16513,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_68_1_50,68,1,50,F2A_16514,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_68_1_51,68,1,51,F2A_16515,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,Bank_H_3_24,FAKE,720,40,1000,6000,FPGA_68_1_52,68,1,52,F2A_16516,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_69_1_0,69,1,0,A2F_16392,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_69_1_1,69,1,1,A2F_16393,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,460,40,1000,4000,FPGA_69_1_2,69,1,2,A2F_16394,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_3,69,1,3,A2F_16395,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_4,69,1,4,A2F_16396,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_5,69,1,5,A2F_16397,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_6,69,1,6,A2F_16398,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_7,69,1,7,A2F_16399,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_8,69,1,8,A2F_16400,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_9,69,1,9,A2F_16401,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_10,69,1,10,A2F_16402,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,980,40,2000,1000,FPGA_69_1_11,69,1,11,A2F_16403,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,980,40,2000,1000,FPGA_69_1_12,69,1,12,A2F_16404,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,980,40,2000,1000,FPGA_69_1_13,69,1,13,A2F_16405,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,70,40,1000,1000,FPGA_69_1_24,69,1,24,F2A_16416,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_69_1_25,69,1,25,F2A_16417,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_69_1_26,69,1,26,F2A_16418,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_69_1_27,69,1,27,F2A_16419,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_69_1_28,69,1,28,F2A_16420,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_69_1_29,69,1,29,F2A_16421,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_69_1_30,69,1,30,F2A_16422,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_69_1_31,69,1,31,F2A_16423,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_69_1_32,69,1,32,F2A_16424,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,200,40,1000,2000,FPGA_69_1_33,69,1,33,F2A_16425,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_69_1_34,69,1,34,F2A_16426,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_69_1_35,69,1,35,F2A_16427,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_69_1_36,69,1,36,F2A_16428,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,330,40,1000,3000,FPGA_69_1_37,69,1,37,F2A_16429,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_38,69,1,38,F2A_16430,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_39,69,1,39,F2A_16431,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,590,40,1000,5000,FPGA_69_1_40,69,1,40,F2A_16432,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,720,40,1000,6000,FPGA_69_1_41,69,1,41,F2A_16433,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,720,40,1000,6000,FPGA_69_1_42,69,1,42,F2A_16434,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,720,40,1000,6000,FPGA_69_1_43,69,1,43,F2A_16435,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,720,40,1000,6000,FPGA_69_1_44,69,1,44,F2A_16436,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,Bank_H_3_25,FAKE,720,40,1000,6000,FPGA_69_1_45,69,1,45,F2A_16437,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_69_1_46,69,1,46,F2A_16438,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_69_1_47,69,1,47,F2A_16439,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_69_1_48,69,1,48,F2A_16440,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_69_1_49,69,1,49,F2A_16441,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_69_1_50,69,1,50,F2A_16442,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_69_1_51,69,1,51,F2A_16443,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,Bank_H_3_26,FAKE,720,40,1000,6000,FPGA_69_1_52,69,1,52,F2A_16444,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_70_1_0,70,1,0,A2F_16320,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_70_1_1,70,1,1,A2F_16321,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,460,40,1000,4000,FPGA_70_1_2,70,1,2,A2F_16322,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_3,70,1,3,A2F_16323,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_4,70,1,4,A2F_16324,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_5,70,1,5,A2F_16325,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_6,70,1,6,A2F_16326,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_7,70,1,7,A2F_16327,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_8,70,1,8,A2F_16328,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_9,70,1,9,A2F_16329,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_10,70,1,10,A2F_16330,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,980,40,2000,1000,FPGA_70_1_11,70,1,11,A2F_16331,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,980,40,2000,1000,FPGA_70_1_12,70,1,12,A2F_16332,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,980,40,2000,1000,FPGA_70_1_13,70,1,13,A2F_16333,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,70,40,1000,1000,FPGA_70_1_24,70,1,24,F2A_16344,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_70_1_25,70,1,25,F2A_16345,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_70_1_26,70,1,26,F2A_16346,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_70_1_27,70,1,27,F2A_16347,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_70_1_28,70,1,28,F2A_16348,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_70_1_29,70,1,29,F2A_16349,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_70_1_30,70,1,30,F2A_16350,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_70_1_31,70,1,31,F2A_16351,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_70_1_32,70,1,32,F2A_16352,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,200,40,1000,2000,FPGA_70_1_33,70,1,33,F2A_16353,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_70_1_34,70,1,34,F2A_16354,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_70_1_35,70,1,35,F2A_16355,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_70_1_36,70,1,36,F2A_16356,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,330,40,1000,3000,FPGA_70_1_37,70,1,37,F2A_16357,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_38,70,1,38,F2A_16358,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_39,70,1,39,F2A_16359,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,590,40,1000,5000,FPGA_70_1_40,70,1,40,F2A_16360,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,720,40,1000,6000,FPGA_70_1_41,70,1,41,F2A_16361,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,720,40,1000,6000,FPGA_70_1_42,70,1,42,F2A_16362,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,720,40,1000,6000,FPGA_70_1_43,70,1,43,F2A_16363,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,720,40,1000,6000,FPGA_70_1_44,70,1,44,F2A_16364,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,Bank_H_3_27,FAKE,720,40,1000,6000,FPGA_70_1_45,70,1,45,F2A_16365,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_70_1_46,70,1,46,F2A_16366,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_70_1_47,70,1,47,F2A_16367,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_70_1_48,70,1,48,F2A_16368,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_70_1_49,70,1,49,F2A_16369,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_70_1_50,70,1,50,F2A_16370,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_70_1_51,70,1,51,F2A_16371,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,Bank_H_3_28,FAKE,720,40,1000,6000,FPGA_70_1_52,70,1,52,F2A_16372,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_71_1_0,71,1,0,A2F_16248,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_71_1_1,71,1,1,A2F_16249,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,460,40,1000,4000,FPGA_71_1_2,71,1,2,A2F_16250,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_3,71,1,3,A2F_16251,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_4,71,1,4,A2F_16252,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_5,71,1,5,A2F_16253,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_6,71,1,6,A2F_16254,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_7,71,1,7,A2F_16255,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_8,71,1,8,A2F_16256,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_9,71,1,9,A2F_16257,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_10,71,1,10,A2F_16258,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,980,40,2000,1000,FPGA_71_1_11,71,1,11,A2F_16259,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,980,40,2000,1000,FPGA_71_1_12,71,1,12,A2F_16260,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,980,40,2000,1000,FPGA_71_1_13,71,1,13,A2F_16261,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,70,40,1000,1000,FPGA_71_1_24,71,1,24,F2A_16272,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_71_1_25,71,1,25,F2A_16273,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_71_1_26,71,1,26,F2A_16274,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_71_1_27,71,1,27,F2A_16275,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_71_1_28,71,1,28,F2A_16276,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_71_1_29,71,1,29,F2A_16277,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_71_1_30,71,1,30,F2A_16278,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_71_1_31,71,1,31,F2A_16279,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_71_1_32,71,1,32,F2A_16280,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,200,40,1000,2000,FPGA_71_1_33,71,1,33,F2A_16281,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_71_1_34,71,1,34,F2A_16282,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_71_1_35,71,1,35,F2A_16283,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_71_1_36,71,1,36,F2A_16284,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,330,40,1000,3000,FPGA_71_1_37,71,1,37,F2A_16285,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_38,71,1,38,F2A_16286,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_39,71,1,39,F2A_16287,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,590,40,1000,5000,FPGA_71_1_40,71,1,40,F2A_16288,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,720,40,1000,6000,FPGA_71_1_41,71,1,41,F2A_16289,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,720,40,1000,6000,FPGA_71_1_42,71,1,42,F2A_16290,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,720,40,1000,6000,FPGA_71_1_43,71,1,43,F2A_16291,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,720,40,1000,6000,FPGA_71_1_44,71,1,44,F2A_16292,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,Bank_H_3_29,FAKE,720,40,1000,6000,FPGA_71_1_45,71,1,45,F2A_16293,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_71_1_46,71,1,46,F2A_16294,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_71_1_47,71,1,47,F2A_16295,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_71_1_48,71,1,48,F2A_16296,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_71_1_49,71,1,49,F2A_16297,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_71_1_50,71,1,50,F2A_16298,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_71_1_51,71,1,51,F2A_16299,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,Bank_H_3_30,FAKE,720,40,1000,6000,FPGA_71_1_52,71,1,52,F2A_16300,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_72_1_0,72,1,0,A2F_16176,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_72_1_1,72,1,1,A2F_16177,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,460,40,1000,4000,FPGA_72_1_2,72,1,2,A2F_16178,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_3,72,1,3,A2F_16179,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_4,72,1,4,A2F_16180,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_5,72,1,5,A2F_16181,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_6,72,1,6,A2F_16182,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_7,72,1,7,A2F_16183,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_8,72,1,8,A2F_16184,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_9,72,1,9,A2F_16185,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_10,72,1,10,A2F_16186,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,980,40,2000,1000,FPGA_72_1_11,72,1,11,A2F_16187,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,980,40,2000,1000,FPGA_72_1_12,72,1,12,A2F_16188,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,980,40,2000,1000,FPGA_72_1_13,72,1,13,A2F_16189,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,70,40,1000,1000,FPGA_72_1_24,72,1,24,F2A_16200,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_72_1_25,72,1,25,F2A_16201,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_72_1_26,72,1,26,F2A_16202,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_72_1_27,72,1,27,F2A_16203,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_72_1_28,72,1,28,F2A_16204,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_72_1_29,72,1,29,F2A_16205,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_72_1_30,72,1,30,F2A_16206,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_72_1_31,72,1,31,F2A_16207,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_72_1_32,72,1,32,F2A_16208,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,200,40,1000,2000,FPGA_72_1_33,72,1,33,F2A_16209,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_72_1_34,72,1,34,F2A_16210,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_72_1_35,72,1,35,F2A_16211,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_72_1_36,72,1,36,F2A_16212,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,330,40,1000,3000,FPGA_72_1_37,72,1,37,F2A_16213,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_38,72,1,38,F2A_16214,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_39,72,1,39,F2A_16215,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,590,40,1000,5000,FPGA_72_1_40,72,1,40,F2A_16216,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,720,40,1000,6000,FPGA_72_1_41,72,1,41,F2A_16217,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,720,40,1000,6000,FPGA_72_1_42,72,1,42,F2A_16218,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,720,40,1000,6000,FPGA_72_1_43,72,1,43,F2A_16219,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,720,40,1000,6000,FPGA_72_1_44,72,1,44,F2A_16220,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,Bank_H_3_31,FAKE,720,40,1000,6000,FPGA_72_1_45,72,1,45,F2A_16221,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_72_1_46,72,1,46,F2A_16222,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_72_1_47,72,1,47,F2A_16223,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_72_1_48,72,1,48,F2A_16224,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_72_1_49,72,1,49,F2A_16225,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_72_1_50,72,1,50,F2A_16226,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_72_1_51,72,1,51,F2A_16227,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,Bank_H_3_32,FAKE,720,40,1000,6000,FPGA_72_1_52,72,1,52,F2A_16228,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_74_1_0,74,1,0,A2F_16032,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_74_1_1,74,1,1,A2F_16033,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,460,40,1000,4000,FPGA_74_1_2,74,1,2,A2F_16034,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_3,74,1,3,A2F_16035,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_4,74,1,4,A2F_16036,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_5,74,1,5,A2F_16037,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_6,74,1,6,A2F_16038,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_7,74,1,7,A2F_16039,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_8,74,1,8,A2F_16040,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_9,74,1,9,A2F_16041,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_10,74,1,10,A2F_16042,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,980,40,2000,1000,FPGA_74_1_11,74,1,11,A2F_16043,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,980,40,2000,1000,FPGA_74_1_12,74,1,12,A2F_16044,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,980,40,2000,1000,FPGA_74_1_13,74,1,13,A2F_16045,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,70,40,1000,1000,FPGA_74_1_24,74,1,24,F2A_16056,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_74_1_25,74,1,25,F2A_16057,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_74_1_26,74,1,26,F2A_16058,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_74_1_27,74,1,27,F2A_16059,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_74_1_28,74,1,28,F2A_16060,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_74_1_29,74,1,29,F2A_16061,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_74_1_30,74,1,30,F2A_16062,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_74_1_31,74,1,31,F2A_16063,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_74_1_32,74,1,32,F2A_16064,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,200,40,1000,2000,FPGA_74_1_33,74,1,33,F2A_16065,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_74_1_34,74,1,34,F2A_16066,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_74_1_35,74,1,35,F2A_16067,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_74_1_36,74,1,36,F2A_16068,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,330,40,1000,3000,FPGA_74_1_37,74,1,37,F2A_16069,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_38,74,1,38,F2A_16070,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_39,74,1,39,F2A_16071,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,590,40,1000,5000,FPGA_74_1_40,74,1,40,F2A_16072,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,720,40,1000,6000,FPGA_74_1_41,74,1,41,F2A_16073,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,720,40,1000,6000,FPGA_74_1_42,74,1,42,F2A_16074,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,720,40,1000,6000,FPGA_74_1_43,74,1,43,F2A_16075,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,720,40,1000,6000,FPGA_74_1_44,74,1,44,F2A_16076,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,Bank_H_3_33,FAKE,720,40,1000,6000,FPGA_74_1_45,74,1,45,F2A_16077,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_74_1_46,74,1,46,F2A_16078,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_74_1_47,74,1,47,F2A_16079,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_74_1_48,74,1,48,F2A_16080,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_74_1_49,74,1,49,F2A_16081,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_74_1_50,74,1,50,F2A_16082,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_74_1_51,74,1,51,F2A_16083,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,Bank_H_3_34,FAKE,720,40,1000,6000,FPGA_74_1_52,74,1,52,F2A_16084,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_75_1_0,75,1,0,A2F_15960,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_75_1_1,75,1,1,A2F_15961,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,460,40,1000,4000,FPGA_75_1_2,75,1,2,A2F_15962,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_3,75,1,3,A2F_15963,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_4,75,1,4,A2F_15964,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_5,75,1,5,A2F_15965,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_6,75,1,6,A2F_15966,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_7,75,1,7,A2F_15967,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_8,75,1,8,A2F_15968,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_9,75,1,9,A2F_15969,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_10,75,1,10,A2F_15970,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,980,40,2000,1000,FPGA_75_1_11,75,1,11,A2F_15971,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,980,40,2000,1000,FPGA_75_1_12,75,1,12,A2F_15972,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,980,40,2000,1000,FPGA_75_1_13,75,1,13,A2F_15973,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,70,40,1000,1000,FPGA_75_1_24,75,1,24,F2A_15984,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_75_1_25,75,1,25,F2A_15985,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_75_1_26,75,1,26,F2A_15986,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_75_1_27,75,1,27,F2A_15987,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_75_1_28,75,1,28,F2A_15988,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_75_1_29,75,1,29,F2A_15989,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_75_1_30,75,1,30,F2A_15990,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_75_1_31,75,1,31,F2A_15991,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_75_1_32,75,1,32,F2A_15992,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,200,40,1000,2000,FPGA_75_1_33,75,1,33,F2A_15993,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_75_1_34,75,1,34,F2A_15994,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_75_1_35,75,1,35,F2A_15995,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_75_1_36,75,1,36,F2A_15996,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,330,40,1000,3000,FPGA_75_1_37,75,1,37,F2A_15997,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_38,75,1,38,F2A_15998,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_39,75,1,39,F2A_15999,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,590,40,1000,5000,FPGA_75_1_40,75,1,40,F2A_16000,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,720,40,1000,6000,FPGA_75_1_41,75,1,41,F2A_16001,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,720,40,1000,6000,FPGA_75_1_42,75,1,42,F2A_16002,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,720,40,1000,6000,FPGA_75_1_43,75,1,43,F2A_16003,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,720,40,1000,6000,FPGA_75_1_44,75,1,44,F2A_16004,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,Bank_H_3_35,FAKE,720,40,1000,6000,FPGA_75_1_45,75,1,45,F2A_16005,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_75_1_46,75,1,46,F2A_16006,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_75_1_47,75,1,47,F2A_16007,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_75_1_48,75,1,48,F2A_16008,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_75_1_49,75,1,49,F2A_16009,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_75_1_50,75,1,50,F2A_16010,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_75_1_51,75,1,51,F2A_16011,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,Bank_H_3_36,FAKE,720,40,1000,6000,FPGA_75_1_52,75,1,52,F2A_16012,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_76_1_0,76,1,0,A2F_15888,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_76_1_1,76,1,1,A2F_15889,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,460,40,1000,4000,FPGA_76_1_2,76,1,2,A2F_15890,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_3,76,1,3,A2F_15891,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_4,76,1,4,A2F_15892,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_5,76,1,5,A2F_15893,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_6,76,1,6,A2F_15894,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_7,76,1,7,A2F_15895,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_8,76,1,8,A2F_15896,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_9,76,1,9,A2F_15897,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_10,76,1,10,A2F_15898,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,980,40,2000,1000,FPGA_76_1_11,76,1,11,A2F_15899,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,980,40,2000,1000,FPGA_76_1_12,76,1,12,A2F_15900,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,980,40,2000,1000,FPGA_76_1_13,76,1,13,A2F_15901,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,70,40,1000,1000,FPGA_76_1_24,76,1,24,F2A_15912,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_76_1_25,76,1,25,F2A_15913,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_76_1_26,76,1,26,F2A_15914,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_76_1_27,76,1,27,F2A_15915,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_76_1_28,76,1,28,F2A_15916,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_76_1_29,76,1,29,F2A_15917,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_76_1_30,76,1,30,F2A_15918,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_76_1_31,76,1,31,F2A_15919,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_76_1_32,76,1,32,F2A_15920,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,200,40,1000,2000,FPGA_76_1_33,76,1,33,F2A_15921,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_76_1_34,76,1,34,F2A_15922,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_76_1_35,76,1,35,F2A_15923,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_76_1_36,76,1,36,F2A_15924,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,330,40,1000,3000,FPGA_76_1_37,76,1,37,F2A_15925,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_38,76,1,38,F2A_15926,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_39,76,1,39,F2A_15927,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,590,40,1000,5000,FPGA_76_1_40,76,1,40,F2A_15928,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,720,40,1000,6000,FPGA_76_1_41,76,1,41,F2A_15929,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,720,40,1000,6000,FPGA_76_1_42,76,1,42,F2A_15930,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,720,40,1000,6000,FPGA_76_1_43,76,1,43,F2A_15931,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,720,40,1000,6000,FPGA_76_1_44,76,1,44,F2A_15932,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,Bank_H_3_37,FAKE,720,40,1000,6000,FPGA_76_1_45,76,1,45,F2A_15933,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_76_1_46,76,1,46,F2A_15934,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_76_1_47,76,1,47,F2A_15935,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_76_1_48,76,1,48,F2A_15936,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_76_1_49,76,1,49,F2A_15937,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_76_1_50,76,1,50,F2A_15938,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_76_1_51,76,1,51,F2A_15939,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,Bank_H_3_38,FAKE,720,40,1000,6000,FPGA_76_1_52,76,1,52,F2A_15940,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_77_1_0,77,1,0,A2F_15816,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_77_1_1,77,1,1,A2F_15817,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,460,40,1000,4000,FPGA_77_1_2,77,1,2,A2F_15818,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_3,77,1,3,A2F_15819,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_4,77,1,4,A2F_15820,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_5,77,1,5,A2F_15821,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_6,77,1,6,A2F_15822,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_7,77,1,7,A2F_15823,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_8,77,1,8,A2F_15824,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_9,77,1,9,A2F_15825,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_10,77,1,10,A2F_15826,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,980,40,2000,1000,FPGA_77_1_11,77,1,11,A2F_15827,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,980,40,2000,1000,FPGA_77_1_12,77,1,12,A2F_15828,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,980,40,2000,1000,FPGA_77_1_13,77,1,13,A2F_15829,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,70,40,1000,1000,FPGA_77_1_24,77,1,24,F2A_15840,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_77_1_25,77,1,25,F2A_15841,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_77_1_26,77,1,26,F2A_15842,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_77_1_27,77,1,27,F2A_15843,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_77_1_28,77,1,28,F2A_15844,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_77_1_29,77,1,29,F2A_15845,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_77_1_30,77,1,30,F2A_15846,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_77_1_31,77,1,31,F2A_15847,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_77_1_32,77,1,32,F2A_15848,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,200,40,1000,2000,FPGA_77_1_33,77,1,33,F2A_15849,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_77_1_34,77,1,34,F2A_15850,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_77_1_35,77,1,35,F2A_15851,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_77_1_36,77,1,36,F2A_15852,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,330,40,1000,3000,FPGA_77_1_37,77,1,37,F2A_15853,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_38,77,1,38,F2A_15854,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_39,77,1,39,F2A_15855,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,590,40,1000,5000,FPGA_77_1_40,77,1,40,F2A_15856,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,720,40,1000,6000,FPGA_77_1_41,77,1,41,F2A_15857,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,720,40,1000,6000,FPGA_77_1_42,77,1,42,F2A_15858,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,720,40,1000,6000,FPGA_77_1_43,77,1,43,F2A_15859,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,720,40,1000,6000,FPGA_77_1_44,77,1,44,F2A_15860,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,Bank_H_3_39,FAKE,720,40,1000,6000,FPGA_77_1_45,77,1,45,F2A_15861,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_77_1_46,77,1,46,F2A_15862,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_77_1_47,77,1,47,F2A_15863,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_77_1_48,77,1,48,F2A_15864,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_77_1_49,77,1,49,F2A_15865,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_77_1_50,77,1,50,F2A_15866,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_77_1_51,77,1,51,F2A_15867,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,Bank_H_3_40,FAKE,720,40,1000,6000,FPGA_77_1_52,77,1,52,F2A_15868,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_78_1_0,78,1,0,A2F_15744,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_78_1_1,78,1,1,A2F_15745,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_78_1_2,78,1,2,A2F_15746,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_78_1_3,78,1,3,A2F_15747,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_78_1_4,78,1,4,A2F_15748,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_78_1_5,78,1,5,A2F_15749,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_78_1_6,78,1,6,A2F_15750,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_78_1_7,78,1,7,A2F_15751,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_78_1_8,78,1,8,A2F_15752,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_78_1_9,78,1,9,A2F_15753,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_78_1_10,78,1,10,A2F_15754,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_78_1_24,78,1,24,F2A_15768,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_78_1_25,78,1,25,F2A_15769,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_78_1_26,78,1,26,F2A_15770,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_78_1_27,78,1,27,F2A_15771,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_78_1_28,78,1,28,F2A_15772,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_78_1_29,78,1,29,F2A_15773,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_78_1_30,78,1,30,F2A_15774,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_78_1_31,78,1,31,F2A_15775,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_78_1_32,78,1,32,F2A_15776,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_80_1_0,80,1,0,A2F_15600,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_80_1_1,80,1,1,A2F_15601,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,460,40,1000,4000,FPGA_80_1_2,80,1,2,A2F_15602,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_3,80,1,3,A2F_15603,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_4,80,1,4,A2F_15604,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_5,80,1,5,A2F_15605,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_6,80,1,6,A2F_15606,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_7,80,1,7,A2F_15607,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_8,80,1,8,A2F_15608,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_9,80,1,9,A2F_15609,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_10,80,1,10,A2F_15610,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,980,40,2000,1000,FPGA_80_1_11,80,1,11,A2F_15611,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,980,40,2000,1000,FPGA_80_1_12,80,1,12,A2F_15612,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,980,40,2000,1000,FPGA_80_1_13,80,1,13,A2F_15613,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,70,40,1000,1000,FPGA_80_1_24,80,1,24,F2A_15624,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_80_1_25,80,1,25,F2A_15625,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_80_1_26,80,1,26,F2A_15626,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_80_1_27,80,1,27,F2A_15627,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_80_1_28,80,1,28,F2A_15628,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_80_1_29,80,1,29,F2A_15629,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_80_1_30,80,1,30,F2A_15630,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_80_1_31,80,1,31,F2A_15631,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_80_1_32,80,1,32,F2A_15632,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,200,40,1000,2000,FPGA_80_1_33,80,1,33,F2A_15633,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_80_1_34,80,1,34,F2A_15634,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_80_1_35,80,1,35,F2A_15635,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_80_1_36,80,1,36,F2A_15636,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,330,40,1000,3000,FPGA_80_1_37,80,1,37,F2A_15637,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_38,80,1,38,F2A_15638,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_39,80,1,39,F2A_15639,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,590,40,1000,5000,FPGA_80_1_40,80,1,40,F2A_15640,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,720,40,1000,6000,FPGA_80_1_41,80,1,41,F2A_15641,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,720,40,1000,6000,FPGA_80_1_42,80,1,42,F2A_15642,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,720,40,1000,6000,FPGA_80_1_43,80,1,43,F2A_15643,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,720,40,1000,6000,FPGA_80_1_44,80,1,44,F2A_15644,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_1,Bank_H_4_1,FAKE,720,40,1000,6000,FPGA_80_1_45,80,1,45,F2A_15645,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_80_1_46,80,1,46,F2A_15646,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_80_1_47,80,1,47,F2A_15647,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_80_1_48,80,1,48,F2A_15648,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_80_1_49,80,1,49,F2A_15649,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_80_1_50,80,1,50,F2A_15650,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_80_1_51,80,1,51,F2A_15651,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_2,Bank_H_4_2,FAKE,720,40,1000,6000,FPGA_80_1_52,80,1,52,F2A_15652,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,460,40,1000,4000,FPGA_81_1_0,81,1,0,A2F_15528,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,460,40,1000,4000,FPGA_81_1_1,81,1,1,A2F_15529,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,460,40,1000,4000,FPGA_81_1_2,81,1,2,A2F_15530,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_3,81,1,3,A2F_15531,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_4,81,1,4,A2F_15532,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_5,81,1,5,A2F_15533,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_6,81,1,6,A2F_15534,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_7,81,1,7,A2F_15535,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_8,81,1,8,A2F_15536,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_9,81,1,9,A2F_15537,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_10,81,1,10,A2F_15538,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,980,40,2000,1000,FPGA_81_1_11,81,1,11,A2F_15539,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,980,40,2000,1000,FPGA_81_1_12,81,1,12,A2F_15540,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,980,40,2000,1000,FPGA_81_1_13,81,1,13,A2F_15541,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,70,40,1000,1000,FPGA_81_1_24,81,1,24,F2A_15552,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_81_1_25,81,1,25,F2A_15553,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_81_1_26,81,1,26,F2A_15554,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_81_1_27,81,1,27,F2A_15555,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_81_1_28,81,1,28,F2A_15556,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_81_1_29,81,1,29,F2A_15557,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_81_1_30,81,1,30,F2A_15558,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_81_1_31,81,1,31,F2A_15559,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_81_1_32,81,1,32,F2A_15560,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,200,40,1000,2000,FPGA_81_1_33,81,1,33,F2A_15561,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,330,40,1000,3000,FPGA_81_1_34,81,1,34,F2A_15562,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,330,40,1000,3000,FPGA_81_1_35,81,1,35,F2A_15563,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,330,40,1000,3000,FPGA_81_1_36,81,1,36,F2A_15564,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,330,40,1000,3000,FPGA_81_1_37,81,1,37,F2A_15565,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_38,81,1,38,F2A_15566,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_39,81,1,39,F2A_15567,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,590,40,1000,5000,FPGA_81_1_40,81,1,40,F2A_15568,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,720,40,1000,6000,FPGA_81_1_41,81,1,41,F2A_15569,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,720,40,1000,6000,FPGA_81_1_42,81,1,42,F2A_15570,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,720,40,1000,6000,FPGA_81_1_43,81,1,43,F2A_15571,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,720,40,1000,6000,FPGA_81_1_44,81,1,44,F2A_15572,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_3,Bank_H_4_3,FAKE,720,40,1000,6000,FPGA_81_1_45,81,1,45,F2A_15573,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_81_1_46,81,1,46,F2A_15574,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_81_1_47,81,1,47,F2A_15575,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_81_1_48,81,1,48,F2A_15576,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_81_1_49,81,1,49,F2A_15577,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_81_1_50,81,1,50,F2A_15578,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_81_1_51,81,1,51,F2A_15579,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_4,Bank_H_4_4,FAKE,720,40,1000,6000,FPGA_81_1_52,81,1,52,F2A_15580,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,460,40,1000,4000,FPGA_82_1_0,82,1,0,A2F_15456,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,460,40,1000,4000,FPGA_82_1_1,82,1,1,A2F_15457,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,460,40,1000,4000,FPGA_82_1_2,82,1,2,A2F_15458,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_3,82,1,3,A2F_15459,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_4,82,1,4,A2F_15460,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_5,82,1,5,A2F_15461,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_6,82,1,6,A2F_15462,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_7,82,1,7,A2F_15463,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_8,82,1,8,A2F_15464,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_9,82,1,9,A2F_15465,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_10,82,1,10,A2F_15466,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,980,40,2000,1000,FPGA_82_1_11,82,1,11,A2F_15467,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,980,40,2000,1000,FPGA_82_1_12,82,1,12,A2F_15468,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,980,40,2000,1000,FPGA_82_1_13,82,1,13,A2F_15469,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,70,40,1000,1000,FPGA_82_1_24,82,1,24,F2A_15480,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_82_1_25,82,1,25,F2A_15481,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_82_1_26,82,1,26,F2A_15482,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_82_1_27,82,1,27,F2A_15483,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_82_1_28,82,1,28,F2A_15484,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_82_1_29,82,1,29,F2A_15485,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_82_1_30,82,1,30,F2A_15486,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_82_1_31,82,1,31,F2A_15487,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_82_1_32,82,1,32,F2A_15488,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,200,40,1000,2000,FPGA_82_1_33,82,1,33,F2A_15489,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,330,40,1000,3000,FPGA_82_1_34,82,1,34,F2A_15490,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,330,40,1000,3000,FPGA_82_1_35,82,1,35,F2A_15491,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,330,40,1000,3000,FPGA_82_1_36,82,1,36,F2A_15492,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,330,40,1000,3000,FPGA_82_1_37,82,1,37,F2A_15493,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_38,82,1,38,F2A_15494,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_39,82,1,39,F2A_15495,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,590,40,1000,5000,FPGA_82_1_40,82,1,40,F2A_15496,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,720,40,1000,6000,FPGA_82_1_41,82,1,41,F2A_15497,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,720,40,1000,6000,FPGA_82_1_42,82,1,42,F2A_15498,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,720,40,1000,6000,FPGA_82_1_43,82,1,43,F2A_15499,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,720,40,1000,6000,FPGA_82_1_44,82,1,44,F2A_15500,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_5,Bank_H_4_5,FAKE,720,40,1000,6000,FPGA_82_1_45,82,1,45,F2A_15501,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_82_1_46,82,1,46,F2A_15502,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_82_1_47,82,1,47,F2A_15503,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_82_1_48,82,1,48,F2A_15504,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_82_1_49,82,1,49,F2A_15505,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_82_1_50,82,1,50,F2A_15506,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_82_1_51,82,1,51,F2A_15507,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_6,Bank_H_4_6,FAKE,720,40,1000,6000,FPGA_82_1_52,82,1,52,F2A_15508,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,460,40,1000,4000,FPGA_83_1_0,83,1,0,A2F_15384,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,460,40,1000,4000,FPGA_83_1_1,83,1,1,A2F_15385,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,460,40,1000,4000,FPGA_83_1_2,83,1,2,A2F_15386,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_3,83,1,3,A2F_15387,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_4,83,1,4,A2F_15388,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_5,83,1,5,A2F_15389,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_6,83,1,6,A2F_15390,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_7,83,1,7,A2F_15391,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_8,83,1,8,A2F_15392,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_9,83,1,9,A2F_15393,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_10,83,1,10,A2F_15394,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,980,40,2000,1000,FPGA_83_1_11,83,1,11,A2F_15395,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,980,40,2000,1000,FPGA_83_1_12,83,1,12,A2F_15396,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,980,40,2000,1000,FPGA_83_1_13,83,1,13,A2F_15397,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,70,40,1000,1000,FPGA_83_1_24,83,1,24,F2A_15408,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_83_1_25,83,1,25,F2A_15409,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_83_1_26,83,1,26,F2A_15410,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_83_1_27,83,1,27,F2A_15411,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_83_1_28,83,1,28,F2A_15412,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_83_1_29,83,1,29,F2A_15413,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_83_1_30,83,1,30,F2A_15414,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_83_1_31,83,1,31,F2A_15415,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_83_1_32,83,1,32,F2A_15416,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,200,40,1000,2000,FPGA_83_1_33,83,1,33,F2A_15417,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,330,40,1000,3000,FPGA_83_1_34,83,1,34,F2A_15418,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,330,40,1000,3000,FPGA_83_1_35,83,1,35,F2A_15419,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,330,40,1000,3000,FPGA_83_1_36,83,1,36,F2A_15420,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,330,40,1000,3000,FPGA_83_1_37,83,1,37,F2A_15421,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_38,83,1,38,F2A_15422,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_39,83,1,39,F2A_15423,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,590,40,1000,5000,FPGA_83_1_40,83,1,40,F2A_15424,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,720,40,1000,6000,FPGA_83_1_41,83,1,41,F2A_15425,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,720,40,1000,6000,FPGA_83_1_42,83,1,42,F2A_15426,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,720,40,1000,6000,FPGA_83_1_43,83,1,43,F2A_15427,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,720,40,1000,6000,FPGA_83_1_44,83,1,44,F2A_15428,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_7,Bank_H_4_7,FAKE,720,40,1000,6000,FPGA_83_1_45,83,1,45,F2A_15429,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_83_1_46,83,1,46,F2A_15430,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_83_1_47,83,1,47,F2A_15431,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_83_1_48,83,1,48,F2A_15432,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_83_1_49,83,1,49,F2A_15433,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_83_1_50,83,1,50,F2A_15434,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_83_1_51,83,1,51,F2A_15435,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_8,Bank_H_4_8,FAKE,720,40,1000,6000,FPGA_83_1_52,83,1,52,F2A_15436,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,460,40,1000,4000,FPGA_84_1_0,84,1,0,A2F_15312,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,460,40,1000,4000,FPGA_84_1_1,84,1,1,A2F_15313,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,460,40,1000,4000,FPGA_84_1_2,84,1,2,A2F_15314,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_3,84,1,3,A2F_15315,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_4,84,1,4,A2F_15316,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_5,84,1,5,A2F_15317,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_6,84,1,6,A2F_15318,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_7,84,1,7,A2F_15319,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_8,84,1,8,A2F_15320,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_9,84,1,9,A2F_15321,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_10,84,1,10,A2F_15322,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,980,40,2000,1000,FPGA_84_1_11,84,1,11,A2F_15323,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,980,40,2000,1000,FPGA_84_1_12,84,1,12,A2F_15324,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,980,40,2000,1000,FPGA_84_1_13,84,1,13,A2F_15325,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,70,40,1000,1000,FPGA_84_1_24,84,1,24,F2A_15336,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_84_1_25,84,1,25,F2A_15337,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_84_1_26,84,1,26,F2A_15338,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_84_1_27,84,1,27,F2A_15339,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_84_1_28,84,1,28,F2A_15340,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_84_1_29,84,1,29,F2A_15341,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_84_1_30,84,1,30,F2A_15342,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_84_1_31,84,1,31,F2A_15343,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_84_1_32,84,1,32,F2A_15344,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,200,40,1000,2000,FPGA_84_1_33,84,1,33,F2A_15345,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,330,40,1000,3000,FPGA_84_1_34,84,1,34,F2A_15346,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,330,40,1000,3000,FPGA_84_1_35,84,1,35,F2A_15347,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,330,40,1000,3000,FPGA_84_1_36,84,1,36,F2A_15348,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,330,40,1000,3000,FPGA_84_1_37,84,1,37,F2A_15349,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_38,84,1,38,F2A_15350,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_39,84,1,39,F2A_15351,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,590,40,1000,5000,FPGA_84_1_40,84,1,40,F2A_15352,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,720,40,1000,6000,FPGA_84_1_41,84,1,41,F2A_15353,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,720,40,1000,6000,FPGA_84_1_42,84,1,42,F2A_15354,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,720,40,1000,6000,FPGA_84_1_43,84,1,43,F2A_15355,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,720,40,1000,6000,FPGA_84_1_44,84,1,44,F2A_15356,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_9,Bank_H_4_9,FAKE,720,40,1000,6000,FPGA_84_1_45,84,1,45,F2A_15357,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_84_1_46,84,1,46,F2A_15358,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_84_1_47,84,1,47,F2A_15359,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_84_1_48,84,1,48,F2A_15360,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_84_1_49,84,1,49,F2A_15361,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_84_1_50,84,1,50,F2A_15362,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_84_1_51,84,1,51,F2A_15363,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_10,Bank_H_4_10,FAKE,720,40,1000,6000,FPGA_84_1_52,84,1,52,F2A_15364,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,460,40,1000,4000,FPGA_86_1_0,86,1,0,A2F_15168,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,460,40,1000,4000,FPGA_86_1_1,86,1,1,A2F_15169,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,460,40,1000,4000,FPGA_86_1_2,86,1,2,A2F_15170,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_3,86,1,3,A2F_15171,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_4,86,1,4,A2F_15172,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_5,86,1,5,A2F_15173,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_6,86,1,6,A2F_15174,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_7,86,1,7,A2F_15175,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_8,86,1,8,A2F_15176,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_9,86,1,9,A2F_15177,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_10,86,1,10,A2F_15178,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,980,40,2000,1000,FPGA_86_1_11,86,1,11,A2F_15179,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,980,40,2000,1000,FPGA_86_1_12,86,1,12,A2F_15180,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,980,40,2000,1000,FPGA_86_1_13,86,1,13,A2F_15181,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,70,40,1000,1000,FPGA_86_1_24,86,1,24,F2A_15192,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_86_1_25,86,1,25,F2A_15193,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_86_1_26,86,1,26,F2A_15194,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_86_1_27,86,1,27,F2A_15195,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_86_1_28,86,1,28,F2A_15196,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_86_1_29,86,1,29,F2A_15197,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_86_1_30,86,1,30,F2A_15198,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_86_1_31,86,1,31,F2A_15199,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_86_1_32,86,1,32,F2A_15200,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,200,40,1000,2000,FPGA_86_1_33,86,1,33,F2A_15201,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,330,40,1000,3000,FPGA_86_1_34,86,1,34,F2A_15202,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,330,40,1000,3000,FPGA_86_1_35,86,1,35,F2A_15203,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,330,40,1000,3000,FPGA_86_1_36,86,1,36,F2A_15204,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,330,40,1000,3000,FPGA_86_1_37,86,1,37,F2A_15205,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_38,86,1,38,F2A_15206,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_39,86,1,39,F2A_15207,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,590,40,1000,5000,FPGA_86_1_40,86,1,40,F2A_15208,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,720,40,1000,6000,FPGA_86_1_41,86,1,41,F2A_15209,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,720,40,1000,6000,FPGA_86_1_42,86,1,42,F2A_15210,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,720,40,1000,6000,FPGA_86_1_43,86,1,43,F2A_15211,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,720,40,1000,6000,FPGA_86_1_44,86,1,44,F2A_15212,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_11,Bank_H_4_11,FAKE,720,40,1000,6000,FPGA_86_1_45,86,1,45,F2A_15213,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_86_1_46,86,1,46,F2A_15214,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_86_1_47,86,1,47,F2A_15215,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_86_1_48,86,1,48,F2A_15216,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_86_1_49,86,1,49,F2A_15217,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_86_1_50,86,1,50,F2A_15218,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_86_1_51,86,1,51,F2A_15219,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_12,Bank_H_4_12,FAKE,720,40,1000,6000,FPGA_86_1_52,86,1,52,F2A_15220,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,460,40,1000,4000,FPGA_87_1_0,87,1,0,A2F_15096,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,460,40,1000,4000,FPGA_87_1_1,87,1,1,A2F_15097,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,460,40,1000,4000,FPGA_87_1_2,87,1,2,A2F_15098,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_3,87,1,3,A2F_15099,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_4,87,1,4,A2F_15100,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_5,87,1,5,A2F_15101,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_6,87,1,6,A2F_15102,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_7,87,1,7,A2F_15103,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_8,87,1,8,A2F_15104,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_9,87,1,9,A2F_15105,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_10,87,1,10,A2F_15106,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,980,40,2000,1000,FPGA_87_1_11,87,1,11,A2F_15107,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,980,40,2000,1000,FPGA_87_1_12,87,1,12,A2F_15108,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,980,40,2000,1000,FPGA_87_1_13,87,1,13,A2F_15109,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,70,40,1000,1000,FPGA_87_1_24,87,1,24,F2A_15120,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_87_1_25,87,1,25,F2A_15121,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_87_1_26,87,1,26,F2A_15122,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_87_1_27,87,1,27,F2A_15123,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_87_1_28,87,1,28,F2A_15124,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_87_1_29,87,1,29,F2A_15125,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_87_1_30,87,1,30,F2A_15126,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_87_1_31,87,1,31,F2A_15127,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_87_1_32,87,1,32,F2A_15128,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,200,40,1000,2000,FPGA_87_1_33,87,1,33,F2A_15129,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,330,40,1000,3000,FPGA_87_1_34,87,1,34,F2A_15130,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,330,40,1000,3000,FPGA_87_1_35,87,1,35,F2A_15131,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,330,40,1000,3000,FPGA_87_1_36,87,1,36,F2A_15132,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,330,40,1000,3000,FPGA_87_1_37,87,1,37,F2A_15133,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_38,87,1,38,F2A_15134,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_39,87,1,39,F2A_15135,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,590,40,1000,5000,FPGA_87_1_40,87,1,40,F2A_15136,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,720,40,1000,6000,FPGA_87_1_41,87,1,41,F2A_15137,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,720,40,1000,6000,FPGA_87_1_42,87,1,42,F2A_15138,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,720,40,1000,6000,FPGA_87_1_43,87,1,43,F2A_15139,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,720,40,1000,6000,FPGA_87_1_44,87,1,44,F2A_15140,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_13,Bank_H_4_13,FAKE,720,40,1000,6000,FPGA_87_1_45,87,1,45,F2A_15141,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_87_1_46,87,1,46,F2A_15142,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_87_1_47,87,1,47,F2A_15143,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_87_1_48,87,1,48,F2A_15144,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_87_1_49,87,1,49,F2A_15145,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_87_1_50,87,1,50,F2A_15146,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_87_1_51,87,1,51,F2A_15147,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_14,Bank_H_4_14,FAKE,720,40,1000,6000,FPGA_87_1_52,87,1,52,F2A_15148,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,460,40,1000,4000,FPGA_88_1_0,88,1,0,A2F_15024,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,460,40,1000,4000,FPGA_88_1_1,88,1,1,A2F_15025,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,460,40,1000,4000,FPGA_88_1_2,88,1,2,A2F_15026,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_3,88,1,3,A2F_15027,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_4,88,1,4,A2F_15028,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_5,88,1,5,A2F_15029,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_6,88,1,6,A2F_15030,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_7,88,1,7,A2F_15031,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_8,88,1,8,A2F_15032,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_9,88,1,9,A2F_15033,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_10,88,1,10,A2F_15034,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,980,40,2000,1000,FPGA_88_1_11,88,1,11,A2F_15035,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,980,40,2000,1000,FPGA_88_1_12,88,1,12,A2F_15036,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,980,40,2000,1000,FPGA_88_1_13,88,1,13,A2F_15037,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,70,40,1000,1000,FPGA_88_1_24,88,1,24,F2A_15048,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_88_1_25,88,1,25,F2A_15049,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_88_1_26,88,1,26,F2A_15050,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_88_1_27,88,1,27,F2A_15051,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_88_1_28,88,1,28,F2A_15052,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_88_1_29,88,1,29,F2A_15053,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_88_1_30,88,1,30,F2A_15054,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_88_1_31,88,1,31,F2A_15055,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_88_1_32,88,1,32,F2A_15056,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,200,40,1000,2000,FPGA_88_1_33,88,1,33,F2A_15057,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,330,40,1000,3000,FPGA_88_1_34,88,1,34,F2A_15058,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,330,40,1000,3000,FPGA_88_1_35,88,1,35,F2A_15059,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,330,40,1000,3000,FPGA_88_1_36,88,1,36,F2A_15060,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,330,40,1000,3000,FPGA_88_1_37,88,1,37,F2A_15061,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_38,88,1,38,F2A_15062,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_39,88,1,39,F2A_15063,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,590,40,1000,5000,FPGA_88_1_40,88,1,40,F2A_15064,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,720,40,1000,6000,FPGA_88_1_41,88,1,41,F2A_15065,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,720,40,1000,6000,FPGA_88_1_42,88,1,42,F2A_15066,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,720,40,1000,6000,FPGA_88_1_43,88,1,43,F2A_15067,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,720,40,1000,6000,FPGA_88_1_44,88,1,44,F2A_15068,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_15,Bank_H_4_15,FAKE,720,40,1000,6000,FPGA_88_1_45,88,1,45,F2A_15069,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_88_1_46,88,1,46,F2A_15070,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_88_1_47,88,1,47,F2A_15071,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_88_1_48,88,1,48,F2A_15072,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_88_1_49,88,1,49,F2A_15073,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_88_1_50,88,1,50,F2A_15074,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_88_1_51,88,1,51,F2A_15075,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_16,Bank_H_4_16,FAKE,720,40,1000,6000,FPGA_88_1_52,88,1,52,F2A_15076,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,460,40,1000,4000,FPGA_89_1_0,89,1,0,A2F_14952,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,460,40,1000,4000,FPGA_89_1_1,89,1,1,A2F_14953,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,460,40,1000,4000,FPGA_89_1_2,89,1,2,A2F_14954,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_3,89,1,3,A2F_14955,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_4,89,1,4,A2F_14956,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_5,89,1,5,A2F_14957,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_6,89,1,6,A2F_14958,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_7,89,1,7,A2F_14959,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_8,89,1,8,A2F_14960,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_9,89,1,9,A2F_14961,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_10,89,1,10,A2F_14962,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,980,40,2000,1000,FPGA_89_1_11,89,1,11,A2F_14963,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,980,40,2000,1000,FPGA_89_1_12,89,1,12,A2F_14964,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,980,40,2000,1000,FPGA_89_1_13,89,1,13,A2F_14965,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,70,40,1000,1000,FPGA_89_1_24,89,1,24,F2A_14976,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_89_1_25,89,1,25,F2A_14977,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_89_1_26,89,1,26,F2A_14978,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_89_1_27,89,1,27,F2A_14979,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_89_1_28,89,1,28,F2A_14980,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_89_1_29,89,1,29,F2A_14981,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_89_1_30,89,1,30,F2A_14982,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_89_1_31,89,1,31,F2A_14983,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_89_1_32,89,1,32,F2A_14984,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,200,40,1000,2000,FPGA_89_1_33,89,1,33,F2A_14985,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,330,40,1000,3000,FPGA_89_1_34,89,1,34,F2A_14986,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,330,40,1000,3000,FPGA_89_1_35,89,1,35,F2A_14987,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,330,40,1000,3000,FPGA_89_1_36,89,1,36,F2A_14988,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,330,40,1000,3000,FPGA_89_1_37,89,1,37,F2A_14989,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_38,89,1,38,F2A_14990,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_39,89,1,39,F2A_14991,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,590,40,1000,5000,FPGA_89_1_40,89,1,40,F2A_14992,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,720,40,1000,6000,FPGA_89_1_41,89,1,41,F2A_14993,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,720,40,1000,6000,FPGA_89_1_42,89,1,42,F2A_14994,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,720,40,1000,6000,FPGA_89_1_43,89,1,43,F2A_14995,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,720,40,1000,6000,FPGA_89_1_44,89,1,44,F2A_14996,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_17,Bank_H_4_17,FAKE,720,40,1000,6000,FPGA_89_1_45,89,1,45,F2A_14997,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_89_1_46,89,1,46,F2A_14998,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_89_1_47,89,1,47,F2A_14999,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_89_1_48,89,1,48,F2A_15000,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_89_1_49,89,1,49,F2A_15001,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_89_1_50,89,1,50,F2A_15002,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_89_1_51,89,1,51,F2A_15003,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_18,Bank_H_4_18,FAKE,720,40,1000,6000,FPGA_89_1_52,89,1,52,F2A_15004,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,460,40,1000,4000,FPGA_90_1_0,90,1,0,A2F_14880,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,460,40,1000,4000,FPGA_90_1_1,90,1,1,A2F_14881,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,460,40,1000,4000,FPGA_90_1_2,90,1,2,A2F_14882,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_3,90,1,3,A2F_14883,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_4,90,1,4,A2F_14884,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_5,90,1,5,A2F_14885,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_6,90,1,6,A2F_14886,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_7,90,1,7,A2F_14887,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_8,90,1,8,A2F_14888,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_9,90,1,9,A2F_14889,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_10,90,1,10,A2F_14890,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,980,40,2000,1000,FPGA_90_1_11,90,1,11,A2F_14891,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,980,40,2000,1000,FPGA_90_1_12,90,1,12,A2F_14892,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,980,40,2000,1000,FPGA_90_1_13,90,1,13,A2F_14893,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,70,40,1000,1000,FPGA_90_1_24,90,1,24,F2A_14904,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_90_1_25,90,1,25,F2A_14905,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_90_1_26,90,1,26,F2A_14906,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_90_1_27,90,1,27,F2A_14907,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_90_1_28,90,1,28,F2A_14908,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_90_1_29,90,1,29,F2A_14909,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_90_1_30,90,1,30,F2A_14910,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_90_1_31,90,1,31,F2A_14911,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_90_1_32,90,1,32,F2A_14912,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,200,40,1000,2000,FPGA_90_1_33,90,1,33,F2A_14913,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,330,40,1000,3000,FPGA_90_1_34,90,1,34,F2A_14914,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,330,40,1000,3000,FPGA_90_1_35,90,1,35,F2A_14915,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,330,40,1000,3000,FPGA_90_1_36,90,1,36,F2A_14916,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,330,40,1000,3000,FPGA_90_1_37,90,1,37,F2A_14917,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_38,90,1,38,F2A_14918,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_39,90,1,39,F2A_14919,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,590,40,1000,5000,FPGA_90_1_40,90,1,40,F2A_14920,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,720,40,1000,6000,FPGA_90_1_41,90,1,41,F2A_14921,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,720,40,1000,6000,FPGA_90_1_42,90,1,42,F2A_14922,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,720,40,1000,6000,FPGA_90_1_43,90,1,43,F2A_14923,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,720,40,1000,6000,FPGA_90_1_44,90,1,44,F2A_14924,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_19,Bank_H_4_19,FAKE,720,40,1000,6000,FPGA_90_1_45,90,1,45,F2A_14925,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_90_1_46,90,1,46,F2A_14926,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_90_1_47,90,1,47,F2A_14927,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_90_1_48,90,1,48,F2A_14928,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_90_1_49,90,1,49,F2A_14929,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_90_1_50,90,1,50,F2A_14930,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_90_1_51,90,1,51,F2A_14931,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_20,Bank_H_4_20,FAKE,720,40,1000,6000,FPGA_90_1_52,90,1,52,F2A_14932,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_92_1_0,92,1,0,A2F_14736,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_92_1_1,92,1,1,A2F_14737,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_92_1_2,92,1,2,A2F_14738,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_92_1_3,92,1,3,A2F_14739,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_92_1_4,92,1,4,A2F_14740,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_92_1_5,92,1,5,A2F_14741,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_92_1_6,92,1,6,A2F_14742,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_92_1_7,92,1,7,A2F_14743,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_92_1_8,92,1,8,A2F_14744,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_92_1_9,92,1,9,A2F_14745,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_92_1_10,92,1,10,A2F_14746,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_92_1_24,92,1,24,F2A_14760,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_92_1_25,92,1,25,F2A_14761,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_92_1_26,92,1,26,F2A_14762,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_92_1_27,92,1,27,F2A_14763,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_92_1_28,92,1,28,F2A_14764,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_92_1_29,92,1,29,F2A_14765,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_92_1_30,92,1,30,F2A_14766,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_92_1_31,92,1,31,F2A_14767,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_92_1_32,92,1,32,F2A_14768,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_93_1_0,93,1,0,A2F_14664,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_93_1_1,93,1,1,A2F_14665,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,460,40,1000,4000,FPGA_93_1_2,93,1,2,A2F_14666,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_3,93,1,3,A2F_14667,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_4,93,1,4,A2F_14668,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_5,93,1,5,A2F_14669,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_6,93,1,6,A2F_14670,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_7,93,1,7,A2F_14671,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_8,93,1,8,A2F_14672,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_9,93,1,9,A2F_14673,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_10,93,1,10,A2F_14674,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,980,40,2000,1000,FPGA_93_1_11,93,1,11,A2F_14675,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,980,40,2000,1000,FPGA_93_1_12,93,1,12,A2F_14676,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,980,40,2000,1000,FPGA_93_1_13,93,1,13,A2F_14677,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,70,40,1000,1000,FPGA_93_1_24,93,1,24,F2A_14688,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_93_1_25,93,1,25,F2A_14689,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_93_1_26,93,1,26,F2A_14690,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_93_1_27,93,1,27,F2A_14691,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_93_1_28,93,1,28,F2A_14692,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_93_1_29,93,1,29,F2A_14693,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_93_1_30,93,1,30,F2A_14694,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_93_1_31,93,1,31,F2A_14695,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_93_1_32,93,1,32,F2A_14696,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,200,40,1000,2000,FPGA_93_1_33,93,1,33,F2A_14697,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_93_1_34,93,1,34,F2A_14698,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_93_1_35,93,1,35,F2A_14699,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_93_1_36,93,1,36,F2A_14700,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,330,40,1000,3000,FPGA_93_1_37,93,1,37,F2A_14701,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_38,93,1,38,F2A_14702,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_39,93,1,39,F2A_14703,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,590,40,1000,5000,FPGA_93_1_40,93,1,40,F2A_14704,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,720,40,1000,6000,FPGA_93_1_41,93,1,41,F2A_14705,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,720,40,1000,6000,FPGA_93_1_42,93,1,42,F2A_14706,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,720,40,1000,6000,FPGA_93_1_43,93,1,43,F2A_14707,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,720,40,1000,6000,FPGA_93_1_44,93,1,44,F2A_14708,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_21,Bank_H_4_21,FAKE,720,40,1000,6000,FPGA_93_1_45,93,1,45,F2A_14709,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_93_1_46,93,1,46,F2A_14710,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_93_1_47,93,1,47,F2A_14711,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_93_1_48,93,1,48,F2A_14712,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_93_1_49,93,1,49,F2A_14713,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_93_1_50,93,1,50,F2A_14714,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_93_1_51,93,1,51,F2A_14715,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_22,Bank_H_4_22,FAKE,720,40,1000,6000,FPGA_93_1_52,93,1,52,F2A_14716,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,460,40,1000,4000,FPGA_94_1_0,94,1,0,A2F_14592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,460,40,1000,4000,FPGA_94_1_1,94,1,1,A2F_14593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,460,40,1000,4000,FPGA_94_1_2,94,1,2,A2F_14594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_3,94,1,3,A2F_14595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_4,94,1,4,A2F_14596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_5,94,1,5,A2F_14597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_6,94,1,6,A2F_14598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_7,94,1,7,A2F_14599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_8,94,1,8,A2F_14600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_9,94,1,9,A2F_14601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_10,94,1,10,A2F_14602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,980,40,2000,1000,FPGA_94_1_11,94,1,11,A2F_14603,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,980,40,2000,1000,FPGA_94_1_12,94,1,12,A2F_14604,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,980,40,2000,1000,FPGA_94_1_13,94,1,13,A2F_14605,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,70,40,1000,1000,FPGA_94_1_24,94,1,24,F2A_14616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_94_1_25,94,1,25,F2A_14617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_94_1_26,94,1,26,F2A_14618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_94_1_27,94,1,27,F2A_14619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_94_1_28,94,1,28,F2A_14620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_94_1_29,94,1,29,F2A_14621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_94_1_30,94,1,30,F2A_14622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_94_1_31,94,1,31,F2A_14623,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_94_1_32,94,1,32,F2A_14624,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,200,40,1000,2000,FPGA_94_1_33,94,1,33,F2A_14625,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,330,40,1000,3000,FPGA_94_1_34,94,1,34,F2A_14626,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,330,40,1000,3000,FPGA_94_1_35,94,1,35,F2A_14627,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,330,40,1000,3000,FPGA_94_1_36,94,1,36,F2A_14628,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,330,40,1000,3000,FPGA_94_1_37,94,1,37,F2A_14629,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_38,94,1,38,F2A_14630,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_39,94,1,39,F2A_14631,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,590,40,1000,5000,FPGA_94_1_40,94,1,40,F2A_14632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,720,40,1000,6000,FPGA_94_1_41,94,1,41,F2A_14633,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,720,40,1000,6000,FPGA_94_1_42,94,1,42,F2A_14634,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,720,40,1000,6000,FPGA_94_1_43,94,1,43,F2A_14635,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,720,40,1000,6000,FPGA_94_1_44,94,1,44,F2A_14636,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_23,Bank_H_4_23,FAKE,720,40,1000,6000,FPGA_94_1_45,94,1,45,F2A_14637,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_94_1_46,94,1,46,F2A_14638,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_94_1_47,94,1,47,F2A_14639,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_94_1_48,94,1,48,F2A_14640,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_94_1_49,94,1,49,F2A_14641,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_94_1_50,94,1,50,F2A_14642,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_94_1_51,94,1,51,F2A_14643,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_24,Bank_H_4_24,FAKE,720,40,1000,6000,FPGA_94_1_52,94,1,52,F2A_14644,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,460,40,1000,4000,FPGA_95_1_0,95,1,0,A2F_14520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,460,40,1000,4000,FPGA_95_1_1,95,1,1,A2F_14521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,460,40,1000,4000,FPGA_95_1_2,95,1,2,A2F_14522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_3,95,1,3,A2F_14523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_4,95,1,4,A2F_14524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_5,95,1,5,A2F_14525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_6,95,1,6,A2F_14526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_7,95,1,7,A2F_14527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_8,95,1,8,A2F_14528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_9,95,1,9,A2F_14529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_10,95,1,10,A2F_14530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,980,40,2000,1000,FPGA_95_1_11,95,1,11,A2F_14531,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,980,40,2000,1000,FPGA_95_1_12,95,1,12,A2F_14532,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,980,40,2000,1000,FPGA_95_1_13,95,1,13,A2F_14533,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,70,40,1000,1000,FPGA_95_1_24,95,1,24,F2A_14544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_95_1_25,95,1,25,F2A_14545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_95_1_26,95,1,26,F2A_14546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_95_1_27,95,1,27,F2A_14547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_95_1_28,95,1,28,F2A_14548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_95_1_29,95,1,29,F2A_14549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_95_1_30,95,1,30,F2A_14550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_95_1_31,95,1,31,F2A_14551,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_95_1_32,95,1,32,F2A_14552,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,200,40,1000,2000,FPGA_95_1_33,95,1,33,F2A_14553,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,330,40,1000,3000,FPGA_95_1_34,95,1,34,F2A_14554,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,330,40,1000,3000,FPGA_95_1_35,95,1,35,F2A_14555,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,330,40,1000,3000,FPGA_95_1_36,95,1,36,F2A_14556,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,330,40,1000,3000,FPGA_95_1_37,95,1,37,F2A_14557,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_38,95,1,38,F2A_14558,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_39,95,1,39,F2A_14559,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,590,40,1000,5000,FPGA_95_1_40,95,1,40,F2A_14560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,720,40,1000,6000,FPGA_95_1_41,95,1,41,F2A_14561,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,720,40,1000,6000,FPGA_95_1_42,95,1,42,F2A_14562,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,720,40,1000,6000,FPGA_95_1_43,95,1,43,F2A_14563,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,720,40,1000,6000,FPGA_95_1_44,95,1,44,F2A_14564,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_25,Bank_H_4_25,FAKE,720,40,1000,6000,FPGA_95_1_45,95,1,45,F2A_14565,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_95_1_46,95,1,46,F2A_14566,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_95_1_47,95,1,47,F2A_14567,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_95_1_48,95,1,48,F2A_14568,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_95_1_49,95,1,49,F2A_14569,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_95_1_50,95,1,50,F2A_14570,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_95_1_51,95,1,51,F2A_14571,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_26,Bank_H_4_26,FAKE,720,40,1000,6000,FPGA_95_1_52,95,1,52,F2A_14572,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,460,40,1000,4000,FPGA_96_1_0,96,1,0,A2F_14448,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,460,40,1000,4000,FPGA_96_1_1,96,1,1,A2F_14449,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,460,40,1000,4000,FPGA_96_1_2,96,1,2,A2F_14450,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_3,96,1,3,A2F_14451,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_4,96,1,4,A2F_14452,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_5,96,1,5,A2F_14453,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_6,96,1,6,A2F_14454,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_7,96,1,7,A2F_14455,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_8,96,1,8,A2F_14456,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_9,96,1,9,A2F_14457,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_10,96,1,10,A2F_14458,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,980,40,2000,1000,FPGA_96_1_11,96,1,11,A2F_14459,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,980,40,2000,1000,FPGA_96_1_12,96,1,12,A2F_14460,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,980,40,2000,1000,FPGA_96_1_13,96,1,13,A2F_14461,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,70,40,1000,1000,FPGA_96_1_24,96,1,24,F2A_14472,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_96_1_25,96,1,25,F2A_14473,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_96_1_26,96,1,26,F2A_14474,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_96_1_27,96,1,27,F2A_14475,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_96_1_28,96,1,28,F2A_14476,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_96_1_29,96,1,29,F2A_14477,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_96_1_30,96,1,30,F2A_14478,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_96_1_31,96,1,31,F2A_14479,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_96_1_32,96,1,32,F2A_14480,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,200,40,1000,2000,FPGA_96_1_33,96,1,33,F2A_14481,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,330,40,1000,3000,FPGA_96_1_34,96,1,34,F2A_14482,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,330,40,1000,3000,FPGA_96_1_35,96,1,35,F2A_14483,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,330,40,1000,3000,FPGA_96_1_36,96,1,36,F2A_14484,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,330,40,1000,3000,FPGA_96_1_37,96,1,37,F2A_14485,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_38,96,1,38,F2A_14486,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_39,96,1,39,F2A_14487,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,590,40,1000,5000,FPGA_96_1_40,96,1,40,F2A_14488,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,720,40,1000,6000,FPGA_96_1_41,96,1,41,F2A_14489,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,720,40,1000,6000,FPGA_96_1_42,96,1,42,F2A_14490,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,720,40,1000,6000,FPGA_96_1_43,96,1,43,F2A_14491,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,720,40,1000,6000,FPGA_96_1_44,96,1,44,F2A_14492,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_27,Bank_H_4_27,FAKE,720,40,1000,6000,FPGA_96_1_45,96,1,45,F2A_14493,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_96_1_46,96,1,46,F2A_14494,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_96_1_47,96,1,47,F2A_14495,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_96_1_48,96,1,48,F2A_14496,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_96_1_49,96,1,49,F2A_14497,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_96_1_50,96,1,50,F2A_14498,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_96_1_51,96,1,51,F2A_14499,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_28,Bank_H_4_28,FAKE,720,40,1000,6000,FPGA_96_1_52,96,1,52,F2A_14500,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,460,40,1000,4000,FPGA_98_1_0,98,1,0,A2F_14304,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,460,40,1000,4000,FPGA_98_1_1,98,1,1,A2F_14305,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,460,40,1000,4000,FPGA_98_1_2,98,1,2,A2F_14306,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_3,98,1,3,A2F_14307,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_4,98,1,4,A2F_14308,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_5,98,1,5,A2F_14309,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_6,98,1,6,A2F_14310,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_7,98,1,7,A2F_14311,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_8,98,1,8,A2F_14312,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_9,98,1,9,A2F_14313,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_10,98,1,10,A2F_14314,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,980,40,2000,1000,FPGA_98_1_11,98,1,11,A2F_14315,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,980,40,2000,1000,FPGA_98_1_12,98,1,12,A2F_14316,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,980,40,2000,1000,FPGA_98_1_13,98,1,13,A2F_14317,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,70,40,1000,1000,FPGA_98_1_24,98,1,24,F2A_14328,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_25,98,1,25,F2A_14329,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_26,98,1,26,F2A_14330,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_27,98,1,27,F2A_14331,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_28,98,1,28,F2A_14332,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_29,98,1,29,F2A_14333,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_30,98,1,30,F2A_14334,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_31,98,1,31,F2A_14335,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_32,98,1,32,F2A_14336,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,200,40,1000,2000,FPGA_98_1_33,98,1,33,F2A_14337,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,330,40,1000,3000,FPGA_98_1_34,98,1,34,F2A_14338,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,330,40,1000,3000,FPGA_98_1_35,98,1,35,F2A_14339,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,330,40,1000,3000,FPGA_98_1_36,98,1,36,F2A_14340,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,330,40,1000,3000,FPGA_98_1_37,98,1,37,F2A_14341,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_38,98,1,38,F2A_14342,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_39,98,1,39,F2A_14343,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,590,40,1000,5000,FPGA_98_1_40,98,1,40,F2A_14344,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,720,40,1000,6000,FPGA_98_1_41,98,1,41,F2A_14345,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,720,40,1000,6000,FPGA_98_1_42,98,1,42,F2A_14346,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,720,40,1000,6000,FPGA_98_1_43,98,1,43,F2A_14347,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,720,40,1000,6000,FPGA_98_1_44,98,1,44,F2A_14348,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_29,Bank_H_4_29,FAKE,720,40,1000,6000,FPGA_98_1_45,98,1,45,F2A_14349,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_46,98,1,46,F2A_14350,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_47,98,1,47,F2A_14351,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_48,98,1,48,F2A_14352,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_49,98,1,49,F2A_14353,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_50,98,1,50,F2A_14354,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_51,98,1,51,F2A_14355,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_30,Bank_H_4_30,FAKE,720,40,1000,6000,FPGA_98_1_52,98,1,52,F2A_14356,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,460,40,1000,4000,FPGA_99_1_0,99,1,0,A2F_14232,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,460,40,1000,4000,FPGA_99_1_1,99,1,1,A2F_14233,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,460,40,1000,4000,FPGA_99_1_2,99,1,2,A2F_14234,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_3,99,1,3,A2F_14235,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_4,99,1,4,A2F_14236,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_5,99,1,5,A2F_14237,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_6,99,1,6,A2F_14238,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_7,99,1,7,A2F_14239,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_8,99,1,8,A2F_14240,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_9,99,1,9,A2F_14241,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_10,99,1,10,A2F_14242,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,980,40,2000,1000,FPGA_99_1_11,99,1,11,A2F_14243,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,980,40,2000,1000,FPGA_99_1_12,99,1,12,A2F_14244,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,980,40,2000,1000,FPGA_99_1_13,99,1,13,A2F_14245,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,70,40,1000,1000,FPGA_99_1_24,99,1,24,F2A_14256,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_25,99,1,25,F2A_14257,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_26,99,1,26,F2A_14258,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_27,99,1,27,F2A_14259,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_28,99,1,28,F2A_14260,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_29,99,1,29,F2A_14261,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_30,99,1,30,F2A_14262,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_31,99,1,31,F2A_14263,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_32,99,1,32,F2A_14264,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,200,40,1000,2000,FPGA_99_1_33,99,1,33,F2A_14265,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,330,40,1000,3000,FPGA_99_1_34,99,1,34,F2A_14266,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,330,40,1000,3000,FPGA_99_1_35,99,1,35,F2A_14267,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,330,40,1000,3000,FPGA_99_1_36,99,1,36,F2A_14268,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,330,40,1000,3000,FPGA_99_1_37,99,1,37,F2A_14269,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_38,99,1,38,F2A_14270,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_39,99,1,39,F2A_14271,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,590,40,1000,5000,FPGA_99_1_40,99,1,40,F2A_14272,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,720,40,1000,6000,FPGA_99_1_41,99,1,41,F2A_14273,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,720,40,1000,6000,FPGA_99_1_42,99,1,42,F2A_14274,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,720,40,1000,6000,FPGA_99_1_43,99,1,43,F2A_14275,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,720,40,1000,6000,FPGA_99_1_44,99,1,44,F2A_14276,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_31,Bank_H_4_31,FAKE,720,40,1000,6000,FPGA_99_1_45,99,1,45,F2A_14277,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_46,99,1,46,F2A_14278,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_47,99,1,47,F2A_14279,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_48,99,1,48,F2A_14280,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_49,99,1,49,F2A_14281,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_50,99,1,50,F2A_14282,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_51,99,1,51,F2A_14283,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_32,Bank_H_4_32,FAKE,720,40,1000,6000,FPGA_99_1_52,99,1,52,F2A_14284,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,460,40,1000,4000,FPGA_100_1_0,100,1,0,A2F_14160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,460,40,1000,4000,FPGA_100_1_1,100,1,1,A2F_14161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,460,40,1000,4000,FPGA_100_1_2,100,1,2,A2F_14162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_3,100,1,3,A2F_14163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_4,100,1,4,A2F_14164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_5,100,1,5,A2F_14165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_6,100,1,6,A2F_14166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_7,100,1,7,A2F_14167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_8,100,1,8,A2F_14168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_9,100,1,9,A2F_14169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_10,100,1,10,A2F_14170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,980,40,2000,1000,FPGA_100_1_11,100,1,11,A2F_14171,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,980,40,2000,1000,FPGA_100_1_12,100,1,12,A2F_14172,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,980,40,2000,1000,FPGA_100_1_13,100,1,13,A2F_14173,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,70,40,1000,1000,FPGA_100_1_24,100,1,24,F2A_14184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_25,100,1,25,F2A_14185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_26,100,1,26,F2A_14186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_27,100,1,27,F2A_14187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_28,100,1,28,F2A_14188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_29,100,1,29,F2A_14189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_30,100,1,30,F2A_14190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_31,100,1,31,F2A_14191,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_32,100,1,32,F2A_14192,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,200,40,1000,2000,FPGA_100_1_33,100,1,33,F2A_14193,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,330,40,1000,3000,FPGA_100_1_34,100,1,34,F2A_14194,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,330,40,1000,3000,FPGA_100_1_35,100,1,35,F2A_14195,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,330,40,1000,3000,FPGA_100_1_36,100,1,36,F2A_14196,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,330,40,1000,3000,FPGA_100_1_37,100,1,37,F2A_14197,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_38,100,1,38,F2A_14198,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_39,100,1,39,F2A_14199,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,590,40,1000,5000,FPGA_100_1_40,100,1,40,F2A_14200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,720,40,1000,6000,FPGA_100_1_41,100,1,41,F2A_14201,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,720,40,1000,6000,FPGA_100_1_42,100,1,42,F2A_14202,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,720,40,1000,6000,FPGA_100_1_43,100,1,43,F2A_14203,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,720,40,1000,6000,FPGA_100_1_44,100,1,44,F2A_14204,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_33,Bank_H_4_33,FAKE,720,40,1000,6000,FPGA_100_1_45,100,1,45,F2A_14205,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_46,100,1,46,F2A_14206,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_47,100,1,47,F2A_14207,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_48,100,1,48,F2A_14208,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_49,100,1,49,F2A_14209,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_50,100,1,50,F2A_14210,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_51,100,1,51,F2A_14211,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_34,Bank_H_4_34,FAKE,720,40,1000,6000,FPGA_100_1_52,100,1,52,F2A_14212,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,460,40,1000,4000,FPGA_101_1_0,101,1,0,A2F_14088,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,460,40,1000,4000,FPGA_101_1_1,101,1,1,A2F_14089,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,460,40,1000,4000,FPGA_101_1_2,101,1,2,A2F_14090,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_3,101,1,3,A2F_14091,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_4,101,1,4,A2F_14092,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_5,101,1,5,A2F_14093,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_6,101,1,6,A2F_14094,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_7,101,1,7,A2F_14095,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_8,101,1,8,A2F_14096,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_9,101,1,9,A2F_14097,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_10,101,1,10,A2F_14098,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,980,40,2000,1000,FPGA_101_1_11,101,1,11,A2F_14099,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,980,40,2000,1000,FPGA_101_1_12,101,1,12,A2F_14100,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,980,40,2000,1000,FPGA_101_1_13,101,1,13,A2F_14101,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,70,40,1000,1000,FPGA_101_1_24,101,1,24,F2A_14112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_25,101,1,25,F2A_14113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_26,101,1,26,F2A_14114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_27,101,1,27,F2A_14115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_28,101,1,28,F2A_14116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_29,101,1,29,F2A_14117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_30,101,1,30,F2A_14118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_31,101,1,31,F2A_14119,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_32,101,1,32,F2A_14120,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,200,40,1000,2000,FPGA_101_1_33,101,1,33,F2A_14121,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,330,40,1000,3000,FPGA_101_1_34,101,1,34,F2A_14122,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,330,40,1000,3000,FPGA_101_1_35,101,1,35,F2A_14123,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,330,40,1000,3000,FPGA_101_1_36,101,1,36,F2A_14124,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,330,40,1000,3000,FPGA_101_1_37,101,1,37,F2A_14125,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_38,101,1,38,F2A_14126,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_39,101,1,39,F2A_14127,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,590,40,1000,5000,FPGA_101_1_40,101,1,40,F2A_14128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,720,40,1000,6000,FPGA_101_1_41,101,1,41,F2A_14129,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,720,40,1000,6000,FPGA_101_1_42,101,1,42,F2A_14130,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,720,40,1000,6000,FPGA_101_1_43,101,1,43,F2A_14131,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,720,40,1000,6000,FPGA_101_1_44,101,1,44,F2A_14132,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_35,Bank_H_4_35,FAKE,720,40,1000,6000,FPGA_101_1_45,101,1,45,F2A_14133,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_46,101,1,46,F2A_14134,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_47,101,1,47,F2A_14135,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_48,101,1,48,F2A_14136,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_49,101,1,49,F2A_14137,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_50,101,1,50,F2A_14138,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_51,101,1,51,F2A_14139,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_36,Bank_H_4_36,FAKE,720,40,1000,6000,FPGA_101_1_52,101,1,52,F2A_14140,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,460,40,1000,4000,FPGA_102_1_0,102,1,0,A2F_14016,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,460,40,1000,4000,FPGA_102_1_1,102,1,1,A2F_14017,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,460,40,1000,4000,FPGA_102_1_2,102,1,2,A2F_14018,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_3,102,1,3,A2F_14019,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_4,102,1,4,A2F_14020,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_5,102,1,5,A2F_14021,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_6,102,1,6,A2F_14022,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_7,102,1,7,A2F_14023,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_8,102,1,8,A2F_14024,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_9,102,1,9,A2F_14025,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_10,102,1,10,A2F_14026,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,980,40,2000,1000,FPGA_102_1_11,102,1,11,A2F_14027,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,980,40,2000,1000,FPGA_102_1_12,102,1,12,A2F_14028,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,980,40,2000,1000,FPGA_102_1_13,102,1,13,A2F_14029,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,70,40,1000,1000,FPGA_102_1_24,102,1,24,F2A_14040,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_25,102,1,25,F2A_14041,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_26,102,1,26,F2A_14042,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_27,102,1,27,F2A_14043,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_28,102,1,28,F2A_14044,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_29,102,1,29,F2A_14045,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_30,102,1,30,F2A_14046,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_31,102,1,31,F2A_14047,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_32,102,1,32,F2A_14048,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,200,40,1000,2000,FPGA_102_1_33,102,1,33,F2A_14049,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,330,40,1000,3000,FPGA_102_1_34,102,1,34,F2A_14050,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,330,40,1000,3000,FPGA_102_1_35,102,1,35,F2A_14051,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,330,40,1000,3000,FPGA_102_1_36,102,1,36,F2A_14052,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,330,40,1000,3000,FPGA_102_1_37,102,1,37,F2A_14053,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_38,102,1,38,F2A_14054,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_39,102,1,39,F2A_14055,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,590,40,1000,5000,FPGA_102_1_40,102,1,40,F2A_14056,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,720,40,1000,6000,FPGA_102_1_41,102,1,41,F2A_14057,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,720,40,1000,6000,FPGA_102_1_42,102,1,42,F2A_14058,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,720,40,1000,6000,FPGA_102_1_43,102,1,43,F2A_14059,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,720,40,1000,6000,FPGA_102_1_44,102,1,44,F2A_14060,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_37,Bank_H_4_37,FAKE,720,40,1000,6000,FPGA_102_1_45,102,1,45,F2A_14061,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_46,102,1,46,F2A_14062,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_47,102,1,47,F2A_14063,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_48,102,1,48,F2A_14064,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_49,102,1,49,F2A_14065,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_50,102,1,50,F2A_14066,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_51,102,1,51,F2A_14067,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_38,Bank_H_4_38,FAKE,720,40,1000,6000,FPGA_102_1_52,102,1,52,F2A_14068,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,460,40,1000,4000,FPGA_104_1_0,104,1,0,A2F_13872,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,460,40,1000,4000,FPGA_104_1_1,104,1,1,A2F_13873,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,460,40,1000,4000,FPGA_104_1_2,104,1,2,A2F_13874,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_3,104,1,3,A2F_13875,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_4,104,1,4,A2F_13876,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_5,104,1,5,A2F_13877,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_6,104,1,6,A2F_13878,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_7,104,1,7,A2F_13879,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_8,104,1,8,A2F_13880,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_9,104,1,9,A2F_13881,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_10,104,1,10,A2F_13882,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,980,40,2000,1000,FPGA_104_1_11,104,1,11,A2F_13883,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,980,40,2000,1000,FPGA_104_1_12,104,1,12,A2F_13884,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,980,40,2000,1000,FPGA_104_1_13,104,1,13,A2F_13885,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,70,40,1000,1000,FPGA_104_1_24,104,1,24,F2A_13896,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_104_1_25,104,1,25,F2A_13897,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_104_1_26,104,1,26,F2A_13898,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_104_1_27,104,1,27,F2A_13899,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_104_1_28,104,1,28,F2A_13900,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_104_1_29,104,1,29,F2A_13901,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_104_1_30,104,1,30,F2A_13902,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_104_1_31,104,1,31,F2A_13903,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_104_1_32,104,1,32,F2A_13904,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,200,40,1000,2000,FPGA_104_1_33,104,1,33,F2A_13905,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,330,40,1000,3000,FPGA_104_1_34,104,1,34,F2A_13906,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,330,40,1000,3000,FPGA_104_1_35,104,1,35,F2A_13907,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,330,40,1000,3000,FPGA_104_1_36,104,1,36,F2A_13908,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,330,40,1000,3000,FPGA_104_1_37,104,1,37,F2A_13909,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_38,104,1,38,F2A_13910,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_39,104,1,39,F2A_13911,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,590,40,1000,5000,FPGA_104_1_40,104,1,40,F2A_13912,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,720,40,1000,6000,FPGA_104_1_41,104,1,41,F2A_13913,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,720,40,1000,6000,FPGA_104_1_42,104,1,42,F2A_13914,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,720,40,1000,6000,FPGA_104_1_43,104,1,43,F2A_13915,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,720,40,1000,6000,FPGA_104_1_44,104,1,44,F2A_13916,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_39,Bank_H_4_39,FAKE,720,40,1000,6000,FPGA_104_1_45,104,1,45,F2A_13917,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_104_1_46,104,1,46,F2A_13918,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_104_1_47,104,1,47,F2A_13919,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_104_1_48,104,1,48,F2A_13920,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_104_1_49,104,1,49,F2A_13921,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_104_1_50,104,1,50,F2A_13922,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_104_1_51,104,1,51,F2A_13923,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_4_40,Bank_H_4_40,FAKE,720,40,1000,6000,FPGA_104_1_52,104,1,52,F2A_13924,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_0,105,1,0,A2F_13800,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_1,105,1,1,A2F_13801,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_2,105,1,2,A2F_13802,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_3,105,1,3,A2F_13803,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_4,105,1,4,A2F_13804,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_105_1_5,105,1,5,A2F_13805,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_105_1_6,105,1,6,A2F_13806,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_105_1_7,105,1,7,A2F_13807,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_105_1_8,105,1,8,A2F_13808,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_105_1_9,105,1,9,A2F_13809,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_105_1_10,105,1,10,A2F_13810,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_24,105,1,24,F2A_13824,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_25,105,1,25,F2A_13825,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_26,105,1,26,F2A_13826,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_27,105,1,27,F2A_13827,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_28,105,1,28,F2A_13828,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_29,105,1,29,F2A_13829,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_30,105,1,30,F2A_13830,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_31,105,1,31,F2A_13831,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_105_1_32,105,1,32,F2A_13832,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_106_1_0,106,1,0,A2F_13728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_106_1_1,106,1,1,A2F_13729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,460,40,1000,4000,FPGA_106_1_2,106,1,2,A2F_13730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_3,106,1,3,A2F_13731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_4,106,1,4,A2F_13732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_5,106,1,5,A2F_13733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_6,106,1,6,A2F_13734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_7,106,1,7,A2F_13735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_8,106,1,8,A2F_13736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_9,106,1,9,A2F_13737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_10,106,1,10,A2F_13738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,980,40,2000,1000,FPGA_106_1_11,106,1,11,A2F_13739,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,980,40,2000,1000,FPGA_106_1_12,106,1,12,A2F_13740,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,980,40,2000,1000,FPGA_106_1_13,106,1,13,A2F_13741,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,70,40,1000,1000,FPGA_106_1_24,106,1,24,F2A_13752,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_25,106,1,25,F2A_13753,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_26,106,1,26,F2A_13754,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_27,106,1,27,F2A_13755,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_28,106,1,28,F2A_13756,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_29,106,1,29,F2A_13757,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_30,106,1,30,F2A_13758,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_31,106,1,31,F2A_13759,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_32,106,1,32,F2A_13760,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,200,40,1000,2000,FPGA_106_1_33,106,1,33,F2A_13761,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_106_1_34,106,1,34,F2A_13762,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_106_1_35,106,1,35,F2A_13763,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_106_1_36,106,1,36,F2A_13764,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,330,40,1000,3000,FPGA_106_1_37,106,1,37,F2A_13765,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_38,106,1,38,F2A_13766,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_39,106,1,39,F2A_13767,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,590,40,1000,5000,FPGA_106_1_40,106,1,40,F2A_13768,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,720,40,1000,6000,FPGA_106_1_41,106,1,41,F2A_13769,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,720,40,1000,6000,FPGA_106_1_42,106,1,42,F2A_13770,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,720,40,1000,6000,FPGA_106_1_43,106,1,43,F2A_13771,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,720,40,1000,6000,FPGA_106_1_44,106,1,44,F2A_13772,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_1,Bank_H_5_1,FAKE,720,40,1000,6000,FPGA_106_1_45,106,1,45,F2A_13773,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_46,106,1,46,F2A_13774,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_47,106,1,47,F2A_13775,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_48,106,1,48,F2A_13776,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_49,106,1,49,F2A_13777,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_50,106,1,50,F2A_13778,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_51,106,1,51,F2A_13779,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_2,Bank_H_5_2,FAKE,720,40,1000,6000,FPGA_106_1_52,106,1,52,F2A_13780,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,460,40,1000,4000,FPGA_107_1_0,107,1,0,A2F_13656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,460,40,1000,4000,FPGA_107_1_1,107,1,1,A2F_13657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,460,40,1000,4000,FPGA_107_1_2,107,1,2,A2F_13658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_3,107,1,3,A2F_13659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_4,107,1,4,A2F_13660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_5,107,1,5,A2F_13661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_6,107,1,6,A2F_13662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_7,107,1,7,A2F_13663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_8,107,1,8,A2F_13664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_9,107,1,9,A2F_13665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_10,107,1,10,A2F_13666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,980,40,2000,1000,FPGA_107_1_11,107,1,11,A2F_13667,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,980,40,2000,1000,FPGA_107_1_12,107,1,12,A2F_13668,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,980,40,2000,1000,FPGA_107_1_13,107,1,13,A2F_13669,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,70,40,1000,1000,FPGA_107_1_24,107,1,24,F2A_13680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_25,107,1,25,F2A_13681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_26,107,1,26,F2A_13682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_27,107,1,27,F2A_13683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_28,107,1,28,F2A_13684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_29,107,1,29,F2A_13685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_30,107,1,30,F2A_13686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_31,107,1,31,F2A_13687,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_32,107,1,32,F2A_13688,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,200,40,1000,2000,FPGA_107_1_33,107,1,33,F2A_13689,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,330,40,1000,3000,FPGA_107_1_34,107,1,34,F2A_13690,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,330,40,1000,3000,FPGA_107_1_35,107,1,35,F2A_13691,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,330,40,1000,3000,FPGA_107_1_36,107,1,36,F2A_13692,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,330,40,1000,3000,FPGA_107_1_37,107,1,37,F2A_13693,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_38,107,1,38,F2A_13694,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_39,107,1,39,F2A_13695,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,590,40,1000,5000,FPGA_107_1_40,107,1,40,F2A_13696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,720,40,1000,6000,FPGA_107_1_41,107,1,41,F2A_13697,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,720,40,1000,6000,FPGA_107_1_42,107,1,42,F2A_13698,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,720,40,1000,6000,FPGA_107_1_43,107,1,43,F2A_13699,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,720,40,1000,6000,FPGA_107_1_44,107,1,44,F2A_13700,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_3,Bank_H_5_3,FAKE,720,40,1000,6000,FPGA_107_1_45,107,1,45,F2A_13701,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_46,107,1,46,F2A_13702,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_47,107,1,47,F2A_13703,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_48,107,1,48,F2A_13704,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_49,107,1,49,F2A_13705,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_50,107,1,50,F2A_13706,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_51,107,1,51,F2A_13707,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_4,Bank_H_5_4,FAKE,720,40,1000,6000,FPGA_107_1_52,107,1,52,F2A_13708,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,460,40,1000,4000,FPGA_108_1_0,108,1,0,A2F_13584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,460,40,1000,4000,FPGA_108_1_1,108,1,1,A2F_13585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,460,40,1000,4000,FPGA_108_1_2,108,1,2,A2F_13586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_3,108,1,3,A2F_13587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_4,108,1,4,A2F_13588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_5,108,1,5,A2F_13589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_6,108,1,6,A2F_13590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_7,108,1,7,A2F_13591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_8,108,1,8,A2F_13592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_9,108,1,9,A2F_13593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_10,108,1,10,A2F_13594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,980,40,2000,1000,FPGA_108_1_11,108,1,11,A2F_13595,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,980,40,2000,1000,FPGA_108_1_12,108,1,12,A2F_13596,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,980,40,2000,1000,FPGA_108_1_13,108,1,13,A2F_13597,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,70,40,1000,1000,FPGA_108_1_24,108,1,24,F2A_13608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_25,108,1,25,F2A_13609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_26,108,1,26,F2A_13610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_27,108,1,27,F2A_13611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_28,108,1,28,F2A_13612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_29,108,1,29,F2A_13613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_30,108,1,30,F2A_13614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_31,108,1,31,F2A_13615,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_32,108,1,32,F2A_13616,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,200,40,1000,2000,FPGA_108_1_33,108,1,33,F2A_13617,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,330,40,1000,3000,FPGA_108_1_34,108,1,34,F2A_13618,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,330,40,1000,3000,FPGA_108_1_35,108,1,35,F2A_13619,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,330,40,1000,3000,FPGA_108_1_36,108,1,36,F2A_13620,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,330,40,1000,3000,FPGA_108_1_37,108,1,37,F2A_13621,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_38,108,1,38,F2A_13622,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_39,108,1,39,F2A_13623,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,590,40,1000,5000,FPGA_108_1_40,108,1,40,F2A_13624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,720,40,1000,6000,FPGA_108_1_41,108,1,41,F2A_13625,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,720,40,1000,6000,FPGA_108_1_42,108,1,42,F2A_13626,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,720,40,1000,6000,FPGA_108_1_43,108,1,43,F2A_13627,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,720,40,1000,6000,FPGA_108_1_44,108,1,44,F2A_13628,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_5,Bank_H_5_5,FAKE,720,40,1000,6000,FPGA_108_1_45,108,1,45,F2A_13629,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_46,108,1,46,F2A_13630,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_47,108,1,47,F2A_13631,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_48,108,1,48,F2A_13632,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_49,108,1,49,F2A_13633,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_50,108,1,50,F2A_13634,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_51,108,1,51,F2A_13635,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_6,Bank_H_5_6,FAKE,720,40,1000,6000,FPGA_108_1_52,108,1,52,F2A_13636,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,460,40,1000,4000,FPGA_110_1_0,110,1,0,A2F_13440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,460,40,1000,4000,FPGA_110_1_1,110,1,1,A2F_13441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,460,40,1000,4000,FPGA_110_1_2,110,1,2,A2F_13442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_3,110,1,3,A2F_13443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_4,110,1,4,A2F_13444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_5,110,1,5,A2F_13445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_6,110,1,6,A2F_13446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_7,110,1,7,A2F_13447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_8,110,1,8,A2F_13448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_9,110,1,9,A2F_13449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_10,110,1,10,A2F_13450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,980,40,2000,1000,FPGA_110_1_11,110,1,11,A2F_13451,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,980,40,2000,1000,FPGA_110_1_12,110,1,12,A2F_13452,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,980,40,2000,1000,FPGA_110_1_13,110,1,13,A2F_13453,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,70,40,1000,1000,FPGA_110_1_24,110,1,24,F2A_13464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_110_1_25,110,1,25,F2A_13465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_110_1_26,110,1,26,F2A_13466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_110_1_27,110,1,27,F2A_13467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_110_1_28,110,1,28,F2A_13468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_110_1_29,110,1,29,F2A_13469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_110_1_30,110,1,30,F2A_13470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_110_1_31,110,1,31,F2A_13471,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_110_1_32,110,1,32,F2A_13472,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,200,40,1000,2000,FPGA_110_1_33,110,1,33,F2A_13473,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,330,40,1000,3000,FPGA_110_1_34,110,1,34,F2A_13474,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,330,40,1000,3000,FPGA_110_1_35,110,1,35,F2A_13475,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,330,40,1000,3000,FPGA_110_1_36,110,1,36,F2A_13476,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,330,40,1000,3000,FPGA_110_1_37,110,1,37,F2A_13477,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_38,110,1,38,F2A_13478,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_39,110,1,39,F2A_13479,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,590,40,1000,5000,FPGA_110_1_40,110,1,40,F2A_13480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,720,40,1000,6000,FPGA_110_1_41,110,1,41,F2A_13481,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,720,40,1000,6000,FPGA_110_1_42,110,1,42,F2A_13482,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,720,40,1000,6000,FPGA_110_1_43,110,1,43,F2A_13483,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,720,40,1000,6000,FPGA_110_1_44,110,1,44,F2A_13484,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_7,Bank_H_5_7,FAKE,720,40,1000,6000,FPGA_110_1_45,110,1,45,F2A_13485,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_110_1_46,110,1,46,F2A_13486,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_110_1_47,110,1,47,F2A_13487,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_110_1_48,110,1,48,F2A_13488,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_110_1_49,110,1,49,F2A_13489,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_110_1_50,110,1,50,F2A_13490,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_110_1_51,110,1,51,F2A_13491,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_8,Bank_H_5_8,FAKE,720,40,1000,6000,FPGA_110_1_52,110,1,52,F2A_13492,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,460,40,1000,4000,FPGA_111_1_0,111,1,0,A2F_13368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,460,40,1000,4000,FPGA_111_1_1,111,1,1,A2F_13369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,460,40,1000,4000,FPGA_111_1_2,111,1,2,A2F_13370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_3,111,1,3,A2F_13371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_4,111,1,4,A2F_13372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_5,111,1,5,A2F_13373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_6,111,1,6,A2F_13374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_7,111,1,7,A2F_13375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_8,111,1,8,A2F_13376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_9,111,1,9,A2F_13377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_10,111,1,10,A2F_13378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,980,40,2000,1000,FPGA_111_1_11,111,1,11,A2F_13379,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,980,40,2000,1000,FPGA_111_1_12,111,1,12,A2F_13380,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,980,40,2000,1000,FPGA_111_1_13,111,1,13,A2F_13381,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,70,40,1000,1000,FPGA_111_1_24,111,1,24,F2A_13392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_25,111,1,25,F2A_13393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_26,111,1,26,F2A_13394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_27,111,1,27,F2A_13395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_28,111,1,28,F2A_13396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_29,111,1,29,F2A_13397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_30,111,1,30,F2A_13398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_31,111,1,31,F2A_13399,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_32,111,1,32,F2A_13400,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,200,40,1000,2000,FPGA_111_1_33,111,1,33,F2A_13401,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,330,40,1000,3000,FPGA_111_1_34,111,1,34,F2A_13402,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,330,40,1000,3000,FPGA_111_1_35,111,1,35,F2A_13403,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,330,40,1000,3000,FPGA_111_1_36,111,1,36,F2A_13404,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,330,40,1000,3000,FPGA_111_1_37,111,1,37,F2A_13405,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_38,111,1,38,F2A_13406,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_39,111,1,39,F2A_13407,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,590,40,1000,5000,FPGA_111_1_40,111,1,40,F2A_13408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,720,40,1000,6000,FPGA_111_1_41,111,1,41,F2A_13409,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,720,40,1000,6000,FPGA_111_1_42,111,1,42,F2A_13410,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,720,40,1000,6000,FPGA_111_1_43,111,1,43,F2A_13411,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,720,40,1000,6000,FPGA_111_1_44,111,1,44,F2A_13412,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_9,Bank_H_5_9,FAKE,720,40,1000,6000,FPGA_111_1_45,111,1,45,F2A_13413,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_46,111,1,46,F2A_13414,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_47,111,1,47,F2A_13415,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_48,111,1,48,F2A_13416,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_49,111,1,49,F2A_13417,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_50,111,1,50,F2A_13418,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_51,111,1,51,F2A_13419,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_10,Bank_H_5_10,FAKE,720,40,1000,6000,FPGA_111_1_52,111,1,52,F2A_13420,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,460,40,1000,4000,FPGA_112_1_0,112,1,0,A2F_13296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,460,40,1000,4000,FPGA_112_1_1,112,1,1,A2F_13297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,460,40,1000,4000,FPGA_112_1_2,112,1,2,A2F_13298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_3,112,1,3,A2F_13299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_4,112,1,4,A2F_13300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_5,112,1,5,A2F_13301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_6,112,1,6,A2F_13302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_7,112,1,7,A2F_13303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_8,112,1,8,A2F_13304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_9,112,1,9,A2F_13305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_10,112,1,10,A2F_13306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,980,40,2000,1000,FPGA_112_1_11,112,1,11,A2F_13307,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,980,40,2000,1000,FPGA_112_1_12,112,1,12,A2F_13308,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,980,40,2000,1000,FPGA_112_1_13,112,1,13,A2F_13309,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,70,40,1000,1000,FPGA_112_1_24,112,1,24,F2A_13320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_25,112,1,25,F2A_13321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_26,112,1,26,F2A_13322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_27,112,1,27,F2A_13323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_28,112,1,28,F2A_13324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_29,112,1,29,F2A_13325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_30,112,1,30,F2A_13326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_31,112,1,31,F2A_13327,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_32,112,1,32,F2A_13328,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,200,40,1000,2000,FPGA_112_1_33,112,1,33,F2A_13329,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,330,40,1000,3000,FPGA_112_1_34,112,1,34,F2A_13330,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,330,40,1000,3000,FPGA_112_1_35,112,1,35,F2A_13331,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,330,40,1000,3000,FPGA_112_1_36,112,1,36,F2A_13332,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,330,40,1000,3000,FPGA_112_1_37,112,1,37,F2A_13333,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_38,112,1,38,F2A_13334,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_39,112,1,39,F2A_13335,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,590,40,1000,5000,FPGA_112_1_40,112,1,40,F2A_13336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,720,40,1000,6000,FPGA_112_1_41,112,1,41,F2A_13337,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,720,40,1000,6000,FPGA_112_1_42,112,1,42,F2A_13338,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,720,40,1000,6000,FPGA_112_1_43,112,1,43,F2A_13339,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,720,40,1000,6000,FPGA_112_1_44,112,1,44,F2A_13340,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_11,Bank_H_5_11,FAKE,720,40,1000,6000,FPGA_112_1_45,112,1,45,F2A_13341,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_46,112,1,46,F2A_13342,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_47,112,1,47,F2A_13343,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_48,112,1,48,F2A_13344,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_49,112,1,49,F2A_13345,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_50,112,1,50,F2A_13346,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_51,112,1,51,F2A_13347,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_12,Bank_H_5_12,FAKE,720,40,1000,6000,FPGA_112_1_52,112,1,52,F2A_13348,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,460,40,1000,4000,FPGA_113_1_0,113,1,0,A2F_13224,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,460,40,1000,4000,FPGA_113_1_1,113,1,1,A2F_13225,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,460,40,1000,4000,FPGA_113_1_2,113,1,2,A2F_13226,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_3,113,1,3,A2F_13227,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_4,113,1,4,A2F_13228,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_5,113,1,5,A2F_13229,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_6,113,1,6,A2F_13230,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_7,113,1,7,A2F_13231,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_8,113,1,8,A2F_13232,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_9,113,1,9,A2F_13233,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_10,113,1,10,A2F_13234,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,980,40,2000,1000,FPGA_113_1_11,113,1,11,A2F_13235,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,980,40,2000,1000,FPGA_113_1_12,113,1,12,A2F_13236,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,980,40,2000,1000,FPGA_113_1_13,113,1,13,A2F_13237,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,70,40,1000,1000,FPGA_113_1_24,113,1,24,F2A_13248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_25,113,1,25,F2A_13249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_26,113,1,26,F2A_13250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_27,113,1,27,F2A_13251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_28,113,1,28,F2A_13252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_29,113,1,29,F2A_13253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_30,113,1,30,F2A_13254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_31,113,1,31,F2A_13255,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_32,113,1,32,F2A_13256,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,200,40,1000,2000,FPGA_113_1_33,113,1,33,F2A_13257,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,330,40,1000,3000,FPGA_113_1_34,113,1,34,F2A_13258,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,330,40,1000,3000,FPGA_113_1_35,113,1,35,F2A_13259,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,330,40,1000,3000,FPGA_113_1_36,113,1,36,F2A_13260,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,330,40,1000,3000,FPGA_113_1_37,113,1,37,F2A_13261,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_38,113,1,38,F2A_13262,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_39,113,1,39,F2A_13263,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,590,40,1000,5000,FPGA_113_1_40,113,1,40,F2A_13264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,720,40,1000,6000,FPGA_113_1_41,113,1,41,F2A_13265,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,720,40,1000,6000,FPGA_113_1_42,113,1,42,F2A_13266,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,720,40,1000,6000,FPGA_113_1_43,113,1,43,F2A_13267,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,720,40,1000,6000,FPGA_113_1_44,113,1,44,F2A_13268,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_13,Bank_H_5_13,FAKE,720,40,1000,6000,FPGA_113_1_45,113,1,45,F2A_13269,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_46,113,1,46,F2A_13270,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_47,113,1,47,F2A_13271,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_48,113,1,48,F2A_13272,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_49,113,1,49,F2A_13273,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_50,113,1,50,F2A_13274,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_51,113,1,51,F2A_13275,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_14,Bank_H_5_14,FAKE,720,40,1000,6000,FPGA_113_1_52,113,1,52,F2A_13276,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,460,40,1000,4000,FPGA_114_1_0,114,1,0,A2F_13152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,460,40,1000,4000,FPGA_114_1_1,114,1,1,A2F_13153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,460,40,1000,4000,FPGA_114_1_2,114,1,2,A2F_13154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_3,114,1,3,A2F_13155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_4,114,1,4,A2F_13156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_5,114,1,5,A2F_13157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_6,114,1,6,A2F_13158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_7,114,1,7,A2F_13159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_8,114,1,8,A2F_13160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_9,114,1,9,A2F_13161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_10,114,1,10,A2F_13162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,980,40,2000,1000,FPGA_114_1_11,114,1,11,A2F_13163,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,980,40,2000,1000,FPGA_114_1_12,114,1,12,A2F_13164,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,980,40,2000,1000,FPGA_114_1_13,114,1,13,A2F_13165,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,70,40,1000,1000,FPGA_114_1_24,114,1,24,F2A_13176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_25,114,1,25,F2A_13177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_26,114,1,26,F2A_13178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_27,114,1,27,F2A_13179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_28,114,1,28,F2A_13180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_29,114,1,29,F2A_13181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_30,114,1,30,F2A_13182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_31,114,1,31,F2A_13183,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_32,114,1,32,F2A_13184,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,200,40,1000,2000,FPGA_114_1_33,114,1,33,F2A_13185,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,330,40,1000,3000,FPGA_114_1_34,114,1,34,F2A_13186,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,330,40,1000,3000,FPGA_114_1_35,114,1,35,F2A_13187,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,330,40,1000,3000,FPGA_114_1_36,114,1,36,F2A_13188,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,330,40,1000,3000,FPGA_114_1_37,114,1,37,F2A_13189,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_38,114,1,38,F2A_13190,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_39,114,1,39,F2A_13191,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,590,40,1000,5000,FPGA_114_1_40,114,1,40,F2A_13192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,720,40,1000,6000,FPGA_114_1_41,114,1,41,F2A_13193,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,720,40,1000,6000,FPGA_114_1_42,114,1,42,F2A_13194,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,720,40,1000,6000,FPGA_114_1_43,114,1,43,F2A_13195,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,720,40,1000,6000,FPGA_114_1_44,114,1,44,F2A_13196,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_15,Bank_H_5_15,FAKE,720,40,1000,6000,FPGA_114_1_45,114,1,45,F2A_13197,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_46,114,1,46,F2A_13198,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_47,114,1,47,F2A_13199,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_48,114,1,48,F2A_13200,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_49,114,1,49,F2A_13201,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_50,114,1,50,F2A_13202,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_51,114,1,51,F2A_13203,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_16,Bank_H_5_16,FAKE,720,40,1000,6000,FPGA_114_1_52,114,1,52,F2A_13204,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,460,40,1000,4000,FPGA_116_1_0,116,1,0,A2F_13008,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,460,40,1000,4000,FPGA_116_1_1,116,1,1,A2F_13009,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,460,40,1000,4000,FPGA_116_1_2,116,1,2,A2F_13010,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_3,116,1,3,A2F_13011,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_4,116,1,4,A2F_13012,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_5,116,1,5,A2F_13013,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_6,116,1,6,A2F_13014,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_7,116,1,7,A2F_13015,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_8,116,1,8,A2F_13016,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_9,116,1,9,A2F_13017,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_10,116,1,10,A2F_13018,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,980,40,2000,1000,FPGA_116_1_11,116,1,11,A2F_13019,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,980,40,2000,1000,FPGA_116_1_12,116,1,12,A2F_13020,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,980,40,2000,1000,FPGA_116_1_13,116,1,13,A2F_13021,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,70,40,1000,1000,FPGA_116_1_24,116,1,24,F2A_13032,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_116_1_25,116,1,25,F2A_13033,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_116_1_26,116,1,26,F2A_13034,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_116_1_27,116,1,27,F2A_13035,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_116_1_28,116,1,28,F2A_13036,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_116_1_29,116,1,29,F2A_13037,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_116_1_30,116,1,30,F2A_13038,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_116_1_31,116,1,31,F2A_13039,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_116_1_32,116,1,32,F2A_13040,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,200,40,1000,2000,FPGA_116_1_33,116,1,33,F2A_13041,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,330,40,1000,3000,FPGA_116_1_34,116,1,34,F2A_13042,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,330,40,1000,3000,FPGA_116_1_35,116,1,35,F2A_13043,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,330,40,1000,3000,FPGA_116_1_36,116,1,36,F2A_13044,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,330,40,1000,3000,FPGA_116_1_37,116,1,37,F2A_13045,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_38,116,1,38,F2A_13046,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_39,116,1,39,F2A_13047,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,590,40,1000,5000,FPGA_116_1_40,116,1,40,F2A_13048,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,720,40,1000,6000,FPGA_116_1_41,116,1,41,F2A_13049,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,720,40,1000,6000,FPGA_116_1_42,116,1,42,F2A_13050,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,720,40,1000,6000,FPGA_116_1_43,116,1,43,F2A_13051,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,720,40,1000,6000,FPGA_116_1_44,116,1,44,F2A_13052,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_17,Bank_H_5_17,FAKE,720,40,1000,6000,FPGA_116_1_45,116,1,45,F2A_13053,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_116_1_46,116,1,46,F2A_13054,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_116_1_47,116,1,47,F2A_13055,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_116_1_48,116,1,48,F2A_13056,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_116_1_49,116,1,49,F2A_13057,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_116_1_50,116,1,50,F2A_13058,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_116_1_51,116,1,51,F2A_13059,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_18,Bank_H_5_18,FAKE,720,40,1000,6000,FPGA_116_1_52,116,1,52,F2A_13060,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,460,40,1000,4000,FPGA_117_1_0,117,1,0,A2F_12936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,460,40,1000,4000,FPGA_117_1_1,117,1,1,A2F_12937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,460,40,1000,4000,FPGA_117_1_2,117,1,2,A2F_12938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_3,117,1,3,A2F_12939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_4,117,1,4,A2F_12940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_5,117,1,5,A2F_12941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_6,117,1,6,A2F_12942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_7,117,1,7,A2F_12943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_8,117,1,8,A2F_12944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_9,117,1,9,A2F_12945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_10,117,1,10,A2F_12946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,980,40,2000,1000,FPGA_117_1_11,117,1,11,A2F_12947,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,980,40,2000,1000,FPGA_117_1_12,117,1,12,A2F_12948,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,980,40,2000,1000,FPGA_117_1_13,117,1,13,A2F_12949,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,70,40,1000,1000,FPGA_117_1_24,117,1,24,F2A_12960,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_25,117,1,25,F2A_12961,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_26,117,1,26,F2A_12962,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_27,117,1,27,F2A_12963,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_28,117,1,28,F2A_12964,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_29,117,1,29,F2A_12965,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_30,117,1,30,F2A_12966,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_31,117,1,31,F2A_12967,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_32,117,1,32,F2A_12968,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,200,40,1000,2000,FPGA_117_1_33,117,1,33,F2A_12969,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,330,40,1000,3000,FPGA_117_1_34,117,1,34,F2A_12970,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,330,40,1000,3000,FPGA_117_1_35,117,1,35,F2A_12971,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,330,40,1000,3000,FPGA_117_1_36,117,1,36,F2A_12972,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,330,40,1000,3000,FPGA_117_1_37,117,1,37,F2A_12973,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_38,117,1,38,F2A_12974,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_39,117,1,39,F2A_12975,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,590,40,1000,5000,FPGA_117_1_40,117,1,40,F2A_12976,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,720,40,1000,6000,FPGA_117_1_41,117,1,41,F2A_12977,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,720,40,1000,6000,FPGA_117_1_42,117,1,42,F2A_12978,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,720,40,1000,6000,FPGA_117_1_43,117,1,43,F2A_12979,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,720,40,1000,6000,FPGA_117_1_44,117,1,44,F2A_12980,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_19,Bank_H_5_19,FAKE,720,40,1000,6000,FPGA_117_1_45,117,1,45,F2A_12981,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_46,117,1,46,F2A_12982,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_47,117,1,47,F2A_12983,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_48,117,1,48,F2A_12984,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_49,117,1,49,F2A_12985,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_50,117,1,50,F2A_12986,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_51,117,1,51,F2A_12987,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_20,Bank_H_5_20,FAKE,720,40,1000,6000,FPGA_117_1_52,117,1,52,F2A_12988,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_0,118,1,0,A2F_12864,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_1,118,1,1,A2F_12865,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_2,118,1,2,A2F_12866,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_3,118,1,3,A2F_12867,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_4,118,1,4,A2F_12868,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_118_1_5,118,1,5,A2F_12869,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_118_1_6,118,1,6,A2F_12870,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_118_1_7,118,1,7,A2F_12871,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_118_1_8,118,1,8,A2F_12872,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_118_1_9,118,1,9,A2F_12873,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_118_1_10,118,1,10,A2F_12874,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_24,118,1,24,F2A_12888,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_25,118,1,25,F2A_12889,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_26,118,1,26,F2A_12890,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_27,118,1,27,F2A_12891,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_28,118,1,28,F2A_12892,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_29,118,1,29,F2A_12893,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_30,118,1,30,F2A_12894,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_31,118,1,31,F2A_12895,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_118_1_32,118,1,32,F2A_12896,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_119_1_0,119,1,0,A2F_12792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_119_1_1,119,1,1,A2F_12793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,460,40,1000,4000,FPGA_119_1_2,119,1,2,A2F_12794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_3,119,1,3,A2F_12795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_4,119,1,4,A2F_12796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_5,119,1,5,A2F_12797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_6,119,1,6,A2F_12798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_7,119,1,7,A2F_12799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_8,119,1,8,A2F_12800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_9,119,1,9,A2F_12801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_10,119,1,10,A2F_12802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,980,40,2000,1000,FPGA_119_1_11,119,1,11,A2F_12803,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,980,40,2000,1000,FPGA_119_1_12,119,1,12,A2F_12804,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,980,40,2000,1000,FPGA_119_1_13,119,1,13,A2F_12805,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,70,40,1000,1000,FPGA_119_1_24,119,1,24,F2A_12816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_25,119,1,25,F2A_12817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_26,119,1,26,F2A_12818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_27,119,1,27,F2A_12819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_28,119,1,28,F2A_12820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_29,119,1,29,F2A_12821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_30,119,1,30,F2A_12822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_31,119,1,31,F2A_12823,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_32,119,1,32,F2A_12824,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,200,40,1000,2000,FPGA_119_1_33,119,1,33,F2A_12825,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_119_1_34,119,1,34,F2A_12826,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_119_1_35,119,1,35,F2A_12827,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_119_1_36,119,1,36,F2A_12828,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,330,40,1000,3000,FPGA_119_1_37,119,1,37,F2A_12829,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_38,119,1,38,F2A_12830,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_39,119,1,39,F2A_12831,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,590,40,1000,5000,FPGA_119_1_40,119,1,40,F2A_12832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,720,40,1000,6000,FPGA_119_1_41,119,1,41,F2A_12833,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,720,40,1000,6000,FPGA_119_1_42,119,1,42,F2A_12834,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,720,40,1000,6000,FPGA_119_1_43,119,1,43,F2A_12835,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,720,40,1000,6000,FPGA_119_1_44,119,1,44,F2A_12836,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_21,Bank_H_5_21,FAKE,720,40,1000,6000,FPGA_119_1_45,119,1,45,F2A_12837,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_46,119,1,46,F2A_12838,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_47,119,1,47,F2A_12839,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_48,119,1,48,F2A_12840,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_49,119,1,49,F2A_12841,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_50,119,1,50,F2A_12842,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_51,119,1,51,F2A_12843,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_22,Bank_H_5_22,FAKE,720,40,1000,6000,FPGA_119_1_52,119,1,52,F2A_12844,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,460,40,1000,4000,FPGA_120_1_0,120,1,0,A2F_12720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,460,40,1000,4000,FPGA_120_1_1,120,1,1,A2F_12721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,460,40,1000,4000,FPGA_120_1_2,120,1,2,A2F_12722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_3,120,1,3,A2F_12723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_4,120,1,4,A2F_12724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_5,120,1,5,A2F_12725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_6,120,1,6,A2F_12726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_7,120,1,7,A2F_12727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_8,120,1,8,A2F_12728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_9,120,1,9,A2F_12729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_10,120,1,10,A2F_12730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,980,40,2000,1000,FPGA_120_1_11,120,1,11,A2F_12731,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,980,40,2000,1000,FPGA_120_1_12,120,1,12,A2F_12732,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,980,40,2000,1000,FPGA_120_1_13,120,1,13,A2F_12733,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,70,40,1000,1000,FPGA_120_1_24,120,1,24,F2A_12744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_25,120,1,25,F2A_12745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_26,120,1,26,F2A_12746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_27,120,1,27,F2A_12747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_28,120,1,28,F2A_12748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_29,120,1,29,F2A_12749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_30,120,1,30,F2A_12750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_31,120,1,31,F2A_12751,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_32,120,1,32,F2A_12752,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,200,40,1000,2000,FPGA_120_1_33,120,1,33,F2A_12753,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,330,40,1000,3000,FPGA_120_1_34,120,1,34,F2A_12754,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,330,40,1000,3000,FPGA_120_1_35,120,1,35,F2A_12755,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,330,40,1000,3000,FPGA_120_1_36,120,1,36,F2A_12756,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,330,40,1000,3000,FPGA_120_1_37,120,1,37,F2A_12757,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_38,120,1,38,F2A_12758,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_39,120,1,39,F2A_12759,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,590,40,1000,5000,FPGA_120_1_40,120,1,40,F2A_12760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,720,40,1000,6000,FPGA_120_1_41,120,1,41,F2A_12761,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,720,40,1000,6000,FPGA_120_1_42,120,1,42,F2A_12762,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,720,40,1000,6000,FPGA_120_1_43,120,1,43,F2A_12763,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,720,40,1000,6000,FPGA_120_1_44,120,1,44,F2A_12764,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_23,Bank_H_5_23,FAKE,720,40,1000,6000,FPGA_120_1_45,120,1,45,F2A_12765,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_46,120,1,46,F2A_12766,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_47,120,1,47,F2A_12767,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_48,120,1,48,F2A_12768,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_49,120,1,49,F2A_12769,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_50,120,1,50,F2A_12770,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_51,120,1,51,F2A_12771,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_24,Bank_H_5_24,FAKE,720,40,1000,6000,FPGA_120_1_52,120,1,52,F2A_12772,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,460,40,1000,4000,FPGA_122_1_0,122,1,0,A2F_12576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,460,40,1000,4000,FPGA_122_1_1,122,1,1,A2F_12577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,460,40,1000,4000,FPGA_122_1_2,122,1,2,A2F_12578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_3,122,1,3,A2F_12579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_4,122,1,4,A2F_12580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_5,122,1,5,A2F_12581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_6,122,1,6,A2F_12582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_7,122,1,7,A2F_12583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_8,122,1,8,A2F_12584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_9,122,1,9,A2F_12585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_10,122,1,10,A2F_12586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,980,40,2000,1000,FPGA_122_1_11,122,1,11,A2F_12587,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,980,40,2000,1000,FPGA_122_1_12,122,1,12,A2F_12588,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,980,40,2000,1000,FPGA_122_1_13,122,1,13,A2F_12589,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,70,40,1000,1000,FPGA_122_1_24,122,1,24,F2A_12600,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_122_1_25,122,1,25,F2A_12601,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_122_1_26,122,1,26,F2A_12602,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_122_1_27,122,1,27,F2A_12603,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_122_1_28,122,1,28,F2A_12604,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_122_1_29,122,1,29,F2A_12605,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_122_1_30,122,1,30,F2A_12606,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_122_1_31,122,1,31,F2A_12607,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_122_1_32,122,1,32,F2A_12608,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,200,40,1000,2000,FPGA_122_1_33,122,1,33,F2A_12609,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,330,40,1000,3000,FPGA_122_1_34,122,1,34,F2A_12610,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,330,40,1000,3000,FPGA_122_1_35,122,1,35,F2A_12611,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,330,40,1000,3000,FPGA_122_1_36,122,1,36,F2A_12612,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,330,40,1000,3000,FPGA_122_1_37,122,1,37,F2A_12613,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_38,122,1,38,F2A_12614,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_39,122,1,39,F2A_12615,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,590,40,1000,5000,FPGA_122_1_40,122,1,40,F2A_12616,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,720,40,1000,6000,FPGA_122_1_41,122,1,41,F2A_12617,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,720,40,1000,6000,FPGA_122_1_42,122,1,42,F2A_12618,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,720,40,1000,6000,FPGA_122_1_43,122,1,43,F2A_12619,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,720,40,1000,6000,FPGA_122_1_44,122,1,44,F2A_12620,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_25,Bank_H_5_25,FAKE,720,40,1000,6000,FPGA_122_1_45,122,1,45,F2A_12621,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_122_1_46,122,1,46,F2A_12622,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_122_1_47,122,1,47,F2A_12623,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_122_1_48,122,1,48,F2A_12624,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_122_1_49,122,1,49,F2A_12625,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_122_1_50,122,1,50,F2A_12626,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_122_1_51,122,1,51,F2A_12627,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_26,Bank_H_5_26,FAKE,720,40,1000,6000,FPGA_122_1_52,122,1,52,F2A_12628,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,460,40,1000,4000,FPGA_123_1_0,123,1,0,A2F_12504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,460,40,1000,4000,FPGA_123_1_1,123,1,1,A2F_12505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,460,40,1000,4000,FPGA_123_1_2,123,1,2,A2F_12506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_3,123,1,3,A2F_12507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_4,123,1,4,A2F_12508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_5,123,1,5,A2F_12509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_6,123,1,6,A2F_12510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_7,123,1,7,A2F_12511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_8,123,1,8,A2F_12512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_9,123,1,9,A2F_12513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_10,123,1,10,A2F_12514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,980,40,2000,1000,FPGA_123_1_11,123,1,11,A2F_12515,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,980,40,2000,1000,FPGA_123_1_12,123,1,12,A2F_12516,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,980,40,2000,1000,FPGA_123_1_13,123,1,13,A2F_12517,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,70,40,1000,1000,FPGA_123_1_24,123,1,24,F2A_12528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_25,123,1,25,F2A_12529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_26,123,1,26,F2A_12530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_27,123,1,27,F2A_12531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_28,123,1,28,F2A_12532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_29,123,1,29,F2A_12533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_30,123,1,30,F2A_12534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_31,123,1,31,F2A_12535,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_32,123,1,32,F2A_12536,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,200,40,1000,2000,FPGA_123_1_33,123,1,33,F2A_12537,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,330,40,1000,3000,FPGA_123_1_34,123,1,34,F2A_12538,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,330,40,1000,3000,FPGA_123_1_35,123,1,35,F2A_12539,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,330,40,1000,3000,FPGA_123_1_36,123,1,36,F2A_12540,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,330,40,1000,3000,FPGA_123_1_37,123,1,37,F2A_12541,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_38,123,1,38,F2A_12542,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_39,123,1,39,F2A_12543,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,590,40,1000,5000,FPGA_123_1_40,123,1,40,F2A_12544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,720,40,1000,6000,FPGA_123_1_41,123,1,41,F2A_12545,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,720,40,1000,6000,FPGA_123_1_42,123,1,42,F2A_12546,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,720,40,1000,6000,FPGA_123_1_43,123,1,43,F2A_12547,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,720,40,1000,6000,FPGA_123_1_44,123,1,44,F2A_12548,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_27,Bank_H_5_27,FAKE,720,40,1000,6000,FPGA_123_1_45,123,1,45,F2A_12549,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_46,123,1,46,F2A_12550,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_47,123,1,47,F2A_12551,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_48,123,1,48,F2A_12552,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_49,123,1,49,F2A_12553,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_50,123,1,50,F2A_12554,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_51,123,1,51,F2A_12555,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_28,Bank_H_5_28,FAKE,720,40,1000,6000,FPGA_123_1_52,123,1,52,F2A_12556,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,460,40,1000,4000,FPGA_124_1_0,124,1,0,A2F_12432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,460,40,1000,4000,FPGA_124_1_1,124,1,1,A2F_12433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,460,40,1000,4000,FPGA_124_1_2,124,1,2,A2F_12434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_3,124,1,3,A2F_12435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_4,124,1,4,A2F_12436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_5,124,1,5,A2F_12437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_6,124,1,6,A2F_12438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_7,124,1,7,A2F_12439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_8,124,1,8,A2F_12440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_9,124,1,9,A2F_12441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_10,124,1,10,A2F_12442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,980,40,2000,1000,FPGA_124_1_11,124,1,11,A2F_12443,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,980,40,2000,1000,FPGA_124_1_12,124,1,12,A2F_12444,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,980,40,2000,1000,FPGA_124_1_13,124,1,13,A2F_12445,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,70,40,1000,1000,FPGA_124_1_24,124,1,24,F2A_12456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_25,124,1,25,F2A_12457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_26,124,1,26,F2A_12458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_27,124,1,27,F2A_12459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_28,124,1,28,F2A_12460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_29,124,1,29,F2A_12461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_30,124,1,30,F2A_12462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_31,124,1,31,F2A_12463,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_32,124,1,32,F2A_12464,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,200,40,1000,2000,FPGA_124_1_33,124,1,33,F2A_12465,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,330,40,1000,3000,FPGA_124_1_34,124,1,34,F2A_12466,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,330,40,1000,3000,FPGA_124_1_35,124,1,35,F2A_12467,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,330,40,1000,3000,FPGA_124_1_36,124,1,36,F2A_12468,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,330,40,1000,3000,FPGA_124_1_37,124,1,37,F2A_12469,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_38,124,1,38,F2A_12470,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_39,124,1,39,F2A_12471,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,590,40,1000,5000,FPGA_124_1_40,124,1,40,F2A_12472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,720,40,1000,6000,FPGA_124_1_41,124,1,41,F2A_12473,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,720,40,1000,6000,FPGA_124_1_42,124,1,42,F2A_12474,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,720,40,1000,6000,FPGA_124_1_43,124,1,43,F2A_12475,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,720,40,1000,6000,FPGA_124_1_44,124,1,44,F2A_12476,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_29,Bank_H_5_29,FAKE,720,40,1000,6000,FPGA_124_1_45,124,1,45,F2A_12477,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_46,124,1,46,F2A_12478,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_47,124,1,47,F2A_12479,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_48,124,1,48,F2A_12480,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_49,124,1,49,F2A_12481,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_50,124,1,50,F2A_12482,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_51,124,1,51,F2A_12483,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_30,Bank_H_5_30,FAKE,720,40,1000,6000,FPGA_124_1_52,124,1,52,F2A_12484,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,460,40,1000,4000,FPGA_125_1_0,125,1,0,A2F_12360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,460,40,1000,4000,FPGA_125_1_1,125,1,1,A2F_12361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,460,40,1000,4000,FPGA_125_1_2,125,1,2,A2F_12362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_3,125,1,3,A2F_12363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_4,125,1,4,A2F_12364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_5,125,1,5,A2F_12365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_6,125,1,6,A2F_12366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_7,125,1,7,A2F_12367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_8,125,1,8,A2F_12368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_9,125,1,9,A2F_12369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_10,125,1,10,A2F_12370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,980,40,2000,1000,FPGA_125_1_11,125,1,11,A2F_12371,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,980,40,2000,1000,FPGA_125_1_12,125,1,12,A2F_12372,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,980,40,2000,1000,FPGA_125_1_13,125,1,13,A2F_12373,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,70,40,1000,1000,FPGA_125_1_24,125,1,24,F2A_12384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_25,125,1,25,F2A_12385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_26,125,1,26,F2A_12386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_27,125,1,27,F2A_12387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_28,125,1,28,F2A_12388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_29,125,1,29,F2A_12389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_30,125,1,30,F2A_12390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_31,125,1,31,F2A_12391,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_32,125,1,32,F2A_12392,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,200,40,1000,2000,FPGA_125_1_33,125,1,33,F2A_12393,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,330,40,1000,3000,FPGA_125_1_34,125,1,34,F2A_12394,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,330,40,1000,3000,FPGA_125_1_35,125,1,35,F2A_12395,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,330,40,1000,3000,FPGA_125_1_36,125,1,36,F2A_12396,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,330,40,1000,3000,FPGA_125_1_37,125,1,37,F2A_12397,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_38,125,1,38,F2A_12398,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_39,125,1,39,F2A_12399,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,590,40,1000,5000,FPGA_125_1_40,125,1,40,F2A_12400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,720,40,1000,6000,FPGA_125_1_41,125,1,41,F2A_12401,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,720,40,1000,6000,FPGA_125_1_42,125,1,42,F2A_12402,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,720,40,1000,6000,FPGA_125_1_43,125,1,43,F2A_12403,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,720,40,1000,6000,FPGA_125_1_44,125,1,44,F2A_12404,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_31,Bank_H_5_31,FAKE,720,40,1000,6000,FPGA_125_1_45,125,1,45,F2A_12405,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_46,125,1,46,F2A_12406,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_47,125,1,47,F2A_12407,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_48,125,1,48,F2A_12408,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_49,125,1,49,F2A_12409,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_50,125,1,50,F2A_12410,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_51,125,1,51,F2A_12411,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_32,Bank_H_5_32,FAKE,720,40,1000,6000,FPGA_125_1_52,125,1,52,F2A_12412,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,460,40,1000,4000,FPGA_126_1_0,126,1,0,A2F_12288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,460,40,1000,4000,FPGA_126_1_1,126,1,1,A2F_12289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,460,40,1000,4000,FPGA_126_1_2,126,1,2,A2F_12290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_3,126,1,3,A2F_12291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_4,126,1,4,A2F_12292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_5,126,1,5,A2F_12293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_6,126,1,6,A2F_12294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_7,126,1,7,A2F_12295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_8,126,1,8,A2F_12296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_9,126,1,9,A2F_12297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_10,126,1,10,A2F_12298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,980,40,2000,1000,FPGA_126_1_11,126,1,11,A2F_12299,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,980,40,2000,1000,FPGA_126_1_12,126,1,12,A2F_12300,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,980,40,2000,1000,FPGA_126_1_13,126,1,13,A2F_12301,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,70,40,1000,1000,FPGA_126_1_24,126,1,24,F2A_12312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_25,126,1,25,F2A_12313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_26,126,1,26,F2A_12314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_27,126,1,27,F2A_12315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_28,126,1,28,F2A_12316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_29,126,1,29,F2A_12317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_30,126,1,30,F2A_12318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_31,126,1,31,F2A_12319,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_32,126,1,32,F2A_12320,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,200,40,1000,2000,FPGA_126_1_33,126,1,33,F2A_12321,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,330,40,1000,3000,FPGA_126_1_34,126,1,34,F2A_12322,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,330,40,1000,3000,FPGA_126_1_35,126,1,35,F2A_12323,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,330,40,1000,3000,FPGA_126_1_36,126,1,36,F2A_12324,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,330,40,1000,3000,FPGA_126_1_37,126,1,37,F2A_12325,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_38,126,1,38,F2A_12326,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_39,126,1,39,F2A_12327,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,590,40,1000,5000,FPGA_126_1_40,126,1,40,F2A_12328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,720,40,1000,6000,FPGA_126_1_41,126,1,41,F2A_12329,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,720,40,1000,6000,FPGA_126_1_42,126,1,42,F2A_12330,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,720,40,1000,6000,FPGA_126_1_43,126,1,43,F2A_12331,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,720,40,1000,6000,FPGA_126_1_44,126,1,44,F2A_12332,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_33,Bank_H_5_33,FAKE,720,40,1000,6000,FPGA_126_1_45,126,1,45,F2A_12333,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_46,126,1,46,F2A_12334,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_47,126,1,47,F2A_12335,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_48,126,1,48,F2A_12336,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_49,126,1,49,F2A_12337,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_50,126,1,50,F2A_12338,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_51,126,1,51,F2A_12339,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_34,Bank_H_5_34,FAKE,720,40,1000,6000,FPGA_126_1_52,126,1,52,F2A_12340,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,460,40,1000,4000,FPGA_128_1_0,128,1,0,A2F_12144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,460,40,1000,4000,FPGA_128_1_1,128,1,1,A2F_12145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,460,40,1000,4000,FPGA_128_1_2,128,1,2,A2F_12146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_3,128,1,3,A2F_12147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_4,128,1,4,A2F_12148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_5,128,1,5,A2F_12149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_6,128,1,6,A2F_12150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_7,128,1,7,A2F_12151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_8,128,1,8,A2F_12152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_9,128,1,9,A2F_12153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_10,128,1,10,A2F_12154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,980,40,2000,1000,FPGA_128_1_11,128,1,11,A2F_12155,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,980,40,2000,1000,FPGA_128_1_12,128,1,12,A2F_12156,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,980,40,2000,1000,FPGA_128_1_13,128,1,13,A2F_12157,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,70,40,1000,1000,FPGA_128_1_24,128,1,24,F2A_12168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_128_1_25,128,1,25,F2A_12169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_128_1_26,128,1,26,F2A_12170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_128_1_27,128,1,27,F2A_12171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_128_1_28,128,1,28,F2A_12172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_128_1_29,128,1,29,F2A_12173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_128_1_30,128,1,30,F2A_12174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_128_1_31,128,1,31,F2A_12175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_128_1_32,128,1,32,F2A_12176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,200,40,1000,2000,FPGA_128_1_33,128,1,33,F2A_12177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,330,40,1000,3000,FPGA_128_1_34,128,1,34,F2A_12178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,330,40,1000,3000,FPGA_128_1_35,128,1,35,F2A_12179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,330,40,1000,3000,FPGA_128_1_36,128,1,36,F2A_12180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,330,40,1000,3000,FPGA_128_1_37,128,1,37,F2A_12181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_38,128,1,38,F2A_12182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_39,128,1,39,F2A_12183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,590,40,1000,5000,FPGA_128_1_40,128,1,40,F2A_12184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,720,40,1000,6000,FPGA_128_1_41,128,1,41,F2A_12185,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,720,40,1000,6000,FPGA_128_1_42,128,1,42,F2A_12186,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,720,40,1000,6000,FPGA_128_1_43,128,1,43,F2A_12187,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,720,40,1000,6000,FPGA_128_1_44,128,1,44,F2A_12188,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_35,Bank_H_5_35,FAKE,720,40,1000,6000,FPGA_128_1_45,128,1,45,F2A_12189,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_128_1_46,128,1,46,F2A_12190,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_128_1_47,128,1,47,F2A_12191,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_128_1_48,128,1,48,F2A_12192,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_128_1_49,128,1,49,F2A_12193,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_128_1_50,128,1,50,F2A_12194,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_128_1_51,128,1,51,F2A_12195,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_36,Bank_H_5_36,FAKE,720,40,1000,6000,FPGA_128_1_52,128,1,52,F2A_12196,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,460,40,1000,4000,FPGA_129_1_0,129,1,0,A2F_12072,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,460,40,1000,4000,FPGA_129_1_1,129,1,1,A2F_12073,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,460,40,1000,4000,FPGA_129_1_2,129,1,2,A2F_12074,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_3,129,1,3,A2F_12075,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_4,129,1,4,A2F_12076,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_5,129,1,5,A2F_12077,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_6,129,1,6,A2F_12078,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_7,129,1,7,A2F_12079,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_8,129,1,8,A2F_12080,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_9,129,1,9,A2F_12081,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_10,129,1,10,A2F_12082,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,980,40,2000,1000,FPGA_129_1_11,129,1,11,A2F_12083,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,980,40,2000,1000,FPGA_129_1_12,129,1,12,A2F_12084,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,980,40,2000,1000,FPGA_129_1_13,129,1,13,A2F_12085,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,70,40,1000,1000,FPGA_129_1_24,129,1,24,F2A_12096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_25,129,1,25,F2A_12097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_26,129,1,26,F2A_12098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_27,129,1,27,F2A_12099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_28,129,1,28,F2A_12100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_29,129,1,29,F2A_12101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_30,129,1,30,F2A_12102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_31,129,1,31,F2A_12103,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_32,129,1,32,F2A_12104,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,200,40,1000,2000,FPGA_129_1_33,129,1,33,F2A_12105,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,330,40,1000,3000,FPGA_129_1_34,129,1,34,F2A_12106,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,330,40,1000,3000,FPGA_129_1_35,129,1,35,F2A_12107,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,330,40,1000,3000,FPGA_129_1_36,129,1,36,F2A_12108,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,330,40,1000,3000,FPGA_129_1_37,129,1,37,F2A_12109,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_38,129,1,38,F2A_12110,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_39,129,1,39,F2A_12111,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,590,40,1000,5000,FPGA_129_1_40,129,1,40,F2A_12112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,720,40,1000,6000,FPGA_129_1_41,129,1,41,F2A_12113,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,720,40,1000,6000,FPGA_129_1_42,129,1,42,F2A_12114,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,720,40,1000,6000,FPGA_129_1_43,129,1,43,F2A_12115,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,720,40,1000,6000,FPGA_129_1_44,129,1,44,F2A_12116,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_37,Bank_H_5_37,FAKE,720,40,1000,6000,FPGA_129_1_45,129,1,45,F2A_12117,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_46,129,1,46,F2A_12118,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_47,129,1,47,F2A_12119,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_48,129,1,48,F2A_12120,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_49,129,1,49,F2A_12121,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_50,129,1,50,F2A_12122,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_51,129,1,51,F2A_12123,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_38,Bank_H_5_38,FAKE,720,40,1000,6000,FPGA_129_1_52,129,1,52,F2A_12124,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,460,40,1000,4000,FPGA_130_1_0,130,1,0,A2F_12000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,460,40,1000,4000,FPGA_130_1_1,130,1,1,A2F_12001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,460,40,1000,4000,FPGA_130_1_2,130,1,2,A2F_12002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_3,130,1,3,A2F_12003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_4,130,1,4,A2F_12004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_5,130,1,5,A2F_12005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_6,130,1,6,A2F_12006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_7,130,1,7,A2F_12007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_8,130,1,8,A2F_12008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_9,130,1,9,A2F_12009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_10,130,1,10,A2F_12010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,980,40,2000,1000,FPGA_130_1_11,130,1,11,A2F_12011,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,980,40,2000,1000,FPGA_130_1_12,130,1,12,A2F_12012,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,980,40,2000,1000,FPGA_130_1_13,130,1,13,A2F_12013,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,70,40,1000,1000,FPGA_130_1_24,130,1,24,F2A_12024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_25,130,1,25,F2A_12025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_26,130,1,26,F2A_12026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_27,130,1,27,F2A_12027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_28,130,1,28,F2A_12028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_29,130,1,29,F2A_12029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_30,130,1,30,F2A_12030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_31,130,1,31,F2A_12031,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_32,130,1,32,F2A_12032,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,200,40,1000,2000,FPGA_130_1_33,130,1,33,F2A_12033,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,330,40,1000,3000,FPGA_130_1_34,130,1,34,F2A_12034,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,330,40,1000,3000,FPGA_130_1_35,130,1,35,F2A_12035,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,330,40,1000,3000,FPGA_130_1_36,130,1,36,F2A_12036,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,330,40,1000,3000,FPGA_130_1_37,130,1,37,F2A_12037,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_38,130,1,38,F2A_12038,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_39,130,1,39,F2A_12039,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,590,40,1000,5000,FPGA_130_1_40,130,1,40,F2A_12040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,720,40,1000,6000,FPGA_130_1_41,130,1,41,F2A_12041,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,720,40,1000,6000,FPGA_130_1_42,130,1,42,F2A_12042,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,720,40,1000,6000,FPGA_130_1_43,130,1,43,F2A_12043,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,720,40,1000,6000,FPGA_130_1_44,130,1,44,F2A_12044,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_39,Bank_H_5_39,FAKE,720,40,1000,6000,FPGA_130_1_45,130,1,45,F2A_12045,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_46,130,1,46,F2A_12046,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_47,130,1,47,F2A_12047,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_48,130,1,48,F2A_12048,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_49,130,1,49,F2A_12049,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_50,130,1,50,F2A_12050,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_51,130,1,51,F2A_12051,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_5_40,Bank_H_5_40,FAKE,720,40,1000,6000,FPGA_130_1_52,130,1,52,F2A_12052,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,330,40,1000,3000,FPGA_131_1_0,131,1,0,A2F_11928,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,330,40,1000,3000,FPGA_131_1_1,131,1,1,A2F_11929,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,330,40,1000,3000,FPGA_131_1_2,131,1,2,A2F_11930,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,330,40,1000,3000,FPGA_131_1_3,131,1,3,A2F_11931,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,330,40,1000,3000,FPGA_131_1_4,131,1,4,A2F_11932,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,330,40,1000,3000,FPGA_131_1_5,131,1,5,A2F_11933,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,460,40,1000,4000,FPGA_131_1_6,131,1,6,A2F_11934,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,460,40,1000,4000,FPGA_131_1_7,131,1,7,A2F_11935,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,460,40,1000,4000,FPGA_131_1_8,131,1,8,A2F_11936,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,460,40,1000,4000,FPGA_131_1_9,131,1,9,A2F_11937,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,460,40,1000,4000,FPGA_131_1_10,131,1,10,A2F_11938,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,70,40,1000,1000,FPGA_131_1_24,131,1,24,F2A_11952,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,70,40,1000,1000,FPGA_131_1_25,131,1,25,F2A_11953,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,70,40,1000,1000,FPGA_131_1_26,131,1,26,F2A_11954,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,70,40,1000,1000,FPGA_131_1_27,131,1,27,F2A_11955,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,70,40,1000,1000,FPGA_131_1_28,131,1,28,F2A_11956,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,70,40,1000,1000,FPGA_131_1_29,131,1,29,F2A_11957,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,70,40,1000,1000,FPGA_131_1_30,131,1,30,F2A_11958,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,70,40,1000,1000,FPGA_131_1_31,131,1,31,F2A_11959,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,70,40,1000,1000,FPGA_131_1_32,131,1,32,F2A_11960,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,460,40,1000,4000,FPGA_132_1_0,132,1,0,A2F_11856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,460,40,1000,4000,FPGA_132_1_1,132,1,1,A2F_11857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,460,40,1000,4000,FPGA_132_1_2,132,1,2,A2F_11858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_3,132,1,3,A2F_11859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_4,132,1,4,A2F_11860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_5,132,1,5,A2F_11861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_6,132,1,6,A2F_11862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_7,132,1,7,A2F_11863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_8,132,1,8,A2F_11864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_9,132,1,9,A2F_11865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_10,132,1,10,A2F_11866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,980,40,2000,1000,FPGA_132_1_11,132,1,11,A2F_11867,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,980,40,2000,1000,FPGA_132_1_12,132,1,12,A2F_11868,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_2,Bank_H_6_2,FAKE,980,40,2000,1000,FPGA_132_1_13,132,1,13,A2F_11869,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,70,40,1000,1000,FPGA_132_1_24,132,1,24,F2A_11880,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,200,40,1000,2000,FPGA_132_1_25,132,1,25,F2A_11881,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,200,40,1000,2000,FPGA_132_1_26,132,1,26,F2A_11882,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,200,40,1000,2000,FPGA_132_1_27,132,1,27,F2A_11883,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,200,40,1000,2000,FPGA_132_1_28,132,1,28,F2A_11884,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,200,40,1000,2000,FPGA_132_1_29,132,1,29,F2A_11885,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,200,40,1000,2000,FPGA_132_1_30,132,1,30,F2A_11886,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,200,40,1000,2000,FPGA_132_1_31,132,1,31,F2A_11887,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,200,40,1000,2000,FPGA_132_1_32,132,1,32,F2A_11888,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,200,40,1000,2000,FPGA_132_1_33,132,1,33,F2A_11889,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,330,40,1000,3000,FPGA_132_1_34,132,1,34,F2A_11890,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,330,40,1000,3000,FPGA_132_1_35,132,1,35,F2A_11891,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,330,40,1000,3000,FPGA_132_1_36,132,1,36,F2A_11892,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,330,40,1000,3000,FPGA_132_1_37,132,1,37,F2A_11893,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_38,132,1,38,F2A_11894,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_39,132,1,39,F2A_11895,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,590,40,1000,5000,FPGA_132_1_40,132,1,40,F2A_11896,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,720,40,1000,6000,FPGA_132_1_41,132,1,41,F2A_11897,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,720,40,1000,6000,FPGA_132_1_42,132,1,42,F2A_11898,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,720,40,1000,6000,FPGA_132_1_43,132,1,43,F2A_11899,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,720,40,1000,6000,FPGA_132_1_44,132,1,44,F2A_11900,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_1,Bank_H_6_1,FAKE,720,40,1000,6000,FPGA_132_1_45,132,1,45,F2A_11901,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_2,Bank_H_6_2,FAKE,720,40,1000,6000,FPGA_132_1_46,132,1,46,F2A_11902,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_2,Bank_H_6_2,FAKE,720,40,1000,6000,FPGA_132_1_47,132,1,47,F2A_11903,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_2,Bank_H_6_2,FAKE,720,40,1000,6000,FPGA_132_1_48,132,1,48,F2A_11904,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_2,Bank_H_6_2,FAKE,720,40,1000,6000,FPGA_132_1_49,132,1,49,F2A_11905,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_2,Bank_H_6_2,FAKE,720,40,1000,6000,FPGA_132_1_50,132,1,50,F2A_11906,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_2,Bank_H_6_2,FAKE,720,40,1000,6000,FPGA_132_1_51,132,1,51,F2A_11907,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_2,Bank_H_6_2,FAKE,720,40,1000,6000,FPGA_132_1_52,132,1,52,F2A_11908,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,460,40,1000,4000,FPGA_134_1_0,134,1,0,A2F_11712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,460,40,1000,4000,FPGA_134_1_1,134,1,1,A2F_11713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,460,40,1000,4000,FPGA_134_1_2,134,1,2,A2F_11714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_3,134,1,3,A2F_11715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_4,134,1,4,A2F_11716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_5,134,1,5,A2F_11717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_6,134,1,6,A2F_11718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_7,134,1,7,A2F_11719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_8,134,1,8,A2F_11720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_9,134,1,9,A2F_11721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_10,134,1,10,A2F_11722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,980,40,2000,1000,FPGA_134_1_11,134,1,11,A2F_11723,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,980,40,2000,1000,FPGA_134_1_12,134,1,12,A2F_11724,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_4,Bank_H_6_4,FAKE,980,40,2000,1000,FPGA_134_1_13,134,1,13,A2F_11725,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,70,40,1000,1000,FPGA_134_1_24,134,1,24,F2A_11736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,200,40,1000,2000,FPGA_134_1_25,134,1,25,F2A_11737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,200,40,1000,2000,FPGA_134_1_26,134,1,26,F2A_11738,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,200,40,1000,2000,FPGA_134_1_27,134,1,27,F2A_11739,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,200,40,1000,2000,FPGA_134_1_28,134,1,28,F2A_11740,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,200,40,1000,2000,FPGA_134_1_29,134,1,29,F2A_11741,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,200,40,1000,2000,FPGA_134_1_30,134,1,30,F2A_11742,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,200,40,1000,2000,FPGA_134_1_31,134,1,31,F2A_11743,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,200,40,1000,2000,FPGA_134_1_32,134,1,32,F2A_11744,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,200,40,1000,2000,FPGA_134_1_33,134,1,33,F2A_11745,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,330,40,1000,3000,FPGA_134_1_34,134,1,34,F2A_11746,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,330,40,1000,3000,FPGA_134_1_35,134,1,35,F2A_11747,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,330,40,1000,3000,FPGA_134_1_36,134,1,36,F2A_11748,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,330,40,1000,3000,FPGA_134_1_37,134,1,37,F2A_11749,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_38,134,1,38,F2A_11750,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_39,134,1,39,F2A_11751,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,590,40,1000,5000,FPGA_134_1_40,134,1,40,F2A_11752,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,720,40,1000,6000,FPGA_134_1_41,134,1,41,F2A_11753,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,720,40,1000,6000,FPGA_134_1_42,134,1,42,F2A_11754,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,720,40,1000,6000,FPGA_134_1_43,134,1,43,F2A_11755,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,720,40,1000,6000,FPGA_134_1_44,134,1,44,F2A_11756,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_3,Bank_H_6_3,FAKE,720,40,1000,6000,FPGA_134_1_45,134,1,45,F2A_11757,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_4,Bank_H_6_4,FAKE,720,40,1000,6000,FPGA_134_1_46,134,1,46,F2A_11758,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_4,Bank_H_6_4,FAKE,720,40,1000,6000,FPGA_134_1_47,134,1,47,F2A_11759,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_4,Bank_H_6_4,FAKE,720,40,1000,6000,FPGA_134_1_48,134,1,48,F2A_11760,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_4,Bank_H_6_4,FAKE,720,40,1000,6000,FPGA_134_1_49,134,1,49,F2A_11761,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_4,Bank_H_6_4,FAKE,720,40,1000,6000,FPGA_134_1_50,134,1,50,F2A_11762,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_4,Bank_H_6_4,FAKE,720,40,1000,6000,FPGA_134_1_51,134,1,51,F2A_11763,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_4,Bank_H_6_4,FAKE,720,40,1000,6000,FPGA_134_1_52,134,1,52,F2A_11764,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,460,40,1000,4000,FPGA_135_1_0,135,1,0,A2F_11640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,460,40,1000,4000,FPGA_135_1_1,135,1,1,A2F_11641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,460,40,1000,4000,FPGA_135_1_2,135,1,2,A2F_11642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_3,135,1,3,A2F_11643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_4,135,1,4,A2F_11644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_5,135,1,5,A2F_11645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_6,135,1,6,A2F_11646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_7,135,1,7,A2F_11647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_8,135,1,8,A2F_11648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_9,135,1,9,A2F_11649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_10,135,1,10,A2F_11650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,980,40,2000,1000,FPGA_135_1_11,135,1,11,A2F_11651,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,980,40,2000,1000,FPGA_135_1_12,135,1,12,A2F_11652,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_6,Bank_H_6_6,FAKE,980,40,2000,1000,FPGA_135_1_13,135,1,13,A2F_11653,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,70,40,1000,1000,FPGA_135_1_24,135,1,24,F2A_11664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,200,40,1000,2000,FPGA_135_1_25,135,1,25,F2A_11665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,200,40,1000,2000,FPGA_135_1_26,135,1,26,F2A_11666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,200,40,1000,2000,FPGA_135_1_27,135,1,27,F2A_11667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,200,40,1000,2000,FPGA_135_1_28,135,1,28,F2A_11668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,200,40,1000,2000,FPGA_135_1_29,135,1,29,F2A_11669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,200,40,1000,2000,FPGA_135_1_30,135,1,30,F2A_11670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,200,40,1000,2000,FPGA_135_1_31,135,1,31,F2A_11671,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,200,40,1000,2000,FPGA_135_1_32,135,1,32,F2A_11672,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,200,40,1000,2000,FPGA_135_1_33,135,1,33,F2A_11673,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,330,40,1000,3000,FPGA_135_1_34,135,1,34,F2A_11674,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,330,40,1000,3000,FPGA_135_1_35,135,1,35,F2A_11675,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,330,40,1000,3000,FPGA_135_1_36,135,1,36,F2A_11676,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,330,40,1000,3000,FPGA_135_1_37,135,1,37,F2A_11677,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_38,135,1,38,F2A_11678,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_39,135,1,39,F2A_11679,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,590,40,1000,5000,FPGA_135_1_40,135,1,40,F2A_11680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,720,40,1000,6000,FPGA_135_1_41,135,1,41,F2A_11681,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,720,40,1000,6000,FPGA_135_1_42,135,1,42,F2A_11682,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,720,40,1000,6000,FPGA_135_1_43,135,1,43,F2A_11683,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,720,40,1000,6000,FPGA_135_1_44,135,1,44,F2A_11684,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_5,Bank_H_6_5,FAKE,720,40,1000,6000,FPGA_135_1_45,135,1,45,F2A_11685,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_6,Bank_H_6_6,FAKE,720,40,1000,6000,FPGA_135_1_46,135,1,46,F2A_11686,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_6,Bank_H_6_6,FAKE,720,40,1000,6000,FPGA_135_1_47,135,1,47,F2A_11687,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_6,Bank_H_6_6,FAKE,720,40,1000,6000,FPGA_135_1_48,135,1,48,F2A_11688,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_6,Bank_H_6_6,FAKE,720,40,1000,6000,FPGA_135_1_49,135,1,49,F2A_11689,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_6,Bank_H_6_6,FAKE,720,40,1000,6000,FPGA_135_1_50,135,1,50,F2A_11690,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_6,Bank_H_6_6,FAKE,720,40,1000,6000,FPGA_135_1_51,135,1,51,F2A_11691,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_6,Bank_H_6_6,FAKE,720,40,1000,6000,FPGA_135_1_52,135,1,52,F2A_11692,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,460,40,1000,4000,FPGA_136_1_0,136,1,0,A2F_11568,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,460,40,1000,4000,FPGA_136_1_1,136,1,1,A2F_11569,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,460,40,1000,4000,FPGA_136_1_2,136,1,2,A2F_11570,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_3,136,1,3,A2F_11571,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_4,136,1,4,A2F_11572,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_5,136,1,5,A2F_11573,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_6,136,1,6,A2F_11574,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_7,136,1,7,A2F_11575,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_8,136,1,8,A2F_11576,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_9,136,1,9,A2F_11577,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_10,136,1,10,A2F_11578,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,980,40,2000,1000,FPGA_136_1_11,136,1,11,A2F_11579,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,980,40,2000,1000,FPGA_136_1_12,136,1,12,A2F_11580,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_8,Bank_H_6_8,FAKE,980,40,2000,1000,FPGA_136_1_13,136,1,13,A2F_11581,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,70,40,1000,1000,FPGA_136_1_24,136,1,24,F2A_11592,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,200,40,1000,2000,FPGA_136_1_25,136,1,25,F2A_11593,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,200,40,1000,2000,FPGA_136_1_26,136,1,26,F2A_11594,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,200,40,1000,2000,FPGA_136_1_27,136,1,27,F2A_11595,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,200,40,1000,2000,FPGA_136_1_28,136,1,28,F2A_11596,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,200,40,1000,2000,FPGA_136_1_29,136,1,29,F2A_11597,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,200,40,1000,2000,FPGA_136_1_30,136,1,30,F2A_11598,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,200,40,1000,2000,FPGA_136_1_31,136,1,31,F2A_11599,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,200,40,1000,2000,FPGA_136_1_32,136,1,32,F2A_11600,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,200,40,1000,2000,FPGA_136_1_33,136,1,33,F2A_11601,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,330,40,1000,3000,FPGA_136_1_34,136,1,34,F2A_11602,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,330,40,1000,3000,FPGA_136_1_35,136,1,35,F2A_11603,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,330,40,1000,3000,FPGA_136_1_36,136,1,36,F2A_11604,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,330,40,1000,3000,FPGA_136_1_37,136,1,37,F2A_11605,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_38,136,1,38,F2A_11606,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_39,136,1,39,F2A_11607,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,590,40,1000,5000,FPGA_136_1_40,136,1,40,F2A_11608,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,720,40,1000,6000,FPGA_136_1_41,136,1,41,F2A_11609,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,720,40,1000,6000,FPGA_136_1_42,136,1,42,F2A_11610,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,720,40,1000,6000,FPGA_136_1_43,136,1,43,F2A_11611,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,720,40,1000,6000,FPGA_136_1_44,136,1,44,F2A_11612,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_7,Bank_H_6_7,FAKE,720,40,1000,6000,FPGA_136_1_45,136,1,45,F2A_11613,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_8,Bank_H_6_8,FAKE,720,40,1000,6000,FPGA_136_1_46,136,1,46,F2A_11614,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_8,Bank_H_6_8,FAKE,720,40,1000,6000,FPGA_136_1_47,136,1,47,F2A_11615,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_8,Bank_H_6_8,FAKE,720,40,1000,6000,FPGA_136_1_48,136,1,48,F2A_11616,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_8,Bank_H_6_8,FAKE,720,40,1000,6000,FPGA_136_1_49,136,1,49,F2A_11617,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_8,Bank_H_6_8,FAKE,720,40,1000,6000,FPGA_136_1_50,136,1,50,F2A_11618,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_8,Bank_H_6_8,FAKE,720,40,1000,6000,FPGA_136_1_51,136,1,51,F2A_11619,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_8,Bank_H_6_8,FAKE,720,40,1000,6000,FPGA_136_1_52,136,1,52,F2A_11620,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,460,40,1000,4000,FPGA_137_1_0,137,1,0,A2F_11496,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,460,40,1000,4000,FPGA_137_1_1,137,1,1,A2F_11497,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,460,40,1000,4000,FPGA_137_1_2,137,1,2,A2F_11498,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_3,137,1,3,A2F_11499,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_4,137,1,4,A2F_11500,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_5,137,1,5,A2F_11501,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_6,137,1,6,A2F_11502,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_7,137,1,7,A2F_11503,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_8,137,1,8,A2F_11504,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_9,137,1,9,A2F_11505,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_10,137,1,10,A2F_11506,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,980,40,2000,1000,FPGA_137_1_11,137,1,11,A2F_11507,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,980,40,2000,1000,FPGA_137_1_12,137,1,12,A2F_11508,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_10,Bank_H_6_10,FAKE,980,40,2000,1000,FPGA_137_1_13,137,1,13,A2F_11509,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,70,40,1000,1000,FPGA_137_1_24,137,1,24,F2A_11520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,200,40,1000,2000,FPGA_137_1_25,137,1,25,F2A_11521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,200,40,1000,2000,FPGA_137_1_26,137,1,26,F2A_11522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,200,40,1000,2000,FPGA_137_1_27,137,1,27,F2A_11523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,200,40,1000,2000,FPGA_137_1_28,137,1,28,F2A_11524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,200,40,1000,2000,FPGA_137_1_29,137,1,29,F2A_11525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,200,40,1000,2000,FPGA_137_1_30,137,1,30,F2A_11526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,200,40,1000,2000,FPGA_137_1_31,137,1,31,F2A_11527,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,200,40,1000,2000,FPGA_137_1_32,137,1,32,F2A_11528,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,200,40,1000,2000,FPGA_137_1_33,137,1,33,F2A_11529,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,330,40,1000,3000,FPGA_137_1_34,137,1,34,F2A_11530,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,330,40,1000,3000,FPGA_137_1_35,137,1,35,F2A_11531,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,330,40,1000,3000,FPGA_137_1_36,137,1,36,F2A_11532,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,330,40,1000,3000,FPGA_137_1_37,137,1,37,F2A_11533,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_38,137,1,38,F2A_11534,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_39,137,1,39,F2A_11535,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,590,40,1000,5000,FPGA_137_1_40,137,1,40,F2A_11536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,720,40,1000,6000,FPGA_137_1_41,137,1,41,F2A_11537,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,720,40,1000,6000,FPGA_137_1_42,137,1,42,F2A_11538,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,720,40,1000,6000,FPGA_137_1_43,137,1,43,F2A_11539,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,720,40,1000,6000,FPGA_137_1_44,137,1,44,F2A_11540,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_9,Bank_H_6_9,FAKE,720,40,1000,6000,FPGA_137_1_45,137,1,45,F2A_11541,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_10,Bank_H_6_10,FAKE,720,40,1000,6000,FPGA_137_1_46,137,1,46,F2A_11542,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_10,Bank_H_6_10,FAKE,720,40,1000,6000,FPGA_137_1_47,137,1,47,F2A_11543,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_10,Bank_H_6_10,FAKE,720,40,1000,6000,FPGA_137_1_48,137,1,48,F2A_11544,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_10,Bank_H_6_10,FAKE,720,40,1000,6000,FPGA_137_1_49,137,1,49,F2A_11545,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_10,Bank_H_6_10,FAKE,720,40,1000,6000,FPGA_137_1_50,137,1,50,F2A_11546,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_10,Bank_H_6_10,FAKE,720,40,1000,6000,FPGA_137_1_51,137,1,51,F2A_11547,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_10,Bank_H_6_10,FAKE,720,40,1000,6000,FPGA_137_1_52,137,1,52,F2A_11548,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,460,40,1000,4000,FPGA_138_1_0,138,1,0,A2F_11424,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,460,40,1000,4000,FPGA_138_1_1,138,1,1,A2F_11425,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,460,40,1000,4000,FPGA_138_1_2,138,1,2,A2F_11426,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_3,138,1,3,A2F_11427,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_4,138,1,4,A2F_11428,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_5,138,1,5,A2F_11429,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_6,138,1,6,A2F_11430,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_7,138,1,7,A2F_11431,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_8,138,1,8,A2F_11432,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_9,138,1,9,A2F_11433,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_10,138,1,10,A2F_11434,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,980,40,2000,1000,FPGA_138_1_11,138,1,11,A2F_11435,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,980,40,2000,1000,FPGA_138_1_12,138,1,12,A2F_11436,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_12,Bank_H_6_12,FAKE,980,40,2000,1000,FPGA_138_1_13,138,1,13,A2F_11437,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,70,40,1000,1000,FPGA_138_1_24,138,1,24,F2A_11448,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,200,40,1000,2000,FPGA_138_1_25,138,1,25,F2A_11449,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,200,40,1000,2000,FPGA_138_1_26,138,1,26,F2A_11450,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,200,40,1000,2000,FPGA_138_1_27,138,1,27,F2A_11451,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,200,40,1000,2000,FPGA_138_1_28,138,1,28,F2A_11452,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,200,40,1000,2000,FPGA_138_1_29,138,1,29,F2A_11453,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,200,40,1000,2000,FPGA_138_1_30,138,1,30,F2A_11454,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,200,40,1000,2000,FPGA_138_1_31,138,1,31,F2A_11455,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,200,40,1000,2000,FPGA_138_1_32,138,1,32,F2A_11456,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,200,40,1000,2000,FPGA_138_1_33,138,1,33,F2A_11457,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,330,40,1000,3000,FPGA_138_1_34,138,1,34,F2A_11458,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,330,40,1000,3000,FPGA_138_1_35,138,1,35,F2A_11459,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,330,40,1000,3000,FPGA_138_1_36,138,1,36,F2A_11460,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,330,40,1000,3000,FPGA_138_1_37,138,1,37,F2A_11461,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_38,138,1,38,F2A_11462,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_39,138,1,39,F2A_11463,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,590,40,1000,5000,FPGA_138_1_40,138,1,40,F2A_11464,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,720,40,1000,6000,FPGA_138_1_41,138,1,41,F2A_11465,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,720,40,1000,6000,FPGA_138_1_42,138,1,42,F2A_11466,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,720,40,1000,6000,FPGA_138_1_43,138,1,43,F2A_11467,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,720,40,1000,6000,FPGA_138_1_44,138,1,44,F2A_11468,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_11,Bank_H_6_11,FAKE,720,40,1000,6000,FPGA_138_1_45,138,1,45,F2A_11469,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_12,Bank_H_6_12,FAKE,720,40,1000,6000,FPGA_138_1_46,138,1,46,F2A_11470,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_12,Bank_H_6_12,FAKE,720,40,1000,6000,FPGA_138_1_47,138,1,47,F2A_11471,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_12,Bank_H_6_12,FAKE,720,40,1000,6000,FPGA_138_1_48,138,1,48,F2A_11472,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_12,Bank_H_6_12,FAKE,720,40,1000,6000,FPGA_138_1_49,138,1,49,F2A_11473,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_12,Bank_H_6_12,FAKE,720,40,1000,6000,FPGA_138_1_50,138,1,50,F2A_11474,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_12,Bank_H_6_12,FAKE,720,40,1000,6000,FPGA_138_1_51,138,1,51,F2A_11475,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_12,Bank_H_6_12,FAKE,720,40,1000,6000,FPGA_138_1_52,138,1,52,F2A_11476,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,460,40,1000,4000,FPGA_140_1_0,140,1,0,A2F_11280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,460,40,1000,4000,FPGA_140_1_1,140,1,1,A2F_11281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,460,40,1000,4000,FPGA_140_1_2,140,1,2,A2F_11282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_3,140,1,3,A2F_11283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_4,140,1,4,A2F_11284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_5,140,1,5,A2F_11285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_6,140,1,6,A2F_11286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_7,140,1,7,A2F_11287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_8,140,1,8,A2F_11288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_9,140,1,9,A2F_11289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_10,140,1,10,A2F_11290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,980,40,2000,1000,FPGA_140_1_11,140,1,11,A2F_11291,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,980,40,2000,1000,FPGA_140_1_12,140,1,12,A2F_11292,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_14,Bank_H_6_14,FAKE,980,40,2000,1000,FPGA_140_1_13,140,1,13,A2F_11293,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,70,40,1000,1000,FPGA_140_1_24,140,1,24,F2A_11304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,200,40,1000,2000,FPGA_140_1_25,140,1,25,F2A_11305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,200,40,1000,2000,FPGA_140_1_26,140,1,26,F2A_11306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,200,40,1000,2000,FPGA_140_1_27,140,1,27,F2A_11307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,200,40,1000,2000,FPGA_140_1_28,140,1,28,F2A_11308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,200,40,1000,2000,FPGA_140_1_29,140,1,29,F2A_11309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,200,40,1000,2000,FPGA_140_1_30,140,1,30,F2A_11310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,200,40,1000,2000,FPGA_140_1_31,140,1,31,F2A_11311,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,200,40,1000,2000,FPGA_140_1_32,140,1,32,F2A_11312,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,200,40,1000,2000,FPGA_140_1_33,140,1,33,F2A_11313,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,330,40,1000,3000,FPGA_140_1_34,140,1,34,F2A_11314,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,330,40,1000,3000,FPGA_140_1_35,140,1,35,F2A_11315,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,330,40,1000,3000,FPGA_140_1_36,140,1,36,F2A_11316,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,330,40,1000,3000,FPGA_140_1_37,140,1,37,F2A_11317,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_38,140,1,38,F2A_11318,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_39,140,1,39,F2A_11319,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,590,40,1000,5000,FPGA_140_1_40,140,1,40,F2A_11320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,720,40,1000,6000,FPGA_140_1_41,140,1,41,F2A_11321,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,720,40,1000,6000,FPGA_140_1_42,140,1,42,F2A_11322,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,720,40,1000,6000,FPGA_140_1_43,140,1,43,F2A_11323,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,720,40,1000,6000,FPGA_140_1_44,140,1,44,F2A_11324,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_13,Bank_H_6_13,FAKE,720,40,1000,6000,FPGA_140_1_45,140,1,45,F2A_11325,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_14,Bank_H_6_14,FAKE,720,40,1000,6000,FPGA_140_1_46,140,1,46,F2A_11326,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_14,Bank_H_6_14,FAKE,720,40,1000,6000,FPGA_140_1_47,140,1,47,F2A_11327,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_14,Bank_H_6_14,FAKE,720,40,1000,6000,FPGA_140_1_48,140,1,48,F2A_11328,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_14,Bank_H_6_14,FAKE,720,40,1000,6000,FPGA_140_1_49,140,1,49,F2A_11329,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_14,Bank_H_6_14,FAKE,720,40,1000,6000,FPGA_140_1_50,140,1,50,F2A_11330,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_14,Bank_H_6_14,FAKE,720,40,1000,6000,FPGA_140_1_51,140,1,51,F2A_11331,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_14,Bank_H_6_14,FAKE,720,40,1000,6000,FPGA_140_1_52,140,1,52,F2A_11332,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,460,40,1000,4000,FPGA_141_1_0,141,1,0,A2F_11208,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,460,40,1000,4000,FPGA_141_1_1,141,1,1,A2F_11209,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,460,40,1000,4000,FPGA_141_1_2,141,1,2,A2F_11210,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_3,141,1,3,A2F_11211,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_4,141,1,4,A2F_11212,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_5,141,1,5,A2F_11213,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_6,141,1,6,A2F_11214,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_7,141,1,7,A2F_11215,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_8,141,1,8,A2F_11216,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_9,141,1,9,A2F_11217,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_10,141,1,10,A2F_11218,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,980,40,2000,1000,FPGA_141_1_11,141,1,11,A2F_11219,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,980,40,2000,1000,FPGA_141_1_12,141,1,12,A2F_11220,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_16,Bank_H_6_16,FAKE,980,40,2000,1000,FPGA_141_1_13,141,1,13,A2F_11221,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,70,40,1000,1000,FPGA_141_1_24,141,1,24,F2A_11232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,200,40,1000,2000,FPGA_141_1_25,141,1,25,F2A_11233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,200,40,1000,2000,FPGA_141_1_26,141,1,26,F2A_11234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,200,40,1000,2000,FPGA_141_1_27,141,1,27,F2A_11235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,200,40,1000,2000,FPGA_141_1_28,141,1,28,F2A_11236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,200,40,1000,2000,FPGA_141_1_29,141,1,29,F2A_11237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,200,40,1000,2000,FPGA_141_1_30,141,1,30,F2A_11238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,200,40,1000,2000,FPGA_141_1_31,141,1,31,F2A_11239,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,200,40,1000,2000,FPGA_141_1_32,141,1,32,F2A_11240,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,200,40,1000,2000,FPGA_141_1_33,141,1,33,F2A_11241,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,330,40,1000,3000,FPGA_141_1_34,141,1,34,F2A_11242,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,330,40,1000,3000,FPGA_141_1_35,141,1,35,F2A_11243,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,330,40,1000,3000,FPGA_141_1_36,141,1,36,F2A_11244,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,330,40,1000,3000,FPGA_141_1_37,141,1,37,F2A_11245,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_38,141,1,38,F2A_11246,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_39,141,1,39,F2A_11247,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,590,40,1000,5000,FPGA_141_1_40,141,1,40,F2A_11248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,720,40,1000,6000,FPGA_141_1_41,141,1,41,F2A_11249,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,720,40,1000,6000,FPGA_141_1_42,141,1,42,F2A_11250,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,720,40,1000,6000,FPGA_141_1_43,141,1,43,F2A_11251,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,720,40,1000,6000,FPGA_141_1_44,141,1,44,F2A_11252,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_15,Bank_H_6_15,FAKE,720,40,1000,6000,FPGA_141_1_45,141,1,45,F2A_11253,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_16,Bank_H_6_16,FAKE,720,40,1000,6000,FPGA_141_1_46,141,1,46,F2A_11254,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_16,Bank_H_6_16,FAKE,720,40,1000,6000,FPGA_141_1_47,141,1,47,F2A_11255,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_16,Bank_H_6_16,FAKE,720,40,1000,6000,FPGA_141_1_48,141,1,48,F2A_11256,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_16,Bank_H_6_16,FAKE,720,40,1000,6000,FPGA_141_1_49,141,1,49,F2A_11257,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_16,Bank_H_6_16,FAKE,720,40,1000,6000,FPGA_141_1_50,141,1,50,F2A_11258,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_16,Bank_H_6_16,FAKE,720,40,1000,6000,FPGA_141_1_51,141,1,51,F2A_11259,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_16,Bank_H_6_16,FAKE,720,40,1000,6000,FPGA_141_1_52,141,1,52,F2A_11260,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,460,40,1000,4000,FPGA_142_1_0,142,1,0,A2F_11136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,460,40,1000,4000,FPGA_142_1_1,142,1,1,A2F_11137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,460,40,1000,4000,FPGA_142_1_2,142,1,2,A2F_11138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_3,142,1,3,A2F_11139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_4,142,1,4,A2F_11140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_5,142,1,5,A2F_11141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_6,142,1,6,A2F_11142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_7,142,1,7,A2F_11143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_8,142,1,8,A2F_11144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_9,142,1,9,A2F_11145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_10,142,1,10,A2F_11146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,980,40,2000,1000,FPGA_142_1_11,142,1,11,A2F_11147,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,980,40,2000,1000,FPGA_142_1_12,142,1,12,A2F_11148,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_18,Bank_H_6_18,FAKE,980,40,2000,1000,FPGA_142_1_13,142,1,13,A2F_11149,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,70,40,1000,1000,FPGA_142_1_24,142,1,24,F2A_11160,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,200,40,1000,2000,FPGA_142_1_25,142,1,25,F2A_11161,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,200,40,1000,2000,FPGA_142_1_26,142,1,26,F2A_11162,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,200,40,1000,2000,FPGA_142_1_27,142,1,27,F2A_11163,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,200,40,1000,2000,FPGA_142_1_28,142,1,28,F2A_11164,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,200,40,1000,2000,FPGA_142_1_29,142,1,29,F2A_11165,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,200,40,1000,2000,FPGA_142_1_30,142,1,30,F2A_11166,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,200,40,1000,2000,FPGA_142_1_31,142,1,31,F2A_11167,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,200,40,1000,2000,FPGA_142_1_32,142,1,32,F2A_11168,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,200,40,1000,2000,FPGA_142_1_33,142,1,33,F2A_11169,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,330,40,1000,3000,FPGA_142_1_34,142,1,34,F2A_11170,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,330,40,1000,3000,FPGA_142_1_35,142,1,35,F2A_11171,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,330,40,1000,3000,FPGA_142_1_36,142,1,36,F2A_11172,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,330,40,1000,3000,FPGA_142_1_37,142,1,37,F2A_11173,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_38,142,1,38,F2A_11174,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_39,142,1,39,F2A_11175,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,590,40,1000,5000,FPGA_142_1_40,142,1,40,F2A_11176,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,720,40,1000,6000,FPGA_142_1_41,142,1,41,F2A_11177,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,720,40,1000,6000,FPGA_142_1_42,142,1,42,F2A_11178,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,720,40,1000,6000,FPGA_142_1_43,142,1,43,F2A_11179,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,720,40,1000,6000,FPGA_142_1_44,142,1,44,F2A_11180,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_17,Bank_H_6_17,FAKE,720,40,1000,6000,FPGA_142_1_45,142,1,45,F2A_11181,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_18,Bank_H_6_18,FAKE,720,40,1000,6000,FPGA_142_1_46,142,1,46,F2A_11182,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_18,Bank_H_6_18,FAKE,720,40,1000,6000,FPGA_142_1_47,142,1,47,F2A_11183,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_18,Bank_H_6_18,FAKE,720,40,1000,6000,FPGA_142_1_48,142,1,48,F2A_11184,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_18,Bank_H_6_18,FAKE,720,40,1000,6000,FPGA_142_1_49,142,1,49,F2A_11185,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_18,Bank_H_6_18,FAKE,720,40,1000,6000,FPGA_142_1_50,142,1,50,F2A_11186,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_18,Bank_H_6_18,FAKE,720,40,1000,6000,FPGA_142_1_51,142,1,51,F2A_11187,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_18,Bank_H_6_18,FAKE,720,40,1000,6000,FPGA_142_1_52,142,1,52,F2A_11188,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,460,40,1000,4000,FPGA_143_1_0,143,1,0,A2F_11064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,460,40,1000,4000,FPGA_143_1_1,143,1,1,A2F_11065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,460,40,1000,4000,FPGA_143_1_2,143,1,2,A2F_11066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_3,143,1,3,A2F_11067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_4,143,1,4,A2F_11068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_5,143,1,5,A2F_11069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_6,143,1,6,A2F_11070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_7,143,1,7,A2F_11071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_8,143,1,8,A2F_11072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_9,143,1,9,A2F_11073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_10,143,1,10,A2F_11074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,980,40,2000,1000,FPGA_143_1_11,143,1,11,A2F_11075,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,980,40,2000,1000,FPGA_143_1_12,143,1,12,A2F_11076,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_20,Bank_H_6_20,FAKE,980,40,2000,1000,FPGA_143_1_13,143,1,13,A2F_11077,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,70,40,1000,1000,FPGA_143_1_24,143,1,24,F2A_11088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,200,40,1000,2000,FPGA_143_1_25,143,1,25,F2A_11089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,200,40,1000,2000,FPGA_143_1_26,143,1,26,F2A_11090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,200,40,1000,2000,FPGA_143_1_27,143,1,27,F2A_11091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,200,40,1000,2000,FPGA_143_1_28,143,1,28,F2A_11092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,200,40,1000,2000,FPGA_143_1_29,143,1,29,F2A_11093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,200,40,1000,2000,FPGA_143_1_30,143,1,30,F2A_11094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,200,40,1000,2000,FPGA_143_1_31,143,1,31,F2A_11095,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,200,40,1000,2000,FPGA_143_1_32,143,1,32,F2A_11096,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,200,40,1000,2000,FPGA_143_1_33,143,1,33,F2A_11097,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,330,40,1000,3000,FPGA_143_1_34,143,1,34,F2A_11098,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,330,40,1000,3000,FPGA_143_1_35,143,1,35,F2A_11099,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,330,40,1000,3000,FPGA_143_1_36,143,1,36,F2A_11100,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,330,40,1000,3000,FPGA_143_1_37,143,1,37,F2A_11101,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_38,143,1,38,F2A_11102,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_39,143,1,39,F2A_11103,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,590,40,1000,5000,FPGA_143_1_40,143,1,40,F2A_11104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,720,40,1000,6000,FPGA_143_1_41,143,1,41,F2A_11105,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,720,40,1000,6000,FPGA_143_1_42,143,1,42,F2A_11106,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,720,40,1000,6000,FPGA_143_1_43,143,1,43,F2A_11107,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,720,40,1000,6000,FPGA_143_1_44,143,1,44,F2A_11108,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_19,Bank_H_6_19,FAKE,720,40,1000,6000,FPGA_143_1_45,143,1,45,F2A_11109,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_20,Bank_H_6_20,FAKE,720,40,1000,6000,FPGA_143_1_46,143,1,46,F2A_11110,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_20,Bank_H_6_20,FAKE,720,40,1000,6000,FPGA_143_1_47,143,1,47,F2A_11111,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_20,Bank_H_6_20,FAKE,720,40,1000,6000,FPGA_143_1_48,143,1,48,F2A_11112,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_20,Bank_H_6_20,FAKE,720,40,1000,6000,FPGA_143_1_49,143,1,49,F2A_11113,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_20,Bank_H_6_20,FAKE,720,40,1000,6000,FPGA_143_1_50,143,1,50,F2A_11114,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_20,Bank_H_6_20,FAKE,720,40,1000,6000,FPGA_143_1_51,143,1,51,F2A_11115,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_20,Bank_H_6_20,FAKE,720,40,1000,6000,FPGA_143_1_52,143,1,52,F2A_11116,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,330,40,1000,3000,FPGA_144_1_0,144,1,0,A2F_10992,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,330,40,1000,3000,FPGA_144_1_1,144,1,1,A2F_10993,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,330,40,1000,3000,FPGA_144_1_2,144,1,2,A2F_10994,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,330,40,1000,3000,FPGA_144_1_3,144,1,3,A2F_10995,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,330,40,1000,3000,FPGA_144_1_4,144,1,4,A2F_10996,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,330,40,1000,3000,FPGA_144_1_5,144,1,5,A2F_10997,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,460,40,1000,4000,FPGA_144_1_6,144,1,6,A2F_10998,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,460,40,1000,4000,FPGA_144_1_7,144,1,7,A2F_10999,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,460,40,1000,4000,FPGA_144_1_8,144,1,8,A2F_11000,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,460,40,1000,4000,FPGA_144_1_9,144,1,9,A2F_11001,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,460,40,1000,4000,FPGA_144_1_10,144,1,10,A2F_11002,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,70,40,1000,1000,FPGA_144_1_24,144,1,24,F2A_11016,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,70,40,1000,1000,FPGA_144_1_25,144,1,25,F2A_11017,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,70,40,1000,1000,FPGA_144_1_26,144,1,26,F2A_11018,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,70,40,1000,1000,FPGA_144_1_27,144,1,27,F2A_11019,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,70,40,1000,1000,FPGA_144_1_28,144,1,28,F2A_11020,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,70,40,1000,1000,FPGA_144_1_29,144,1,29,F2A_11021,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,70,40,1000,1000,FPGA_144_1_30,144,1,30,F2A_11022,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,70,40,1000,1000,FPGA_144_1_31,144,1,31,F2A_11023,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,70,40,1000,1000,FPGA_144_1_32,144,1,32,F2A_11024,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,460,40,1000,4000,FPGA_146_1_0,146,1,0,A2F_10848,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,460,40,1000,4000,FPGA_146_1_1,146,1,1,A2F_10849,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,460,40,1000,4000,FPGA_146_1_2,146,1,2,A2F_10850,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_3,146,1,3,A2F_10851,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_4,146,1,4,A2F_10852,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_5,146,1,5,A2F_10853,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_6,146,1,6,A2F_10854,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_7,146,1,7,A2F_10855,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_8,146,1,8,A2F_10856,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_9,146,1,9,A2F_10857,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_10,146,1,10,A2F_10858,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,980,40,2000,1000,FPGA_146_1_11,146,1,11,A2F_10859,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,980,40,2000,1000,FPGA_146_1_12,146,1,12,A2F_10860,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_22,Bank_H_6_22,FAKE,980,40,2000,1000,FPGA_146_1_13,146,1,13,A2F_10861,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,70,40,1000,1000,FPGA_146_1_24,146,1,24,F2A_10872,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,200,40,1000,2000,FPGA_146_1_25,146,1,25,F2A_10873,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,200,40,1000,2000,FPGA_146_1_26,146,1,26,F2A_10874,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,200,40,1000,2000,FPGA_146_1_27,146,1,27,F2A_10875,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,200,40,1000,2000,FPGA_146_1_28,146,1,28,F2A_10876,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,200,40,1000,2000,FPGA_146_1_29,146,1,29,F2A_10877,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,200,40,1000,2000,FPGA_146_1_30,146,1,30,F2A_10878,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,200,40,1000,2000,FPGA_146_1_31,146,1,31,F2A_10879,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,200,40,1000,2000,FPGA_146_1_32,146,1,32,F2A_10880,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,200,40,1000,2000,FPGA_146_1_33,146,1,33,F2A_10881,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,330,40,1000,3000,FPGA_146_1_34,146,1,34,F2A_10882,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,330,40,1000,3000,FPGA_146_1_35,146,1,35,F2A_10883,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,330,40,1000,3000,FPGA_146_1_36,146,1,36,F2A_10884,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,330,40,1000,3000,FPGA_146_1_37,146,1,37,F2A_10885,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_38,146,1,38,F2A_10886,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_39,146,1,39,F2A_10887,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,590,40,1000,5000,FPGA_146_1_40,146,1,40,F2A_10888,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,720,40,1000,6000,FPGA_146_1_41,146,1,41,F2A_10889,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,720,40,1000,6000,FPGA_146_1_42,146,1,42,F2A_10890,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,720,40,1000,6000,FPGA_146_1_43,146,1,43,F2A_10891,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,720,40,1000,6000,FPGA_146_1_44,146,1,44,F2A_10892,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_21,Bank_H_6_21,FAKE,720,40,1000,6000,FPGA_146_1_45,146,1,45,F2A_10893,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_22,Bank_H_6_22,FAKE,720,40,1000,6000,FPGA_146_1_46,146,1,46,F2A_10894,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_22,Bank_H_6_22,FAKE,720,40,1000,6000,FPGA_146_1_47,146,1,47,F2A_10895,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_22,Bank_H_6_22,FAKE,720,40,1000,6000,FPGA_146_1_48,146,1,48,F2A_10896,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_22,Bank_H_6_22,FAKE,720,40,1000,6000,FPGA_146_1_49,146,1,49,F2A_10897,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_22,Bank_H_6_22,FAKE,720,40,1000,6000,FPGA_146_1_50,146,1,50,F2A_10898,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_22,Bank_H_6_22,FAKE,720,40,1000,6000,FPGA_146_1_51,146,1,51,F2A_10899,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_22,Bank_H_6_22,FAKE,720,40,1000,6000,FPGA_146_1_52,146,1,52,F2A_10900,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,460,40,1000,4000,FPGA_147_1_0,147,1,0,A2F_10776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,460,40,1000,4000,FPGA_147_1_1,147,1,1,A2F_10777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,460,40,1000,4000,FPGA_147_1_2,147,1,2,A2F_10778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_3,147,1,3,A2F_10779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_4,147,1,4,A2F_10780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_5,147,1,5,A2F_10781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_6,147,1,6,A2F_10782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_7,147,1,7,A2F_10783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_8,147,1,8,A2F_10784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_9,147,1,9,A2F_10785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_10,147,1,10,A2F_10786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,980,40,2000,1000,FPGA_147_1_11,147,1,11,A2F_10787,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,980,40,2000,1000,FPGA_147_1_12,147,1,12,A2F_10788,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_24,Bank_H_6_24,FAKE,980,40,2000,1000,FPGA_147_1_13,147,1,13,A2F_10789,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,70,40,1000,1000,FPGA_147_1_24,147,1,24,F2A_10800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,200,40,1000,2000,FPGA_147_1_25,147,1,25,F2A_10801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,200,40,1000,2000,FPGA_147_1_26,147,1,26,F2A_10802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,200,40,1000,2000,FPGA_147_1_27,147,1,27,F2A_10803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,200,40,1000,2000,FPGA_147_1_28,147,1,28,F2A_10804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,200,40,1000,2000,FPGA_147_1_29,147,1,29,F2A_10805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,200,40,1000,2000,FPGA_147_1_30,147,1,30,F2A_10806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,200,40,1000,2000,FPGA_147_1_31,147,1,31,F2A_10807,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,200,40,1000,2000,FPGA_147_1_32,147,1,32,F2A_10808,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,200,40,1000,2000,FPGA_147_1_33,147,1,33,F2A_10809,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,330,40,1000,3000,FPGA_147_1_34,147,1,34,F2A_10810,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,330,40,1000,3000,FPGA_147_1_35,147,1,35,F2A_10811,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,330,40,1000,3000,FPGA_147_1_36,147,1,36,F2A_10812,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,330,40,1000,3000,FPGA_147_1_37,147,1,37,F2A_10813,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_38,147,1,38,F2A_10814,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_39,147,1,39,F2A_10815,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,590,40,1000,5000,FPGA_147_1_40,147,1,40,F2A_10816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,720,40,1000,6000,FPGA_147_1_41,147,1,41,F2A_10817,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,720,40,1000,6000,FPGA_147_1_42,147,1,42,F2A_10818,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,720,40,1000,6000,FPGA_147_1_43,147,1,43,F2A_10819,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,720,40,1000,6000,FPGA_147_1_44,147,1,44,F2A_10820,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_23,Bank_H_6_23,FAKE,720,40,1000,6000,FPGA_147_1_45,147,1,45,F2A_10821,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_24,Bank_H_6_24,FAKE,720,40,1000,6000,FPGA_147_1_46,147,1,46,F2A_10822,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_24,Bank_H_6_24,FAKE,720,40,1000,6000,FPGA_147_1_47,147,1,47,F2A_10823,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_24,Bank_H_6_24,FAKE,720,40,1000,6000,FPGA_147_1_48,147,1,48,F2A_10824,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_24,Bank_H_6_24,FAKE,720,40,1000,6000,FPGA_147_1_49,147,1,49,F2A_10825,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_24,Bank_H_6_24,FAKE,720,40,1000,6000,FPGA_147_1_50,147,1,50,F2A_10826,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_24,Bank_H_6_24,FAKE,720,40,1000,6000,FPGA_147_1_51,147,1,51,F2A_10827,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_24,Bank_H_6_24,FAKE,720,40,1000,6000,FPGA_147_1_52,147,1,52,F2A_10828,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,460,40,1000,4000,FPGA_148_1_0,148,1,0,A2F_10704,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,460,40,1000,4000,FPGA_148_1_1,148,1,1,A2F_10705,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,460,40,1000,4000,FPGA_148_1_2,148,1,2,A2F_10706,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_3,148,1,3,A2F_10707,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_4,148,1,4,A2F_10708,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_5,148,1,5,A2F_10709,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_6,148,1,6,A2F_10710,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_7,148,1,7,A2F_10711,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_8,148,1,8,A2F_10712,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_9,148,1,9,A2F_10713,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_10,148,1,10,A2F_10714,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,980,40,2000,1000,FPGA_148_1_11,148,1,11,A2F_10715,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,980,40,2000,1000,FPGA_148_1_12,148,1,12,A2F_10716,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_26,Bank_H_6_26,FAKE,980,40,2000,1000,FPGA_148_1_13,148,1,13,A2F_10717,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,70,40,1000,1000,FPGA_148_1_24,148,1,24,F2A_10728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,200,40,1000,2000,FPGA_148_1_25,148,1,25,F2A_10729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,200,40,1000,2000,FPGA_148_1_26,148,1,26,F2A_10730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,200,40,1000,2000,FPGA_148_1_27,148,1,27,F2A_10731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,200,40,1000,2000,FPGA_148_1_28,148,1,28,F2A_10732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,200,40,1000,2000,FPGA_148_1_29,148,1,29,F2A_10733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,200,40,1000,2000,FPGA_148_1_30,148,1,30,F2A_10734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,200,40,1000,2000,FPGA_148_1_31,148,1,31,F2A_10735,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,200,40,1000,2000,FPGA_148_1_32,148,1,32,F2A_10736,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,200,40,1000,2000,FPGA_148_1_33,148,1,33,F2A_10737,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,330,40,1000,3000,FPGA_148_1_34,148,1,34,F2A_10738,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,330,40,1000,3000,FPGA_148_1_35,148,1,35,F2A_10739,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,330,40,1000,3000,FPGA_148_1_36,148,1,36,F2A_10740,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,330,40,1000,3000,FPGA_148_1_37,148,1,37,F2A_10741,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_38,148,1,38,F2A_10742,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_39,148,1,39,F2A_10743,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,590,40,1000,5000,FPGA_148_1_40,148,1,40,F2A_10744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,720,40,1000,6000,FPGA_148_1_41,148,1,41,F2A_10745,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,720,40,1000,6000,FPGA_148_1_42,148,1,42,F2A_10746,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,720,40,1000,6000,FPGA_148_1_43,148,1,43,F2A_10747,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,720,40,1000,6000,FPGA_148_1_44,148,1,44,F2A_10748,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_25,Bank_H_6_25,FAKE,720,40,1000,6000,FPGA_148_1_45,148,1,45,F2A_10749,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_26,Bank_H_6_26,FAKE,720,40,1000,6000,FPGA_148_1_46,148,1,46,F2A_10750,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_26,Bank_H_6_26,FAKE,720,40,1000,6000,FPGA_148_1_47,148,1,47,F2A_10751,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_26,Bank_H_6_26,FAKE,720,40,1000,6000,FPGA_148_1_48,148,1,48,F2A_10752,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_26,Bank_H_6_26,FAKE,720,40,1000,6000,FPGA_148_1_49,148,1,49,F2A_10753,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_26,Bank_H_6_26,FAKE,720,40,1000,6000,FPGA_148_1_50,148,1,50,F2A_10754,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_26,Bank_H_6_26,FAKE,720,40,1000,6000,FPGA_148_1_51,148,1,51,F2A_10755,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_26,Bank_H_6_26,FAKE,720,40,1000,6000,FPGA_148_1_52,148,1,52,F2A_10756,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,460,40,1000,4000,FPGA_149_1_0,149,1,0,A2F_10632,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,460,40,1000,4000,FPGA_149_1_1,149,1,1,A2F_10633,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,460,40,1000,4000,FPGA_149_1_2,149,1,2,A2F_10634,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_3,149,1,3,A2F_10635,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_4,149,1,4,A2F_10636,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_5,149,1,5,A2F_10637,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_6,149,1,6,A2F_10638,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_7,149,1,7,A2F_10639,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_8,149,1,8,A2F_10640,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_9,149,1,9,A2F_10641,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_10,149,1,10,A2F_10642,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,980,40,2000,1000,FPGA_149_1_11,149,1,11,A2F_10643,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,980,40,2000,1000,FPGA_149_1_12,149,1,12,A2F_10644,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_28,Bank_H_6_28,FAKE,980,40,2000,1000,FPGA_149_1_13,149,1,13,A2F_10645,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,70,40,1000,1000,FPGA_149_1_24,149,1,24,F2A_10656,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,200,40,1000,2000,FPGA_149_1_25,149,1,25,F2A_10657,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,200,40,1000,2000,FPGA_149_1_26,149,1,26,F2A_10658,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,200,40,1000,2000,FPGA_149_1_27,149,1,27,F2A_10659,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,200,40,1000,2000,FPGA_149_1_28,149,1,28,F2A_10660,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,200,40,1000,2000,FPGA_149_1_29,149,1,29,F2A_10661,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,200,40,1000,2000,FPGA_149_1_30,149,1,30,F2A_10662,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,200,40,1000,2000,FPGA_149_1_31,149,1,31,F2A_10663,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,200,40,1000,2000,FPGA_149_1_32,149,1,32,F2A_10664,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,200,40,1000,2000,FPGA_149_1_33,149,1,33,F2A_10665,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,330,40,1000,3000,FPGA_149_1_34,149,1,34,F2A_10666,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,330,40,1000,3000,FPGA_149_1_35,149,1,35,F2A_10667,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,330,40,1000,3000,FPGA_149_1_36,149,1,36,F2A_10668,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,330,40,1000,3000,FPGA_149_1_37,149,1,37,F2A_10669,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_38,149,1,38,F2A_10670,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_39,149,1,39,F2A_10671,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,590,40,1000,5000,FPGA_149_1_40,149,1,40,F2A_10672,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,720,40,1000,6000,FPGA_149_1_41,149,1,41,F2A_10673,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,720,40,1000,6000,FPGA_149_1_42,149,1,42,F2A_10674,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,720,40,1000,6000,FPGA_149_1_43,149,1,43,F2A_10675,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,720,40,1000,6000,FPGA_149_1_44,149,1,44,F2A_10676,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_27,Bank_H_6_27,FAKE,720,40,1000,6000,FPGA_149_1_45,149,1,45,F2A_10677,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_28,Bank_H_6_28,FAKE,720,40,1000,6000,FPGA_149_1_46,149,1,46,F2A_10678,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_28,Bank_H_6_28,FAKE,720,40,1000,6000,FPGA_149_1_47,149,1,47,F2A_10679,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_28,Bank_H_6_28,FAKE,720,40,1000,6000,FPGA_149_1_48,149,1,48,F2A_10680,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_28,Bank_H_6_28,FAKE,720,40,1000,6000,FPGA_149_1_49,149,1,49,F2A_10681,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_28,Bank_H_6_28,FAKE,720,40,1000,6000,FPGA_149_1_50,149,1,50,F2A_10682,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_28,Bank_H_6_28,FAKE,720,40,1000,6000,FPGA_149_1_51,149,1,51,F2A_10683,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_28,Bank_H_6_28,FAKE,720,40,1000,6000,FPGA_149_1_52,149,1,52,F2A_10684,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,460,40,1000,4000,FPGA_150_1_0,150,1,0,A2F_10560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,460,40,1000,4000,FPGA_150_1_1,150,1,1,A2F_10561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,460,40,1000,4000,FPGA_150_1_2,150,1,2,A2F_10562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_3,150,1,3,A2F_10563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_4,150,1,4,A2F_10564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_5,150,1,5,A2F_10565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_6,150,1,6,A2F_10566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_7,150,1,7,A2F_10567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_8,150,1,8,A2F_10568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_9,150,1,9,A2F_10569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_10,150,1,10,A2F_10570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,980,40,2000,1000,FPGA_150_1_11,150,1,11,A2F_10571,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,980,40,2000,1000,FPGA_150_1_12,150,1,12,A2F_10572,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_30,Bank_H_6_30,FAKE,980,40,2000,1000,FPGA_150_1_13,150,1,13,A2F_10573,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,70,40,1000,1000,FPGA_150_1_24,150,1,24,F2A_10584,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,200,40,1000,2000,FPGA_150_1_25,150,1,25,F2A_10585,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,200,40,1000,2000,FPGA_150_1_26,150,1,26,F2A_10586,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,200,40,1000,2000,FPGA_150_1_27,150,1,27,F2A_10587,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,200,40,1000,2000,FPGA_150_1_28,150,1,28,F2A_10588,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,200,40,1000,2000,FPGA_150_1_29,150,1,29,F2A_10589,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,200,40,1000,2000,FPGA_150_1_30,150,1,30,F2A_10590,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,200,40,1000,2000,FPGA_150_1_31,150,1,31,F2A_10591,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,200,40,1000,2000,FPGA_150_1_32,150,1,32,F2A_10592,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,200,40,1000,2000,FPGA_150_1_33,150,1,33,F2A_10593,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,330,40,1000,3000,FPGA_150_1_34,150,1,34,F2A_10594,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,330,40,1000,3000,FPGA_150_1_35,150,1,35,F2A_10595,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,330,40,1000,3000,FPGA_150_1_36,150,1,36,F2A_10596,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,330,40,1000,3000,FPGA_150_1_37,150,1,37,F2A_10597,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_38,150,1,38,F2A_10598,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_39,150,1,39,F2A_10599,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,590,40,1000,5000,FPGA_150_1_40,150,1,40,F2A_10600,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,720,40,1000,6000,FPGA_150_1_41,150,1,41,F2A_10601,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,720,40,1000,6000,FPGA_150_1_42,150,1,42,F2A_10602,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,720,40,1000,6000,FPGA_150_1_43,150,1,43,F2A_10603,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,720,40,1000,6000,FPGA_150_1_44,150,1,44,F2A_10604,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_29,Bank_H_6_29,FAKE,720,40,1000,6000,FPGA_150_1_45,150,1,45,F2A_10605,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_30,Bank_H_6_30,FAKE,720,40,1000,6000,FPGA_150_1_46,150,1,46,F2A_10606,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_30,Bank_H_6_30,FAKE,720,40,1000,6000,FPGA_150_1_47,150,1,47,F2A_10607,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_30,Bank_H_6_30,FAKE,720,40,1000,6000,FPGA_150_1_48,150,1,48,F2A_10608,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_30,Bank_H_6_30,FAKE,720,40,1000,6000,FPGA_150_1_49,150,1,49,F2A_10609,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_30,Bank_H_6_30,FAKE,720,40,1000,6000,FPGA_150_1_50,150,1,50,F2A_10610,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_30,Bank_H_6_30,FAKE,720,40,1000,6000,FPGA_150_1_51,150,1,51,F2A_10611,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_30,Bank_H_6_30,FAKE,720,40,1000,6000,FPGA_150_1_52,150,1,52,F2A_10612,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,460,40,1000,4000,FPGA_152_1_0,152,1,0,A2F_10416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,460,40,1000,4000,FPGA_152_1_1,152,1,1,A2F_10417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,460,40,1000,4000,FPGA_152_1_2,152,1,2,A2F_10418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_3,152,1,3,A2F_10419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_4,152,1,4,A2F_10420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_5,152,1,5,A2F_10421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_6,152,1,6,A2F_10422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_7,152,1,7,A2F_10423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_8,152,1,8,A2F_10424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_9,152,1,9,A2F_10425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_10,152,1,10,A2F_10426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,980,40,2000,1000,FPGA_152_1_11,152,1,11,A2F_10427,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,980,40,2000,1000,FPGA_152_1_12,152,1,12,A2F_10428,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_32,Bank_H_6_32,FAKE,980,40,2000,1000,FPGA_152_1_13,152,1,13,A2F_10429,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,70,40,1000,1000,FPGA_152_1_24,152,1,24,F2A_10440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,200,40,1000,2000,FPGA_152_1_25,152,1,25,F2A_10441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,200,40,1000,2000,FPGA_152_1_26,152,1,26,F2A_10442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,200,40,1000,2000,FPGA_152_1_27,152,1,27,F2A_10443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,200,40,1000,2000,FPGA_152_1_28,152,1,28,F2A_10444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,200,40,1000,2000,FPGA_152_1_29,152,1,29,F2A_10445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,200,40,1000,2000,FPGA_152_1_30,152,1,30,F2A_10446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,200,40,1000,2000,FPGA_152_1_31,152,1,31,F2A_10447,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,200,40,1000,2000,FPGA_152_1_32,152,1,32,F2A_10448,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,200,40,1000,2000,FPGA_152_1_33,152,1,33,F2A_10449,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,330,40,1000,3000,FPGA_152_1_34,152,1,34,F2A_10450,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,330,40,1000,3000,FPGA_152_1_35,152,1,35,F2A_10451,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,330,40,1000,3000,FPGA_152_1_36,152,1,36,F2A_10452,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,330,40,1000,3000,FPGA_152_1_37,152,1,37,F2A_10453,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_38,152,1,38,F2A_10454,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_39,152,1,39,F2A_10455,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,590,40,1000,5000,FPGA_152_1_40,152,1,40,F2A_10456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,720,40,1000,6000,FPGA_152_1_41,152,1,41,F2A_10457,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,720,40,1000,6000,FPGA_152_1_42,152,1,42,F2A_10458,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,720,40,1000,6000,FPGA_152_1_43,152,1,43,F2A_10459,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,720,40,1000,6000,FPGA_152_1_44,152,1,44,F2A_10460,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_31,Bank_H_6_31,FAKE,720,40,1000,6000,FPGA_152_1_45,152,1,45,F2A_10461,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_32,Bank_H_6_32,FAKE,720,40,1000,6000,FPGA_152_1_46,152,1,46,F2A_10462,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_32,Bank_H_6_32,FAKE,720,40,1000,6000,FPGA_152_1_47,152,1,47,F2A_10463,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_32,Bank_H_6_32,FAKE,720,40,1000,6000,FPGA_152_1_48,152,1,48,F2A_10464,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_32,Bank_H_6_32,FAKE,720,40,1000,6000,FPGA_152_1_49,152,1,49,F2A_10465,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_32,Bank_H_6_32,FAKE,720,40,1000,6000,FPGA_152_1_50,152,1,50,F2A_10466,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_32,Bank_H_6_32,FAKE,720,40,1000,6000,FPGA_152_1_51,152,1,51,F2A_10467,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_32,Bank_H_6_32,FAKE,720,40,1000,6000,FPGA_152_1_52,152,1,52,F2A_10468,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,460,40,1000,4000,FPGA_153_1_0,153,1,0,A2F_10344,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,460,40,1000,4000,FPGA_153_1_1,153,1,1,A2F_10345,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,460,40,1000,4000,FPGA_153_1_2,153,1,2,A2F_10346,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_3,153,1,3,A2F_10347,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_4,153,1,4,A2F_10348,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_5,153,1,5,A2F_10349,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_6,153,1,6,A2F_10350,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_7,153,1,7,A2F_10351,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_8,153,1,8,A2F_10352,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_9,153,1,9,A2F_10353,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_10,153,1,10,A2F_10354,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,980,40,2000,1000,FPGA_153_1_11,153,1,11,A2F_10355,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,980,40,2000,1000,FPGA_153_1_12,153,1,12,A2F_10356,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_34,Bank_H_6_34,FAKE,980,40,2000,1000,FPGA_153_1_13,153,1,13,A2F_10357,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,70,40,1000,1000,FPGA_153_1_24,153,1,24,F2A_10368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,200,40,1000,2000,FPGA_153_1_25,153,1,25,F2A_10369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,200,40,1000,2000,FPGA_153_1_26,153,1,26,F2A_10370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,200,40,1000,2000,FPGA_153_1_27,153,1,27,F2A_10371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,200,40,1000,2000,FPGA_153_1_28,153,1,28,F2A_10372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,200,40,1000,2000,FPGA_153_1_29,153,1,29,F2A_10373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,200,40,1000,2000,FPGA_153_1_30,153,1,30,F2A_10374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,200,40,1000,2000,FPGA_153_1_31,153,1,31,F2A_10375,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,200,40,1000,2000,FPGA_153_1_32,153,1,32,F2A_10376,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,200,40,1000,2000,FPGA_153_1_33,153,1,33,F2A_10377,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,330,40,1000,3000,FPGA_153_1_34,153,1,34,F2A_10378,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,330,40,1000,3000,FPGA_153_1_35,153,1,35,F2A_10379,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,330,40,1000,3000,FPGA_153_1_36,153,1,36,F2A_10380,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,330,40,1000,3000,FPGA_153_1_37,153,1,37,F2A_10381,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_38,153,1,38,F2A_10382,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_39,153,1,39,F2A_10383,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,590,40,1000,5000,FPGA_153_1_40,153,1,40,F2A_10384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,720,40,1000,6000,FPGA_153_1_41,153,1,41,F2A_10385,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,720,40,1000,6000,FPGA_153_1_42,153,1,42,F2A_10386,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,720,40,1000,6000,FPGA_153_1_43,153,1,43,F2A_10387,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,720,40,1000,6000,FPGA_153_1_44,153,1,44,F2A_10388,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_33,Bank_H_6_33,FAKE,720,40,1000,6000,FPGA_153_1_45,153,1,45,F2A_10389,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_34,Bank_H_6_34,FAKE,720,40,1000,6000,FPGA_153_1_46,153,1,46,F2A_10390,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_34,Bank_H_6_34,FAKE,720,40,1000,6000,FPGA_153_1_47,153,1,47,F2A_10391,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_34,Bank_H_6_34,FAKE,720,40,1000,6000,FPGA_153_1_48,153,1,48,F2A_10392,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_34,Bank_H_6_34,FAKE,720,40,1000,6000,FPGA_153_1_49,153,1,49,F2A_10393,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_34,Bank_H_6_34,FAKE,720,40,1000,6000,FPGA_153_1_50,153,1,50,F2A_10394,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_34,Bank_H_6_34,FAKE,720,40,1000,6000,FPGA_153_1_51,153,1,51,F2A_10395,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_34,Bank_H_6_34,FAKE,720,40,1000,6000,FPGA_153_1_52,153,1,52,F2A_10396,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,460,40,1000,4000,FPGA_154_1_0,154,1,0,A2F_10272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,460,40,1000,4000,FPGA_154_1_1,154,1,1,A2F_10273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,460,40,1000,4000,FPGA_154_1_2,154,1,2,A2F_10274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_3,154,1,3,A2F_10275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_4,154,1,4,A2F_10276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_5,154,1,5,A2F_10277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_6,154,1,6,A2F_10278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_7,154,1,7,A2F_10279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_8,154,1,8,A2F_10280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_9,154,1,9,A2F_10281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_10,154,1,10,A2F_10282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,980,40,2000,1000,FPGA_154_1_11,154,1,11,A2F_10283,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,980,40,2000,1000,FPGA_154_1_12,154,1,12,A2F_10284,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_36,Bank_H_6_36,FAKE,980,40,2000,1000,FPGA_154_1_13,154,1,13,A2F_10285,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,70,40,1000,1000,FPGA_154_1_24,154,1,24,F2A_10296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,200,40,1000,2000,FPGA_154_1_25,154,1,25,F2A_10297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,200,40,1000,2000,FPGA_154_1_26,154,1,26,F2A_10298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,200,40,1000,2000,FPGA_154_1_27,154,1,27,F2A_10299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,200,40,1000,2000,FPGA_154_1_28,154,1,28,F2A_10300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,200,40,1000,2000,FPGA_154_1_29,154,1,29,F2A_10301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,200,40,1000,2000,FPGA_154_1_30,154,1,30,F2A_10302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,200,40,1000,2000,FPGA_154_1_31,154,1,31,F2A_10303,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,200,40,1000,2000,FPGA_154_1_32,154,1,32,F2A_10304,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,200,40,1000,2000,FPGA_154_1_33,154,1,33,F2A_10305,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,330,40,1000,3000,FPGA_154_1_34,154,1,34,F2A_10306,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,330,40,1000,3000,FPGA_154_1_35,154,1,35,F2A_10307,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,330,40,1000,3000,FPGA_154_1_36,154,1,36,F2A_10308,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,330,40,1000,3000,FPGA_154_1_37,154,1,37,F2A_10309,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_38,154,1,38,F2A_10310,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_39,154,1,39,F2A_10311,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,590,40,1000,5000,FPGA_154_1_40,154,1,40,F2A_10312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,720,40,1000,6000,FPGA_154_1_41,154,1,41,F2A_10313,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,720,40,1000,6000,FPGA_154_1_42,154,1,42,F2A_10314,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,720,40,1000,6000,FPGA_154_1_43,154,1,43,F2A_10315,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,720,40,1000,6000,FPGA_154_1_44,154,1,44,F2A_10316,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_35,Bank_H_6_35,FAKE,720,40,1000,6000,FPGA_154_1_45,154,1,45,F2A_10317,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_36,Bank_H_6_36,FAKE,720,40,1000,6000,FPGA_154_1_46,154,1,46,F2A_10318,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_36,Bank_H_6_36,FAKE,720,40,1000,6000,FPGA_154_1_47,154,1,47,F2A_10319,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_36,Bank_H_6_36,FAKE,720,40,1000,6000,FPGA_154_1_48,154,1,48,F2A_10320,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_36,Bank_H_6_36,FAKE,720,40,1000,6000,FPGA_154_1_49,154,1,49,F2A_10321,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_36,Bank_H_6_36,FAKE,720,40,1000,6000,FPGA_154_1_50,154,1,50,F2A_10322,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_36,Bank_H_6_36,FAKE,720,40,1000,6000,FPGA_154_1_51,154,1,51,F2A_10323,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_36,Bank_H_6_36,FAKE,720,40,1000,6000,FPGA_154_1_52,154,1,52,F2A_10324,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,460,40,1000,4000,FPGA_155_1_0,155,1,0,A2F_10200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,460,40,1000,4000,FPGA_155_1_1,155,1,1,A2F_10201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,460,40,1000,4000,FPGA_155_1_2,155,1,2,A2F_10202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_3,155,1,3,A2F_10203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_4,155,1,4,A2F_10204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_5,155,1,5,A2F_10205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_6,155,1,6,A2F_10206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_7,155,1,7,A2F_10207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_8,155,1,8,A2F_10208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_9,155,1,9,A2F_10209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_10,155,1,10,A2F_10210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,980,40,2000,1000,FPGA_155_1_11,155,1,11,A2F_10211,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,980,40,2000,1000,FPGA_155_1_12,155,1,12,A2F_10212,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_38,Bank_H_6_38,FAKE,980,40,2000,1000,FPGA_155_1_13,155,1,13,A2F_10213,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,70,40,1000,1000,FPGA_155_1_24,155,1,24,F2A_10224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,200,40,1000,2000,FPGA_155_1_25,155,1,25,F2A_10225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,200,40,1000,2000,FPGA_155_1_26,155,1,26,F2A_10226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,200,40,1000,2000,FPGA_155_1_27,155,1,27,F2A_10227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,200,40,1000,2000,FPGA_155_1_28,155,1,28,F2A_10228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,200,40,1000,2000,FPGA_155_1_29,155,1,29,F2A_10229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,200,40,1000,2000,FPGA_155_1_30,155,1,30,F2A_10230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,200,40,1000,2000,FPGA_155_1_31,155,1,31,F2A_10231,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,200,40,1000,2000,FPGA_155_1_32,155,1,32,F2A_10232,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,200,40,1000,2000,FPGA_155_1_33,155,1,33,F2A_10233,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,330,40,1000,3000,FPGA_155_1_34,155,1,34,F2A_10234,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,330,40,1000,3000,FPGA_155_1_35,155,1,35,F2A_10235,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,330,40,1000,3000,FPGA_155_1_36,155,1,36,F2A_10236,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,330,40,1000,3000,FPGA_155_1_37,155,1,37,F2A_10237,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_38,155,1,38,F2A_10238,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_39,155,1,39,F2A_10239,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,590,40,1000,5000,FPGA_155_1_40,155,1,40,F2A_10240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,720,40,1000,6000,FPGA_155_1_41,155,1,41,F2A_10241,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,720,40,1000,6000,FPGA_155_1_42,155,1,42,F2A_10242,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,720,40,1000,6000,FPGA_155_1_43,155,1,43,F2A_10243,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,720,40,1000,6000,FPGA_155_1_44,155,1,44,F2A_10244,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_37,Bank_H_6_37,FAKE,720,40,1000,6000,FPGA_155_1_45,155,1,45,F2A_10245,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_38,Bank_H_6_38,FAKE,720,40,1000,6000,FPGA_155_1_46,155,1,46,F2A_10246,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_38,Bank_H_6_38,FAKE,720,40,1000,6000,FPGA_155_1_47,155,1,47,F2A_10247,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_38,Bank_H_6_38,FAKE,720,40,1000,6000,FPGA_155_1_48,155,1,48,F2A_10248,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_38,Bank_H_6_38,FAKE,720,40,1000,6000,FPGA_155_1_49,155,1,49,F2A_10249,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_38,Bank_H_6_38,FAKE,720,40,1000,6000,FPGA_155_1_50,155,1,50,F2A_10250,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_38,Bank_H_6_38,FAKE,720,40,1000,6000,FPGA_155_1_51,155,1,51,F2A_10251,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_38,Bank_H_6_38,FAKE,720,40,1000,6000,FPGA_155_1_52,155,1,52,F2A_10252,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,460,40,1000,4000,FPGA_156_1_0,156,1,0,A2F_10128,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,460,40,1000,4000,FPGA_156_1_1,156,1,1,A2F_10129,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,460,40,1000,4000,FPGA_156_1_2,156,1,2,A2F_10130,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_3,156,1,3,A2F_10131,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_4,156,1,4,A2F_10132,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_5,156,1,5,A2F_10133,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_6,156,1,6,A2F_10134,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_7,156,1,7,A2F_10135,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_8,156,1,8,A2F_10136,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_9,156,1,9,A2F_10137,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_10,156,1,10,A2F_10138,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,980,40,2000,1000,FPGA_156_1_11,156,1,11,A2F_10139,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,980,40,2000,1000,FPGA_156_1_12,156,1,12,A2F_10140,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_40,Bank_H_6_40,FAKE,980,40,2000,1000,FPGA_156_1_13,156,1,13,A2F_10141,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,70,40,1000,1000,FPGA_156_1_24,156,1,24,F2A_10152,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,200,40,1000,2000,FPGA_156_1_25,156,1,25,F2A_10153,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,200,40,1000,2000,FPGA_156_1_26,156,1,26,F2A_10154,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,200,40,1000,2000,FPGA_156_1_27,156,1,27,F2A_10155,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,200,40,1000,2000,FPGA_156_1_28,156,1,28,F2A_10156,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,200,40,1000,2000,FPGA_156_1_29,156,1,29,F2A_10157,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,200,40,1000,2000,FPGA_156_1_30,156,1,30,F2A_10158,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,200,40,1000,2000,FPGA_156_1_31,156,1,31,F2A_10159,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,200,40,1000,2000,FPGA_156_1_32,156,1,32,F2A_10160,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,200,40,1000,2000,FPGA_156_1_33,156,1,33,F2A_10161,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,330,40,1000,3000,FPGA_156_1_34,156,1,34,F2A_10162,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,330,40,1000,3000,FPGA_156_1_35,156,1,35,F2A_10163,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,330,40,1000,3000,FPGA_156_1_36,156,1,36,F2A_10164,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,330,40,1000,3000,FPGA_156_1_37,156,1,37,F2A_10165,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_38,156,1,38,F2A_10166,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_39,156,1,39,F2A_10167,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,590,40,1000,5000,FPGA_156_1_40,156,1,40,F2A_10168,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,720,40,1000,6000,FPGA_156_1_41,156,1,41,F2A_10169,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,720,40,1000,6000,FPGA_156_1_42,156,1,42,F2A_10170,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,720,40,1000,6000,FPGA_156_1_43,156,1,43,F2A_10171,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,720,40,1000,6000,FPGA_156_1_44,156,1,44,F2A_10172,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_39,Bank_H_6_39,FAKE,720,40,1000,6000,FPGA_156_1_45,156,1,45,F2A_10173,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_40,Bank_H_6_40,FAKE,720,40,1000,6000,FPGA_156_1_46,156,1,46,F2A_10174,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_40,Bank_H_6_40,FAKE,720,40,1000,6000,FPGA_156_1_47,156,1,47,F2A_10175,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_40,Bank_H_6_40,FAKE,720,40,1000,6000,FPGA_156_1_48,156,1,48,F2A_10176,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_40,Bank_H_6_40,FAKE,720,40,1000,6000,FPGA_156_1_49,156,1,49,F2A_10177,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_40,Bank_H_6_40,FAKE,720,40,1000,6000,FPGA_156_1_50,156,1,50,F2A_10178,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_40,Bank_H_6_40,FAKE,720,40,1000,6000,FPGA_156_1_51,156,1,51,F2A_10179,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_6_40,Bank_H_6_40,FAKE,720,40,1000,6000,FPGA_156_1_52,156,1,52,F2A_10180,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,330,40,1000,3000,FPGA_158_1_0,158,1,0,A2F_9984,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,330,40,1000,3000,FPGA_158_1_1,158,1,1,A2F_9985,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,330,40,1000,3000,FPGA_158_1_2,158,1,2,A2F_9986,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,330,40,1000,3000,FPGA_158_1_3,158,1,3,A2F_9987,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,330,40,1000,3000,FPGA_158_1_4,158,1,4,A2F_9988,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,330,40,1000,3000,FPGA_158_1_5,158,1,5,A2F_9989,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,460,40,1000,4000,FPGA_158_1_6,158,1,6,A2F_9990,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,460,40,1000,4000,FPGA_158_1_7,158,1,7,A2F_9991,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,460,40,1000,4000,FPGA_158_1_8,158,1,8,A2F_9992,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,460,40,1000,4000,FPGA_158_1_9,158,1,9,A2F_9993,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,460,40,1000,4000,FPGA_158_1_10,158,1,10,A2F_9994,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,70,40,1000,1000,FPGA_158_1_24,158,1,24,F2A_10008,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,70,40,1000,1000,FPGA_158_1_25,158,1,25,F2A_10009,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,70,40,1000,1000,FPGA_158_1_26,158,1,26,F2A_10010,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,70,40,1000,1000,FPGA_158_1_27,158,1,27,F2A_10011,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,70,40,1000,1000,FPGA_158_1_28,158,1,28,F2A_10012,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,70,40,1000,1000,FPGA_158_1_29,158,1,29,F2A_10013,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,70,40,1000,1000,FPGA_158_1_30,158,1,30,F2A_10014,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,70,40,1000,1000,FPGA_158_1_31,158,1,31,F2A_10015,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,70,40,1000,1000,FPGA_158_1_32,158,1,32,F2A_10016,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,460,40,1000,4000,FPGA_159_1_0,159,1,0,A2F_9912,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,460,40,1000,4000,FPGA_159_1_1,159,1,1,A2F_9913,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,460,40,1000,4000,FPGA_159_1_2,159,1,2,A2F_9914,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_3,159,1,3,A2F_9915,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_4,159,1,4,A2F_9916,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_5,159,1,5,A2F_9917,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_6,159,1,6,A2F_9918,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_7,159,1,7,A2F_9919,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_8,159,1,8,A2F_9920,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_9,159,1,9,A2F_9921,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_10,159,1,10,A2F_9922,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,980,40,2000,1000,FPGA_159_1_11,159,1,11,A2F_9923,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,980,40,2000,1000,FPGA_159_1_12,159,1,12,A2F_9924,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_2,Bank_H_7_2,FAKE,980,40,2000,1000,FPGA_159_1_13,159,1,13,A2F_9925,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,70,40,1000,1000,FPGA_159_1_24,159,1,24,F2A_9936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,200,40,1000,2000,FPGA_159_1_25,159,1,25,F2A_9937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,200,40,1000,2000,FPGA_159_1_26,159,1,26,F2A_9938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,200,40,1000,2000,FPGA_159_1_27,159,1,27,F2A_9939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,200,40,1000,2000,FPGA_159_1_28,159,1,28,F2A_9940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,200,40,1000,2000,FPGA_159_1_29,159,1,29,F2A_9941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,200,40,1000,2000,FPGA_159_1_30,159,1,30,F2A_9942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,200,40,1000,2000,FPGA_159_1_31,159,1,31,F2A_9943,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,200,40,1000,2000,FPGA_159_1_32,159,1,32,F2A_9944,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,200,40,1000,2000,FPGA_159_1_33,159,1,33,F2A_9945,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,330,40,1000,3000,FPGA_159_1_34,159,1,34,F2A_9946,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,330,40,1000,3000,FPGA_159_1_35,159,1,35,F2A_9947,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,330,40,1000,3000,FPGA_159_1_36,159,1,36,F2A_9948,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,330,40,1000,3000,FPGA_159_1_37,159,1,37,F2A_9949,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_38,159,1,38,F2A_9950,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_39,159,1,39,F2A_9951,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,590,40,1000,5000,FPGA_159_1_40,159,1,40,F2A_9952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,720,40,1000,6000,FPGA_159_1_41,159,1,41,F2A_9953,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,720,40,1000,6000,FPGA_159_1_42,159,1,42,F2A_9954,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,720,40,1000,6000,FPGA_159_1_43,159,1,43,F2A_9955,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,720,40,1000,6000,FPGA_159_1_44,159,1,44,F2A_9956,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_1,Bank_H_7_1,FAKE,720,40,1000,6000,FPGA_159_1_45,159,1,45,F2A_9957,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_2,Bank_H_7_2,FAKE,720,40,1000,6000,FPGA_159_1_46,159,1,46,F2A_9958,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_2,Bank_H_7_2,FAKE,720,40,1000,6000,FPGA_159_1_47,159,1,47,F2A_9959,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_2,Bank_H_7_2,FAKE,720,40,1000,6000,FPGA_159_1_48,159,1,48,F2A_9960,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_2,Bank_H_7_2,FAKE,720,40,1000,6000,FPGA_159_1_49,159,1,49,F2A_9961,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_2,Bank_H_7_2,FAKE,720,40,1000,6000,FPGA_159_1_50,159,1,50,F2A_9962,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_2,Bank_H_7_2,FAKE,720,40,1000,6000,FPGA_159_1_51,159,1,51,F2A_9963,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_2,Bank_H_7_2,FAKE,720,40,1000,6000,FPGA_159_1_52,159,1,52,F2A_9964,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,460,40,1000,4000,FPGA_160_1_0,160,1,0,A2F_9840,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,460,40,1000,4000,FPGA_160_1_1,160,1,1,A2F_9841,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,460,40,1000,4000,FPGA_160_1_2,160,1,2,A2F_9842,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_3,160,1,3,A2F_9843,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_4,160,1,4,A2F_9844,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_5,160,1,5,A2F_9845,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_6,160,1,6,A2F_9846,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_7,160,1,7,A2F_9847,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_8,160,1,8,A2F_9848,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_9,160,1,9,A2F_9849,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_10,160,1,10,A2F_9850,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,980,40,2000,1000,FPGA_160_1_11,160,1,11,A2F_9851,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,980,40,2000,1000,FPGA_160_1_12,160,1,12,A2F_9852,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_4,Bank_H_7_4,FAKE,980,40,2000,1000,FPGA_160_1_13,160,1,13,A2F_9853,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,70,40,1000,1000,FPGA_160_1_24,160,1,24,F2A_9864,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,200,40,1000,2000,FPGA_160_1_25,160,1,25,F2A_9865,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,200,40,1000,2000,FPGA_160_1_26,160,1,26,F2A_9866,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,200,40,1000,2000,FPGA_160_1_27,160,1,27,F2A_9867,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,200,40,1000,2000,FPGA_160_1_28,160,1,28,F2A_9868,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,200,40,1000,2000,FPGA_160_1_29,160,1,29,F2A_9869,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,200,40,1000,2000,FPGA_160_1_30,160,1,30,F2A_9870,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,200,40,1000,2000,FPGA_160_1_31,160,1,31,F2A_9871,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,200,40,1000,2000,FPGA_160_1_32,160,1,32,F2A_9872,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,200,40,1000,2000,FPGA_160_1_33,160,1,33,F2A_9873,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,330,40,1000,3000,FPGA_160_1_34,160,1,34,F2A_9874,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,330,40,1000,3000,FPGA_160_1_35,160,1,35,F2A_9875,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,330,40,1000,3000,FPGA_160_1_36,160,1,36,F2A_9876,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,330,40,1000,3000,FPGA_160_1_37,160,1,37,F2A_9877,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_38,160,1,38,F2A_9878,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_39,160,1,39,F2A_9879,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,590,40,1000,5000,FPGA_160_1_40,160,1,40,F2A_9880,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,720,40,1000,6000,FPGA_160_1_41,160,1,41,F2A_9881,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,720,40,1000,6000,FPGA_160_1_42,160,1,42,F2A_9882,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,720,40,1000,6000,FPGA_160_1_43,160,1,43,F2A_9883,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,720,40,1000,6000,FPGA_160_1_44,160,1,44,F2A_9884,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_3,Bank_H_7_3,FAKE,720,40,1000,6000,FPGA_160_1_45,160,1,45,F2A_9885,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_4,Bank_H_7_4,FAKE,720,40,1000,6000,FPGA_160_1_46,160,1,46,F2A_9886,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_4,Bank_H_7_4,FAKE,720,40,1000,6000,FPGA_160_1_47,160,1,47,F2A_9887,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_4,Bank_H_7_4,FAKE,720,40,1000,6000,FPGA_160_1_48,160,1,48,F2A_9888,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_4,Bank_H_7_4,FAKE,720,40,1000,6000,FPGA_160_1_49,160,1,49,F2A_9889,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_4,Bank_H_7_4,FAKE,720,40,1000,6000,FPGA_160_1_50,160,1,50,F2A_9890,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_4,Bank_H_7_4,FAKE,720,40,1000,6000,FPGA_160_1_51,160,1,51,F2A_9891,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_4,Bank_H_7_4,FAKE,720,40,1000,6000,FPGA_160_1_52,160,1,52,F2A_9892,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,460,40,1000,4000,FPGA_161_1_0,161,1,0,A2F_9768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,460,40,1000,4000,FPGA_161_1_1,161,1,1,A2F_9769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,460,40,1000,4000,FPGA_161_1_2,161,1,2,A2F_9770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_3,161,1,3,A2F_9771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_4,161,1,4,A2F_9772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_5,161,1,5,A2F_9773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_6,161,1,6,A2F_9774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_7,161,1,7,A2F_9775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_8,161,1,8,A2F_9776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_9,161,1,9,A2F_9777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_10,161,1,10,A2F_9778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,980,40,2000,1000,FPGA_161_1_11,161,1,11,A2F_9779,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,980,40,2000,1000,FPGA_161_1_12,161,1,12,A2F_9780,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_6,Bank_H_7_6,FAKE,980,40,2000,1000,FPGA_161_1_13,161,1,13,A2F_9781,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,70,40,1000,1000,FPGA_161_1_24,161,1,24,F2A_9792,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,200,40,1000,2000,FPGA_161_1_25,161,1,25,F2A_9793,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,200,40,1000,2000,FPGA_161_1_26,161,1,26,F2A_9794,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,200,40,1000,2000,FPGA_161_1_27,161,1,27,F2A_9795,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,200,40,1000,2000,FPGA_161_1_28,161,1,28,F2A_9796,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,200,40,1000,2000,FPGA_161_1_29,161,1,29,F2A_9797,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,200,40,1000,2000,FPGA_161_1_30,161,1,30,F2A_9798,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,200,40,1000,2000,FPGA_161_1_31,161,1,31,F2A_9799,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,200,40,1000,2000,FPGA_161_1_32,161,1,32,F2A_9800,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,200,40,1000,2000,FPGA_161_1_33,161,1,33,F2A_9801,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,330,40,1000,3000,FPGA_161_1_34,161,1,34,F2A_9802,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,330,40,1000,3000,FPGA_161_1_35,161,1,35,F2A_9803,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,330,40,1000,3000,FPGA_161_1_36,161,1,36,F2A_9804,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,330,40,1000,3000,FPGA_161_1_37,161,1,37,F2A_9805,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_38,161,1,38,F2A_9806,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_39,161,1,39,F2A_9807,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,590,40,1000,5000,FPGA_161_1_40,161,1,40,F2A_9808,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,720,40,1000,6000,FPGA_161_1_41,161,1,41,F2A_9809,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,720,40,1000,6000,FPGA_161_1_42,161,1,42,F2A_9810,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,720,40,1000,6000,FPGA_161_1_43,161,1,43,F2A_9811,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,720,40,1000,6000,FPGA_161_1_44,161,1,44,F2A_9812,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_5,Bank_H_7_5,FAKE,720,40,1000,6000,FPGA_161_1_45,161,1,45,F2A_9813,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_6,Bank_H_7_6,FAKE,720,40,1000,6000,FPGA_161_1_46,161,1,46,F2A_9814,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_6,Bank_H_7_6,FAKE,720,40,1000,6000,FPGA_161_1_47,161,1,47,F2A_9815,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_6,Bank_H_7_6,FAKE,720,40,1000,6000,FPGA_161_1_48,161,1,48,F2A_9816,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_6,Bank_H_7_6,FAKE,720,40,1000,6000,FPGA_161_1_49,161,1,49,F2A_9817,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_6,Bank_H_7_6,FAKE,720,40,1000,6000,FPGA_161_1_50,161,1,50,F2A_9818,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_6,Bank_H_7_6,FAKE,720,40,1000,6000,FPGA_161_1_51,161,1,51,F2A_9819,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_6,Bank_H_7_6,FAKE,720,40,1000,6000,FPGA_161_1_52,161,1,52,F2A_9820,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,460,40,1000,4000,FPGA_162_1_0,162,1,0,A2F_9696,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,460,40,1000,4000,FPGA_162_1_1,162,1,1,A2F_9697,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,460,40,1000,4000,FPGA_162_1_2,162,1,2,A2F_9698,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_3,162,1,3,A2F_9699,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_4,162,1,4,A2F_9700,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_5,162,1,5,A2F_9701,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_6,162,1,6,A2F_9702,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_7,162,1,7,A2F_9703,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_8,162,1,8,A2F_9704,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_9,162,1,9,A2F_9705,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_10,162,1,10,A2F_9706,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,980,40,2000,1000,FPGA_162_1_11,162,1,11,A2F_9707,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,980,40,2000,1000,FPGA_162_1_12,162,1,12,A2F_9708,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_8,Bank_H_7_8,FAKE,980,40,2000,1000,FPGA_162_1_13,162,1,13,A2F_9709,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,70,40,1000,1000,FPGA_162_1_24,162,1,24,F2A_9720,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,200,40,1000,2000,FPGA_162_1_25,162,1,25,F2A_9721,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,200,40,1000,2000,FPGA_162_1_26,162,1,26,F2A_9722,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,200,40,1000,2000,FPGA_162_1_27,162,1,27,F2A_9723,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,200,40,1000,2000,FPGA_162_1_28,162,1,28,F2A_9724,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,200,40,1000,2000,FPGA_162_1_29,162,1,29,F2A_9725,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,200,40,1000,2000,FPGA_162_1_30,162,1,30,F2A_9726,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,200,40,1000,2000,FPGA_162_1_31,162,1,31,F2A_9727,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,200,40,1000,2000,FPGA_162_1_32,162,1,32,F2A_9728,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,200,40,1000,2000,FPGA_162_1_33,162,1,33,F2A_9729,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,330,40,1000,3000,FPGA_162_1_34,162,1,34,F2A_9730,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,330,40,1000,3000,FPGA_162_1_35,162,1,35,F2A_9731,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,330,40,1000,3000,FPGA_162_1_36,162,1,36,F2A_9732,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,330,40,1000,3000,FPGA_162_1_37,162,1,37,F2A_9733,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_38,162,1,38,F2A_9734,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_39,162,1,39,F2A_9735,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,590,40,1000,5000,FPGA_162_1_40,162,1,40,F2A_9736,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,720,40,1000,6000,FPGA_162_1_41,162,1,41,F2A_9737,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,720,40,1000,6000,FPGA_162_1_42,162,1,42,F2A_9738,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,720,40,1000,6000,FPGA_162_1_43,162,1,43,F2A_9739,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,720,40,1000,6000,FPGA_162_1_44,162,1,44,F2A_9740,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_7,Bank_H_7_7,FAKE,720,40,1000,6000,FPGA_162_1_45,162,1,45,F2A_9741,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_8,Bank_H_7_8,FAKE,720,40,1000,6000,FPGA_162_1_46,162,1,46,F2A_9742,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_8,Bank_H_7_8,FAKE,720,40,1000,6000,FPGA_162_1_47,162,1,47,F2A_9743,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_8,Bank_H_7_8,FAKE,720,40,1000,6000,FPGA_162_1_48,162,1,48,F2A_9744,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_8,Bank_H_7_8,FAKE,720,40,1000,6000,FPGA_162_1_49,162,1,49,F2A_9745,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_8,Bank_H_7_8,FAKE,720,40,1000,6000,FPGA_162_1_50,162,1,50,F2A_9746,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_8,Bank_H_7_8,FAKE,720,40,1000,6000,FPGA_162_1_51,162,1,51,F2A_9747,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_8,Bank_H_7_8,FAKE,720,40,1000,6000,FPGA_162_1_52,162,1,52,F2A_9748,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,460,40,1000,4000,FPGA_163_1_0,163,1,0,A2F_9624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,460,40,1000,4000,FPGA_163_1_1,163,1,1,A2F_9625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,460,40,1000,4000,FPGA_163_1_2,163,1,2,A2F_9626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_3,163,1,3,A2F_9627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_4,163,1,4,A2F_9628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_5,163,1,5,A2F_9629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_6,163,1,6,A2F_9630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_7,163,1,7,A2F_9631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_8,163,1,8,A2F_9632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_9,163,1,9,A2F_9633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_10,163,1,10,A2F_9634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,980,40,2000,1000,FPGA_163_1_11,163,1,11,A2F_9635,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,980,40,2000,1000,FPGA_163_1_12,163,1,12,A2F_9636,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_10,Bank_H_7_10,FAKE,980,40,2000,1000,FPGA_163_1_13,163,1,13,A2F_9637,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,70,40,1000,1000,FPGA_163_1_24,163,1,24,F2A_9648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,200,40,1000,2000,FPGA_163_1_25,163,1,25,F2A_9649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,200,40,1000,2000,FPGA_163_1_26,163,1,26,F2A_9650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,200,40,1000,2000,FPGA_163_1_27,163,1,27,F2A_9651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,200,40,1000,2000,FPGA_163_1_28,163,1,28,F2A_9652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,200,40,1000,2000,FPGA_163_1_29,163,1,29,F2A_9653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,200,40,1000,2000,FPGA_163_1_30,163,1,30,F2A_9654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,200,40,1000,2000,FPGA_163_1_31,163,1,31,F2A_9655,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,200,40,1000,2000,FPGA_163_1_32,163,1,32,F2A_9656,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,200,40,1000,2000,FPGA_163_1_33,163,1,33,F2A_9657,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,330,40,1000,3000,FPGA_163_1_34,163,1,34,F2A_9658,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,330,40,1000,3000,FPGA_163_1_35,163,1,35,F2A_9659,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,330,40,1000,3000,FPGA_163_1_36,163,1,36,F2A_9660,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,330,40,1000,3000,FPGA_163_1_37,163,1,37,F2A_9661,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_38,163,1,38,F2A_9662,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_39,163,1,39,F2A_9663,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,590,40,1000,5000,FPGA_163_1_40,163,1,40,F2A_9664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,720,40,1000,6000,FPGA_163_1_41,163,1,41,F2A_9665,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,720,40,1000,6000,FPGA_163_1_42,163,1,42,F2A_9666,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,720,40,1000,6000,FPGA_163_1_43,163,1,43,F2A_9667,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,720,40,1000,6000,FPGA_163_1_44,163,1,44,F2A_9668,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_9,Bank_H_7_9,FAKE,720,40,1000,6000,FPGA_163_1_45,163,1,45,F2A_9669,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_10,Bank_H_7_10,FAKE,720,40,1000,6000,FPGA_163_1_46,163,1,46,F2A_9670,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_10,Bank_H_7_10,FAKE,720,40,1000,6000,FPGA_163_1_47,163,1,47,F2A_9671,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_10,Bank_H_7_10,FAKE,720,40,1000,6000,FPGA_163_1_48,163,1,48,F2A_9672,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_10,Bank_H_7_10,FAKE,720,40,1000,6000,FPGA_163_1_49,163,1,49,F2A_9673,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_10,Bank_H_7_10,FAKE,720,40,1000,6000,FPGA_163_1_50,163,1,50,F2A_9674,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_10,Bank_H_7_10,FAKE,720,40,1000,6000,FPGA_163_1_51,163,1,51,F2A_9675,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_10,Bank_H_7_10,FAKE,720,40,1000,6000,FPGA_163_1_52,163,1,52,F2A_9676,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,460,40,1000,4000,FPGA_165_1_0,165,1,0,A2F_9480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,460,40,1000,4000,FPGA_165_1_1,165,1,1,A2F_9481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,460,40,1000,4000,FPGA_165_1_2,165,1,2,A2F_9482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_3,165,1,3,A2F_9483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_4,165,1,4,A2F_9484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_5,165,1,5,A2F_9485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_6,165,1,6,A2F_9486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_7,165,1,7,A2F_9487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_8,165,1,8,A2F_9488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_9,165,1,9,A2F_9489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_10,165,1,10,A2F_9490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,980,40,2000,1000,FPGA_165_1_11,165,1,11,A2F_9491,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,980,40,2000,1000,FPGA_165_1_12,165,1,12,A2F_9492,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_12,Bank_H_7_12,FAKE,980,40,2000,1000,FPGA_165_1_13,165,1,13,A2F_9493,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,70,40,1000,1000,FPGA_165_1_24,165,1,24,F2A_9504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,200,40,1000,2000,FPGA_165_1_25,165,1,25,F2A_9505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,200,40,1000,2000,FPGA_165_1_26,165,1,26,F2A_9506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,200,40,1000,2000,FPGA_165_1_27,165,1,27,F2A_9507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,200,40,1000,2000,FPGA_165_1_28,165,1,28,F2A_9508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,200,40,1000,2000,FPGA_165_1_29,165,1,29,F2A_9509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,200,40,1000,2000,FPGA_165_1_30,165,1,30,F2A_9510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,200,40,1000,2000,FPGA_165_1_31,165,1,31,F2A_9511,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,200,40,1000,2000,FPGA_165_1_32,165,1,32,F2A_9512,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,200,40,1000,2000,FPGA_165_1_33,165,1,33,F2A_9513,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,330,40,1000,3000,FPGA_165_1_34,165,1,34,F2A_9514,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,330,40,1000,3000,FPGA_165_1_35,165,1,35,F2A_9515,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,330,40,1000,3000,FPGA_165_1_36,165,1,36,F2A_9516,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,330,40,1000,3000,FPGA_165_1_37,165,1,37,F2A_9517,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_38,165,1,38,F2A_9518,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_39,165,1,39,F2A_9519,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,590,40,1000,5000,FPGA_165_1_40,165,1,40,F2A_9520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,720,40,1000,6000,FPGA_165_1_41,165,1,41,F2A_9521,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,720,40,1000,6000,FPGA_165_1_42,165,1,42,F2A_9522,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,720,40,1000,6000,FPGA_165_1_43,165,1,43,F2A_9523,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,720,40,1000,6000,FPGA_165_1_44,165,1,44,F2A_9524,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_11,Bank_H_7_11,FAKE,720,40,1000,6000,FPGA_165_1_45,165,1,45,F2A_9525,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_12,Bank_H_7_12,FAKE,720,40,1000,6000,FPGA_165_1_46,165,1,46,F2A_9526,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_12,Bank_H_7_12,FAKE,720,40,1000,6000,FPGA_165_1_47,165,1,47,F2A_9527,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_12,Bank_H_7_12,FAKE,720,40,1000,6000,FPGA_165_1_48,165,1,48,F2A_9528,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_12,Bank_H_7_12,FAKE,720,40,1000,6000,FPGA_165_1_49,165,1,49,F2A_9529,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_12,Bank_H_7_12,FAKE,720,40,1000,6000,FPGA_165_1_50,165,1,50,F2A_9530,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_12,Bank_H_7_12,FAKE,720,40,1000,6000,FPGA_165_1_51,165,1,51,F2A_9531,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_12,Bank_H_7_12,FAKE,720,40,1000,6000,FPGA_165_1_52,165,1,52,F2A_9532,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,460,40,1000,4000,FPGA_166_1_0,166,1,0,A2F_9408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,460,40,1000,4000,FPGA_166_1_1,166,1,1,A2F_9409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,460,40,1000,4000,FPGA_166_1_2,166,1,2,A2F_9410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_3,166,1,3,A2F_9411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_4,166,1,4,A2F_9412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_5,166,1,5,A2F_9413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_6,166,1,6,A2F_9414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_7,166,1,7,A2F_9415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_8,166,1,8,A2F_9416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_9,166,1,9,A2F_9417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_10,166,1,10,A2F_9418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,980,40,2000,1000,FPGA_166_1_11,166,1,11,A2F_9419,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,980,40,2000,1000,FPGA_166_1_12,166,1,12,A2F_9420,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_14,Bank_H_7_14,FAKE,980,40,2000,1000,FPGA_166_1_13,166,1,13,A2F_9421,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,70,40,1000,1000,FPGA_166_1_24,166,1,24,F2A_9432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,200,40,1000,2000,FPGA_166_1_25,166,1,25,F2A_9433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,200,40,1000,2000,FPGA_166_1_26,166,1,26,F2A_9434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,200,40,1000,2000,FPGA_166_1_27,166,1,27,F2A_9435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,200,40,1000,2000,FPGA_166_1_28,166,1,28,F2A_9436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,200,40,1000,2000,FPGA_166_1_29,166,1,29,F2A_9437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,200,40,1000,2000,FPGA_166_1_30,166,1,30,F2A_9438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,200,40,1000,2000,FPGA_166_1_31,166,1,31,F2A_9439,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,200,40,1000,2000,FPGA_166_1_32,166,1,32,F2A_9440,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,200,40,1000,2000,FPGA_166_1_33,166,1,33,F2A_9441,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,330,40,1000,3000,FPGA_166_1_34,166,1,34,F2A_9442,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,330,40,1000,3000,FPGA_166_1_35,166,1,35,F2A_9443,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,330,40,1000,3000,FPGA_166_1_36,166,1,36,F2A_9444,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,330,40,1000,3000,FPGA_166_1_37,166,1,37,F2A_9445,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_38,166,1,38,F2A_9446,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_39,166,1,39,F2A_9447,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,590,40,1000,5000,FPGA_166_1_40,166,1,40,F2A_9448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,720,40,1000,6000,FPGA_166_1_41,166,1,41,F2A_9449,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,720,40,1000,6000,FPGA_166_1_42,166,1,42,F2A_9450,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,720,40,1000,6000,FPGA_166_1_43,166,1,43,F2A_9451,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,720,40,1000,6000,FPGA_166_1_44,166,1,44,F2A_9452,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_13,Bank_H_7_13,FAKE,720,40,1000,6000,FPGA_166_1_45,166,1,45,F2A_9453,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_14,Bank_H_7_14,FAKE,720,40,1000,6000,FPGA_166_1_46,166,1,46,F2A_9454,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_14,Bank_H_7_14,FAKE,720,40,1000,6000,FPGA_166_1_47,166,1,47,F2A_9455,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_14,Bank_H_7_14,FAKE,720,40,1000,6000,FPGA_166_1_48,166,1,48,F2A_9456,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_14,Bank_H_7_14,FAKE,720,40,1000,6000,FPGA_166_1_49,166,1,49,F2A_9457,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_14,Bank_H_7_14,FAKE,720,40,1000,6000,FPGA_166_1_50,166,1,50,F2A_9458,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_14,Bank_H_7_14,FAKE,720,40,1000,6000,FPGA_166_1_51,166,1,51,F2A_9459,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_14,Bank_H_7_14,FAKE,720,40,1000,6000,FPGA_166_1_52,166,1,52,F2A_9460,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,460,40,1000,4000,FPGA_167_1_0,167,1,0,A2F_9336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,460,40,1000,4000,FPGA_167_1_1,167,1,1,A2F_9337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,460,40,1000,4000,FPGA_167_1_2,167,1,2,A2F_9338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_3,167,1,3,A2F_9339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_4,167,1,4,A2F_9340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_5,167,1,5,A2F_9341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_6,167,1,6,A2F_9342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_7,167,1,7,A2F_9343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_8,167,1,8,A2F_9344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_9,167,1,9,A2F_9345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_10,167,1,10,A2F_9346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,980,40,2000,1000,FPGA_167_1_11,167,1,11,A2F_9347,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,980,40,2000,1000,FPGA_167_1_12,167,1,12,A2F_9348,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_16,Bank_H_7_16,FAKE,980,40,2000,1000,FPGA_167_1_13,167,1,13,A2F_9349,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,70,40,1000,1000,FPGA_167_1_24,167,1,24,F2A_9360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,200,40,1000,2000,FPGA_167_1_25,167,1,25,F2A_9361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,200,40,1000,2000,FPGA_167_1_26,167,1,26,F2A_9362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,200,40,1000,2000,FPGA_167_1_27,167,1,27,F2A_9363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,200,40,1000,2000,FPGA_167_1_28,167,1,28,F2A_9364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,200,40,1000,2000,FPGA_167_1_29,167,1,29,F2A_9365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,200,40,1000,2000,FPGA_167_1_30,167,1,30,F2A_9366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,200,40,1000,2000,FPGA_167_1_31,167,1,31,F2A_9367,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,200,40,1000,2000,FPGA_167_1_32,167,1,32,F2A_9368,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,200,40,1000,2000,FPGA_167_1_33,167,1,33,F2A_9369,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,330,40,1000,3000,FPGA_167_1_34,167,1,34,F2A_9370,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,330,40,1000,3000,FPGA_167_1_35,167,1,35,F2A_9371,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,330,40,1000,3000,FPGA_167_1_36,167,1,36,F2A_9372,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,330,40,1000,3000,FPGA_167_1_37,167,1,37,F2A_9373,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_38,167,1,38,F2A_9374,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_39,167,1,39,F2A_9375,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,590,40,1000,5000,FPGA_167_1_40,167,1,40,F2A_9376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,720,40,1000,6000,FPGA_167_1_41,167,1,41,F2A_9377,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,720,40,1000,6000,FPGA_167_1_42,167,1,42,F2A_9378,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,720,40,1000,6000,FPGA_167_1_43,167,1,43,F2A_9379,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,720,40,1000,6000,FPGA_167_1_44,167,1,44,F2A_9380,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_15,Bank_H_7_15,FAKE,720,40,1000,6000,FPGA_167_1_45,167,1,45,F2A_9381,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_16,Bank_H_7_16,FAKE,720,40,1000,6000,FPGA_167_1_46,167,1,46,F2A_9382,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_16,Bank_H_7_16,FAKE,720,40,1000,6000,FPGA_167_1_47,167,1,47,F2A_9383,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_16,Bank_H_7_16,FAKE,720,40,1000,6000,FPGA_167_1_48,167,1,48,F2A_9384,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_16,Bank_H_7_16,FAKE,720,40,1000,6000,FPGA_167_1_49,167,1,49,F2A_9385,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_16,Bank_H_7_16,FAKE,720,40,1000,6000,FPGA_167_1_50,167,1,50,F2A_9386,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_16,Bank_H_7_16,FAKE,720,40,1000,6000,FPGA_167_1_51,167,1,51,F2A_9387,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_16,Bank_H_7_16,FAKE,720,40,1000,6000,FPGA_167_1_52,167,1,52,F2A_9388,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,460,40,1000,4000,FPGA_168_1_0,168,1,0,A2F_9264,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,460,40,1000,4000,FPGA_168_1_1,168,1,1,A2F_9265,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,460,40,1000,4000,FPGA_168_1_2,168,1,2,A2F_9266,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_3,168,1,3,A2F_9267,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_4,168,1,4,A2F_9268,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_5,168,1,5,A2F_9269,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_6,168,1,6,A2F_9270,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_7,168,1,7,A2F_9271,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_8,168,1,8,A2F_9272,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_9,168,1,9,A2F_9273,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_10,168,1,10,A2F_9274,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,980,40,2000,1000,FPGA_168_1_11,168,1,11,A2F_9275,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,980,40,2000,1000,FPGA_168_1_12,168,1,12,A2F_9276,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_18,Bank_H_7_18,FAKE,980,40,2000,1000,FPGA_168_1_13,168,1,13,A2F_9277,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,70,40,1000,1000,FPGA_168_1_24,168,1,24,F2A_9288,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,200,40,1000,2000,FPGA_168_1_25,168,1,25,F2A_9289,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,200,40,1000,2000,FPGA_168_1_26,168,1,26,F2A_9290,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,200,40,1000,2000,FPGA_168_1_27,168,1,27,F2A_9291,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,200,40,1000,2000,FPGA_168_1_28,168,1,28,F2A_9292,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,200,40,1000,2000,FPGA_168_1_29,168,1,29,F2A_9293,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,200,40,1000,2000,FPGA_168_1_30,168,1,30,F2A_9294,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,200,40,1000,2000,FPGA_168_1_31,168,1,31,F2A_9295,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,200,40,1000,2000,FPGA_168_1_32,168,1,32,F2A_9296,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,200,40,1000,2000,FPGA_168_1_33,168,1,33,F2A_9297,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,330,40,1000,3000,FPGA_168_1_34,168,1,34,F2A_9298,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,330,40,1000,3000,FPGA_168_1_35,168,1,35,F2A_9299,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,330,40,1000,3000,FPGA_168_1_36,168,1,36,F2A_9300,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,330,40,1000,3000,FPGA_168_1_37,168,1,37,F2A_9301,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_38,168,1,38,F2A_9302,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_39,168,1,39,F2A_9303,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,590,40,1000,5000,FPGA_168_1_40,168,1,40,F2A_9304,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,720,40,1000,6000,FPGA_168_1_41,168,1,41,F2A_9305,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,720,40,1000,6000,FPGA_168_1_42,168,1,42,F2A_9306,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,720,40,1000,6000,FPGA_168_1_43,168,1,43,F2A_9307,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,720,40,1000,6000,FPGA_168_1_44,168,1,44,F2A_9308,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_17,Bank_H_7_17,FAKE,720,40,1000,6000,FPGA_168_1_45,168,1,45,F2A_9309,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_18,Bank_H_7_18,FAKE,720,40,1000,6000,FPGA_168_1_46,168,1,46,F2A_9310,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_18,Bank_H_7_18,FAKE,720,40,1000,6000,FPGA_168_1_47,168,1,47,F2A_9311,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_18,Bank_H_7_18,FAKE,720,40,1000,6000,FPGA_168_1_48,168,1,48,F2A_9312,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_18,Bank_H_7_18,FAKE,720,40,1000,6000,FPGA_168_1_49,168,1,49,F2A_9313,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_18,Bank_H_7_18,FAKE,720,40,1000,6000,FPGA_168_1_50,168,1,50,F2A_9314,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_18,Bank_H_7_18,FAKE,720,40,1000,6000,FPGA_168_1_51,168,1,51,F2A_9315,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_18,Bank_H_7_18,FAKE,720,40,1000,6000,FPGA_168_1_52,168,1,52,F2A_9316,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,460,40,1000,4000,FPGA_169_1_0,169,1,0,A2F_9192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,460,40,1000,4000,FPGA_169_1_1,169,1,1,A2F_9193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,460,40,1000,4000,FPGA_169_1_2,169,1,2,A2F_9194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_3,169,1,3,A2F_9195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_4,169,1,4,A2F_9196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_5,169,1,5,A2F_9197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_6,169,1,6,A2F_9198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_7,169,1,7,A2F_9199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_8,169,1,8,A2F_9200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_9,169,1,9,A2F_9201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_10,169,1,10,A2F_9202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,980,40,2000,1000,FPGA_169_1_11,169,1,11,A2F_9203,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,980,40,2000,1000,FPGA_169_1_12,169,1,12,A2F_9204,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_20,Bank_H_7_20,FAKE,980,40,2000,1000,FPGA_169_1_13,169,1,13,A2F_9205,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,70,40,1000,1000,FPGA_169_1_24,169,1,24,F2A_9216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,200,40,1000,2000,FPGA_169_1_25,169,1,25,F2A_9217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,200,40,1000,2000,FPGA_169_1_26,169,1,26,F2A_9218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,200,40,1000,2000,FPGA_169_1_27,169,1,27,F2A_9219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,200,40,1000,2000,FPGA_169_1_28,169,1,28,F2A_9220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,200,40,1000,2000,FPGA_169_1_29,169,1,29,F2A_9221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,200,40,1000,2000,FPGA_169_1_30,169,1,30,F2A_9222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,200,40,1000,2000,FPGA_169_1_31,169,1,31,F2A_9223,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,200,40,1000,2000,FPGA_169_1_32,169,1,32,F2A_9224,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,200,40,1000,2000,FPGA_169_1_33,169,1,33,F2A_9225,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,330,40,1000,3000,FPGA_169_1_34,169,1,34,F2A_9226,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,330,40,1000,3000,FPGA_169_1_35,169,1,35,F2A_9227,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,330,40,1000,3000,FPGA_169_1_36,169,1,36,F2A_9228,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,330,40,1000,3000,FPGA_169_1_37,169,1,37,F2A_9229,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_38,169,1,38,F2A_9230,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_39,169,1,39,F2A_9231,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,590,40,1000,5000,FPGA_169_1_40,169,1,40,F2A_9232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,720,40,1000,6000,FPGA_169_1_41,169,1,41,F2A_9233,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,720,40,1000,6000,FPGA_169_1_42,169,1,42,F2A_9234,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,720,40,1000,6000,FPGA_169_1_43,169,1,43,F2A_9235,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,720,40,1000,6000,FPGA_169_1_44,169,1,44,F2A_9236,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_19,Bank_H_7_19,FAKE,720,40,1000,6000,FPGA_169_1_45,169,1,45,F2A_9237,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_20,Bank_H_7_20,FAKE,720,40,1000,6000,FPGA_169_1_46,169,1,46,F2A_9238,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_20,Bank_H_7_20,FAKE,720,40,1000,6000,FPGA_169_1_47,169,1,47,F2A_9239,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_20,Bank_H_7_20,FAKE,720,40,1000,6000,FPGA_169_1_48,169,1,48,F2A_9240,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_20,Bank_H_7_20,FAKE,720,40,1000,6000,FPGA_169_1_49,169,1,49,F2A_9241,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_20,Bank_H_7_20,FAKE,720,40,1000,6000,FPGA_169_1_50,169,1,50,F2A_9242,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_20,Bank_H_7_20,FAKE,720,40,1000,6000,FPGA_169_1_51,169,1,51,F2A_9243,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_20,Bank_H_7_20,FAKE,720,40,1000,6000,FPGA_169_1_52,169,1,52,F2A_9244,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,330,40,1000,3000,FPGA_171_1_0,171,1,0,A2F_9048,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,330,40,1000,3000,FPGA_171_1_1,171,1,1,A2F_9049,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,330,40,1000,3000,FPGA_171_1_2,171,1,2,A2F_9050,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,330,40,1000,3000,FPGA_171_1_3,171,1,3,A2F_9051,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,330,40,1000,3000,FPGA_171_1_4,171,1,4,A2F_9052,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,330,40,1000,3000,FPGA_171_1_5,171,1,5,A2F_9053,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,460,40,1000,4000,FPGA_171_1_6,171,1,6,A2F_9054,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,460,40,1000,4000,FPGA_171_1_7,171,1,7,A2F_9055,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,460,40,1000,4000,FPGA_171_1_8,171,1,8,A2F_9056,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,460,40,1000,4000,FPGA_171_1_9,171,1,9,A2F_9057,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,460,40,1000,4000,FPGA_171_1_10,171,1,10,A2F_9058,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,70,40,1000,1000,FPGA_171_1_24,171,1,24,F2A_9072,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,70,40,1000,1000,FPGA_171_1_25,171,1,25,F2A_9073,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,70,40,1000,1000,FPGA_171_1_26,171,1,26,F2A_9074,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,70,40,1000,1000,FPGA_171_1_27,171,1,27,F2A_9075,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,70,40,1000,1000,FPGA_171_1_28,171,1,28,F2A_9076,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,70,40,1000,1000,FPGA_171_1_29,171,1,29,F2A_9077,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,70,40,1000,1000,FPGA_171_1_30,171,1,30,F2A_9078,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,70,40,1000,1000,FPGA_171_1_31,171,1,31,F2A_9079,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,70,40,1000,1000,FPGA_171_1_32,171,1,32,F2A_9080,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,460,40,1000,4000,FPGA_172_1_0,172,1,0,A2F_8976,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,460,40,1000,4000,FPGA_172_1_1,172,1,1,A2F_8977,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,460,40,1000,4000,FPGA_172_1_2,172,1,2,A2F_8978,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_3,172,1,3,A2F_8979,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_4,172,1,4,A2F_8980,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_5,172,1,5,A2F_8981,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_6,172,1,6,A2F_8982,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_7,172,1,7,A2F_8983,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_8,172,1,8,A2F_8984,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_9,172,1,9,A2F_8985,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_10,172,1,10,A2F_8986,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,980,40,2000,1000,FPGA_172_1_11,172,1,11,A2F_8987,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,980,40,2000,1000,FPGA_172_1_12,172,1,12,A2F_8988,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_22,Bank_H_7_22,FAKE,980,40,2000,1000,FPGA_172_1_13,172,1,13,A2F_8989,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,70,40,1000,1000,FPGA_172_1_24,172,1,24,F2A_9000,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,200,40,1000,2000,FPGA_172_1_25,172,1,25,F2A_9001,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,200,40,1000,2000,FPGA_172_1_26,172,1,26,F2A_9002,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,200,40,1000,2000,FPGA_172_1_27,172,1,27,F2A_9003,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,200,40,1000,2000,FPGA_172_1_28,172,1,28,F2A_9004,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,200,40,1000,2000,FPGA_172_1_29,172,1,29,F2A_9005,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,200,40,1000,2000,FPGA_172_1_30,172,1,30,F2A_9006,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,200,40,1000,2000,FPGA_172_1_31,172,1,31,F2A_9007,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,200,40,1000,2000,FPGA_172_1_32,172,1,32,F2A_9008,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,200,40,1000,2000,FPGA_172_1_33,172,1,33,F2A_9009,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,330,40,1000,3000,FPGA_172_1_34,172,1,34,F2A_9010,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,330,40,1000,3000,FPGA_172_1_35,172,1,35,F2A_9011,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,330,40,1000,3000,FPGA_172_1_36,172,1,36,F2A_9012,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,330,40,1000,3000,FPGA_172_1_37,172,1,37,F2A_9013,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_38,172,1,38,F2A_9014,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_39,172,1,39,F2A_9015,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,590,40,1000,5000,FPGA_172_1_40,172,1,40,F2A_9016,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,720,40,1000,6000,FPGA_172_1_41,172,1,41,F2A_9017,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,720,40,1000,6000,FPGA_172_1_42,172,1,42,F2A_9018,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,720,40,1000,6000,FPGA_172_1_43,172,1,43,F2A_9019,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,720,40,1000,6000,FPGA_172_1_44,172,1,44,F2A_9020,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_21,Bank_H_7_21,FAKE,720,40,1000,6000,FPGA_172_1_45,172,1,45,F2A_9021,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_22,Bank_H_7_22,FAKE,720,40,1000,6000,FPGA_172_1_46,172,1,46,F2A_9022,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_22,Bank_H_7_22,FAKE,720,40,1000,6000,FPGA_172_1_47,172,1,47,F2A_9023,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_22,Bank_H_7_22,FAKE,720,40,1000,6000,FPGA_172_1_48,172,1,48,F2A_9024,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_22,Bank_H_7_22,FAKE,720,40,1000,6000,FPGA_172_1_49,172,1,49,F2A_9025,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_22,Bank_H_7_22,FAKE,720,40,1000,6000,FPGA_172_1_50,172,1,50,F2A_9026,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_22,Bank_H_7_22,FAKE,720,40,1000,6000,FPGA_172_1_51,172,1,51,F2A_9027,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_22,Bank_H_7_22,FAKE,720,40,1000,6000,FPGA_172_1_52,172,1,52,F2A_9028,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,460,40,1000,4000,FPGA_173_1_0,173,1,0,A2F_8904,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,460,40,1000,4000,FPGA_173_1_1,173,1,1,A2F_8905,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,460,40,1000,4000,FPGA_173_1_2,173,1,2,A2F_8906,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_3,173,1,3,A2F_8907,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_4,173,1,4,A2F_8908,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_5,173,1,5,A2F_8909,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_6,173,1,6,A2F_8910,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_7,173,1,7,A2F_8911,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_8,173,1,8,A2F_8912,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_9,173,1,9,A2F_8913,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_10,173,1,10,A2F_8914,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,980,40,2000,1000,FPGA_173_1_11,173,1,11,A2F_8915,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,980,40,2000,1000,FPGA_173_1_12,173,1,12,A2F_8916,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_24,Bank_H_7_24,FAKE,980,40,2000,1000,FPGA_173_1_13,173,1,13,A2F_8917,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,70,40,1000,1000,FPGA_173_1_24,173,1,24,F2A_8928,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,200,40,1000,2000,FPGA_173_1_25,173,1,25,F2A_8929,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,200,40,1000,2000,FPGA_173_1_26,173,1,26,F2A_8930,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,200,40,1000,2000,FPGA_173_1_27,173,1,27,F2A_8931,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,200,40,1000,2000,FPGA_173_1_28,173,1,28,F2A_8932,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,200,40,1000,2000,FPGA_173_1_29,173,1,29,F2A_8933,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,200,40,1000,2000,FPGA_173_1_30,173,1,30,F2A_8934,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,200,40,1000,2000,FPGA_173_1_31,173,1,31,F2A_8935,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,200,40,1000,2000,FPGA_173_1_32,173,1,32,F2A_8936,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,200,40,1000,2000,FPGA_173_1_33,173,1,33,F2A_8937,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,330,40,1000,3000,FPGA_173_1_34,173,1,34,F2A_8938,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,330,40,1000,3000,FPGA_173_1_35,173,1,35,F2A_8939,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,330,40,1000,3000,FPGA_173_1_36,173,1,36,F2A_8940,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,330,40,1000,3000,FPGA_173_1_37,173,1,37,F2A_8941,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_38,173,1,38,F2A_8942,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_39,173,1,39,F2A_8943,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,590,40,1000,5000,FPGA_173_1_40,173,1,40,F2A_8944,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,720,40,1000,6000,FPGA_173_1_41,173,1,41,F2A_8945,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,720,40,1000,6000,FPGA_173_1_42,173,1,42,F2A_8946,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,720,40,1000,6000,FPGA_173_1_43,173,1,43,F2A_8947,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,720,40,1000,6000,FPGA_173_1_44,173,1,44,F2A_8948,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_23,Bank_H_7_23,FAKE,720,40,1000,6000,FPGA_173_1_45,173,1,45,F2A_8949,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_24,Bank_H_7_24,FAKE,720,40,1000,6000,FPGA_173_1_46,173,1,46,F2A_8950,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_24,Bank_H_7_24,FAKE,720,40,1000,6000,FPGA_173_1_47,173,1,47,F2A_8951,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_24,Bank_H_7_24,FAKE,720,40,1000,6000,FPGA_173_1_48,173,1,48,F2A_8952,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_24,Bank_H_7_24,FAKE,720,40,1000,6000,FPGA_173_1_49,173,1,49,F2A_8953,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_24,Bank_H_7_24,FAKE,720,40,1000,6000,FPGA_173_1_50,173,1,50,F2A_8954,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_24,Bank_H_7_24,FAKE,720,40,1000,6000,FPGA_173_1_51,173,1,51,F2A_8955,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_24,Bank_H_7_24,FAKE,720,40,1000,6000,FPGA_173_1_52,173,1,52,F2A_8956,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,460,40,1000,4000,FPGA_174_1_0,174,1,0,A2F_8832,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,460,40,1000,4000,FPGA_174_1_1,174,1,1,A2F_8833,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,460,40,1000,4000,FPGA_174_1_2,174,1,2,A2F_8834,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_3,174,1,3,A2F_8835,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_4,174,1,4,A2F_8836,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_5,174,1,5,A2F_8837,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_6,174,1,6,A2F_8838,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_7,174,1,7,A2F_8839,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_8,174,1,8,A2F_8840,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_9,174,1,9,A2F_8841,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_10,174,1,10,A2F_8842,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,980,40,2000,1000,FPGA_174_1_11,174,1,11,A2F_8843,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,980,40,2000,1000,FPGA_174_1_12,174,1,12,A2F_8844,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_26,Bank_H_7_26,FAKE,980,40,2000,1000,FPGA_174_1_13,174,1,13,A2F_8845,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,70,40,1000,1000,FPGA_174_1_24,174,1,24,F2A_8856,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,200,40,1000,2000,FPGA_174_1_25,174,1,25,F2A_8857,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,200,40,1000,2000,FPGA_174_1_26,174,1,26,F2A_8858,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,200,40,1000,2000,FPGA_174_1_27,174,1,27,F2A_8859,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,200,40,1000,2000,FPGA_174_1_28,174,1,28,F2A_8860,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,200,40,1000,2000,FPGA_174_1_29,174,1,29,F2A_8861,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,200,40,1000,2000,FPGA_174_1_30,174,1,30,F2A_8862,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,200,40,1000,2000,FPGA_174_1_31,174,1,31,F2A_8863,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,200,40,1000,2000,FPGA_174_1_32,174,1,32,F2A_8864,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,200,40,1000,2000,FPGA_174_1_33,174,1,33,F2A_8865,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,330,40,1000,3000,FPGA_174_1_34,174,1,34,F2A_8866,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,330,40,1000,3000,FPGA_174_1_35,174,1,35,F2A_8867,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,330,40,1000,3000,FPGA_174_1_36,174,1,36,F2A_8868,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,330,40,1000,3000,FPGA_174_1_37,174,1,37,F2A_8869,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_38,174,1,38,F2A_8870,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_39,174,1,39,F2A_8871,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,590,40,1000,5000,FPGA_174_1_40,174,1,40,F2A_8872,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,720,40,1000,6000,FPGA_174_1_41,174,1,41,F2A_8873,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,720,40,1000,6000,FPGA_174_1_42,174,1,42,F2A_8874,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,720,40,1000,6000,FPGA_174_1_43,174,1,43,F2A_8875,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,720,40,1000,6000,FPGA_174_1_44,174,1,44,F2A_8876,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_25,Bank_H_7_25,FAKE,720,40,1000,6000,FPGA_174_1_45,174,1,45,F2A_8877,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_26,Bank_H_7_26,FAKE,720,40,1000,6000,FPGA_174_1_46,174,1,46,F2A_8878,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_26,Bank_H_7_26,FAKE,720,40,1000,6000,FPGA_174_1_47,174,1,47,F2A_8879,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_26,Bank_H_7_26,FAKE,720,40,1000,6000,FPGA_174_1_48,174,1,48,F2A_8880,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_26,Bank_H_7_26,FAKE,720,40,1000,6000,FPGA_174_1_49,174,1,49,F2A_8881,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_26,Bank_H_7_26,FAKE,720,40,1000,6000,FPGA_174_1_50,174,1,50,F2A_8882,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_26,Bank_H_7_26,FAKE,720,40,1000,6000,FPGA_174_1_51,174,1,51,F2A_8883,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_26,Bank_H_7_26,FAKE,720,40,1000,6000,FPGA_174_1_52,174,1,52,F2A_8884,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,460,40,1000,4000,FPGA_175_1_0,175,1,0,A2F_8760,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,460,40,1000,4000,FPGA_175_1_1,175,1,1,A2F_8761,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,460,40,1000,4000,FPGA_175_1_2,175,1,2,A2F_8762,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_3,175,1,3,A2F_8763,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_4,175,1,4,A2F_8764,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_5,175,1,5,A2F_8765,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_6,175,1,6,A2F_8766,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_7,175,1,7,A2F_8767,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_8,175,1,8,A2F_8768,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_9,175,1,9,A2F_8769,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_10,175,1,10,A2F_8770,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,980,40,2000,1000,FPGA_175_1_11,175,1,11,A2F_8771,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,980,40,2000,1000,FPGA_175_1_12,175,1,12,A2F_8772,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_28,Bank_H_7_28,FAKE,980,40,2000,1000,FPGA_175_1_13,175,1,13,A2F_8773,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,70,40,1000,1000,FPGA_175_1_24,175,1,24,F2A_8784,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,200,40,1000,2000,FPGA_175_1_25,175,1,25,F2A_8785,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,200,40,1000,2000,FPGA_175_1_26,175,1,26,F2A_8786,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,200,40,1000,2000,FPGA_175_1_27,175,1,27,F2A_8787,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,200,40,1000,2000,FPGA_175_1_28,175,1,28,F2A_8788,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,200,40,1000,2000,FPGA_175_1_29,175,1,29,F2A_8789,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,200,40,1000,2000,FPGA_175_1_30,175,1,30,F2A_8790,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,200,40,1000,2000,FPGA_175_1_31,175,1,31,F2A_8791,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,200,40,1000,2000,FPGA_175_1_32,175,1,32,F2A_8792,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,200,40,1000,2000,FPGA_175_1_33,175,1,33,F2A_8793,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,330,40,1000,3000,FPGA_175_1_34,175,1,34,F2A_8794,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,330,40,1000,3000,FPGA_175_1_35,175,1,35,F2A_8795,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,330,40,1000,3000,FPGA_175_1_36,175,1,36,F2A_8796,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,330,40,1000,3000,FPGA_175_1_37,175,1,37,F2A_8797,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_38,175,1,38,F2A_8798,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_39,175,1,39,F2A_8799,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,590,40,1000,5000,FPGA_175_1_40,175,1,40,F2A_8800,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,720,40,1000,6000,FPGA_175_1_41,175,1,41,F2A_8801,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,720,40,1000,6000,FPGA_175_1_42,175,1,42,F2A_8802,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,720,40,1000,6000,FPGA_175_1_43,175,1,43,F2A_8803,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,720,40,1000,6000,FPGA_175_1_44,175,1,44,F2A_8804,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_27,Bank_H_7_27,FAKE,720,40,1000,6000,FPGA_175_1_45,175,1,45,F2A_8805,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_28,Bank_H_7_28,FAKE,720,40,1000,6000,FPGA_175_1_46,175,1,46,F2A_8806,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_28,Bank_H_7_28,FAKE,720,40,1000,6000,FPGA_175_1_47,175,1,47,F2A_8807,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_28,Bank_H_7_28,FAKE,720,40,1000,6000,FPGA_175_1_48,175,1,48,F2A_8808,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_28,Bank_H_7_28,FAKE,720,40,1000,6000,FPGA_175_1_49,175,1,49,F2A_8809,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_28,Bank_H_7_28,FAKE,720,40,1000,6000,FPGA_175_1_50,175,1,50,F2A_8810,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_28,Bank_H_7_28,FAKE,720,40,1000,6000,FPGA_175_1_51,175,1,51,F2A_8811,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_28,Bank_H_7_28,FAKE,720,40,1000,6000,FPGA_175_1_52,175,1,52,F2A_8812,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,460,40,1000,4000,FPGA_177_1_0,177,1,0,A2F_8616,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,460,40,1000,4000,FPGA_177_1_1,177,1,1,A2F_8617,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,460,40,1000,4000,FPGA_177_1_2,177,1,2,A2F_8618,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_3,177,1,3,A2F_8619,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_4,177,1,4,A2F_8620,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_5,177,1,5,A2F_8621,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_6,177,1,6,A2F_8622,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_7,177,1,7,A2F_8623,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_8,177,1,8,A2F_8624,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_9,177,1,9,A2F_8625,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_10,177,1,10,A2F_8626,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,980,40,2000,1000,FPGA_177_1_11,177,1,11,A2F_8627,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,980,40,2000,1000,FPGA_177_1_12,177,1,12,A2F_8628,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_30,Bank_H_7_30,FAKE,980,40,2000,1000,FPGA_177_1_13,177,1,13,A2F_8629,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,70,40,1000,1000,FPGA_177_1_24,177,1,24,F2A_8640,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,200,40,1000,2000,FPGA_177_1_25,177,1,25,F2A_8641,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,200,40,1000,2000,FPGA_177_1_26,177,1,26,F2A_8642,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,200,40,1000,2000,FPGA_177_1_27,177,1,27,F2A_8643,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,200,40,1000,2000,FPGA_177_1_28,177,1,28,F2A_8644,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,200,40,1000,2000,FPGA_177_1_29,177,1,29,F2A_8645,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,200,40,1000,2000,FPGA_177_1_30,177,1,30,F2A_8646,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,200,40,1000,2000,FPGA_177_1_31,177,1,31,F2A_8647,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,200,40,1000,2000,FPGA_177_1_32,177,1,32,F2A_8648,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,200,40,1000,2000,FPGA_177_1_33,177,1,33,F2A_8649,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,330,40,1000,3000,FPGA_177_1_34,177,1,34,F2A_8650,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,330,40,1000,3000,FPGA_177_1_35,177,1,35,F2A_8651,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,330,40,1000,3000,FPGA_177_1_36,177,1,36,F2A_8652,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,330,40,1000,3000,FPGA_177_1_37,177,1,37,F2A_8653,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_38,177,1,38,F2A_8654,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_39,177,1,39,F2A_8655,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,590,40,1000,5000,FPGA_177_1_40,177,1,40,F2A_8656,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,720,40,1000,6000,FPGA_177_1_41,177,1,41,F2A_8657,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,720,40,1000,6000,FPGA_177_1_42,177,1,42,F2A_8658,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,720,40,1000,6000,FPGA_177_1_43,177,1,43,F2A_8659,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,720,40,1000,6000,FPGA_177_1_44,177,1,44,F2A_8660,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_29,Bank_H_7_29,FAKE,720,40,1000,6000,FPGA_177_1_45,177,1,45,F2A_8661,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_30,Bank_H_7_30,FAKE,720,40,1000,6000,FPGA_177_1_46,177,1,46,F2A_8662,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_30,Bank_H_7_30,FAKE,720,40,1000,6000,FPGA_177_1_47,177,1,47,F2A_8663,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_30,Bank_H_7_30,FAKE,720,40,1000,6000,FPGA_177_1_48,177,1,48,F2A_8664,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_30,Bank_H_7_30,FAKE,720,40,1000,6000,FPGA_177_1_49,177,1,49,F2A_8665,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_30,Bank_H_7_30,FAKE,720,40,1000,6000,FPGA_177_1_50,177,1,50,F2A_8666,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_30,Bank_H_7_30,FAKE,720,40,1000,6000,FPGA_177_1_51,177,1,51,F2A_8667,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_30,Bank_H_7_30,FAKE,720,40,1000,6000,FPGA_177_1_52,177,1,52,F2A_8668,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,460,40,1000,4000,FPGA_178_1_0,178,1,0,A2F_8544,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,460,40,1000,4000,FPGA_178_1_1,178,1,1,A2F_8545,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,460,40,1000,4000,FPGA_178_1_2,178,1,2,A2F_8546,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_3,178,1,3,A2F_8547,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_4,178,1,4,A2F_8548,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_5,178,1,5,A2F_8549,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_6,178,1,6,A2F_8550,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_7,178,1,7,A2F_8551,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_8,178,1,8,A2F_8552,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_9,178,1,9,A2F_8553,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_10,178,1,10,A2F_8554,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,980,40,2000,1000,FPGA_178_1_11,178,1,11,A2F_8555,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,980,40,2000,1000,FPGA_178_1_12,178,1,12,A2F_8556,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_32,Bank_H_7_32,FAKE,980,40,2000,1000,FPGA_178_1_13,178,1,13,A2F_8557,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,70,40,1000,1000,FPGA_178_1_24,178,1,24,F2A_8568,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,200,40,1000,2000,FPGA_178_1_25,178,1,25,F2A_8569,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,200,40,1000,2000,FPGA_178_1_26,178,1,26,F2A_8570,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,200,40,1000,2000,FPGA_178_1_27,178,1,27,F2A_8571,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,200,40,1000,2000,FPGA_178_1_28,178,1,28,F2A_8572,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,200,40,1000,2000,FPGA_178_1_29,178,1,29,F2A_8573,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,200,40,1000,2000,FPGA_178_1_30,178,1,30,F2A_8574,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,200,40,1000,2000,FPGA_178_1_31,178,1,31,F2A_8575,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,200,40,1000,2000,FPGA_178_1_32,178,1,32,F2A_8576,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,200,40,1000,2000,FPGA_178_1_33,178,1,33,F2A_8577,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,330,40,1000,3000,FPGA_178_1_34,178,1,34,F2A_8578,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,330,40,1000,3000,FPGA_178_1_35,178,1,35,F2A_8579,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,330,40,1000,3000,FPGA_178_1_36,178,1,36,F2A_8580,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,330,40,1000,3000,FPGA_178_1_37,178,1,37,F2A_8581,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_38,178,1,38,F2A_8582,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_39,178,1,39,F2A_8583,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,590,40,1000,5000,FPGA_178_1_40,178,1,40,F2A_8584,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,720,40,1000,6000,FPGA_178_1_41,178,1,41,F2A_8585,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,720,40,1000,6000,FPGA_178_1_42,178,1,42,F2A_8586,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,720,40,1000,6000,FPGA_178_1_43,178,1,43,F2A_8587,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,720,40,1000,6000,FPGA_178_1_44,178,1,44,F2A_8588,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_31,Bank_H_7_31,FAKE,720,40,1000,6000,FPGA_178_1_45,178,1,45,F2A_8589,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_32,Bank_H_7_32,FAKE,720,40,1000,6000,FPGA_178_1_46,178,1,46,F2A_8590,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_32,Bank_H_7_32,FAKE,720,40,1000,6000,FPGA_178_1_47,178,1,47,F2A_8591,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_32,Bank_H_7_32,FAKE,720,40,1000,6000,FPGA_178_1_48,178,1,48,F2A_8592,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_32,Bank_H_7_32,FAKE,720,40,1000,6000,FPGA_178_1_49,178,1,49,F2A_8593,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_32,Bank_H_7_32,FAKE,720,40,1000,6000,FPGA_178_1_50,178,1,50,F2A_8594,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_32,Bank_H_7_32,FAKE,720,40,1000,6000,FPGA_178_1_51,178,1,51,F2A_8595,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_32,Bank_H_7_32,FAKE,720,40,1000,6000,FPGA_178_1_52,178,1,52,F2A_8596,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,460,40,1000,4000,FPGA_179_1_0,179,1,0,A2F_8472,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,460,40,1000,4000,FPGA_179_1_1,179,1,1,A2F_8473,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,460,40,1000,4000,FPGA_179_1_2,179,1,2,A2F_8474,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_3,179,1,3,A2F_8475,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_4,179,1,4,A2F_8476,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_5,179,1,5,A2F_8477,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_6,179,1,6,A2F_8478,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_7,179,1,7,A2F_8479,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_8,179,1,8,A2F_8480,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_9,179,1,9,A2F_8481,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_10,179,1,10,A2F_8482,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,980,40,2000,1000,FPGA_179_1_11,179,1,11,A2F_8483,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,980,40,2000,1000,FPGA_179_1_12,179,1,12,A2F_8484,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_34,Bank_H_7_34,FAKE,980,40,2000,1000,FPGA_179_1_13,179,1,13,A2F_8485,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,70,40,1000,1000,FPGA_179_1_24,179,1,24,F2A_8496,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,200,40,1000,2000,FPGA_179_1_25,179,1,25,F2A_8497,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,200,40,1000,2000,FPGA_179_1_26,179,1,26,F2A_8498,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,200,40,1000,2000,FPGA_179_1_27,179,1,27,F2A_8499,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,200,40,1000,2000,FPGA_179_1_28,179,1,28,F2A_8500,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,200,40,1000,2000,FPGA_179_1_29,179,1,29,F2A_8501,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,200,40,1000,2000,FPGA_179_1_30,179,1,30,F2A_8502,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,200,40,1000,2000,FPGA_179_1_31,179,1,31,F2A_8503,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,200,40,1000,2000,FPGA_179_1_32,179,1,32,F2A_8504,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,200,40,1000,2000,FPGA_179_1_33,179,1,33,F2A_8505,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,330,40,1000,3000,FPGA_179_1_34,179,1,34,F2A_8506,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,330,40,1000,3000,FPGA_179_1_35,179,1,35,F2A_8507,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,330,40,1000,3000,FPGA_179_1_36,179,1,36,F2A_8508,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,330,40,1000,3000,FPGA_179_1_37,179,1,37,F2A_8509,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_38,179,1,38,F2A_8510,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_39,179,1,39,F2A_8511,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,590,40,1000,5000,FPGA_179_1_40,179,1,40,F2A_8512,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,720,40,1000,6000,FPGA_179_1_41,179,1,41,F2A_8513,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,720,40,1000,6000,FPGA_179_1_42,179,1,42,F2A_8514,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,720,40,1000,6000,FPGA_179_1_43,179,1,43,F2A_8515,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,720,40,1000,6000,FPGA_179_1_44,179,1,44,F2A_8516,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_33,Bank_H_7_33,FAKE,720,40,1000,6000,FPGA_179_1_45,179,1,45,F2A_8517,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_34,Bank_H_7_34,FAKE,720,40,1000,6000,FPGA_179_1_46,179,1,46,F2A_8518,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_34,Bank_H_7_34,FAKE,720,40,1000,6000,FPGA_179_1_47,179,1,47,F2A_8519,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_34,Bank_H_7_34,FAKE,720,40,1000,6000,FPGA_179_1_48,179,1,48,F2A_8520,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_34,Bank_H_7_34,FAKE,720,40,1000,6000,FPGA_179_1_49,179,1,49,F2A_8521,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_34,Bank_H_7_34,FAKE,720,40,1000,6000,FPGA_179_1_50,179,1,50,F2A_8522,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_34,Bank_H_7_34,FAKE,720,40,1000,6000,FPGA_179_1_51,179,1,51,F2A_8523,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_34,Bank_H_7_34,FAKE,720,40,1000,6000,FPGA_179_1_52,179,1,52,F2A_8524,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,460,40,1000,4000,FPGA_180_1_0,180,1,0,A2F_8400,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,460,40,1000,4000,FPGA_180_1_1,180,1,1,A2F_8401,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,460,40,1000,4000,FPGA_180_1_2,180,1,2,A2F_8402,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_3,180,1,3,A2F_8403,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_4,180,1,4,A2F_8404,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_5,180,1,5,A2F_8405,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_6,180,1,6,A2F_8406,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_7,180,1,7,A2F_8407,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_8,180,1,8,A2F_8408,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_9,180,1,9,A2F_8409,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_10,180,1,10,A2F_8410,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,980,40,2000,1000,FPGA_180_1_11,180,1,11,A2F_8411,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,980,40,2000,1000,FPGA_180_1_12,180,1,12,A2F_8412,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_36,Bank_H_7_36,FAKE,980,40,2000,1000,FPGA_180_1_13,180,1,13,A2F_8413,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,70,40,1000,1000,FPGA_180_1_24,180,1,24,F2A_8424,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,200,40,1000,2000,FPGA_180_1_25,180,1,25,F2A_8425,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,200,40,1000,2000,FPGA_180_1_26,180,1,26,F2A_8426,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,200,40,1000,2000,FPGA_180_1_27,180,1,27,F2A_8427,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,200,40,1000,2000,FPGA_180_1_28,180,1,28,F2A_8428,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,200,40,1000,2000,FPGA_180_1_29,180,1,29,F2A_8429,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,200,40,1000,2000,FPGA_180_1_30,180,1,30,F2A_8430,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,200,40,1000,2000,FPGA_180_1_31,180,1,31,F2A_8431,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,200,40,1000,2000,FPGA_180_1_32,180,1,32,F2A_8432,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,200,40,1000,2000,FPGA_180_1_33,180,1,33,F2A_8433,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,330,40,1000,3000,FPGA_180_1_34,180,1,34,F2A_8434,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,330,40,1000,3000,FPGA_180_1_35,180,1,35,F2A_8435,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,330,40,1000,3000,FPGA_180_1_36,180,1,36,F2A_8436,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,330,40,1000,3000,FPGA_180_1_37,180,1,37,F2A_8437,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_38,180,1,38,F2A_8438,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_39,180,1,39,F2A_8439,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,590,40,1000,5000,FPGA_180_1_40,180,1,40,F2A_8440,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,720,40,1000,6000,FPGA_180_1_41,180,1,41,F2A_8441,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,720,40,1000,6000,FPGA_180_1_42,180,1,42,F2A_8442,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,720,40,1000,6000,FPGA_180_1_43,180,1,43,F2A_8443,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,720,40,1000,6000,FPGA_180_1_44,180,1,44,F2A_8444,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_35,Bank_H_7_35,FAKE,720,40,1000,6000,FPGA_180_1_45,180,1,45,F2A_8445,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_36,Bank_H_7_36,FAKE,720,40,1000,6000,FPGA_180_1_46,180,1,46,F2A_8446,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_36,Bank_H_7_36,FAKE,720,40,1000,6000,FPGA_180_1_47,180,1,47,F2A_8447,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_36,Bank_H_7_36,FAKE,720,40,1000,6000,FPGA_180_1_48,180,1,48,F2A_8448,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_36,Bank_H_7_36,FAKE,720,40,1000,6000,FPGA_180_1_49,180,1,49,F2A_8449,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_36,Bank_H_7_36,FAKE,720,40,1000,6000,FPGA_180_1_50,180,1,50,F2A_8450,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_36,Bank_H_7_36,FAKE,720,40,1000,6000,FPGA_180_1_51,180,1,51,F2A_8451,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_36,Bank_H_7_36,FAKE,720,40,1000,6000,FPGA_180_1_52,180,1,52,F2A_8452,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,460,40,1000,4000,FPGA_181_1_0,181,1,0,A2F_8328,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,460,40,1000,4000,FPGA_181_1_1,181,1,1,A2F_8329,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,460,40,1000,4000,FPGA_181_1_2,181,1,2,A2F_8330,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_3,181,1,3,A2F_8331,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_4,181,1,4,A2F_8332,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_5,181,1,5,A2F_8333,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_6,181,1,6,A2F_8334,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_7,181,1,7,A2F_8335,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_8,181,1,8,A2F_8336,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_9,181,1,9,A2F_8337,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_10,181,1,10,A2F_8338,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,980,40,2000,1000,FPGA_181_1_11,181,1,11,A2F_8339,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,980,40,2000,1000,FPGA_181_1_12,181,1,12,A2F_8340,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_38,Bank_H_7_38,FAKE,980,40,2000,1000,FPGA_181_1_13,181,1,13,A2F_8341,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,70,40,1000,1000,FPGA_181_1_24,181,1,24,F2A_8352,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,200,40,1000,2000,FPGA_181_1_25,181,1,25,F2A_8353,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,200,40,1000,2000,FPGA_181_1_26,181,1,26,F2A_8354,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,200,40,1000,2000,FPGA_181_1_27,181,1,27,F2A_8355,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,200,40,1000,2000,FPGA_181_1_28,181,1,28,F2A_8356,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,200,40,1000,2000,FPGA_181_1_29,181,1,29,F2A_8357,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,200,40,1000,2000,FPGA_181_1_30,181,1,30,F2A_8358,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,200,40,1000,2000,FPGA_181_1_31,181,1,31,F2A_8359,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,200,40,1000,2000,FPGA_181_1_32,181,1,32,F2A_8360,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,200,40,1000,2000,FPGA_181_1_33,181,1,33,F2A_8361,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,330,40,1000,3000,FPGA_181_1_34,181,1,34,F2A_8362,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,330,40,1000,3000,FPGA_181_1_35,181,1,35,F2A_8363,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,330,40,1000,3000,FPGA_181_1_36,181,1,36,F2A_8364,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,330,40,1000,3000,FPGA_181_1_37,181,1,37,F2A_8365,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_38,181,1,38,F2A_8366,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_39,181,1,39,F2A_8367,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,590,40,1000,5000,FPGA_181_1_40,181,1,40,F2A_8368,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,720,40,1000,6000,FPGA_181_1_41,181,1,41,F2A_8369,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,720,40,1000,6000,FPGA_181_1_42,181,1,42,F2A_8370,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,720,40,1000,6000,FPGA_181_1_43,181,1,43,F2A_8371,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,720,40,1000,6000,FPGA_181_1_44,181,1,44,F2A_8372,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_37,Bank_H_7_37,FAKE,720,40,1000,6000,FPGA_181_1_45,181,1,45,F2A_8373,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_38,Bank_H_7_38,FAKE,720,40,1000,6000,FPGA_181_1_46,181,1,46,F2A_8374,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_38,Bank_H_7_38,FAKE,720,40,1000,6000,FPGA_181_1_47,181,1,47,F2A_8375,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_38,Bank_H_7_38,FAKE,720,40,1000,6000,FPGA_181_1_48,181,1,48,F2A_8376,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_38,Bank_H_7_38,FAKE,720,40,1000,6000,FPGA_181_1_49,181,1,49,F2A_8377,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_38,Bank_H_7_38,FAKE,720,40,1000,6000,FPGA_181_1_50,181,1,50,F2A_8378,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_38,Bank_H_7_38,FAKE,720,40,1000,6000,FPGA_181_1_51,181,1,51,F2A_8379,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_38,Bank_H_7_38,FAKE,720,40,1000,6000,FPGA_181_1_52,181,1,52,F2A_8380,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,460,40,1000,4000,FPGA_183_1_0,183,1,0,A2F_8184,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,460,40,1000,4000,FPGA_183_1_1,183,1,1,A2F_8185,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,460,40,1000,4000,FPGA_183_1_2,183,1,2,A2F_8186,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_3,183,1,3,A2F_8187,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_4,183,1,4,A2F_8188,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_5,183,1,5,A2F_8189,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_6,183,1,6,A2F_8190,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_7,183,1,7,A2F_8191,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_8,183,1,8,A2F_8192,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_9,183,1,9,A2F_8193,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_10,183,1,10,A2F_8194,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,980,40,2000,1000,FPGA_183_1_11,183,1,11,A2F_8195,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,980,40,2000,1000,FPGA_183_1_12,183,1,12,A2F_8196,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_40,Bank_H_7_40,FAKE,980,40,2000,1000,FPGA_183_1_13,183,1,13,A2F_8197,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,70,40,1000,1000,FPGA_183_1_24,183,1,24,F2A_8208,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,200,40,1000,2000,FPGA_183_1_25,183,1,25,F2A_8209,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,200,40,1000,2000,FPGA_183_1_26,183,1,26,F2A_8210,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,200,40,1000,2000,FPGA_183_1_27,183,1,27,F2A_8211,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,200,40,1000,2000,FPGA_183_1_28,183,1,28,F2A_8212,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,200,40,1000,2000,FPGA_183_1_29,183,1,29,F2A_8213,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,200,40,1000,2000,FPGA_183_1_30,183,1,30,F2A_8214,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,200,40,1000,2000,FPGA_183_1_31,183,1,31,F2A_8215,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,200,40,1000,2000,FPGA_183_1_32,183,1,32,F2A_8216,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,200,40,1000,2000,FPGA_183_1_33,183,1,33,F2A_8217,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,330,40,1000,3000,FPGA_183_1_34,183,1,34,F2A_8218,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,330,40,1000,3000,FPGA_183_1_35,183,1,35,F2A_8219,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,330,40,1000,3000,FPGA_183_1_36,183,1,36,F2A_8220,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,330,40,1000,3000,FPGA_183_1_37,183,1,37,F2A_8221,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_38,183,1,38,F2A_8222,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_39,183,1,39,F2A_8223,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,590,40,1000,5000,FPGA_183_1_40,183,1,40,F2A_8224,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,720,40,1000,6000,FPGA_183_1_41,183,1,41,F2A_8225,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,720,40,1000,6000,FPGA_183_1_42,183,1,42,F2A_8226,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,720,40,1000,6000,FPGA_183_1_43,183,1,43,F2A_8227,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,720,40,1000,6000,FPGA_183_1_44,183,1,44,F2A_8228,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_39,Bank_H_7_39,FAKE,720,40,1000,6000,FPGA_183_1_45,183,1,45,F2A_8229,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_40,Bank_H_7_40,FAKE,720,40,1000,6000,FPGA_183_1_46,183,1,46,F2A_8230,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_40,Bank_H_7_40,FAKE,720,40,1000,6000,FPGA_183_1_47,183,1,47,F2A_8231,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_40,Bank_H_7_40,FAKE,720,40,1000,6000,FPGA_183_1_48,183,1,48,F2A_8232,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_40,Bank_H_7_40,FAKE,720,40,1000,6000,FPGA_183_1_49,183,1,49,F2A_8233,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_40,Bank_H_7_40,FAKE,720,40,1000,6000,FPGA_183_1_50,183,1,50,F2A_8234,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_40,Bank_H_7_40,FAKE,720,40,1000,6000,FPGA_183_1_51,183,1,51,F2A_8235,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_7_40,Bank_H_7_40,FAKE,720,40,1000,6000,FPGA_183_1_52,183,1,52,F2A_8236,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,330,40,1000,3000,FPGA_184_1_0,184,1,0,A2F_8112,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,330,40,1000,3000,FPGA_184_1_1,184,1,1,A2F_8113,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,330,40,1000,3000,FPGA_184_1_2,184,1,2,A2F_8114,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,330,40,1000,3000,FPGA_184_1_3,184,1,3,A2F_8115,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,330,40,1000,3000,FPGA_184_1_4,184,1,4,A2F_8116,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,330,40,1000,3000,FPGA_184_1_5,184,1,5,A2F_8117,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,460,40,1000,4000,FPGA_184_1_6,184,1,6,A2F_8118,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,460,40,1000,4000,FPGA_184_1_7,184,1,7,A2F_8119,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,460,40,1000,4000,FPGA_184_1_8,184,1,8,A2F_8120,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,460,40,1000,4000,FPGA_184_1_9,184,1,9,A2F_8121,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,460,40,1000,4000,FPGA_184_1_10,184,1,10,A2F_8122,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,70,40,1000,1000,FPGA_184_1_24,184,1,24,F2A_8136,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,70,40,1000,1000,FPGA_184_1_25,184,1,25,F2A_8137,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,70,40,1000,1000,FPGA_184_1_26,184,1,26,F2A_8138,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,70,40,1000,1000,FPGA_184_1_27,184,1,27,F2A_8139,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,70,40,1000,1000,FPGA_184_1_28,184,1,28,F2A_8140,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,70,40,1000,1000,FPGA_184_1_29,184,1,29,F2A_8141,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,70,40,1000,1000,FPGA_184_1_30,184,1,30,F2A_8142,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,70,40,1000,1000,FPGA_184_1_31,184,1,31,F2A_8143,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,70,40,1000,1000,FPGA_184_1_32,184,1,32,F2A_8144,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,460,40,1000,4000,FPGA_185_1_0,185,1,0,A2F_8040,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,460,40,1000,4000,FPGA_185_1_1,185,1,1,A2F_8041,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,460,40,1000,4000,FPGA_185_1_2,185,1,2,A2F_8042,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_3,185,1,3,A2F_8043,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_4,185,1,4,A2F_8044,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_5,185,1,5,A2F_8045,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_6,185,1,6,A2F_8046,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_7,185,1,7,A2F_8047,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_8,185,1,8,A2F_8048,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_9,185,1,9,A2F_8049,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_10,185,1,10,A2F_8050,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,980,40,2000,1000,FPGA_185_1_11,185,1,11,A2F_8051,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,980,40,2000,1000,FPGA_185_1_12,185,1,12,A2F_8052,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_2,Bank_H_8_2,FAKE,980,40,2000,1000,FPGA_185_1_13,185,1,13,A2F_8053,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,70,40,1000,1000,FPGA_185_1_24,185,1,24,F2A_8064,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,200,40,1000,2000,FPGA_185_1_25,185,1,25,F2A_8065,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,200,40,1000,2000,FPGA_185_1_26,185,1,26,F2A_8066,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,200,40,1000,2000,FPGA_185_1_27,185,1,27,F2A_8067,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,200,40,1000,2000,FPGA_185_1_28,185,1,28,F2A_8068,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,200,40,1000,2000,FPGA_185_1_29,185,1,29,F2A_8069,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,200,40,1000,2000,FPGA_185_1_30,185,1,30,F2A_8070,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,200,40,1000,2000,FPGA_185_1_31,185,1,31,F2A_8071,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,200,40,1000,2000,FPGA_185_1_32,185,1,32,F2A_8072,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,200,40,1000,2000,FPGA_185_1_33,185,1,33,F2A_8073,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,330,40,1000,3000,FPGA_185_1_34,185,1,34,F2A_8074,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,330,40,1000,3000,FPGA_185_1_35,185,1,35,F2A_8075,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,330,40,1000,3000,FPGA_185_1_36,185,1,36,F2A_8076,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,330,40,1000,3000,FPGA_185_1_37,185,1,37,F2A_8077,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_38,185,1,38,F2A_8078,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_39,185,1,39,F2A_8079,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,590,40,1000,5000,FPGA_185_1_40,185,1,40,F2A_8080,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,720,40,1000,6000,FPGA_185_1_41,185,1,41,F2A_8081,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,720,40,1000,6000,FPGA_185_1_42,185,1,42,F2A_8082,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,720,40,1000,6000,FPGA_185_1_43,185,1,43,F2A_8083,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,720,40,1000,6000,FPGA_185_1_44,185,1,44,F2A_8084,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_1,Bank_H_8_1,FAKE,720,40,1000,6000,FPGA_185_1_45,185,1,45,F2A_8085,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_2,Bank_H_8_2,FAKE,720,40,1000,6000,FPGA_185_1_46,185,1,46,F2A_8086,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_2,Bank_H_8_2,FAKE,720,40,1000,6000,FPGA_185_1_47,185,1,47,F2A_8087,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_2,Bank_H_8_2,FAKE,720,40,1000,6000,FPGA_185_1_48,185,1,48,F2A_8088,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_2,Bank_H_8_2,FAKE,720,40,1000,6000,FPGA_185_1_49,185,1,49,F2A_8089,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_2,Bank_H_8_2,FAKE,720,40,1000,6000,FPGA_185_1_50,185,1,50,F2A_8090,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_2,Bank_H_8_2,FAKE,720,40,1000,6000,FPGA_185_1_51,185,1,51,F2A_8091,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_2,Bank_H_8_2,FAKE,720,40,1000,6000,FPGA_185_1_52,185,1,52,F2A_8092,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,460,40,1000,4000,FPGA_186_1_0,186,1,0,A2F_7968,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,460,40,1000,4000,FPGA_186_1_1,186,1,1,A2F_7969,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,460,40,1000,4000,FPGA_186_1_2,186,1,2,A2F_7970,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_3,186,1,3,A2F_7971,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_4,186,1,4,A2F_7972,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_5,186,1,5,A2F_7973,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_6,186,1,6,A2F_7974,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_7,186,1,7,A2F_7975,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_8,186,1,8,A2F_7976,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_9,186,1,9,A2F_7977,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_10,186,1,10,A2F_7978,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,980,40,2000,1000,FPGA_186_1_11,186,1,11,A2F_7979,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,980,40,2000,1000,FPGA_186_1_12,186,1,12,A2F_7980,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_4,Bank_H_8_4,FAKE,980,40,2000,1000,FPGA_186_1_13,186,1,13,A2F_7981,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,70,40,1000,1000,FPGA_186_1_24,186,1,24,F2A_7992,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,200,40,1000,2000,FPGA_186_1_25,186,1,25,F2A_7993,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,200,40,1000,2000,FPGA_186_1_26,186,1,26,F2A_7994,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,200,40,1000,2000,FPGA_186_1_27,186,1,27,F2A_7995,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,200,40,1000,2000,FPGA_186_1_28,186,1,28,F2A_7996,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,200,40,1000,2000,FPGA_186_1_29,186,1,29,F2A_7997,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,200,40,1000,2000,FPGA_186_1_30,186,1,30,F2A_7998,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,200,40,1000,2000,FPGA_186_1_31,186,1,31,F2A_7999,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,200,40,1000,2000,FPGA_186_1_32,186,1,32,F2A_8000,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,200,40,1000,2000,FPGA_186_1_33,186,1,33,F2A_8001,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,330,40,1000,3000,FPGA_186_1_34,186,1,34,F2A_8002,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,330,40,1000,3000,FPGA_186_1_35,186,1,35,F2A_8003,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,330,40,1000,3000,FPGA_186_1_36,186,1,36,F2A_8004,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,330,40,1000,3000,FPGA_186_1_37,186,1,37,F2A_8005,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_38,186,1,38,F2A_8006,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_39,186,1,39,F2A_8007,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,590,40,1000,5000,FPGA_186_1_40,186,1,40,F2A_8008,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,720,40,1000,6000,FPGA_186_1_41,186,1,41,F2A_8009,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,720,40,1000,6000,FPGA_186_1_42,186,1,42,F2A_8010,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,720,40,1000,6000,FPGA_186_1_43,186,1,43,F2A_8011,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,720,40,1000,6000,FPGA_186_1_44,186,1,44,F2A_8012,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_3,Bank_H_8_3,FAKE,720,40,1000,6000,FPGA_186_1_45,186,1,45,F2A_8013,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_4,Bank_H_8_4,FAKE,720,40,1000,6000,FPGA_186_1_46,186,1,46,F2A_8014,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_4,Bank_H_8_4,FAKE,720,40,1000,6000,FPGA_186_1_47,186,1,47,F2A_8015,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_4,Bank_H_8_4,FAKE,720,40,1000,6000,FPGA_186_1_48,186,1,48,F2A_8016,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_4,Bank_H_8_4,FAKE,720,40,1000,6000,FPGA_186_1_49,186,1,49,F2A_8017,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_4,Bank_H_8_4,FAKE,720,40,1000,6000,FPGA_186_1_50,186,1,50,F2A_8018,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_4,Bank_H_8_4,FAKE,720,40,1000,6000,FPGA_186_1_51,186,1,51,F2A_8019,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_4,Bank_H_8_4,FAKE,720,40,1000,6000,FPGA_186_1_52,186,1,52,F2A_8020,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,460,40,1000,4000,FPGA_187_1_0,187,1,0,A2F_7896,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,460,40,1000,4000,FPGA_187_1_1,187,1,1,A2F_7897,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,460,40,1000,4000,FPGA_187_1_2,187,1,2,A2F_7898,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_3,187,1,3,A2F_7899,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_4,187,1,4,A2F_7900,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_5,187,1,5,A2F_7901,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_6,187,1,6,A2F_7902,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_7,187,1,7,A2F_7903,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_8,187,1,8,A2F_7904,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_9,187,1,9,A2F_7905,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_10,187,1,10,A2F_7906,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,980,40,2000,1000,FPGA_187_1_11,187,1,11,A2F_7907,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,980,40,2000,1000,FPGA_187_1_12,187,1,12,A2F_7908,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_6,Bank_H_8_6,FAKE,980,40,2000,1000,FPGA_187_1_13,187,1,13,A2F_7909,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,70,40,1000,1000,FPGA_187_1_24,187,1,24,F2A_7920,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,200,40,1000,2000,FPGA_187_1_25,187,1,25,F2A_7921,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,200,40,1000,2000,FPGA_187_1_26,187,1,26,F2A_7922,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,200,40,1000,2000,FPGA_187_1_27,187,1,27,F2A_7923,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,200,40,1000,2000,FPGA_187_1_28,187,1,28,F2A_7924,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,200,40,1000,2000,FPGA_187_1_29,187,1,29,F2A_7925,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,200,40,1000,2000,FPGA_187_1_30,187,1,30,F2A_7926,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,200,40,1000,2000,FPGA_187_1_31,187,1,31,F2A_7927,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,200,40,1000,2000,FPGA_187_1_32,187,1,32,F2A_7928,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,200,40,1000,2000,FPGA_187_1_33,187,1,33,F2A_7929,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,330,40,1000,3000,FPGA_187_1_34,187,1,34,F2A_7930,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,330,40,1000,3000,FPGA_187_1_35,187,1,35,F2A_7931,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,330,40,1000,3000,FPGA_187_1_36,187,1,36,F2A_7932,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,330,40,1000,3000,FPGA_187_1_37,187,1,37,F2A_7933,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_38,187,1,38,F2A_7934,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_39,187,1,39,F2A_7935,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,590,40,1000,5000,FPGA_187_1_40,187,1,40,F2A_7936,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,720,40,1000,6000,FPGA_187_1_41,187,1,41,F2A_7937,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,720,40,1000,6000,FPGA_187_1_42,187,1,42,F2A_7938,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,720,40,1000,6000,FPGA_187_1_43,187,1,43,F2A_7939,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,720,40,1000,6000,FPGA_187_1_44,187,1,44,F2A_7940,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_5,Bank_H_8_5,FAKE,720,40,1000,6000,FPGA_187_1_45,187,1,45,F2A_7941,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_6,Bank_H_8_6,FAKE,720,40,1000,6000,FPGA_187_1_46,187,1,46,F2A_7942,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_6,Bank_H_8_6,FAKE,720,40,1000,6000,FPGA_187_1_47,187,1,47,F2A_7943,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_6,Bank_H_8_6,FAKE,720,40,1000,6000,FPGA_187_1_48,187,1,48,F2A_7944,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_6,Bank_H_8_6,FAKE,720,40,1000,6000,FPGA_187_1_49,187,1,49,F2A_7945,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_6,Bank_H_8_6,FAKE,720,40,1000,6000,FPGA_187_1_50,187,1,50,F2A_7946,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_6,Bank_H_8_6,FAKE,720,40,1000,6000,FPGA_187_1_51,187,1,51,F2A_7947,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_6,Bank_H_8_6,FAKE,720,40,1000,6000,FPGA_187_1_52,187,1,52,F2A_7948,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,460,40,1000,4000,FPGA_189_1_0,189,1,0,A2F_7752,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,460,40,1000,4000,FPGA_189_1_1,189,1,1,A2F_7753,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,460,40,1000,4000,FPGA_189_1_2,189,1,2,A2F_7754,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_3,189,1,3,A2F_7755,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_4,189,1,4,A2F_7756,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_5,189,1,5,A2F_7757,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_6,189,1,6,A2F_7758,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_7,189,1,7,A2F_7759,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_8,189,1,8,A2F_7760,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_9,189,1,9,A2F_7761,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_10,189,1,10,A2F_7762,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,980,40,2000,1000,FPGA_189_1_11,189,1,11,A2F_7763,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,980,40,2000,1000,FPGA_189_1_12,189,1,12,A2F_7764,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_8,Bank_H_8_8,FAKE,980,40,2000,1000,FPGA_189_1_13,189,1,13,A2F_7765,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,70,40,1000,1000,FPGA_189_1_24,189,1,24,F2A_7776,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,200,40,1000,2000,FPGA_189_1_25,189,1,25,F2A_7777,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,200,40,1000,2000,FPGA_189_1_26,189,1,26,F2A_7778,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,200,40,1000,2000,FPGA_189_1_27,189,1,27,F2A_7779,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,200,40,1000,2000,FPGA_189_1_28,189,1,28,F2A_7780,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,200,40,1000,2000,FPGA_189_1_29,189,1,29,F2A_7781,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,200,40,1000,2000,FPGA_189_1_30,189,1,30,F2A_7782,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,200,40,1000,2000,FPGA_189_1_31,189,1,31,F2A_7783,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,200,40,1000,2000,FPGA_189_1_32,189,1,32,F2A_7784,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,200,40,1000,2000,FPGA_189_1_33,189,1,33,F2A_7785,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,330,40,1000,3000,FPGA_189_1_34,189,1,34,F2A_7786,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,330,40,1000,3000,FPGA_189_1_35,189,1,35,F2A_7787,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,330,40,1000,3000,FPGA_189_1_36,189,1,36,F2A_7788,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,330,40,1000,3000,FPGA_189_1_37,189,1,37,F2A_7789,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_38,189,1,38,F2A_7790,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_39,189,1,39,F2A_7791,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,590,40,1000,5000,FPGA_189_1_40,189,1,40,F2A_7792,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,720,40,1000,6000,FPGA_189_1_41,189,1,41,F2A_7793,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,720,40,1000,6000,FPGA_189_1_42,189,1,42,F2A_7794,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,720,40,1000,6000,FPGA_189_1_43,189,1,43,F2A_7795,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,720,40,1000,6000,FPGA_189_1_44,189,1,44,F2A_7796,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_7,Bank_H_8_7,FAKE,720,40,1000,6000,FPGA_189_1_45,189,1,45,F2A_7797,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_8,Bank_H_8_8,FAKE,720,40,1000,6000,FPGA_189_1_46,189,1,46,F2A_7798,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_8,Bank_H_8_8,FAKE,720,40,1000,6000,FPGA_189_1_47,189,1,47,F2A_7799,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_8,Bank_H_8_8,FAKE,720,40,1000,6000,FPGA_189_1_48,189,1,48,F2A_7800,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_8,Bank_H_8_8,FAKE,720,40,1000,6000,FPGA_189_1_49,189,1,49,F2A_7801,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_8,Bank_H_8_8,FAKE,720,40,1000,6000,FPGA_189_1_50,189,1,50,F2A_7802,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_8,Bank_H_8_8,FAKE,720,40,1000,6000,FPGA_189_1_51,189,1,51,F2A_7803,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_8,Bank_H_8_8,FAKE,720,40,1000,6000,FPGA_189_1_52,189,1,52,F2A_7804,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,460,40,1000,4000,FPGA_190_1_0,190,1,0,A2F_7680,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,460,40,1000,4000,FPGA_190_1_1,190,1,1,A2F_7681,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,460,40,1000,4000,FPGA_190_1_2,190,1,2,A2F_7682,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_3,190,1,3,A2F_7683,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_4,190,1,4,A2F_7684,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_5,190,1,5,A2F_7685,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_6,190,1,6,A2F_7686,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_7,190,1,7,A2F_7687,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_8,190,1,8,A2F_7688,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_9,190,1,9,A2F_7689,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_10,190,1,10,A2F_7690,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,980,40,2000,1000,FPGA_190_1_11,190,1,11,A2F_7691,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,980,40,2000,1000,FPGA_190_1_12,190,1,12,A2F_7692,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_10,Bank_H_8_10,FAKE,980,40,2000,1000,FPGA_190_1_13,190,1,13,A2F_7693,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,70,40,1000,1000,FPGA_190_1_24,190,1,24,F2A_7704,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,200,40,1000,2000,FPGA_190_1_25,190,1,25,F2A_7705,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,200,40,1000,2000,FPGA_190_1_26,190,1,26,F2A_7706,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,200,40,1000,2000,FPGA_190_1_27,190,1,27,F2A_7707,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,200,40,1000,2000,FPGA_190_1_28,190,1,28,F2A_7708,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,200,40,1000,2000,FPGA_190_1_29,190,1,29,F2A_7709,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,200,40,1000,2000,FPGA_190_1_30,190,1,30,F2A_7710,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,200,40,1000,2000,FPGA_190_1_31,190,1,31,F2A_7711,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,200,40,1000,2000,FPGA_190_1_32,190,1,32,F2A_7712,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,200,40,1000,2000,FPGA_190_1_33,190,1,33,F2A_7713,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,330,40,1000,3000,FPGA_190_1_34,190,1,34,F2A_7714,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,330,40,1000,3000,FPGA_190_1_35,190,1,35,F2A_7715,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,330,40,1000,3000,FPGA_190_1_36,190,1,36,F2A_7716,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,330,40,1000,3000,FPGA_190_1_37,190,1,37,F2A_7717,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_38,190,1,38,F2A_7718,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_39,190,1,39,F2A_7719,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,590,40,1000,5000,FPGA_190_1_40,190,1,40,F2A_7720,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,720,40,1000,6000,FPGA_190_1_41,190,1,41,F2A_7721,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,720,40,1000,6000,FPGA_190_1_42,190,1,42,F2A_7722,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,720,40,1000,6000,FPGA_190_1_43,190,1,43,F2A_7723,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,720,40,1000,6000,FPGA_190_1_44,190,1,44,F2A_7724,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_9,Bank_H_8_9,FAKE,720,40,1000,6000,FPGA_190_1_45,190,1,45,F2A_7725,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_10,Bank_H_8_10,FAKE,720,40,1000,6000,FPGA_190_1_46,190,1,46,F2A_7726,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_10,Bank_H_8_10,FAKE,720,40,1000,6000,FPGA_190_1_47,190,1,47,F2A_7727,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_10,Bank_H_8_10,FAKE,720,40,1000,6000,FPGA_190_1_48,190,1,48,F2A_7728,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_10,Bank_H_8_10,FAKE,720,40,1000,6000,FPGA_190_1_49,190,1,49,F2A_7729,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_10,Bank_H_8_10,FAKE,720,40,1000,6000,FPGA_190_1_50,190,1,50,F2A_7730,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_10,Bank_H_8_10,FAKE,720,40,1000,6000,FPGA_190_1_51,190,1,51,F2A_7731,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_10,Bank_H_8_10,FAKE,720,40,1000,6000,FPGA_190_1_52,190,1,52,F2A_7732,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,460,40,1000,4000,FPGA_191_1_0,191,1,0,A2F_7608,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,460,40,1000,4000,FPGA_191_1_1,191,1,1,A2F_7609,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,460,40,1000,4000,FPGA_191_1_2,191,1,2,A2F_7610,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_3,191,1,3,A2F_7611,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_4,191,1,4,A2F_7612,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_5,191,1,5,A2F_7613,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_6,191,1,6,A2F_7614,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_7,191,1,7,A2F_7615,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_8,191,1,8,A2F_7616,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_9,191,1,9,A2F_7617,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_10,191,1,10,A2F_7618,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,980,40,2000,1000,FPGA_191_1_11,191,1,11,A2F_7619,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,980,40,2000,1000,FPGA_191_1_12,191,1,12,A2F_7620,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_12,Bank_H_8_12,FAKE,980,40,2000,1000,FPGA_191_1_13,191,1,13,A2F_7621,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,70,40,1000,1000,FPGA_191_1_24,191,1,24,F2A_7632,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,200,40,1000,2000,FPGA_191_1_25,191,1,25,F2A_7633,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,200,40,1000,2000,FPGA_191_1_26,191,1,26,F2A_7634,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,200,40,1000,2000,FPGA_191_1_27,191,1,27,F2A_7635,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,200,40,1000,2000,FPGA_191_1_28,191,1,28,F2A_7636,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,200,40,1000,2000,FPGA_191_1_29,191,1,29,F2A_7637,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,200,40,1000,2000,FPGA_191_1_30,191,1,30,F2A_7638,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,200,40,1000,2000,FPGA_191_1_31,191,1,31,F2A_7639,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,200,40,1000,2000,FPGA_191_1_32,191,1,32,F2A_7640,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,200,40,1000,2000,FPGA_191_1_33,191,1,33,F2A_7641,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,330,40,1000,3000,FPGA_191_1_34,191,1,34,F2A_7642,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,330,40,1000,3000,FPGA_191_1_35,191,1,35,F2A_7643,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,330,40,1000,3000,FPGA_191_1_36,191,1,36,F2A_7644,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,330,40,1000,3000,FPGA_191_1_37,191,1,37,F2A_7645,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_38,191,1,38,F2A_7646,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_39,191,1,39,F2A_7647,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,590,40,1000,5000,FPGA_191_1_40,191,1,40,F2A_7648,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,720,40,1000,6000,FPGA_191_1_41,191,1,41,F2A_7649,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,720,40,1000,6000,FPGA_191_1_42,191,1,42,F2A_7650,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,720,40,1000,6000,FPGA_191_1_43,191,1,43,F2A_7651,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,720,40,1000,6000,FPGA_191_1_44,191,1,44,F2A_7652,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_11,Bank_H_8_11,FAKE,720,40,1000,6000,FPGA_191_1_45,191,1,45,F2A_7653,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_12,Bank_H_8_12,FAKE,720,40,1000,6000,FPGA_191_1_46,191,1,46,F2A_7654,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_12,Bank_H_8_12,FAKE,720,40,1000,6000,FPGA_191_1_47,191,1,47,F2A_7655,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_12,Bank_H_8_12,FAKE,720,40,1000,6000,FPGA_191_1_48,191,1,48,F2A_7656,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_12,Bank_H_8_12,FAKE,720,40,1000,6000,FPGA_191_1_49,191,1,49,F2A_7657,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_12,Bank_H_8_12,FAKE,720,40,1000,6000,FPGA_191_1_50,191,1,50,F2A_7658,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_12,Bank_H_8_12,FAKE,720,40,1000,6000,FPGA_191_1_51,191,1,51,F2A_7659,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_12,Bank_H_8_12,FAKE,720,40,1000,6000,FPGA_191_1_52,191,1,52,F2A_7660,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,460,40,1000,4000,FPGA_192_1_0,192,1,0,A2F_7536,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,460,40,1000,4000,FPGA_192_1_1,192,1,1,A2F_7537,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,460,40,1000,4000,FPGA_192_1_2,192,1,2,A2F_7538,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_3,192,1,3,A2F_7539,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_4,192,1,4,A2F_7540,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_5,192,1,5,A2F_7541,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_6,192,1,6,A2F_7542,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_7,192,1,7,A2F_7543,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_8,192,1,8,A2F_7544,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_9,192,1,9,A2F_7545,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_10,192,1,10,A2F_7546,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,980,40,2000,1000,FPGA_192_1_11,192,1,11,A2F_7547,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,980,40,2000,1000,FPGA_192_1_12,192,1,12,A2F_7548,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_14,Bank_H_8_14,FAKE,980,40,2000,1000,FPGA_192_1_13,192,1,13,A2F_7549,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,70,40,1000,1000,FPGA_192_1_24,192,1,24,F2A_7560,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,200,40,1000,2000,FPGA_192_1_25,192,1,25,F2A_7561,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,200,40,1000,2000,FPGA_192_1_26,192,1,26,F2A_7562,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,200,40,1000,2000,FPGA_192_1_27,192,1,27,F2A_7563,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,200,40,1000,2000,FPGA_192_1_28,192,1,28,F2A_7564,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,200,40,1000,2000,FPGA_192_1_29,192,1,29,F2A_7565,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,200,40,1000,2000,FPGA_192_1_30,192,1,30,F2A_7566,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,200,40,1000,2000,FPGA_192_1_31,192,1,31,F2A_7567,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,200,40,1000,2000,FPGA_192_1_32,192,1,32,F2A_7568,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,200,40,1000,2000,FPGA_192_1_33,192,1,33,F2A_7569,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,330,40,1000,3000,FPGA_192_1_34,192,1,34,F2A_7570,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,330,40,1000,3000,FPGA_192_1_35,192,1,35,F2A_7571,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,330,40,1000,3000,FPGA_192_1_36,192,1,36,F2A_7572,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,330,40,1000,3000,FPGA_192_1_37,192,1,37,F2A_7573,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_38,192,1,38,F2A_7574,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_39,192,1,39,F2A_7575,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,590,40,1000,5000,FPGA_192_1_40,192,1,40,F2A_7576,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,720,40,1000,6000,FPGA_192_1_41,192,1,41,F2A_7577,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,720,40,1000,6000,FPGA_192_1_42,192,1,42,F2A_7578,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,720,40,1000,6000,FPGA_192_1_43,192,1,43,F2A_7579,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,720,40,1000,6000,FPGA_192_1_44,192,1,44,F2A_7580,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_13,Bank_H_8_13,FAKE,720,40,1000,6000,FPGA_192_1_45,192,1,45,F2A_7581,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_14,Bank_H_8_14,FAKE,720,40,1000,6000,FPGA_192_1_46,192,1,46,F2A_7582,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_14,Bank_H_8_14,FAKE,720,40,1000,6000,FPGA_192_1_47,192,1,47,F2A_7583,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_14,Bank_H_8_14,FAKE,720,40,1000,6000,FPGA_192_1_48,192,1,48,F2A_7584,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_14,Bank_H_8_14,FAKE,720,40,1000,6000,FPGA_192_1_49,192,1,49,F2A_7585,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_14,Bank_H_8_14,FAKE,720,40,1000,6000,FPGA_192_1_50,192,1,50,F2A_7586,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_14,Bank_H_8_14,FAKE,720,40,1000,6000,FPGA_192_1_51,192,1,51,F2A_7587,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_14,Bank_H_8_14,FAKE,720,40,1000,6000,FPGA_192_1_52,192,1,52,F2A_7588,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,460,40,1000,4000,FPGA_193_1_0,193,1,0,A2F_7464,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,460,40,1000,4000,FPGA_193_1_1,193,1,1,A2F_7465,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,460,40,1000,4000,FPGA_193_1_2,193,1,2,A2F_7466,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_3,193,1,3,A2F_7467,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_4,193,1,4,A2F_7468,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_5,193,1,5,A2F_7469,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_6,193,1,6,A2F_7470,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_7,193,1,7,A2F_7471,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_8,193,1,8,A2F_7472,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_9,193,1,9,A2F_7473,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_10,193,1,10,A2F_7474,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,980,40,2000,1000,FPGA_193_1_11,193,1,11,A2F_7475,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,980,40,2000,1000,FPGA_193_1_12,193,1,12,A2F_7476,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_16,Bank_H_8_16,FAKE,980,40,2000,1000,FPGA_193_1_13,193,1,13,A2F_7477,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,70,40,1000,1000,FPGA_193_1_24,193,1,24,F2A_7488,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,200,40,1000,2000,FPGA_193_1_25,193,1,25,F2A_7489,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,200,40,1000,2000,FPGA_193_1_26,193,1,26,F2A_7490,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,200,40,1000,2000,FPGA_193_1_27,193,1,27,F2A_7491,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,200,40,1000,2000,FPGA_193_1_28,193,1,28,F2A_7492,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,200,40,1000,2000,FPGA_193_1_29,193,1,29,F2A_7493,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,200,40,1000,2000,FPGA_193_1_30,193,1,30,F2A_7494,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,200,40,1000,2000,FPGA_193_1_31,193,1,31,F2A_7495,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,200,40,1000,2000,FPGA_193_1_32,193,1,32,F2A_7496,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,200,40,1000,2000,FPGA_193_1_33,193,1,33,F2A_7497,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,330,40,1000,3000,FPGA_193_1_34,193,1,34,F2A_7498,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,330,40,1000,3000,FPGA_193_1_35,193,1,35,F2A_7499,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,330,40,1000,3000,FPGA_193_1_36,193,1,36,F2A_7500,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,330,40,1000,3000,FPGA_193_1_37,193,1,37,F2A_7501,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_38,193,1,38,F2A_7502,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_39,193,1,39,F2A_7503,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,590,40,1000,5000,FPGA_193_1_40,193,1,40,F2A_7504,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,720,40,1000,6000,FPGA_193_1_41,193,1,41,F2A_7505,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,720,40,1000,6000,FPGA_193_1_42,193,1,42,F2A_7506,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,720,40,1000,6000,FPGA_193_1_43,193,1,43,F2A_7507,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,720,40,1000,6000,FPGA_193_1_44,193,1,44,F2A_7508,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_15,Bank_H_8_15,FAKE,720,40,1000,6000,FPGA_193_1_45,193,1,45,F2A_7509,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_16,Bank_H_8_16,FAKE,720,40,1000,6000,FPGA_193_1_46,193,1,46,F2A_7510,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_16,Bank_H_8_16,FAKE,720,40,1000,6000,FPGA_193_1_47,193,1,47,F2A_7511,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_16,Bank_H_8_16,FAKE,720,40,1000,6000,FPGA_193_1_48,193,1,48,F2A_7512,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_16,Bank_H_8_16,FAKE,720,40,1000,6000,FPGA_193_1_49,193,1,49,F2A_7513,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_16,Bank_H_8_16,FAKE,720,40,1000,6000,FPGA_193_1_50,193,1,50,F2A_7514,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_16,Bank_H_8_16,FAKE,720,40,1000,6000,FPGA_193_1_51,193,1,51,F2A_7515,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_16,Bank_H_8_16,FAKE,720,40,1000,6000,FPGA_193_1_52,193,1,52,F2A_7516,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,460,40,1000,4000,FPGA_195_1_0,195,1,0,A2F_7320,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,460,40,1000,4000,FPGA_195_1_1,195,1,1,A2F_7321,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,460,40,1000,4000,FPGA_195_1_2,195,1,2,A2F_7322,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_3,195,1,3,A2F_7323,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_4,195,1,4,A2F_7324,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_5,195,1,5,A2F_7325,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_6,195,1,6,A2F_7326,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_7,195,1,7,A2F_7327,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_8,195,1,8,A2F_7328,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_9,195,1,9,A2F_7329,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_10,195,1,10,A2F_7330,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,980,40,2000,1000,FPGA_195_1_11,195,1,11,A2F_7331,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,980,40,2000,1000,FPGA_195_1_12,195,1,12,A2F_7332,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_18,Bank_H_8_18,FAKE,980,40,2000,1000,FPGA_195_1_13,195,1,13,A2F_7333,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,70,40,1000,1000,FPGA_195_1_24,195,1,24,F2A_7344,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,200,40,1000,2000,FPGA_195_1_25,195,1,25,F2A_7345,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,200,40,1000,2000,FPGA_195_1_26,195,1,26,F2A_7346,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,200,40,1000,2000,FPGA_195_1_27,195,1,27,F2A_7347,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,200,40,1000,2000,FPGA_195_1_28,195,1,28,F2A_7348,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,200,40,1000,2000,FPGA_195_1_29,195,1,29,F2A_7349,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,200,40,1000,2000,FPGA_195_1_30,195,1,30,F2A_7350,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,200,40,1000,2000,FPGA_195_1_31,195,1,31,F2A_7351,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,200,40,1000,2000,FPGA_195_1_32,195,1,32,F2A_7352,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,200,40,1000,2000,FPGA_195_1_33,195,1,33,F2A_7353,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,330,40,1000,3000,FPGA_195_1_34,195,1,34,F2A_7354,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,330,40,1000,3000,FPGA_195_1_35,195,1,35,F2A_7355,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,330,40,1000,3000,FPGA_195_1_36,195,1,36,F2A_7356,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,330,40,1000,3000,FPGA_195_1_37,195,1,37,F2A_7357,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_38,195,1,38,F2A_7358,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_39,195,1,39,F2A_7359,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,590,40,1000,5000,FPGA_195_1_40,195,1,40,F2A_7360,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,720,40,1000,6000,FPGA_195_1_41,195,1,41,F2A_7361,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,720,40,1000,6000,FPGA_195_1_42,195,1,42,F2A_7362,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,720,40,1000,6000,FPGA_195_1_43,195,1,43,F2A_7363,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,720,40,1000,6000,FPGA_195_1_44,195,1,44,F2A_7364,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_17,Bank_H_8_17,FAKE,720,40,1000,6000,FPGA_195_1_45,195,1,45,F2A_7365,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_18,Bank_H_8_18,FAKE,720,40,1000,6000,FPGA_195_1_46,195,1,46,F2A_7366,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_18,Bank_H_8_18,FAKE,720,40,1000,6000,FPGA_195_1_47,195,1,47,F2A_7367,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_18,Bank_H_8_18,FAKE,720,40,1000,6000,FPGA_195_1_48,195,1,48,F2A_7368,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_18,Bank_H_8_18,FAKE,720,40,1000,6000,FPGA_195_1_49,195,1,49,F2A_7369,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_18,Bank_H_8_18,FAKE,720,40,1000,6000,FPGA_195_1_50,195,1,50,F2A_7370,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_18,Bank_H_8_18,FAKE,720,40,1000,6000,FPGA_195_1_51,195,1,51,F2A_7371,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_18,Bank_H_8_18,FAKE,720,40,1000,6000,FPGA_195_1_52,195,1,52,F2A_7372,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,460,40,1000,4000,FPGA_196_1_0,196,1,0,A2F_7248,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,460,40,1000,4000,FPGA_196_1_1,196,1,1,A2F_7249,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,460,40,1000,4000,FPGA_196_1_2,196,1,2,A2F_7250,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_3,196,1,3,A2F_7251,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_4,196,1,4,A2F_7252,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_5,196,1,5,A2F_7253,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_6,196,1,6,A2F_7254,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_7,196,1,7,A2F_7255,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_8,196,1,8,A2F_7256,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_9,196,1,9,A2F_7257,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_10,196,1,10,A2F_7258,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,980,40,2000,1000,FPGA_196_1_11,196,1,11,A2F_7259,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,980,40,2000,1000,FPGA_196_1_12,196,1,12,A2F_7260,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_20,Bank_H_8_20,FAKE,980,40,2000,1000,FPGA_196_1_13,196,1,13,A2F_7261,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,70,40,1000,1000,FPGA_196_1_24,196,1,24,F2A_7272,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,200,40,1000,2000,FPGA_196_1_25,196,1,25,F2A_7273,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,200,40,1000,2000,FPGA_196_1_26,196,1,26,F2A_7274,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,200,40,1000,2000,FPGA_196_1_27,196,1,27,F2A_7275,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,200,40,1000,2000,FPGA_196_1_28,196,1,28,F2A_7276,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,200,40,1000,2000,FPGA_196_1_29,196,1,29,F2A_7277,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,200,40,1000,2000,FPGA_196_1_30,196,1,30,F2A_7278,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,200,40,1000,2000,FPGA_196_1_31,196,1,31,F2A_7279,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,200,40,1000,2000,FPGA_196_1_32,196,1,32,F2A_7280,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,200,40,1000,2000,FPGA_196_1_33,196,1,33,F2A_7281,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,330,40,1000,3000,FPGA_196_1_34,196,1,34,F2A_7282,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,330,40,1000,3000,FPGA_196_1_35,196,1,35,F2A_7283,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,330,40,1000,3000,FPGA_196_1_36,196,1,36,F2A_7284,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,330,40,1000,3000,FPGA_196_1_37,196,1,37,F2A_7285,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_38,196,1,38,F2A_7286,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_39,196,1,39,F2A_7287,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,590,40,1000,5000,FPGA_196_1_40,196,1,40,F2A_7288,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,720,40,1000,6000,FPGA_196_1_41,196,1,41,F2A_7289,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,720,40,1000,6000,FPGA_196_1_42,196,1,42,F2A_7290,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,720,40,1000,6000,FPGA_196_1_43,196,1,43,F2A_7291,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,720,40,1000,6000,FPGA_196_1_44,196,1,44,F2A_7292,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_19,Bank_H_8_19,FAKE,720,40,1000,6000,FPGA_196_1_45,196,1,45,F2A_7293,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_20,Bank_H_8_20,FAKE,720,40,1000,6000,FPGA_196_1_46,196,1,46,F2A_7294,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_20,Bank_H_8_20,FAKE,720,40,1000,6000,FPGA_196_1_47,196,1,47,F2A_7295,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_20,Bank_H_8_20,FAKE,720,40,1000,6000,FPGA_196_1_48,196,1,48,F2A_7296,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_20,Bank_H_8_20,FAKE,720,40,1000,6000,FPGA_196_1_49,196,1,49,F2A_7297,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_20,Bank_H_8_20,FAKE,720,40,1000,6000,FPGA_196_1_50,196,1,50,F2A_7298,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_20,Bank_H_8_20,FAKE,720,40,1000,6000,FPGA_196_1_51,196,1,51,F2A_7299,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_20,Bank_H_8_20,FAKE,720,40,1000,6000,FPGA_196_1_52,196,1,52,F2A_7300,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,330,40,1000,3000,FPGA_197_1_0,197,1,0,A2F_7176,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,330,40,1000,3000,FPGA_197_1_1,197,1,1,A2F_7177,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,330,40,1000,3000,FPGA_197_1_2,197,1,2,A2F_7178,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,330,40,1000,3000,FPGA_197_1_3,197,1,3,A2F_7179,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,330,40,1000,3000,FPGA_197_1_4,197,1,4,A2F_7180,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,330,40,1000,3000,FPGA_197_1_5,197,1,5,A2F_7181,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,460,40,1000,4000,FPGA_197_1_6,197,1,6,A2F_7182,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,460,40,1000,4000,FPGA_197_1_7,197,1,7,A2F_7183,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,460,40,1000,4000,FPGA_197_1_8,197,1,8,A2F_7184,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,460,40,1000,4000,FPGA_197_1_9,197,1,9,A2F_7185,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,460,40,1000,4000,FPGA_197_1_10,197,1,10,A2F_7186,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,70,40,1000,1000,FPGA_197_1_24,197,1,24,F2A_7200,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,70,40,1000,1000,FPGA_197_1_25,197,1,25,F2A_7201,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,70,40,1000,1000,FPGA_197_1_26,197,1,26,F2A_7202,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,70,40,1000,1000,FPGA_197_1_27,197,1,27,F2A_7203,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,70,40,1000,1000,FPGA_197_1_28,197,1,28,F2A_7204,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,70,40,1000,1000,FPGA_197_1_29,197,1,29,F2A_7205,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,70,40,1000,1000,FPGA_197_1_30,197,1,30,F2A_7206,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,70,40,1000,1000,FPGA_197_1_31,197,1,31,F2A_7207,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,70,40,1000,1000,FPGA_197_1_32,197,1,32,F2A_7208,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,460,40,1000,4000,FPGA_198_1_0,198,1,0,A2F_7104,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,460,40,1000,4000,FPGA_198_1_1,198,1,1,A2F_7105,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,460,40,1000,4000,FPGA_198_1_2,198,1,2,A2F_7106,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_3,198,1,3,A2F_7107,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_4,198,1,4,A2F_7108,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_5,198,1,5,A2F_7109,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_6,198,1,6,A2F_7110,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_7,198,1,7,A2F_7111,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_8,198,1,8,A2F_7112,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_9,198,1,9,A2F_7113,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_10,198,1,10,A2F_7114,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,980,40,2000,1000,FPGA_198_1_11,198,1,11,A2F_7115,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,980,40,2000,1000,FPGA_198_1_12,198,1,12,A2F_7116,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_22,Bank_H_8_22,FAKE,980,40,2000,1000,FPGA_198_1_13,198,1,13,A2F_7117,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,70,40,1000,1000,FPGA_198_1_24,198,1,24,F2A_7128,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,200,40,1000,2000,FPGA_198_1_25,198,1,25,F2A_7129,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,200,40,1000,2000,FPGA_198_1_26,198,1,26,F2A_7130,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,200,40,1000,2000,FPGA_198_1_27,198,1,27,F2A_7131,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,200,40,1000,2000,FPGA_198_1_28,198,1,28,F2A_7132,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,200,40,1000,2000,FPGA_198_1_29,198,1,29,F2A_7133,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,200,40,1000,2000,FPGA_198_1_30,198,1,30,F2A_7134,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,200,40,1000,2000,FPGA_198_1_31,198,1,31,F2A_7135,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,200,40,1000,2000,FPGA_198_1_32,198,1,32,F2A_7136,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,200,40,1000,2000,FPGA_198_1_33,198,1,33,F2A_7137,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,330,40,1000,3000,FPGA_198_1_34,198,1,34,F2A_7138,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,330,40,1000,3000,FPGA_198_1_35,198,1,35,F2A_7139,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,330,40,1000,3000,FPGA_198_1_36,198,1,36,F2A_7140,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,330,40,1000,3000,FPGA_198_1_37,198,1,37,F2A_7141,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_38,198,1,38,F2A_7142,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_39,198,1,39,F2A_7143,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,590,40,1000,5000,FPGA_198_1_40,198,1,40,F2A_7144,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,720,40,1000,6000,FPGA_198_1_41,198,1,41,F2A_7145,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,720,40,1000,6000,FPGA_198_1_42,198,1,42,F2A_7146,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,720,40,1000,6000,FPGA_198_1_43,198,1,43,F2A_7147,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,720,40,1000,6000,FPGA_198_1_44,198,1,44,F2A_7148,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_21,Bank_H_8_21,FAKE,720,40,1000,6000,FPGA_198_1_45,198,1,45,F2A_7149,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_22,Bank_H_8_22,FAKE,720,40,1000,6000,FPGA_198_1_46,198,1,46,F2A_7150,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_22,Bank_H_8_22,FAKE,720,40,1000,6000,FPGA_198_1_47,198,1,47,F2A_7151,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_22,Bank_H_8_22,FAKE,720,40,1000,6000,FPGA_198_1_48,198,1,48,F2A_7152,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_22,Bank_H_8_22,FAKE,720,40,1000,6000,FPGA_198_1_49,198,1,49,F2A_7153,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_22,Bank_H_8_22,FAKE,720,40,1000,6000,FPGA_198_1_50,198,1,50,F2A_7154,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_22,Bank_H_8_22,FAKE,720,40,1000,6000,FPGA_198_1_51,198,1,51,F2A_7155,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_22,Bank_H_8_22,FAKE,720,40,1000,6000,FPGA_198_1_52,198,1,52,F2A_7156,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,460,40,1000,4000,FPGA_199_1_0,199,1,0,A2F_7032,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,460,40,1000,4000,FPGA_199_1_1,199,1,1,A2F_7033,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,460,40,1000,4000,FPGA_199_1_2,199,1,2,A2F_7034,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_3,199,1,3,A2F_7035,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_4,199,1,4,A2F_7036,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_5,199,1,5,A2F_7037,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_6,199,1,6,A2F_7038,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_7,199,1,7,A2F_7039,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_8,199,1,8,A2F_7040,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_9,199,1,9,A2F_7041,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_10,199,1,10,A2F_7042,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,980,40,2000,1000,FPGA_199_1_11,199,1,11,A2F_7043,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,980,40,2000,1000,FPGA_199_1_12,199,1,12,A2F_7044,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_24,Bank_H_8_24,FAKE,980,40,2000,1000,FPGA_199_1_13,199,1,13,A2F_7045,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,70,40,1000,1000,FPGA_199_1_24,199,1,24,F2A_7056,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,200,40,1000,2000,FPGA_199_1_25,199,1,25,F2A_7057,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,200,40,1000,2000,FPGA_199_1_26,199,1,26,F2A_7058,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,200,40,1000,2000,FPGA_199_1_27,199,1,27,F2A_7059,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,200,40,1000,2000,FPGA_199_1_28,199,1,28,F2A_7060,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,200,40,1000,2000,FPGA_199_1_29,199,1,29,F2A_7061,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,200,40,1000,2000,FPGA_199_1_30,199,1,30,F2A_7062,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,200,40,1000,2000,FPGA_199_1_31,199,1,31,F2A_7063,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,200,40,1000,2000,FPGA_199_1_32,199,1,32,F2A_7064,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,200,40,1000,2000,FPGA_199_1_33,199,1,33,F2A_7065,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,330,40,1000,3000,FPGA_199_1_34,199,1,34,F2A_7066,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,330,40,1000,3000,FPGA_199_1_35,199,1,35,F2A_7067,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,330,40,1000,3000,FPGA_199_1_36,199,1,36,F2A_7068,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,330,40,1000,3000,FPGA_199_1_37,199,1,37,F2A_7069,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_38,199,1,38,F2A_7070,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_39,199,1,39,F2A_7071,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,590,40,1000,5000,FPGA_199_1_40,199,1,40,F2A_7072,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,720,40,1000,6000,FPGA_199_1_41,199,1,41,F2A_7073,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,720,40,1000,6000,FPGA_199_1_42,199,1,42,F2A_7074,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,720,40,1000,6000,FPGA_199_1_43,199,1,43,F2A_7075,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,720,40,1000,6000,FPGA_199_1_44,199,1,44,F2A_7076,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_23,Bank_H_8_23,FAKE,720,40,1000,6000,FPGA_199_1_45,199,1,45,F2A_7077,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_24,Bank_H_8_24,FAKE,720,40,1000,6000,FPGA_199_1_46,199,1,46,F2A_7078,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_24,Bank_H_8_24,FAKE,720,40,1000,6000,FPGA_199_1_47,199,1,47,F2A_7079,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_24,Bank_H_8_24,FAKE,720,40,1000,6000,FPGA_199_1_48,199,1,48,F2A_7080,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_24,Bank_H_8_24,FAKE,720,40,1000,6000,FPGA_199_1_49,199,1,49,F2A_7081,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_24,Bank_H_8_24,FAKE,720,40,1000,6000,FPGA_199_1_50,199,1,50,F2A_7082,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_24,Bank_H_8_24,FAKE,720,40,1000,6000,FPGA_199_1_51,199,1,51,F2A_7083,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_24,Bank_H_8_24,FAKE,720,40,1000,6000,FPGA_199_1_52,199,1,52,F2A_7084,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,460,40,1000,4000,FPGA_201_1_0,201,1,0,A2F_6888,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,460,40,1000,4000,FPGA_201_1_1,201,1,1,A2F_6889,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,460,40,1000,4000,FPGA_201_1_2,201,1,2,A2F_6890,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_3,201,1,3,A2F_6891,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_4,201,1,4,A2F_6892,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_5,201,1,5,A2F_6893,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_6,201,1,6,A2F_6894,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_7,201,1,7,A2F_6895,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_8,201,1,8,A2F_6896,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_9,201,1,9,A2F_6897,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_10,201,1,10,A2F_6898,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,980,40,2000,1000,FPGA_201_1_11,201,1,11,A2F_6899,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,980,40,2000,1000,FPGA_201_1_12,201,1,12,A2F_6900,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_26,Bank_H_8_26,FAKE,980,40,2000,1000,FPGA_201_1_13,201,1,13,A2F_6901,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,70,40,1000,1000,FPGA_201_1_24,201,1,24,F2A_6912,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,200,40,1000,2000,FPGA_201_1_25,201,1,25,F2A_6913,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,200,40,1000,2000,FPGA_201_1_26,201,1,26,F2A_6914,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,200,40,1000,2000,FPGA_201_1_27,201,1,27,F2A_6915,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,200,40,1000,2000,FPGA_201_1_28,201,1,28,F2A_6916,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,200,40,1000,2000,FPGA_201_1_29,201,1,29,F2A_6917,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,200,40,1000,2000,FPGA_201_1_30,201,1,30,F2A_6918,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,200,40,1000,2000,FPGA_201_1_31,201,1,31,F2A_6919,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,200,40,1000,2000,FPGA_201_1_32,201,1,32,F2A_6920,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,200,40,1000,2000,FPGA_201_1_33,201,1,33,F2A_6921,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,330,40,1000,3000,FPGA_201_1_34,201,1,34,F2A_6922,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,330,40,1000,3000,FPGA_201_1_35,201,1,35,F2A_6923,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,330,40,1000,3000,FPGA_201_1_36,201,1,36,F2A_6924,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,330,40,1000,3000,FPGA_201_1_37,201,1,37,F2A_6925,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_38,201,1,38,F2A_6926,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_39,201,1,39,F2A_6927,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,590,40,1000,5000,FPGA_201_1_40,201,1,40,F2A_6928,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,720,40,1000,6000,FPGA_201_1_41,201,1,41,F2A_6929,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,720,40,1000,6000,FPGA_201_1_42,201,1,42,F2A_6930,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,720,40,1000,6000,FPGA_201_1_43,201,1,43,F2A_6931,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,720,40,1000,6000,FPGA_201_1_44,201,1,44,F2A_6932,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_25,Bank_H_8_25,FAKE,720,40,1000,6000,FPGA_201_1_45,201,1,45,F2A_6933,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_26,Bank_H_8_26,FAKE,720,40,1000,6000,FPGA_201_1_46,201,1,46,F2A_6934,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_26,Bank_H_8_26,FAKE,720,40,1000,6000,FPGA_201_1_47,201,1,47,F2A_6935,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_26,Bank_H_8_26,FAKE,720,40,1000,6000,FPGA_201_1_48,201,1,48,F2A_6936,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_26,Bank_H_8_26,FAKE,720,40,1000,6000,FPGA_201_1_49,201,1,49,F2A_6937,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_26,Bank_H_8_26,FAKE,720,40,1000,6000,FPGA_201_1_50,201,1,50,F2A_6938,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_26,Bank_H_8_26,FAKE,720,40,1000,6000,FPGA_201_1_51,201,1,51,F2A_6939,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_26,Bank_H_8_26,FAKE,720,40,1000,6000,FPGA_201_1_52,201,1,52,F2A_6940,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,460,40,1000,4000,FPGA_202_1_0,202,1,0,A2F_6816,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,460,40,1000,4000,FPGA_202_1_1,202,1,1,A2F_6817,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,460,40,1000,4000,FPGA_202_1_2,202,1,2,A2F_6818,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_3,202,1,3,A2F_6819,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_4,202,1,4,A2F_6820,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_5,202,1,5,A2F_6821,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_6,202,1,6,A2F_6822,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_7,202,1,7,A2F_6823,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_8,202,1,8,A2F_6824,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_9,202,1,9,A2F_6825,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_10,202,1,10,A2F_6826,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,980,40,2000,1000,FPGA_202_1_11,202,1,11,A2F_6827,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,980,40,2000,1000,FPGA_202_1_12,202,1,12,A2F_6828,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_28,Bank_H_8_28,FAKE,980,40,2000,1000,FPGA_202_1_13,202,1,13,A2F_6829,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,70,40,1000,1000,FPGA_202_1_24,202,1,24,F2A_6840,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,200,40,1000,2000,FPGA_202_1_25,202,1,25,F2A_6841,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,200,40,1000,2000,FPGA_202_1_26,202,1,26,F2A_6842,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,200,40,1000,2000,FPGA_202_1_27,202,1,27,F2A_6843,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,200,40,1000,2000,FPGA_202_1_28,202,1,28,F2A_6844,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,200,40,1000,2000,FPGA_202_1_29,202,1,29,F2A_6845,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,200,40,1000,2000,FPGA_202_1_30,202,1,30,F2A_6846,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,200,40,1000,2000,FPGA_202_1_31,202,1,31,F2A_6847,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,200,40,1000,2000,FPGA_202_1_32,202,1,32,F2A_6848,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,200,40,1000,2000,FPGA_202_1_33,202,1,33,F2A_6849,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,330,40,1000,3000,FPGA_202_1_34,202,1,34,F2A_6850,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,330,40,1000,3000,FPGA_202_1_35,202,1,35,F2A_6851,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,330,40,1000,3000,FPGA_202_1_36,202,1,36,F2A_6852,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,330,40,1000,3000,FPGA_202_1_37,202,1,37,F2A_6853,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_38,202,1,38,F2A_6854,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_39,202,1,39,F2A_6855,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,590,40,1000,5000,FPGA_202_1_40,202,1,40,F2A_6856,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,720,40,1000,6000,FPGA_202_1_41,202,1,41,F2A_6857,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,720,40,1000,6000,FPGA_202_1_42,202,1,42,F2A_6858,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,720,40,1000,6000,FPGA_202_1_43,202,1,43,F2A_6859,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,720,40,1000,6000,FPGA_202_1_44,202,1,44,F2A_6860,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_27,Bank_H_8_27,FAKE,720,40,1000,6000,FPGA_202_1_45,202,1,45,F2A_6861,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_28,Bank_H_8_28,FAKE,720,40,1000,6000,FPGA_202_1_46,202,1,46,F2A_6862,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_28,Bank_H_8_28,FAKE,720,40,1000,6000,FPGA_202_1_47,202,1,47,F2A_6863,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_28,Bank_H_8_28,FAKE,720,40,1000,6000,FPGA_202_1_48,202,1,48,F2A_6864,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_28,Bank_H_8_28,FAKE,720,40,1000,6000,FPGA_202_1_49,202,1,49,F2A_6865,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_28,Bank_H_8_28,FAKE,720,40,1000,6000,FPGA_202_1_50,202,1,50,F2A_6866,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_28,Bank_H_8_28,FAKE,720,40,1000,6000,FPGA_202_1_51,202,1,51,F2A_6867,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_28,Bank_H_8_28,FAKE,720,40,1000,6000,FPGA_202_1_52,202,1,52,F2A_6868,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,460,40,1000,4000,FPGA_203_1_0,203,1,0,A2F_6744,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,460,40,1000,4000,FPGA_203_1_1,203,1,1,A2F_6745,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,460,40,1000,4000,FPGA_203_1_2,203,1,2,A2F_6746,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_3,203,1,3,A2F_6747,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_4,203,1,4,A2F_6748,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_5,203,1,5,A2F_6749,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_6,203,1,6,A2F_6750,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_7,203,1,7,A2F_6751,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_8,203,1,8,A2F_6752,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_9,203,1,9,A2F_6753,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_10,203,1,10,A2F_6754,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,980,40,2000,1000,FPGA_203_1_11,203,1,11,A2F_6755,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,980,40,2000,1000,FPGA_203_1_12,203,1,12,A2F_6756,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_30,Bank_H_8_30,FAKE,980,40,2000,1000,FPGA_203_1_13,203,1,13,A2F_6757,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,70,40,1000,1000,FPGA_203_1_24,203,1,24,F2A_6768,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,200,40,1000,2000,FPGA_203_1_25,203,1,25,F2A_6769,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,200,40,1000,2000,FPGA_203_1_26,203,1,26,F2A_6770,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,200,40,1000,2000,FPGA_203_1_27,203,1,27,F2A_6771,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,200,40,1000,2000,FPGA_203_1_28,203,1,28,F2A_6772,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,200,40,1000,2000,FPGA_203_1_29,203,1,29,F2A_6773,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,200,40,1000,2000,FPGA_203_1_30,203,1,30,F2A_6774,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,200,40,1000,2000,FPGA_203_1_31,203,1,31,F2A_6775,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,200,40,1000,2000,FPGA_203_1_32,203,1,32,F2A_6776,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,200,40,1000,2000,FPGA_203_1_33,203,1,33,F2A_6777,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,330,40,1000,3000,FPGA_203_1_34,203,1,34,F2A_6778,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,330,40,1000,3000,FPGA_203_1_35,203,1,35,F2A_6779,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,330,40,1000,3000,FPGA_203_1_36,203,1,36,F2A_6780,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,330,40,1000,3000,FPGA_203_1_37,203,1,37,F2A_6781,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_38,203,1,38,F2A_6782,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_39,203,1,39,F2A_6783,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,590,40,1000,5000,FPGA_203_1_40,203,1,40,F2A_6784,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,720,40,1000,6000,FPGA_203_1_41,203,1,41,F2A_6785,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,720,40,1000,6000,FPGA_203_1_42,203,1,42,F2A_6786,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,720,40,1000,6000,FPGA_203_1_43,203,1,43,F2A_6787,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,720,40,1000,6000,FPGA_203_1_44,203,1,44,F2A_6788,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_29,Bank_H_8_29,FAKE,720,40,1000,6000,FPGA_203_1_45,203,1,45,F2A_6789,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_30,Bank_H_8_30,FAKE,720,40,1000,6000,FPGA_203_1_46,203,1,46,F2A_6790,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_30,Bank_H_8_30,FAKE,720,40,1000,6000,FPGA_203_1_47,203,1,47,F2A_6791,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_30,Bank_H_8_30,FAKE,720,40,1000,6000,FPGA_203_1_48,203,1,48,F2A_6792,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_30,Bank_H_8_30,FAKE,720,40,1000,6000,FPGA_203_1_49,203,1,49,F2A_6793,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_30,Bank_H_8_30,FAKE,720,40,1000,6000,FPGA_203_1_50,203,1,50,F2A_6794,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_30,Bank_H_8_30,FAKE,720,40,1000,6000,FPGA_203_1_51,203,1,51,F2A_6795,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_30,Bank_H_8_30,FAKE,720,40,1000,6000,FPGA_203_1_52,203,1,52,F2A_6796,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,460,40,1000,4000,FPGA_204_1_0,204,1,0,A2F_6672,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,460,40,1000,4000,FPGA_204_1_1,204,1,1,A2F_6673,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,460,40,1000,4000,FPGA_204_1_2,204,1,2,A2F_6674,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_3,204,1,3,A2F_6675,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_4,204,1,4,A2F_6676,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_5,204,1,5,A2F_6677,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_6,204,1,6,A2F_6678,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_7,204,1,7,A2F_6679,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_8,204,1,8,A2F_6680,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_9,204,1,9,A2F_6681,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_10,204,1,10,A2F_6682,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,980,40,2000,1000,FPGA_204_1_11,204,1,11,A2F_6683,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,980,40,2000,1000,FPGA_204_1_12,204,1,12,A2F_6684,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_32,Bank_H_8_32,FAKE,980,40,2000,1000,FPGA_204_1_13,204,1,13,A2F_6685,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,70,40,1000,1000,FPGA_204_1_24,204,1,24,F2A_6696,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,200,40,1000,2000,FPGA_204_1_25,204,1,25,F2A_6697,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,200,40,1000,2000,FPGA_204_1_26,204,1,26,F2A_6698,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,200,40,1000,2000,FPGA_204_1_27,204,1,27,F2A_6699,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,200,40,1000,2000,FPGA_204_1_28,204,1,28,F2A_6700,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,200,40,1000,2000,FPGA_204_1_29,204,1,29,F2A_6701,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,200,40,1000,2000,FPGA_204_1_30,204,1,30,F2A_6702,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,200,40,1000,2000,FPGA_204_1_31,204,1,31,F2A_6703,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,200,40,1000,2000,FPGA_204_1_32,204,1,32,F2A_6704,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,200,40,1000,2000,FPGA_204_1_33,204,1,33,F2A_6705,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,330,40,1000,3000,FPGA_204_1_34,204,1,34,F2A_6706,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,330,40,1000,3000,FPGA_204_1_35,204,1,35,F2A_6707,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,330,40,1000,3000,FPGA_204_1_36,204,1,36,F2A_6708,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,330,40,1000,3000,FPGA_204_1_37,204,1,37,F2A_6709,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_38,204,1,38,F2A_6710,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_39,204,1,39,F2A_6711,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,590,40,1000,5000,FPGA_204_1_40,204,1,40,F2A_6712,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,720,40,1000,6000,FPGA_204_1_41,204,1,41,F2A_6713,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,720,40,1000,6000,FPGA_204_1_42,204,1,42,F2A_6714,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,720,40,1000,6000,FPGA_204_1_43,204,1,43,F2A_6715,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,720,40,1000,6000,FPGA_204_1_44,204,1,44,F2A_6716,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_31,Bank_H_8_31,FAKE,720,40,1000,6000,FPGA_204_1_45,204,1,45,F2A_6717,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_32,Bank_H_8_32,FAKE,720,40,1000,6000,FPGA_204_1_46,204,1,46,F2A_6718,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_32,Bank_H_8_32,FAKE,720,40,1000,6000,FPGA_204_1_47,204,1,47,F2A_6719,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_32,Bank_H_8_32,FAKE,720,40,1000,6000,FPGA_204_1_48,204,1,48,F2A_6720,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_32,Bank_H_8_32,FAKE,720,40,1000,6000,FPGA_204_1_49,204,1,49,F2A_6721,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_32,Bank_H_8_32,FAKE,720,40,1000,6000,FPGA_204_1_50,204,1,50,F2A_6722,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_32,Bank_H_8_32,FAKE,720,40,1000,6000,FPGA_204_1_51,204,1,51,F2A_6723,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_32,Bank_H_8_32,FAKE,720,40,1000,6000,FPGA_204_1_52,204,1,52,F2A_6724,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,460,40,1000,4000,FPGA_205_1_0,205,1,0,A2F_6600,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,460,40,1000,4000,FPGA_205_1_1,205,1,1,A2F_6601,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,460,40,1000,4000,FPGA_205_1_2,205,1,2,A2F_6602,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_3,205,1,3,A2F_6603,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_4,205,1,4,A2F_6604,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_5,205,1,5,A2F_6605,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_6,205,1,6,A2F_6606,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_7,205,1,7,A2F_6607,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_8,205,1,8,A2F_6608,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_9,205,1,9,A2F_6609,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_10,205,1,10,A2F_6610,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,980,40,2000,1000,FPGA_205_1_11,205,1,11,A2F_6611,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,980,40,2000,1000,FPGA_205_1_12,205,1,12,A2F_6612,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_34,Bank_H_8_34,FAKE,980,40,2000,1000,FPGA_205_1_13,205,1,13,A2F_6613,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,70,40,1000,1000,FPGA_205_1_24,205,1,24,F2A_6624,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,200,40,1000,2000,FPGA_205_1_25,205,1,25,F2A_6625,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,200,40,1000,2000,FPGA_205_1_26,205,1,26,F2A_6626,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,200,40,1000,2000,FPGA_205_1_27,205,1,27,F2A_6627,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,200,40,1000,2000,FPGA_205_1_28,205,1,28,F2A_6628,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,200,40,1000,2000,FPGA_205_1_29,205,1,29,F2A_6629,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,200,40,1000,2000,FPGA_205_1_30,205,1,30,F2A_6630,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,200,40,1000,2000,FPGA_205_1_31,205,1,31,F2A_6631,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,200,40,1000,2000,FPGA_205_1_32,205,1,32,F2A_6632,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,200,40,1000,2000,FPGA_205_1_33,205,1,33,F2A_6633,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,330,40,1000,3000,FPGA_205_1_34,205,1,34,F2A_6634,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,330,40,1000,3000,FPGA_205_1_35,205,1,35,F2A_6635,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,330,40,1000,3000,FPGA_205_1_36,205,1,36,F2A_6636,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,330,40,1000,3000,FPGA_205_1_37,205,1,37,F2A_6637,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_38,205,1,38,F2A_6638,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_39,205,1,39,F2A_6639,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,590,40,1000,5000,FPGA_205_1_40,205,1,40,F2A_6640,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,720,40,1000,6000,FPGA_205_1_41,205,1,41,F2A_6641,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,720,40,1000,6000,FPGA_205_1_42,205,1,42,F2A_6642,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,720,40,1000,6000,FPGA_205_1_43,205,1,43,F2A_6643,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,720,40,1000,6000,FPGA_205_1_44,205,1,44,F2A_6644,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_33,Bank_H_8_33,FAKE,720,40,1000,6000,FPGA_205_1_45,205,1,45,F2A_6645,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_34,Bank_H_8_34,FAKE,720,40,1000,6000,FPGA_205_1_46,205,1,46,F2A_6646,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_34,Bank_H_8_34,FAKE,720,40,1000,6000,FPGA_205_1_47,205,1,47,F2A_6647,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_34,Bank_H_8_34,FAKE,720,40,1000,6000,FPGA_205_1_48,205,1,48,F2A_6648,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_34,Bank_H_8_34,FAKE,720,40,1000,6000,FPGA_205_1_49,205,1,49,F2A_6649,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_34,Bank_H_8_34,FAKE,720,40,1000,6000,FPGA_205_1_50,205,1,50,F2A_6650,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_34,Bank_H_8_34,FAKE,720,40,1000,6000,FPGA_205_1_51,205,1,51,F2A_6651,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_34,Bank_H_8_34,FAKE,720,40,1000,6000,FPGA_205_1_52,205,1,52,F2A_6652,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,460,40,1000,4000,FPGA_207_1_0,207,1,0,A2F_6456,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,460,40,1000,4000,FPGA_207_1_1,207,1,1,A2F_6457,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,460,40,1000,4000,FPGA_207_1_2,207,1,2,A2F_6458,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_3,207,1,3,A2F_6459,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_4,207,1,4,A2F_6460,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_5,207,1,5,A2F_6461,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_6,207,1,6,A2F_6462,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_7,207,1,7,A2F_6463,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_8,207,1,8,A2F_6464,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_9,207,1,9,A2F_6465,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_10,207,1,10,A2F_6466,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,980,40,2000,1000,FPGA_207_1_11,207,1,11,A2F_6467,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,980,40,2000,1000,FPGA_207_1_12,207,1,12,A2F_6468,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_36,Bank_H_8_36,FAKE,980,40,2000,1000,FPGA_207_1_13,207,1,13,A2F_6469,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,70,40,1000,1000,FPGA_207_1_24,207,1,24,F2A_6480,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,200,40,1000,2000,FPGA_207_1_25,207,1,25,F2A_6481,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,200,40,1000,2000,FPGA_207_1_26,207,1,26,F2A_6482,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,200,40,1000,2000,FPGA_207_1_27,207,1,27,F2A_6483,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,200,40,1000,2000,FPGA_207_1_28,207,1,28,F2A_6484,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,200,40,1000,2000,FPGA_207_1_29,207,1,29,F2A_6485,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,200,40,1000,2000,FPGA_207_1_30,207,1,30,F2A_6486,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,200,40,1000,2000,FPGA_207_1_31,207,1,31,F2A_6487,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,200,40,1000,2000,FPGA_207_1_32,207,1,32,F2A_6488,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,200,40,1000,2000,FPGA_207_1_33,207,1,33,F2A_6489,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,330,40,1000,3000,FPGA_207_1_34,207,1,34,F2A_6490,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,330,40,1000,3000,FPGA_207_1_35,207,1,35,F2A_6491,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,330,40,1000,3000,FPGA_207_1_36,207,1,36,F2A_6492,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,330,40,1000,3000,FPGA_207_1_37,207,1,37,F2A_6493,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_38,207,1,38,F2A_6494,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_39,207,1,39,F2A_6495,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,590,40,1000,5000,FPGA_207_1_40,207,1,40,F2A_6496,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,720,40,1000,6000,FPGA_207_1_41,207,1,41,F2A_6497,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,720,40,1000,6000,FPGA_207_1_42,207,1,42,F2A_6498,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,720,40,1000,6000,FPGA_207_1_43,207,1,43,F2A_6499,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,720,40,1000,6000,FPGA_207_1_44,207,1,44,F2A_6500,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_35,Bank_H_8_35,FAKE,720,40,1000,6000,FPGA_207_1_45,207,1,45,F2A_6501,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_36,Bank_H_8_36,FAKE,720,40,1000,6000,FPGA_207_1_46,207,1,46,F2A_6502,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_36,Bank_H_8_36,FAKE,720,40,1000,6000,FPGA_207_1_47,207,1,47,F2A_6503,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_36,Bank_H_8_36,FAKE,720,40,1000,6000,FPGA_207_1_48,207,1,48,F2A_6504,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_36,Bank_H_8_36,FAKE,720,40,1000,6000,FPGA_207_1_49,207,1,49,F2A_6505,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_36,Bank_H_8_36,FAKE,720,40,1000,6000,FPGA_207_1_50,207,1,50,F2A_6506,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_36,Bank_H_8_36,FAKE,720,40,1000,6000,FPGA_207_1_51,207,1,51,F2A_6507,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_36,Bank_H_8_36,FAKE,720,40,1000,6000,FPGA_207_1_52,207,1,52,F2A_6508,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,460,40,1000,4000,FPGA_208_1_0,208,1,0,A2F_6384,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,460,40,1000,4000,FPGA_208_1_1,208,1,1,A2F_6385,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,460,40,1000,4000,FPGA_208_1_2,208,1,2,A2F_6386,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_3,208,1,3,A2F_6387,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_4,208,1,4,A2F_6388,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_5,208,1,5,A2F_6389,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_6,208,1,6,A2F_6390,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_7,208,1,7,A2F_6391,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_8,208,1,8,A2F_6392,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_9,208,1,9,A2F_6393,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_10,208,1,10,A2F_6394,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,980,40,2000,1000,FPGA_208_1_11,208,1,11,A2F_6395,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,980,40,2000,1000,FPGA_208_1_12,208,1,12,A2F_6396,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_38,Bank_H_8_38,FAKE,980,40,2000,1000,FPGA_208_1_13,208,1,13,A2F_6397,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,70,40,1000,1000,FPGA_208_1_24,208,1,24,F2A_6408,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,200,40,1000,2000,FPGA_208_1_25,208,1,25,F2A_6409,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,200,40,1000,2000,FPGA_208_1_26,208,1,26,F2A_6410,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,200,40,1000,2000,FPGA_208_1_27,208,1,27,F2A_6411,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,200,40,1000,2000,FPGA_208_1_28,208,1,28,F2A_6412,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,200,40,1000,2000,FPGA_208_1_29,208,1,29,F2A_6413,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,200,40,1000,2000,FPGA_208_1_30,208,1,30,F2A_6414,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,200,40,1000,2000,FPGA_208_1_31,208,1,31,F2A_6415,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,200,40,1000,2000,FPGA_208_1_32,208,1,32,F2A_6416,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,200,40,1000,2000,FPGA_208_1_33,208,1,33,F2A_6417,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,330,40,1000,3000,FPGA_208_1_34,208,1,34,F2A_6418,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,330,40,1000,3000,FPGA_208_1_35,208,1,35,F2A_6419,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,330,40,1000,3000,FPGA_208_1_36,208,1,36,F2A_6420,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,330,40,1000,3000,FPGA_208_1_37,208,1,37,F2A_6421,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_38,208,1,38,F2A_6422,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_39,208,1,39,F2A_6423,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,590,40,1000,5000,FPGA_208_1_40,208,1,40,F2A_6424,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,720,40,1000,6000,FPGA_208_1_41,208,1,41,F2A_6425,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,720,40,1000,6000,FPGA_208_1_42,208,1,42,F2A_6426,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,720,40,1000,6000,FPGA_208_1_43,208,1,43,F2A_6427,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,720,40,1000,6000,FPGA_208_1_44,208,1,44,F2A_6428,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_37,Bank_H_8_37,FAKE,720,40,1000,6000,FPGA_208_1_45,208,1,45,F2A_6429,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_38,Bank_H_8_38,FAKE,720,40,1000,6000,FPGA_208_1_46,208,1,46,F2A_6430,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_38,Bank_H_8_38,FAKE,720,40,1000,6000,FPGA_208_1_47,208,1,47,F2A_6431,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_38,Bank_H_8_38,FAKE,720,40,1000,6000,FPGA_208_1_48,208,1,48,F2A_6432,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_38,Bank_H_8_38,FAKE,720,40,1000,6000,FPGA_208_1_49,208,1,49,F2A_6433,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_38,Bank_H_8_38,FAKE,720,40,1000,6000,FPGA_208_1_50,208,1,50,F2A_6434,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_38,Bank_H_8_38,FAKE,720,40,1000,6000,FPGA_208_1_51,208,1,51,F2A_6435,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_38,Bank_H_8_38,FAKE,720,40,1000,6000,FPGA_208_1_52,208,1,52,F2A_6436,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,460,40,1000,4000,FPGA_209_1_0,209,1,0,A2F_6312,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,460,40,1000,4000,FPGA_209_1_1,209,1,1,A2F_6313,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,460,40,1000,4000,FPGA_209_1_2,209,1,2,A2F_6314,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_3,209,1,3,A2F_6315,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_4,209,1,4,A2F_6316,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_5,209,1,5,A2F_6317,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_6,209,1,6,A2F_6318,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_7,209,1,7,A2F_6319,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_8,209,1,8,A2F_6320,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_9,209,1,9,A2F_6321,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_10,209,1,10,A2F_6322,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,980,40,2000,1000,FPGA_209_1_11,209,1,11,A2F_6323,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,980,40,2000,1000,FPGA_209_1_12,209,1,12,A2F_6324,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_40,Bank_H_8_40,FAKE,980,40,2000,1000,FPGA_209_1_13,209,1,13,A2F_6325,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,70,40,1000,1000,FPGA_209_1_24,209,1,24,F2A_6336,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,200,40,1000,2000,FPGA_209_1_25,209,1,25,F2A_6337,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,200,40,1000,2000,FPGA_209_1_26,209,1,26,F2A_6338,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,200,40,1000,2000,FPGA_209_1_27,209,1,27,F2A_6339,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,200,40,1000,2000,FPGA_209_1_28,209,1,28,F2A_6340,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,200,40,1000,2000,FPGA_209_1_29,209,1,29,F2A_6341,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,200,40,1000,2000,FPGA_209_1_30,209,1,30,F2A_6342,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,200,40,1000,2000,FPGA_209_1_31,209,1,31,F2A_6343,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,200,40,1000,2000,FPGA_209_1_32,209,1,32,F2A_6344,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,200,40,1000,2000,FPGA_209_1_33,209,1,33,F2A_6345,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,330,40,1000,3000,FPGA_209_1_34,209,1,34,F2A_6346,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,330,40,1000,3000,FPGA_209_1_35,209,1,35,F2A_6347,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,330,40,1000,3000,FPGA_209_1_36,209,1,36,F2A_6348,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,330,40,1000,3000,FPGA_209_1_37,209,1,37,F2A_6349,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_38,209,1,38,F2A_6350,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_39,209,1,39,F2A_6351,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,590,40,1000,5000,FPGA_209_1_40,209,1,40,F2A_6352,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,720,40,1000,6000,FPGA_209_1_41,209,1,41,F2A_6353,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,720,40,1000,6000,FPGA_209_1_42,209,1,42,F2A_6354,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,720,40,1000,6000,FPGA_209_1_43,209,1,43,F2A_6355,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,720,40,1000,6000,FPGA_209_1_44,209,1,44,F2A_6356,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_39,Bank_H_8_39,FAKE,720,40,1000,6000,FPGA_209_1_45,209,1,45,F2A_6357,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_40,Bank_H_8_40,FAKE,720,40,1000,6000,FPGA_209_1_46,209,1,46,F2A_6358,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_40,Bank_H_8_40,FAKE,720,40,1000,6000,FPGA_209_1_47,209,1,47,F2A_6359,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_40,Bank_H_8_40,FAKE,720,40,1000,6000,FPGA_209_1_48,209,1,48,F2A_6360,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_40,Bank_H_8_40,FAKE,720,40,1000,6000,FPGA_209_1_49,209,1,49,F2A_6361,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_40,Bank_H_8_40,FAKE,720,40,1000,6000,FPGA_209_1_50,209,1,50,F2A_6362,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_40,Bank_H_8_40,FAKE,720,40,1000,6000,FPGA_209_1_51,209,1,51,F2A_6363,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_8_40,Bank_H_8_40,FAKE,720,40,1000,6000,FPGA_209_1_52,209,1,52,F2A_6364,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,330,40,1000,3000,FPGA_210_1_0,210,1,0,A2F_6240,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,330,40,1000,3000,FPGA_210_1_1,210,1,1,A2F_6241,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,330,40,1000,3000,FPGA_210_1_2,210,1,2,A2F_6242,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,330,40,1000,3000,FPGA_210_1_3,210,1,3,A2F_6243,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,330,40,1000,3000,FPGA_210_1_4,210,1,4,A2F_6244,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,330,40,1000,3000,FPGA_210_1_5,210,1,5,A2F_6245,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,460,40,1000,4000,FPGA_210_1_6,210,1,6,A2F_6246,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,460,40,1000,4000,FPGA_210_1_7,210,1,7,A2F_6247,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,460,40,1000,4000,FPGA_210_1_8,210,1,8,A2F_6248,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,460,40,1000,4000,FPGA_210_1_9,210,1,9,A2F_6249,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,460,40,1000,4000,FPGA_210_1_10,210,1,10,A2F_6250,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,70,40,1000,1000,FPGA_210_1_24,210,1,24,F2A_6264,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,70,40,1000,1000,FPGA_210_1_25,210,1,25,F2A_6265,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,70,40,1000,1000,FPGA_210_1_26,210,1,26,F2A_6266,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,70,40,1000,1000,FPGA_210_1_27,210,1,27,F2A_6267,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,70,40,1000,1000,FPGA_210_1_28,210,1,28,F2A_6268,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,70,40,1000,1000,FPGA_210_1_29,210,1,29,F2A_6269,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,70,40,1000,1000,FPGA_210_1_30,210,1,30,F2A_6270,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,70,40,1000,1000,FPGA_210_1_31,210,1,31,F2A_6271,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,70,40,1000,1000,FPGA_210_1_32,210,1,32,F2A_6272,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,460,40,1000,4000,FPGA_211_1_0,211,1,0,A2F_6168,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,460,40,1000,4000,FPGA_211_1_1,211,1,1,A2F_6169,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,460,40,1000,4000,FPGA_211_1_2,211,1,2,A2F_6170,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_3,211,1,3,A2F_6171,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_4,211,1,4,A2F_6172,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_5,211,1,5,A2F_6173,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_6,211,1,6,A2F_6174,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_7,211,1,7,A2F_6175,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_8,211,1,8,A2F_6176,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_9,211,1,9,A2F_6177,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_10,211,1,10,A2F_6178,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,980,40,2000,1000,FPGA_211_1_11,211,1,11,A2F_6179,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,980,40,2000,1000,FPGA_211_1_12,211,1,12,A2F_6180,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_2,Bank_H_9_2,FAKE,980,40,2000,1000,FPGA_211_1_13,211,1,13,A2F_6181,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,70,40,1000,1000,FPGA_211_1_24,211,1,24,F2A_6192,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,200,40,1000,2000,FPGA_211_1_25,211,1,25,F2A_6193,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,200,40,1000,2000,FPGA_211_1_26,211,1,26,F2A_6194,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,200,40,1000,2000,FPGA_211_1_27,211,1,27,F2A_6195,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,200,40,1000,2000,FPGA_211_1_28,211,1,28,F2A_6196,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,200,40,1000,2000,FPGA_211_1_29,211,1,29,F2A_6197,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,200,40,1000,2000,FPGA_211_1_30,211,1,30,F2A_6198,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,200,40,1000,2000,FPGA_211_1_31,211,1,31,F2A_6199,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,200,40,1000,2000,FPGA_211_1_32,211,1,32,F2A_6200,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,200,40,1000,2000,FPGA_211_1_33,211,1,33,F2A_6201,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,330,40,1000,3000,FPGA_211_1_34,211,1,34,F2A_6202,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,330,40,1000,3000,FPGA_211_1_35,211,1,35,F2A_6203,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,330,40,1000,3000,FPGA_211_1_36,211,1,36,F2A_6204,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,330,40,1000,3000,FPGA_211_1_37,211,1,37,F2A_6205,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_38,211,1,38,F2A_6206,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_39,211,1,39,F2A_6207,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,590,40,1000,5000,FPGA_211_1_40,211,1,40,F2A_6208,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,720,40,1000,6000,FPGA_211_1_41,211,1,41,F2A_6209,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,720,40,1000,6000,FPGA_211_1_42,211,1,42,F2A_6210,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,720,40,1000,6000,FPGA_211_1_43,211,1,43,F2A_6211,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,720,40,1000,6000,FPGA_211_1_44,211,1,44,F2A_6212,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_1,Bank_H_9_1,FAKE,720,40,1000,6000,FPGA_211_1_45,211,1,45,F2A_6213,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_2,Bank_H_9_2,FAKE,720,40,1000,6000,FPGA_211_1_46,211,1,46,F2A_6214,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_2,Bank_H_9_2,FAKE,720,40,1000,6000,FPGA_211_1_47,211,1,47,F2A_6215,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_2,Bank_H_9_2,FAKE,720,40,1000,6000,FPGA_211_1_48,211,1,48,F2A_6216,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_2,Bank_H_9_2,FAKE,720,40,1000,6000,FPGA_211_1_49,211,1,49,F2A_6217,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_2,Bank_H_9_2,FAKE,720,40,1000,6000,FPGA_211_1_50,211,1,50,F2A_6218,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_2,Bank_H_9_2,FAKE,720,40,1000,6000,FPGA_211_1_51,211,1,51,F2A_6219,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_2,Bank_H_9_2,FAKE,720,40,1000,6000,FPGA_211_1_52,211,1,52,F2A_6220,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,460,40,1000,4000,FPGA_213_1_0,213,1,0,A2F_6024,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,460,40,1000,4000,FPGA_213_1_1,213,1,1,A2F_6025,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,460,40,1000,4000,FPGA_213_1_2,213,1,2,A2F_6026,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_3,213,1,3,A2F_6027,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_4,213,1,4,A2F_6028,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_5,213,1,5,A2F_6029,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_6,213,1,6,A2F_6030,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_7,213,1,7,A2F_6031,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_8,213,1,8,A2F_6032,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_9,213,1,9,A2F_6033,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_10,213,1,10,A2F_6034,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,980,40,2000,1000,FPGA_213_1_11,213,1,11,A2F_6035,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,980,40,2000,1000,FPGA_213_1_12,213,1,12,A2F_6036,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_4,Bank_H_9_4,FAKE,980,40,2000,1000,FPGA_213_1_13,213,1,13,A2F_6037,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,70,40,1000,1000,FPGA_213_1_24,213,1,24,F2A_6048,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,200,40,1000,2000,FPGA_213_1_25,213,1,25,F2A_6049,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,200,40,1000,2000,FPGA_213_1_26,213,1,26,F2A_6050,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,200,40,1000,2000,FPGA_213_1_27,213,1,27,F2A_6051,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,200,40,1000,2000,FPGA_213_1_28,213,1,28,F2A_6052,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,200,40,1000,2000,FPGA_213_1_29,213,1,29,F2A_6053,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,200,40,1000,2000,FPGA_213_1_30,213,1,30,F2A_6054,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,200,40,1000,2000,FPGA_213_1_31,213,1,31,F2A_6055,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,200,40,1000,2000,FPGA_213_1_32,213,1,32,F2A_6056,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,200,40,1000,2000,FPGA_213_1_33,213,1,33,F2A_6057,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,330,40,1000,3000,FPGA_213_1_34,213,1,34,F2A_6058,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,330,40,1000,3000,FPGA_213_1_35,213,1,35,F2A_6059,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,330,40,1000,3000,FPGA_213_1_36,213,1,36,F2A_6060,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,330,40,1000,3000,FPGA_213_1_37,213,1,37,F2A_6061,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_38,213,1,38,F2A_6062,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_39,213,1,39,F2A_6063,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,590,40,1000,5000,FPGA_213_1_40,213,1,40,F2A_6064,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,720,40,1000,6000,FPGA_213_1_41,213,1,41,F2A_6065,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,720,40,1000,6000,FPGA_213_1_42,213,1,42,F2A_6066,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,720,40,1000,6000,FPGA_213_1_43,213,1,43,F2A_6067,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,720,40,1000,6000,FPGA_213_1_44,213,1,44,F2A_6068,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_3,Bank_H_9_3,FAKE,720,40,1000,6000,FPGA_213_1_45,213,1,45,F2A_6069,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_4,Bank_H_9_4,FAKE,720,40,1000,6000,FPGA_213_1_46,213,1,46,F2A_6070,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_4,Bank_H_9_4,FAKE,720,40,1000,6000,FPGA_213_1_47,213,1,47,F2A_6071,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_4,Bank_H_9_4,FAKE,720,40,1000,6000,FPGA_213_1_48,213,1,48,F2A_6072,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_4,Bank_H_9_4,FAKE,720,40,1000,6000,FPGA_213_1_49,213,1,49,F2A_6073,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_4,Bank_H_9_4,FAKE,720,40,1000,6000,FPGA_213_1_50,213,1,50,F2A_6074,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_4,Bank_H_9_4,FAKE,720,40,1000,6000,FPGA_213_1_51,213,1,51,F2A_6075,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_4,Bank_H_9_4,FAKE,720,40,1000,6000,FPGA_213_1_52,213,1,52,F2A_6076,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,460,40,1000,4000,FPGA_214_1_0,214,1,0,A2F_5952,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,460,40,1000,4000,FPGA_214_1_1,214,1,1,A2F_5953,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,460,40,1000,4000,FPGA_214_1_2,214,1,2,A2F_5954,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_3,214,1,3,A2F_5955,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_4,214,1,4,A2F_5956,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_5,214,1,5,A2F_5957,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_6,214,1,6,A2F_5958,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_7,214,1,7,A2F_5959,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_8,214,1,8,A2F_5960,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_9,214,1,9,A2F_5961,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_10,214,1,10,A2F_5962,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,980,40,2000,1000,FPGA_214_1_11,214,1,11,A2F_5963,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,980,40,2000,1000,FPGA_214_1_12,214,1,12,A2F_5964,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_6,Bank_H_9_6,FAKE,980,40,2000,1000,FPGA_214_1_13,214,1,13,A2F_5965,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,70,40,1000,1000,FPGA_214_1_24,214,1,24,F2A_5976,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,200,40,1000,2000,FPGA_214_1_25,214,1,25,F2A_5977,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,200,40,1000,2000,FPGA_214_1_26,214,1,26,F2A_5978,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,200,40,1000,2000,FPGA_214_1_27,214,1,27,F2A_5979,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,200,40,1000,2000,FPGA_214_1_28,214,1,28,F2A_5980,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,200,40,1000,2000,FPGA_214_1_29,214,1,29,F2A_5981,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,200,40,1000,2000,FPGA_214_1_30,214,1,30,F2A_5982,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,200,40,1000,2000,FPGA_214_1_31,214,1,31,F2A_5983,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,200,40,1000,2000,FPGA_214_1_32,214,1,32,F2A_5984,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,200,40,1000,2000,FPGA_214_1_33,214,1,33,F2A_5985,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,330,40,1000,3000,FPGA_214_1_34,214,1,34,F2A_5986,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,330,40,1000,3000,FPGA_214_1_35,214,1,35,F2A_5987,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,330,40,1000,3000,FPGA_214_1_36,214,1,36,F2A_5988,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,330,40,1000,3000,FPGA_214_1_37,214,1,37,F2A_5989,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_38,214,1,38,F2A_5990,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_39,214,1,39,F2A_5991,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,590,40,1000,5000,FPGA_214_1_40,214,1,40,F2A_5992,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,720,40,1000,6000,FPGA_214_1_41,214,1,41,F2A_5993,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,720,40,1000,6000,FPGA_214_1_42,214,1,42,F2A_5994,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,720,40,1000,6000,FPGA_214_1_43,214,1,43,F2A_5995,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,720,40,1000,6000,FPGA_214_1_44,214,1,44,F2A_5996,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_5,Bank_H_9_5,FAKE,720,40,1000,6000,FPGA_214_1_45,214,1,45,F2A_5997,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_6,Bank_H_9_6,FAKE,720,40,1000,6000,FPGA_214_1_46,214,1,46,F2A_5998,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_6,Bank_H_9_6,FAKE,720,40,1000,6000,FPGA_214_1_47,214,1,47,F2A_5999,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_6,Bank_H_9_6,FAKE,720,40,1000,6000,FPGA_214_1_48,214,1,48,F2A_6000,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_6,Bank_H_9_6,FAKE,720,40,1000,6000,FPGA_214_1_49,214,1,49,F2A_6001,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_6,Bank_H_9_6,FAKE,720,40,1000,6000,FPGA_214_1_50,214,1,50,F2A_6002,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_6,Bank_H_9_6,FAKE,720,40,1000,6000,FPGA_214_1_51,214,1,51,F2A_6003,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_6,Bank_H_9_6,FAKE,720,40,1000,6000,FPGA_214_1_52,214,1,52,F2A_6004,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,460,40,1000,4000,FPGA_215_1_0,215,1,0,A2F_5880,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,460,40,1000,4000,FPGA_215_1_1,215,1,1,A2F_5881,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,460,40,1000,4000,FPGA_215_1_2,215,1,2,A2F_5882,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_3,215,1,3,A2F_5883,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_4,215,1,4,A2F_5884,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_5,215,1,5,A2F_5885,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_6,215,1,6,A2F_5886,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_7,215,1,7,A2F_5887,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_8,215,1,8,A2F_5888,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_9,215,1,9,A2F_5889,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_10,215,1,10,A2F_5890,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,980,40,2000,1000,FPGA_215_1_11,215,1,11,A2F_5891,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,980,40,2000,1000,FPGA_215_1_12,215,1,12,A2F_5892,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_8,Bank_H_9_8,FAKE,980,40,2000,1000,FPGA_215_1_13,215,1,13,A2F_5893,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,70,40,1000,1000,FPGA_215_1_24,215,1,24,F2A_5904,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,200,40,1000,2000,FPGA_215_1_25,215,1,25,F2A_5905,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,200,40,1000,2000,FPGA_215_1_26,215,1,26,F2A_5906,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,200,40,1000,2000,FPGA_215_1_27,215,1,27,F2A_5907,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,200,40,1000,2000,FPGA_215_1_28,215,1,28,F2A_5908,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,200,40,1000,2000,FPGA_215_1_29,215,1,29,F2A_5909,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,200,40,1000,2000,FPGA_215_1_30,215,1,30,F2A_5910,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,200,40,1000,2000,FPGA_215_1_31,215,1,31,F2A_5911,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,200,40,1000,2000,FPGA_215_1_32,215,1,32,F2A_5912,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,200,40,1000,2000,FPGA_215_1_33,215,1,33,F2A_5913,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,330,40,1000,3000,FPGA_215_1_34,215,1,34,F2A_5914,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,330,40,1000,3000,FPGA_215_1_35,215,1,35,F2A_5915,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,330,40,1000,3000,FPGA_215_1_36,215,1,36,F2A_5916,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,330,40,1000,3000,FPGA_215_1_37,215,1,37,F2A_5917,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_38,215,1,38,F2A_5918,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_39,215,1,39,F2A_5919,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,590,40,1000,5000,FPGA_215_1_40,215,1,40,F2A_5920,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,720,40,1000,6000,FPGA_215_1_41,215,1,41,F2A_5921,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,720,40,1000,6000,FPGA_215_1_42,215,1,42,F2A_5922,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,720,40,1000,6000,FPGA_215_1_43,215,1,43,F2A_5923,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,720,40,1000,6000,FPGA_215_1_44,215,1,44,F2A_5924,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_7,Bank_H_9_7,FAKE,720,40,1000,6000,FPGA_215_1_45,215,1,45,F2A_5925,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_8,Bank_H_9_8,FAKE,720,40,1000,6000,FPGA_215_1_46,215,1,46,F2A_5926,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_8,Bank_H_9_8,FAKE,720,40,1000,6000,FPGA_215_1_47,215,1,47,F2A_5927,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_8,Bank_H_9_8,FAKE,720,40,1000,6000,FPGA_215_1_48,215,1,48,F2A_5928,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_8,Bank_H_9_8,FAKE,720,40,1000,6000,FPGA_215_1_49,215,1,49,F2A_5929,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_8,Bank_H_9_8,FAKE,720,40,1000,6000,FPGA_215_1_50,215,1,50,F2A_5930,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_8,Bank_H_9_8,FAKE,720,40,1000,6000,FPGA_215_1_51,215,1,51,F2A_5931,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_8,Bank_H_9_8,FAKE,720,40,1000,6000,FPGA_215_1_52,215,1,52,F2A_5932,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,460,40,1000,4000,FPGA_216_1_0,216,1,0,A2F_5808,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,460,40,1000,4000,FPGA_216_1_1,216,1,1,A2F_5809,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,460,40,1000,4000,FPGA_216_1_2,216,1,2,A2F_5810,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_3,216,1,3,A2F_5811,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_4,216,1,4,A2F_5812,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_5,216,1,5,A2F_5813,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_6,216,1,6,A2F_5814,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_7,216,1,7,A2F_5815,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_8,216,1,8,A2F_5816,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_9,216,1,9,A2F_5817,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_10,216,1,10,A2F_5818,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,980,40,2000,1000,FPGA_216_1_11,216,1,11,A2F_5819,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,980,40,2000,1000,FPGA_216_1_12,216,1,12,A2F_5820,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_10,Bank_H_9_10,FAKE,980,40,2000,1000,FPGA_216_1_13,216,1,13,A2F_5821,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,70,40,1000,1000,FPGA_216_1_24,216,1,24,F2A_5832,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,200,40,1000,2000,FPGA_216_1_25,216,1,25,F2A_5833,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,200,40,1000,2000,FPGA_216_1_26,216,1,26,F2A_5834,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,200,40,1000,2000,FPGA_216_1_27,216,1,27,F2A_5835,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,200,40,1000,2000,FPGA_216_1_28,216,1,28,F2A_5836,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,200,40,1000,2000,FPGA_216_1_29,216,1,29,F2A_5837,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,200,40,1000,2000,FPGA_216_1_30,216,1,30,F2A_5838,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,200,40,1000,2000,FPGA_216_1_31,216,1,31,F2A_5839,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,200,40,1000,2000,FPGA_216_1_32,216,1,32,F2A_5840,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,200,40,1000,2000,FPGA_216_1_33,216,1,33,F2A_5841,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,330,40,1000,3000,FPGA_216_1_34,216,1,34,F2A_5842,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,330,40,1000,3000,FPGA_216_1_35,216,1,35,F2A_5843,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,330,40,1000,3000,FPGA_216_1_36,216,1,36,F2A_5844,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,330,40,1000,3000,FPGA_216_1_37,216,1,37,F2A_5845,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_38,216,1,38,F2A_5846,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_39,216,1,39,F2A_5847,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,590,40,1000,5000,FPGA_216_1_40,216,1,40,F2A_5848,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,720,40,1000,6000,FPGA_216_1_41,216,1,41,F2A_5849,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,720,40,1000,6000,FPGA_216_1_42,216,1,42,F2A_5850,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,720,40,1000,6000,FPGA_216_1_43,216,1,43,F2A_5851,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,720,40,1000,6000,FPGA_216_1_44,216,1,44,F2A_5852,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_9,Bank_H_9_9,FAKE,720,40,1000,6000,FPGA_216_1_45,216,1,45,F2A_5853,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_10,Bank_H_9_10,FAKE,720,40,1000,6000,FPGA_216_1_46,216,1,46,F2A_5854,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_10,Bank_H_9_10,FAKE,720,40,1000,6000,FPGA_216_1_47,216,1,47,F2A_5855,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_10,Bank_H_9_10,FAKE,720,40,1000,6000,FPGA_216_1_48,216,1,48,F2A_5856,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_10,Bank_H_9_10,FAKE,720,40,1000,6000,FPGA_216_1_49,216,1,49,F2A_5857,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_10,Bank_H_9_10,FAKE,720,40,1000,6000,FPGA_216_1_50,216,1,50,F2A_5858,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_10,Bank_H_9_10,FAKE,720,40,1000,6000,FPGA_216_1_51,216,1,51,F2A_5859,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_10,Bank_H_9_10,FAKE,720,40,1000,6000,FPGA_216_1_52,216,1,52,F2A_5860,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,460,40,1000,4000,FPGA_217_1_0,217,1,0,A2F_5736,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,460,40,1000,4000,FPGA_217_1_1,217,1,1,A2F_5737,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,460,40,1000,4000,FPGA_217_1_2,217,1,2,A2F_5738,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_3,217,1,3,A2F_5739,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_4,217,1,4,A2F_5740,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_5,217,1,5,A2F_5741,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_6,217,1,6,A2F_5742,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_7,217,1,7,A2F_5743,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_8,217,1,8,A2F_5744,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_9,217,1,9,A2F_5745,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_10,217,1,10,A2F_5746,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,980,40,2000,1000,FPGA_217_1_11,217,1,11,A2F_5747,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,980,40,2000,1000,FPGA_217_1_12,217,1,12,A2F_5748,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_12,Bank_H_9_12,FAKE,980,40,2000,1000,FPGA_217_1_13,217,1,13,A2F_5749,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,70,40,1000,1000,FPGA_217_1_24,217,1,24,F2A_5760,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,200,40,1000,2000,FPGA_217_1_25,217,1,25,F2A_5761,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,200,40,1000,2000,FPGA_217_1_26,217,1,26,F2A_5762,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,200,40,1000,2000,FPGA_217_1_27,217,1,27,F2A_5763,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,200,40,1000,2000,FPGA_217_1_28,217,1,28,F2A_5764,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,200,40,1000,2000,FPGA_217_1_29,217,1,29,F2A_5765,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,200,40,1000,2000,FPGA_217_1_30,217,1,30,F2A_5766,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,200,40,1000,2000,FPGA_217_1_31,217,1,31,F2A_5767,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,200,40,1000,2000,FPGA_217_1_32,217,1,32,F2A_5768,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,200,40,1000,2000,FPGA_217_1_33,217,1,33,F2A_5769,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,330,40,1000,3000,FPGA_217_1_34,217,1,34,F2A_5770,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,330,40,1000,3000,FPGA_217_1_35,217,1,35,F2A_5771,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,330,40,1000,3000,FPGA_217_1_36,217,1,36,F2A_5772,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,330,40,1000,3000,FPGA_217_1_37,217,1,37,F2A_5773,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_38,217,1,38,F2A_5774,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_39,217,1,39,F2A_5775,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,590,40,1000,5000,FPGA_217_1_40,217,1,40,F2A_5776,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,720,40,1000,6000,FPGA_217_1_41,217,1,41,F2A_5777,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,720,40,1000,6000,FPGA_217_1_42,217,1,42,F2A_5778,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,720,40,1000,6000,FPGA_217_1_43,217,1,43,F2A_5779,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,720,40,1000,6000,FPGA_217_1_44,217,1,44,F2A_5780,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_11,Bank_H_9_11,FAKE,720,40,1000,6000,FPGA_217_1_45,217,1,45,F2A_5781,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_12,Bank_H_9_12,FAKE,720,40,1000,6000,FPGA_217_1_46,217,1,46,F2A_5782,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_12,Bank_H_9_12,FAKE,720,40,1000,6000,FPGA_217_1_47,217,1,47,F2A_5783,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_12,Bank_H_9_12,FAKE,720,40,1000,6000,FPGA_217_1_48,217,1,48,F2A_5784,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_12,Bank_H_9_12,FAKE,720,40,1000,6000,FPGA_217_1_49,217,1,49,F2A_5785,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_12,Bank_H_9_12,FAKE,720,40,1000,6000,FPGA_217_1_50,217,1,50,F2A_5786,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_12,Bank_H_9_12,FAKE,720,40,1000,6000,FPGA_217_1_51,217,1,51,F2A_5787,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_12,Bank_H_9_12,FAKE,720,40,1000,6000,FPGA_217_1_52,217,1,52,F2A_5788,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,460,40,1000,4000,FPGA_219_1_0,219,1,0,A2F_5592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,460,40,1000,4000,FPGA_219_1_1,219,1,1,A2F_5593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,460,40,1000,4000,FPGA_219_1_2,219,1,2,A2F_5594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_3,219,1,3,A2F_5595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_4,219,1,4,A2F_5596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_5,219,1,5,A2F_5597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_6,219,1,6,A2F_5598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_7,219,1,7,A2F_5599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_8,219,1,8,A2F_5600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_9,219,1,9,A2F_5601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_10,219,1,10,A2F_5602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,980,40,2000,1000,FPGA_219_1_11,219,1,11,A2F_5603,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,980,40,2000,1000,FPGA_219_1_12,219,1,12,A2F_5604,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_14,Bank_H_9_14,FAKE,980,40,2000,1000,FPGA_219_1_13,219,1,13,A2F_5605,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,70,40,1000,1000,FPGA_219_1_24,219,1,24,F2A_5616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,200,40,1000,2000,FPGA_219_1_25,219,1,25,F2A_5617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,200,40,1000,2000,FPGA_219_1_26,219,1,26,F2A_5618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,200,40,1000,2000,FPGA_219_1_27,219,1,27,F2A_5619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,200,40,1000,2000,FPGA_219_1_28,219,1,28,F2A_5620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,200,40,1000,2000,FPGA_219_1_29,219,1,29,F2A_5621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,200,40,1000,2000,FPGA_219_1_30,219,1,30,F2A_5622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,200,40,1000,2000,FPGA_219_1_31,219,1,31,F2A_5623,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,200,40,1000,2000,FPGA_219_1_32,219,1,32,F2A_5624,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,200,40,1000,2000,FPGA_219_1_33,219,1,33,F2A_5625,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,330,40,1000,3000,FPGA_219_1_34,219,1,34,F2A_5626,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,330,40,1000,3000,FPGA_219_1_35,219,1,35,F2A_5627,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,330,40,1000,3000,FPGA_219_1_36,219,1,36,F2A_5628,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,330,40,1000,3000,FPGA_219_1_37,219,1,37,F2A_5629,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_38,219,1,38,F2A_5630,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_39,219,1,39,F2A_5631,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,590,40,1000,5000,FPGA_219_1_40,219,1,40,F2A_5632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,720,40,1000,6000,FPGA_219_1_41,219,1,41,F2A_5633,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,720,40,1000,6000,FPGA_219_1_42,219,1,42,F2A_5634,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,720,40,1000,6000,FPGA_219_1_43,219,1,43,F2A_5635,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,720,40,1000,6000,FPGA_219_1_44,219,1,44,F2A_5636,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_13,Bank_H_9_13,FAKE,720,40,1000,6000,FPGA_219_1_45,219,1,45,F2A_5637,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_14,Bank_H_9_14,FAKE,720,40,1000,6000,FPGA_219_1_46,219,1,46,F2A_5638,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_14,Bank_H_9_14,FAKE,720,40,1000,6000,FPGA_219_1_47,219,1,47,F2A_5639,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_14,Bank_H_9_14,FAKE,720,40,1000,6000,FPGA_219_1_48,219,1,48,F2A_5640,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_14,Bank_H_9_14,FAKE,720,40,1000,6000,FPGA_219_1_49,219,1,49,F2A_5641,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_14,Bank_H_9_14,FAKE,720,40,1000,6000,FPGA_219_1_50,219,1,50,F2A_5642,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_14,Bank_H_9_14,FAKE,720,40,1000,6000,FPGA_219_1_51,219,1,51,F2A_5643,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_14,Bank_H_9_14,FAKE,720,40,1000,6000,FPGA_219_1_52,219,1,52,F2A_5644,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,460,40,1000,4000,FPGA_220_1_0,220,1,0,A2F_5520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,460,40,1000,4000,FPGA_220_1_1,220,1,1,A2F_5521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,460,40,1000,4000,FPGA_220_1_2,220,1,2,A2F_5522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_3,220,1,3,A2F_5523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_4,220,1,4,A2F_5524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_5,220,1,5,A2F_5525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_6,220,1,6,A2F_5526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_7,220,1,7,A2F_5527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_8,220,1,8,A2F_5528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_9,220,1,9,A2F_5529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_10,220,1,10,A2F_5530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,980,40,2000,1000,FPGA_220_1_11,220,1,11,A2F_5531,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,980,40,2000,1000,FPGA_220_1_12,220,1,12,A2F_5532,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_16,Bank_H_9_16,FAKE,980,40,2000,1000,FPGA_220_1_13,220,1,13,A2F_5533,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,70,40,1000,1000,FPGA_220_1_24,220,1,24,F2A_5544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,200,40,1000,2000,FPGA_220_1_25,220,1,25,F2A_5545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,200,40,1000,2000,FPGA_220_1_26,220,1,26,F2A_5546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,200,40,1000,2000,FPGA_220_1_27,220,1,27,F2A_5547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,200,40,1000,2000,FPGA_220_1_28,220,1,28,F2A_5548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,200,40,1000,2000,FPGA_220_1_29,220,1,29,F2A_5549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,200,40,1000,2000,FPGA_220_1_30,220,1,30,F2A_5550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,200,40,1000,2000,FPGA_220_1_31,220,1,31,F2A_5551,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,200,40,1000,2000,FPGA_220_1_32,220,1,32,F2A_5552,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,200,40,1000,2000,FPGA_220_1_33,220,1,33,F2A_5553,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,330,40,1000,3000,FPGA_220_1_34,220,1,34,F2A_5554,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,330,40,1000,3000,FPGA_220_1_35,220,1,35,F2A_5555,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,330,40,1000,3000,FPGA_220_1_36,220,1,36,F2A_5556,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,330,40,1000,3000,FPGA_220_1_37,220,1,37,F2A_5557,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_38,220,1,38,F2A_5558,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_39,220,1,39,F2A_5559,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,590,40,1000,5000,FPGA_220_1_40,220,1,40,F2A_5560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,720,40,1000,6000,FPGA_220_1_41,220,1,41,F2A_5561,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,720,40,1000,6000,FPGA_220_1_42,220,1,42,F2A_5562,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,720,40,1000,6000,FPGA_220_1_43,220,1,43,F2A_5563,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,720,40,1000,6000,FPGA_220_1_44,220,1,44,F2A_5564,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_15,Bank_H_9_15,FAKE,720,40,1000,6000,FPGA_220_1_45,220,1,45,F2A_5565,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_16,Bank_H_9_16,FAKE,720,40,1000,6000,FPGA_220_1_46,220,1,46,F2A_5566,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_16,Bank_H_9_16,FAKE,720,40,1000,6000,FPGA_220_1_47,220,1,47,F2A_5567,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_16,Bank_H_9_16,FAKE,720,40,1000,6000,FPGA_220_1_48,220,1,48,F2A_5568,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_16,Bank_H_9_16,FAKE,720,40,1000,6000,FPGA_220_1_49,220,1,49,F2A_5569,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_16,Bank_H_9_16,FAKE,720,40,1000,6000,FPGA_220_1_50,220,1,50,F2A_5570,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_16,Bank_H_9_16,FAKE,720,40,1000,6000,FPGA_220_1_51,220,1,51,F2A_5571,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_16,Bank_H_9_16,FAKE,720,40,1000,6000,FPGA_220_1_52,220,1,52,F2A_5572,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,460,40,1000,4000,FPGA_221_1_0,221,1,0,A2F_5448,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,460,40,1000,4000,FPGA_221_1_1,221,1,1,A2F_5449,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,460,40,1000,4000,FPGA_221_1_2,221,1,2,A2F_5450,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_3,221,1,3,A2F_5451,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_4,221,1,4,A2F_5452,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_5,221,1,5,A2F_5453,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_6,221,1,6,A2F_5454,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_7,221,1,7,A2F_5455,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_8,221,1,8,A2F_5456,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_9,221,1,9,A2F_5457,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_10,221,1,10,A2F_5458,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,980,40,2000,1000,FPGA_221_1_11,221,1,11,A2F_5459,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,980,40,2000,1000,FPGA_221_1_12,221,1,12,A2F_5460,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_18,Bank_H_9_18,FAKE,980,40,2000,1000,FPGA_221_1_13,221,1,13,A2F_5461,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,70,40,1000,1000,FPGA_221_1_24,221,1,24,F2A_5472,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,200,40,1000,2000,FPGA_221_1_25,221,1,25,F2A_5473,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,200,40,1000,2000,FPGA_221_1_26,221,1,26,F2A_5474,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,200,40,1000,2000,FPGA_221_1_27,221,1,27,F2A_5475,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,200,40,1000,2000,FPGA_221_1_28,221,1,28,F2A_5476,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,200,40,1000,2000,FPGA_221_1_29,221,1,29,F2A_5477,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,200,40,1000,2000,FPGA_221_1_30,221,1,30,F2A_5478,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,200,40,1000,2000,FPGA_221_1_31,221,1,31,F2A_5479,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,200,40,1000,2000,FPGA_221_1_32,221,1,32,F2A_5480,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,200,40,1000,2000,FPGA_221_1_33,221,1,33,F2A_5481,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,330,40,1000,3000,FPGA_221_1_34,221,1,34,F2A_5482,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,330,40,1000,3000,FPGA_221_1_35,221,1,35,F2A_5483,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,330,40,1000,3000,FPGA_221_1_36,221,1,36,F2A_5484,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,330,40,1000,3000,FPGA_221_1_37,221,1,37,F2A_5485,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_38,221,1,38,F2A_5486,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_39,221,1,39,F2A_5487,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,590,40,1000,5000,FPGA_221_1_40,221,1,40,F2A_5488,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,720,40,1000,6000,FPGA_221_1_41,221,1,41,F2A_5489,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,720,40,1000,6000,FPGA_221_1_42,221,1,42,F2A_5490,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,720,40,1000,6000,FPGA_221_1_43,221,1,43,F2A_5491,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,720,40,1000,6000,FPGA_221_1_44,221,1,44,F2A_5492,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_17,Bank_H_9_17,FAKE,720,40,1000,6000,FPGA_221_1_45,221,1,45,F2A_5493,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_18,Bank_H_9_18,FAKE,720,40,1000,6000,FPGA_221_1_46,221,1,46,F2A_5494,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_18,Bank_H_9_18,FAKE,720,40,1000,6000,FPGA_221_1_47,221,1,47,F2A_5495,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_18,Bank_H_9_18,FAKE,720,40,1000,6000,FPGA_221_1_48,221,1,48,F2A_5496,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_18,Bank_H_9_18,FAKE,720,40,1000,6000,FPGA_221_1_49,221,1,49,F2A_5497,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_18,Bank_H_9_18,FAKE,720,40,1000,6000,FPGA_221_1_50,221,1,50,F2A_5498,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_18,Bank_H_9_18,FAKE,720,40,1000,6000,FPGA_221_1_51,221,1,51,F2A_5499,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_18,Bank_H_9_18,FAKE,720,40,1000,6000,FPGA_221_1_52,221,1,52,F2A_5500,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,460,40,1000,4000,FPGA_222_1_0,222,1,0,A2F_5376,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,460,40,1000,4000,FPGA_222_1_1,222,1,1,A2F_5377,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,460,40,1000,4000,FPGA_222_1_2,222,1,2,A2F_5378,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_3,222,1,3,A2F_5379,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_4,222,1,4,A2F_5380,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_5,222,1,5,A2F_5381,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_6,222,1,6,A2F_5382,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_7,222,1,7,A2F_5383,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_8,222,1,8,A2F_5384,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_9,222,1,9,A2F_5385,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_10,222,1,10,A2F_5386,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,980,40,2000,1000,FPGA_222_1_11,222,1,11,A2F_5387,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,980,40,2000,1000,FPGA_222_1_12,222,1,12,A2F_5388,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_20,Bank_H_9_20,FAKE,980,40,2000,1000,FPGA_222_1_13,222,1,13,A2F_5389,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,70,40,1000,1000,FPGA_222_1_24,222,1,24,F2A_5400,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,200,40,1000,2000,FPGA_222_1_25,222,1,25,F2A_5401,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,200,40,1000,2000,FPGA_222_1_26,222,1,26,F2A_5402,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,200,40,1000,2000,FPGA_222_1_27,222,1,27,F2A_5403,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,200,40,1000,2000,FPGA_222_1_28,222,1,28,F2A_5404,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,200,40,1000,2000,FPGA_222_1_29,222,1,29,F2A_5405,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,200,40,1000,2000,FPGA_222_1_30,222,1,30,F2A_5406,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,200,40,1000,2000,FPGA_222_1_31,222,1,31,F2A_5407,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,200,40,1000,2000,FPGA_222_1_32,222,1,32,F2A_5408,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,200,40,1000,2000,FPGA_222_1_33,222,1,33,F2A_5409,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,330,40,1000,3000,FPGA_222_1_34,222,1,34,F2A_5410,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,330,40,1000,3000,FPGA_222_1_35,222,1,35,F2A_5411,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,330,40,1000,3000,FPGA_222_1_36,222,1,36,F2A_5412,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,330,40,1000,3000,FPGA_222_1_37,222,1,37,F2A_5413,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_38,222,1,38,F2A_5414,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_39,222,1,39,F2A_5415,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,590,40,1000,5000,FPGA_222_1_40,222,1,40,F2A_5416,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,720,40,1000,6000,FPGA_222_1_41,222,1,41,F2A_5417,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,720,40,1000,6000,FPGA_222_1_42,222,1,42,F2A_5418,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,720,40,1000,6000,FPGA_222_1_43,222,1,43,F2A_5419,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,720,40,1000,6000,FPGA_222_1_44,222,1,44,F2A_5420,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_19,Bank_H_9_19,FAKE,720,40,1000,6000,FPGA_222_1_45,222,1,45,F2A_5421,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_20,Bank_H_9_20,FAKE,720,40,1000,6000,FPGA_222_1_46,222,1,46,F2A_5422,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_20,Bank_H_9_20,FAKE,720,40,1000,6000,FPGA_222_1_47,222,1,47,F2A_5423,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_20,Bank_H_9_20,FAKE,720,40,1000,6000,FPGA_222_1_48,222,1,48,F2A_5424,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_20,Bank_H_9_20,FAKE,720,40,1000,6000,FPGA_222_1_49,222,1,49,F2A_5425,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_20,Bank_H_9_20,FAKE,720,40,1000,6000,FPGA_222_1_50,222,1,50,F2A_5426,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_20,Bank_H_9_20,FAKE,720,40,1000,6000,FPGA_222_1_51,222,1,51,F2A_5427,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_20,Bank_H_9_20,FAKE,720,40,1000,6000,FPGA_222_1_52,222,1,52,F2A_5428,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,330,40,1000,3000,FPGA_223_1_0,223,1,0,A2F_5304,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,330,40,1000,3000,FPGA_223_1_1,223,1,1,A2F_5305,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,330,40,1000,3000,FPGA_223_1_2,223,1,2,A2F_5306,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,330,40,1000,3000,FPGA_223_1_3,223,1,3,A2F_5307,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,330,40,1000,3000,FPGA_223_1_4,223,1,4,A2F_5308,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,330,40,1000,3000,FPGA_223_1_5,223,1,5,A2F_5309,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,460,40,1000,4000,FPGA_223_1_6,223,1,6,A2F_5310,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,460,40,1000,4000,FPGA_223_1_7,223,1,7,A2F_5311,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,460,40,1000,4000,FPGA_223_1_8,223,1,8,A2F_5312,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,460,40,1000,4000,FPGA_223_1_9,223,1,9,A2F_5313,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,460,40,1000,4000,FPGA_223_1_10,223,1,10,A2F_5314,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,70,40,1000,1000,FPGA_223_1_24,223,1,24,F2A_5328,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,70,40,1000,1000,FPGA_223_1_25,223,1,25,F2A_5329,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,70,40,1000,1000,FPGA_223_1_26,223,1,26,F2A_5330,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,70,40,1000,1000,FPGA_223_1_27,223,1,27,F2A_5331,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,70,40,1000,1000,FPGA_223_1_28,223,1,28,F2A_5332,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,70,40,1000,1000,FPGA_223_1_29,223,1,29,F2A_5333,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,70,40,1000,1000,FPGA_223_1_30,223,1,30,F2A_5334,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,70,40,1000,1000,FPGA_223_1_31,223,1,31,F2A_5335,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,70,40,1000,1000,FPGA_223_1_32,223,1,32,F2A_5336,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,460,40,1000,4000,FPGA_225_1_0,225,1,0,A2F_5160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,460,40,1000,4000,FPGA_225_1_1,225,1,1,A2F_5161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,460,40,1000,4000,FPGA_225_1_2,225,1,2,A2F_5162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_3,225,1,3,A2F_5163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_4,225,1,4,A2F_5164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_5,225,1,5,A2F_5165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_6,225,1,6,A2F_5166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_7,225,1,7,A2F_5167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_8,225,1,8,A2F_5168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_9,225,1,9,A2F_5169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_10,225,1,10,A2F_5170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,980,40,2000,1000,FPGA_225_1_11,225,1,11,A2F_5171,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,980,40,2000,1000,FPGA_225_1_12,225,1,12,A2F_5172,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_22,Bank_H_9_22,FAKE,980,40,2000,1000,FPGA_225_1_13,225,1,13,A2F_5173,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,70,40,1000,1000,FPGA_225_1_24,225,1,24,F2A_5184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,200,40,1000,2000,FPGA_225_1_25,225,1,25,F2A_5185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,200,40,1000,2000,FPGA_225_1_26,225,1,26,F2A_5186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,200,40,1000,2000,FPGA_225_1_27,225,1,27,F2A_5187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,200,40,1000,2000,FPGA_225_1_28,225,1,28,F2A_5188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,200,40,1000,2000,FPGA_225_1_29,225,1,29,F2A_5189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,200,40,1000,2000,FPGA_225_1_30,225,1,30,F2A_5190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,200,40,1000,2000,FPGA_225_1_31,225,1,31,F2A_5191,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,200,40,1000,2000,FPGA_225_1_32,225,1,32,F2A_5192,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,200,40,1000,2000,FPGA_225_1_33,225,1,33,F2A_5193,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,330,40,1000,3000,FPGA_225_1_34,225,1,34,F2A_5194,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,330,40,1000,3000,FPGA_225_1_35,225,1,35,F2A_5195,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,330,40,1000,3000,FPGA_225_1_36,225,1,36,F2A_5196,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,330,40,1000,3000,FPGA_225_1_37,225,1,37,F2A_5197,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_38,225,1,38,F2A_5198,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_39,225,1,39,F2A_5199,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,590,40,1000,5000,FPGA_225_1_40,225,1,40,F2A_5200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,720,40,1000,6000,FPGA_225_1_41,225,1,41,F2A_5201,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,720,40,1000,6000,FPGA_225_1_42,225,1,42,F2A_5202,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,720,40,1000,6000,FPGA_225_1_43,225,1,43,F2A_5203,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,720,40,1000,6000,FPGA_225_1_44,225,1,44,F2A_5204,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_21,Bank_H_9_21,FAKE,720,40,1000,6000,FPGA_225_1_45,225,1,45,F2A_5205,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_22,Bank_H_9_22,FAKE,720,40,1000,6000,FPGA_225_1_46,225,1,46,F2A_5206,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_22,Bank_H_9_22,FAKE,720,40,1000,6000,FPGA_225_1_47,225,1,47,F2A_5207,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_22,Bank_H_9_22,FAKE,720,40,1000,6000,FPGA_225_1_48,225,1,48,F2A_5208,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_22,Bank_H_9_22,FAKE,720,40,1000,6000,FPGA_225_1_49,225,1,49,F2A_5209,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_22,Bank_H_9_22,FAKE,720,40,1000,6000,FPGA_225_1_50,225,1,50,F2A_5210,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_22,Bank_H_9_22,FAKE,720,40,1000,6000,FPGA_225_1_51,225,1,51,F2A_5211,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_22,Bank_H_9_22,FAKE,720,40,1000,6000,FPGA_225_1_52,225,1,52,F2A_5212,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,460,40,1000,4000,FPGA_226_1_0,226,1,0,A2F_5088,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,460,40,1000,4000,FPGA_226_1_1,226,1,1,A2F_5089,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,460,40,1000,4000,FPGA_226_1_2,226,1,2,A2F_5090,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_3,226,1,3,A2F_5091,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_4,226,1,4,A2F_5092,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_5,226,1,5,A2F_5093,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_6,226,1,6,A2F_5094,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_7,226,1,7,A2F_5095,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_8,226,1,8,A2F_5096,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_9,226,1,9,A2F_5097,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_10,226,1,10,A2F_5098,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,980,40,2000,1000,FPGA_226_1_11,226,1,11,A2F_5099,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,980,40,2000,1000,FPGA_226_1_12,226,1,12,A2F_5100,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_24,Bank_H_9_24,FAKE,980,40,2000,1000,FPGA_226_1_13,226,1,13,A2F_5101,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,70,40,1000,1000,FPGA_226_1_24,226,1,24,F2A_5112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,200,40,1000,2000,FPGA_226_1_25,226,1,25,F2A_5113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,200,40,1000,2000,FPGA_226_1_26,226,1,26,F2A_5114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,200,40,1000,2000,FPGA_226_1_27,226,1,27,F2A_5115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,200,40,1000,2000,FPGA_226_1_28,226,1,28,F2A_5116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,200,40,1000,2000,FPGA_226_1_29,226,1,29,F2A_5117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,200,40,1000,2000,FPGA_226_1_30,226,1,30,F2A_5118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,200,40,1000,2000,FPGA_226_1_31,226,1,31,F2A_5119,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,200,40,1000,2000,FPGA_226_1_32,226,1,32,F2A_5120,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,200,40,1000,2000,FPGA_226_1_33,226,1,33,F2A_5121,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,330,40,1000,3000,FPGA_226_1_34,226,1,34,F2A_5122,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,330,40,1000,3000,FPGA_226_1_35,226,1,35,F2A_5123,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,330,40,1000,3000,FPGA_226_1_36,226,1,36,F2A_5124,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,330,40,1000,3000,FPGA_226_1_37,226,1,37,F2A_5125,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_38,226,1,38,F2A_5126,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_39,226,1,39,F2A_5127,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,590,40,1000,5000,FPGA_226_1_40,226,1,40,F2A_5128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,720,40,1000,6000,FPGA_226_1_41,226,1,41,F2A_5129,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,720,40,1000,6000,FPGA_226_1_42,226,1,42,F2A_5130,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,720,40,1000,6000,FPGA_226_1_43,226,1,43,F2A_5131,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,720,40,1000,6000,FPGA_226_1_44,226,1,44,F2A_5132,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_23,Bank_H_9_23,FAKE,720,40,1000,6000,FPGA_226_1_45,226,1,45,F2A_5133,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_24,Bank_H_9_24,FAKE,720,40,1000,6000,FPGA_226_1_46,226,1,46,F2A_5134,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_24,Bank_H_9_24,FAKE,720,40,1000,6000,FPGA_226_1_47,226,1,47,F2A_5135,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_24,Bank_H_9_24,FAKE,720,40,1000,6000,FPGA_226_1_48,226,1,48,F2A_5136,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_24,Bank_H_9_24,FAKE,720,40,1000,6000,FPGA_226_1_49,226,1,49,F2A_5137,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_24,Bank_H_9_24,FAKE,720,40,1000,6000,FPGA_226_1_50,226,1,50,F2A_5138,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_24,Bank_H_9_24,FAKE,720,40,1000,6000,FPGA_226_1_51,226,1,51,F2A_5139,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_24,Bank_H_9_24,FAKE,720,40,1000,6000,FPGA_226_1_52,226,1,52,F2A_5140,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,460,40,1000,4000,FPGA_227_1_0,227,1,0,A2F_5016,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,460,40,1000,4000,FPGA_227_1_1,227,1,1,A2F_5017,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,460,40,1000,4000,FPGA_227_1_2,227,1,2,A2F_5018,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_3,227,1,3,A2F_5019,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_4,227,1,4,A2F_5020,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_5,227,1,5,A2F_5021,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_6,227,1,6,A2F_5022,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_7,227,1,7,A2F_5023,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_8,227,1,8,A2F_5024,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_9,227,1,9,A2F_5025,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_10,227,1,10,A2F_5026,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,980,40,2000,1000,FPGA_227_1_11,227,1,11,A2F_5027,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,980,40,2000,1000,FPGA_227_1_12,227,1,12,A2F_5028,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_26,Bank_H_9_26,FAKE,980,40,2000,1000,FPGA_227_1_13,227,1,13,A2F_5029,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,70,40,1000,1000,FPGA_227_1_24,227,1,24,F2A_5040,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,200,40,1000,2000,FPGA_227_1_25,227,1,25,F2A_5041,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,200,40,1000,2000,FPGA_227_1_26,227,1,26,F2A_5042,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,200,40,1000,2000,FPGA_227_1_27,227,1,27,F2A_5043,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,200,40,1000,2000,FPGA_227_1_28,227,1,28,F2A_5044,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,200,40,1000,2000,FPGA_227_1_29,227,1,29,F2A_5045,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,200,40,1000,2000,FPGA_227_1_30,227,1,30,F2A_5046,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,200,40,1000,2000,FPGA_227_1_31,227,1,31,F2A_5047,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,200,40,1000,2000,FPGA_227_1_32,227,1,32,F2A_5048,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,200,40,1000,2000,FPGA_227_1_33,227,1,33,F2A_5049,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,330,40,1000,3000,FPGA_227_1_34,227,1,34,F2A_5050,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,330,40,1000,3000,FPGA_227_1_35,227,1,35,F2A_5051,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,330,40,1000,3000,FPGA_227_1_36,227,1,36,F2A_5052,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,330,40,1000,3000,FPGA_227_1_37,227,1,37,F2A_5053,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_38,227,1,38,F2A_5054,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_39,227,1,39,F2A_5055,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,590,40,1000,5000,FPGA_227_1_40,227,1,40,F2A_5056,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,720,40,1000,6000,FPGA_227_1_41,227,1,41,F2A_5057,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,720,40,1000,6000,FPGA_227_1_42,227,1,42,F2A_5058,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,720,40,1000,6000,FPGA_227_1_43,227,1,43,F2A_5059,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,720,40,1000,6000,FPGA_227_1_44,227,1,44,F2A_5060,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_25,Bank_H_9_25,FAKE,720,40,1000,6000,FPGA_227_1_45,227,1,45,F2A_5061,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_26,Bank_H_9_26,FAKE,720,40,1000,6000,FPGA_227_1_46,227,1,46,F2A_5062,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_26,Bank_H_9_26,FAKE,720,40,1000,6000,FPGA_227_1_47,227,1,47,F2A_5063,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_26,Bank_H_9_26,FAKE,720,40,1000,6000,FPGA_227_1_48,227,1,48,F2A_5064,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_26,Bank_H_9_26,FAKE,720,40,1000,6000,FPGA_227_1_49,227,1,49,F2A_5065,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_26,Bank_H_9_26,FAKE,720,40,1000,6000,FPGA_227_1_50,227,1,50,F2A_5066,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_26,Bank_H_9_26,FAKE,720,40,1000,6000,FPGA_227_1_51,227,1,51,F2A_5067,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_26,Bank_H_9_26,FAKE,720,40,1000,6000,FPGA_227_1_52,227,1,52,F2A_5068,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,460,40,1000,4000,FPGA_228_1_0,228,1,0,A2F_4944,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,460,40,1000,4000,FPGA_228_1_1,228,1,1,A2F_4945,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,460,40,1000,4000,FPGA_228_1_2,228,1,2,A2F_4946,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_3,228,1,3,A2F_4947,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_4,228,1,4,A2F_4948,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_5,228,1,5,A2F_4949,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_6,228,1,6,A2F_4950,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_7,228,1,7,A2F_4951,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_8,228,1,8,A2F_4952,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_9,228,1,9,A2F_4953,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_10,228,1,10,A2F_4954,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,980,40,2000,1000,FPGA_228_1_11,228,1,11,A2F_4955,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,980,40,2000,1000,FPGA_228_1_12,228,1,12,A2F_4956,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_28,Bank_H_9_28,FAKE,980,40,2000,1000,FPGA_228_1_13,228,1,13,A2F_4957,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,70,40,1000,1000,FPGA_228_1_24,228,1,24,F2A_4968,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,200,40,1000,2000,FPGA_228_1_25,228,1,25,F2A_4969,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,200,40,1000,2000,FPGA_228_1_26,228,1,26,F2A_4970,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,200,40,1000,2000,FPGA_228_1_27,228,1,27,F2A_4971,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,200,40,1000,2000,FPGA_228_1_28,228,1,28,F2A_4972,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,200,40,1000,2000,FPGA_228_1_29,228,1,29,F2A_4973,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,200,40,1000,2000,FPGA_228_1_30,228,1,30,F2A_4974,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,200,40,1000,2000,FPGA_228_1_31,228,1,31,F2A_4975,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,200,40,1000,2000,FPGA_228_1_32,228,1,32,F2A_4976,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,200,40,1000,2000,FPGA_228_1_33,228,1,33,F2A_4977,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,330,40,1000,3000,FPGA_228_1_34,228,1,34,F2A_4978,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,330,40,1000,3000,FPGA_228_1_35,228,1,35,F2A_4979,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,330,40,1000,3000,FPGA_228_1_36,228,1,36,F2A_4980,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,330,40,1000,3000,FPGA_228_1_37,228,1,37,F2A_4981,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_38,228,1,38,F2A_4982,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_39,228,1,39,F2A_4983,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,590,40,1000,5000,FPGA_228_1_40,228,1,40,F2A_4984,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,720,40,1000,6000,FPGA_228_1_41,228,1,41,F2A_4985,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,720,40,1000,6000,FPGA_228_1_42,228,1,42,F2A_4986,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,720,40,1000,6000,FPGA_228_1_43,228,1,43,F2A_4987,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,720,40,1000,6000,FPGA_228_1_44,228,1,44,F2A_4988,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_27,Bank_H_9_27,FAKE,720,40,1000,6000,FPGA_228_1_45,228,1,45,F2A_4989,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_28,Bank_H_9_28,FAKE,720,40,1000,6000,FPGA_228_1_46,228,1,46,F2A_4990,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_28,Bank_H_9_28,FAKE,720,40,1000,6000,FPGA_228_1_47,228,1,47,F2A_4991,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_28,Bank_H_9_28,FAKE,720,40,1000,6000,FPGA_228_1_48,228,1,48,F2A_4992,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_28,Bank_H_9_28,FAKE,720,40,1000,6000,FPGA_228_1_49,228,1,49,F2A_4993,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_28,Bank_H_9_28,FAKE,720,40,1000,6000,FPGA_228_1_50,228,1,50,F2A_4994,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_28,Bank_H_9_28,FAKE,720,40,1000,6000,FPGA_228_1_51,228,1,51,F2A_4995,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_28,Bank_H_9_28,FAKE,720,40,1000,6000,FPGA_228_1_52,228,1,52,F2A_4996,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,460,40,1000,4000,FPGA_229_1_0,229,1,0,A2F_4872,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,460,40,1000,4000,FPGA_229_1_1,229,1,1,A2F_4873,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,460,40,1000,4000,FPGA_229_1_2,229,1,2,A2F_4874,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_3,229,1,3,A2F_4875,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_4,229,1,4,A2F_4876,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_5,229,1,5,A2F_4877,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_6,229,1,6,A2F_4878,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_7,229,1,7,A2F_4879,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_8,229,1,8,A2F_4880,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_9,229,1,9,A2F_4881,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_10,229,1,10,A2F_4882,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,980,40,2000,1000,FPGA_229_1_11,229,1,11,A2F_4883,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,980,40,2000,1000,FPGA_229_1_12,229,1,12,A2F_4884,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_30,Bank_H_9_30,FAKE,980,40,2000,1000,FPGA_229_1_13,229,1,13,A2F_4885,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,70,40,1000,1000,FPGA_229_1_24,229,1,24,F2A_4896,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,200,40,1000,2000,FPGA_229_1_25,229,1,25,F2A_4897,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,200,40,1000,2000,FPGA_229_1_26,229,1,26,F2A_4898,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,200,40,1000,2000,FPGA_229_1_27,229,1,27,F2A_4899,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,200,40,1000,2000,FPGA_229_1_28,229,1,28,F2A_4900,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,200,40,1000,2000,FPGA_229_1_29,229,1,29,F2A_4901,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,200,40,1000,2000,FPGA_229_1_30,229,1,30,F2A_4902,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,200,40,1000,2000,FPGA_229_1_31,229,1,31,F2A_4903,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,200,40,1000,2000,FPGA_229_1_32,229,1,32,F2A_4904,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,200,40,1000,2000,FPGA_229_1_33,229,1,33,F2A_4905,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,330,40,1000,3000,FPGA_229_1_34,229,1,34,F2A_4906,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,330,40,1000,3000,FPGA_229_1_35,229,1,35,F2A_4907,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,330,40,1000,3000,FPGA_229_1_36,229,1,36,F2A_4908,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,330,40,1000,3000,FPGA_229_1_37,229,1,37,F2A_4909,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_38,229,1,38,F2A_4910,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_39,229,1,39,F2A_4911,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,590,40,1000,5000,FPGA_229_1_40,229,1,40,F2A_4912,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,720,40,1000,6000,FPGA_229_1_41,229,1,41,F2A_4913,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,720,40,1000,6000,FPGA_229_1_42,229,1,42,F2A_4914,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,720,40,1000,6000,FPGA_229_1_43,229,1,43,F2A_4915,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,720,40,1000,6000,FPGA_229_1_44,229,1,44,F2A_4916,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_29,Bank_H_9_29,FAKE,720,40,1000,6000,FPGA_229_1_45,229,1,45,F2A_4917,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_30,Bank_H_9_30,FAKE,720,40,1000,6000,FPGA_229_1_46,229,1,46,F2A_4918,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_30,Bank_H_9_30,FAKE,720,40,1000,6000,FPGA_229_1_47,229,1,47,F2A_4919,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_30,Bank_H_9_30,FAKE,720,40,1000,6000,FPGA_229_1_48,229,1,48,F2A_4920,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_30,Bank_H_9_30,FAKE,720,40,1000,6000,FPGA_229_1_49,229,1,49,F2A_4921,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_30,Bank_H_9_30,FAKE,720,40,1000,6000,FPGA_229_1_50,229,1,50,F2A_4922,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_30,Bank_H_9_30,FAKE,720,40,1000,6000,FPGA_229_1_51,229,1,51,F2A_4923,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_30,Bank_H_9_30,FAKE,720,40,1000,6000,FPGA_229_1_52,229,1,52,F2A_4924,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,460,40,1000,4000,FPGA_231_1_0,231,1,0,A2F_4728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,460,40,1000,4000,FPGA_231_1_1,231,1,1,A2F_4729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,460,40,1000,4000,FPGA_231_1_2,231,1,2,A2F_4730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_3,231,1,3,A2F_4731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_4,231,1,4,A2F_4732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_5,231,1,5,A2F_4733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_6,231,1,6,A2F_4734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_7,231,1,7,A2F_4735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_8,231,1,8,A2F_4736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_9,231,1,9,A2F_4737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_10,231,1,10,A2F_4738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,980,40,2000,1000,FPGA_231_1_11,231,1,11,A2F_4739,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,980,40,2000,1000,FPGA_231_1_12,231,1,12,A2F_4740,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_32,Bank_H_9_32,FAKE,980,40,2000,1000,FPGA_231_1_13,231,1,13,A2F_4741,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,70,40,1000,1000,FPGA_231_1_24,231,1,24,F2A_4752,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,200,40,1000,2000,FPGA_231_1_25,231,1,25,F2A_4753,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,200,40,1000,2000,FPGA_231_1_26,231,1,26,F2A_4754,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,200,40,1000,2000,FPGA_231_1_27,231,1,27,F2A_4755,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,200,40,1000,2000,FPGA_231_1_28,231,1,28,F2A_4756,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,200,40,1000,2000,FPGA_231_1_29,231,1,29,F2A_4757,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,200,40,1000,2000,FPGA_231_1_30,231,1,30,F2A_4758,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,200,40,1000,2000,FPGA_231_1_31,231,1,31,F2A_4759,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,200,40,1000,2000,FPGA_231_1_32,231,1,32,F2A_4760,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,200,40,1000,2000,FPGA_231_1_33,231,1,33,F2A_4761,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,330,40,1000,3000,FPGA_231_1_34,231,1,34,F2A_4762,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,330,40,1000,3000,FPGA_231_1_35,231,1,35,F2A_4763,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,330,40,1000,3000,FPGA_231_1_36,231,1,36,F2A_4764,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,330,40,1000,3000,FPGA_231_1_37,231,1,37,F2A_4765,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_38,231,1,38,F2A_4766,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_39,231,1,39,F2A_4767,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,590,40,1000,5000,FPGA_231_1_40,231,1,40,F2A_4768,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,720,40,1000,6000,FPGA_231_1_41,231,1,41,F2A_4769,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,720,40,1000,6000,FPGA_231_1_42,231,1,42,F2A_4770,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,720,40,1000,6000,FPGA_231_1_43,231,1,43,F2A_4771,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,720,40,1000,6000,FPGA_231_1_44,231,1,44,F2A_4772,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_31,Bank_H_9_31,FAKE,720,40,1000,6000,FPGA_231_1_45,231,1,45,F2A_4773,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_32,Bank_H_9_32,FAKE,720,40,1000,6000,FPGA_231_1_46,231,1,46,F2A_4774,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_32,Bank_H_9_32,FAKE,720,40,1000,6000,FPGA_231_1_47,231,1,47,F2A_4775,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_32,Bank_H_9_32,FAKE,720,40,1000,6000,FPGA_231_1_48,231,1,48,F2A_4776,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_32,Bank_H_9_32,FAKE,720,40,1000,6000,FPGA_231_1_49,231,1,49,F2A_4777,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_32,Bank_H_9_32,FAKE,720,40,1000,6000,FPGA_231_1_50,231,1,50,F2A_4778,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_32,Bank_H_9_32,FAKE,720,40,1000,6000,FPGA_231_1_51,231,1,51,F2A_4779,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_32,Bank_H_9_32,FAKE,720,40,1000,6000,FPGA_231_1_52,231,1,52,F2A_4780,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,460,40,1000,4000,FPGA_232_1_0,232,1,0,A2F_4656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,460,40,1000,4000,FPGA_232_1_1,232,1,1,A2F_4657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,460,40,1000,4000,FPGA_232_1_2,232,1,2,A2F_4658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_3,232,1,3,A2F_4659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_4,232,1,4,A2F_4660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_5,232,1,5,A2F_4661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_6,232,1,6,A2F_4662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_7,232,1,7,A2F_4663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_8,232,1,8,A2F_4664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_9,232,1,9,A2F_4665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_10,232,1,10,A2F_4666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,980,40,2000,1000,FPGA_232_1_11,232,1,11,A2F_4667,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,980,40,2000,1000,FPGA_232_1_12,232,1,12,A2F_4668,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_34,Bank_H_9_34,FAKE,980,40,2000,1000,FPGA_232_1_13,232,1,13,A2F_4669,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,70,40,1000,1000,FPGA_232_1_24,232,1,24,F2A_4680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,200,40,1000,2000,FPGA_232_1_25,232,1,25,F2A_4681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,200,40,1000,2000,FPGA_232_1_26,232,1,26,F2A_4682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,200,40,1000,2000,FPGA_232_1_27,232,1,27,F2A_4683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,200,40,1000,2000,FPGA_232_1_28,232,1,28,F2A_4684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,200,40,1000,2000,FPGA_232_1_29,232,1,29,F2A_4685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,200,40,1000,2000,FPGA_232_1_30,232,1,30,F2A_4686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,200,40,1000,2000,FPGA_232_1_31,232,1,31,F2A_4687,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,200,40,1000,2000,FPGA_232_1_32,232,1,32,F2A_4688,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,200,40,1000,2000,FPGA_232_1_33,232,1,33,F2A_4689,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,330,40,1000,3000,FPGA_232_1_34,232,1,34,F2A_4690,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,330,40,1000,3000,FPGA_232_1_35,232,1,35,F2A_4691,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,330,40,1000,3000,FPGA_232_1_36,232,1,36,F2A_4692,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,330,40,1000,3000,FPGA_232_1_37,232,1,37,F2A_4693,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_38,232,1,38,F2A_4694,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_39,232,1,39,F2A_4695,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,590,40,1000,5000,FPGA_232_1_40,232,1,40,F2A_4696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,720,40,1000,6000,FPGA_232_1_41,232,1,41,F2A_4697,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,720,40,1000,6000,FPGA_232_1_42,232,1,42,F2A_4698,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,720,40,1000,6000,FPGA_232_1_43,232,1,43,F2A_4699,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,720,40,1000,6000,FPGA_232_1_44,232,1,44,F2A_4700,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_33,Bank_H_9_33,FAKE,720,40,1000,6000,FPGA_232_1_45,232,1,45,F2A_4701,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_34,Bank_H_9_34,FAKE,720,40,1000,6000,FPGA_232_1_46,232,1,46,F2A_4702,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_34,Bank_H_9_34,FAKE,720,40,1000,6000,FPGA_232_1_47,232,1,47,F2A_4703,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_34,Bank_H_9_34,FAKE,720,40,1000,6000,FPGA_232_1_48,232,1,48,F2A_4704,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_34,Bank_H_9_34,FAKE,720,40,1000,6000,FPGA_232_1_49,232,1,49,F2A_4705,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_34,Bank_H_9_34,FAKE,720,40,1000,6000,FPGA_232_1_50,232,1,50,F2A_4706,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_34,Bank_H_9_34,FAKE,720,40,1000,6000,FPGA_232_1_51,232,1,51,F2A_4707,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_34,Bank_H_9_34,FAKE,720,40,1000,6000,FPGA_232_1_52,232,1,52,F2A_4708,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,460,40,1000,4000,FPGA_233_1_0,233,1,0,A2F_4584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,460,40,1000,4000,FPGA_233_1_1,233,1,1,A2F_4585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,460,40,1000,4000,FPGA_233_1_2,233,1,2,A2F_4586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_3,233,1,3,A2F_4587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_4,233,1,4,A2F_4588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_5,233,1,5,A2F_4589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_6,233,1,6,A2F_4590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_7,233,1,7,A2F_4591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_8,233,1,8,A2F_4592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_9,233,1,9,A2F_4593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_10,233,1,10,A2F_4594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,980,40,2000,1000,FPGA_233_1_11,233,1,11,A2F_4595,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,980,40,2000,1000,FPGA_233_1_12,233,1,12,A2F_4596,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_36,Bank_H_9_36,FAKE,980,40,2000,1000,FPGA_233_1_13,233,1,13,A2F_4597,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,70,40,1000,1000,FPGA_233_1_24,233,1,24,F2A_4608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,200,40,1000,2000,FPGA_233_1_25,233,1,25,F2A_4609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,200,40,1000,2000,FPGA_233_1_26,233,1,26,F2A_4610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,200,40,1000,2000,FPGA_233_1_27,233,1,27,F2A_4611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,200,40,1000,2000,FPGA_233_1_28,233,1,28,F2A_4612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,200,40,1000,2000,FPGA_233_1_29,233,1,29,F2A_4613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,200,40,1000,2000,FPGA_233_1_30,233,1,30,F2A_4614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,200,40,1000,2000,FPGA_233_1_31,233,1,31,F2A_4615,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,200,40,1000,2000,FPGA_233_1_32,233,1,32,F2A_4616,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,200,40,1000,2000,FPGA_233_1_33,233,1,33,F2A_4617,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,330,40,1000,3000,FPGA_233_1_34,233,1,34,F2A_4618,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,330,40,1000,3000,FPGA_233_1_35,233,1,35,F2A_4619,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,330,40,1000,3000,FPGA_233_1_36,233,1,36,F2A_4620,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,330,40,1000,3000,FPGA_233_1_37,233,1,37,F2A_4621,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_38,233,1,38,F2A_4622,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_39,233,1,39,F2A_4623,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,590,40,1000,5000,FPGA_233_1_40,233,1,40,F2A_4624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,720,40,1000,6000,FPGA_233_1_41,233,1,41,F2A_4625,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,720,40,1000,6000,FPGA_233_1_42,233,1,42,F2A_4626,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,720,40,1000,6000,FPGA_233_1_43,233,1,43,F2A_4627,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,720,40,1000,6000,FPGA_233_1_44,233,1,44,F2A_4628,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_35,Bank_H_9_35,FAKE,720,40,1000,6000,FPGA_233_1_45,233,1,45,F2A_4629,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_36,Bank_H_9_36,FAKE,720,40,1000,6000,FPGA_233_1_46,233,1,46,F2A_4630,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_36,Bank_H_9_36,FAKE,720,40,1000,6000,FPGA_233_1_47,233,1,47,F2A_4631,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_36,Bank_H_9_36,FAKE,720,40,1000,6000,FPGA_233_1_48,233,1,48,F2A_4632,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_36,Bank_H_9_36,FAKE,720,40,1000,6000,FPGA_233_1_49,233,1,49,F2A_4633,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_36,Bank_H_9_36,FAKE,720,40,1000,6000,FPGA_233_1_50,233,1,50,F2A_4634,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_36,Bank_H_9_36,FAKE,720,40,1000,6000,FPGA_233_1_51,233,1,51,F2A_4635,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_36,Bank_H_9_36,FAKE,720,40,1000,6000,FPGA_233_1_52,233,1,52,F2A_4636,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,460,40,1000,4000,FPGA_234_1_0,234,1,0,A2F_4512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,460,40,1000,4000,FPGA_234_1_1,234,1,1,A2F_4513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,460,40,1000,4000,FPGA_234_1_2,234,1,2,A2F_4514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_3,234,1,3,A2F_4515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_4,234,1,4,A2F_4516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_5,234,1,5,A2F_4517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_6,234,1,6,A2F_4518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_7,234,1,7,A2F_4519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_8,234,1,8,A2F_4520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_9,234,1,9,A2F_4521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_10,234,1,10,A2F_4522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,980,40,2000,1000,FPGA_234_1_11,234,1,11,A2F_4523,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,980,40,2000,1000,FPGA_234_1_12,234,1,12,A2F_4524,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_38,Bank_H_9_38,FAKE,980,40,2000,1000,FPGA_234_1_13,234,1,13,A2F_4525,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,70,40,1000,1000,FPGA_234_1_24,234,1,24,F2A_4536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,200,40,1000,2000,FPGA_234_1_25,234,1,25,F2A_4537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,200,40,1000,2000,FPGA_234_1_26,234,1,26,F2A_4538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,200,40,1000,2000,FPGA_234_1_27,234,1,27,F2A_4539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,200,40,1000,2000,FPGA_234_1_28,234,1,28,F2A_4540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,200,40,1000,2000,FPGA_234_1_29,234,1,29,F2A_4541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,200,40,1000,2000,FPGA_234_1_30,234,1,30,F2A_4542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,200,40,1000,2000,FPGA_234_1_31,234,1,31,F2A_4543,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,200,40,1000,2000,FPGA_234_1_32,234,1,32,F2A_4544,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,200,40,1000,2000,FPGA_234_1_33,234,1,33,F2A_4545,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,330,40,1000,3000,FPGA_234_1_34,234,1,34,F2A_4546,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,330,40,1000,3000,FPGA_234_1_35,234,1,35,F2A_4547,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,330,40,1000,3000,FPGA_234_1_36,234,1,36,F2A_4548,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,330,40,1000,3000,FPGA_234_1_37,234,1,37,F2A_4549,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_38,234,1,38,F2A_4550,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_39,234,1,39,F2A_4551,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,590,40,1000,5000,FPGA_234_1_40,234,1,40,F2A_4552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,720,40,1000,6000,FPGA_234_1_41,234,1,41,F2A_4553,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,720,40,1000,6000,FPGA_234_1_42,234,1,42,F2A_4554,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,720,40,1000,6000,FPGA_234_1_43,234,1,43,F2A_4555,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,720,40,1000,6000,FPGA_234_1_44,234,1,44,F2A_4556,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_37,Bank_H_9_37,FAKE,720,40,1000,6000,FPGA_234_1_45,234,1,45,F2A_4557,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_38,Bank_H_9_38,FAKE,720,40,1000,6000,FPGA_234_1_46,234,1,46,F2A_4558,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_38,Bank_H_9_38,FAKE,720,40,1000,6000,FPGA_234_1_47,234,1,47,F2A_4559,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_38,Bank_H_9_38,FAKE,720,40,1000,6000,FPGA_234_1_48,234,1,48,F2A_4560,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_38,Bank_H_9_38,FAKE,720,40,1000,6000,FPGA_234_1_49,234,1,49,F2A_4561,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_38,Bank_H_9_38,FAKE,720,40,1000,6000,FPGA_234_1_50,234,1,50,F2A_4562,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_38,Bank_H_9_38,FAKE,720,40,1000,6000,FPGA_234_1_51,234,1,51,F2A_4563,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_38,Bank_H_9_38,FAKE,720,40,1000,6000,FPGA_234_1_52,234,1,52,F2A_4564,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,460,40,1000,4000,FPGA_235_1_0,235,1,0,A2F_4440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,460,40,1000,4000,FPGA_235_1_1,235,1,1,A2F_4441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,460,40,1000,4000,FPGA_235_1_2,235,1,2,A2F_4442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_3,235,1,3,A2F_4443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_4,235,1,4,A2F_4444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_5,235,1,5,A2F_4445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_6,235,1,6,A2F_4446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_7,235,1,7,A2F_4447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_8,235,1,8,A2F_4448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_9,235,1,9,A2F_4449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_10,235,1,10,A2F_4450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,980,40,2000,1000,FPGA_235_1_11,235,1,11,A2F_4451,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,980,40,2000,1000,FPGA_235_1_12,235,1,12,A2F_4452,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_40,Bank_H_9_40,FAKE,980,40,2000,1000,FPGA_235_1_13,235,1,13,A2F_4453,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,70,40,1000,1000,FPGA_235_1_24,235,1,24,F2A_4464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,200,40,1000,2000,FPGA_235_1_25,235,1,25,F2A_4465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,200,40,1000,2000,FPGA_235_1_26,235,1,26,F2A_4466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,200,40,1000,2000,FPGA_235_1_27,235,1,27,F2A_4467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,200,40,1000,2000,FPGA_235_1_28,235,1,28,F2A_4468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,200,40,1000,2000,FPGA_235_1_29,235,1,29,F2A_4469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,200,40,1000,2000,FPGA_235_1_30,235,1,30,F2A_4470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,200,40,1000,2000,FPGA_235_1_31,235,1,31,F2A_4471,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,200,40,1000,2000,FPGA_235_1_32,235,1,32,F2A_4472,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,200,40,1000,2000,FPGA_235_1_33,235,1,33,F2A_4473,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,330,40,1000,3000,FPGA_235_1_34,235,1,34,F2A_4474,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,330,40,1000,3000,FPGA_235_1_35,235,1,35,F2A_4475,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,330,40,1000,3000,FPGA_235_1_36,235,1,36,F2A_4476,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,330,40,1000,3000,FPGA_235_1_37,235,1,37,F2A_4477,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_38,235,1,38,F2A_4478,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_39,235,1,39,F2A_4479,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,590,40,1000,5000,FPGA_235_1_40,235,1,40,F2A_4480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,720,40,1000,6000,FPGA_235_1_41,235,1,41,F2A_4481,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,720,40,1000,6000,FPGA_235_1_42,235,1,42,F2A_4482,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,720,40,1000,6000,FPGA_235_1_43,235,1,43,F2A_4483,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,720,40,1000,6000,FPGA_235_1_44,235,1,44,F2A_4484,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_39,Bank_H_9_39,FAKE,720,40,1000,6000,FPGA_235_1_45,235,1,45,F2A_4485,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_40,Bank_H_9_40,FAKE,720,40,1000,6000,FPGA_235_1_46,235,1,46,F2A_4486,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_40,Bank_H_9_40,FAKE,720,40,1000,6000,FPGA_235_1_47,235,1,47,F2A_4487,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_40,Bank_H_9_40,FAKE,720,40,1000,6000,FPGA_235_1_48,235,1,48,F2A_4488,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_40,Bank_H_9_40,FAKE,720,40,1000,6000,FPGA_235_1_49,235,1,49,F2A_4489,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_40,Bank_H_9_40,FAKE,720,40,1000,6000,FPGA_235_1_50,235,1,50,F2A_4490,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_40,Bank_H_9_40,FAKE,720,40,1000,6000,FPGA_235_1_51,235,1,51,F2A_4491,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_9_40,Bank_H_9_40,FAKE,720,40,1000,6000,FPGA_235_1_52,235,1,52,F2A_4492,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
