/*
 * ALU operation:
 * ========================
 * 00---   pass
 * 01---   M
 * 10---   left
 * 11---   right
 * ========================
 * --000   R | M      OR
 * --001   R & M      AND
 * --010   R ^ M      EOR
 * --011   R + M      ADC
 * --100   R + 0      R or INC depending on CI
 * --101   R - 1      R or DEC depending on CI
 * --110   R - M      SBC/CMP
 * --111  ~R & M      TRB
 *
 */

/*
 *                          next[2:0]
 * us                       carry out      ci
 * ---------                -------        --
 * 00   SYNC                000 keep       00 = 0
 * 01   NEXT                001 0          01 = 1
 * 11   SAVE + NEXT         010 1          10 = C
 * 10   LOAD                011 ALU
 *                          1xx PLP
 *
 */

// opcode dispatcher
//
// do = data output/M register control/flags
// W  = write enable
// ab = address bus control
// us = flow control (see above)
// dst = destination register
// src = source register
// aluop = ALU operation (see above)
// ci = carry input select (see above)
// next = address of next microinstruction (or flags when SYNC)
//
//   +-----------------------------+---------+
//   |  when used as flag  control:|VDIN&ZCCC|
//   +-----------------------------+---------+
//   |do W_ab_ us dst src  aluop ci|  next   |
//   +--+-----+--+---+----+-----+--+---------+
//   |  |     |  |   |    |     |  |         |
@000  00_11011_01_011_0011_00101_00_0001_1000     // BRK        -> @118
@001  00_00001_11_100_0000_01101_00_0000_1101     // ORA (ZP,X) -> @10D
@005  00_00001_11_100_0111_01101_00_0000_0000     // ORA ZP     -> @100
@006  00_00001_11_100_0111_01100_00_0000_0010     // ASL ZP     -> @102 -> @14C
@008  00_11001_01_011_0011_00101_00_0001_0110     // PHP        -> @116
@009  00_00100_01_100_0000_00000_00_0100_1101     // ORA IMM    -> @14D
@00A  00_00100_00_010_0010_10100_00_0001_1011     // ASL A
@00D  00_00100_11_100_0000_01101_00_0000_0001     // ORA ABS    -> @101
@00E  00_00100_11_100_0111_01100_00_0000_0100     // ASL ABS    -> @104 -> @14C
@010  00_00110_01_100_0000_00000_00_0000_0011     // BPL        -> @103
@011  00_00001_11_100_0111_01101_00_0000_1111     // ORA (ZP),Y -> @10F
@012  00_00001_11_100_0111_01101_00_0000_1101     // ORA (ZP)   -> @10D
@015  00_00001_11_100_0000_01101_00_0000_0000     // ORA ZP,X   -> @100
@016  00_00001_11_100_0000_01100_00_0000_0010     // ASL ZP,X   -> @102 -> @14C
@018  00_00100_00_100_0000_00000_00_0000_0011     // CLC
@019  00_00100_11_100_0000_01101_00_0001_0010     // ORA ABS,Y  -> @112
@01A  00_00100_00_010_0010_00100_01_0001_1000     // INA
@01D  00_00100_11_100_0000_01101_00_0001_0001     // ORA ABS,X  -> @111
@01E  00_00100_11_100_0111_01100_00_0000_0101     // ASL ABS,X  -> @105 -> @14C
@020  00_11011_01_011_0011_00101_00_0000_1001     // JSR        -> @109
@021  00_00001_11_100_0000_01011_00_0000_1101     // AND (ZP,X) -> @10D
@024  00_00001_11_100_0111_01010_00_0000_0000     // BIT ZP     -> @100
@025  00_00001_11_100_0111_01011_00_0000_0000     // AND ZP     -> @100
@026  00_00001_11_100_0111_10010_00_0000_0010     // ROL ZP     -> @102 -> @152
@028  00_00011_01_011_0011_00100_01_0001_0100     // PLP        -> @114
@029  00_00100_01_100_0000_00000_00_0100_1011     // AND IMM    -> @140
@02A  00_00100_00_010_0010_10100_10_0001_1011     // ROL A
@02C  00_00100_11_100_0111_01010_00_0000_0001     // BIT ABS    -> @101
@02D  00_00100_11_100_0000_01011_00_0000_0001     // AND ABS    -> @101
@02E  00_00100_11_100_0111_10010_00_0000_0100     // ROL ABS    -> @104 -> @152
@030  00_00010_01_100_0000_00000_00_0000_0011     // BMI        -> @103
@031  00_00001_11_100_0111_01011_00_0000_1111     // AND (ZP),Y -> @10F
@032  00_00001_11_100_0111_01011_00_0000_1101     // AND (ZP)   -> @10D
@035  00_00001_11_100_0000_01011_00_0000_0000     // AND ZP,X   -> @100
@036  00_00001_11_100_0000_10010_00_0000_0010     // ROL ZP,X   -> @102 -> @152
@038  00_00100_00_100_0111_00101_01_0000_0011     // SEC
@039  00_00100_11_100_0000_01011_00_0001_0010     // AND ABS,Y  -> @112
@03A  00_00100_00_010_0010_00101_01_0001_1000     // DEA
@03D  00_00100_11_100_0000_01011_00_0001_0001     // AND ABS,X  -> @111
@03E  00_00100_11_100_0111_10010_00_0000_0101     // ROL ABS,X  -> @105 -> @152
@040  00_00011_01_011_0011_00100_01_0001_1100     // RTI        -> @11C
@041  00_00001_11_100_0000_01001_00_0000_1101     // EOR (ZP,X) -> @10D
@045  00_00001_11_100_0111_01001_00_0000_0000     // EOR ZP     -> @100
@046  00_00001_11_100_0111_10011_00_0000_0010     // LSR ZP     -> @102 -> @153
@048  00_11001_01_011_0011_00101_00_0100_0110     // PHA        -> @146
@049  00_00100_01_100_0000_00000_00_0100_1001     // EOR IMM    -> @149
@04A  00_00100_00_010_0010_11100_00_0001_1011     // LSR A
@04C  00_00100_01_100_0000_00000_00_0000_0110     // JMP ABS    -> @106
@04D  00_00100_11_100_0000_01001_00_0000_0001     // EOR ABS    -> @101
@04E  00_00100_11_100_0111_10011_00_0000_0100     // LSR ABS    -> @104 -> @153
@050  00_00110_01_100_0000_00000_00_0000_0011     // BVC        -> @103
@051  00_00001_11_100_0111_01001_00_0000_1111     // EOR (ZP),Y -> @10F
@052  00_00001_11_100_0111_01001_00_0000_1101     // EOR (ZP)   -> @10D
@055  00_00001_11_100_0000_01001_00_0000_0000     // EOR ZP,X   -> @100
@056  00_00001_11_100_0000_10011_00_0000_0010     // LSR ZP,X   -> @102 -> @153
@058  00_00100_00_100_0000_00000_00_0010_0000     // CLI
@059  00_00100_11_100_0000_01001_00_0001_0010     // EOR ABS,Y  -> @112
@05A  00_11001_01_011_0011_00101_00_0100_1000     // PHY        -> @148
@05D  00_00100_11_100_0000_01001_00_0001_0001     // EOR ABS,X  -> @111
@05E  00_00100_11_100_0111_10011_00_0000_0101     // LSR ABS,X  -> @105 -> @153
@060  00_00011_01_011_0011_00100_01_0000_1011     // RTS        -> @10B
@061  00_00001_11_100_0000_00011_00_0000_1101     // ADC (ZP,X) -> @10D
@065  00_00001_11_100_0111_00011_00_0000_0000     // ADC ZP     -> @100
@066  00_00001_11_100_0111_10100_00_0000_0010     // ROR ZP     -> @102 -> @154
@068  00_00011_01_011_0011_00100_01_0000_0111     // PLA        -> @107
@069  00_00100_01_100_0000_00000_00_0100_0011     // ADC IMM    -> @140
@06A  00_00100_00_010_0010_11100_10_0001_1011     // ROR A
@06C  00_00100_01_100_0000_00011_00_0010_0111     // JMP (ABS)  -> @127
@06D  00_00100_11_100_0000_00011_00_0000_0001     // ADC ABS    -> @101
@06E  00_00100_11_100_0111_10100_00_0000_0100     // ROR ABS    -> @104 -> @154
@070  00_00010_01_100_0000_00000_00_0000_0011     // BVS        -> @103
@071  00_00001_11_100_0111_00011_00_0000_1111     // ADC (ZP),Y -> @10F
@072  00_00001_11_100_0111_00011_00_0000_1101     // ADC (ZP)   -> @10D
@075  00_00001_11_100_0000_00011_00_0000_0000     // ADC ZP,X   -> @100
@076  00_00001_11_100_0000_10100_00_0000_0010     // ROR ZP,X   -> @102 -> @154
@078  00_00100_00_100_0000_00000_00_0010_0000     // SEI
@079  00_00100_11_100_0000_00011_00_0001_0010     // ADC ABS,Y  -> @112
@07A  00_00011_01_011_0011_00100_01_0001_0011     // PLY        -> @113
@07D  00_00100_11_100_0000_00011_00_0001_0001     // ADC ABS,X  -> @111
@07E  00_00100_11_100_0111_10100_00_0000_0101     // ROR ABS,X  -> @105 -> @154
@080  00_01010_01_100_0000_00000_00_0000_0011     // BRA        -> @103
@081  00_00001_11_100_0000_00110_00_0010_0011     // STA (ZP,X) -> @123 -> @146
@084  00_10001_01_100_0111_00000_00_0100_1000     // STY ZP     -> @148
@085  00_10001_01_100_0111_00000_00_0100_0110     // STA ZP     -> @146
@086  00_10001_01_100_0111_00000_00_0100_0111     // STX ZP     -> @147
@088  00_00100_00_001_0001_00101_00_0001_1000     // DEY
@08A  00_00100_00_010_0000_00100_00_0001_1000     // TXA
@08C  00_00100_11_100_0111_01000_00_0010_0000     // STY ABS    -> @120 -> @148
@08D  00_00100_11_100_0111_00110_00_0010_0000     // STA ABS    -> @120 -> @146
@08E  00_00100_11_100_0111_00111_00_0010_0000     // STX ABS    -> @120 -> @147
@090  00_00110_01_100_0000_00000_00_0000_0011     // BCC        -> @103
@091  00_00001_11_100_0111_00110_00_0010_0101     // STA (ZP),Y -> @125 -> @146
@092  00_00001_11_100_0111_00110_00_0010_0011     // STA (ZP)   -> @123 -> @146
@094  00_10001_01_100_0000_00000_00_0100_1000     // STY ZP,X   -> @148
@095  00_10001_01_100_0000_00000_00_0100_0110     // STA ZP,X   -> @146
@096  00_10001_01_100_0001_00000_00_0100_0111     // STX ZP,Y   -> @147
@098  00_00100_00_010_0001_00100_00_0001_1000     // TYA
@099  00_00100_11_100_0111_00110_00_0010_0010     // STA ABS,Y  -> @122 -> @146
@09A  00_00100_00_011_0000_00100_00_0000_0000     // TXS
@09D  00_00100_11_100_0111_00110_00_0010_0001     // STA ABS,X  -> @121 -> @146
@0A0  00_00100_01_100_0000_00000_00_0100_0010     // LDY IMM    -> @142
@0A1  00_00001_11_100_0000_00000_00_0000_1101     // LDA (ZP,X) -> @10D
@0A2  00_00100_01_100_0000_00000_00_0100_0001     // LDX IMM    -> @141
@0A4  00_00001_11_100_0111_00010_00_0000_0000     // LDY ZP     -> @100 -> @142
@0A5  00_00001_11_100_0111_00000_00_0000_0000     // LDA ZP     -> @100
@0A6  00_00001_11_100_0111_00001_00_0000_0000     // LDX ZP     -> @100 -> @141
@0A8  00_00100_00_001_0010_00100_00_0001_1000     // TAY
@0A9  00_00100_01_100_0000_00000_00_0100_0000     // LDA IMM    -> @140
@0AA  00_00100_00_000_0010_00100_00_0001_1000     // TAX
@0AC  00_00100_11_100_0000_00010_00_0000_0001     // LDA ABS    -> @101 -> @142
@0AD  00_00100_11_100_0000_00000_00_0000_0001     // LDY ABS    -> @101
@0AE  00_00100_11_100_0000_00001_00_0000_0001     // LDX ABS    -> @101
@0B0  00_00010_01_100_0000_00000_00_0000_0011     // BCS        -> @103
@0B1  00_00001_11_100_0111_00000_00_0000_1111     // LDA (ZP),Y -> @10F
@0B2  00_00001_11_100_0111_00000_00_0000_1101     // LDA (ZP)   -> @10D
@0B4  00_00001_11_100_0000_00010_00_0000_0000     // LDY ZP,X   -> @100 -> @142
@0B5  00_00001_11_100_0000_00000_00_0000_0000     // LDA ZP,X   -> @100
@0B6  00_00001_11_100_0001_00001_00_0000_0000     // LDX ZP,Y   -> @100 -> @141
@0B8  00_00100_00_100_0111_00011_00_1000_0000     // CLV
@0B9  00_00100_11_100_0000_00000_00_0001_0010     // LDA ABS,Y  -> @112 -> @140
@0BA  00_00100_00_000_0011_00100_00_0001_1000     // TSX
@0BC  00_00100_11_100_0000_00010_00_0001_0001     // LDY ABS,X  -> @111
@0BD  00_00100_11_100_0000_00000_00_0001_0001     // LDA ABS,X  -> @111
@0BE  00_00100_11_100_0000_00001_00_0001_0010     // LDX ABS,Y  -> @112 -> @141
@0C0  00_00100_01_100_0000_00000_00_0101_0001     // CPY IMM    -> @151
@0C1  00_00001_11_100_0000_01110_00_0000_1101     // CMP (ZP,X) -> @10D
@0C4  00_00001_11_100_0111_10001_00_0000_0000     // CPY ZP     -> @100 -> @151
@0C5  00_00001_11_100_0111_01110_00_0000_0000     // CMP ZP     -> @100
@0C6  00_00001_11_100_0111_00101_00_0000_0010     // DEC ZP     -> @102
@0C8  00_00100_00_001_0001_00100_01_0001_1000     // INY
@0C9  00_00100_01_100_0000_00000_00_0100_1110     // CMP IMM    -> @14E
@0CA  00_00100_00_000_0000_00101_00_0001_1000     // DEX
@0CC  00_00100_11_100_0111_10001_00_0000_0001     // CPY ABS    -> @100 -> @151
@0CD  00_00100_11_100_0000_01110_00_0000_0001     // CMP ABS    -> @101
@0CE  00_00100_11_100_0111_00101_00_0000_0100     // DEC ABS    -> @104 -> @145
@0D0  00_00110_01_100_0000_00000_00_0000_0011     // BNE        -> @103
@0D1  00_00001_11_100_0111_01110_00_0000_1111     // CMP (ZP),Y -> @10F
@0D2  00_00001_11_100_0111_01110_00_0000_1101     // CMP (ZP)   -> @10D
@0D5  00_00001_11_100_0000_01110_00_0000_0000     // CMP ZP,X   -> @100
@0D6  00_00001_11_100_0000_00101_00_0000_0010     // DEC ZP,X   -> @102
@0D8  00_00100_00_100_0000_00000_00_0100_0000     // CLD
@0D9  00_00100_11_100_0000_01110_00_0001_0010     // CMP ABS,Y  -> @112
@0DA  00_11001_01_011_0011_00101_00_0100_0111     // PHX        -> @147
@0DD  00_00100_11_100_0000_01110_00_0001_0001     // CMP ABS,X  -> @111
@0DE  00_00100_11_100_0111_00101_00_0000_0101     // DEC ABS,X  -> @105 -> @145
@0E0  00_00100_01_100_0000_00000_00_0101_0000     // CPX IMM    -> @150
@0E1  00_00001_11_100_0000_01111_00_0000_1101     // SBC (ZP,X) -> @10D
@0E4  00_00001_11_100_0111_10000_00_0000_0000     // CPX ZP     -> @100 -> @150
@0E5  00_00001_11_100_0111_01111_00_0000_0000     // SBC ZP     -> @100
@0E6  00_00001_11_100_0111_00100_00_0000_0010     // INC ZP     -> @102
@0E8  00_00100_00_000_0000_00100_01_0001_1000     // INX
@0E9  00_00100_01_100_0000_00000_00_0100_1111     // SBC IMM    -> @14F
@0EA  00_00100_00_100_0000_00000_00_0000_0000     // NOP
@0EC  00_00100_11_100_0111_10000_00_0000_0001     // CPX ABS    -> @100 -> @150
@0ED  00_00100_11_100_0000_01111_00_0000_0001     // SBC ABS    -> @101
@0EE  00_00100_11_100_0111_00100_00_0000_0100     // INC ABS    -> @104
@0F0  00_00010_01_100_0000_00000_00_0000_0011     // BEQ        -> @103
@0F1  00_00001_11_100_0111_01111_00_0000_1111     // SBC (ZP),Y -> @10F
@0F2  00_00001_11_100_0111_01111_00_0000_1101     // SBC (ZP)   -> @10D
@0F5  00_00001_11_100_0000_01111_00_0000_0000     // SBC ZP,X   -> @100
@0F6  00_00001_11_100_0000_00100_00_0000_0010     // INC ZP,X   -> @102
@0F8  00_00100_00_100_0000_00000_00_0100_0000     // SED
@0F9  00_00100_11_100_0000_01111_00_0001_0010     // SBC ABS,Y  -> @112
@0FA  00_00011_01_011_0011_00100_01_0000_1000     // PLX        -> @108
@0FD  00_00100_11_100_0000_01111_00_0001_0001     // SBC ABS,X  -> @111
@0FE  00_00100_11_100_0111_00100_00_0000_0101     // INC ABS,X  -> @105 -> @144

// preppers
@100  00_00000_10_100_0000_00000_00_0000_0000     // DATA       -> FIN
@101  00_00101_01_100_0111_00000_00_0000_0000     // ABS        -> @100
@102  00_11100_10_100_0000_00000_00_0000_0000     // RMW
@103  00_00100_00_100_0000_00000_00_0000_0000     // NOP
@104  00_00101_01_100_0111_00000_00_0000_0010     // ABS RMW    -> @100
@105  00_00101_01_100_0000_00000_00_0000_0010     // ABS,X RMW  -> @100
@106  00_00101_01_100_0111_00000_00_0000_0011     // JMP ABS    -> @103
@107  00_00000_01_100_0000_00000_00_0100_0000     // PLA        -> @140
@108  00_00000_01_100_0000_00000_00_0100_0001     // PLX        -> @141
@109  11_10111_01_011_0011_00101_00_0000_1010     // JSR        -> @10A
@10A  10_00000_01_100_0000_00000_00_0000_0110     // JSR        -> @10A
@10B  00_00011_01_011_0011_00100_01_0000_1100     // RTS        -> @10C
@10C  00_00101_01_100_0101_00000_00_0000_0011     // RTS        -> @103
@10D  00_01110_01_100_0000_00000_00_0000_1110     // (ZP)       -> @10E
@10E  00_01101_01_100_0111_00000_00_0000_0000     // (ZP)       -> @100
@10F  00_01110_01_100_0000_00000_00_0001_0000     // (ZP),Y     -> @110
@110  00_01101_01_100_0001_00000_00_0000_0000     // (ZP),Y     -> @100
@111  00_00101_01_100_0000_00000_00_0000_0000     // ABS,X      -> @100
@112  00_00101_01_100_0001_00000_00_0000_0000     // ABS,Y      -> @100
@113  00_00000_01_100_0000_00000_00_0100_0010     // PLY        -> @142
@114  00_00000_01_100_0000_00000_00_0001_0101     // PLP        -> @115
@115  01_00100_00_100_0000_00000_00_1000_0100     // PLP
@116  01_00000_01_100_0000_00000_01_0000_0011     // PHP        -> @103 (B=1)
@117  00_01110_00_100_0000_01000_00_0001_1000     // RMW with NZ
@118  11_10111_01_011_0011_00101_00_0001_1001     // BRK        -> @119
@119  10_10111_01_011_0011_00101_00_0001_1010     // BRK        -> @11A
@11A  01_01111_01_100_1010_00000_01_0001_1011     // BRK        -> @11B (B=1)
@11B  00_01110_01_100_0000_00000_00_0010_1000     // BRK        -> @128
@11C  00_00011_01_011_0011_00100_01_0001_1101     // RTI        -> @11D
@11D  01_00011_01_011_0011_00100_01_0001_1110     // RTI        -> @11E (inh M)
@11E  01_00101_01_100_0111_00000_00_0001_0101     // RTI        -> @115 (inh M)
@11F  00_01110_00_100_0111_00000_00_0001_1001     // NOP with NZC (using delayed carry/alu passes M)
@120  00_10101_10_100_0111_00000_00_0000_0000     // STA ABS    -> FIN
@121  00_10101_10_100_0000_00000_00_0000_0000     // STA ABS,X  -> FIN
@122  00_10101_10_100_0001_00000_00_0000_0000     // STA ABS,Y  -> FIN
@123  00_01110_01_100_0000_00000_00_0010_0100     // (ZP)       -> @124
@124  00_11101_10_100_0111_00000_00_0000_0000     // (ZP)       -> FIN
@125  00_01110_01_100_0000_00000_00_0010_0110     // (ZP),Y     -> @126
@126  00_11101_10_100_0001_00000_00_0000_0000     // (ZP),Y     -> FIN
@127  00_00101_01_100_0111_00000_00_0001_1011     // JMP (IND)  -> @11B
@128  00_00101_01_100_0111_00000_00_0010_1001     // BRK JMP    -> @129
@129  00_01110_00_100_0000_00000_00_0110_0000     // BRK JMP

// finishers
@140  00_00100_00_010_0000_01000_00_0001_1000     // LDA, SYNC
@141  00_00100_00_000_0000_01000_00_0001_1000     // LDX, SYNC
@142  00_00100_00_001_0000_01000_00_0001_1000     // LDY, SYNC
@143  00_00100_00_010_0010_00011_11_1001_1011     // ADC, SYNC
@144  00_00000_01_100_0101_00011_00_0001_0111     // INC, NZ    -> @117
@145  00_00000_01_100_0110_00011_00_0001_0111     // DEC, NZ    -> @117
@146  00_00000_01_100_0010_00100_00_0000_0011     // STA, NOP   -> @103
@147  00_00000_01_100_0000_00100_00_0000_0011     // STX, NOP   -> @103
@148  00_00000_01_100_0001_00100_00_0000_0011     // STY, NOP   -> @103
@149  00_00100_00_010_0010_00010_00_0001_1000     // EOR, SYNC
@14A  01_00100_00_100_0010_00001_00_1000_1000     // BIT, SYNC
@14B  00_00100_00_010_0010_00001_00_0001_1000     // AND, SYNC
@14C  00_00000_01_100_0111_10011_00_0001_1111     // ASL, NZC   -> @11F
@14D  00_00100_00_010_0010_00000_00_0001_1000     // ORA, SYNC
@14E  00_00100_00_100_0010_00110_01_0001_1011     // CMP, SYNC
@14F  00_00100_00_010_0010_00110_11_1001_1011     // SBC, SYNC
@150  00_00100_00_100_0000_00110_01_0001_1011     // CPX, SYNC
@151  00_00100_00_100_0001_00110_01_0001_1011     // CPY, SYNC
@152  00_00000_01_100_0111_10011_10_0001_1111     // ROL, NZC   -> @11F
@153  00_00000_01_100_0111_11011_00_0001_1111     // LSR, NZC   -> @11F
@154  00_00000_01_100_0111_11011_10_0001_1111     // ROR, NZC   -> @11F

// reset handler
@160  00_01111_01_100_1001_00000_00_0110_0001     // RESET      -> @161
@161  00_00100_01_100_0111_00000_00_0110_0010     // RESET      -> @162
@162  00_00101_01_100_0111_00000_00_0110_0011     // RESET      -> @163
@163  00_00100_00_100_0111_00000_00_0110_0000     // RESET      -> @164

// IRQ handler
@168  00_10111_01_011_0011_00101_00_0110_1001     // IRQ        -> @169
@169  11_10111_01_011_0011_00101_00_0110_1010     // IRQ        -> @169
@16A  10_10111_01_011_0011_00101_00_0110_1011     // IRQ        -> @16B
@16B  01_01111_01_100_0100_00000_00_0110_1100     // IRQ        -> @16C (B=0)
@16C  00_01110_01_100_0000_00000_00_0110_1101     // IRQ        -> @16D
@16D  00_01101_01_100_0111_00000_00_0110_1110     // IRQ        -> @16E
@16E  00_00100_00_100_0111_00000_00_0110_0000     // IRQ done

/*
 * The section 180-1FF repeats the section 100-17F, but 
 * with decimal mode enabled (D=1). Most will be the same, except for ADC/SBC. 
 * If you want, it's easy to modify behavior of any other instruction.
 */
@180  00_00000_10_100_0000_00000_00_0000_0000     // DATA       -> FIN
@181  00_00101_01_100_0111_00000_00_0000_0000     // ABS        -> @100
@182  00_11100_10_100_0000_00000_00_0000_0000     // RMW
@183  00_00100_00_100_0000_00000_00_0000_0000     // NOP
@184  00_00101_01_100_0111_00000_00_0000_0010     // ABS RMW    -> @100
@185  00_00101_01_100_0000_00000_00_0000_0010     // ABS,X RMW  -> @100
@186  00_00101_01_100_0111_00000_00_0000_0011     // JMP ABS    -> @103
@187  00_00000_01_100_0000_00000_00_0100_0000     // PLA        -> @140
@188  00_00000_01_100_0000_00000_00_0100_0001     // PLX        -> @141
@189  11_10111_01_011_0011_00101_00_0000_1010     // JSR        -> @10A
@18A  10_00000_01_100_0000_00000_00_0000_0110     // JSR        -> @10A
@18B  00_00011_01_011_0011_00100_01_0000_1100     // RTS        -> @10C
@18C  00_00101_01_100_0101_00000_00_0000_0011     // RTS        -> @103
@18D  00_01110_01_100_0000_00000_00_0000_1110     // (ZP)       -> @10E
@18E  00_01101_01_100_0111_00000_00_0000_0000     // (ZP)       -> @100
@18F  00_01110_01_100_0000_00000_00_0001_0000     // (ZP),Y     -> @110
@190  00_01101_01_100_0001_00000_00_0000_0000     // (ZP),Y     -> @180
@191  00_00101_01_100_0000_00000_00_0000_0000     // ABS,X      -> @180
@192  00_00101_01_100_0001_00000_00_0000_0000     // ABS,Y      -> @180
@193  00_00000_01_100_0000_00000_00_0100_0010     // PLY        -> @142
@194  00_00000_01_100_0000_00000_00_0001_0101     // PLP        -> @115
@195  01_00100_00_100_0000_00000_00_1000_0100     // PLP
@196  01_00000_01_100_0000_00000_01_0000_0011     // PHP        -> @183 (B=1)
@197  00_01110_00_100_0000_01000_00_0001_1000     // RMW with NZ
@198  11_10111_01_011_0011_00101_00_0001_1001     // BRK        -> @119
@199  10_10111_01_011_0011_00101_00_0001_1010     // BRK        -> @11A
@19A  01_01111_01_100_1010_00000_01_0001_1011     // BRK        -> @11B (B=1)
@19B  00_01110_01_100_0000_00000_00_0010_1000     // BRK        -> @128
@19C  00_00011_01_011_0011_00100_01_0001_1101     // RTI        -> @11D
@19D  01_00011_01_011_0011_00100_01_0001_1110     // RTI        -> @11E (inh M)
@19E  01_00101_01_100_0111_00000_00_0001_0101     // RTI        -> @115 (inh M)
@19F  00_01110_00_100_0111_00000_00_0001_1001     // NOP with NZC (using delayed carry/alu passes M)
@1A0  00_10101_10_100_0111_00000_00_0000_0000     // STA ABS    -> FIN
@1A1  00_10101_10_100_0000_00000_00_0000_0000     // STA ABS,X  -> FIN
@1A2  00_10101_10_100_0001_00000_00_0000_0000     // STA ABS,Y  -> FIN
@1A3  00_01110_01_100_0000_00000_00_0010_0100     // (ZP)       -> @124
@1A4  00_11101_10_100_0111_00000_00_0000_0000     // (ZP)       -> FIN
@1A5  00_01110_01_100_0000_00000_00_0010_0110     // (ZP),Y     -> @126
@1A6  00_11101_10_100_0001_00000_00_0000_0000     // (ZP),Y     -> FIN
@1A7  00_00101_01_100_0111_00000_00_0001_1011     // JMP (IND)  -> @11B
@1A8  00_00101_01_100_0111_00000_00_0010_1001     // BRK JMP    -> @129
@1A9  00_01110_00_100_0000_00000_00_0110_0000     // BRK JMP

// finishers (decimal mode)
@1C0  00_00100_00_010_0000_01000_00_0001_1000     // LDA, SYNC
@1C1  00_00100_00_000_0000_01000_00_0001_1000     // LDX, SYNC
@1C2  00_00100_00_001_0000_01000_00_0001_1000     // LDY, SYNC
@1C3  10_01100_01_010_0010_00011_11_1101_0101     // ADC, SYNC  -> @1D5
@1C4  00_00000_01_100_0101_00011_00_0001_0111     // INC, NZ    -> @117
@1C5  00_00000_01_100_0110_00011_00_0001_0111     // DEC, NZ    -> @117
@1C6  00_00000_01_100_0010_00100_00_0000_0011     // STA, NOP   -> @103
@1C7  00_00000_01_100_0000_00100_00_0000_0011     // STX, NOP   -> @103
@1C8  00_00000_01_100_0001_00100_00_0000_0011     // STY, NOP   -> @103
@1C9  00_00100_00_010_0010_00010_00_0001_1000     // EOR, SYNC
@1CA  01_00100_00_100_0010_00001_00_1000_1000     // BIT, SYNC
@1CB  00_00100_00_010_0010_00001_00_0001_1000     // AND, SYNC
@1CC  00_00000_01_100_0111_10011_00_0001_1111     // ASL, NZC   -> @11F
@1CD  00_00100_00_010_0010_00000_00_0001_1000     // ORA, SYNC
@1CE  00_00100_00_100_0010_00110_01_0001_1011     // CMP, SYNC
@1CF  10_01100_01_010_0010_00110_11_1101_0110     // SBC, SYNC  -> @1D6
@1D0  00_00100_00_100_0000_00110_01_0001_1011     // CPX, SYNC
@1D1  00_00100_00_100_0001_00110_01_0001_1011     // CPY, SYNC
@1D2  00_00000_01_100_0111_10011_10_0001_1111     // ROL, NZC   -> @11F
@1D3  00_00000_01_100_0111_11011_00_0001_1111     // LSR, NZC   -> @11F
@1D4  00_00000_01_100_0111_11011_10_0001_1111     // ROR, NZC   -> @11F

// BCD correction 
@1D5  00_00100_00_010_0010_00011_00_1001_1010     // ADC BCD 
@1D6  00_00100_00_010_0010_00110_01_1001_1001     // SBC BCD
