----------------
; Command Info ;
----------------
Report Timing: Found 5 setup paths (5 violated).  Worst case slack is -3.004 

Tcl Command:
    report_timing -setup -pairs_only -file timing_chip_path.rpt -npaths 5 -detail path_only

Options:
    -setup 
    -pairs_only 
    -npaths 5 
    -detail path_only 
    -file {timing_chip_path.rpt} 

Delay Model:
    Slow Model

+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.004 ; uw_uart:u_uw_uart|waitcount_3_ ; uw_uart:u_uw_uart|waitcount_1_  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.042      ;
; -3.004 ; uw_uart:u_uw_uart|waitcount_3_ ; uw_uart:u_uw_uart|waitcount_3_  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.042      ;
; -3.004 ; uw_uart:u_uw_uart|waitcount_3_ ; uw_uart:u_uw_uart|waitcount_2_  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.042      ;
; -3.004 ; uw_uart:u_uw_uart|waitcount_3_ ; uw_uart:u_uw_uart|waitcount_8_  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.042      ;
; -3.004 ; uw_uart:u_uw_uart|waitcount_3_ ; uw_uart:u_uw_uart|waitcount_11_ ; clk          ; clk         ; 1.000        ; 0.000      ; 4.042      ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is -3.004 (VIOLATED)
===============================================================================
+-----------------------------------------------------+
; Path Summary                                        ;
+--------------------+--------------------------------+
; Property           ; Value                          ;
+--------------------+--------------------------------+
; From Node          ; uw_uart:u_uw_uart|waitcount_3_ ;
; To Node            ; uw_uart:u_uw_uart|waitcount_1_ ;
; Launch Clock       ; clk                            ;
; Latch Clock        ; clk                            ;
; Data Arrival Time  ; 6.972                          ;
; Data Required Time ; 3.968                          ;
; Slack              ; -3.004 (VIOLATED)              ;
+--------------------+--------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.042 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.930       ; 100        ; 2.930 ; 2.930 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 2.173       ; 53         ; 0.305 ; 0.816 ;
;    Cell                   ;       ; 5     ; 1.592       ; 39         ; 0.000 ; 0.580 ;
;    uTco                   ;       ; 1     ; 0.277       ; 6          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.930       ; 100        ; 2.930 ; 2.930 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                             ;
+---------+---------+----+------+--------+--------------------+---------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                         ;
+---------+---------+----+------+--------+--------------------+---------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                    ; launch edge time                ;
; 2.930   ; 2.930   ;    ;      ;        ;                    ; clock path                      ;
;   2.930 ;   2.930 ; R  ;      ;        ;                    ; clock network delay             ;
; 6.972   ; 4.042   ;    ;      ;        ;                    ; data path                       ;
;   3.207 ;   0.277 ;    ; uTco ; 1      ; LCFF_X62_Y17_N7    ; uw_uart:u_uw_uart|waitcount_3_  ;
;   3.207 ;   0.000 ; FF ; CELL ; 2      ; LCFF_X62_Y17_N7    ; u_uw_uart|reg_q_3_|regout       ;
;   4.023 ;   0.816 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N2  ; u_uw_uart|ix39480z52928|datac   ;
;   4.345 ;   0.322 ; FR ; CELL ; 1      ; LCCOMB_X61_Y17_N2  ; u_uw_uart|ix39480z52928|combout ;
;   4.896 ;   0.551 ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N28 ; u_uw_uart|ix39480z52924|dataa   ;
;   5.408 ;   0.512 ; RR ; CELL ; 3      ; LCCOMB_X61_Y17_N28 ; u_uw_uart|ix39480z52924|combout ;
;   5.713 ;   0.305 ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N24 ; u_uw_uart|ix21084z52924|datad   ;
;   5.891 ;   0.178 ; RR ; CELL ; 16     ; LCCOMB_X61_Y17_N24 ; u_uw_uart|ix21084z52924|combout ;
;   6.392 ;   0.501 ; RR ; IC   ; 1      ; LCFF_X62_Y17_N3    ; u_uw_uart|reg_q_1_|sclr         ;
;   6.972 ;   0.580 ; RF ; CELL ; 1      ; LCFF_X62_Y17_N3    ; uw_uart:u_uw_uart|waitcount_1_  ;
+---------+---------+----+------+--------+--------------------+---------------------------------+

+-------------------------------------------------------------------------------------------+
; Data Required Path                                                                        ;
+---------+---------+----+------+--------+-----------------+--------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element                        ;
+---------+---------+----+------+--------+-----------------+--------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time                ;
; 3.930   ; 2.930   ;    ;      ;        ;                 ; clock path                     ;
;   3.930 ;   2.930 ; R  ;      ;        ;                 ; clock network delay            ;
; 3.968   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X62_Y17_N3 ; uw_uart:u_uw_uart|waitcount_1_ ;
+---------+---------+----+------+--------+-----------------+--------------------------------+


Path #2: Setup slack is -3.004 (VIOLATED)
===============================================================================
+-----------------------------------------------------+
; Path Summary                                        ;
+--------------------+--------------------------------+
; Property           ; Value                          ;
+--------------------+--------------------------------+
; From Node          ; uw_uart:u_uw_uart|waitcount_3_ ;
; To Node            ; uw_uart:u_uw_uart|waitcount_3_ ;
; Launch Clock       ; clk                            ;
; Latch Clock        ; clk                            ;
; Data Arrival Time  ; 6.972                          ;
; Data Required Time ; 3.968                          ;
; Slack              ; -3.004 (VIOLATED)              ;
+--------------------+--------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.042 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.930       ; 100        ; 2.930 ; 2.930 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 2.173       ; 53         ; 0.305 ; 0.816 ;
;    Cell                   ;       ; 5     ; 1.592       ; 39         ; 0.000 ; 0.580 ;
;    uTco                   ;       ; 1     ; 0.277       ; 6          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.930       ; 100        ; 2.930 ; 2.930 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                             ;
+---------+---------+----+------+--------+--------------------+---------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                         ;
+---------+---------+----+------+--------+--------------------+---------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                    ; launch edge time                ;
; 2.930   ; 2.930   ;    ;      ;        ;                    ; clock path                      ;
;   2.930 ;   2.930 ; R  ;      ;        ;                    ; clock network delay             ;
; 6.972   ; 4.042   ;    ;      ;        ;                    ; data path                       ;
;   3.207 ;   0.277 ;    ; uTco ; 1      ; LCFF_X62_Y17_N7    ; uw_uart:u_uw_uart|waitcount_3_  ;
;   3.207 ;   0.000 ; FF ; CELL ; 2      ; LCFF_X62_Y17_N7    ; u_uw_uart|reg_q_3_|regout       ;
;   4.023 ;   0.816 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N2  ; u_uw_uart|ix39480z52928|datac   ;
;   4.345 ;   0.322 ; FR ; CELL ; 1      ; LCCOMB_X61_Y17_N2  ; u_uw_uart|ix39480z52928|combout ;
;   4.896 ;   0.551 ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N28 ; u_uw_uart|ix39480z52924|dataa   ;
;   5.408 ;   0.512 ; RR ; CELL ; 3      ; LCCOMB_X61_Y17_N28 ; u_uw_uart|ix39480z52924|combout ;
;   5.713 ;   0.305 ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N24 ; u_uw_uart|ix21084z52924|datad   ;
;   5.891 ;   0.178 ; RR ; CELL ; 16     ; LCCOMB_X61_Y17_N24 ; u_uw_uart|ix21084z52924|combout ;
;   6.392 ;   0.501 ; RR ; IC   ; 1      ; LCFF_X62_Y17_N7    ; u_uw_uart|reg_q_3_|sclr         ;
;   6.972 ;   0.580 ; RF ; CELL ; 1      ; LCFF_X62_Y17_N7    ; uw_uart:u_uw_uart|waitcount_3_  ;
+---------+---------+----+------+--------+--------------------+---------------------------------+

+-------------------------------------------------------------------------------------------+
; Data Required Path                                                                        ;
+---------+---------+----+------+--------+-----------------+--------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element                        ;
+---------+---------+----+------+--------+-----------------+--------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time                ;
; 3.930   ; 2.930   ;    ;      ;        ;                 ; clock path                     ;
;   3.930 ;   2.930 ; R  ;      ;        ;                 ; clock network delay            ;
; 3.968   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X62_Y17_N7 ; uw_uart:u_uw_uart|waitcount_3_ ;
+---------+---------+----+------+--------+-----------------+--------------------------------+


Path #3: Setup slack is -3.004 (VIOLATED)
===============================================================================
+-----------------------------------------------------+
; Path Summary                                        ;
+--------------------+--------------------------------+
; Property           ; Value                          ;
+--------------------+--------------------------------+
; From Node          ; uw_uart:u_uw_uart|waitcount_3_ ;
; To Node            ; uw_uart:u_uw_uart|waitcount_2_ ;
; Launch Clock       ; clk                            ;
; Latch Clock        ; clk                            ;
; Data Arrival Time  ; 6.972                          ;
; Data Required Time ; 3.968                          ;
; Slack              ; -3.004 (VIOLATED)              ;
+--------------------+--------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.042 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.930       ; 100        ; 2.930 ; 2.930 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 2.173       ; 53         ; 0.305 ; 0.816 ;
;    Cell                   ;       ; 5     ; 1.592       ; 39         ; 0.000 ; 0.580 ;
;    uTco                   ;       ; 1     ; 0.277       ; 6          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.930       ; 100        ; 2.930 ; 2.930 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                             ;
+---------+---------+----+------+--------+--------------------+---------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                         ;
+---------+---------+----+------+--------+--------------------+---------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                    ; launch edge time                ;
; 2.930   ; 2.930   ;    ;      ;        ;                    ; clock path                      ;
;   2.930 ;   2.930 ; R  ;      ;        ;                    ; clock network delay             ;
; 6.972   ; 4.042   ;    ;      ;        ;                    ; data path                       ;
;   3.207 ;   0.277 ;    ; uTco ; 1      ; LCFF_X62_Y17_N7    ; uw_uart:u_uw_uart|waitcount_3_  ;
;   3.207 ;   0.000 ; FF ; CELL ; 2      ; LCFF_X62_Y17_N7    ; u_uw_uart|reg_q_3_|regout       ;
;   4.023 ;   0.816 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N2  ; u_uw_uart|ix39480z52928|datac   ;
;   4.345 ;   0.322 ; FR ; CELL ; 1      ; LCCOMB_X61_Y17_N2  ; u_uw_uart|ix39480z52928|combout ;
;   4.896 ;   0.551 ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N28 ; u_uw_uart|ix39480z52924|dataa   ;
;   5.408 ;   0.512 ; RR ; CELL ; 3      ; LCCOMB_X61_Y17_N28 ; u_uw_uart|ix39480z52924|combout ;
;   5.713 ;   0.305 ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N24 ; u_uw_uart|ix21084z52924|datad   ;
;   5.891 ;   0.178 ; RR ; CELL ; 16     ; LCCOMB_X61_Y17_N24 ; u_uw_uart|ix21084z52924|combout ;
;   6.392 ;   0.501 ; RR ; IC   ; 1      ; LCFF_X62_Y17_N5    ; u_uw_uart|reg_q_2_|sclr         ;
;   6.972 ;   0.580 ; RF ; CELL ; 1      ; LCFF_X62_Y17_N5    ; uw_uart:u_uw_uart|waitcount_2_  ;
+---------+---------+----+------+--------+--------------------+---------------------------------+

+-------------------------------------------------------------------------------------------+
; Data Required Path                                                                        ;
+---------+---------+----+------+--------+-----------------+--------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element                        ;
+---------+---------+----+------+--------+-----------------+--------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time                ;
; 3.930   ; 2.930   ;    ;      ;        ;                 ; clock path                     ;
;   3.930 ;   2.930 ; R  ;      ;        ;                 ; clock network delay            ;
; 3.968   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X62_Y17_N5 ; uw_uart:u_uw_uart|waitcount_2_ ;
+---------+---------+----+------+--------+-----------------+--------------------------------+


Path #4: Setup slack is -3.004 (VIOLATED)
===============================================================================
+-----------------------------------------------------+
; Path Summary                                        ;
+--------------------+--------------------------------+
; Property           ; Value                          ;
+--------------------+--------------------------------+
; From Node          ; uw_uart:u_uw_uart|waitcount_3_ ;
; To Node            ; uw_uart:u_uw_uart|waitcount_8_ ;
; Launch Clock       ; clk                            ;
; Latch Clock        ; clk                            ;
; Data Arrival Time  ; 6.972                          ;
; Data Required Time ; 3.968                          ;
; Slack              ; -3.004 (VIOLATED)              ;
+--------------------+--------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.042 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.930       ; 100        ; 2.930 ; 2.930 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 2.173       ; 53         ; 0.305 ; 0.816 ;
;    Cell                   ;       ; 5     ; 1.592       ; 39         ; 0.000 ; 0.580 ;
;    uTco                   ;       ; 1     ; 0.277       ; 6          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.930       ; 100        ; 2.930 ; 2.930 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                             ;
+---------+---------+----+------+--------+--------------------+---------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                         ;
+---------+---------+----+------+--------+--------------------+---------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                    ; launch edge time                ;
; 2.930   ; 2.930   ;    ;      ;        ;                    ; clock path                      ;
;   2.930 ;   2.930 ; R  ;      ;        ;                    ; clock network delay             ;
; 6.972   ; 4.042   ;    ;      ;        ;                    ; data path                       ;
;   3.207 ;   0.277 ;    ; uTco ; 1      ; LCFF_X62_Y17_N7    ; uw_uart:u_uw_uart|waitcount_3_  ;
;   3.207 ;   0.000 ; FF ; CELL ; 2      ; LCFF_X62_Y17_N7    ; u_uw_uart|reg_q_3_|regout       ;
;   4.023 ;   0.816 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N2  ; u_uw_uart|ix39480z52928|datac   ;
;   4.345 ;   0.322 ; FR ; CELL ; 1      ; LCCOMB_X61_Y17_N2  ; u_uw_uart|ix39480z52928|combout ;
;   4.896 ;   0.551 ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N28 ; u_uw_uart|ix39480z52924|dataa   ;
;   5.408 ;   0.512 ; RR ; CELL ; 3      ; LCCOMB_X61_Y17_N28 ; u_uw_uart|ix39480z52924|combout ;
;   5.713 ;   0.305 ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N24 ; u_uw_uart|ix21084z52924|datad   ;
;   5.891 ;   0.178 ; RR ; CELL ; 16     ; LCCOMB_X61_Y17_N24 ; u_uw_uart|ix21084z52924|combout ;
;   6.392 ;   0.501 ; RR ; IC   ; 1      ; LCFF_X62_Y17_N17   ; u_uw_uart|reg_q_8_|sclr         ;
;   6.972 ;   0.580 ; RF ; CELL ; 1      ; LCFF_X62_Y17_N17   ; uw_uart:u_uw_uart|waitcount_8_  ;
+---------+---------+----+------+--------+--------------------+---------------------------------+

+--------------------------------------------------------------------------------------------+
; Data Required Path                                                                         ;
+---------+---------+----+------+--------+------------------+--------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location         ; Element                        ;
+---------+---------+----+------+--------+------------------+--------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                  ; latch edge time                ;
; 3.930   ; 2.930   ;    ;      ;        ;                  ; clock path                     ;
;   3.930 ;   2.930 ; R  ;      ;        ;                  ; clock network delay            ;
; 3.968   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X62_Y17_N17 ; uw_uart:u_uw_uart|waitcount_8_ ;
+---------+---------+----+------+--------+------------------+--------------------------------+


Path #5: Setup slack is -3.004 (VIOLATED)
===============================================================================
+------------------------------------------------------+
; Path Summary                                         ;
+--------------------+---------------------------------+
; Property           ; Value                           ;
+--------------------+---------------------------------+
; From Node          ; uw_uart:u_uw_uart|waitcount_3_  ;
; To Node            ; uw_uart:u_uw_uart|waitcount_11_ ;
; Launch Clock       ; clk                             ;
; Latch Clock        ; clk                             ;
; Data Arrival Time  ; 6.972                           ;
; Data Required Time ; 3.968                           ;
; Slack              ; -3.004 (VIOLATED)               ;
+--------------------+---------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.042 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.930       ; 100        ; 2.930 ; 2.930 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 4     ; 2.173       ; 53         ; 0.305 ; 0.816 ;
;    Cell                   ;       ; 5     ; 1.592       ; 39         ; 0.000 ; 0.580 ;
;    uTco                   ;       ; 1     ; 0.277       ; 6          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.930       ; 100        ; 2.930 ; 2.930 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                             ;
+---------+---------+----+------+--------+--------------------+---------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                         ;
+---------+---------+----+------+--------+--------------------+---------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                    ; launch edge time                ;
; 2.930   ; 2.930   ;    ;      ;        ;                    ; clock path                      ;
;   2.930 ;   2.930 ; R  ;      ;        ;                    ; clock network delay             ;
; 6.972   ; 4.042   ;    ;      ;        ;                    ; data path                       ;
;   3.207 ;   0.277 ;    ; uTco ; 1      ; LCFF_X62_Y17_N7    ; uw_uart:u_uw_uart|waitcount_3_  ;
;   3.207 ;   0.000 ; FF ; CELL ; 2      ; LCFF_X62_Y17_N7    ; u_uw_uart|reg_q_3_|regout       ;
;   4.023 ;   0.816 ; FF ; IC   ; 1      ; LCCOMB_X61_Y17_N2  ; u_uw_uart|ix39480z52928|datac   ;
;   4.345 ;   0.322 ; FR ; CELL ; 1      ; LCCOMB_X61_Y17_N2  ; u_uw_uart|ix39480z52928|combout ;
;   4.896 ;   0.551 ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N28 ; u_uw_uart|ix39480z52924|dataa   ;
;   5.408 ;   0.512 ; RR ; CELL ; 3      ; LCCOMB_X61_Y17_N28 ; u_uw_uart|ix39480z52924|combout ;
;   5.713 ;   0.305 ; RR ; IC   ; 1      ; LCCOMB_X61_Y17_N24 ; u_uw_uart|ix21084z52924|datad   ;
;   5.891 ;   0.178 ; RR ; CELL ; 16     ; LCCOMB_X61_Y17_N24 ; u_uw_uart|ix21084z52924|combout ;
;   6.392 ;   0.501 ; RR ; IC   ; 1      ; LCFF_X62_Y17_N23   ; u_uw_uart|reg_q_11_|sclr        ;
;   6.972 ;   0.580 ; RF ; CELL ; 1      ; LCFF_X62_Y17_N23   ; uw_uart:u_uw_uart|waitcount_11_ ;
+---------+---------+----+------+--------+--------------------+---------------------------------+

+---------------------------------------------------------------------------------------------+
; Data Required Path                                                                          ;
+---------+---------+----+------+--------+------------------+---------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location         ; Element                         ;
+---------+---------+----+------+--------+------------------+---------------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                  ; latch edge time                 ;
; 3.930   ; 2.930   ;    ;      ;        ;                  ; clock path                      ;
;   3.930 ;   2.930 ; R  ;      ;        ;                  ; clock network delay             ;
; 3.968   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X62_Y17_N23 ; uw_uart:u_uw_uart|waitcount_11_ ;
+---------+---------+----+------+--------+------------------+---------------------------------+


