{
  "module_name": "dma_ch_4_regs.h",
  "hash_id": "44c7a1e4fcaff0f1eb4ac84c9541a5118bcc4945f5557e86ecd01ff9cba13b9a",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/dma_ch_4_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_DMA_CH_4_REGS_H_\n#define ASIC_REG_DMA_CH_4_REGS_H_\n\n \n\n#define mmDMA_CH_4_CFG0                                              0x421000\n\n#define mmDMA_CH_4_CFG1                                              0x421004\n\n#define mmDMA_CH_4_ERRMSG_ADDR_LO                                    0x421008\n\n#define mmDMA_CH_4_ERRMSG_ADDR_HI                                    0x42100C\n\n#define mmDMA_CH_4_ERRMSG_WDATA                                      0x421010\n\n#define mmDMA_CH_4_RD_COMP_ADDR_LO                                   0x421014\n\n#define mmDMA_CH_4_RD_COMP_ADDR_HI                                   0x421018\n\n#define mmDMA_CH_4_RD_COMP_WDATA                                     0x42101C\n\n#define mmDMA_CH_4_WR_COMP_ADDR_LO                                   0x421020\n\n#define mmDMA_CH_4_WR_COMP_ADDR_HI                                   0x421024\n\n#define mmDMA_CH_4_WR_COMP_WDATA                                     0x421028\n\n#define mmDMA_CH_4_LDMA_SRC_ADDR_LO                                  0x42102C\n\n#define mmDMA_CH_4_LDMA_SRC_ADDR_HI                                  0x421030\n\n#define mmDMA_CH_4_LDMA_DST_ADDR_LO                                  0x421034\n\n#define mmDMA_CH_4_LDMA_DST_ADDR_HI                                  0x421038\n\n#define mmDMA_CH_4_LDMA_TSIZE                                        0x42103C\n\n#define mmDMA_CH_4_COMIT_TRANSFER                                    0x421040\n\n#define mmDMA_CH_4_STS0                                              0x421044\n\n#define mmDMA_CH_4_STS1                                              0x421048\n\n#define mmDMA_CH_4_STS2                                              0x42104C\n\n#define mmDMA_CH_4_STS3                                              0x421050\n\n#define mmDMA_CH_4_STS4                                              0x421054\n\n#define mmDMA_CH_4_SRC_ADDR_LO_STS                                   0x421058\n\n#define mmDMA_CH_4_SRC_ADDR_HI_STS                                   0x42105C\n\n#define mmDMA_CH_4_SRC_TSIZE_STS                                     0x421060\n\n#define mmDMA_CH_4_DST_ADDR_LO_STS                                   0x421064\n\n#define mmDMA_CH_4_DST_ADDR_HI_STS                                   0x421068\n\n#define mmDMA_CH_4_DST_TSIZE_STS                                     0x42106C\n\n#define mmDMA_CH_4_RD_RATE_LIM_EN                                    0x421070\n\n#define mmDMA_CH_4_RD_RATE_LIM_RST_TOKEN                             0x421074\n\n#define mmDMA_CH_4_RD_RATE_LIM_SAT                                   0x421078\n\n#define mmDMA_CH_4_RD_RATE_LIM_TOUT                                  0x42107C\n\n#define mmDMA_CH_4_WR_RATE_LIM_EN                                    0x421080\n\n#define mmDMA_CH_4_WR_RATE_LIM_RST_TOKEN                             0x421084\n\n#define mmDMA_CH_4_WR_RATE_LIM_SAT                                   0x421088\n\n#define mmDMA_CH_4_WR_RATE_LIM_TOUT                                  0x42108C\n\n#define mmDMA_CH_4_CFG2                                              0x421090\n\n#define mmDMA_CH_4_TDMA_CTL                                          0x421100\n\n#define mmDMA_CH_4_TDMA_SRC_BASE_ADDR_LO                             0x421104\n\n#define mmDMA_CH_4_TDMA_SRC_BASE_ADDR_HI                             0x421108\n\n#define mmDMA_CH_4_TDMA_SRC_ROI_BASE_0                               0x42110C\n\n#define mmDMA_CH_4_TDMA_SRC_ROI_SIZE_0                               0x421110\n\n#define mmDMA_CH_4_TDMA_SRC_VALID_ELEMENTS_0                         0x421114\n\n#define mmDMA_CH_4_TDMA_SRC_START_OFFSET_0                           0x421118\n\n#define mmDMA_CH_4_TDMA_SRC_STRIDE_0                                 0x42111C\n\n#define mmDMA_CH_4_TDMA_SRC_ROI_BASE_1                               0x421120\n\n#define mmDMA_CH_4_TDMA_SRC_ROI_SIZE_1                               0x421124\n\n#define mmDMA_CH_4_TDMA_SRC_VALID_ELEMENTS_1                         0x421128\n\n#define mmDMA_CH_4_TDMA_SRC_START_OFFSET_1                           0x42112C\n\n#define mmDMA_CH_4_TDMA_SRC_STRIDE_1                                 0x421130\n\n#define mmDMA_CH_4_TDMA_SRC_ROI_BASE_2                               0x421134\n\n#define mmDMA_CH_4_TDMA_SRC_ROI_SIZE_2                               0x421138\n\n#define mmDMA_CH_4_TDMA_SRC_VALID_ELEMENTS_2                         0x42113C\n\n#define mmDMA_CH_4_TDMA_SRC_START_OFFSET_2                           0x421140\n\n#define mmDMA_CH_4_TDMA_SRC_STRIDE_2                                 0x421144\n\n#define mmDMA_CH_4_TDMA_SRC_ROI_BASE_3                               0x421148\n\n#define mmDMA_CH_4_TDMA_SRC_ROI_SIZE_3                               0x42114C\n\n#define mmDMA_CH_4_TDMA_SRC_VALID_ELEMENTS_3                         0x421150\n\n#define mmDMA_CH_4_TDMA_SRC_START_OFFSET_3                           0x421154\n\n#define mmDMA_CH_4_TDMA_SRC_STRIDE_3                                 0x421158\n\n#define mmDMA_CH_4_TDMA_SRC_ROI_BASE_4                               0x42115C\n\n#define mmDMA_CH_4_TDMA_SRC_ROI_SIZE_4                               0x421160\n\n#define mmDMA_CH_4_TDMA_SRC_VALID_ELEMENTS_4                         0x421164\n\n#define mmDMA_CH_4_TDMA_SRC_START_OFFSET_4                           0x421168\n\n#define mmDMA_CH_4_TDMA_SRC_STRIDE_4                                 0x42116C\n\n#define mmDMA_CH_4_TDMA_DST_BASE_ADDR_LO                             0x421170\n\n#define mmDMA_CH_4_TDMA_DST_BASE_ADDR_HI                             0x421174\n\n#define mmDMA_CH_4_TDMA_DST_ROI_BASE_0                               0x421178\n\n#define mmDMA_CH_4_TDMA_DST_ROI_SIZE_0                               0x42117C\n\n#define mmDMA_CH_4_TDMA_DST_VALID_ELEMENTS_0                         0x421180\n\n#define mmDMA_CH_4_TDMA_DST_START_OFFSET_0                           0x421184\n\n#define mmDMA_CH_4_TDMA_DST_STRIDE_0                                 0x421188\n\n#define mmDMA_CH_4_TDMA_DST_ROI_BASE_1                               0x42118C\n\n#define mmDMA_CH_4_TDMA_DST_ROI_SIZE_1                               0x421190\n\n#define mmDMA_CH_4_TDMA_DST_VALID_ELEMENTS_1                         0x421194\n\n#define mmDMA_CH_4_TDMA_DST_START_OFFSET_1                           0x421198\n\n#define mmDMA_CH_4_TDMA_DST_STRIDE_1                                 0x42119C\n\n#define mmDMA_CH_4_TDMA_DST_ROI_BASE_2                               0x4211A0\n\n#define mmDMA_CH_4_TDMA_DST_ROI_SIZE_2                               0x4211A4\n\n#define mmDMA_CH_4_TDMA_DST_VALID_ELEMENTS_2                         0x4211A8\n\n#define mmDMA_CH_4_TDMA_DST_START_OFFSET_2                           0x4211AC\n\n#define mmDMA_CH_4_TDMA_DST_STRIDE_2                                 0x4211B0\n\n#define mmDMA_CH_4_TDMA_DST_ROI_BASE_3                               0x4211B4\n\n#define mmDMA_CH_4_TDMA_DST_ROI_SIZE_3                               0x4211B8\n\n#define mmDMA_CH_4_TDMA_DST_VALID_ELEMENTS_3                         0x4211BC\n\n#define mmDMA_CH_4_TDMA_DST_START_OFFSET_3                           0x4211C0\n\n#define mmDMA_CH_4_TDMA_DST_STRIDE_3                                 0x4211C4\n\n#define mmDMA_CH_4_TDMA_DST_ROI_BASE_4                               0x4211C8\n\n#define mmDMA_CH_4_TDMA_DST_ROI_SIZE_4                               0x4211CC\n\n#define mmDMA_CH_4_TDMA_DST_VALID_ELEMENTS_4                         0x4211D0\n\n#define mmDMA_CH_4_TDMA_DST_START_OFFSET_4                           0x4211D4\n\n#define mmDMA_CH_4_TDMA_DST_STRIDE_4                                 0x4211D8\n\n#define mmDMA_CH_4_MEM_INIT_BUSY                                     0x4211FC\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}