<?xml version="1.0"?>
<Interface Version="1" Minor="1">
	<Ifc Id="ROOT" Top="1">
		<Bus Id="SRAM1_DATA">
			<Port Id="0" Dir="INOUT"/>
			<Port Id="1" Dir="INOUT"/>
			<Port Id="2" Dir="INOUT"/>
			<Port Id="3" Dir="INOUT"/>
			<Port Id="4" Dir="INOUT"/>
			<Port Id="5" Dir="INOUT"/>
			<Port Id="6" Dir="INOUT"/>
			<Port Id="7" Dir="INOUT"/>
			<Port Id="8" Dir="INOUT"/>
			<Port Id="9" Dir="INOUT"/>
			<Port Id="10" Dir="INOUT"/>
			<Port Id="11" Dir="INOUT"/>
			<Port Id="12" Dir="INOUT"/>
			<Port Id="13" Dir="INOUT"/>
			<Port Id="14" Dir="INOUT"/>
			<Port Id="15" Dir="INOUT"/>
		</Bus>
		<Bus Id="SRAM2_DATA">
			<Port Id="0" Dir="INOUT"/>
			<Port Id="1" Dir="INOUT"/>
			<Port Id="2" Dir="INOUT"/>
			<Port Id="3" Dir="INOUT"/>
			<Port Id="4" Dir="INOUT"/>
			<Port Id="5" Dir="INOUT"/>
			<Port Id="6" Dir="INOUT"/>
			<Port Id="7" Dir="INOUT"/>
			<Port Id="8" Dir="INOUT"/>
			<Port Id="9" Dir="INOUT"/>
			<Port Id="10" Dir="INOUT"/>
			<Port Id="11" Dir="INOUT"/>
			<Port Id="12" Dir="INOUT"/>
			<Port Id="13" Dir="INOUT"/>
			<Port Id="14" Dir="INOUT"/>
			<Port Id="15" Dir="INOUT"/>
		</Bus>
		<Bus Id="SRAM1_ADDR">
			<Port Id="0" Dir="OUT"/>
			<Port Id="1" Dir="OUT"/>
			<Port Id="2" Dir="OUT"/>
			<Port Id="3" Dir="OUT"/>
			<Port Id="4" Dir="OUT"/>
			<Port Id="5" Dir="OUT"/>
			<Port Id="6" Dir="OUT"/>
			<Port Id="7" Dir="OUT"/>
			<Port Id="8" Dir="OUT"/>
			<Port Id="9" Dir="OUT"/>
			<Port Id="10" Dir="OUT"/>
			<Port Id="11" Dir="OUT"/>
			<Port Id="12" Dir="OUT"/>
			<Port Id="13" Dir="OUT"/>
			<Port Id="14" Dir="OUT"/>
			<Port Id="15" Dir="OUT"/>
			<Port Id="16" Dir="OUT"/>
			<Port Id="17" Dir="OUT"/>
		</Bus>
		<Bus Id="SRAM2_ADDR">
			<Port Id="0" Dir="OUT"/>
			<Port Id="1" Dir="OUT"/>
			<Port Id="2" Dir="OUT"/>
			<Port Id="3" Dir="OUT"/>
			<Port Id="4" Dir="OUT"/>
			<Port Id="5" Dir="OUT"/>
			<Port Id="6" Dir="OUT"/>
			<Port Id="7" Dir="OUT"/>
			<Port Id="8" Dir="OUT"/>
			<Port Id="9" Dir="OUT"/>
			<Port Id="10" Dir="OUT"/>
			<Port Id="11" Dir="OUT"/>
			<Port Id="12" Dir="OUT"/>
			<Port Id="13" Dir="OUT"/>
			<Port Id="14" Dir="OUT"/>
			<Port Id="15" Dir="OUT"/>
			<Port Id="16" Dir="OUT"/>
			<Port Id="17" Dir="OUT"/>
		</Bus>
		<Bus Id="VGA_B">
			<Port Id="0" Dir="OUT"/>
			<Port Id="1" Dir="OUT"/>
			<Port Id="2" Dir="OUT"/>
		</Bus>
		<Bus Id="VGA_G">
			<Port Id="0" Dir="OUT"/>
			<Port Id="1" Dir="OUT"/>
			<Port Id="2" Dir="OUT"/>
		</Bus>
		<Bus Id="VGA_R">
			<Port Id="0" Dir="OUT"/>
			<Port Id="1" Dir="OUT"/>
			<Port Id="2" Dir="OUT"/>
		</Bus>
		<Bus Id="Light">
			<Port Id="0" Dir="OUT"/>
			<Port Id="1" Dir="OUT"/>
			<Port Id="2" Dir="OUT"/>
			<Port Id="3" Dir="OUT"/>
			<Port Id="4" Dir="OUT"/>
			<Port Id="5" Dir="OUT"/>
			<Port Id="6" Dir="OUT"/>
			<Port Id="7" Dir="OUT"/>
			<Port Id="8" Dir="OUT"/>
			<Port Id="9" Dir="OUT"/>
			<Port Id="10" Dir="OUT"/>
			<Port Id="11" Dir="OUT"/>
			<Port Id="12" Dir="OUT"/>
			<Port Id="13" Dir="OUT"/>
			<Port Id="14" Dir="OUT"/>
			<Port Id="15" Dir="OUT"/>
		</Bus>
		<Bus Id="DYP1">
			<Port Id="0" Dir="OUT"/>
			<Port Id="1" Dir="OUT"/>
			<Port Id="2" Dir="OUT"/>
			<Port Id="3" Dir="OUT"/>
			<Port Id="4" Dir="OUT"/>
			<Port Id="5" Dir="OUT"/>
			<Port Id="6" Dir="OUT"/>
		</Bus>
		<Bus Id="DYP2">
			<Port Id="0" Dir="OUT"/>
			<Port Id="1" Dir="OUT"/>
			<Port Id="2" Dir="OUT"/>
			<Port Id="3" Dir="OUT"/>
			<Port Id="4" Dir="OUT"/>
			<Port Id="5" Dir="OUT"/>
			<Port Id="6" Dir="OUT"/>
		</Bus>
		<Bus Id="Switch">
			<Port Id="0" Dir="IN"/>
			<Port Id="1" Dir="IN"/>
			<Port Id="2" Dir="IN"/>
			<Port Id="3" Dir="IN"/>
			<Port Id="4" Dir="IN"/>
			<Port Id="5" Dir="IN"/>
			<Port Id="6" Dir="IN"/>
			<Port Id="7" Dir="IN"/>
			<Port Id="8" Dir="IN"/>
			<Port Id="9" Dir="IN"/>
			<Port Id="10" Dir="IN"/>
			<Port Id="11" Dir="IN"/>
			<Port Id="12" Dir="IN"/>
			<Port Id="13" Dir="IN"/>
			<Port Id="14" Dir="IN"/>
			<Port Id="15" Dir="IN"/>
		</Bus>
		<Port Id="COM_rdn" Dir="OUT"/>
		<Port Id="COM_wrn" Dir="OUT"/>
		<Port Id="SRAM2_EN" Dir="OUT"/>
		<Port Id="VGA_HS" Dir="OUT"/>
		<Port Id="PS2_DATA" Dir="IN"/>
		<Port Id="rst" Dir="IN"/>
		<Port Id="clk_11M" Dir="IN"/>
		<Port Id="SRAM2_OE" Dir="OUT"/>
		<Port Id="SRAM1_EN" Dir="OUT"/>
		<Port Id="clk_manual" Dir="IN"/>
		<Port Id="VGA_VS" Dir="OUT"/>
		<Port Id="SRAM2_WE" Dir="OUT"/>
		<Port Id="SRAM1_OE" Dir="OUT"/>
		<Port Id="COM_tbre" Dir="IN"/>
		<Port Id="clk_50M" Dir="IN"/>
		<Port Id="SRAM1_WE" Dir="OUT"/>
		<Port Id="COM_tsre" Dir="IN"/>
		<Port Id="COM_data_ready" Dir="IN"/>
		<Port Id="clk_PS2" Dir="IN"/>
	</Ifc>
</Interface>

