# Anima√ß√£o de Segmentos com M√°quina de Estados em VHDL

Este projeto implementa uma **m√°quina de estados finita (FSM)** em VHDL para animar os LEDs de um display de 7 segmentos (simulado como vetor), controlando o sentido da anima√ß√£o atrav√©s de uma entrada de dire√ß√£o (`direction`) e a velocidade com um divisor de clock configur√°vel.

## üìÅ Arquivos do Projeto

| Arquivo               | Descri√ß√£o |
|------------------------|-----------|
| `seven_segs.vhd`          | Converte o vetor de 8 bits para controle dos segmentos de um display.|
| `clock_divider.vhd`       | Divide o clock de entrada com base na entrada `speed`. |
| `fsm_animation_segs.vhd`  | Implementa a m√°quina de estados que gera a anima√ß√£o dos segmentos. |
| `animation_segs.vhd`      | M√≥dulo top-level que integra o divisor de clock e a FSM de anima√ß√£o. |
| `tb_animation_segs.vhd`   | Testbench que simula o comportamento da FSM com controle de dire√ß√£o e velocidade. |
| `tb.do`   | Script do ModelSim que compila os arquivos VHDL do projeto, roda a simula√ß√£o do testbench `tb_animation_segs` e exibe os sinais. |

---

## ‚öôÔ∏è Organiza√ß√£o do projeto

Os blocos e sinais est√£o conectados como ilustra abaixo:

![Diagrama de Blocos ](media/diagrama_blocos.png)

A FSM possui estados definidos para alternar os bits acesos em `segs`, com comportamento dependente do sinal `direction` e o controle de velocidade √© feito por um contador interno que depende do valor do vetor `speed`.


| Sinal       | Dire√ß√£o | Tipo                           | Descri√ß√£o                                                                 |
|------------|-----------|--------------------------------|-----------------------------------------------------------------------------|
| `clk`      | in        | `std_logic`                    | Clock principal do sistema                                                 |
| `direction`| in        | `std_logic`                    | Dire√ß√£o da anima√ß√£o ('0' para esquerda, '1' para direita)                  |
| `rst`      | in        | `std_logic`                    | Sinal de reset s√≠ncrono para reiniciar a anima√ß√£o                          |
| `speed`    | in        | `std_logic_vector(1 downto 0)` | Sele√ß√£o da velocidade (2 bits = 4 velocidades poss√≠veis)                   |
| `segs`     | out       | `std_logic_vector(7 downto 0)` | Sa√≠da para os segmentos do display (ativo baixo ou alto, depende do hardware) |



A FSM percorre estados que representam padr√µes nos 8 bits de sa√≠da (`segs`), acendendo um bit por vez da esquerda para a direita ou vice-versa, conforme a dire√ß√£o:

```text
Dire√ß√£o = '1':   A ‚Üí AB ‚Üí ... ‚Üí FA
Dire√ß√£o = '0':   A ‚Üí FA ‚Üí ... ‚Üí AB
```

![Estados da M√°quina de Estados](media/fsm_states.png)

## üîÅ Simula√ß√£o

A simula√ß√£o foi realizada no ModelSim com testes (`tb_animation_segs.vhd`), que gera est√≠mulos para `clk`, `rst`, `speed `e `direction`.

### üì∑ Screenshot da simula√ß√£o

![Simula√ß√£o no ModelSim](media/simulacao_modelsim.png)

## S√≠ntese e grava√ß√£o do projeto

| Arquivo       | Descri√ß√£o|
|------------|-----------|
| `de10_lite.vhd` |	Arquivo top-level do projeto, conecta todos os blocos √† placa|
|`clk.vhd `|PLL para gerar clock est√°vel a partir do ADC_CLK_10|


1. Abra o projeto `de10_lite.qpf` no Quartus.
2. Compile o projeto *Processing > Start Compilation*.
3. Grave o arquivo na placa em *Tools > Programmer*.
4. Use as chaves SW7 (reset), SW6 (dire√ß√£o) e SW1-SW0 (velocidade da anima√ß√£o).


### GIF do funcionamento

![GIF da anima√ß√£o](media/animation_gif.gif)



## Continua√ß√£o ‚Äì Integra√ß√£o de hardware e barramento

Para permitir que a anima√ß√£o do display de 7 segmentos seja controlada pelo processador, foi desenvolvido um perif√©rico de hardware mapeado em mem√≥ria.

Inicialmente, foi criado o m√≥dulo 'animation_segs.vhd', respons√°vel apenas pela l√≥gica da anima√ß√£o, incluindo controle de velocidade, dire√ß√£o e gera√ß√£o dos sinais para o display de 7 segmentos. Esse m√≥dulo funciona de forma independente do processador.

Em seguida, foi implementado o m√≥dulo 'animation_bus.vhd', que realiza a interface entre o hardware da anima√ß√£o e o barramento de dados do softcore RISC-V. Esse m√≥dulo segue o mesmo padr√£o dos demais perif√©ricos do projeto e permite que o processador configure a anima√ß√£o por meio de registradores internos.

Os registradores implementados utilizam endere√ßamento por palavra e possuem as seguintes fun√ß√µes:

- Endere√ßo base ('MY_WORD_ADRESS`): habilita ou reseta a anima√ß√£o.
- Endere√ßo base + 1: define a dire√ß√£o da anima√ß√£o.
- Endere√ßo base + 2: seleciona a velocidade da anima√ß√£o.

Para integrar o novo perif√©rico ao sistema, o arquivo 'iodatabusmux.vhd' foi modificado, adicionando o mapeamento do perif√©rico de anima√ß√£o no espa√ßo de E/S. Dessa forma, o processador consegue acessar corretamente o novo dispositivo por meio do barramento.

A integra√ß√£o foi validada por meio de simula√ß√£o em VHDL no ModelSim, utilizando o testbench original do projeto.

A gera√ß√£o e execu√ß√£o de um arquivo '.hex' contendo c√≥digo em C para controle da anima√ß√£o, n√£o foi implementado corretamento, de forma que o projeto foi a correta integra√ß√£o ao barramento do softcore.


Durante o desenvolvimento, foi necess√°rio compreender e adaptar a arquitetura de barramento do projeto base. Em especial, foi realizada a an√°lise do funcionamento do 'iodatabusmux.vhd' , respons√°vel por selecionar qual perif√©rico responde √†s leituras do processador com base no endere√ßo acessado.

Para isso, foi adicionado um novo sinal de retorno de dados ('ddata_r_animation')  e o respectivo mapeamento de endere√ßo, garantindo que o perif√©rico de anima√ß√£o pudesse coexistir com os demais dispositivos j√° presentes no sistema, sem conflito de endere√ßos.

Al√©m disso, o testbench original do projeto foi ajustado para incluir a inst√¢ncia do novo perif√©rico, mantendo todos os perif√©ricos existentes e o funcionamento completo do softcore. 

A simula√ß√£o permitiu validar n√£o apenas o funcionamento isolado do hardware da anima√ß√£o, mas tamb√©m sua integra√ß√£o correta ao barramento de dados do processador, confirmando que o perif√©rico responde ao endere√ßo configurado e interage corretamente com a arquitetura do sistema.


