# 演習問題5.21

回路の概略は以下の通り。

<img src="https://horie-t.github.io/DigitalDesignAndComputerArchitecture-Ans/images/ex5-21/ex5-21-SignExtend.svg" width="240px" />

SystemVerilogのHDL記述は、以下の記述となる。

assgin y = {4{a[3]},a};
