{
  "section_num": "2.4",
  "title": "无源器件",
  "start_line": 1063,
  "end_line": 1146,
  "content": "### 2.4 无源器件\n#### 2.4.1 集成电阻\n电阻在模拟电路中是一个必不可少的元件, 在电路中主要有电流取样、定义、负载、电平变换等作用,并具体表现在各类典型的应用结构中。如:电阻串联分压结构的电压设定与移位,自偏置结构中支路电流的精确定义,电阻电容 ${RC}$ 充放电的延迟控制,放大电路或动态逻辑的负载,静电放电 ESD 中的限流保护等。从电阻的性质上看,有线性电阻和非线性电阻、交流电阻与直流电阻的区别；从物理结构上看,则有无源电阻与有源电阻的区分。\n线性电阻是指电阻的阻值不随电压或电流的工作点而变化, 因此线性电阻对减小模拟信号处理所要求的低失真至关重要。通常有源器件构成的电阻因受其工作点稳定程度及其自身线性范围的影响, 很难做到很高的线性度。无源电阻可以克服此不足, 但以扩散和多晶结构为主要代表的无源电阻,其阻值的绝对精度不高,工艺、温度的稳定性较差,且芯片占用的面积较大。\n在集成电路之中, 线性电阻主要包含扩散结构类型与薄膜类型的两大类电阻。其中扩散电阻包括阱电阻和 ${\\mathrm{n}}^{ + }$ 、 ${\\mathrm{p}}^{ + }$ 电阻等,常用的薄膜电阻包括多晶电阻与金属薄膜电阻等。各类电阻的方块电阻及其温度系数存在明显的差异。通常薄膜电阻的精度相对更高,并且寄生电容小,对电路高频性能的影响小,此外,方块电阻大、占用芯片面积小,因此在模拟电路中得到了广泛的应用。\n电阻阻值由电阻材料及电阻尺寸和引线接触等因素决定, 由材料体性质决定的本征电阻为\n$$\nR = \\rho \\frac{L}{S} = \\frac{1}{\\sigma }\\frac{L}{S} = \\frac{\\rho }{d}\\frac{L}{W} = {R}_{\\square }\\frac{L}{W} \\tag{2 - 77}\n$$\n对于方块电阻 ${R}_{\\square }$ ,则由与掺杂半导体浓度相关联的电阻率 $\\rho$ (或导电率 $\\sigma  = 1/\\rho$ ) 以及扩散或电阻膜厚度 $d$ 决定。 $L\\text{、}W$ 分别为电阻的长度和宽度, $L/W$ 为电阻方块数。对于重掺杂多晶低阻,其方块电阻为几十欧姆量级,主要用于多晶硅栅或连线,而轻掺杂多晶高阻, 其方块电阻为几千欧姆量级,可作限流电阻。在半导体集成电路中,绝对精度准确的电阻很难实现,而同类型电阻间的相对精度则易于实现在模拟电路设计中,应充分利用电阻的这一重要特性,多采用匹配型电阻图形设计。只有定义支路偏置电流的电阻,才需要考虑绝对的精度控制。\n不同类型电阻的特征参数表现出明显的差异, 如表 2-1 所示。选择电阻一般先从成本入手,并根据合适的方块电阻从各类可选范围内确定精度高且温度系数小的电阻结构类型。 如果单一电阻无法满足电路要求, 可采用以上不同类型电阻形成复合电阻结构, 通过调节不同类型电阻的比例成分,对等效电阻的温度系数进行有效调配和控制。\n表 2-1 不同结构类型电阻特征参数的典型范围\n<table><tr><td>电阻类型</td><td>方块电阻 $\\left( {\\Omega /\\square }\\right)$</td><td>精度(%)</td><td>温度系数 $\\left( {\\times {10}^{-6}/{}^{ \\circ  }\\mathrm{C}}\\right)$</td><td>电压系数 $\\left( {\\times {10}^{-6}/\\mathrm{V}}\\right)$</td></tr><tr><td>${\\mathrm{N}}^{ + }$ 扩散</td><td>30~50</td><td>${20} \\sim  {40}$</td><td>${200}\\mathrm{k} \\sim  1\\mathrm{\\;k}$</td><td>${50} \\sim  {300}$</td></tr><tr><td>${\\mathrm{P}}^{ + }$ 扩散</td><td>50~150</td><td>20~40</td><td>${200}\\mathrm{k} \\sim  1\\mathrm{\\;k}$</td><td>50~300</td></tr><tr><td>$\\mathrm{N}$ 阱</td><td>$2\\mathrm{k} \\sim  4\\mathrm{k}$</td><td>${15} \\sim  {30}$</td><td>$5\\mathrm{k} \\sim  8\\mathrm{k}$</td><td>10 k</td></tr><tr><td>P 阱</td><td>$2\\mathrm{k} \\sim  4\\mathrm{k}$</td><td>${15} \\sim  {30}$</td><td>$5\\mathrm{\\;k}$</td><td>${10}\\mathrm{k}$</td></tr><tr><td>低阻多晶</td><td>${15} \\sim  {20}$</td><td>${25} \\sim  {40}$</td><td>${500}\\mathrm{k} \\sim  {1.5}\\mathrm{\\;k}$</td><td>20~200</td></tr><tr><td>高阻多晶</td><td>$1\\mathrm{k} \\sim  4\\mathrm{k}$</td><td>${10} \\sim  {25}$</td><td>$- 3\\mathrm{k} \\sim   - 5\\mathrm{k}$</td><td>$- {500} \\sim   - {5000}$</td></tr></table>\n未掺杂的多晶硅近似绝缘体的性质,电阻高达 ${10}^{12}\\Omega$ ,即 $\\mathrm{T}\\Omega$ 的量级。在数模混合 CMOS集成电路中,控制轻掺杂多晶硅的掺杂量,方块电阻可控制在 $\\mathrm{k}\\Omega /\\square$ 的量级,并表现为负温度系数。电阻的精度和电容及电压效应相对较低, 可用于支路电流定义电阻。当多晶硅采用重掺杂后,方块电阻降低到 ${15} \\sim  {20\\Omega }/\\square$ 的量级,并具有 ${1000} \\times  {10}^{-6}/{}^{ \\circ  }\\mathrm{C}$ 量级的正温度系数,可用于 MOS 管的多晶硅栅或多晶互联引线。\n多晶电阻是一种对掺杂淀积材料刻蚀, 即通过对方块电阻及电阻图形的定义而形成的一种相对精度比较高的电阻。薄膜电阻是采用类似结构和工艺的一种精确电阻, 其温度系数下降到 ${100} \\times  {10}^{-6}/{}^{ \\circ  }\\mathrm{C}$ ,同时通过激光修调,可精确控制其阻值。\n通过扩散或离子注入形成的阱电阻或 ${\\mathrm{n}}^{ + }\\text{、}{\\mathrm{p}}^{ + }$ 电阻,不但电阻的精度低,而且温度系数大,并通常表现为 $\\left( {{1000} \\sim  {3000}}\\right)  \\times  {10}^{-6}/{}^{ \\circ  }\\mathrm{C}$ 的正温度系数,同时此类电阻中寄生 $\\mathrm{{PN}}$ 结的反偏隔离使高频特性变差。因此,这类电阻一般只用于对精度要求较低的限流应用场合。\n实际上,即使对线性电阻,其温度系数和电压系数通常也表现出一定程度的非线性,并对信号处理的非线性失真产生一定的贡献。在 SPICE 的电路模拟分析中, 通常采用两阶温度系数描述电阻温度的非线性特性, 即\n$$\nR\\left( T\\right)  = R\\left\\lbrack  {1 + {T}_{\\mathrm{{Cl}}}\\left( {T - {T}_{0}}\\right)  + {T}_{\\mathrm{C}2}{\\left( T - {T}_{0}\\right) }^{2}}\\right\\rbrack   \\tag{2 - 78}\n$$\n式中: ${T}_{\\mathrm{{Cl}}}$ ——电阻的线性温度系数,主要在常温附近起作用；\n${T}_{\\mathrm{C}2}$ ——两阶非线性温度系数,主要在高温范围内起作用。\n对于电阻的电压特性,可采用类似的近似模拟方式。\n电阻的绝对精度受工艺水平的限制,在工艺和电阻类型确定的条件下,电阻的精度主要由其图形参数 $L/W$ 的精度决定,因此对于高精度匹配电阻必须采取对称的版图设计。考虑到电阻绝对精度的提高受到很大的限制, 电路设计中, 除了偏置电路中电流定义电阻需要比较精确的阻值外,一般电路设计中应尽量避免采用单独的绝对高精度电阻,而应采用电阻的匹配设计,以提高电阻设计的精度。\n从电阻的面积利用效率和精度考虑, 不同阻值的电阻可采用基本电阻条的串联或并联组合构成方式。因此,基本电阻条的设计十分关键,兼顾面积效率、图形分辨率等因素,单一电阻条的方块数可选择在 ${20} \\sim  {100}$ 之间,以 $1\\mathrm{\\;k}\\Omega /\\square$ 的多晶电阻为例,每个基本电阻条的阻值在 ${20} \\sim  {100}\\mathrm{k}\\Omega$ 之间。通常,由于 $L \\gg  W$ ,多晶电阻的图形误差主要由电阻的宽度 $W$ 决定,而受电阻长度 $L$ 的影响很小,因此 $W$ 及电阻条之间的间距应比设计规则限定的最小尺寸留有一定的余度,保持电阻精度同时降低分布电容的影响。最后,在电阻边界的两端,应增加虚设电阻,强制边界条件与内部条件近似相同,以进一步提高电阻的匹配精度。图 2-15(a)给出了基本电阻版图的示意结构,当单元电阻条依次串联构成大电阻或相互并联构成小电阻时,可采用 $\\mathrm{{Al}}$ 引线在电阻端头互联完成电阻单元的串并联,该结构的特点是电阻精度高；此外可采用 $\\mathrm{U}$ 形多晶在端头依次连接,其特点是图形利用率较高, $\\mathrm{U}$ 形的弯折部分对电阻阻值也有影响, 但弯曲部分尤其是拐角部分的方块电阻值发生变化, 并且与图形形状关系紧密, 使电阻控制的均匀一致性受到限制。\n图 2-15(b) 给出了两个 $1 : 1$ 匹配电阻的版图对称匹配结构示意图,可采用 $\\mathrm{U}$ 形电阻单元的交叉嵌套式结构,也可采用单元电阻条的 Al 引线交叉互联结构,虽然图形利用率略有降低, 但电阻的控制精度提高, 并且对匹配电阻的比值控制更加方便。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_39_177_256_1185_499_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_39_177_256_1185_499_0.jpg)\n图 2-15 提高电阻精度的结构\n扩散区或引线的寄生电阻效应,对器件和电路的交直流性能产生重要影响,由于寄生电阻的分布特性,寄生电阻的大小和分布直接取决于电路版图结构的设计。电路布局布线合理,尤其是电源、地和信号线的接触孔均匀分布,一方面可降低接触电阻的大小,同时控制信号在电流通路上的运行轨迹,以使等效寄生电阻降到最低,实现最优的电路性能。\n交流电阻是一种小信号电阻,而直流电阻则是一种大信号电阻。对于线性电阻而言,直流电阻与交流电阻的阻值大小完全相同；但对于非线性电阻,则两者存在很大的区别。以工作在饱和区下的 MOS 有源非线性电阻为例, 其直流电阻为原点到工作点 Q 两点间直线斜率的倒数,而交流电阻为电流曲线在 $\\mathrm{Q}$ 点的切线斜率的倒数,因此交流电阻远远大于其直流电阻。利用此性质, 将有源 MOS 管的输出交流大电阻代替普通的线性电阻作为放大器的负载,可以有效提高增益。另一方面,以二极管的正向导通特性为例,其电阻特性正好相反,其交流电阻远小于静态点下的直流电阻,从而可起到近似的稳压而非恒流作用。\n#### 2.4.2 集成电容\n电容是一种对电荷信号进行处理的无源器件。与电阻类似, 电容在数模混合电路系统中有十分广泛的应用,如运放中的频率补偿、振荡器中的线性充放电电压控制等；此外,积分电路、滤波电路、电源去耦、开关电容电路、延迟电路、启动电路、输入信号的直流隔离等电路结构,都离不开电容器件。当然,不同的应用领域,对电容的精度和线性度的要求不尽相同。 在 CMOS 工艺中, 通常采用平板电容和 MOS 电容两种不同的类型, 此外还有与偏置电压有关的 PN 结非线性电容和引线寄生电容等。平板电容的线性度和一致性良好, 而 MOS 电容的单位面积电容容量大,节省面积。各类寄生电容在电路应用中一般需要进行有效抑制。\n平板电容是实现高精度线性电容器的一种理想电容结构,电容的上下极板可为多晶硅或金属 $\\mathrm{{Al}}$ 。上下极板的公共面积 $S$ 定义为电容器的面积,则平板电容为\n$$\nC = A{C}_{0} = A\\frac{\\varepsilon }{{t}_{\\mathrm{{ox}}}} = A\\frac{{\\varepsilon }_{0}{\\varepsilon }_{\\mathrm{{ox}}}}{{t}_{\\mathrm{{ox}}}} \\tag{2 - 79}\n$$\n式中 ${C}_{0}$ 为单位面积电容,又称比容,主要由氧化层介电常数 $\\varepsilon$ 、氧化层厚度 ${t}_{\\mathrm{{ox}}}$ 等参数决定。 为提高 ${C}_{0}$ 电容值,氧化层应采用薄栅氧化层。\n与电阻不同,平板电容的长宽均在同一数量级上,因此电容的相对误差与平板电容的周长面积比有关。通常电容尺寸在一维方向上的绝对误差 ${\\Delta e}$ 相同,若两电容具有相同的周长面积比,则两电容的匹配精度最高。\n与电阻布局相类似,通常采用正方形的单位电容并联结构组成大的电容,通过 ${AB}/{BA}$ 的两维交叉耦合对称分布,得到完全匹配的电容分布。图 2-16 给出了基本单元电容 $C$ 并联构成的 ${4C}$ 电容版图布局示意图。当 $A\\text{、}B$ 代表两个电容时,也可构成 $1 : 1$ 的匹配电容。 当电容比为非整常数时,应使两电容具有相同的周长面积比。\nMOS 电容由于其电压的非线性特性, 通常用于对电容值精度要求不高的场合。MOS 电容由源漏及衬底均为短路的 MOS 管构成, MOS 管沟道反型层的电荷分布与栅压的相关性,是形成 MOS 电容非线性的主要根源。以 NMOS 管为例,当 MOS 管栅驱动电压 ${V}_{\\mathrm{{GS}}}$ 很小甚至为负值时,栅上的负电压将 $\\mathrm{P}$ 衬底中的空穴吸引到沟道表面, MOS 管衬底处于多子空穴的积累区,该积累层作为栅电容的下极板, MOS 电容即为栅氧化层平板电容并保持恒定,这种 MOS 电容是电路中最常规的一种应用方式。当 ${V}_{\\mathrm{{GS}}}$ 增加到 MOS 管开启电压附近时,沟道载流子密度逐渐降低,电荷密度主要由衬底耗尽层决定, MOS 管进入弱反型区, MOS 的总电容为栅氧化层平板电容 ${C}_{\\mathrm{{ox}}}$ 与衬底耗尽层电容 ${C}_{\\mathrm{{dep}}}$ 的串联,使 MOS 总电容下降。当 ${V}_{\\mathrm{G}}$ 继续增加到形成强反型沟道时,使沟道电容 ${C}_{\\mathrm{S}}$ 满足 ${C}_{\\mathrm{S}} \\gg  {C}_{\\mathrm{{ox}}}$ 的条件,沟道层作为下极扳的引出连接,则 MOS 电容又还原到原来的 ${C}_{\\mathrm{{ox}}}$ 固定栅电容状态。\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_40_250_1086_531_335_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_40_250_1086_531_335_0.jpg)\n图 2-16 MOS 平板电容版图布局示意图\n![0196aaa2-bbe2-70ee-823d-d4abf5c67805_40_880_1142_468_276_0.jpg](images/0196aaa2-bbe2-70ee-823d-d4abf5c67805_40_880_1142_468_276_0.jpg)\n图 2-17 MOS 电容随栅压变化示意图\n图 2-17 给出了 MOS 电容随栅压 ${V}_{\\mathrm{G}}$ 变化而变化的示意图。显然,在 MOS 管开启附近, MOS 管电容表现明显的非线性特性；只有在远离弱开启的强反型或积累区, MOS 管电容保持为 ${C}_{\\mathrm{{ox}}}$ 栅电容的线性性质。MOS 电容的这一变化性质,一方面对电路的稳定设计和非线性失真带来不利影响;但另一方面,却能为电路的动态频率补偿提供有利的支撑条件。"
}