41 2 0
38 1
8 49 177 98 128 1 0
7 266 169 315 120 2 1
22 33 26 172 6 0 \NUL
Katerina Chinnappan
22 186 25 234 5 0 \NUL
Lab #1
22 27 54 257 34 0 \NUL
Due: September 30,  2016 @ 23:59
22 332 25 443 5 0 \NUL
Part A: Warm Up
22 340 84 473 64 0 \NUL
Simple Logic Circuit
22 306 109 378 89 0 \NUL
Input node
22 430 110 512 90 0 \NUL
Output node
22 28 163 40 143 0 \NUL
A
22 284 185 297 165 0 \NUL
Z
22 327 137 339 117 0 \NUL
A
22 467 134 480 114 0 \NUL
Z
22 328 168 340 148 0 \NUL
0
22 468 164 500 144 0 \NUL
0/off
22 329 199 341 179 0 \NUL
1
22 468 198 500 178 0 \NUL
1/on
22 83 87 168 67 0 \NUL
Section 01-C
1 95 152 267 144
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
1
2
2
34
