Release 14.7 - par P.20131013 (nt64)
Copyright (c) 1995-2013 Xilinx, Inc.  All rights reserved.

Mon Sep 19 19:37:11 2022

All signals are completely routed.

WARNING:ParHelpers:361 - There are 114 loadless signals in this design. This design will cause Bitgen to issue DRC
   warnings.

   dut/red1/N0
   dut/red1/add1/C_n<0>
   dut/red1/add1/C_n<10>
   dut/red1/add1/C_n<11>
   dut/red1/add1/C_n<12>
   dut/red1/add1/C_n<1>
   dut/red1/add1/C_n<2>
   dut/red1/add1/C_n<3>
   dut/red1/add1/C_n<4>
   dut/red1/add1/C_n<5>
   dut/red1/add1/C_n<6>
   dut/red1/add1/C_n<7>
   dut/red1/add1/C_n<8>
   dut/red1/add1/C_n<9>
   dut/red1/add1/N0
   dut/red1/add1/N1
   dut/red1/add1/carry_n<12>
   dut/red1/add1/u1/w_WIRE_2_n
   dut/red1/add2/N0
   dut/red1/add2/N1
   dut/red1/add2/carry_n<12>
   dut/red1/add2/generate_N_bit_Adder[10].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[11].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[12].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[1].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[2].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[3].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[4].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[5].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[6].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[7].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[8].u2/w_WIRE_3_n
   dut/red1/add2/generate_N_bit_Adder[9].u2/w_WIRE_3_n
   dut/red1/add2/u1/w_WIRE_2_n
   dut/red2/N0
   dut/red2/add1/C_n<0>
   dut/red2/add1/C_n<10>
   dut/red2/add1/C_n<11>
   dut/red2/add1/C_n<12>
   dut/red2/add1/C_n<1>
   dut/red2/add1/C_n<2>
   dut/red2/add1/C_n<3>
   dut/red2/add1/C_n<4>
   dut/red2/add1/C_n<5>
   dut/red2/add1/C_n<6>
   dut/red2/add1/C_n<7>
   dut/red2/add1/C_n<8>
   dut/red2/add1/C_n<9>
   dut/red2/add1/N0
   dut/red2/add1/N1
   dut/red2/add1/carry_n<12>
   dut/red2/add1/generate_N_bit_Adder[10].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[11].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[12].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[1].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[2].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[3].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[4].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[5].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[6].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[7].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[8].u2/w_WIRE_3_n
   dut/red2/add1/generate_N_bit_Adder[9].u2/w_WIRE_3_n
   dut/red2/add1/u1/w_WIRE_2_n
   dut/red2/add2/N0
   dut/red2/add2/N1
   dut/red2/add2/carry_n<12>
   dut/red2/add2/generate_N_bit_Adder[10].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[11].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[12].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[1].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[2].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[3].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[4].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[5].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[6].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[7].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[8].u2/w_WIRE_3_n
   dut/red2/add2/generate_N_bit_Adder[9].u2/w_WIRE_3_n
   dut/red2/add2/u1/w_WIRE_2_n
   dut/red3/N0
   dut/red3/add1/C_n<0>
   dut/red3/add1/C_n<10>
   dut/red3/add1/C_n<11>
   dut/red3/add1/C_n<12>
   dut/red3/add1/C_n<1>
   dut/red3/add1/C_n<2>
   dut/red3/add1/C_n<3>
   dut/red3/add1/C_n<4>
   dut/red3/add1/C_n<5>
   dut/red3/add1/C_n<6>
   dut/red3/add1/C_n<7>
   dut/red3/add1/C_n<8>
   dut/red3/add1/C_n<9>
   dut/red3/add1/N0
   dut/red3/add1/N1
   dut/red3/add1/carry_n<12>
   dut/red3/add1/u1/w_WIRE_2_n
   dut/red3/add2/N0
   dut/red3/add2/N1
   dut/red3/add2/carry_n<12>
   dut/red3/add2/generate_N_bit_Adder[10].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[11].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[12].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[1].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[2].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[3].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[4].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[5].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[6].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[7].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[8].u2/w_WIRE_3_n
   dut/red3/add2/generate_N_bit_Adder[9].u2/w_WIRE_3_n
   dut/red3/add2/u1/w_WIRE_2_n


