# Sistemas-Digitais
Projetos referentes as aulas práticas da disciplina EEL480 - Sistemas Digitais. Os projetos foram implementados utilizando ferramentas do Quartus e do Labsland.


### Unidade Lógico Aritmética
 Implementações em VHDL:
    
   * [Somador 4 bits](ALU/mysomador.vhd)
   * [Multiplicador 4 bits](ALU/mymulty.vhd)
   * [ULA](ALU/myula.vhd)
   * [Clock](ALU/myclock.vhd)
   * [Contador 3 bits](ALU/mycontador3bits.vhd)
   * [Decodificador de 7 segmentos](ALU/mydecodificador7seg.vhd)
   * [Decodificador BCD](ALU/mydecodificadorBCD.vhd)
   * [Projeto QUARTUS](ALU/myproject.vhd)
   * [Projeto LABSLAND](ALU/My project Labsland.vhd)

 Avaliação
   * [Exercícios](ALU/Experiencia_I_SD_2020_1_PLE.pdf)
   * [Resolução PDF](ALU/EEL480- Relatório Trabalho 1 - ULA.pdf)
   
   
  
### Calculadora BCD
 Implementações em VHDL:
    
   * [Soma Algarismo](CalculadoraBCD/somaAlgarismo.vhd)
   * [Soma 16 bits - 4 algarismos](CalculadoraBCD/soma.vhd)
   * [Soma 32 bits - 8 algarismos](CalculadoraBCD/soma32.vhd) - Utilizado para soma dentro dos blocos de multiplicação.
   * [Multiplicação de Algarismo](CalculadoraBCD/multiplicaAlgarismo.vhd)
   * [Multiplicação da Linha](CalculadoraBCD/multiplicaLinha.vhd)
   * [Multiplicação](CalculadoraBCD/Multiplicacao.vhd)
   * [Calculadora](CalculadoraBCD/mycalculadora.vhd)
   * [Projeto](CalculadoraBCD/myproject.vhd)

  
 Relatório
   * [Resolução PDF](CalculadoraBCD/EEL480- Relatório Trabalho 2 - Calculadora.pdf)
   
