Timing Analyzer report for simple_operations
Mon Aug 24 15:05:38 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clk'
 22. Slow 1200mV 0C Model Hold: 'i_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clk'
 30. Fast 1200mV 0C Model Hold: 'i_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; simple_operations                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
;     Processor 3            ;   0.8%      ;
;     Processors 4-6         ;   0.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 214.41 MHz ; 214.41 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_clk ; -3.664 ; -372.208           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_clk ; 0.271 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -296.964                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.664 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.436     ; 4.226      ;
; -3.553 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[0]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.436     ; 4.115      ;
; -3.552 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.436     ; 4.114      ;
; -3.522 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.436     ; 4.084      ;
; -3.519 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[7]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.436     ; 4.081      ;
; -3.387 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.448     ; 3.937      ;
; -3.375 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.290      ;
; -3.267 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.448     ; 3.817      ;
; -3.241 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.448     ; 3.791      ;
; -3.240 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[6]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.448     ; 3.790      ;
; -3.207 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[2]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 4.142      ;
; -3.193 ; r_fifo_data_in[4]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.730      ;
; -3.190 ; r_fifo_data_in[4]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.727      ;
; -3.184 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[1]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 4.119      ;
; -3.177 ; r_fifo_data_in[7]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.714      ;
; -3.173 ; r_fifo_data_in[7]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.710      ;
; -3.162 ; fifo:fifo_tx|r_fifo_count[2]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 4.077      ;
; -3.161 ; r_fifo_data_in[7]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.698      ;
; -3.139 ; r_fifo_data_in[7]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.676      ;
; -3.130 ; r_fifo_data_in[4]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.667      ;
; -3.113 ; r_fifo_data_in[4]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.650      ;
; -3.110 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.295      ; 4.443      ;
; -3.103 ; r_fifo_data_in[4]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.640      ;
; -3.100 ; r_fifo_data_in[7]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.637      ;
; -3.096 ; r_fifo_data_in[4]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.633      ;
; -3.084 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 4.003      ;
; -3.080 ; r_fifo_data_in[7]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.617      ;
; -3.064 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.983      ;
; -3.046 ; fifo:fifo_tx|r_fifo_count[0]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.961      ;
; -3.024 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.939      ;
; -3.012 ; r_fifo_data_in[6]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.549      ;
; -3.008 ; r_fifo_data_in[6]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.545      ;
; -2.996 ; r_fifo_data_in[6]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.533      ;
; -2.974 ; r_fifo_data_in[6]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.511      ;
; -2.949 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 3.859      ;
; -2.935 ; r_fifo_data_in[6]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.472      ;
; -2.933 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 3.843      ;
; -2.933 ; r_fifo_data_in[5]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.470      ;
; -2.930 ; r_fifo_data_in[5]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.467      ;
; -2.929 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.848      ;
; -2.919 ; r_fifo_data_in[6]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.456      ;
; -2.900 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 3.810      ;
; -2.897 ; fifo:fifo_tx|r_fifo_count[2]                                                                             ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.295      ; 4.230      ;
; -2.882 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[3]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.817      ;
; -2.882 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[5]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.817      ;
; -2.870 ; r_fifo_data_in[5]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.407      ;
; -2.857 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[7]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.792      ;
; -2.856 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[4]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.791      ;
; -2.855 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[6]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 3.790      ;
; -2.853 ; r_fifo_data_in[5]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.390      ;
; -2.850 ; r_fifo_data_in[3]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.387      ;
; -2.848 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.768      ;
; -2.846 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.766      ;
; -2.846 ; r_fifo_data_in[3]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.383      ;
; -2.845 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.765      ;
; -2.844 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.764      ;
; -2.843 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.763      ;
; -2.843 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.763      ;
; -2.843 ; r_fifo_data_in[5]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.380      ;
; -2.842 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.762      ;
; -2.841 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.756      ;
; -2.838 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.758      ;
; -2.836 ; r_fifo_data_in[5]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.373      ;
; -2.834 ; r_fifo_data_in[3]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.371      ;
; -2.828 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.748      ;
; -2.826 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.746      ;
; -2.825 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.745      ;
; -2.824 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.744      ;
; -2.823 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.743      ;
; -2.823 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.743      ;
; -2.822 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.742      ;
; -2.818 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.738      ;
; -2.812 ; r_fifo_data_in[3]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.349      ;
; -2.811 ; fifo:fifo_tx|r_fifo_count[2]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.726      ;
; -2.805 ; uart_rx:receiver|r_clk_count[6]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.724      ;
; -2.786 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[0]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.715      ;
; -2.786 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[1]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.715      ;
; -2.786 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[2]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.715      ;
; -2.786 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[3]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.715      ;
; -2.786 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[4]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.715      ;
; -2.786 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[5]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.715      ;
; -2.786 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[6]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.715      ;
; -2.786 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[7]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.715      ;
; -2.781 ; fifo:fifo_tx|r_fifo_count[0]                                                                             ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.295      ; 4.114      ;
; -2.773 ; r_fifo_data_in[3]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.310      ;
; -2.771 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_sm_main.s_rx_data_bits                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.690      ;
; -2.753 ; r_fifo_data_in[3]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.290      ;
; -2.751 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_sm_main.s_rx_data_bits                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.670      ;
; -2.736 ; fifo:fifo_rx|r_fifo_count[4]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 3.646      ;
; -2.720 ; fifo:fifo_rx|r_fifo_count[4]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 3.630      ;
; -2.696 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 4.023      ;
; -2.695 ; fifo:fifo_tx|r_fifo_count[0]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 3.610      ;
; -2.693 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.613      ;
; -2.691 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.611      ;
; -2.690 ; r_fifo_data_in[1]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.461     ; 3.227      ;
; -2.690 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.610      ;
; -2.689 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.609      ;
; -2.688 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.608      ;
; -2.688 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 3.608      ;
; -2.687 ; fifo:fifo_rx|r_fifo_count[4]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.088     ; 3.597      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                                                                   ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.271 ; fifo:fifo_rx|r_wr_index[2]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.454      ; 0.947      ;
; 0.316 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.454      ; 0.992      ;
; 0.316 ; fifo:fifo_rx|r_wr_index[3]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.454      ; 0.992      ;
; 0.346 ; fifo:fifo_tx|r_wr_index[2]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.451      ; 1.019      ;
; 0.355 ; fifo:fifo_tx|r_wr_index[3]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.451      ; 1.028      ;
; 0.359 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.454      ; 1.035      ;
; 0.361 ; r_fifo_tx_wr_data[5]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.022      ;
; 0.374 ; r_fifo_tx_wr_data[4]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.035      ;
; 0.376 ; r_fifo_rx_wr_data[5]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.037      ;
; 0.377 ; r_fifo_tx_wr_data[3]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.038      ;
; 0.381 ; r_fifo_tx_wr_data[6]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.042      ;
; 0.381 ; r_fifo_rx_wr_data[1]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.042      ;
; 0.382 ; r_fifo_tx_wr_data[7]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.043      ;
; 0.382 ; r_fifo_rx_wr_data[6]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.043      ;
; 0.387 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.451      ; 1.060      ;
; 0.390 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.451      ; 1.063      ;
; 0.391 ; r_fifo_tx_wr_data[1]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.052      ;
; 0.398 ; r_fifo_tx_wr_data[2]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.059      ;
; 0.402 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_sm_main.s_rx_data_bits                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; r_status[3]                                  ; r_status[3]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_status[2]                                  ; r_status[2]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_status[1]                                  ; r_status[1]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_status[0]                                  ; r_status[0]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_data_out[0]                           ; r_fifo_data_out[0]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; \p_calculus_fsm:aux[-7]                      ; \p_calculus_fsm:aux[-7]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_data_in[0]                                 ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_data_out[1]                           ; r_fifo_data_out[1]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; \p_calculus_fsm:aux[-6]                      ; \p_calculus_fsm:aux[-6]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_data_in[1]                                 ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_data_out[2]                           ; r_fifo_data_out[2]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; \p_calculus_fsm:aux[-5]                      ; \p_calculus_fsm:aux[-5]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_data_in[2]                                 ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_data_out[3]                           ; r_fifo_data_out[3]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; \p_calculus_fsm:aux[-4]                      ; \p_calculus_fsm:aux[-4]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_data_in[3]                                 ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_data_out[4]                           ; r_fifo_data_out[4]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; \p_calculus_fsm:aux[-3]                      ; \p_calculus_fsm:aux[-3]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_data_in[4]                                 ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_data_out[5]                           ; r_fifo_data_out[5]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; \p_calculus_fsm:aux[-2]                      ; \p_calculus_fsm:aux[-2]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_data_in[5]                                 ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_data_out[6]                           ; r_fifo_data_out[6]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; \p_calculus_fsm:aux[-1]                      ; \p_calculus_fsm:aux[-1]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_data_in[6]                                 ; r_data_in[6]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_data_out[7]                           ; r_fifo_data_out[7]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; \p_calculus_fsm:aux[0]                       ; \p_calculus_fsm:aux[0]                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_data_in[7]                                 ; r_data_in[7]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_rd_index[3]                   ; fifo:fifo_rx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_rd_index[2]                   ; fifo:fifo_rx|r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fifo:fifo_rx|r_rd_index[1]                   ; fifo:fifo_rx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_sm_main.s_idle                             ; r_sm_main.s_idle                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_rx_wr_en                              ; r_fifo_rx_wr_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_rx_rd_en                              ; r_fifo_rx_rd_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_fifo_tx_wr_en                              ; r_fifo_tx_wr_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_bit_index[1]                               ; r_bit_index[1]                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_bit_index[0]                               ; r_bit_index[0]                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_bit_index[2]                               ; r_bit_index[2]                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:fifo_tx|r_rd_index[1]                   ; fifo:fifo_tx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:fifo_tx|r_rd_index[3]                   ; fifo:fifo_tx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:fifo_tx|r_rd_index[0]                   ; fifo:fifo_tx|r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_sm_main.s_put_fifo_data                    ; r_sm_main.s_put_fifo_data                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.674      ;
; 0.415 ; r_fifo_rx_wr_data[2]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.076      ;
; 0.416 ; r_fifo_rx_wr_data[0]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.077      ;
; 0.417 ; r_fifo_tx_wr_data[0]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.078      ;
; 0.417 ; r_fifo_rx_wr_data[7]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.078      ;
; 0.421 ; r_fifo_rx_wr_data[4]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.082      ;
; 0.423 ; r_fifo_rx_wr_data[3]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.084      ;
; 0.429 ; r_fifo_data_out[3]                           ; r_fifo_tx_wr_data[3]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; fifo:fifo_tx|r_fifo_count[4]                 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.694      ;
; 0.430 ; r_fifo_data_out[6]                           ; r_fifo_tx_wr_data[6]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; \p_calculus_fsm:aux[-1]                      ; r_fifo_data_out[6]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; \p_calculus_fsm:aux[0]                       ; r_fifo_data_out[7]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.696      ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 235.63 MHz ; 235.63 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -3.244 ; -322.902          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.283 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -296.612                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.244 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.389     ; 3.854      ;
; -3.150 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.389     ; 3.760      ;
; -3.147 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[0]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.388     ; 3.758      ;
; -3.119 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.389     ; 3.729      ;
; -3.117 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[7]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.389     ; 3.727      ;
; -3.042 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.966      ;
; -2.980 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 3.578      ;
; -2.878 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 3.476      ;
; -2.861 ; fifo:fifo_tx|r_fifo_count[2]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.785      ;
; -2.853 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 3.451      ;
; -2.852 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[6]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 3.450      ;
; -2.841 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.259      ; 4.130      ;
; -2.841 ; r_fifo_data_in[7]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.423      ;
; -2.837 ; r_fifo_data_in[7]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.419      ;
; -2.823 ; r_fifo_data_in[7]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.405      ;
; -2.821 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[2]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 3.770      ;
; -2.808 ; r_fifo_data_in[7]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.390      ;
; -2.778 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[1]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 3.727      ;
; -2.776 ; r_fifo_data_in[7]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.358      ;
; -2.759 ; r_fifo_data_in[4]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.341      ;
; -2.755 ; r_fifo_data_in[4]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.337      ;
; -2.753 ; fifo:fifo_tx|r_fifo_count[0]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.677      ;
; -2.752 ; r_fifo_data_in[7]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.334      ;
; -2.741 ; r_fifo_data_in[4]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.323      ;
; -2.726 ; r_fifo_data_in[4]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.308      ;
; -2.713 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.637      ;
; -2.704 ; r_fifo_data_in[6]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.286      ;
; -2.700 ; r_fifo_data_in[6]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.282      ;
; -2.694 ; r_fifo_data_in[4]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.276      ;
; -2.686 ; r_fifo_data_in[6]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.268      ;
; -2.685 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 3.614      ;
; -2.683 ; r_fifo_data_in[4]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.265      ;
; -2.671 ; r_fifo_data_in[6]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.253      ;
; -2.671 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 3.600      ;
; -2.660 ; fifo:fifo_tx|r_fifo_count[2]                                                                             ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.259      ; 3.949      ;
; -2.639 ; r_fifo_data_in[6]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.221      ;
; -2.615 ; r_fifo_data_in[6]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.197      ;
; -2.599 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.519      ;
; -2.584 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.504      ;
; -2.557 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 3.486      ;
; -2.552 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.472      ;
; -2.552 ; fifo:fifo_tx|r_fifo_count[0]                                                                             ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.259      ; 3.841      ;
; -2.541 ; r_fifo_data_in[5]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.123      ;
; -2.537 ; r_fifo_data_in[5]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.119      ;
; -2.536 ; r_fifo_data_in[3]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.118      ;
; -2.532 ; r_fifo_data_in[3]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.114      ;
; -2.532 ; fifo:fifo_tx|r_fifo_count[2]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.456      ;
; -2.526 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[3]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 3.475      ;
; -2.526 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[5]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 3.475      ;
; -2.523 ; r_fifo_data_in[5]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.105      ;
; -2.518 ; r_fifo_data_in[3]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.100      ;
; -2.516 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.440      ;
; -2.508 ; r_fifo_data_in[5]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.090      ;
; -2.503 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[7]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 3.452      ;
; -2.503 ; r_fifo_data_in[3]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.085      ;
; -2.502 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[4]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 3.451      ;
; -2.501 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[6]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 3.450      ;
; -2.493 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[0]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.433      ;
; -2.493 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[1]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.433      ;
; -2.493 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[2]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.433      ;
; -2.493 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[3]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.433      ;
; -2.493 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[4]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.433      ;
; -2.493 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[5]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.433      ;
; -2.493 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[6]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.433      ;
; -2.493 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[7]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.059     ; 3.433      ;
; -2.476 ; r_fifo_data_in[5]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.058      ;
; -2.472 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.402      ;
; -2.471 ; r_fifo_data_in[3]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.053      ;
; -2.470 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.400      ;
; -2.469 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.399      ;
; -2.469 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.399      ;
; -2.467 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.397      ;
; -2.467 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.397      ;
; -2.466 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.396      ;
; -2.461 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.391      ;
; -2.458 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.388      ;
; -2.456 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.386      ;
; -2.455 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.385      ;
; -2.455 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.385      ;
; -2.453 ; r_fifo_data_in[5]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.035      ;
; -2.453 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.383      ;
; -2.453 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.383      ;
; -2.452 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.382      ;
; -2.447 ; r_fifo_data_in[3]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 3.029      ;
; -2.447 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.377      ;
; -2.441 ; uart_rx:receiver|r_clk_count[6]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 3.370      ;
; -2.424 ; fifo:fifo_tx|r_fifo_count[0]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.348      ;
; -2.415 ; fifo:fifo_rx|r_fifo_count[4]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.335      ;
; -2.400 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_sm_main.s_rx_data_bits                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 3.329      ;
; -2.400 ; fifo:fifo_rx|r_fifo_count[4]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.320      ;
; -2.397 ; r_fifo_data_in[1]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 2.979      ;
; -2.393 ; r_fifo_data_in[1]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 2.975      ;
; -2.389 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.254      ; 3.673      ;
; -2.386 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_sm_main.s_rx_data_bits                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 3.315      ;
; -2.379 ; r_fifo_data_in[1]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 2.961      ;
; -2.368 ; fifo:fifo_rx|r_fifo_count[4]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.079     ; 3.288      ;
; -2.364 ; r_fifo_data_in[1]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.417     ; 2.946      ;
; -2.360 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.284      ;
; -2.358 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.075     ; 3.282      ;
; -2.344 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.069     ; 3.274      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.283 ; fifo:fifo_rx|r_wr_index[2]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.408      ; 0.892      ;
; 0.317 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.408      ; 0.926      ;
; 0.318 ; fifo:fifo_rx|r_wr_index[3]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.408      ; 0.927      ;
; 0.353 ; fifo:fifo_tx|r_wr_index[2]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.405      ; 0.959      ;
; 0.354 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_status[3]                                  ; r_status[3]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_status[2]                                  ; r_status[2]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_status[1]                                  ; r_status[1]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_status[0]                                  ; r_status[0]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_fifo_data_out[0]                           ; r_fifo_data_out[0]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; \p_calculus_fsm:aux[-7]                      ; \p_calculus_fsm:aux[-7]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_data_in[0]                                 ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_fifo_data_out[1]                           ; r_fifo_data_out[1]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; \p_calculus_fsm:aux[-6]                      ; \p_calculus_fsm:aux[-6]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_data_in[1]                                 ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_fifo_data_out[2]                           ; r_fifo_data_out[2]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; \p_calculus_fsm:aux[-5]                      ; \p_calculus_fsm:aux[-5]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_data_in[2]                                 ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_fifo_data_out[3]                           ; r_fifo_data_out[3]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; \p_calculus_fsm:aux[-4]                      ; \p_calculus_fsm:aux[-4]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_data_in[3]                                 ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_fifo_data_out[4]                           ; r_fifo_data_out[4]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; \p_calculus_fsm:aux[-3]                      ; \p_calculus_fsm:aux[-3]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_data_in[4]                                 ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_fifo_data_out[5]                           ; r_fifo_data_out[5]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; \p_calculus_fsm:aux[-2]                      ; \p_calculus_fsm:aux[-2]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_data_in[5]                                 ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_fifo_data_out[6]                           ; r_fifo_data_out[6]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; \p_calculus_fsm:aux[-1]                      ; \p_calculus_fsm:aux[-1]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_fifo_data_out[7]                           ; r_fifo_data_out[7]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; \p_calculus_fsm:aux[0]                       ; \p_calculus_fsm:aux[0]                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_sm_main.s_idle                             ; r_sm_main.s_idle                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_fifo_rx_rd_en                              ; r_fifo_rx_rd_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_fifo_tx_wr_en                              ; r_fifo_tx_wr_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_sm_main.s_rx_data_bits                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_tx|r_rd_index[1]                   ; fifo:fifo_tx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_tx|r_rd_index[3]                   ; fifo:fifo_tx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_tx|r_rd_index[0]                   ; fifo:fifo_tx|r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_data_in[6]                                 ; r_data_in[6]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_data_in[7]                                 ; r_data_in[7]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_rd_index[3]                   ; fifo:fifo_rx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_rd_index[2]                   ; fifo:fifo_rx|r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_rd_index[1]                   ; fifo:fifo_rx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_fifo_rx_wr_en                              ; r_fifo_rx_wr_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_sm_main.s_put_fifo_data                    ; r_sm_main.s_put_fifo_data                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_bit_index[1]                               ; r_bit_index[1]                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_bit_index[0]                               ; r_bit_index[0]                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_bit_index[2]                               ; r_bit_index[2]                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.360 ; r_fifo_tx_wr_data[5]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.392      ; 0.953      ;
; 0.360 ; fifo:fifo_tx|r_wr_index[3]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.405      ; 0.966      ;
; 0.363 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.408      ; 0.972      ;
; 0.366 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; r_fifo_tx_wr_data[4]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.392      ; 0.960      ;
; 0.371 ; r_fifo_tx_wr_data[3]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.392      ; 0.964      ;
; 0.377 ; r_fifo_rx_wr_data[5]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.391      ; 0.969      ;
; 0.379 ; r_fifo_tx_wr_data[6]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.392      ; 0.972      ;
; 0.381 ; r_fifo_rx_wr_data[1]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.391      ; 0.973      ;
; 0.382 ; r_fifo_tx_wr_data[7]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.392      ; 0.975      ;
; 0.382 ; r_fifo_rx_wr_data[6]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.391      ; 0.974      ;
; 0.387 ; r_fifo_tx_wr_data[2]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.392      ; 0.980      ;
; 0.388 ; fifo:fifo_tx|r_fifo_count[4]                 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.630      ;
; 0.392 ; r_fifo_tx_wr_data[1]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.392      ; 0.985      ;
; 0.392 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.405      ; 0.998      ;
; 0.393 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.405      ; 0.999      ;
; 0.394 ; r_sm_main.s_idle                             ; r_fifo_rx_rd_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.637      ;
; 0.396 ; r_fifo_data_out[3]                           ; r_fifo_tx_wr_data[3]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; \p_calculus_fsm:aux[-1]                      ; r_fifo_data_out[6]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; r_fifo_data_out[6]                           ; r_fifo_tx_wr_data[6]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; r_fifo_data_out[7]                           ; r_fifo_tx_wr_data[7]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; \p_calculus_fsm:aux[0]                       ; r_fifo_data_out[7]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.640      ;
; 0.398 ; \p_calculus_fsm:aux[-5]                      ; r_fifo_data_out[2]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.641      ;
; 0.399 ; r_fifo_data_out[4]                           ; r_fifo_tx_wr_data[4]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.642      ;
; 0.399 ; uart_tx:transmitter|r_clk_count[12]          ; uart_tx:transmitter|r_clk_count[12]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.642      ;
; 0.399 ; \p_calculus_fsm:aux[-2]                      ; r_fifo_data_out[5]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.642      ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -1.127 ; -90.038           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.090 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -237.482                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.127 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.070      ;
; -1.112 ; r_fifo_data_in[4]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.890      ;
; -1.108 ; r_fifo_data_in[4]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.886      ;
; -1.082 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.225     ; 1.844      ;
; -1.071 ; r_fifo_data_in[7]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.849      ;
; -1.069 ; r_fifo_data_in[4]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.847      ;
; -1.067 ; r_fifo_data_in[7]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.845      ;
; -1.063 ; r_fifo_data_in[4]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.841      ;
; -1.060 ; r_fifo_data_in[4]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.838      ;
; -1.049 ; r_fifo_data_in[4]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.827      ;
; -1.029 ; fifo:fifo_tx|r_fifo_count[2]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.972      ;
; -1.028 ; r_fifo_data_in[7]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.806      ;
; -1.026 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[0]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.225     ; 1.788      ;
; -1.025 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.225     ; 1.787      ;
; -1.022 ; r_fifo_data_in[7]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.800      ;
; -1.019 ; r_fifo_data_in[7]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.797      ;
; -1.013 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.225     ; 1.775      ;
; -1.013 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.150      ; 2.172      ;
; -1.009 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[7]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.225     ; 1.771      ;
; -1.008 ; r_fifo_data_in[7]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.786      ;
; -1.006 ; r_fifo_data_in[6]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.784      ;
; -1.002 ; r_fifo_data_in[6]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.780      ;
; -0.985 ; r_fifo_data_in[5]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.763      ;
; -0.981 ; r_fifo_data_in[5]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.759      ;
; -0.977 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.926      ;
; -0.973 ; fifo:fifo_tx|r_fifo_count[0]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.916      ;
; -0.969 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.912      ;
; -0.965 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.914      ;
; -0.963 ; r_fifo_data_in[6]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.741      ;
; -0.957 ; r_fifo_data_in[6]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.735      ;
; -0.954 ; r_fifo_data_in[6]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.732      ;
; -0.943 ; r_fifo_data_in[6]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.721      ;
; -0.942 ; r_fifo_data_in[5]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.720      ;
; -0.936 ; r_fifo_data_in[5]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.714      ;
; -0.933 ; r_fifo_data_in[5]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.711      ;
; -0.926 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.676      ;
; -0.922 ; r_fifo_data_in[5]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.700      ;
; -0.915 ; fifo:fifo_tx|r_fifo_count[2]                                                                             ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.150      ; 2.074      ;
; -0.912 ; r_fifo_data_in[3]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.690      ;
; -0.908 ; r_fifo_data_in[3]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.686      ;
; -0.895 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 1.832      ;
; -0.890 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 1.827      ;
; -0.887 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.836      ;
; -0.886 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 1.823      ;
; -0.881 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.831      ;
; -0.878 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.828      ;
; -0.877 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.827      ;
; -0.876 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.826      ;
; -0.875 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.825      ;
; -0.875 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.825      ;
; -0.874 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.824      ;
; -0.871 ; fifo:fifo_tx|r_fifo_count[2]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.814      ;
; -0.870 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.820      ;
; -0.869 ; r_fifo_data_in[3]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.647      ;
; -0.869 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.819      ;
; -0.868 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.618      ;
; -0.866 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.816      ;
; -0.865 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.815      ;
; -0.864 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.814      ;
; -0.863 ; r_fifo_data_in[3]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.641      ;
; -0.863 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.813      ;
; -0.863 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.813      ;
; -0.862 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.812      ;
; -0.860 ; r_fifo_data_in[3]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.638      ;
; -0.859 ; fifo:fifo_tx|r_fifo_count[0]                                                                             ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.150      ; 2.018      ;
; -0.858 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.808      ;
; -0.855 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.605      ;
; -0.853 ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_tx_data[6]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.603      ;
; -0.850 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[0]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.806      ;
; -0.850 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[1]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.806      ;
; -0.850 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[2]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.806      ;
; -0.850 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[3]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.806      ;
; -0.850 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[4]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.806      ;
; -0.850 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[5]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.806      ;
; -0.850 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[6]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.806      ;
; -0.850 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; r_fifo_rx_wr_data[7]                                                                                     ; i_clk        ; i_clk       ; 1.000        ; -0.031     ; 1.806      ;
; -0.849 ; r_fifo_data_in[3]                                                                                        ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.627      ;
; -0.847 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[2]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.780      ;
; -0.847 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[2]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.790      ;
; -0.839 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[1]                                                                                        ; i_clk        ; i_clk       ; 1.000        ; -0.054     ; 1.772      ;
; -0.837 ; r_fifo_data_in[1]                                                                                        ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.615      ;
; -0.835 ; uart_rx:receiver|r_clk_count[6]                                                                          ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.784      ;
; -0.833 ; r_fifo_data_in[1]                                                                                        ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.611      ;
; -0.830 ; uart_rx:receiver|r_clk_count[5]                                                                          ; uart_rx:receiver|r_sm_main.s_rx_data_bits                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.779      ;
; -0.824 ; fifo:fifo_rx|r_fifo_count[0]                                                                             ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.142      ; 1.975      ;
; -0.818 ; uart_rx:receiver|r_clk_count[3]                                                                          ; uart_rx:receiver|r_sm_main.s_rx_data_bits                                                                ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 1.767      ;
; -0.815 ; fifo:fifo_tx|r_fifo_count[0]                                                                             ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.758      ;
; -0.811 ; r_fifo_data_in[4]                                                                                        ; r_data_in[6]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.218     ; 1.580      ;
; -0.795 ; fifo:fifo_rx|r_fifo_count[4]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[8]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 1.732      ;
; -0.794 ; r_fifo_data_in[1]                                                                                        ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.572      ;
; -0.791 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.741      ;
; -0.790 ; fifo:fifo_rx|r_fifo_count[4]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[4]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 1.727      ;
; -0.788 ; r_fifo_data_in[1]                                                                                        ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.566      ;
; -0.788 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.738      ;
; -0.787 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.730      ;
; -0.787 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.737      ;
; -0.786 ; fifo:fifo_rx|r_fifo_count[4]                                                                             ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[6]                                                                 ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 1.723      ;
; -0.786 ; uart_rx:receiver|r_clk_count[4]                                                                          ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.736      ;
; -0.785 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; fifo:fifo_tx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 1.728      ;
; -0.785 ; r_fifo_data_in[1]                                                                                        ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 1.000        ; -0.209     ; 1.563      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.090 ; fifo:fifo_rx|r_wr_index[2]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.241      ; 0.435      ;
; 0.108 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.241      ; 0.453      ;
; 0.108 ; fifo:fifo_rx|r_wr_index[3]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.241      ; 0.453      ;
; 0.137 ; fifo:fifo_tx|r_wr_index[2]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.480      ;
; 0.142 ; fifo:fifo_tx|r_wr_index[3]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.485      ;
; 0.145 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.241      ; 0.490      ;
; 0.152 ; r_fifo_tx_wr_data[5]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.478      ;
; 0.153 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.496      ;
; 0.155 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.239      ; 0.498      ;
; 0.157 ; r_fifo_tx_wr_data[4]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.483      ;
; 0.159 ; r_fifo_tx_wr_data[3]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.485      ;
; 0.160 ; r_fifo_tx_wr_data[7]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.486      ;
; 0.161 ; r_fifo_rx_wr_data[5]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.487      ;
; 0.163 ; r_fifo_tx_wr_data[6]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.489      ;
; 0.163 ; r_fifo_rx_wr_data[1]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.489      ;
; 0.164 ; r_fifo_rx_wr_data[6]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.490      ;
; 0.165 ; r_fifo_tx_wr_data[1]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.491      ;
; 0.167 ; r_fifo_tx_wr_data[2]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.493      ;
; 0.174 ; r_fifo_rx_wr_data[0]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.500      ;
; 0.175 ; r_fifo_tx_wr_data[0]                         ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.501      ;
; 0.176 ; r_fifo_rx_wr_data[2]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.502      ;
; 0.176 ; r_fifo_rx_wr_data[7]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.502      ;
; 0.179 ; r_fifo_rx_wr_data[3]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.505      ;
; 0.180 ; r_fifo_rx_wr_data[4]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.222      ; 0.506      ;
; 0.181 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_status[3]                                  ; r_status[3]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_status[2]                                  ; r_status[2]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_status[1]                                  ; r_status[1]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_status[0]                                  ; r_status[0]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_data_out[0]                           ; r_fifo_data_out[0]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; \p_calculus_fsm:aux[-7]                      ; \p_calculus_fsm:aux[-7]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_data_in[0]                                 ; r_data_in[0]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_data_out[1]                           ; r_fifo_data_out[1]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; \p_calculus_fsm:aux[-6]                      ; \p_calculus_fsm:aux[-6]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_data_in[1]                                 ; r_data_in[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_data_out[2]                           ; r_fifo_data_out[2]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; \p_calculus_fsm:aux[-5]                      ; \p_calculus_fsm:aux[-5]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_data_in[2]                                 ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_data_out[3]                           ; r_fifo_data_out[3]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; \p_calculus_fsm:aux[-4]                      ; \p_calculus_fsm:aux[-4]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_data_in[3]                                 ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_data_out[4]                           ; r_fifo_data_out[4]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; \p_calculus_fsm:aux[-3]                      ; \p_calculus_fsm:aux[-3]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_data_in[4]                                 ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_data_out[5]                           ; r_fifo_data_out[5]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; \p_calculus_fsm:aux[-2]                      ; \p_calculus_fsm:aux[-2]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_data_in[5]                                 ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_data_out[6]                           ; r_fifo_data_out[6]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; \p_calculus_fsm:aux[-1]                      ; \p_calculus_fsm:aux[-1]                                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_data_in[6]                                 ; r_data_in[6]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_data_out[7]                           ; r_fifo_data_out[7]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; \p_calculus_fsm:aux[0]                       ; \p_calculus_fsm:aux[0]                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_data_in[7]                                 ; r_data_in[7]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_sm_main.s_idle                             ; r_sm_main.s_idle                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_rx_wr_en                              ; r_fifo_rx_wr_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_rx_rd_en                              ; r_fifo_rx_rd_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_fifo_tx_wr_en                              ; r_fifo_tx_wr_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_bit_index[1]                               ; r_bit_index[1]                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_bit_index[0]                               ; r_bit_index[0]                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_bit_index[2]                               ; r_bit_index[2]                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_sm_main.s_rx_data_bits                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:fifo_tx|r_rd_index[1]                   ; fifo:fifo_tx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:fifo_tx|r_rd_index[3]                   ; fifo:fifo_tx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:fifo_tx|r_rd_index[0]                   ; fifo:fifo_tx|r_rd_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:fifo_rx|r_rd_index[3]                   ; fifo:fifo_rx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:fifo_rx|r_rd_index[2]                   ; fifo:fifo_rx|r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fifo:fifo_rx|r_rd_index[1]                   ; fifo:fifo_rx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; r_sm_main.s_put_fifo_data                    ; r_sm_main.s_put_fifo_data                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; r_fifo_data_out[3]                           ; r_fifo_tx_wr_data[3]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; \p_calculus_fsm:aux[-1]                      ; r_fifo_data_out[6]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; \p_calculus_fsm:aux[0]                       ; r_fifo_data_out[7]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; r_fifo_data_out[7]                           ; r_fifo_tx_wr_data[7]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.315      ;
; 0.190 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; \p_calculus_fsm:aux[-5]                      ; r_fifo_data_out[2]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.041      ; 0.315      ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.664   ; 0.090 ; N/A      ; N/A     ; -3.000              ;
;  i_clk           ; -3.664   ; 0.090 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -372.208 ; 0.0   ; 0.0      ; 0.0     ; -296.964            ;
;  i_clk           ; -372.208 ; 0.000 ; N/A      ; N/A     ; -296.964            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_status[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_status[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_status[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_status[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_full       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_full       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_active          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_serial          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_done            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rx_dv              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_fifo_rx_wr_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_rd_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_rd_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_tx_dv                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst_sync              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rx_serial             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_status[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_status[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_status[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_status[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_active          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_serial          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_tx_done            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rx_dv              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_status[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_status[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_status[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_status[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_active          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_serial          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_tx_done            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_dv              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_status[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_status[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_status[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_status[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_active          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_serial          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_tx_done            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_dv              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; rx_data[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 2659     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 2659     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 228   ; 228  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_clk  ; i_clk ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rst_sync  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rx_serial ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                   ;
+----------------------+---------------------------------------------------------------------------------------+
; Output Port          ; Comment                                                                               ;
+----------------------+---------------------------------------------------------------------------------------+
; o_fifo_rx_empty      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_full       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_empty      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_full       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_dv              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_active          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_done            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_serial          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[0]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[1]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[2]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[3]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[4]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[5]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[6]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[7]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rst_sync  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rx_serial ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                   ;
+----------------------+---------------------------------------------------------------------------------------+
; Output Port          ; Comment                                                                               ;
+----------------------+---------------------------------------------------------------------------------------+
; o_fifo_rx_empty      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_full       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_empty      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_full       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_dv              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_active          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_done            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_serial          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[0]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[1]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[2]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[3]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[4]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[5]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[6]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[7]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon Aug 24 15:05:36 2020
Info: Command: quartus_sta simple_operations -c simple_operations
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 6 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'simple_operations.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.664
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.664            -372.208 i_clk 
Info (332146): Worst-case hold slack is 0.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.271               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -296.964 i_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.244
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.244            -322.902 i_clk 
Info (332146): Worst-case hold slack is 0.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.283               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -296.612 i_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.127
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.127             -90.038 i_clk 
Info (332146): Worst-case hold slack is 0.090
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.090               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -237.482 i_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4873 megabytes
    Info: Processing ended: Mon Aug 24 15:05:38 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


