module boolean (
    input a[16],  // clock
    input b[16],  // reset
    input alufn[6],
    output s[16]
  ) {

  always {
    case(alufn[3:0]){
        b1000:s=a&b;
        b1110:s=a|b;
        b0110:s=a^b;
        b1010:s=a;
        default:s=a;
      }
  }
}
