Analysis & Synthesis report for fifo
Wed Oct 26 15:24:44 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. User-Specified and Inferred Latches
  9. General Register Statistics
 10. Multiplexer Restructuring Statistics (Restructuring Performed)
 11. Parameter Settings for User Entity Instance: fifo_ns:U0_ns
 12. Parameter Settings for User Entity Instance: fifo_cal_addr:U1_cal
 13. Parameter Settings for User Entity Instance: fifo_out:U2_out
 14. Port Connectivity Checks: "register32_r_en:U9_dff"
 15. Port Connectivity Checks: "register3_r_en:U6_tail"
 16. Port Connectivity Checks: "register3_r_en:U5_head"
 17. Port Connectivity Checks: "register3_r_en:U4_state"
 18. Port Connectivity Checks: "register4_r_en:U3_data_count"
 19. Elapsed Time Per Partition
 20. Analysis & Synthesis Messages
 21. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed Oct 26 15:24:44 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; fifo                                            ;
; Top-level Entity Name              ; fifo                                            ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 484                                             ;
;     Total combinational functions  ; 228                                             ;
;     Dedicated logic registers      ; 301                                             ;
; Total registers                    ; 301                                             ;
; Total pins                         ; 78                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C70F896C6       ;                    ;
; Top-level entity name                                                      ; fifo               ; fifo               ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                            ;
+----------------------------------+-----------------+------------------------+-------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path              ; Library ;
+----------------------------------+-----------------+------------------------+-------------------------------------------+---------+
; _gate.v                          ; yes             ; User Verilog HDL File  ; C:/Users/J/Desktop/fifo/_gate.v           ;         ;
; write_operation.v                ; yes             ; User Verilog HDL File  ; C:/Users/J/Desktop/fifo/write_operation.v ;         ;
; Register_file.v                  ; yes             ; User Verilog HDL File  ; C:/Users/J/Desktop/fifo/Register_file.v   ;         ;
; register32_r_en.v                ; yes             ; User Verilog HDL File  ; C:/Users/J/Desktop/fifo/register32_r_en.v ;         ;
; read_operation.v                 ; yes             ; User Verilog HDL File  ; C:/Users/J/Desktop/fifo/read_operation.v  ;         ;
; mx2.v                            ; yes             ; User Verilog HDL File  ; C:/Users/J/Desktop/fifo/mx2.v             ;         ;
; fifo_out.v                       ; yes             ; User Verilog HDL File  ; C:/Users/J/Desktop/fifo/fifo_out.v        ;         ;
; fifo_ns.v                        ; yes             ; User Verilog HDL File  ; C:/Users/J/Desktop/fifo/fifo_ns.v         ;         ;
; fifo_cal_addr.v                  ; yes             ; User Verilog HDL File  ; C:/Users/J/Desktop/fifo/fifo_cal_addr.v   ;         ;
; fifo.v                           ; yes             ; User Verilog HDL File  ; C:/Users/J/Desktop/fifo/fifo.v            ;         ;
+----------------------------------+-----------------+------------------------+-------------------------------------------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 484   ;
;                                             ;       ;
; Total combinational functions               ; 228   ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 158   ;
;     -- 3 input functions                    ; 65    ;
;     -- <=2 input functions                  ; 5     ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 225   ;
;     -- arithmetic mode                      ; 3     ;
;                                             ;       ;
; Total registers                             ; 301   ;
;     -- Dedicated logic registers            ; 301   ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 78    ;
; Embedded Multiplier 9-bit elements          ; 0     ;
; Maximum fan-out node                        ; clk   ;
; Maximum fan-out                             ; 301   ;
; Total fan-out                               ; 2070  ;
; Average fan-out                             ; 3.41  ;
+---------------------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                ;
+------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                    ; Library Name ;
+------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |fifo                                          ; 228 (0)           ; 301 (0)      ; 0           ; 0            ; 0       ; 0         ; 78   ; 0            ; |fifo                                                                                                                                                  ; work         ;
;    |Register_file:U7_register|                 ; 8 (0)             ; 256 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register                                                                                                                        ; work         ;
;       |register32_8:U1_register32_8|           ; 0 (0)             ; 256 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8                                                                                           ; work         ;
;          |register32_r_en:U0_register32_r_en|  ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en                                                        ; work         ;
;             |register8_r_en:U0_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U1_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U2_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U3_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;          |register32_r_en:U1_register32_r_en|  ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en                                                        ; work         ;
;             |register8_r_en:U0_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U1_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U2_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U3_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;          |register32_r_en:U2_register32_r_en|  ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en                                                        ; work         ;
;             |register8_r_en:U0_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U1_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U2_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U3_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;          |register32_r_en:U3_register32_r_en|  ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en                                                        ; work         ;
;             |register8_r_en:U0_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U1_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U2_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U3_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;          |register32_r_en:U4_register32_r_en|  ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en                                                        ; work         ;
;             |register8_r_en:U0_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U1_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U2_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U3_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;          |register32_r_en:U5_register32_r_en|  ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en                                                        ; work         ;
;             |register8_r_en:U0_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U1_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U2_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U3_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;          |register32_r_en:U6_register32_r_en|  ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en                                                        ; work         ;
;             |register8_r_en:U0_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U1_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U2_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U2_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U3_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;          |register32_r_en:U7_register32_r_en|  ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en                                                        ; work         ;
;             |register8_r_en:U0_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U1_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U2_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;             |register8_r_en:U3_register8_r_en| ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en                       ; work         ;
;                |_dff_r_en:U0_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en ; work         ;
;                |_dff_r_en:U1_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en ; work         ;
;                |_dff_r_en:U2_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en ; work         ;
;                |_dff_r_en:U3_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en ; work         ;
;                |_dff_r_en:U4_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en ; work         ;
;                |_dff_r_en:U5_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en ; work         ;
;                |_dff_r_en:U6_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en ; work         ;
;                |_dff_r_en:U7_dff_r_en|         ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en ; work         ;
;       |write_operation:U0_write_operation|     ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|write_operation:U0_write_operation                                                                                     ; work         ;
;          |_3_to_8_decoder:U0|                  ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|Register_file:U7_register|write_operation:U0_write_operation|_3_to_8_decoder:U0                                                                  ; work         ;
;    |fifo_cal_addr:U1_cal|                      ; 32 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|fifo_cal_addr:U1_cal                                                                                                                             ; work         ;
;    |fifo_ns:U0_ns|                             ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|fifo_ns:U0_ns                                                                                                                                    ; work         ;
;    |fifo_out:U2_out|                           ; 6 (6)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|fifo_out:U2_out                                                                                                                                  ; work         ;
;    |mx2:U8_mux|                                ; 160 (160)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|mx2:U8_mux                                                                                                                                       ; work         ;
;    |register32_r_en:U9_dff|                    ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff                                                                                                                           ; work         ;
;       |register8_r_en:U0_register8_r_en|       ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U0_register8_r_en                                                                                          ; work         ;
;          |_dff_r_en:U0_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U1_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U2_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U3_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U4_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U5_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U6_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U7_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en                                                                    ; work         ;
;       |register8_r_en:U1_register8_r_en|       ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U1_register8_r_en                                                                                          ; work         ;
;          |_dff_r_en:U0_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U1_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U2_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U3_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U4_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U5_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U6_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U7_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en                                                                    ; work         ;
;       |register8_r_en:U2_register8_r_en|       ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U2_register8_r_en                                                                                          ; work         ;
;          |_dff_r_en:U0_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U1_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U2_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U3_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U4_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U5_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U6_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U7_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en                                                                    ; work         ;
;       |register8_r_en:U3_register8_r_en|       ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U3_register8_r_en                                                                                          ; work         ;
;          |_dff_r_en:U0_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U1_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U2_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U3_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U4_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U5_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U6_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en                                                                    ; work         ;
;          |_dff_r_en:U7_dff_r_en|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en                                                                    ; work         ;
;    |register3_r_en:U4_state|                   ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U4_state                                                                                                                          ; work         ;
;       |_dff_r_en:U0_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U4_state|_dff_r_en:U0_dff_r_en                                                                                                    ; work         ;
;       |_dff_r_en:U1_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U4_state|_dff_r_en:U1_dff_r_en                                                                                                    ; work         ;
;       |_dff_r_en:U2_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U4_state|_dff_r_en:U2_dff_r_en                                                                                                    ; work         ;
;    |register3_r_en:U5_head|                    ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U5_head                                                                                                                           ; work         ;
;       |_dff_r_en:U0_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U5_head|_dff_r_en:U0_dff_r_en                                                                                                     ; work         ;
;       |_dff_r_en:U1_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U5_head|_dff_r_en:U1_dff_r_en                                                                                                     ; work         ;
;       |_dff_r_en:U2_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U5_head|_dff_r_en:U2_dff_r_en                                                                                                     ; work         ;
;    |register3_r_en:U6_tail|                    ; 0 (0)             ; 3 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U6_tail                                                                                                                           ; work         ;
;       |_dff_r_en:U0_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en                                                                                                     ; work         ;
;       |_dff_r_en:U1_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en                                                                                                     ; work         ;
;       |_dff_r_en:U2_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en                                                                                                     ; work         ;
;    |register4_r_en:U3_data_count|              ; 0 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register4_r_en:U3_data_count                                                                                                                     ; work         ;
;       |_dff_r_en:U0_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en                                                                                               ; work         ;
;       |_dff_r_en:U1_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en                                                                                               ; work         ;
;       |_dff_r_en:U2_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en                                                                                               ; work         ;
;       |_dff_r_en:U3_dff_r_en|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |fifo|register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en                                                                                               ; work         ;
+------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                      ;
+-----------------------------------------------------+---------------------------+------------------------+
; Latch Name                                          ; Latch Enable Signal       ; Free of Timing Hazards ;
+-----------------------------------------------------+---------------------------+------------------------+
; fifo_cal_addr:U1_cal|re                             ; fifo_cal_addr:U1_cal|Mux2 ; yes                    ;
; fifo_cal_addr:U1_cal|next_data_count[0]             ; fifo_cal_addr:U1_cal|Mux2 ; yes                    ;
; fifo_cal_addr:U1_cal|next_data_count[1]             ; fifo_cal_addr:U1_cal|Mux2 ; yes                    ;
; fifo_cal_addr:U1_cal|next_data_count[2]             ; fifo_cal_addr:U1_cal|Mux2 ; yes                    ;
; fifo_cal_addr:U1_cal|next_data_count[3]             ; fifo_cal_addr:U1_cal|Mux2 ; yes                    ;
; fifo_ns:U0_ns|next_state[0]                         ; fifo_ns:U0_ns|Mux3        ; yes                    ;
; fifo_ns:U0_ns|next_state[1]                         ; fifo_ns:U0_ns|Mux3        ; yes                    ;
; fifo_ns:U0_ns|next_state[2]                         ; fifo_ns:U0_ns|Mux3        ; yes                    ;
; fifo_cal_addr:U1_cal|we                             ; fifo_cal_addr:U1_cal|Mux2 ; yes                    ;
; fifo_cal_addr:U1_cal|next_head[1]                   ; fifo_cal_addr:U1_cal|Mux2 ; yes                    ;
; fifo_cal_addr:U1_cal|next_head[0]                   ; fifo_cal_addr:U1_cal|Mux2 ; yes                    ;
; fifo_cal_addr:U1_cal|next_head[2]                   ; fifo_cal_addr:U1_cal|Mux2 ; yes                    ;
; fifo_cal_addr:U1_cal|next_tail[0]                   ; fifo_cal_addr:U1_cal|Mux6 ; yes                    ;
; fifo_cal_addr:U1_cal|next_tail[1]                   ; fifo_cal_addr:U1_cal|Mux6 ; yes                    ;
; fifo_cal_addr:U1_cal|next_tail[2]                   ; fifo_cal_addr:U1_cal|Mux6 ; yes                    ;
; Number of user-specified and inferred latches = 15  ;                           ;                        ;
+-----------------------------------------------------+---------------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 301   ;
; Number of registers using Synchronous Clear  ; 32    ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 301   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 256   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------+
; 9:1                ; 32 bits   ; 192 LEs       ; 192 LEs              ; 0 LEs                  ; Yes        ; |fifo|register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; 5:1                ; 3 bits    ; 9 LEs         ; 3 LEs                ; 6 LEs                  ; No         ; |fifo|fifo_cal_addr:U1_cal|Mux9                                                       ;
; 4:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |fifo|fifo_cal_addr:U1_cal|Mux5                                                       ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; No         ; |fifo|fifo_cal_addr:U1_cal|Mux10                                                      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo_ns:U0_ns ;
+----------------+-------+-----------------------------------+
; Parameter Name ; Value ; Type                              ;
+----------------+-------+-----------------------------------+
; IDLE           ; 000   ; Unsigned Binary                   ;
; WRITE          ; 001   ; Unsigned Binary                   ;
; READ           ; 010   ; Unsigned Binary                   ;
; WR_ERROR       ; 011   ; Unsigned Binary                   ;
; RD_ERROR       ; 100   ; Unsigned Binary                   ;
+----------------+-------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo_cal_addr:U1_cal ;
+----------------+-------+------------------------------------------+
; Parameter Name ; Value ; Type                                     ;
+----------------+-------+------------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                          ;
; WRITE          ; 001   ; Unsigned Binary                          ;
; READ           ; 010   ; Unsigned Binary                          ;
; WR_ERROR       ; 011   ; Unsigned Binary                          ;
; RD_ERROR       ; 100   ; Unsigned Binary                          ;
+----------------+-------+------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo_out:U2_out ;
+----------------+-------+-------------------------------------+
; Parameter Name ; Value ; Type                                ;
+----------------+-------+-------------------------------------+
; IDLE           ; 000   ; Unsigned Binary                     ;
; WRITE          ; 001   ; Unsigned Binary                     ;
; READ           ; 010   ; Unsigned Binary                     ;
; WR_ERROR       ; 011   ; Unsigned Binary                     ;
; RD_ERROR       ; 100   ; Unsigned Binary                     ;
+----------------+-------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------+
; Port Connectivity Checks: "register32_r_en:U9_dff" ;
+------+-------+----------+--------------------------+
; Port ; Type  ; Severity ; Details                  ;
+------+-------+----------+--------------------------+
; en   ; Input ; Info     ; Stuck at VCC             ;
+------+-------+----------+--------------------------+


+----------------------------------------------------+
; Port Connectivity Checks: "register3_r_en:U6_tail" ;
+------+-------+----------+--------------------------+
; Port ; Type  ; Severity ; Details                  ;
+------+-------+----------+--------------------------+
; en   ; Input ; Info     ; Stuck at VCC             ;
+------+-------+----------+--------------------------+


+----------------------------------------------------+
; Port Connectivity Checks: "register3_r_en:U5_head" ;
+------+-------+----------+--------------------------+
; Port ; Type  ; Severity ; Details                  ;
+------+-------+----------+--------------------------+
; en   ; Input ; Info     ; Stuck at VCC             ;
+------+-------+----------+--------------------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "register3_r_en:U4_state" ;
+------+-------+----------+---------------------------+
; Port ; Type  ; Severity ; Details                   ;
+------+-------+----------+---------------------------+
; en   ; Input ; Info     ; Stuck at VCC              ;
+------+-------+----------+---------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "register4_r_en:U3_data_count" ;
+------+-------+----------+--------------------------------+
; Port ; Type  ; Severity ; Details                        ;
+------+-------+----------+--------------------------------+
; en   ; Input ; Info     ; Stuck at VCC                   ;
+------+-------+----------+--------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 26 15:24:40 2016
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off fifo -c fifo
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 22 design units, including 22 entities, in source file _gate.v
    Info (12023): Found entity 1: _nor2
    Info (12023): Found entity 2: _xnor2_32bits
    Info (12023): Found entity 3: _xor2_32bits
    Info (12023): Found entity 4: _or2_32bits
    Info (12023): Found entity 5: _and2_32bits
    Info (12023): Found entity 6: _inv_32bits
    Info (12023): Found entity 7: _inv_4bits
    Info (12023): Found entity 8: _and2_4bits
    Info (12023): Found entity 9: _or2_4bits
    Info (12023): Found entity 10: _xor2_4bits
    Info (12023): Found entity 11: _xnor2_4bits
    Info (12023): Found entity 12: _or5
    Info (12023): Found entity 13: _or4
    Info (12023): Found entity 14: _or3
    Info (12023): Found entity 15: _and5
    Info (12023): Found entity 16: _and4
    Info (12023): Found entity 17: _and3
    Info (12023): Found entity 18: _xor2
    Info (12023): Found entity 19: _nand2
    Info (12023): Found entity 20: _and2
    Info (12023): Found entity 21: _or2
    Info (12023): Found entity 22: _inv
Info (12021): Found 2 design units, including 2 entities, in source file write_operation.v
    Info (12023): Found entity 1: write_operation
    Info (12023): Found entity 2: _3_to_8_decoder
Info (12021): Found 1 design units, including 1 entities, in source file tb_fifo.v
    Info (12023): Found entity 1: tb_fifo
Info (12021): Found 1 design units, including 1 entities, in source file register_file.v
    Info (12023): Found entity 1: Register_file
Info (12021): Found 6 design units, including 6 entities, in source file register32_r_en.v
    Info (12023): Found entity 1: register32_8
    Info (12023): Found entity 2: register32_r_en
    Info (12023): Found entity 3: register8_r_en
    Info (12023): Found entity 4: register4_r_en
    Info (12023): Found entity 5: register3_r_en
    Info (12023): Found entity 6: _dff_r_en
Info (12021): Found 2 design units, including 2 entities, in source file read_operation.v
    Info (12023): Found entity 1: read_operation
    Info (12023): Found entity 2: _8_to_1_MUX
Info (12021): Found 1 design units, including 1 entities, in source file mx2.v
    Info (12023): Found entity 1: mx2
Info (12021): Found 1 design units, including 1 entities, in source file fifo_out.v
    Info (12023): Found entity 1: fifo_out
Info (12021): Found 1 design units, including 1 entities, in source file fifo_ns.v
    Info (12023): Found entity 1: fifo_ns
Info (12021): Found 1 design units, including 1 entities, in source file fifo_cal_addr.v
    Info (12023): Found entity 1: fifo_cal_addr
Info (12021): Found 1 design units, including 1 entities, in source file fifo.v
    Info (12023): Found entity 1: fifo
Info (12127): Elaborating entity "fifo" for the top level hierarchy
Info (12128): Elaborating entity "fifo_ns" for hierarchy "fifo_ns:U0_ns"
Warning (10270): Verilog HDL Case Statement warning at fifo_ns.v(17): incomplete case statement has no default case item
Warning (10240): Verilog HDL Always Construct warning at fifo_ns.v(15): inferring latch(es) for variable "next_state", which holds its previous value in one or more paths through the always construct
Info (10041): Inferred latch for "next_state[0]" at fifo_ns.v(15)
Info (10041): Inferred latch for "next_state[1]" at fifo_ns.v(15)
Info (10041): Inferred latch for "next_state[2]" at fifo_ns.v(15)
Info (12128): Elaborating entity "fifo_cal_addr" for hierarchy "fifo_cal_addr:U1_cal"
Warning (10240): Verilog HDL Always Construct warning at fifo_cal_addr.v(16): inferring latch(es) for variable "next_data_count", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at fifo_cal_addr.v(16): inferring latch(es) for variable "next_head", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at fifo_cal_addr.v(16): inferring latch(es) for variable "next_tail", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at fifo_cal_addr.v(16): inferring latch(es) for variable "we", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at fifo_cal_addr.v(16): inferring latch(es) for variable "re", which holds its previous value in one or more paths through the always construct
Info (10041): Inferred latch for "re" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "we" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "next_tail[0]" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "next_tail[1]" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "next_tail[2]" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "next_head[0]" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "next_head[1]" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "next_head[2]" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "next_data_count[0]" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "next_data_count[1]" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "next_data_count[2]" at fifo_cal_addr.v(16)
Info (10041): Inferred latch for "next_data_count[3]" at fifo_cal_addr.v(16)
Info (12128): Elaborating entity "fifo_out" for hierarchy "fifo_out:U2_out"
Info (12128): Elaborating entity "register4_r_en" for hierarchy "register4_r_en:U3_data_count"
Info (12128): Elaborating entity "_dff_r_en" for hierarchy "register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en"
Info (12128): Elaborating entity "register3_r_en" for hierarchy "register3_r_en:U4_state"
Info (12128): Elaborating entity "Register_file" for hierarchy "Register_file:U7_register"
Info (12128): Elaborating entity "write_operation" for hierarchy "Register_file:U7_register|write_operation:U0_write_operation"
Info (12128): Elaborating entity "_3_to_8_decoder" for hierarchy "Register_file:U7_register|write_operation:U0_write_operation|_3_to_8_decoder:U0"
Info (12128): Elaborating entity "_and2" for hierarchy "Register_file:U7_register|write_operation:U0_write_operation|_and2:U1_and2"
Info (12128): Elaborating entity "register32_8" for hierarchy "Register_file:U7_register|register32_8:U1_register32_8"
Info (12128): Elaborating entity "register32_r_en" for hierarchy "Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en"
Info (12128): Elaborating entity "register8_r_en" for hierarchy "Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en"
Info (12128): Elaborating entity "read_operation" for hierarchy "Register_file:U7_register|read_operation:U2_read_operation"
Info (12128): Elaborating entity "_8_to_1_MUX" for hierarchy "Register_file:U7_register|read_operation:U2_read_operation|_8_to_1_MUX:U0_8_to_1_MUX"
Info (12128): Elaborating entity "mx2" for hierarchy "mx2:U8_mux"
Warning (13012): Latch fifo_cal_addr:U1_cal|re has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[1]
Warning (13012): Latch fifo_cal_addr:U1_cal|next_data_count[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[2]
Warning (13012): Latch fifo_cal_addr:U1_cal|next_data_count[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[2]
Warning (13012): Latch fifo_cal_addr:U1_cal|next_data_count[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[2]
Warning (13012): Latch fifo_cal_addr:U1_cal|next_data_count[3] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[2]
Warning (13012): Latch fifo_ns:U0_ns|next_state[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q
Warning (13012): Latch fifo_ns:U0_ns|next_state[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q
Warning (13012): Latch fifo_ns:U0_ns|next_state[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q
Warning (13012): Latch fifo_cal_addr:U1_cal|we has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[1]
Warning (13012): Latch fifo_cal_addr:U1_cal|next_head[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[1]
Warning (13012): Latch fifo_cal_addr:U1_cal|next_head[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[1]
Warning (13012): Latch fifo_cal_addr:U1_cal|next_head[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[1]
Warning (13012): Latch fifo_cal_addr:U1_cal|next_tail[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[1]
Warning (13012): Latch fifo_cal_addr:U1_cal|next_tail[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[1]
Warning (13012): Latch fifo_cal_addr:U1_cal|next_tail[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal fifo_ns:U0_ns|next_state[1]
Info (144001): Generated suppressed messages file C:/Users/J/Desktop/fifo/output_files/fifo.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 575 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 36 input pins
    Info (21059): Implemented 42 output pins
    Info (21061): Implemented 497 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 38 warnings
    Info: Peak virtual memory: 457 megabytes
    Info: Processing ended: Wed Oct 26 15:24:44 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/J/Desktop/fifo/output_files/fifo.map.smsg.


