/****************************************************************************************************
 * AArch64 implementation defined registers
 ****************************************************************************************************/
#ifndef IMPLEMENTATION_DEFINED__H__
#define IMPLEMENTATION_DEFINED__H__

/****************************************************************************************************
 * ACTLR_EL1:           RW, 32bit, Auxiliary Control Register, EL1
 ****************************************************************************************************/

/****************************************************************************************************
 * ACTLR_EL2:           RW, 32bit, Auxiliary Control Register, EL2
 ****************************************************************************************************/

/****************************************************************************************************
 * ACTLR_EL3:           RW, 32bit, Auxiliary Control Register, EL3
 ****************************************************************************************************/

/****************************************************************************************************
 * AFSR0_EL1:           RW, 32bit, Auxiliary Fault Status Register 0, EL1, EL2 and EL3
 ****************************************************************************************************/

/****************************************************************************************************
 * AFSR1_EL1:           RW, 32bit, Auxiliary Fault Status Register 1, EL1, EL2 and EL3
 ****************************************************************************************************/

/****************************************************************************************************
 * AFSR0_EL2:           RW, 32bit, Auxiliary Fault Status Register 0, EL1, EL2 and EL3
 ****************************************************************************************************/

/****************************************************************************************************
 * AFSR1_EL2:           RW, 32bit, Auxiliary Fault Status Register 1, EL1, EL2 and EL3
 ****************************************************************************************************/

/****************************************************************************************************
 * AFSR0_EL3:           RW, 32bit, Auxiliary Fault Status Register 0, EL1, EL2 and EL3
 ****************************************************************************************************/

/****************************************************************************************************
 * AFSR1_EL3:           RW, 32bit, Auxiliary Fault Status Register 1, EL1, EL2 and EL3
 ****************************************************************************************************/

/****************************************************************************************************
 * AMAIR_EL1:           RW, 64bit, Auxiliary Memory Attribute Indirection Register, EL1, EL2 and EL3
 ****************************************************************************************************/

/****************************************************************************************************
 * AMAIR_EL2:           RW, 64bit, Auxiliary Memory Attribute Indirection Register, EL1, EL2 and EL3
 ****************************************************************************************************/

/****************************************************************************************************
 * AMAIR_EL3:           RW, 64bit, Auxiliary Memory Attribute Indirection Register, EL1, EL2 and EL3
 ****************************************************************************************************/

/****************************************************************************************************
 * L2CTLR_EL1:          RW, 32bit, L2 Control Register
 ****************************************************************************************************/

/****************************************************************************************************
 * L2ECTLR_EL1:         RW, 32bit, L2 Extended Control Register
 ****************************************************************************************************/

/****************************************************************************************************
 * L2ACTLR_EL1:         RW, 32bit, L2 Auxiliary Control Register, EL1
 ****************************************************************************************************/

/****************************************************************************************************
 * CPUACTLR_EL1:        RW, 64bit, CPU Auxiliary Control Register, EL1
 ****************************************************************************************************/

/****************************************************************************************************
 * CPUECTLR_EL1:        RW, 64bit, CPU Extended Control Register, EL1
 ****************************************************************************************************/

/****************************************************************************************************
 * CPUMERRSR_EL1:       RW, 64bit, CPU Memory Error Syndrome Register
 ****************************************************************************************************/

/****************************************************************************************************
 * L2MERRSR_EL1:        RW, 64bit, L2 Memory Error Syndrome Register
 ****************************************************************************************************/

/****************************************************************************************************
 * CBAR_EL1:            RO, 64bit, Configuration Base Address Register, EL1
 ****************************************************************************************************/

#endif  /* !IMPLEMENTATION_DEFINED__H__ */
