<?xml version="1.0" encoding="UTF-8"?>
<!--           
//                                                                                                    //
// Generated File Do Not EDIT                                                                         //
//                                                                                                    //
// ./tools/verilog/gen_tb -vendor opencores.org -library logic  -component micro_bus  -version def //
//                                                                                                    //
-->           
<ipxact:design
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>logic</ipxact:library>
<ipxact:name>micro_bus</ipxact:name>
<ipxact:version>def_duth.design</ipxact:version>
<ipxact:adHocConnections>

<ipxact:adHocConnection>
<ipxact:name>addr_in</ipxact:name>
<ipxact:externalPortReference portRef="addr_in" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="addr_in" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>clk</ipxact:name>
<ipxact:externalPortReference portRef="clk" />
<ipxact:internalPortReference componentRef="dut" portRef="clk" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>data_addr</ipxact:name>
<ipxact:externalPortReference portRef="data_addr" left="11" right="1" />
<ipxact:internalPortReference componentRef="dut" portRef="data_addr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>data_be</ipxact:name>
<ipxact:externalPortReference portRef="data_be" left="1" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="data_be" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>data_cs</ipxact:name>
<ipxact:externalPortReference portRef="data_cs" />
<ipxact:internalPortReference componentRef="dut" portRef="data_cs" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>data_rd</ipxact:name>
<ipxact:externalPortReference portRef="data_rd" />
<ipxact:internalPortReference componentRef="dut" portRef="data_rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>data_rdata</ipxact:name>
<ipxact:externalPortReference portRef="data_rdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="data_rdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>data_wdata</ipxact:name>
<ipxact:externalPortReference portRef="data_wdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="data_wdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>data_wr</ipxact:name>
<ipxact:externalPortReference portRef="data_wr" />
<ipxact:internalPortReference componentRef="dut" portRef="data_wr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>enable</ipxact:name>
<ipxact:externalPortReference portRef="enable" />
<ipxact:internalPortReference componentRef="dut" portRef="enable" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_mem_addr</ipxact:name>
<ipxact:externalPortReference portRef="ext_mem_addr" left="13" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_mem_addr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_mem_cs</ipxact:name>
<ipxact:externalPortReference portRef="ext_mem_cs" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_mem_cs" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_mem_rd</ipxact:name>
<ipxact:externalPortReference portRef="ext_mem_rd" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_mem_rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_mem_rdata</ipxact:name>
<ipxact:externalPortReference portRef="ext_mem_rdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_mem_rdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_mem_wait</ipxact:name>
<ipxact:externalPortReference portRef="ext_mem_wait" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_mem_wait" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_mem_wdata</ipxact:name>
<ipxact:externalPortReference portRef="ext_mem_wdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_mem_wdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>ext_mem_wr</ipxact:name>
<ipxact:externalPortReference portRef="ext_mem_wr" />
<ipxact:internalPortReference componentRef="dut" portRef="ext_mem_wr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>io_reg_addr</ipxact:name>
<ipxact:externalPortReference portRef="io_reg_addr" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="io_reg_addr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>io_reg_cs</ipxact:name>
<ipxact:externalPortReference portRef="io_reg_cs" />
<ipxact:internalPortReference componentRef="dut" portRef="io_reg_cs" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>io_reg_rd</ipxact:name>
<ipxact:externalPortReference portRef="io_reg_rd" />
<ipxact:internalPortReference componentRef="dut" portRef="io_reg_rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>io_reg_rdata</ipxact:name>
<ipxact:externalPortReference portRef="io_reg_rdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="io_reg_rdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>io_reg_wait</ipxact:name>
<ipxact:externalPortReference portRef="io_reg_wait" />
<ipxact:internalPortReference componentRef="dut" portRef="io_reg_wait" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>io_reg_wdata</ipxact:name>
<ipxact:externalPortReference portRef="io_reg_wdata" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="io_reg_wdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>io_reg_wr</ipxact:name>
<ipxact:externalPortReference portRef="io_reg_wr" />
<ipxact:internalPortReference componentRef="dut" portRef="io_reg_wr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_addr</ipxact:name>
<ipxact:externalPortReference portRef="mem_addr" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_addr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_cs</ipxact:name>
<ipxact:externalPortReference portRef="mem_cs" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_cs" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_rd</ipxact:name>
<ipxact:externalPortReference portRef="mem_rd" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_rdata</ipxact:name>
<ipxact:externalPortReference portRef="mem_rdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_rdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_wait</ipxact:name>
<ipxact:externalPortReference portRef="mem_wait" left="1" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_wait" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_wdata</ipxact:name>
<ipxact:externalPortReference portRef="mem_wdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_wdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>mem_wr</ipxact:name>
<ipxact:externalPortReference portRef="mem_wr" />
<ipxact:internalPortReference componentRef="dut" portRef="mem_wr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>prog_rom_mem_addr</ipxact:name>
<ipxact:externalPortReference portRef="prog_rom_mem_addr" left="11" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="prog_rom_mem_addr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>prog_rom_mem_cs</ipxact:name>
<ipxact:externalPortReference portRef="prog_rom_mem_cs" />
<ipxact:internalPortReference componentRef="dut" portRef="prog_rom_mem_cs" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>prog_rom_mem_rd</ipxact:name>
<ipxact:externalPortReference portRef="prog_rom_mem_rd" />
<ipxact:internalPortReference componentRef="dut" portRef="prog_rom_mem_rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>prog_rom_mem_rdata</ipxact:name>
<ipxact:externalPortReference portRef="prog_rom_mem_rdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="prog_rom_mem_rdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>prog_rom_mem_wdata</ipxact:name>
<ipxact:externalPortReference portRef="prog_rom_mem_wdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="prog_rom_mem_wdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>prog_rom_mem_wr</ipxact:name>
<ipxact:externalPortReference portRef="prog_rom_mem_wr" />
<ipxact:internalPortReference componentRef="dut" portRef="prog_rom_mem_wr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>rd_in</ipxact:name>
<ipxact:externalPortReference portRef="rd_in" />
<ipxact:internalPortReference componentRef="dut" portRef="rd_in" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>rdata_out</ipxact:name>
<ipxact:externalPortReference portRef="rdata_out" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="rdata_out" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>reset</ipxact:name>
<ipxact:externalPortReference portRef="reset" />
<ipxact:internalPortReference componentRef="dut" portRef="reset" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>sh_prog_rom_mem_addr</ipxact:name>
<ipxact:externalPortReference portRef="sh_prog_rom_mem_addr" left="11" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="sh_prog_rom_mem_addr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>sh_prog_rom_mem_cs</ipxact:name>
<ipxact:externalPortReference portRef="sh_prog_rom_mem_cs" />
<ipxact:internalPortReference componentRef="dut" portRef="sh_prog_rom_mem_cs" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>sh_prog_rom_mem_rd</ipxact:name>
<ipxact:externalPortReference portRef="sh_prog_rom_mem_rd" />
<ipxact:internalPortReference componentRef="dut" portRef="sh_prog_rom_mem_rd" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>sh_prog_rom_mem_rdata</ipxact:name>
<ipxact:externalPortReference portRef="sh_prog_rom_mem_rdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="sh_prog_rom_mem_rdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>sh_prog_rom_mem_wdata</ipxact:name>
<ipxact:externalPortReference portRef="sh_prog_rom_mem_wdata" left="15" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="sh_prog_rom_mem_wdata" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>sh_prog_rom_mem_wr</ipxact:name>
<ipxact:externalPortReference portRef="sh_prog_rom_mem_wr" />
<ipxact:internalPortReference componentRef="dut" portRef="sh_prog_rom_mem_wr" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>wdata_in</ipxact:name>
<ipxact:externalPortReference portRef="wdata_in" left="7" right="0" />
<ipxact:internalPortReference componentRef="dut" portRef="wdata_in" />
</ipxact:adHocConnection>

<ipxact:adHocConnection>
<ipxact:name>wr_in</ipxact:name>
<ipxact:externalPortReference portRef="wr_in" />
<ipxact:internalPortReference componentRef="dut" portRef="wr_in" />
</ipxact:adHocConnection>


</ipxact:adHocConnections>
<ipxact:componentInstances>

<ipxact:componentInstance>
<ipxact:instanceName>dut</ipxact:instanceName>
<ipxact:componentRef vendor="opencores.org" library="logic" name="micro_bus" version="def" />
<ipxact:configurableElementValues>
 <ipxact:configurableElementValue referenceId="ADD">ADD</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH0_BITS">CH0_BITS</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH0_MATCH">CH0_MATCH</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH1_BITS">CH1_BITS</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH1_MATCH">CH1_MATCH</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH2_BITS">CH2_BITS</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH2_MATCH">CH2_MATCH</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH3_BITS">CH3_BITS</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH3_MATCH">CH3_MATCH</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH4_BITS">CH4_BITS</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH4_MATCH">CH4_MATCH</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH5_BITS">CH5_BITS</ipxact:configurableElementValue>
 <ipxact:configurableElementValue referenceId="CH5_MATCH">CH5_MATCH</ipxact:configurableElementValue>
</ipxact:configurableElementValues>
</ipxact:componentInstance>
</ipxact:componentInstances>
</ipxact:design>
