// Generated by ZYANG
#ifndef INCLUDED_CCS_DUT_WRAPPER_H
#define INCLUDED_CCS_DUT_WRAPPER_H

#ifndef SC_USE_STD_STRING
#define SC_USE_STD_STRING
#endif

#include <systemc.h>
#include <mc_simulator_extensions.h>

#ifdef CCS_SYSC
namespace HDL {
#endif
#if defined(CCS_DUT_SYSC)
// alias ccs_DUT_wrapper to namespace enclosure of either cycle or RTL SystemC netlist
namespace
    ccs_design {
#if defined(CCS_DUT_CYCLE)
#include "cycle.cxx"
#else
#if defined(CCS_DUT_RTL)
#include "rtl.cxx"
#endif
#endif
}
typedef
    ccs_design::HDL::inPlaceNTT_DIF ccs_DUT_wrapper;

#else

// Create a foreign module wrapper around the HDL
#ifdef VCS_SYSTEMC
// VCS support - ccs_DUT_wrapper is derived from VCS-generated SystemC wrapper around HDL code
class ccs_DUT_wrapper : public TOP_HDL_ENTITY
{
public:
  ccs_DUT_wrapper(const sc_module_name& nm, const char *hdl_name)
  : TOP_HDL_ENTITY(nm)
  {
  // elaborate_foreign_module(hdl_name);
  }

  ~ccs_DUT_wrapper() {}
};

#else
// non VCS simulators - ccs_DUT_wrapper is derived from mc_foreign_module (adding 2nd ctor arg)
class ccs_DUT_wrapper: public mc_foreign_module
{
public:
  // Interface Ports
  sc_in<bool> clk;
  sc_in<sc_logic> rst;
  sc_out<sc_lv<5> > vec_rsc_0_0_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_0_d;
  sc_out<sc_logic> vec_rsc_0_0_we;
  sc_out<sc_lv<5> > vec_rsc_0_0_radr;
  sc_in<sc_lv<64> > vec_rsc_0_0_q;
  sc_out<sc_logic> vec_rsc_triosy_0_0_lz;
  sc_out<sc_lv<5> > vec_rsc_0_1_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_1_d;
  sc_out<sc_logic> vec_rsc_0_1_we;
  sc_out<sc_lv<5> > vec_rsc_0_1_radr;
  sc_in<sc_lv<64> > vec_rsc_0_1_q;
  sc_out<sc_logic> vec_rsc_triosy_0_1_lz;
  sc_out<sc_lv<5> > vec_rsc_0_2_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_2_d;
  sc_out<sc_logic> vec_rsc_0_2_we;
  sc_out<sc_lv<5> > vec_rsc_0_2_radr;
  sc_in<sc_lv<64> > vec_rsc_0_2_q;
  sc_out<sc_logic> vec_rsc_triosy_0_2_lz;
  sc_out<sc_lv<5> > vec_rsc_0_3_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_3_d;
  sc_out<sc_logic> vec_rsc_0_3_we;
  sc_out<sc_lv<5> > vec_rsc_0_3_radr;
  sc_in<sc_lv<64> > vec_rsc_0_3_q;
  sc_out<sc_logic> vec_rsc_triosy_0_3_lz;
  sc_out<sc_lv<5> > vec_rsc_0_4_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_4_d;
  sc_out<sc_logic> vec_rsc_0_4_we;
  sc_out<sc_lv<5> > vec_rsc_0_4_radr;
  sc_in<sc_lv<64> > vec_rsc_0_4_q;
  sc_out<sc_logic> vec_rsc_triosy_0_4_lz;
  sc_out<sc_lv<5> > vec_rsc_0_5_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_5_d;
  sc_out<sc_logic> vec_rsc_0_5_we;
  sc_out<sc_lv<5> > vec_rsc_0_5_radr;
  sc_in<sc_lv<64> > vec_rsc_0_5_q;
  sc_out<sc_logic> vec_rsc_triosy_0_5_lz;
  sc_out<sc_lv<5> > vec_rsc_0_6_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_6_d;
  sc_out<sc_logic> vec_rsc_0_6_we;
  sc_out<sc_lv<5> > vec_rsc_0_6_radr;
  sc_in<sc_lv<64> > vec_rsc_0_6_q;
  sc_out<sc_logic> vec_rsc_triosy_0_6_lz;
  sc_out<sc_lv<5> > vec_rsc_0_7_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_7_d;
  sc_out<sc_logic> vec_rsc_0_7_we;
  sc_out<sc_lv<5> > vec_rsc_0_7_radr;
  sc_in<sc_lv<64> > vec_rsc_0_7_q;
  sc_out<sc_logic> vec_rsc_triosy_0_7_lz;
  sc_out<sc_lv<5> > vec_rsc_0_8_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_8_d;
  sc_out<sc_logic> vec_rsc_0_8_we;
  sc_out<sc_lv<5> > vec_rsc_0_8_radr;
  sc_in<sc_lv<64> > vec_rsc_0_8_q;
  sc_out<sc_logic> vec_rsc_triosy_0_8_lz;
  sc_out<sc_lv<5> > vec_rsc_0_9_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_9_d;
  sc_out<sc_logic> vec_rsc_0_9_we;
  sc_out<sc_lv<5> > vec_rsc_0_9_radr;
  sc_in<sc_lv<64> > vec_rsc_0_9_q;
  sc_out<sc_logic> vec_rsc_triosy_0_9_lz;
  sc_out<sc_lv<5> > vec_rsc_0_10_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_10_d;
  sc_out<sc_logic> vec_rsc_0_10_we;
  sc_out<sc_lv<5> > vec_rsc_0_10_radr;
  sc_in<sc_lv<64> > vec_rsc_0_10_q;
  sc_out<sc_logic> vec_rsc_triosy_0_10_lz;
  sc_out<sc_lv<5> > vec_rsc_0_11_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_11_d;
  sc_out<sc_logic> vec_rsc_0_11_we;
  sc_out<sc_lv<5> > vec_rsc_0_11_radr;
  sc_in<sc_lv<64> > vec_rsc_0_11_q;
  sc_out<sc_logic> vec_rsc_triosy_0_11_lz;
  sc_out<sc_lv<5> > vec_rsc_0_12_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_12_d;
  sc_out<sc_logic> vec_rsc_0_12_we;
  sc_out<sc_lv<5> > vec_rsc_0_12_radr;
  sc_in<sc_lv<64> > vec_rsc_0_12_q;
  sc_out<sc_logic> vec_rsc_triosy_0_12_lz;
  sc_out<sc_lv<5> > vec_rsc_0_13_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_13_d;
  sc_out<sc_logic> vec_rsc_0_13_we;
  sc_out<sc_lv<5> > vec_rsc_0_13_radr;
  sc_in<sc_lv<64> > vec_rsc_0_13_q;
  sc_out<sc_logic> vec_rsc_triosy_0_13_lz;
  sc_out<sc_lv<5> > vec_rsc_0_14_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_14_d;
  sc_out<sc_logic> vec_rsc_0_14_we;
  sc_out<sc_lv<5> > vec_rsc_0_14_radr;
  sc_in<sc_lv<64> > vec_rsc_0_14_q;
  sc_out<sc_logic> vec_rsc_triosy_0_14_lz;
  sc_out<sc_lv<5> > vec_rsc_0_15_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_15_d;
  sc_out<sc_logic> vec_rsc_0_15_we;
  sc_out<sc_lv<5> > vec_rsc_0_15_radr;
  sc_in<sc_lv<64> > vec_rsc_0_15_q;
  sc_out<sc_logic> vec_rsc_triosy_0_15_lz;
  sc_out<sc_lv<5> > vec_rsc_0_16_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_16_d;
  sc_out<sc_logic> vec_rsc_0_16_we;
  sc_out<sc_lv<5> > vec_rsc_0_16_radr;
  sc_in<sc_lv<64> > vec_rsc_0_16_q;
  sc_out<sc_logic> vec_rsc_triosy_0_16_lz;
  sc_out<sc_lv<5> > vec_rsc_0_17_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_17_d;
  sc_out<sc_logic> vec_rsc_0_17_we;
  sc_out<sc_lv<5> > vec_rsc_0_17_radr;
  sc_in<sc_lv<64> > vec_rsc_0_17_q;
  sc_out<sc_logic> vec_rsc_triosy_0_17_lz;
  sc_out<sc_lv<5> > vec_rsc_0_18_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_18_d;
  sc_out<sc_logic> vec_rsc_0_18_we;
  sc_out<sc_lv<5> > vec_rsc_0_18_radr;
  sc_in<sc_lv<64> > vec_rsc_0_18_q;
  sc_out<sc_logic> vec_rsc_triosy_0_18_lz;
  sc_out<sc_lv<5> > vec_rsc_0_19_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_19_d;
  sc_out<sc_logic> vec_rsc_0_19_we;
  sc_out<sc_lv<5> > vec_rsc_0_19_radr;
  sc_in<sc_lv<64> > vec_rsc_0_19_q;
  sc_out<sc_logic> vec_rsc_triosy_0_19_lz;
  sc_out<sc_lv<5> > vec_rsc_0_20_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_20_d;
  sc_out<sc_logic> vec_rsc_0_20_we;
  sc_out<sc_lv<5> > vec_rsc_0_20_radr;
  sc_in<sc_lv<64> > vec_rsc_0_20_q;
  sc_out<sc_logic> vec_rsc_triosy_0_20_lz;
  sc_out<sc_lv<5> > vec_rsc_0_21_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_21_d;
  sc_out<sc_logic> vec_rsc_0_21_we;
  sc_out<sc_lv<5> > vec_rsc_0_21_radr;
  sc_in<sc_lv<64> > vec_rsc_0_21_q;
  sc_out<sc_logic> vec_rsc_triosy_0_21_lz;
  sc_out<sc_lv<5> > vec_rsc_0_22_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_22_d;
  sc_out<sc_logic> vec_rsc_0_22_we;
  sc_out<sc_lv<5> > vec_rsc_0_22_radr;
  sc_in<sc_lv<64> > vec_rsc_0_22_q;
  sc_out<sc_logic> vec_rsc_triosy_0_22_lz;
  sc_out<sc_lv<5> > vec_rsc_0_23_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_23_d;
  sc_out<sc_logic> vec_rsc_0_23_we;
  sc_out<sc_lv<5> > vec_rsc_0_23_radr;
  sc_in<sc_lv<64> > vec_rsc_0_23_q;
  sc_out<sc_logic> vec_rsc_triosy_0_23_lz;
  sc_out<sc_lv<5> > vec_rsc_0_24_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_24_d;
  sc_out<sc_logic> vec_rsc_0_24_we;
  sc_out<sc_lv<5> > vec_rsc_0_24_radr;
  sc_in<sc_lv<64> > vec_rsc_0_24_q;
  sc_out<sc_logic> vec_rsc_triosy_0_24_lz;
  sc_out<sc_lv<5> > vec_rsc_0_25_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_25_d;
  sc_out<sc_logic> vec_rsc_0_25_we;
  sc_out<sc_lv<5> > vec_rsc_0_25_radr;
  sc_in<sc_lv<64> > vec_rsc_0_25_q;
  sc_out<sc_logic> vec_rsc_triosy_0_25_lz;
  sc_out<sc_lv<5> > vec_rsc_0_26_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_26_d;
  sc_out<sc_logic> vec_rsc_0_26_we;
  sc_out<sc_lv<5> > vec_rsc_0_26_radr;
  sc_in<sc_lv<64> > vec_rsc_0_26_q;
  sc_out<sc_logic> vec_rsc_triosy_0_26_lz;
  sc_out<sc_lv<5> > vec_rsc_0_27_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_27_d;
  sc_out<sc_logic> vec_rsc_0_27_we;
  sc_out<sc_lv<5> > vec_rsc_0_27_radr;
  sc_in<sc_lv<64> > vec_rsc_0_27_q;
  sc_out<sc_logic> vec_rsc_triosy_0_27_lz;
  sc_out<sc_lv<5> > vec_rsc_0_28_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_28_d;
  sc_out<sc_logic> vec_rsc_0_28_we;
  sc_out<sc_lv<5> > vec_rsc_0_28_radr;
  sc_in<sc_lv<64> > vec_rsc_0_28_q;
  sc_out<sc_logic> vec_rsc_triosy_0_28_lz;
  sc_out<sc_lv<5> > vec_rsc_0_29_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_29_d;
  sc_out<sc_logic> vec_rsc_0_29_we;
  sc_out<sc_lv<5> > vec_rsc_0_29_radr;
  sc_in<sc_lv<64> > vec_rsc_0_29_q;
  sc_out<sc_logic> vec_rsc_triosy_0_29_lz;
  sc_out<sc_lv<5> > vec_rsc_0_30_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_30_d;
  sc_out<sc_logic> vec_rsc_0_30_we;
  sc_out<sc_lv<5> > vec_rsc_0_30_radr;
  sc_in<sc_lv<64> > vec_rsc_0_30_q;
  sc_out<sc_logic> vec_rsc_triosy_0_30_lz;
  sc_out<sc_lv<5> > vec_rsc_0_31_wadr;
  sc_out<sc_lv<64> > vec_rsc_0_31_d;
  sc_out<sc_logic> vec_rsc_0_31_we;
  sc_out<sc_lv<5> > vec_rsc_0_31_radr;
  sc_in<sc_lv<64> > vec_rsc_0_31_q;
  sc_out<sc_logic> vec_rsc_triosy_0_31_lz;
  sc_in<sc_lv<64> > p_rsc_dat;
  sc_out<sc_logic> p_rsc_triosy_lz;
  sc_in<sc_lv<64> > r_rsc_dat;
  sc_out<sc_logic> r_rsc_triosy_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_0_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_0_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_0_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_1_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_1_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_1_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_2_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_2_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_2_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_3_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_3_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_3_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_4_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_4_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_4_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_5_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_5_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_5_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_6_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_6_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_6_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_7_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_7_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_7_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_8_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_8_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_8_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_9_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_9_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_9_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_10_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_10_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_10_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_11_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_11_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_11_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_12_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_12_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_12_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_13_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_13_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_13_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_14_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_14_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_14_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_15_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_15_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_15_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_16_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_16_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_16_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_17_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_17_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_17_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_18_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_18_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_18_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_19_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_19_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_19_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_20_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_20_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_20_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_21_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_21_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_21_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_22_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_22_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_22_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_23_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_23_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_23_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_24_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_24_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_24_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_25_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_25_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_25_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_26_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_26_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_26_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_27_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_27_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_27_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_28_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_28_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_28_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_29_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_29_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_29_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_30_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_30_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_30_lz;
  sc_out<sc_lv<5> > twiddle_rsc_0_31_radr;
  sc_in<sc_lv<64> > twiddle_rsc_0_31_q;
  sc_out<sc_logic> twiddle_rsc_triosy_0_31_lz;
public:
  ccs_DUT_wrapper(const sc_module_name& nm, const char *hdl_name)
  :
    mc_foreign_module(nm, hdl_name), 
    clk("clk"), 
    rst("rst"), 
    vec_rsc_0_0_wadr("vec_rsc_0_0_wadr"), 
    vec_rsc_0_0_d("vec_rsc_0_0_d"), 
    vec_rsc_0_0_we("vec_rsc_0_0_we"), 
    vec_rsc_0_0_radr("vec_rsc_0_0_radr"), 
    vec_rsc_0_0_q("vec_rsc_0_0_q"), 
    vec_rsc_triosy_0_0_lz("vec_rsc_triosy_0_0_lz"), 
    vec_rsc_0_1_wadr("vec_rsc_0_1_wadr"), 
    vec_rsc_0_1_d("vec_rsc_0_1_d"), 
    vec_rsc_0_1_we("vec_rsc_0_1_we"), 
    vec_rsc_0_1_radr("vec_rsc_0_1_radr"), 
    vec_rsc_0_1_q("vec_rsc_0_1_q"), 
    vec_rsc_triosy_0_1_lz("vec_rsc_triosy_0_1_lz"), 
    vec_rsc_0_2_wadr("vec_rsc_0_2_wadr"), 
    vec_rsc_0_2_d("vec_rsc_0_2_d"), 
    vec_rsc_0_2_we("vec_rsc_0_2_we"), 
    vec_rsc_0_2_radr("vec_rsc_0_2_radr"), 
    vec_rsc_0_2_q("vec_rsc_0_2_q"), 
    vec_rsc_triosy_0_2_lz("vec_rsc_triosy_0_2_lz"), 
    vec_rsc_0_3_wadr("vec_rsc_0_3_wadr"), 
    vec_rsc_0_3_d("vec_rsc_0_3_d"), 
    vec_rsc_0_3_we("vec_rsc_0_3_we"), 
    vec_rsc_0_3_radr("vec_rsc_0_3_radr"), 
    vec_rsc_0_3_q("vec_rsc_0_3_q"), 
    vec_rsc_triosy_0_3_lz("vec_rsc_triosy_0_3_lz"), 
    vec_rsc_0_4_wadr("vec_rsc_0_4_wadr"), 
    vec_rsc_0_4_d("vec_rsc_0_4_d"), 
    vec_rsc_0_4_we("vec_rsc_0_4_we"), 
    vec_rsc_0_4_radr("vec_rsc_0_4_radr"), 
    vec_rsc_0_4_q("vec_rsc_0_4_q"), 
    vec_rsc_triosy_0_4_lz("vec_rsc_triosy_0_4_lz"), 
    vec_rsc_0_5_wadr("vec_rsc_0_5_wadr"), 
    vec_rsc_0_5_d("vec_rsc_0_5_d"), 
    vec_rsc_0_5_we("vec_rsc_0_5_we"), 
    vec_rsc_0_5_radr("vec_rsc_0_5_radr"), 
    vec_rsc_0_5_q("vec_rsc_0_5_q"), 
    vec_rsc_triosy_0_5_lz("vec_rsc_triosy_0_5_lz"), 
    vec_rsc_0_6_wadr("vec_rsc_0_6_wadr"), 
    vec_rsc_0_6_d("vec_rsc_0_6_d"), 
    vec_rsc_0_6_we("vec_rsc_0_6_we"), 
    vec_rsc_0_6_radr("vec_rsc_0_6_radr"), 
    vec_rsc_0_6_q("vec_rsc_0_6_q"), 
    vec_rsc_triosy_0_6_lz("vec_rsc_triosy_0_6_lz"), 
    vec_rsc_0_7_wadr("vec_rsc_0_7_wadr"), 
    vec_rsc_0_7_d("vec_rsc_0_7_d"), 
    vec_rsc_0_7_we("vec_rsc_0_7_we"), 
    vec_rsc_0_7_radr("vec_rsc_0_7_radr"), 
    vec_rsc_0_7_q("vec_rsc_0_7_q"), 
    vec_rsc_triosy_0_7_lz("vec_rsc_triosy_0_7_lz"), 
    vec_rsc_0_8_wadr("vec_rsc_0_8_wadr"), 
    vec_rsc_0_8_d("vec_rsc_0_8_d"), 
    vec_rsc_0_8_we("vec_rsc_0_8_we"), 
    vec_rsc_0_8_radr("vec_rsc_0_8_radr"), 
    vec_rsc_0_8_q("vec_rsc_0_8_q"), 
    vec_rsc_triosy_0_8_lz("vec_rsc_triosy_0_8_lz"), 
    vec_rsc_0_9_wadr("vec_rsc_0_9_wadr"), 
    vec_rsc_0_9_d("vec_rsc_0_9_d"), 
    vec_rsc_0_9_we("vec_rsc_0_9_we"), 
    vec_rsc_0_9_radr("vec_rsc_0_9_radr"), 
    vec_rsc_0_9_q("vec_rsc_0_9_q"), 
    vec_rsc_triosy_0_9_lz("vec_rsc_triosy_0_9_lz"), 
    vec_rsc_0_10_wadr("vec_rsc_0_10_wadr"), 
    vec_rsc_0_10_d("vec_rsc_0_10_d"), 
    vec_rsc_0_10_we("vec_rsc_0_10_we"), 
    vec_rsc_0_10_radr("vec_rsc_0_10_radr"), 
    vec_rsc_0_10_q("vec_rsc_0_10_q"), 
    vec_rsc_triosy_0_10_lz("vec_rsc_triosy_0_10_lz"), 
    vec_rsc_0_11_wadr("vec_rsc_0_11_wadr"), 
    vec_rsc_0_11_d("vec_rsc_0_11_d"), 
    vec_rsc_0_11_we("vec_rsc_0_11_we"), 
    vec_rsc_0_11_radr("vec_rsc_0_11_radr"), 
    vec_rsc_0_11_q("vec_rsc_0_11_q"), 
    vec_rsc_triosy_0_11_lz("vec_rsc_triosy_0_11_lz"), 
    vec_rsc_0_12_wadr("vec_rsc_0_12_wadr"), 
    vec_rsc_0_12_d("vec_rsc_0_12_d"), 
    vec_rsc_0_12_we("vec_rsc_0_12_we"), 
    vec_rsc_0_12_radr("vec_rsc_0_12_radr"), 
    vec_rsc_0_12_q("vec_rsc_0_12_q"), 
    vec_rsc_triosy_0_12_lz("vec_rsc_triosy_0_12_lz"), 
    vec_rsc_0_13_wadr("vec_rsc_0_13_wadr"), 
    vec_rsc_0_13_d("vec_rsc_0_13_d"), 
    vec_rsc_0_13_we("vec_rsc_0_13_we"), 
    vec_rsc_0_13_radr("vec_rsc_0_13_radr"), 
    vec_rsc_0_13_q("vec_rsc_0_13_q"), 
    vec_rsc_triosy_0_13_lz("vec_rsc_triosy_0_13_lz"), 
    vec_rsc_0_14_wadr("vec_rsc_0_14_wadr"), 
    vec_rsc_0_14_d("vec_rsc_0_14_d"), 
    vec_rsc_0_14_we("vec_rsc_0_14_we"), 
    vec_rsc_0_14_radr("vec_rsc_0_14_radr"), 
    vec_rsc_0_14_q("vec_rsc_0_14_q"), 
    vec_rsc_triosy_0_14_lz("vec_rsc_triosy_0_14_lz"), 
    vec_rsc_0_15_wadr("vec_rsc_0_15_wadr"), 
    vec_rsc_0_15_d("vec_rsc_0_15_d"), 
    vec_rsc_0_15_we("vec_rsc_0_15_we"), 
    vec_rsc_0_15_radr("vec_rsc_0_15_radr"), 
    vec_rsc_0_15_q("vec_rsc_0_15_q"), 
    vec_rsc_triosy_0_15_lz("vec_rsc_triosy_0_15_lz"), 
    vec_rsc_0_16_wadr("vec_rsc_0_16_wadr"), 
    vec_rsc_0_16_d("vec_rsc_0_16_d"), 
    vec_rsc_0_16_we("vec_rsc_0_16_we"), 
    vec_rsc_0_16_radr("vec_rsc_0_16_radr"), 
    vec_rsc_0_16_q("vec_rsc_0_16_q"), 
    vec_rsc_triosy_0_16_lz("vec_rsc_triosy_0_16_lz"), 
    vec_rsc_0_17_wadr("vec_rsc_0_17_wadr"), 
    vec_rsc_0_17_d("vec_rsc_0_17_d"), 
    vec_rsc_0_17_we("vec_rsc_0_17_we"), 
    vec_rsc_0_17_radr("vec_rsc_0_17_radr"), 
    vec_rsc_0_17_q("vec_rsc_0_17_q"), 
    vec_rsc_triosy_0_17_lz("vec_rsc_triosy_0_17_lz"), 
    vec_rsc_0_18_wadr("vec_rsc_0_18_wadr"), 
    vec_rsc_0_18_d("vec_rsc_0_18_d"), 
    vec_rsc_0_18_we("vec_rsc_0_18_we"), 
    vec_rsc_0_18_radr("vec_rsc_0_18_radr"), 
    vec_rsc_0_18_q("vec_rsc_0_18_q"), 
    vec_rsc_triosy_0_18_lz("vec_rsc_triosy_0_18_lz"), 
    vec_rsc_0_19_wadr("vec_rsc_0_19_wadr"), 
    vec_rsc_0_19_d("vec_rsc_0_19_d"), 
    vec_rsc_0_19_we("vec_rsc_0_19_we"), 
    vec_rsc_0_19_radr("vec_rsc_0_19_radr"), 
    vec_rsc_0_19_q("vec_rsc_0_19_q"), 
    vec_rsc_triosy_0_19_lz("vec_rsc_triosy_0_19_lz"), 
    vec_rsc_0_20_wadr("vec_rsc_0_20_wadr"), 
    vec_rsc_0_20_d("vec_rsc_0_20_d"), 
    vec_rsc_0_20_we("vec_rsc_0_20_we"), 
    vec_rsc_0_20_radr("vec_rsc_0_20_radr"), 
    vec_rsc_0_20_q("vec_rsc_0_20_q"), 
    vec_rsc_triosy_0_20_lz("vec_rsc_triosy_0_20_lz"), 
    vec_rsc_0_21_wadr("vec_rsc_0_21_wadr"), 
    vec_rsc_0_21_d("vec_rsc_0_21_d"), 
    vec_rsc_0_21_we("vec_rsc_0_21_we"), 
    vec_rsc_0_21_radr("vec_rsc_0_21_radr"), 
    vec_rsc_0_21_q("vec_rsc_0_21_q"), 
    vec_rsc_triosy_0_21_lz("vec_rsc_triosy_0_21_lz"), 
    vec_rsc_0_22_wadr("vec_rsc_0_22_wadr"), 
    vec_rsc_0_22_d("vec_rsc_0_22_d"), 
    vec_rsc_0_22_we("vec_rsc_0_22_we"), 
    vec_rsc_0_22_radr("vec_rsc_0_22_radr"), 
    vec_rsc_0_22_q("vec_rsc_0_22_q"), 
    vec_rsc_triosy_0_22_lz("vec_rsc_triosy_0_22_lz"), 
    vec_rsc_0_23_wadr("vec_rsc_0_23_wadr"), 
    vec_rsc_0_23_d("vec_rsc_0_23_d"), 
    vec_rsc_0_23_we("vec_rsc_0_23_we"), 
    vec_rsc_0_23_radr("vec_rsc_0_23_radr"), 
    vec_rsc_0_23_q("vec_rsc_0_23_q"), 
    vec_rsc_triosy_0_23_lz("vec_rsc_triosy_0_23_lz"), 
    vec_rsc_0_24_wadr("vec_rsc_0_24_wadr"), 
    vec_rsc_0_24_d("vec_rsc_0_24_d"), 
    vec_rsc_0_24_we("vec_rsc_0_24_we"), 
    vec_rsc_0_24_radr("vec_rsc_0_24_radr"), 
    vec_rsc_0_24_q("vec_rsc_0_24_q"), 
    vec_rsc_triosy_0_24_lz("vec_rsc_triosy_0_24_lz"), 
    vec_rsc_0_25_wadr("vec_rsc_0_25_wadr"), 
    vec_rsc_0_25_d("vec_rsc_0_25_d"), 
    vec_rsc_0_25_we("vec_rsc_0_25_we"), 
    vec_rsc_0_25_radr("vec_rsc_0_25_radr"), 
    vec_rsc_0_25_q("vec_rsc_0_25_q"), 
    vec_rsc_triosy_0_25_lz("vec_rsc_triosy_0_25_lz"), 
    vec_rsc_0_26_wadr("vec_rsc_0_26_wadr"), 
    vec_rsc_0_26_d("vec_rsc_0_26_d"), 
    vec_rsc_0_26_we("vec_rsc_0_26_we"), 
    vec_rsc_0_26_radr("vec_rsc_0_26_radr"), 
    vec_rsc_0_26_q("vec_rsc_0_26_q"), 
    vec_rsc_triosy_0_26_lz("vec_rsc_triosy_0_26_lz"), 
    vec_rsc_0_27_wadr("vec_rsc_0_27_wadr"), 
    vec_rsc_0_27_d("vec_rsc_0_27_d"), 
    vec_rsc_0_27_we("vec_rsc_0_27_we"), 
    vec_rsc_0_27_radr("vec_rsc_0_27_radr"), 
    vec_rsc_0_27_q("vec_rsc_0_27_q"), 
    vec_rsc_triosy_0_27_lz("vec_rsc_triosy_0_27_lz"), 
    vec_rsc_0_28_wadr("vec_rsc_0_28_wadr"), 
    vec_rsc_0_28_d("vec_rsc_0_28_d"), 
    vec_rsc_0_28_we("vec_rsc_0_28_we"), 
    vec_rsc_0_28_radr("vec_rsc_0_28_radr"), 
    vec_rsc_0_28_q("vec_rsc_0_28_q"), 
    vec_rsc_triosy_0_28_lz("vec_rsc_triosy_0_28_lz"), 
    vec_rsc_0_29_wadr("vec_rsc_0_29_wadr"), 
    vec_rsc_0_29_d("vec_rsc_0_29_d"), 
    vec_rsc_0_29_we("vec_rsc_0_29_we"), 
    vec_rsc_0_29_radr("vec_rsc_0_29_radr"), 
    vec_rsc_0_29_q("vec_rsc_0_29_q"), 
    vec_rsc_triosy_0_29_lz("vec_rsc_triosy_0_29_lz"), 
    vec_rsc_0_30_wadr("vec_rsc_0_30_wadr"), 
    vec_rsc_0_30_d("vec_rsc_0_30_d"), 
    vec_rsc_0_30_we("vec_rsc_0_30_we"), 
    vec_rsc_0_30_radr("vec_rsc_0_30_radr"), 
    vec_rsc_0_30_q("vec_rsc_0_30_q"), 
    vec_rsc_triosy_0_30_lz("vec_rsc_triosy_0_30_lz"), 
    vec_rsc_0_31_wadr("vec_rsc_0_31_wadr"), 
    vec_rsc_0_31_d("vec_rsc_0_31_d"), 
    vec_rsc_0_31_we("vec_rsc_0_31_we"), 
    vec_rsc_0_31_radr("vec_rsc_0_31_radr"), 
    vec_rsc_0_31_q("vec_rsc_0_31_q"), 
    vec_rsc_triosy_0_31_lz("vec_rsc_triosy_0_31_lz"), 
    p_rsc_dat("p_rsc_dat"), 
    p_rsc_triosy_lz("p_rsc_triosy_lz"), 
    r_rsc_dat("r_rsc_dat"), 
    r_rsc_triosy_lz("r_rsc_triosy_lz"), 
    twiddle_rsc_0_0_radr("twiddle_rsc_0_0_radr"), 
    twiddle_rsc_0_0_q("twiddle_rsc_0_0_q"), 
    twiddle_rsc_triosy_0_0_lz("twiddle_rsc_triosy_0_0_lz"), 
    twiddle_rsc_0_1_radr("twiddle_rsc_0_1_radr"), 
    twiddle_rsc_0_1_q("twiddle_rsc_0_1_q"), 
    twiddle_rsc_triosy_0_1_lz("twiddle_rsc_triosy_0_1_lz"), 
    twiddle_rsc_0_2_radr("twiddle_rsc_0_2_radr"), 
    twiddle_rsc_0_2_q("twiddle_rsc_0_2_q"), 
    twiddle_rsc_triosy_0_2_lz("twiddle_rsc_triosy_0_2_lz"), 
    twiddle_rsc_0_3_radr("twiddle_rsc_0_3_radr"), 
    twiddle_rsc_0_3_q("twiddle_rsc_0_3_q"), 
    twiddle_rsc_triosy_0_3_lz("twiddle_rsc_triosy_0_3_lz"), 
    twiddle_rsc_0_4_radr("twiddle_rsc_0_4_radr"), 
    twiddle_rsc_0_4_q("twiddle_rsc_0_4_q"), 
    twiddle_rsc_triosy_0_4_lz("twiddle_rsc_triosy_0_4_lz"), 
    twiddle_rsc_0_5_radr("twiddle_rsc_0_5_radr"), 
    twiddle_rsc_0_5_q("twiddle_rsc_0_5_q"), 
    twiddle_rsc_triosy_0_5_lz("twiddle_rsc_triosy_0_5_lz"), 
    twiddle_rsc_0_6_radr("twiddle_rsc_0_6_radr"), 
    twiddle_rsc_0_6_q("twiddle_rsc_0_6_q"), 
    twiddle_rsc_triosy_0_6_lz("twiddle_rsc_triosy_0_6_lz"), 
    twiddle_rsc_0_7_radr("twiddle_rsc_0_7_radr"), 
    twiddle_rsc_0_7_q("twiddle_rsc_0_7_q"), 
    twiddle_rsc_triosy_0_7_lz("twiddle_rsc_triosy_0_7_lz"), 
    twiddle_rsc_0_8_radr("twiddle_rsc_0_8_radr"), 
    twiddle_rsc_0_8_q("twiddle_rsc_0_8_q"), 
    twiddle_rsc_triosy_0_8_lz("twiddle_rsc_triosy_0_8_lz"), 
    twiddle_rsc_0_9_radr("twiddle_rsc_0_9_radr"), 
    twiddle_rsc_0_9_q("twiddle_rsc_0_9_q"), 
    twiddle_rsc_triosy_0_9_lz("twiddle_rsc_triosy_0_9_lz"), 
    twiddle_rsc_0_10_radr("twiddle_rsc_0_10_radr"), 
    twiddle_rsc_0_10_q("twiddle_rsc_0_10_q"), 
    twiddle_rsc_triosy_0_10_lz("twiddle_rsc_triosy_0_10_lz"), 
    twiddle_rsc_0_11_radr("twiddle_rsc_0_11_radr"), 
    twiddle_rsc_0_11_q("twiddle_rsc_0_11_q"), 
    twiddle_rsc_triosy_0_11_lz("twiddle_rsc_triosy_0_11_lz"), 
    twiddle_rsc_0_12_radr("twiddle_rsc_0_12_radr"), 
    twiddle_rsc_0_12_q("twiddle_rsc_0_12_q"), 
    twiddle_rsc_triosy_0_12_lz("twiddle_rsc_triosy_0_12_lz"), 
    twiddle_rsc_0_13_radr("twiddle_rsc_0_13_radr"), 
    twiddle_rsc_0_13_q("twiddle_rsc_0_13_q"), 
    twiddle_rsc_triosy_0_13_lz("twiddle_rsc_triosy_0_13_lz"), 
    twiddle_rsc_0_14_radr("twiddle_rsc_0_14_radr"), 
    twiddle_rsc_0_14_q("twiddle_rsc_0_14_q"), 
    twiddle_rsc_triosy_0_14_lz("twiddle_rsc_triosy_0_14_lz"), 
    twiddle_rsc_0_15_radr("twiddle_rsc_0_15_radr"), 
    twiddle_rsc_0_15_q("twiddle_rsc_0_15_q"), 
    twiddle_rsc_triosy_0_15_lz("twiddle_rsc_triosy_0_15_lz"), 
    twiddle_rsc_0_16_radr("twiddle_rsc_0_16_radr"), 
    twiddle_rsc_0_16_q("twiddle_rsc_0_16_q"), 
    twiddle_rsc_triosy_0_16_lz("twiddle_rsc_triosy_0_16_lz"), 
    twiddle_rsc_0_17_radr("twiddle_rsc_0_17_radr"), 
    twiddle_rsc_0_17_q("twiddle_rsc_0_17_q"), 
    twiddle_rsc_triosy_0_17_lz("twiddle_rsc_triosy_0_17_lz"), 
    twiddle_rsc_0_18_radr("twiddle_rsc_0_18_radr"), 
    twiddle_rsc_0_18_q("twiddle_rsc_0_18_q"), 
    twiddle_rsc_triosy_0_18_lz("twiddle_rsc_triosy_0_18_lz"), 
    twiddle_rsc_0_19_radr("twiddle_rsc_0_19_radr"), 
    twiddle_rsc_0_19_q("twiddle_rsc_0_19_q"), 
    twiddle_rsc_triosy_0_19_lz("twiddle_rsc_triosy_0_19_lz"), 
    twiddle_rsc_0_20_radr("twiddle_rsc_0_20_radr"), 
    twiddle_rsc_0_20_q("twiddle_rsc_0_20_q"), 
    twiddle_rsc_triosy_0_20_lz("twiddle_rsc_triosy_0_20_lz"), 
    twiddle_rsc_0_21_radr("twiddle_rsc_0_21_radr"), 
    twiddle_rsc_0_21_q("twiddle_rsc_0_21_q"), 
    twiddle_rsc_triosy_0_21_lz("twiddle_rsc_triosy_0_21_lz"), 
    twiddle_rsc_0_22_radr("twiddle_rsc_0_22_radr"), 
    twiddle_rsc_0_22_q("twiddle_rsc_0_22_q"), 
    twiddle_rsc_triosy_0_22_lz("twiddle_rsc_triosy_0_22_lz"), 
    twiddle_rsc_0_23_radr("twiddle_rsc_0_23_radr"), 
    twiddle_rsc_0_23_q("twiddle_rsc_0_23_q"), 
    twiddle_rsc_triosy_0_23_lz("twiddle_rsc_triosy_0_23_lz"), 
    twiddle_rsc_0_24_radr("twiddle_rsc_0_24_radr"), 
    twiddle_rsc_0_24_q("twiddle_rsc_0_24_q"), 
    twiddle_rsc_triosy_0_24_lz("twiddle_rsc_triosy_0_24_lz"), 
    twiddle_rsc_0_25_radr("twiddle_rsc_0_25_radr"), 
    twiddle_rsc_0_25_q("twiddle_rsc_0_25_q"), 
    twiddle_rsc_triosy_0_25_lz("twiddle_rsc_triosy_0_25_lz"), 
    twiddle_rsc_0_26_radr("twiddle_rsc_0_26_radr"), 
    twiddle_rsc_0_26_q("twiddle_rsc_0_26_q"), 
    twiddle_rsc_triosy_0_26_lz("twiddle_rsc_triosy_0_26_lz"), 
    twiddle_rsc_0_27_radr("twiddle_rsc_0_27_radr"), 
    twiddle_rsc_0_27_q("twiddle_rsc_0_27_q"), 
    twiddle_rsc_triosy_0_27_lz("twiddle_rsc_triosy_0_27_lz"), 
    twiddle_rsc_0_28_radr("twiddle_rsc_0_28_radr"), 
    twiddle_rsc_0_28_q("twiddle_rsc_0_28_q"), 
    twiddle_rsc_triosy_0_28_lz("twiddle_rsc_triosy_0_28_lz"), 
    twiddle_rsc_0_29_radr("twiddle_rsc_0_29_radr"), 
    twiddle_rsc_0_29_q("twiddle_rsc_0_29_q"), 
    twiddle_rsc_triosy_0_29_lz("twiddle_rsc_triosy_0_29_lz"), 
    twiddle_rsc_0_30_radr("twiddle_rsc_0_30_radr"), 
    twiddle_rsc_0_30_q("twiddle_rsc_0_30_q"), 
    twiddle_rsc_triosy_0_30_lz("twiddle_rsc_triosy_0_30_lz"), 
    twiddle_rsc_0_31_radr("twiddle_rsc_0_31_radr"), 
    twiddle_rsc_0_31_q("twiddle_rsc_0_31_q"), 
    twiddle_rsc_triosy_0_31_lz("twiddle_rsc_triosy_0_31_lz")
  {
    elaborate_foreign_module(hdl_name);
  }

  ~ccs_DUT_wrapper() {}
};
#endif

#endif

#ifdef CCS_SYSC
} // end namespace HDL
#endif
#endif


