network param_without_default {
  in  u4  i;
  out u8  o;

  fsm dup {
    param uint W;

    in  uint(W) p_i;
    out uint(2*W) p_o;

    void main() {
      p_o = {2{p_i}};
      fence;
    }
  }

  inst = new dup(W=@bits(i));

  i -> inst.p_i; inst.p_o -> o;
}
// @fec/golden {{{
//  module param_without_default(
//    input wire rst,
//    input wire clk,
//    input wire [3:0] i,
//    output reg [7:0] o
//  );
//
//  always @(posedge clk) begin
//    if (rst) begin
//      o <= 8'd0;
//    end else begin
//      o <= {2{i}};
//    end
//  end
//
//  endmodule
// }}}
