title:: Readwise/Highlights/04｜硬件语言筑基（二）: 我们的代码是怎么生成具体电路的？ - 计算机基础实战课
author:: [[彭东]]
full-title:: 04｜硬件语言筑基（二）: 我们的代码是怎么生成具体电路的？ - 计算机基础实战课
category:: #articles
url:: https://time.geekbang.org/column/article/543888

- 阻塞赋值对应的电路结构往往与触发沿没有关系，只与输入电平的变化有关；而非阻塞赋值对应的电路结构往往与触发沿有关系，只有在触发沿时，才有可能发生赋值的情况 #Highlight #[[2022-08-03]]
- 逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（Standard Cell）的面积、时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序、面积上也不同。因此，哪怕采用同样的设计，选用台湾的台积电（TSMC）工艺和上海的中芯国际（SMIC）的工艺，最后生产出来的芯片性能也是有差异的。 #Highlight #[[2022-08-03]]
- 通过逻辑综合，我们就能完成从 Verilog 代码到门级电路的转换。而逻辑综合的结果，就是把设计的 Verilog 代码，翻译成门级网表 Netlist #Highlight #[[2022-08-03]]