//
// Verilog module for: foo<>
//
module foo(a, b);
   input a;
   output b;

// -- signals ---
   wire a;
   reg b;

// --- instances
endmodule

