set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {micro.vo micro_v.sdo}}
	{{"Fast Model"} {micro_fast.vo micro_v_fast.sdo}}
}
