// #define __STDC__ 1
// #define __STDC_VERSION__ 199901L
// #define __STDC_HOSTED__ 1
// #define __GNUC__ 7
// #define __GNUC_MINOR__ 2
// #define __GNUC_PATCHLEVEL__ 1
// #define __VERSION__ "7.2.1 20170904 (release) [ARM/embedded-7-branch revision 255204]"
// #define __ATOMIC_RELAXED 0
// #define __ATOMIC_SEQ_CST 5
// #define __ATOMIC_ACQUIRE 2
// #define __ATOMIC_RELEASE 3
// #define __ATOMIC_ACQ_REL 4
// #define __ATOMIC_CONSUME 1
// #define __OPTIMIZE_SIZE__ 1
// #define __OPTIMIZE__ 1
// #define __FINITE_MATH_ONLY__ 0
// #define __SIZEOF_INT__ 4
// #define __SIZEOF_LONG__ 4
// #define __SIZEOF_LONG_LONG__ 8
// #define __SIZEOF_SHORT__ 2
// #define __SIZEOF_FLOAT__ 4
// #define __SIZEOF_DOUBLE__ 8
// #define __SIZEOF_LONG_DOUBLE__ 8
// #define __SIZEOF_SIZE_T__ 4
// #define __CHAR_BIT__ 8
// #define __BIGGEST_ALIGNMENT__ 8
// #define __ORDER_LITTLE_ENDIAN__ 1234
// #define __ORDER_BIG_ENDIAN__ 4321
// #define __ORDER_PDP_ENDIAN__ 3412
// #define __BYTE_ORDER__ __ORDER_LITTLE_ENDIAN__
// #define __FLOAT_WORD_ORDER__ __ORDER_LITTLE_ENDIAN__
// #define __SIZEOF_POINTER__ 4
// #define __SIZE_TYPE__ unsigned int
// #define __PTRDIFF_TYPE__ int
// #define __WCHAR_TYPE__ unsigned int
// #define __WINT_TYPE__ unsigned int
// #define __INTMAX_TYPE__ long long int
// #define __UINTMAX_TYPE__ long long unsigned int
// #define __CHAR16_TYPE__ short unsigned int
// #define __CHAR32_TYPE__ long unsigned int
// #define __SIG_ATOMIC_TYPE__ int
// #define __INT8_TYPE__ signed char
// #define __INT16_TYPE__ short int
// #define __INT32_TYPE__ long int
// #define __INT64_TYPE__ long long int
// #define __UINT8_TYPE__ unsigned char
// #define __UINT16_TYPE__ short unsigned int
// #define __UINT32_TYPE__ long unsigned int
// #define __UINT64_TYPE__ long long unsigned int
// #define __INT_LEAST8_TYPE__ signed char
// #define __INT_LEAST16_TYPE__ short int
// #define __INT_LEAST32_TYPE__ long int
// #define __INT_LEAST64_TYPE__ long long int
// #define __UINT_LEAST8_TYPE__ unsigned char
// #define __UINT_LEAST16_TYPE__ short unsigned int
// #define __UINT_LEAST32_TYPE__ long unsigned int
// #define __UINT_LEAST64_TYPE__ long long unsigned int
// #define __INT_FAST8_TYPE__ int
// #define __INT_FAST16_TYPE__ int
// #define __INT_FAST32_TYPE__ int
// #define __INT_FAST64_TYPE__ long long int
// #define __UINT_FAST8_TYPE__ unsigned int
// #define __UINT_FAST16_TYPE__ unsigned int
// #define __UINT_FAST32_TYPE__ unsigned int
// #define __UINT_FAST64_TYPE__ long long unsigned int
// #define __INTPTR_TYPE__ int
// #define __UINTPTR_TYPE__ unsigned int
// #define __has_include(STR) __has_include__(STR)
// #define __has_include_next(STR) __has_include_next__(STR)
// #define __GXX_ABI_VERSION 1011
// #define __SCHAR_MAX__ 0x7f
// #define __SHRT_MAX__ 0x7fff
// #define __INT_MAX__ 0x7fffffff
// #define __LONG_MAX__ 0x7fffffffL
// #define __LONG_LONG_MAX__ 0x7fffffffffffffffLL
// #define __WCHAR_MAX__ 0xffffffffU
// #define __WCHAR_MIN__ 0U
// #define __WINT_MAX__ 0xffffffffU
// #define __WINT_MIN__ 0U
// #define __PTRDIFF_MAX__ 0x7fffffff
// #define __SIZE_MAX__ 0xffffffffU
// #define __SCHAR_WIDTH__ 8
// #define __SHRT_WIDTH__ 16
// #define __INT_WIDTH__ 32
// #define __LONG_WIDTH__ 32
// #define __LONG_LONG_WIDTH__ 64
// #define __WCHAR_WIDTH__ 32
// #define __WINT_WIDTH__ 32
// #define __PTRDIFF_WIDTH__ 32
// #define __SIZE_WIDTH__ 32
// #define __INTMAX_MAX__ 0x7fffffffffffffffLL
// #define __INTMAX_C(c) c ## LL
// #define __UINTMAX_MAX__ 0xffffffffffffffffULL
// #define __UINTMAX_C(c) c ## ULL
// #define __INTMAX_WIDTH__ 64
// #define __SIG_ATOMIC_MAX__ 0x7fffffff
// #define __SIG_ATOMIC_MIN__ (-__SIG_ATOMIC_MAX__ - 1)
// #define __SIG_ATOMIC_WIDTH__ 32
// #define __INT8_MAX__ 0x7f
// #define __INT16_MAX__ 0x7fff
// #define __INT32_MAX__ 0x7fffffffL
// #define __INT64_MAX__ 0x7fffffffffffffffLL
// #define __UINT8_MAX__ 0xff
// #define __UINT16_MAX__ 0xffff
// #define __UINT32_MAX__ 0xffffffffUL
// #define __UINT64_MAX__ 0xffffffffffffffffULL
// #define __INT_LEAST8_MAX__ 0x7f
// #define __INT8_C(c) c
// #define __INT_LEAST8_WIDTH__ 8
// #define __INT_LEAST16_MAX__ 0x7fff
// #define __INT16_C(c) c
// #define __INT_LEAST16_WIDTH__ 16
// #define __INT_LEAST32_MAX__ 0x7fffffffL
// #define __INT32_C(c) c ## L
// #define __INT_LEAST32_WIDTH__ 32
// #define __INT_LEAST64_MAX__ 0x7fffffffffffffffLL
// #define __INT64_C(c) c ## LL
// #define __INT_LEAST64_WIDTH__ 64
// #define __UINT_LEAST8_MAX__ 0xff
// #define __UINT8_C(c) c
// #define __UINT_LEAST16_MAX__ 0xffff
// #define __UINT16_C(c) c
// #define __UINT_LEAST32_MAX__ 0xffffffffUL
// #define __UINT32_C(c) c ## UL
// #define __UINT_LEAST64_MAX__ 0xffffffffffffffffULL
// #define __UINT64_C(c) c ## ULL
// #define __INT_FAST8_MAX__ 0x7fffffff
// #define __INT_FAST8_WIDTH__ 32
// #define __INT_FAST16_MAX__ 0x7fffffff
// #define __INT_FAST16_WIDTH__ 32
// #define __INT_FAST32_MAX__ 0x7fffffff
// #define __INT_FAST32_WIDTH__ 32
// #define __INT_FAST64_MAX__ 0x7fffffffffffffffLL
// #define __INT_FAST64_WIDTH__ 64
// #define __UINT_FAST8_MAX__ 0xffffffffU
// #define __UINT_FAST16_MAX__ 0xffffffffU
// #define __UINT_FAST32_MAX__ 0xffffffffU
// #define __UINT_FAST64_MAX__ 0xffffffffffffffffULL
// #define __INTPTR_MAX__ 0x7fffffff
// #define __INTPTR_WIDTH__ 32
// #define __UINTPTR_MAX__ 0xffffffffU
// #define __GCC_IEC_559 0
// #define __GCC_IEC_559_COMPLEX 0
// #define __FLT_EVAL_METHOD__ 0
// #define __FLT_EVAL_METHOD_TS_18661_3__ 0
// #define __DEC_EVAL_METHOD__ 2
// #define __FLT_RADIX__ 2
// #define __FLT_MANT_DIG__ 24
// #define __FLT_DIG__ 6
// #define __FLT_MIN_EXP__ (-125)
// #define __FLT_MIN_10_EXP__ (-37)
// #define __FLT_MAX_EXP__ 128
// #define __FLT_MAX_10_EXP__ 38
// #define __FLT_DECIMAL_DIG__ 9
// #define __FLT_MAX__ 3.4028234663852886e+38F
// #define __FLT_MIN__ 1.1754943508222875e-38F
// #define __FLT_EPSILON__ 1.1920928955078125e-7F
// #define __FLT_DENORM_MIN__ 1.4012984643248171e-45F
// #define __FLT_HAS_DENORM__ 1
// #define __FLT_HAS_INFINITY__ 1
// #define __FLT_HAS_QUIET_NAN__ 1
// #define __DBL_MANT_DIG__ 53
// #define __DBL_DIG__ 15
// #define __DBL_MIN_EXP__ (-1021)
// #define __DBL_MIN_10_EXP__ (-307)
// #define __DBL_MAX_EXP__ 1024
// #define __DBL_MAX_10_EXP__ 308
// #define __DBL_DECIMAL_DIG__ 17
// #define __DBL_MAX__ ((double)1.7976931348623157e+308L)
// #define __DBL_MIN__ ((double)2.2250738585072014e-308L)
// #define __DBL_EPSILON__ ((double)2.2204460492503131e-16L)
// #define __DBL_DENORM_MIN__ ((double)4.9406564584124654e-324L)
// #define __DBL_HAS_DENORM__ 1
// #define __DBL_HAS_INFINITY__ 1
// #define __DBL_HAS_QUIET_NAN__ 1
// #define __LDBL_MANT_DIG__ 53
// #define __LDBL_DIG__ 15
// #define __LDBL_MIN_EXP__ (-1021)
// #define __LDBL_MIN_10_EXP__ (-307)
// #define __LDBL_MAX_EXP__ 1024
// #define __LDBL_MAX_10_EXP__ 308
// #define __DECIMAL_DIG__ 17
// #define __LDBL_DECIMAL_DIG__ 17
// #define __LDBL_MAX__ 1.7976931348623157e+308L
// #define __LDBL_MIN__ 2.2250738585072014e-308L
// #define __LDBL_EPSILON__ 2.2204460492503131e-16L
// #define __LDBL_DENORM_MIN__ 4.9406564584124654e-324L
// #define __LDBL_HAS_DENORM__ 1
// #define __LDBL_HAS_INFINITY__ 1
// #define __LDBL_HAS_QUIET_NAN__ 1
// #define __FLT32_MANT_DIG__ 24
// #define __FLT32_DIG__ 6
// #define __FLT32_MIN_EXP__ (-125)
// #define __FLT32_MIN_10_EXP__ (-37)
// #define __FLT32_MAX_EXP__ 128
// #define __FLT32_MAX_10_EXP__ 38
// #define __FLT32_DECIMAL_DIG__ 9
// #define __FLT32_MAX__ 3.4028234663852886e+38F32
// #define __FLT32_MIN__ 1.1754943508222875e-38F32
// #define __FLT32_EPSILON__ 1.1920928955078125e-7F32
// #define __FLT32_DENORM_MIN__ 1.4012984643248171e-45F32
// #define __FLT32_HAS_DENORM__ 1
// #define __FLT32_HAS_INFINITY__ 1
// #define __FLT32_HAS_QUIET_NAN__ 1
// #define __FLT64_MANT_DIG__ 53
// #define __FLT64_DIG__ 15
// #define __FLT64_MIN_EXP__ (-1021)
// #define __FLT64_MIN_10_EXP__ (-307)
// #define __FLT64_MAX_EXP__ 1024
// #define __FLT64_MAX_10_EXP__ 308
// #define __FLT64_DECIMAL_DIG__ 17
// #define __FLT64_MAX__ 1.7976931348623157e+308F64
// #define __FLT64_MIN__ 2.2250738585072014e-308F64
// #define __FLT64_EPSILON__ 2.2204460492503131e-16F64
// #define __FLT64_DENORM_MIN__ 4.9406564584124654e-324F64
// #define __FLT64_HAS_DENORM__ 1
// #define __FLT64_HAS_INFINITY__ 1
// #define __FLT64_HAS_QUIET_NAN__ 1
// #define __FLT32X_MANT_DIG__ 53
// #define __FLT32X_DIG__ 15
// #define __FLT32X_MIN_EXP__ (-1021)
// #define __FLT32X_MIN_10_EXP__ (-307)
// #define __FLT32X_MAX_EXP__ 1024
// #define __FLT32X_MAX_10_EXP__ 308
// #define __FLT32X_DECIMAL_DIG__ 17
// #define __FLT32X_MAX__ 1.7976931348623157e+308F32x
// #define __FLT32X_MIN__ 2.2250738585072014e-308F32x
// #define __FLT32X_EPSILON__ 2.2204460492503131e-16F32x
// #define __FLT32X_DENORM_MIN__ 4.9406564584124654e-324F32x
// #define __FLT32X_HAS_DENORM__ 1
// #define __FLT32X_HAS_INFINITY__ 1
// #define __FLT32X_HAS_QUIET_NAN__ 1
// #define __DEC32_MANT_DIG__ 7
// #define __DEC32_MIN_EXP__ (-94)
// #define __DEC32_MAX_EXP__ 97
// #define __DEC32_MIN__ 1E-95DF
// #define __DEC32_MAX__ 9.999999E96DF
// #define __DEC32_EPSILON__ 1E-6DF
// #define __DEC32_SUBNORMAL_MIN__ 0.000001E-95DF
// #define __DEC64_MANT_DIG__ 16
// #define __DEC64_MIN_EXP__ (-382)
// #define __DEC64_MAX_EXP__ 385
// #define __DEC64_MIN__ 1E-383DD
// #define __DEC64_MAX__ 9.999999999999999E384DD
// #define __DEC64_EPSILON__ 1E-15DD
// #define __DEC64_SUBNORMAL_MIN__ 0.000000000000001E-383DD
// #define __DEC128_MANT_DIG__ 34
// #define __DEC128_MIN_EXP__ (-6142)
// #define __DEC128_MAX_EXP__ 6145
// #define __DEC128_MIN__ 1E-6143DL
// #define __DEC128_MAX__ 9.999999999999999999999999999999999E6144DL
// #define __DEC128_EPSILON__ 1E-33DL
// #define __DEC128_SUBNORMAL_MIN__ 0.000000000000000000000000000000001E-6143DL
// #define __SFRACT_FBIT__ 7
// #define __SFRACT_IBIT__ 0
// #define __SFRACT_MIN__ (-0.5HR-0.5HR)
// #define __SFRACT_MAX__ 0X7FP-7HR
// #define __SFRACT_EPSILON__ 0x1P-7HR
// #define __USFRACT_FBIT__ 8
// #define __USFRACT_IBIT__ 0
// #define __USFRACT_MIN__ 0.0UHR
// #define __USFRACT_MAX__ 0XFFP-8UHR
// #define __USFRACT_EPSILON__ 0x1P-8UHR
// #define __FRACT_FBIT__ 15
// #define __FRACT_IBIT__ 0
// #define __FRACT_MIN__ (-0.5R-0.5R)
// #define __FRACT_MAX__ 0X7FFFP-15R
// #define __FRACT_EPSILON__ 0x1P-15R
// #define __UFRACT_FBIT__ 16
// #define __UFRACT_IBIT__ 0
// #define __UFRACT_MIN__ 0.0UR
// #define __UFRACT_MAX__ 0XFFFFP-16UR
// #define __UFRACT_EPSILON__ 0x1P-16UR
// #define __LFRACT_FBIT__ 31
// #define __LFRACT_IBIT__ 0
// #define __LFRACT_MIN__ (-0.5LR-0.5LR)
// #define __LFRACT_MAX__ 0X7FFFFFFFP-31LR
// #define __LFRACT_EPSILON__ 0x1P-31LR
// #define __ULFRACT_FBIT__ 32
// #define __ULFRACT_IBIT__ 0
// #define __ULFRACT_MIN__ 0.0ULR
// #define __ULFRACT_MAX__ 0XFFFFFFFFP-32ULR
// #define __ULFRACT_EPSILON__ 0x1P-32ULR
// #define __LLFRACT_FBIT__ 63
// #define __LLFRACT_IBIT__ 0
// #define __LLFRACT_MIN__ (-0.5LLR-0.5LLR)
// #define __LLFRACT_MAX__ 0X7FFFFFFFFFFFFFFFP-63LLR
// #define __LLFRACT_EPSILON__ 0x1P-63LLR
// #define __ULLFRACT_FBIT__ 64
// #define __ULLFRACT_IBIT__ 0
// #define __ULLFRACT_MIN__ 0.0ULLR
// #define __ULLFRACT_MAX__ 0XFFFFFFFFFFFFFFFFP-64ULLR
// #define __ULLFRACT_EPSILON__ 0x1P-64ULLR
// #define __SACCUM_FBIT__ 7
// #define __SACCUM_IBIT__ 8
// #define __SACCUM_MIN__ (-0X1P7HK-0X1P7HK)
// #define __SACCUM_MAX__ 0X7FFFP-7HK
// #define __SACCUM_EPSILON__ 0x1P-7HK
// #define __USACCUM_FBIT__ 8
// #define __USACCUM_IBIT__ 8
// #define __USACCUM_MIN__ 0.0UHK
// #define __USACCUM_MAX__ 0XFFFFP-8UHK
// #define __USACCUM_EPSILON__ 0x1P-8UHK
// #define __ACCUM_FBIT__ 15
// #define __ACCUM_IBIT__ 16
// #define __ACCUM_MIN__ (-0X1P15K-0X1P15K)
// #define __ACCUM_MAX__ 0X7FFFFFFFP-15K
// #define __ACCUM_EPSILON__ 0x1P-15K
// #define __UACCUM_FBIT__ 16
// #define __UACCUM_IBIT__ 16
// #define __UACCUM_MIN__ 0.0UK
// #define __UACCUM_MAX__ 0XFFFFFFFFP-16UK
// #define __UACCUM_EPSILON__ 0x1P-16UK
// #define __LACCUM_FBIT__ 31
// #define __LACCUM_IBIT__ 32
// #define __LACCUM_MIN__ (-0X1P31LK-0X1P31LK)
// #define __LACCUM_MAX__ 0X7FFFFFFFFFFFFFFFP-31LK
// #define __LACCUM_EPSILON__ 0x1P-31LK
// #define __ULACCUM_FBIT__ 32
// #define __ULACCUM_IBIT__ 32
// #define __ULACCUM_MIN__ 0.0ULK
// #define __ULACCUM_MAX__ 0XFFFFFFFFFFFFFFFFP-32ULK
// #define __ULACCUM_EPSILON__ 0x1P-32ULK
// #define __LLACCUM_FBIT__ 31
// #define __LLACCUM_IBIT__ 32
// #define __LLACCUM_MIN__ (-0X1P31LLK-0X1P31LLK)
// #define __LLACCUM_MAX__ 0X7FFFFFFFFFFFFFFFP-31LLK
// #define __LLACCUM_EPSILON__ 0x1P-31LLK
// #define __ULLACCUM_FBIT__ 32
// #define __ULLACCUM_IBIT__ 32
// #define __ULLACCUM_MIN__ 0.0ULLK
// #define __ULLACCUM_MAX__ 0XFFFFFFFFFFFFFFFFP-32ULLK
// #define __ULLACCUM_EPSILON__ 0x1P-32ULLK
// #define __QQ_FBIT__ 7
// #define __QQ_IBIT__ 0
// #define __HQ_FBIT__ 15
// #define __HQ_IBIT__ 0
// #define __SQ_FBIT__ 31
// #define __SQ_IBIT__ 0
// #define __DQ_FBIT__ 63
// #define __DQ_IBIT__ 0
// #define __TQ_FBIT__ 127
// #define __TQ_IBIT__ 0
// #define __UQQ_FBIT__ 8
// #define __UQQ_IBIT__ 0
// #define __UHQ_FBIT__ 16
// #define __UHQ_IBIT__ 0
// #define __USQ_FBIT__ 32
// #define __USQ_IBIT__ 0
// #define __UDQ_FBIT__ 64
// #define __UDQ_IBIT__ 0
// #define __UTQ_FBIT__ 128
// #define __UTQ_IBIT__ 0
// #define __HA_FBIT__ 7
// #define __HA_IBIT__ 8
// #define __SA_FBIT__ 15
// #define __SA_IBIT__ 16
// #define __DA_FBIT__ 31
// #define __DA_IBIT__ 32
// #define __TA_FBIT__ 63
// #define __TA_IBIT__ 64
// #define __UHA_FBIT__ 8
// #define __UHA_IBIT__ 8
// #define __USA_FBIT__ 16
// #define __USA_IBIT__ 16
// #define __UDA_FBIT__ 32
// #define __UDA_IBIT__ 32
// #define __UTA_FBIT__ 64
// #define __UTA_IBIT__ 64
// #define __REGISTER_PREFIX__
// #define __USER_LABEL_PREFIX__
// #define __GNUC_STDC_INLINE__ 1
// #define __STRICT_ANSI__ 1
// #define __CHAR_UNSIGNED__ 1
// #define __GCC_HAVE_SYNC_COMPARE_AND_SWAP_1 1
// #define __GCC_HAVE_SYNC_COMPARE_AND_SWAP_2 1
// #define __GCC_HAVE_SYNC_COMPARE_AND_SWAP_4 1
// #define __GCC_ATOMIC_BOOL_LOCK_FREE 2
// #define __GCC_ATOMIC_CHAR_LOCK_FREE 2
// #define __GCC_ATOMIC_CHAR16_T_LOCK_FREE 2
// #define __GCC_ATOMIC_CHAR32_T_LOCK_FREE 2
// #define __GCC_ATOMIC_WCHAR_T_LOCK_FREE 2
// #define __GCC_ATOMIC_SHORT_LOCK_FREE 2
// #define __GCC_ATOMIC_INT_LOCK_FREE 2
// #define __GCC_ATOMIC_LONG_LOCK_FREE 2
// #define __GCC_ATOMIC_LLONG_LOCK_FREE 1
// #define __GCC_ATOMIC_TEST_AND_SET_TRUEVAL 1
// #define __GCC_ATOMIC_POINTER_LOCK_FREE 2
// #define __GCC_HAVE_DWARF2_CFI_ASM 1
// #define __PRAGMA_REDEFINE_EXTNAME 1
// #define __SIZEOF_WCHAR_T__ 4
// #define __SIZEOF_WINT_T__ 4
// #define __SIZEOF_PTRDIFF_T__ 4
// #undef __ARM_FEATURE_DSP
// #define __ARM_FEATURE_QBIT 1
// #define __ARM_FEATURE_SAT 1
// #undef __ARM_FEATURE_CRYPTO
// #define __ARM_FEATURE_UNALIGNED 1
// #undef __ARM_FEATURE_QRDMX
// #define __ARM_32BIT_STATE 1
// #define __ARM_FEATURE_LDREX 7
// #define __ARM_FEATURE_CLZ 1
// #undef __ARM_FEATURE_NUMERIC_MAXMIN
// #undef __ARM_FEATURE_SIMD32
// #define __ARM_SIZEOF_MINIMAL_ENUM 1
// #define __ARM_SIZEOF_WCHAR_T 4
// #define __ARM_ARCH_PROFILE 77
// #define __arm__ 1
// #define __ARM_ARCH 7
// #define __APCS_32__ 1
// #define __thumb__ 1
// #define __thumb2__ 1
// #define __THUMBEL__ 1
// #define __ARM_ARCH_ISA_THUMB 2
// #define __ARMEL__ 1
// #define __SOFTFP__ 1
// #define __VFP_FP__ 1
// #undef __ARM_FP
// #undef __ARM_FP16_FORMAT_IEEE
// #undef __ARM_FP16_FORMAT_ALTERNATIVE
// #undef __ARM_FP16_ARGS
// #undef __ARM_FEATURE_FP16_SCALAR_ARITHMETIC
// #undef __ARM_FEATURE_FP16_VECTOR_ARITHMETIC
// #undef __ARM_FEATURE_FMA
// #undef __ARM_NEON__
// #undef __ARM_NEON
// #undef __ARM_NEON_FP
// #define __THUMB_INTERWORK__ 1
// #define __ARM_ARCH_7M__ 1
// #define __ARM_PCS 1
// #define __ARM_EABI__ 1
// #define __ARM_ARCH_EXT_IDIV__ 1
// #define __ARM_FEATURE_IDIV 1
// #define __ARM_ASM_SYNTAX_UNIFIED__ 1
// #define __ARM_FEATURE_COPROC 15
// #define __GXX_TYPEINFO_EQUALITY_INLINE 0
// #define __ELF__ 1
// #define __USES_INITFINI__ 1
// #define STM32F1 1
// #define LIBOPENCM3_CM3_COMMON_H
// #define _STDINT_H
// #define _MACHINE__DEFAULT_TYPES_H
// #define _SYS_FEATURES_H
// #define _NEWLIB_VERSION_H__ 1
// #define _NEWLIB_VERSION "2.5.0"
// #define __NEWLIB__ 2
// #define __NEWLIB_MINOR__ 5
// #define __NEWLIB_PATCHLEVEL__ 0
// #define __GNUC_PREREQ(maj,min) ((__GNUC__ << 16) + __GNUC_MINOR__ >= ((maj) << 16) + (min))
// #define __GNUC_PREREQ__(ma,mi) __GNUC_PREREQ(ma, mi)
// #define __ATFILE_VISIBLE 0
// #define __BSD_VISIBLE 0
// #define __GNU_VISIBLE 0
// #define __ISO_C_VISIBLE 1999
// #define __LARGEFILE_VISIBLE 0
// #define __MISC_VISIBLE 0
// #define __POSIX_VISIBLE 0
// #define __SVID_VISIBLE 0
// #define __XSI_VISIBLE 0
// #define __EXP(x) __ ##x ##__
// #define __have_longlong64 1
// #define __have_long32 1
// typedef signed char __int8_t;
// typedef unsigned char __uint8_t;
// #define ___int8_t_defined 1
// typedef short int __int16_t;
// typedef short unsigned int __uint16_t;
// #define ___int16_t_defined 1
// typedef long int __int32_t;
// typedef long unsigned int __uint32_t;
// #define ___int32_t_defined 1
// typedef long long int __int64_t;
// typedef long long unsigned int __uint64_t;
// #define ___int64_t_defined 1
// typedef signed char __int_least8_t;
// typedef unsigned char __uint_least8_t;
// #define ___int_least8_t_defined 1
// typedef short int __int_least16_t;
// typedef short unsigned int __uint_least16_t;
// #define ___int_least16_t_defined 1
// typedef long int __int_least32_t;
// typedef long unsigned int __uint_least32_t;
// #define ___int_least32_t_defined 1
// typedef long long int __int_least64_t;
// typedef long long unsigned int __uint_least64_t;
// #define ___int_least64_t_defined 1
// typedef long long int __intmax_t;
// typedef long long unsigned int __uintmax_t;
// typedef int __intptr_t;
// typedef unsigned int __uintptr_t;
// #undef __EXP
// #define _SYS__INTSUP_H
// #define __STDINT_EXP(x) __ ##x ##__
//
//
//
//
//
//
//
// #undef signed
// #undef unsigned
// #undef char
// #undef short
// #undef int
// #undef __int20
// #undef long
// #define signed +0
// #define unsigned +0
// #define char +0
// #define short +1
// #define __int20 +2
// #define int +2
// #define long +4
// #define _INTPTR_EQ_INT
// #define _INT32_EQ_LONG
// #define __INT8 "hh"
// #define __INT16 "h"
// #define __INT32 "l"
// #define __INT64 "ll"
// #define __FAST8
// #define __FAST16
// #define __FAST32
// #define __FAST64 "ll"
// #define __LEAST8 "hh"
// #define __LEAST16 "h"
// #define __LEAST32 "l"
// #define __LEAST64 "ll"
// #undef signed
// #undef unsigned
// #undef char
// #undef short
// #undef int
// #undef long
//
//
//
//
//
// #undef __int20
//
//
// #define _SYS__STDINT_H
// typedef __int8_t int8_t ;
// #define _INT8_T_DECLARED
// typedef __uint8_t uint8_t ;
// #define _UINT8_T_DECLARED
// #define __int8_t_defined 1
// typedef __int16_t int16_t ;
// #define _INT16_T_DECLARED
// typedef __uint16_t uint16_t ;
// #define _UINT16_T_DECLARED
// #define __int16_t_defined 1
// typedef __int32_t int32_t ;
// #define _INT32_T_DECLARED
// typedef __uint32_t uint32_t ;
// #define _UINT32_T_DECLARED
// #define __int32_t_defined 1
// typedef __int64_t int64_t ;
// #define _INT64_T_DECLARED
// typedef __uint64_t uint64_t ;
// #define _UINT64_T_DECLARED
// #define __int64_t_defined 1
// typedef __intmax_t intmax_t;
// #define _INTMAX_T_DECLARED
// typedef __uintmax_t uintmax_t;
// #define _UINTMAX_T_DECLARED
// typedef __intptr_t intptr_t;
// #define _INTPTR_T_DECLARED
// typedef __uintptr_t uintptr_t;
// #define _UINTPTR_T_DECLARED
// typedef __int_least8_t int_least8_t;
// typedef __uint_least8_t uint_least8_t;
// #define __int_least8_t_defined 1
// typedef __int_least16_t int_least16_t;
// typedef __uint_least16_t uint_least16_t;
// #define __int_least16_t_defined 1
// typedef __int_least32_t int_least32_t;
// typedef __uint_least32_t uint_least32_t;
// #define __int_least32_t_defined 1
// typedef __int_least64_t int_least64_t;
// typedef __uint_least64_t uint_least64_t;
// #define __int_least64_t_defined 1
//   typedef int int_fast8_t;
//   typedef unsigned int uint_fast8_t;
// #define __int_fast8_t_defined 1
//   typedef int int_fast16_t;
//   typedef unsigned int uint_fast16_t;
// #define __int_fast16_t_defined 1
//   typedef int int_fast32_t;
//   typedef unsigned int uint_fast32_t;
// #define __int_fast32_t_defined 1
//   typedef long long int int_fast64_t;
//   typedef long long unsigned int uint_fast64_t;
// #define __int_fast64_t_defined 1
// #define INTPTR_MIN (-__INTPTR_MAX__ - 1)
// #define INTPTR_MAX (__INTPTR_MAX__)
// #define UINTPTR_MAX (__UINTPTR_MAX__)
// #define INT8_MIN (-__INT8_MAX__ - 1)
// #define INT8_MAX (__INT8_MAX__)
// #define UINT8_MAX (__UINT8_MAX__)
// #define INT_LEAST8_MIN (-__INT_LEAST8_MAX__ - 1)
// #define INT_LEAST8_MAX (__INT_LEAST8_MAX__)
// #define UINT_LEAST8_MAX (__UINT_LEAST8_MAX__)
// #define INT16_MIN (-__INT16_MAX__ - 1)
// #define INT16_MAX (__INT16_MAX__)
// #define UINT16_MAX (__UINT16_MAX__)
// #define INT_LEAST16_MIN (-__INT_LEAST16_MAX__ - 1)
// #define INT_LEAST16_MAX (__INT_LEAST16_MAX__)
// #define UINT_LEAST16_MAX (__UINT_LEAST16_MAX__)
// #define INT32_MIN (-__INT32_MAX__ - 1)
// #define INT32_MAX (__INT32_MAX__)
// #define UINT32_MAX (__UINT32_MAX__)
// #define INT_LEAST32_MIN (-__INT_LEAST32_MAX__ - 1)
// #define INT_LEAST32_MAX (__INT_LEAST32_MAX__)
// #define UINT_LEAST32_MAX (__UINT_LEAST32_MAX__)
// #define INT64_MIN (-__INT64_MAX__ - 1)
// #define INT64_MAX (__INT64_MAX__)
// #define UINT64_MAX (__UINT64_MAX__)
// #define INT_LEAST64_MIN (-__INT_LEAST64_MAX__ - 1)
// #define INT_LEAST64_MAX (__INT_LEAST64_MAX__)
// #define UINT_LEAST64_MAX (__UINT_LEAST64_MAX__)
// #define INT_FAST8_MIN (-__INT_FAST8_MAX__ - 1)
// #define INT_FAST8_MAX (__INT_FAST8_MAX__)
// #define UINT_FAST8_MAX (__UINT_FAST8_MAX__)
// #define INT_FAST16_MIN (-__INT_FAST16_MAX__ - 1)
// #define INT_FAST16_MAX (__INT_FAST16_MAX__)
// #define UINT_FAST16_MAX (__UINT_FAST16_MAX__)
// #define INT_FAST32_MIN (-__INT_FAST32_MAX__ - 1)
// #define INT_FAST32_MAX (__INT_FAST32_MAX__)
// #define UINT_FAST32_MAX (__UINT_FAST32_MAX__)
// #define INT_FAST64_MIN (-__INT_FAST64_MAX__ - 1)
// #define INT_FAST64_MAX (__INT_FAST64_MAX__)
// #define UINT_FAST64_MAX (__UINT_FAST64_MAX__)
// #define INTMAX_MAX (__INTMAX_MAX__)
// #define INTMAX_MIN (-INTMAX_MAX - 1)
// #define UINTMAX_MAX (__UINTMAX_MAX__)
// #define SIZE_MAX (__SIZE_MAX__)
// #define SIG_ATOMIC_MIN (-__STDINT_EXP(INT_MAX) - 1)
// #define SIG_ATOMIC_MAX (__STDINT_EXP(INT_MAX))
// #define PTRDIFF_MAX (__PTRDIFF_MAX__)
// #define PTRDIFF_MIN (-PTRDIFF_MAX - 1)
// #define WCHAR_MIN (__WCHAR_MIN__)
// #define WCHAR_MAX (__WCHAR_MAX__)
// #define WINT_MAX (__WINT_MAX__)
// #define WINT_MIN (__WINT_MIN__)
// #define INT8_C(x) __INT8_C(x)
// #define UINT8_C(x) __UINT8_C(x)
// #define INT16_C(x) __INT16_C(x)
// #define UINT16_C(x) __UINT16_C(x)
// #define INT32_C(x) __INT32_C(x)
// #define UINT32_C(x) __UINT32_C(x)
// #define INT64_C(x) __INT64_C(x)
// #define UINT64_C(x) __UINT64_C(x)
// #define INTMAX_C(x) __INTMAX_C(x)
// #define UINTMAX_C(x) __UINTMAX_C(x)
// #define _GCC_WRAP_STDINT_H
// #define _STDBOOL_H
// #define bool _Bool
// #define true 1
// #define false 0
// #define __bool_true_false_are_defined 1
// #define BEGIN_DECLS
// #define END_DECLS
// #define LIBOPENCM3_DEPRECATED(x) __attribute__((deprecated(x)))
// #define MMIO8(addr) (*(volatile uint8_t *)(addr))
// #define MMIO16(addr) (*(volatile uint16_t *)(addr))
// #define MMIO32(addr) (*(volatile uint32_t *)(addr))
// #define MMIO64(addr) (*(volatile uint64_t *)(addr))
// #define BBIO_SRAM(addr,bit) MMIO32((((uint32_t)addr) & 0x0FFFFF) * 32 + 0x22000000 + (bit) * 4)
// #define BBIO_PERIPH(addr,bit) MMIO32((((uint32_t)addr) & 0x0FFFFF) * 32 + 0x42000000 + (bit) * 4)
// #define BIT0 (1<<0)
// #define BIT1 (1<<1)
// #define BIT2 (1<<2)
// #define BIT3 (1<<3)
// #define BIT4 (1<<4)
// #define BIT5 (1<<5)
// #define BIT6 (1<<6)
// #define BIT7 (1<<7)
// #define BIT8 (1<<8)
// #define BIT9 (1<<9)
// #define BIT10 (1<<10)
// #define BIT11 (1<<11)
// #define BIT12 (1<<12)
// #define BIT13 (1<<13)
// #define BIT14 (1<<14)
// #define BIT15 (1<<15)
// #define BIT16 (1<<16)
// #define BIT17 (1<<17)
// #define BIT18 (1<<18)
// #define BIT19 (1<<19)
// #define BIT20 (1<<20)
// #define BIT21 (1<<21)
// #define BIT22 (1<<22)
// #define BIT23 (1<<23)
// #define BIT24 (1<<24)
// #define BIT25 (1<<25)
// #define BIT26 (1<<26)
// #define BIT27 (1<<27)
// #define BIT28 (1<<28)
// #define BIT29 (1<<29)
// #define BIT30 (1<<30)
// #define BIT31 (1<<31)
// #define LIBOPENCM3_MEMORYMAP_COMMON_H
// #define LIBOPENCM3_MEMORYMAP_H
// #define LIBOPENCM3_CM3_MEMORYMAP_H
// #define PPBI_BASE (0xE0000000U)
// #define ITM_BASE (PPBI_BASE + 0x0000)
// #define DWT_BASE (PPBI_BASE + 0x1000)
// #define FPB_BASE (PPBI_BASE + 0x2000)
// #define SCS_BASE (PPBI_BASE + 0xE000)
// #define TPIU_BASE (PPBI_BASE + 0x40000)
// #define ITR_BASE (SCS_BASE + 0x0000)
// #define SYS_TICK_BASE (SCS_BASE + 0x0010)
// #define NVIC_BASE (SCS_BASE + 0x0100)
// #define SCB_BASE (SCS_BASE + 0x0D00)
// #define MPU_BASE (SCS_BASE + 0x0D90)
// #define STIR_BASE (SCS_BASE + 0x0F00)
// #define ID_BASE (SCS_BASE + 0x0FD0)
// #define FLASH_BASE (0x08000000U)
enum PERIPH_BASE = 0x40000000U;
// #define INFO_BASE (0x1ffff000U)
// #define PERIPH_BASE_APB1 (PERIPH_BASE + 0x00000)
enum PERIPH_BASE_APB2 = (PERIPH_BASE + 0x10000);
// #define PERIPH_BASE_AHB (PERIPH_BASE + 0x18000)
// #define TIM2_BASE (PERIPH_BASE_APB1 + 0x0000)
// #define TIM3_BASE (PERIPH_BASE_APB1 + 0x0400)
// #define TIM4_BASE (PERIPH_BASE_APB1 + 0x0800)
// #define TIM5_BASE (PERIPH_BASE_APB1 + 0x0c00)
// #define TIM6_BASE (PERIPH_BASE_APB1 + 0x1000)
// #define TIM7_BASE (PERIPH_BASE_APB1 + 0x1400)
// #define TIM12_BASE (PERIPH_BASE_APB1 + 0x1800)
// #define TIM13_BASE (PERIPH_BASE_APB1 + 0x1c00)
// #define TIM14_BASE (PERIPH_BASE_APB1 + 0x2000)
// #define RTC_BASE (PERIPH_BASE_APB1 + 0x2800)
// #define WWDG_BASE (PERIPH_BASE_APB1 + 0x2c00)
// #define IWDG_BASE (PERIPH_BASE_APB1 + 0x3000)
// #define SPI2_BASE (PERIPH_BASE_APB1 + 0x3800)
// #define SPI3_BASE (PERIPH_BASE_APB1 + 0x3c00)
// #define USART2_BASE (PERIPH_BASE_APB1 + 0x4400)
// #define USART3_BASE (PERIPH_BASE_APB1 + 0x4800)
// #define UART4_BASE (PERIPH_BASE_APB1 + 0x4c00)
// #define UART5_BASE (PERIPH_BASE_APB1 + 0x5000)
// #define I2C1_BASE (PERIPH_BASE_APB1 + 0x5400)
// #define I2C2_BASE (PERIPH_BASE_APB1 + 0x5800)
// #define USB_DEV_FS_BASE (PERIPH_BASE_APB1 + 0x5c00)
// #define USB_PMA_BASE (PERIPH_BASE_APB1 + 0x6000)
// #define USB_CAN_SRAM_BASE (PERIPH_BASE_APB1 + 0x6000)
// #define BX_CAN1_BASE (PERIPH_BASE_APB1 + 0x6400)
// #define BX_CAN2_BASE (PERIPH_BASE_APB1 + 0x6800)
// #define BACKUP_REGS_BASE (PERIPH_BASE_APB1 + 0x6c00)
// #define POWER_CONTROL_BASE (PERIPH_BASE_APB1 + 0x7000)
// #define DAC_BASE (PERIPH_BASE_APB1 + 0x7400)
// #define CEC_BASE (PERIPH_BASE_APB1 + 0x7800)
// #define AFIO_BASE (PERIPH_BASE_APB2 + 0x0000)
// #define EXTI_BASE (PERIPH_BASE_APB2 + 0x0400)
// #define GPIO_PORT_A_BASE (PERIPH_BASE_APB2 + 0x0800)
// #define GPIO_PORT_B_BASE (PERIPH_BASE_APB2 + 0x0c00)
enum GPIO_PORT_C_BASE = PERIPH_BASE_APB2 + 0x1000;
// #define GPIO_PORT_D_BASE (PERIPH_BASE_APB2 + 0x1400)
// #define GPIO_PORT_E_BASE (PERIPH_BASE_APB2 + 0x1800)
// #define GPIO_PORT_F_BASE (PERIPH_BASE_APB2 + 0x1c00)
// #define GPIO_PORT_G_BASE (PERIPH_BASE_APB2 + 0x2000)
// #define ADC1_BASE (PERIPH_BASE_APB2 + 0x2400)
// #define ADC2_BASE (PERIPH_BASE_APB2 + 0x2800)
// #define TIM1_BASE (PERIPH_BASE_APB2 + 0x2c00)
// #define SPI1_BASE (PERIPH_BASE_APB2 + 0x3000)
// #define TIM8_BASE (PERIPH_BASE_APB2 + 0x3400)
// #define USART1_BASE (PERIPH_BASE_APB2 + 0x3800)
// #define ADC3_BASE (PERIPH_BASE_APB2 + 0x3c00)
// #define TIM15_BASE (PERIPH_BASE_APB2 + 0x4000)
// #define TIM16_BASE (PERIPH_BASE_APB2 + 0x4400)
// #define TIM17_BASE (PERIPH_BASE_APB2 + 0x4800)
// #define TIM9_BASE (PERIPH_BASE_APB2 + 0x4c00)
// #define TIM10_BASE (PERIPH_BASE_APB2 + 0x5000)
// #define TIM11_BASE (PERIPH_BASE_APB2 + 0x5400)
// #define SDIO_BASE (PERIPH_BASE_AHB + 0x00000)
// #define DMA1_BASE (PERIPH_BASE_AHB + 0x08000)
// #define DMA2_BASE (PERIPH_BASE_AHB + 0x08400)
// #define RCC_BASE (PERIPH_BASE_AHB + 0x09000)
// #define FLASH_MEM_INTERFACE_BASE (PERIPH_BASE_AHB + 0x0a000)
// #define CRC_BASE (PERIPH_BASE_AHB + 0x0b000)
// #define ETHERNET_BASE (PERIPH_BASE_AHB + 0x10000)
// #define USB_OTG_FS_BASE (PERIPH_BASE_AHB + 0xffe8000)
// #define DBGMCU_BASE (PPBI_BASE + 0x00042000)
// #define FSMC_BASE (PERIPH_BASE + 0x60000000)
// #define DESIG_FLASH_SIZE_BASE (INFO_BASE + 0x7e0)
// #define DESIG_UNIQUE_ID_BASE (INFO_BASE + 0x7e8)
// #define DESIG_UNIQUE_ID0 MMIO32(DESIG_UNIQUE_ID_BASE)
// #define DESIG_UNIQUE_ID1 MMIO32(DESIG_UNIQUE_ID_BASE + 4)
// #define DESIG_UNIQUE_ID2 MMIO32(DESIG_UNIQUE_ID_BASE + 8)
// #define LIBOPENCM3_RCC_H
// #define RCC_CR MMIO32(RCC_BASE + 0x00)
// #define RCC_CFGR MMIO32(RCC_BASE + 0x04)
// #define RCC_CIR MMIO32(RCC_BASE + 0x08)
// #define RCC_APB2RSTR MMIO32(RCC_BASE + 0x0c)
// #define RCC_APB1RSTR MMIO32(RCC_BASE + 0x10)
// #define RCC_AHBENR MMIO32(RCC_BASE + 0x14)
// #define RCC_APB2ENR MMIO32(RCC_BASE + 0x18)
// #define RCC_APB1ENR MMIO32(RCC_BASE + 0x1c)
// #define RCC_BDCR MMIO32(RCC_BASE + 0x20)
// #define RCC_CSR MMIO32(RCC_BASE + 0x24)
// #define RCC_AHBRSTR MMIO32(RCC_BASE + 0x28)
// #define RCC_CFGR2 MMIO32(RCC_BASE + 0x2c)
// #define RCC_CR_PLL3RDY (1 << 29)
// #define RCC_CR_PLL3ON (1 << 28)
// #define RCC_CR_PLL2RDY (1 << 27)
// #define RCC_CR_PLL2ON (1 << 26)
// #define RCC_CR_PLLRDY (1 << 25)
// #define RCC_CR_PLLON (1 << 24)
// #define RCC_CR_CSSON (1 << 19)
// #define RCC_CR_HSEBYP (1 << 18)
// #define RCC_CR_HSERDY (1 << 17)
// #define RCC_CR_HSEON (1 << 16)
// #define RCC_CR_HSIRDY (1 << 1)
// #define RCC_CR_HSION (1 << 0)
// #define RCC_CFGR_OTGFSPRE (1 << 22)
// #define RCC_CFGR_USBPRE (1 << 22)
// #define RCC_CFGR_PLLMUL_SHIFT 18
// #define RCC_CFGR_PLLMUL (0xF << RCC_CFGR_PLLMUL_SHIFT)
// #define RCC_CFGR_PLLXTPRE (1 << 17)
// #define RCC_CFGR_PLLSRC (1 << 16)
// #define RCC_CFGR_ADCPRE_SHIFT 14
// #define RCC_CFGR_ADCPRE (3 << RCC_CFGR_ADCPRE_SHIFT)
// #define RCC_CFGR_PPRE2_SHIFT 11
// #define RCC_CFGR_PPRE2 (7 << RCC_CFGR_PPRE2_SHIFT)
// #define RCC_CFGR_PPRE1_SHIFT 8
// #define RCC_CFGR_PPRE1 (7 << RCC_CFGR_PPRE1_SHIFT)
// #define RCC_CFGR_HPRE_SHIFT 4
// #define RCC_CFGR_HPRE (0xF << RCC_CFGR_HPRE_SHIFT)
// #define RCC_CFGR_SWS_SHIFT 2
// #define RCC_CFGR_SWS (3 << RCC_CFGR_SWS_SHIFT)
// #define RCC_CFGR_SW_SHIFT 0
// #define RCC_CFGR_SW (3 << RCC_CFGR_SW_SHIFT)
// #define RCC_CFGR_MCO_SHIFT 24
// #define RCC_CFGR_MCO_MASK 0xf
// #define RCC_CFGR_MCO_NOCLK 0x0
// #define RCC_CFGR_MCO_SYSCLK 0x4
// #define RCC_CFGR_MCO_HSI 0x5
// #define RCC_CFGR_MCO_HSE 0x6
// #define RCC_CFGR_MCO_PLL_DIV2 0x7
// #define RCC_CFGR_MCO_PLL2 0x8
// #define RCC_CFGR_MCO_PLL3_DIV2 0x9
// #define RCC_CFGR_MCO_XT1 0xa
// #define RCC_CFGR_MCO_PLL3 0xb
// #define RCC_CFGR_USBPRE_PLL_CLK_DIV1_5 0x0
// #define RCC_CFGR_USBPRE_PLL_CLK_NODIV 0x1
// #define RCC_CFGR_USBPRE_PLL_VCO_CLK_DIV3 0x0
// #define RCC_CFGR_USBPRE_PLL_VCO_CLK_DIV2 0x1
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL2 0x0
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL3 0x1
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL4 0x2
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL5 0x3
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL6 0x4
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL7 0x5
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL8 0x6
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL9 0x7
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL10 0x8
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL11 0x9
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL12 0xa
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL13 0xb
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL14 0xc
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL15 0xd
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL6_5 0xd
// #define RCC_CFGR_PLLMUL_PLL_CLK_MUL16 0xe
// #define RCC_CFGR_PLLXTPRE_HSE_CLK 0x0
// #define RCC_CFGR_PLLXTPRE_HSE_CLK_DIV2 0x1
// #define RCC_CFGR_PLLSRC_HSI_CLK_DIV2 0x0
// #define RCC_CFGR_PLLSRC_HSE_CLK 0x1
// #define RCC_CFGR_PLLSRC_PREDIV1_CLK 0x1
// #define RCC_CFGR_ADCPRE_PCLK2_DIV2 0x0
// #define RCC_CFGR_ADCPRE_PCLK2_DIV4 0x1
// #define RCC_CFGR_ADCPRE_PCLK2_DIV6 0x2
// #define RCC_CFGR_ADCPRE_PCLK2_DIV8 0x3
// #define RCC_CFGR_PPRE2_HCLK_NODIV 0x0
// #define RCC_CFGR_PPRE2_HCLK_DIV2 0x4
// #define RCC_CFGR_PPRE2_HCLK_DIV4 0x5
// #define RCC_CFGR_PPRE2_HCLK_DIV8 0x6
// #define RCC_CFGR_PPRE2_HCLK_DIV16 0x7
// #define RCC_CFGR_PPRE1_HCLK_NODIV 0x0
// #define RCC_CFGR_PPRE1_HCLK_DIV2 0x4
// #define RCC_CFGR_PPRE1_HCLK_DIV4 0x5
// #define RCC_CFGR_PPRE1_HCLK_DIV8 0x6
// #define RCC_CFGR_PPRE1_HCLK_DIV16 0x7
// #define RCC_CFGR_HPRE_SYSCLK_NODIV 0x0
// #define RCC_CFGR_HPRE_SYSCLK_DIV2 0x8
// #define RCC_CFGR_HPRE_SYSCLK_DIV4 0x9
// #define RCC_CFGR_HPRE_SYSCLK_DIV8 0xa
// #define RCC_CFGR_HPRE_SYSCLK_DIV16 0xb
// #define RCC_CFGR_HPRE_SYSCLK_DIV64 0xc
// #define RCC_CFGR_HPRE_SYSCLK_DIV128 0xd
// #define RCC_CFGR_HPRE_SYSCLK_DIV256 0xe
// #define RCC_CFGR_HPRE_SYSCLK_DIV512 0xf
// #define RCC_CFGR_SWS_SYSCLKSEL_HSICLK 0x0
// #define RCC_CFGR_SWS_SYSCLKSEL_HSECLK 0x1
// #define RCC_CFGR_SWS_SYSCLKSEL_PLLCLK 0x2
// #define RCC_CFGR_SW_SYSCLKSEL_HSICLK 0x0
// #define RCC_CFGR_SW_SYSCLKSEL_HSECLK 0x1
// #define RCC_CFGR_SW_SYSCLKSEL_PLLCLK 0x2
// #define RCC_CIR_CSSC (1 << 23)
// #define RCC_CIR_PLL3RDYC (1 << 22)
// #define RCC_CIR_PLL2RDYC (1 << 21)
// #define RCC_CIR_PLLRDYC (1 << 20)
// #define RCC_CIR_HSERDYC (1 << 19)
// #define RCC_CIR_HSIRDYC (1 << 18)
// #define RCC_CIR_LSERDYC (1 << 17)
// #define RCC_CIR_LSIRDYC (1 << 16)
// #define RCC_CIR_PLL3RDYIE (1 << 14)
// #define RCC_CIR_PLL2RDYIE (1 << 13)
// #define RCC_CIR_PLLRDYIE (1 << 12)
// #define RCC_CIR_HSERDYIE (1 << 11)
// #define RCC_CIR_HSIRDYIE (1 << 10)
// #define RCC_CIR_LSERDYIE (1 << 9)
// #define RCC_CIR_LSIRDYIE (1 << 8)
// #define RCC_CIR_CSSF (1 << 7)
// #define RCC_CIR_PLL3RDYF (1 << 6)
// #define RCC_CIR_PLL2RDYF (1 << 5)
// #define RCC_CIR_PLLRDYF (1 << 4)
// #define RCC_CIR_HSERDYF (1 << 3)
// #define RCC_CIR_HSIRDYF (1 << 2)
// #define RCC_CIR_LSERDYF (1 << 1)
// #define RCC_CIR_LSIRDYF (1 << 0)
// #define RCC_APB2RSTR_TIM17RST (1 << 18)
// #define RCC_APB2RSTR_TIM16RST (1 << 17)
// #define RCC_APB2RSTR_TIM15RST (1 << 16)
// #define RCC_APB2RSTR_ADC3RST (1 << 15)
// #define RCC_APB2RSTR_USART1RST (1 << 14)
// #define RCC_APB2RSTR_TIM8RST (1 << 13)
// #define RCC_APB2RSTR_SPI1RST (1 << 12)
// #define RCC_APB2RSTR_TIM1RST (1 << 11)
// #define RCC_APB2RSTR_ADC2RST (1 << 10)
// #define RCC_APB2RSTR_ADC1RST (1 << 9)
// #define RCC_APB2RSTR_IOPGRST (1 << 8)
// #define RCC_APB2RSTR_IOPFRST (1 << 7)
// #define RCC_APB2RSTR_IOPERST (1 << 6)
// #define RCC_APB2RSTR_IOPDRST (1 << 5)
// #define RCC_APB2RSTR_IOPCRST (1 << 4)
// #define RCC_APB2RSTR_IOPBRST (1 << 3)
// #define RCC_APB2RSTR_IOPARST (1 << 2)
// #define RCC_APB2RSTR_AFIORST (1 << 0)
// #define RCC_APB1RSTR_DACRST (1 << 29)
// #define RCC_APB1RSTR_PWRRST (1 << 28)
// #define RCC_APB1RSTR_BKPRST (1 << 27)
// #define RCC_APB1RSTR_CAN2RST (1 << 26)
// #define RCC_APB1RSTR_CAN1RST (1 << 25)
// #define RCC_APB1RSTR_CANRST (1 << 25)
// #define RCC_APB1RSTR_USBRST (1 << 23)
// #define RCC_APB1RSTR_I2C2RST (1 << 22)
// #define RCC_APB1RSTR_I2C1RST (1 << 21)
// #define RCC_APB1RSTR_UART5RST (1 << 20)
// #define RCC_APB1RSTR_UART4RST (1 << 19)
// #define RCC_APB1RSTR_USART3RST (1 << 18)
// #define RCC_APB1RSTR_USART2RST (1 << 17)
// #define RCC_APB1RSTR_SPI3RST (1 << 15)
// #define RCC_APB1RSTR_SPI2RST (1 << 14)
// #define RCC_APB1RSTR_WWDGRST (1 << 11)
// #define RCC_APB1RSTR_TIM7RST (1 << 5)
// #define RCC_APB1RSTR_TIM6RST (1 << 4)
// #define RCC_APB1RSTR_TIM5RST (1 << 3)
// #define RCC_APB1RSTR_TIM4RST (1 << 2)
// #define RCC_APB1RSTR_TIM3RST (1 << 1)
// #define RCC_APB1RSTR_TIM2RST (1 << 0)
// #define RCC_AHBENR_ETHMACENRX (1 << 16)
// #define RCC_AHBENR_ETHMACENTX (1 << 15)
// #define RCC_AHBENR_ETHMACEN (1 << 14)
// #define RCC_AHBENR_OTGFSEN (1 << 12)
// #define RCC_AHBENR_SDIOEN (1 << 10)
// #define RCC_AHBENR_FSMCEN (1 << 8)
// #define RCC_AHBENR_CRCEN (1 << 6)
// #define RCC_AHBENR_FLITFEN (1 << 4)
// #define RCC_AHBENR_SRAMEN (1 << 2)
// #define RCC_AHBENR_DMA2EN (1 << 1)
// #define RCC_AHBENR_DMA1EN (1 << 0)
// #define RCC_APB2ENR_TIM17EN (1 << 18)
// #define RCC_APB2ENR_TIM16EN (1 << 17)
// #define RCC_APB2ENR_TIM15EN (1 << 16)
// #define RCC_APB2ENR_ADC3EN (1 << 15)
// #define RCC_APB2ENR_USART1EN (1 << 14)
// #define RCC_APB2ENR_TIM8EN (1 << 13)
// #define RCC_APB2ENR_SPI1EN (1 << 12)
// #define RCC_APB2ENR_TIM1EN (1 << 11)
// #define RCC_APB2ENR_ADC2EN (1 << 10)
// #define RCC_APB2ENR_ADC1EN (1 << 9)
// #define RCC_APB2ENR_IOPGEN (1 << 8)
// #define RCC_APB2ENR_IOPFEN (1 << 7)
// #define RCC_APB2ENR_IOPEEN (1 << 6)
// #define RCC_APB2ENR_IOPDEN (1 << 5)
// #define RCC_APB2ENR_IOPCEN (1 << 4)
// #define RCC_APB2ENR_IOPBEN (1 << 3)
// #define RCC_APB2ENR_IOPAEN (1 << 2)
// #define RCC_APB2ENR_AFIOEN (1 << 0)
// #define RCC_APB1ENR_DACEN (1 << 29)
// #define RCC_APB1ENR_PWREN (1 << 28)
// #define RCC_APB1ENR_BKPEN (1 << 27)
// #define RCC_APB1ENR_CAN2EN (1 << 26)
// #define RCC_APB1ENR_CAN1EN (1 << 25)
// #define RCC_APB1ENR_CANEN (1 << 25)
// #define RCC_APB1ENR_USBEN (1 << 23)
// #define RCC_APB1ENR_I2C2EN (1 << 22)
// #define RCC_APB1ENR_I2C1EN (1 << 21)
// #define RCC_APB1ENR_UART5EN (1 << 20)
// #define RCC_APB1ENR_UART4EN (1 << 19)
// #define RCC_APB1ENR_USART3EN (1 << 18)
// #define RCC_APB1ENR_USART2EN (1 << 17)
// #define RCC_APB1ENR_SPI3EN (1 << 15)
// #define RCC_APB1ENR_SPI2EN (1 << 14)
// #define RCC_APB1ENR_WWDGEN (1 << 11)
// #define RCC_APB1ENR_TIM7EN (1 << 5)
// #define RCC_APB1ENR_TIM6EN (1 << 4)
// #define RCC_APB1ENR_TIM5EN (1 << 3)
// #define RCC_APB1ENR_TIM4EN (1 << 2)
// #define RCC_APB1ENR_TIM3EN (1 << 1)
// #define RCC_APB1ENR_TIM2EN (1 << 0)
// #define RCC_BDCR_BDRST (1 << 16)
// #define RCC_BDCR_RTCEN (1 << 15)
// #define RCC_BDCR_LSEBYP (1 << 2)
// #define RCC_BDCR_LSERDY (1 << 1)
// #define RCC_BDCR_LSEON (1 << 0)
// #define RCC_CSR_LPWRRSTF (1 << 31)
// #define RCC_CSR_WWDGRSTF (1 << 30)
// #define RCC_CSR_IWDGRSTF (1 << 29)
// #define RCC_CSR_SFTRSTF (1 << 28)
// #define RCC_CSR_PORRSTF (1 << 27)
// #define RCC_CSR_PINRSTF (1 << 26)
// #define RCC_CSR_RMVF (1 << 24)
// #define RCC_CSR_RESET_FLAGS (RCC_CSR_LPWRRSTF | RCC_CSR_WWDGRSTF | RCC_CSR_IWDGRSTF | RCC_CSR_SFTRSTF | RCC_CSR_PORRSTF | RCC_CSR_PINRSTF)
// #define RCC_CSR_LSIRDY (1 << 1)
// #define RCC_CSR_LSION (1 << 0)
// #define RCC_AHBRSTR_ETHMACRST (1 << 14)
// #define RCC_AHBRSTR_OTGFSRST (1 << 12)
// #define RCC_CFGR2_I2S3SRC_SYSCLK 0x0
// #define RCC_CFGR2_I2S3SRC_PLL3_VCO_CLK 0x1
// #define RCC_CFGR2_I2S2SRC_SYSCLK 0x0
// #define RCC_CFGR2_I2S2SRC_PLL3_VCO_CLK 0x1
// #define RCC_CFGR2_I2S2SRC (1 << 17)
// #define RCC_CFGR2_PREDIV1SRC_HSE_CLK 0x0
// #define RCC_CFGR2_PREDIV1SRC_PLL2_CLK 0x1
// #define RCC_CFGR2_PREDIV1SRC (1 << 16)
// #define RCC_CFGR2_PLL3MUL_SHIFT 12
// #define RCC_CFGR2_PLL3MUL (0xF << RCC_CFGR2_PLL3MUL_SHIFT)
// #define RCC_CFGR2_PLL2MUL_SHIFT 8
// #define RCC_CFGR2_PLL2MUL (0xF << RCC_CFGR2_PLL2MUL_SHIFT)
// #define RCC_CFGR2_PREDIV2_SHIFT 4
// #define RCC_CFGR2_PREDIV2 (0xF << RCC_CFGR2_PREDIV2_SHIFT)
// #define RCC_CFGR2_PREDIV1_SHIFT 0
// #define RCC_CFGR2_PREDIV1 (0xF << RCC_CFGR2_PREDIV1_SHIFT)
// #define RCC_CFGR2_PLL3MUL_PLL3_CLK_MUL8 0x6
// #define RCC_CFGR2_PLL3MUL_PLL3_CLK_MUL9 0x7
// #define RCC_CFGR2_PLL3MUL_PLL3_CLK_MUL10 0x8
// #define RCC_CFGR2_PLL3MUL_PLL3_CLK_MUL11 0x9
// #define RCC_CFGR2_PLL3MUL_PLL3_CLK_MUL12 0xa
// #define RCC_CFGR2_PLL3MUL_PLL3_CLK_MUL13 0xb
// #define RCC_CFGR2_PLL3MUL_PLL3_CLK_MUL14 0xc
// #define RCC_CFGR2_PLL3MUL_PLL3_CLK_MUL16 0xe
// #define RCC_CFGR2_PLL3MUL_PLL3_CLK_MUL20 0xf
// #define RCC_CFGR2_PLL2MUL_PLL2_CLK_MUL8 0x6
// #define RCC_CFGR2_PLL2MUL_PLL2_CLK_MUL9 0x7
// #define RCC_CFGR2_PLL2MUL_PLL2_CLK_MUL10 0x8
// #define RCC_CFGR2_PLL2MUL_PLL2_CLK_MUL11 0x9
// #define RCC_CFGR2_PLL2MUL_PLL2_CLK_MUL12 0xa
// #define RCC_CFGR2_PLL2MUL_PLL2_CLK_MUL13 0xb
// #define RCC_CFGR2_PLL2MUL_PLL2_CLK_MUL14 0xc
// #define RCC_CFGR2_PLL2MUL_PLL2_CLK_MUL16 0xe
// #define RCC_CFGR2_PLL2MUL_PLL2_CLK_MUL20 0xf
// #define RCC_CFGR2_PREDIV_NODIV 0x0
// #define RCC_CFGR2_PREDIV_DIV2 0x1
// #define RCC_CFGR2_PREDIV_DIV3 0x2
// #define RCC_CFGR2_PREDIV_DIV4 0x3
// #define RCC_CFGR2_PREDIV_DIV5 0x4
// #define RCC_CFGR2_PREDIV_DIV6 0x5
// #define RCC_CFGR2_PREDIV_DIV7 0x6
// #define RCC_CFGR2_PREDIV_DIV8 0x7
// #define RCC_CFGR2_PREDIV_DIV9 0x8
// #define RCC_CFGR2_PREDIV_DIV10 0x9
// #define RCC_CFGR2_PREDIV_DIV11 0xa
// #define RCC_CFGR2_PREDIV_DIV12 0xb
// #define RCC_CFGR2_PREDIV_DIV13 0xc
// #define RCC_CFGR2_PREDIV_DIV14 0xd
// #define RCC_CFGR2_PREDIV_DIV15 0xe
// #define RCC_CFGR2_PREDIV_DIV16 0xf
// #define RCC_CFGR2_PREDIV2_NODIV 0x0
// #define RCC_CFGR2_PREDIV2_DIV2 0x1
// #define RCC_CFGR2_PREDIV2_DIV3 0x2
// #define RCC_CFGR2_PREDIV2_DIV4 0x3
// #define RCC_CFGR2_PREDIV2_DIV5 0x4
// #define RCC_CFGR2_PREDIV2_DIV6 0x5
// #define RCC_CFGR2_PREDIV2_DIV7 0x6
// #define RCC_CFGR2_PREDIV2_DIV8 0x7
// #define RCC_CFGR2_PREDIV2_DIV9 0x8
// #define RCC_CFGR2_PREDIV2_DIV10 0x9
// #define RCC_CFGR2_PREDIV2_DIV11 0xa
// #define RCC_CFGR2_PREDIV2_DIV12 0xb
// #define RCC_CFGR2_PREDIV2_DIV13 0xc
// #define RCC_CFGR2_PREDIV2_DIV14 0xd
// #define RCC_CFGR2_PREDIV2_DIV15 0xe
// #define RCC_CFGR2_PREDIV2_DIV16 0xf
// extern uint32_t rcc_ahb_frequency;
// extern uint32_t rcc_apb1_frequency;
// extern uint32_t rcc_apb2_frequency;
// enum rcc_osc {
//  RCC_PLL, RCC_PLL2, RCC_PLL3, RCC_HSE, RCC_HSI, RCC_LSE, RCC_LSI
// };
// #define _REG_BIT(base,bit) (((base) << 5) + (bit))
enum rcc_periph_clken {
 RCC_DMA1 = (((0x14) << 5) + (0)),
 RCC_DMA2 = (((0x14) << 5) + (1)),
 RCC_SRAM = (((0x14) << 5) + (2)),
 RCC_FLTF = (((0x14) << 5) + (4)),
 RCC_CRC = (((0x14) << 5) + (6)),
 RCC_FSMC = (((0x14) << 5) + (8)),
 RCC_SDIO = (((0x14) << 5) + (10)),
 RCC_OTGFS = (((0x14) << 5) + (12)),
 RCC_ETHMAC = (((0x14) << 5) + (14)),
 RCC_ETHMACTX = (((0x14) << 5) + (15)),
 RCC_ETHMACRX = (((0x14) << 5) + (16)),
 RCC_AFIO = (((0x18) << 5) + (0)),
 RCC_GPIOA = (((0x18) << 5) + (2)),
 RCC_GPIOB = (((0x18) << 5) + (3)),
 RCC_GPIOC = (((0x18) << 5) + (4)),
 RCC_GPIOD = (((0x18) << 5) + (5)),
 RCC_GPIOE = (((0x18) << 5) + (6)),
 RCC_GPIOF = (((0x18) << 5) + (7)),
 RCC_GPIOG = (((0x18) << 5) + (8)),
 RCC_ADC1 = (((0x18) << 5) + (9)),
 RCC_ADC2 = (((0x18) << 5) + (10)),
 RCC_TIM1 = (((0x18) << 5) + (11)),
 RCC_SPI1 = (((0x18) << 5) + (12)),
 RCC_TIM8 = (((0x18) << 5) + (13)),
 RCC_USART1 = (((0x18) << 5) + (14)),
 RCC_ADC3 = (((0x18) << 5) + (15)),
 RCC_TIM15 = (((0x18) << 5) + (16)),
 RCC_TIM16 = (((0x18) << 5) + (17)),
 RCC_TIM17 = (((0x18) << 5) + (18)),
 RCC_TIM9 = (((0x18) << 5) + (19)),
 RCC_TIM10 = (((0x18) << 5) + (20)),
 RCC_TIM11 = (((0x18) << 5) + (21)),
 RCC_TIM2 = (((0x1C) << 5) + (0)),
 RCC_TIM3 = (((0x1C) << 5) + (1)),
 RCC_TIM4 = (((0x1C) << 5) + (2)),
 RCC_TIM5 = (((0x1C) << 5) + (3)),
 RCC_TIM6 = (((0x1C) << 5) + (4)),
 RCC_TIM7 = (((0x1C) << 5) + (5)),
 RCC_TIM12 = (((0x1C) << 5) + (6)),
 RCC_TIM13 = (((0x1C) << 5) + (7)),
 RCC_TIM14 = (((0x1C) << 5) + (8)),
 RCC_WWDG = (((0x1C) << 5) + (11)),
 RCC_SPI2 = (((0x1C) << 5) + (14)),
 RCC_SPI3 = (((0x1C) << 5) + (15)),
 RCC_USART2 = (((0x1C) << 5) + (17)),
 RCC_USART3 = (((0x1C) << 5) + (18)),
 RCC_UART4 = (((0x1C) << 5) + (19)),
 RCC_UART5 = (((0x1C) << 5) + (20)),
 RCC_I2C1 = (((0x1C) << 5) + (21)),
 RCC_I2C2 = (((0x1C) << 5) + (22)),
 RCC_USB = (((0x1C) << 5) + (23)),
 RCC_CAN = (((0x1C) << 5) + (25)),
 RCC_CAN1 = (((0x1C) << 5) + (25)),
 RCC_CAN2 = (((0x1C) << 5) + (26)),
 RCC_BKP = (((0x1C) << 5) + (27)),
 RCC_PWR = (((0x1C) << 5) + (28)),
 RCC_DAC = (((0x1C) << 5) + (29)),
 RCC_CEC = (((0x1C) << 5) + (30)),
};
// enum rcc_periph_rst {
//  RST_OTGFS = (((0x28) << 5) + (12)),
//  RST_ETHMAC = (((0x28) << 5) + (14)),
//  RST_AFIO = (((0x0c) << 5) + (0)),
//  RST_GPIOA = (((0x0c) << 5) + (2)),
//  RST_GPIOB = (((0x0c) << 5) + (3)),
//  RST_GPIOC = (((0x0c) << 5) + (4)),
//  RST_GPIOD = (((0x0c) << 5) + (5)),
//  RST_GPIOE = (((0x0c) << 5) + (6)),
//  RST_GPIOF = (((0x0c) << 5) + (7)),
//  RST_GPIOG = (((0x0c) << 5) + (8)),
//  RST_ADC1 = (((0x0c) << 5) + (9)),
//  RST_ADC2 = (((0x0c) << 5) + (10)),
//  RST_TIM1 = (((0x0c) << 5) + (11)),
//  RST_SPI1 = (((0x0c) << 5) + (12)),
//  RST_TIM8 = (((0x0c) << 5) + (13)),
//  RST_USART1 = (((0x0c) << 5) + (14)),
//  RST_ADC3 = (((0x0c) << 5) + (15)),
//  RST_TIM15 = (((0x0c) << 5) + (16)),
//  RST_TIM16 = (((0x0c) << 5) + (17)),
//  RST_TIM17 = (((0x0c) << 5) + (18)),
//  RST_TIM9 = (((0x0c) << 5) + (19)),
//  RST_TIM10 = (((0x0c) << 5) + (20)),
//  RST_TIM11 = (((0x0c) << 5) + (21)),
//  RST_TIM2 = (((0x10) << 5) + (0)),
//  RST_TIM3 = (((0x10) << 5) + (1)),
//  RST_TIM4 = (((0x10) << 5) + (2)),
//  RST_TIM5 = (((0x10) << 5) + (3)),
//  RST_TIM6 = (((0x10) << 5) + (4)),
//  RST_TIM7 = (((0x10) << 5) + (5)),
//  RST_TIM12 = (((0x10) << 5) + (6)),
//  RST_TIM13 = (((0x10) << 5) + (7)),
//  RST_TIM14 = (((0x10) << 5) + (8)),
//  RST_WWDG = (((0x10) << 5) + (11)),
//  RST_SPI2 = (((0x10) << 5) + (14)),
//  RST_SPI3 = (((0x10) << 5) + (15)),
//  RST_USART2 = (((0x10) << 5) + (17)),
//  RST_USART3 = (((0x10) << 5) + (18)),
//  RST_UART4 = (((0x10) << 5) + (19)),
//  RST_UART5 = (((0x10) << 5) + (20)),
//  RST_I2C1 = (((0x10) << 5) + (21)),
//  RST_I2C2 = (((0x10) << 5) + (22)),
//  RST_USB = (((0x10) << 5) + (23)),
//  RST_CAN = (((0x10) << 5) + (24)),
//  RST_CAN1 = (((0x10) << 5) + (24)),
//  RST_CAN2 = (((0x10) << 5) + (25)),
//  RST_BKP = (((0x10) << 5) + (27)),
//  RST_PWR = (((0x10) << 5) + (28)),
//  RST_DAC = (((0x10) << 5) + (29)),
//  RST_CEC = (((0x10) << 5) + (30)),
// };
// #define LIBOPENCM3_RCC_COMMON_ALL_H
//
// void rcc_peripheral_enable_clock(volatile uint32_t *reg, uint32_t en);
// void rcc_peripheral_disable_clock(volatile uint32_t *reg, uint32_t en);
// void rcc_peripheral_reset(volatile uint32_t *reg, uint32_t reset);
// void rcc_peripheral_clear_reset(volatile uint32_t *reg, uint32_t clear_reset);
extern(C) extern void rcc_periph_clock_enable(rcc_periph_clken clken);
// void rcc_periph_clock_disable(enum rcc_periph_clken clken);
// void rcc_periph_reset_pulse(enum rcc_periph_rst rst);
// void rcc_periph_reset_hold(enum rcc_periph_rst rst);
// void rcc_periph_reset_release(enum rcc_periph_rst rst);
// void rcc_set_mco(uint32_t mcosrc);
// void rcc_osc_bypass_enable(enum rcc_osc osc);
// void rcc_osc_bypass_disable(enum rcc_osc osc);
// _Bool rcc_is_osc_ready(enum rcc_osc osc);
// void rcc_wait_for_osc_ready(enum rcc_osc osc);
//
//
// void rcc_osc_ready_int_clear(enum rcc_osc osc);
// void rcc_osc_ready_int_enable(enum rcc_osc osc);
// void rcc_osc_ready_int_disable(enum rcc_osc osc);
// int rcc_osc_ready_int_flag(enum rcc_osc osc);
// void rcc_css_int_clear(void);
// int rcc_css_int_flag(void);
// void rcc_osc_on(enum rcc_osc osc);
// void rcc_osc_off(enum rcc_osc osc);
// void rcc_css_enable(void);
// void rcc_css_disable(void);
// void rcc_set_sysclk_source(uint32_t clk);
// void rcc_set_pll_multiplication_factor(uint32_t mul);
// void rcc_set_pll2_multiplication_factor(uint32_t mul);
// void rcc_set_pll3_multiplication_factor(uint32_t mul);
// void rcc_set_pll_source(uint32_t pllsrc);
// void rcc_set_pllxtpre(uint32_t pllxtpre);
// uint32_t rcc_rtc_clock_enabled_flag(void);
// void rcc_enable_rtc_clock(void);
// void rcc_set_rtc_clock_source(enum rcc_osc clock_source);
// void rcc_set_adcpre(uint32_t adcpre);
// void rcc_set_ppre2(uint32_t ppre2);
// void rcc_set_ppre1(uint32_t ppre1);
// void rcc_set_hpre(uint32_t hpre);
// void rcc_set_usbpre(uint32_t usbpre);
// void rcc_set_prediv1(uint32_t prediv);
// void rcc_set_prediv2(uint32_t prediv);
// void rcc_set_prediv1_source(uint32_t rccsrc);
// uint32_t rcc_system_clock_source(void);
// void rcc_clock_setup_in_hsi_out_64mhz(void);
// void rcc_clock_setup_in_hsi_out_48mhz(void);
// void rcc_clock_setup_in_hsi_out_24mhz(void);
// void rcc_clock_setup_in_hse_8mhz_out_24mhz(void);
// void rcc_clock_setup_in_hse_8mhz_out_72mhz(void);
// void rcc_clock_setup_in_hse_12mhz_out_72mhz(void);
// void rcc_clock_setup_in_hse_16mhz_out_72mhz(void);
// void rcc_clock_setup_in_hse_25mhz_out_72mhz(void);
// void rcc_backupdomain_reset(void);
//
// #define LIBOPENCM3_GPIO_H
// #define LIBOPENCM3_GPIO_COMMON_ALL_H
// #define GPIO_LCKK (1 << 16)
// #define GPIO0 (1 << 0)
// #define GPIO1 (1 << 1)
// #define GPIO2 (1 << 2)
// #define GPIO3 (1 << 3)
// #define GPIO4 (1 << 4)
// #define GPIO5 (1 << 5)
// #define GPIO6 (1 << 6)
// #define GPIO7 (1 << 7)
// #define GPIO8 (1 << 8)
// #define GPIO9 (1 << 9)
// #define GPIO10 (1 << 10)
// #define GPIO11 (1 << 11)
// #define GPIO12 (1 << 12)
enum GPIO13 = 1 << 13;
// #define GPIO14 (1 << 14)
// #define GPIO15 (1 << 15)
// #define GPIO_ALL 0xffff
//
// void gpio_set(uint32_t gpioport, uint16_t gpios);
// void gpio_clear(uint32_t gpioport, uint16_t gpios);
// uint16_t gpio_get(uint32_t gpioport, uint16_t gpios);
extern(C) extern void gpio_toggle(uint gpioport, ushort gpios);
// uint16_t gpio_port_read(uint32_t gpioport);
// void gpio_port_write(uint32_t gpioport, uint16_t data);
// void gpio_port_config_lock(uint32_t gpioport, uint16_t gpios);
//
// #define GPIOA GPIO_PORT_A_BASE
// #define GPIOB GPIO_PORT_B_BASE
enum GPIOC = GPIO_PORT_C_BASE;
// #define GPIOD GPIO_PORT_D_BASE
// #define GPIOE GPIO_PORT_E_BASE
// #define GPIOF GPIO_PORT_F_BASE
// #define GPIOG GPIO_PORT_G_BASE
// #define GPIO_CAN1_RX GPIO11
// #define GPIO_CAN1_TX GPIO12
// #define GPIO_CAN_RX GPIO_CAN1_RX
// #define GPIO_CAN_TX GPIO_CAN1_TX
// #define GPIO_CAN_PB_RX GPIO8
// #define GPIO_CAN_PB_TX GPIO9
// #define GPIO_CAN1_PB_RX GPIO_CAN_PB_RX
// #define GPIO_CAN1_PB_TX GPIO_CAN_PB_TX
// #define GPIO_CAN_PD_RX GPIO0
// #define GPIO_CAN_PD_TX GPIO1
// #define GPIO_CAN1_PD_RX GPIO_CAN_PD_RX
// #define GPIO_CAN1_PD_TX GPIO_CAN_PD_TX
// #define GPIO_BANK_CAN1_RX GPIOA
// #define GPIO_BANK_CAN1_TX GPIOA
// #define GPIO_BANK_CAN_RX GPIO_BANK_CAN1_RX
// #define GPIO_BANK_CAN_TX GPIO_BANK_CAN1_TX
// #define GPIO_BANK_CAN_PB_RX GPIOB
// #define GPIO_BANK_CAN_PB_TX GPIOB
// #define GPIO_BANK_CAN1_PB_RX GPIO_BANK_CAN_PB_RX
// #define GPIO_BANK_CAN1_PB_TX GPIO_BANK_CAN_PB_TX
// #define GPIO_BANK_CAN_PD_RX GPIOD
// #define GPIO_BANK_CAN_PD_TX GPIOD
// #define GPIO_BANK_CAN1_PD_RX GPIO_BANK_CAN_PD_RX
// #define GPIO_BANK_CAN1_PD_TX GPIO_BANK_CAN_PD_TX
// #define GPIO_CAN2_RX GPIO12
// #define GPIO_CAN2_TX GPIO13
// #define GPIO_CAN2_RE_RX GPIO5
// #define GPIO_CAN2_RE_TX GPIO6
// #define GPIO_BANK_CAN2_RX GPIOB
// #define GPIO_BANK_CAN2_TX GPIOB
// #define GPIO_BANK_CAN2_RE_RX GPIOB
// #define GPIO_BANK_CAN2_RE_TX GPIOB
// #define GPIO_JTMS_SWDIO GPIO13
// #define GPIO_JTCK_SWCLK GPIO14
// #define GPIO_JTDI GPIO15
// #define GPIO_JTDO_TRACESWO GPIO3
// #define GPIO_JNTRST GPIO4
// #define GPIO_TRACECK GPIO2
// #define GPIO_TRACED0 GPIO3
// #define GPIO_TRACED1 GPIO4
// #define GPIO_TRACED2 GPIO5
// #define GPIO_TRACED3 GPIO6
// #define GPIO_BANK_JTMS_SWDIO GPIOA
// #define GPIO_BANK_JTCK_SWCLK GPIOA
// #define GPIO_BANK_JTDI GPIOA
// #define GPIO_BANK_JTDO_TRACESWO GPIOB
// #define GPIO_BANK_JNTRST GPIOB
// #define GPIO_BANK_TRACECK GPIOE
// #define GPIO_BANK_TRACED0 GPIOE
// #define GPIO_BANK_TRACED1 GPIOE
// #define GPIO_BANK_TRACED2 GPIOE
// #define GPIO_BANK_TRACED3 GPIOE
// #define GPIO_TIM5_CH1 GPIO0
// #define GPIO_TIM5_CH2 GPIO1
// #define GPIO_TIM5_CH3 GPIO2
// #define GPIO_TIM5_CH4 GPIO3
// #define GPIO_BANK_TIM5_CH1 GPIOA
// #define GPIO_BANK_TIM5_CH2 GPIOA
// #define GPIO_BANK_TIM5_CH3 GPIOA
// #define GPIO_BANK_TIM5_CH4 GPIOA
// #define GPIO_BANK_TIM5 GPIOA
// #define GPIO_TIM4_CH1 GPIO6
// #define GPIO_TIM4_CH2 GPIO7
// #define GPIO_TIM4_CH3 GPIO8
// #define GPIO_TIM4_CH4 GPIO9
// #define GPIO_TIM4_RE_CH1 GPIO12
// #define GPIO_TIM4_RE_CH2 GPIO13
// #define GPIO_TIM4_RE_CH3 GPIO14
// #define GPIO_TIM4_RE_CH4 GPIO15
// #define GPIO_BANK_TIM4_CH1 GPIOB
// #define GPIO_BANK_TIM4_CH2 GPIOB
// #define GPIO_BANK_TIM4_CH3 GPIOB
// #define GPIO_BANK_TIM4_CH4 GPIOB
// #define GPIO_BANK_TIM4 GPIOB
// #define GPIO_BANK_TIM4_RE_CH1 GPIOD
// #define GPIO_BANK_TIM4_RE_CH2 GPIOD
// #define GPIO_BANK_TIM4_RE_CH3 GPIOD
// #define GPIO_BANK_TIM4_RE_CH4 GPIOD
// #define GPIO_BANK_TIM4_RE GPIOD
// #define GPIO_TIM3_CH1 GPIO6
// #define GPIO_TIM3_CH2 GPIO7
// #define GPIO_TIM3_CH3 GPIO0
// #define GPIO_TIM3_CH4 GPIO1
// #define GPIO_TIM3_PR_CH1 GPIO4
// #define GPIO_TIM3_PR_CH2 GPIO5
// #define GPIO_TIM3_PR_CH3 GPIO0
// #define GPIO_TIM3_PR_CH4 GPIO1
// #define GPIO_TIM3_FR_CH1 GPIO6
// #define GPIO_TIM3_FR_CH2 GPIO7
// #define GPIO_TIM3_FR_CH3 GPIO8
// #define GPIO_TIM3_FR_CH4 GPIO9
// #define GPIO_BANK_TIM3_CH1 GPIOA
// #define GPIO_BANK_TIM3_CH2 GPIOA
// #define GPIO_BANK_TIM3_CH3 GPIOB
// #define GPIO_BANK_TIM3_CH4 GPIOB
// #define GPIO_BANK_TIM3_CH12 GPIOA
// #define GPIO_BANK_TIM3_CH34 GPIOB
// #define GPIO_BANK_TIM3_PR_CH1 GPIOB
// #define GPIO_BANK_TIM3_PR_CH2 GPIOB
// #define GPIO_BANK_TIM3_PR_CH3 GPIOB
// #define GPIO_BANK_TIM3_PR_CH4 GPIOB
// #define GPIO_BANK_TIM3_PR GPIOB
// #define GPIO_BANK_TIM3_FR_CH1 GPIOC
// #define GPIO_BANK_TIM3_FR_CH2 GPIOC
// #define GPIO_BANK_TIM3_FR_CH3 GPIOC
// #define GPIO_BANK_TIM3_FR_CH4 GPIOC
// #define GPIO_BANK_TIM3_FR GPIOC
// #define GPIO_TIM2_CH1_ETR GPIO0
// #define GPIO_TIM2_CH2 GPIO1
// #define GPIO_TIM2_CH3 GPIO2
// #define GPIO_TIM2_CH4 GPIO3
// #define GPIO_TIM2_PR1_CH1_ETR GPIO15
// #define GPIO_TIM2_PR1_CH2 GPIO3
// #define GPIO_TIM2_PR1_CH3 GPIO2
// #define GPIO_TIM2_PR1_CH4 GPIO3
// #define GPIO_TIM2_PR2_CH1_ETR GPIO0
// #define GPIO_TIM2_PR2_CH2 GPIO1
// #define GPIO_TIM2_PR2_CH3 GPIO10
// #define GPIO_TIM2_PR2_CH4 GPIO11
// #define GPIO_TIM2_FR_CH1_ETR GPIO15
// #define GPIO_TIM2_FR_CH2 GPIO3
// #define GPIO_TIM2_FR_CH3 GPIO10
// #define GPIO_TIM2_FR_CH4 GPIO11
// #define GPIO_BANK_TIM2_CH1_ETR GPIOA
// #define GPIO_BANK_TIM2_CH2 GPIOA
// #define GPIO_BANK_TIM2_CH3 GPIOA
// #define GPIO_BANK_TIM2_CH4 GPIOA
// #define GPIO_BANK_TIM2 GPIOA
// #define GPIO_BANK_TIM2_PR1_CH1_ETR GPIOA
// #define GPIO_BANK_TIM2_PR1_CH2 GPIOB
// #define GPIO_BANK_TIM2_PR1_CH3 GPIOA
// #define GPIO_BANK_TIM2_PR1_CH4 GPIOA
// #define GPIO_BANK_TIM2_PR1_CH134 GPIOA
// #define GPIO_BANK_TIM2_PR2_CH1_ETR GPIOA
// #define GPIO_BANK_TIM2_PR2_CH2 GPIOA
// #define GPIO_BANK_TIM2_PR2_CH3 GPIOB
// #define GPIO_BANK_TIM2_PR2_CH4 GPIOB
// #define GPIO_BANK_TIM2_PR2_CH12 GPIOA
// #define GPIO_BANK_TIM2_PR2_CH34 GPIOB
// #define GPIO_BANK_TIM2_FR_CH1_ETR GPIOA
// #define GPIO_BANK_TIM2_FR_CH2 GPIOB
// #define GPIO_BANK_TIM2_FR_CH3 GPIOB
// #define GPIO_BANK_TIM2_FR_CH4 GPIOB
// #define GPIO_BANK_TIM2_FR_CH234 GPIOB
// #define GPIO_TIM1_ETR GPIO12
// #define GPIO_TIM1_CH1 GPIO8
// #define GPIO_TIM1_CH2 GPIO9
// #define GPIO_TIM1_CH3 GPIO10
// #define GPIO_TIM1_CH4 GPIO11
// #define GPIO_TIM1_BKIN GPIO12
// #define GPIO_TIM1_CH1N GPIO13
// #define GPIO_TIM1_CH2N GPIO14
// #define GPIO_TIM1_CH3N GPIO15
// #define GPIO_TIM1_PR_ETR GPIO12
// #define GPIO_TIM1_PR_CH1 GPIO8
// #define GPIO_TIM1_PR_CH2 GPIO9
// #define GPIO_TIM1_PR_CH3 GPIO10
// #define GPIO_TIM1_PR_CH4 GPIO11
// #define GPIO_TIM1_PR_BKIN GPIO6
// #define GPIO_TIM1_PR_CH1N GPIO7
// #define GPIO_TIM1_PR_CH2N GPIO0
// #define GPIO_TIM1_PR_CH3N GPIO1
// #define GPIO_TIM1_FR_ETR GPIO7
// #define GPIO_TIM1_FR_CH1 GPIO9
// #define GPIO_TIM1_FR_CH2 GPIO11
// #define GPIO_TIM1_FR_CH3 GPIO13
// #define GPIO_TIM1_FR_CH4 GPIO14
// #define GPIO_TIM1_FR_BKIN GPIO15
// #define GPIO_TIM1_FR_CH1N GPIO8
// #define GPIO_TIM1_FR_CH2N GPIO10
// #define GPIO_TIM1_FR_CH3N GPIO12
// #define GPIO_BANK_TIM1_ETR GPIOA
// #define GPIO_BANK_TIM1_CH1 GPIOA
// #define GPIO_BANK_TIM1_CH2 GPIOA
// #define GPIO_BANK_TIM1_CH3 GPIOA
// #define GPIO_BANK_TIM1_CH4 GPIOA
// #define GPIO_BANK_TIM1_BKIN GPIOB
// #define GPIO_BANK_TIM1_CH1N GPIOB
// #define GPIO_BANK_TIM1_CH2N GPIOB
// #define GPIO_BANK_TIM1_CH3N GPIOB
// #define GPIO_BANK_TIM1_ETR_CH1234 GPIOA
// #define GPIO_BANK_TIM1_BKIN_CH123N GPIOB
// #define GPIO_BANK_TIM1_PR_ETR GPIOA
// #define GPIO_BANK_TIM1_PR_CH1 GPIOA
// #define GPIO_BANK_TIM1_PR_CH2 GPIOA
// #define GPIO_BANK_TIM1_PR_CH3 GPIOA
// #define GPIO_BANK_TIM1_PR_CH4 GPIOA
// #define GPIO_BANK_TIM1_PR_BKIN GPIOA
// #define GPIO_BANK_TIM1_PR_CH1N GPIOA
// #define GPIO_BANK_TIM1_PR_CH2N GPIOB
// #define GPIO_BANK_TIM1_PR_CH3N GPIOB
// #define GPIO_BANK_TIM1_PR_ETR_CH1234_BKIN_CH1N GPIOA
// #define GPIO_BANK_TIM1_PR_CH23N GPIOB
// #define GPIO_BANK_TIM1_FR_ETR GPIOE
// #define GPIO_BANK_TIM1_FR_CH1 GPIOE
// #define GPIO_BANK_TIM1_FR_CH2 GPIOE
// #define GPIO_BANK_TIM1_FR_CH3 GPIOE
// #define GPIO_BANK_TIM1_FR_CH4 GPIOE
// #define GPIO_BANK_TIM1_FR_BKIN GPIOE
// #define GPIO_BANK_TIM1_FR_CH1N GPIOE
// #define GPIO_BANK_TIM1_FR_CH2N GPIOE
// #define GPIO_BANK_TIM1_FR_CH3N GPIOE
// #define GPIO_BANK_TIM1_FR GPIOE
// #define GPIO_UART5_TX GPIO12
// #define GPIO_UART5_RX GPIO2
// #define GPIO_BANK_UART5_TX GPIOC
// #define GPIO_BANK_UART5_RX GPIOD
// #define GPIO_UART4_TX GPIO10
// #define GPIO_UART4_RX GPIO11
// #define GPIO_BANK_UART4_TX GPIOC
// #define GPIO_BANK_UART4_RX GPIOC
// #define GPIO_USART3_TX GPIO10
// #define GPIO_USART3_RX GPIO11
// #define GPIO_USART3_CK GPIO12
// #define GPIO_USART3_CTS GPIO13
// #define GPIO_USART3_RTS GPIO14
// #define GPIO_USART3_PR_TX GPIO10
// #define GPIO_USART3_PR_RX GPIO11
// #define GPIO_USART3_PR_CK GPIO12
// #define GPIO_USART3_PR_CTS GPIO13
// #define GPIO_USART3_PR_RTS GPIO14
// #define GPIO_USART3_FR_TX GPIO8
// #define GPIO_USART3_FR_RX GPIO9
// #define GPIO_USART3_FR_CK GPIO10
// #define GPIO_USART3_FR_CTS GPIO11
// #define GPIO_USART3_FR_RTS GPIO12
// #define GPIO_BANK_USART3_TX GPIOB
// #define GPIO_BANK_USART3_RX GPIOB
// #define GPIO_BANK_USART3_CK GPIOB
// #define GPIO_BANK_USART3_CTS GPIOB
// #define GPIO_BANK_USART3_RTS GPIOB
// #define GPIO_BANK_USART3_PR_TX GPIOC
// #define GPIO_BANK_USART3_PR_RX GPIOC
// #define GPIO_BANK_USART3_PR_CK GPIOC
// #define GPIO_BANK_USART3_PR_CTS GPIOB
// #define GPIO_BANK_USART3_PR_RTS GPIOB
// #define GPIO_BANK_USART3_FR_TX GPIOD
// #define GPIO_BANK_USART3_FR_RX GPIOD
// #define GPIO_BANK_USART3_FR_CK GPIOD
// #define GPIO_BANK_USART3_FR_CTS GPIOD
// #define GPIO_BANK_USART3_FR_RTS GPIOD
// #define GPIO_USART2_CTS GPIO0
// #define GPIO_USART2_RTS GPIO1
// #define GPIO_USART2_TX GPIO2
// #define GPIO_USART2_RX GPIO3
// #define GPIO_USART2_CK GPIO4
// #define GPIO_USART2_RE_CTS GPIO3
// #define GPIO_USART2_RE_RTS GPIO4
// #define GPIO_USART2_RE_TX GPIO5
// #define GPIO_USART2_RE_RX GPIO6
// #define GPIO_USART2_RE_CK GPIO7
// #define GPIO_BANK_USART2_CTS GPIOA
// #define GPIO_BANK_USART2_RTS GPIOA
// #define GPIO_BANK_USART2_TX GPIOA
// #define GPIO_BANK_USART2_RX GPIOA
// #define GPIO_BANK_USART2_CK GPIOA
// #define GPIO_BANK_USART2_RE_CTS GPIOD
// #define GPIO_BANK_USART2_RE_RTS GPIOD
// #define GPIO_BANK_USART2_RE_TX GPIOD
// #define GPIO_BANK_USART2_RE_RX GPIOD
// #define GPIO_BANK_USART2_RE_CK GPIOD
// #define GPIO_USART1_TX GPIO9
// #define GPIO_USART1_RX GPIO10
// #define GPIO_USART1_RE_TX GPIO6
// #define GPIO_USART1_RE_RX GPIO7
// #define GPIO_BANK_USART1_TX GPIOA
// #define GPIO_BANK_USART1_RX GPIOA
// #define GPIO_BANK_USART1_RE_TX GPIOB
// #define GPIO_BANK_USART1_RE_RX GPIOB
// #define GPIO_I2C1_SMBAI GPIO5
// #define GPIO_I2C1_SCL GPIO6
// #define GPIO_I2C1_SDA GPIO7
// #define GPIO_I2C1_RE_SMBAI GPIO5
// #define GPIO_I2C1_RE_SCL GPIO8
// #define GPIO_I2C1_RE_SDA GPIO9
// #define GPIO_BANK_I2C1_SMBAI GPIOB
// #define GPIO_BANK_I2C1_SCL GPIOB
// #define GPIO_BANK_I2C1_SDA GPIOB
// #define GPIO_BANK_I2C1_RE_SMBAI GPIOB
// #define GPIO_BANK_I2C1_RE_SCL GPIOB
// #define GPIO_BANK_I2C1_RE_SDA GPIOB
// #define GPIO_I2C2_SCL GPIO10
// #define GPIO_I2C2_SDA GPIO11
// #define GPIO_I2C2_SMBAI GPIO12
// #define GPIO_BANK_I2C2_SCL GPIOB
// #define GPIO_BANK_I2C2_SDA GPIOB
// #define GPIO_BANK_I2C2_SMBAI GPIOB
// #define GPIO_SPI1_NSS GPIO4
// #define GPIO_SPI1_SCK GPIO5
// #define GPIO_SPI1_MISO GPIO6
// #define GPIO_SPI1_MOSI GPIO7
// #define GPIO_SPI1_RE_NSS GPIO15
// #define GPIO_SPI1_RE_SCK GPIO3
// #define GPIO_SPI1_RE_MISO GPIO4
// #define GPIO_SPI1_RE_MOSI GPIO5
// #define GPIO_BANK_SPI1_NSS GPIOA
// #define GPIO_BANK_SPI1_SCK GPIOA
// #define GPIO_BANK_SPI1_MISO GPIOA
// #define GPIO_BANK_SPI1_MOSI GPIOA
// #define GPIO_BANK_SPI1_RE_NSS GPIOA
// #define GPIO_BANK_SPI1_RE_SCK GPIOB
// #define GPIO_BANK_SPI1_RE_MISO GPIOB
// #define GPIO_BANK_SPI1_RE_MOSI GPIOB
// #define GPIO_SPI2_NSS GPIO12
// #define GPIO_SPI2_SCK GPIO13
// #define GPIO_SPI2_MISO GPIO14
// #define GPIO_SPI2_MOSI GPIO15
// #define GPIO_BANK_SPI2_NSS GPIOB
// #define GPIO_BANK_SPI2_SCK GPIOB
// #define GPIO_BANK_SPI2_MISO GPIOB
// #define GPIO_BANK_SPI2_MOSI GPIOB
// #define GPIO_SPI3_NSS GPIO15
// #define GPIO_SPI3_SCK GPIO3
// #define GPIO_SPI3_MISO GPIO4
// #define GPIO_SPI3_MOSI GPIO5
// #define GPIO_SPI3_RE_NSS GPIO4
// #define GPIO_SPI3_RE_SCK GPIO10
// #define GPIO_SPI3_RE_MISO GPIO11
// #define GPIO_SPI3_RE_MOSI GPIO12
// #define GPIO_BANK_SPI3_NSS GPIOA
// #define GPIO_BANK_SPI3_SCK GPIOB
// #define GPIO_BANK_SPI3_MISO GPIOB
// #define GPIO_BANK_SPI3_MOSI GPIOB
// #define GPIO_BANK_SPI3_RE_NSS GPIOA
// #define GPIO_BANK_SPI3_RE_SCK GPIOC
// #define GPIO_BANK_SPI3_RE_MISO GPIOC
// #define GPIO_BANK_SPI3_RE_MOSI GPIOC
// #define GPIO_ETH_RX_DV_CRS_DV GPIO7
// #define GPIO_ETH_RXD0 GPIO4
// #define GPIO_ETH_RXD1 GPIO5
// #define GPIO_ETH_RXD2 GPIO0
// #define GPIO_ETH_RXD3 GPIO1
// #define GPIO_ETH_RE_RX_DV_CRS_DV GPIO8
// #define GPIO_ETH_RE_RXD0 GPIO9
// #define GPIO_ETH_RE_RXD1 GPIO10
// #define GPIO_ETH_RE_RXD2 GPIO11
// #define GPIO_ETH_RE_RXD3 GPIO12
// #define GPIO_BANK_ETH_RX_DV_CRS_DV GPIOA
// #define GPIO_BANK_ETH_RXD0 GPIOC
// #define GPIO_BANK_ETH_RXD1 GPIOC
// #define GPIO_BANK_ETH_RXD2 GPIOB
// #define GPIO_BANK_ETH_RXD3 GPIOB
// #define GPIO_BANK_ETH_RE_RX_DV_CRS_DV GPIOD
// #define GPIO_BANK_ETH_RE_RXD0 GPIOD
// #define GPIO_BANK_ETH_RE_RXD1 GPIOD
// #define GPIO_BANK_ETH_RE_RXD2 GPIOD
// #define GPIO_BANK_ETH_RE_RXD3 GPIOD
// #define GPIO_CRL(port) MMIO32((port) + 0x00)
// #define GPIOA_CRL GPIO_CRL(GPIOA)
// #define GPIOB_CRL GPIO_CRL(GPIOB)
// #define GPIOC_CRL GPIO_CRL(GPIOC)
// #define GPIOD_CRL GPIO_CRL(GPIOD)
// #define GPIOE_CRL GPIO_CRL(GPIOE)
// #define GPIOF_CRL GPIO_CRL(GPIOF)
// #define GPIOG_CRL GPIO_CRL(GPIOG)
// #define GPIO_CRH(port) MMIO32((port) + 0x04)
// #define GPIOA_CRH GPIO_CRH(GPIOA)
// #define GPIOB_CRH GPIO_CRH(GPIOB)
// #define GPIOC_CRH GPIO_CRH(GPIOC)
// #define GPIOD_CRH GPIO_CRH(GPIOD)
// #define GPIOE_CRH GPIO_CRH(GPIOE)
// #define GPIOF_CRH GPIO_CRH(GPIOF)
// #define GPIOG_CRH GPIO_CRH(GPIOG)
// #define GPIO_IDR(port) MMIO32((port) + 0x08)
// #define GPIOA_IDR GPIO_IDR(GPIOA)
// #define GPIOB_IDR GPIO_IDR(GPIOB)
// #define GPIOC_IDR GPIO_IDR(GPIOC)
// #define GPIOD_IDR GPIO_IDR(GPIOD)
// #define GPIOE_IDR GPIO_IDR(GPIOE)
// #define GPIOF_IDR GPIO_IDR(GPIOF)
// #define GPIOG_IDR GPIO_IDR(GPIOG)
// #define GPIO_ODR(port) MMIO32((port) + 0x0c)
// #define GPIOA_ODR GPIO_ODR(GPIOA)
// #define GPIOB_ODR GPIO_ODR(GPIOB)
// #define GPIOC_ODR GPIO_ODR(GPIOC)
// #define GPIOD_ODR GPIO_ODR(GPIOD)
// #define GPIOE_ODR GPIO_ODR(GPIOE)
// #define GPIOF_ODR GPIO_ODR(GPIOF)
// #define GPIOG_ODR GPIO_ODR(GPIOG)
// #define GPIO_BSRR(port) MMIO32((port) + 0x10)
// #define GPIOA_BSRR GPIO_BSRR(GPIOA)
// #define GPIOB_BSRR GPIO_BSRR(GPIOB)
// #define GPIOC_BSRR GPIO_BSRR(GPIOC)
// #define GPIOD_BSRR GPIO_BSRR(GPIOD)
// #define GPIOE_BSRR GPIO_BSRR(GPIOE)
// #define GPIOF_BSRR GPIO_BSRR(GPIOF)
// #define GPIOG_BSRR GPIO_BSRR(GPIOG)
// #define GPIO_BRR(port) MMIO16((port) + 0x14)
// #define GPIOA_BRR GPIO_BRR(GPIOA)
// #define GPIOB_BRR GPIO_BRR(GPIOB)
// #define GPIOC_BRR GPIO_BRR(GPIOC)
// #define GPIOD_BRR GPIO_BRR(GPIOD)
// #define GPIOE_BRR GPIO_BRR(GPIOE)
// #define GPIOF_BRR GPIO_BRR(GPIOF)
// #define GPIOG_BRR GPIO_BRR(GPIOG)
// #define GPIO_LCKR(port) MMIO32((port) + 0x18)
// #define GPIOA_LCKR GPIO_LCKR(GPIOA)
// #define GPIOB_LCKR GPIO_LCKR(GPIOB)
// #define GPIOC_LCKR GPIO_LCKR(GPIOC)
// #define GPIOD_LCKR GPIO_LCKR(GPIOD)
// #define GPIOE_LCKR GPIO_LCKR(GPIOE)
// #define GPIOF_LCKR GPIO_LCKR(GPIOF)
// #define GPIOG_LCKR GPIO_LCKR(GPIOG)
// #define GPIO_CNF_INPUT_ANALOG 0x00
// #define GPIO_CNF_INPUT_FLOAT 0x01
// #define GPIO_CNF_INPUT_PULL_UPDOWN 0x02
enum GPIO_CNF_OUTPUT_PUSHPULL = 0x00;
// #define GPIO_CNF_OUTPUT_OPENDRAIN 0x01
// #define GPIO_CNF_OUTPUT_ALTFN_PUSHPULL 0x02
// #define GPIO_CNF_OUTPUT_ALTFN_OPENDRAIN 0x03
// #define GPIO_MODE_INPUT 0x00
// #define GPIO_MODE_OUTPUT_10_MHZ 0x01
enum GPIO_MODE_OUTPUT_2_MHZ = 0x02;
// #define GPIO_MODE_OUTPUT_50_MHZ 0x03
// #define AFIO_EVCR MMIO32(AFIO_BASE + 0x00)
// #define AFIO_MAPR MMIO32(AFIO_BASE + 0x04)
// #define AFIO_EXTICR(i) MMIO32(AFIO_BASE + 0x08 + (i)*4)
// #define AFIO_EXTICR1 AFIO_EXTICR(0)
// #define AFIO_EXTICR2 AFIO_EXTICR(1)
// #define AFIO_EXTICR3 AFIO_EXTICR(2)
// #define AFIO_EXTICR4 AFIO_EXTICR(3)
// #define AFIO_MAPR2 MMIO32(AFIO_BASE + 0x1C)
// #define AFIO_EVCR_EVOE (1 << 7)
// #define AFIO_EVCR_PORT_PA (0x0 << 4)
// #define AFIO_EVCR_PORT_PB (0x1 << 4)
// #define AFIO_EVCR_PORT_PC (0x2 << 4)
// #define AFIO_EVCR_PORT_PD (0x3 << 4)
// #define AFIO_EVCR_PORT_PE (0x4 << 4)
// #define AFIO_EVCR_PIN_Px0 (0x0 << 0)
// #define AFIO_EVCR_PIN_Px1 (0x1 << 0)
// #define AFIO_EVCR_PIN_Px2 (0x2 << 0)
// #define AFIO_EVCR_PIN_Px3 (0x3 << 0)
// #define AFIO_EVCR_PIN_Px4 (0x4 << 0)
// #define AFIO_EVCR_PIN_Px5 (0x5 << 0)
// #define AFIO_EVCR_PIN_Px6 (0x6 << 0)
// #define AFIO_EVCR_PIN_Px7 (0x7 << 0)
// #define AFIO_EVCR_PIN_Px8 (0x8 << 0)
// #define AFIO_EVCR_PIN_Px9 (0x9 << 0)
// #define AFIO_EVCR_PIN_Px10 (0xA << 0)
// #define AFIO_EVCR_PIN_Px11 (0xB << 0)
// #define AFIO_EVCR_PIN_Px12 (0xC << 0)
// #define AFIO_EVCR_PIN_Px13 (0xD << 0)
// #define AFIO_EVCR_PIN_Px14 (0xE << 0)
// #define AFIO_EVCR_PIN_Px15 (0xF << 0)
// #define AFIO_MAPR_PTP_PPS_REMAP (1 << 30)
// #define AFIO_MAPR_TIM2ITR1_IREMAP (1 << 29)
// #define AFIO_MAPR_SPI3_REMAP (1 << 28)
// #define AFIO_MAPR_MII_RMII_SEL (1 << 23)
// #define AFIO_MAPR_CAN2_REMAP (1 << 22)
// #define AFIO_MAPR_ETH_REMAP (1 << 21)
// #define AFIO_MAPR_SWJ_MASK (0x7 << 24)
// #define AFIO_MAPR_SWJ_CFG_FULL_SWJ (0x0 << 24)
// #define AFIO_MAPR_SWJ_CFG_FULL_SWJ_NO_JNTRST (0x1 << 24)
// #define AFIO_MAPR_SWJ_CFG_JTAG_OFF_SW_ON (0x2 << 24)
// #define AFIO_MAPR_SWJ_CFG_JTAG_OFF_SW_OFF (0x4 << 24)
// #define AFIO_MAPR_ADC2_ETRGREG_REMAP (1 << 20)
// #define AFIO_MAPR_ADC2_ETRGINJ_REMAP (1 << 19)
// #define AFIO_MAPR_ADC1_ETRGREG_REMAP (1 << 18)
// #define AFIO_MAPR_ADC1_ETRGINJ_REMAP (1 << 17)
// #define AFIO_MAPR_TIM5CH4_IREMAP (1 << 16)
// #define AFIO_MAPR_PD01_REMAP (1 << 15)
// #define AFIO_MAPR_TIM4_REMAP (1 << 12)
// #define AFIO_MAPR_USART2_REMAP (1 << 3)
// #define AFIO_MAPR_USART1_REMAP (1 << 2)
// #define AFIO_MAPR_I2C1_REMAP (1 << 1)
// #define AFIO_MAPR_SPI1_REMAP (1 << 0)
// #define AFIO_MAPR_CAN1_REMAP_PORTA (0x0 << 13)
// #define AFIO_MAPR_CAN1_REMAP_PORTB (0x2 << 13)
// #define AFIO_MAPR_CAN1_REMAP_PORTD (0x3 << 13)
// #define AFIO_MAPR_TIM3_REMAP_NO_REMAP (0x0 << 10)
// #define AFIO_MAPR_TIM3_REMAP_PARTIAL_REMAP (0x2 << 10)
// #define AFIO_MAPR_TIM3_REMAP_FULL_REMAP (0x3 << 10)
// #define AFIO_MAPR_TIM2_REMAP_NO_REMAP (0x0 << 8)
// #define AFIO_MAPR_TIM2_REMAP_PARTIAL_REMAP1 (0x1 << 8)
// #define AFIO_MAPR_TIM2_REMAP_PARTIAL_REMAP2 (0x2 << 8)
// #define AFIO_MAPR_TIM2_REMAP_FULL_REMAP (0x3 << 8)
// #define AFIO_MAPR_TIM1_REMAP_NO_REMAP (0x0 << 6)
// #define AFIO_MAPR_TIM1_REMAP_PARTIAL_REMAP (0x1 << 6)
// #define AFIO_MAPR_TIM1_REMAP_FULL_REMAP (0x3 << 6)
// #define AFIO_MAPR_USART3_REMAP_NO_REMAP (0x0 << 4)
// #define AFIO_MAPR_USART3_REMAP_PARTIAL_REMAP (0x1 << 4)
// #define AFIO_MAPR_USART3_REMAP_FULL_REMAP (0x3 << 4)
// #define AFIO_MAPR2_MISC_REMAP (1 << 13)
// #define AFIO_MAPR2_TIM12_REMAP (1 << 12)
// #define AFIO_MAPR2_TIM76_DAC_DMA_REMAPE (1 << 11)
// #define AFIO_MAPR2_FSMC_NADV_DISCONNECT (1 << 10)
// #define AFIO_MAPR2_TIM14_REMAP (1 << 9)
// #define AFIO_MAPR2_TIM13_REMAP (1 << 8)
// #define AFIO_MAPR2_TIM11_REMAP (1 << 7)
// #define AFIO_MAPR2_TIM10_REMAP (1 << 6)
// #define AFIO_MAPR2_TIM9_REMAP (1 << 5)
// #define AFIO_MAPR2_TIM1_DMA_REMAP (1 << 4)
// #define AFIO_MAPR2_CEC_REMAP (1 << 3)
// #define AFIO_MAPR2_TIM17_REMAP (1 << 2)
// #define AFIO_MAPR2_TIM16_REMAP (1 << 1)
// #define AFIO_MAPR1_TIM16_REMAP (1 << 0)
// #define AFIO_EXTI0 0
// #define AFIO_EXTI1 1
// #define AFIO_EXTI2 2
// #define AFIO_EXTI3 3
// #define AFIO_EXTI4 4
// #define AFIO_EXTI5 5
// #define AFIO_EXTI6 6
// #define AFIO_EXTI7 7
// #define AFIO_EXTI8 8
// #define AFIO_EXTI9 9
// #define AFIO_EXTI10 10
// #define AFIO_EXTI11 11
// #define AFIO_EXTI12 12
// #define AFIO_EXTI13 13
// #define AFIO_EXTI14 14
// #define AFIO_EXTI15 15
//
extern(C) extern void gpio_set_mode(
  uint gpioport, ubyte mode, ubyte cnf, ushort gpios);
// void gpio_set_eventout(uint8_t evoutport, uint8_t evoutpin);
// void gpio_primary_remap(uint32_t swjenable, uint32_t maps);
// void gpio_secondary_remap(uint32_t maps);
//



// --------------------------------------------------------------------
// #include <libopencm3/stm32/rcc.h>
// #include <libopencm3/stm32/gpio.h>
// --------------------------------------------------------------------
/*
arm-none-eabi-gcc -E -P -Os -std=c99 -ggdb3 -mthumb -mcpu=cortex-m3 -msoft-float -mfix-cortex-m3-ldrd -Wextra -Wshadow -Wimplicit-function-declaration -Wredundant-decls -Wmissing-prototypes -Wstrict-prototypes -fno-common -ffunction-sections -fdata-sections  -MD -Wall -Wundef -DSTM32F1 -I/home/wiffel/dev/hardware/stm32/libopencm3-examples/libopencm3/include miniblink.c > program.d
*/
// --------------------------------------------------------------------
/*
ldc2 -mtriple=thumb-none-linux-eabi -mcpu=cortex-m3 -c -betterC program.d
*/
// --------------------------------------------------------------------

void gpio_setup() {
	rcc_periph_clock_enable(rcc_periph_clken.RCC_GPIOC);
	gpio_set_mode(GPIOC, GPIO_MODE_OUTPUT_2_MHZ,
                GPIO_CNF_OUTPUT_PUSHPULL, GPIO13);
}

void sleep() {
	int i;
  foreach(_; 0 .. 600_000)
    i++;
}

extern(C) void d_main() {
  gpio_setup();
  while (1) {
    gpio_toggle(GPIOC, GPIO13);
    sleep();
  }
}

// --------------------------------------------------------------------
