{
  "conclusion": [
    {
      "fig": "1",
      "text": "原告の請求を棄却する。"
    },
    {
      "fig": "2",
      "text": "訴訟費用は原告の負担とする。"
    }
  ],
  "reason": [
    {
      "fig": "第1",
      "subject": "請求",
      "text": [
        "特許庁が無効2005−80193号事件について平成18年5月23日にした審決中，「特許第3241708号の請求項1ないし17に係る発明についての特許を無効とする。」との部分を取り消す。"
      ]
    },
    {
      "fig": "第2",
      "subject": "争いのない事実",
      "content": [
        {
          "fig": "1",
          "subject": "特許庁における手続の経緯",
          "text": [
            "原告は，平成3年3月25日に出願した特願平3−84653号(以下「原出願」という。)の一部を分割して，平成11年12月27日に新たな特許出願とした特願平11−371641号の一部を更に分割して，平成12年8月7日に，発明の名称を「アクティブマトリクス型表示装置」とする新たな特許出願(特願2000−238616号)とした特許第3241708号の特許(平",
            "成13年10月19日設定登録。以下「本件特許」という。登録時の請求項の数は17である。)の特許権者である。",
            "被告は，平成17年6月24日，本件特許の請求項1ないし17に係る発明についての特許を無効とすることについて審判を請求し，この請求は無効2005−80193号事件(以下「本件審判」という。)として特許庁に係属した。",
            "原告は，本件審判の審理の過程において，平成17年12月20日付けで無効理由通知を受けたので，平成18年1月19日，本件特許に係る明細書の特許請求の範囲の記載等を訂正(以下，この訂正を「本件訂正」といい，本件訂正後の本件特許に係る明細書及び図面を「本件明細書」という。)する請求をした。",
            "特許庁は，審理の結果，平成18年5月23日，「訂正を認める。特許第3241708号の請求項1ないし17に係る発明についての特許を無効とする。」との審決(以下「審決」という。)をし，平成18年6月2日，その謄本を原告に送達した。"
          ]
        },
        {
          "fig": "2",
          "subject": "特許請求の範囲",
          "text": [
            "本件明細書の特許請求の範囲の請求項1ないし17の各記載は，次のとおりである(以下，これらの請求項に係る発明を項番に対応して，「本件発明1」などといい，これらをまとめて「本件発明」という。)。",
            "「【請求項1】表示部及び保護回路を有するアクティブマトリクス型表示装置であって，",
            "前記保護回路は，薄膜トランジスタを有し，",
            "該薄膜トランジスタのソース及びドレインの一方に設けられた電極は，該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され，",
            "該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項2】表示部及び保護回路を有するアクティブマトリクス型表示装置であって，",
            "前記保護回路は，薄膜トランジスタを有し，",
            "該薄膜トランジスタのソース及びドレインの一方に設けられた電極は，該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され，",
            "前記電極は，前記表示部に前記酸化物半導体膜を介して電気的に接続され，該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項3】表示部及び保護回路を有するアクティブマトリクス型表示装置であって，",
            "前記保護回路は，薄膜トランジスタを有し，",
            "該薄膜トランジスタのソース及びドレインの一方に設けられた電極は，該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され，",
            "前記電極は，前記表示部の走査線に前記酸化物半導体膜を介して電気的に接続され，",
            "該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項4】表示部及び保護回路を有するアクティブマトリクス型表示装置であって，",
            "前記保護回路は，薄膜トランジスタを有し，",
            "該薄膜トランジスタのソース及びドレインの一方に設けられた電極は，該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され，",
            "前記電極は，前記表示部のデータ線に前記酸化物半導体膜を介して電気的に接続され，",
            "該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項5】請求項1乃至請求項4のいずれか一において，前記酸化物半導体膜は，ITO膜であることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項6】表示部及び保護回路を有するアクティブマトリクス型表示装置であって，",
            "前記保護回路は，薄膜トランジスタを有し，",
            "該薄膜トランジスタのソース及びドレインの一方に設けられた電極は，該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され，該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項7】表示部及び保護回路を有するアクティブマトリクス型表示装置であって，",
            "前記保護回路は，薄膜トランジスタを有し，",
            "該薄膜トランジスタのソース及びドレインの一方に設けられた電極は，該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され，前記電極は，前記表示部に前記半導体膜を介して電気的に接続され，該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項8】表示部及び保護回路を有するアクティブマトリクス型表示装置であって，",
            "前記保護回路は，薄膜トランジスタを有し，",
            "該薄膜トランジスタのソース及びドレインの一方に設けられた電極は，該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され，前記電極は，前記表示部の走査線に前記半導体膜を介して電気的に接続され",
            "該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項9】表示部及び保護回路を有するアクティブマトリクス型表示装置であって，",
            "前記保護回路は，薄膜トランジスタを有し，",
            "該薄膜トランジスタのソース及びドレインの一方に設けられた電極は，該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され，前記電極は，前記表示部のデータ線に前記半導体膜を介して電気的に接続され，",
            "該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項10】請求項6乃至請求項9のいずれか一において，前記半導体膜は，シリコン膜であることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項11】請求項1乃至請求項10のいずれか一において，前記基準の電圧の配線は，固定電圧の配線であることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項12】請求項1乃至請求項10のいずれか一において，前記基準の電圧の配線は，接地電圧の配線であることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項13】請求項1乃至請求項12のいずれか一において，前記表示部と同一の基体上に駆動回路部を備えたことを特徴とするアクティブマトリクス型表示装置。",
            "【請求項14】請求項1乃至請求項13のいずれか一において，前記アクティブマトリクス型表示装置は，アクティブマトリクス型の液晶ディスプレイであることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項15】請求項1乃至請求項13のいずれか一において，前記アクティブマトリクス型表示装置は，電気的な信号によって光学特性を制御できる材料を用いた表示装置であることを特徴とするアクティブマトリクス型表示装置。",
            "【請求項16】請求項1乃至請求項15のいずれか一に記載のアクティブマトリクス型表示装置を用いたことを特徴とする投写型装置。",
            "【請求項17】請求項1乃至請求項15のいずれか一に記載のアクティブマトリクス型表示装置を用いたことを特徴とするプロジェクター。」"
          ]
        },
        {
          "fig": "3",
          "subject": "審決の理由",
          "text": [
            "別紙審決書写しのとおりである。要するに，本件発明1ないし17は，いずれも原出願の出願日(以下「本件出願日」という。)前に頒布された刊行物である特開昭63−10558号公報(以下「引用例」という。甲1)に記載された発明(以下「引用発明」という。)に周知技術を適用することにより当業者が容易に発明することができたものであって，本件発明1ないし17についての特許は特許法29条2項の規定に違反してされたものであるから，同法123条1項2号の規定により無効とすべきである，というものである。",
            "審決は，上記結論を導くに当たり，本件発明1と引用発明との一致点・相違点を次のとおり認定した。",
            "(一致点)",
            "「表示部及び保護回路を有するアクティブマトリクス型表示装置であって，",
            "前記保護回路は，薄膜トランジスタを有し，",
            "該薄膜トランジスタのソース及びドレインの一方は，該薄膜トランジスタのゲートに電気的に接続され，",
            "該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。」の発明である点。",
            "(相違点)",
            "「該薄膜トランジスタのソース及びドレインの一方」と「該薄膜トランジスタのゲート」との電気的接続について，本件発明1は，これらが「該薄膜トランジスタのソース及びドレインの一方に設けられた電極」と「酸化物半導体膜のみを介して」行われているのに対し，引用発明では，その旨の記載がない点。"
          ]
        }
      ]
    },
    {
      "fig": "第3",
      "subject": "取消事由に係る原告の主張",
      "text": [
        "審決は，本件発明1の容易想到性の判断に当たり，周知技術並びに本件発明1の目的及び作用効果の認定を誤り，相違点の判断を誤った違法があり(取消事由1)，本件発明2ないし17についても，同様の理由で，容易想到性の判断を誤った違法がある(取消事由2)から，取り消されるべきである。"
      ],
      "content": [
        {
          "fig": "1",
          "subject": "取消事由1(本件発明1の容易想到性の判断の誤り)",
          "text": [
            "審決は，本件発明1の容易想到性の判断に当たり，以下のとおり，周知技術の認定を誤り，本件発明1の目的及び作用効果の認定を誤り，相違点の判断を誤ったものである。"
          ],
          "content": [
            {
              "fig": "(1)",
              "subject": "周知技術の認定の誤り",
              "text": [
                "審決は，特開平3−44465号公報(甲3)及び特開昭62一2095",
                "14号公報(甲5)を例示して，「ITO膜等の酸化物半導体膜を導電膜として用いることは周知の技術であった」(審決書16頁27行～28行)と認定した。",
                "しかし，審決の上記認定は，以下のとおり，誤りである。",
                "確かに，本件出願日当時，表示装置の技術分野において，ITO膜が透明導電膜として用いられていたが，これは透明度が高いという光学特性から，主に表示部の画素電極の材料として用いられていたにすぎない。すなわち，酸化物半導体膜は，金属材料に比較して，透明度が高いという光学的特性を有するものの，導電性においては劣っていることが周知であったから，単なる導電材料として使用する場合は，酸化物半導体膜ではなく金属材料が用いられていた。このため，配線等には一般的に金属材料が用いられ，金属材料が使用できない特殊な理由がある場合にのみ，酸化物半導体膜が利用されていた。甲5においても，配線としては，金属材料の方がITOよりもシート抵抗が小さく優れているが，工程数の増加によるコストアップを防ぐため，やむを得ず，金属材料ではなくシート抵抗の大きいITOを利用していたことが示されている(1頁右下欄末行～2頁左上欄12行)。",
                "なお，甲3には，「一般にITO等の透明導電膜は電卓やデジタル時計に使用する液晶表示装置，薄膜エレクトロルミネセンス(EL)表示装置，放射線検出素子，端末機器の透明タブレット，窓ガラスの結露防止用発熱膜，帯電防止膜あるいは太陽光集熱器用選択透過膜など巾広い用途がある。」(2頁左上欄2行～7行)と記載されているにとどまり，表示装置に用いるとの記載はない。",
                "以上のとおり，保護回路の薄膜トランジスタのソース及びドレインの一方に設けられた電極と該薄膜トランジスタのゲートとが酸化物半導体膜のみを介して電気的に接続されることは，いずれの証拠にも開示されておらず，周知技術であったとはいえない。",
                "したがって，審決が，用途を限定することなく，「ITO膜等の酸化物半導体膜を導電膜として用いること」という技術一般が周知技術であると認定したのは，誤りというべきである。"
              ]
            },
            {
              "fig": "(2)",
              "subject": "本件発明1の目的及び作用効果の認定の誤り",
              "text": [
                "審決は，本件発明1の目的及び作用効果につき，本件明細書の段落【0009】及び【0072】をそれぞれ摘示した上，「これらの目的及び作用効果は引用発明と変わるところはない。」と認定した(審決書16頁30行～17頁8行)。",
                "しかし，審決の上記認定は，本件発明1の目的及び作用効果の一部についての認定にすぎず，本件発明1と引用発明との相違点に基づく作用効果の相違を看過してなされたものである。",
                "すなわち，以下のとおり，本件発明1は，①保護回路を構成する薄膜トランジスタを保護し，②表示部の薄膜トランジスタにかかる過大な電圧を速やかに取り除くことができ，③保護回路の薄膜トランジスタを表示部の薄膜トランジスタの作製と同時に作製することができるという作用効果を有する。",
                "これに対し，引用発明は，保護回路に設けられた薄膜トランジスタを保護することを目的とするものではなく，上記①～③の作用効果について，開示・示唆するものではない。"
              ],
              "content": [
                {
                  "fig": "ア",
                  "text": [
                    "従来，アクティブマトリクス型表示装置は，静電気等による過大な電圧が薄膜トランジスタに印加されると，薄膜トランジスタがダメージを受け，破壊されるという問題点があった(本件明細書の段落【0007】，【0008】)。これに対し，本件発明1は，「薄膜トランジスタを保護するための回路を適切な位置に適切な作製方法によって設け，薄膜トランジスタを保護し，上記表示素子の信頼性，寿命を高めること」(同【0009】)を目的とする。",
                    "本件発明1は，表示部及び保護回路を有するアクティブマトリクス型表示装置であり，また，保護回路は，薄膜トランジスタを有しており，該薄膜トランジスタのソース及びドレインの一方に設けられた電極が，該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され，該薄膜トランジスタのソース及びドレインの他方が，基準の電圧の配線に電気的に接続されている。このため，本件発明1は，静電気等による過大な電圧が印加されても，保護回路を通じて過大な電圧を基準の(つまり低い)電圧の配線にバイパスして取り除くことができ，過大な電圧によって表示部の薄膜トランジスタが損傷されることを防止することができる。さらに，本件発明1は，保護回路の薄膜トランジスタのソース及びドレインの一方に設けられた電極とゲートとの接続として「酸化物半導体膜」のみを介した電気的接続を採用したため，保護回路の薄膜トランジスタを保護し，過大な電圧を速やかに取り除くことができ，表示部の薄膜トランジスタの作製と同時に作製することができる。すなわち，本件発明1は，保護回路の薄膜トランジスタの保護，過大電圧の速やかな除去，保護回路の作製容易性という作用効果を有する。",
                    "これに対し，引用発明は，保護回路に設けられた薄膜トランジスタを保護することを目的とするものではないから，本件発明1と発明の目的において相違する。また，引用発明は，保護回路の薄膜トランジスタのソース及びドレインの一方に設けられた電極とゲートとの接続として「酸化物半導体膜」のみを介した電気的接続を採用したため，保護回路の薄膜トランジスタを保護し，過大な電圧を速やかに取り除くことができ，表示部の薄膜トランジスタの作製と同時に作製することができるという作用効果を開示・示唆していない。"
                  ]
                },
                {
                  "fig": "イ",
                  "text": [
                    "本件明細書の図6(A)の保護回路は，抵抗R1によって電圧降下した後の電圧が薄膜トランジスタのゲートに印加され，さらに抵抗R2によって電圧降下した後の電圧が薄膜トランジスタのソース及びドレインの一方に設けられた電極に印加される構成を採用している。つまり，保護回路の薄膜トランジスタに抵抗R1を設けることによってゲート電圧を低下させることができ，保護回路の薄膜トランジスタに抵抗R2を設けることによってソース・ドレイン間の電圧を低下させることができる。",
                    "また，本件明細書の段落【0038】には，「良導電体」である金属材料の電極と対比して，酸化物半導体である酸化錫・インジウム等が「抵抗性材料」であり，抵抗R2として機能する配線であることが明記されている。",
                    "以上のとおり，本件明細書には，ソース・ドレイン間に過大な電圧がかかると薄膜トランジスタが破壊されることを防止するために，保護回路の薄膜トランジスタの抵抗R2として，金属材料の電極に比べて抵抗の高い酸化物半導体膜を設けることによって，ソース・ドレイン間の電圧を低下させることが開示されている。"
                  ]
                },
                {
                  "fig": "ウ",
                  "text": [
                    "本件明細書の段落【0025】の記載は，ソース・ドレイン間の抵抗を考慮することが重要であることを開示しているのであるから，ある特定の寸法の薄膜トランジスタにおいて，特定の寸法，形状及び材料の抵抗を使用した場合について，ソース・ドレイン間の抵抗は，ほとんど無視することができ，考慮しなくてもよいことを例示したにすぎず，原則としてソース・ドレイン間の抵抗は無視できないと理解するべきである。",
                    "段落【0025】には，本件明細書における「抵抗として機能する配線」の定義について記載されておらず，いわんや「酸化物半導体」の定義について記載されていないことは明白である。したがって，「R1とR2とがソース・ドレイン間の抵抗を無視できるほど大きくなければ上記作用を奏することができない」(審決書17頁末行～18頁1行)という審決の認定判断は誤りである。"
                  ]
                },
                {
                  "fig": "エ",
                  "text": [
                    "シミュレーション報告書(甲13)及び追加シミュレーション報告書(甲14)も，原告の主張を裏付ける。"
                  ]
                }
              ]
            },
            {
              "fig": "(3)",
              "subject": "相違点の判断の誤り",
              "text": [
                "審決は，「引用発明における薄膜トランジスタのソース及びドレインの一方と薄膜トランジスタのゲートとの接続につき，電極と酸化物半導体膜のみを介した接続にすることは，そのこと自体では格別の効果を生ずるものではなく，設計事項として適宜行う程度のものである」(審決書18頁10行～13行)と判断した。",
                "しかし，以下のとおり，審決の上記判断は誤りである。"
              ],
              "content": [
                {
                  "fig": "ア",
                  "text": [
                    "ITO膜のような酸化物半導体膜を透明導電膜として画素電極に用いることが周知の技術であったとしても，保護回路の薄膜トランジスタのソース及びドレインの一方に設けられた電極と該薄膜トランジスタのゲートとが酸化物半導体膜のみを介して電気的に接続されることは，周知技術ではない。",
                    "また，薄膜トランジスタのソース及びドレインの一方に設けられた電極とゲートという特定の部材の接続に着目して，これらを酸化物半導体膜のみで接続することは，当業者による設計事項とはいえない。なぜなら，引用発明の保護トランジスタは，表示部に設けられるものではなく画素電極を有していないものであり，そのソース及びドレインの一方に設けられた電極とゲートとを接続する配線として透明である必要もないからである。",
                    "したがって，引用発明には，プロセス的にも構造的にも複雑になる「ゲート電極とドレイン電極の途中に酸化物半導体膜のみを介在させる構造」を採用する動機付けが存在しないというべきである。"
                  ]
                },
                {
                  "fig": "イ",
                  "text": [
                    "本件出願日当時，表示装置の技術分野において，酸化物半導体の抵抗率が，金属材料に比べて高いことは当業者にとって技術常識であった。また，ゲート電極とドレイン電極の途中に酸化物半導体のみを介在させると，異なる材料同士のコンタクトが増加するため，接触抵抗が増加することからも，インピーダンスを高めることになる。",
                    "したがって，引用発明において，保護トランジスタのゲートとドレインとの金属材料による接続に，金属材料に比べて高抵抗の酸化物半導体膜のみを介した接続を適用することには，阻害要因があるというべきである。"
                  ]
                },
                {
                  "fig": "ウ",
                  "text": [
                    "本件発明1の作用効果は，保護回路の薄膜トランジスタのソース及びドレインの一方に設けられた電極とゲートという特定の部材の接続において，「酸化物半導体膜」という特定の材料の被膜を採用したことによって，はじめて得られる相乗的な効果である。このような効果は，相違点に係る本件発明1の構成のすべてを開示していない引用発明から予測できるものではない。"
                  ]
                }
              ]
            }
          ]
        },
        {
          "fig": "2",
          "text": [
            "取消事由2(本件発明2ないし17の容易想到性の判断の誤り)について審決は，本件発明2ないし17について，引用発明に周知技術を適用することにより当業者が容易に発明することができたものと判断したが，その容易想到性の判断に当たり，本件発明1と同様の誤りをしたものである。"
          ]
        }
      ]
    },
    {
      "fig": "第4",
      "subject": "取消事由に係る被告の反論",
      "text": [
        "審決の認定判断に誤りはなく，原告主張の取消事由はいずれも理由がない。"
      ],
      "content": [
        {
          "fig": "1",
          "subject": "取消事由1(本件発明1の容易想到性の判断の誤り)について",
          "content": [
            {
              "fig": "(1)",
              "subject": "周知技術の認定の誤りについて",
              "text": [
                "審決は，「ITO膜等の酸化物半導体膜を導電膜として用いること」を周知技術と認定したのであって，「保護回路の薄膜トランジスタのソース及びドレインの一方に設けられた電極と該薄膜トランジスタのゲートとが酸化物半導体膜のみを介して電気的に接続されること」が周知技術であると認定したものではない。したがって，原告の主張は，審決を正解しないものである。",
                "なお，原告の主張は，本件発明1の「該薄膜トランジスタのソース及びドレインの一方に設けられた電極は，該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され」との構成を前提とするものと解されるが，そもそも，そのような構成は本件明細書に記載されていない。"
              ]
            },
            {
              "fig": "(2)",
              "subject": "本件発明1の目的及び作用効果の認定の誤りについて",
              "content": [
                {
                  "fig": "ア",
                  "text": [
                    "原告は，引用発明は，保護回路に設けられた薄膜トランジスタを保護することを目的とするものではない旨主張する。",
                    "しかし，原告は，本件審判の審判手続において，本件発明1が表示部の薄膜トランジスタを保護することを目的とする旨主張していたのであるから，原告の主張は一貫しないものといわざるを得ない。"
                  ]
                },
                {
                  "fig": "イ",
                  "text": [
                    "原告は，本件発明1の奏する効果として，保護回路の薄膜トランジスタの保護，過大電圧の速やかな除去，保護回路の作製容易性を主張する。",
                    "しかし，本件明細書の記載に基づいて，原告の主張に係る保護回路の薄膜トランジスタの保護，過大電圧の速やかな除去という効果を奏することができない。",
                    "また，原告の主張に係る保護回路が表示部の薄膜トランジスタと同時に作製できることによる効果は，特許請求の範囲の記載に基づかないものである。"
                  ]
                },
                {
                  "fig": "ウ",
                  "text": [
                    "原告は，本件明細書の段落【0025】の記載について，ソース・ドレイン間の抵抗を考慮することが重要であることを開示しているのであるから，原則としてソース・ドレイン間の抵抗は無視できないと理解すべきであると主張する。",
                    "しかし，段落【0025】において，1011Ωが1012Ωに比較して無視できるとの記載に照らすならば，本件明細書において「無視できる」とは抵抗値のオーダが概ね1桁以上異なることと理解され，ソース・ドレイン間の抵抗値と抵抗の抵抗値のオーダが概ね1桁以上異なるか否かを判断するために，「ソース・ドレイン間の抵抗を考慮することが重要」なのは当然である。本件明細書にいう「無視できる」とは，抵抗の存在を認めないことではなく抵抗値のオーダが概ね1桁以上異なるという趣旨であるから，考慮しなくてもよいというものではない。",
                    "原告は，段落【0025】は，極めて例外的な実施態様について言及したものである旨主張する。しかし，同段落は，図6及び図7に図示された保護回路の一般的ないし代表的な実施態様について言及していることは明らかある。",
                    "本件特許明細書の段落【0025】の記載は，本件審決でも「段落【0025】の記載からは，R1とR2とがソース・ドレイン間の抵抗を無視できるほど大きくなければ上記作用を奏することができないとも解される」と認定されているように，本件発明の効果を奏するために「酸化物半導体(膜)」抵抗値を薄膜トランジスタのソース・ドレイン間の抵抗が無視できる程度のものとすること，換言すれば，「酸化物半導体(膜)」はその抵抗値が薄膜トランジスタのソース・ドレイン間の抵抗が無視できる程度のものである場合に本件発明の効果を奏するための「抵抗として機能する」ことが記載されていると理解するのが自然である。"
                  ]
                },
                {
                  "fig": "エ",
                  "text": [
                    "原告の提出に係るシミュレーション報告書(甲13)及び追加シミュレーション報告書(甲14)はいずれも，原告主張の裏付けとなるものではない。なお，追加シミュレーション報告書(甲14)に係る主張及び立証は，弁論準備手続の終結後にされたものであるから，時機に後れた攻撃防御方法として却下されるべきものである。"
                  ]
                }
              ]
            },
            {
              "fig": "(3)",
              "subject": "相違点の判断の誤りについて",
              "text": [
                "「ITO膜等の酸化物半導体膜を導電膜として用いること」は，周知の技術であり，しかも，本件発明1に設けられる「酸化物半導体膜」の抵抗値が金属材料の抵抗値に比較して高いものであることのみでは，本件発明1の効果を奏し得ないのものである以上，動機付けの欠如をいう原告の主張は，その前提を欠くというべきである。"
              ]
            }
          ]
        },
        {
          "fig": "2",
          "text": [
            "取消事由2(本件発明2ないし17の容易想到性の判断の誤り)について原告は，審決が，本件発明2ないし17の容易想到性の判断に当たり，本件発明1と同様の誤りをした旨主張する。",
            "しかし，前記1のとおり，本件発明1についての審決の判断に誤りはないから，同様の理由により，原告主張は失当である。"
          ]
        }
      ]
    },
    {
      "fig": "第5",
      "subject": "当裁判所の判断",
      "content": [
        {
          "fig": "1",
          "subject": "取消事由1(本件発明1の容易想到性の判断の誤り)について",
          "content": [
            {
              "fig": "(1)",
              "subject": "周知技術の認定の誤りについて",
              "text": [
                "原告は，保護回路の薄膜トランジスタのソース及びドレインの一方に設けられた電極と該薄膜トランジスタのゲートとが酸化物半導体膜のみを介して電気的に接続されることは周知技術であったとはいえないから，審決が「ITO膜等の酸化物半導体膜を導電膜として用いること」という技術一般が周知技術であると認定した点には誤りがあると主張する。",
                "しかし，原告の主張は，以下のとおり理由がない。"
              ],
              "content": [
                {
                  "fig": "ア",
                  "text": [
                    "審決は，「ITO膜等の酸化物半導体膜を導電膜として用いることは周知の技術であった」(審決書16頁27行～28行)と認定したものであって，「保護回路の薄膜トランジスタのソース及びドレインの一方に設けられた電極と該薄膜トランジスタのゲートとがITO膜等の酸化物半導体膜のみを介して電気的に接続されること」が周知技術であると認定したものでないことは，その説示に照らし，明らかである。"
                  ]
                },
                {
                  "fig": "イ",
                  "text": [
                    "審決は，周知技術を示すものとして，本件出願日前に頒布された刊行物である甲3及び甲5を例示しているので，これらについて検討する。"
                  ],
                  "content": [
                    {
                      "fig": "(ア)",
                      "subject": "甲3には，「ITO(Indium−Tin Oxide)膜やネサ",
                      "text": [
                        "膜と呼ばれているSnO 膜，In O 膜等の酸化物透明導電膜は，通常化学量論的組成からの『ずれ』によりn型の導電性を示す半導体特性を利用し，これに必要に応じてドーパントを添加して10−3～10−4Ω・cmの低い抵抗膜としたものである。特にITO膜は高い導電性と可視光透過性を有するので，透明導電膜として最も広く用いられている。」(1頁右下欄14行～2頁左上欄1行)との記載がある。"
                      ]
                    },
                    {
                      "fig": "(イ)",
                      "text": [
                        "甲5には，「しかし従来の製造工程では，ソース線を画素電極と同一の材料で形成する為，シート抵抗が大きくなり，従ってソース線の配線抵抗が大きくなる。例えば，ITOで形成した場合，透過率80％以上を保った時のシート抵抗は10～20Ω／□であり，金属材料，例えばAl等に比して1桁～2桁大きい。」(1頁右下欄20行～2頁左上欄6行)との記載がある。"
                      ]
                    },
                    {
                      "fig": "(ウ)",
                      "text": [
                        "上記の各記載によれば，①ITO膜のような酸化物半導体膜は，透明電極膜として広く用いられるものであること，②ITO膜は，Al等の金属材料で形成した場合に比べ，抵抗が大きいものの，ITO膜のような酸化物半導体膜が導電膜として用いられること等が認められる。"
                      ]
                    }
                  ]
                },
                {
                  "fig": "ウ",
                  "text": [
                    "上記検討したところによれば，本件出願日当時，「ITO膜等の酸化物半導体膜を導電膜として用いることは周知の技術であった」との審決の認定に誤りはない。したがって，原告の主張は，採用することができない。"
                  ]
                }
              ]
            },
            {
              "fig": "(2)",
              "subject": "本件発明1の目的及び作用効果の認定の誤りについて",
              "text": [
                "原告は，本件発明1が，①保護回路を構成する薄膜トランジスタを保護し，②表示部の薄膜トランジスタにかかる過大な電圧を速やかに取り除くことができ，③保護回路の薄膜トランジスタを表示部の薄膜トランジスタの作製と同時に作製することができる，との作用効果を有する旨主張する。",
                "しかし，原告の主張は，以下のとおり理由がない。"
              ],
              "content": [
                {
                  "fig": "ア",
                  "subject": "本件明細書(甲6の3)の発明の詳細な説明欄等の記載",
                  "content": [
                    {
                      "fig": "(ア)",
                      "subject": "発明が解決しようとする課題等",
                      "content": [
                        {
                          "fig": "a",
                          "text": [
                            "本件明細書には，産業上の利用分野，従来の技術，発明が解決しようとする課題について，次の記載がある。",
                            "「【0001】",
                            "【産業上の利用分野】",
                            "本発明は，画素の存在する部分に薄膜トランジスタが存在し，これら薄膜トランジスタが画素の駆動装置として機能する表示装置，およびこのような形態の表示装置を利用した各種装置に関する。",
                            "【0002】",
                            "【従来の技術】",
                            "上記に列挙した表示装置は各画素ごとに薄膜トランジスタ等の駆動装置が存在し，画素を制御するという，いわゆるアクティブマトリックス方式を採用している。各画素に割り当てられる薄膜トランジスタの数は図1に示されるものでは1個であり，また図2ないし図4に示されるものでは，2個もしくは必要によってはそれ以上の数の薄膜トランジスタが使用される。また，方式によっては，複数の画素を1つもしくはそれ以上の数の薄膜トランジスタが使用される場合もある。",
                            "いずれの場合でも，各画素は縦方向と横方向に複数の信号線を配置し，これらの交点に液晶素子のごとき電気光学素子を配置し，薄膜トランジスタによって，縦横の信号線によって送られたデータをもとに電気光学素子を制御する。」",
                            "「【0007】",
                            "これらの回路に共通の問題点は各駆動回路と薄膜トランジスタの間にサージ(静電気)電圧が発生した場合に，薄膜トランジスタを保護する為の回路が設けられていないことである。特に，薄膜トランジスタのゲイト電極に高い電圧が加わると，ゲイト絶縁膜が破壊され，素子として機能しなくなる。",
                            "【0008】",
                            "また，薄膜トランジスタのソース・ドレイン間に過大な電圧がかかることによっても，それはゲイト電極とチャネル形成領域との間の電圧が大きくなり，間接的にゲイト絶縁膜の破壊につながるため，薄膜トランジスタは大きなダメージを受け，場合によっては破壊に到る。",
                            "このような過大な電圧の源泉としては何らかの理由によって生じた静電気が主な理由であり，電流量自体は決して大きくないことがほとんどであり，過大な電圧が発生した場合には速やかに取り除くことが望まれる。",
                            "【0009】",
                            "【発明が解決しようとする課題】",
                            "本発明は薄膜トランジスタを保護するための回路を適切な位置に適切な作製方法によって設け，薄膜トランジスタを保護し，上記表示素子の信頼性，寿命を高めることを目的とする。」"
                          ]
                        },
                        {
                          "fig": "b",
                          "text": [
                            "上記aの記載によれば，本件明細書の発明の詳細な説明では，画素を構成する電気光学素子(例えば，液晶素子)を薄膜トランジスタにより制御するアクティブマトリクス型表示装置では，静電気等により表示部の薄膜トランジスタのゲート電極に高い電圧がかかった場合や，薄膜トランジスタのソース・ゲート間に過大な電圧がかかってゲート電極とチャネル形成領域との間の電圧が大きくなった場合に，ゲート絶縁膜が破壊され，素子として機能しなくなるという問題があったので，本件訂正発明は，発生した過大な電圧を速やかに取り除く回路を適切な位置に設けることによって，表示部の薄膜トランジスタを破壊から保護するようにしたもの，とされていることが理解できる。"
                          ]
                        }
                      ]
                    },
                    {
                      "fig": "(イ)",
                      "subject": "課題を解決するための手段",
                      "content": [
                        {
                          "fig": "a",
                          "text": [
                            "本件明細書には，発明の課題を解決しようとする手段について，次の記載がある。",
                            "「【0010】",
                            "【課題を解決しようとする手段】",
                            "薄膜トランジスタの保護回路は，装置の表示部分の周辺に設けられることが望まれ，また，表示部分の薄膜トランジスタの作製と同時に作製されることが望まれる。さらに，正常な駆動電圧は通過させるが，過大な電圧は通過させず，適切にバイパスさせる必要がある。薄膜トランジスタにおいて過大な電圧とは通常，ゲイト電圧のしきい値電圧の10倍程度であり，50V以上を指すが，この値は薄膜トランジスタの構造によって大きく変化する。一方，通常の駆動電圧は，大きくてもゲイト電圧のしきい値電圧の数倍であり，大抵の場合，10～40Vであるが，この値も薄膜トランジスタの構造によって大きく変化する。",
                            "【0011】",
                            "以上のような条件を満たすために，本発明では，図5に示すように，表示素子部とその周辺の駆動回路部に保護回路を設ける。保護回路としては，例えば，図8および図9に示されるダイオードの持つツェナー特性を利用して回路を用いることができる。」",
                            "「【0017】",
                            "同じ効果を有する保護回路は薄膜トランジスタを利用しても作製することが可能である。その例を図6および図7に示す。図6(A)は，正の過大電圧がかかったときにのみ動作して過大電圧をバイパスする回路である。抵抗R1およびR2を選択することによって，Ｎチャネル型薄膜トランジスタのゲイト電圧および，ソース・ドレイン間の電圧を適当な値となるように設計する。例えば，R1／R2＝10とすれば，図中のA点における電位が(B点における電位を基準として)＋50Vであるときに，ゲイトの電位を＋5Vとすることができる。",
                            "そして，この薄膜トランジスタのしきい値電圧が＋5Vならば，この薄膜トランジスタは動作し，ソース・ドレイン間に電流が流れる。A点における電位が＋50V以上であれば，ゲイト電極の電位は＋5V以上であるので，薄膜トランジスタは動作して，過大な電圧を除去する効果を示す。ここで，薄膜トランジスタとして，Pチャネル型トランジスタとすれば，負の過大電圧がかかった場合にのみ動作する。一方，A点における電位が＋50V以下であれば，薄膜トランジスタは高い抵抗として機能し，電圧はあまり低下しない。したがって，正常な信号電圧はバイパスされない。」"
                          ]
                        },
                        {
                          "fig": "b",
                          "text": [
                            "上記aの記載によれば，本件明細書の発明の詳細な説明では，①保護回路は，装置の表示部分の周辺に設けられること及び表示部分の薄膜トランジスタの作製と同時に形成されることが望まれること，②保護回路は，正常な駆動電圧は通過させるが，過大な電圧は通過させず，適切にバイパスさせる必要があること，③薄膜トランジスタにおいて過大な電圧とは通常，ゲート電圧のしきい値電圧の10倍程度であり，50V以上を指すが，この値は薄膜トランジスタの構造によって大きく変化すること，④上記②のような効果を有する保護回路は，ダイオードの持つツェナー特性を利用しても，薄膜トランジスタを利用しても構成することができ，⑤図6の回路構成の場合，R1とR2の抵抗値を選択して，Ｎチャネル型薄膜トランジスタのゲート電圧及びソース・ドレイン間の電圧を適当な値となるように設計することにより，保護回路が構成できることなどが，説明されているということができる。",
                            "そして，本件明細書の特許請求の範囲の請求項1には，「保護回路は，薄膜トランジスタを有し」との記載があるから，本件発明1は，本件明細書の発明の詳細な説明及び図面に記載された保護回路のうち，薄膜トランジスタを用いたものを対象としていることが明らかである(なお，請求項2～4及び6～9では，請求項1と同じく，「保護回路は，薄膜トランジスタを有し」とされていること，請求項5は請求項1～4を引用するものであること，請求項10は請求項6～9を引用するものであること，請求項11～12は請求項1～10を引用するものであること，請求項13は請求項1～12を引用するものであること，請求項14～15は請求項1～13を引用するものであること，請求項16～17は請求項1～15を引用するものであることに照らせば，本件発明2～17も，本件発明1と同様に，本件明細書の発明の詳細な説明及び図面に記載された保護回路のうち，薄膜トランジスタを用いたものを対象としていることが明らかである。)。"
                          ]
                        }
                      ]
                    },
                    {
                      "fig": "(ウ)",
                      "subject": "保護回路の構成",
                      "content": [
                        {
                          "fig": "a",
                          "text": [
                            "本件明細書には，薄膜トランジスタを用いた保護回路の具体的構成について，段落【0017】のほか，次の記載がある。",
                            "「【0021】",
                            "図6は，Ｎチャネル型薄膜トランジスタもしくはPチャネル型薄膜トランジスタのどちらか一方を使用して構成された保護回路に関するものであった。Pチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタを両方とも用いることによっても図7に示すように保護回路を構成することができる。図7(A)を用いて，この方法による保護回路の基本動作を説明する。",
                            "【0022】",
                            "図6で示したものと同様に，適切な抵抗R1，R2を選択することによって，ソース・ドレイン間の電圧とゲイト電極の電位を適切な値にすることができる。例えば，R1／R2＝10とすることによって，A点における電位が，B点を基準としたときに＋50であったとすると，薄膜トランジスタのゲイト電極の電圧はいずれも＋5Vとである。",
                            "そして，薄膜トランジスタのうち，Ｎチャネル薄膜トランジスタであるT1のみがバイパスとして機能する。",
                            "【0023】",
                            "逆に，A点の電位が−50Vであった場合には，両薄膜トランジスタのゲイト電極の電位は−5Vであるが，このときにはPチャネル型薄膜トランジスタであるT2のみがバイパスとして機能する。図7(B)は，以上の回路を組み合わせたものである。",
                            "【0024】",
                            "このような方式を採用する場合には，保護回路で使用される薄膜トランジスタの耐圧が保護回路の耐圧を決定する。薄膜トランジスタにおいて，ゲイト電極とソース電極との電圧の許容値が50Vであれば，以上の回路は±500Vまでの電圧に対して耐えることができ，かつ，保護回路として機能する。もちろん，抵抗の値を選択することによってこの値を変えることは容易にできる。",
                            "【0025】",
                            "図6および図7ではソース・ドレイン間の抵抗については何ら記述がないが，この値を考慮することはソース・ドレイン間の電圧を決定する上で重要である。一般的な薄膜型トランジスタにおける値としては，例えば，チャネル長が10μm，チャネル幅が10μmのＮチャネル型薄膜トランジスタで108～1011Ωが得られている。この値はかなり大きいように思えるが，抵抗率106Ω・cmの高抵抗多結晶シリコン，あるいはアモルファス(セミアモルファス)シリコンを用いて，長さ10μm，幅1μm，厚さ0．1μmの線状体の抵抗は10",
                            "12Ωとなり，上記の薄膜トランジスタの抵抗はほとんど無視できる。",
                            "【0026】",
                            "これらの保護回路で使用される抵抗としては，このように珪素を主とする材料を用いてもよいし，金属材料や金属と珪素との合金，各種化合物半導体(例えば酸化錫，酸化インジウム，酸化錫インジウム等)を用いてもよい。」",
                            "「【0038】",
                            "図13は，以上のような作製方法によって作製される保護回路の例である。この作製方法としては，まず，半導体領域1301と1302を形成し，ゲイト絶縁膜として機能する被膜(図には示されていない)を形成したあと，両半導体領域にまたがるゲイト電極1303を形成し，半導体領域1301にP型不純物領域を，半導体領域1302にＮ型不純物をそれぞれ形成した後，さらに層間絶縁膜(図には示されていない)を形成する。そして，良導電体であるアルミニウム等の金属材料によって，両半導体領域にまたがる金属電極1304と1305，および信号線1306とを同時に形成する。その後，例えば酸化錫・インジウム等の抵抗性材料，あるいは高抵抗アモルファスシリコ等によって抵抗として機能する配線1307と1308を形成して，保護回路が形成される。」"
                          ]
                        },
                        {
                          "fig": "b",
                          "text": [
                            "上記aの記載によれば，本件明細書の発明の詳細な説明では，保護回路は，図7のように，Pチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタを両方とも用いることによっても構成でき，図6の保護回路と同様，適切な抵抗R1，R2を選択することによって，ソース・ドレイン間の電圧とゲート電極の電位を適切な値に設定できることなどが，説明されているということができる。",
                            "さらに，保護回路の設計に当たって，薄膜トランジスタのソース・ドレイン間の抵抗値を考慮することがソース・ドレイン間に印加される電圧を決定する上で重要であると指摘しつつ，実際には，薄膜トランジスタのソース・ドレイン間の抵抗値108～1011Ωに比べて，抵抗率106Ω・cmの高抵抗多結晶シリコン又はアモルファス(セミアモルファス)シリコンを用いて長さ10μm，幅1μm，厚さ0．1μmの線状体を構成した場合，抵抗値は1012Ωとなり，薄膜トランジスタのソース・ドレイン間の抵抗値は無視できるとされている。",
                            "そして，R1，R2の材料としては，多結晶シリコンやアモルファスシリコンのような珪素を主とする材料を用いてもよいし，金属材料や金属と珪素との合金，各種化合物半導体，例えば，酸化錫，酸化インジウム，酸化錫インジウム(ITO)を用いてもよいとされている。",
                            "なお，段落【0024】には，保護回路で使用される薄膜トランジスタの耐圧が保護回路の耐圧を決定する旨が記載されているが，これは，保護回路(電気回路)の設計に当たっては，それを構成する薄膜トランジスタ(半導体素子)の耐圧を考慮すべきであるという電気回路設計上の一般原則を述べているにすぎないものと理解され，この記載を，本件発明1が，保護回路を構成する薄膜トランジスタ自体の保護を目的とすることを示す根拠とすることはできない。"
                          ]
                        }
                      ]
                    },
                    {
                      "fig": "(エ)",
                      "subject": "まとめ",
                      "text": [
                        "上記(ア)ないし(ウ)によれば，本件明細書の発明の詳細な説明及び図面には，①アクティブマトリクス型表示装置の表示部の周辺に，正常な駆動電圧は表示装置に通過させるが，過大な電圧は通過させず，適切にバイパスさせる保護回路を設けることにより，表示部の薄膜トランジスタを高電圧による破壊から保護できること，②保護回路は，表示部分の薄膜トランジスタの作製と同時に形成されることが望まれること，③保護回路を薄膜トランジスタを用いて構成する場合(図6の保護回路)は，R1とR2の抵抗値を選択してソース・ドレイン間の電圧とゲート電極の電圧を適正な値に設定することにより，正常な駆動電圧は表示装置に通過させるが，過大な電圧は通過させず，適切にバイパスさせるようにできること，④保護回路をPチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタを両方とも用いて構成した場合(図7の保護回路)も，図6の保護回路と同様，R1，R2の抵抗値を適切に選択することによって，ソース・ドレイン間の電圧とゲイト電極の電位を適切な値に設定できること，⑤薄膜トランジスタのソース・ドレイン間の抵抗値は，保護回路の設上，重要な考慮事項であるが，R1，R2を線状の多結晶シリコンやアモルファスシリコンを用いて形成した場合，R1，R2の抵抗値を桁違いに大きくできるので，薄膜トランジスタのソース・ドレイン間の抵抗値を無視できること，⑥R1，R2を構成する材料としては，多結晶シリコンやアモルファスシリコンのような珪素を主とする材料を用いてもよいし，金属材料や金属と珪素との合金，各種化合物半導体(例えば，酸化錫，酸化インジウム，酸化錫インジウム)を用いてもよいことが記載されているということができる。",
                        "しかし，保護回路を構成する薄膜トランジスタ自体を保護することは記載されておらず，その示唆があるということもできない。"
                      ]
                    }
                  ]
                },
                {
                  "fig": "イ",
                  "subject": "特許請求の範囲の記載",
                  "text": [
                    "次に，本件明細書の特許請求の範囲の記載について検討する。",
                    "請求項1の記載は前記第2，2のとおりであり，保護回路に関し，薄膜トランジスタを有すること，該薄膜トランジスタのソース及びドレインの一方に設けられた電極は，該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続されていること，該薄膜トランジスタのソース及びドレインの他方は，基準の電圧の配線に電気的に接続されることが規定されている。",
                    "しかし，①薄膜トランジスタのゲートとソース又はドレインの一方を電気的に接続する酸化物半導体膜(R2)は，どの程度の抵抗値を有するのか，②薄膜トランジスタとアクティブマトリクスの表示部とを電気的に接続する酸化物半導体膜(R1)の抵抗値は，どの程度の抵抗値を有するのか，③薄膜トランジスタのソース・ドレイン間の抵抗値，及び上記各酸化物半導体膜(R1，R2)の抵抗値は，どのように設定するのか，④保護回路の薄膜トランジスタとアクティブマトリクスの表示部の薄膜トランジスタとの関係については，同じものなのか，同時に形成するものなのか等については，何ら規定されていない(なお，請求項2～17についても，請求項1について判断した点と異なる点はない。このうち，請求項1及び6には，表示部と薄膜トランジスタを接続するR1も規定されていない。)。"
                  ]
                },
                {
                  "fig": "ウ",
                  "subject": "判断",
                  "content": [
                    {
                      "fig": "(ア)",
                      "text": [
                        "上記の認定によれば，本件明細書には，本件発明1について，①保護回路を構成する薄膜トランジスタを保護し，②表示部の薄膜トランジスタにかかる過大な電圧を速やかに取り除くことができ，③保護回路の薄膜トランジスタを表示部の薄膜トランジスタの作製と同時に作製することができるとの作用効果についての記載はないと判断できる。",
                        "まず，本件明細書には，保護回路を構成する薄膜トランジスタ自体を保護する点の作用効果に関する記載はなく，その点の示唆もない。確かに，薄膜トランジスタのゲートとソース又はドレインの一方を電気的に接続する酸化物半導体膜(R2)が存在することにより，R2による電圧降下の分だけ，薄膜トランジスタに印加される電圧は低くなるが，R2は，あくまでも，R1との間で電圧を分圧して薄膜トランジスタのゲートに印加される電圧を所望値に設定するためのものとして記載されているのであり，これを，保護回路を構成する薄膜トランジスタ自体を保護するためのものと理解することはできない。",
                        "また，本件明細書には，表示部の薄膜トランジスタにかかる過大な電圧を速やかに取り除くことができる点についての作用効果に関する記載はなく，その点の示唆もない。本件明細書の記載によれば，薄膜トランジスタを用いた保護回路が，正常な駆動電圧は表示装置に通過させるが，過大な電圧は通過させず，適切にバイパスさせるように動作するためには，R1，R2の抵抗値を適切に設定することが必要であり，薄膜トランジスタのソース・ドレイン間の抵抗値が無視できない場合は，少なくともそれとの関係も考慮する必要があるが，本件明細書の特許請求の範囲の請求項1は，この点について何らの規定もない(請求項2～17も，同様である。)。",
                        "さらに，本件明細書には，保護回路の薄膜トランジスタを表示部の薄膜トランジスタの作製と同時に作製することができる点についての作用効果に関する記載はなく，その点の示唆もない。本件明細書の特許請求の範囲の請求項1にも，保護回路の薄膜トランジスタとアクティブマトリクスの表示部の薄膜トランジスタとの関係について，何ら規定がない(請求項2～17も，同様である。)。"
                      ]
                    },
                    {
                      "fig": "(イ)",
                      "text": [
                        "以上のとおり，本件発明1が，上記①ないし③の作用効果を有することを前提とする原告の主張は，本件明細書又は特許請求の範囲の記載に基づかないものであって，いずれも採用することができない。"
                      ]
                    }
                  ]
                },
                {
                  "fig": "エ",
                  "subject": "原告の提出したシミュレーション結果について",
                  "content": [
                    {
                      "fig": "(ア)",
                      "subject": "シミュレーション報告書(甲13)",
                      "text": [
                        "シミュレーション報告書は，①保護回路のR1，R2の抵抗値を102Ω～105Ωに設定しているが，本件明細書の段落【0025】の説明では，R1，R2の大きさは1012Ω程度とされており，7桁も値が異なるが，他方，保護回路の抵抗値を102Ω～105Ωの程度に設定することが必須であるとすれば，本件明細書の段落【0025】に記載された具体例では，抵抗が大きすぎて静電気を逃がすことができず，保護回路として機能しないので整合しない点，②薄膜トランジスタのソース・ドレイン間の抵抗が無視できず，R1とR2の抵抗値の比だけでは薄膜トランジスタのゲートに印加される電圧は決まらないことを示しているが，これは，薄膜トランジスタのソース・ドレイン間の抵抗は無視でき，ゲートに印加される電圧がR1とR2の抵抗値の比で決まるという本件明細書の段落【0017】の説明と整合しない点，③仮定したパラメータの下での保護回路の電気的特性を示したにすぎず，これがアクティブマトリクス型表示装置の表示部の保護回路として機能するかどうかについては検討されていない点，などにおいて原告の主張を裏付けるものとはいえない。",
                        "のみならず，同シミュレーションの結果は，シミュレーションで仮定したパラメータの下では，R1とR2の抵抗値の比だけでは薄膜トランジスタを動作させる電圧が決まらないばかりか，薄膜トランジスタのソース・ドレイン間の動作抵抗自体がゲートに印加する電圧に依存して大きく変動し，逐一シミュレーションをしない限り，保護回路として機能するか否かを確認できないことを示すものである。"
                      ]
                    },
                    {
                      "fig": "(イ)",
                      "subject": "追加シミュレーション報告書(甲14)",
                      "text": [
                        "追加シミュレーション報告書は，①人体の静電気により高電圧が印加されるとの前提で，R1とR2の抵抗値を変化させた場合の保護回路の時間応答特性(過渡現象)を評価したものであるが，そもそも，保護回路の時間応答特性の問題は，本件明細書に記載も示唆もされていない点，②甲15の174頁に記載されているように，人体モデルは，一般に，100pFの容量と1．5×103Ωの抵抗との直列回路で表現されるが，追加シミュレーションでは，人体モデルを，抵抗を無視して100pFの容量のみで表現しており，妥当なものとはいえない点，③本件明細書の段落【0010】の記載によれば，過大な電圧とされる値は，薄膜トランジスタの構造によって大きく変化するとされているにもかかわらず，追加シミュレーションでは，過大な電圧の下限値を50Vに設定している点，④さらに，甲14の図4から，電圧が500Vから50Vまで降下するまでの時間がR1の値に依存することが理解できるところ，下限値が，例えば，40Vと仮定して図4をみると，R1が105Ωの場合，電圧降下に要する時間は，図4に表示された時間範囲に収まらないほど大きくなる点など，において原告の主張を裏付けるものとはいえない。のみならず，追加シミュレーションの結果は，保護回路の時間応答特性が，素子のパラメータの値や電圧の設定値によって大きく変動することを示すものであるから，原告主張の効果を裏付けるものとは到底いえない。"
                      ]
                    },
                    {
                      "fig": "(ウ)",
                      "subject": "甲14に係る主張，立証の可否について",
                      "text": [
                        "被告は，弁論準備手続の終結後に原告から書証の申し出がされた甲14及びこれに基づく原告の主張に対し，時機に後れた攻撃防御方法であるので許されないと主張する。しかし，甲14は，専門委員の立会いの下で行われた第5回弁論準備手続期日において，同期日において取り調べられた甲13について，指摘された問題点に関連して，原告において，これを補足する趣旨で作成されたものであること，弁論準備手続の終結に際して，その提出が予告されていたことに照らせば，故意又は重大な過失により時機に後れて提出されたとはいえないし，その内容に照らせば，訴訟の完結を遅延させるものということもできない。"
                      ]
                    }
                  ]
                }
              ]
            },
            {
              "fig": "(3)",
              "subject": "相違点の判断の誤りについて",
              "text": [
                "原告は，引用発明の薄膜トランジスタのソース又はドレイン電極の一方と薄膜トランジスタのゲートにつき，酸化物半導体膜のみを介した接続にすることは困難であり，本件発明1を容易想到であるとした審決の判断は誤りである旨主張する。",
                "しかし，原告の主張は，以下のとおり理由がない。"
              ],
              "content": [
                {
                  "fig": "ア",
                  "text": [
                    "前記(1)記載のとおり，ITO膜等の酸化物半導体膜は，金属材料に比べて導電性は劣るものの，導電膜として用いることは，本件出願日当時において周知の技術であった。",
                    "そして，弁論の全趣旨によれば，一般に，半導体装置に用いられる導電材料として，各種金属，金属珪化物，多結晶シリコンが知られており，目的とする半導体装置に要求される特性(導電膜の電流容量，導電性，密着性等)や製造の容易性(同時形成等)を考慮して，具体的に用いる材料が選択されるものであり，例えば，大きな電流容量の要求される部分に導電性の高い金属材料が用いられ，そうでない部分に多結晶シリコン(甲4)が使われていたと認められる。",
                    "ITO膜は，その光透過性から，多くの場合に，透明性が要求される画素電極に用いられていたものであるが(甲3，5)，画素電極に適していることは，他の部分の導電膜として使用できないことを意味しないことは明らかである。本件明細書の段落【0008】にも記載されているように，高電圧の原因となる静電気は電流容量自体は小さいことから，静電気を逃がすための導電膜は，必ずしも金属である必要はない。",
                    "そして，引用発明においても，本件発明1と同様に，薄膜トランジスタを用いた保護回路はアクティブマトリクスの表示部の周辺に設けられており，これを作製するに当たり，酸化物半導体膜を形成する工程を要することは自明であるから，引用発明において，保護回路の薄膜トランジスタの電極の接続に酸化物半導体膜を採用する契機こそあれ，それを妨げる事情があるということはできない。",
                    "したがって，動機付けの欠如及び阻害要因の存在をいう原告の主張は，採用することができない。"
                  ]
                },
                {
                  "fig": "イ",
                  "text": [
                    "原告は，本件発明1の効果は，保護回路の薄膜トランジスタのソース及びドレインの一方に設けられた電極とゲートという特定の部材の接続において，「酸化物半導体膜」という特定の材料の被膜を採用したことによってはじめて得られる相乗的な効果であって，引用発明から予測できるものではないと主張する。",
                    "しかし，原告主張の効果はいずれも根拠を欠くことは，前記(2)において述べたとおりである。"
                  ]
                }
              ]
            },
            {
              "fig": "(4)",
              "text": [
                "以上のとおりであるから，審決における本件発明1の容易想到性の判断に誤りはなく，原告主張の取消事由1は理由がない。"
              ]
            }
          ]
        },
        {
          "fig": "2",
          "text": [
            "取消事由2(本件発明2ないし17の容易想到性の判断の誤り)について原告は，審決が，本件発明2ないし17の容易想到性の判断に当たり，本件発明1と同様の誤りをした旨主張する。",
            "しかし，本件発明1の容易想到性についての審決の判断に誤りのないことは前記1のとおりである。そして，本件発明2ないし17の容易想到性についての審決の各判断も，本件発明1と同様に，これを是認できることは，前記1において検討したところに照らし，明らかである。",
            "したがって，本件発明2ないし17についての審決の各判断はこれを是認することができる。原告主張の取消事由2は理由がない。"
          ]
        },
        {
          "fig": "3",
          "subject": "結論",
          "content": [
            {
              "fig": "(1)",
              "text": [
                "特許法181条2項に基づいて審決を取り消さなかった点について補足して述べる。",
                "原告は，本訴を提起した上，平成18年8月30日に，本件特許に係る明細書を訂正する訂正審判(訂正2006−39141号事件，以下「訂正審判」という。)を請求し，特許法181条2項により審決を取り消す旨の決定を求めた。",
                "しかし，当裁判所は，以下の理由により，特許無効審判においてさらに審理させることが相当であるとは認められないと判断した。",
                "すなわち，①訂正審判に係る訂正後の特許請求の範囲は，本件訂正において特許請求の範囲に付加した構成について，その付加した構成の一部を撤回するものであって，原告自ら，いったん特許請求の範囲に含まれないものとして除外する旨承認した態様を包含するものとしていること，②訂正審判に係る訂正では，訂正後の請求項1は，「前記表示部は，画素電極と，前記画素電極に電気的に接続された駆動装置と，前記駆動装置に電気的に接続された信号線とを有し，」「該薄膜トランジスタのソース及びドレインの一方には，該薄膜トランジスタのゲートがITO膜を介して電気的に接続されるとともに，前記ITO膜を通じて前記信号線からの電圧が印加され，」「前記ITO膜と前記表示部の前記画素電極とは，同一の材料でなる」との構成を付加し，「酸化物半導体膜」を「ITO膜」に限定する特許請求の範囲の記載としているが，その点を考慮したとしてもなお，進歩性を肯定する余地はなく(既に，本件発明5との関係で審判官の判断が示され，この判断に誤りがないことは，前記のとおりである。)，その他進歩性の判断に影響を与えるような格別のものは存在しないこと等を総合考慮すると，本件特許の請求項1ないし17に係る発明についての特許を無効にすることについて，特許無効審判においてさらに審理させることが相当である事情は存在しないものと判断した。"
              ]
            },
            {
              "fig": "(2)",
              "text": [
                "以上のとおりであって，原告主張の取消事由はいずれも理由がなく，審決に，これを取り消すべき誤りは認められない。その他，原告は縷々主張するがいずれも理由がない。",
                "したがって，原告の本訴請求は理由がないから，これを棄却することとし，主文のとおり判決する。"
              ]
            }
          ]
        }
      ]
    }
  ],
  "meta": {
    "case_num": "平成18年(行ケ)10298",
    "date": "2007-09-26",
    "rights_type": "特許権",
    "case_type": "審決取消訴訟",
    "precedent_id": "035154",
    "ipprecedent_id": "1161",
    "court": "知的財産高等裁判所",
    "court_section": "知的財産高等裁判所第3部"
  }
}