`resetall
`timescale 1ns/1ns
module srlatch(en,s,r,q,qb);
input s,r,en;
output q, qb;
reg q, qb;
always @(en or s or r)
begin
if(!en)
begin
q=1'bz;
qb=1'bz;
end
else
begin
if(s==1'b0 && r==1'b0)
begin
q=q;
qb=qb;
end
else if(s==1'b0 && r==1'b1)
begin
q=1'b0;
qb=1'b1;
end
else if(s==1'b1 && r==1'b0)
begin
q=1'b1;
qb=1'b0;
end
else
begin
q=1'b0;
qb=1'b0;
end
end
end
endmodule
