UART设计
===============
UART模块主要由波特率产生部分，接收数据的串并转换部分，发送数据的并串转换部分，发送数据FIFO的控制部分，接收数据FIFO的控制部分等组成。

## 文件结构

* UART_TOP.v---------------------uart模块top层
	* uart_rx.v-----------------数据接收模块
		* rx_fifo.v----------rx_fifo模块
	* uart_tx.v-----------------数据发送模块
		* tx_fifo.v----------tx_fifo模块


## 设计功能与数据流

* uart
    * 波特率和时钟频率可设置。
	* 发送数据时，uart_tx模块会通过信号控制将数据从tx_fifo读出来，然后进行发送。
	* 接收数据时，uart_top模块会将需发送数据先存进rx_fifo里面，等待控制信号将数据传进tx_fifo。
* fifo
	* fifo的字节长度和深度都可以设置。
	* 根据奇偶检验位的结果来控制i_fifo_rst，从而实现数据错误时fifo的复位。
* parity
    * 可设置是奇检验还是偶检验，并将结果输出。