Conclusion
==========

Problème rencontré & solutions proposées
----------------------------------------

 - Difficulté de mettre en place le calcul avec la virgule fixe (au début)
 - Pas possible d'utiliser de logique avec un registre dans le domaine d’horloge à 125Mhz pour colorer les pixels vers l'espace RGB. Sinon, des erreurs de timing sont générées.


Possibilité d'améliorations
---------------------------

Deux pistes d’améliorations sont entrevues:

 - Calculateur avec pipeline, comme discuté auparavant
 - Utilisation de la DDR externe à la FPGA pour augmenter la taille de la fractale.


