Vivado Simulator 2017.2
Copyright 1986-1999, 2001-2016 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2017.2/bin/unwrapped/win64.o/xelab.exe -wto 9331886148ed48cda4af7330e03049c0 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip -L xpm --snapshot board_behav xil_defaultlib.board xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 32 differs from formal bit length 1 for port trn_terrfwd [C:/Users/Roy/Desktop/Proj Local/FPGA-part-time/PCIE_simulation/dma_performance_demo/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/pcie_app_7x_bmd.v:340]
Completed static elaboration
Starting simulation data flow analysis
WARNING: [XSIM 43-4328] File: C:/Users/Roy/Desktop/Proj Local/FPGA-part-time/PCIE_simulation/dma_performance_demo/pcie_7x_0_example/pcie_7x_0_example.srcs/sim_1/imports/pcie_7x_0/simulation/dsport/pci_exp_usrapp_tx.v Line: 1640 : Sensitivity on input argument "timeout" of task "TSK_SIMULATION_TIMEOUT" may never get triggered.
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module unisims_ver.IBUF
Compiling module unisims_ver.IBUFDS_GTE2
Compiling module unisims_ver.OBUF
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_rx_pipeline(...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_rx_null_gen(...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_rx(C_DATA_WI...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_tx_pipeline(...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_tx_thrtl_ctl...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_tx(C_DATA_WI...
Compiling module xil_defaultlib.pcie_7x_0_axi_basic_top(C_DATA_W...
Compiling module unisims_ver.RB36_INTERNAL_VLOG(DOA_REG=1,DOB...
Compiling module unisims_ver.RAMB36E1(DOA_REG=1,INITP_00=256'...
Compiling module unimacro_ver.BRAM_SDP_MACRO(BRAM_SIZE="36Kb",...
Compiling module xil_defaultlib.pcie_7x_0_pcie_bram_7x(LINK_CAP_...
Compiling module xil_defaultlib.pcie_7x_0_pcie_brams_7x(LINK_CAP...
Compiling module xil_defaultlib.pcie_7x_0_pcie_bram_top_7x(DEV_C...
Compiling secureip modules ...
Compiling module unisims_ver.PCIE_2_1(AER_BASE_PTR=12'b0,AER_...
Compiling module xil_defaultlib.pcie_7x_0_pcie_7x(AER_BASE_PTR=1...
Compiling module xil_defaultlib.pcie_7x_0_pcie_pipe_misc(PIPE_PI...
Compiling module xil_defaultlib.pcie_7x_0_pcie_pipe_lane(PIPE_PI...
Compiling module xil_defaultlib.pcie_7x_0_pcie_pipe_pipeline(LIN...
Compiling module xil_defaultlib.pcie_7x_0_pcie_top(PIPE_PIPELINE...
Compiling module unisims_ver.BUFG
Compiling module unisims_ver.MMCME2_ADV(CLKFBOUT_MULT_F=10.0,...
Compiling module unisims_ver.BUFGCTRL_default
Compiling module xil_defaultlib.pcie_7x_0_pipe_clock(PCIE_ASYNC_...
Compiling module xil_defaultlib.pcie_7x_0_gt_top_pipe_mode(LINK_...
Compiling module xil_defaultlib.pcie_7x_0_core_top(PIPE_SIM_MODE...
Compiling module xil_defaultlib.pcie_7x_0_pcie2_top(c_component_...
Compiling module xil_defaultlib.pcie_7x_0
Compiling module xil_defaultlib.BMD_EP_MEM(NUM_GP_PORTS=20)
Compiling module xil_defaultlib.BMD_EP_MEM_ACCESS(NUM_GP_PORTS=2...
Compiling module xil_defaultlib.BMD_GEN2
Compiling module xil_defaultlib.BMD_128_RX_ENGINE
Compiling module xil_defaultlib.BMD_INTR_CTRL
Compiling module xil_defaultlib.BMD_128_TX_ENGINE
Compiling module xil_defaultlib.BMD_RD_THROTTLE
Compiling module xil_defaultlib.BMD_EP(NUM_GP_PORTS=20)
Compiling module xil_defaultlib.BMD_TO_CTRL
Compiling module xil_defaultlib.BMD_CFG_CTRL
Compiling module xil_defaultlib.BMD
Compiling module xil_defaultlib.axi_trn_rx(C_DATA_WIDTH=128,C_FA...
Compiling module xil_defaultlib.axi_trn_tx(C_DATA_WIDTH=128,C_FA...
Compiling module xil_defaultlib.axi_trn_top(C_DATA_WIDTH=128)
Compiling module xil_defaultlib.pcie_app_7x(C_DATA_WIDTH=128)
Compiling module xil_defaultlib.xilinx_pcie_2_1_ep_7x(PL_FAST_TR...
Compiling secureip modules ...
Compiling module unisims_ver.PCIE_2_1(AER_BASE_PTR=12'b010010...
Compiling module xil_defaultlib.pcie_7x_0_pcie_7x(AER_BASE_PTR=1...
Compiling module xil_defaultlib.pcie_7x_0_pcie_pipe_misc(PIPE_PI...
Compiling module xil_defaultlib.pcie_7x_0_pcie_pipe_lane(PIPE_PI...
Compiling module xil_defaultlib.pcie_7x_0_pcie_pipe_pipeline(LIN...
Compiling module xil_defaultlib.pcie_7x_0_pcie_top(PIPE_PIPELINE...
Compiling module xil_defaultlib.pcie_2_1_rport_7x(PIPE_SIM_MODE=...
Compiling module xil_defaultlib.pci_exp_usrapp_rx(C_DATA_WIDTH=1...
Compiling module xil_defaultlib.pci_exp_usrapp_tx(LINK_CAP_MAX_L...
Compiling module xil_defaultlib.pci_exp_usrapp_cfg
Compiling module xil_defaultlib.pci_exp_usrapp_com
Compiling module xil_defaultlib.pci_exp_usrapp_pl(LINK_CAP_MAX_L...
Compiling module xil_defaultlib.pcie_axi_trn_bridge(C_DATA_WIDTH...
Compiling module xil_defaultlib.xilinx_pcie_2_1_rport_7x(PL_FAST...
Compiling module xil_defaultlib.sys_clk_gen(halfcycle=5000)
Compiling module xil_defaultlib.sys_clk_gen(offset=0,halfcycle=5...
Compiling module xil_defaultlib.sys_clk_gen_ds(halfcycle=5000)
Compiling module xil_defaultlib.board
Compiling module xil_defaultlib.glbl
Built simulation snapshot board_behav
