TimeQuest Timing Analyzer report for Question1
Thu May 26 19:27:55 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Question1                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 156.86 MHz ; 156.86 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.375 ; -113.917      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -103.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -5.375 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.401      ;
; -5.304 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.330      ;
; -5.262 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.288      ;
; -5.249 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.275      ;
; -5.233 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.259      ;
; -5.191 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.217      ;
; -5.178 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.204      ;
; -5.162 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.188      ;
; -5.120 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.146      ;
; -5.107 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.133      ;
; -5.091 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.117      ;
; -5.049 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.075      ;
; -5.036 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.062      ;
; -5.020 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.046      ;
; -4.978 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; -0.010     ; 6.004      ;
; -4.965 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.991      ;
; -4.949 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.975      ;
; -4.907 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.933      ;
; -4.894 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.920      ;
; -4.878 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.904      ;
; -4.836 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.862      ;
; -4.823 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.849      ;
; -4.801 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.827      ;
; -4.792 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.818      ;
; -4.783 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.809      ;
; -4.765 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.791      ;
; -4.752 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.778      ;
; -4.730 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.756      ;
; -4.726 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[7]              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.758      ;
; -4.721 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.747      ;
; -4.712 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.738      ;
; -4.659 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.685      ;
; -4.650 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.676      ;
; -4.641 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.667      ;
; -4.613 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[7]              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.645      ;
; -4.600 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[7]              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.632      ;
; -4.588 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.614      ;
; -4.579 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.605      ;
; -4.570 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[12]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.596      ;
; -4.517 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.543      ;
; -4.508 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.534      ;
; -4.499 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[11]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.525      ;
; -4.446 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.472      ;
; -4.437 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.463      ;
; -4.428 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[10]             ; clk          ; clk         ; 1.000        ; -0.010     ; 5.454      ;
; -4.375 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.401      ;
; -4.366 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.392      ;
; -4.357 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[9]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.383      ;
; -4.343 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[6]              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.375      ;
; -4.304 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.330      ;
; -4.295 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.321      ;
; -4.286 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[8]              ; clk          ; clk         ; 1.000        ; -0.010     ; 5.312      ;
; -4.230 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[6]              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.262      ;
; -4.217 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[6]              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.249      ;
; -4.152 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[7]              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.184      ;
; -4.143 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[7]              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.175      ;
; -4.134 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[7]              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.166      ;
; -3.986 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[5]              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.018      ;
; -3.897 ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ; Reg:b2v_inst2|F[15]             ; clk          ; clk         ; 1.000        ; -0.010     ; 4.923      ;
; -3.873 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[5]              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.905      ;
; -3.860 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[5]              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.892      ;
; -3.826 ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ; Reg:b2v_inst2|F[14]             ; clk          ; clk         ; 1.000        ; -0.010     ; 4.852      ;
; -3.769 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[6]              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.801      ;
; -3.760 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[6]              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.792      ;
; -3.755 ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ; Reg:b2v_inst2|F[13]             ; clk          ; clk         ; 1.000        ; -0.010     ; 4.781      ;
; -3.751 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[6]              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.783      ;
; -3.728 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.694      ;
; -3.728 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.694      ;
; -3.728 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.694      ;
; -3.728 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.694      ;
; -3.728 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.694      ;
; -3.728 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.694      ;
; -3.728 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.694      ;
; -3.728 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.694      ;
; -3.725 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.691      ;
; -3.725 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.691      ;
; -3.725 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.691      ;
; -3.725 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.691      ;
; -3.725 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.691      ;
; -3.725 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.691      ;
; -3.725 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.691      ;
; -3.725 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.691      ;
; -3.722 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.688      ;
; -3.722 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.688      ;
; -3.722 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.688      ;
; -3.722 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.688      ;
; -3.722 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.688      ;
; -3.722 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.688      ;
; -3.722 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.688      ;
; -3.722 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.688      ;
; -3.721 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.687      ;
; -3.721 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.687      ;
; -3.721 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.687      ;
; -3.721 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.687      ;
; -3.721 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.687      ;
; -3.721 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.687      ;
; -3.721 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.687      ;
; -3.721 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.687      ;
; -3.714 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.680      ;
; -3.714 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.680      ;
+--------+-------------------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|count_addr[7] ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|EN_Reg        ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; MainControlUnit:b2v_inst|Fin_flag      ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.539 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.669 ; MainControlUnit:b2v_inst|state.WAITING ; MainControlUnit:b2v_inst|state.LD_B                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.676 ; MainControlUnit:b2v_inst|count_addr[0] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.969      ;
; 0.683 ; MainControlUnit:b2v_inst|state.LD_A    ; MainControlUnit:b2v_inst|state.WAITING                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.949      ;
; 0.683 ; MainControlUnit:b2v_inst|state.LD_A    ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.949      ;
; 0.795 ; Reg:b2v_inst2|F[8]                     ; Reg:b2v_inst2|F[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; Reg:b2v_inst2|F[9]                     ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.806 ; Reg:b2v_inst2|F[10]                    ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reg:b2v_inst2|F[12]                    ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reg:b2v_inst2|F[15]                    ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.812 ; MainControlUnit:b2v_inst|count_addr[3] ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; MainControlUnit:b2v_inst|count_addr[5] ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.821 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.824 ; MainControlUnit:b2v_inst|state.ADD     ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.827 ; Reg:b2v_inst2|F[2]                     ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.838 ; Reg:b2v_inst2|F[11]                    ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Reg:b2v_inst2|F[13]                    ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Reg:b2v_inst2|F[14]                    ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.848 ; MainControlUnit:b2v_inst|count_addr[4] ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; MainControlUnit:b2v_inst|state.ADD     ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; MainControlUnit:b2v_inst|count_addr[6] ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.926 ; MainControlUnit:b2v_inst|count_addr[4] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.219      ;
; 0.928 ; MainControlUnit:b2v_inst|count_addr[7] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.221      ;
; 0.935 ; MainControlUnit:b2v_inst|count_addr[2] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.228      ;
; 0.935 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.935 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.935 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.935 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.935 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.935 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.935 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.935 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.201      ;
; 0.943 ; MainControlUnit:b2v_inst|count_addr[1] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.236      ;
; 0.947 ; MainControlUnit:b2v_inst|count_addr[5] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.240      ;
; 0.948 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.950 ; MainControlUnit:b2v_inst|count_addr[3] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.243      ;
; 0.950 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.950 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.981 ; Reg:b2v_inst2|F[1]                     ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.247      ;
; 0.982 ; Reg:b2v_inst2|F[7]                     ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.248      ;
; 1.019 ; Reg:b2v_inst2|F[5]                     ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.022 ; MainControlUnit:b2v_inst|count_addr[1] ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.288      ;
; 1.023 ; Reg:b2v_inst2|F[3]                     ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.023 ; Reg:b2v_inst2|F[6]                     ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.167 ; MainControlUnit:b2v_inst|count_addr[6] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.460      ;
; 1.178 ; Reg:b2v_inst2|F[8]                     ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; Reg:b2v_inst2|F[9]                     ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.180 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.446      ;
; 1.180 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.446      ;
; 1.189 ; Reg:b2v_inst2|F[10]                    ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reg:b2v_inst2|F[12]                    ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.195 ; MainControlUnit:b2v_inst|count_addr[3] ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; MainControlUnit:b2v_inst|count_addr[5] ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.198 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.204 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.213 ; Reg:b2v_inst2|F[2]                     ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.224 ; Reg:b2v_inst2|F[11]                    ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; Reg:b2v_inst2|F[14]                    ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Reg:b2v_inst2|F[13]                    ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.234 ; MainControlUnit:b2v_inst|count_addr[4] ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.249 ; Reg:b2v_inst2|F[8]                     ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249 ; Reg:b2v_inst2|F[9]                     ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.260 ; Reg:b2v_inst2|F[10]                    ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Reg:b2v_inst2|F[12]                    ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.266 ; MainControlUnit:b2v_inst|count_addr[3] ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.269 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.275 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.284 ; Reg:b2v_inst2|F[2]                     ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.550      ;
; 1.295 ; Reg:b2v_inst2|F[11]                    ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; Reg:b2v_inst2|F[13]                    ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.305 ; MainControlUnit:b2v_inst|count_addr[4] ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.571      ;
; 1.320 ; Reg:b2v_inst2|F[8]                     ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.586      ;
; 1.320 ; Reg:b2v_inst2|F[9]                     ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.586      ;
; 1.331 ; Reg:b2v_inst2|F[10]                    ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Reg:b2v_inst2|F[12]                    ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.337 ; MainControlUnit:b2v_inst|count_addr[3] ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.603      ;
; 1.340 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.606      ;
; 1.346 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.612      ;
; 1.355 ; Reg:b2v_inst2|F[2]                     ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.621      ;
; 1.366 ; Reg:b2v_inst2|F[11]                    ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.368 ; Reg:b2v_inst2|F[1]                     ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.634      ;
; 1.391 ; Reg:b2v_inst2|F[8]                     ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; Reg:b2v_inst2|F[9]                     ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.657      ;
; 1.394 ; MainControlUnit:b2v_inst|count_addr[1] ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.660      ;
; 1.394 ; MainControlUnit:b2v_inst|count_addr[1] ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.660      ;
; 1.398 ; MainControlUnit:b2v_inst|state.ADD     ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; -0.021     ; 1.643      ;
; 1.402 ; Reg:b2v_inst2|F[10]                    ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.668      ;
; 1.405 ; Reg:b2v_inst2|F[5]                     ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.671      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[10]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[10]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[11]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[11]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[12]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[12]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[13]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[13]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[14]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[14]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[15]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[15]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[5]                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.340 ; 6.340 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -4.919 ; -4.919 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; COUT      ; clk        ; 12.240 ; 12.240 ; Rise       ; clk             ;
; FF        ; clk        ; 11.433 ; 11.433 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 6.534  ; 6.534  ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.058  ; 6.058  ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.055  ; 6.055  ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.376  ; 6.376  ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.360  ; 6.360  ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.452  ; 6.452  ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.393  ; 6.393  ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.534  ; 6.534  ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.063  ; 6.063  ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.066  ; 6.066  ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.106  ; 6.106  ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.371  ; 6.371  ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.072  ; 6.072  ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.111  ; 6.111  ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.335  ; 6.335  ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.395  ; 6.395  ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.395  ; 6.395  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; COUT      ; clk        ; 7.217  ; 7.217  ; Rise       ; clk             ;
; FF        ; clk        ; 11.433 ; 11.433 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 6.055  ; 6.055  ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.058  ; 6.058  ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.055  ; 6.055  ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.376  ; 6.376  ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.360  ; 6.360  ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.452  ; 6.452  ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.393  ; 6.393  ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.534  ; 6.534  ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.063  ; 6.063  ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.066  ; 6.066  ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.106  ; 6.106  ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.371  ; 6.371  ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.072  ; 6.072  ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.111  ; 6.111  ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.335  ; 6.335  ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.395  ; 6.395  ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.395  ; 6.395  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.799 ; -39.917       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.000 ; -103.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.799 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.825      ;
; -1.779 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.735      ;
; -1.779 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.735      ;
; -1.779 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.735      ;
; -1.779 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.735      ;
; -1.779 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.735      ;
; -1.779 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.735      ;
; -1.779 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.735      ;
; -1.779 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.735      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.775 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[0]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.731      ;
; -1.773 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.729      ;
; -1.773 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.729      ;
; -1.773 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.729      ;
; -1.773 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.729      ;
; -1.773 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.729      ;
; -1.773 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.729      ;
; -1.773 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.729      ;
; -1.773 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[3]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.729      ;
; -1.770 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.726      ;
; -1.770 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.726      ;
; -1.770 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.726      ;
; -1.770 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.726      ;
; -1.770 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.726      ;
; -1.770 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.726      ;
; -1.770 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.726      ;
; -1.770 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.726      ;
; -1.769 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.725      ;
; -1.769 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.725      ;
; -1.769 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.725      ;
; -1.769 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.725      ;
; -1.769 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.725      ;
; -1.769 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.725      ;
; -1.769 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.725      ;
; -1.769 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[1]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.725      ;
; -1.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.722      ;
; -1.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.722      ;
; -1.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.722      ;
; -1.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.722      ;
; -1.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.722      ;
; -1.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.722      ;
; -1.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.722      ;
; -1.766 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_A[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.722      ;
; -1.765 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.791      ;
; -1.764 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.790      ;
; -1.762 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.718      ;
; -1.762 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.718      ;
; -1.762 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.718      ;
; -1.762 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.718      ;
; -1.762 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.718      ;
; -1.762 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.718      ;
; -1.762 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.718      ;
; -1.762 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; MainControlUnit:b2v_inst|S_B[2]                                                                                  ; clk          ; clk         ; 1.000        ; -0.076     ; 2.718      ;
; -1.751 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.777      ;
; -1.730 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.756      ;
; -1.729 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.755      ;
; -1.716 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.742      ;
; -1.695 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.721      ;
; -1.694 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.720      ;
; -1.681 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.707      ;
; -1.660 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.686      ;
; -1.659 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.685      ;
; -1.646 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[12]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.672      ;
; -1.625 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.651      ;
; -1.624 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.650      ;
; -1.611 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[11]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.637      ;
; -1.590 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.616      ;
; -1.589 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.006     ; 2.615      ;
; -1.576 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[10]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.602      ;
; -1.563 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.589      ;
; -1.560 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.586      ;
; -1.555 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.006     ; 2.581      ;
; -1.554 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[8]                                                                                               ; clk          ; clk         ; 1.000        ; -0.006     ; 2.580      ;
; -1.544 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[15]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.570      ;
; -1.541 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[9]                                                                                               ; clk          ; clk         ; 1.000        ; -0.006     ; 2.567      ;
; -1.528 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.554      ;
; -1.525 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.551      ;
; -1.520 ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ; Reg:b2v_inst2|F[8]                                                                                               ; clk          ; clk         ; 1.000        ; -0.006     ; 2.546      ;
; -1.509 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[14]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.535      ;
; -1.506 ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ; Reg:b2v_inst2|F[8]                                                                                               ; clk          ; clk         ; 1.000        ; -0.006     ; 2.532      ;
; -1.493 ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.519      ;
; -1.490 ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.516      ;
; -1.474 ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ; Reg:b2v_inst2|F[13]                                                                                              ; clk          ; clk         ; 1.000        ; -0.006     ; 2.500      ;
; -1.462 ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ; Reg:b2v_inst2|F[7]                                                                                               ; clk          ; clk         ; 1.000        ; -0.001     ; 2.493      ;
; -1.460 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
+--------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|count_addr[7] ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|EN_Reg        ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MainControlUnit:b2v_inst|Fin_flag      ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|state.ADD                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.281 ; MainControlUnit:b2v_inst|count_addr[0] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.483      ;
; 0.321 ; MainControlUnit:b2v_inst|state.LD_A    ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.330 ; MainControlUnit:b2v_inst|state.WAITING ; MainControlUnit:b2v_inst|state.LD_B                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.341 ; MainControlUnit:b2v_inst|state.LD_A    ; MainControlUnit:b2v_inst|state.WAITING                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.493      ;
; 0.355 ; Reg:b2v_inst2|F[8]                     ; Reg:b2v_inst2|F[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Reg:b2v_inst2|F[9]                     ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.360 ; Reg:b2v_inst2|F[10]                    ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Reg:b2v_inst2|F[12]                    ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reg:b2v_inst2|F[15]                    ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; MainControlUnit:b2v_inst|count_addr[3] ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; MainControlUnit:b2v_inst|count_addr[5] ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; Reg:b2v_inst2|F[2]                     ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; Reg:b2v_inst2|F[11]                    ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Reg:b2v_inst2|F[13]                    ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Reg:b2v_inst2|F[14]                    ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; MainControlUnit:b2v_inst|count_addr[4] ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; MainControlUnit:b2v_inst|count_addr[6] ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; MainControlUnit:b2v_inst|state.ADD     ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; MainControlUnit:b2v_inst|state.ADD     ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.399 ; MainControlUnit:b2v_inst|count_addr[4] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.601      ;
; 0.400 ; MainControlUnit:b2v_inst|count_addr[7] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.602      ;
; 0.404 ; MainControlUnit:b2v_inst|count_addr[2] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.606      ;
; 0.410 ; MainControlUnit:b2v_inst|count_addr[1] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.411 ; MainControlUnit:b2v_inst|count_addr[5] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.613      ;
; 0.413 ; MainControlUnit:b2v_inst|count_addr[3] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.615      ;
; 0.423 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.575      ;
; 0.424 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.576      ;
; 0.441 ; Reg:b2v_inst2|F[1]                     ; Reg:b2v_inst2|F[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.593      ;
; 0.444 ; Reg:b2v_inst2|F[7]                     ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.454 ; MainControlUnit:b2v_inst|count_addr[1] ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.456 ; Reg:b2v_inst2|F[5]                     ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; Reg:b2v_inst2|F[3]                     ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; Reg:b2v_inst2|F[6]                     ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.493 ; Reg:b2v_inst2|F[8]                     ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; Reg:b2v_inst2|F[9]                     ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; Reg:b2v_inst2|F[10]                    ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Reg:b2v_inst2|F[12]                    ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; MainControlUnit:b2v_inst|count_addr[3] ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; MainControlUnit:b2v_inst|count_addr[5] ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; MainControlUnit:b2v_inst|count_addr[6] ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.708      ;
; 0.507 ; Reg:b2v_inst2|F[2]                     ; Reg:b2v_inst2|F[3]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[8]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[9]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; MainControlUnit:b2v_inst|EN_Reg        ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.510 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; Reg:b2v_inst2|F[11]                    ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Reg:b2v_inst2|F[14]                    ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Reg:b2v_inst2|F[13]                    ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.517 ; MainControlUnit:b2v_inst|count_addr[4] ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.519 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; MainControlUnit:b2v_inst|state.LD_B    ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.528 ; Reg:b2v_inst2|F[8]                     ; Reg:b2v_inst2|F[10]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; Reg:b2v_inst2|F[9]                     ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.533 ; Reg:b2v_inst2|F[10]                    ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Reg:b2v_inst2|F[12]                    ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; MainControlUnit:b2v_inst|count_addr[3] ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.542 ; Reg:b2v_inst2|F[2]                     ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; Reg:b2v_inst2|F[11]                    ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Reg:b2v_inst2|F[13]                    ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|state.LD_A                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; MainControlUnit:b2v_inst|count_addr[4] ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.563 ; Reg:b2v_inst2|F[8]                     ; Reg:b2v_inst2|F[11]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; Reg:b2v_inst2|F[9]                     ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.568 ; Reg:b2v_inst2|F[10]                    ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; Reg:b2v_inst2|F[12]                    ; Reg:b2v_inst2|F[15]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.572 ; MainControlUnit:b2v_inst|count_addr[3] ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; MainControlUnit:b2v_inst|count_addr[2] ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.577 ; Reg:b2v_inst2|F[2]                     ; Reg:b2v_inst2|F[5]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.579 ; Reg:b2v_inst2|F[1]                     ; Reg:b2v_inst2|F[2]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; MainControlUnit:b2v_inst|count_addr[0] ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; Reg:b2v_inst2|F[11]                    ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.594 ; MainControlUnit:b2v_inst|count_addr[1] ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.596 ; Reg:b2v_inst2|F[5]                     ; Reg:b2v_inst2|F[6]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; Reg:b2v_inst2|F[3]                     ; Reg:b2v_inst2|F[4]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.598 ; Reg:b2v_inst2|F[6]                     ; Reg:b2v_inst2|F[7]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; Reg:b2v_inst2|F[8]                     ; Reg:b2v_inst2|F[12]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; Reg:b2v_inst2|F[9]                     ; Reg:b2v_inst2|F[13]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.603 ; Reg:b2v_inst2|F[10]                    ; Reg:b2v_inst2|F[14]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.755      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; RAM256x4:b2v_inst8|altsyncram:altsyncram_component|altsyncram_jtc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|EN_Reg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|Fin_flag                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_A[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[0]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[1]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[2]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|S_B[3]                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|count_addr[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.ADD                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_A                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.LD_B                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MainControlUnit:b2v_inst|state.WAITING                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[10]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[10]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[11]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[11]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[12]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[12]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[13]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[13]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[14]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[14]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[15]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[15]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[1]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[2]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[3]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reg:b2v_inst2|F[4]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reg:b2v_inst2|F[5]                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.340 ; 3.340 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.716 ; -2.716 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 6.146 ; 6.146 ; Rise       ; clk             ;
; FF        ; clk        ; 6.038 ; 6.038 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 3.450 ; 3.450 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 3.491 ; 3.491 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
; FF        ; clk        ; 6.038 ; 6.038 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 3.450 ; 3.450 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 3.491 ; 3.491 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.375   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -5.375   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -113.917 ; 0.0   ; 0.0      ; 0.0     ; -103.38             ;
;  clk             ; -113.917 ; 0.000 ; N/A      ; N/A     ; -103.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.340 ; 6.340 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.716 ; -2.716 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; COUT      ; clk        ; 12.240 ; 12.240 ; Rise       ; clk             ;
; FF        ; clk        ; 11.433 ; 11.433 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 6.534  ; 6.534  ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 6.058  ; 6.058  ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 6.055  ; 6.055  ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 6.376  ; 6.376  ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 6.360  ; 6.360  ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 6.452  ; 6.452  ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 6.393  ; 6.393  ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 6.534  ; 6.534  ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 6.063  ; 6.063  ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 6.066  ; 6.066  ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 6.106  ; 6.106  ; Rise       ; clk             ;
;  dout[10] ; clk        ; 6.371  ; 6.371  ; Rise       ; clk             ;
;  dout[11] ; clk        ; 6.072  ; 6.072  ; Rise       ; clk             ;
;  dout[12] ; clk        ; 6.111  ; 6.111  ; Rise       ; clk             ;
;  dout[13] ; clk        ; 6.335  ; 6.335  ; Rise       ; clk             ;
;  dout[14] ; clk        ; 6.395  ; 6.395  ; Rise       ; clk             ;
;  dout[15] ; clk        ; 6.395  ; 6.395  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COUT      ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
; FF        ; clk        ; 6.038 ; 6.038 ; Rise       ; clk             ;
; dout[*]   ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  dout[0]  ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  dout[1]  ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  dout[2]  ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  dout[3]  ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  dout[4]  ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  dout[5]  ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
;  dout[6]  ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  dout[7]  ; clk        ; 3.438 ; 3.438 ; Rise       ; clk             ;
;  dout[8]  ; clk        ; 3.450 ; 3.450 ; Rise       ; clk             ;
;  dout[9]  ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
;  dout[10] ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  dout[11] ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  dout[12] ; clk        ; 3.491 ; 3.491 ; Rise       ; clk             ;
;  dout[13] ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  dout[14] ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  dout[15] ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5395     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5395     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 26 19:27:54 2022
Info: Command: quartus_sta Question1 -c Question1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Question1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.375      -113.917 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -103.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.799
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.799       -39.917 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -103.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Thu May 26 19:27:55 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


