Fitter report for riscv
Tue Jul 19 13:34:47 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. I/O Assignment Warnings
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Fitter Messages
 29. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Failed - Tue Jul 19 13:34:47 2022               ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Standard Edition ;
; Revision Name                   ; riscv                                           ;
; Top-level Entity Name           ; riscv                                           ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CGXFC5C6F27C7                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 29,753 / 29,080 ( 102 % )                       ;
; Total registers                 ; 1546                                            ;
; Total pins                      ; 55 / 364 ( 15 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 114,688 / 4,567,040 ( 3 % )                     ;
; Total RAM Blocks                ; 0 / 446 ( 0 % )                                 ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                                   ;
; Total PLLs                      ; 0 / 12 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5cgxfc5c6f27c7                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                     ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node               ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk~inputCLKENA0   ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
; res_n~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+--------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 48990 ) ; 0.00 % ( 0 / 48990 )       ; 0.00 % ( 0 / 48990 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 48990 ) ; 0.00 % ( 0 / 48990 )       ; 0.00 % ( 0 / 48990 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 48990 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 29,753 / 29,080     ; 102 % ;
; ALMs needed [=A-B+C]                                        ; 29,753              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 29,726 / 29,080     ; 102 % ;
;         [a] ALMs used for LUT logic and registers           ; 636                 ;       ;
;         [b] ALMs used for LUT logic                         ; 28,962              ;       ;
;         [c] ALMs used for registers                         ; 128                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1 / 29,080          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 28 / 29,080         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                   ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                   ;       ;
;         [c] Due to LAB input limits                         ; 28                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; No fit              ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 2,978 / 2,908       ; 102 % ;
;     -- Logic LABs                                           ; 2,978               ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 47,300              ;       ;
;     -- 7 input functions                                    ; 17                  ;       ;
;     -- 6 input functions                                    ; 12,980              ;       ;
;     -- 5 input functions                                    ; 475                 ;       ;
;     -- 4 input functions                                    ; 33,092              ;       ;
;     -- <=3 input functions                                  ; 736                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                   ;       ;
;                                                             ;                     ;       ;
; Dedicated logic registers                                   ; 1,546               ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 1,526 / 58,160      ; 3 %   ;
;         -- Secondary logic registers                        ; 20 / 58,160         ; < 1 % ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 1,546               ;       ;
;         -- Routing optimization registers                   ; 0                   ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 55 / 364            ; 15 %  ;
;     -- Clock pins                                           ; 3 / 14              ; 21 %  ;
;     -- Dedicated input pins                                 ; 0 / 23              ; 0 %   ;
;                                                             ;                     ;       ;
; M10K blocks                                                 ; 14 / 446            ; 3 %   ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 114,688 / 4,567,040 ; 3 %   ;
; Total block memory implementation bits                      ; 143,360 / 4,567,040 ; 3 %   ;
;                                                             ;                     ;       ;
; Total DSP Blocks                                            ; 0 / 150             ; 0 %   ;
;                                                             ;                     ;       ;
; Fractional PLLs                                             ; 0 / 6               ; 0 %   ;
; Global signals                                              ; 2                   ;       ;
;     -- Global clocks                                        ; 2 / 16              ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88              ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88              ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88              ; 0 %   ;
; JTAGs                                                       ; 0 / 1               ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1               ; 0 %   ;
; Hard IPs                                                    ; 0 / 2               ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6               ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6               ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6               ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6               ; 0 %   ;
; Channel PLLs                                                ; 0 / 6               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3               ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2               ; 0 %   ;
; Maximum fan-out                                             ; 32922               ;       ;
; Highest non-global fan-out                                  ; 32921               ;       ;
; Total fan-out                                               ; 221271              ;       ;
; Average fan-out                                             ; 4.52                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                            ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Statistic                                                   ; Top                     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 29753 / 29080 ( 102 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 29753                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 29726 / 29080 ( 102 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 636                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 28962                   ; 0                              ;
;         [c] ALMs used for registers                         ; 128                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                       ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1 / 29080 ( < 1 % )     ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 28 / 29080 ( < 1 % )    ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                       ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                       ; 0                              ;
;         [c] Due to LAB input limits                         ; 28                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Difficulty packing design                                   ; No fit                  ; Low                            ;
;                                                             ;                         ;                                ;
; Total LABs:  partially or completely used                   ; 2908 / 2908 ( 100 % )   ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 2908                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Combinational ALUT usage for logic                          ; 47300                   ; 0                              ;
;     -- 7 input functions                                    ; 17                      ; 0                              ;
;     -- 6 input functions                                    ; 12980                   ; 0                              ;
;     -- 5 input functions                                    ; 475                     ; 0                              ;
;     -- 4 input functions                                    ; 33092                   ; 0                              ;
;     -- <=3 input functions                                  ; 736                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                       ; 0                              ;
; Memory ALUT usage                                           ; 0                       ; 0                              ;
;     -- 64-address deep                                      ; 0                       ; 0                              ;
;     -- 32-address deep                                      ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Dedicated logic registers                                   ; 0                       ; 0                              ;
;     -- By type:                                             ;                         ;                                ;
;         -- Primary logic registers                          ; 1526 / 58160 ( 3 % )    ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 20 / 58160 ( < 1 % )    ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                         ;                                ;
;         -- Design implementation registers                  ; 1546                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
;                                                             ;                         ;                                ;
; Virtual pins                                                ; 0                       ; 0                              ;
; I/O pins                                                    ; 55                      ; 0                              ;
; I/O registers                                               ; 0                       ; 0                              ;
; Total block memory bits                                     ; 114688                  ; 0                              ;
; Total block memory implementation bits                      ; 143360                  ; 0                              ;
; M10K block                                                  ; 14 / 446 ( 3 % )        ; 0 / 446 ( 0 % )                ;
;                                                             ;                         ;                                ;
; Connections                                                 ;                         ;                                ;
;     -- Input Connections                                    ; 0                       ; 0                              ;
;     -- Registered Input Connections                         ; 0                       ; 0                              ;
;     -- Output Connections                                   ; 0                       ; 0                              ;
;     -- Registered Output Connections                        ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Internal Connections                                        ;                         ;                                ;
;     -- Total Connections                                    ; 221812                  ; 0                              ;
;     -- Registered Connections                               ; 27475                   ; 0                              ;
;                                                             ;                         ;                                ;
; External Connections                                        ;                         ;                                ;
;     -- Top                                                  ; 0                       ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Partition Interface                                         ;                         ;                                ;
;     -- Input Ports                                          ; 7                       ; 0                              ;
;     -- Output Ports                                         ; 48                      ; 0                              ;
;     -- Bidir Ports                                          ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Registered Ports                                            ;                         ;                                ;
;     -- Registered Input Ports                               ; 0                       ; 0                              ;
;     -- Registered Output Ports                              ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Port Connectivity                                           ;                         ;                                ;
;     -- Input Ports driven by GND                            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                       ; 0                              ;
;     -- Input Ports with no Source                           ; 0                       ; 0                              ;
;     -- Output Ports with no Source                          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                       ; 0                              ;
+-------------------------------------------------------------+-------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk     ; R20   ; 5B       ; 68           ; 22           ; 43           ; 1578                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; keys[0] ; P11   ; 3B       ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; keys[1] ; P12   ; 3B       ; 21           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; keys[2] ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; keys[3] ; Y16   ; 4A       ; 46           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; miso_i  ; U7    ; 3A       ; 2            ; 0            ; 91           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; res_n   ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 34288                 ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; cs_bo         ; W8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[0]  ; V19   ; 4A       ; 66           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[1]  ; V18   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[2]  ; V17   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[3]  ; W18   ; 4A       ; 66           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[4]  ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[5]  ; Y19   ; 4A       ; 65           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp0[6]  ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[0]  ; AA18  ; 4A       ; 62           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[1]  ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[2]  ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[3]  ; AE26  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[4]  ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[5]  ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp1[6]  ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[0]  ; AD7   ; 3A       ; 7            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[1]  ; AD6   ; 3A       ; 7            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[2]  ; U20   ; 5A       ; 68           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[3]  ; V22   ; 5A       ; 68           ; 12           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[4]  ; V20   ; 5A       ; 68           ; 10           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[5]  ; W21   ; 5A       ; 68           ; 11           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp2[6]  ; W20   ; 5A       ; 68           ; 11           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[0]  ; Y24   ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[1]  ; Y23   ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[2]  ; AA23  ; 5A       ; 68           ; 11           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[3]  ; AA22  ; 5A       ; 68           ; 11           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[4]  ; AC24  ; 5A       ; 68           ; 12           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[5]  ; AC23  ; 5A       ; 68           ; 10           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex_disp3[6]  ; AC22  ; 5A       ; 68           ; 10           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_green[0] ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_green[1] ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_green[2] ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_green[3] ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_green[4] ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_green[5] ; B6    ; 8A       ; 21           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_green[6] ; H8    ; 8A       ; 19           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_green[7] ; H9    ; 8A       ; 19           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_red[0]   ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_red[1]   ; F6    ; 8A       ; 15           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_red[2]   ; G6    ; 8A       ; 15           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_red[3]   ; G7    ; 8A       ; 14           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_red[4]   ; J8    ; 8A       ; 14           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_red[5]   ; J7    ; 8A       ; 12           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_red[6]   ; K10   ; 8A       ; 12           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_red[7]   ; K8    ; 8A       ; 14           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_red[8]   ; H7    ; 8A       ; 12           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_red[9]   ; J10   ; 8A       ; 12           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sclk          ; AB6   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 16 / 80 ( 20 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 18 / 32 ( 56 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; leds_green[4]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; hex_disp1[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; hex_disp3[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; hex_disp3[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; sclk                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; hex_disp1[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; res_n                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; hex_disp1[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; hex_disp3[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; hex_disp3[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; hex_disp3[4]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; hex_disp2[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; hex_disp2[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 157        ; 4A       ; hex_disp1[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; hex_disp1[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; hex_disp1[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; hex_disp1[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; leds_green[5]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; leds_green[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; leds_green[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; leds_red[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ; 366        ; 8A       ; leds_red[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; leds_red[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ; 364        ; 8A       ; leds_red[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; leds_red[8]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 347        ; 8A       ; leds_green[6]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 349        ; 8A       ; leds_green[7]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; leds_red[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 365        ; 8A       ; leds_red[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; leds_red[9]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; leds_green[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; leds_red[7]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; leds_red[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; leds_green[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 218        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 210        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; keys[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; keys[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P21      ; 206        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 196        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 204        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; miso_i                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; hex_disp2[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 213        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; hex_disp0[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; hex_disp0[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; hex_disp0[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; hex_disp2[4]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; hex_disp2[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; cs_bo                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; hex_disp0[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; hex_disp2[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; hex_disp2[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 209        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; keys[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 114        ; 4A       ; keys[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; hex_disp0[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; hex_disp0[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; hex_disp0[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; hex_disp3[1]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; hex_disp3[0]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; hex_disp0[0]  ; Missing drive strength and slew rate ;
; hex_disp0[1]  ; Missing drive strength and slew rate ;
; hex_disp0[2]  ; Missing drive strength and slew rate ;
; hex_disp0[3]  ; Missing drive strength and slew rate ;
; hex_disp0[4]  ; Missing drive strength and slew rate ;
; hex_disp0[5]  ; Missing drive strength and slew rate ;
; hex_disp0[6]  ; Missing drive strength and slew rate ;
; hex_disp1[0]  ; Missing drive strength and slew rate ;
; hex_disp1[1]  ; Missing drive strength and slew rate ;
; hex_disp1[2]  ; Missing drive strength and slew rate ;
; hex_disp1[3]  ; Missing drive strength and slew rate ;
; hex_disp1[4]  ; Missing drive strength and slew rate ;
; hex_disp1[5]  ; Missing drive strength and slew rate ;
; hex_disp1[6]  ; Missing drive strength and slew rate ;
; hex_disp2[0]  ; Missing drive strength and slew rate ;
; hex_disp2[1]  ; Missing drive strength and slew rate ;
; hex_disp2[2]  ; Missing drive strength and slew rate ;
; hex_disp2[3]  ; Missing drive strength and slew rate ;
; hex_disp2[4]  ; Missing drive strength and slew rate ;
; hex_disp2[5]  ; Missing drive strength and slew rate ;
; hex_disp2[6]  ; Missing drive strength and slew rate ;
; hex_disp3[0]  ; Missing drive strength and slew rate ;
; hex_disp3[1]  ; Missing drive strength and slew rate ;
; hex_disp3[2]  ; Missing drive strength and slew rate ;
; hex_disp3[3]  ; Missing drive strength and slew rate ;
; hex_disp3[4]  ; Missing drive strength and slew rate ;
; hex_disp3[5]  ; Missing drive strength and slew rate ;
; hex_disp3[6]  ; Missing drive strength and slew rate ;
; leds_green[0] ; Missing drive strength and slew rate ;
; leds_green[1] ; Missing drive strength and slew rate ;
; leds_green[2] ; Missing drive strength and slew rate ;
; leds_green[3] ; Missing drive strength and slew rate ;
; leds_green[4] ; Missing drive strength and slew rate ;
; leds_green[5] ; Missing drive strength and slew rate ;
; leds_green[6] ; Missing drive strength and slew rate ;
; leds_green[7] ; Missing drive strength and slew rate ;
; leds_red[0]   ; Missing drive strength and slew rate ;
; leds_red[1]   ; Missing drive strength and slew rate ;
; leds_red[2]   ; Missing drive strength and slew rate ;
; leds_red[3]   ; Missing drive strength and slew rate ;
; leds_red[4]   ; Missing drive strength and slew rate ;
; leds_red[5]   ; Missing drive strength and slew rate ;
; leds_red[6]   ; Missing drive strength and slew rate ;
; leds_red[7]   ; Missing drive strength and slew rate ;
; leds_red[8]   ; Missing drive strength and slew rate ;
; leds_red[9]   ; Missing drive strength and slew rate ;
; cs_bo         ; Incomplete set of assignments        ;
; sclk          ; Incomplete set of assignments        ;
; miso_i        ; Incomplete set of assignments        ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                             ; Entity Name     ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |riscv                                       ; 29752.5 (0.5)        ; 29725.0 (0.5)                    ; 0.0 (0.0)                                         ; 27.5 (0.0)                       ; 0.0 (0.0)            ; 47300 (1)           ; 1546 (0)                  ; 0 (0)         ; 114688            ; 0          ; 55   ; 0            ; |riscv                                                                                                          ; riscv           ; work         ;
;    |ALU:U_7|                                 ; 337.7 (337.7)        ; 334.2 (334.2)                    ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 518 (518)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|ALU:U_7                                                                                                  ; ALU             ; work         ;
;    |Imm_Gen:U_9|                             ; 19.0 (19.0)          ; 18.9 (18.9)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|Imm_Gen:U_9                                                                                              ; Imm_Gen         ; work         ;
;    |Memory:U_12|                             ; 78.3 (78.3)          ; 78.0 (78.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 161 (161)           ; 0 (0)                     ; 0 (0)         ; 114688            ; 0          ; 0    ; 0            ; |riscv|Memory:U_12                                                                                              ; Memory          ; work         ;
;       |ram:\ram_cellarray:0:ram_cell|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:0:ram_cell                                                                ; ram             ; work         ;
;          |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:0:ram_cell|altsyncram:altsyncram_component                                ; altsyncram      ; work         ;
;             |altsyncram_k5v3:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:0:ram_cell|altsyncram:altsyncram_component|altsyncram_k5v3:auto_generated ; altsyncram_k5v3 ; work         ;
;       |ram:\ram_cellarray:1:ram_cell|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:1:ram_cell                                                                ; ram             ; work         ;
;          |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:1:ram_cell|altsyncram:altsyncram_component                                ; altsyncram      ; work         ;
;             |altsyncram_k5v3:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:1:ram_cell|altsyncram:altsyncram_component|altsyncram_k5v3:auto_generated ; altsyncram_k5v3 ; work         ;
;       |ram:\ram_cellarray:2:ram_cell|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:2:ram_cell                                                                ; ram             ; work         ;
;          |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:2:ram_cell|altsyncram:altsyncram_component                                ; altsyncram      ; work         ;
;             |altsyncram_k5v3:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:2:ram_cell|altsyncram:altsyncram_component|altsyncram_k5v3:auto_generated ; altsyncram_k5v3 ; work         ;
;       |ram:\ram_cellarray:3:ram_cell|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:3:ram_cell                                                                ; ram             ; work         ;
;          |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:3:ram_cell|altsyncram:altsyncram_component                                ; altsyncram      ; work         ;
;             |altsyncram_k5v3:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 0          ; 0    ; 0            ; |riscv|Memory:U_12|ram:\ram_cellarray:3:ram_cell|altsyncram:altsyncram_component|altsyncram_k5v3:auto_generated ; altsyncram_k5v3 ; work         ;
;    |RF:U_5|                                  ; 749.2 (749.2)        ; 743.9 (743.9)                    ; 0.0 (0.0)                                         ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 678 (678)           ; 992 (992)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|RF:U_5                                                                                                   ; RF              ; work         ;
;    |SBPU:U_19|                               ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|SBPU:U_19                                                                                                ; SBPU            ; work         ;
;    |SD_Controller:U_22|                      ; 125.2 (0.0)          ; 125.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 78 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|SD_Controller:U_22                                                                                       ; SD_Controller   ; work         ;
;       |SD_Fetch:U_1|                         ; 22.5 (22.5)          ; 22.5 (22.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|SD_Controller:U_22|SD_Fetch:U_1                                                                          ; SD_Fetch        ; work         ;
;       |SdCardCtrl:U_0|                       ; 102.7 (102.7)        ; 102.7 (102.7)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 194 (194)           ; 78 (78)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|SD_Controller:U_22|SdCardCtrl:U_0                                                                        ; SdCardCtrl      ; work         ;
;    |dec_reg:U_6|                             ; 56.7 (56.7)          ; 54.5 (54.5)                      ; 0.0 (0.0)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 166 (166)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|dec_reg:U_6                                                                                              ; dec_reg         ; work         ;
;    |decoder:U_4|                             ; 43.2 (43.2)          ; 43.1 (43.1)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 103 (103)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|decoder:U_4                                                                                              ; decoder         ; work         ;
;    |ex_reg:U_8|                              ; 11.7 (11.7)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|ex_reg:U_8                                                                                               ; ex_reg          ; work         ;
;    |if_reg:U_2|                              ; 26.6 (26.6)          ; 25.4 (25.4)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 63 (63)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|if_reg:U_2                                                                                               ; if_reg          ; work         ;
;    |im:U_1|                                  ; 17064.9 (17064.9)    ; 17064.8 (17064.8)                ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34031 (34031)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|im:U_1                                                                                                   ; im              ; work         ;
;    |io_controller:U_21|                      ; 153.5 (149.9)        ; 153.2 (149.8)                    ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 225 (221)           ; 141 (133)                 ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|io_controller:U_21                                                                                       ; io_controller   ; work         ;
;       |button_input:\keys_sync:0:cell_key|   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|io_controller:U_21|button_input:\keys_sync:0:cell_key                                                    ; button_input    ; work         ;
;       |button_input:\keys_sync:1:cell_key|   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|io_controller:U_21|button_input:\keys_sync:1:cell_key                                                    ; button_input    ; work         ;
;       |button_input:\keys_sync:2:cell_key|   ; 1.0 (1.0)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|io_controller:U_21|button_input:\keys_sync:2:cell_key                                                    ; button_input    ; work         ;
;       |button_input:\keys_sync:3:cell_key|   ; 1.0 (1.0)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|io_controller:U_21|button_input:\keys_sync:3:cell_key                                                    ; button_input    ; work         ;
;    |me_reg:U_10|                             ; 10.6 (10.6)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|me_reg:U_10                                                                                              ; me_reg          ; work         ;
;    |mux_alu:U_11|                            ; 24.6 (24.6)          ; 24.2 (24.2)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|mux_alu:U_11                                                                                             ; mux_alu         ; work         ;
;    |mux_bpu:U_20|                            ; 20.3 (20.3)          ; 19.2 (19.2)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|mux_bpu:U_20                                                                                             ; mux_bpu         ; work         ;
;    |mux_fw_memory:U_16|                      ; 37.7 (37.7)          ; 36.7 (36.7)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|mux_fw_memory:U_16                                                                                       ; mux_fw_memory   ; work         ;
;    |mux_fw_rs1:U_14|                         ; 22.0 (22.0)          ; 20.5 (20.5)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|mux_fw_rs1:U_14                                                                                          ; mux_fw_rs1      ; work         ;
;    |mux_fw_rs2:U_15|                         ; 11.0 (11.0)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|mux_fw_rs2:U_15                                                                                          ; mux_fw_rs2      ; work         ;
;    |mux_memory:U_13|                         ; 49.7 (49.7)          ; 49.3 (49.3)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 85 (85)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|mux_memory:U_13                                                                                          ; mux_memory      ; work         ;
;    |mux_nop:U_17|                            ; 10877.8 (10877.8)    ; 10869.9 (10869.9)                ; 0.0 (0.0)                                         ; 7.9 (7.9)                        ; 0.0 (0.0)            ; 10915 (10915)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|mux_nop:U_17                                                                                             ; mux_nop         ; work         ;
;    |pc_inc:U_3|                              ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|pc_inc:U_3                                                                                               ; pc_inc          ; work         ;
;    |pc_reg:U_0|                              ; 17.1 (17.1)          ; 15.8 (15.8)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 7 (7)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |riscv|pc_reg:U_0                                                                                               ; pc_reg          ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; hex_disp0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hex_disp3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_green[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_green[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_green[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_green[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_green[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_green[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_green[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_green[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_red[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_red[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_red[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_red[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_red[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_red[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_red[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_red[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_red[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; leds_red[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; cs_bo         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sclk          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; clk           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; res_n         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; miso_i        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[1]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[2]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[3]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; res_n               ;                   ;         ;
; miso_i              ;                   ;         ;
; keys[0]             ;                   ;         ;
; keys[1]             ;                   ;         ;
; keys[2]             ;                   ;         ;
; keys[3]             ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                          ;
+------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                       ; Location   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Memory:U_12|LessThan0~15                                   ; Unassigned ; 84      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|ram_w_en[0]                                    ; Unassigned ; 9       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|ram_w_en[1]                                    ; Unassigned ; 9       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; Memory:U_12|ram_w_en[3]                                    ; Unassigned ; 17      ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~0                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~1                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~10                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~11                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~12                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~13                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~14                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~15                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~16                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~17                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~18                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~19                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~2                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~20                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~21                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~22                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~23                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~24                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~25                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~26                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~27                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~28                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~29                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~3                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~30                                         ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~4                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~5                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~6                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~7                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~8                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|Decoder0~9                                          ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RF:U_5|dec_rs1[31]~12                                      ; Unassigned ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RF:U_5|dec_rs2[31]~12                                      ; Unassigned ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SD_Controller:U_22|SD_Fetch:U_1|\read_word:read_word[15]~0 ; Unassigned ; 9       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; SD_Controller:U_22|SD_Fetch:U_1|\read_word:read_word[23]~0 ; Unassigned ; 8       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; SD_Controller:U_22|SD_Fetch:U_1|\read_word:read_word[30]~0 ; Unassigned ; 8       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; SD_Controller:U_22|SD_Fetch:U_1|hndShk_i~0                 ; Unassigned ; 2       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; SD_Controller:U_22|SdCardCtrl:U_0|bitCnt_v[0]~6            ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD_Controller:U_22|SdCardCtrl:U_0|byteCnt_v[0]~2           ; Unassigned ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD_Controller:U_22|SdCardCtrl:U_0|data_o[3]~1              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD_Controller:U_22|SdCardCtrl:U_0|rx_v[0]~0                ; Unassigned ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD_Controller:U_22|SdCardCtrl:U_0|state_v.WAIT_FOR_HOST_RW ; Unassigned ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; clk                                                        ; PIN_R20    ; 1578    ; Clock                                 ; yes    ; Global Clock         ; Not Available    ; --                        ;
; dec_reg:U_6|ex_rs1[8]~5                                    ; Unassigned ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; dec_reg:U_6|ex_rs2[10]~5                                   ; Unassigned ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; if_reg:U_2|dec_next_PC[31]~0                               ; Unassigned ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; if_reg:U_2|op_code[11]~5                                   ; Unassigned ; 29      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~100                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1000                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1001                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1002                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1003                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1004                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1005                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1006                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1007                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1008                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1009                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~101                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1010                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1011                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1012                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1013                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1014                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1015                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1016                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1017                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1018                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1019                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~102                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1020                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1021                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1022                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1023                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1024                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1025                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1026                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1027                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1028                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1029                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~103                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1030                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1031                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1032                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1033                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1034                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1036                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1037                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1039                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1040                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1041                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1042                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1043                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1044                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1045                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1046                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1047                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1048                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1049                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~105                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1050                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1051                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1052                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1053                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1055                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1056                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1057                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1058                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1059                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1060                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1061                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1062                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1063                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1064                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1065                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1066                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1067                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1068                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1069                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~107                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1070                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1071                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1072                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1073                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1074                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1075                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1076                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1077                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1078                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1079                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1080                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1081                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1082                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1083                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1084                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1085                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1087                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1088                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1089                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~109                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1090                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1091                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1092                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1093                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1094                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1095                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1097                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1098                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1099                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~11                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~110                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1100                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1101                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1102                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1103                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1104                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1105                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1106                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1107                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1108                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1109                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~111                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1110                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1111                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1112                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1113                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1114                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1115                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1116                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1117                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1118                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1119                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1120                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1121                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1122                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1123                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1124                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1125                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1126                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1127                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1128                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1129                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~113                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1130                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1131                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1132                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1134                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1135                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1136                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1137                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1138                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1139                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1140                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1141                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1142                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1143                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1144                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1145                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1146                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1147                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1148                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~115                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1150                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1151                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1153                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1154                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1156                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1157                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1158                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1159                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1160                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1161                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1162                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1163                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1164                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1165                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1166                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1167                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1168                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1169                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~117                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1170                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1171                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1172                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1173                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1174                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1175                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1176                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1177                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1178                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1179                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~118                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1180                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1181                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1182                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1183                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1184                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1185                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1186                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1187                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1188                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1189                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1190                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1191                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1192                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1193                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1194                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1195                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1196                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1197                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1198                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~1199                                       ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~120                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~122                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~123                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~124                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~125                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~126                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~127                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~128                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~129                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~130                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~132                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~134                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~135                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~136                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~137                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~139                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~140                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~142                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~143                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~144                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~145                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~146                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~147                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~148                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~149                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~15                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~150                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~152                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~153                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~154                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~155                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~156                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~157                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~158                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~159                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~160                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~161                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~162                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~163                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~164                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~165                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~166                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~167                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~168                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~170                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~171                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~172                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~173                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~174                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~175                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~176                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~177                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~178                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~179                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~18                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~180                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~181                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~182                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~183                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~184                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~186                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~188                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~189                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~191                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~193                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~194                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~195                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~196                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~197                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~198                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~199                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~20                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~201                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~202                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~203                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~204                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~205                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~206                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~207                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~208                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~21                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~210                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~212                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~213                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~214                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~215                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~216                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~217                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~218                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~219                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~220                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~221                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~222                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~226                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~227                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~228                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~229                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~231                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~233                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~234                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~235                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~237                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~238                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~239                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~240                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~241                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~242                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~243                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~244                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~245                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~246                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~247                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~248                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~249                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~25                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~251                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~252                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~253                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~254                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~255                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~256                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~257                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~258                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~259                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~260                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~261                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~262                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~263                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~264                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~265                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~266                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~268                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~270                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~272                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~273                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~274                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~275                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~276                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~277                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~278                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~279                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~28                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~280                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~281                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~282                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~283                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~284                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~286                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~288                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~290                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~291                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~292                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~293                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~294                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~295                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~296                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~297                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~298                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~299                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~3                                          ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~300                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~301                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~302                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~304                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~305                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~306                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~307                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~308                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~309                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~310                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~311                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~312                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~313                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~314                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~316                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~317                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~318                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~319                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~32                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~320                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~321                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~322                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~323                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~324                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~325                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~326                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~327                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~328                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~329                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~330                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~331                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~332                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~333                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~334                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~335                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~336                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~337                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~338                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~341                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~342                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~344                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~345                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~348                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~35                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~350                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~351                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~352                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~354                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~356                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~359                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~36                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~361                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~362                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~363                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~364                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~365                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~366                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~367                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~368                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~369                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~37                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~370                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~372                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~373                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~374                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~375                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~376                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~377                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~378                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~379                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~380                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~381                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~382                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~383                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~384                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~385                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~386                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~387                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~388                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~389                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~39                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~390                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~391                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~392                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~393                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~394                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~396                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~397                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~398                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~399                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~400                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~401                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~402                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~403                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~406                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~407                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~408                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~41                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~410                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~411                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~412                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~413                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~414                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~415                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~416                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~417                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~418                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~419                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~42                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~422                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~424                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~426                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~427                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~429                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~430                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~431                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~432                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~435                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~436                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~437                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~438                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~439                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~44                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~440                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~441                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~444                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~446                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~447                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~448                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~449                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~45                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~451                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~452                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~453                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~455                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~456                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~458                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~459                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~46                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~460                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~462                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~463                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~464                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~465                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~466                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~467                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~468                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~469                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~472                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~473                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~474                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~475                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~476                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~478                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~479                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~480                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~481                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~482                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~483                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~484                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~485                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~486                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~487                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~488                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~49                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~490                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~491                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~492                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~493                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~494                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~495                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~497                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~498                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~499                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~500                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~501                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~503                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~504                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~505                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~506                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~507                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~508                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~509                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~51                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~510                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~511                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~512                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~513                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~514                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~516                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~517                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~518                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~519                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~52                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~521                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~522                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~523                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~524                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~526                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~527                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~528                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~529                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~53                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~530                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~531                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~532                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~533                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~534                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~536                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~537                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~538                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~539                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~540                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~541                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~542                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~543                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~544                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~545                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~546                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~547                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~548                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~549                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~55                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~550                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~551                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~552                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~553                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~554                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~555                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~556                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~557                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~558                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~559                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~56                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~560                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~561                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~562                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~563                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~564                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~566                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~567                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~568                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~569                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~571                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~572                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~574                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~575                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~577                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~578                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~579                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~58                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~580                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~581                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~582                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~583                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~584                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~585                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~586                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~587                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~588                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~589                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~590                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~591                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~592                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~593                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~594                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~595                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~597                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~598                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~599                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~60                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~600                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~601                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~602                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~603                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~604                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~605                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~606                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~607                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~608                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~609                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~610                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~611                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~613                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~615                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~616                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~618                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~619                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~62                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~621                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~622                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~623                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~624                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~625                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~626                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~627                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~628                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~629                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~63                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~630                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~631                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~633                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~634                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~635                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~636                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~637                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~638                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~639                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~640                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~641                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~642                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~643                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~644                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~647                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~648                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~649                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~650                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~651                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~652                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~653                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~654                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~656                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~658                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~66                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~660                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~661                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~662                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~664                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~665                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~666                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~668                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~669                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~670                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~671                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~672                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~673                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~674                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~675                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~676                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~677                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~679                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~68                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~680                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~681                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~682                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~683                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~684                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~685                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~686                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~687                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~688                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~689                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~69                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~691                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~692                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~693                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~694                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~696                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~697                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~698                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~699                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~700                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~701                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~702                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~703                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~704                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~705                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~706                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~708                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~709                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~71                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~710                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~712                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~713                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~714                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~715                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~716                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~718                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~719                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~721                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~722                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~723                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~724                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~725                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~726                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~728                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~73                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~730                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~731                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~733                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~734                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~735                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~736                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~737                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~739                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~74                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~740                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~741                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~742                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~743                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~744                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~745                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~746                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~747                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~748                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~749                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~75                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~750                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~751                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~753                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~754                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~755                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~756                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~757                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~758                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~759                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~760                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~761                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~762                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~763                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~765                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~766                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~767                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~768                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~769                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~77                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~770                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~771                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~772                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~774                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~775                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~776                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~777                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~778                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~780                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~781                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~782                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~783                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~784                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~785                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~786                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~787                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~788                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~79                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~790                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~791                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~792                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~793                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~794                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~795                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~797                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~798                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~799                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~8                                          ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~80                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~800                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~801                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~802                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~803                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~804                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~805                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~807                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~809                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~810                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~811                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~812                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~814                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~815                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~816                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~817                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~818                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~819                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~82                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~820                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~821                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~822                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~823                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~824                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~825                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~826                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~828                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~829                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~83                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~830                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~831                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~832                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~833                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~834                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~835                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~836                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~837                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~838                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~839                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~840                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~841                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~842                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~843                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~844                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~845                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~846                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~847                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~848                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~849                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~85                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~850                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~851                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~852                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~853                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~854                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~855                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~856                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~857                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~858                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~859                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~86                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~860                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~861                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~862                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~863                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~864                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~865                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~866                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~867                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~868                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~869                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~87                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~870                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~871                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~872                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~873                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~874                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~875                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~876                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~877                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~878                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~879                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~88                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~880                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~881                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~882                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~883                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~884                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~885                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~886                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~887                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~888                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~889                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~89                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~890                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~891                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~892                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~893                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~894                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~895                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~896                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~897                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~898                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~899                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~900                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~901                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~902                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~903                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~904                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~905                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~906                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~907                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~908                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~909                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~91                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~911                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~912                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~913                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~914                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~915                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~916                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~917                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~918                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~919                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~92                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~920                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~921                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~922                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~924                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~925                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~926                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~927                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~928                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~929                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~930                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~931                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~933                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~934                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~935                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~936                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~937                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~938                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~939                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~94                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~941                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~942                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~943                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~944                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~945                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~946                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~947                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~948                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~949                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~95                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~951                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~952                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~953                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~954                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~955                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~956                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~957                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~958                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~959                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~96                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~960                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~961                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~962                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~963                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~964                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~965                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~966                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~967                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~968                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~969                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~97                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~970                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~971                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~972                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~973                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~974                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~975                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~976                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~977                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~978                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~979                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~980                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~981                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~982                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~983                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~984                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~986                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~987                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~988                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~989                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~99                                         ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~990                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~991                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~992                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~993                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~994                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~995                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~996                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~997                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~998                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Decoder0~999                                        ; Unassigned ; 32      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; im:U_1|Equal0~0                                            ; Unassigned ; 10      ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_data_out[12]~12                      ; Unassigned ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_data_out[19]~5                       ; Unassigned ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_data_out[31]~6                       ; Unassigned ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_data_out[3]~9                        ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_hex_buffer[11]~3                     ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_hex_buffer[31]~1                     ; Unassigned ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_hex_buffer[3]~2                      ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_leds_green_buffer[0]~0               ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_leds_green_buffer[15]~1              ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_leds_green_buffer[31]~2              ; Unassigned ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_leds_red_buffer[0]~0                 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_leds_red_buffer[31]~2                ; Unassigned ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; io_controller:U_21|io_leds_red_buffer[8]~1                 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc_reg:U_0|if_pc[1]~2                                      ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pc_reg:U_0|pc_reg~0                                        ; Unassigned ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; res_n                                                      ; PIN_AB24   ; 32922   ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; res_n                                                      ; PIN_AB24   ; 1367    ; Async. clear                          ; yes    ; Global Clock         ; Not Available    ; --                        ;
+------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_R20  ; 1578    ; Global Clock         ; Not Available    ; --                        ;
; res_n ; PIN_AB24 ; 1367    ; Global Clock         ; Not Available    ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------+
; Non-Global High Fan-Out Signals     ;
+---------------------------+---------+
; Name                      ; Fan-Out ;
+---------------------------+---------+
; res_n~input               ; 32921   ;
; pc_reg:U_0|if_pc[4]       ; 2236    ;
; pc_reg:U_0|if_pc[5]       ; 2236    ;
; pc_reg:U_0|if_pc[8]       ; 2218    ;
; pc_reg:U_0|if_pc[9]       ; 2218    ;
; pc_reg:U_0|if_pc[2]       ; 2206    ;
; pc_reg:U_0|if_pc[3]       ; 2206    ;
; pc_reg:U_0|if_pc[6]       ; 2194    ;
; pc_reg:U_0|if_pc[7]       ; 2194    ;
; pc_reg:U_0|if_pc[10]      ; 2068    ;
; pc_reg:U_0|if_pc[11]      ; 2068    ;
; im:U_1|loaded_word[2]~1   ; 1024    ;
; im:U_1|loaded_word[5]~2   ; 1024    ;
; im:U_1|loaded_word[6]~5   ; 1024    ;
; im:U_1|loaded_word[3]~6   ; 1024    ;
; im:U_1|loaded_word[23]~11 ; 1024    ;
; im:U_1|loaded_word[20]~12 ; 1024    ;
; im:U_1|loaded_word[24]~13 ; 1024    ;
; im:U_1|loaded_word[22]~14 ; 1024    ;
; im:U_1|loaded_word[19]~15 ; 1024    ;
; im:U_1|loaded_word[16]~16 ; 1024    ;
; im:U_1|loaded_word[15]~17 ; 1024    ;
; im:U_1|loaded_word[18]~18 ; 1024    ;
; im:U_1|loaded_word[17]~19 ; 1024    ;
; im:U_1|loaded_word[14]~20 ; 1024    ;
; im:U_1|loaded_word[13]~21 ; 1024    ;
; im:U_1|loaded_word[12]~22 ; 1024    ;
; im:U_1|loaded_word[7]~23  ; 1024    ;
; im:U_1|loaded_word[8]~24  ; 1024    ;
; im:U_1|loaded_word[10]~25 ; 1024    ;
; im:U_1|loaded_word[9]~26  ; 1024    ;
; im:U_1|loaded_word[11]~27 ; 1024    ;
; im:U_1|loaded_word[27]~28 ; 1024    ;
; im:U_1|loaded_word[26]~29 ; 1024    ;
; im:U_1|loaded_word[25]~30 ; 1024    ;
; im:U_1|loaded_word[31]~31 ; 1024    ;
; im:U_1|loaded_word[30]~32 ; 1024    ;
; im:U_1|loaded_word[29]~33 ; 1024    ;
; im:U_1|loaded_word[28]~34 ; 1024    ;
; im:U_1|loaded_word[21]~0  ; 1024    ;
; im:U_1|loaded_word[4]~3   ; 973     ;
; im:U_1|loaded_word[1]~7   ; 973     ;
; im:U_1|loaded_word[0]~9   ; 973     ;
+---------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+---------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Memory:U_12|ram:\ram_cellarray:0:ram_cell|altsyncram:altsyncram_component|altsyncram_k5v3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 4           ; 0     ; None ; Unassigned ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Memory:U_12|ram:\ram_cellarray:1:ram_cell|altsyncram:altsyncram_component|altsyncram_k5v3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 4           ; 0     ; None ; Unassigned ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Memory:U_12|ram:\ram_cellarray:2:ram_cell|altsyncram:altsyncram_component|altsyncram_k5v3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 4           ; 0     ; None ; Unassigned ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Memory:U_12|ram:\ram_cellarray:3:ram_cell|altsyncram:altsyncram_component|altsyncram_k5v3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2           ; 0     ; None ; Unassigned ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+---------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 55        ; 55        ; 0            ; 0            ; 55        ; 55        ; 0            ; 0            ; 0            ; 0            ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 48           ; 0            ; 55        ; 55        ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 55           ; 0         ; 0         ; 55           ; 55           ; 0         ; 0         ; 55           ; 55           ; 55           ; 55           ; 55           ; 7            ; 55           ; 55           ; 55           ; 55           ; 55           ; 7            ; 55           ; 55           ; 55           ; 55           ; 7            ; 55           ; 0         ; 0         ; 55           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; hex_disp0[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp0[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp1[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp2[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hex_disp3[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_green[0]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_green[1]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_green[2]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_green[3]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_green[4]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_green[5]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_green[6]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_green[7]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_red[0]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_red[1]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_red[2]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_red[3]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_red[4]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_red[5]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_red[6]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_red[7]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_red[8]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; leds_red[9]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; cs_bo              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; sclk               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; res_n              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; miso_i             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; keys[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; keys[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; keys[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; keys[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "riscv"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 1578 fanout uses global clock CLKCTRL_G10
    Info (11162): res_n~inputCLKENA0 with 1367 fanout uses global clock CLKCTRL_G11
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver res_n~inputCLKENA0, placed at CLKCTRL_G11
        Info (179012): Refclk input I/O pad res_n is placed onto PIN_AB24
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 32888 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'riscv.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (336004): The Timing Analyzer will use the Classic Timing Analyzer's FMAX_REQUIREMENT assignment (or --fmax command-line argument) as default timing requirement. Any other Classic Timing Analyzer assignment will be ignored.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U_7|Add0~101  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~101  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~105  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~105  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~109  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~109  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~113  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~113  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~117  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~117  from: dataa  to: sumout
    Info (332098): Cell: U_7|Add0~121  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~121  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~125  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~125  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~129  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~129  from: dataa  to: sumout
    Info (332098): Cell: U_7|Add0~133  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~133  from: datad  to: sumout
    Info (332098): Cell: U_7|Add0~13  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~13  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~17  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~17  from: dataa  to: sumout
    Info (332098): Cell: U_7|Add0~1  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~1  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~21  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~21  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~25  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~25  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~29  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~29  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~33  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~33  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~37  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~37  from: dataa  to: sumout
    Info (332098): Cell: U_7|Add0~41  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~41  from: dataa  to: sumout
    Info (332098): Cell: U_7|Add0~45  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~45  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~49  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~49  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~53  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~53  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~57  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~57  from: dataa  to: sumout
    Info (332098): Cell: U_7|Add0~5  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~5  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~61  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~61  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~65  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~65  from: dataa  to: sumout
    Info (332098): Cell: U_7|Add0~69  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~69  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~73  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~73  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~77  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~77  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~81  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~81  from: dataa  to: sumout
    Info (332098): Cell: U_7|Add0~85  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~85  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~89  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~89  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~93  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~93  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~97  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~97  from: dataa  to: cout
    Info (332098): Cell: U_7|Add0~9  from: cin  to: sumout
    Info (332098): Cell: U_7|Add0~9  from: dataa  to: cout
    Info (332098): Cell: U_7|Add7~101  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~101  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~105  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~105  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~109  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~109  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~113  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~113  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~13  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~13  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~17  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~17  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~1  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~1  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~21  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~21  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~25  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~25  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~29  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~29  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~33  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~33  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~37  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~37  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~41  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~41  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~45  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~45  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~49  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~49  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~53  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~53  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~57  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~57  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~5  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~5  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~61  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~61  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~65  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~65  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~69  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~69  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~73  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~73  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~77  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~77  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~81  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~81  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~85  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~85  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~89  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~89  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~93  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~93  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~97  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~97  from: datad  to: sumout
    Info (332098): Cell: U_7|Add7~9  from: cin  to: sumout
    Info (332098): Cell: U_7|Add7~9  from: datad  to: sumout
    Info (332098): Cell: U_7|Selector65~1  from: datae  to: combout
    Info (332098): Cell: U_7|Selector65~2  from: datac  to: combout
    Info (332098): Cell: U_7|Selector65~2  from: datad  to: combout
    Info (332098): Cell: U_7|Selector65~2  from: datae  to: combout
    Info (332098): Cell: U_7|Selector65~3  from: datac  to: combout
    Info (332098): Cell: U_7|Selector65~3  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
    Info (332111):    1.000 dec_reg:U_6|ex_alu_mode.alu_add~reg0
    Info (332111):    1.000        res_n
    Info (332111):    1.000 SD_Controller:U_22|SdCardCtrl:U_0|busy_o
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:22
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Error (170012): Fitter requires 2978 LABs to implement the design, but the device contains only 2908 LABs
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:04:01
Info (11888): Total time spent on timing analysis during the Fitter is 78.12 seconds.
Warning (169069): Following 1 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin sclk has GND driving its datain port File: /u/home/stud/flxbrggr/dev/HDS/RISCV/RISCV_lib/hdl/riscv_entity.vhd Line: 28
Error (11802): Can't fit design in device. Modify your design to reduce resources, or choose a larger device. The Intel FPGA Knowledge Database contains many articles with specific details on how to resolve this error. Visit the Knowledge Database at https://www.altera.com/support/support-resources/knowledge-base/search.html and search for this specific error message number.
Info (144001): Generated suppressed messages file /u/home/stud/flxbrggr/dev/HDS/RISCV/RISCV_lib/qis/riscv_struct/riscv.fit.smsg
Error: Quartus Prime Fitter was unsuccessful. 2 errors, 7 warnings
    Error: Peak virtual memory: 2668 megabytes
    Error: Processing ended: Tue Jul 19 13:34:48 2022
    Error: Elapsed time: 00:04:47
    Error: Total CPU time (on all processors): 00:10:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /u/home/stud/flxbrggr/dev/HDS/RISCV/RISCV_lib/qis/riscv_struct/riscv.fit.smsg.


