#循环语句
## while循环
格式如下:  
```verilog
while (condition) begin
    …
end
```

## for循环
格式如下:  
```verilog
for(initial_assignment; condition ; step_assignment)  begin
    …
end
```

## reapeat循环（执行固定次数的循环）
格式如下:  
```verilog
repeat (loop_times) begin
    …
end
```
loop_times必须是一个常量，变量或信号。  
如果循环次数是变量信号，则循环次数是开始执行repeat循环时的值  

## forever循环
<font color=red>必须包含在initial或always快中,</font>通常用于生成时钟脉冲   
格式如下:  
```verilog
forever begin
    …
end
```
forever语句代表用就循环，一旦执行便无限的执行下去。 系统函数\$finish可推出forever  
forever循环是和时序控制结构配合使用的。  
使用forever语句产生一个时钟:
```verilog
reg          clk ;
initial begin
    clk       = 0 ;
    forever begin
        clk = ~clk ;
        #5 ;
    end
end
```
