
===========================================================================
report_checks -path_delay min (Hold)
============================================================================
Startpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[1].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[25]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.27    0.18    0.18 ^ CLK (in)
     2    0.06                           CLK (net)
                  0.27    0.00    0.18 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.56    1.13    1.31 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   132    0.53                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.57    0.09    1.39 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.15    0.34    1.74 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.02                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK_buf (net)
                  0.15    0.01    1.74 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.14    0.20    1.94 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLK_buf (net)
                  0.14    0.01    1.95 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.45    0.36    2.31 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     4    0.04                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[0].B.CLK (net)
                  0.45    0.01    2.32 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.26    0.33    2.65 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.GCLK (net)
                  0.26    0.01    2.66 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[1].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.03    0.34    3.00 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[1].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.q_wire[1] (net)
                  0.03    0.00    3.00 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[1].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.09    3.09 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[1].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     1    0.18                           BLOCK[0].RAM128.BLOCK[0].RAM32.Do_pre[25] (net)
                  0.00    0.02    3.10 v BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[25]/D (sky130_fd_sc_hd__dfxtp_1)
                                  3.10   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.27    0.20    0.20 ^ CLK (in)
     2    0.06                           CLK (net)
                  0.27    0.00    0.20 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.56    1.24    1.44 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   132    0.53                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.58    0.12    1.56 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[25]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.43   clock reconvergence pessimism
                          0.15    1.58   library hold time
                                  1.58   data required time
-----------------------------------------------------------------------------
                                  1.58   data required time
                                 -3.10   data arrival time
-----------------------------------------------------------------------------
                                  1.53   slack (MET)


Startpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.BYTE[3].B.BIT[6].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[30]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.27    0.18    0.18 ^ CLK (in)
     2    0.06                           CLK (net)
                  0.27    0.00    0.18 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.56    1.13    1.31 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   132    0.53                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.57    0.09    1.39 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.15    0.34    1.74 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.02                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK_buf (net)
                  0.15    0.01    1.75 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.15    0.20    1.94 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.CLK_buf (net)
                  0.15    0.01    1.95 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.46    0.37    2.33 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     4    0.04                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.BYTE[0].B.CLK (net)
                  0.46    0.01    2.33 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.BYTE[3].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.22    0.31    2.65 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.BYTE[3].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.BYTE[3].B.GCLK (net)
                  0.22    0.00    2.65 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.BYTE[3].B.BIT[6].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.03    0.34    2.99 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.BYTE[3].B.BIT[6].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.BYTE[3].B.q_wire[6] (net)
                  0.03    0.00    2.99 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.BYTE[3].B.BIT[6].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.09    3.08 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[3].RAM8.WORD[1].W.BYTE[3].B.BIT[6].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     1    0.19                           BLOCK[0].RAM128.BLOCK[0].RAM32.Do_pre[30] (net)
                  0.00    0.03    3.11 v BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[30]/D (sky130_fd_sc_hd__dfxtp_1)
                                  3.11   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.27    0.20    0.20 ^ CLK (in)
     2    0.06                           CLK (net)
                  0.27    0.00    0.20 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.56    1.24    1.44 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   132    0.53                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.58    0.12    1.56 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[30]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.43   clock reconvergence pessimism
                          0.15    1.58   library hold time
                                  1.58   data required time
-----------------------------------------------------------------------------
                                  1.58   data required time
                                 -3.11   data arrival time
-----------------------------------------------------------------------------
                                  1.53   slack (MET)


Startpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.BYTE[0].B.BIT[5].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[5]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.27    0.18    0.18 ^ CLK (in)
     2    0.06                           CLK (net)
                  0.27    0.00    0.18 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.56    1.13    1.31 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   132    0.53                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.57    0.09    1.39 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.15    0.34    1.74 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.02                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK_buf (net)
                  0.15    0.01    1.74 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.14    0.20    1.94 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLK_buf (net)
                  0.14    0.01    1.95 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.44    0.36    2.31 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     4    0.04                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.BYTE[0].B.CLK (net)
                  0.44    0.01    2.31 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.BYTE[0].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.25    0.32    2.64 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.BYTE[0].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.02                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.BYTE[0].B.GCLK (net)
                  0.25    0.01    2.64 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.BYTE[0].B.BIT[5].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.02    0.34    2.98 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.BYTE[0].B.BIT[5].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.BYTE[0].B.q_wire[5] (net)
                  0.02    0.00    2.98 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.BYTE[0].B.BIT[5].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.09    3.06 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[6].W.BYTE[0].B.BIT[5].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     1    0.19                           BLOCK[0].RAM128.BLOCK[0].RAM32.Do_pre[5] (net)
                  0.00    0.03    3.10 v BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[5]/D (sky130_fd_sc_hd__dfxtp_1)
                                  3.10   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.27    0.20    0.20 ^ CLK (in)
     2    0.06                           CLK (net)
                  0.27    0.00    0.20 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.56    1.24    1.44 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   132    0.53                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.57    0.11    1.55 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[5]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.42   clock reconvergence pessimism
                          0.15    1.57   library hold time
                                  1.57   data required time
-----------------------------------------------------------------------------
                                  1.57   data required time
                                 -3.10   data arrival time
-----------------------------------------------------------------------------
                                  1.53   slack (MET)


Startpoint: BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[3].B.BIT[2].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[0].RAM128.BLOCK[3].RAM32.Do_FF[26]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.27    0.18    0.18 ^ CLK (in)
     2    0.06                           CLK (net)
                  0.27    0.00    0.18 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.56    1.13    1.31 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   132    0.53                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.57    0.10    1.41 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.13    0.33    1.74 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.02                           BLOCK[0].RAM128.BLOCK[3].RAM32.CLK_buf (net)
                  0.13    0.00    1.74 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.19    0.22    1.96 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.CLK_buf (net)
                  0.19    0.01    1.97 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.42    0.34    2.31 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     4    0.04                           BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[0].B.CLK (net)
                  0.42    0.01    2.32 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[3].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.26    0.33    2.65 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[3].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[3].B.GCLK (net)
                  0.26    0.01    2.66 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[3].B.BIT[2].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.03    0.35    3.01 v BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[3].B.BIT[2].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[3].B.q_wire[2] (net)
                  0.03    0.00    3.01 v BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[3].B.BIT[2].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.09    3.10 v BLOCK[0].RAM128.BLOCK[3].RAM32.SLICE[1].RAM8.WORD[3].W.BYTE[3].B.BIT[2].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     1    0.18                           BLOCK[0].RAM128.BLOCK[3].RAM32.Do_pre[26] (net)
                  0.00    0.01    3.11 v BLOCK[0].RAM128.BLOCK[3].RAM32.Do_FF[26]/D (sky130_fd_sc_hd__dfxtp_1)
                                  3.11   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.27    0.20    0.20 ^ CLK (in)
     2    0.06                           CLK (net)
                  0.27    0.00    0.20 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.56    1.24    1.44 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   132    0.53                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.58    0.12    1.56 ^ BLOCK[0].RAM128.BLOCK[3].RAM32.Do_FF[26]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.43   clock reconvergence pessimism
                          0.15    1.58   library hold time
                                  1.58   data required time
-----------------------------------------------------------------------------
                                  1.58   data required time
                                 -3.11   data arrival time
-----------------------------------------------------------------------------
                                  1.53   slack (MET)


Startpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[3].genblk1.FF
            (rising edge-triggered flip-flop clocked by CLK)
Endpoint: BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[27]
          (rising edge-triggered flip-flop clocked by CLK)
Path Group: CLK
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.27    0.18    0.18 ^ CLK (in)
     2    0.06                           CLK (net)
                  0.27    0.00    0.18 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.56    1.13    1.31 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   132    0.53                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.57    0.09    1.39 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.15    0.34    1.74 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     4    0.02                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK_buf (net)
                  0.15    0.01    1.74 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLKBUF/A (sky130_fd_sc_hd__clkbuf_2)
                  0.14    0.20    1.94 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLKBUF/X (sky130_fd_sc_hd__clkbuf_2)
     8    0.03                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.CLK_buf (net)
                  0.14    0.01    1.95 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.CLKBUF/A (sky130_fd_sc_hd__clkbuf_1)
                  0.45    0.36    2.31 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.CLKBUF/X (sky130_fd_sc_hd__clkbuf_1)
     4    0.04                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[0].B.CLK (net)
                  0.45    0.01    2.32 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.genblk1.CG/CLK (sky130_fd_sc_hd__dlclkp_1)
                  0.26    0.33    2.65 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.genblk1.CG/GCLK (sky130_fd_sc_hd__dlclkp_1)
     8    0.03                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.GCLK (net)
                  0.26    0.01    2.66 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[3].genblk1.FF/CLK (sky130_fd_sc_hd__dfxtp_1)
                  0.03    0.34    3.00 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[3].genblk1.FF/Q (sky130_fd_sc_hd__dfxtp_1)
     1    0.00                           BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.q_wire[3] (net)
                  0.03    0.00    3.00 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[3].OBUF/A (sky130_fd_sc_hd__ebufn_2)
                  0.00    0.09    3.09 v BLOCK[0].RAM128.BLOCK[0].RAM32.SLICE[0].RAM8.WORD[7].W.BYTE[3].B.BIT[3].OBUF/Z (sky130_fd_sc_hd__ebufn_2)
     1    0.18                           BLOCK[0].RAM128.BLOCK[0].RAM32.Do_pre[27] (net)
                  0.00    0.02    3.11 v BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[27]/D (sky130_fd_sc_hd__dfxtp_1)
                                  3.11   data arrival time

                          0.00    0.00   clock CLK (rise edge)
                          0.00    0.00   clock source latency
                  0.27    0.20    0.20 ^ CLK (in)
     2    0.06                           CLK (net)
                  0.27    0.00    0.20 ^ BLOCK[0].RAM128.CLKBUF/A (sky130_fd_sc_hd__clkbuf_4)
                  1.56    1.24    1.44 ^ BLOCK[0].RAM128.CLKBUF/X (sky130_fd_sc_hd__clkbuf_4)
   132    0.53                           BLOCK[0].RAM128.BLOCK[0].RAM32.CLK (net)
                  1.58    0.12    1.56 ^ BLOCK[0].RAM128.BLOCK[0].RAM32.Do_FF[27]/CLK (sky130_fd_sc_hd__dfxtp_1)
                         -0.14    1.43   clock reconvergence pessimism
                          0.15    1.58   library hold time
                                  1.58   data required time
-----------------------------------------------------------------------------
                                  1.58   data required time
                                 -3.11   data arrival time
-----------------------------------------------------------------------------
                                  1.53   slack (MET)


