module pll (
    input logic clk,    // Señal de reloj de entrada
    output logic vga_clk        // Señal de reloj de salida
);

    logic toggle;
	 
	 initial begin
		toggle = 0;
	 end


    // Flip-flop para dividir por 2
    always @(posedge clk) begin
        toggle <= ~toggle;
    end

    // Salida es el valor de toggle, que cambia con cada flanco de subida de inclk0
    assign vga_clk = toggle;

endmodule
