# Interfaccia-seriale-asincrona-UART
Prova finale Reti Logiche 2024
