TimeQuest Timing Analyzer report for MIPS_MULTI
Fri Dec 07 08:59:28 2018
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MIPS_MULTI                                         ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C70F896C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 69.87 MHz  ; 69.87 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.313 ; -1704.698     ;
; clk_rom ; -9.626  ; -194.445      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.514 ; 0.000         ;
; clk_rom ; 0.649 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                        ;
+---------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.313 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.325     ;
; -13.313 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.325     ;
; -13.272 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.304     ;
; -13.272 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.304     ;
; -13.255 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.293     ;
; -13.236 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.019      ; 14.291     ;
; -13.232 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.015      ; 14.283     ;
; -13.168 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.032     ; 14.172     ;
; -13.168 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.032     ; 14.172     ;
; -13.127 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.012     ; 14.151     ;
; -13.127 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.012     ; 14.151     ;
; -13.110 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.140     ;
; -13.091 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.138     ;
; -13.087 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.130     ;
; -13.084 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.032     ; 14.088     ;
; -13.084 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.032     ; 14.088     ;
; -13.064 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 14.079     ;
; -13.064 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 14.079     ;
; -13.064 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.021     ; 14.079     ;
; -13.049 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.009     ; 14.076     ;
; -13.043 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.012     ; 14.067     ;
; -13.043 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.012     ; 14.067     ;
; -13.041 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.074     ;
; -13.041 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.074     ;
; -13.041 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.074     ;
; -13.041 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.074     ;
; -13.037 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.020      ; 14.093     ;
; -13.031 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.067     ;
; -13.031 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.067     ;
; -13.031 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.067     ;
; -13.031 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.067     ;
; -13.026 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.056     ;
; -13.013 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.023     ;
; -13.013 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.023     ;
; -13.011 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 14.053     ;
; -13.011 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.053     ;
; -13.011 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.053     ;
; -13.011 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.006      ; 14.053     ;
; -13.009 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.007      ; 14.052     ;
; -13.007 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.054     ;
; -13.003 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.046     ;
; -12.985 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.024     ; 13.997     ;
; -12.985 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.024     ; 13.997     ;
; -12.972 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.002     ;
; -12.972 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.002     ;
; -12.969 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.026     ; 13.979     ;
; -12.969 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.026     ; 13.979     ;
; -12.956 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.010      ; 14.002     ;
; -12.956 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.010      ; 14.002     ;
; -12.955 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.991     ;
; -12.944 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 13.976     ;
; -12.944 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 13.976     ;
; -12.936 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.017      ; 13.989     ;
; -12.932 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.013      ; 13.981     ;
; -12.928 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 13.958     ;
; -12.928 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.006     ; 13.958     ;
; -12.927 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 13.965     ;
; -12.926 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.026     ; 13.936     ;
; -12.926 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.026     ; 13.936     ;
; -12.919 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.029     ; 13.926     ;
; -12.919 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.029     ; 13.926     ;
; -12.919 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.029     ; 13.926     ;
; -12.911 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.947     ;
; -12.908 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.019      ; 13.963     ;
; -12.906 ; reg:ir|sr_out[31]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.032     ; 13.910     ;
; -12.906 ; reg:ir|sr_out[31]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.032     ; 13.910     ;
; -12.904 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.015      ; 13.955     ;
; -12.904 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.017     ; 13.923     ;
; -12.896 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 13.921     ;
; -12.896 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.011     ; 13.921     ;
; -12.896 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.011     ; 13.921     ;
; -12.896 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.011     ; 13.921     ;
; -12.892 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.012      ; 13.940     ;
; -12.892 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.017      ; 13.945     ;
; -12.888 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.013      ; 13.937     ;
; -12.886 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 13.914     ;
; -12.886 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.008     ; 13.914     ;
; -12.886 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.008     ; 13.914     ;
; -12.886 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.008     ; 13.914     ;
; -12.885 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 13.915     ;
; -12.885 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.006     ; 13.915     ;
; -12.868 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 13.904     ;
; -12.866 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 13.900     ;
; -12.866 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.900     ;
; -12.866 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.002     ; 13.900     ;
; -12.866 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.002     ; 13.900     ;
; -12.865 ; reg:ir|sr_out[31]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.012     ; 13.889     ;
; -12.865 ; reg:ir|sr_out[31]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.012     ; 13.889     ;
; -12.864 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 13.899     ;
; -12.849 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.017      ; 13.902     ;
; -12.848 ; reg:ir|sr_out[31]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 13.878     ;
; -12.845 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.013      ; 13.894     ;
; -12.835 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.029     ; 13.842     ;
; -12.835 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.029     ; 13.842     ;
; -12.835 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.029     ; 13.842     ;
; -12.829 ; reg:ir|sr_out[31]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.011      ; 13.876     ;
; -12.825 ; reg:ir|sr_out[31]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 13.868     ;
; -12.820 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.026     ; 13.830     ;
; -12.820 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.026     ; 13.830     ;
; -12.820 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.017     ; 13.839     ;
+---------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                              ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.626 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.632     ;
; -9.614 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.613     ;
; -9.595 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.594     ;
; -9.548 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.547     ;
; -9.547 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.553     ;
; -9.542 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.548     ;
; -9.532 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.538     ;
; -9.530 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.529     ;
; -9.511 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.510     ;
; -9.464 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.463     ;
; -9.463 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.469     ;
; -9.448 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.454     ;
; -9.440 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.445     ;
; -9.425 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.424     ;
; -9.414 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.419     ;
; -9.399 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.404     ;
; -9.398 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.410     ;
; -9.396 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.401     ;
; -9.392 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.404     ;
; -9.383 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.395     ;
; -9.381 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 10.388     ;
; -9.365 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.379     ;
; -9.364 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.370     ;
; -9.355 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.360     ;
; -9.352 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.351     ;
; -9.348 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.360     ;
; -9.345 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.350     ;
; -9.341 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.340     ;
; -9.339 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.351     ;
; -9.335 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.334     ;
; -9.333 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.332     ;
; -9.329 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.341     ;
; -9.313 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.319     ;
; -9.287 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.292     ;
; -9.286 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.285     ;
; -9.285 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.291     ;
; -9.270 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.276     ;
; -9.270 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.275     ;
; -9.251 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.250     ;
; -9.242 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.254     ;
; -9.240 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.252     ;
; -9.239 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.251     ;
; -9.230 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.235     ;
; -9.229 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.235     ;
; -9.228 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.233     ;
; -9.226 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.231     ;
; -9.205 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 10.194     ;
; -9.201 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.206     ;
; -9.198 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.210     ;
; -9.196 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.202     ;
; -9.192 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.197     ;
; -9.189 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.185     ;
; -9.186 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.191     ;
; -9.184 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.183     ;
; -9.180 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.185     ;
; -9.179 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.191     ;
; -9.174 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 10.205     ;
; -9.165 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.164     ;
; -9.163 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.162     ;
; -9.158 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.170     ;
; -9.144 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.156     ;
; -9.141 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.147     ;
; -9.138 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 10.127     ;
; -9.136 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.141     ;
; -9.133 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.145     ;
; -9.132 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.137     ;
; -9.126 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 10.164     ;
; -9.122 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.118     ;
; -9.121 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.126     ;
; -9.118 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.117     ;
; -9.117 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.123     ;
; -9.117 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.122     ;
; -9.114 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.126     ;
; -9.110 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.122     ;
; -9.102 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.108     ;
; -9.088 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.084     ;
; -9.078 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 10.067     ;
; -9.076 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 10.065     ;
; -9.073 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.072     ;
; -9.057 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 10.046     ;
; -9.057 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.063     ;
; -9.053 ; mips_control:ctr_mips|pstate.fetch_st      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 10.060     ;
; -9.051 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.057     ;
; -9.046 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 10.053     ;
; -9.037 ; mips_control:ctr_mips|pstate.fetch_st      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.051     ;
; -9.031 ; reg:ir|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 10.020     ;
; -9.031 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.027     ;
; -9.030 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.026     ;
; -9.022 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 10.027     ;
; -9.019 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 10.008     ;
; -9.015 ; reg:ir|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.011     ;
; -9.009 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.005     ;
; -9.004 ; reg:ir|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.010     ;
; -8.998 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.012     ;
; -8.995 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.994      ;
; -8.992 ; reg:ir|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.991      ;
; -8.992 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 9.981      ;
; -8.986 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 9.998      ;
; -8.982 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 9.996      ;
; -8.973 ; reg:ir|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 9.972      ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                        ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.514 ; regbuf:rdm|sr_out[4]                       ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.523 ; breg:bcoreg|breg32_rtl_1_bypass[20]        ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.525 ; breg:bcoreg|breg32_rtl_1_bypass[42]        ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[21]        ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; breg:bcoreg|breg32_rtl_1_bypass[33]        ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.535 ; breg:bcoreg|breg32_rtl_1_bypass[37]        ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.545 ; reg:ir|sr_out[20]                          ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.667 ; breg:bcoreg|breg32_rtl_1_bypass[22]        ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.671 ; breg:bcoreg|breg32_rtl_1_bypass[17]        ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.776 ; mips_control:ctr_mips|pstate.decode_st     ; mips_control:ctr_mips|pstate.arith_imm_st1                                                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.044      ;
; 0.779 ; mips_control:ctr_mips|pstate.decode_st     ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.047      ;
; 0.791 ; regbuf:rdm|sr_out[9]                       ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.805 ; mips_control:ctr_mips|pstate.arith_imm_st2 ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.810 ; regbuf:regULA|sr_out[10]                   ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; breg:bcoreg|breg32_rtl_1_bypass[35]        ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; breg:bcoreg|breg32_rtl_1_bypass[37]        ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; breg:bcoreg|breg32_rtl_1_bypass[30]        ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; breg:bcoreg|breg32_rtl_1_bypass[35]        ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.819 ; reg:ir|sr_out[10]                          ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.087      ;
; 0.832 ; breg:bcoreg|breg32_rtl_1_bypass[34]        ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.850 ; breg:bcoreg|breg32_rtl_1_bypass[24]        ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.116      ;
; 0.916 ; regbuf:rdm|sr_out[30]                      ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.182      ;
; 0.920 ; regbuf:rdm|sr_out[7]                       ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.186      ;
; 0.938 ; mips_control:ctr_mips|pstate.jump_ex_st    ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.976 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.976 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.976 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.976 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 1.001 ; regbuf:regULA|sr_out[13]                   ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 1.039 ; regbuf:regULA|sr_out[23]                   ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.049 ; regbuf:rdm|sr_out[31]                      ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.051 ; mips_control:ctr_mips|pstate.decode_st     ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.319      ;
; 1.077 ; regbuf:regULA|sr_out[11]                   ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.097 ; regbuf:rdm|sr_out[0]                       ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.365      ;
; 1.132 ; breg:bcoreg|breg32_rtl_0_bypass[11]        ; regbuf:rgA|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.026      ; 1.424      ;
; 1.151 ; mips_control:ctr_mips|pstate.ldreg_st      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 1.424      ;
; 1.156 ; mips_control:ctr_mips|pstate.ldreg_st      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 1.429      ;
; 1.169 ; regbuf:regULA|sr_out[10]                   ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.435      ;
; 1.230 ; regbuf:regULA|sr_out[3]                    ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.498      ;
; 1.268 ; breg:bcoreg|breg32_rtl_1_bypass[40]        ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.269 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 1.528      ;
; 1.284 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.555      ;
; 1.309 ; reg:ir|sr_out[15]                          ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.016     ; 1.559      ;
; 1.317 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.017      ; 1.600      ;
; 1.325 ; regbuf:regULA|sr_out[6]                    ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; -0.027     ; 1.564      ;
; 1.328 ; regbuf:regULA|sr_out[25]                   ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.594      ;
; 1.336 ; regbuf:rgA|sr_out[25]                      ; regbuf:regULA|sr_out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.602      ;
; 1.357 ; regbuf:rdm|sr_out[15]                      ; breg:bcoreg|breg32_rtl_1_bypass[26]                                                                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.626      ;
; 1.364 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.634      ;
; 1.364 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 1.634      ;
; 1.365 ; regbuf:regULA|sr_out[17]                   ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.023     ; 1.608      ;
; 1.367 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 1.637      ;
; 1.368 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.638      ;
; 1.372 ; reg:ir|sr_out[12]                          ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.017      ; 1.655      ;
; 1.386 ; breg:bcoreg|breg32_rtl_1_bypass[26]        ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.005     ; 1.647      ;
; 1.456 ; regbuf:rdm|sr_out[16]                      ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 1.715      ;
; 1.459 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.753      ;
; 1.465 ; regbuf:regULA|sr_out[11]                   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.733      ;
; 1.469 ; regbuf:rdm|sr_out[27]                      ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.731      ;
; 1.471 ; mips_control:ctr_mips|pstate.jump_ex_st    ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.729      ;
; 1.472 ; regbuf:regULA|sr_out[20]                   ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.737      ;
; 1.490 ; breg:bcoreg|breg32_rtl_1_bypass[38]        ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.030      ; 1.786      ;
; 1.491 ; reg:pc|sr_out[25]                          ; regbuf:regULA|sr_out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.757      ;
; 1.499 ; breg:bcoreg|breg32_rtl_1_bypass[28]        ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 1.755      ;
; 1.530 ; regbuf:regULA|sr_out[26]                   ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.790      ;
; 1.531 ; regbuf:rdm|sr_out[8]                       ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.013     ; 1.784      ;
; 1.541 ; breg:bcoreg|breg32_rtl_1_bypass[14]        ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.005      ; 1.812      ;
; 1.543 ; breg:bcoreg|breg32_rtl_1_bypass[29]        ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.020      ; 1.829      ;
; 1.556 ; reg:ir|sr_out[17]                          ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.822      ;
; 1.563 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.841      ;
; 1.565 ; regbuf:regULA|sr_out[15]                   ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.817      ;
; 1.568 ; breg:bcoreg|breg32_rtl_1_bypass[12]        ; regbuf:rgA|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.016      ; 1.850      ;
; 1.572 ; regbuf:regULA|sr_out[5]                    ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; -0.016     ; 1.822      ;
; 1.573 ; breg:bcoreg|breg32_rtl_1_bypass[12]        ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.023     ; 1.816      ;
; 1.576 ; mips_control:ctr_mips|pstate.writereg_st   ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; -0.041     ; 1.801      ;
; 1.587 ; reg:ir|sr_out[29]                          ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.854      ;
; 1.599 ; reg:ir|sr_out[29]                          ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.866      ;
; 1.603 ; reg:pc|sr_out[13]                          ; regbuf:regULA|sr_out[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.869      ;
; 1.608 ; regbuf:rgA|sr_out[10]                      ; regbuf:regULA|sr_out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.874      ;
; 1.609 ; mips_control:ctr_mips|pstate.writereg_st   ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.041     ; 1.834      ;
; 1.615 ; regbuf:rdm|sr_out[30]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.910      ;
; 1.616 ; reg:ir|sr_out[25]                          ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 1.921      ;
; 1.619 ; breg:bcoreg|breg32_rtl_1_bypass[18]        ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.010     ; 1.875      ;
; 1.629 ; regbuf:rgA|sr_out[27]                      ; regbuf:regULA|sr_out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.004      ; 1.899      ;
; 1.630 ; regbuf:regULA|sr_out[6]                    ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.027     ; 1.869      ;
; 1.639 ; breg:bcoreg|breg32_rtl_1_bypass[32]        ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.910      ;
; 1.651 ; mips_control:ctr_mips|pstate.ldreg_st      ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; -0.007     ; 1.910      ;
; 1.659 ; regbuf:regULA|sr_out[11]                   ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.031      ; 1.924      ;
; 1.672 ; breg:bcoreg|breg32_rtl_1_bypass[38]        ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.023      ; 1.961      ;
; 1.681 ; reg:ir|sr_out[19]                          ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.948      ;
; 1.684 ; reg:ir|sr_out[30]                          ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.011      ; 1.961      ;
; 1.685 ; reg:ir|sr_out[30]                          ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.011      ; 1.962      ;
; 1.701 ; breg:bcoreg|breg32_rtl_1_bypass[39]        ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 1.956      ;
; 1.711 ; regbuf:regULA|sr_out[4]                    ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.028     ; 1.949      ;
; 1.722 ; breg:bcoreg|breg32_rtl_1_bypass[27]        ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.020      ; 2.008      ;
; 1.728 ; breg:bcoreg|breg32_rtl_1_bypass[24]        ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.026      ; 2.020      ;
; 1.733 ; regbuf:rdm|sr_out[13]                      ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.995      ;
; 1.743 ; breg:bcoreg|breg32_rtl_1_bypass[15]        ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.008     ; 2.001      ;
; 1.744 ; regbuf:rgA|sr_out[25]                      ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.010      ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.649 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.935      ;
; 0.907 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.195      ;
; 0.908 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.194      ;
; 0.911 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.186      ;
; 0.913 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.203      ;
; 0.914 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.202      ;
; 0.918 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.193      ;
; 0.922 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.203      ;
; 0.937 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.225      ;
; 0.940 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.228      ;
; 0.941 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.224      ;
; 0.954 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.244      ;
; 0.973 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.254      ;
; 0.982 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.249      ;
; 1.198 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.473      ;
; 1.216 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.526      ;
; 1.216 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.526      ;
; 1.217 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.529      ;
; 1.231 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.514      ;
; 1.284 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 1.544      ;
; 1.286 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.554      ;
; 1.299 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.609      ;
; 1.429 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.705      ;
; 1.469 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.750      ;
; 1.492 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.779      ;
; 1.518 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 1.778      ;
; 1.527 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.822      ;
; 1.555 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 1.815      ;
; 1.556 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 1.816      ;
; 1.893 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.168      ;
; 1.940 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.228      ;
; 1.960 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.218      ;
; 2.098 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.402      ;
; 2.134 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.398      ;
; 2.360 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.624      ;
; 2.378 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.642      ;
; 2.382 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.679      ;
; 2.386 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.650      ;
; 2.402 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 2.659      ;
; 2.408 ; reg:pc|sr_out[8]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.705      ;
; 2.408 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 2.665      ;
; 2.416 ; reg:pc|sr_out[8]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.720      ;
; 2.418 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.682      ;
; 2.426 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 2.683      ;
; 2.479 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 2.736      ;
; 2.487 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.751      ;
; 2.523 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 2.780      ;
; 2.524 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.788      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.703 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.983      ;
; 2.704 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.991      ;
; 2.735 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.999      ;
; 2.738 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 3.006      ;
; 2.743 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 3.000      ;
; 2.755 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 3.019      ;
; 2.757 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 3.014      ;
; 2.760 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 3.057      ;
; 2.772 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 3.076      ;
; 2.786 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 3.047      ;
; 2.816 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 3.073      ;
; 2.929 ; reg:pc|sr_out[3]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 3.206      ;
; 2.951 ; reg:pc|sr_out[3]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 3.221      ;
; 2.953 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 3.210      ;
; 2.955 ; regbuf:rgA|sr_out[6]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 3.259      ;
; 2.983 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 3.247      ;
; 2.999 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 3.263      ;
; 3.021 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 3.278      ;
; 3.104 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 3.408      ;
; 3.224 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 3.481      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.357 ; 3.357 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.619 ; -0.619 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.057 ; 21.057 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.237 ; 19.237 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 16.955 ; 16.955 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.217 ; 18.217 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.385 ; 17.385 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.364 ; 18.364 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.426 ; 18.426 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.097 ; 18.097 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 18.760 ; 18.760 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.236 ; 18.236 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.036 ; 19.036 ; Rise       ; clk             ;
;  data[10] ; clk        ; 18.456 ; 18.456 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.892 ; 18.892 ; Rise       ; clk             ;
;  data[12] ; clk        ; 18.985 ; 18.985 ; Rise       ; clk             ;
;  data[13] ; clk        ; 17.898 ; 17.898 ; Rise       ; clk             ;
;  data[14] ; clk        ; 17.930 ; 17.930 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.287 ; 18.287 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.422 ; 19.422 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.590 ; 18.590 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.063 ; 19.063 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.520 ; 18.520 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.189 ; 18.189 ; Rise       ; clk             ;
;  data[21] ; clk        ; 16.548 ; 16.548 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.428 ; 18.428 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.400 ; 18.400 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.057 ; 21.057 ; Rise       ; clk             ;
;  data[25] ; clk        ; 17.751 ; 17.751 ; Rise       ; clk             ;
;  data[26] ; clk        ; 18.749 ; 18.749 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.820 ; 19.820 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.723 ; 18.723 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.177 ; 18.177 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.253 ; 19.253 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.327 ; 19.327 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.059 ; 14.059 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.173 ; 12.173 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.232 ; 13.232 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 14.059 ; 14.059 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.738 ; 11.738 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.410 ; 12.410 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.968 ; 12.968 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.496 ; 13.496 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.207 ; 12.207 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.080 ; 12.080 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.686 ; 12.686 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.832 ; 12.832 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.158 ; 12.158 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.671 ; 12.671 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.083 ; 12.083 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.560 ; 13.560 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.920 ; 12.920 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.737 ; 12.737 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.219 ; 13.219 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.719 ; 12.719 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.758 ; 13.758 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.997 ; 12.997 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.315 ; 13.315 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.877 ; 13.877 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.452 ; 11.452 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.374 ; 12.374 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.344 ; 12.344 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.638 ; 12.638 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.850 ; 12.850 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.625 ; 11.625 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.715 ; 13.715 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.850 ; 12.850 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.239  ; 8.239  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.029  ; 9.029  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 10.352 ; 10.352 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.244 ; 10.244 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.355  ; 8.355  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.806  ; 8.806  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 11.921 ; 11.921 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.628  ; 8.628  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.959  ; 8.959  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 10.345 ; 10.345 ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.198  ; 9.198  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.213  ; 9.213  ; Rise       ; clk             ;
;  data[12] ; clk        ; 10.032 ; 10.032 ; Rise       ; clk             ;
;  data[13] ; clk        ; 10.390 ; 10.390 ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.907  ; 9.907  ; Rise       ; clk             ;
;  data[15] ; clk        ; 10.428 ; 10.428 ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.037  ; 9.037  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.557  ; 9.557  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.238  ; 9.238  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.624  ; 9.624  ; Rise       ; clk             ;
;  data[20] ; clk        ; 10.085 ; 10.085 ; Rise       ; clk             ;
;  data[21] ; clk        ; 10.279 ; 10.279 ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.481 ; 10.481 ; Rise       ; clk             ;
;  data[23] ; clk        ; 10.709 ; 10.709 ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.239  ; 8.239  ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.849  ; 8.849  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.614  ; 9.614  ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.091 ; 10.091 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.365  ; 9.365  ; Rise       ; clk             ;
;  data[29] ; clk        ; 10.142 ; 10.142 ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.517  ; 9.517  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.768  ; 9.768  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.452 ; 11.452 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.173 ; 12.173 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.232 ; 13.232 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 14.059 ; 14.059 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.738 ; 11.738 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.410 ; 12.410 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.968 ; 12.968 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.496 ; 13.496 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.207 ; 12.207 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.080 ; 12.080 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.686 ; 12.686 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.832 ; 12.832 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.158 ; 12.158 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.671 ; 12.671 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.083 ; 12.083 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.560 ; 13.560 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.920 ; 12.920 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.737 ; 12.737 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.219 ; 13.219 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.719 ; 12.719 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.758 ; 13.758 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.997 ; 12.997 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.315 ; 13.315 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.877 ; 13.877 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.452 ; 11.452 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.374 ; 12.374 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.344 ; 12.344 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.638 ; 12.638 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.850 ; 12.850 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.625 ; 11.625 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.715 ; 13.715 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.850 ; 12.850 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.943  ; 8.943  ; 8.943  ; 8.943  ;
; debug[0]   ; data[1]     ; 10.264 ; 10.264 ; 10.264 ; 10.264 ;
; debug[0]   ; data[2]     ; 9.790  ; 9.790  ; 9.790  ; 9.790  ;
; debug[0]   ; data[3]     ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; debug[0]   ; data[4]     ; 9.468  ; 9.468  ; 9.468  ; 9.468  ;
; debug[0]   ; data[5]     ; 11.369 ; 11.369 ; 11.369 ; 11.369 ;
; debug[0]   ; data[6]     ; 9.163  ; 9.163  ; 9.163  ; 9.163  ;
; debug[0]   ; data[7]     ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; debug[0]   ; data[8]     ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; debug[0]   ; data[9]     ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; debug[0]   ; data[10]    ; 9.094  ; 9.094  ; 9.094  ; 9.094  ;
; debug[0]   ; data[11]    ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; debug[0]   ; data[12]    ; 8.864  ; 8.864  ; 8.864  ; 8.864  ;
; debug[0]   ; data[13]    ; 8.656  ; 8.656  ; 8.656  ; 8.656  ;
; debug[0]   ; data[14]    ; 8.387  ; 8.387  ; 8.387  ; 8.387  ;
; debug[0]   ; data[15]    ; 9.838  ; 9.838  ; 9.838  ; 9.838  ;
; debug[0]   ; data[16]    ; 9.764  ; 9.764  ; 9.764  ; 9.764  ;
; debug[0]   ; data[17]    ; 7.915  ; 7.915  ; 7.915  ; 7.915  ;
; debug[0]   ; data[18]    ; 8.451  ; 8.451  ; 8.451  ; 8.451  ;
; debug[0]   ; data[19]    ; 7.990  ; 7.990  ; 7.990  ; 7.990  ;
; debug[0]   ; data[20]    ; 10.524 ; 10.524 ; 10.524 ; 10.524 ;
; debug[0]   ; data[21]    ; 10.579 ; 10.579 ; 10.579 ; 10.579 ;
; debug[0]   ; data[22]    ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; debug[0]   ; data[23]    ; 9.546  ; 9.546  ; 9.546  ; 9.546  ;
; debug[0]   ; data[24]    ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; debug[0]   ; data[25]    ; 8.874  ; 8.874  ; 8.874  ; 8.874  ;
; debug[0]   ; data[26]    ; 10.475 ; 10.475 ; 10.475 ; 10.475 ;
; debug[0]   ; data[27]    ; 9.210  ; 9.210  ; 9.210  ; 9.210  ;
; debug[0]   ; data[28]    ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; debug[0]   ; data[29]    ; 10.494 ; 10.494 ; 10.494 ; 10.494 ;
; debug[0]   ; data[30]    ; 9.752  ; 9.752  ; 9.752  ; 9.752  ;
; debug[0]   ; data[31]    ; 10.121 ; 10.121 ; 10.121 ; 10.121 ;
; debug[1]   ; data[0]     ; 8.408  ; 8.408  ; 8.408  ; 8.408  ;
; debug[1]   ; data[1]     ; 9.726  ; 9.726  ; 9.726  ; 9.726  ;
; debug[1]   ; data[2]     ; 9.518  ; 9.518  ; 9.518  ; 9.518  ;
; debug[1]   ; data[3]     ; 8.318  ; 8.318  ; 8.318  ; 8.318  ;
; debug[1]   ; data[4]     ; 8.482  ; 8.482  ; 8.482  ; 8.482  ;
; debug[1]   ; data[5]     ; 10.337 ; 10.337 ; 10.337 ; 10.337 ;
; debug[1]   ; data[6]     ; 8.002  ; 8.002  ; 8.002  ; 8.002  ;
; debug[1]   ; data[7]     ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; debug[1]   ; data[8]     ; 8.138  ; 8.138  ; 8.138  ; 8.138  ;
; debug[1]   ; data[9]     ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; debug[1]   ; data[10]    ; 8.878  ; 8.878  ; 8.878  ; 8.878  ;
; debug[1]   ; data[11]    ; 8.698  ; 8.698  ; 8.698  ; 8.698  ;
; debug[1]   ; data[12]    ; 8.426  ; 8.426  ; 8.426  ; 8.426  ;
; debug[1]   ; data[13]    ; 8.120  ; 8.120  ; 8.120  ; 8.120  ;
; debug[1]   ; data[14]    ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; debug[1]   ; data[15]    ; 10.053 ; 10.053 ; 10.053 ; 10.053 ;
; debug[1]   ; data[16]    ; 9.410  ; 9.410  ; 9.410  ; 9.410  ;
; debug[1]   ; data[17]    ; 8.503  ; 8.503  ; 8.503  ; 8.503  ;
; debug[1]   ; data[18]    ; 9.152  ; 9.152  ; 9.152  ; 9.152  ;
; debug[1]   ; data[19]    ; 8.719  ; 8.719  ; 8.719  ; 8.719  ;
; debug[1]   ; data[20]    ; 9.951  ; 9.951  ; 9.951  ; 9.951  ;
; debug[1]   ; data[21]    ; 9.985  ; 9.985  ; 9.985  ; 9.985  ;
; debug[1]   ; data[22]    ; 8.673  ; 8.673  ; 8.673  ; 8.673  ;
; debug[1]   ; data[23]    ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; debug[1]   ; data[24]    ; 9.944  ; 9.944  ; 9.944  ; 9.944  ;
; debug[1]   ; data[25]    ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; debug[1]   ; data[26]    ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; debug[1]   ; data[27]    ; 9.155  ; 9.155  ; 9.155  ; 9.155  ;
; debug[1]   ; data[28]    ; 9.297  ; 9.297  ; 9.297  ; 9.297  ;
; debug[1]   ; data[29]    ; 10.122 ; 10.122 ; 10.122 ; 10.122 ;
; debug[1]   ; data[30]    ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; debug[1]   ; data[31]    ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.943  ; 8.943  ; 8.943  ; 8.943  ;
; debug[0]   ; data[1]     ; 8.062  ; 8.062  ; 8.062  ; 8.062  ;
; debug[0]   ; data[2]     ; 9.790  ; 9.790  ; 9.790  ; 9.790  ;
; debug[0]   ; data[3]     ; 7.866  ; 7.866  ; 7.866  ; 7.866  ;
; debug[0]   ; data[4]     ; 9.468  ; 9.468  ; 9.468  ; 9.468  ;
; debug[0]   ; data[5]     ; 10.145 ; 10.145 ; 10.145 ; 10.145 ;
; debug[0]   ; data[6]     ; 9.163  ; 9.163  ; 9.163  ; 9.163  ;
; debug[0]   ; data[7]     ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; debug[0]   ; data[8]     ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; debug[0]   ; data[9]     ; 8.350  ; 8.350  ; 8.350  ; 8.350  ;
; debug[0]   ; data[10]    ; 9.094  ; 9.094  ; 9.094  ; 9.094  ;
; debug[0]   ; data[11]    ; 7.650  ; 7.650  ; 7.650  ; 7.650  ;
; debug[0]   ; data[12]    ; 8.864  ; 8.864  ; 8.864  ; 8.864  ;
; debug[0]   ; data[13]    ; 8.129  ; 8.129  ; 8.129  ; 8.129  ;
; debug[0]   ; data[14]    ; 8.387  ; 8.387  ; 8.387  ; 8.387  ;
; debug[0]   ; data[15]    ; 9.734  ; 9.734  ; 9.734  ; 9.734  ;
; debug[0]   ; data[16]    ; 9.764  ; 9.764  ; 9.764  ; 9.764  ;
; debug[0]   ; data[17]    ; 7.825  ; 7.825  ; 7.825  ; 7.825  ;
; debug[0]   ; data[18]    ; 8.451  ; 8.451  ; 8.451  ; 8.451  ;
; debug[0]   ; data[19]    ; 7.898  ; 7.898  ; 7.898  ; 7.898  ;
; debug[0]   ; data[20]    ; 10.524 ; 10.524 ; 10.524 ; 10.524 ;
; debug[0]   ; data[21]    ; 8.984  ; 8.984  ; 8.984  ; 8.984  ;
; debug[0]   ; data[22]    ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; debug[0]   ; data[23]    ; 8.716  ; 8.716  ; 8.716  ; 8.716  ;
; debug[0]   ; data[24]    ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; debug[0]   ; data[25]    ; 8.473  ; 8.473  ; 8.473  ; 8.473  ;
; debug[0]   ; data[26]    ; 10.475 ; 10.475 ; 10.475 ; 10.475 ;
; debug[0]   ; data[27]    ; 8.654  ; 8.654  ; 8.654  ; 8.654  ;
; debug[0]   ; data[28]    ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; debug[0]   ; data[29]    ; 8.374  ; 8.374  ; 8.374  ; 8.374  ;
; debug[0]   ; data[30]    ; 9.752  ; 9.752  ; 9.752  ; 9.752  ;
; debug[0]   ; data[31]    ; 9.727  ; 9.727  ; 9.727  ; 9.727  ;
; debug[1]   ; data[0]     ; 7.816  ; 7.816  ; 7.816  ; 7.816  ;
; debug[1]   ; data[1]     ; 9.726  ; 9.726  ; 9.726  ; 9.726  ;
; debug[1]   ; data[2]     ; 8.999  ; 8.999  ; 8.999  ; 8.999  ;
; debug[1]   ; data[3]     ; 8.318  ; 8.318  ; 8.318  ; 8.318  ;
; debug[1]   ; data[4]     ; 7.510  ; 7.510  ; 7.510  ; 7.510  ;
; debug[1]   ; data[5]     ; 10.337 ; 10.337 ; 10.337 ; 10.337 ;
; debug[1]   ; data[6]     ; 7.783  ; 7.783  ; 7.783  ; 7.783  ;
; debug[1]   ; data[7]     ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; debug[1]   ; data[8]     ; 7.607  ; 7.607  ; 7.607  ; 7.607  ;
; debug[1]   ; data[9]     ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; debug[1]   ; data[10]    ; 7.879  ; 7.879  ; 7.879  ; 7.879  ;
; debug[1]   ; data[11]    ; 8.698  ; 8.698  ; 8.698  ; 8.698  ;
; debug[1]   ; data[12]    ; 8.093  ; 8.093  ; 8.093  ; 8.093  ;
; debug[1]   ; data[13]    ; 8.120  ; 8.120  ; 8.120  ; 8.120  ;
; debug[1]   ; data[14]    ; 8.040  ; 8.040  ; 8.040  ; 8.040  ;
; debug[1]   ; data[15]    ; 10.053 ; 10.053 ; 10.053 ; 10.053 ;
; debug[1]   ; data[16]    ; 9.014  ; 9.014  ; 9.014  ; 9.014  ;
; debug[1]   ; data[17]    ; 8.503  ; 8.503  ; 8.503  ; 8.503  ;
; debug[1]   ; data[18]    ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; debug[1]   ; data[19]    ; 8.719  ; 8.719  ; 8.719  ; 8.719  ;
; debug[1]   ; data[20]    ; 9.553  ; 9.553  ; 9.553  ; 9.553  ;
; debug[1]   ; data[21]    ; 9.985  ; 9.985  ; 9.985  ; 9.985  ;
; debug[1]   ; data[22]    ; 8.457  ; 8.457  ; 8.457  ; 8.457  ;
; debug[1]   ; data[23]    ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; debug[1]   ; data[24]    ; 8.068  ; 8.068  ; 8.068  ; 8.068  ;
; debug[1]   ; data[25]    ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; debug[1]   ; data[26]    ; 8.494  ; 8.494  ; 8.494  ; 8.494  ;
; debug[1]   ; data[27]    ; 9.155  ; 9.155  ; 9.155  ; 9.155  ;
; debug[1]   ; data[28]    ; 7.722  ; 7.722  ; 7.722  ; 7.722  ;
; debug[1]   ; data[29]    ; 10.122 ; 10.122 ; 10.122 ; 10.122 ;
; debug[1]   ; data[30]    ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; debug[1]   ; data[31]    ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.577 ; -707.794      ;
; clk_rom ; -3.643 ; -88.774       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.236 ; 0.000         ;
; clk_rom ; 0.262 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                       ;
+--------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.577 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.024     ; 6.585      ;
; -5.577 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.024     ; 6.585      ;
; -5.539 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.567      ;
; -5.539 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.567      ;
; -5.522 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.555      ;
; -5.510 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.559      ;
; -5.505 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.550      ;
; -5.460 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.472      ;
; -5.460 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.472      ;
; -5.460 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.472      ;
; -5.453 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.024     ; 6.461      ;
; -5.453 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.024     ; 6.461      ;
; -5.448 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.472      ;
; -5.436 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.465      ;
; -5.436 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.465      ;
; -5.436 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.465      ;
; -5.436 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.465      ;
; -5.430 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.463      ;
; -5.430 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.463      ;
; -5.430 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.463      ;
; -5.430 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.463      ;
; -5.428 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.478      ;
; -5.415 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.443      ;
; -5.415 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.443      ;
; -5.414 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.421      ;
; -5.414 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.421      ;
; -5.411 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.449      ;
; -5.411 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.449      ;
; -5.411 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.449      ;
; -5.411 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.449      ;
; -5.409 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.448      ;
; -5.400 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.402      ;
; -5.400 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.402      ;
; -5.398 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.431      ;
; -5.389 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.429      ;
; -5.389 ; mips_control:ctr_mips|pstate.decode_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.429      ;
; -5.386 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.435      ;
; -5.381 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.013      ; 6.426      ;
; -5.376 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.403      ;
; -5.376 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.403      ;
; -5.373 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.380      ;
; -5.373 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.380      ;
; -5.362 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.384      ;
; -5.362 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.384      ;
; -5.359 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.391      ;
; -5.354 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.361      ;
; -5.354 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.361      ;
; -5.347 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.395      ;
; -5.345 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.347      ;
; -5.345 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.347      ;
; -5.345 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.372      ;
; -5.342 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.386      ;
; -5.336 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.348      ;
; -5.336 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.348      ;
; -5.336 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.020     ; 6.348      ;
; -5.335 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.362      ;
; -5.335 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.362      ;
; -5.333 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.376      ;
; -5.328 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.319      ;
; -5.328 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.319      ;
; -5.328 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.367      ;
; -5.324 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.348      ;
; -5.318 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.350      ;
; -5.316 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.343      ;
; -5.316 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.343      ;
; -5.314 ; reg:ir|sr_out[5]                           ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.305      ;
; -5.314 ; reg:ir|sr_out[5]                           ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.305      ;
; -5.312 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.341      ;
; -5.312 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.341      ;
; -5.312 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.341      ;
; -5.312 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.341      ;
; -5.307 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.329      ;
; -5.307 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.329      ;
; -5.306 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.339      ;
; -5.306 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.339      ;
; -5.306 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.339      ;
; -5.306 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.339      ;
; -5.306 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.354      ;
; -5.305 ; reg:ir|sr_out[1]                           ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.307      ;
; -5.305 ; reg:ir|sr_out[1]                           ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.307      ;
; -5.304 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.354      ;
; -5.301 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.345      ;
; -5.299 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.331      ;
; -5.297 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 6.308      ;
; -5.297 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.021     ; 6.308      ;
; -5.297 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.021     ; 6.308      ;
; -5.290 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.021     ; 6.301      ;
; -5.290 ; reg:ir|sr_out[3]                           ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.021     ; 6.301      ;
; -5.290 ; reg:ir|sr_out[28]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.317      ;
; -5.289 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.280      ;
; -5.289 ; reg:ir|sr_out[2]                           ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 6.280      ;
; -5.287 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.325      ;
; -5.287 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.325      ;
; -5.287 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.325      ;
; -5.287 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.325      ;
; -5.287 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.335      ;
; -5.285 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.308      ;
; -5.285 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.007      ; 6.324      ;
; -5.283 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.026     ; 6.289      ;
; -5.283 ; reg:ir|sr_out[30]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.026     ; 6.289      ;
+--------+--------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                              ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.643 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.683      ;
; -3.636 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.676      ;
; -3.629 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.675      ;
; -3.627 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.673      ;
; -3.619 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.659      ;
; -3.608 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.654      ;
; -3.588 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.628      ;
; -3.581 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.627      ;
; -3.581 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.621      ;
; -3.574 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.620      ;
; -3.572 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.618      ;
; -3.569 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.614      ;
; -3.565 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.617      ;
; -3.564 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.604      ;
; -3.553 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.604      ;
; -3.553 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.599      ;
; -3.550 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.595      ;
; -3.550 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.595      ;
; -3.549 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.589      ;
; -3.537 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.582      ;
; -3.534 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.585      ;
; -3.534 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.585      ;
; -3.533 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.578      ;
; -3.521 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.572      ;
; -3.518 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.558      ;
; -3.514 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.559      ;
; -3.505 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.545      ;
; -3.505 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.556      ;
; -3.500 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.546      ;
; -3.498 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.538      ;
; -3.498 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.543      ;
; -3.494 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.534      ;
; -3.491 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.537      ;
; -3.489 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.535      ;
; -3.486 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.537      ;
; -3.481 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.521      ;
; -3.470 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.516      ;
; -3.470 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.521      ;
; -3.466 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.517      ;
; -3.463 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.503      ;
; -3.457 ; mips_control:ctr_mips|pstate.fetch_st      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.503      ;
; -3.456 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.501      ;
; -3.452 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.497      ;
; -3.450 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.479      ;
; -3.447 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.498      ;
; -3.446 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.491      ;
; -3.445 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.491      ;
; -3.441 ; mips_control:ctr_mips|pstate.fetch_st      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.493      ;
; -3.437 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.482      ;
; -3.436 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.465      ;
; -3.434 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.469      ;
; -3.431 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.482      ;
; -3.429 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.469      ;
; -3.427 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.472      ;
; -3.424 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.475      ;
; -3.423 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.468      ;
; -3.422 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.462      ;
; -3.421 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.466      ;
; -3.420 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.455      ;
; -3.420 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.471      ;
; -3.418 ; reg:ir|sr_out[30]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.464      ;
; -3.415 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.461      ;
; -3.415 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.460      ;
; -3.413 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.459      ;
; -3.411 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.451      ;
; -3.411 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.440      ;
; -3.411 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.456      ;
; -3.410 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.455      ;
; -3.410 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.455      ;
; -3.409 ; reg:ir|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.438      ;
; -3.405 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.445      ;
; -3.405 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.456      ;
; -3.397 ; mips_control:ctr_mips|pstate.c_mem_add_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.448      ;
; -3.396 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.441      ;
; -3.394 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.440      ;
; -3.394 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.464      ;
; -3.393 ; reg:ir|sr_out[4]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.428      ;
; -3.392 ; mips_control:ctr_mips|pstate.arith_imm_st1 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.443      ;
; -3.383 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.418      ;
; -3.383 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.418      ;
; -3.381 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.433      ;
; -3.380 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.420      ;
; -3.378 ; mips_control:ctr_mips|pstate.rtype_ex_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.429      ;
; -3.374 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.420      ;
; -3.373 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.402      ;
; -3.373 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.402      ;
; -3.371 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.417      ;
; -3.366 ; reg:pc|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 4.442      ;
; -3.363 ; reg:ir|sr_out[28]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.409      ;
; -3.362 ; reg:ir|sr_out[31]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.408      ;
; -3.359 ; mips_control:ctr_mips|pstate.branch_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.404      ;
; -3.349 ; reg:ir|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.378      ;
; -3.346 ; mips_control:ctr_mips|pstate.decode_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.398      ;
; -3.345 ; reg:ir|sr_out[5]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.380      ;
; -3.344 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.379      ;
; -3.335 ; reg:ir|sr_out[27]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.375      ;
; -3.334 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.363      ;
; -3.333 ; reg:ir|sr_out[3]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 4.368      ;
; -3.328 ; reg:ir|sr_out[1]                           ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.368      ;
; -3.324 ; reg:ir|sr_out[29]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.353      ;
+--------+--------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                        ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; regbuf:rdm|sr_out[4]                       ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.239 ; breg:bcoreg|breg32_rtl_1_bypass[20]        ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; breg:bcoreg|breg32_rtl_1_bypass[42]        ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; breg:bcoreg|breg32_rtl_1_bypass[21]        ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[33]        ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; breg:bcoreg|breg32_rtl_1_bypass[37]        ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.254 ; reg:ir|sr_out[20]                          ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[22]        ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.301 ; breg:bcoreg|breg32_rtl_1_bypass[17]        ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.356 ; regbuf:rdm|sr_out[9]                       ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; mips_control:ctr_mips|pstate.decode_st     ; mips_control:ctr_mips|pstate.arith_imm_st1                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.511      ;
; 0.362 ; mips_control:ctr_mips|pstate.decode_st     ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.515      ;
; 0.364 ; mips_control:ctr_mips|pstate.arith_imm_st2 ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; breg:bcoreg|breg32_rtl_1_bypass[30]        ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; regbuf:regULA|sr_out[10]                   ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; breg:bcoreg|breg32_rtl_1_bypass[35]        ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; breg:bcoreg|breg32_rtl_1_bypass[35]        ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; breg:bcoreg|breg32_rtl_1_bypass[37]        ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; breg:bcoreg|breg32_rtl_1_bypass[34]        ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; breg:bcoreg|breg32_rtl_1_bypass[24]        ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.404 ; regbuf:rdm|sr_out[30]                      ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.556      ;
; 0.404 ; reg:ir|sr_out[10]                          ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.557      ;
; 0.405 ; regbuf:rdm|sr_out[7]                       ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.557      ;
; 0.455 ; regbuf:rdm|sr_out[31]                      ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; regbuf:regULA|sr_out[13]                   ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.471 ; regbuf:regULA|sr_out[23]                   ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.623      ;
; 0.479 ; mips_control:ctr_mips|pstate.jump_ex_st    ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.485 ; regbuf:rdm|sr_out[0]                       ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.637      ;
; 0.485 ; mips_control:ctr_mips|pstate.decode_st     ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.638      ;
; 0.498 ; regbuf:regULA|sr_out[11]                   ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.503 ; breg:bcoreg|breg32_rtl_0_bypass[11]        ; regbuf:rgA|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.025      ; 0.680      ;
; 0.528 ; mips_control:ctr_mips|pstate.ldreg_st      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.687      ;
; 0.529 ; mips_control:ctr_mips|pstate.ldreg_st      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.688      ;
; 0.534 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; mips_control:ctr_mips|pstate.fetch_st      ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.541 ; regbuf:regULA|sr_out[10]                   ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.551 ; regbuf:regULA|sr_out[3]                    ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.705      ;
; 0.574 ; breg:bcoreg|breg32_rtl_1_bypass[40]        ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.579 ; regbuf:rgA|sr_out[25]                      ; regbuf:regULA|sr_out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.585 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.743      ;
; 0.594 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 0.740      ;
; 0.602 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 0.770      ;
; 0.605 ; regbuf:regULA|sr_out[25]                   ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; regbuf:rdm|sr_out[15]                      ; breg:bcoreg|breg32_rtl_1_bypass[26]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.617 ; reg:ir|sr_out[15]                          ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.016     ; 0.753      ;
; 0.619 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 0.776      ;
; 0.620 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 0.777      ;
; 0.621 ; breg:bcoreg|breg32_rtl_1_bypass[26]        ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.770      ;
; 0.621 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 0.778      ;
; 0.622 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 0.779      ;
; 0.633 ; regbuf:regULA|sr_out[17]                   ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.021     ; 0.764      ;
; 0.635 ; regbuf:regULA|sr_out[6]                    ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; -0.026     ; 0.761      ;
; 0.643 ; regbuf:rdm|sr_out[27]                      ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.790      ;
; 0.649 ; regbuf:rdm|sr_out[23]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.851      ;
; 0.652 ; reg:ir|sr_out[12]                          ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.017      ; 0.821      ;
; 0.653 ; regbuf:regULA|sr_out[20]                   ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.803      ;
; 0.655 ; regbuf:regULA|sr_out[11]                   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.809      ;
; 0.656 ; reg:pc|sr_out[25]                          ; regbuf:regULA|sr_out[25]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.672 ; breg:bcoreg|breg32_rtl_1_bypass[38]        ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.031      ; 0.855      ;
; 0.681 ; breg:bcoreg|breg32_rtl_1_bypass[14]        ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.007      ; 0.840      ;
; 0.684 ; breg:bcoreg|breg32_rtl_1_bypass[29]        ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.022      ; 0.858      ;
; 0.687 ; breg:bcoreg|breg32_rtl_1_bypass[28]        ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 0.830      ;
; 0.691 ; regbuf:rdm|sr_out[30]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.892      ;
; 0.697 ; reg:pc|sr_out[13]                          ; regbuf:regULA|sr_out[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.701 ; regbuf:rgA|sr_out[10]                      ; regbuf:regULA|sr_out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.853      ;
; 0.705 ; regbuf:rdm|sr_out[8]                       ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.013     ; 0.844      ;
; 0.709 ; regbuf:regULA|sr_out[15]                   ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.849      ;
; 0.710 ; regbuf:rdm|sr_out[16]                      ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.855      ;
; 0.713 ; reg:ir|sr_out[17]                          ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.865      ;
; 0.714 ; regbuf:regULA|sr_out[26]                   ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.860      ;
; 0.720 ; breg:bcoreg|breg32_rtl_1_bypass[12]        ; regbuf:rgA|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.016      ; 0.888      ;
; 0.722 ; regbuf:rgA|sr_out[27]                      ; regbuf:regULA|sr_out[27]                                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 0.879      ;
; 0.723 ; regbuf:regULA|sr_out[11]                   ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.896      ;
; 0.724 ; mips_control:ctr_mips|pstate.branch_ex_st  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.888      ;
; 0.727 ; regbuf:regULA|sr_out[5]                    ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; -0.014     ; 0.865      ;
; 0.731 ; breg:bcoreg|breg32_rtl_1_bypass[18]        ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.732 ; mips_control:ctr_mips|pstate.jump_ex_st    ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.878      ;
; 0.738 ; reg:ir|sr_out[29]                          ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.890      ;
; 0.744 ; breg:bcoreg|breg32_rtl_1_bypass[32]        ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.904      ;
; 0.745 ; breg:bcoreg|breg32_rtl_1_bypass[12]        ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.020     ; 0.877      ;
; 0.746 ; reg:ir|sr_out[25]                          ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.937      ;
; 0.747 ; breg:bcoreg|breg32_rtl_1_bypass[38]        ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.024      ; 0.923      ;
; 0.747 ; reg:ir|sr_out[29]                          ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.749 ; regbuf:rgA|sr_out[25]                      ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.753 ; regbuf:rgA|sr_out[11]                      ; regbuf:regULA|sr_out[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.754 ; reg:ir|sr_out[30]                          ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.011      ; 0.917      ;
; 0.755 ; reg:ir|sr_out[30]                          ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.011      ; 0.918      ;
; 0.756 ; regbuf:rdm|sr_out[31]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.940      ;
; 0.757 ; reg:pc|sr_out[10]                          ; regbuf:regULA|sr_out[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.762 ; regbuf:regULA|sr_out[6]                    ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.026     ; 0.888      ;
; 0.767 ; regbuf:rdm|sr_out[2]                       ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.016      ; 0.935      ;
; 0.771 ; breg:bcoreg|breg32_rtl_1_bypass[24]        ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.027      ; 0.950      ;
; 0.772 ; mips_control:ctr_mips|pstate.ldreg_st      ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; -0.006     ; 0.918      ;
; 0.775 ; regbuf:rdm|sr_out[25]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ; clk          ; clk         ; 0.000        ; 0.066      ; 0.979      ;
; 0.780 ; mips_control:ctr_mips|pstate.arith_imm_st2 ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.067      ; 0.985      ;
; 0.780 ; reg:pc|sr_out[11]                          ; regbuf:regULA|sr_out[11]                                                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 0.930      ;
; 0.782 ; breg:bcoreg|breg32_rtl_1_bypass[39]        ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 0.922      ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.262 ; regbuf:rgB|sr_out[16]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.457      ;
; 0.383 ; regbuf:rgB|sr_out[15]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.581      ;
; 0.384 ; regbuf:rgB|sr_out[13]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.585      ;
; 0.387 ; regbuf:rgB|sr_out[14]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.582      ;
; 0.389 ; regbuf:rgB|sr_out[12]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.587      ;
; 0.392 ; regbuf:rgB|sr_out[22]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.583      ;
; 0.394 ; regbuf:rgB|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.578      ;
; 0.398 ; regbuf:rgB|sr_out[18]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.596      ;
; 0.398 ; regbuf:rgB|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.582      ;
; 0.404 ; regbuf:rgB|sr_out[10]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.602      ;
; 0.406 ; regbuf:rgB|sr_out[19]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.599      ;
; 0.410 ; regbuf:rgB|sr_out[11]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.611      ;
; 0.411 ; regbuf:rgB|sr_out[31]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.602      ;
; 0.431 ; regbuf:rgB|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 0.609      ;
; 0.523 ; regbuf:rgB|sr_out[0]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 0.741      ;
; 0.524 ; regbuf:rgB|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.708      ;
; 0.524 ; regbuf:rgB|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 0.742      ;
; 0.525 ; regbuf:rgB|sr_out[1]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 0.744      ;
; 0.537 ; regbuf:rgB|sr_out[20]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.730      ;
; 0.568 ; regbuf:rgB|sr_out[29]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 0.747      ;
; 0.581 ; regbuf:rgB|sr_out[26]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 0.751      ;
; 0.583 ; regbuf:rgB|sr_out[2]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 0.801      ;
; 0.625 ; regbuf:rgB|sr_out[17]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 0.812      ;
; 0.649 ; regbuf:rgB|sr_out[21]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.840      ;
; 0.661 ; regbuf:rgB|sr_out[30]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.857      ;
; 0.671 ; regbuf:rgB|sr_out[23]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.875      ;
; 0.691 ; regbuf:rgB|sr_out[24]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 0.861      ;
; 0.713 ; regbuf:rgB|sr_out[25]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 0.883      ;
; 0.715 ; regbuf:rgB|sr_out[27]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 0.885      ;
; 0.832 ; regbuf:rgB|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.016      ;
; 0.842 ; regbuf:rgB|sr_out[9]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.040      ;
; 0.909 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.120      ;
; 0.918 ; regbuf:rgB|sr_out[28]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.086      ;
; 0.962 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.136      ;
; 1.040 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.245      ;
; 1.058 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.263      ;
; 1.062 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.236      ;
; 1.062 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.236      ;
; 1.065 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.276      ;
; 1.079 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.253      ;
; 1.090 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.258      ;
; 1.090 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.258      ;
; 1.095 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.263      ;
; 1.103 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.277      ;
; 1.132 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.300      ;
; 1.139 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.313      ;
; 1.156 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.324      ;
; 1.161 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.335      ;
; 1.202 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.391      ;
; 1.207 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.402      ;
; 1.210 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.388      ;
; 1.216 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.421      ;
; 1.226 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.437      ;
; 1.236 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.410      ;
; 1.238 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.410      ;
; 1.254 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.422      ;
; 1.257 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.425      ;
; 1.267 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.441      ;
; 1.286 ; regbuf:rgA|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.497      ;
; 1.299 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.467      ;
; 1.319 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.504      ;
; 1.334 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.508      ;
; 1.337 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.516      ;
; 1.344 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.555      ;
; 1.350 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.518      ;
; 1.372 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.546      ;
; 1.390 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.558      ;
; 1.417 ; regbuf:rgA|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.622      ;
; 1.465 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.633      ;
; 1.475 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.680      ;
; 1.488 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.656      ;
; 1.493 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.667      ;
; 1.554 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.744      ;
; 1.572 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.756      ;
; 1.590 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.764      ;
; 1.603 ; regbuf:rgA|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.794      ;
; 1.613 ; regbuf:rgA|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.810      ;
; 1.655 ; regbuf:rgB|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.846      ;
; 1.676 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.881      ;
; 1.686 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.897      ;
; 1.721 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.889      ;
; 1.721 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.911      ;
; 1.730 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.904      ;
; 1.746 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.914      ;
; 1.764 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.954      ;
; 1.786 ; regbuf:rgB|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.971      ;
; 1.790 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.958      ;
; 1.792 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.976      ;
; 1.797 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.982      ;
; 1.800 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.974      ;
; 1.811 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.985      ;
; 1.817 ; reg:ir|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.008      ;
; 1.842 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.020      ;
; 1.850 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.035      ;
; 1.852 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.036      ;
; 1.860 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.032      ;
; 1.869 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.037      ;
; 1.876 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.050      ;
; 1.878 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.057      ;
; 1.881 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.066      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.391 ; 1.391 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.056 ; -0.056 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.323 ; 10.323 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.575  ; 9.575  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.374  ; 8.374  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.892  ; 8.892  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.517  ; 8.517  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.976  ; 8.976  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.026  ; 9.026  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.854  ; 8.854  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.244  ; 9.244  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.875  ; 8.875  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.324  ; 9.324  ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.994  ; 8.994  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.264  ; 9.264  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.215  ; 9.215  ; Rise       ; clk             ;
;  data[13] ; clk        ; 8.786  ; 8.786  ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.736  ; 8.736  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.960  ; 8.960  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.482  ; 9.482  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.229  ; 9.229  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.359  ; 9.359  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.167  ; 9.167  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.918  ; 8.918  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.270  ; 8.270  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.153  ; 9.153  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.323 ; 10.323 ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.820  ; 8.820  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.323  ; 9.323  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.687  ; 9.687  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.317  ; 9.317  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.067  ; 9.067  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.533  ; 9.533  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.646  ; 9.646  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.807  ; 7.807  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.925  ; 6.925  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.430  ; 7.430  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.807  ; 7.807  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.680  ; 6.680  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.046  ; 7.046  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.303  ; 7.303  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.581  ; 7.581  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.920  ; 6.920  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.869  ; 6.869  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.186  ; 7.186  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.208  ; 7.208  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.907  ; 6.907  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.914  ; 6.914  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.149  ; 7.149  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.857  ; 6.857  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.557  ; 7.557  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.254  ; 7.254  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.168  ; 7.168  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.388  ; 7.388  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.158  ; 7.158  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.667  ; 7.667  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.269  ; 7.269  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.498  ; 7.498  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.787  ; 7.787  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.582  ; 6.582  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.019  ; 7.019  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.044  ; 7.044  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.054  ; 7.054  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.263  ; 7.263  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.668  ; 6.668  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.673  ; 7.673  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.247  ; 7.247  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.540 ; 4.540 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.881 ; 4.881 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.501 ; 5.501 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.468 ; 5.468 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.551 ; 4.551 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.219 ; 6.219 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.713 ; 4.713 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.882 ; 4.882 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.492 ; 5.492 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.972 ; 4.972 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.352 ; 5.352 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.574 ; 5.574 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.289 ; 5.289 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.570 ; 5.570 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.953 ; 4.953 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.111 ; 5.111 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.044 ; 5.044 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.161 ; 5.161 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.381 ; 5.381 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.482 ; 5.482 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.693 ; 5.693 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.540 ; 4.540 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.240 ; 5.240 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.329 ; 5.329 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.430 ; 5.430 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.117 ; 5.117 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.258 ; 5.258 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.582 ; 6.582 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.925 ; 6.925 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.430 ; 7.430 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.807 ; 7.807 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.680 ; 6.680 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.046 ; 7.046 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.303 ; 7.303 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.581 ; 7.581 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.920 ; 6.920 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.869 ; 6.869 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.186 ; 7.186 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.208 ; 7.208 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.907 ; 6.907 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.914 ; 6.914 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.149 ; 7.149 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.857 ; 6.857 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.557 ; 7.557 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.254 ; 7.254 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.168 ; 7.168 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.388 ; 7.388 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.158 ; 7.158 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.667 ; 7.667 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.269 ; 7.269 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.498 ; 7.498 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.787 ; 7.787 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.582 ; 6.582 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.019 ; 7.019 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.044 ; 7.044 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.054 ; 7.054 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.263 ; 7.263 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.668 ; 6.668 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.673 ; 7.673 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.247 ; 7.247 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.628 ; 4.628 ; 4.628 ; 4.628 ;
; debug[0]   ; data[1]     ; 5.245 ; 5.245 ; 5.245 ; 5.245 ;
; debug[0]   ; data[2]     ; 5.039 ; 5.039 ; 5.039 ; 5.039 ;
; debug[0]   ; data[3]     ; 4.373 ; 4.373 ; 4.373 ; 4.373 ;
; debug[0]   ; data[4]     ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; debug[0]   ; data[5]     ; 5.740 ; 5.740 ; 5.740 ; 5.740 ;
; debug[0]   ; data[6]     ; 4.713 ; 4.713 ; 4.713 ; 4.713 ;
; debug[0]   ; data[7]     ; 4.492 ; 4.492 ; 4.492 ; 4.492 ;
; debug[0]   ; data[8]     ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; debug[0]   ; data[9]     ; 4.506 ; 4.506 ; 4.506 ; 4.506 ;
; debug[0]   ; data[10]    ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; debug[0]   ; data[11]    ; 4.263 ; 4.263 ; 4.263 ; 4.263 ;
; debug[0]   ; data[12]    ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; debug[0]   ; data[13]    ; 4.487 ; 4.487 ; 4.487 ; 4.487 ;
; debug[0]   ; data[14]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[0]   ; data[15]    ; 5.046 ; 5.046 ; 5.046 ; 5.046 ;
; debug[0]   ; data[16]    ; 4.977 ; 4.977 ; 4.977 ; 4.977 ;
; debug[0]   ; data[17]    ; 4.126 ; 4.126 ; 4.126 ; 4.126 ;
; debug[0]   ; data[18]    ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; debug[0]   ; data[19]    ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; debug[0]   ; data[20]    ; 5.350 ; 5.350 ; 5.350 ; 5.350 ;
; debug[0]   ; data[21]    ; 5.333 ; 5.333 ; 5.333 ; 5.333 ;
; debug[0]   ; data[22]    ; 5.077 ; 5.077 ; 5.077 ; 5.077 ;
; debug[0]   ; data[23]    ; 4.917 ; 4.917 ; 4.917 ; 4.917 ;
; debug[0]   ; data[24]    ; 5.428 ; 5.428 ; 5.428 ; 5.428 ;
; debug[0]   ; data[25]    ; 4.602 ; 4.602 ; 4.602 ; 4.602 ;
; debug[0]   ; data[26]    ; 5.383 ; 5.383 ; 5.383 ; 5.383 ;
; debug[0]   ; data[27]    ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; debug[0]   ; data[28]    ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; debug[0]   ; data[29]    ; 5.344 ; 5.344 ; 5.344 ; 5.344 ;
; debug[0]   ; data[30]    ; 4.965 ; 4.965 ; 4.965 ; 4.965 ;
; debug[0]   ; data[31]    ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; debug[1]   ; data[0]     ; 4.285 ; 4.285 ; 4.285 ; 4.285 ;
; debug[1]   ; data[1]     ; 4.907 ; 4.907 ; 4.907 ; 4.907 ;
; debug[1]   ; data[2]     ; 4.844 ; 4.844 ; 4.844 ; 4.844 ;
; debug[1]   ; data[3]     ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; debug[1]   ; data[4]     ; 4.335 ; 4.335 ; 4.335 ; 4.335 ;
; debug[1]   ; data[5]     ; 5.206 ; 5.206 ; 5.206 ; 5.206 ;
; debug[1]   ; data[6]     ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; debug[1]   ; data[7]     ; 4.574 ; 4.574 ; 4.574 ; 4.574 ;
; debug[1]   ; data[8]     ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; debug[1]   ; data[9]     ; 4.696 ; 4.696 ; 4.696 ; 4.696 ;
; debug[1]   ; data[10]    ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; debug[1]   ; data[11]    ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; debug[1]   ; data[12]    ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; debug[1]   ; data[13]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; debug[1]   ; data[14]    ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; debug[1]   ; data[15]    ; 5.087 ; 5.087 ; 5.087 ; 5.087 ;
; debug[1]   ; data[16]    ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; debug[1]   ; data[17]    ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; debug[1]   ; data[18]    ; 4.623 ; 4.623 ; 4.623 ; 4.623 ;
; debug[1]   ; data[19]    ; 4.436 ; 4.436 ; 4.436 ; 4.436 ;
; debug[1]   ; data[20]    ; 5.005 ; 5.005 ; 5.005 ; 5.005 ;
; debug[1]   ; data[21]    ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; debug[1]   ; data[22]    ; 4.459 ; 4.459 ; 4.459 ; 4.459 ;
; debug[1]   ; data[23]    ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; debug[1]   ; data[24]    ; 5.001 ; 5.001 ; 5.001 ; 5.001 ;
; debug[1]   ; data[25]    ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[26]    ; 4.607 ; 4.607 ; 4.607 ; 4.607 ;
; debug[1]   ; data[27]    ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; debug[1]   ; data[28]    ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; debug[1]   ; data[29]    ; 5.122 ; 5.122 ; 5.122 ; 5.122 ;
; debug[1]   ; data[30]    ; 4.736 ; 4.736 ; 4.736 ; 4.736 ;
; debug[1]   ; data[31]    ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.628 ; 4.628 ; 4.628 ; 4.628 ;
; debug[0]   ; data[1]     ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; debug[0]   ; data[2]     ; 5.039 ; 5.039 ; 5.039 ; 5.039 ;
; debug[0]   ; data[3]     ; 4.119 ; 4.119 ; 4.119 ; 4.119 ;
; debug[0]   ; data[4]     ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; debug[0]   ; data[5]     ; 5.187 ; 5.187 ; 5.187 ; 5.187 ;
; debug[0]   ; data[6]     ; 4.713 ; 4.713 ; 4.713 ; 4.713 ;
; debug[0]   ; data[7]     ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; debug[0]   ; data[8]     ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; debug[0]   ; data[9]     ; 4.350 ; 4.350 ; 4.350 ; 4.350 ;
; debug[0]   ; data[10]    ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; debug[0]   ; data[11]    ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; debug[0]   ; data[12]    ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; debug[0]   ; data[13]    ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; debug[0]   ; data[14]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[0]   ; data[15]    ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; debug[0]   ; data[16]    ; 4.977 ; 4.977 ; 4.977 ; 4.977 ;
; debug[0]   ; data[17]    ; 4.089 ; 4.089 ; 4.089 ; 4.089 ;
; debug[0]   ; data[18]    ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; debug[0]   ; data[19]    ; 4.141 ; 4.141 ; 4.141 ; 4.141 ;
; debug[0]   ; data[20]    ; 5.350 ; 5.350 ; 5.350 ; 5.350 ;
; debug[0]   ; data[21]    ; 4.609 ; 4.609 ; 4.609 ; 4.609 ;
; debug[0]   ; data[22]    ; 5.077 ; 5.077 ; 5.077 ; 5.077 ;
; debug[0]   ; data[23]    ; 4.547 ; 4.547 ; 4.547 ; 4.547 ;
; debug[0]   ; data[24]    ; 5.428 ; 5.428 ; 5.428 ; 5.428 ;
; debug[0]   ; data[25]    ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; debug[0]   ; data[26]    ; 5.383 ; 5.383 ; 5.383 ; 5.383 ;
; debug[0]   ; data[27]    ; 4.411 ; 4.411 ; 4.411 ; 4.411 ;
; debug[0]   ; data[28]    ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; debug[0]   ; data[29]    ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; debug[0]   ; data[30]    ; 4.965 ; 4.965 ; 4.965 ; 4.965 ;
; debug[0]   ; data[31]    ; 4.991 ; 4.991 ; 4.991 ; 4.991 ;
; debug[1]   ; data[0]     ; 4.030 ; 4.030 ; 4.030 ; 4.030 ;
; debug[1]   ; data[1]     ; 4.907 ; 4.907 ; 4.907 ; 4.907 ;
; debug[1]   ; data[2]     ; 4.634 ; 4.634 ; 4.634 ; 4.634 ;
; debug[1]   ; data[3]     ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; debug[1]   ; data[4]     ; 3.926 ; 3.926 ; 3.926 ; 3.926 ;
; debug[1]   ; data[5]     ; 5.206 ; 5.206 ; 5.206 ; 5.206 ;
; debug[1]   ; data[6]     ; 4.042 ; 4.042 ; 4.042 ; 4.042 ;
; debug[1]   ; data[7]     ; 4.574 ; 4.574 ; 4.574 ; 4.574 ;
; debug[1]   ; data[8]     ; 3.935 ; 3.935 ; 3.935 ; 3.935 ;
; debug[1]   ; data[9]     ; 4.696 ; 4.696 ; 4.696 ; 4.696 ;
; debug[1]   ; data[10]    ; 4.061 ; 4.061 ; 4.061 ; 4.061 ;
; debug[1]   ; data[11]    ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; debug[1]   ; data[12]    ; 4.138 ; 4.138 ; 4.138 ; 4.138 ;
; debug[1]   ; data[13]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; debug[1]   ; data[14]    ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; debug[1]   ; data[15]    ; 5.087 ; 5.087 ; 5.087 ; 5.087 ;
; debug[1]   ; data[16]    ; 4.583 ; 4.583 ; 4.583 ; 4.583 ;
; debug[1]   ; data[17]    ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; debug[1]   ; data[18]    ; 4.338 ; 4.338 ; 4.338 ; 4.338 ;
; debug[1]   ; data[19]    ; 4.436 ; 4.436 ; 4.436 ; 4.436 ;
; debug[1]   ; data[20]    ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; debug[1]   ; data[21]    ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; debug[1]   ; data[22]    ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; debug[1]   ; data[23]    ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; debug[1]   ; data[24]    ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; debug[1]   ; data[25]    ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[26]    ; 4.437 ; 4.437 ; 4.437 ; 4.437 ;
; debug[1]   ; data[27]    ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; debug[1]   ; data[28]    ; 4.048 ; 4.048 ; 4.048 ; 4.048 ;
; debug[1]   ; data[29]    ; 5.122 ; 5.122 ; 5.122 ; 5.122 ;
; debug[1]   ; data[30]    ; 4.510 ; 4.510 ; 4.510 ; 4.510 ;
; debug[1]   ; data[31]    ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.313   ; 0.236 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.313   ; 0.236 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -9.626    ; 0.262 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1899.143 ; 0.0   ; 0.0      ; 0.0     ; -1060.86            ;
;  clk             ; -1704.698 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -194.445  ; 0.000 ; N/A      ; N/A     ; -329.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.357 ; 3.357 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.056 ; -0.056 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.057 ; 21.057 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.237 ; 19.237 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 16.955 ; 16.955 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.217 ; 18.217 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.385 ; 17.385 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.364 ; 18.364 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.426 ; 18.426 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.097 ; 18.097 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 18.760 ; 18.760 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.236 ; 18.236 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.036 ; 19.036 ; Rise       ; clk             ;
;  data[10] ; clk        ; 18.456 ; 18.456 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.892 ; 18.892 ; Rise       ; clk             ;
;  data[12] ; clk        ; 18.985 ; 18.985 ; Rise       ; clk             ;
;  data[13] ; clk        ; 17.898 ; 17.898 ; Rise       ; clk             ;
;  data[14] ; clk        ; 17.930 ; 17.930 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.287 ; 18.287 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.422 ; 19.422 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.590 ; 18.590 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.063 ; 19.063 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.520 ; 18.520 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.189 ; 18.189 ; Rise       ; clk             ;
;  data[21] ; clk        ; 16.548 ; 16.548 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.428 ; 18.428 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.400 ; 18.400 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.057 ; 21.057 ; Rise       ; clk             ;
;  data[25] ; clk        ; 17.751 ; 17.751 ; Rise       ; clk             ;
;  data[26] ; clk        ; 18.749 ; 18.749 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.820 ; 19.820 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.723 ; 18.723 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.177 ; 18.177 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.253 ; 19.253 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.327 ; 19.327 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.059 ; 14.059 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.173 ; 12.173 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.232 ; 13.232 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 14.059 ; 14.059 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.738 ; 11.738 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.410 ; 12.410 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.968 ; 12.968 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.496 ; 13.496 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.207 ; 12.207 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.080 ; 12.080 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.686 ; 12.686 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.832 ; 12.832 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.158 ; 12.158 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.671 ; 12.671 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.083 ; 12.083 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.560 ; 13.560 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.920 ; 12.920 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.737 ; 12.737 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.219 ; 13.219 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.719 ; 12.719 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.758 ; 13.758 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.997 ; 12.997 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.315 ; 13.315 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.877 ; 13.877 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.452 ; 11.452 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.374 ; 12.374 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.344 ; 12.344 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.638 ; 12.638 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.850 ; 12.850 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.625 ; 11.625 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.715 ; 13.715 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.850 ; 12.850 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.540 ; 4.540 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.881 ; 4.881 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.501 ; 5.501 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.468 ; 5.468 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.551 ; 4.551 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.780 ; 4.780 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 6.219 ; 6.219 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.713 ; 4.713 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.882 ; 4.882 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.492 ; 5.492 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.972 ; 4.972 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.352 ; 5.352 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.574 ; 5.574 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.289 ; 5.289 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.570 ; 5.570 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.953 ; 4.953 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.111 ; 5.111 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.044 ; 5.044 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.161 ; 5.161 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.381 ; 5.381 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.482 ; 5.482 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.670 ; 5.670 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.693 ; 5.693 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.540 ; 4.540 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.240 ; 5.240 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.329 ; 5.329 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.430 ; 5.430 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.117 ; 5.117 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.258 ; 5.258 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.582 ; 6.582 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.925 ; 6.925 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.430 ; 7.430 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.807 ; 7.807 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.680 ; 6.680 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.046 ; 7.046 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.303 ; 7.303 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.581 ; 7.581 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.920 ; 6.920 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.869 ; 6.869 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.186 ; 7.186 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.208 ; 7.208 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.907 ; 6.907 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.914 ; 6.914 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.149 ; 7.149 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.857 ; 6.857 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.557 ; 7.557 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.254 ; 7.254 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.168 ; 7.168 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.388 ; 7.388 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.158 ; 7.158 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.667 ; 7.667 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.269 ; 7.269 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.498 ; 7.498 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.787 ; 7.787 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.582 ; 6.582 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.019 ; 7.019 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.044 ; 7.044 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.054 ; 7.054 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.263 ; 7.263 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.668 ; 6.668 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.673 ; 7.673 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.247 ; 7.247 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.943  ; 8.943  ; 8.943  ; 8.943  ;
; debug[0]   ; data[1]     ; 10.264 ; 10.264 ; 10.264 ; 10.264 ;
; debug[0]   ; data[2]     ; 9.790  ; 9.790  ; 9.790  ; 9.790  ;
; debug[0]   ; data[3]     ; 8.477  ; 8.477  ; 8.477  ; 8.477  ;
; debug[0]   ; data[4]     ; 9.468  ; 9.468  ; 9.468  ; 9.468  ;
; debug[0]   ; data[5]     ; 11.369 ; 11.369 ; 11.369 ; 11.369 ;
; debug[0]   ; data[6]     ; 9.163  ; 9.163  ; 9.163  ; 9.163  ;
; debug[0]   ; data[7]     ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; debug[0]   ; data[8]     ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; debug[0]   ; data[9]     ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; debug[0]   ; data[10]    ; 9.094  ; 9.094  ; 9.094  ; 9.094  ;
; debug[0]   ; data[11]    ; 8.212  ; 8.212  ; 8.212  ; 8.212  ;
; debug[0]   ; data[12]    ; 8.864  ; 8.864  ; 8.864  ; 8.864  ;
; debug[0]   ; data[13]    ; 8.656  ; 8.656  ; 8.656  ; 8.656  ;
; debug[0]   ; data[14]    ; 8.387  ; 8.387  ; 8.387  ; 8.387  ;
; debug[0]   ; data[15]    ; 9.838  ; 9.838  ; 9.838  ; 9.838  ;
; debug[0]   ; data[16]    ; 9.764  ; 9.764  ; 9.764  ; 9.764  ;
; debug[0]   ; data[17]    ; 7.915  ; 7.915  ; 7.915  ; 7.915  ;
; debug[0]   ; data[18]    ; 8.451  ; 8.451  ; 8.451  ; 8.451  ;
; debug[0]   ; data[19]    ; 7.990  ; 7.990  ; 7.990  ; 7.990  ;
; debug[0]   ; data[20]    ; 10.524 ; 10.524 ; 10.524 ; 10.524 ;
; debug[0]   ; data[21]    ; 10.579 ; 10.579 ; 10.579 ; 10.579 ;
; debug[0]   ; data[22]    ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; debug[0]   ; data[23]    ; 9.546  ; 9.546  ; 9.546  ; 9.546  ;
; debug[0]   ; data[24]    ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; debug[0]   ; data[25]    ; 8.874  ; 8.874  ; 8.874  ; 8.874  ;
; debug[0]   ; data[26]    ; 10.475 ; 10.475 ; 10.475 ; 10.475 ;
; debug[0]   ; data[27]    ; 9.210  ; 9.210  ; 9.210  ; 9.210  ;
; debug[0]   ; data[28]    ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; debug[0]   ; data[29]    ; 10.494 ; 10.494 ; 10.494 ; 10.494 ;
; debug[0]   ; data[30]    ; 9.752  ; 9.752  ; 9.752  ; 9.752  ;
; debug[0]   ; data[31]    ; 10.121 ; 10.121 ; 10.121 ; 10.121 ;
; debug[1]   ; data[0]     ; 8.408  ; 8.408  ; 8.408  ; 8.408  ;
; debug[1]   ; data[1]     ; 9.726  ; 9.726  ; 9.726  ; 9.726  ;
; debug[1]   ; data[2]     ; 9.518  ; 9.518  ; 9.518  ; 9.518  ;
; debug[1]   ; data[3]     ; 8.318  ; 8.318  ; 8.318  ; 8.318  ;
; debug[1]   ; data[4]     ; 8.482  ; 8.482  ; 8.482  ; 8.482  ;
; debug[1]   ; data[5]     ; 10.337 ; 10.337 ; 10.337 ; 10.337 ;
; debug[1]   ; data[6]     ; 8.002  ; 8.002  ; 8.002  ; 8.002  ;
; debug[1]   ; data[7]     ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; debug[1]   ; data[8]     ; 8.138  ; 8.138  ; 8.138  ; 8.138  ;
; debug[1]   ; data[9]     ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; debug[1]   ; data[10]    ; 8.878  ; 8.878  ; 8.878  ; 8.878  ;
; debug[1]   ; data[11]    ; 8.698  ; 8.698  ; 8.698  ; 8.698  ;
; debug[1]   ; data[12]    ; 8.426  ; 8.426  ; 8.426  ; 8.426  ;
; debug[1]   ; data[13]    ; 8.120  ; 8.120  ; 8.120  ; 8.120  ;
; debug[1]   ; data[14]    ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; debug[1]   ; data[15]    ; 10.053 ; 10.053 ; 10.053 ; 10.053 ;
; debug[1]   ; data[16]    ; 9.410  ; 9.410  ; 9.410  ; 9.410  ;
; debug[1]   ; data[17]    ; 8.503  ; 8.503  ; 8.503  ; 8.503  ;
; debug[1]   ; data[18]    ; 9.152  ; 9.152  ; 9.152  ; 9.152  ;
; debug[1]   ; data[19]    ; 8.719  ; 8.719  ; 8.719  ; 8.719  ;
; debug[1]   ; data[20]    ; 9.951  ; 9.951  ; 9.951  ; 9.951  ;
; debug[1]   ; data[21]    ; 9.985  ; 9.985  ; 9.985  ; 9.985  ;
; debug[1]   ; data[22]    ; 8.673  ; 8.673  ; 8.673  ; 8.673  ;
; debug[1]   ; data[23]    ; 8.922  ; 8.922  ; 8.922  ; 8.922  ;
; debug[1]   ; data[24]    ; 9.944  ; 9.944  ; 9.944  ; 9.944  ;
; debug[1]   ; data[25]    ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; debug[1]   ; data[26]    ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; debug[1]   ; data[27]    ; 9.155  ; 9.155  ; 9.155  ; 9.155  ;
; debug[1]   ; data[28]    ; 9.297  ; 9.297  ; 9.297  ; 9.297  ;
; debug[1]   ; data[29]    ; 10.122 ; 10.122 ; 10.122 ; 10.122 ;
; debug[1]   ; data[30]    ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; debug[1]   ; data[31]    ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.628 ; 4.628 ; 4.628 ; 4.628 ;
; debug[0]   ; data[1]     ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; debug[0]   ; data[2]     ; 5.039 ; 5.039 ; 5.039 ; 5.039 ;
; debug[0]   ; data[3]     ; 4.119 ; 4.119 ; 4.119 ; 4.119 ;
; debug[0]   ; data[4]     ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; debug[0]   ; data[5]     ; 5.187 ; 5.187 ; 5.187 ; 5.187 ;
; debug[0]   ; data[6]     ; 4.713 ; 4.713 ; 4.713 ; 4.713 ;
; debug[0]   ; data[7]     ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; debug[0]   ; data[8]     ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; debug[0]   ; data[9]     ; 4.350 ; 4.350 ; 4.350 ; 4.350 ;
; debug[0]   ; data[10]    ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; debug[0]   ; data[11]    ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; debug[0]   ; data[12]    ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; debug[0]   ; data[13]    ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; debug[0]   ; data[14]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[0]   ; data[15]    ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; debug[0]   ; data[16]    ; 4.977 ; 4.977 ; 4.977 ; 4.977 ;
; debug[0]   ; data[17]    ; 4.089 ; 4.089 ; 4.089 ; 4.089 ;
; debug[0]   ; data[18]    ; 4.370 ; 4.370 ; 4.370 ; 4.370 ;
; debug[0]   ; data[19]    ; 4.141 ; 4.141 ; 4.141 ; 4.141 ;
; debug[0]   ; data[20]    ; 5.350 ; 5.350 ; 5.350 ; 5.350 ;
; debug[0]   ; data[21]    ; 4.609 ; 4.609 ; 4.609 ; 4.609 ;
; debug[0]   ; data[22]    ; 5.077 ; 5.077 ; 5.077 ; 5.077 ;
; debug[0]   ; data[23]    ; 4.547 ; 4.547 ; 4.547 ; 4.547 ;
; debug[0]   ; data[24]    ; 5.428 ; 5.428 ; 5.428 ; 5.428 ;
; debug[0]   ; data[25]    ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; debug[0]   ; data[26]    ; 5.383 ; 5.383 ; 5.383 ; 5.383 ;
; debug[0]   ; data[27]    ; 4.411 ; 4.411 ; 4.411 ; 4.411 ;
; debug[0]   ; data[28]    ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; debug[0]   ; data[29]    ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; debug[0]   ; data[30]    ; 4.965 ; 4.965 ; 4.965 ; 4.965 ;
; debug[0]   ; data[31]    ; 4.991 ; 4.991 ; 4.991 ; 4.991 ;
; debug[1]   ; data[0]     ; 4.030 ; 4.030 ; 4.030 ; 4.030 ;
; debug[1]   ; data[1]     ; 4.907 ; 4.907 ; 4.907 ; 4.907 ;
; debug[1]   ; data[2]     ; 4.634 ; 4.634 ; 4.634 ; 4.634 ;
; debug[1]   ; data[3]     ; 4.236 ; 4.236 ; 4.236 ; 4.236 ;
; debug[1]   ; data[4]     ; 3.926 ; 3.926 ; 3.926 ; 3.926 ;
; debug[1]   ; data[5]     ; 5.206 ; 5.206 ; 5.206 ; 5.206 ;
; debug[1]   ; data[6]     ; 4.042 ; 4.042 ; 4.042 ; 4.042 ;
; debug[1]   ; data[7]     ; 4.574 ; 4.574 ; 4.574 ; 4.574 ;
; debug[1]   ; data[8]     ; 3.935 ; 3.935 ; 3.935 ; 3.935 ;
; debug[1]   ; data[9]     ; 4.696 ; 4.696 ; 4.696 ; 4.696 ;
; debug[1]   ; data[10]    ; 4.061 ; 4.061 ; 4.061 ; 4.061 ;
; debug[1]   ; data[11]    ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; debug[1]   ; data[12]    ; 4.138 ; 4.138 ; 4.138 ; 4.138 ;
; debug[1]   ; data[13]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; debug[1]   ; data[14]    ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; debug[1]   ; data[15]    ; 5.087 ; 5.087 ; 5.087 ; 5.087 ;
; debug[1]   ; data[16]    ; 4.583 ; 4.583 ; 4.583 ; 4.583 ;
; debug[1]   ; data[17]    ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; debug[1]   ; data[18]    ; 4.338 ; 4.338 ; 4.338 ; 4.338 ;
; debug[1]   ; data[19]    ; 4.436 ; 4.436 ; 4.436 ; 4.436 ;
; debug[1]   ; data[20]    ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; debug[1]   ; data[21]    ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; debug[1]   ; data[22]    ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; debug[1]   ; data[23]    ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; debug[1]   ; data[24]    ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; debug[1]   ; data[25]    ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; debug[1]   ; data[26]    ; 4.437 ; 4.437 ; 4.437 ; 4.437 ;
; debug[1]   ; data[27]    ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; debug[1]   ; data[28]    ; 4.048 ; 4.048 ; 4.048 ; 4.048 ;
; debug[1]   ; data[29]    ; 5.122 ; 5.122 ; 5.122 ; 5.122 ;
; debug[1]   ; data[30]    ; 4.510 ; 4.510 ; 4.510 ; 4.510 ;
; debug[1]   ; data[31]    ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7099843  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 83152    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7099843  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 83152    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 108   ; 108  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4270  ; 4270 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Dec 07 08:59:26 2018
Info: Command: quartus_sta MIPS_MULTI -c MIPS_MULTI
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS_MULTI.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.313
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.313     -1704.698 clk 
    Info (332119):    -9.626      -194.445 clk_rom 
Info (332146): Worst-case hold slack is 0.514
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.514         0.000 clk 
    Info (332119):     0.649         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.577
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.577      -707.794 clk 
    Info (332119):    -3.643       -88.774 clk_rom 
Info (332146): Worst-case hold slack is 0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.236         0.000 clk 
    Info (332119):     0.262         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 332 megabytes
    Info: Processing ended: Fri Dec 07 08:59:28 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


