<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>◽️ 🍶 👩🏻‍🤝‍👨🏼 再次关于FPGA项目的源代码延迟或关于FPGA开发人员工作面试的简单问题 ✂️ 👎🏼 🕵️</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="前一段时间，在专业FPGA开发人员公司的讨论中，引发了有关通过面试的讨论。 在那里问什么问题，可以问什么。 我提出了两个问题： 



1. 给出一个不使用延迟的同步代码示例，这将在建模和在实际设备中工作时产生不同的结果 
2. 延迟更正此代码。 
 在提出这个问题之后，进行了热烈的讨论，结果，我决...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>再次关于FPGA项目的源代码延迟或关于FPGA开发人员工作面试的简单问题</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/419875/"><img src="https://habrastorage.org/webt/z6/f-/6r/z6f-6rzaupd6oxldcxbx5dkz0ew.png"><br><br> 前一段时间，在专业FPGA开发人员公司的讨论中，引发了有关通过面试的讨论。 在那里问什么问题，可以问什么。 我提出了两个问题： <br><br><ol><li> 给出一个不使用延迟的同步代码示例，这将在建模和在实际设备中工作时产生不同的结果 </li><li> 延迟更正此代码。 </li></ol><br> 在提出这个问题之后，进行了热烈的讨论，结果，我决定更详细地考虑这个问题。 <br><a name="habracut"></a><br> 我已经在<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">上一篇文章中</a>谈到了这个问题。 现在更详细。 这是一个示例文本： <br><br><pre><code class="vhdl hljs"><span class="hljs-keyword"><span class="hljs-keyword">library</span></span> IEEE; <span class="hljs-keyword"><span class="hljs-keyword">use</span></span> IEEE.STD_LOGIC_1164.<span class="hljs-keyword"><span class="hljs-keyword">all</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">entity</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> delta_delay; <span class="hljs-keyword"><span class="hljs-keyword">architecture</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">of</span></span> delta_delay <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> <span class="hljs-keyword"><span class="hljs-keyword">signal</span></span> clk1 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span>:=<span class="hljs-string"><span class="hljs-string">'0'</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">signal</span></span> clk2 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span>; <span class="hljs-keyword"><span class="hljs-keyword">alias</span></span> clk3 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span> <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> clk1; <span class="hljs-comment"><span class="hljs-comment">--    clk1 signal a : std_logic; signal b : std_logic; signal c : std_logic; signal d : std_logic; begin ---    --- clk1 &lt;= not clk1 after 5 ns; pr_a: process begin a &lt;= '0' after 1 ns; wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); a &lt;= '1' after 1 ns; wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); wait until rising_edge( clk1 ); end process; ---   -    --- clk2 &lt;= clk1; --    ,        ---  1 -     --- b &lt;= a when rising_edge( clk1 ); c &lt;= b when rising_edge( clk1 ); d &lt;= b when rising_edge( clk2 ); ---  2 -     --- -- --clk2 &lt;= clk1; --b &lt;= a after 1 ns when rising_edge( clk1 ); --c &lt;= b after 1 ns when rising_edge( clk1 ); --d &lt;= b after 1 ns when rising_edge( clk2 ); ---  3 -          alias --- --b &lt;= a when rising_edge( clk1 ); --c &lt;= b when rising_edge( clk1 ); --d &lt;= b when rising_edge( clk3 ); end delta_delay;</span></span></code> </pre> <br> 为了简单起见，所有代码都放在一个组件中。 <br><br> 信号<b>clk1</b>和<b>a</b>是测试曝光信号。  <b>clk1</b>是100 MHz的时钟频率，信号<b>a</b>保持两个时钟周期为0，四个时钟周期为1。信号<b>a</b>相对于<b>clk1</b>的上升沿具有1 nc的延迟。 这两个信号足以描述问题。 <br><br> 不同的合成代码选项可以不加注释和建模。 <br> 考虑第一个选项，这是没有延迟并且使用时钟频率的重新分配的合成代码。 <br><br> 这是选项1的仿真结果： <br><br><img src="https://habrastorage.org/webt/34/ew/l_/34ewl_wuqjudvf6ehn6gw5cf164.png"><br><br> 该图从视觉上显示了时钟信号<b>clk1</b>和<b>clk2</b>一致，但实际上<b>clk2</b>相对于<b>clk1</b>延迟了delta delay的值。 信号<b>c比</b>信号<b>b</b>滞后一个时钟周期。 这是正确的。 但是信号<b>d</b>必须与信号<b>c</b>一致，但这不会发生。 它可以更早地工作。 <br><br> 让我们记住什么是delta delay。 这是一个基本概念，它基于事件模拟器的工作，我们在对逻辑电路进行建模时会使用它。 <br><br> 模拟器具有模型时间的概念。 系统中的所有事件都将附加到该模型时间。 让我们看一下时钟频率的形成： <br><br><pre> <code class="vhdl hljs">clk1 &lt;= <span class="hljs-keyword"><span class="hljs-keyword">not</span></span> clk1 <span class="hljs-keyword"><span class="hljs-keyword">after</span></span> <span class="hljs-number"><span class="hljs-number">5</span></span> ns;</code> </pre> <br> 假设现在我们仅建模<b>clk1</b> ，没有其他信号。 <br> 在初始时间<b>clk1</b>为0，在声明信号时设置。 模拟器看到了将信号反相的要求。  after关键字给出指令，以相对于当前模型时间在5 ns内分配一个新值。 模拟器看到了这一点，并指出在时间5 ns时， <b>clk1</b>的值将为1。尽管这是将来的模型，但它可能仍会改变。 接下来，模拟器扫描剩余的信号。 模拟器将看到，在模型时间的给定时刻，一切都已完成，他可以计算下一个时刻。 问题出现了-下一个时刻是什么？ 原则上，可能有不同的选择。 例如，Simulink具有固定音高模式。 在这种情况下，模型时间将增加一定量，并且计算将继续。 <br><br> 数字电路仿真系统的功能有所不同。 他们继续进行下一个事件，他们已经将其放置在将来的模型时间轴上。 在这种情况下，将为5 ns。 模拟器将看到<b>clk1</b>已更改，并将为其计算一个新值，该值将为0，该值还将在时间轴上放置5 ns的延迟。 即 这将是10 ns。 因此，该过程将继续进行，直到指定的模拟时间结束为止。 <br><br> 现在让我们添加信号<b>a</b>和<b>b</b> 。 <br><br> 在此过程中分配了信号<b>a</b> 。 对于信号<b>b</b> ，使用时的条件构造。 上升边缘（ <b>clk1</b> ）函数解析<b>clk1</b>并在前端固定时返回<b>true</b> ，即 前一个值为0，当前值为1。 <br><br> 在模型时间5 ns时， <b>clk1</b>将改变。 它将等于1，并且在10 ns的瞬间将创建一个将其设置为0的事件。但这是稍后的事件。 当我们仍处于5 ns的时刻时，我们继续进行计算。 模拟器上线 <pre> <code class="vhdl hljs">b&lt;=a <span class="hljs-keyword"><span class="hljs-keyword">when</span></span> rising_edge(clk1);</code> </pre> 由于有一个依赖于<b>clk1</b>的函数<b>，</b>因此模拟器将计算该函数的值，看它返回true并赋值 <pre> <code class="vhdl hljs">b&lt;=a;</code> </pre> <br><br> 在这里最有趣的部分开始-当有必要更改<b>b</b>的值时。 现在似乎需要对此​​进行更改。 但是我们有并行的流程。 也许我们仍然需要<b>b</b>的值来计算其他信号。 这就是增量延迟的概念。 这是模型时间偏移的最小值。 该值甚至没有时间维度。 这只是一个三角洲。 但是可以有很多。 如此之多，以至于模拟器只是错误地停止或冻结。 <br> 因此，将在5 ns +1的时刻设置新的<b>b</b>值（1是第一个增量延迟）。 模拟器将看到在5 ns的时刻已经没有什么可计算，并且会转到下一个时刻，这将是5 ns +1。 目前，rising_edge（ckl1）不起作用。  b的值将设置为1。之后，模拟器将转至10 nc时刻。 <br><br> 现在让我们添加信号<b>c</b> ， <b>d</b> ，看看它们为什么不同。 <br> 最好考虑模型延迟25 ns的时刻，并考虑到增量延迟 <br><br><table><tbody><tr><th> 三角洲 </th><th>  clk1 </th><th>  clk2 </th><th> 重新（clk1） </th><th> 重新（clk2） </th><th>  b </th><th>  ç </th><th>  d </th></tr><tr><th>  0 </th><th>  1个 </th><th>  0 </th><th> 是真的 </th><th> 错误的 </th><th>  0 </th><th>  0 </th><th>  0 </th></tr><tr><th>  1个 </th><th>  1个 </th><th>  1个 </th><th> 错误的 </th><th> 是真的 </th><th>  1个 </th><th>  0 </th><th>  0 </th></tr><tr><th>  2 </th><th>  1个 </th><th>  0 </th><th> 错误的 </th><th> 错误的 </th><th>  1个 </th><th>  0 </th><th>  1个 </th></tr></tbody></table><br> 注意：重新-上升边缘 <br><br> 该表显示，在触发rising_edge（ <b>clk2</b> ）函数的时刻， <b>b</b>的值已经为1。因此，它将被分配给信号<b>d</b> 。 <br><br> 基于常识，这不是我们期望的代码行为。 毕竟，我们只是将信号<b>clk1</b>重新分配给<b>clk2，</b>并期望信号<b>c</b>和<b>d</b>相同。 但是按照模拟器的逻辑，事实并非如此。 这是<b>主要</b>功能。 当然，FPGA项目的开发人员必须知道此功能，因此这是采访的一个很好且必要的问题。 <br><br> 综合过程中会发生什么？ 但是合成器将遵循常识，它将使信号<b>clk2</b>和<b>clk1</b>成为一个信号，因此<b>c</b>和<b>d</b>也将相同。 通过某些合成器设置，它们也将被组合为一个信号。 <br><br> 当在实际设备中进行建模和工作会导致不同的结果时，就是这种情况。 我想指出，产生不同结果的原因是模拟器和合成器的逻辑不同。 这是基本的区别。 这与时间限制无关。 如果您的模型和模型中的项目显示不同的结果，请检查一下，也许是这样的设计 <br><br><pre> <code class="vhdl hljs">clk2 &lt;= clk1</code> </pre> <br> 现在第二个问题是延迟修复此代码。 <br> 这是选项2。可以不加注释和建模。 <br> 这是结果。 <br><br><img src="https://habrastorage.org/webt/vu/4z/t0/vu4zt0pe3gxnpav3vje3kwoi_ye.png"><br><br> 结果是正确的。 怎么了 让我们重新制作一张表格，间隔为25-36 ns <br><table><tbody><tr><th> 时间 </th><th> 三角洲 </th><th>  clk1 </th><th>  clk2 </th><th> 重新（clk1） </th><th> 重新（clk2） </th><th>  b </th><th>  ç </th><th>  d </th></tr><tr><th>  25 </th><th>  0 </th><th>  1个 </th><th>  0 </th><th> 是真的 </th><th> 错误的 </th><th>  0 </th><th>  0 </th><th>  0 </th></tr><tr><th>  25 </th><th>  1个 </th><th>  1个 </th><th>  1个 </th><th> 错误的 </th><th> 是真的 </th><th>  0 </th><th>  0 </th><th>  0 </th></tr><tr><th>  26 </th><th>  0 </th><th>  1个 </th><th>  1个 </th><th> 错误的 </th><th> 错误的 </th><th>  1个 </th><th>  0 </th><th>  0 </th></tr><tr><th>  35 </th><th>  0 </th><th>  1个 </th><th>  0 </th><th> 是真的 </th><th> 错误的 </th><th>  1个 </th><th>  0 </th><th>  0 </th></tr><tr><th>  35 </th><th>  1个 </th><th>  1个 </th><th>  1个 </th><th> 错误的 </th><th> 是真的 </th><th>  1个 </th><th>  0 </th><th>  0 </th></tr><tr><th>  36 </th><th>  0 </th><th>  1个 </th><th>  1个 </th><th> 错误的 </th><th> 错误的 </th><th>  1个 </th><th>  1个 </th><th>  1个 </th></tr></tbody></table><br> 可以看出，在前沿<b>clk1</b> ， <b>clk2</b>的时刻<b>b</b>的值没有变化。 信号变化超过边沿响应区域的瞬间就是1 ns的延迟。 这段代码越来越接近现实。 在实际电路中，触发器需要一段时间才能触发，信号也要传播一段时间。 该时间应小于时钟频率的周期，实际上，这是跟踪器所做的，也是时间分析检查的内容。 <br><br> 造成错误的原因是时钟信号通过出现延迟延迟的通常分配重新分配。 但是，VHDL语言具有别名构造。 这使您可以为信号取一个不同的名称。 这是公告： <br><br><pre> <code class="vhdl hljs"><span class="hljs-keyword"><span class="hljs-keyword">alias</span></span> clk3 : <span class="hljs-built_in"><span class="hljs-built_in">std_logic</span></span> <span class="hljs-keyword"><span class="hljs-keyword">is</span></span> clk1;</code> </pre> <br> 在示例文本中，您可以取消注释选项3-它可以正常工作。 <br><br> 这个例子是用VHDL编写的。 也许这只是这种语言的问题？ 但是，这是Verilog中的相同选项。 <br><br><div class="spoiler">  <b class="spoiler_title">隐藏文字</b> <div class="spoiler_text"><pre> <code class="hljs delphi">`timescale <span class="hljs-number"><span class="hljs-number">1</span></span> ns / <span class="hljs-number"><span class="hljs-number">1</span></span> ps module delta_delay_2 (); reg clk1 = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b0; reg clk2; wire clk3; reg a = 1'</span></span>b0; reg b; reg c; reg d; initial <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> forever clk1 = <span class="hljs-string"><span class="hljs-string">#5</span></span> ~clk1; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> initial <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-keyword"><span class="hljs-keyword">repeat</span></span>(<span class="hljs-number"><span class="hljs-number">10</span></span>) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> <span class="hljs-string"><span class="hljs-string">#20</span></span> a = <span class="hljs-number"><span class="hljs-number">1</span></span><span class="hljs-string"><span class="hljs-string">'b1; #60 a = 1'</span></span>b0; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-keyword"><span class="hljs-keyword">end</span></span> <span class="hljs-comment"><span class="hljs-comment">//   -    --- always @(clk1) clk2 &lt;= clk1; //  1 -     always @(posedge clk2) d &lt;= b; always @(posedge clk1) begin c &lt;= b; b &lt;= a; end //  2 -     //always @(posedge clk1) b = #1 a; // //always @(posedge clk1) c = #1 b; // //always @(posedge clk2) d = #1 b; //  3 -     //      assign //assign clk3 = clk1; // //always @(posedge clk3) d &lt;= b; // //always @(posedge clk1) //begin // c &lt;= b; // b &lt;= a; //end endmodule</span></span></code> </pre><br><br></div></div><br><ul><li> 选项1-无延迟。 它不能正常工作。 </li><li> 选项2-有延迟。 它可以正常工作。 </li><li> 选项3-通过电线重新分配。 它可以正常工作。 </li></ul><br>  Verilog具有reg和wire的概念。 在这种情况下，通过电线重新分配时钟信号看起来更加自然。 这类似于VHDL中的别名分配。 这在某种程度上减轻了问题的压力，但是您仍然需要知道这一点。 <br>  Verilog还具有阻塞和非阻塞分配的概念。 信号分配<b>b</b>和<b>c</b>可以用另一种方式编写： <br><br><pre> <code class="hljs pgsql"><span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk1) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> c = b; b = a; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span></code> </pre><br> 您可以这样做： <br><br><pre> <code class="hljs pgsql"><span class="hljs-keyword"><span class="hljs-keyword">always</span></span> @(posedge clk1) <span class="hljs-keyword"><span class="hljs-keyword">begin</span></span> b = a; c = b; <span class="hljs-keyword"><span class="hljs-keyword">end</span></span></code> </pre><br> 根据行的顺序，结果将有所不同。 <br><br> 回到访谈的话题，我想再次强调，这些问题是为了理解问题的实质。 从对问题的理解中，可以得出各种结论，例如，使用哪种代码样式。 就个人而言，我总是使用延迟分配。 <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">样本文件在这里。</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/zh-CN419875/">https://habr.com/ru/post/zh-CN419875/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../zh-CN419865/index.html">如何意外地为Haproxy编写Web-GUI</a></li>
<li><a href="../zh-CN419867/index.html">关于区块链的另外六个神话，它将在哪里应用</a></li>
<li><a href="../zh-CN419869/index.html">AI革命将不是机器人，而是烤面包机</a></li>
<li><a href="../zh-CN419871/index.html">Google如何尝试为中国开发经过审查的搜索引擎</a></li>
<li><a href="../zh-CN419873/index.html">仅通过公共方法进行测试是不好的</a></li>
<li><a href="../zh-CN419877/index.html">我们如何再次发明“智能家居”</a></li>
<li><a href="../zh-CN419879/index.html">PWA很容易。 你好joomla</a></li>
<li><a href="../zh-CN419883/index.html">使用vcdiff获取二进制文件之间的差异</a></li>
<li><a href="../zh-CN419885/index.html">安德鲁·安（Andrew Un）的书《机器学习的激情》第15-19章的翻译</a></li>
<li><a href="../zh-CN419893/index.html">如何使用VanillaJS在Github上进行用户搜索</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>