# 关于verilog中如何规范的处理inout信号



