TimeQuest Timing Analyzer report for mp
Sat May 22 20:29:39 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock'
 13. Slow 1200mV 85C Model Hold: 'Clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Clock'
 27. Slow 1200mV 0C Model Hold: 'Clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Clock'
 40. Fast 1200mV 0C Model Hold: 'Clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; mp                                                 ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 362.84 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clock ; -1.756 ; -29.318            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clock ; 0.295 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clock ; -3.000 ; -35.392                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.613 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.544      ;
; -1.613 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.544      ;
; -1.613 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.544      ;
; -1.613 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.544      ;
; -1.458 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.389      ;
; -1.458 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.389      ;
; -1.458 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.389      ;
; -1.458 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.389      ;
; -1.379 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.310      ;
; -1.379 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.310      ;
; -1.379 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.310      ;
; -1.379 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.310      ;
; -1.372 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.303      ;
; -1.372 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.303      ;
; -1.372 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.303      ;
; -1.372 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.303      ;
; -1.304 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.235      ;
; -1.304 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.235      ;
; -1.304 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.235      ;
; -1.304 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.235      ;
; -1.274 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.441      ;
; -1.274 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.441      ;
; -1.274 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.441      ;
; -1.274 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.441      ;
; -1.274 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.441      ;
; -1.274 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.441      ;
; -1.274 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.441      ;
; -1.212 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.143      ;
; -1.212 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.143      ;
; -1.212 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.143      ;
; -1.212 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.143      ;
; -1.210 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.141      ;
; -1.210 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.141      ;
; -1.210 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.141      ;
; -1.210 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.141      ;
; -1.201 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.132      ;
; -1.201 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.132      ;
; -1.201 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.132      ;
; -1.201 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.132      ;
; -1.133 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.300      ;
; -1.133 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.300      ;
; -1.133 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.300      ;
; -1.133 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.300      ;
; -1.133 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.300      ;
; -1.133 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.300      ;
; -1.133 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.300      ;
; -1.118 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.366     ; 1.747      ;
; -1.111 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.042      ;
; -1.111 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.042      ;
; -1.111 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.042      ;
; -1.111 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.042      ;
; -1.041 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.972      ;
; -1.041 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.972      ;
; -1.041 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.972      ;
; -1.041 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.972      ;
; -1.021 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.366     ; 1.650      ;
; -1.008 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.175      ;
; -1.008 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.175      ;
; -1.008 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.175      ;
; -1.008 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.175      ;
; -1.008 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.175      ;
; -1.008 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.175      ;
; -1.008 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.238      ; 2.175      ;
; -0.962 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.893      ;
; -0.962 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.893      ;
; -0.962 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.893      ;
; -0.962 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.893      ;
; -0.962 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.893      ;
; -0.962 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.893      ;
; -0.962 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.893      ;
; -0.962 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.893      ;
; -0.941 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.872      ;
; -0.941 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.872      ;
; -0.941 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.872      ;
; -0.941 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.872      ;
; -0.908 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.366     ; 1.537      ;
; -0.895 ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.365     ; 1.525      ;
; -0.887 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.366     ; 1.516      ;
; -0.886 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.366     ; 1.515      ;
; -0.873 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[2]       ; Clock        ; Clock       ; 1.000        ; -0.366     ; 1.502      ;
; -0.839 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.770      ;
; -0.839 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.770      ;
; -0.839 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.770      ;
; -0.839 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.770      ;
; -0.839 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.770      ;
; -0.839 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.770      ;
; -0.839 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.770      ;
; -0.839 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.770      ;
; -0.830 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.761      ;
; -0.829 ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.365     ; 1.459      ;
; -0.827 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.758      ;
; -0.821 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.752      ;
; -0.746 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.677      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                                                                                                                       ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.398      ; 0.880      ;
; 0.317 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.398      ; 0.902      ;
; 0.323 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.398      ; 0.908      ;
; 0.355 ; cu:U0|state[0]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; cu:U0|state[2]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.580      ;
; 0.360 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.398      ; 0.945      ;
; 0.389 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.610      ;
; 0.423 ; cu:U0|state[0]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.645      ;
; 0.580 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.801      ;
; 0.580 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.801      ;
; 0.581 ; dp:U1|reg:U6_A|Q[7]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.802      ;
; 0.582 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.803      ;
; 0.582 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.803      ;
; 0.583 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.804      ;
; 0.583 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.804      ;
; 0.601 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.822      ;
; 0.612 ; cu:U0|state[2]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.834      ;
; 0.616 ; cu:U0|state[1]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.838      ;
; 0.618 ; cu:U0|state[1]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.840      ;
; 0.678 ; cu:U0|state[0]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.900      ;
; 0.827 ; cu:U0|state[1]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.049      ;
; 0.855 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.076      ;
; 0.855 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.076      ;
; 0.856 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.077      ;
; 0.869 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.090      ;
; 0.869 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.090      ;
; 0.871 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.092      ;
; 0.871 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.092      ;
; 0.871 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.092      ;
; 0.873 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.095      ;
; 0.873 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.094      ;
; 0.873 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.094      ;
; 0.900 ; cu:U0|state[2]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.122      ;
; 0.949 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.170      ;
; 0.965 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.186      ;
; 0.965 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.186      ;
; 0.966 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.187      ;
; 0.967 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.188      ;
; 0.967 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.188      ;
; 0.970 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.191      ;
; 0.978 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.200      ;
; 0.981 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.202      ;
; 0.983 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.204      ;
; 0.983 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.204      ;
; 0.985 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.206      ;
; 0.985 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.206      ;
; 1.032 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.253      ;
; 1.077 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.298      ;
; 1.077 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.298      ;
; 1.079 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.300      ;
; 1.085 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.306      ;
; 1.090 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.312      ;
; 1.091 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.313      ;
; 1.093 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.315      ;
; 1.095 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.316      ;
; 1.095 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.316      ;
; 1.097 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.318      ;
; 1.100 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.322      ;
; 1.146 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.367      ;
; 1.148 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.369      ;
; 1.166 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.387      ;
; 1.166 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.388      ;
; 1.188 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.410      ;
; 1.188 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.410      ;
; 1.189 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.410      ;
; 1.207 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.428      ;
; 1.239 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.461      ;
; 1.239 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.461      ;
; 1.239 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.461      ;
; 1.239 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.461      ;
; 1.239 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.461      ;
; 1.239 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.461      ;
; 1.239 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.461      ;
; 1.239 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.461      ;
; 1.288 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.510      ;
; 1.309 ; dp:U1|reg:U0_IR|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.238     ; 1.228      ;
; 1.310 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.532      ;
; 1.310 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.532      ;
; 1.313 ; dp:U1|reg:U0_IR|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.238     ; 1.232      ;
; 1.323 ; dp:U1|reg:U0_IR|Q[7] ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; -0.238     ; 1.242      ;
; 1.394 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.616      ;
; 1.394 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.616      ;
; 1.394 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.616      ;
; 1.394 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.616      ;
; 1.394 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.616      ;
; 1.394 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.616      ;
; 1.394 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.616      ;
; 1.394 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.616      ;
; 1.408 ; dp:U1|reg:U0_IR|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.238     ; 1.327      ;
; 1.414 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.636      ;
; 1.414 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.636      ;
; 1.414 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.636      ;
; 1.414 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.636      ;
; 1.414 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.636      ;
; 1.414 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.636      ;
; 1.414 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.636      ;
; 1.414 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.636      ;
; 1.418 ; dp:U1|reg:U0_IR|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.238     ; 1.337      ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.100  ; 0.330        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                                                                                        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                            ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[2]|clk                                                                                                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[3]|clk                                                                                                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[0]|clk                                                                                                     ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[1]|clk                                                                                                     ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[2]|clk                                                                                                     ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[3]|clk                                                                                                     ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[4]|clk                                                                                                     ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[5]|clk                                                                                                     ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[6]|clk                                                                                                     ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[7]|clk                                                                                                     ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; 0.427  ; 0.657        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[2]|clk                                                                                                    ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[3]|clk                                                                                                    ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U6_A|Q[0]|clk                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; 2.296  ; 2.762  ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -0.242 ; -0.074 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -0.262 ; -0.106 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 2.171  ; 2.678  ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 2.286  ; 2.762  ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 2.232  ; 2.718  ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 2.193  ; 2.676  ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 2.195  ; 2.664  ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 2.296  ; 2.757  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; 0.554  ; 0.398  ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 0.534  ; 0.366  ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 0.554  ; 0.398  ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -1.773 ; -2.267 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -1.888 ; -2.349 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -1.832 ; -2.306 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.795 ; -2.265 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -1.798 ; -2.255 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -1.898 ; -2.345 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 6.982 ; 6.989 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 7.413 ; 7.398 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.841 ; 6.812 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 7.413 ; 7.398 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 6.904 ; 6.850 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 6.534 ; 6.489 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 6.484 ; 6.426 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.195 ; 6.145 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.984 ; 5.945 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 6.552 ; 6.513 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 6.645 ; 6.593 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 5.790 ; 5.748 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.614 ; 6.583 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 7.196 ; 7.180 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 6.677 ; 6.622 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 6.318 ; 6.271 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 6.273 ; 6.214 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 5.993 ; 5.941 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.790 ; 5.748 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 6.335 ; 6.294 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 402.58 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -1.484 ; -24.053           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.294 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -35.392                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.336 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.275      ;
; -1.336 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.275      ;
; -1.336 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.275      ;
; -1.336 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.275      ;
; -1.202 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.141      ;
; -1.202 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.141      ;
; -1.202 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.141      ;
; -1.202 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.141      ;
; -1.141 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.079      ;
; -1.141 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.079      ;
; -1.141 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.079      ;
; -1.141 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.079      ;
; -1.135 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.073      ;
; -1.135 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.073      ;
; -1.135 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.073      ;
; -1.135 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.073      ;
; -1.090 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.029      ;
; -1.090 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.029      ;
; -1.090 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.029      ;
; -1.090 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.029      ;
; -1.064 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.209      ;
; -1.064 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.209      ;
; -1.064 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.209      ;
; -1.064 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.209      ;
; -1.064 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.209      ;
; -1.064 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.209      ;
; -1.064 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.209      ;
; -1.001 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.939      ;
; -1.001 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.939      ;
; -1.001 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.939      ;
; -1.001 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.939      ;
; -0.989 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.927      ;
; -0.989 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.927      ;
; -0.989 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.927      ;
; -0.989 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.927      ;
; -0.981 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.919      ;
; -0.981 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.919      ;
; -0.981 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.919      ;
; -0.981 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.919      ;
; -0.944 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.089      ;
; -0.944 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.089      ;
; -0.944 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.089      ;
; -0.944 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.089      ;
; -0.944 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.089      ;
; -0.944 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.089      ;
; -0.944 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 2.089      ;
; -0.907 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.845      ;
; -0.907 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.845      ;
; -0.907 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.845      ;
; -0.907 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.845      ;
; -0.888 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.327     ; 1.556      ;
; -0.846 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.784      ;
; -0.846 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.784      ;
; -0.846 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.784      ;
; -0.846 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.784      ;
; -0.805 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.327     ; 1.473      ;
; -0.795 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 1.940      ;
; -0.795 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 1.940      ;
; -0.795 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 1.940      ;
; -0.795 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 1.940      ;
; -0.795 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 1.940      ;
; -0.795 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 1.940      ;
; -0.795 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.207      ; 1.940      ;
; -0.759 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.698      ;
; -0.759 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.698      ;
; -0.759 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.698      ;
; -0.759 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.698      ;
; -0.759 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.698      ;
; -0.759 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.698      ;
; -0.759 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.698      ;
; -0.759 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.698      ;
; -0.753 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.691      ;
; -0.753 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.691      ;
; -0.753 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.691      ;
; -0.753 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.691      ;
; -0.696 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.327     ; 1.364      ;
; -0.691 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.327     ; 1.359      ;
; -0.685 ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.326     ; 1.354      ;
; -0.676 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.327     ; 1.344      ;
; -0.670 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[2]       ; Clock        ; Clock       ; 1.000        ; -0.327     ; 1.338      ;
; -0.663 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.602      ;
; -0.663 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.602      ;
; -0.663 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.602      ;
; -0.663 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.602      ;
; -0.663 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.602      ;
; -0.663 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.602      ;
; -0.663 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.602      ;
; -0.663 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.602      ;
; -0.628 ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.326     ; 1.297      ;
; -0.623 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.561      ;
; -0.614 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.552      ;
; -0.596 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.534      ;
; -0.551 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.489      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                                                                                                        ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.294 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.356      ; 0.819      ;
; 0.310 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cu:U0|state[0]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; cu:U0|state[2]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.313 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.356      ; 0.838      ;
; 0.318 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.519      ;
; 0.319 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.356      ; 0.844      ;
; 0.346 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.547      ;
; 0.352 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.356      ; 0.877      ;
; 0.378 ; cu:U0|state[0]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.579      ;
; 0.523 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.724      ;
; 0.524 ; dp:U1|reg:U6_A|Q[7]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.725      ;
; 0.524 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.725      ;
; 0.525 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.726      ;
; 0.525 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.726      ;
; 0.526 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.727      ;
; 0.526 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.727      ;
; 0.541 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.742      ;
; 0.554 ; cu:U0|state[2]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.755      ;
; 0.558 ; cu:U0|state[1]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.759      ;
; 0.560 ; cu:U0|state[1]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.761      ;
; 0.615 ; cu:U0|state[0]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.816      ;
; 0.747 ; cu:U0|state[1]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.948      ;
; 0.768 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.969      ;
; 0.769 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.970      ;
; 0.769 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.970      ;
; 0.774 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.975      ;
; 0.775 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.976      ;
; 0.775 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.976      ;
; 0.776 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.977      ;
; 0.778 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 0.980      ;
; 0.781 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.982      ;
; 0.782 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.983      ;
; 0.783 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.984      ;
; 0.811 ; cu:U0|state[2]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.012      ;
; 0.852 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.053      ;
; 0.857 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.058      ;
; 0.858 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.059      ;
; 0.858 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.059      ;
; 0.865 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.066      ;
; 0.865 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.066      ;
; 0.870 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.071      ;
; 0.871 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.072      ;
; 0.871 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.072      ;
; 0.872 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.073      ;
; 0.878 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.079      ;
; 0.879 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.080      ;
; 0.890 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.092      ;
; 0.924 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.125      ;
; 0.954 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.155      ;
; 0.954 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.155      ;
; 0.961 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.162      ;
; 0.967 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.168      ;
; 0.968 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.169      ;
; 0.971 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.172      ;
; 0.973 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.175      ;
; 0.974 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.176      ;
; 0.974 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.175      ;
; 0.976 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.178      ;
; 0.998 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.200      ;
; 1.050 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.251      ;
; 1.050 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.251      ;
; 1.054 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.255      ;
; 1.063 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.264      ;
; 1.066 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.268      ;
; 1.068 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.269      ;
; 1.082 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.284      ;
; 1.083 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.285      ;
; 1.129 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.331      ;
; 1.129 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.331      ;
; 1.129 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.331      ;
; 1.129 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.331      ;
; 1.129 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.331      ;
; 1.129 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.331      ;
; 1.129 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.331      ;
; 1.129 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.331      ;
; 1.174 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.376      ;
; 1.180 ; dp:U1|reg:U0_IR|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.206     ; 1.118      ;
; 1.184 ; dp:U1|reg:U0_IR|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.206     ; 1.122      ;
; 1.190 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.392      ;
; 1.191 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.393      ;
; 1.195 ; dp:U1|reg:U0_IR|Q[7] ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; -0.207     ; 1.132      ;
; 1.253 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.455      ;
; 1.253 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.455      ;
; 1.253 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.455      ;
; 1.253 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.455      ;
; 1.253 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.455      ;
; 1.253 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.455      ;
; 1.253 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.455      ;
; 1.253 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.455      ;
; 1.274 ; dp:U1|reg:U0_IR|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.206     ; 1.212      ;
; 1.275 ; dp:U1|reg:U0_IR|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.206     ; 1.213      ;
; 1.284 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.486      ;
; 1.284 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.486      ;
; 1.284 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.486      ;
; 1.284 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.486      ;
; 1.284 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.486      ;
; 1.284 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.486      ;
; 1.284 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.486      ;
; 1.284 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.486      ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                                                                                        ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                          ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[2]|clk                                                                                                    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[3]|clk                                                                                                    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[0]|clk                                                                                                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[1]|clk                                                                                                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[2]|clk                                                                                                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[3]|clk                                                                                                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[4]|clk                                                                                                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[5]|clk                                                                                                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[6]|clk                                                                                                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[7]|clk                                                                                                     ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; 0.427  ; 0.657        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[2]|clk                                                                                                    ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[3]|clk                                                                                                    ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U6_A|Q[0]|clk                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; 1.999  ; 2.356  ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -0.201 ; -0.035 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -0.220 ; -0.063 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 1.876  ; 2.278  ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 1.985  ; 2.356  ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 1.926  ; 2.317  ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 1.890  ; 2.280  ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 1.889  ; 2.262  ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 1.999  ; 2.352  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; 0.483  ; 0.327  ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 0.465  ; 0.299  ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 0.483  ; 0.327  ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -1.523 ; -1.914 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -1.628 ; -1.990 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -1.571 ; -1.952 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.536 ; -1.916 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -1.536 ; -1.899 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -1.643 ; -1.987 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 6.268 ; 6.232 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 6.618 ; 6.565 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.160 ; 6.063 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.618 ; 6.565 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 6.213 ; 6.119 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.844 ; 5.800 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 5.829 ; 5.724 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 5.541 ; 5.483 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.346 ; 5.303 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 5.859 ; 5.822 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 5.969 ; 5.880 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 5.169 ; 5.125 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 5.958 ; 5.860 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.420 ; 6.368 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 6.007 ; 5.913 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.648 ; 5.603 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 5.638 ; 5.533 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 5.357 ; 5.299 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.169 ; 5.125 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 5.662 ; 5.624 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -0.467 ; -5.334            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.152 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -27.241                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.467 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.418      ;
; -0.467 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.418      ;
; -0.467 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.418      ;
; -0.467 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.418      ;
; -0.376 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.327      ;
; -0.376 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.327      ;
; -0.376 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.327      ;
; -0.376 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.327      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.322 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.273      ;
; -0.322 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.273      ;
; -0.322 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.273      ;
; -0.322 ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.273      ;
; -0.316 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.267      ;
; -0.316 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.267      ;
; -0.316 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.267      ;
; -0.316 ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.267      ;
; -0.266 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.217      ;
; -0.266 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.217      ;
; -0.266 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.217      ;
; -0.266 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.217      ;
; -0.265 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.352      ;
; -0.265 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.352      ;
; -0.265 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.352      ;
; -0.265 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.352      ;
; -0.265 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.352      ;
; -0.265 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.352      ;
; -0.265 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.352      ;
; -0.250 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.213     ; 1.024      ;
; -0.230 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.181      ;
; -0.223 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.174      ;
; -0.223 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.174      ;
; -0.223 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.174      ;
; -0.223 ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.174      ;
; -0.221 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.172      ;
; -0.192 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.213     ; 0.966      ;
; -0.178 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.265      ;
; -0.178 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.265      ;
; -0.178 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.265      ;
; -0.178 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.265      ;
; -0.178 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.265      ;
; -0.178 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.265      ;
; -0.178 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.265      ;
; -0.168 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.119      ;
; -0.168 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.119      ;
; -0.168 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.119      ;
; -0.168 ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.119      ;
; -0.153 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[0] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.240      ;
; -0.153 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[1] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.240      ;
; -0.153 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[2] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.240      ;
; -0.153 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[3] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.240      ;
; -0.153 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[5] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.240      ;
; -0.153 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[6] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.240      ;
; -0.153 ; cu:U0|state[0]                                                                                                       ; dp:U1|reg:U0_IR|Q[7] ; Clock        ; Clock       ; 1.000        ; 0.132      ; 1.240      ;
; -0.132 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[0]       ; Clock        ; Clock       ; 1.000        ; -0.213     ; 0.906      ;
; -0.128 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.079      ;
; -0.128 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.079      ;
; -0.128 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.079      ;
; -0.128 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.079      ;
; -0.126 ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.212     ; 0.901      ;
; -0.117 ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.213     ; 0.891      ;
; -0.112 ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.213     ; 0.886      ;
; -0.111 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[2]       ; Clock        ; Clock       ; 1.000        ; -0.213     ; 0.885      ;
; -0.090 ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.212     ; 0.865      ;
; -0.090 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.041      ;
; -0.090 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.041      ;
; -0.090 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.041      ;
; -0.090 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.041      ;
; -0.090 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.041      ;
; -0.090 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.041      ;
; -0.090 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.041      ;
; -0.090 ; cu:U0|state[1]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.041      ;
; -0.075 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[3] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.026      ;
; -0.075 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[1] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.026      ;
; -0.075 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[0] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.026      ;
; -0.075 ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; dp:U1|reg:U2_PC|Q[2] ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.026      ;
; -0.030 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.981      ;
; -0.026 ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.977      ;
; -0.025 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.976      ;
; -0.025 ; cu:U0|state[2]                                                                                                       ; dp:U1|reg:U6_A|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.976      ;
; -0.021 ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; dp:U1|reg:U6_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.972      ;
; -0.020 ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ; cu:U0|state[1]       ; Clock        ; Clock       ; 1.000        ; -0.213     ; 0.794      ;
+--------+----------------------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                                                                                                        ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.152 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.230      ; 0.486      ;
; 0.163 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.230      ; 0.497      ;
; 0.165 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.230      ; 0.499      ;
; 0.186 ; cu:U0|state[0]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cu:U0|state[2]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.230      ; 0.521      ;
; 0.194 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.207 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.327      ;
; 0.225 ; cu:U0|state[0]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.346      ;
; 0.313 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; dp:U1|reg:U6_A|Q[7]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.436      ;
; 0.324 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.444      ;
; 0.334 ; cu:U0|state[2]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.455      ;
; 0.336 ; cu:U0|state[1]       ; cu:U0|state[0]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.457      ;
; 0.337 ; cu:U0|state[1]       ; cu:U0|state[2]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.458      ;
; 0.371 ; cu:U0|state[0]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.492      ;
; 0.449 ; cu:U0|state[1]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.570      ;
; 0.463 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.584      ;
; 0.472 ; dp:U1|reg:U6_A|Q[6]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.593      ;
; 0.475 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.595      ;
; 0.476 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.596      ;
; 0.476 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.596      ;
; 0.488 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.609      ;
; 0.489 ; cu:U0|state[2]       ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.610      ;
; 0.492 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.612      ;
; 0.500 ; dp:U1|reg:U2_PC|Q[1] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.620      ;
; 0.519 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.640      ;
; 0.526 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; dp:U1|reg:U6_A|Q[5]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.647      ;
; 0.529 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.649      ;
; 0.538 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.658      ;
; 0.539 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.659      ;
; 0.539 ; dp:U1|reg:U6_A|Q[4]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.659      ;
; 0.540 ; dp:U1|reg:U2_PC|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.660      ;
; 0.541 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.661      ;
; 0.542 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.662      ;
; 0.564 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.684      ;
; 0.592 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.712      ;
; 0.592 ; dp:U1|reg:U6_A|Q[3]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.712      ;
; 0.595 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.715      ;
; 0.597 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.718      ;
; 0.599 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; dp:U1|reg:U2_PC|Q[0] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.720      ;
; 0.604 ; dp:U1|reg:U6_A|Q[2]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.724      ;
; 0.605 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.725      ;
; 0.607 ; dp:U1|reg:U2_PC|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.727      ;
; 0.608 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.728      ;
; 0.609 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.730      ;
; 0.610 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.731      ;
; 0.612 ; cu:U0|state[0]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.733      ;
; 0.628 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.749      ;
; 0.637 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.758      ;
; 0.637 ; cu:U0|state[1]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.758      ;
; 0.658 ; dp:U1|reg:U6_A|Q[1]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.778      ;
; 0.661 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.782      ;
; 0.661 ; cu:U0|state[0]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.782      ;
; 0.671 ; dp:U1|reg:U6_A|Q[0]  ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.791      ;
; 0.706 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.827      ;
; 0.715 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.836      ;
; 0.715 ; cu:U0|state[2]       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.836      ;
; 0.734 ; dp:U1|reg:U0_IR|Q[3] ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.132     ; 0.686      ;
; 0.737 ; dp:U1|reg:U0_IR|Q[2] ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.132     ; 0.689      ;
; 0.741 ; dp:U1|reg:U0_IR|Q[7] ; cu:U0|state[1]                                                                                                       ; Clock        ; Clock       ; 0.000        ; -0.132     ; 0.693      ;
; 0.761 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.882      ;
; 0.761 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.882      ;
; 0.761 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.882      ;
; 0.761 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.882      ;
; 0.761 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.882      ;
; 0.761 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.882      ;
; 0.761 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.882      ;
; 0.761 ; cu:U0|state[2]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.882      ;
; 0.763 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.884      ;
; 0.763 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.884      ;
; 0.763 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.884      ;
; 0.763 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.884      ;
; 0.763 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.884      ;
; 0.763 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.884      ;
; 0.763 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.884      ;
; 0.763 ; cu:U0|state[1]       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.884      ;
; 0.788 ; dp:U1|reg:U0_IR|Q[1] ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.132     ; 0.740      ;
; 0.793 ; dp:U1|reg:U0_IR|Q[0] ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.132     ; 0.745      ;
+-------+----------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; -0.096 ; 0.134        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                                                                                        ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                          ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                            ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[2]|clk                                                                                                    ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U2_PC|Q[3]|clk                                                                                                    ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[0]|clk                                                                                                     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[1]|clk                                                                                                     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[2]|clk                                                                                                     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[3]|clk                                                                                                     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[4]|clk                                                                                                     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[5]|clk                                                                                                     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[6]|clk                                                                                                     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U1|U6_A|Q[7]|clk                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                                                                                                        ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[0]                                                                                                       ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[1]                                                                                                       ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; cu:U0|state[2]                                                                                                       ;
; 0.630  ; 0.860        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[0]                                                                                                 ;
; 0.630  ; 0.860        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[1]                                                                                                 ;
; 0.630  ; 0.860        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[2]                                                                                                 ;
; 0.630  ; 0.860        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[3]                                                                                                 ;
; 0.630  ; 0.860        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[5]                                                                                                 ;
; 0.630  ; 0.860        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[6]                                                                                                 ;
; 0.630  ; 0.860        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U0_IR|Q[7]                                                                                                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[0]                                                                                                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[1]                                                                                                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[2]                                                                                                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U2_PC|Q[3]                                                                                                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[0]                                                                                                  ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[1]                                                                                                  ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[2]                                                                                                  ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[3]                                                                                                  ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[4]                                                                                                  ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[5]                                                                                                  ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[6]                                                                                                  ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; dp:U1|reg:U6_A|Q[7]                                                                                                  ;
; 0.632  ; 0.862        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; dp:U1|lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[0]|clk                                                                                                      ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[1]|clk                                                                                                      ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U0|state[2]|clk                                                                                                      ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[0]|clk                                                                                                    ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[1]|clk                                                                                                    ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[2]|clk                                                                                                    ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U2_PC|Q[3]|clk                                                                                                    ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                            ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U1|U6_A|Q[0]|clk                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; Input[*]  ; Clock      ; 1.275  ; 1.889 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -0.152 ; 0.163 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -0.165 ; 0.149 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 1.220  ; 1.844 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 1.269  ; 1.889 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 1.241  ; 1.878 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 1.236  ; 1.855 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 1.227  ; 1.831 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 1.275  ; 1.889 ; Rise       ; Clock           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; 0.329  ; 0.013  ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 0.316  ; -0.001 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 0.329  ; 0.013  ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -0.995 ; -1.611 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -1.042 ; -1.652 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -1.016 ; -1.642 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.011 ; -1.621 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -1.003 ; -1.598 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -1.049 ; -1.653 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 4.047 ; 4.166 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 4.434 ; 4.522 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 4.044 ; 4.100 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 4.434 ; 4.522 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 4.029 ; 4.150 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.822 ; 3.910 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.765 ; 3.850 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.615 ; 3.677 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.494 ; 3.545 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.831 ; 3.923 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 3.840 ; 3.932 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 3.379 ; 3.426 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 3.911 ; 3.962 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 4.306 ; 4.390 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.894 ; 4.010 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.694 ; 3.776 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.641 ; 3.722 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.495 ; 3.553 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.379 ; 3.426 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.702 ; 3.789 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.756  ; 0.152 ; N/A      ; N/A     ; -3.000              ;
;  Clock           ; -1.756  ; 0.152 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -29.318 ; 0.0   ; 0.0      ; 0.0     ; -35.392             ;
;  Clock           ; -29.318 ; 0.000 ; N/A      ; N/A     ; -35.392             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; Input[*]  ; Clock      ; 2.296  ; 2.762 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -0.152 ; 0.163 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -0.165 ; 0.149 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 2.171  ; 2.678 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 2.286  ; 2.762 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 2.232  ; 2.718 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 2.193  ; 2.676 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 2.195  ; 2.664 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 2.296  ; 2.757 ; Rise       ; Clock           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; 0.554  ; 0.398  ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 0.534  ; 0.366  ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 0.554  ; 0.398  ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -0.995 ; -1.611 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -1.042 ; -1.652 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -1.016 ; -1.642 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.011 ; -1.621 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -1.003 ; -1.598 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -1.049 ; -1.653 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 6.982 ; 6.989 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 7.413 ; 7.398 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.841 ; 6.812 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 7.413 ; 7.398 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 6.904 ; 6.850 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 6.534 ; 6.489 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 6.484 ; 6.426 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.195 ; 6.145 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.984 ; 5.945 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 6.552 ; 6.513 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Halt       ; Clock      ; 3.840 ; 3.932 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 3.379 ; 3.426 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 3.911 ; 3.962 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 4.306 ; 4.390 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.894 ; 4.010 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.694 ; 3.776 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.641 ; 3.722 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.495 ; 3.553 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.379 ; 3.426 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.702 ; 3.789 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Halt          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; Clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; Output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; Output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; Output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; Output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; Halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; Output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; Output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; Output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; Output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; Halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; Output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; Output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; Output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; Output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; Halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 215      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 215      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat May 22 20:29:37 2021
Info: Command: quartus_sta mp -c mp
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.756             -29.318 Clock 
Info (332146): Worst-case hold slack is 0.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.295               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.392 Clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.484             -24.053 Clock 
Info (332146): Worst-case hold slack is 0.294
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.294               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.392 Clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.467
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.467              -5.334 Clock 
Info (332146): Worst-case hold slack is 0.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.152               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.241 Clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4634 megabytes
    Info: Processing ended: Sat May 22 20:29:39 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


