Timing Analyzer report for controller
Fri Jun 27 20:38:00 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; controller                                              ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C8                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
;     Processors 3-16        ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 218.77 MHz ; 218.77 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.571 ; -76.228            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.423 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -53.558                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.571 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 4.482      ;
; -3.481 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 4.392      ;
; -3.473 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 4.384      ;
; -3.455 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 4.366      ;
; -3.366 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.591     ; 3.776      ;
; -3.336 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 4.247      ;
; -3.281 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.592     ; 3.690      ;
; -3.203 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 4.114      ;
; -3.173 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 4.084      ;
; -3.154 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 4.065      ;
; -3.109 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 4.020      ;
; -3.106 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.497      ;
; -3.097 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.489      ;
; -3.096 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.391      ; 4.488      ;
; -3.096 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.488      ;
; -3.095 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.487      ;
; -3.095 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.487      ;
; -3.092 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.483      ;
; -3.091 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.483      ;
; -3.033 ; controller_reader:inst|state.STATE_ONE   ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.592     ; 3.442      ;
; -3.016 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.407      ;
; -3.008 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.399      ;
; -3.008 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.399      ;
; -3.007 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.399      ;
; -3.006 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.391      ; 4.398      ;
; -3.006 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.398      ;
; -3.005 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.397      ;
; -3.005 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.397      ;
; -3.004 ; controller_reader:inst|state.STATE_FIVE  ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.592     ; 3.413      ;
; -3.002 ; controller_reader:inst|counter[5]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 3.913      ;
; -3.002 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.393      ;
; -3.001 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.393      ;
; -2.999 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.391      ;
; -2.998 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.391      ; 4.390      ;
; -2.998 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.390      ;
; -2.997 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.389      ;
; -2.997 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.389      ;
; -2.993 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.385      ;
; -2.990 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.381      ;
; -2.981 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.373      ;
; -2.980 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.391      ; 4.372      ;
; -2.980 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.372      ;
; -2.979 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.371      ;
; -2.979 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.371      ;
; -2.976 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.367      ;
; -2.975 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.367      ;
; -2.968 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 3.879      ;
; -2.961 ; controller_reader:inst|state.STATE_THREE ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.091     ; 3.871      ;
; -2.937 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; -0.111     ; 3.827      ;
; -2.932 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; -0.111     ; 3.822      ;
; -2.908 ; controller_reader:inst|state.STATE_SIX   ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.592     ; 3.317      ;
; -2.891 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; -0.110     ; 3.782      ;
; -2.891 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; -0.110     ; 3.782      ;
; -2.890 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; -0.110     ; 3.781      ;
; -2.890 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; -0.110     ; 3.781      ;
; -2.889 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; -0.110     ; 3.780      ;
; -2.885 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; -0.110     ; 3.776      ;
; -2.871 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.262      ;
; -2.862 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.254      ;
; -2.861 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.391      ; 4.253      ;
; -2.861 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.253      ;
; -2.860 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.252      ;
; -2.860 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.252      ;
; -2.857 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.248      ;
; -2.856 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.248      ;
; -2.854 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.090     ; 3.765      ;
; -2.852 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; -0.112     ; 3.741      ;
; -2.847 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; -0.112     ; 3.736      ;
; -2.806 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; -0.111     ; 3.696      ;
; -2.806 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; -0.111     ; 3.696      ;
; -2.805 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; -0.111     ; 3.695      ;
; -2.805 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; -0.111     ; 3.695      ;
; -2.804 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; -0.111     ; 3.694      ;
; -2.800 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; -0.111     ; 3.690      ;
; -2.738 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.129      ;
; -2.729 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.121      ;
; -2.728 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.391      ; 4.120      ;
; -2.728 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.120      ;
; -2.727 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.119      ;
; -2.727 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.119      ;
; -2.724 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.115      ;
; -2.723 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.115      ;
; -2.708 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.099      ;
; -2.702 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.093      ;
; -2.699 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.091      ;
; -2.698 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.391      ; 4.090      ;
; -2.698 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.090      ;
; -2.697 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.089      ;
; -2.697 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.089      ;
; -2.693 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.085      ;
; -2.680 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.071      ;
; -2.679 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.071      ;
; -2.679 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.391      ; 4.071      ;
; -2.678 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.070      ;
; -2.678 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.070      ;
; -2.677 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.391      ; 4.069      ;
; -2.675 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.390      ; 4.066      ;
; -2.673 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.065      ;
; -2.634 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.391      ; 4.026      ;
; -2.634 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.391      ; 4.026      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.423 ; controller_reader:inst|state.STATE_ONE   ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 0.000        ; 0.111      ; 0.746      ;
; 0.423 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.111      ; 0.746      ;
; 0.423 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.111      ; 0.746      ;
; 0.423 ; controller_reader:inst|state.STATE_TWO   ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 0.000        ; 0.111      ; 0.746      ;
; 0.423 ; controller_reader:inst|state.STATE_SEVEN ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 0.000        ; 0.111      ; 0.746      ;
; 0.423 ; controller_reader:inst|state.STATE_SIX   ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 0.000        ; 0.111      ; 0.746      ;
; 0.423 ; controller_reader:inst|state.STATE_FIVE  ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 0.000        ; 0.111      ; 0.746      ;
; 0.423 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.111      ; 0.746      ;
; 0.443 ; controller_reader:inst|state.STATE_THREE ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 0.000        ; 0.091      ; 0.746      ;
; 0.523 ; controller_reader:inst|counter[11]       ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.826      ;
; 0.752 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.762 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.065      ;
; 0.780 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.083      ;
; 0.786 ; controller_reader:inst|counter[9]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.089      ;
; 0.891 ; controller_reader:inst|state.STATE_THREE ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; 0.091      ; 1.194      ;
; 0.947 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.250      ;
; 0.949 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[1]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.252      ;
; 0.957 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.260      ;
; 0.958 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.261      ;
; 0.959 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.262      ;
; 0.976 ; controller_reader:inst|counter[10]       ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.279      ;
; 0.982 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[0]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.285      ;
; 1.107 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.116 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.419      ;
; 1.140 ; controller_reader:inst|counter[9]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.443      ;
; 1.141 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.444      ;
; 1.150 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.453      ;
; 1.207 ; controller_reader:inst|state.STATE_SEVEN ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; -0.390     ; 1.029      ;
; 1.238 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.541      ;
; 1.247 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.550      ;
; 1.247 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.550      ;
; 1.256 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.559      ;
; 1.271 ; controller_reader:inst|counter[9]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.574      ;
; 1.281 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.584      ;
; 1.283 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.592      ; 2.087      ;
; 1.284 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.587      ;
; 1.285 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.592      ; 2.089      ;
; 1.285 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.588      ;
; 1.285 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[1]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.588      ;
; 1.290 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.593      ;
; 1.302 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.605      ;
; 1.303 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.606      ;
; 1.306 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.609      ;
; 1.313 ; controller_reader:inst|counter[10]       ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.616      ;
; 1.329 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.632      ;
; 1.332 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.635      ;
; 1.332 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.635      ;
; 1.333 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.636      ;
; 1.337 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 0.000        ; 0.593      ; 2.142      ;
; 1.378 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.681      ;
; 1.384 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 0.000        ; 0.593      ; 2.189      ;
; 1.387 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.690      ;
; 1.387 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.690      ;
; 1.394 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.697      ;
; 1.399 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.702      ;
; 1.420 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 0.000        ; 0.593      ; 2.225      ;
; 1.421 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.724      ;
; 1.423 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 0.000        ; 0.593      ; 2.228      ;
; 1.424 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.727      ;
; 1.425 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 0.000        ; 0.593      ; 2.230      ;
; 1.425 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.728      ;
; 1.425 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.728      ;
; 1.426 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 0.000        ; 0.593      ; 2.231      ;
; 1.441 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 0.000        ; 0.593      ; 2.246      ;
; 1.442 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.745      ;
; 1.443 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.746      ;
; 1.446 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.749      ;
; 1.467 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.592      ; 2.271      ;
; 1.469 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.592      ; 2.273      ;
; 1.472 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.775      ;
; 1.472 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.775      ;
; 1.473 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.776      ;
; 1.515 ; controller_reader:inst|state.STATE_FIVE  ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; -0.390     ; 1.337      ;
; 1.518 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.821      ;
; 1.531 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.593      ; 2.336      ;
; 1.532 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 0.000        ; 0.593      ; 2.337      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[1]        ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.533 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[0]        ; clk          ; clk         ; 0.000        ; -0.390     ; 1.355      ;
; 1.534 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.837      ;
; 1.539 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.842      ;
; 1.555 ; controller_reader:inst|counter[5]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.593      ; 2.360      ;
; 1.564 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.867      ;
; 1.565 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.868      ;
; 1.565 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.868      ;
; 1.568 ; controller_reader:inst|state.STATE_ONE   ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; -0.390     ; 1.390      ;
; 1.569 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.592      ; 2.373      ;
; 1.571 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.592      ; 2.375      ;
; 1.582 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.885      ;
; 1.583 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.886      ;
; 1.600 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.593      ; 2.405      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 235.13 MHz ; 235.13 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.253 ; -68.791           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.373 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -53.558                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.253 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 4.175      ;
; -3.203 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 4.125      ;
; -3.197 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 4.119      ;
; -3.186 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 4.108      ;
; -3.054 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 3.976      ;
; -3.024 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.550     ; 3.476      ;
; -2.929 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 3.851      ;
; -2.927 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 3.849      ;
; -2.898 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.551     ; 3.349      ;
; -2.850 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 3.772      ;
; -2.829 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 3.751      ;
; -2.810 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.182      ;
; -2.809 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.370      ; 4.181      ;
; -2.808 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.180      ;
; -2.808 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.180      ;
; -2.808 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.180      ;
; -2.804 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.176      ;
; -2.786 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.158      ;
; -2.769 ; controller_reader:inst|state.STATE_ONE   ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.551     ; 3.220      ;
; -2.766 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.138      ;
; -2.763 ; controller_reader:inst|state.STATE_FIVE  ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.551     ; 3.214      ;
; -2.760 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.132      ;
; -2.759 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.370      ; 4.131      ;
; -2.758 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.130      ;
; -2.758 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.130      ;
; -2.758 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.130      ;
; -2.754 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.126      ;
; -2.754 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.126      ;
; -2.753 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.370      ; 4.125      ;
; -2.752 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.124      ;
; -2.752 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.124      ;
; -2.752 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.124      ;
; -2.748 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.120      ;
; -2.743 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.115      ;
; -2.742 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.370      ; 4.114      ;
; -2.741 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.113      ;
; -2.741 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.113      ;
; -2.741 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.370      ; 4.113      ;
; -2.737 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.109      ;
; -2.736 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 3.658      ;
; -2.736 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.108      ;
; -2.730 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.102      ;
; -2.721 ; controller_reader:inst|state.STATE_THREE ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.081     ; 3.642      ;
; -2.719 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.091      ;
; -2.716 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.088      ;
; -2.710 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.082      ;
; -2.699 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.370      ; 4.071      ;
; -2.695 ; controller_reader:inst|counter[5]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 3.617      ;
; -2.611 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.983      ;
; -2.610 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.370      ; 3.982      ;
; -2.609 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.981      ;
; -2.609 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.981      ;
; -2.609 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.981      ;
; -2.605 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.977      ;
; -2.601 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; -0.100     ; 3.503      ;
; -2.589 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; -0.100     ; 3.491      ;
; -2.587 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.959      ;
; -2.581 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; -0.100     ; 3.483      ;
; -2.580 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; -0.100     ; 3.482      ;
; -2.579 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; -0.100     ; 3.481      ;
; -2.579 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; -0.100     ; 3.481      ;
; -2.579 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; -0.100     ; 3.481      ;
; -2.575 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; -0.100     ; 3.477      ;
; -2.574 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.080     ; 3.496      ;
; -2.574 ; controller_reader:inst|state.STATE_SIX   ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.551     ; 3.025      ;
; -2.567 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.939      ;
; -2.542 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; -0.101     ; 3.443      ;
; -2.530 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; -0.101     ; 3.431      ;
; -2.486 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.858      ;
; -2.485 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.370      ; 3.857      ;
; -2.484 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.856      ;
; -2.484 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.856      ;
; -2.484 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.856      ;
; -2.484 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.856      ;
; -2.483 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.370      ; 3.855      ;
; -2.482 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.854      ;
; -2.482 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.854      ;
; -2.482 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.854      ;
; -2.480 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.852      ;
; -2.478 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.850      ;
; -2.462 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.834      ;
; -2.460 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.832      ;
; -2.455 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; -0.101     ; 3.356      ;
; -2.454 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; -0.101     ; 3.355      ;
; -2.453 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; -0.101     ; 3.354      ;
; -2.453 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; -0.101     ; 3.354      ;
; -2.452 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; -0.101     ; 3.353      ;
; -2.448 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; -0.101     ; 3.349      ;
; -2.442 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.814      ;
; -2.440 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.812      ;
; -2.428 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|b                 ; clk          ; clk         ; 1.000        ; -0.564     ; 2.866      ;
; -2.428 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|c                 ; clk          ; clk         ; 1.000        ; -0.564     ; 2.866      ;
; -2.407 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.779      ;
; -2.406 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.370      ; 3.778      ;
; -2.405 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.777      ;
; -2.405 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.777      ;
; -2.405 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.370      ; 3.777      ;
; -2.401 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.773      ;
; -2.386 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.370      ; 3.758      ;
; -2.385 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.370      ; 3.757      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.373 ; controller_reader:inst|state.STATE_ONE   ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.669      ;
; 0.373 ; controller_reader:inst|state.STATE_TWO   ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.669      ;
; 0.373 ; controller_reader:inst|state.STATE_SEVEN ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 0.000        ; 0.101      ; 0.669      ;
; 0.373 ; controller_reader:inst|state.STATE_SIX   ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.669      ;
; 0.373 ; controller_reader:inst|state.STATE_FIVE  ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.669      ;
; 0.373 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.101      ; 0.669      ;
; 0.374 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.669      ;
; 0.374 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.100      ; 0.669      ;
; 0.393 ; controller_reader:inst|state.STATE_THREE ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.482 ; controller_reader:inst|counter[11]       ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.759      ;
; 0.697 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.708 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.985      ;
; 0.725 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.002      ;
; 0.730 ; controller_reader:inst|counter[9]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.007      ;
; 0.811 ; controller_reader:inst|state.STATE_THREE ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.087      ;
; 0.853 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.130      ;
; 0.853 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.130      ;
; 0.860 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[1]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.137      ;
; 0.866 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.143      ;
; 0.876 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.153      ;
; 0.876 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[0]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.153      ;
; 0.880 ; controller_reader:inst|counter[10]       ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.157      ;
; 1.019 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 1.032 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.309      ;
; 1.043 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.320      ;
; 1.054 ; controller_reader:inst|counter[9]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.331      ;
; 1.059 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.336      ;
; 1.096 ; controller_reader:inst|state.STATE_SEVEN ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; -0.369     ; 0.922      ;
; 1.112 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.389      ;
; 1.130 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.407      ;
; 1.141 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.149 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.426      ;
; 1.149 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[1]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.426      ;
; 1.149 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.426      ;
; 1.151 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.552      ; 1.898      ;
; 1.152 ; controller_reader:inst|counter[9]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.153 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.552      ; 1.900      ;
; 1.154 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.431      ;
; 1.158 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 0.000        ; 0.553      ; 1.906      ;
; 1.165 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.442      ;
; 1.170 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.447      ;
; 1.176 ; controller_reader:inst|counter[10]       ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.453      ;
; 1.181 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.458      ;
; 1.201 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 0.000        ; 0.553      ; 1.949      ;
; 1.219 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.496      ;
; 1.224 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.501      ;
; 1.234 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.511      ;
; 1.236 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.513      ;
; 1.244 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.521      ;
; 1.245 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.522      ;
; 1.245 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.522      ;
; 1.247 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.251 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.528      ;
; 1.252 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.529      ;
; 1.263 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.540      ;
; 1.271 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.548      ;
; 1.271 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.548      ;
; 1.271 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.548      ;
; 1.276 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 0.000        ; 0.553      ; 2.024      ;
; 1.281 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 0.000        ; 0.553      ; 2.029      ;
; 1.282 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 0.000        ; 0.553      ; 2.030      ;
; 1.285 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 0.000        ; 0.553      ; 2.033      ;
; 1.287 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.564      ;
; 1.292 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.569      ;
; 1.322 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 0.000        ; 0.553      ; 2.070      ;
; 1.337 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.552      ; 2.084      ;
; 1.340 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.552      ; 2.087      ;
; 1.341 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.618      ;
; 1.346 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.623      ;
; 1.356 ; controller_reader:inst|counter[5]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.553      ; 2.104      ;
; 1.356 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.633      ;
; 1.366 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.643      ;
; 1.367 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.644      ;
; 1.367 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.644      ;
; 1.369 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.646      ;
; 1.373 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.650      ;
; 1.380 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.552      ; 2.127      ;
; 1.383 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.552      ; 2.130      ;
; 1.387 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 0.000        ; 0.553      ; 2.135      ;
; 1.393 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.670      ;
; 1.393 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.670      ;
; 1.393 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.670      ;
; 1.396 ; controller_reader:inst|state.STATE_FIVE  ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; -0.369     ; 1.222      ;
; 1.400 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.553      ; 2.148      ;
; 1.412 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 0.000        ; 0.553      ; 2.160      ;
; 1.422 ; controller_reader:inst|state.STATE_ONE   ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; -0.369     ; 1.248      ;
; 1.449 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.553      ; 2.197      ;
; 1.463 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.740      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[1]        ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
; 1.465 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[0]        ; clk          ; clk         ; 0.000        ; -0.370     ; 1.290      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.937 ; -14.151           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -39.483                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.937 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.883      ;
; -0.931 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.877      ;
; -0.907 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.853      ;
; -0.902 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.848      ;
; -0.875 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.244     ; 1.618      ;
; -0.824 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.770      ;
; -0.824 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.770      ;
; -0.822 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.244     ; 1.565      ;
; -0.810 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.756      ;
; -0.787 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.733      ;
; -0.753 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.699      ;
; -0.749 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.153      ; 1.889      ;
; -0.749 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.889      ;
; -0.748 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.888      ;
; -0.748 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.888      ;
; -0.747 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.887      ;
; -0.746 ; controller_reader:inst|state.STATE_ONE   ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.244     ; 1.489      ;
; -0.743 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.883      ;
; -0.743 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.153      ; 1.883      ;
; -0.743 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.883      ;
; -0.742 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.882      ;
; -0.742 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.882      ;
; -0.741 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.881      ;
; -0.737 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.877      ;
; -0.735 ; controller_reader:inst|state.STATE_THREE ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.681      ;
; -0.728 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.868      ;
; -0.722 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.862      ;
; -0.719 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.153      ; 1.859      ;
; -0.719 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.859      ;
; -0.718 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.858      ;
; -0.718 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.858      ;
; -0.717 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.857      ;
; -0.716 ; controller_reader:inst|counter[8]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.856      ;
; -0.714 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.854      ;
; -0.714 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.153      ; 1.854      ;
; -0.714 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.854      ;
; -0.713 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.853      ;
; -0.713 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.853      ;
; -0.713 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.853      ;
; -0.712 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.852      ;
; -0.711 ; controller_reader:inst|counter[2]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.851      ;
; -0.710 ; controller_reader:inst|counter[3]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.850      ;
; -0.708 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.848      ;
; -0.707 ; controller_reader:inst|state.STATE_FIVE  ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.244     ; 1.450      ;
; -0.693 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.639      ;
; -0.687 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; -0.050     ; 1.624      ;
; -0.687 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.624      ;
; -0.686 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; -0.050     ; 1.623      ;
; -0.686 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; -0.050     ; 1.623      ;
; -0.685 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; -0.050     ; 1.622      ;
; -0.683 ; controller_reader:inst|counter[5]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.629      ;
; -0.681 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.618      ;
; -0.672 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.812      ;
; -0.666 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.603      ;
; -0.660 ; controller_reader:inst|counter[10]       ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.800      ;
; -0.656 ; controller_reader:inst|state.STATE_SIX   ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.244     ; 1.399      ;
; -0.654 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.591      ;
; -0.636 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.153      ; 1.776      ;
; -0.636 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.776      ;
; -0.636 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.153      ; 1.776      ;
; -0.636 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.776      ;
; -0.635 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.775      ;
; -0.635 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.775      ;
; -0.635 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.775      ;
; -0.635 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.775      ;
; -0.634 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; -0.050     ; 1.571      ;
; -0.634 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.571      ;
; -0.634 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.774      ;
; -0.634 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.774      ;
; -0.633 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; -0.050     ; 1.570      ;
; -0.633 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; -0.050     ; 1.570      ;
; -0.632 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; -0.050     ; 1.569      ;
; -0.630 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.770      ;
; -0.630 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.770      ;
; -0.628 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.565      ;
; -0.625 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 1.000        ; -0.041     ; 1.571      ;
; -0.622 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.153      ; 1.762      ;
; -0.622 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.762      ;
; -0.621 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.761      ;
; -0.621 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.761      ;
; -0.620 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.760      ;
; -0.616 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.756      ;
; -0.613 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.550      ;
; -0.608 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.748      ;
; -0.601 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.741      ;
; -0.601 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.538      ;
; -0.599 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.153      ; 1.739      ;
; -0.599 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.739      ;
; -0.598 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.738      ;
; -0.598 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.738      ;
; -0.597 ; controller_reader:inst|counter[1]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.737      ;
; -0.597 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.737      ;
; -0.596 ; controller_reader:inst|counter[9]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.736      ;
; -0.593 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.733      ;
; -0.578 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.718      ;
; -0.566 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.706      ;
; -0.565 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 1.000        ; 0.153      ; 1.705      ;
; -0.565 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.705      ;
; -0.564 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.704      ;
; -0.564 ; controller_reader:inst|counter[0]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.704      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; controller_reader:inst|state.STATE_ONE   ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; controller_reader:inst|state.STATE_ZERO  ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; controller_reader:inst|state.STATE_TWO   ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; controller_reader:inst|state.STATE_SEVEN ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; controller_reader:inst|state.STATE_SIX   ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; controller_reader:inst|state.STATE_FIVE  ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; controller_reader:inst|state.STATE_FOUR  ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.182 ; controller_reader:inst|state.STATE_THREE ; controller_reader:inst|state.STATE_THREE ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.211 ; controller_reader:inst|counter[11]       ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.337      ;
; 0.299 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.305 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.313 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.439      ;
; 0.317 ; controller_reader:inst|counter[9]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.443      ;
; 0.334 ; controller_reader:inst|state.STATE_THREE ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.459      ;
; 0.366 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.492      ;
; 0.367 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[1]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.493      ;
; 0.369 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.495      ;
; 0.369 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.495      ;
; 0.370 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.496      ;
; 0.380 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[0]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.506      ;
; 0.382 ; controller_reader:inst|counter[10]       ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.508      ;
; 0.448 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.454 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.580      ;
; 0.466 ; controller_reader:inst|counter[9]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.592      ;
; 0.467 ; controller_reader:inst|state.STATE_SEVEN ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; -0.153     ; 0.398      ;
; 0.471 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.597      ;
; 0.474 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.600      ;
; 0.511 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.514 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.643      ;
; 0.520 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.646      ;
; 0.527 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[1]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.858      ;
; 0.529 ; controller_reader:inst|counter[9]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.655      ;
; 0.530 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.656      ;
; 0.530 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.656      ;
; 0.530 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.656      ;
; 0.531 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.657      ;
; 0.533 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.862      ;
; 0.534 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_SIX   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.863      ;
; 0.535 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.864      ;
; 0.537 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.663      ;
; 0.540 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.666      ;
; 0.540 ; controller_reader:inst|counter[10]       ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.666      ;
; 0.577 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.704      ;
; 0.579 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.707      ;
; 0.582 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.708      ;
; 0.583 ; controller_reader:inst|counter[7]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.709      ;
; 0.585 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.914      ;
; 0.585 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.914      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[10]       ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[9]        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[2]        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[1]        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.587 ; controller_reader:inst|state.STATE_IDLE  ; controller_reader:inst|counter[0]        ; clk          ; clk         ; 0.000        ; -0.153     ; 0.518      ;
; 0.590 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.919      ;
; 0.591 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_FIVE  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.920      ;
; 0.593 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.719      ;
; 0.593 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[3]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.719      ;
; 0.593 ; controller_reader:inst|counter[8]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.720      ;
; 0.595 ; controller_reader:inst|state.STATE_FIVE  ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; -0.153     ; 0.526      ;
; 0.596 ; controller_reader:inst|counter[2]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.722      ;
; 0.596 ; controller_reader:inst|counter[0]        ; controller_reader:inst|counter[4]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.722      ;
; 0.597 ; controller_reader:inst|counter[4]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.723      ;
; 0.600 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_TWO   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.929      ;
; 0.603 ; controller_reader:inst|counter[6]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.729      ;
; 0.611 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.940      ;
; 0.613 ; controller_reader:inst|state.STATE_ONE   ; controller_reader:inst|select            ; clk          ; clk         ; 0.000        ; -0.153     ; 0.544      ;
; 0.613 ; controller_reader:inst|counter[7]        ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.942      ;
; 0.616 ; controller_reader:inst|counter[5]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.945      ;
; 0.618 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.947      ;
; 0.620 ; controller_reader:inst|counter[11]       ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.949      ;
; 0.631 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 0.000        ; 0.245      ; 0.960      ;
; 0.640 ; controller_reader:inst|counter[6]        ; controller_reader:inst|state.STATE_SEVEN ; clk          ; clk         ; 0.000        ; 0.245      ; 0.969      ;
; 0.643 ; controller_reader:inst|counter[5]        ; controller_reader:inst|counter[11]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.769      ;
; 0.644 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[7]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.770      ;
; 0.644 ; controller_reader:inst|counter[5]        ; controller_reader:inst|state.STATE_ONE   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.973      ;
; 0.645 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.771      ;
; 0.647 ; controller_reader:inst|counter[4]        ; controller_reader:inst|state.STATE_FOUR  ; clk          ; clk         ; 0.000        ; 0.245      ; 0.976      ;
; 0.647 ; controller_reader:inst|counter[3]        ; controller_reader:inst|counter[8]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.773      ;
; 0.648 ; controller_reader:inst|counter[1]        ; controller_reader:inst|counter[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.774      ;
; 0.653 ; controller_reader:inst|state.STATE_SEVEN ; controller_reader:inst|state.STATE_ZERO  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.787      ;
; 0.655 ; controller_reader:inst|state.STATE_SEVEN ; controller_reader:inst|state.STATE_IDLE  ; clk          ; clk         ; 0.000        ; 0.050      ; 0.789      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.571  ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.571  ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -76.228 ; 0.0   ; 0.0      ; 0.0     ; -53.558             ;
;  clk             ; -76.228 ; 0.000 ; N/A      ; N/A     ; -53.558             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; select        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_UP_Z                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_DOWN_Y              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_LEFT_X              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_RIGHT_MODE          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_A_B                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PIN_START_C             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; flag                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; select        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; select        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; select        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1241     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1241     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 55    ; 55   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                             ;
+----------------+--------------------------------------------------------------------------------------+
; Input Port     ; Comment                                                                              ;
+----------------+--------------------------------------------------------------------------------------+
; PIN_A_B        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PIN_DOWN_Y     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PIN_LEFT_X     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PIN_RIGHT_MODE ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PIN_START_C    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PIN_UP_Z       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; flag           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                             ;
+----------------+--------------------------------------------------------------------------------------+
; Input Port     ; Comment                                                                              ;
+----------------+--------------------------------------------------------------------------------------+
; PIN_A_B        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PIN_DOWN_Y     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PIN_LEFT_X     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PIN_RIGHT_MODE ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PIN_START_C    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PIN_UP_Z       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; flag           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Fri Jun 27 20:37:59 2025
Info: Command: quartus_sta controller -c controller
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'controller.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.571
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.571             -76.228 clk 
Info (332146): Worst-case hold slack is 0.423
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.423               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.558 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.253
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.253             -68.791 clk 
Info (332146): Worst-case hold slack is 0.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.373               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.558 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.937
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.937             -14.151 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.483 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 709 megabytes
    Info: Processing ended: Fri Jun 27 20:38:00 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


