`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2018/12/03 19:58:07
// Design Name: 
// Module Name: counter_univ_bin_N
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module counter_univ_bin_N
#(parameter N = 8)
(input clk, reset, load, up_down,
input [N -1 : 0]d,
output [N - 1 : 0]qd
    );
    

endmodule
