DECL|NIOS2_BSTATUS|macro|NIOS2_BSTATUS
DECL|NIOS2_CONFIG_REG_ANI_MASK|macro|NIOS2_CONFIG_REG_ANI_MASK
DECL|NIOS2_CONFIG_REG_ANI_OFST|macro|NIOS2_CONFIG_REG_ANI_OFST
DECL|NIOS2_CONFIG_REG_ECCEN_MASK|macro|NIOS2_CONFIG_REG_ECCEN_MASK
DECL|NIOS2_CONFIG_REG_ECCEN_OFST|macro|NIOS2_CONFIG_REG_ECCEN_OFST
DECL|NIOS2_CONFIG_REG_ECCEXC_MASK|macro|NIOS2_CONFIG_REG_ECCEXC_MASK
DECL|NIOS2_CONFIG_REG_ECCEXC_OFST|macro|NIOS2_CONFIG_REG_ECCEXC_OFST
DECL|NIOS2_CONFIG_REG_PE_MASK|macro|NIOS2_CONFIG_REG_PE_MASK
DECL|NIOS2_CONFIG_REG_PE_OFST|macro|NIOS2_CONFIG_REG_PE_OFST
DECL|NIOS2_CPUID|macro|NIOS2_CPUID
DECL|NIOS2_CR_BADADDR|enumerator|NIOS2_CR_BADADDR = 12,
DECL|NIOS2_CR_BSTATUS|enumerator|NIOS2_CR_BSTATUS = 2,
DECL|NIOS2_CR_CONFIG|enumerator|NIOS2_CR_CONFIG = 13,
DECL|NIOS2_CR_CPUID|enumerator|NIOS2_CR_CPUID = 5,
DECL|NIOS2_CR_ECCINJ|enumerator|NIOS2_CR_ECCINJ = 11,
DECL|NIOS2_CR_ESTATUS|enumerator|NIOS2_CR_ESTATUS = 1,
DECL|NIOS2_CR_EXCEPTION|enumerator|NIOS2_CR_EXCEPTION = 7,
DECL|NIOS2_CR_IENABLE|enumerator|NIOS2_CR_IENABLE = 3,
DECL|NIOS2_CR_IPENDING|enumerator|NIOS2_CR_IPENDING = 4,
DECL|NIOS2_CR_MPUACC|enumerator|NIOS2_CR_MPUACC = 15
DECL|NIOS2_CR_MPUBASE|enumerator|NIOS2_CR_MPUBASE = 14,
DECL|NIOS2_CR_PTEADDR|enumerator|NIOS2_CR_PTEADDR = 8,
DECL|NIOS2_CR_STATUS|enumerator|NIOS2_CR_STATUS = 0,
DECL|NIOS2_CR_TLBACC|enumerator|NIOS2_CR_TLBACC = 9,
DECL|NIOS2_CR_TLBMISC|enumerator|NIOS2_CR_TLBMISC = 10,
DECL|NIOS2_ECCINJ_REG_DCDAT_MASK|macro|NIOS2_ECCINJ_REG_DCDAT_MASK
DECL|NIOS2_ECCINJ_REG_DCDAT_OFST|macro|NIOS2_ECCINJ_REG_DCDAT_OFST
DECL|NIOS2_ECCINJ_REG_DCTAG_MASK|macro|NIOS2_ECCINJ_REG_DCTAG_MASK
DECL|NIOS2_ECCINJ_REG_DCTAG_OFST|macro|NIOS2_ECCINJ_REG_DCTAG_OFST
DECL|NIOS2_ECCINJ_REG_DTCM0_MASK|macro|NIOS2_ECCINJ_REG_DTCM0_MASK
DECL|NIOS2_ECCINJ_REG_DTCM0_OFST|macro|NIOS2_ECCINJ_REG_DTCM0_OFST
DECL|NIOS2_ECCINJ_REG_DTCM1_MASK|macro|NIOS2_ECCINJ_REG_DTCM1_MASK
DECL|NIOS2_ECCINJ_REG_DTCM1_OFST|macro|NIOS2_ECCINJ_REG_DTCM1_OFST
DECL|NIOS2_ECCINJ_REG_DTCM2_MASK|macro|NIOS2_ECCINJ_REG_DTCM2_MASK
DECL|NIOS2_ECCINJ_REG_DTCM2_OFST|macro|NIOS2_ECCINJ_REG_DTCM2_OFST
DECL|NIOS2_ECCINJ_REG_DTCM3_MASK|macro|NIOS2_ECCINJ_REG_DTCM3_MASK
DECL|NIOS2_ECCINJ_REG_DTCM3_OFST|macro|NIOS2_ECCINJ_REG_DTCM3_OFST
DECL|NIOS2_ECCINJ_REG_ICDAT_MASK|macro|NIOS2_ECCINJ_REG_ICDAT_MASK
DECL|NIOS2_ECCINJ_REG_ICDAT_OFST|macro|NIOS2_ECCINJ_REG_ICDAT_OFST
DECL|NIOS2_ECCINJ_REG_ICTAG_MASK|macro|NIOS2_ECCINJ_REG_ICTAG_MASK
DECL|NIOS2_ECCINJ_REG_ICTAG_OFST|macro|NIOS2_ECCINJ_REG_ICTAG_OFST
DECL|NIOS2_ECCINJ_REG_RF_MASK|macro|NIOS2_ECCINJ_REG_RF_MASK
DECL|NIOS2_ECCINJ_REG_RF_OFST|macro|NIOS2_ECCINJ_REG_RF_OFST
DECL|NIOS2_ECCINJ_REG_TLB_MASK|macro|NIOS2_ECCINJ_REG_TLB_MASK
DECL|NIOS2_ECCINJ_REG_TLB_OFST|macro|NIOS2_ECCINJ_REG_TLB_OFST
DECL|NIOS2_ESTATUS|macro|NIOS2_ESTATUS
DECL|NIOS2_EXCEPTION_REG_CAUSE_MASK|macro|NIOS2_EXCEPTION_REG_CAUSE_MASK
DECL|NIOS2_EXCEPTION_REG_CAUSE_OFST|macro|NIOS2_EXCEPTION_REG_CAUSE_OFST
DECL|NIOS2_EXCEPTION_REG_ECCFTL_MASK|macro|NIOS2_EXCEPTION_REG_ECCFTL_MASK
DECL|NIOS2_EXCEPTION_REG_ECCFTL_OFST|macro|NIOS2_EXCEPTION_REG_ECCFTL_OFST
DECL|NIOS2_IENABLE|macro|NIOS2_IENABLE
DECL|NIOS2_IPENDING|macro|NIOS2_IPENDING
DECL|NIOS2_MPUACC_C_MASK|macro|NIOS2_MPUACC_C_MASK
DECL|NIOS2_MPUACC_C_OFST|macro|NIOS2_MPUACC_C_OFST
DECL|NIOS2_MPUACC_LIMIT_MASK|macro|NIOS2_MPUACC_LIMIT_MASK
DECL|NIOS2_MPUACC_LIMIT_OFST|macro|NIOS2_MPUACC_LIMIT_OFST
DECL|NIOS2_MPUACC_MASK_MASK|macro|NIOS2_MPUACC_MASK_MASK
DECL|NIOS2_MPUACC_MASK_OFST|macro|NIOS2_MPUACC_MASK_OFST
DECL|NIOS2_MPUACC_PERM_MASK|macro|NIOS2_MPUACC_PERM_MASK
DECL|NIOS2_MPUACC_PERM_OFST|macro|NIOS2_MPUACC_PERM_OFST
DECL|NIOS2_MPUACC_RD_MASK|macro|NIOS2_MPUACC_RD_MASK
DECL|NIOS2_MPUACC_RD_OFST|macro|NIOS2_MPUACC_RD_OFST
DECL|NIOS2_MPUACC_WR_MASK|macro|NIOS2_MPUACC_WR_MASK
DECL|NIOS2_MPUACC_WR_OFST|macro|NIOS2_MPUACC_WR_OFST
DECL|NIOS2_MPUBASE_BASE_ADDR_MASK|macro|NIOS2_MPUBASE_BASE_ADDR_MASK
DECL|NIOS2_MPUBASE_BASE_ADDR_OFST|macro|NIOS2_MPUBASE_BASE_ADDR_OFST
DECL|NIOS2_MPUBASE_D_MASK|macro|NIOS2_MPUBASE_D_MASK
DECL|NIOS2_MPUBASE_D_OFST|macro|NIOS2_MPUBASE_D_OFST
DECL|NIOS2_MPUBASE_INDEX_MASK|macro|NIOS2_MPUBASE_INDEX_MASK
DECL|NIOS2_MPUBASE_INDEX_OFST|macro|NIOS2_MPUBASE_INDEX_OFST
DECL|NIOS2_NIRQ|macro|NIOS2_NIRQ
DECL|NIOS2_PTEADDR_REG_PTBASE_MASK|macro|NIOS2_PTEADDR_REG_PTBASE_MASK
DECL|NIOS2_PTEADDR_REG_PTBASE_OFST|macro|NIOS2_PTEADDR_REG_PTBASE_OFST
DECL|NIOS2_PTEADDR_REG_VPN_MASK|macro|NIOS2_PTEADDR_REG_VPN_MASK
DECL|NIOS2_PTEADDR_REG_VPN_OFST|macro|NIOS2_PTEADDR_REG_VPN_OFST
DECL|NIOS2_STATUS_CRS_MSK|macro|NIOS2_STATUS_CRS_MSK
DECL|NIOS2_STATUS_CRS_OFST|macro|NIOS2_STATUS_CRS_OFST
DECL|NIOS2_STATUS_EH_MSK|macro|NIOS2_STATUS_EH_MSK
DECL|NIOS2_STATUS_EH_OFST|macro|NIOS2_STATUS_EH_OFST
DECL|NIOS2_STATUS_IH_MSK|macro|NIOS2_STATUS_IH_MSK
DECL|NIOS2_STATUS_IH_OFST|macro|NIOS2_STATUS_IH_OFST
DECL|NIOS2_STATUS_IL_MSK|macro|NIOS2_STATUS_IL_MSK
DECL|NIOS2_STATUS_IL_OFST|macro|NIOS2_STATUS_IL_OFST
DECL|NIOS2_STATUS_NMI_MSK|macro|NIOS2_STATUS_NMI_MSK
DECL|NIOS2_STATUS_NMI_OFST|macro|NIOS2_STATUS_NMI_OFST
DECL|NIOS2_STATUS_PIE_MSK|macro|NIOS2_STATUS_PIE_MSK
DECL|NIOS2_STATUS_PIE_OFST|macro|NIOS2_STATUS_PIE_OFST
DECL|NIOS2_STATUS_PRS_MSK|macro|NIOS2_STATUS_PRS_MSK
DECL|NIOS2_STATUS_PRS_OFST|macro|NIOS2_STATUS_PRS_OFST
DECL|NIOS2_STATUS_RSIE_MSK|macro|NIOS2_STATUS_RSIE_MSK
DECL|NIOS2_STATUS_RSIE_OFST|macro|NIOS2_STATUS_RSIE_OFST
DECL|NIOS2_STATUS_SRS_MSK|macro|NIOS2_STATUS_SRS_MSK
DECL|NIOS2_STATUS_SRS_OFST|macro|NIOS2_STATUS_SRS_OFST
DECL|NIOS2_STATUS_U_MSK|macro|NIOS2_STATUS_U_MSK
DECL|NIOS2_STATUS_U_OFST|macro|NIOS2_STATUS_U_OFST
DECL|NIOS2_STATUS|macro|NIOS2_STATUS
DECL|NIOS2_TLBACC_REG_C_MASK|macro|NIOS2_TLBACC_REG_C_MASK
DECL|NIOS2_TLBACC_REG_C_OFST|macro|NIOS2_TLBACC_REG_C_OFST
DECL|NIOS2_TLBACC_REG_G_MASK|macro|NIOS2_TLBACC_REG_G_MASK
DECL|NIOS2_TLBACC_REG_G_OFST|macro|NIOS2_TLBACC_REG_G_OFST
DECL|NIOS2_TLBACC_REG_IG_MASK|macro|NIOS2_TLBACC_REG_IG_MASK
DECL|NIOS2_TLBACC_REG_IG_OFST|macro|NIOS2_TLBACC_REG_IG_OFST
DECL|NIOS2_TLBACC_REG_PFN_MASK|macro|NIOS2_TLBACC_REG_PFN_MASK
DECL|NIOS2_TLBACC_REG_PFN_OFST|macro|NIOS2_TLBACC_REG_PFN_OFST
DECL|NIOS2_TLBACC_REG_R_MASK|macro|NIOS2_TLBACC_REG_R_MASK
DECL|NIOS2_TLBACC_REG_R_OFST|macro|NIOS2_TLBACC_REG_R_OFST
DECL|NIOS2_TLBACC_REG_W_MASK|macro|NIOS2_TLBACC_REG_W_MASK
DECL|NIOS2_TLBACC_REG_W_OFST|macro|NIOS2_TLBACC_REG_W_OFST
DECL|NIOS2_TLBACC_REG_X_MASK|macro|NIOS2_TLBACC_REG_X_MASK
DECL|NIOS2_TLBACC_REG_X_OFST|macro|NIOS2_TLBACC_REG_X_OFST
DECL|NIOS2_TLBMISC_REG_BAD_MASK|macro|NIOS2_TLBMISC_REG_BAD_MASK
DECL|NIOS2_TLBMISC_REG_BAD_OFST|macro|NIOS2_TLBMISC_REG_BAD_OFST
DECL|NIOS2_TLBMISC_REG_DBL_MASK|macro|NIOS2_TLBMISC_REG_DBL_MASK
DECL|NIOS2_TLBMISC_REG_DBL_OFST|macro|NIOS2_TLBMISC_REG_DBL_OFST
DECL|NIOS2_TLBMISC_REG_D_MASK|macro|NIOS2_TLBMISC_REG_D_MASK
DECL|NIOS2_TLBMISC_REG_D_OFST|macro|NIOS2_TLBMISC_REG_D_OFST
DECL|NIOS2_TLBMISC_REG_EE_MASK|macro|NIOS2_TLBMISC_REG_EE_MASK
DECL|NIOS2_TLBMISC_REG_EE_OFST|macro|NIOS2_TLBMISC_REG_EE_OFST
DECL|NIOS2_TLBMISC_REG_PERM_MASK|macro|NIOS2_TLBMISC_REG_PERM_MASK
DECL|NIOS2_TLBMISC_REG_PERM_OFST|macro|NIOS2_TLBMISC_REG_PERM_OFST
DECL|NIOS2_TLBMISC_REG_PID_MASK|macro|NIOS2_TLBMISC_REG_PID_MASK
DECL|NIOS2_TLBMISC_REG_PID_OFST|macro|NIOS2_TLBMISC_REG_PID_OFST
DECL|NIOS2_TLBMISC_REG_RD_MASK|macro|NIOS2_TLBMISC_REG_RD_MASK
DECL|NIOS2_TLBMISC_REG_RD_OFST|macro|NIOS2_TLBMISC_REG_RD_OFST
DECL|NIOS2_TLBMISC_REG_WAY_MASK|macro|NIOS2_TLBMISC_REG_WAY_MASK
DECL|NIOS2_TLBMISC_REG_WAY_OFST|macro|NIOS2_TLBMISC_REG_WAY_OFST
DECL|NIOS2_TLBMISC_REG_WE_MASK|macro|NIOS2_TLBMISC_REG_WE_MASK
DECL|NIOS2_TLBMISC_REG_WE_OFST|macro|NIOS2_TLBMISC_REG_WE_OFST
DECL|__NIOS2_H__|macro|__NIOS2_H__
DECL|_nios2_break|function|static inline void _nios2_break(void)
DECL|_nios2_creg_read|macro|_nios2_creg_read
DECL|_nios2_creg_write|macro|_nios2_creg_write
DECL|_nios2_read_et|function|static inline uint32_t _nios2_read_et(void)
DECL|_nios2_read_sp|function|static inline uint32_t _nios2_read_sp(void)
DECL|_nios2_report_stack_overflow|function|static inline void _nios2_report_stack_overflow(void)
DECL|_nios2_write_et|function|static inline void _nios2_write_et(uint32_t et)
DECL|nios2_creg|enum|enum nios2_creg {
