/*module SHIFT_REG_TEST(
    input   d_in,
    input clk,
    input en_in,
    input dir_in,
    input rst,
    output reg [31:0] out
);

EEE_SHIFT_REG shift_reg(
    .d_in(d),
    .clk(clk),
    .en_in(en),
    .dir_in(dir),
    .rst(rst),
    .out(out)
);

endmodule 
*/