# FPGA
Exercícios em linguagem de Descrição

1. Implemente o somador completo de 1-bit da figura abaixo.
2. Com base no somador de 1-bit do exercício anterior, implemente um somador completo
de 8 bits.
3. Implemente os Flip Flops tipo: SR, JK, T e D. Os FFs devem ser implementados no nível
de portas lógicas.
4. Usando o Flip Flop adequado, Implemente um contador assíncrono de 4 bits que conte
de 5 até 15. O contador deve possuir um botão de reset para reinício da contagem.
5. Desenvolva o circuito de uma Unidade Lógica e Aritmética (ULA) simples, mostrada na
figura abaixo. Os resultados do testbench devem incluir variações no maior número possível
de variáveis de entrada.
