--- verilog_rtlil
+++ uhdm_rtlil
@@ -1,12 +1,10 @@
 # Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
-autoidx 3
-attribute \cells_not_processed 1
+autoidx 1
 attribute \src "dut.sv:2.1-17.10"
 module \flipflop
-  attribute \src "dut.sv:9.5-15.8"
-  wire $0\q[0:0]
+  wire $0\q
   attribute \src "dut.sv:10.13-10.19"
-  wire $logic_not$dut.sv:10$2_Y
+  wire $logic_not$dut.sv:10.13-10.19$1_Y
   attribute \src "dut.sv:3.18-3.21"
   wire input 1 \clk
   attribute \src "dut.sv:5.18-5.19"
@@ -16,29 +14,30 @@
   attribute \src "dut.sv:4.18-4.23"
   wire input 2 \rst_n
   attribute \src "dut.sv:10.13-10.19"
-  cell $logic_not $logic_not$dut.sv:10$2
+  cell $logic_not $logic_not$dut.sv:10.13-10.19$1
     parameter \A_SIGNED 0
     parameter \A_WIDTH 1
     parameter \Y_WIDTH 1
     connect \A \rst_n
-    connect \Y $logic_not$dut.sv:10$2_Y
+    connect \Y $logic_not$dut.sv:10.13-10.19$1_Y
   end
+  attribute \"has_async_reset" 1
   attribute \always_ff 1
   attribute \src "dut.sv:9.5-15.8"
   process $proc$dut.sv:9$1
-    assign $0\q[0:0] \q
-    attribute \src "dut.sv:10.9-14.12"
-    switch $logic_not$dut.sv:10$2_Y
-      attribute \src "dut.sv:10.13-10.19"
+    assign $0\q \q
+    attribute \src "dut.sv:11.9-15.12"
+    switch $logic_not$dut.sv:10.13-10.19$1_Y
+      attribute \src "dut.sv:11.13-11.19"
       case 1'1
-        assign $0\q[0:0] 1'0
-      attribute \src "dut.sv:12.13-12.17"
+        assign $0\q 1'0
+      attribute \src "dut.sv:13.13-13.17"
       case 
-        assign $0\q[0:0] \d
+        assign $0\q \d
     end
     sync posedge \clk
-      update \q $0\q[0:0]
+      update \q $0\q
     sync negedge \rst_n
-      update \q $0\q[0:0]
+      update \q $0\q
   end
 end
