<p>
  <img src= https://github.com/kibouasteve/CoDesign/assets/71629695/5523b2d0-aeb7-485c-8bdd-dbb5c23ea22e p align="left">
  <img src=https://github.com/kibouasteve/CoDesign/assets/71629695/ee78a014-0f7c-4ffa-82ed-bfce217817c7  p align ="right">
</p>

<br>
<br>

<h4>
  <h4 align ="center">Année scolaire: 2022 - 2023    
  &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp     &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp
  &nbsp &nbsp &nbsp &nbsp 
  Spécialité et classe: EISE4
</h4>
<br>
  
<h1>
 <h1 align ="center">Projet CoDesign
</h1>
<br>
  
<p>
  &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp &nbsp
  &nbsp &nbsp &nbsp &nbsp    
  <img src= https://github.com/kibouasteve/CoDesign/assets/71629695/6517e3ec-59d0-44dd-9ef3-2836e5f5c4d5 p align="center">
</p>
  
<br>
 
<h2>
  <h2 align ="center"> Objectif
</h2> 
&nbsp Notre objectif lors de ce projet était de réaliser un profil d’exécution et une analyse permettant d’identifier les endroits de <ins>LeNet</ins> à
paralléliser(ces endroits devront être voraces en terme de puissance de calcul et se prêter à une parallélisation efficace).
<br>
<br>
<strong><ins>Qu'est-ce que LeNet?</ins></strong>
<br>
&nbsp Il s'agit d'une structure de réseau de neuronnes proposée par Yann LeCun en 1998. Cette structure implémente des neurones artificiels pouvant servir dans le traitement d'image.
<br>
<br>
  
<strong><ins>Objectif secondaire:</ins> </strong>Mettre toutes les couches en LENET dans le FPGA
<br>
<ins>Règles</ins> (imposées par l'encadreur):
<br>
&nbsp- Tous les poids doivent être dans le coeur (créer une fonction pour tout calculer)
<br>
&nbsp- Fréquence: Minimum 100 MHz
<br>
&nbsp- Latence et intervale: Gain sur le temps de latence
<br>
&nbsp- Surface(LUT): Optimiser en surface
<br>

<h2>
  <h2 align ="center"> Etape 1 : Mesure des intervales
</h2>
<br>
  
<h2>
  <h2 align ="center"> Etape 2 : Profilage sur le FPGA et réalisation de l'IP
</h2>
<br>
  
<h2>
  <h2 align ="center"> Etape 3 : High Level Synthesis - HLS
</h2>
<br>
  
<h2>
  <h2 align ="center"> Etape 4 : Objectif secondaire
</h2>
<br>

