TimeQuest Timing Analyzer report for DE0_Top
Fri Mar 15 15:53:20 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 32. Slow 1200mV 0C Model Setup: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'
 33. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 34. Slow 1200mV 0C Model Hold: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 50. Fast 1200mV 0C Model Setup: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'
 51. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 52. Fast 1200mV 0C Model Hold: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; DE0_Top                                                            ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C16F484C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 } ;
; CLOCK_50                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                               ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 114.16 MHz ; 114.16 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                             ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -7.760 ; -776.496      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; -2.593 ; -2.593        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -1.135 ; -5.136        ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 2.021  ; 0.000         ;
+----------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -3.000 ; -231.406      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 0.423  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.760 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 8.386      ;
; -7.668 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 8.287      ;
; -7.574 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 8.200      ;
; -7.544 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.366     ; 8.173      ;
; -7.531 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 8.150      ;
; -7.477 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.366     ; 8.106      ;
; -7.427 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 8.046      ;
; -7.423 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 8.042      ;
; -7.415 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.371     ; 8.039      ;
; -7.413 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 8.039      ;
; -7.400 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.366     ; 8.029      ;
; -7.388 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.366     ; 8.017      ;
; -7.348 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.366     ; 7.977      ;
; -7.348 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.366     ; 7.977      ;
; -7.310 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.366     ; 7.939      ;
; -7.185 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.811      ;
; -7.129 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 7.749      ;
; -7.093 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 8.074      ;
; -7.043 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 7.664      ;
; -7.037 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 7.650      ;
; -6.989 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 7.970      ;
; -6.976 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 7.938      ;
; -6.964 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 7.945      ;
; -6.962 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 7.582      ;
; -6.961 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.580      ;
; -6.952 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 7.914      ;
; -6.948 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.574      ;
; -6.939 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.565      ;
; -6.931 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.557      ;
; -6.919 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 7.532      ;
; -6.915 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.541      ;
; -6.913 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.536      ;
; -6.848 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 7.469      ;
; -6.846 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.469      ;
; -6.846 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.469      ;
; -6.829 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 7.450      ;
; -6.816 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.371     ; 7.440      ;
; -6.815 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 7.428      ;
; -6.811 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 7.424      ;
; -6.799 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.422      ;
; -6.784 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.377     ; 7.402      ;
; -6.782 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 7.402      ;
; -6.770 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.396      ;
; -6.757 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.380      ;
; -6.717 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.340      ;
; -6.717 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.340      ;
; -6.708 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 7.329      ;
; -6.706 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.329      ;
; -6.685 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.308      ;
; -6.661 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.287      ;
; -6.656 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.282      ;
; -6.634 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 7.255      ;
; -6.620 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.246      ;
; -6.580 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 7.200      ;
; -6.552 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.171      ;
; -6.467 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.090      ;
; -6.462 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 7.437      ;
; -6.455 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.074      ;
; -6.443 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 7.064      ;
; -6.414 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.373     ; 7.036      ;
; -6.414 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 7.033      ;
; -6.412 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.027      ;
; -6.390 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.373     ; 7.012      ;
; -6.374 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 7.309      ;
; -6.371 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.371     ; 6.995      ;
; -6.364 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 7.320      ;
; -6.362 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 7.337      ;
; -6.358 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 7.333      ;
; -6.354 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 7.335      ;
; -6.349 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 6.962      ;
; -6.327 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 6.947      ;
; -6.321 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 7.277      ;
; -6.319 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 6.939      ;
; -6.317 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 6.937      ;
; -6.285 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 7.247      ;
; -6.284 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 6.904      ;
; -6.282 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 7.210      ;
; -6.272 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.373     ; 6.894      ;
; -6.271 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.376     ; 6.890      ;
; -6.249 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.374     ; 6.870      ;
; -6.236 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 6.851      ;
; -6.235 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.373     ; 6.857      ;
; -6.234 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 6.851      ;
; -6.233 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.022     ; 7.206      ;
; -6.222 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 7.157      ;
; -6.204 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.373     ; 6.826      ;
; -6.198 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 6.813      ;
; -6.185 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.377     ; 6.803      ;
; -6.179 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 7.107      ;
; -6.158 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 7.096      ;
; -6.158 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 6.778      ;
; -6.091 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 7.029      ;
; -6.077 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 6.692      ;
; -6.075 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 7.003      ;
; -6.071 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.067     ; 6.999      ;
; -6.059 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 6.997      ;
; -6.054 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 6.671      ;
; -6.044 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 6.664      ;
; -6.034 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 6.649      ;
; -6.030 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.375     ; 6.650      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'                                                                                                     ;
+--------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -2.593 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17 ; arm:arm_1|MAE:MAE1|isr ; CLOCK_50     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 0.500        ; -1.106     ; 0.626      ;
+--------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                                                                                                      ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.135 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.378      ; 1.619      ;
; -0.630 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.378      ; 1.624      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.372      ; 2.605      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.372      ; 2.605      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.372      ; 2.605      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.372      ; 2.605      ;
; -0.133 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.382      ; 2.625      ;
; -0.133 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.382      ; 2.625      ;
; -0.133 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.382      ; 2.625      ;
; -0.133 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.382      ; 2.625      ;
; -0.133 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.382      ; 2.625      ;
; -0.133 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.382      ; 2.625      ;
; -0.133 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.382      ; 2.625      ;
; -0.131 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.374      ; 2.619      ;
; -0.131 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.374      ; 2.619      ;
; -0.131 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.374      ; 2.619      ;
; -0.131 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.374      ; 2.619      ;
; -0.131 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.374      ; 2.619      ;
; -0.131 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.374      ; 2.619      ;
; -0.131 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.374      ; 2.619      ;
; -0.126 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.379      ; 2.629      ;
; -0.126 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.379      ; 2.629      ;
; -0.126 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.379      ; 2.629      ;
; -0.126 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.379      ; 2.629      ;
; -0.126 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.379      ; 2.629      ;
; -0.107 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.372      ; 2.641      ;
; -0.107 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.372      ; 2.641      ;
; -0.107 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.372      ; 2.641      ;
; -0.107 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.372      ; 2.641      ;
; -0.107 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.372      ; 2.641      ;
; -0.090 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.377      ; 2.663      ;
; -0.090 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.377      ; 2.663      ;
; -0.090 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.377      ; 2.663      ;
; -0.074 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.380      ; 2.682      ;
; -0.072 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.379      ; 2.683      ;
; 0.041  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                              ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.375      ; 2.792      ;
; 0.043  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                              ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.378      ; 2.797      ;
; 0.045  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.635      ; 3.086      ;
; 0.045  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.635      ; 3.086      ;
; 0.081  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT0                                                                                                        ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.378      ; 2.835      ;
; 0.307  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[13] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.376      ; 0.870      ;
; 0.314  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[13] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.382      ; 0.883      ;
; 0.316  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.376      ; 0.879      ;
; 0.318  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[14] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.382      ; 0.887      ;
; 0.319  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.382      ; 0.888      ;
; 0.358  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.360  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.372      ; 2.608      ;
; 0.360  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.372      ; 2.608      ;
; 0.360  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.372      ; 2.608      ;
; 0.360  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.372      ; 2.608      ;
; 0.382  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.600      ;
; 0.382  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.374      ; 2.632      ;
; 0.382  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.374      ; 2.632      ;
; 0.382  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.374      ; 2.632      ;
; 0.382  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.374      ; 2.632      ;
; 0.382  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.374      ; 2.632      ;
; 0.382  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.374      ; 2.632      ;
; 0.382  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.374      ; 2.632      ;
; 0.383  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.601      ;
; 0.390  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.608      ;
; 0.390  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.608      ;
; 0.391  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.379      ; 2.646      ;
; 0.391  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.379      ; 2.646      ;
; 0.391  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.379      ; 2.646      ;
; 0.391  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.379      ; 2.646      ;
; 0.391  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.379      ; 2.646      ;
; 0.393  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.611      ;
; 0.394  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.612      ;
; 0.394  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.612      ;
; 0.395  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.613      ;
; 0.395  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.613      ;
; 0.396  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.614      ;
; 0.404  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.622      ;
; 0.410  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.382      ; 2.668      ;
; 0.410  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.382      ; 2.668      ;
; 0.410  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.382      ; 2.668      ;
; 0.410  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.382      ; 2.668      ;
; 0.410  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.382      ; 2.668      ;
; 0.410  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.382      ; 2.668      ;
; 0.410  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.382      ; 2.668      ;
; 0.426  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.372      ; 2.674      ;
; 0.426  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.372      ; 2.674      ;
; 0.426  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.372      ; 2.674      ;
; 0.426  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.372      ; 2.674      ;
; 0.426  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.372      ; 2.674      ;
; 0.453  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.377      ; 2.706      ;
; 0.453  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.377      ; 2.706      ;
; 0.453  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.377      ; 2.706      ;
; 0.460  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.380      ; 2.716      ;
; 0.467  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.635      ; 3.008      ;
; 0.467  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.635      ; 3.008      ;
; 0.479  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.697      ;
; 0.480  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.698      ;
; 0.486  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.704      ;
; 0.487  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.705      ;
; 0.488  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[14] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.376      ; 1.051      ;
; 0.499  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.717      ;
; 0.500  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.718      ;
; 0.500  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.061      ; 0.718      ;
+--------+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'                                                                                                     ;
+-------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 2.021 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17 ; arm:arm_1|MAE:MAE1|isr ; CLOCK_50     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; -0.500       ; -0.982     ; 0.559      ;
+-------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                      ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[0]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[11]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[1]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[2]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[3]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[4]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[5]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[6]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[7]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[8]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[27]                                                                                              ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|Selector10~0|datac    ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|Selector10~0|combout  ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm:arm_1|MAE:MAE1|isr           ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|isr|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|ETAT_PRESENT.ETAT15|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|ETAT_PRESENT.ETAT15|q ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm:arm_1|MAE:MAE1|isr           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|isr|dataa             ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|Selector10~0|combout  ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|Selector10~0|datac    ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.212  ; 0.476 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -0.006 ; 0.300 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 0.212  ; 0.476 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.380 ; 1.126 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.380 ; 1.126 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 1.360 ; 1.106 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.735 ; 7.660 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.711 ; 7.552 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.339 ; 7.233 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.735 ; 7.479 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.461 ; 7.327 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.411 ; 7.444 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.631 ; 7.660 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.581 ; 7.657 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.423 ; 7.267 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.423 ; 7.267 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.188 ; 7.011 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.070 ; 6.978 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.396 ; 7.267 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.366 ; 7.264 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.304 ; 7.235 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.761 ; 6.888 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.935 ; 8.063 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.344 ; 7.150 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.369 ; 7.360 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.148 ; 7.157 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.486 ; 7.335 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.427 ; 7.203 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.421 ; 7.402 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.935 ; 8.063 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 8.053 ; 7.943 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.423 ; 7.294 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.484 ; 7.372 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 8.053 ; 7.943 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.196 ; 7.015 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.628 ; 7.426 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.518 ; 7.398 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.368 ; 7.497 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 6.321 ; 6.162 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 6.936 ; 6.789 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 6.860 ; 6.718 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 6.451 ; 6.406 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 6.697 ; 6.573 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 6.321 ; 6.162 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 6.483 ; 6.409 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 6.800 ; 6.917 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 6.252 ; 6.397 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.834 ; 6.721 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.676 ; 6.649 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.620 ; 6.473 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.802 ; 6.679 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.823 ; 6.711 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 6.762 ; 6.649 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.252 ; 6.397 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 6.410 ; 6.330 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.497 ; 6.384 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.570 ; 6.516 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 6.410 ; 6.330 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.627 ; 6.537 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.577 ; 6.452 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.618 ; 6.574 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.077 ; 7.232 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 6.683 ; 6.540 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.840 ; 6.731 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.004 ; 6.840 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.622 ; 7.404 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 6.683 ; 6.540 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.102 ; 6.981 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.040 ; 6.933 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 6.851 ; 7.014 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.427 ; 5.788 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.804 ; 3.928 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 5.719 ; 5.671 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 7.587 ; 8.291 ;       ;
; SW[0]      ; HEX0[1]     ; 7.169 ;       ;       ; 7.618 ;
; SW[0]      ; HEX0[2]     ; 6.828 ;       ;       ; 7.280 ;
; SW[0]      ; HEX0[3]     ; 6.978 ;       ;       ; 7.425 ;
; SW[0]      ; HEX0[4]     ;       ; 7.306 ; 7.986 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.950 ; 7.633 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 7.428 ; 7.904 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 6.980 ; 7.706 ;       ;
; SW[0]      ; HEX1[1]     ; 7.162 ;       ;       ; 7.619 ;
; SW[0]      ; HEX1[2]     ; 7.098 ;       ;       ; 7.548 ;
; SW[0]      ; HEX1[3]     ; 7.108 ;       ;       ; 7.559 ;
; SW[0]      ; HEX1[4]     ;       ; 6.963 ; 7.695 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.905 ; 7.638 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.863 ; 7.325 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 7.146 ; 7.844 ;       ;
; SW[0]      ; HEX2[1]     ; 7.252 ;       ;       ; 7.766 ;
; SW[0]      ; HEX2[2]     ; 7.095 ;       ;       ; 7.575 ;
; SW[0]      ; HEX2[3]     ; 7.324 ;       ;       ; 7.795 ;
; SW[0]      ; HEX2[4]     ;       ; 7.202 ; 7.922 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 7.235 ; 7.893 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 7.290 ; 7.712 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 6.717 ; 7.431 ;       ;
; SW[0]      ; HEX3[1]     ; 7.224 ;       ;       ; 7.645 ;
; SW[0]      ; HEX3[2]     ; 7.406 ;       ;       ; 7.869 ;
; SW[0]      ; HEX3[3]     ; 6.890 ;       ;       ; 7.332 ;
; SW[0]      ; HEX3[4]     ;       ; 7.150 ; 7.886 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 7.098 ; 7.824 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 7.233 ; 7.654 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.329 ; 5.677 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.765 ; 3.891 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 5.678 ; 5.633 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 7.381 ; 8.070 ;       ;
; SW[0]      ; HEX0[1]     ; 6.985 ;       ;       ; 7.420 ;
; SW[0]      ; HEX0[2]     ; 6.657 ;       ;       ; 7.095 ;
; SW[0]      ; HEX0[3]     ; 6.776 ;       ;       ; 7.188 ;
; SW[0]      ; HEX0[4]     ;       ; 7.112 ; 7.779 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.742 ; 7.416 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 7.233 ; 7.693 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 6.796 ; 7.509 ;       ;
; SW[0]      ; HEX1[1]     ; 6.978 ;       ;       ; 7.420 ;
; SW[0]      ; HEX1[2]     ; 6.916 ;       ;       ; 7.353 ;
; SW[0]      ; HEX1[3]     ; 6.924 ;       ;       ; 7.362 ;
; SW[0]      ; HEX1[4]     ;       ; 6.779 ; 7.497 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.723 ; 7.444 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.691 ; 7.139 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 6.931 ; 7.618 ;       ;
; SW[0]      ; HEX2[1]     ; 7.001 ;       ;       ; 7.485 ;
; SW[0]      ; HEX2[2]     ; 6.850 ;       ;       ; 7.301 ;
; SW[0]      ; HEX2[3]     ; 7.070 ;       ;       ; 7.513 ;
; SW[0]      ; HEX2[4]     ;       ; 6.985 ; 7.694 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 6.978 ; 7.638 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 7.101 ; 7.510 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 6.545 ; 7.245 ;       ;
; SW[0]      ; HEX3[1]     ; 7.038 ;       ;       ; 7.445 ;
; SW[0]      ; HEX3[2]     ; 7.150 ;       ;       ; 7.584 ;
; SW[0]      ; HEX3[3]     ; 6.718 ;       ;       ; 7.146 ;
; SW[0]      ; HEX3[4]     ;       ; 6.963 ; 7.682 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 6.913 ; 7.623 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 7.046 ; 7.453 ;       ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 127.89 MHz ; 127.89 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -6.819 ; -676.369      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; -2.339 ; -2.339        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -1.056 ; -5.529        ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 1.958  ; 0.000         ;
+----------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -3.000 ; -231.453      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 0.433  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.819 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.332     ; 7.482      ;
; -6.721 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 7.379      ;
; -6.660 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 7.324      ;
; -6.647 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.329     ; 7.313      ;
; -6.592 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 7.250      ;
; -6.588 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.329     ; 7.254      ;
; -6.580 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 7.242      ;
; -6.562 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 7.226      ;
; -6.526 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 7.184      ;
; -6.524 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.329     ; 7.190      ;
; -6.519 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.329     ; 7.185      ;
; -6.499 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.329     ; 7.165      ;
; -6.498 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 7.156      ;
; -6.471 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.329     ; 7.137      ;
; -6.424 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.329     ; 7.090      ;
; -6.335 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.999      ;
; -6.240 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 7.220      ;
; -6.228 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 6.887      ;
; -6.220 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.880      ;
; -6.163 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.823      ;
; -6.161 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.825      ;
; -6.145 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 7.126      ;
; -6.130 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.784      ;
; -6.116 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 6.774      ;
; -6.112 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 7.073      ;
; -6.110 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.774      ;
; -6.105 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 7.086      ;
; -6.102 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 7.063      ;
; -6.098 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.762      ;
; -6.095 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.749      ;
; -6.063 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.332     ; 6.726      ;
; -6.061 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.723      ;
; -6.056 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.718      ;
; -6.029 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.683      ;
; -6.013 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.673      ;
; -6.009 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.669      ;
; -6.002 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.664      ;
; -6.000 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.654      ;
; -5.997 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.659      ;
; -5.996 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.658      ;
; -5.989 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 6.647      ;
; -5.971 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.631      ;
; -5.933 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.595      ;
; -5.928 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.590      ;
; -5.927 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.589      ;
; -5.926 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.332     ; 6.589      ;
; -5.905 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.565      ;
; -5.885 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.547      ;
; -5.880 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.542      ;
; -5.847 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.332     ; 6.510      ;
; -5.842 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.502      ;
; -5.838 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.498      ;
; -5.827 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.332     ; 6.490      ;
; -5.818 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.482      ;
; -5.769 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.338     ; 6.426      ;
; -5.676 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 6.334      ;
; -5.667 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.327      ;
; -5.661 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.338     ; 6.318      ;
; -5.660 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.322      ;
; -5.649 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 6.625      ;
; -5.647 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.309      ;
; -5.629 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 6.285      ;
; -5.628 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.288      ;
; -5.613 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.273      ;
; -5.608 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.585      ;
; -5.606 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.266      ;
; -5.605 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 6.585      ;
; -5.601 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.261      ;
; -5.597 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.251      ;
; -5.580 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 6.537      ;
; -5.570 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.230      ;
; -5.556 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.053     ; 6.498      ;
; -5.554 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 6.531      ;
; -5.551 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.211      ;
; -5.548 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 6.509      ;
; -5.521 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 6.478      ;
; -5.520 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.338     ; 6.177      ;
; -5.514 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 6.170      ;
; -5.511 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.171      ;
; -5.496 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.156      ;
; -5.483 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 6.457      ;
; -5.478 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 6.136      ;
; -5.473 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 6.416      ;
; -5.472 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 6.131      ;
; -5.470 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.337     ; 6.128      ;
; -5.458 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 6.395      ;
; -5.441 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 6.101      ;
; -5.418 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 6.074      ;
; -5.409 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 6.068      ;
; -5.405 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 6.342      ;
; -5.384 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 6.329      ;
; -5.345 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 6.001      ;
; -5.339 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 6.276      ;
; -5.325 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 6.270      ;
; -5.321 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.335     ; 5.981      ;
; -5.317 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 6.258      ;
; -5.314 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 5.970      ;
; -5.312 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 6.257      ;
; -5.310 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 6.247      ;
; -5.309 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.336     ; 5.968      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'                                                                                                      ;
+--------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -2.339 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17 ; arm:arm_1|MAE:MAE1|isr ; CLOCK_50     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 0.500        ; -1.078     ; 0.558      ;
+--------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                                                                                                      ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.056 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.186      ; 1.474      ;
; -0.585 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.186      ; 1.445      ;
; -0.160 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.182      ; 2.366      ;
; -0.160 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.182      ; 2.366      ;
; -0.160 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.182      ; 2.366      ;
; -0.160 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.182      ; 2.366      ;
; -0.153 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.184      ; 2.375      ;
; -0.153 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.184      ; 2.375      ;
; -0.153 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.184      ; 2.375      ;
; -0.153 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.184      ; 2.375      ;
; -0.153 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.184      ; 2.375      ;
; -0.153 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.184      ; 2.375      ;
; -0.153 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.184      ; 2.375      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.191      ; 2.392      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.191      ; 2.392      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.191      ; 2.392      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.191      ; 2.392      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.191      ; 2.392      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.191      ; 2.392      ;
; -0.143 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.191      ; 2.392      ;
; -0.138 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.189      ; 2.395      ;
; -0.138 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.189      ; 2.395      ;
; -0.138 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.189      ; 2.395      ;
; -0.138 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.189      ; 2.395      ;
; -0.138 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.189      ; 2.395      ;
; -0.121 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.183      ; 2.406      ;
; -0.121 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.183      ; 2.406      ;
; -0.121 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.183      ; 2.406      ;
; -0.121 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.183      ; 2.406      ;
; -0.121 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.183      ; 2.406      ;
; -0.104 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.187      ; 2.427      ;
; -0.104 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.187      ; 2.427      ;
; -0.104 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.187      ; 2.427      ;
; -0.090 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.189      ; 2.443      ;
; -0.064 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.187      ; 2.467      ;
; 0.005  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT0                                                                                                        ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.186      ; 2.535      ;
; 0.032  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.413      ; 2.814      ;
; 0.032  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.413      ; 2.814      ;
; 0.034  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                              ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.185      ; 2.563      ;
; 0.044  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                              ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 2.187      ; 2.575      ;
; 0.294  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[13] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.337      ; 0.800      ;
; 0.301  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.337      ; 0.807      ;
; 0.302  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[13] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.341      ; 0.812      ;
; 0.304  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[14] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.341      ; 0.814      ;
; 0.307  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.341      ; 0.817      ;
; 0.313  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.335  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.182      ; 2.361      ;
; 0.335  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.182      ; 2.361      ;
; 0.335  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.182      ; 2.361      ;
; 0.335  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.182      ; 2.361      ;
; 0.340  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.184      ; 2.368      ;
; 0.340  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.184      ; 2.368      ;
; 0.340  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.184      ; 2.368      ;
; 0.340  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.184      ; 2.368      ;
; 0.340  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.184      ; 2.368      ;
; 0.340  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.184      ; 2.368      ;
; 0.340  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.184      ; 2.368      ;
; 0.345  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.544      ;
; 0.347  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.546      ;
; 0.352  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.551      ;
; 0.352  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.551      ;
; 0.352  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.189      ; 2.385      ;
; 0.352  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.189      ; 2.385      ;
; 0.352  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.189      ; 2.385      ;
; 0.352  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.189      ; 2.385      ;
; 0.352  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.189      ; 2.385      ;
; 0.354  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.191      ; 2.389      ;
; 0.354  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.191      ; 2.389      ;
; 0.354  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.191      ; 2.389      ;
; 0.354  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.191      ; 2.389      ;
; 0.354  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.191      ; 2.389      ;
; 0.354  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.191      ; 2.389      ;
; 0.354  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.191      ; 2.389      ;
; 0.356  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.555      ;
; 0.356  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.554      ;
; 0.357  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.556      ;
; 0.358  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.557      ;
; 0.359  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.557      ;
; 0.359  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.557      ;
; 0.366  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.565      ;
; 0.375  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.183      ; 2.402      ;
; 0.375  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.183      ; 2.402      ;
; 0.375  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.183      ; 2.402      ;
; 0.375  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.183      ; 2.402      ;
; 0.375  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.183      ; 2.402      ;
; 0.401  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.189      ; 2.434      ;
; 0.404  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.187      ; 2.435      ;
; 0.404  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.187      ; 2.435      ;
; 0.404  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.187      ; 2.435      ;
; 0.416  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.413      ; 2.698      ;
; 0.416  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 2.413      ; 2.698      ;
; 0.432  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.631      ;
; 0.432  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.631      ;
; 0.438  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.637      ;
; 0.438  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.637      ;
; 0.449  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.648      ;
; 0.450  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.055      ; 0.649      ;
; 0.451  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.054      ; 0.649      ;
; 0.453  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT13                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT14                                                                                                       ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.067      ; 0.664      ;
+--------+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'                                                                                                      ;
+-------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.958 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17 ; arm:arm_1|MAE:MAE1|isr ; CLOCK_50     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; -0.500       ; -0.970     ; 0.508      ;
+-------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_we_reg            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[0]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[11]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[1]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[2]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[3]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[4]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[5]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[6]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[7]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[8]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[27]                                                                                              ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'                                                                ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|Selector10~0|datac    ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|Selector10~0|combout  ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm:arm_1|MAE:MAE1|isr           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|isr|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|ETAT_PRESENT.ETAT15|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|ETAT_PRESENT.ETAT15|q ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|isr|dataa             ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm:arm_1|MAE:MAE1|isr           ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|Selector10~0|combout  ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|Selector10~0|datac    ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.234 ; 0.477 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.038 ; 0.292 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 0.234 ; 0.477 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.215 ; 0.962 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.215 ; 0.962 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 1.195 ; 0.942 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.246 ; 7.165 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.221 ; 7.033 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 6.900 ; 6.731 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.246 ; 6.999 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 6.987 ; 6.807 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 6.987 ; 6.921 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.183 ; 7.111 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.030 ; 7.165 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 6.925 ; 6.754 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.925 ; 6.748 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.719 ; 6.511 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.631 ; 6.486 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.901 ; 6.740 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.880 ; 6.754 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 6.812 ; 6.703 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.284 ; 6.439 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.335 ; 7.533 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.857 ; 6.675 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.877 ; 6.842 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 6.722 ; 6.662 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.979 ; 6.828 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.933 ; 6.747 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.925 ; 6.882 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.335 ; 7.533 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.551 ; 7.387 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.958 ; 6.805 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.021 ; 6.868 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.551 ; 7.387 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 6.756 ; 6.557 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.157 ; 6.917 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.056 ; 6.899 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 6.860 ; 7.027 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 5.968 ; 5.781 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 6.554 ; 6.370 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 6.493 ; 6.294 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 6.094 ; 5.994 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 6.329 ; 6.152 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 5.968 ; 5.781 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 6.112 ; 5.998 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 6.359 ; 6.525 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 5.872 ; 6.040 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.443 ; 6.291 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.303 ; 6.188 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.254 ; 6.078 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.413 ; 6.257 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.435 ; 6.284 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 6.371 ; 6.223 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 5.872 ; 6.040 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 6.035 ; 5.960 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.122 ; 5.988 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.190 ; 6.127 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 6.035 ; 5.960 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.234 ; 6.133 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.211 ; 6.057 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.235 ; 6.170 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 6.610 ; 6.817 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 6.324 ; 6.156 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.458 ; 6.321 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 6.618 ; 6.419 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.166 ; 6.933 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 6.324 ; 6.156 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 6.709 ; 6.515 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 6.652 ; 6.479 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 6.432 ; 6.629 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.069 ; 5.370 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.734 ; 3.838 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 5.644 ; 5.577 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 7.016 ; 7.626 ;       ;
; SW[0]      ; HEX0[1]     ; 6.650 ;       ;       ; 6.981 ;
; SW[0]      ; HEX0[2]     ; 6.333 ;       ;       ; 6.670 ;
; SW[0]      ; HEX0[3]     ; 6.479 ;       ;       ; 6.825 ;
; SW[0]      ; HEX0[4]     ;       ; 6.743 ; 7.342 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.396 ; 7.014 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 6.882 ; 7.236 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 6.437 ; 7.096 ;       ;
; SW[0]      ; HEX1[1]     ; 6.643 ;       ;       ; 6.971 ;
; SW[0]      ; HEX1[2]     ; 6.585 ;       ;       ; 6.916 ;
; SW[0]      ; HEX1[3]     ; 6.597 ;       ;       ; 6.923 ;
; SW[0]      ; HEX1[4]     ;       ; 6.429 ; 7.088 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.366 ; 7.027 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.364 ; 6.706 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 6.580 ; 7.212 ;       ;
; SW[0]      ; HEX2[1]     ; 6.719 ;       ;       ; 7.122 ;
; SW[0]      ; HEX2[2]     ; 6.569 ;       ;       ; 6.950 ;
; SW[0]      ; HEX2[3]     ; 6.779 ;       ;       ; 7.139 ;
; SW[0]      ; HEX2[4]     ;       ; 6.645 ; 7.287 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 6.679 ; 7.261 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 6.761 ; 7.051 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 6.199 ; 6.844 ;       ;
; SW[0]      ; HEX3[1]     ; 6.694 ;       ;       ; 6.992 ;
; SW[0]      ; HEX3[2]     ; 6.866 ;       ;       ; 7.188 ;
; SW[0]      ; HEX3[3]     ; 6.388 ;       ;       ; 6.721 ;
; SW[0]      ; HEX3[4]     ;       ; 6.578 ; 7.261 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 6.542 ; 7.202 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 6.703 ; 7.004 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 4.986 ; 5.277 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.700 ; 3.805 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 5.609 ; 5.544 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 6.835 ; 7.435 ;       ;
; SW[0]      ; HEX0[1]     ; 6.489 ;       ;       ; 6.810 ;
; SW[0]      ; HEX0[2]     ; 6.184 ;       ;       ; 6.512 ;
; SW[0]      ; HEX0[3]     ; 6.299 ;       ;       ; 6.620 ;
; SW[0]      ; HEX0[4]     ;       ; 6.573 ; 7.163 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.221 ; 6.826 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 6.712 ; 7.055 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 6.277 ; 6.926 ;       ;
; SW[0]      ; HEX1[1]     ; 6.484 ;       ;       ; 6.801 ;
; SW[0]      ; HEX1[2]     ; 6.427 ;       ;       ; 6.747 ;
; SW[0]      ; HEX1[3]     ; 6.436 ;       ;       ; 6.754 ;
; SW[0]      ; HEX1[4]     ;       ; 6.270 ; 6.919 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.209 ; 6.859 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.214 ; 6.546 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 6.398 ; 7.016 ;       ;
; SW[0]      ; HEX2[1]     ; 6.497 ;       ;       ; 6.876 ;
; SW[0]      ; HEX2[2]     ; 6.353 ;       ;       ; 6.711 ;
; SW[0]      ; HEX2[3]     ; 6.554 ;       ;       ; 6.892 ;
; SW[0]      ; HEX2[4]     ;       ; 6.461 ; 7.089 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 6.458 ; 7.038 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 6.596 ; 6.877 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 6.051 ; 6.684 ;       ;
; SW[0]      ; HEX3[1]     ; 6.532 ;       ;       ; 6.821 ;
; SW[0]      ; HEX3[2]     ; 6.639 ;       ;       ; 6.940 ;
; SW[0]      ; HEX3[3]     ; 6.239 ;       ;       ; 6.562 ;
; SW[0]      ; HEX3[4]     ;       ; 6.415 ; 7.087 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 6.380 ; 7.029 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 6.541 ; 6.832 ;       ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -3.756 ; -324.452      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; -1.237 ; -1.237        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -0.667 ; -3.944        ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 1.337  ; 0.000         ;
+----------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLOCK_50                               ; -3.000 ; -280.231      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 0.459  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.756 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.213     ; 4.530      ;
; -3.725 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 4.493      ;
; -3.672 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.212     ; 4.447      ;
; -3.666 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 4.443      ;
; -3.656 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 4.424      ;
; -3.627 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 4.404      ;
; -3.597 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 4.365      ;
; -3.595 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 4.363      ;
; -3.594 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.366      ;
; -3.589 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 4.366      ;
; -3.578 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.212     ; 4.353      ;
; -3.562 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 4.339      ;
; -3.557 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 4.334      ;
; -3.544 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 4.321      ;
; -3.542 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.210     ; 4.319      ;
; -3.456 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.212     ; 4.231      ;
; -3.426 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 4.389      ;
; -3.415 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.218     ; 4.184      ;
; -3.384 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.224     ; 4.147      ;
; -3.352 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 4.318      ;
; -3.352 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 4.318      ;
; -3.346 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.216     ; 4.117      ;
; -3.336 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 4.291      ;
; -3.336 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.103      ;
; -3.331 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 4.101      ;
; -3.325 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.097      ;
; -3.322 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 4.277      ;
; -3.315 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.224     ; 4.078      ;
; -3.309 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.212     ; 4.084      ;
; -3.297 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.212     ; 4.072      ;
; -3.295 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.212     ; 4.070      ;
; -3.286 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.058      ;
; -3.277 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.213     ; 4.051      ;
; -3.269 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 4.222      ;
; -3.256 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.224     ; 4.019      ;
; -3.254 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.224     ; 4.017      ;
; -3.253 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.020      ;
; -3.248 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.020      ;
; -3.245 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.214     ; 4.018      ;
; -3.238 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 4.185      ;
; -3.237 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 4.007      ;
; -3.235 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.216     ; 4.006      ;
; -3.229 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.001      ;
; -3.221 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.993      ;
; -3.218 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.216     ; 3.989      ;
; -3.216 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.988      ;
; -3.206 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.213     ; 3.980      ;
; -3.203 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.975      ;
; -3.201 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.973      ;
; -3.185 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 4.139      ;
; -3.179 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 4.135      ;
; -3.169 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 4.116      ;
; -3.149 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.216     ; 3.920      ;
; -3.147 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.214     ; 3.920      ;
; -3.140 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 4.096      ;
; -3.139 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.213     ; 3.913      ;
; -3.136 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.212     ; 3.911      ;
; -3.135 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.213     ; 3.909      ;
; -3.119 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.216     ; 3.890      ;
; -3.115 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 3.885      ;
; -3.110 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 4.057      ;
; -3.108 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 4.055      ;
; -3.107 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 4.058      ;
; -3.102 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 4.058      ;
; -3.091 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 4.045      ;
; -3.085 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.029     ; 4.043      ;
; -3.075 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 4.031      ;
; -3.070 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 4.026      ;
; -3.057 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 4.013      ;
; -3.056 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 3.824      ;
; -3.055 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 4.011      ;
; -3.027 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.214     ; 3.800      ;
; -3.023 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 3.791      ;
; -3.011 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 3.972      ;
; -3.011 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.026     ; 3.972      ;
; -3.005 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 3.771      ;
; -3.000 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.216     ; 3.771      ;
; -2.995 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 3.945      ;
; -2.995 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 3.757      ;
; -2.988 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 3.951      ;
; -2.988 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.760      ;
; -2.981 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 3.931      ;
; -2.978 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 3.746      ;
; -2.970 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.742      ;
; -2.969 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.741      ;
; -2.969 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 3.923      ;
; -2.968 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 3.738      ;
; -2.958 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT9                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 3.914      ;
; -2.956 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 3.726      ;
; -2.954 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 3.724      ;
; -2.946 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 3.901      ;
; -2.941 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 3.897      ;
; -2.939 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                                   ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.155      ; 4.081      ;
; -2.936 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.218     ; 3.705      ;
; -2.927 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT9                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 3.877      ;
; -2.910 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                                   ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 3.860      ;
; -2.904 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 3.672      ;
; -2.903 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.675      ;
; -2.902 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 3.670      ;
; -2.901 ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.027     ; 3.861      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'                                                                                                      ;
+--------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.237 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17 ; arm:arm_1|MAE:MAE1|isr ; CLOCK_50     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 0.500        ; -0.627     ; 0.340      ;
+--------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                                                                                                      ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.667 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.317      ; 0.859      ;
; -0.119 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; -0.500       ; 1.317      ; 0.907      ;
; -0.114 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.321      ; 1.416      ;
; -0.114 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.321      ; 1.416      ;
; -0.114 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.321      ; 1.416      ;
; -0.114 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.321      ; 1.416      ;
; -0.114 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.321      ; 1.416      ;
; -0.114 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.321      ; 1.416      ;
; -0.114 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.321      ; 1.416      ;
; -0.112 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.315      ; 1.412      ;
; -0.112 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.315      ; 1.412      ;
; -0.112 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.315      ; 1.412      ;
; -0.112 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.315      ; 1.412      ;
; -0.112 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.315      ; 1.412      ;
; -0.112 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.315      ; 1.412      ;
; -0.112 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.315      ; 1.412      ;
; -0.107 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.313      ; 1.415      ;
; -0.107 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.313      ; 1.415      ;
; -0.107 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.313      ; 1.415      ;
; -0.107 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.313      ; 1.415      ;
; -0.096 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.312      ; 1.425      ;
; -0.096 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.312      ; 1.425      ;
; -0.096 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.312      ; 1.425      ;
; -0.096 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.312      ; 1.425      ;
; -0.096 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.312      ; 1.425      ;
; -0.095 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.320      ; 1.434      ;
; -0.095 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.320      ; 1.434      ;
; -0.095 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.320      ; 1.434      ;
; -0.095 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.320      ; 1.434      ;
; -0.095 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.320      ; 1.434      ;
; -0.070 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.320      ; 1.459      ;
; -0.067 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.317      ; 1.459      ;
; -0.067 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.317      ; 1.459      ;
; -0.067 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]                                                                                             ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.317      ; 1.459      ;
; -0.019 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.463      ; 1.673      ;
; -0.019 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.463      ; 1.673      ;
; -0.003 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                            ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.318      ; 1.524      ;
; 0.042  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                              ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.315      ; 1.566      ;
; 0.047  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                              ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.317      ; 1.573      ;
; 0.074  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT0                                                                                                        ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50    ; 0.000        ; 1.317      ; 1.600      ;
; 0.156  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[13] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.217      ; 0.477      ;
; 0.158  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.217      ; 0.479      ;
; 0.165  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[13] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.222      ; 0.491      ;
; 0.165  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[14] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.222      ; 0.491      ;
; 0.168  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.222      ; 0.494      ;
; 0.187  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo           ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.200  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.319      ;
; 0.201  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.320      ;
; 0.202  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.322      ;
; 0.204  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.324      ;
; 0.205  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.325      ;
; 0.206  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.325      ;
; 0.207  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.327      ;
; 0.213  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.333      ;
; 0.248  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[14] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.217      ; 0.569      ;
; 0.254  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.373      ;
; 0.254  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.374      ;
; 0.259  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.378      ;
; 0.259  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.379      ;
; 0.259  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT13                    ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT14                                                                                                       ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.044      ; 0.387      ;
; 0.264  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.384      ;
; 0.265  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.385      ;
; 0.267  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.386      ;
; 0.268  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.033      ; 0.385      ;
; 0.269  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[3]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.222      ; 0.595      ;
; 0.273  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]          ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]                                                                                               ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.393      ;
; 0.279  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT2                     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT5                                                                                                        ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.398      ;
; 0.287  ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]         ; arm:arm_1|DataPath:DataPath1|RegLd:SPSR0|data[31]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.406      ;
; 0.295  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.414      ;
; 0.295  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.415      ;
; 0.296  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.415      ;
; 0.296  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]            ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]                                                                                             ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.416      ;
; 0.297  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.416      ;
; 0.297  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.416      ;
; 0.297  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.416      ;
; 0.297  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.416      ;
; 0.297  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.416      ;
; 0.298  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.418      ;
; 0.302  ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]   ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0       ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.219      ; 0.625      ;
; 0.306  ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[25]  ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_31m1:auto_generated|ram_block1a0~porta_datain_reg0       ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.217      ; 0.627      ;
; 0.326  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.445      ;
; 0.340  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.459      ;
; 0.344  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[19] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~portb_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.030      ; 0.478      ;
; 0.350  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[29]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.469      ;
; 0.351  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[30]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.470      ;
; 0.351  ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]         ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[28]                                                                                              ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.035      ; 0.470      ;
; 0.369  ; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[15] ; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_31m1:auto_generated|ram_block1a0~porta_address_reg0      ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.021      ; 0.494      ;
; 0.373  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                     ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28]                                                                                          ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.239      ; 0.696      ;
; 0.379  ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]           ; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]                                                                                            ; CLOCK_50                               ; CLOCK_50    ; 0.000        ; 0.036      ; 0.499      ;
+--------+-----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'                                                                                                      ;
+-------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.337 ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17 ; arm:arm_1|MAE:MAE1|isr ; CLOCK_50     ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; -0.500       ; -0.558     ; 0.299      ;
+-------+----------------------------------------+------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                       ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|ram_block1a0~portb_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_7nt1:auto_generated|rden_b_store                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[0]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[11]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[1]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[2]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[3]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[4]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[5]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[6]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[7]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[8]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[27]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[28]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[29]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[30]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[31]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[5]                                                                                               ;
+--------+--------------+----------------+------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15'                                                                ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|Selector10~0|datac    ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|Selector10~0|combout  ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|isr|dataa             ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm:arm_1|MAE:MAE1|isr           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|ETAT_PRESENT.ETAT15|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|ETAT_PRESENT.ETAT15|q ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm:arm_1|MAE:MAE1|isr           ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|isr|dataa             ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Fall       ; arm_1|MAE1|Selector10~0|combout  ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; Rise       ; arm_1|MAE1|Selector10~0|datac    ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.052  ; 0.704 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -0.067 ; 0.580 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 0.052  ; 0.704 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.843 ; 0.285 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.843 ; 0.285 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 0.823 ; 0.265 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.614 ; 4.649 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.530 ; 4.554 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.336 ; 4.352 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.614 ; 4.461 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.398 ; 4.396 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.360 ; 4.520 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.479 ; 4.649 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.547 ; 4.498 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.403 ; 4.367 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.403 ; 4.360 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.274 ; 4.215 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.213 ; 4.191 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.384 ; 4.354 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.371 ; 4.367 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.312 ; 4.306 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.047 ; 4.098 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.769 ; 4.747 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.375 ; 4.298 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.418 ; 4.435 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.194 ; 4.298 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.436 ; 4.392 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.425 ; 4.276 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.455 ; 4.469 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.769 ; 4.747 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.743 ; 4.786 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.447 ; 4.367 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.451 ; 4.440 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.743 ; 4.786 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.317 ; 4.234 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.529 ; 4.421 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.486 ; 4.456 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.439 ; 4.459 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 3.733 ; 3.699 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.050 ; 4.090 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.014 ; 4.019 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 3.793 ; 3.840 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 3.925 ; 3.938 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 3.733 ; 3.699 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 3.819 ; 3.842 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.072 ; 4.040 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 3.721 ; 3.776 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.025 ; 4.006 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 3.935 ; 3.953 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 3.903 ; 3.864 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.007 ; 3.981 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.018 ; 3.999 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 3.961 ; 3.937 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 3.721 ; 3.776 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 3.783 ; 3.769 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 3.823 ; 3.800 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 3.903 ; 3.901 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 3.783 ; 3.769 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 3.888 ; 3.881 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 3.871 ; 3.854 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 3.937 ; 3.941 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.228 ; 4.214 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 3.927 ; 3.877 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.018 ; 3.983 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.081 ; 4.049 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.453 ; 4.396 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 3.927 ; 3.877 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.131 ; 4.171 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.111 ; 4.143 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.062 ; 4.091 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 3.250 ; 3.901 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 2.296 ; 2.816 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 3.772 ; 4.111 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 4.518 ; 5.358 ;       ;
; SW[0]      ; HEX0[1]     ; 4.225 ;       ;       ; 5.007 ;
; SW[0]      ; HEX0[2]     ; 4.037 ;       ;       ; 4.792 ;
; SW[0]      ; HEX0[3]     ; 4.122 ;       ;       ; 4.892 ;
; SW[0]      ; HEX0[4]     ;       ; 4.328 ; 5.197 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 4.115 ; 4.999 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 4.361 ; 5.190 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 4.166 ; 5.017 ;       ;
; SW[0]      ; HEX1[1]     ; 4.229 ;       ;       ; 5.012 ;
; SW[0]      ; HEX1[2]     ; 4.191 ;       ;       ; 4.966 ;
; SW[0]      ; HEX1[3]     ; 4.199 ;       ;       ; 4.975 ;
; SW[0]      ; HEX1[4]     ;       ; 4.157 ; 5.008 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 4.097 ; 4.956 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 4.059 ; 4.820 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 4.244 ; 5.109 ;       ;
; SW[0]      ; HEX2[1]     ; 4.312 ;       ;       ; 5.124 ;
; SW[0]      ; HEX2[2]     ; 4.192 ;       ;       ; 4.989 ;
; SW[0]      ; HEX2[3]     ; 4.307 ;       ;       ; 5.111 ;
; SW[0]      ; HEX2[4]     ;       ; 4.289 ; 5.155 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 4.339 ; 5.187 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 4.276 ; 5.051 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 4.002 ; 4.873 ;       ;
; SW[0]      ; HEX3[1]     ; 4.243 ;       ;       ; 5.016 ;
; SW[0]      ; HEX3[2]     ; 4.370 ;       ;       ; 5.156 ;
; SW[0]      ; HEX3[3]     ; 4.082 ;       ;       ; 4.835 ;
; SW[0]      ; HEX3[4]     ;       ; 4.251 ; 5.093 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 4.219 ; 5.077 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 4.248 ; 5.022 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 3.192 ; 3.836 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 2.273 ; 2.793 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 3.749 ; 4.088 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 4.395 ; 5.228 ;       ;
; SW[0]      ; HEX0[1]     ; 4.117 ;       ;       ; 4.889 ;
; SW[0]      ; HEX0[2]     ; 3.938 ;       ;       ; 4.682 ;
; SW[0]      ; HEX0[3]     ; 4.006 ;       ;       ; 4.754 ;
; SW[0]      ; HEX0[4]     ;       ; 4.213 ; 5.074 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 3.992 ; 4.868 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 4.248 ; 5.064 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 4.057 ; 4.901 ;       ;
; SW[0]      ; HEX1[1]     ; 4.122 ;       ;       ; 4.895 ;
; SW[0]      ; HEX1[2]     ; 4.086 ;       ;       ; 4.850 ;
; SW[0]      ; HEX1[3]     ; 4.094 ;       ;       ; 4.859 ;
; SW[0]      ; HEX1[4]     ;       ; 4.048 ; 4.892 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 3.991 ; 4.842 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 3.959 ; 4.710 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 4.117 ; 4.975 ;       ;
; SW[0]      ; HEX2[1]     ; 4.167 ;       ;       ; 4.958 ;
; SW[0]      ; HEX2[2]     ; 4.052 ;       ;       ; 4.829 ;
; SW[0]      ; HEX2[3]     ; 4.161 ;       ;       ; 4.945 ;
; SW[0]      ; HEX2[4]     ;       ; 4.160 ; 5.019 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 4.187 ; 5.035 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 4.166 ; 4.932 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 3.900 ; 4.763 ;       ;
; SW[0]      ; HEX3[1]     ; 4.134 ;       ;       ; 4.897 ;
; SW[0]      ; HEX3[2]     ; 4.222 ;       ;       ; 4.991 ;
; SW[0]      ; HEX3[3]     ; 3.982 ;       ;       ; 4.725 ;
; SW[0]      ; HEX3[4]     ;       ; 4.139 ; 4.974 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 4.108 ; 4.959 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 4.139 ; 4.902 ;       ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+-----------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                        ; -7.760   ; -1.135 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                               ; -7.760   ; -1.135 ; N/A      ; N/A     ; -3.000              ;
;  arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; -2.593   ; 1.337  ; N/A      ; N/A     ; 0.423               ;
; Design-wide TNS                         ; -779.089 ; -5.529 ; 0.0      ; 0.0     ; -280.231            ;
;  CLOCK_50                               ; -776.496 ; -5.529 ; N/A      ; N/A     ; -280.231            ;
;  arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; -2.593   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.234 ; 0.704 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.038 ; 0.580 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 0.234 ; 0.704 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.380 ; 1.126 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.380 ; 1.126 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 1.360 ; 1.106 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.735 ; 7.660 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.711 ; 7.552 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.339 ; 7.233 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.735 ; 7.479 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.461 ; 7.327 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.411 ; 7.444 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.631 ; 7.660 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.581 ; 7.657 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.423 ; 7.267 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.423 ; 7.267 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.188 ; 7.011 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.070 ; 6.978 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.396 ; 7.267 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.366 ; 7.264 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 7.304 ; 7.235 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.761 ; 6.888 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.935 ; 8.063 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.344 ; 7.150 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.369 ; 7.360 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.148 ; 7.157 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.486 ; 7.335 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.427 ; 7.203 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.421 ; 7.402 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.935 ; 8.063 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 8.053 ; 7.943 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 7.423 ; 7.294 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.484 ; 7.372 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 8.053 ; 7.943 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.196 ; 7.015 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.628 ; 7.426 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.518 ; 7.398 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.368 ; 7.497 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 3.733 ; 3.699 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.050 ; 4.090 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.014 ; 4.019 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 3.793 ; 3.840 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 3.925 ; 3.938 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 3.733 ; 3.699 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 3.819 ; 3.842 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.072 ; 4.040 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 3.721 ; 3.776 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.025 ; 4.006 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 3.935 ; 3.953 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 3.903 ; 3.864 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.007 ; 3.981 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.018 ; 3.999 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 3.961 ; 3.937 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 3.721 ; 3.776 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 3.783 ; 3.769 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 3.823 ; 3.800 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 3.903 ; 3.901 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 3.783 ; 3.769 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 3.888 ; 3.881 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 3.871 ; 3.854 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 3.937 ; 3.941 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.228 ; 4.214 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 3.927 ; 3.877 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.018 ; 3.983 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.081 ; 4.049 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.453 ; 4.396 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 3.927 ; 3.877 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.131 ; 4.171 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.111 ; 4.143 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.062 ; 4.091 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.427 ; 5.788 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.804 ; 3.928 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 5.719 ; 5.671 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 7.587 ; 8.291 ;       ;
; SW[0]      ; HEX0[1]     ; 7.169 ;       ;       ; 7.618 ;
; SW[0]      ; HEX0[2]     ; 6.828 ;       ;       ; 7.280 ;
; SW[0]      ; HEX0[3]     ; 6.978 ;       ;       ; 7.425 ;
; SW[0]      ; HEX0[4]     ;       ; 7.306 ; 7.986 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.950 ; 7.633 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 7.428 ; 7.904 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 6.980 ; 7.706 ;       ;
; SW[0]      ; HEX1[1]     ; 7.162 ;       ;       ; 7.619 ;
; SW[0]      ; HEX1[2]     ; 7.098 ;       ;       ; 7.548 ;
; SW[0]      ; HEX1[3]     ; 7.108 ;       ;       ; 7.559 ;
; SW[0]      ; HEX1[4]     ;       ; 6.963 ; 7.695 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.905 ; 7.638 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.863 ; 7.325 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 7.146 ; 7.844 ;       ;
; SW[0]      ; HEX2[1]     ; 7.252 ;       ;       ; 7.766 ;
; SW[0]      ; HEX2[2]     ; 7.095 ;       ;       ; 7.575 ;
; SW[0]      ; HEX2[3]     ; 7.324 ;       ;       ; 7.795 ;
; SW[0]      ; HEX2[4]     ;       ; 7.202 ; 7.922 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 7.235 ; 7.893 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 7.290 ; 7.712 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 6.717 ; 7.431 ;       ;
; SW[0]      ; HEX3[1]     ; 7.224 ;       ;       ; 7.645 ;
; SW[0]      ; HEX3[2]     ; 7.406 ;       ;       ; 7.869 ;
; SW[0]      ; HEX3[3]     ; 6.890 ;       ;       ; 7.332 ;
; SW[0]      ; HEX3[4]     ;       ; 7.150 ; 7.886 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 7.098 ; 7.824 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 7.233 ; 7.654 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 3.192 ; 3.836 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 2.273 ; 2.793 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 3.749 ; 4.088 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 4.395 ; 5.228 ;       ;
; SW[0]      ; HEX0[1]     ; 4.117 ;       ;       ; 4.889 ;
; SW[0]      ; HEX0[2]     ; 3.938 ;       ;       ; 4.682 ;
; SW[0]      ; HEX0[3]     ; 4.006 ;       ;       ; 4.754 ;
; SW[0]      ; HEX0[4]     ;       ; 4.213 ; 5.074 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 3.992 ; 4.868 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 4.248 ; 5.064 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 4.057 ; 4.901 ;       ;
; SW[0]      ; HEX1[1]     ; 4.122 ;       ;       ; 4.895 ;
; SW[0]      ; HEX1[2]     ; 4.086 ;       ;       ; 4.850 ;
; SW[0]      ; HEX1[3]     ; 4.094 ;       ;       ; 4.859 ;
; SW[0]      ; HEX1[4]     ;       ; 4.048 ; 4.892 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 3.991 ; 4.842 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 3.959 ; 4.710 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 4.117 ; 4.975 ;       ;
; SW[0]      ; HEX2[1]     ; 4.167 ;       ;       ; 4.958 ;
; SW[0]      ; HEX2[2]     ; 4.052 ;       ;       ; 4.829 ;
; SW[0]      ; HEX2[3]     ; 4.161 ;       ;       ; 4.945 ;
; SW[0]      ; HEX2[4]     ;       ; 4.160 ; 5.019 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 4.187 ; 5.035 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 4.166 ; 4.932 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 3.900 ; 4.763 ;       ;
; SW[0]      ; HEX3[1]     ; 4.134 ;       ;       ; 4.897 ;
; SW[0]      ; HEX3[2]     ; 4.222 ;       ;       ; 4.991 ;
; SW[0]      ; HEX3[3]     ; 3.982 ;       ;       ; 4.725 ;
; SW[0]      ; HEX3[4]     ;       ; 4.139 ; 4.974 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 4.108 ; 4.959 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 4.139 ; 4.902 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.065 V            ; 0.234 V                              ; 0.088 V                              ; 2.93e-10 s                  ; 3.06e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.065 V           ; 0.234 V                             ; 0.088 V                             ; 2.93e-10 s                 ; 3.06e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; CLOCK_50                               ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 0        ; 0        ; 1        ; 0        ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50                               ; 77       ; 82       ; 0        ; 0        ;
; CLOCK_50                               ; CLOCK_50                               ; 23753    ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; CLOCK_50                               ; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; 0        ; 0        ; 1        ; 0        ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 ; CLOCK_50                               ; 77       ; 82       ; 0        ; 0        ;
; CLOCK_50                               ; CLOCK_50                               ; 23753    ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 234   ; 234  ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 143   ; 143  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Mar 15 15:53:15 2019
Info: Command: quartus_sta DE0_Top -c DE0_Top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE0_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.760
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.760      -776.496 CLOCK_50 
    Info (332119):    -2.593        -2.593 arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 
Info (332146): Worst-case hold slack is -1.135
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.135        -5.136 CLOCK_50 
    Info (332119):     2.021         0.000 arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -231.406 CLOCK_50 
    Info (332119):     0.423         0.000 arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.819
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.819      -676.369 CLOCK_50 
    Info (332119):    -2.339        -2.339 arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 
Info (332146): Worst-case hold slack is -1.056
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.056        -5.529 CLOCK_50 
    Info (332119):     1.958         0.000 arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -231.453 CLOCK_50 
    Info (332119):     0.433         0.000 arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.756
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.756      -324.452 CLOCK_50 
    Info (332119):    -1.237        -1.237 arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 
Info (332146): Worst-case hold slack is -0.667
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.667        -3.944 CLOCK_50 
    Info (332119):     1.337         0.000 arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -280.231 CLOCK_50 
    Info (332119):     0.459         0.000 arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 586 megabytes
    Info: Processing ended: Fri Mar 15 15:53:20 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


