TimeQuest Timing Analyzer report for Stack
Tue Feb 14 19:21:49 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Stack                                                           ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 453.72 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.204 ; -90.593            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -95.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                 ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.204 ; SP[0]     ; Stack~36                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.138      ;
; -1.204 ; SP[0]     ; Stack~37                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.138      ;
; -1.204 ; SP[0]     ; Stack~38                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.138      ;
; -1.204 ; SP[0]     ; Stack~39                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.138      ;
; -1.204 ; SP[0]     ; Stack~40                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.138      ;
; -1.204 ; SP[0]     ; Stack~41                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.138      ;
; -1.204 ; SP[0]     ; Stack~42                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.138      ;
; -1.204 ; SP[0]     ; Stack~43                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.138      ;
; -1.189 ; SP[1]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.123      ;
; -1.177 ; SP[0]     ; Stack~50                ; clk          ; clk         ; 1.000        ; -0.064     ; 2.108      ;
; -1.177 ; SP[0]     ; Stack~52                ; clk          ; clk         ; 1.000        ; -0.064     ; 2.108      ;
; -1.162 ; SP[1]     ; out_stack_data[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.096      ;
; -1.149 ; SP[1]     ; out_stack_data[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.083      ;
; -1.149 ; SP[1]     ; out_stack_data[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.083      ;
; -1.147 ; SP[1]     ; out_stack_data[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.081      ;
; -1.107 ; SP[1]     ; out_stack_data[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.041      ;
; -1.106 ; Stack~54  ; out_stack_data[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.039      ;
; -1.089 ; SP[1]     ; out_stack_data[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.023      ;
; -1.076 ; SP[1]     ; out_stack_data[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.010      ;
; -1.074 ; SP[1]     ; Stack~36                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.008      ;
; -1.074 ; SP[1]     ; Stack~37                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.008      ;
; -1.074 ; SP[1]     ; Stack~38                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.008      ;
; -1.074 ; SP[1]     ; Stack~39                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.008      ;
; -1.074 ; SP[1]     ; Stack~40                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.008      ;
; -1.074 ; SP[1]     ; Stack~41                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.008      ;
; -1.074 ; SP[1]     ; Stack~42                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.008      ;
; -1.074 ; SP[1]     ; Stack~43                ; clk          ; clk         ; 1.000        ; -0.061     ; 2.008      ;
; -1.072 ; SP[1]     ; Stack~68                ; clk          ; clk         ; 1.000        ; -0.064     ; 2.003      ;
; -1.072 ; SP[1]     ; Stack~70                ; clk          ; clk         ; 1.000        ; -0.064     ; 2.003      ;
; -1.055 ; SP[1]     ; Stack~50                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.986      ;
; -1.055 ; SP[1]     ; Stack~52                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.986      ;
; -1.040 ; SP[1]     ; Stack~0                 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.971      ;
; -1.040 ; SP[1]     ; Stack~1                 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.971      ;
; -1.040 ; SP[1]     ; Stack~2                 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.971      ;
; -1.040 ; SP[1]     ; Stack~3                 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.971      ;
; -1.040 ; SP[1]     ; Stack~10                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.971      ;
; -1.040 ; SP[1]     ; Stack~12                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.971      ;
; -1.040 ; SP[1]     ; Stack~14                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.971      ;
; -1.040 ; SP[1]     ; Stack~16                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.971      ;
; -1.030 ; SP[1]     ; Stack~18                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.961      ;
; -1.030 ; SP[1]     ; Stack~19                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.961      ;
; -1.030 ; SP[1]     ; Stack~20                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.961      ;
; -1.030 ; SP[1]     ; Stack~21                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.961      ;
; -1.030 ; SP[1]     ; Stack~28                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.961      ;
; -1.030 ; SP[1]     ; Stack~30                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.961      ;
; -1.030 ; SP[1]     ; Stack~32                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.961      ;
; -1.030 ; SP[1]     ; Stack~34                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.961      ;
; -1.016 ; SP[1]     ; Stack~27                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.948      ;
; -1.016 ; SP[1]     ; Stack~29                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.948      ;
; -1.016 ; SP[1]     ; Stack~31                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.948      ;
; -1.016 ; SP[1]     ; Stack~33                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.948      ;
; -1.016 ; SP[1]     ; Stack~35                ; clk          ; clk         ; 1.000        ; -0.063     ; 1.948      ;
; -1.013 ; SP[1]     ; out_stack_data[9]~reg0  ; clk          ; clk         ; 1.000        ; -0.063     ; 1.945      ;
; -1.005 ; SP[0]     ; out_stack_data[10]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 1.937      ;
; -1.005 ; SP[0]     ; out_stack_data[14]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 1.937      ;
; -1.005 ; SP[1]     ; out_stack_data[17]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 1.937      ;
; -1.002 ; Stack~58  ; out_stack_data[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.935      ;
; -1.001 ; SP[0]     ; out_stack_data[12]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 1.933      ;
; -1.000 ; SP[0]     ; out_stack_data[16]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 1.932      ;
; -0.995 ; SP[1]     ; Stack~54                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.929      ;
; -0.995 ; SP[1]     ; Stack~55                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.929      ;
; -0.995 ; SP[1]     ; Stack~56                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.929      ;
; -0.995 ; SP[1]     ; Stack~57                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.929      ;
; -0.995 ; SP[1]     ; Stack~58                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.929      ;
; -0.995 ; SP[1]     ; Stack~59                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.929      ;
; -0.995 ; SP[1]     ; Stack~60                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.929      ;
; -0.995 ; SP[1]     ; Stack~61                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.929      ;
; -0.993 ; SP[1]     ; Stack~62                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.927      ;
; -0.993 ; SP[1]     ; Stack~63                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.927      ;
; -0.993 ; SP[1]     ; Stack~64                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.927      ;
; -0.993 ; SP[1]     ; Stack~65                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.927      ;
; -0.993 ; SP[1]     ; Stack~66                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.927      ;
; -0.993 ; SP[1]     ; Stack~67                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.927      ;
; -0.993 ; SP[1]     ; Stack~69                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.927      ;
; -0.993 ; SP[1]     ; Stack~71                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.927      ;
; -0.990 ; SP[0]     ; Stack~44                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.924      ;
; -0.990 ; SP[0]     ; Stack~45                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.924      ;
; -0.990 ; SP[0]     ; Stack~46                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.924      ;
; -0.990 ; SP[0]     ; Stack~47                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.924      ;
; -0.990 ; SP[0]     ; Stack~48                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.924      ;
; -0.990 ; SP[0]     ; Stack~49                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.924      ;
; -0.990 ; SP[0]     ; Stack~51                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.924      ;
; -0.990 ; SP[0]     ; Stack~53                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.924      ;
; -0.989 ; SP[1]     ; out_stack_data[11]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 1.921      ;
; -0.982 ; SP[1]     ; out_stack_data[13]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 1.914      ;
; -0.977 ; SP[1]     ; out_stack_data[15]~reg0 ; clk          ; clk         ; 1.000        ; -0.063     ; 1.909      ;
; -0.968 ; SP[0]     ; Stack~0                 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.899      ;
; -0.968 ; SP[0]     ; Stack~1                 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.899      ;
; -0.968 ; SP[0]     ; Stack~2                 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.899      ;
; -0.968 ; SP[0]     ; Stack~3                 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.899      ;
; -0.968 ; SP[0]     ; Stack~10                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.899      ;
; -0.968 ; SP[0]     ; Stack~12                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.899      ;
; -0.968 ; SP[0]     ; Stack~14                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.899      ;
; -0.968 ; SP[0]     ; Stack~16                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.899      ;
; -0.964 ; SP[0]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.061     ; 1.898      ;
; -0.964 ; SP[0]     ; Stack~68                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.895      ;
; -0.964 ; SP[0]     ; Stack~70                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.895      ;
; -0.928 ; SP[0]     ; Stack~18                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.859      ;
; -0.928 ; SP[0]     ; Stack~19                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.859      ;
; -0.928 ; SP[0]     ; Stack~20                ; clk          ; clk         ; 1.000        ; -0.064     ; 1.859      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                 ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; SP[1]     ; SP[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; SP[0]     ; SP[0]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.445 ; SP[0]     ; SP[1]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.663      ;
; 0.589 ; Stack~29  ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.808      ;
; 0.589 ; Stack~33  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.808      ;
; 0.590 ; Stack~35  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.809      ;
; 0.593 ; Stack~27  ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.593 ; Stack~31  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.619 ; Stack~25  ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.837      ;
; 0.653 ; Stack~24  ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.871      ;
; 0.689 ; Stack~12  ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.909      ;
; 0.695 ; Stack~6   ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.913      ;
; 0.696 ; Stack~5   ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.914      ;
; 0.697 ; Stack~4   ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.915      ;
; 0.727 ; Stack~7   ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.945      ;
; 0.730 ; Stack~26  ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.948      ;
; 0.731 ; Stack~23  ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.949      ;
; 0.765 ; Stack~22  ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.983      ;
; 0.776 ; Stack~44  ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.994      ;
; 0.776 ; Stack~32  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.996      ;
; 0.794 ; Stack~30  ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.014      ;
; 0.798 ; Stack~28  ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.018      ;
; 0.801 ; Stack~34  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.021      ;
; 0.825 ; Stack~21  ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.046      ;
; 0.829 ; Stack~1   ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.050      ;
; 0.836 ; Stack~8   ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.054      ;
; 0.876 ; Stack~10  ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.096      ;
; 0.882 ; Stack~2   ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.103      ;
; 0.886 ; Stack~18  ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.107      ;
; 0.889 ; Stack~16  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.109      ;
; 0.910 ; Stack~50  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.130      ;
; 0.913 ; Stack~11  ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.130      ;
; 0.916 ; Stack~9   ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.133      ;
; 0.917 ; Stack~14  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.137      ;
; 0.919 ; Stack~15  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.136      ;
; 0.926 ; Stack~52  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.146      ;
; 0.948 ; Stack~48  ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.165      ;
; 0.948 ; Stack~46  ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.165      ;
; 0.948 ; Stack~19  ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.169      ;
; 0.954 ; Stack~3   ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.175      ;
; 0.957 ; Stack~42  ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.958 ; Stack~17  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.175      ;
; 0.968 ; Stack~38  ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.186      ;
; 0.969 ; Stack~40  ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.187      ;
; 0.977 ; SP[0]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.195      ;
; 0.984 ; Stack~41  ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.202      ;
; 0.988 ; Stack~47  ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.205      ;
; 0.988 ; Stack~39  ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.206      ;
; 0.989 ; Stack~49  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.206      ;
; 0.989 ; Stack~51  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.206      ;
; 0.994 ; Stack~37  ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.212      ;
; 1.000 ; SP[0]     ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.218      ;
; 1.000 ; SP[0]     ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.218      ;
; 1.001 ; Stack~53  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.218      ;
; 1.001 ; SP[0]     ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.219      ;
; 1.001 ; Stack~43  ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.219      ;
; 1.002 ; SP[0]     ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.220      ;
; 1.005 ; SP[0]     ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.223      ;
; 1.013 ; Stack~45  ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.230      ;
; 1.027 ; SP[0]     ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.245      ;
; 1.030 ; SP[0]     ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.248      ;
; 1.035 ; SP[1]     ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.253      ;
; 1.057 ; SP[1]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.275      ;
; 1.067 ; Stack~36  ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.285      ;
; 1.068 ; Stack~13  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.285      ;
; 1.068 ; Stack~20  ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.289      ;
; 1.080 ; SP[1]     ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.298      ;
; 1.080 ; SP[1]     ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.298      ;
; 1.081 ; SP[1]     ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.299      ;
; 1.082 ; SP[1]     ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.300      ;
; 1.106 ; SP[1]     ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.324      ;
; 1.110 ; SP[1]     ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.328      ;
; 1.131 ; SP[0]     ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.349      ;
; 1.152 ; Stack~0   ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.373      ;
; 1.180 ; Stack~70  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.400      ;
; 1.185 ; Stack~68  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.405      ;
; 1.197 ; Stack~62  ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.415      ;
; 1.211 ; SP[1]     ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.429      ;
; 1.227 ; SP[1]     ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.444      ;
; 1.228 ; SP[0]     ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.445      ;
; 1.229 ; SP[0]     ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.446      ;
; 1.230 ; SP[0]     ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.447      ;
; 1.232 ; SP[0]     ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.449      ;
; 1.233 ; SP[0]     ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.450      ;
; 1.236 ; Stack~69  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.453      ;
; 1.239 ; Stack~67  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.456      ;
; 1.240 ; Stack~59  ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.458      ;
; 1.241 ; Stack~55  ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.459      ;
; 1.244 ; Stack~57  ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.462      ;
; 1.246 ; SP[1]     ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.463      ;
; 1.253 ; SP[1]     ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.470      ;
; 1.254 ; Stack~71  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.471      ;
; 1.255 ; SP[1]     ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.472      ;
; 1.268 ; Stack~63  ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.485      ;
; 1.307 ; SP[1]     ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.524      ;
; 1.308 ; SP[1]     ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.525      ;
; 1.309 ; SP[1]     ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.526      ;
; 1.311 ; SP[1]     ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.528      ;
; 1.312 ; SP[1]     ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.529      ;
; 1.345 ; Stack~60  ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.563      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SP[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SP[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~1                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~10                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~11                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~12                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~13                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~14                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~15                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~16                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~17                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~18                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~19                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~2                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~20                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~21                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~22                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~23                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~24                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~25                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~26                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~27                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~28                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~29                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~3                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~30                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~31                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~32                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~33                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~34                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~35                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~36                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~37                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~38                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~39                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~4                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~40                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~41                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~42                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~43                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~44                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~45                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~46                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~47                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~48                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~49                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~5                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~50                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~51                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~52                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~53                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~54                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~55                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~56                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~57                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~58                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~59                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~6                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~60                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~61                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~62                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~63                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~64                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~65                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~66                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~67                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~68                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~69                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~7                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~70                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~71                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~8                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~9                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[16]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[17]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[9]~reg0  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SP[0]                   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SP[1]                   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~0                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~1                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~10                ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~12                ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~14                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; in_stack_data[*]   ; clk        ; 2.388 ; 2.858 ; Rise       ; clk             ;
;  in_stack_data[0]  ; clk        ; 1.673 ; 2.078 ; Rise       ; clk             ;
;  in_stack_data[1]  ; clk        ; 1.716 ; 2.089 ; Rise       ; clk             ;
;  in_stack_data[2]  ; clk        ; 1.759 ; 2.174 ; Rise       ; clk             ;
;  in_stack_data[3]  ; clk        ; 1.852 ; 2.315 ; Rise       ; clk             ;
;  in_stack_data[4]  ; clk        ; 1.957 ; 2.353 ; Rise       ; clk             ;
;  in_stack_data[5]  ; clk        ; 1.433 ; 1.850 ; Rise       ; clk             ;
;  in_stack_data[6]  ; clk        ; 1.780 ; 2.275 ; Rise       ; clk             ;
;  in_stack_data[7]  ; clk        ; 1.784 ; 2.272 ; Rise       ; clk             ;
;  in_stack_data[8]  ; clk        ; 1.862 ; 2.252 ; Rise       ; clk             ;
;  in_stack_data[9]  ; clk        ; 1.945 ; 2.338 ; Rise       ; clk             ;
;  in_stack_data[10] ; clk        ; 1.946 ; 2.410 ; Rise       ; clk             ;
;  in_stack_data[11] ; clk        ; 2.002 ; 2.421 ; Rise       ; clk             ;
;  in_stack_data[12] ; clk        ; 1.675 ; 2.071 ; Rise       ; clk             ;
;  in_stack_data[13] ; clk        ; 2.388 ; 2.858 ; Rise       ; clk             ;
;  in_stack_data[14] ; clk        ; 1.764 ; 2.226 ; Rise       ; clk             ;
;  in_stack_data[15] ; clk        ; 1.579 ; 1.999 ; Rise       ; clk             ;
;  in_stack_data[16] ; clk        ; 1.978 ; 2.441 ; Rise       ; clk             ;
;  in_stack_data[17] ; clk        ; 1.776 ; 2.272 ; Rise       ; clk             ;
; read_stack_en      ; clk        ; 4.450 ; 4.905 ; Rise       ; clk             ;
; rst                ; clk        ; 4.311 ; 4.753 ; Rise       ; clk             ;
; write_stack_en     ; clk        ; 3.242 ; 3.665 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; in_stack_data[*]   ; clk        ; -0.927 ; -1.299 ; Rise       ; clk             ;
;  in_stack_data[0]  ; clk        ; -1.218 ; -1.598 ; Rise       ; clk             ;
;  in_stack_data[1]  ; clk        ; -0.927 ; -1.299 ; Rise       ; clk             ;
;  in_stack_data[2]  ; clk        ; -1.334 ; -1.723 ; Rise       ; clk             ;
;  in_stack_data[3]  ; clk        ; -1.343 ; -1.809 ; Rise       ; clk             ;
;  in_stack_data[4]  ; clk        ; -1.459 ; -1.830 ; Rise       ; clk             ;
;  in_stack_data[5]  ; clk        ; -1.052 ; -1.451 ; Rise       ; clk             ;
;  in_stack_data[6]  ; clk        ; -1.406 ; -1.875 ; Rise       ; clk             ;
;  in_stack_data[7]  ; clk        ; -1.354 ; -1.829 ; Rise       ; clk             ;
;  in_stack_data[8]  ; clk        ; -1.234 ; -1.611 ; Rise       ; clk             ;
;  in_stack_data[9]  ; clk        ; -1.198 ; -1.584 ; Rise       ; clk             ;
;  in_stack_data[10] ; clk        ; -1.190 ; -1.644 ; Rise       ; clk             ;
;  in_stack_data[11] ; clk        ; -1.445 ; -1.840 ; Rise       ; clk             ;
;  in_stack_data[12] ; clk        ; -1.154 ; -1.528 ; Rise       ; clk             ;
;  in_stack_data[13] ; clk        ; -1.315 ; -1.776 ; Rise       ; clk             ;
;  in_stack_data[14] ; clk        ; -1.171 ; -1.620 ; Rise       ; clk             ;
;  in_stack_data[15] ; clk        ; -1.070 ; -1.460 ; Rise       ; clk             ;
;  in_stack_data[16] ; clk        ; -1.243 ; -1.717 ; Rise       ; clk             ;
;  in_stack_data[17] ; clk        ; -1.178 ; -1.643 ; Rise       ; clk             ;
; read_stack_en      ; clk        ; -1.401 ; -1.775 ; Rise       ; clk             ;
; rst                ; clk        ; -1.578 ; -1.986 ; Rise       ; clk             ;
; write_stack_en     ; clk        ; -1.679 ; -2.091 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; out_stack_data[*]   ; clk        ; 6.146 ; 6.212 ; Rise       ; clk             ;
;  out_stack_data[0]  ; clk        ; 6.072 ; 6.103 ; Rise       ; clk             ;
;  out_stack_data[1]  ; clk        ; 5.657 ; 5.678 ; Rise       ; clk             ;
;  out_stack_data[2]  ; clk        ; 5.599 ; 5.634 ; Rise       ; clk             ;
;  out_stack_data[3]  ; clk        ; 5.647 ; 5.668 ; Rise       ; clk             ;
;  out_stack_data[4]  ; clk        ; 5.669 ; 5.719 ; Rise       ; clk             ;
;  out_stack_data[5]  ; clk        ; 6.029 ; 6.064 ; Rise       ; clk             ;
;  out_stack_data[6]  ; clk        ; 5.832 ; 5.856 ; Rise       ; clk             ;
;  out_stack_data[7]  ; clk        ; 6.121 ; 6.134 ; Rise       ; clk             ;
;  out_stack_data[8]  ; clk        ; 6.120 ; 6.189 ; Rise       ; clk             ;
;  out_stack_data[9]  ; clk        ; 5.584 ; 5.588 ; Rise       ; clk             ;
;  out_stack_data[10] ; clk        ; 5.971 ; 5.997 ; Rise       ; clk             ;
;  out_stack_data[11] ; clk        ; 5.876 ; 5.885 ; Rise       ; clk             ;
;  out_stack_data[12] ; clk        ; 6.069 ; 6.148 ; Rise       ; clk             ;
;  out_stack_data[13] ; clk        ; 6.127 ; 6.158 ; Rise       ; clk             ;
;  out_stack_data[14] ; clk        ; 6.041 ; 6.065 ; Rise       ; clk             ;
;  out_stack_data[15] ; clk        ; 5.822 ; 5.818 ; Rise       ; clk             ;
;  out_stack_data[16] ; clk        ; 6.146 ; 6.212 ; Rise       ; clk             ;
;  out_stack_data[17] ; clk        ; 6.132 ; 6.159 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; out_stack_data[*]   ; clk        ; 5.464 ; 5.466 ; Rise       ; clk             ;
;  out_stack_data[0]  ; clk        ; 5.935 ; 5.963 ; Rise       ; clk             ;
;  out_stack_data[1]  ; clk        ; 5.541 ; 5.561 ; Rise       ; clk             ;
;  out_stack_data[2]  ; clk        ; 5.480 ; 5.511 ; Rise       ; clk             ;
;  out_stack_data[3]  ; clk        ; 5.531 ; 5.551 ; Rise       ; clk             ;
;  out_stack_data[4]  ; clk        ; 5.552 ; 5.600 ; Rise       ; clk             ;
;  out_stack_data[5]  ; clk        ; 5.894 ; 5.925 ; Rise       ; clk             ;
;  out_stack_data[6]  ; clk        ; 5.703 ; 5.724 ; Rise       ; clk             ;
;  out_stack_data[7]  ; clk        ; 5.983 ; 5.993 ; Rise       ; clk             ;
;  out_stack_data[8]  ; clk        ; 5.980 ; 6.044 ; Rise       ; clk             ;
;  out_stack_data[9]  ; clk        ; 5.464 ; 5.466 ; Rise       ; clk             ;
;  out_stack_data[10] ; clk        ; 5.836 ; 5.858 ; Rise       ; clk             ;
;  out_stack_data[11] ; clk        ; 5.751 ; 5.758 ; Rise       ; clk             ;
;  out_stack_data[12] ; clk        ; 5.936 ; 6.011 ; Rise       ; clk             ;
;  out_stack_data[13] ; clk        ; 5.986 ; 6.014 ; Rise       ; clk             ;
;  out_stack_data[14] ; clk        ; 5.904 ; 5.925 ; Rise       ; clk             ;
;  out_stack_data[15] ; clk        ; 5.693 ; 5.687 ; Rise       ; clk             ;
;  out_stack_data[16] ; clk        ; 6.005 ; 6.066 ; Rise       ; clk             ;
;  out_stack_data[17] ; clk        ; 5.992 ; 6.015 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 500.25 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.999 ; -73.521           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -95.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                  ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.999 ; SP[0]     ; Stack~36                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.940      ;
; -0.999 ; SP[0]     ; Stack~37                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.940      ;
; -0.999 ; SP[0]     ; Stack~38                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.940      ;
; -0.999 ; SP[0]     ; Stack~39                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.940      ;
; -0.999 ; SP[0]     ; Stack~40                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.940      ;
; -0.999 ; SP[0]     ; Stack~41                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.940      ;
; -0.999 ; SP[0]     ; Stack~42                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.940      ;
; -0.999 ; SP[0]     ; Stack~43                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.940      ;
; -0.984 ; SP[0]     ; Stack~50                ; clk          ; clk         ; 1.000        ; -0.058     ; 1.921      ;
; -0.984 ; SP[0]     ; Stack~52                ; clk          ; clk         ; 1.000        ; -0.058     ; 1.921      ;
; -0.970 ; SP[1]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.910      ;
; -0.942 ; SP[1]     ; out_stack_data[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.882      ;
; -0.928 ; SP[1]     ; out_stack_data[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.868      ;
; -0.927 ; SP[1]     ; out_stack_data[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.867      ;
; -0.922 ; SP[1]     ; out_stack_data[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.862      ;
; -0.895 ; SP[1]     ; out_stack_data[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.835      ;
; -0.880 ; SP[1]     ; out_stack_data[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.820      ;
; -0.869 ; SP[1]     ; out_stack_data[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.809      ;
; -0.869 ; Stack~54  ; out_stack_data[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.808      ;
; -0.865 ; SP[1]     ; Stack~0                 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.865 ; SP[1]     ; Stack~1                 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.865 ; SP[1]     ; Stack~2                 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.865 ; SP[1]     ; Stack~3                 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.865 ; SP[1]     ; Stack~10                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.865 ; SP[1]     ; Stack~12                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.865 ; SP[1]     ; Stack~14                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.865 ; SP[1]     ; Stack~16                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.865 ; SP[1]     ; Stack~36                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.806      ;
; -0.865 ; SP[1]     ; Stack~37                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.806      ;
; -0.865 ; SP[1]     ; Stack~38                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.806      ;
; -0.865 ; SP[1]     ; Stack~39                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.806      ;
; -0.865 ; SP[1]     ; Stack~40                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.806      ;
; -0.865 ; SP[1]     ; Stack~41                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.806      ;
; -0.865 ; SP[1]     ; Stack~42                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.806      ;
; -0.865 ; SP[1]     ; Stack~43                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.806      ;
; -0.858 ; SP[1]     ; Stack~68                ; clk          ; clk         ; 1.000        ; -0.058     ; 1.795      ;
; -0.858 ; SP[1]     ; Stack~70                ; clk          ; clk         ; 1.000        ; -0.058     ; 1.795      ;
; -0.849 ; SP[1]     ; Stack~18                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.787      ;
; -0.849 ; SP[1]     ; Stack~19                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.787      ;
; -0.849 ; SP[1]     ; Stack~20                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.787      ;
; -0.849 ; SP[1]     ; Stack~21                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.787      ;
; -0.849 ; SP[1]     ; Stack~28                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.787      ;
; -0.849 ; SP[1]     ; Stack~30                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.787      ;
; -0.849 ; SP[1]     ; Stack~32                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.787      ;
; -0.849 ; SP[1]     ; Stack~34                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.787      ;
; -0.844 ; SP[1]     ; Stack~50                ; clk          ; clk         ; 1.000        ; -0.058     ; 1.781      ;
; -0.844 ; SP[1]     ; Stack~52                ; clk          ; clk         ; 1.000        ; -0.058     ; 1.781      ;
; -0.841 ; SP[1]     ; Stack~27                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.780      ;
; -0.841 ; SP[1]     ; Stack~29                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.780      ;
; -0.841 ; SP[1]     ; Stack~31                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.780      ;
; -0.841 ; SP[1]     ; Stack~33                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.780      ;
; -0.841 ; SP[1]     ; Stack~35                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.780      ;
; -0.806 ; SP[1]     ; out_stack_data[9]~reg0  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.745      ;
; -0.804 ; SP[0]     ; Stack~44                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; SP[0]     ; Stack~45                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; SP[0]     ; Stack~46                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; SP[0]     ; Stack~47                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; SP[0]     ; out_stack_data[12]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.743      ;
; -0.804 ; SP[0]     ; Stack~48                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; SP[0]     ; Stack~49                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; SP[0]     ; Stack~51                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; SP[0]     ; Stack~53                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.744      ;
; -0.802 ; SP[0]     ; out_stack_data[10]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.741      ;
; -0.801 ; SP[0]     ; out_stack_data[14]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.740      ;
; -0.801 ; SP[0]     ; out_stack_data[16]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.740      ;
; -0.798 ; SP[0]     ; Stack~0                 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.736      ;
; -0.798 ; SP[0]     ; Stack~1                 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.736      ;
; -0.798 ; SP[0]     ; Stack~2                 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.736      ;
; -0.798 ; SP[0]     ; Stack~3                 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.736      ;
; -0.798 ; SP[0]     ; Stack~10                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.736      ;
; -0.798 ; SP[0]     ; Stack~12                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.736      ;
; -0.798 ; SP[0]     ; Stack~14                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.736      ;
; -0.798 ; SP[0]     ; Stack~16                ; clk          ; clk         ; 1.000        ; -0.057     ; 1.736      ;
; -0.795 ; SP[1]     ; out_stack_data[17]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.734      ;
; -0.794 ; Stack~58  ; out_stack_data[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.056     ; 1.733      ;
; -0.793 ; SP[1]     ; Stack~54                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.734      ;
; -0.793 ; SP[1]     ; Stack~55                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.734      ;
; -0.793 ; SP[1]     ; Stack~56                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.734      ;
; -0.793 ; SP[1]     ; Stack~57                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.734      ;
; -0.793 ; SP[1]     ; Stack~58                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.734      ;
; -0.793 ; SP[1]     ; Stack~59                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.734      ;
; -0.793 ; SP[1]     ; Stack~60                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.734      ;
; -0.793 ; SP[1]     ; Stack~61                ; clk          ; clk         ; 1.000        ; -0.054     ; 1.734      ;
; -0.792 ; SP[1]     ; Stack~62                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; SP[1]     ; Stack~63                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; SP[1]     ; Stack~64                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; SP[1]     ; Stack~65                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; SP[1]     ; Stack~66                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; SP[1]     ; Stack~67                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; SP[1]     ; Stack~69                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.792 ; SP[1]     ; Stack~71                ; clk          ; clk         ; 1.000        ; -0.055     ; 1.732      ;
; -0.785 ; SP[1]     ; out_stack_data[11]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.724      ;
; -0.779 ; SP[1]     ; out_stack_data[15]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.718      ;
; -0.777 ; SP[1]     ; out_stack_data[13]~reg0 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.716      ;
; -0.766 ; SP[0]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.706      ;
; -0.760 ; SP[0]     ; Stack~68                ; clk          ; clk         ; 1.000        ; -0.058     ; 1.697      ;
; -0.760 ; SP[0]     ; Stack~70                ; clk          ; clk         ; 1.000        ; -0.058     ; 1.697      ;
; -0.734 ; SP[0]     ; Stack~27                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.673      ;
; -0.734 ; SP[0]     ; Stack~29                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.673      ;
; -0.734 ; SP[0]     ; Stack~31                ; clk          ; clk         ; 1.000        ; -0.056     ; 1.673      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                  ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; SP[1]     ; SP[1]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SP[0]     ; SP[0]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.395 ; SP[0]     ; SP[1]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.594      ;
; 0.529 ; Stack~29  ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.727      ;
; 0.529 ; Stack~33  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.727      ;
; 0.530 ; Stack~35  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.728      ;
; 0.534 ; Stack~31  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.732      ;
; 0.535 ; Stack~27  ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.733      ;
; 0.567 ; Stack~25  ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.766      ;
; 0.599 ; Stack~24  ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.798      ;
; 0.631 ; Stack~12  ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.830      ;
; 0.634 ; Stack~4   ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.833      ;
; 0.634 ; Stack~5   ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.833      ;
; 0.634 ; Stack~6   ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.833      ;
; 0.664 ; Stack~7   ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.863      ;
; 0.665 ; Stack~26  ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.864      ;
; 0.665 ; Stack~23  ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.864      ;
; 0.686 ; Stack~44  ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.885      ;
; 0.686 ; Stack~32  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.885      ;
; 0.698 ; Stack~22  ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.897      ;
; 0.702 ; Stack~30  ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.901      ;
; 0.708 ; Stack~28  ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.907      ;
; 0.709 ; Stack~34  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.908      ;
; 0.760 ; Stack~21  ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.961      ;
; 0.765 ; Stack~8   ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.769 ; Stack~1   ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.970      ;
; 0.806 ; Stack~10  ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.005      ;
; 0.810 ; Stack~2   ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.011      ;
; 0.813 ; Stack~18  ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.014      ;
; 0.815 ; Stack~16  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.014      ;
; 0.834 ; Stack~11  ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.031      ;
; 0.834 ; Stack~50  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.034      ;
; 0.840 ; Stack~15  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.037      ;
; 0.842 ; Stack~9   ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.039      ;
; 0.843 ; Stack~14  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.042      ;
; 0.844 ; Stack~52  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.847 ; Stack~42  ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.045      ;
; 0.856 ; Stack~38  ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.054      ;
; 0.857 ; Stack~40  ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.866 ; Stack~48  ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.063      ;
; 0.869 ; Stack~51  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.066      ;
; 0.869 ; Stack~47  ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.066      ;
; 0.869 ; Stack~41  ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.067      ;
; 0.872 ; Stack~49  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.069      ;
; 0.872 ; Stack~39  ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.070      ;
; 0.873 ; Stack~3   ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.074      ;
; 0.873 ; Stack~37  ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.071      ;
; 0.874 ; Stack~19  ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.075      ;
; 0.877 ; Stack~46  ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.074      ;
; 0.879 ; Stack~53  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.076      ;
; 0.880 ; Stack~17  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.077      ;
; 0.882 ; SP[0]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.081      ;
; 0.887 ; Stack~43  ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.085      ;
; 0.892 ; Stack~45  ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.089      ;
; 0.901 ; SP[0]     ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.100      ;
; 0.901 ; SP[0]     ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.100      ;
; 0.901 ; SP[0]     ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.100      ;
; 0.902 ; SP[0]     ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.101      ;
; 0.904 ; SP[0]     ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.103      ;
; 0.919 ; SP[0]     ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.118      ;
; 0.920 ; SP[1]     ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.119      ;
; 0.923 ; SP[0]     ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.122      ;
; 0.950 ; SP[1]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.149      ;
; 0.951 ; Stack~36  ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.149      ;
; 0.969 ; SP[1]     ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.168      ;
; 0.969 ; SP[1]     ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.168      ;
; 0.969 ; SP[1]     ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.168      ;
; 0.970 ; SP[1]     ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.169      ;
; 0.977 ; Stack~20  ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.178      ;
; 0.985 ; SP[1]     ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.184      ;
; 0.989 ; SP[1]     ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.188      ;
; 0.994 ; Stack~13  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.191      ;
; 1.011 ; SP[0]     ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.210      ;
; 1.038 ; Stack~0   ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.239      ;
; 1.077 ; SP[1]     ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.276      ;
; 1.078 ; Stack~70  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.278      ;
; 1.083 ; Stack~68  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.283      ;
; 1.090 ; Stack~62  ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.289      ;
; 1.097 ; SP[0]     ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.294      ;
; 1.098 ; SP[0]     ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.295      ;
; 1.100 ; SP[0]     ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.297      ;
; 1.101 ; SP[0]     ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.298      ;
; 1.102 ; SP[0]     ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.299      ;
; 1.118 ; SP[1]     ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.315      ;
; 1.126 ; Stack~55  ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.324      ;
; 1.128 ; Stack~67  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.325      ;
; 1.128 ; Stack~59  ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.326      ;
; 1.131 ; Stack~69  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.328      ;
; 1.133 ; Stack~57  ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.331      ;
; 1.134 ; SP[1]     ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.331      ;
; 1.138 ; Stack~71  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.335      ;
; 1.142 ; SP[1]     ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.339      ;
; 1.143 ; SP[1]     ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.340      ;
; 1.154 ; Stack~63  ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.351      ;
; 1.163 ; SP[1]     ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.360      ;
; 1.164 ; SP[1]     ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.361      ;
; 1.166 ; SP[1]     ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.363      ;
; 1.167 ; SP[1]     ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.364      ;
; 1.168 ; SP[1]     ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.365      ;
; 1.232 ; Stack~60  ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.430      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SP[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SP[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~1                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~10                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~11                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~12                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~13                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~14                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~15                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~16                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~17                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~18                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~19                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~2                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~20                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~21                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~22                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~23                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~24                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~25                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~26                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~27                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~28                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~29                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~3                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~30                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~31                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~32                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~33                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~34                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~35                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~36                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~37                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~38                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~39                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~4                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~40                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~41                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~42                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~43                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~44                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~45                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~46                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~47                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~48                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~49                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~5                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~50                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~51                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~52                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~53                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~54                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~55                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~56                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~57                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~58                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~59                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~6                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~60                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~61                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~62                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~63                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~64                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~65                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~66                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~67                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~68                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~69                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~7                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~70                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~71                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~8                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~9                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[16]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[17]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[9]~reg0  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~11                ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~13                ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~15                ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~17                ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~22                ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~23                ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~24                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; in_stack_data[*]   ; clk        ; 2.088 ; 2.461 ; Rise       ; clk             ;
;  in_stack_data[0]  ; clk        ; 1.414 ; 1.735 ; Rise       ; clk             ;
;  in_stack_data[1]  ; clk        ; 1.476 ; 1.764 ; Rise       ; clk             ;
;  in_stack_data[2]  ; clk        ; 1.500 ; 1.837 ; Rise       ; clk             ;
;  in_stack_data[3]  ; clk        ; 1.591 ; 1.962 ; Rise       ; clk             ;
;  in_stack_data[4]  ; clk        ; 1.691 ; 2.013 ; Rise       ; clk             ;
;  in_stack_data[5]  ; clk        ; 1.209 ; 1.542 ; Rise       ; clk             ;
;  in_stack_data[6]  ; clk        ; 1.511 ; 1.931 ; Rise       ; clk             ;
;  in_stack_data[7]  ; clk        ; 1.519 ; 1.925 ; Rise       ; clk             ;
;  in_stack_data[8]  ; clk        ; 1.596 ; 1.904 ; Rise       ; clk             ;
;  in_stack_data[9]  ; clk        ; 1.671 ; 1.995 ; Rise       ; clk             ;
;  in_stack_data[10] ; clk        ; 1.673 ; 2.042 ; Rise       ; clk             ;
;  in_stack_data[11] ; clk        ; 1.724 ; 2.048 ; Rise       ; clk             ;
;  in_stack_data[12] ; clk        ; 1.432 ; 1.748 ; Rise       ; clk             ;
;  in_stack_data[13] ; clk        ; 2.088 ; 2.461 ; Rise       ; clk             ;
;  in_stack_data[14] ; clk        ; 1.496 ; 1.885 ; Rise       ; clk             ;
;  in_stack_data[15] ; clk        ; 1.350 ; 1.671 ; Rise       ; clk             ;
;  in_stack_data[16] ; clk        ; 1.697 ; 2.076 ; Rise       ; clk             ;
;  in_stack_data[17] ; clk        ; 1.519 ; 1.918 ; Rise       ; clk             ;
; read_stack_en      ; clk        ; 3.928 ; 4.293 ; Rise       ; clk             ;
; rst                ; clk        ; 3.804 ; 4.166 ; Rise       ; clk             ;
; write_stack_en     ; clk        ; 2.870 ; 3.172 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; in_stack_data[*]   ; clk        ; -0.750 ; -1.055 ; Rise       ; clk             ;
;  in_stack_data[0]  ; clk        ; -1.015 ; -1.325 ; Rise       ; clk             ;
;  in_stack_data[1]  ; clk        ; -0.750 ; -1.055 ; Rise       ; clk             ;
;  in_stack_data[2]  ; clk        ; -1.126 ; -1.430 ; Rise       ; clk             ;
;  in_stack_data[3]  ; clk        ; -1.135 ; -1.516 ; Rise       ; clk             ;
;  in_stack_data[4]  ; clk        ; -1.248 ; -1.546 ; Rise       ; clk             ;
;  in_stack_data[5]  ; clk        ; -0.868 ; -1.196 ; Rise       ; clk             ;
;  in_stack_data[6]  ; clk        ; -1.182 ; -1.585 ; Rise       ; clk             ;
;  in_stack_data[7]  ; clk        ; -1.140 ; -1.532 ; Rise       ; clk             ;
;  in_stack_data[8]  ; clk        ; -1.030 ; -1.339 ; Rise       ; clk             ;
;  in_stack_data[9]  ; clk        ; -1.001 ; -1.307 ; Rise       ; clk             ;
;  in_stack_data[10] ; clk        ; -0.992 ; -1.358 ; Rise       ; clk             ;
;  in_stack_data[11] ; clk        ; -1.224 ; -1.534 ; Rise       ; clk             ;
;  in_stack_data[12] ; clk        ; -0.967 ; -1.255 ; Rise       ; clk             ;
;  in_stack_data[13] ; clk        ; -1.103 ; -1.489 ; Rise       ; clk             ;
;  in_stack_data[14] ; clk        ; -0.969 ; -1.332 ; Rise       ; clk             ;
;  in_stack_data[15] ; clk        ; -0.883 ; -1.209 ; Rise       ; clk             ;
;  in_stack_data[16] ; clk        ; -1.043 ; -1.428 ; Rise       ; clk             ;
;  in_stack_data[17] ; clk        ; -0.979 ; -1.367 ; Rise       ; clk             ;
; read_stack_en      ; clk        ; -1.175 ; -1.478 ; Rise       ; clk             ;
; rst                ; clk        ; -1.343 ; -1.689 ; Rise       ; clk             ;
; write_stack_en     ; clk        ; -1.442 ; -1.760 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; out_stack_data[*]   ; clk        ; 5.820 ; 5.814 ; Rise       ; clk             ;
;  out_stack_data[0]  ; clk        ; 5.759 ; 5.714 ; Rise       ; clk             ;
;  out_stack_data[1]  ; clk        ; 5.385 ; 5.376 ; Rise       ; clk             ;
;  out_stack_data[2]  ; clk        ; 5.325 ; 5.309 ; Rise       ; clk             ;
;  out_stack_data[3]  ; clk        ; 5.376 ; 5.371 ; Rise       ; clk             ;
;  out_stack_data[4]  ; clk        ; 5.395 ; 5.407 ; Rise       ; clk             ;
;  out_stack_data[5]  ; clk        ; 5.718 ; 5.680 ; Rise       ; clk             ;
;  out_stack_data[6]  ; clk        ; 5.536 ; 5.512 ; Rise       ; clk             ;
;  out_stack_data[7]  ; clk        ; 5.804 ; 5.770 ; Rise       ; clk             ;
;  out_stack_data[8]  ; clk        ; 5.797 ; 5.790 ; Rise       ; clk             ;
;  out_stack_data[9]  ; clk        ; 5.305 ; 5.279 ; Rise       ; clk             ;
;  out_stack_data[10] ; clk        ; 5.662 ; 5.618 ; Rise       ; clk             ;
;  out_stack_data[11] ; clk        ; 5.589 ; 5.559 ; Rise       ; clk             ;
;  out_stack_data[12] ; clk        ; 5.772 ; 5.799 ; Rise       ; clk             ;
;  out_stack_data[13] ; clk        ; 5.805 ; 5.808 ; Rise       ; clk             ;
;  out_stack_data[14] ; clk        ; 5.729 ; 5.683 ; Rise       ; clk             ;
;  out_stack_data[15] ; clk        ; 5.522 ; 5.500 ; Rise       ; clk             ;
;  out_stack_data[16] ; clk        ; 5.820 ; 5.809 ; Rise       ; clk             ;
;  out_stack_data[17] ; clk        ; 5.814 ; 5.814 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; out_stack_data[*]   ; clk        ; 5.198 ; 5.172 ; Rise       ; clk             ;
;  out_stack_data[0]  ; clk        ; 5.635 ; 5.590 ; Rise       ; clk             ;
;  out_stack_data[1]  ; clk        ; 5.280 ; 5.271 ; Rise       ; clk             ;
;  out_stack_data[2]  ; clk        ; 5.218 ; 5.200 ; Rise       ; clk             ;
;  out_stack_data[3]  ; clk        ; 5.272 ; 5.267 ; Rise       ; clk             ;
;  out_stack_data[4]  ; clk        ; 5.291 ; 5.302 ; Rise       ; clk             ;
;  out_stack_data[5]  ; clk        ; 5.595 ; 5.557 ; Rise       ; clk             ;
;  out_stack_data[6]  ; clk        ; 5.420 ; 5.395 ; Rise       ; clk             ;
;  out_stack_data[7]  ; clk        ; 5.678 ; 5.644 ; Rise       ; clk             ;
;  out_stack_data[8]  ; clk        ; 5.670 ; 5.662 ; Rise       ; clk             ;
;  out_stack_data[9]  ; clk        ; 5.198 ; 5.172 ; Rise       ; clk             ;
;  out_stack_data[10] ; clk        ; 5.541 ; 5.497 ; Rise       ; clk             ;
;  out_stack_data[11] ; clk        ; 5.477 ; 5.448 ; Rise       ; clk             ;
;  out_stack_data[12] ; clk        ; 5.654 ; 5.679 ; Rise       ; clk             ;
;  out_stack_data[13] ; clk        ; 5.681 ; 5.681 ; Rise       ; clk             ;
;  out_stack_data[14] ; clk        ; 5.607 ; 5.561 ; Rise       ; clk             ;
;  out_stack_data[15] ; clk        ; 5.408 ; 5.384 ; Rise       ; clk             ;
;  out_stack_data[16] ; clk        ; 5.695 ; 5.682 ; Rise       ; clk             ;
;  out_stack_data[17] ; clk        ; 5.689 ; 5.687 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.224 ; -10.176           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -100.136                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                  ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.224 ; SP[1]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.175      ;
; -0.207 ; SP[1]     ; out_stack_data[7]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.158      ;
; -0.203 ; SP[1]     ; out_stack_data[5]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.154      ;
; -0.202 ; SP[1]     ; out_stack_data[3]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.153      ;
; -0.201 ; SP[0]     ; Stack~36                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.201 ; SP[0]     ; Stack~37                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.201 ; SP[0]     ; Stack~38                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.201 ; SP[0]     ; Stack~39                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.201 ; SP[0]     ; Stack~40                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.201 ; SP[0]     ; Stack~41                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.201 ; SP[0]     ; Stack~42                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.201 ; SP[0]     ; Stack~43                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.200 ; SP[1]     ; out_stack_data[1]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.151      ;
; -0.200 ; SP[0]     ; out_stack_data[10]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.198 ; SP[0]     ; out_stack_data[14]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.148      ;
; -0.196 ; SP[0]     ; out_stack_data[12]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.146      ;
; -0.196 ; Stack~54  ; out_stack_data[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.147      ;
; -0.194 ; SP[0]     ; Stack~50                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.143      ;
; -0.194 ; SP[0]     ; out_stack_data[16]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.144      ;
; -0.194 ; SP[0]     ; Stack~52                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.143      ;
; -0.177 ; SP[1]     ; out_stack_data[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.128      ;
; -0.176 ; SP[1]     ; Stack~68                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.125      ;
; -0.176 ; SP[1]     ; Stack~70                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.125      ;
; -0.175 ; SP[1]     ; out_stack_data[2]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.126      ;
; -0.170 ; SP[1]     ; out_stack_data[6]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.121      ;
; -0.167 ; SP[1]     ; Stack~36                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.119      ;
; -0.167 ; SP[1]     ; Stack~37                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.119      ;
; -0.167 ; SP[1]     ; Stack~38                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.119      ;
; -0.167 ; SP[1]     ; Stack~39                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.119      ;
; -0.167 ; SP[1]     ; Stack~40                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.119      ;
; -0.167 ; SP[1]     ; Stack~41                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.119      ;
; -0.167 ; SP[1]     ; Stack~42                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.119      ;
; -0.167 ; SP[1]     ; Stack~43                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.119      ;
; -0.167 ; SP[1]     ; Stack~50                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.167 ; SP[1]     ; Stack~52                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.141 ; Stack~58  ; out_stack_data[4]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.127 ; SP[0]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.078      ;
; -0.121 ; SP[1]     ; Stack~62                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.072      ;
; -0.121 ; SP[1]     ; Stack~63                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.072      ;
; -0.121 ; SP[1]     ; Stack~64                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.072      ;
; -0.121 ; SP[1]     ; Stack~65                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.072      ;
; -0.121 ; SP[1]     ; Stack~66                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.072      ;
; -0.121 ; SP[1]     ; Stack~67                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.072      ;
; -0.121 ; SP[1]     ; Stack~69                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.072      ;
; -0.121 ; SP[1]     ; Stack~71                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.072      ;
; -0.120 ; SP[1]     ; out_stack_data[9]~reg0  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.070      ;
; -0.119 ; SP[1]     ; out_stack_data[17]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.069      ;
; -0.118 ; SP[1]     ; Stack~54                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.070      ;
; -0.118 ; SP[1]     ; Stack~55                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.070      ;
; -0.118 ; SP[1]     ; Stack~56                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.070      ;
; -0.118 ; SP[1]     ; Stack~57                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.070      ;
; -0.118 ; SP[1]     ; Stack~58                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.070      ;
; -0.118 ; SP[1]     ; Stack~59                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.070      ;
; -0.118 ; SP[1]     ; Stack~60                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.070      ;
; -0.118 ; SP[1]     ; Stack~61                ; clk          ; clk         ; 1.000        ; -0.035     ; 1.070      ;
; -0.118 ; SP[0]     ; Stack~68                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.067      ;
; -0.118 ; SP[0]     ; Stack~70                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.067      ;
; -0.113 ; SP[1]     ; Stack~0                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.062      ;
; -0.113 ; SP[1]     ; Stack~1                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.062      ;
; -0.113 ; SP[1]     ; Stack~2                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.062      ;
; -0.113 ; SP[1]     ; Stack~3                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.062      ;
; -0.113 ; SP[1]     ; Stack~10                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.062      ;
; -0.113 ; SP[1]     ; Stack~12                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.062      ;
; -0.113 ; SP[1]     ; Stack~14                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.062      ;
; -0.113 ; SP[1]     ; Stack~16                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.062      ;
; -0.107 ; SP[1]     ; Stack~27                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; SP[1]     ; Stack~29                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; SP[1]     ; out_stack_data[13]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; SP[1]     ; Stack~31                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; SP[1]     ; Stack~33                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; SP[1]     ; Stack~35                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.057      ;
; -0.106 ; SP[1]     ; out_stack_data[11]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.056      ;
; -0.105 ; SP[1]     ; Stack~18                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.054      ;
; -0.105 ; SP[1]     ; Stack~19                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.054      ;
; -0.105 ; SP[1]     ; Stack~20                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.054      ;
; -0.105 ; SP[1]     ; Stack~21                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.054      ;
; -0.105 ; SP[1]     ; Stack~28                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.054      ;
; -0.105 ; SP[1]     ; Stack~30                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.054      ;
; -0.105 ; SP[1]     ; Stack~32                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.054      ;
; -0.105 ; SP[1]     ; Stack~34                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.054      ;
; -0.103 ; SP[1]     ; out_stack_data[15]~reg0 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.053      ;
; -0.096 ; SP[0]     ; Stack~18                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; SP[0]     ; Stack~19                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; SP[0]     ; Stack~20                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; SP[0]     ; Stack~21                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; SP[0]     ; Stack~28                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; SP[0]     ; Stack~30                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; SP[0]     ; Stack~32                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; SP[0]     ; Stack~34                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.045      ;
; -0.092 ; SP[0]     ; Stack~44                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.043      ;
; -0.092 ; SP[0]     ; Stack~45                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.043      ;
; -0.092 ; SP[0]     ; Stack~46                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.043      ;
; -0.092 ; SP[0]     ; Stack~47                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.043      ;
; -0.092 ; SP[0]     ; Stack~48                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.043      ;
; -0.092 ; SP[0]     ; Stack~49                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.043      ;
; -0.092 ; SP[0]     ; Stack~51                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.043      ;
; -0.092 ; SP[0]     ; Stack~53                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.043      ;
; -0.091 ; SP[0]     ; Stack~27                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.041      ;
; -0.091 ; SP[0]     ; Stack~29                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.041      ;
; -0.091 ; SP[0]     ; Stack~31                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.041      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                  ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; SP[1]     ; SP[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SP[0]     ; SP[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.239 ; SP[0]     ; SP[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.359      ;
; 0.316 ; Stack~33  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.435      ;
; 0.317 ; Stack~29  ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; Stack~35  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.319 ; Stack~27  ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; Stack~31  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.321 ; Stack~25  ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.337 ; Stack~24  ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.457      ;
; 0.362 ; Stack~12  ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.482      ;
; 0.364 ; Stack~6   ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; Stack~5   ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; Stack~4   ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.486      ;
; 0.379 ; Stack~7   ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.383 ; Stack~26  ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.503      ;
; 0.384 ; Stack~23  ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.399 ; Stack~22  ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.519      ;
; 0.403 ; Stack~44  ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.523      ;
; 0.405 ; Stack~32  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.525      ;
; 0.413 ; Stack~30  ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.533      ;
; 0.414 ; Stack~28  ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.534      ;
; 0.415 ; Stack~34  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.535      ;
; 0.432 ; Stack~21  ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.554      ;
; 0.433 ; Stack~8   ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.553      ;
; 0.435 ; Stack~1   ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.557      ;
; 0.462 ; Stack~10  ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; Stack~18  ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.587      ;
; 0.467 ; Stack~2   ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.589      ;
; 0.470 ; Stack~16  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.480 ; Stack~11  ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.598      ;
; 0.482 ; Stack~50  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.602      ;
; 0.483 ; Stack~14  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.485 ; Stack~15  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.603      ;
; 0.489 ; Stack~9   ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.607      ;
; 0.490 ; Stack~52  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.499 ; Stack~17  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.617      ;
; 0.500 ; Stack~3   ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.622      ;
; 0.501 ; Stack~19  ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.623      ;
; 0.502 ; Stack~48  ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.620      ;
; 0.505 ; Stack~46  ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.623      ;
; 0.509 ; Stack~42  ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.628      ;
; 0.513 ; Stack~38  ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.519 ; Stack~41  ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; Stack~40  ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; Stack~37  ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.521 ; Stack~47  ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.639      ;
; 0.522 ; Stack~51  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.640      ;
; 0.524 ; Stack~39  ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.525 ; Stack~49  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.643      ;
; 0.526 ; SP[0]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.528 ; Stack~43  ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.647      ;
; 0.529 ; Stack~53  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.647      ;
; 0.535 ; Stack~45  ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.653      ;
; 0.538 ; SP[0]     ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.658      ;
; 0.542 ; SP[0]     ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.662      ;
; 0.542 ; SP[0]     ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.662      ;
; 0.542 ; SP[0]     ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.662      ;
; 0.544 ; SP[0]     ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.664      ;
; 0.545 ; SP[0]     ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.665      ;
; 0.548 ; SP[0]     ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.668      ;
; 0.553 ; Stack~20  ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.675      ;
; 0.557 ; SP[1]     ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.677      ;
; 0.568 ; Stack~36  ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.687      ;
; 0.570 ; SP[1]     ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.690      ;
; 0.572 ; Stack~13  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.690      ;
; 0.582 ; SP[1]     ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.702      ;
; 0.586 ; SP[1]     ; out_stack_data[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; SP[1]     ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; SP[1]     ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.589 ; SP[1]     ; out_stack_data[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.709      ;
; 0.592 ; SP[1]     ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.712      ;
; 0.593 ; Stack~0   ; out_stack_data[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.715      ;
; 0.603 ; SP[0]     ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.723      ;
; 0.619 ; Stack~70  ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.739      ;
; 0.622 ; Stack~68  ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.742      ;
; 0.625 ; Stack~62  ; out_stack_data[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.745      ;
; 0.640 ; SP[1]     ; out_stack_data[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.758      ;
; 0.647 ; SP[1]     ; out_stack_data[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.767      ;
; 0.648 ; SP[1]     ; out_stack_data[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.766      ;
; 0.652 ; SP[1]     ; out_stack_data[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.770      ;
; 0.654 ; SP[1]     ; out_stack_data[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.772      ;
; 0.654 ; Stack~59  ; out_stack_data[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.773      ;
; 0.655 ; SP[0]     ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.773      ;
; 0.656 ; Stack~55  ; out_stack_data[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.775      ;
; 0.659 ; Stack~69  ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.777      ;
; 0.659 ; Stack~57  ; out_stack_data[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.778      ;
; 0.660 ; SP[0]     ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.778      ;
; 0.660 ; SP[0]     ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.778      ;
; 0.663 ; SP[0]     ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.781      ;
; 0.663 ; Stack~67  ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.781      ;
; 0.664 ; Stack~71  ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.782      ;
; 0.664 ; SP[0]     ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.782      ;
; 0.672 ; Stack~63  ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.790      ;
; 0.707 ; SP[1]     ; out_stack_data[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.825      ;
; 0.707 ; SP[1]     ; out_stack_data[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.825      ;
; 0.707 ; SP[1]     ; out_stack_data[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.825      ;
; 0.709 ; SP[1]     ; out_stack_data[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.827      ;
; 0.711 ; SP[1]     ; out_stack_data[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.829      ;
; 0.713 ; Stack~60  ; out_stack_data[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.832      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SP[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SP[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~1                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~10                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~11                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~12                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~13                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~14                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~15                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~16                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~17                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~18                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~19                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~2                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~20                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~21                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~22                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~23                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~24                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~25                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~26                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~27                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~28                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~29                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~3                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~30                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~31                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~32                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~33                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~34                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~35                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~36                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~37                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~38                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~39                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~4                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~40                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~41                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~42                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~43                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~44                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~45                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~46                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~47                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~48                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~49                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~5                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~50                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~51                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~52                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~53                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~54                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~55                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~56                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~57                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~58                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~59                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~6                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~60                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~61                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~62                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~63                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~64                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~65                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~66                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~67                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~68                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~69                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~7                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~70                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~71                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~8                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Stack~9                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[16]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[17]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; out_stack_data[9]~reg0  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SP[0]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SP[1]                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~0                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~1                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~10                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~11                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Stack~12                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; in_stack_data[*]   ; clk        ; 1.317 ; 2.010 ; Rise       ; clk             ;
;  in_stack_data[0]  ; clk        ; 0.884 ; 1.464 ; Rise       ; clk             ;
;  in_stack_data[1]  ; clk        ; 0.923 ; 1.502 ; Rise       ; clk             ;
;  in_stack_data[2]  ; clk        ; 0.952 ; 1.544 ; Rise       ; clk             ;
;  in_stack_data[3]  ; clk        ; 1.020 ; 1.678 ; Rise       ; clk             ;
;  in_stack_data[4]  ; clk        ; 1.067 ; 1.662 ; Rise       ; clk             ;
;  in_stack_data[5]  ; clk        ; 0.768 ; 1.333 ; Rise       ; clk             ;
;  in_stack_data[6]  ; clk        ; 1.012 ; 1.634 ; Rise       ; clk             ;
;  in_stack_data[7]  ; clk        ; 1.012 ; 1.624 ; Rise       ; clk             ;
;  in_stack_data[8]  ; clk        ; 1.003 ; 1.613 ; Rise       ; clk             ;
;  in_stack_data[9]  ; clk        ; 1.070 ; 1.653 ; Rise       ; clk             ;
;  in_stack_data[10] ; clk        ; 1.094 ; 1.710 ; Rise       ; clk             ;
;  in_stack_data[11] ; clk        ; 1.098 ; 1.708 ; Rise       ; clk             ;
;  in_stack_data[12] ; clk        ; 0.891 ; 1.468 ; Rise       ; clk             ;
;  in_stack_data[13] ; clk        ; 1.317 ; 2.010 ; Rise       ; clk             ;
;  in_stack_data[14] ; clk        ; 0.967 ; 1.592 ; Rise       ; clk             ;
;  in_stack_data[15] ; clk        ; 0.843 ; 1.427 ; Rise       ; clk             ;
;  in_stack_data[16] ; clk        ; 1.103 ; 1.724 ; Rise       ; clk             ;
;  in_stack_data[17] ; clk        ; 0.985 ; 1.630 ; Rise       ; clk             ;
; read_stack_en      ; clk        ; 2.427 ; 3.099 ; Rise       ; clk             ;
; rst                ; clk        ; 2.377 ; 3.035 ; Rise       ; clk             ;
; write_stack_en     ; clk        ; 1.782 ; 2.409 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; in_stack_data[*]   ; clk        ; -0.488 ; -1.037 ; Rise       ; clk             ;
;  in_stack_data[0]  ; clk        ; -0.636 ; -1.218 ; Rise       ; clk             ;
;  in_stack_data[1]  ; clk        ; -0.488 ; -1.037 ; Rise       ; clk             ;
;  in_stack_data[2]  ; clk        ; -0.699 ; -1.262 ; Rise       ; clk             ;
;  in_stack_data[3]  ; clk        ; -0.746 ; -1.357 ; Rise       ; clk             ;
;  in_stack_data[4]  ; clk        ; -0.786 ; -1.380 ; Rise       ; clk             ;
;  in_stack_data[5]  ; clk        ; -0.552 ; -1.098 ; Rise       ; clk             ;
;  in_stack_data[6]  ; clk        ; -0.797 ; -1.408 ; Rise       ; clk             ;
;  in_stack_data[7]  ; clk        ; -0.779 ; -1.369 ; Rise       ; clk             ;
;  in_stack_data[8]  ; clk        ; -0.661 ; -1.239 ; Rise       ; clk             ;
;  in_stack_data[9]  ; clk        ; -0.642 ; -1.212 ; Rise       ; clk             ;
;  in_stack_data[10] ; clk        ; -0.688 ; -1.277 ; Rise       ; clk             ;
;  in_stack_data[11] ; clk        ; -0.782 ; -1.372 ; Rise       ; clk             ;
;  in_stack_data[12] ; clk        ; -0.601 ; -1.164 ; Rise       ; clk             ;
;  in_stack_data[13] ; clk        ; -0.715 ; -1.324 ; Rise       ; clk             ;
;  in_stack_data[14] ; clk        ; -0.654 ; -1.245 ; Rise       ; clk             ;
;  in_stack_data[15] ; clk        ; -0.549 ; -1.101 ; Rise       ; clk             ;
;  in_stack_data[16] ; clk        ; -0.719 ; -1.326 ; Rise       ; clk             ;
;  in_stack_data[17] ; clk        ; -0.649 ; -1.273 ; Rise       ; clk             ;
; read_stack_en      ; clk        ; -0.734 ; -1.319 ; Rise       ; clk             ;
; rst                ; clk        ; -0.862 ; -1.429 ; Rise       ; clk             ;
; write_stack_en     ; clk        ; -0.927 ; -1.523 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; out_stack_data[*]   ; clk        ; 3.696 ; 3.793 ; Rise       ; clk             ;
;  out_stack_data[0]  ; clk        ; 3.630 ; 3.718 ; Rise       ; clk             ;
;  out_stack_data[1]  ; clk        ; 3.414 ; 3.473 ; Rise       ; clk             ;
;  out_stack_data[2]  ; clk        ; 3.345 ; 3.410 ; Rise       ; clk             ;
;  out_stack_data[3]  ; clk        ; 3.409 ; 3.464 ; Rise       ; clk             ;
;  out_stack_data[4]  ; clk        ; 3.436 ; 3.493 ; Rise       ; clk             ;
;  out_stack_data[5]  ; clk        ; 3.604 ; 3.692 ; Rise       ; clk             ;
;  out_stack_data[6]  ; clk        ; 3.476 ; 3.556 ; Rise       ; clk             ;
;  out_stack_data[7]  ; clk        ; 3.657 ; 3.746 ; Rise       ; clk             ;
;  out_stack_data[8]  ; clk        ; 3.665 ; 3.764 ; Rise       ; clk             ;
;  out_stack_data[9]  ; clk        ; 3.316 ; 3.397 ; Rise       ; clk             ;
;  out_stack_data[10] ; clk        ; 3.554 ; 3.637 ; Rise       ; clk             ;
;  out_stack_data[11] ; clk        ; 3.527 ; 3.588 ; Rise       ; clk             ;
;  out_stack_data[12] ; clk        ; 3.674 ; 3.777 ; Rise       ; clk             ;
;  out_stack_data[13] ; clk        ; 3.684 ; 3.790 ; Rise       ; clk             ;
;  out_stack_data[14] ; clk        ; 3.608 ; 3.693 ; Rise       ; clk             ;
;  out_stack_data[15] ; clk        ; 3.453 ; 3.549 ; Rise       ; clk             ;
;  out_stack_data[16] ; clk        ; 3.696 ; 3.793 ; Rise       ; clk             ;
;  out_stack_data[17] ; clk        ; 3.685 ; 3.791 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; out_stack_data[*]   ; clk        ; 3.247 ; 3.324 ; Rise       ; clk             ;
;  out_stack_data[0]  ; clk        ; 3.549 ; 3.634 ; Rise       ; clk             ;
;  out_stack_data[1]  ; clk        ; 3.347 ; 3.403 ; Rise       ; clk             ;
;  out_stack_data[2]  ; clk        ; 3.275 ; 3.337 ; Rise       ; clk             ;
;  out_stack_data[3]  ; clk        ; 3.342 ; 3.394 ; Rise       ; clk             ;
;  out_stack_data[4]  ; clk        ; 3.368 ; 3.422 ; Rise       ; clk             ;
;  out_stack_data[5]  ; clk        ; 3.524 ; 3.608 ; Rise       ; clk             ;
;  out_stack_data[6]  ; clk        ; 3.400 ; 3.477 ; Rise       ; clk             ;
;  out_stack_data[7]  ; clk        ; 3.575 ; 3.661 ; Rise       ; clk             ;
;  out_stack_data[8]  ; clk        ; 3.581 ; 3.676 ; Rise       ; clk             ;
;  out_stack_data[9]  ; clk        ; 3.247 ; 3.324 ; Rise       ; clk             ;
;  out_stack_data[10] ; clk        ; 3.476 ; 3.555 ; Rise       ; clk             ;
;  out_stack_data[11] ; clk        ; 3.456 ; 3.514 ; Rise       ; clk             ;
;  out_stack_data[12] ; clk        ; 3.597 ; 3.696 ; Rise       ; clk             ;
;  out_stack_data[13] ; clk        ; 3.602 ; 3.703 ; Rise       ; clk             ;
;  out_stack_data[14] ; clk        ; 3.529 ; 3.610 ; Rise       ; clk             ;
;  out_stack_data[15] ; clk        ; 3.379 ; 3.471 ; Rise       ; clk             ;
;  out_stack_data[16] ; clk        ; 3.613 ; 3.706 ; Rise       ; clk             ;
;  out_stack_data[17] ; clk        ; 3.603 ; 3.705 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.204  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.204  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -90.593 ; 0.0   ; 0.0      ; 0.0     ; -100.136            ;
;  clk             ; -90.593 ; 0.000 ; N/A      ; N/A     ; -100.136            ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; in_stack_data[*]   ; clk        ; 2.388 ; 2.858 ; Rise       ; clk             ;
;  in_stack_data[0]  ; clk        ; 1.673 ; 2.078 ; Rise       ; clk             ;
;  in_stack_data[1]  ; clk        ; 1.716 ; 2.089 ; Rise       ; clk             ;
;  in_stack_data[2]  ; clk        ; 1.759 ; 2.174 ; Rise       ; clk             ;
;  in_stack_data[3]  ; clk        ; 1.852 ; 2.315 ; Rise       ; clk             ;
;  in_stack_data[4]  ; clk        ; 1.957 ; 2.353 ; Rise       ; clk             ;
;  in_stack_data[5]  ; clk        ; 1.433 ; 1.850 ; Rise       ; clk             ;
;  in_stack_data[6]  ; clk        ; 1.780 ; 2.275 ; Rise       ; clk             ;
;  in_stack_data[7]  ; clk        ; 1.784 ; 2.272 ; Rise       ; clk             ;
;  in_stack_data[8]  ; clk        ; 1.862 ; 2.252 ; Rise       ; clk             ;
;  in_stack_data[9]  ; clk        ; 1.945 ; 2.338 ; Rise       ; clk             ;
;  in_stack_data[10] ; clk        ; 1.946 ; 2.410 ; Rise       ; clk             ;
;  in_stack_data[11] ; clk        ; 2.002 ; 2.421 ; Rise       ; clk             ;
;  in_stack_data[12] ; clk        ; 1.675 ; 2.071 ; Rise       ; clk             ;
;  in_stack_data[13] ; clk        ; 2.388 ; 2.858 ; Rise       ; clk             ;
;  in_stack_data[14] ; clk        ; 1.764 ; 2.226 ; Rise       ; clk             ;
;  in_stack_data[15] ; clk        ; 1.579 ; 1.999 ; Rise       ; clk             ;
;  in_stack_data[16] ; clk        ; 1.978 ; 2.441 ; Rise       ; clk             ;
;  in_stack_data[17] ; clk        ; 1.776 ; 2.272 ; Rise       ; clk             ;
; read_stack_en      ; clk        ; 4.450 ; 4.905 ; Rise       ; clk             ;
; rst                ; clk        ; 4.311 ; 4.753 ; Rise       ; clk             ;
; write_stack_en     ; clk        ; 3.242 ; 3.665 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; in_stack_data[*]   ; clk        ; -0.488 ; -1.037 ; Rise       ; clk             ;
;  in_stack_data[0]  ; clk        ; -0.636 ; -1.218 ; Rise       ; clk             ;
;  in_stack_data[1]  ; clk        ; -0.488 ; -1.037 ; Rise       ; clk             ;
;  in_stack_data[2]  ; clk        ; -0.699 ; -1.262 ; Rise       ; clk             ;
;  in_stack_data[3]  ; clk        ; -0.746 ; -1.357 ; Rise       ; clk             ;
;  in_stack_data[4]  ; clk        ; -0.786 ; -1.380 ; Rise       ; clk             ;
;  in_stack_data[5]  ; clk        ; -0.552 ; -1.098 ; Rise       ; clk             ;
;  in_stack_data[6]  ; clk        ; -0.797 ; -1.408 ; Rise       ; clk             ;
;  in_stack_data[7]  ; clk        ; -0.779 ; -1.369 ; Rise       ; clk             ;
;  in_stack_data[8]  ; clk        ; -0.661 ; -1.239 ; Rise       ; clk             ;
;  in_stack_data[9]  ; clk        ; -0.642 ; -1.212 ; Rise       ; clk             ;
;  in_stack_data[10] ; clk        ; -0.688 ; -1.277 ; Rise       ; clk             ;
;  in_stack_data[11] ; clk        ; -0.782 ; -1.372 ; Rise       ; clk             ;
;  in_stack_data[12] ; clk        ; -0.601 ; -1.164 ; Rise       ; clk             ;
;  in_stack_data[13] ; clk        ; -0.715 ; -1.324 ; Rise       ; clk             ;
;  in_stack_data[14] ; clk        ; -0.654 ; -1.245 ; Rise       ; clk             ;
;  in_stack_data[15] ; clk        ; -0.549 ; -1.101 ; Rise       ; clk             ;
;  in_stack_data[16] ; clk        ; -0.719 ; -1.326 ; Rise       ; clk             ;
;  in_stack_data[17] ; clk        ; -0.649 ; -1.273 ; Rise       ; clk             ;
; read_stack_en      ; clk        ; -0.734 ; -1.319 ; Rise       ; clk             ;
; rst                ; clk        ; -0.862 ; -1.429 ; Rise       ; clk             ;
; write_stack_en     ; clk        ; -0.927 ; -1.523 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; out_stack_data[*]   ; clk        ; 6.146 ; 6.212 ; Rise       ; clk             ;
;  out_stack_data[0]  ; clk        ; 6.072 ; 6.103 ; Rise       ; clk             ;
;  out_stack_data[1]  ; clk        ; 5.657 ; 5.678 ; Rise       ; clk             ;
;  out_stack_data[2]  ; clk        ; 5.599 ; 5.634 ; Rise       ; clk             ;
;  out_stack_data[3]  ; clk        ; 5.647 ; 5.668 ; Rise       ; clk             ;
;  out_stack_data[4]  ; clk        ; 5.669 ; 5.719 ; Rise       ; clk             ;
;  out_stack_data[5]  ; clk        ; 6.029 ; 6.064 ; Rise       ; clk             ;
;  out_stack_data[6]  ; clk        ; 5.832 ; 5.856 ; Rise       ; clk             ;
;  out_stack_data[7]  ; clk        ; 6.121 ; 6.134 ; Rise       ; clk             ;
;  out_stack_data[8]  ; clk        ; 6.120 ; 6.189 ; Rise       ; clk             ;
;  out_stack_data[9]  ; clk        ; 5.584 ; 5.588 ; Rise       ; clk             ;
;  out_stack_data[10] ; clk        ; 5.971 ; 5.997 ; Rise       ; clk             ;
;  out_stack_data[11] ; clk        ; 5.876 ; 5.885 ; Rise       ; clk             ;
;  out_stack_data[12] ; clk        ; 6.069 ; 6.148 ; Rise       ; clk             ;
;  out_stack_data[13] ; clk        ; 6.127 ; 6.158 ; Rise       ; clk             ;
;  out_stack_data[14] ; clk        ; 6.041 ; 6.065 ; Rise       ; clk             ;
;  out_stack_data[15] ; clk        ; 5.822 ; 5.818 ; Rise       ; clk             ;
;  out_stack_data[16] ; clk        ; 6.146 ; 6.212 ; Rise       ; clk             ;
;  out_stack_data[17] ; clk        ; 6.132 ; 6.159 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; out_stack_data[*]   ; clk        ; 3.247 ; 3.324 ; Rise       ; clk             ;
;  out_stack_data[0]  ; clk        ; 3.549 ; 3.634 ; Rise       ; clk             ;
;  out_stack_data[1]  ; clk        ; 3.347 ; 3.403 ; Rise       ; clk             ;
;  out_stack_data[2]  ; clk        ; 3.275 ; 3.337 ; Rise       ; clk             ;
;  out_stack_data[3]  ; clk        ; 3.342 ; 3.394 ; Rise       ; clk             ;
;  out_stack_data[4]  ; clk        ; 3.368 ; 3.422 ; Rise       ; clk             ;
;  out_stack_data[5]  ; clk        ; 3.524 ; 3.608 ; Rise       ; clk             ;
;  out_stack_data[6]  ; clk        ; 3.400 ; 3.477 ; Rise       ; clk             ;
;  out_stack_data[7]  ; clk        ; 3.575 ; 3.661 ; Rise       ; clk             ;
;  out_stack_data[8]  ; clk        ; 3.581 ; 3.676 ; Rise       ; clk             ;
;  out_stack_data[9]  ; clk        ; 3.247 ; 3.324 ; Rise       ; clk             ;
;  out_stack_data[10] ; clk        ; 3.476 ; 3.555 ; Rise       ; clk             ;
;  out_stack_data[11] ; clk        ; 3.456 ; 3.514 ; Rise       ; clk             ;
;  out_stack_data[12] ; clk        ; 3.597 ; 3.696 ; Rise       ; clk             ;
;  out_stack_data[13] ; clk        ; 3.602 ; 3.703 ; Rise       ; clk             ;
;  out_stack_data[14] ; clk        ; 3.529 ; 3.610 ; Rise       ; clk             ;
;  out_stack_data[15] ; clk        ; 3.379 ; 3.471 ; Rise       ; clk             ;
;  out_stack_data[16] ; clk        ; 3.613 ; 3.706 ; Rise       ; clk             ;
;  out_stack_data[17] ; clk        ; 3.603 ; 3.705 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out_stack_data[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_stack_data[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read_stack_en           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_stack_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[8]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[9]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[10]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[11]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[12]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[13]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[14]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[15]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[16]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_stack_data[17]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_stack_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_stack_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_stack_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_stack_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_stack_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_stack_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; out_stack_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_stack_data[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 287      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 287      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 330   ; 330  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 14 19:21:45 2012
Info: Command: quartus_sta Stack -c Stack
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Stack.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.204
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.204       -90.593 clk 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.359         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -95.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.999
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.999       -73.521 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -95.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.224
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.224       -10.176 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -100.136 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 299 megabytes
    Info: Processing ended: Tue Feb 14 19:21:49 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


