标题title
一种具有失配校准功能的动态锁存比较器
摘要abst
本发明公开了一种具有失配校准功能的动态锁存比较器，包括输入模块、锁存模块、第一开关模块、第二开关模块、第三开关模块和第四开关模块；输入模块用于根据第一输入电压Vin1和第二输入电压Vin2，产生第一比较结果；锁存模块用于将第一比较结果放大，产生第二比较结果，并将第二比较结果锁存和输出；第一开关模块、第二开关模块和第三开关模块用于对锁存模块进行状态重置，第四开关模块用于使能输入模块；第一开关模块包括具有可调节的阻抗值或者等效阻抗值的第一阻值调节模块，第二开关模块包括具有可调节的阻抗值或者等效阻抗值的第二阻值调节模块。本发明能够在对比较器进行失配校准的同时，不对比较器的速度和功耗产生负面影响。
权利要求书clms
1.一种比较器，其特征在于，包括输入模块、锁存模块、第一开关模块、第二开关模块、第三开关模块和第四开关模块；所述输入模块用于根据第一输入电压Vin1和第二输入电压Vin2，产生第一比较结果；所述锁存模块用于将第一比较结果放大，产生第二比较结果，并将第二比较结果锁存和输出；所述第一开关模块、所述第二开关模块和所述第三开关模块用于对所述锁存模块进行状态重置；所述第四开关模块用于使能所述输入模块；所述第一开关模块包括第一阻值调节模块，所述第二开关模块包括第二阻值调节模块；所述第一阻值调节模块和所述第二阻值调节模块用于在所述锁存模块建立锁存的过程中，通过调节产生第二比较结果的端口电平，对所述比较器进行失配校准。2.如权利要求1所述的比较器，其特征在于，所述第一开关模块和所述第二开关模块用于对产生第二比较结果的端口进行状态重置，所述第三开关模块用于对产生第一比较结果的端口进行状态重置；所述第一阻值调节模块具有可调节的阻抗值或者等效阻抗值，所述第二阻值调节模块具有可调节的阻抗值或者等效阻抗值。3.如权利要求2所述的比较器，其特征在于，所述输入模块的第一端用于获取第一输入电压Vin1，所述输入模块的第二端用于获取第二输入电压Vin2；所述锁存模块的第一端连接所述第一开关模块的输出端，所述锁存模块的第二端连接所述第二开关模块的输出端，所述锁存模块的第三端连接所述输入模块的第三端和所述第三开关模块的第一端，所述锁存模块的第四端连接所述输入模块的第四端和所述第三开关模块的第二端；所述输入模块的第五端连接所述第四开关模块的输出端。4.如权利要求3所述的比较器，其特征在于，将所述锁存模块和所述第一开关模块的公共端标记为节点X，将所述锁存模块和所述第二开关模块的公共端标记为节点Y，将所述锁存模块的第三端和所述输入模块的第三端的公共端分别标记为节点P，将所述锁存模块的第四端和所述输入模块的第四端的公共端分别标记为节点Q，将所述输入模块和所述第四开关模块的公共端标记为节点O；所述输入模块用于在节点P和节点Q产生第一比较结果；所述锁存模块用于在节点X和节点Y产生第二比较结果；所述第一开关模块用于控制节点X的电平，所述第二开关模块用于控制节点Y的电平，所述第三开关模块用于控制节点P和节点Q的电平，所述第四开关模块用于控制节点O的电平。5.如权利要求4所述的比较器，其特征在于，所述第一开关模块、所述第二开关模块、所述第三开关模块和所述第四开关模块均受到控制电压CK的控制；在控制电压CK为第一电平时，所述第一开关模块、所述第二开关模块和所述第三开关模块处于第一状态，所述第四开关模块处于第二状态，对所述锁存模块进行状态重置，所述输入模块不工作；在控制电压CK由第一电平变化至第二电平时，所述第一开关模块、所述第二开关模块和所述第三开关模块从第一状态变化到第二状态，所述第四开关模块从第二状态变化到第一状态，第一输入电压Vin1和第二输入电压Vin2的压差经过所述输入模块后，使得节点P和节点Q的电平出现差异，产生第一比较结果；所述锁存模块建立锁存，进入锁存态，节点P和节点Q的电平差异经所述锁存模块放大，在节点X和节点Y之间产生第二比较结果；在控制电压CK为第二电平时，第一输入电压Vin1和第二输入电压Vin2的压差通过第二比较结果被锁存在所述锁存模块中。6.如权利要求5所述的比较器，其特征在于，通过调节所述第一阻值调节模块的阻抗或者等效阻抗，对所述第一开关模块从第一状态到第二状态的电流进行调节，通过调节所述第二阻值调节模块的阻抗或者等效阻抗，对所述第二开关模块从第一状态到第二状态的电流进行调节，进而调节节点X和节点Y在所述锁存模块建立锁存的过程中的电平，对所述比较器进行失配校准。7.如权利要求6所述的比较器，其特征在于，第一电平为低电平，第二电平为高电平，第一状态为导通状态，第二状态为关断状态；或者，第一电平为高电平，第二电平为低电平，第一状态为导通状态，第二状态为关断状态。8.如权利要求3至7中任一项所述的比较器，其特征在于，所述输入模块包括第一晶体管和第二晶体管，所述第一晶体管的控制端连接所述输入模块的第一输入端，所述第二晶体管的控制端连接所述输入模块的第二输入端，所述第一晶体管的第一端连接所述输入模块的第三端，所述第二晶体管的第一端连接所述输入模块的第四端，所述第一晶体管的第二端连接所述第二晶体管的第二端和所述输入模块的第五端。9.如权利要求3至7中任一项所述的比较器，其特征在于，所述锁存模块包括第三晶体管、第四晶体管、第五晶体管和第六晶体管；所述第三晶体管的第一端连接所述第五晶体管的第一端、所述第六晶体管的控制端、所述第四晶体管的控制端和所述锁存模块的第一端；所述第四晶体管的第一端连接所述第六晶体管的第一端、所述第五晶体管的控制端、所述第三晶体管的控制端和所述锁存模块的第二端；所述第三晶体管的第二端连接所述锁存模块的第三端，所述第四晶体管的第二端连接所述锁存模块的第四端；所述第五晶体管的第二端和所述第六晶体管的第二端用于连接第一预设电平。10.如权利要求3至7中任一项所述的比较器，其特征在于，所述第一开关模块还包括第七晶体管；所述第七晶体管的第一端连接所述第一开关模块的输出端，所述第七晶体管的第二端连接所述第一阻值调节模块的第一端，所述第七晶体管的控制端用于获取控制电压CK，所述第一阻值调节模块的第二端用于连接第一预设电平；或者，所述第七晶体管的第一端连接所述第一阻值调节模块的第一端，所述第七晶体管的第二端用于连接第一预设电平，所述第七晶体管的控制端用于获取控制电压CK，所述第一阻值调节模块的第二端连接所述第一开关模块的输出端。11.如权利要求3至7中任一项所述的比较器，其特征在于，所述第二开关模块还包括第八晶体管；所述第八晶体管的第一端连接所述第二开关模块的输出端，所述第八晶体管的第二端连接所述第二阻值调节模块的第一端，所述第八晶体管的控制端用于获取控制电压CK，所述第二阻值调节模块的第二端用于连接第一预设电平；或者，所述第八晶体管的第一端连接所述第二阻值调节模块的第一端，所述第八晶体管的第二端用于连接第一预设电平，所述第八晶体管的控制端用于获取控制电压CK，所述第二阻值调节模块的第二端连接所述第二开关模块的输出端。12.如权利要求3至7中任一项所述的比较器，其特征在于，所述第三开关模块包括第九晶体管；所述第九晶体管的第一端连接所述第三开关模块的第一端，所述第九晶体管的第二端连接所述第三开关模块的第二端，所述第九晶体管的控制端用于获取控制电压CK。13.如权利要求3至7中任一项所述的比较器，其特征在于，所述第四开关模块包括第十晶体管；所述第十晶体管的第一端连接所述第四开关模块的输出端，所述第十晶体管的第二端用于连接第二预设电平，所述第十晶体管的控制端用于获取控制电压CK。14.如权利要求1至7中任一项所述的比较器，其特征在于，所述第一阻值调节模块包括可调电阻和压控MOS管至少其中之一；所述第二阻值调节模块包括可调电阻和压控MOS管至少其中之一。
说明书desc
技术领域本发明属于集成电路技术领域，更具体地，涉及一种具有失配校准功能的动态锁存比较器。背景技术动态锁存比较器广泛地应用于灵敏放大、小信号采样和信号的采样比较等场景，由于动态锁存比较器具有采样和放大的双重作用，并且灵敏度极高，所以在集成电路内部被广泛采用，特别是高速接口部分，例如PCIe、USB、高速Serdes、HDMI等接口的接收器部分经常使用动态锁存比较器电路来接收微弱小信号。然而，动态锁存比较器的性能，特别是动态锁存比较器天生的失配特性会严重影响整体电路的性能，例如，在28Gbps、56Gbps的高速Serdes接收电路中，接收器希望能分辨1mV~3mV的输入幅度差别，而动态锁存比较器固有的器件失配很可能带来5mV~10mV的误差，并且一个接收器电路一般会使用多个动态锁存比较器，此外，因为集成电路工艺波动的随机性，同一个接收器电路中多个动态锁存比较器的失配也是随机的，因此，必须要考虑每个动态锁存比较器的失配并进行校准，不然会严重影响高速接收器电路的性能。现有的对动态锁存比较器的失配进行校准的电路均不可避免地对动态锁存比较器的速度或者功耗产生显著的负面影响。发明内容针对现有技术的以上缺陷或改进需求，本发明提供了一种具有失配校准功能的动态锁存比较器，能够在对比较器进行失配校准的同时，不对比较器的速度和功耗产生负面影响。为实现上述目的，本发明提供了一种比较器，包括输入模块、锁存模块、第一开关模块、第二开关模块、第三开关模块和第四开关模块；输入模块用于根据第一输入电压Vin1和第二输入电压Vin2，产生第一比较结果；锁存模块用于将第一比较结果放大，产生第二比较结果，并将第二比较结果锁存和输出；第一开关模块、第二开关模块和第三开关模块用于对锁存模块进行状态重置；第四开关模块用于使能输入模块；第一开关模块包括第一阻值调节模块，第二开关模块包括第二阻值调节模块；第一阻值调节模块和第二阻值调节模块用于在锁存模块建立锁存的过程中，通过调节产生第二比较结果的端口电平，对比较器进行失配校准。在一些实施方式中，第一开关模块和第二开关模块用于对产生第二比较结果的端口进行状态重置，第三开关模块用于对产生第一比较结果的端口进行状态重置；第一阻值调节模块具有可调节的阻抗值或者等效阻抗值，第二阻值调节模块具有可调节的阻抗值或者等效阻抗值。在一些实施方式中，输入模块的第一端用于获取第一输入电压Vin1，输入模块的第二端用于获取第二输入电压Vin2；锁存模块的第一端连接第一开关模块的输出端，锁存模块的第二端连接第二开关模块的输出端，锁存模块的第三端连接输入模块的第三端和第三开关模块的第一端，锁存模块的第四端连接输入模块的第四端和第三开关模块的第二端；输入模块的第五端连接第四开关模块的输出端。在一些实施方式中，将锁存模块和第一开关模块的公共端标记为节点X，将锁存模块和第二开关模块的公共端标记为节点Y，将锁存模块的第三端和输入模块的第三端的公共端分别标记为节点P，将锁存模块的第四端和输入模块的第四端的公共端分别标记为节点Q，将输入模块和第四开关模块的公共端标记为节点O；输入模块用于在节点P和节点Q产生第一比较结果；锁存模块用于在节点X和节点Y产生第二比较结果；第一开关模块用于控制节点X的电平，第二开关模块用于控制节点Y的电平，第三开关模块用于控制节点P和节点Q的电平，第四开关模块用于控制节点O的电平。在一些实施方式中，第一开关模块、第二开关模块、第三开关模块和第四开关模块均受到控制电压CK的控制；在控制电压CK为第一电平时，第一开关模块、第二开关模块和第三开关模块处于第一状态，第四开关模块处于第二状态，对锁存模块进行状态重置，输入模块不工作；在控制电压CK由第一电平变化至第二电平时，第一开关模块、第二开关模块和第三开关模块从第一状态变化到第二状态，第四开关模块从第二状态变化到第一状态，第一输入电压Vin1和第二输入电压Vin2的压差经过输入模块后，使得节点P和节点Q的电平出现差异，产生第一比较结果；锁存模块建立锁存，进入锁存态，节点P和节点Q的电平差异经锁存模块放大，在节点X和节点Y之间产生第二比较结果；在控制电压CK为第二电平时，第一输入电压Vin1和第二输入电压Vin2的压差通过第二比较结果被锁存在锁存模块中。在一些实施方式中，通过调节第一阻值调节模块的阻抗或者等效阻抗，对第一开关模块从第一状态到第二状态的电流进行调节，通过调节第二阻值调节模块的阻抗或者等效阻抗，对第二开关模块从第一状态到第二状态的电流进行调节，进而调节节点X和节点Y在锁存模块建立锁存的过程中的电平，对比较器进行失配校准。在一些实施方式中，第一电平为低电平，第二电平为高电平，第一状态为导通状态，第二状态为关断状态；或者，第一电平为高电平，第二电平为低电平，第一状态为导通状态，第二状态为关断状态。在一些实施方式中，输入模块包括第一晶体管和第二晶体管，第一晶体管的控制端连接输入模块的第一输入端，第二晶体管的控制端连接输入模块的第二输入端，第一晶体管的第一端连接输入模块的第三端，第二晶体管的第一端连接输入模块的第四端，第一晶体管的第二端连接第二晶体管的第二端和输入模块的第五端。在一些实施方式中，锁存模块包括第三晶体管、第四晶体管、第五晶体管和第六晶体管；第三晶体管的第一端连接第五晶体管的第一端、第六晶体管的控制端、第四晶体管的控制端和锁存模块的第一端；第四晶体管的第一端连接第六晶体管的第一端、第五晶体管的控制端、第三晶体管的控制端和锁存模块的第二端；第三晶体管的第二端连接锁存模块的第三端，第四晶体管的第二端连接锁存模块的第四端；第五晶体管的第二端和第六晶体管的第二端用于连接第一预设电平。在一些实施方式中，第一开关模块还包括第七晶体管；第七晶体管的第一端连接第一开关模块的输出端，第七晶体管的第二端连接第一阻值调节模块的第一端，第七晶体管的控制端用于获取控制电压CK，第一阻值调节模块的第二端用于连接第一预设电平；或者，第七晶体管的第一端连接第一阻值调节模块的第一端，第七晶体管的第二端用于连接第一预设电平，第七晶体管的控制端用于获取控制电压CK，第一阻值调节模块的第二端连接第一开关模块的输出端。在一些实施方式中，第二开关模块还包括第八晶体管；第八晶体管的第一端连接第二开关模块的输出端，第八晶体管的第二端连接第二阻值调节模块的第一端，第八晶体管的控制端用于获取控制电压CK，第二阻值调节模块的第二端用于连接第一预设电平；或者，第八晶体管的第一端连接第二阻值调节模块的第一端，第八晶体管的第二端用于连接第一预设电平，第八晶体管的控制端用于获取控制电压CK，第二阻值调节模块的第二端连接第二开关模块的输出端。在一些实施方式中，第三开关模块包括第九晶体管；第九晶体管的第一端连接第三开关模块的第一端，第九晶体管的第二端连接第三开关模块的第二端，第九晶体管的控制端用于获取控制电压CK。在一些实施方式中，第四开关模块包括第十晶体管；第十晶体管的第一端连接第四开关模块的输出端，第十晶体管的第二端用于连接第二预设电平，第十晶体管的控制端用于获取控制电压CK。在一些实施方式中，第一阻值调节模块包括可调电阻和压控MOS管至少其中之一。在一些实施方式中，第二阻值调节模块包括可调电阻和压控MOS管至少其中之一。总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：在比较器的两条控制路径上的开关模块中引入阻值调节模块，使得两条控制路径的关断过程出现差别，且能够通过引入的阻值调节模块调节这个差别，进而调节比较器中锁存模块的建立过程，实现失配补偿的目的。由于引入的阻值调节模块不会对比较器的关键路径节点产生影响，因此不会导致比较器的速度降低或者功耗变大。附图说明图1是本发明一个实施例的动态锁存比较器的结构示意图；图2是本发明另一个实施例的动态锁存比较器的结构示意图；图3是本发明又一个实施例的动态锁存比较器的结构示意图。具体实施方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。正如本领域技术人员可以认识到的那样，在不脱离本申请的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。如图1所示，本发明一个实施例的动态锁存比较器包括：输入模块、锁存模块、第一开关模块、第二开关模块、第三开关模块和第四开关模块。输入模块的第一端用于获取第一输入电压Vin1，输入模块的第二端用于获取第二输入电压Vin2；锁存模块的第一端连接第一开关模块的输出端，锁存模块的第二端连接第二开关模块的输出端，锁存模块的第三端连接输入模块的第三端和第三开关模块的第一端，锁存模块的第四端连接输入模块的第四端和第三开关模块的第二端；输入模块的第五端连接第四开关模块的输出端。其中，将锁存模块和第一开关模块的公共端标记为节点X，将锁存模块和第二开关模块的公共端标记为节点Y，将锁存模块的第三端和输入模块的第三端的公共端分别标记为节点P，将锁存模块的第四端和输入模块的第四端的公共端分别标记为节点Q，将输入模块和第四开关模块的公共端标记为节点O。应当了解，上述标记仅仅是为了表述方便，并不应当构成对本发明的限制。输入模块用于根据第一输入电压Vin1和第二输入电压Vin2，在节点P和节点Q之间产生第一比较结果；锁存模块用于将第一比较结果放大，在节点X和节点Y之间产生第二比较结果，并将第二比较结果锁存和输出，即，节点X和节点Y之间的压差为比较器的输出Vout。第一开关模块用于控制节点X的电平，第二开关模块用于控制节点Y的电平，第三开关模块用于控制节点P和节点Q的电平，通过第一开关模块、第二开关模块和第三开关模块，控制节点X、节点Y、节点P和节点Q的电平，进而控制锁存模块进行状态重置，为下一次比较做准备。第四开关模块用于控制节点O的电平，通过第四开关模块，控制节点O的电平，使能输入模块，使输入模块能够在节点P和节点Q之间产生第一比较结果。在一些实施方式中，第一开关模块、第二开关模块、第三开关模块和第四开关模块均受到控制电压CK的控制。在控制电压CK为第一电平时，第一开关模块、第二开关模块和第三开关模块处于第一状态，第四开关模块处于第二状态，对锁存模块进行状态重置，输入模块不工作。在控制电压CK由第一电平变化至第二电平时，第一开关模块、第二开关模块和第三开关模块从第一状态变化到第二状态，第四开关模块从第二状态变化到第一状态，第一输入电压Vin1和第二输入电压Vin2的压差经过输入模块后，使得节点P和节点Q的电平出现差异，产生第一比较结果；锁存模块建立锁存，进入锁存态，节点P和节点Q的电平差异经锁存模块放大，得到节点X和节点Y之间的电平差异，即产生第二比较结果。在控制电压CK为第二电平时，第一输入电压Vin1和第二输入电压Vin2的压差通过第二比较结果被完全锁存在锁存模块中。在一些实施方式中，第一电平为低电平，第二电平为高电平，第一状态为导通状态，第二状态为关断状态。在一些实施方式中，第一电平为高电平，第二电平为低电平，第一状态为导通状态，第二状态为关断状态。在输入模块或者锁存模块内部存在不匹配时，第一输入电压Vin1和第二输入电压Vin2的压差可能无法通过节点X和节点Y之间的压差正确反映出来。因此，进一步地，使得第一开关模块包括第一阻值调节模块，第二开关模块包括第二阻值调节模块。在一些实施方式中，第一阻值调节模块具有可调节的阻抗值或者等效阻抗值。在一些实施方式中，第二阻值调节模块具有可调节的阻抗值或者等效阻抗值。第一阻值调节模块用于在锁存模块建立锁存的过程中，调节节点X的电平，第二阻值调节模块用于在锁存模块建立锁存的过程中，调节节点Y的电平，以实现对动态锁存比较器的失配校准。具体地，通过调节第一阻值调节模块的阻抗或者等效阻抗，对第一开关模块从第一状态到第二状态的电流进行调节，通过调节第二阻值调节模块的阻抗或者等效阻抗，对第二开关模块从第一状态到第二状态的电流进行调节，使得节点X和节点Y的电平在锁存模块建立锁存的过程中出现可调节的不平衡态。因此，可以根据需要，利用这种可调节的不平衡态补充动态锁存比较器固有的不匹配缺陷，从而实现对动态锁存比较器的校准补偿。如图2所示，本发明另一个实施例的动态锁存比较器包括：输入模块201、锁存模块203、第一开关模块205、第二开关模块207、第三开关模块209和第四开关模块211。输入模块201包括第一晶体管M1和第二晶体管M2，第一晶体管M1的控制端连接输入模块201的第一输入端，第二晶体管M2的控制端连接输入模块201的第二输入端，第一晶体管M1的第一端连接输入模块201的第三端，第二晶体管M2的第一端连接输入模块201的第四端，第一晶体管M1的第二端连接第二晶体管M2的第二端和输入模块201的第五端。锁存模块203包括第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6。第三晶体管M3的第一端连接第五晶体管M5的第一端、第六晶体管M6的控制端、第四晶体管M4的控制端和锁存模块203的第一端；第四晶体管M4的第一端连接第六晶体管M6的第一端、第五晶体管M5的控制端、第三晶体管M3的控制端和锁存模块203的第二端；第三晶体管M3的第二端连接锁存模块203的第三端，第四晶体管M4的第二端连接锁存模块203的第四端；第五晶体管M5的第二端和第六晶体管M6的第二端用于连接第一预设电平。第一开关模块205包括第七晶体管M7和第一阻值调节模块。第七晶体管M7的第一端连接第一开关模块205的输出端，第七晶体管M7的第二端连接第一阻值调节模块的第一端，第七晶体管M7的控制端用于获取控制电压CK，第一阻值调节模块的第二端用于连接第一预设电平。第二开关模块207包括第八晶体管M8和第二阻值调节模块。第八晶体管M8的第一端连接第二开关模块207的输出端，第八晶体管M8的第二端连接第二阻值调节模块的第一端，第八晶体管M8的控制端用于获取控制电压CK，第二阻值调节模块的第二端用于连接第一预设电平。第三开关模块209包括第九晶体管M9。第九晶体管M9的第一端连接第三开关模块209的第一端，第九晶体管M9的第二端连接第三开关模块209的第二端，第九晶体管M9的控制端用于获取控制电压CK。第四开关模块211包括第十晶体管M10。第十晶体管M10的第一端连接第四开关模块211的输出端，第十晶体管M10的第二端用于连接第二预设电平，第十晶体管M10的控制端用于获取控制电压CK。如图3所示，本发明又一个实施例的动态锁存比较器包括：输入模块201、锁存模块203、第一开关模块301、第二开关模块303、第三开关模块209和第四开关模块211。第一开关模块301包括第七晶体管M7和第一阻值调节模块。第七晶体管M7的第一端连接第一阻值调节模块的第一端，第七晶体管M7的第二端用于连接第一预设电平，第七晶体管M7的控制端用于获取控制电压CK，第一阻值调节模块的第二端连接第一开关模块301的输出端。第二开关模块303包括第八晶体管M8和第二阻值调节模块。第八晶体管M8的第一端连接第二阻值调节模块的第一端，第八晶体管M8的第二端用于连接第一预设电平，第八晶体管M8的控制端用于获取控制电压CK，第二阻值调节模块的第二端连接第二开关模块303的输出端。也就是说，在第一开关模块和第二开关模块中，阻值调节模块可以设置在晶体管的靠近预设电源的一端，也可以设置在晶体管的靠近节点X或者节点Y的一端。在一些实施方式中，第一阻值调节模块包括可调电阻。在一些实施方式中，第一阻值调节模块包括压控MOS管。在一些实施方式中，第一阻值调节模块包括可调电阻和压控MOS管。在一些实施方式中，第二阻值调节模块包括可调电阻。在一些实施方式中，第二阻值调节模块包括压控MOS管。在一些实施方式中，第二阻值调节模块包括可调电阻和压控MOS管。如图2和图3所示，在一些实施方式中，第一阻值调节模块为可调电阻R1，第二阻值调节模块为可调电阻R2。在一些实施方式中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第十晶体管M10为NMOS管，第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8和第九晶体管M9为PMOS管，第一至第十晶体管M1~M10的第一端为漏极，第一至第十晶体管M1~M10的第二端为源极，第一预设电平为电源电压VDD，第二预设电平为地电平。正常情况下，控制电压CK为低电平时，第十晶体管M10关断，第七晶体管M7和第八晶体管M8开启，节点X和节点Y被预充电至电源电压VDD，此外，第九晶体管M9开启，节点P和节点Q的电平相等。当控制电压CK由低电平向高电平跳变时，第十晶体管M10逐步开启，第七晶体管M7和第八晶体管M8逐步关断，第一输入电压Vin1和第二输入电压Vin2的压差使得节点P和节点Q的电平出现差异，锁存模块203开始建立锁存，进入锁存态，锁存模块203中锁存的值则完全由P点和Q点的电平决定。当控制电压CK为高电平时，第一输入电压Vin1和第二输入电压Vin2的差别则完全存储在了锁存模块203中，且节点X和节点Y的电平是全摆幅。然而，动态锁存比较器很可能存在固有的不匹配，主要包括：输入对管第一晶体管M1和第二晶体管M2的不匹配、锁存结构第三晶体管M3和第四晶体管M4的不匹配以及锁存结构第五晶体管M5和第六晶体管M6的不匹配，这种不匹配很可能导致比较器出现严重的误差。为了让微弱的输入差别仍然能够被正确地采样并放大锁存在节点X和节点Y，有必要对动态锁存比较器的失配进行校准。如图2和图3所示，可调电阻R1和第七晶体管M7构成第一预充电路径，可调电阻R2和第八晶体管M8构成第二预充电路径。在控制电压CK由低变高的过程中，因为可调电阻R1和R2的引入，两条预充电路径能够产生可调的关断阻抗值，对应地，两条预充电路径的关断电流也可以调节，使得节点X和节点Y在锁存建立的过程中出现可调的不平衡态，可以根据需要利用这种可调的不平衡态来补偿动态锁存比较器固有的不匹配，从而实现对动态锁存比较器的校准补偿。具体地，以第一输入电压Vin1比第二输入电压Vin2高2mV为例，如果动态锁存比较器是理想的，不存在失配的情况，则在控制电压CK由低变高的过程中，因为Vin1比Vin2高2mV，节点P会比节点Q具有更低的电平；因为节点P比节点Q的电平低，M3、M4、M5和M6组成的锁存器在建立锁存的时候，节点X的电平趋向于低，节点Y的电平趋向于高，这样，Vin1比Vin2高2mV的差别就被正确地锁存在了节点X和节点Y。然而，如果动态锁存比较器不理想，例如，由于工艺误差的存在，第一晶体管M1的阈值电压比第二晶体管M2的阈值电压高10mV，虽然Vin1比Vin2高2mV，但M1的电流仍然会比M2小，导致节点Q具有比节点P更低的电平，依据上面的分析，最后节点X和节点Y的状态和理想情况是反向的，也就是说，动态锁存比较器锁存的状态是错误的。因此，有必要对动态锁存比较器的失配进行校准。具体地，对本发明的实施例而言，通过调节第一预充电路径的可调电阻R1和第二预充电路径的可调电阻R2，使得第一预充电路径的可调电阻较第二预充电路径的可调电阻更大，从而在关断M7和M8的过程中，节点X保持为高的能力变弱，进而抵消M1的下拉电流偏小的情况。当第一预充电路径的阻抗较第二预充电路径的阻抗大得足够多时，节点X仍然能够在锁存建立的时候形成低电平，从而正确锁存Vin1比Vin2高2mV的状态。本发明在比较器的两条控制路径上的开关模块中引入阻值调节模块，使得两条控制路径的关断过程出现差别，且能够通过引入的阻值调节模块调节这个差别，进而调节比较器中锁存模块的建立过程，实现失配补偿的目的。由于引入的阻值调节模块在控制路径上，而非在关键路径和节点上，不会在关键节点引入寄生电容，因此在实现失配校准的同时，不会影响比较器的速度，也不会增加CK负载，导致功耗变大。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包括于本申请的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分。并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能。在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备使用，或结合这些指令执行系统、装置或设备而使用。应理解的是，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。上述实施例方法的全部或部分步骤是可以通过程序来指令相关的硬件完成，该程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。上述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读存储介质中。该存储介质可以是只读存储器，磁盘或光盘等。以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
