//Verilog instantiation template

fifo16 _inst (.fifo_16_Data(), .fifo_16_Q(), .fifo_16_AlmostEmpty(), .fifo_16_AlmostFull(), 
       .fifo_16_Clock(), .fifo_16_Empty(), .fifo_16_Full(), .fifo_16_RdEn(), 
       .fifo_16_Reset(), .fifo_16_WrEn());