
# 数字电子技术知识树（深度版）


## 一、数字电子技术基础理论
### （一）数字信号与数制
#### 核心内容
1. **数字信号特性**  
   - 离散性：时间/幅值均离散，用0/1表示（高/低电平）  
   - 逻辑电平：TTL（0-0.8V为0，2-5V为1）、CMOS（0-1.5V为0，3.5-5V为1）  
   - 信号波形：矩形波、占空比、上升/下降时间  

2. **数制与编码**  
   - 数制转换：二进制↔十进制↔十六进制（按权展开/凑整法）  
   - 编码方式：  
     - BCD码：8421码、余3码、2421码（有权码vs无权码）  
     - 格雷码：相邻码值仅有一位不同（防误判）  
     - ASCII码：7位二进制表示128个字符（重点：0-9/A-Z/a-z的编码值）  

#### 扩展知识  
- 数字信号抗干扰：噪声容限（TTL约0.4V，CMOS约2V）、差分信号（如LVDS）  

### （二）逻辑代数基础
#### 核心内容  
1. **基本逻辑运算**  
   - 三态门：输出0/1/高阻态（控制总线分时复用）  
   - 复合逻辑：与非/或非/异或/同或（异或=模2加，同或=异或非）  

2. **逻辑代数定理**  
   - 基本定律：交换律/结合律/分配律（重点：摩根定理 $\overline{A+B}=\overline{A}\cdot\overline{B}$）  
   - 吸收律：$A+AB=A$，$A(A+B)=A$  
   - 冗余律：$AB+\overline{A}C+BC=AB+\overline{A}C$（消去冗余项）  

3. **逻辑函数化简**  
   - 公式法：配项法、消因子法、消项法  
   - 卡诺图法（重点）：  
     - 2-5变量卡诺图绘制（相邻单元几何相邻=逻辑相邻）  
     - 画圈规则：圈越大越好（2^n个1）、每个圈至少包含1个新1  
     - 无关项利用：将无关项（×）视为1或0以简化表达式  

#### 扩展知识  
- 逻辑函数表示形式：真值表↔表达式↔逻辑图↔波形图的相互转换  
- 竞争与冒险：由于门电路延迟导致的瞬时错误输出（用卡诺图判断是否存在险象，加滤波电容或冗余项消除）  


## 二、组合逻辑电路设计
### （一）典型组合逻辑器件
#### 核心内容  
1. **编码器（Encoder）**  
   - 分类：普通编码器（同一时刻仅1个输入有效）vs优先编码器（允许多输入，按优先级编码）  
   - 74LS148：8-3线优先编码器（输入/输出低有效，含使能端控制级联）  

2. **译码器（Decoder）**  
   - 二进制译码器：3-8译码器（74LS138，3输入→8输出，可扩展为数据分配器）  
   - 显示译码器：7段译码器（共阴/共阳接法，重点：输入BCD码→输出a-g段控制信号）  

3. **加法器（Adder）**  
   - 半加器：不考虑进位（$S=A\oplus B$，$C=AB$）  
   - 全加器：考虑低位进位（$S=A\oplus B\oplus C_{in}$，$C_{out}=AB+AC_{in}+BC_{in}$）  
   - 超前进位加法器：通过进位生成信号（G）和进位传递信号（P）提前计算进位，减少延迟（如74LS283）  

4. **数据选择器（MUX）**  
   - 工作原理：n位地址线选通2^n个输入中的1个输出（如4选1数据选择器逻辑式：$Y=\overline{A_1}\overline{A_0}D_0+\overline{A_1}A_0D_1+A_1\overline{A_0}D_2+A_1A_0D_3$）  
   - 扩展应用：实现逻辑函数（n位地址对应n变量，数据端接0/1或输入变量）  

#### 典型例题  
- 用74LS138+与非门实现逻辑函数 $Y=AB+\overline{A}C$  
- 用8选1数据选择器设计1位全加器  


### （二）组合电路设计流程  
1. **步骤**：  
   - 明确逻辑功能→列真值表→化简表达式→选择器件→画逻辑图  
2. **关键技巧**：  
   - 多输出函数化简：利用公共项减少门电路数量  
   - 三态门应用：设计总线结构（同一时刻仅1个器件输出有效）  


## 三、时序逻辑电路设计
### （一）触发器（Flip-Flop）
#### 核心内容  
1. **基本特性**  
   - 双稳态：0态和1态，具有记忆功能  
   - 触发方式：电平触发（易受干扰）vs边沿触发（上升沿/下降沿有效，抗干扰强）  

2. **典型触发器**  
   - RS触发器：约束条件$R+S=1$（避免不定态），特性方程$Q^{n+1}=S+\overline{R}Q^n$  
   - D触发器：$Q^{n+1}=D$（边沿触发，常用作寄存器）  
   - JK触发器：无约束，特性方程$Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$（可转换为T/T'触发器）  

#### 扩展知识  
- 触发器动态特性：建立时间（$t_{su}$）、保持时间（$t_{h}$）、时钟周期（$T\geq t_{su}+t_{co}+t_{h}$）  


### （二）时序逻辑电路分析与设计  
#### 核心内容  
1. **分类**  
   - 同步时序：所有触发器时钟端连同一时钟，状态转换同时发生  
   - 异步时序：触发器时钟端独立，状态转换不同步（存在竞争冒险）  

2. **分析步骤**  
   - 写方程：时钟方程（触发条件）、驱动方程（触发器输入）、状态方程（特性方程代入驱动方程）  
   - 列状态转换表/图：根据当前状态和输入，计算下一状态  
   - 画时序图：分析波形验证逻辑功能  

3. **设计步骤**  
   - 明确功能→状态定义（状态数M，确定触发器数n，满足$2^{n-1}<M\leq2^n$）→状态化简（合并等价状态）→状态编码（二进制分配）→求驱动方程和输出方程→画逻辑图  

#### 典型电路  
1. **计数器**  
   - 同步计数器：74LS161（4位同步二进制加法，可预置数，含进位输出）  
   - 异步计数器：74LS293（3位二进制异步加法，可级联构成模8/模16计数器）  
   - 任意模计数器：  
     - 复位法：计到M时异步清零（如模6计数器，状态0-5，5→0）  
     - 置数法：计到M-1时同步置0（需利用预置端）  

2. **寄存器**  
   - 并行寄存器：74LS373（8位D锁存器，三态输出）  
   - 移位寄存器：74LS194（4位双向移位，含左移/右移/并行加载功能）  


### （三）状态机（State Machine）  
#### 核心内容  
1. **Mealy型vsMoore型**  
   - Mealy：输出同时取决于当前状态和输入（$Z=f(S^n,X)$）  
   - Moore：输出仅取决于当前状态（$Z=f(S^n)$，抗干扰性更强）  

2. **设计实例**  
   - 序列检测器（如检测101序列）：定义状态（空闲、收到1、收到10、收到101），画状态转移图，求驱动方程  


## 四、半导体器件与数字集成电路
### （一）半导体基础  
#### 核心内容  
1. **二极管开关特性**  
   - 导通条件：正向电压>阈值电压（硅管0.7V，锗管0.3V）  
   - 开关时间：开通时间（可忽略）vs关断时间（存储电荷释放，影响高频特性）  

2. **三极管开关特性**  
   - 工作状态：截止（$i_B=0$，$i_C=0$）、饱和（$i_C$达最大值，$u_{CE}\approx0.3V$）  
   - 开关速度：受结电容影响，可通过加速电容（并联在基极电阻）提高开关频率  

3. **场效应管（MOS管）**  
   - NMOS：高电平导通，低电平截止  
   - PMOS：低电平导通，高电平截止  
   - CMOS反相器：NMOS（下拉管）+PMOS（上拉管），静态功耗极低（截止时无电流）  


### （二）集成逻辑门电路  
#### 核心内容  
1. **TTL电路（74系列）**  
   - 输入特性：悬空相当于接高电平，带负载能力强（灌电流可达16mA）  
   - 典型芯片：74LS00（四2输入与非门）、74LS245（双向总线缓冲器）  

2. **CMOS电路（4000系列/74HC系列）**  
   - 输入特性：高输入阻抗，易受静电干扰（需防静电措施）  
   - 优势：宽电源电压（3-15V）、低功耗、抗干扰能力强  

3. **逻辑电平转换**  
   - TTL→CMOS：加提拉电阻（TTL输出高电平约2.4V，CMOS需≥3.5V时，接10kΩ上拉至VCC）  
   - CMOS→TTL：直接连接（CMOS输出高电平≥VCC-0.5V，满足TTL输入要求）  


## 五、数字系统设计与应用
### （一）AD/DA转换基础  
#### 核心内容  
1. **DA转换器（DAC）**  
   - 原理：将数字量转换为模拟电压/电流，核心参数：分辨率（n位，1/2^n）、转换精度  
   - 类型：权电阻网络（结构简单，电阻范围大）、R-2R梯形网络（仅两种电阻，易集成）  

2. **AD转换器（ADC）**  
   - 原理：将模拟量转换为数字量，步骤：采样（满足奈奎斯特定理，$f_s\geq2f_{max}$）、保持、量化、编码  
   - 类型：逐次逼近型（速度中等，常用作单片机ADC）、并行比较型（高速，如Flash ADC）  


### （二）可编程逻辑器件（PLD）  
#### 核心内容  
1. **发展历程**  
   - PROM→PLA→PAL→GAL（可重复编程，含OLMC输出逻辑宏单元）  
   - CPLD（复杂PLD）：多个GAL块，适合中小规模逻辑设计（如Altera MAX系列）  
   - FPGA（现场可编程门阵列）：基于查找表（LUT）和触发器，支持大规模并行计算（如Xilinx Spartan系列）  

2. **Verilog HDL基础**  
   - 模块定义：`module 模块名(端口列表); ... endmodule`  
   - 数据类型：`reg`（寄存器型，可保存状态）、`wire`（连线型，不能保存状态）  
   - 过程语句：`always @(敏感信号列表)`（时序逻辑用时钟边沿触发，组合逻辑用所有输入信号）  

#### 扩展实例  
- 用Verilog设计4位同步加法计数器：  
  ```verilog  
  module counter4(
      input clk, rst,
      output reg [3:0] q
  );
  always @(posedge clk or posedge rst) begin
      if (rst) q <= 4'b0000;
      else q <= q + 1'b1;
  end
  endmodule  
  ```  


### （三）数字系统设计流程（基于FPGA）  
1. **步骤**：  
   - 需求分析→RTL设计（Verilog/VHDL）→综合（转换为门级网表）→布局布线→时序仿真→下载验证  
2. **关键技术**：  
   - 时序约束：定义时钟频率、输入输出延迟，确保时序收敛  
   - IP核复用：使用成熟的IP核（如DDR控制器、FFT处理器）提高开发效率  


## 六、核心知识脉络与考试重点
### （一）知识关联图  
```
数字电子技术
├─ 基础理论：数制→逻辑代数→门电路
├─ 组合逻辑：编码器/译码器→加法器/选择器→电路设计
├─ 时序逻辑：触发器→计数器/寄存器→状态机设计
├─ 器件原理：TTL/CMOS→PLD/FPGA→AD/DA转换
└─ 系统设计：Verilog建模→时序分析→硬件实现
```

### （二）高频考点总结  
1. **必考题**：  
   - 卡诺图化简逻辑函数（含无关项）  
   - 触发器特性方程与状态转换表  
   - 用74LS138/数据选择器实现组合逻辑  
   - 同步计数器设计（模M计数器）  

2. **易错点**：  
   - 触发器触发边沿判断（上升沿vs下降沿）  
   - 异步清零/同步置数的区别（清零信号直接复位，置数需时钟配合）  
   - CMOS电路的输入保护（不能悬空，需接上下拉电阻）  


## 七、复习建议  
1. **公式记忆**：  
   - 触发器特性方程（RS/D/JK/T）  
   - 全加器逻辑表达式（S和Cout）  
   - 卡诺图画圈规则（2^n个相邻1）  

2. **刷题重点**：  
   - 历年期末试卷中的组合/时序电路分析题  
   - 用指定器件（如74LS151数据选择器）实现逻辑函数的设计题  

3. **实验关联**：  
   - 验证TTL与非门的电压传输特性（测量开门电平/关门电平）  
   - 用JK触发器搭建模4计数器并观察波形  

