// RUN: circt-opt %s --lower-scf-to-calyx -canonicalize -split-input-file | FileCheck %s

// CHECK:     module attributes {calyx.entrypoint = "main"} {
// CHECK-LABEL:  calyx.component @main(%in0: i1, %in1: i32, %in2: i32, %clk: i1 {clk}, %reset: i1 {reset}, %go: i1 {go}) -> (%out0: i32, %done: i1 {done}) {
// CHECK-DAG:      %true = hw.constant true
// CHECK-DAG:      %std_sub_0.left, %std_sub_0.right, %std_sub_0.out = calyx.std_sub @std_sub_0 : i32, i32, i32
// CHECK-DAG:      %std_lsh_0.left, %std_lsh_0.right, %std_lsh_0.out = calyx.std_lsh @std_lsh_0 : i32, i32, i32
// CHECK-DAG:      %std_add_0.left, %std_add_0.right, %std_add_0.out = calyx.std_add @std_add_0 : i32, i32, i32
// CHECK-DAG:      %ret_arg0_reg.in, %ret_arg0_reg.write_en, %ret_arg0_reg.clk, %ret_arg0_reg.reset, %ret_arg0_reg.out, %ret_arg0_reg.done = calyx.register @ret_arg0_reg : i32, i1, i1, i1, i32, i1
// CHECK-NEXT:     calyx.wires  {
// CHECK-NEXT:       calyx.assign %out0 = %ret_arg0_reg.out : i32
// CHECK-NEXT:       calyx.group @ret_assign_0 {
// CHECK-NEXT:         calyx.assign %ret_arg0_reg.in = %std_mux_0.out : i32
// CHECK-NEXT:         calyx.assign %ret_arg0_reg.write_en = %true : i1
// CHECK-NEXT:         calyx.assign %std_mux_0.cond = %in0 : i1
// CHECK-NEXT:         calyx.assign %std_mux_0.tru = %std_sub_0.out : i32
// CHECK-NEXT:         calyx.assign %std_sub_0.left = %std_lsh_0.out : i32
// CHECK-NEXT:         calyx.assign %std_lsh_0.left = %std_add_0.out : i32
// CHECK-NEXT:         calyx.assign %std_add_0.left = %in1 : i32
// CHECK-NEXT:         calyx.assign %std_add_0.right = %in2 : i32
// CHECK-NEXT:         calyx.assign %std_lsh_0.right = %in1 : i32
// CHECK-NEXT:         calyx.assign %std_sub_0.right = %std_add_0.out : i32
// CHECK-NEXT:         calyx.assign %std_mux_0.fal = %std_add_0.out : i32
// CHECK-NEXT:         calyx.group_done %ret_arg0_reg.done : i1
// CHECK-NEXT:       }
// CHECK-NEXT:     }
// CHECK-NEXT:     calyx.control  {
// CHECK-NEXT:       calyx.seq  {
// CHECK-NEXT:         calyx.enable @ret_assign_0
// CHECK-NEXT:       }
// CHECK-NEXT:     }
// CHECK-NEXT:   } {toplevel}
// CHECK-NEXT: }
module {
  func.func @main(%sel : i1, %a0 : i32, %a1 : i32) -> i32 {
    %0 = arith.addi %a0, %a1 : i32
    %1 = arith.shli %0, %a0 : i32
    %2 = arith.subi %1, %0 : i32
    %3 = arith.select %sel, %2, %0 : i32
    return %3 : i32
  }
}

// -----

// Test multiple return values.

// CHECK:     module attributes {calyx.entrypoint = "main"} {
// CHECK-LABEL:  calyx.component @main(%in0: i32, %in1: i32, %clk: i1 {clk}, %reset: i1 {reset}, %go: i1 {go}) -> (%out0: i32, %out1: i32, %done: i1 {done}) {
// CHECK-DAG:      %true = hw.constant true
// CHECK-DAG:      %ret_arg1_reg.in, %ret_arg1_reg.write_en, %ret_arg1_reg.clk, %ret_arg1_reg.reset, %ret_arg1_reg.out, %ret_arg1_reg.done = calyx.register @ret_arg1_reg : i32, i1, i1, i1, i32, i1
// CHECK-DAG:      %ret_arg0_reg.in, %ret_arg0_reg.write_en, %ret_arg0_reg.clk, %ret_arg0_reg.reset, %ret_arg0_reg.out, %ret_arg0_reg.done = calyx.register @ret_arg0_reg : i32, i1, i1, i1, i32, i1
// CHECK-NEXT:     calyx.wires  {
// CHECK-NEXT:       calyx.assign %out1 = %ret_arg1_reg.out : i32
// CHECK-NEXT:       calyx.assign %out0 = %ret_arg0_reg.out : i32
// CHECK-NEXT:       calyx.group @ret_assign_0  {
// CHECK-NEXT:         calyx.assign %ret_arg0_reg.in = %in0 : i32
// CHECK-NEXT:         calyx.assign %ret_arg0_reg.write_en = %true : i1
// CHECK-NEXT:         calyx.assign %ret_arg1_reg.in = %in1 : i32
// CHECK-NEXT:         calyx.assign %ret_arg1_reg.write_en = %true : i1
// CHECK-NEXT:         %0 = comb.and %ret_arg1_reg.done, %ret_arg0_reg.done : i1
// CHECK-NEXT:         calyx.group_done %0 ? %true : i1
// CHECK-NEXT:       }
// CHECK-NEXT:     }
// CHECK-NEXT:     calyx.control  {
// CHECK-NEXT:       calyx.seq  {
// CHECK-NEXT:         calyx.enable @ret_assign_0
// CHECK-NEXT:       }
// CHECK-NEXT:     }
// CHECK-NEXT:   } {toplevel}
// CHECK-NEXT: }
module {
  func.func @main(%a0 : i32, %a1 : i32) -> (i32, i32) {
    return %a0, %a1 : i32, i32
  }
}

// -----

module {
  func.func @main(%a0 : i32, %a1 : i32) -> i32 {
// CHECK:       calyx.group @bb0_0  {
// CHECK-DAG:    calyx.assign %std_mult_pipe_0.left = %in0 : i32
// CHECK-DAG:    calyx.assign %std_mult_pipe_0.right = %in1 : i32
// CHECK-DAG:    calyx.assign %muli_0_reg.in = %std_mult_pipe_0.out : i32
// CHECK-DAG:    calyx.assign %muli_0_reg.write_en = %std_mult_pipe_0.done : i1
// CHECK-DAG:    %0 = comb.xor %std_mult_pipe_0.done, %true : i1
// CHECK-DAG:    calyx.assign %std_mult_pipe_0.go = %0 ? %true : i1
// CHECK-DAG:    calyx.group_done %muli_0_reg.done : i1
// CHECK-NEXT:  }
    %0 = arith.muli %a0, %a1 : i32
    return %0 : i32
  }
}

// -----

module {
  func.func @main(%a0 : i32, %a1 : i32) -> i32 {
// CHECK:       calyx.group @bb0_0  {
// CHECK-DAG:    calyx.assign %std_divu_pipe_0.left = %in0 : i32
// CHECK-DAG:    calyx.assign %std_divu_pipe_0.right = %in1 : i32
// CHECK-DAG:    calyx.assign %divui_0_reg.in = %std_divu_pipe_0.out_quotient : i32
// CHECK-DAG:    calyx.assign %divui_0_reg.write_en = %std_divu_pipe_0.done : i1
// CHECK-DAG:    %0 = comb.xor %std_divu_pipe_0.done, %true : i1
// CHECK-DAG:    calyx.assign %std_divu_pipe_0.go = %0 ? %true : i1
// CHECK-DAG:    calyx.group_done %divui_0_reg.done : i1
// CHECK-NEXT:  }
    %0 = arith.divui %a0, %a1 : i32
    return %0 : i32
  }
}

// -----

module {
  func.func @main(%a0 : i32, %a1 : i32) -> i32 {
// CHECK:       calyx.group @bb0_0  {
// CHECK-DAG:    calyx.assign %std_remu_pipe_0.left = %in0 : i32
// CHECK-DAG:    calyx.assign %std_remu_pipe_0.right = %in1 : i32
// CHECK-DAG:    calyx.assign %remui_0_reg.in = %std_remu_pipe_0.out_remainder : i32
// CHECK-DAG:    calyx.assign %remui_0_reg.write_en = %std_remu_pipe_0.done : i1
// CHECK-DAG:    %0 = comb.xor %std_remu_pipe_0.done, %true : i1
// CHECK-DAG:    calyx.assign %std_remu_pipe_0.go = %0 ? %true : i1
// CHECK-DAG:    calyx.group_done %remui_0_reg.done : i1
// CHECK-NEXT:  }
    %0 = arith.remui %a0, %a1 : i32
    return %0 : i32
  }
}

// -----

module {
  func.func @main(%a0 : i32, %a1 : i32) -> i32 {
// CHECK:       calyx.group @bb0_0  {
// CHECK-DAG:    calyx.assign %std_divs_pipe_0.left = %in0 : i32
// CHECK-DAG:    calyx.assign %std_divs_pipe_0.right = %in1 : i32
// CHECK-DAG:    calyx.assign %divsi_0_reg.in = %std_divs_pipe_0.out_quotient : i32
// CHECK-DAG:    calyx.assign %divsi_0_reg.write_en = %std_divs_pipe_0.done : i1
// CHECK-DAG:    %0 = comb.xor %std_divs_pipe_0.done, %true : i1
// CHECK-DAG:    calyx.assign %std_divs_pipe_0.go = %0 ? %true : i1
// CHECK-DAG:    calyx.group_done %divsi_0_reg.done : i1
// CHECK-NEXT:  }
    %0 = arith.divsi %a0, %a1 : i32
    return %0 : i32
  }
}

// -----

module {
  func.func @main(%a0 : i32, %a1 : i32) -> i32 {
// CHECK:       calyx.group @bb0_0  {
// CHECK-DAG:    calyx.assign %std_rems_pipe_0.left = %in0 : i32
// CHECK-DAG:    calyx.assign %std_rems_pipe_0.right = %in1 : i32
// CHECK-DAG:    calyx.assign %remsi_0_reg.in = %std_rems_pipe_0.out_remainder : i32
// CHECK-DAG:    calyx.assign %remsi_0_reg.write_en = %std_rems_pipe_0.done : i1
// CHECK-DAG:    %0 = comb.xor %std_rems_pipe_0.done, %true : i1
// CHECK-DAG:    calyx.assign %std_rems_pipe_0.go = %0 ? %true : i1
// CHECK-DAG:    calyx.group_done %remsi_0_reg.done : i1
// CHECK-NEXT:  }
    %0 = arith.remsi %a0, %a1 : i32
    return %0 : i32
  }
}

// -----

// CHECK:       calyx.group @ret_assign_0 {
// CHECK-DAG:      calyx.assign %ret_arg0_reg.in = %in0 : i32
// CHECK-DAG:      calyx.assign %ret_arg0_reg.write_en = %true : i1
// CHECK-DAG:      calyx.assign %ret_arg1_reg.in = %in0 : i32
// CHECK-DAG:      calyx.assign %ret_arg1_reg.write_en = %true : i1
// CHECK-DAG:      calyx.assign %ret_arg2_reg.in = %in0 : i32
// CHECK-DAG:      calyx.assign %ret_arg2_reg.write_en = %true : i1
// CHECK-DAG:      calyx.assign %ret_arg3_reg.in = %in0 : i32
// CHECK-DAG:      calyx.assign %ret_arg3_reg.write_en = %true : i1
// CHECK-DAG:      calyx.assign %ret_arg4_reg.in = %in0 : i32
// CHECK-DAG:      calyx.assign %ret_arg4_reg.write_en = %true : i1
// CHECK-DAG:      %0 = comb.and %ret_arg4_reg.done, %ret_arg3_reg.done, %ret_arg2_reg.done, %ret_arg1_reg.done, %ret_arg0_reg.done : i1
// CHECK-DAG:      calyx.group_done %0 ? %true : i1
// CHECK-NEXT: }
module {
  func.func @main(%a0 : i32) -> (i32, i32, i32, i32, i32) {
    return %a0, %a0, %a0, %a0, %a0 : i32, i32, i32, i32, i32
  }
}

// -----

// Test sign extensions

// CHECK:     calyx.group @ret_assign_0 {
// CHECK-DAG:   calyx.assign %ret_arg0_reg.in = %std_pad_0.out : i8
// CHECK-DAG:   calyx.assign %ret_arg0_reg.write_en = %true : i1
// CHECK-DAG:   calyx.assign %ret_arg1_reg.in = %std_signext_0.out : i8
// CHECK-DAG:   calyx.assign %ret_arg1_reg.write_en = %true : i1
// CHECK-DAG:   calyx.assign %std_pad_0.in = %in0 : i4
// CHECK-DAG:   calyx.assign %std_signext_0.in = %in0 : i4
// CHECK-DAG:   %0 = comb.and %ret_arg1_reg.done, %ret_arg0_reg.done : i1
// CHECK-DAG:   calyx.group_done %0 ? %true : i1
// CHECK-DAG: }

module {
  func.func @main(%arg0 : i4) -> (i8, i8) {
    %0 = arith.extui %arg0 : i4 to i8
    %1 = arith.extsi %arg0 : i4 to i8
    return %0, %1 : i8, i8
  }
}
