

================================================================
== Vivado HLS Report for 'conv_1'
================================================================
* Date:           Tue Aug  6 22:20:43 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn
* Solution:       OPT_LP
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    16.781|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  6802|  6802|  6802|  6802|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |                                  |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name            |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop_Filter1_Loop  |  6800|  6800|        46|          5|          1|  1352|    yes   |
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      1|       -|      -|    -|
|Expression       |        -|      -|       0|    940|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     30|    2196|   4577|    -|
|Memory           |        6|      -|      32|      3|    -|
|Multiplexer      |        -|      -|       -|    917|    -|
|Register         |        0|      -|    4096|    992|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        6|     31|    6324|   7429|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        2|     14|       5|     13|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |cnn_fadd_32ns_32ncud_U1   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U2   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U3   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U4   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U5   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fadd_32ns_32ncud_U6   |cnn_fadd_32ns_32ncud  |        0|      2|  227|  403|    0|
    |cnn_fcmp_32ns_32neOg_U13  |cnn_fcmp_32ns_32neOg  |        0|      0|   66|  239|    0|
    |cnn_fmul_32ns_32ndEe_U7   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U8   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U9   |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U10  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U11  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    |cnn_fmul_32ns_32ndEe_U12  |cnn_fmul_32ns_32ndEe  |        0|      3|  128|  320|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                     |                      |        0|     30| 2196| 4577|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |cnn_mac_muladd_6nfYi_U14  |cnn_mac_muladd_6nfYi  | i0 * i1 + i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |      Memory      |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |conv_1_bias_U     |conv_1_conv_1_bias    |        0|  32|   3|    0|     6|   32|     1|          192|
    |conv_1_weights_U  |conv_1_conv_1_weibkb  |        6|   0|   0|    0|    54|   32|     1|         1728|
    +------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total             |                      |        6|  32|   3|    0|    60|   64|     2|         1920|
    +------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |add_ln11_fu_1019_p2       |     +    |      0|  0|  15|           7|           1|
    |add_ln14_1_fu_993_p2      |     +    |      0|  0|  12|           2|           3|
    |add_ln14_2_fu_1374_p2     |     +    |      0|  0|  12|           3|           2|
    |add_ln14_fu_967_p2        |     +    |      0|  0|  12|           1|           3|
    |add_ln23_10_fu_1193_p2    |     +    |      0|  0|  13|          11|          11|
    |add_ln23_11_fu_933_p2     |     +    |      0|  0|  15|           2|           5|
    |add_ln23_12_fu_1066_p2    |     +    |      0|  0|  13|          11|          11|
    |add_ln23_13_fu_1198_p2    |     +    |      0|  0|  13|          11|          11|
    |add_ln23_14_fu_1207_p2    |     +    |      0|  0|  13|          11|          11|
    |add_ln23_15_fu_956_p2     |     +    |      0|  0|  13|           3|           4|
    |add_ln23_16_fu_1079_p2    |     +    |      0|  0|  15|           4|           5|
    |add_ln23_17_fu_1090_p2    |     +    |      0|  0|  15|           5|           5|
    |add_ln23_18_fu_1223_p2    |     +    |      0|  0|  15|           5|           6|
    |add_ln23_19_fu_1286_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_1_fu_715_p2      |     +    |      0|  0|  15|           5|           2|
    |add_ln23_20_fu_1296_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_21_fu_982_p2     |     +    |      0|  0|  13|           3|           4|
    |add_ln23_22_fu_1104_p2    |     +    |      0|  0|  15|           4|           5|
    |add_ln23_23_fu_1115_p2    |     +    |      0|  0|  15|           5|           5|
    |add_ln23_24_fu_1245_p2    |     +    |      0|  0|  15|           5|           6|
    |add_ln23_25_fu_1306_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_26_fu_1316_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_27_fu_1008_p2    |     +    |      0|  0|  13|           3|           4|
    |add_ln23_28_fu_1129_p2    |     +    |      0|  0|  15|           4|           5|
    |add_ln23_29_fu_1140_p2    |     +    |      0|  0|  15|           5|           5|
    |add_ln23_30_fu_1267_p2    |     +    |      0|  0|  15|           5|           6|
    |add_ln23_31_fu_1326_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_32_fu_1336_p2    |     +    |      0|  0|  15|           6|           6|
    |add_ln23_3_fu_861_p2      |     +    |      0|  0|  15|           1|           5|
    |add_ln23_4_fu_893_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_5_fu_1053_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln23_6_fu_1179_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln23_7_fu_904_p2      |     +    |      0|  0|  15|           2|           5|
    |add_ln23_8_fu_922_p2      |     +    |      0|  0|  13|          11|          11|
    |add_ln23_9_fu_1184_p2     |     +    |      0|  0|  13|          11|          11|
    |add_ln23_fu_785_p2        |     +    |      0|  0|  15|           2|           5|
    |add_ln30_2_fu_1418_p2     |     +    |      0|  0|  12|          12|          12|
    |add_ln30_3_fu_1485_p2     |     +    |      0|  0|  12|          12|          12|
    |add_ln30_4_fu_1549_p2     |     +    |      0|  0|  12|          12|          12|
    |add_ln30_fu_807_p2        |     +    |      0|  0|  15|           5|           5|
    |add_ln8_fu_727_p2         |     +    |      0|  0|  13|          11|           1|
    |c_fu_709_p2               |     +    |      0|  0|  15|           5|           1|
    |r_fu_703_p2               |     +    |      0|  0|  15|           5|           1|
    |sub_ln23_1_fu_1047_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln23_2_fu_1173_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln23_fu_779_p2        |     -    |      0|  0|  13|          11|          11|
    |sub_ln30_fu_1409_p2       |     -    |      0|  0|  12|          12|          12|
    |and_ln29_13_fu_1531_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_14_fu_1594_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_fu_1466_p2       |    and   |      0|  0|   2|           1|           1|
    |and_ln30_fu_855_p2        |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_733_p2       |   icmp   |      0|  0|  11|           7|           6|
    |icmp_ln14_fu_849_p2       |   icmp   |      0|  0|   9|           3|           3|
    |icmp_ln29_27_fu_1454_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_28_fu_1513_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_29_fu_1519_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_30_fu_1576_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_31_fu_1582_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_fu_1448_p2      |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_721_p2        |   icmp   |      0|  0|  13|          11|          11|
    |or_ln29_13_fu_1525_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_14_fu_1588_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_fu_1460_p2        |    or    |      0|  0|   2|           1|           1|
    |or_ln30_fu_867_p2         |    or    |      0|  0|   2|           1|           1|
    |select_ln11_fu_1379_p3    |  select  |      0|  0|   7|           1|           1|
    |select_ln29_1_fu_1537_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_2_fu_1600_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_fu_1472_p3    |  select  |      0|  0|  32|           1|          32|
    |select_ln30_1_fu_747_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_2_fu_791_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_3_fu_799_p3   |  select  |      0|  0|   2|           1|           2|
    |select_ln30_4_fu_827_p3   |  select  |      0|  0|   5|           1|           1|
    |select_ln30_5_fu_835_p3   |  select  |      0|  0|   5|           1|           2|
    |select_ln30_6_fu_873_p3   |  select  |      0|  0|   3|           1|           1|
    |select_ln30_7_fu_881_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_8_fu_910_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_9_fu_939_p3   |  select  |      0|  0|   5|           1|           5|
    |select_ln30_fu_739_p3     |  select  |      0|  0|   5|           1|           1|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln30_fu_843_p2        |    xor   |      0|  0|   2|           1|           2|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0| 940|         456|         485|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------------------+----+-----------+-----+-----------+
    |                    Name                   | LUT| Input Size| Bits| Total Bits|
    +-------------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                  |  41|          8|    1|          8|
    |ap_enable_reg_pp0_iter9                    |   9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_564_p4               |   9|          2|    5|         10|
    |ap_phi_mux_f_0_0_phi_fu_575_p4             |   9|          2|    3|          6|
    |ap_phi_mux_indvar_flatten30_phi_fu_531_p4  |   9|          2|   11|         22|
    |ap_phi_mux_indvar_flatten_phi_fu_553_p4    |   9|          2|    7|         14|
    |ap_phi_mux_r_0_phi_fu_542_p4               |   9|          2|    5|         10|
    |c_0_reg_560                                |   9|          2|    5|         10|
    |conv_1_bias_address0                       |  21|          4|    3|         12|
    |conv_1_weights_address0                    |  33|          6|    6|         36|
    |conv_1_weights_address1                    |  33|          6|    6|         36|
    |conv_1_weights_address2                    |  33|          6|    6|         36|
    |conv_1_weights_address3                    |  27|          5|    6|         30|
    |conv_1_weights_address4                    |  27|          5|    6|         30|
    |conv_1_weights_address5                    |  27|          5|    6|         30|
    |conv_out_0_address0                        |  21|          4|   11|         44|
    |conv_out_0_d0                              |  21|          4|   32|        128|
    |conv_out_1_address0                        |  21|          4|   11|         44|
    |conv_out_1_d0                              |  21|          4|   32|        128|
    |f_0_0_reg_571                              |   9|          2|    3|          6|
    |grp_fu_582_p0                              |  33|          6|   32|        192|
    |grp_fu_582_p1                              |  33|          6|   32|        192|
    |grp_fu_587_p0                              |  33|          6|   32|        192|
    |grp_fu_587_p1                              |  33|          6|   32|        192|
    |grp_fu_592_p0                              |  33|          6|   32|        192|
    |grp_fu_592_p1                              |  33|          6|   32|        192|
    |grp_fu_597_p0                              |  33|          6|   32|        192|
    |grp_fu_597_p1                              |  33|          6|   32|        192|
    |grp_fu_601_p0                              |  33|          6|   32|        192|
    |grp_fu_601_p1                              |  33|          6|   32|        192|
    |grp_fu_605_p0                              |  33|          6|   32|        192|
    |grp_fu_605_p1                              |  33|          6|   32|        192|
    |grp_fu_615_p1                              |  15|          3|   32|         96|
    |grp_fu_646_p0                              |  21|          4|   32|        128|
    |indvar_flatten30_reg_527                   |   9|          2|   11|         22|
    |indvar_flatten_reg_549                     |   9|          2|    7|         14|
    |input_r_address0                           |  33|          6|   10|         60|
    |input_r_address1                           |  27|          5|   10|         50|
    |r_0_reg_538                                |   9|          2|    5|         10|
    +-------------------------------------------+----+-----------+-----+-----------+
    |Total                                      | 917|        173|  657|       3326|
    +-------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------+----+----+-----+-----------+
    |             Name            | FF | LUT| Bits| Const Bits|
    +-----------------------------+----+----+-----+-----------+
    |add_ln11_reg_1770            |   7|   0|    7|          0|
    |add_ln14_1_reg_1746          |   3|   0|    3|          0|
    |add_ln14_2_reg_2050          |   3|   0|    3|          0|
    |add_ln14_reg_1722            |   3|   0|    3|          0|
    |add_ln23_10_reg_1837         |  11|   0|   11|          0|
    |add_ln23_14_reg_1847         |  11|   0|   11|          0|
    |add_ln23_6_reg_1827          |  11|   0|   11|          0|
    |add_ln30_4_reg_2285          |  12|   0|   12|          0|
    |add_ln30_reg_1649            |   5|   0|    5|          0|
    |add_ln8_reg_1623             |  11|   0|   11|          0|
    |ap_CS_fsm                    |   7|   0|    7|          0|
    |ap_enable_reg_pp0_iter0      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9      |   1|   0|    1|          0|
    |c_0_reg_560                  |   5|   0|    5|          0|
    |conv_1_bias_load_1_reg_2240  |  32|   0|   32|          0|
    |conv_1_bias_load_2_reg_2260  |  32|   0|   32|          0|
    |conv_1_bias_load_reg_2230    |  32|   0|   32|          0|
    |f_0_0_reg_571                |   3|   0|    3|          0|
    |icmp_ln11_reg_1628           |   1|   0|    1|          0|
    |icmp_ln8_reg_1619            |   1|   0|    1|          0|
    |indvar_flatten30_reg_527     |  11|   0|   11|          0|
    |indvar_flatten_reg_549       |   7|   0|    7|          0|
    |r_0_reg_538                  |   5|   0|    5|          0|
    |reg_697                      |  32|   0|   32|          0|
    |select_ln11_reg_2055         |   7|   0|    7|          0|
    |select_ln30_1_reg_1633       |   5|   0|    5|          0|
    |select_ln30_2_reg_1643       |   5|   0|    5|          0|
    |select_ln30_6_reg_1664       |   3|   0|    3|          0|
    |select_ln30_7_reg_1674       |   5|   0|    5|          0|
    |select_ln30_9_reg_1702       |   5|   0|    5|          0|
    |sub_ln23_1_reg_1775          |   9|   0|   11|          2|
    |sub_ln23_reg_1638            |   9|   0|   11|          2|
    |sub_ln30_reg_2279            |  11|   0|   12|          1|
    |tmp_0_0_1_reg_1873           |  32|   0|   32|          0|
    |tmp_0_0_2_reg_1950           |  32|   0|   32|          0|
    |tmp_0_1_1_reg_2010           |  32|   0|   32|          0|
    |tmp_0_1_2_reg_2015           |  32|   0|   32|          0|
    |tmp_0_1_reg_1955             |  32|   0|   32|          0|
    |tmp_0_2_1_reg_2065           |  32|   0|   32|          0|
    |tmp_0_2_2_reg_2095           |  32|   0|   32|          0|
    |tmp_0_2_reg_2060             |  32|   0|   32|          0|
    |tmp_1_0_1_reg_1899           |  32|   0|   32|          0|
    |tmp_1_0_2_reg_1970           |  32|   0|   32|          0|
    |tmp_1_1_1_reg_2025           |  32|   0|   32|          0|
    |tmp_1_1_2_reg_2030           |  32|   0|   32|          0|
    |tmp_1_1_reg_1975             |  32|   0|   32|          0|
    |tmp_1_2_1_reg_2075           |  32|   0|   32|          0|
    |tmp_1_2_2_reg_2105           |  32|   0|   32|          0|
    |tmp_1_2_reg_2070             |  32|   0|   32|          0|
    |tmp_1_reg_1894               |  32|   0|   32|          0|
    |tmp_2_0_1_reg_1925           |  32|   0|   32|          0|
    |tmp_2_0_2_reg_1990           |  32|   0|   32|          0|
    |tmp_2_1_1_reg_2040           |  32|   0|   32|          0|
    |tmp_2_1_2_reg_2045           |  32|   0|   32|          0|
    |tmp_2_1_reg_1995             |  32|   0|   32|          0|
    |tmp_2_2_1_reg_2085           |  32|   0|   32|          0|
    |tmp_2_2_2_reg_2115           |  32|   0|   32|          0|
    |tmp_2_2_reg_2080             |  32|   0|   32|          0|
    |tmp_2_34_reg_1868            |  32|   0|   32|          0|
    |tmp_2_reg_1920               |  32|   0|   32|          0|
    |tmp_7_reg_1659               |   4|   0|    4|          0|
    |trunc_ln30_reg_1655          |   1|   0|    1|          0|
    |w_sum_1_reg_2265             |  32|   0|   32|          0|
    |w_sum_2_reg_2272             |  32|   0|   32|          0|
    |w_sum_4_0_0_1_reg_2120       |  32|   0|   32|          0|
    |w_sum_4_0_0_2_reg_2135       |  32|   0|   32|          0|
    |w_sum_4_0_1_1_reg_2165       |  32|   0|   32|          0|
    |w_sum_4_0_1_2_reg_2180       |  32|   0|   32|          0|
    |w_sum_4_0_1_reg_2150         |  32|   0|   32|          0|
    |w_sum_4_0_2_1_reg_2210       |  32|   0|   32|          0|
    |w_sum_4_0_2_reg_2195         |  32|   0|   32|          0|
    |w_sum_4_1_0_1_reg_2125       |  32|   0|   32|          0|
    |w_sum_4_1_0_2_reg_2140       |  32|   0|   32|          0|
    |w_sum_4_1_1_1_reg_2170       |  32|   0|   32|          0|
    |w_sum_4_1_1_2_reg_2185       |  32|   0|   32|          0|
    |w_sum_4_1_1_reg_2155         |  32|   0|   32|          0|
    |w_sum_4_1_2_1_reg_2215       |  32|   0|   32|          0|
    |w_sum_4_1_2_2_reg_2250       |  32|   0|   32|          0|
    |w_sum_4_1_2_reg_2200         |  32|   0|   32|          0|
    |w_sum_4_1_reg_2100           |  32|   0|   32|          0|
    |w_sum_4_2_0_1_reg_2130       |  32|   0|   32|          0|
    |w_sum_4_2_0_2_reg_2145       |  32|   0|   32|          0|
    |w_sum_4_2_1_1_reg_2175       |  32|   0|   32|          0|
    |w_sum_4_2_1_2_reg_2190       |  32|   0|   32|          0|
    |w_sum_4_2_1_reg_2160         |  32|   0|   32|          0|
    |w_sum_4_2_2_1_reg_2220       |  32|   0|   32|          0|
    |w_sum_4_2_2_2_reg_2255       |  32|   0|   32|          0|
    |w_sum_4_2_2_reg_2205         |  32|   0|   32|          0|
    |w_sum_4_2_reg_2110           |  32|   0|   32|          0|
    |w_sum_4_reg_2090             |  32|   0|   32|          0|
    |zext_ln23_17_reg_1852        |   3|   0|    6|          3|
    |zext_ln23_27_reg_1878        |   3|   0|    6|          3|
    |zext_ln23_37_reg_1904        |   3|   0|    6|          3|
    |zext_ln23_5_reg_1731         |   3|   0|   64|         61|
    |zext_ln23_6_reg_1755         |   3|   0|   64|         61|
    |zext_ln23_reg_1707           |   3|   0|   64|         61|
    |zext_ln30_2_reg_1680         |   5|   0|   11|          6|
    |zext_ln30_4_reg_1691         |   5|   0|   11|          6|
    |zext_ln30_5_reg_1786         |   5|   0|   11|          6|
    |add_ln14_1_reg_1746          |  64|  32|    3|          0|
    |add_ln14_reg_1722            |  64|  32|    3|          0|
    |icmp_ln8_reg_1619            |  64|  32|    1|          0|
    |select_ln30_6_reg_1664       |  64|  32|    3|          0|
    |select_ln30_7_reg_1674       |  64|  32|    5|          0|
    |tmp_0_0_2_reg_1950           |  64|  32|   32|          0|
    |tmp_0_1_1_reg_2010           |  64|  32|   32|          0|
    |tmp_0_1_2_reg_2015           |  64|  32|   32|          0|
    |tmp_0_1_reg_1955             |  64|  32|   32|          0|
    |tmp_0_2_1_reg_2065           |  64|  32|   32|          0|
    |tmp_0_2_2_reg_2095           |  64|  32|   32|          0|
    |tmp_0_2_reg_2060             |  64|  32|   32|          0|
    |tmp_1_0_2_reg_1970           |  64|  32|   32|          0|
    |tmp_1_1_1_reg_2025           |  64|  32|   32|          0|
    |tmp_1_1_2_reg_2030           |  64|  32|   32|          0|
    |tmp_1_1_reg_1975             |  64|  32|   32|          0|
    |tmp_1_2_1_reg_2075           |  64|  32|   32|          0|
    |tmp_1_2_2_reg_2105           |  64|  32|   32|          0|
    |tmp_1_2_reg_2070             |  64|  32|   32|          0|
    |tmp_2_0_2_reg_1990           |  64|  32|   32|          0|
    |tmp_2_1_1_reg_2040           |  64|  32|   32|          0|
    |tmp_2_1_2_reg_2045           |  64|  32|   32|          0|
    |tmp_2_1_reg_1995             |  64|  32|   32|          0|
    |tmp_2_2_1_reg_2085           |  64|  32|   32|          0|
    |tmp_2_2_2_reg_2115           |  64|  32|   32|          0|
    |tmp_2_2_reg_2080             |  64|  32|   32|          0|
    |tmp_7_reg_1659               |  64|  32|    4|          0|
    |trunc_ln30_reg_1655          |  64|  32|    1|          0|
    |zext_ln23_5_reg_1731         |  64|  32|   64|         61|
    |zext_ln23_6_reg_1755         |  64|  32|   64|         61|
    |zext_ln23_reg_1707           |  64|  32|   64|         61|
    +-----------------------------+----+----+-----+-----------+
    |Total                        |4096| 992| 3211|        398|
    +-----------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_rst               |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_start             |  in |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_done              | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_idle              | out |    1| ap_ctrl_hs |    conv_1    | return value |
|ap_ready             | out |    1| ap_ctrl_hs |    conv_1    | return value |
|input_r_address0     | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce0          | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q0           |  in |   32|  ap_memory |    input_r   |     array    |
|input_r_address1     | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce1          | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q1           |  in |   32|  ap_memory |    input_r   |     array    |
|conv_out_0_address0  | out |   11|  ap_memory |  conv_out_0  |     array    |
|conv_out_0_ce0       | out |    1|  ap_memory |  conv_out_0  |     array    |
|conv_out_0_we0       | out |    1|  ap_memory |  conv_out_0  |     array    |
|conv_out_0_d0        | out |   32|  ap_memory |  conv_out_0  |     array    |
|conv_out_1_address0  | out |   11|  ap_memory |  conv_out_1  |     array    |
|conv_out_1_ce0       | out |    1|  ap_memory |  conv_out_1  |     array    |
|conv_out_1_we0       | out |    1|  ap_memory |  conv_out_1  |     array    |
|conv_out_1_d0        | out |   32|  ap_memory |  conv_out_1  |     array    |
+---------------------+-----+-----+------------+--------------+--------------+

