;redcode
;assert 1
	SPL -0, @-403
	CMP -7, <-420
	MOV -1, <-20
	MOV -7, <-20
	DJN -1, @-20
	JMN @12, #200
	JMN 0, -70
	SLT 270, 1
	ADD 270, 60
	JMN -7, @-420
	JMN -7, @-420
	JMN <127, 100
	JMN <127, 100
	ADD 270, 60
	JMN 119, -6
	JMN -7, @-420
	SUB 0, @42
	SUB -7, <-420
	JMN <127, 100
	DJN <127, #6
	DJN <127, #6
	DJN <127, #6
	MOV 12, @10
	SUB #72, @206
	JMP <127, 100
	SLT 0, @42
	SLT 0, @42
	SUB @127, 100
	SUB #72, @206
	DJN <124, 100
	CMP @127, 106
	DJN <124, 100
	ADD @600, @2
	CMP @1, @2
	ADD <2, @31
	ADD 270, 1
	ADD 270, 60
	CMP 1, 8
	DJN <127, 100
	ADD 270, 60
	MOV -7, <-20
	SUB -7, <-420
	JMP <121, 106
	CMP -720, 600
	SUB -7, <-420
	CMP -720, 600
	ADD <2, @31
	SPL -0, @-403
	CMP -7, <-420
	DJN <124, 100
	JMN <127, 100
	JMN -7, @-420
	CMP -7, <-420
