<stg><name>filesystem_encrypt</name>


<trans_list>

<trans id="1018" from="1" to="2">
<condition id="626">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1791" from="2" to="80">
<condition id="1323">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1792" from="2" to="3">
<condition id="1401">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="1714" from="3" to="4">
<condition id="1324">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1715" from="4" to="5">
<condition id="1325">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1716" from="5" to="6">
<condition id="1326">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1717" from="6" to="7">
<condition id="1327">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1718" from="7" to="8">
<condition id="1328">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1719" from="8" to="9">
<condition id="1329">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1720" from="9" to="10">
<condition id="1330">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1721" from="10" to="11">
<condition id="1331">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1722" from="11" to="12">
<condition id="1332">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1723" from="12" to="13">
<condition id="1333">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1724" from="13" to="14">
<condition id="1334">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1725" from="14" to="15">
<condition id="1335">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1726" from="15" to="16">
<condition id="1336">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1727" from="16" to="17">
<condition id="1337">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1728" from="17" to="18">
<condition id="1338">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1729" from="18" to="19">
<condition id="1339">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1730" from="19" to="20">
<condition id="1340">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1731" from="20" to="21">
<condition id="1341">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1732" from="21" to="22">
<condition id="1342">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1733" from="22" to="23">
<condition id="1343">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1734" from="23" to="24">
<condition id="1344">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1735" from="24" to="25">
<condition id="1345">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1736" from="25" to="26">
<condition id="1346">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1737" from="26" to="27">
<condition id="1347">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1738" from="27" to="28">
<condition id="1348">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1739" from="28" to="29">
<condition id="1349">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1740" from="29" to="30">
<condition id="1350">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1741" from="30" to="31">
<condition id="1351">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1742" from="31" to="32">
<condition id="1352">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1743" from="32" to="33">
<condition id="1353">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1744" from="33" to="34">
<condition id="1354">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1745" from="34" to="35">
<condition id="1355">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1746" from="35" to="36">
<condition id="1356">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1747" from="36" to="37">
<condition id="1357">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1748" from="37" to="38">
<condition id="1358">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1749" from="38" to="39">
<condition id="1359">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1750" from="39" to="40">
<condition id="1360">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1751" from="40" to="41">
<condition id="1361">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1752" from="41" to="42">
<condition id="1362">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1753" from="42" to="43">
<condition id="1363">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1754" from="43" to="44">
<condition id="1364">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1755" from="44" to="45">
<condition id="1365">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1756" from="45" to="46">
<condition id="1366">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1757" from="46" to="47">
<condition id="1367">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1758" from="47" to="48">
<condition id="1368">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1759" from="48" to="49">
<condition id="1369">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1760" from="49" to="50">
<condition id="1370">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1761" from="50" to="51">
<condition id="1371">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1762" from="51" to="52">
<condition id="1372">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1763" from="52" to="53">
<condition id="1373">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1764" from="53" to="54">
<condition id="1374">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1765" from="54" to="55">
<condition id="1375">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1766" from="55" to="56">
<condition id="1376">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1767" from="56" to="57">
<condition id="1377">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1768" from="57" to="58">
<condition id="1378">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1769" from="58" to="59">
<condition id="1379">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1770" from="59" to="60">
<condition id="1380">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1771" from="60" to="61">
<condition id="1381">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1772" from="61" to="62">
<condition id="1382">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1773" from="62" to="63">
<condition id="1383">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1774" from="63" to="64">
<condition id="1384">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1775" from="64" to="65">
<condition id="1385">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1776" from="65" to="66">
<condition id="1386">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1777" from="66" to="67">
<condition id="1387">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1778" from="67" to="68">
<condition id="1388">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1779" from="68" to="69">
<condition id="1389">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1780" from="69" to="70">
<condition id="1390">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1781" from="70" to="71">
<condition id="1391">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1782" from="71" to="72">
<condition id="1392">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1783" from="72" to="73">
<condition id="1393">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1784" from="73" to="74">
<condition id="1394">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1785" from="74" to="75">
<condition id="1395">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1786" from="75" to="76">
<condition id="1396">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1787" from="76" to="77">
<condition id="1397">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1788" from="77" to="78">
<condition id="1398">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1789" from="78" to="79">
<condition id="1399">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1790" from="79" to="2">
<condition id="1400">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="0" op_0_bw="0" op_1_bw="128">
<![CDATA[
arrayctor.loop1.preheader:0  call void (...)* @_ssdm_op_SpecBitsMap(i128* %buffer_V), !map !75

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="0" op_0_bw="0" op_1_bw="128">
<![CDATA[
arrayctor.loop1.preheader:1  call void (...)* @_ssdm_op_SpecBitsMap(i128 %iv_V), !map !81

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="0" op_0_bw="0" op_1_bw="128">
<![CDATA[
arrayctor.loop1.preheader:2  call void (...)* @_ssdm_op_SpecBitsMap(i128 %key_V), !map !87

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
arrayctor.loop1.preheader:3  call void (...)* @_ssdm_op_SpecBitsMap(i32 %length_r), !map !91

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
arrayctor.loop1.preheader:4  call void (...)* @_ssdm_op_SpecTopModule([19 x i8]* @filesystem_encrypt_s) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
arrayctor.loop1.preheader:5  %length_read = call i32 @_ssdm_op_Read.ap_vld.i32(i32 %length_r)

]]></Node>
<StgValue><ssdm name="length_read"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
arrayctor.loop1.preheader:6  %key_V_read = call i128 @_ssdm_op_Read.ap_none.i128(i128 %key_V)

]]></Node>
<StgValue><ssdm name="key_V_read"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
arrayctor.loop1.preheader:7  %iv_V_read = call i128 @_ssdm_op_Read.ap_none.i128(i128 %iv_V)

]]></Node>
<StgValue><ssdm name="iv_V_read"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="128" op_0_bw="64">
<![CDATA[
arrayctor.loop1.preheader:8  %buffer_temp_out_V = alloca [32 x i128], align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
arrayctor.loop1.preheader:9  call void (...)* @_ssdm_op_SpecInterface(i32 %length_r, [7 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
arrayctor.loop1.preheader:10  call void (...)* @_ssdm_op_SpecInterface(i32 %length_r, [10 x i8]* @p_str2, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
arrayctor.loop1.preheader:11  call void (...)* @_ssdm_op_SpecInterface(i128 %key_V, [8 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
arrayctor.loop1.preheader:12  call void (...)* @_ssdm_op_SpecInterface(i128 %iv_V, [8 x i8]* @p_str3, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
arrayctor.loop1.preheader:13  call void (...)* @_ssdm_op_SpecInterface(i128 %iv_V, [10 x i8]* @p_str2, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
arrayctor.loop1.preheader:14  call void (...)* @_ssdm_op_SpecInterface(i128* %buffer_V, [6 x i8]* @p_str4, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 2048, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 16, i32 16, i32 16, i32 16, [1 x i8]* @p_str1, [1 x i8]* @p_str1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:15  %buffer_temp_out_V_ad = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 0

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:16  %buffer_temp_out_V_ad_1 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 1

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_1"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:17  %buffer_temp_out_V_ad_2 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 2

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_2"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:18  %buffer_temp_out_V_ad_3 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 3

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_3"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:19  %buffer_temp_out_V_ad_4 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 4

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_4"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:20  %buffer_temp_out_V_ad_5 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 5

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_5"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:21  %buffer_temp_out_V_ad_6 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 6

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_6"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:22  %buffer_temp_out_V_ad_7 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 7

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_7"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:23  %buffer_temp_out_V_ad_8 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_8"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="30" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:24  %buffer_temp_out_V_ad_9 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 9

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_9"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="31" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:25  %buffer_temp_out_V_ad_10 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 10

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_10"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="32" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:26  %buffer_temp_out_V_ad_11 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 11

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_11"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="33" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:27  %buffer_temp_out_V_ad_12 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 12

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_12"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="34" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:28  %buffer_temp_out_V_ad_13 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 13

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_13"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="35" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:29  %buffer_temp_out_V_ad_14 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 14

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_14"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="36" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:30  %buffer_temp_out_V_ad_15 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 15

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_15"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="37" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:31  %buffer_temp_out_V_ad_16 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 16

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_16"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:32  %buffer_temp_out_V_ad_17 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 17

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_17"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:33  %buffer_temp_out_V_ad_18 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 18

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_18"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:34  %buffer_temp_out_V_ad_19 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 19

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_19"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:35  %buffer_temp_out_V_ad_20 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 20

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_20"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:36  %buffer_temp_out_V_ad_21 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 21

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_21"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:37  %buffer_temp_out_V_ad_22 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 22

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_22"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="44" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:38  %buffer_temp_out_V_ad_23 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 23

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_23"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="45" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:39  %buffer_temp_out_V_ad_24 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 24

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_24"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="46" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:40  %buffer_temp_out_V_ad_25 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 25

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_25"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="47" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:41  %buffer_temp_out_V_ad_26 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 26

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_26"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="48" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:42  %buffer_temp_out_V_ad_27 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 27

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_27"/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:43  %buffer_temp_out_V_ad_28 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 28

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_28"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="50" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:44  %buffer_temp_out_V_ad_29 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 29

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_29"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="51" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:45  %buffer_temp_out_V_ad_30 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 30

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_30"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="52" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
arrayctor.loop1.preheader:46  %buffer_temp_out_V_ad_31 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 31

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_31"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="590">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="0">
<![CDATA[
arrayctor.loop1.preheader:47  br label %.preheader

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="129" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
.preheader:0  %i_op_assign = phi i16 [ 0, %arrayctor.loop1.preheader ], [ %i, %burst.wr.body.0 ]

]]></Node>
<StgValue><ssdm name="i_op_assign"/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="56" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
.preheader:1  %tmp = call i1 @_ssdm_op_BitSelect.i1.i16.i32(i16 %i_op_assign, i32 15)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="57" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader:2  br i1 %tmp, label %32, label %burst.rd.header.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="32" op_0_bw="16">
<![CDATA[
burst.rd.header.0:1  %i_op_assign_cast1 = zext i16 %i_op_assign to i32

]]></Node>
<StgValue><ssdm name="i_op_assign_cast1"/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
burst.rd.header.0:135  %tmp_66 = icmp ult i32 %i_op_assign_cast1, %length_read

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
burst.rd.header.0:136  br i1 %tmp_66, label %0, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="135" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="15" op_0_bw="16">
<![CDATA[
burst.rd.header.0:0  %tmp_98 = trunc i16 %i_op_assign to i15

]]></Node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="136" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="64" op_0_bw="16">
<![CDATA[
burst.rd.header.0:5  %tmp_1 = zext i16 %i_op_assign to i64

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="137" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="128" op_0_bw="128" op_1_bw="64">
<![CDATA[
burst.rd.header.0:6  %buffer_V_addr = getelementptr i128* %buffer_V, i64 %tmp_1

]]></Node>
<StgValue><ssdm name="buffer_V_addr"/></StgValue>
</operation>

<operation id="138" st_id="3" stage="7" lat="7">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
burst.rd.header.0:7  %buffer_V_addr_req = call i1 @_ssdm_op_ReadReq.m_axi.i128P(i128* %buffer_V_addr, i32 32)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_req"/></StgValue>
</operation>

<operation id="139" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:9  %tmp_4 = or i15 %tmp_98, 1

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="140" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:10  %tmp_4_cast = zext i15 %tmp_4 to i32

]]></Node>
<StgValue><ssdm name="tmp_4_cast"/></StgValue>
</operation>

<operation id="141" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="128" op_0_bw="16">
<![CDATA[
burst.rd.header.0:133  %tmp_2 = zext i16 %i_op_assign to i128

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="142" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:0  %counter_V = add i128 %tmp_2, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V"/></StgValue>
</operation>

<operation id="143" st_id="3" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="144" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7  %tmp_5_1 = icmp ult i32 %tmp_4_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_1"/></StgValue>
</operation>

<operation id="145" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:8  br i1 %tmp_5_1, label %1, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="146" st_id="4" stage="6" lat="7">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
burst.rd.header.0:7  %buffer_V_addr_req = call i1 @_ssdm_op_ReadReq.m_axi.i128P(i128* %buffer_V_addr, i32 32)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_req"/></StgValue>
</operation>

<operation id="147" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:13  %tmp_6 = or i15 %tmp_98, 2

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="148" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:14  %tmp_6_cast = zext i15 %tmp_6 to i32

]]></Node>
<StgValue><ssdm name="tmp_6_cast"/></StgValue>
</operation>

<operation id="149" st_id="4" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="150" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_cast_6 = zext i15 %tmp_4 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_cast_6"/></StgValue>
</operation>

<operation id="151" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_1 = add i128 %tmp_8_cast_6, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_1"/></StgValue>
</operation>

<operation id="152" st_id="4" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="153" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_2 = icmp ult i32 %tmp_6_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_2"/></StgValue>
</operation>

<operation id="154" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_2, label %2, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="155" st_id="5" stage="5" lat="7">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
burst.rd.header.0:7  %buffer_V_addr_req = call i1 @_ssdm_op_ReadReq.m_axi.i128P(i128* %buffer_V_addr, i32 32)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_req"/></StgValue>
</operation>

<operation id="156" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:17  %tmp_8 = or i15 %tmp_98, 3

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="157" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:18  %tmp_8_cast = zext i15 %tmp_8 to i32

]]></Node>
<StgValue><ssdm name="tmp_8_cast"/></StgValue>
</operation>

<operation id="158" st_id="5" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="159" st_id="5" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="160" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_1_cast = zext i15 %tmp_6 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_1_cast"/></StgValue>
</operation>

<operation id="161" st_id="5" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_2 = add i128 %tmp_8_1_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_2"/></StgValue>
</operation>

<operation id="162" st_id="5" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="163" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_3 = icmp ult i32 %tmp_8_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_3"/></StgValue>
</operation>

<operation id="164" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_3, label %3, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="165" st_id="6" stage="4" lat="7">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
burst.rd.header.0:7  %buffer_V_addr_req = call i1 @_ssdm_op_ReadReq.m_axi.i128P(i128* %buffer_V_addr, i32 32)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_req"/></StgValue>
</operation>

<operation id="166" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:21  %tmp_s = or i15 %tmp_98, 4

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="167" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:22  %tmp_cast = zext i15 %tmp_s to i32

]]></Node>
<StgValue><ssdm name="tmp_cast"/></StgValue>
</operation>

<operation id="168" st_id="6" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="169" st_id="6" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="170" st_id="6" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="171" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_2_cast = zext i15 %tmp_8 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_2_cast"/></StgValue>
</operation>

<operation id="172" st_id="6" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_3 = add i128 %tmp_8_2_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_3"/></StgValue>
</operation>

<operation id="173" st_id="6" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="174" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_4 = icmp ult i32 %tmp_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_4"/></StgValue>
</operation>

<operation id="175" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_4, label %4, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="176" st_id="7" stage="3" lat="7">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
burst.rd.header.0:7  %buffer_V_addr_req = call i1 @_ssdm_op_ReadReq.m_axi.i128P(i128* %buffer_V_addr, i32 32)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_req"/></StgValue>
</operation>

<operation id="177" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:25  %tmp_11 = or i15 %tmp_98, 5

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="178" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:26  %tmp_11_cast = zext i15 %tmp_11 to i32

]]></Node>
<StgValue><ssdm name="tmp_11_cast"/></StgValue>
</operation>

<operation id="179" st_id="7" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="180" st_id="7" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="181" st_id="7" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="182" st_id="7" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="183" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_3_cast = zext i15 %tmp_s to i128

]]></Node>
<StgValue><ssdm name="tmp_8_3_cast"/></StgValue>
</operation>

<operation id="184" st_id="7" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_4 = add i128 %tmp_8_3_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_4"/></StgValue>
</operation>

<operation id="185" st_id="7" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="186" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_5 = icmp ult i32 %tmp_11_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_5"/></StgValue>
</operation>

<operation id="187" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_5, label %5, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="188" st_id="8" stage="2" lat="7">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
burst.rd.header.0:7  %buffer_V_addr_req = call i1 @_ssdm_op_ReadReq.m_axi.i128P(i128* %buffer_V_addr, i32 32)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_req"/></StgValue>
</operation>

<operation id="189" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:29  %tmp_13 = or i15 %tmp_98, 6

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="190" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:30  %tmp_13_cast = zext i15 %tmp_13 to i32

]]></Node>
<StgValue><ssdm name="tmp_13_cast"/></StgValue>
</operation>

<operation id="191" st_id="8" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="192" st_id="8" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="193" st_id="8" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="194" st_id="8" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="195" st_id="8" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="196" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_4_cast = zext i15 %tmp_11 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_4_cast"/></StgValue>
</operation>

<operation id="197" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_5 = add i128 %tmp_8_4_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_5"/></StgValue>
</operation>

<operation id="198" st_id="8" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="199" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_6 = icmp ult i32 %tmp_13_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_6"/></StgValue>
</operation>

<operation id="200" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_6, label %6, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="201" st_id="9" stage="1" lat="7">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
burst.rd.header.0:7  %buffer_V_addr_req = call i1 @_ssdm_op_ReadReq.m_axi.i128P(i128* %buffer_V_addr, i32 32)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_req"/></StgValue>
</operation>

<operation id="202" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:33  %tmp_15 = or i15 %tmp_98, 7

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="203" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:34  %tmp_15_cast = zext i15 %tmp_15 to i32

]]></Node>
<StgValue><ssdm name="tmp_15_cast"/></StgValue>
</operation>

<operation id="204" st_id="9" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="205" st_id="9" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="206" st_id="9" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="207" st_id="9" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="208" st_id="9" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="209" st_id="9" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="210" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_5_cast = zext i15 %tmp_13 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_5_cast"/></StgValue>
</operation>

<operation id="211" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_6 = add i128 %tmp_8_5_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_6"/></StgValue>
</operation>

<operation id="212" st_id="9" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="213" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_7 = icmp ult i32 %tmp_15_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_7"/></StgValue>
</operation>

<operation id="214" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_7, label %7, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="215" st_id="10" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:8  %buffer_V_addr_read = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read"/></StgValue>
</operation>

<operation id="216" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:37  %tmp_17 = or i15 %tmp_98, 8

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="217" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:38  %tmp_17_cast = zext i15 %tmp_17 to i32

]]></Node>
<StgValue><ssdm name="tmp_17_cast"/></StgValue>
</operation>

<operation id="218" st_id="10" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="219" st_id="10" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="220" st_id="10" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="221" st_id="10" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="222" st_id="10" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="223" st_id="10" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="224" st_id="10" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="225" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_6_cast = zext i15 %tmp_15 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_6_cast"/></StgValue>
</operation>

<operation id="226" st_id="10" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_7 = add i128 %tmp_8_6_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_7"/></StgValue>
</operation>

<operation id="227" st_id="10" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="228" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_8 = icmp ult i32 %tmp_17_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_8"/></StgValue>
</operation>

<operation id="229" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_8, label %8, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="230" st_id="11" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:12  %buffer_V_addr_read_1 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_1"/></StgValue>
</operation>

<operation id="231" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:41  %tmp_19 = or i15 %tmp_98, 9

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="232" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:42  %tmp_19_cast = zext i15 %tmp_19 to i32

]]></Node>
<StgValue><ssdm name="tmp_19_cast"/></StgValue>
</operation>

<operation id="233" st_id="11" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="234" st_id="11" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="235" st_id="11" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="236" st_id="11" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="237" st_id="11" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="238" st_id="11" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="239" st_id="11" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="240" st_id="11" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="241" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_7_cast = zext i15 %tmp_17 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_7_cast"/></StgValue>
</operation>

<operation id="242" st_id="11" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_8 = add i128 %tmp_8_7_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_8"/></StgValue>
</operation>

<operation id="243" st_id="11" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="244" st_id="11" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_9 = icmp ult i32 %tmp_19_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_9"/></StgValue>
</operation>

<operation id="245" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_9, label %9, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="246" st_id="12" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:16  %buffer_V_addr_read_2 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_2"/></StgValue>
</operation>

<operation id="247" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:45  %tmp_21 = or i15 %tmp_98, 10

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="248" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:46  %tmp_21_cast = zext i15 %tmp_21 to i32

]]></Node>
<StgValue><ssdm name="tmp_21_cast"/></StgValue>
</operation>

<operation id="249" st_id="12" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="250" st_id="12" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="251" st_id="12" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="252" st_id="12" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="253" st_id="12" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="254" st_id="12" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="255" st_id="12" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="256" st_id="12" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="257" st_id="12" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="258" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_8_cast = zext i15 %tmp_19 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_8_cast"/></StgValue>
</operation>

<operation id="259" st_id="12" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_9 = add i128 %tmp_8_8_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_9"/></StgValue>
</operation>

<operation id="260" st_id="12" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="261" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_s = icmp ult i32 %tmp_21_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_s"/></StgValue>
</operation>

<operation id="262" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_s, label %10, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="263" st_id="13" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:20  %buffer_V_addr_read_3 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_3"/></StgValue>
</operation>

<operation id="264" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:49  %tmp_23 = or i15 %tmp_98, 11

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="265" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:50  %tmp_23_cast = zext i15 %tmp_23 to i32

]]></Node>
<StgValue><ssdm name="tmp_23_cast"/></StgValue>
</operation>

<operation id="266" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:53  %tmp_25 = or i15 %tmp_98, 12

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="267" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:54  %tmp_25_cast = zext i15 %tmp_25 to i32

]]></Node>
<StgValue><ssdm name="tmp_25_cast"/></StgValue>
</operation>

<operation id="268" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:57  %tmp_27 = or i15 %tmp_98, 13

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="269" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:58  %tmp_27_cast = zext i15 %tmp_27 to i32

]]></Node>
<StgValue><ssdm name="tmp_27_cast"/></StgValue>
</operation>

<operation id="270" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:61  %tmp_29 = or i15 %tmp_98, 14

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="271" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:62  %tmp_29_cast = zext i15 %tmp_29 to i32

]]></Node>
<StgValue><ssdm name="tmp_29_cast"/></StgValue>
</operation>

<operation id="272" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:65  %tmp_31 = or i15 %tmp_98, 15

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="273" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:66  %tmp_31_cast = zext i15 %tmp_31 to i32

]]></Node>
<StgValue><ssdm name="tmp_31_cast"/></StgValue>
</operation>

<operation id="274" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:69  %tmp_33 = or i15 %tmp_98, 16

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="275" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:70  %tmp_33_cast = zext i15 %tmp_33 to i32

]]></Node>
<StgValue><ssdm name="tmp_33_cast"/></StgValue>
</operation>

<operation id="276" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:73  %tmp_35 = or i15 %tmp_98, 17

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="277" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:74  %tmp_35_cast = zext i15 %tmp_35 to i32

]]></Node>
<StgValue><ssdm name="tmp_35_cast"/></StgValue>
</operation>

<operation id="278" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:77  %tmp_37 = or i15 %tmp_98, 18

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="279" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:78  %tmp_37_cast = zext i15 %tmp_37 to i32

]]></Node>
<StgValue><ssdm name="tmp_37_cast"/></StgValue>
</operation>

<operation id="280" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:81  %tmp_39 = or i15 %tmp_98, 19

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="281" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:82  %tmp_39_cast = zext i15 %tmp_39 to i32

]]></Node>
<StgValue><ssdm name="tmp_39_cast"/></StgValue>
</operation>

<operation id="282" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:85  %tmp_41 = or i15 %tmp_98, 20

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="283" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:86  %tmp_41_cast = zext i15 %tmp_41 to i32

]]></Node>
<StgValue><ssdm name="tmp_41_cast"/></StgValue>
</operation>

<operation id="284" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:89  %tmp_43 = or i15 %tmp_98, 21

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="285" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:90  %tmp_43_cast = zext i15 %tmp_43 to i32

]]></Node>
<StgValue><ssdm name="tmp_43_cast"/></StgValue>
</operation>

<operation id="286" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:93  %tmp_45 = or i15 %tmp_98, 22

]]></Node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="287" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:94  %tmp_45_cast = zext i15 %tmp_45 to i32

]]></Node>
<StgValue><ssdm name="tmp_45_cast"/></StgValue>
</operation>

<operation id="288" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:97  %tmp_47 = or i15 %tmp_98, 23

]]></Node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="289" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:98  %tmp_47_cast = zext i15 %tmp_47 to i32

]]></Node>
<StgValue><ssdm name="tmp_47_cast"/></StgValue>
</operation>

<operation id="290" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:101  %tmp_49 = or i15 %tmp_98, 24

]]></Node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="291" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:102  %tmp_49_cast = zext i15 %tmp_49 to i32

]]></Node>
<StgValue><ssdm name="tmp_49_cast"/></StgValue>
</operation>

<operation id="292" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:105  %tmp_51 = or i15 %tmp_98, 25

]]></Node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>

<operation id="293" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:106  %tmp_51_cast = zext i15 %tmp_51 to i32

]]></Node>
<StgValue><ssdm name="tmp_51_cast"/></StgValue>
</operation>

<operation id="294" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:109  %tmp_53 = or i15 %tmp_98, 26

]]></Node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="295" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:110  %tmp_53_cast = zext i15 %tmp_53 to i32

]]></Node>
<StgValue><ssdm name="tmp_53_cast"/></StgValue>
</operation>

<operation id="296" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:113  %tmp_55 = or i15 %tmp_98, 27

]]></Node>
<StgValue><ssdm name="tmp_55"/></StgValue>
</operation>

<operation id="297" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:114  %tmp_55_cast = zext i15 %tmp_55 to i32

]]></Node>
<StgValue><ssdm name="tmp_55_cast"/></StgValue>
</operation>

<operation id="298" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:117  %tmp_57 = or i15 %tmp_98, 28

]]></Node>
<StgValue><ssdm name="tmp_57"/></StgValue>
</operation>

<operation id="299" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:118  %tmp_57_cast = zext i15 %tmp_57 to i32

]]></Node>
<StgValue><ssdm name="tmp_57_cast"/></StgValue>
</operation>

<operation id="300" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:121  %tmp_59 = or i15 %tmp_98, 29

]]></Node>
<StgValue><ssdm name="tmp_59"/></StgValue>
</operation>

<operation id="301" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:122  %tmp_59_cast = zext i15 %tmp_59 to i32

]]></Node>
<StgValue><ssdm name="tmp_59_cast"/></StgValue>
</operation>

<operation id="302" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:125  %tmp_61 = or i15 %tmp_98, 30

]]></Node>
<StgValue><ssdm name="tmp_61"/></StgValue>
</operation>

<operation id="303" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:126  %tmp_61_cast = zext i15 %tmp_61 to i32

]]></Node>
<StgValue><ssdm name="tmp_61_cast"/></StgValue>
</operation>

<operation id="304" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="15" op_0_bw="15" op_1_bw="15">
<![CDATA[
burst.rd.header.0:129  %tmp_63 = or i15 %tmp_98, 31

]]></Node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="305" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="32" op_0_bw="15">
<![CDATA[
burst.rd.header.0:130  %tmp_63_cast = zext i15 %tmp_63 to i32

]]></Node>
<StgValue><ssdm name="tmp_63_cast"/></StgValue>
</operation>

<operation id="306" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
burst.rd.header.0:134  %tmp_65 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="307" st_id="13" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  %temp_V = call fastcc i128 @aestest(i128 %counter_V, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V"/></StgValue>
</operation>

<operation id="308" st_id="13" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:2  %r_V = xor i128 %buffer_V_addr_read, %temp_V

]]></Node>
<StgValue><ssdm name="r_V"/></StgValue>
</operation>

<operation id="309" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %buffer_temp_out_V_ad_32 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_1

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_32"/></StgValue>
</operation>

<operation id="310" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:4  store i128 %r_V, i128* %buffer_temp_out_V_ad_32, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="311" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:5  %empty_5 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_65)

]]></Node>
<StgValue><ssdm name="empty_5"/></StgValue>
</operation>

<operation id="312" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="591">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:6  %tmp_67 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="313" st_id="13" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="314" st_id="13" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="315" st_id="13" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="316" st_id="13" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="317" st_id="13" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="318" st_id="13" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="319" st_id="13" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="320" st_id="13" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="321" st_id="13" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="322" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_9_cast = zext i15 %tmp_21 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_9_cast"/></StgValue>
</operation>

<operation id="323" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_s = add i128 %tmp_8_9_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_s"/></StgValue>
</operation>

<operation id="324" st_id="13" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="325" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_10 = icmp ult i32 %tmp_23_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_10"/></StgValue>
</operation>

<operation id="326" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_10, label %11, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="327" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_11 = icmp ult i32 %tmp_25_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_11"/></StgValue>
</operation>

<operation id="328" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_11, label %12, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="329" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_12 = icmp ult i32 %tmp_27_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_12"/></StgValue>
</operation>

<operation id="330" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_12, label %13, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="331" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_13 = icmp ult i32 %tmp_29_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_13"/></StgValue>
</operation>

<operation id="332" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_13, label %14, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="333" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_14 = icmp ult i32 %tmp_31_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_14"/></StgValue>
</operation>

<operation id="334" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="359" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_14, label %15, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="335" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_15 = icmp ult i32 %tmp_33_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_15"/></StgValue>
</operation>

<operation id="336" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_15, label %16, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="337" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_16 = icmp ult i32 %tmp_35_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_16"/></StgValue>
</operation>

<operation id="338" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_16, label %17, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="339" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_17 = icmp ult i32 %tmp_37_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_17"/></StgValue>
</operation>

<operation id="340" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_17, label %18, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="341" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_18 = icmp ult i32 %tmp_39_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_18"/></StgValue>
</operation>

<operation id="342" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_18, label %19, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="343" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_19 = icmp ult i32 %tmp_41_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_19"/></StgValue>
</operation>

<operation id="344" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_19, label %20, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="345" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_20 = icmp ult i32 %tmp_43_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_20"/></StgValue>
</operation>

<operation id="346" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_20, label %21, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="347" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_21 = icmp ult i32 %tmp_45_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_21"/></StgValue>
</operation>

<operation id="348" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_21, label %22, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="349" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_22 = icmp ult i32 %tmp_47_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_22"/></StgValue>
</operation>

<operation id="350" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_22, label %23, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="351" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_23 = icmp ult i32 %tmp_49_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_23"/></StgValue>
</operation>

<operation id="352" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_23, label %24, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="353" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_24 = icmp ult i32 %tmp_51_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_24"/></StgValue>
</operation>

<operation id="354" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_24, label %25, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="355" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="479" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_25 = icmp ult i32 %tmp_53_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_25"/></StgValue>
</operation>

<operation id="356" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_25, label %26, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="357" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_26 = icmp ult i32 %tmp_55_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_26"/></StgValue>
</operation>

<operation id="358" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_26, label %27, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="359" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_27 = icmp ult i32 %tmp_57_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_27"/></StgValue>
</operation>

<operation id="360" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_27, label %28, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="361" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_28 = icmp ult i32 %tmp_59_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_28"/></StgValue>
</operation>

<operation id="362" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_28, label %29, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="363" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_29 = icmp ult i32 %tmp_61_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_29"/></StgValue>
</operation>

<operation id="364" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_29, label %30, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="365" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:8  %tmp_5_30 = icmp ult i32 %tmp_63_cast, %length_read

]]></Node>
<StgValue><ssdm name="tmp_5_30"/></StgValue>
</operation>

<operation id="366" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp_5_30, label %31, label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="367" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="544" bw="0" op_0_bw="0">
<![CDATA[
:7  br label %burst.wr.body.0

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="368" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:11  %tmp_5 = zext i15 %tmp_4 to i64

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="369" st_id="14" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:24  %buffer_V_addr_read_4 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_4"/></StgValue>
</operation>

<operation id="370" st_id="14" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_1 = call fastcc i128 @aestest(i128 %counter_V_0_1, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_1"/></StgValue>
</operation>

<operation id="371" st_id="14" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_1 = xor i128 %buffer_V_addr_read_1, %temp_V_0_1

]]></Node>
<StgValue><ssdm name="r_V_1"/></StgValue>
</operation>

<operation id="372" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_33 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_5

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_33"/></StgValue>
</operation>

<operation id="373" st_id="14" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_1, i128* %buffer_temp_out_V_ad_33, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="374" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_7 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_67)

]]></Node>
<StgValue><ssdm name="empty_7"/></StgValue>
</operation>

<operation id="375" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="592">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_68 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="376" st_id="14" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="377" st_id="14" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="378" st_id="14" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="379" st_id="14" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="380" st_id="14" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="381" st_id="14" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="382" st_id="14" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="383" st_id="14" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="384" st_id="14" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="385" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_10_cast = zext i15 %tmp_23 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_10_cast"/></StgValue>
</operation>

<operation id="386" st_id="14" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_10 = add i128 %tmp_8_10_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_10"/></StgValue>
</operation>

<operation id="387" st_id="14" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="388" st_id="14" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:0  %buffer_temp_out_V_lo = load i128* %buffer_temp_out_V_ad, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo"/></StgValue>
</operation>

<operation id="389" st_id="14" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
burst.wr.body.0:67  %i = add i16 %i_op_assign, 32

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="390" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:15  %tmp_7 = zext i15 %tmp_6 to i64

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="391" st_id="15" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:28  %buffer_V_addr_read_5 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_5"/></StgValue>
</operation>

<operation id="392" st_id="15" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_2 = call fastcc i128 @aestest(i128 %counter_V_0_2, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_2"/></StgValue>
</operation>

<operation id="393" st_id="15" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_2 = xor i128 %buffer_V_addr_read_2, %temp_V_0_2

]]></Node>
<StgValue><ssdm name="r_V_2"/></StgValue>
</operation>

<operation id="394" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_34 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_7

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_34"/></StgValue>
</operation>

<operation id="395" st_id="15" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_2, i128* %buffer_temp_out_V_ad_34, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="396" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_8 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_68)

]]></Node>
<StgValue><ssdm name="empty_8"/></StgValue>
</operation>

<operation id="397" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="593">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_69 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="398" st_id="15" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="399" st_id="15" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="400" st_id="15" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="401" st_id="15" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="402" st_id="15" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="403" st_id="15" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="404" st_id="15" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="405" st_id="15" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="406" st_id="15" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="407" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_11_cast = zext i15 %tmp_25 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_11_cast"/></StgValue>
</operation>

<operation id="408" st_id="15" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_11 = add i128 %tmp_8_11_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_11"/></StgValue>
</operation>

<operation id="409" st_id="15" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="410" st_id="15" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:0  %buffer_temp_out_V_lo = load i128* %buffer_temp_out_V_ad, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo"/></StgValue>
</operation>

<operation id="411" st_id="15" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:3  %buffer_temp_out_V_lo_1 = load i128* %buffer_temp_out_V_ad_1, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_1"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="412" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:19  %tmp_9 = zext i15 %tmp_8 to i64

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="413" st_id="16" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:32  %buffer_V_addr_read_6 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_6"/></StgValue>
</operation>

<operation id="414" st_id="16" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_3 = call fastcc i128 @aestest(i128 %counter_V_0_3, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_3"/></StgValue>
</operation>

<operation id="415" st_id="16" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_3 = xor i128 %buffer_V_addr_read_3, %temp_V_0_3

]]></Node>
<StgValue><ssdm name="r_V_3"/></StgValue>
</operation>

<operation id="416" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_35 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_9

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_35"/></StgValue>
</operation>

<operation id="417" st_id="16" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_3, i128* %buffer_temp_out_V_ad_35, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="418" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_9 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_69)

]]></Node>
<StgValue><ssdm name="empty_9"/></StgValue>
</operation>

<operation id="419" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="594">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_70 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="420" st_id="16" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="421" st_id="16" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="422" st_id="16" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="423" st_id="16" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="424" st_id="16" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="425" st_id="16" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="426" st_id="16" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="427" st_id="16" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="428" st_id="16" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="429" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_12_cast = zext i15 %tmp_27 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_12_cast"/></StgValue>
</operation>

<operation id="430" st_id="16" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_12 = add i128 %tmp_8_12_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_12"/></StgValue>
</operation>

<operation id="431" st_id="16" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="432" st_id="16" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:3  %buffer_temp_out_V_lo_1 = load i128* %buffer_temp_out_V_ad_1, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_1"/></StgValue>
</operation>

<operation id="433" st_id="16" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:5  %buffer_temp_out_V_lo_2 = load i128* %buffer_temp_out_V_ad_2, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_2"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="434" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:23  %tmp_10 = zext i15 %tmp_s to i64

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="435" st_id="17" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:36  %buffer_V_addr_read_7 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_7"/></StgValue>
</operation>

<operation id="436" st_id="17" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_4 = call fastcc i128 @aestest(i128 %counter_V_0_4, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_4"/></StgValue>
</operation>

<operation id="437" st_id="17" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_4 = xor i128 %buffer_V_addr_read_4, %temp_V_0_4

]]></Node>
<StgValue><ssdm name="r_V_4"/></StgValue>
</operation>

<operation id="438" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_36 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_10

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_36"/></StgValue>
</operation>

<operation id="439" st_id="17" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_4, i128* %buffer_temp_out_V_ad_36, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="440" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_10 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_70)

]]></Node>
<StgValue><ssdm name="empty_10"/></StgValue>
</operation>

<operation id="441" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="595">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_71 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="442" st_id="17" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="443" st_id="17" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="444" st_id="17" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="445" st_id="17" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="446" st_id="17" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="447" st_id="17" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="448" st_id="17" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="449" st_id="17" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="450" st_id="17" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="451" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_13_cast = zext i15 %tmp_29 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_13_cast"/></StgValue>
</operation>

<operation id="452" st_id="17" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_13 = add i128 %tmp_8_13_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_13"/></StgValue>
</operation>

<operation id="453" st_id="17" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="454" st_id="17" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:5  %buffer_temp_out_V_lo_2 = load i128* %buffer_temp_out_V_ad_2, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_2"/></StgValue>
</operation>

<operation id="455" st_id="17" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:7  %buffer_temp_out_V_lo_3 = load i128* %buffer_temp_out_V_ad_3, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_3"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="456" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:27  %tmp_12 = zext i15 %tmp_11 to i64

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="457" st_id="18" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:40  %buffer_V_addr_read_8 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_8"/></StgValue>
</operation>

<operation id="458" st_id="18" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_5 = call fastcc i128 @aestest(i128 %counter_V_0_5, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_5"/></StgValue>
</operation>

<operation id="459" st_id="18" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_5 = xor i128 %buffer_V_addr_read_5, %temp_V_0_5

]]></Node>
<StgValue><ssdm name="r_V_5"/></StgValue>
</operation>

<operation id="460" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_37 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_12

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_37"/></StgValue>
</operation>

<operation id="461" st_id="18" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_5, i128* %buffer_temp_out_V_ad_37, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="462" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_11 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_71)

]]></Node>
<StgValue><ssdm name="empty_11"/></StgValue>
</operation>

<operation id="463" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="596">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_72 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="464" st_id="18" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="465" st_id="18" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="466" st_id="18" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="467" st_id="18" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="468" st_id="18" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="469" st_id="18" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="470" st_id="18" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="471" st_id="18" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="472" st_id="18" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="473" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_14_cast = zext i15 %tmp_31 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_14_cast"/></StgValue>
</operation>

<operation id="474" st_id="18" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_14 = add i128 %tmp_8_14_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_14"/></StgValue>
</operation>

<operation id="475" st_id="18" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="476" st_id="18" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:7  %buffer_temp_out_V_lo_3 = load i128* %buffer_temp_out_V_ad_3, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_3"/></StgValue>
</operation>

<operation id="477" st_id="18" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:9  %buffer_temp_out_V_lo_4 = load i128* %buffer_temp_out_V_ad_4, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_4"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="478" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:31  %tmp_14 = zext i15 %tmp_13 to i64

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="479" st_id="19" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:44  %buffer_V_addr_read_9 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_9"/></StgValue>
</operation>

<operation id="480" st_id="19" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_6 = call fastcc i128 @aestest(i128 %counter_V_0_6, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_6"/></StgValue>
</operation>

<operation id="481" st_id="19" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_6 = xor i128 %buffer_V_addr_read_6, %temp_V_0_6

]]></Node>
<StgValue><ssdm name="r_V_6"/></StgValue>
</operation>

<operation id="482" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_38 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_14

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_38"/></StgValue>
</operation>

<operation id="483" st_id="19" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_6, i128* %buffer_temp_out_V_ad_38, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="484" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_12 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_72)

]]></Node>
<StgValue><ssdm name="empty_12"/></StgValue>
</operation>

<operation id="485" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="597">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_73 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="486" st_id="19" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="487" st_id="19" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="488" st_id="19" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="489" st_id="19" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="490" st_id="19" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="491" st_id="19" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="492" st_id="19" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="493" st_id="19" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="494" st_id="19" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="495" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_15_cast = zext i15 %tmp_33 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_15_cast"/></StgValue>
</operation>

<operation id="496" st_id="19" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_15 = add i128 %tmp_8_15_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_15"/></StgValue>
</operation>

<operation id="497" st_id="19" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="498" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:9  %buffer_temp_out_V_lo_4 = load i128* %buffer_temp_out_V_ad_4, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_4"/></StgValue>
</operation>

<operation id="499" st_id="19" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:11  %buffer_temp_out_V_lo_5 = load i128* %buffer_temp_out_V_ad_5, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_5"/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="500" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:35  %tmp_16 = zext i15 %tmp_15 to i64

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="501" st_id="20" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:48  %buffer_V_addr_read_10 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_10"/></StgValue>
</operation>

<operation id="502" st_id="20" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_7 = call fastcc i128 @aestest(i128 %counter_V_0_7, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_7"/></StgValue>
</operation>

<operation id="503" st_id="20" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_7 = xor i128 %buffer_V_addr_read_7, %temp_V_0_7

]]></Node>
<StgValue><ssdm name="r_V_7"/></StgValue>
</operation>

<operation id="504" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_39 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_16

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_39"/></StgValue>
</operation>

<operation id="505" st_id="20" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_7, i128* %buffer_temp_out_V_ad_39, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="506" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_13 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_73)

]]></Node>
<StgValue><ssdm name="empty_13"/></StgValue>
</operation>

<operation id="507" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="598">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_74 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="508" st_id="20" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="509" st_id="20" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="510" st_id="20" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="511" st_id="20" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="512" st_id="20" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="513" st_id="20" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="514" st_id="20" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="515" st_id="20" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="516" st_id="20" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="517" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_16_cast = zext i15 %tmp_35 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_16_cast"/></StgValue>
</operation>

<operation id="518" st_id="20" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_16 = add i128 %tmp_8_16_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_16"/></StgValue>
</operation>

<operation id="519" st_id="20" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="520" st_id="20" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:11  %buffer_temp_out_V_lo_5 = load i128* %buffer_temp_out_V_ad_5, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_5"/></StgValue>
</operation>

<operation id="521" st_id="20" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:13  %buffer_temp_out_V_lo_6 = load i128* %buffer_temp_out_V_ad_6, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_6"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="522" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:39  %tmp_18 = zext i15 %tmp_17 to i64

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="523" st_id="21" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:52  %buffer_V_addr_read_11 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_11"/></StgValue>
</operation>

<operation id="524" st_id="21" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_8 = call fastcc i128 @aestest(i128 %counter_V_0_8, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_8"/></StgValue>
</operation>

<operation id="525" st_id="21" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_8 = xor i128 %buffer_V_addr_read_8, %temp_V_0_8

]]></Node>
<StgValue><ssdm name="r_V_8"/></StgValue>
</operation>

<operation id="526" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_40 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_18

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_40"/></StgValue>
</operation>

<operation id="527" st_id="21" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_8, i128* %buffer_temp_out_V_ad_40, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="528" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_14 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_74)

]]></Node>
<StgValue><ssdm name="empty_14"/></StgValue>
</operation>

<operation id="529" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="599">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_75 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="530" st_id="21" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="531" st_id="21" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="532" st_id="21" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="533" st_id="21" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="534" st_id="21" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="535" st_id="21" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="536" st_id="21" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="537" st_id="21" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="538" st_id="21" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="539" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_17_cast = zext i15 %tmp_37 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_17_cast"/></StgValue>
</operation>

<operation id="540" st_id="21" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_17 = add i128 %tmp_8_17_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_17"/></StgValue>
</operation>

<operation id="541" st_id="21" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="542" st_id="21" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:13  %buffer_temp_out_V_lo_6 = load i128* %buffer_temp_out_V_ad_6, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_6"/></StgValue>
</operation>

<operation id="543" st_id="21" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:15  %buffer_temp_out_V_lo_7 = load i128* %buffer_temp_out_V_ad_7, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_7"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="544" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:43  %tmp_20 = zext i15 %tmp_19 to i64

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="545" st_id="22" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:56  %buffer_V_addr_read_12 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_12"/></StgValue>
</operation>

<operation id="546" st_id="22" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_9 = call fastcc i128 @aestest(i128 %counter_V_0_9, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_9"/></StgValue>
</operation>

<operation id="547" st_id="22" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_9 = xor i128 %buffer_V_addr_read_9, %temp_V_0_9

]]></Node>
<StgValue><ssdm name="r_V_9"/></StgValue>
</operation>

<operation id="548" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_41 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_20

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_41"/></StgValue>
</operation>

<operation id="549" st_id="22" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_9, i128* %buffer_temp_out_V_ad_41, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="550" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_15 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_75)

]]></Node>
<StgValue><ssdm name="empty_15"/></StgValue>
</operation>

<operation id="551" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="600">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_76 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="552" st_id="22" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="553" st_id="22" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="554" st_id="22" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="555" st_id="22" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="556" st_id="22" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="557" st_id="22" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="558" st_id="22" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="559" st_id="22" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="560" st_id="22" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="561" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_18_cast = zext i15 %tmp_39 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_18_cast"/></StgValue>
</operation>

<operation id="562" st_id="22" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_18 = add i128 %tmp_8_18_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_18"/></StgValue>
</operation>

<operation id="563" st_id="22" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="564" st_id="22" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:15  %buffer_temp_out_V_lo_7 = load i128* %buffer_temp_out_V_ad_7, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_7"/></StgValue>
</operation>

<operation id="565" st_id="22" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:17  %buffer_temp_out_V_lo_8 = load i128* %buffer_temp_out_V_ad_8, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_8"/></StgValue>
</operation>
</state>

<state id="23" st_id="23">

<operation id="566" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:47  %tmp_22 = zext i15 %tmp_21 to i64

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="567" st_id="23" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:60  %buffer_V_addr_read_13 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_13"/></StgValue>
</operation>

<operation id="568" st_id="23" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_s = call fastcc i128 @aestest(i128 %counter_V_0_s, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_s"/></StgValue>
</operation>

<operation id="569" st_id="23" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_s = xor i128 %buffer_V_addr_read_10, %temp_V_0_s

]]></Node>
<StgValue><ssdm name="r_V_s"/></StgValue>
</operation>

<operation id="570" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_42 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_22

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_42"/></StgValue>
</operation>

<operation id="571" st_id="23" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_s, i128* %buffer_temp_out_V_ad_42, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="572" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_16 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_76)

]]></Node>
<StgValue><ssdm name="empty_16"/></StgValue>
</operation>

<operation id="573" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="601">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_77 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="574" st_id="23" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="575" st_id="23" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="576" st_id="23" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="577" st_id="23" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="578" st_id="23" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="579" st_id="23" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="580" st_id="23" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="581" st_id="23" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="582" st_id="23" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="583" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_19_cast = zext i15 %tmp_41 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_19_cast"/></StgValue>
</operation>

<operation id="584" st_id="23" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_19 = add i128 %tmp_8_19_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_19"/></StgValue>
</operation>

<operation id="585" st_id="23" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="586" st_id="23" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:17  %buffer_temp_out_V_lo_8 = load i128* %buffer_temp_out_V_ad_8, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_8"/></StgValue>
</operation>

<operation id="587" st_id="23" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:19  %buffer_temp_out_V_lo_9 = load i128* %buffer_temp_out_V_ad_9, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_9"/></StgValue>
</operation>
</state>

<state id="24" st_id="24">

<operation id="588" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:51  %tmp_24 = zext i15 %tmp_23 to i64

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="589" st_id="24" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:64  %buffer_V_addr_read_14 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_14"/></StgValue>
</operation>

<operation id="590" st_id="24" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_10 = call fastcc i128 @aestest(i128 %counter_V_0_10, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_10"/></StgValue>
</operation>

<operation id="591" st_id="24" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_10 = xor i128 %buffer_V_addr_read_11, %temp_V_0_10

]]></Node>
<StgValue><ssdm name="r_V_10"/></StgValue>
</operation>

<operation id="592" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_43 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_24

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_43"/></StgValue>
</operation>

<operation id="593" st_id="24" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_10, i128* %buffer_temp_out_V_ad_43, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="594" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_17 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_77)

]]></Node>
<StgValue><ssdm name="empty_17"/></StgValue>
</operation>

<operation id="595" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="602">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_78 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="596" st_id="24" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="597" st_id="24" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="598" st_id="24" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="599" st_id="24" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="600" st_id="24" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="601" st_id="24" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="602" st_id="24" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="603" st_id="24" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="604" st_id="24" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="605" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_20_cast = zext i15 %tmp_43 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_20_cast"/></StgValue>
</operation>

<operation id="606" st_id="24" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_20 = add i128 %tmp_8_20_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_20"/></StgValue>
</operation>

<operation id="607" st_id="24" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="608" st_id="24" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:19  %buffer_temp_out_V_lo_9 = load i128* %buffer_temp_out_V_ad_9, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_9"/></StgValue>
</operation>

<operation id="609" st_id="24" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:21  %buffer_temp_out_V_lo_10 = load i128* %buffer_temp_out_V_ad_10, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_10"/></StgValue>
</operation>
</state>

<state id="25" st_id="25">

<operation id="610" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:55  %tmp_26 = zext i15 %tmp_25 to i64

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="611" st_id="25" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:68  %buffer_V_addr_read_15 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_15"/></StgValue>
</operation>

<operation id="612" st_id="25" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_11 = call fastcc i128 @aestest(i128 %counter_V_0_11, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_11"/></StgValue>
</operation>

<operation id="613" st_id="25" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_11 = xor i128 %buffer_V_addr_read_12, %temp_V_0_11

]]></Node>
<StgValue><ssdm name="r_V_11"/></StgValue>
</operation>

<operation id="614" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_44 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_26

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_44"/></StgValue>
</operation>

<operation id="615" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_11, i128* %buffer_temp_out_V_ad_44, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="616" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_18 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_78)

]]></Node>
<StgValue><ssdm name="empty_18"/></StgValue>
</operation>

<operation id="617" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="603">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_79 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="618" st_id="25" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="619" st_id="25" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="620" st_id="25" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="621" st_id="25" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="622" st_id="25" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="623" st_id="25" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="624" st_id="25" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="625" st_id="25" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="626" st_id="25" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="627" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_21_cast = zext i15 %tmp_45 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_21_cast"/></StgValue>
</operation>

<operation id="628" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_21 = add i128 %tmp_8_21_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_21"/></StgValue>
</operation>

<operation id="629" st_id="25" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="630" st_id="25" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:21  %buffer_temp_out_V_lo_10 = load i128* %buffer_temp_out_V_ad_10, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_10"/></StgValue>
</operation>

<operation id="631" st_id="25" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:23  %buffer_temp_out_V_lo_11 = load i128* %buffer_temp_out_V_ad_11, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_11"/></StgValue>
</operation>
</state>

<state id="26" st_id="26">

<operation id="632" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:59  %tmp_28 = zext i15 %tmp_27 to i64

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="633" st_id="26" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:72  %buffer_V_addr_read_16 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_16"/></StgValue>
</operation>

<operation id="634" st_id="26" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_12 = call fastcc i128 @aestest(i128 %counter_V_0_12, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_12"/></StgValue>
</operation>

<operation id="635" st_id="26" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_12 = xor i128 %buffer_V_addr_read_13, %temp_V_0_12

]]></Node>
<StgValue><ssdm name="r_V_12"/></StgValue>
</operation>

<operation id="636" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_45 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_28

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_45"/></StgValue>
</operation>

<operation id="637" st_id="26" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_12, i128* %buffer_temp_out_V_ad_45, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="638" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_19 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_79)

]]></Node>
<StgValue><ssdm name="empty_19"/></StgValue>
</operation>

<operation id="639" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="604">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_80 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="640" st_id="26" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="641" st_id="26" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="642" st_id="26" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="643" st_id="26" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="644" st_id="26" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="645" st_id="26" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="646" st_id="26" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="647" st_id="26" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="648" st_id="26" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="649" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_22_cast = zext i15 %tmp_47 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_22_cast"/></StgValue>
</operation>

<operation id="650" st_id="26" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_22 = add i128 %tmp_8_22_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_22"/></StgValue>
</operation>

<operation id="651" st_id="26" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="652" st_id="26" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:23  %buffer_temp_out_V_lo_11 = load i128* %buffer_temp_out_V_ad_11, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_11"/></StgValue>
</operation>

<operation id="653" st_id="26" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:25  %buffer_temp_out_V_lo_12 = load i128* %buffer_temp_out_V_ad_12, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_12"/></StgValue>
</operation>
</state>

<state id="27" st_id="27">

<operation id="654" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:63  %tmp_30 = zext i15 %tmp_29 to i64

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="655" st_id="27" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:76  %buffer_V_addr_read_17 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_17"/></StgValue>
</operation>

<operation id="656" st_id="27" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_13 = call fastcc i128 @aestest(i128 %counter_V_0_13, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_13"/></StgValue>
</operation>

<operation id="657" st_id="27" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_13 = xor i128 %buffer_V_addr_read_14, %temp_V_0_13

]]></Node>
<StgValue><ssdm name="r_V_13"/></StgValue>
</operation>

<operation id="658" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_46 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_30

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_46"/></StgValue>
</operation>

<operation id="659" st_id="27" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_13, i128* %buffer_temp_out_V_ad_46, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="660" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_20 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_80)

]]></Node>
<StgValue><ssdm name="empty_20"/></StgValue>
</operation>

<operation id="661" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="605">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_81 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="662" st_id="27" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="663" st_id="27" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="664" st_id="27" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="665" st_id="27" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="666" st_id="27" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="667" st_id="27" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="668" st_id="27" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="669" st_id="27" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="670" st_id="27" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="671" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_23_cast = zext i15 %tmp_49 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_23_cast"/></StgValue>
</operation>

<operation id="672" st_id="27" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_23 = add i128 %tmp_8_23_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_23"/></StgValue>
</operation>

<operation id="673" st_id="27" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="674" st_id="27" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:25  %buffer_temp_out_V_lo_12 = load i128* %buffer_temp_out_V_ad_12, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_12"/></StgValue>
</operation>

<operation id="675" st_id="27" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:27  %buffer_temp_out_V_lo_13 = load i128* %buffer_temp_out_V_ad_13, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_13"/></StgValue>
</operation>
</state>

<state id="28" st_id="28">

<operation id="676" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:67  %tmp_32 = zext i15 %tmp_31 to i64

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="677" st_id="28" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:80  %buffer_V_addr_read_18 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_18"/></StgValue>
</operation>

<operation id="678" st_id="28" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_14 = call fastcc i128 @aestest(i128 %counter_V_0_14, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_14"/></StgValue>
</operation>

<operation id="679" st_id="28" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_14 = xor i128 %buffer_V_addr_read_15, %temp_V_0_14

]]></Node>
<StgValue><ssdm name="r_V_14"/></StgValue>
</operation>

<operation id="680" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="365" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_47 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_32

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_47"/></StgValue>
</operation>

<operation id="681" st_id="28" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_14, i128* %buffer_temp_out_V_ad_47, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="682" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_21 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_81)

]]></Node>
<StgValue><ssdm name="empty_21"/></StgValue>
</operation>

<operation id="683" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="606">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_82 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="684" st_id="28" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="685" st_id="28" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="686" st_id="28" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="687" st_id="28" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="688" st_id="28" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="689" st_id="28" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="690" st_id="28" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="691" st_id="28" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="692" st_id="28" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="693" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_24_cast = zext i15 %tmp_51 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_24_cast"/></StgValue>
</operation>

<operation id="694" st_id="28" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="472" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_24 = add i128 %tmp_8_24_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_24"/></StgValue>
</operation>

<operation id="695" st_id="28" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="696" st_id="28" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:27  %buffer_temp_out_V_lo_13 = load i128* %buffer_temp_out_V_ad_13, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_13"/></StgValue>
</operation>

<operation id="697" st_id="28" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:29  %buffer_temp_out_V_lo_14 = load i128* %buffer_temp_out_V_ad_14, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_14"/></StgValue>
</operation>
</state>

<state id="29" st_id="29">

<operation id="698" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:71  %tmp_34 = zext i15 %tmp_33 to i64

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="699" st_id="29" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:84  %buffer_V_addr_read_19 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_19"/></StgValue>
</operation>

<operation id="700" st_id="29" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_15 = call fastcc i128 @aestest(i128 %counter_V_0_15, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_15"/></StgValue>
</operation>

<operation id="701" st_id="29" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="375" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_15 = xor i128 %buffer_V_addr_read_16, %temp_V_0_15

]]></Node>
<StgValue><ssdm name="r_V_15"/></StgValue>
</operation>

<operation id="702" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_48 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_34

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_48"/></StgValue>
</operation>

<operation id="703" st_id="29" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_15, i128* %buffer_temp_out_V_ad_48, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="704" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_22 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_82)

]]></Node>
<StgValue><ssdm name="empty_22"/></StgValue>
</operation>

<operation id="705" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="607">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_83 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="706" st_id="29" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="707" st_id="29" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="708" st_id="29" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="709" st_id="29" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="710" st_id="29" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="711" st_id="29" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="712" st_id="29" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="713" st_id="29" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="714" st_id="29" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="715" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="482" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_25_cast = zext i15 %tmp_53 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_25_cast"/></StgValue>
</operation>

<operation id="716" st_id="29" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_25 = add i128 %tmp_8_25_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_25"/></StgValue>
</operation>

<operation id="717" st_id="29" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="718" st_id="29" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:29  %buffer_temp_out_V_lo_14 = load i128* %buffer_temp_out_V_ad_14, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_14"/></StgValue>
</operation>

<operation id="719" st_id="29" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:31  %buffer_temp_out_V_lo_15 = load i128* %buffer_temp_out_V_ad_15, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_15"/></StgValue>
</operation>
</state>

<state id="30" st_id="30">

<operation id="720" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:75  %tmp_36 = zext i15 %tmp_35 to i64

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="721" st_id="30" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:88  %buffer_V_addr_read_20 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_20"/></StgValue>
</operation>

<operation id="722" st_id="30" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_16 = call fastcc i128 @aestest(i128 %counter_V_0_16, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_16"/></StgValue>
</operation>

<operation id="723" st_id="30" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_16 = xor i128 %buffer_V_addr_read_17, %temp_V_0_16

]]></Node>
<StgValue><ssdm name="r_V_16"/></StgValue>
</operation>

<operation id="724" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_49 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_36

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_49"/></StgValue>
</operation>

<operation id="725" st_id="30" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_16, i128* %buffer_temp_out_V_ad_49, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="726" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_23 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_83)

]]></Node>
<StgValue><ssdm name="empty_23"/></StgValue>
</operation>

<operation id="727" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="608">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_84 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="728" st_id="30" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="729" st_id="30" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="730" st_id="30" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="731" st_id="30" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="732" st_id="30" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="733" st_id="30" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="734" st_id="30" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="735" st_id="30" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="736" st_id="30" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="737" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_26_cast = zext i15 %tmp_55 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_26_cast"/></StgValue>
</operation>

<operation id="738" st_id="30" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_26 = add i128 %tmp_8_26_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_26"/></StgValue>
</operation>

<operation id="739" st_id="30" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="740" st_id="30" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:31  %buffer_temp_out_V_lo_15 = load i128* %buffer_temp_out_V_ad_15, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_15"/></StgValue>
</operation>

<operation id="741" st_id="30" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:33  %buffer_temp_out_V_lo_16 = load i128* %buffer_temp_out_V_ad_16, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_16"/></StgValue>
</operation>
</state>

<state id="31" st_id="31">

<operation id="742" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:79  %tmp_38 = zext i15 %tmp_37 to i64

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="743" st_id="31" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:92  %buffer_V_addr_read_21 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_21"/></StgValue>
</operation>

<operation id="744" st_id="31" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_17 = call fastcc i128 @aestest(i128 %counter_V_0_17, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_17"/></StgValue>
</operation>

<operation id="745" st_id="31" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_17 = xor i128 %buffer_V_addr_read_18, %temp_V_0_17

]]></Node>
<StgValue><ssdm name="r_V_17"/></StgValue>
</operation>

<operation id="746" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_50 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_38

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_50"/></StgValue>
</operation>

<operation id="747" st_id="31" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_17, i128* %buffer_temp_out_V_ad_50, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="748" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_24 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_84)

]]></Node>
<StgValue><ssdm name="empty_24"/></StgValue>
</operation>

<operation id="749" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="609">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_85 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="750" st_id="31" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="751" st_id="31" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="752" st_id="31" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="753" st_id="31" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="754" st_id="31" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="755" st_id="31" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="756" st_id="31" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="757" st_id="31" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="758" st_id="31" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="759" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_27_cast = zext i15 %tmp_57 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_27_cast"/></StgValue>
</operation>

<operation id="760" st_id="31" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="505" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_27 = add i128 %tmp_8_27_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_27"/></StgValue>
</operation>

<operation id="761" st_id="31" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="762" st_id="31" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:33  %buffer_temp_out_V_lo_16 = load i128* %buffer_temp_out_V_ad_16, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_16"/></StgValue>
</operation>

<operation id="763" st_id="31" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:35  %buffer_temp_out_V_lo_17 = load i128* %buffer_temp_out_V_ad_17, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_17"/></StgValue>
</operation>
</state>

<state id="32" st_id="32">

<operation id="764" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:83  %tmp_40 = zext i15 %tmp_39 to i64

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="765" st_id="32" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:96  %buffer_V_addr_read_22 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_22"/></StgValue>
</operation>

<operation id="766" st_id="32" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_18 = call fastcc i128 @aestest(i128 %counter_V_0_18, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_18"/></StgValue>
</operation>

<operation id="767" st_id="32" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_18 = xor i128 %buffer_V_addr_read_19, %temp_V_0_18

]]></Node>
<StgValue><ssdm name="r_V_18"/></StgValue>
</operation>

<operation id="768" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_51 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_40

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_51"/></StgValue>
</operation>

<operation id="769" st_id="32" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_18, i128* %buffer_temp_out_V_ad_51, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="770" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_25 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_85)

]]></Node>
<StgValue><ssdm name="empty_25"/></StgValue>
</operation>

<operation id="771" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="610">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_86 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="772" st_id="32" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="773" st_id="32" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="774" st_id="32" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="775" st_id="32" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="776" st_id="32" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="777" st_id="32" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="778" st_id="32" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="779" st_id="32" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="780" st_id="32" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="781" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="515" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_28_cast = zext i15 %tmp_59 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_28_cast"/></StgValue>
</operation>

<operation id="782" st_id="32" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_28 = add i128 %tmp_8_28_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_28"/></StgValue>
</operation>

<operation id="783" st_id="32" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="784" st_id="32" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:35  %buffer_temp_out_V_lo_17 = load i128* %buffer_temp_out_V_ad_17, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_17"/></StgValue>
</operation>

<operation id="785" st_id="32" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:37  %buffer_temp_out_V_lo_18 = load i128* %buffer_temp_out_V_ad_18, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_18"/></StgValue>
</operation>
</state>

<state id="33" st_id="33">

<operation id="786" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:87  %tmp_42 = zext i15 %tmp_41 to i64

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="787" st_id="33" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:100  %buffer_V_addr_read_23 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_23"/></StgValue>
</operation>

<operation id="788" st_id="33" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_19 = call fastcc i128 @aestest(i128 %counter_V_0_19, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_19"/></StgValue>
</operation>

<operation id="789" st_id="33" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_19 = xor i128 %buffer_V_addr_read_20, %temp_V_0_19

]]></Node>
<StgValue><ssdm name="r_V_19"/></StgValue>
</operation>

<operation id="790" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_52 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_42

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_52"/></StgValue>
</operation>

<operation id="791" st_id="33" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_19, i128* %buffer_temp_out_V_ad_52, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="792" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_26 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_86)

]]></Node>
<StgValue><ssdm name="empty_26"/></StgValue>
</operation>

<operation id="793" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="611">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_87 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="794" st_id="33" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="795" st_id="33" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="796" st_id="33" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="797" st_id="33" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="798" st_id="33" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="799" st_id="33" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="800" st_id="33" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="801" st_id="33" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="802" st_id="33" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="803" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_29_cast = zext i15 %tmp_61 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_29_cast"/></StgValue>
</operation>

<operation id="804" st_id="33" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_29 = add i128 %tmp_8_29_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_29"/></StgValue>
</operation>

<operation id="805" st_id="33" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="806" st_id="33" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:37  %buffer_temp_out_V_lo_18 = load i128* %buffer_temp_out_V_ad_18, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_18"/></StgValue>
</operation>

<operation id="807" st_id="33" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:39  %buffer_temp_out_V_lo_19 = load i128* %buffer_temp_out_V_ad_19, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_19"/></StgValue>
</operation>
</state>

<state id="34" st_id="34">

<operation id="808" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:91  %tmp_44 = zext i15 %tmp_43 to i64

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="809" st_id="34" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:104  %buffer_V_addr_read_24 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_24"/></StgValue>
</operation>

<operation id="810" st_id="34" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_20 = call fastcc i128 @aestest(i128 %counter_V_0_20, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_20"/></StgValue>
</operation>

<operation id="811" st_id="34" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_20 = xor i128 %buffer_V_addr_read_21, %temp_V_0_20

]]></Node>
<StgValue><ssdm name="r_V_20"/></StgValue>
</operation>

<operation id="812" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_53 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_44

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_53"/></StgValue>
</operation>

<operation id="813" st_id="34" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_20, i128* %buffer_temp_out_V_ad_53, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="814" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_27 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_87)

]]></Node>
<StgValue><ssdm name="empty_27"/></StgValue>
</operation>

<operation id="815" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="612">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_88 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="816" st_id="34" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="817" st_id="34" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="818" st_id="34" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="819" st_id="34" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="820" st_id="34" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="821" st_id="34" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="822" st_id="34" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="823" st_id="34" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="824" st_id="34" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="825" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="128" op_0_bw="15">
<![CDATA[
:0  %tmp_8_30_cast = zext i15 %tmp_63 to i128

]]></Node>
<StgValue><ssdm name="tmp_8_30_cast"/></StgValue>
</operation>

<operation id="826" st_id="34" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  %counter_V_0_30 = add i128 %tmp_8_30_cast, %iv_V_read

]]></Node>
<StgValue><ssdm name="counter_V_0_30"/></StgValue>
</operation>

<operation id="827" st_id="34" stage="11" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="828" st_id="34" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:39  %buffer_temp_out_V_lo_19 = load i128* %buffer_temp_out_V_ad_19, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_19"/></StgValue>
</operation>

<operation id="829" st_id="34" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:41  %buffer_temp_out_V_lo_20 = load i128* %buffer_temp_out_V_ad_20, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_20"/></StgValue>
</operation>
</state>

<state id="35" st_id="35">

<operation id="830" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:95  %tmp_46 = zext i15 %tmp_45 to i64

]]></Node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="831" st_id="35" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:108  %buffer_V_addr_read_25 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_25"/></StgValue>
</operation>

<operation id="832" st_id="35" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_21 = call fastcc i128 @aestest(i128 %counter_V_0_21, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_21"/></StgValue>
</operation>

<operation id="833" st_id="35" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_21 = xor i128 %buffer_V_addr_read_22, %temp_V_0_21

]]></Node>
<StgValue><ssdm name="r_V_21"/></StgValue>
</operation>

<operation id="834" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_54 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_46

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_54"/></StgValue>
</operation>

<operation id="835" st_id="35" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_21, i128* %buffer_temp_out_V_ad_54, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="836" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_28 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_88)

]]></Node>
<StgValue><ssdm name="empty_28"/></StgValue>
</operation>

<operation id="837" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="613">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_89 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="838" st_id="35" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="839" st_id="35" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="840" st_id="35" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="841" st_id="35" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="842" st_id="35" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="843" st_id="35" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="844" st_id="35" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="845" st_id="35" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="846" st_id="35" stage="10" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="847" st_id="35" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:41  %buffer_temp_out_V_lo_20 = load i128* %buffer_temp_out_V_ad_20, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_20"/></StgValue>
</operation>

<operation id="848" st_id="35" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:43  %buffer_temp_out_V_lo_21 = load i128* %buffer_temp_out_V_ad_21, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_21"/></StgValue>
</operation>
</state>

<state id="36" st_id="36">

<operation id="849" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:99  %tmp_48 = zext i15 %tmp_47 to i64

]]></Node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="850" st_id="36" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:112  %buffer_V_addr_read_26 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_26"/></StgValue>
</operation>

<operation id="851" st_id="36" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_22 = call fastcc i128 @aestest(i128 %counter_V_0_22, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_22"/></StgValue>
</operation>

<operation id="852" st_id="36" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_22 = xor i128 %buffer_V_addr_read_23, %temp_V_0_22

]]></Node>
<StgValue><ssdm name="r_V_22"/></StgValue>
</operation>

<operation id="853" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_55 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_48

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_55"/></StgValue>
</operation>

<operation id="854" st_id="36" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_22, i128* %buffer_temp_out_V_ad_55, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="855" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_29 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_89)

]]></Node>
<StgValue><ssdm name="empty_29"/></StgValue>
</operation>

<operation id="856" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="614">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_90 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_90"/></StgValue>
</operation>

<operation id="857" st_id="36" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="858" st_id="36" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="859" st_id="36" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="860" st_id="36" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="861" st_id="36" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="862" st_id="36" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="863" st_id="36" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="864" st_id="36" stage="9" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="865" st_id="36" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:43  %buffer_temp_out_V_lo_21 = load i128* %buffer_temp_out_V_ad_21, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_21"/></StgValue>
</operation>

<operation id="866" st_id="36" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:45  %buffer_temp_out_V_lo_22 = load i128* %buffer_temp_out_V_ad_22, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_22"/></StgValue>
</operation>
</state>

<state id="37" st_id="37">

<operation id="867" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:103  %tmp_50 = zext i15 %tmp_49 to i64

]]></Node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="868" st_id="37" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:116  %buffer_V_addr_read_27 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_27"/></StgValue>
</operation>

<operation id="869" st_id="37" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_23 = call fastcc i128 @aestest(i128 %counter_V_0_23, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_23"/></StgValue>
</operation>

<operation id="870" st_id="37" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_23 = xor i128 %buffer_V_addr_read_24, %temp_V_0_23

]]></Node>
<StgValue><ssdm name="r_V_23"/></StgValue>
</operation>

<operation id="871" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_56 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_50

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_56"/></StgValue>
</operation>

<operation id="872" st_id="37" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_23, i128* %buffer_temp_out_V_ad_56, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="873" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_30 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_90)

]]></Node>
<StgValue><ssdm name="empty_30"/></StgValue>
</operation>

<operation id="874" st_id="37" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="615">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_91 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="875" st_id="37" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="876" st_id="37" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="877" st_id="37" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="878" st_id="37" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="879" st_id="37" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="880" st_id="37" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="881" st_id="37" stage="8" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="882" st_id="37" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:45  %buffer_temp_out_V_lo_22 = load i128* %buffer_temp_out_V_ad_22, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_22"/></StgValue>
</operation>

<operation id="883" st_id="37" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:47  %buffer_temp_out_V_lo_23 = load i128* %buffer_temp_out_V_ad_23, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_23"/></StgValue>
</operation>
</state>

<state id="38" st_id="38">

<operation id="884" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:107  %tmp_52 = zext i15 %tmp_51 to i64

]]></Node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="885" st_id="38" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:120  %buffer_V_addr_read_28 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_28"/></StgValue>
</operation>

<operation id="886" st_id="38" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_24 = call fastcc i128 @aestest(i128 %counter_V_0_24, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_24"/></StgValue>
</operation>

<operation id="887" st_id="38" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_24 = xor i128 %buffer_V_addr_read_25, %temp_V_0_24

]]></Node>
<StgValue><ssdm name="r_V_24"/></StgValue>
</operation>

<operation id="888" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="475" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_57 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_52

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_57"/></StgValue>
</operation>

<operation id="889" st_id="38" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_24, i128* %buffer_temp_out_V_ad_57, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="890" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="477" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_31 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_91)

]]></Node>
<StgValue><ssdm name="empty_31"/></StgValue>
</operation>

<operation id="891" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="616">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_92 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="892" st_id="38" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="893" st_id="38" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="894" st_id="38" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="895" st_id="38" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="896" st_id="38" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="897" st_id="38" stage="7" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="898" st_id="38" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:47  %buffer_temp_out_V_lo_23 = load i128* %buffer_temp_out_V_ad_23, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_23"/></StgValue>
</operation>

<operation id="899" st_id="38" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:49  %buffer_temp_out_V_lo_24 = load i128* %buffer_temp_out_V_ad_24, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_24"/></StgValue>
</operation>
</state>

<state id="39" st_id="39">

<operation id="900" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:111  %tmp_54 = zext i15 %tmp_53 to i64

]]></Node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="901" st_id="39" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:124  %buffer_V_addr_read_29 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_29"/></StgValue>
</operation>

<operation id="902" st_id="39" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_25 = call fastcc i128 @aestest(i128 %counter_V_0_25, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_25"/></StgValue>
</operation>

<operation id="903" st_id="39" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="485" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_25 = xor i128 %buffer_V_addr_read_26, %temp_V_0_25

]]></Node>
<StgValue><ssdm name="r_V_25"/></StgValue>
</operation>

<operation id="904" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_58 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_54

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_58"/></StgValue>
</operation>

<operation id="905" st_id="39" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_25, i128* %buffer_temp_out_V_ad_58, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="906" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_32 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_92)

]]></Node>
<StgValue><ssdm name="empty_32"/></StgValue>
</operation>

<operation id="907" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="617">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_93 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="908" st_id="39" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="909" st_id="39" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="910" st_id="39" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="911" st_id="39" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="912" st_id="39" stage="6" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="913" st_id="39" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:49  %buffer_temp_out_V_lo_24 = load i128* %buffer_temp_out_V_ad_24, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_24"/></StgValue>
</operation>

<operation id="914" st_id="39" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:51  %buffer_temp_out_V_lo_25 = load i128* %buffer_temp_out_V_ad_25, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_25"/></StgValue>
</operation>
</state>

<state id="40" st_id="40">

<operation id="915" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:115  %tmp_56 = zext i15 %tmp_55 to i64

]]></Node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="916" st_id="40" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:128  %buffer_V_addr_read_30 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_30"/></StgValue>
</operation>

<operation id="917" st_id="40" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_26 = call fastcc i128 @aestest(i128 %counter_V_0_26, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_26"/></StgValue>
</operation>

<operation id="918" st_id="40" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_26 = xor i128 %buffer_V_addr_read_27, %temp_V_0_26

]]></Node>
<StgValue><ssdm name="r_V_26"/></StgValue>
</operation>

<operation id="919" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_59 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_56

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_59"/></StgValue>
</operation>

<operation id="920" st_id="40" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_26, i128* %buffer_temp_out_V_ad_59, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="921" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_33 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_93)

]]></Node>
<StgValue><ssdm name="empty_33"/></StgValue>
</operation>

<operation id="922" st_id="40" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="618">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_94 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="923" st_id="40" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="924" st_id="40" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="925" st_id="40" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="926" st_id="40" stage="5" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="927" st_id="40" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:51  %buffer_temp_out_V_lo_25 = load i128* %buffer_temp_out_V_ad_25, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_25"/></StgValue>
</operation>

<operation id="928" st_id="40" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:53  %buffer_temp_out_V_lo_26 = load i128* %buffer_temp_out_V_ad_26, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_26"/></StgValue>
</operation>
</state>

<state id="41" st_id="41">

<operation id="929" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:119  %tmp_58 = zext i15 %tmp_57 to i64

]]></Node>
<StgValue><ssdm name="tmp_58"/></StgValue>
</operation>

<operation id="930" st_id="41" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
burst.rd.header.0:132  %buffer_V_addr_read_31 = call i128 @_ssdm_op_Read.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_read_31"/></StgValue>
</operation>

<operation id="931" st_id="41" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_27 = call fastcc i128 @aestest(i128 %counter_V_0_27, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_27"/></StgValue>
</operation>

<operation id="932" st_id="41" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_27 = xor i128 %buffer_V_addr_read_28, %temp_V_0_27

]]></Node>
<StgValue><ssdm name="r_V_27"/></StgValue>
</operation>

<operation id="933" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_60 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_58

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_60"/></StgValue>
</operation>

<operation id="934" st_id="41" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="509" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_27, i128* %buffer_temp_out_V_ad_60, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="935" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="510" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_34 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_94)

]]></Node>
<StgValue><ssdm name="empty_34"/></StgValue>
</operation>

<operation id="936" st_id="41" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="619">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="511" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_95 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="937" st_id="41" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="938" st_id="41" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="939" st_id="41" stage="4" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="940" st_id="41" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:53  %buffer_temp_out_V_lo_26 = load i128* %buffer_temp_out_V_ad_26, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_26"/></StgValue>
</operation>

<operation id="941" st_id="41" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:55  %buffer_temp_out_V_lo_27 = load i128* %buffer_temp_out_V_ad_27, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_27"/></StgValue>
</operation>
</state>

<state id="42" st_id="42">

<operation id="942" st_id="42" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:123  %tmp_60 = zext i15 %tmp_59 to i64

]]></Node>
<StgValue><ssdm name="tmp_60"/></StgValue>
</operation>

<operation id="943" st_id="42" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_28 = call fastcc i128 @aestest(i128 %counter_V_0_28, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_28"/></StgValue>
</operation>

<operation id="944" st_id="42" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_28 = xor i128 %buffer_V_addr_read_29, %temp_V_0_28

]]></Node>
<StgValue><ssdm name="r_V_28"/></StgValue>
</operation>

<operation id="945" st_id="42" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="519" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_61 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_60

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_61"/></StgValue>
</operation>

<operation id="946" st_id="42" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_28, i128* %buffer_temp_out_V_ad_61, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="947" st_id="42" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="521" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_35 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_95)

]]></Node>
<StgValue><ssdm name="empty_35"/></StgValue>
</operation>

<operation id="948" st_id="42" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="620">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_96 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_96"/></StgValue>
</operation>

<operation id="949" st_id="42" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="950" st_id="42" stage="3" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="951" st_id="42" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
burst.wr.body.0:1  %buffer_V_addr_req35 = call i1 @_ssdm_op_WriteReq.m_axi.i128P(i128* %buffer_V_addr, i32 32)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_req35"/></StgValue>
</operation>

<operation id="952" st_id="42" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:55  %buffer_temp_out_V_lo_27 = load i128* %buffer_temp_out_V_ad_27, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_27"/></StgValue>
</operation>

<operation id="953" st_id="42" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:57  %buffer_temp_out_V_lo_28 = load i128* %buffer_temp_out_V_ad_28, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_28"/></StgValue>
</operation>
</state>

<state id="43" st_id="43">

<operation id="954" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:127  %tmp_62 = zext i15 %tmp_61 to i64

]]></Node>
<StgValue><ssdm name="tmp_62"/></StgValue>
</operation>

<operation id="955" st_id="43" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_29 = call fastcc i128 @aestest(i128 %counter_V_0_29, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_29"/></StgValue>
</operation>

<operation id="956" st_id="43" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_29 = xor i128 %buffer_V_addr_read_30, %temp_V_0_29

]]></Node>
<StgValue><ssdm name="r_V_29"/></StgValue>
</operation>

<operation id="957" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_62 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_62

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_62"/></StgValue>
</operation>

<operation id="958" st_id="43" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_29, i128* %buffer_temp_out_V_ad_62, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="959" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_36 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_96)

]]></Node>
<StgValue><ssdm name="empty_36"/></StgValue>
</operation>

<operation id="960" st_id="43" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="621">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:7  %tmp_97 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str6)

]]></Node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="961" st_id="43" stage="2" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="962" st_id="43" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:2  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="963" st_id="43" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:57  %buffer_temp_out_V_lo_28 = load i128* %buffer_temp_out_V_ad_28, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_28"/></StgValue>
</operation>

<operation id="964" st_id="43" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:59  %buffer_temp_out_V_lo_29 = load i128* %buffer_temp_out_V_ad_29, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_29"/></StgValue>
</operation>
</state>

<state id="44" st_id="44">

<operation id="965" st_id="44" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
burst.rd.header.0:2  %empty = call i32 (...)* @_ssdm_op_SpecLoopTripCount(i64 1024, i64 1024, i64 1024)

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="966" st_id="44" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
burst.rd.header.0:3  %tmp_3 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str5)

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="967" st_id="44" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
burst.rd.header.0:4  call void (...)* @_ssdm_op_SpecPipeline(i32 -1, i32 1, i32 1, i32 0, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="968" st_id="44" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="527">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="64" op_0_bw="15">
<![CDATA[
burst.rd.header.0:131  %tmp_64 = zext i15 %tmp_63 to i64

]]></Node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="969" st_id="44" stage="1" lat="11">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128">
<![CDATA[
:2  %temp_V_0_30 = call fastcc i128 @aestest(i128 %counter_V_0_30, i128 %key_V_read)

]]></Node>
<StgValue><ssdm name="temp_V_0_30"/></StgValue>
</operation>

<operation id="970" st_id="44" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:3  %r_V_30 = xor i128 %buffer_V_addr_read_31, %temp_V_0_30

]]></Node>
<StgValue><ssdm name="r_V_30"/></StgValue>
</operation>

<operation id="971" st_id="44" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="5" op_0_bw="128" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %buffer_temp_out_V_ad_63 = getelementptr [32 x i128]* %buffer_temp_out_V, i64 0, i64 %tmp_64

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_ad_63"/></StgValue>
</operation>

<operation id="972" st_id="44" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="542" bw="0" op_0_bw="128" op_1_bw="5">
<![CDATA[
:5  store i128 %r_V_30, i128* %buffer_temp_out_V_ad_63, align 16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="973" st_id="44" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="622">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_66" val="1"/>
<literal name="tmp_5_1" val="1"/>
<literal name="tmp_5_2" val="1"/>
<literal name="tmp_5_3" val="1"/>
<literal name="tmp_5_4" val="1"/>
<literal name="tmp_5_5" val="1"/>
<literal name="tmp_5_6" val="1"/>
<literal name="tmp_5_7" val="1"/>
<literal name="tmp_5_8" val="1"/>
<literal name="tmp_5_9" val="1"/>
<literal name="tmp_5_s" val="1"/>
<literal name="tmp_5_10" val="1"/>
<literal name="tmp_5_11" val="1"/>
<literal name="tmp_5_12" val="1"/>
<literal name="tmp_5_13" val="1"/>
<literal name="tmp_5_14" val="1"/>
<literal name="tmp_5_15" val="1"/>
<literal name="tmp_5_16" val="1"/>
<literal name="tmp_5_17" val="1"/>
<literal name="tmp_5_18" val="1"/>
<literal name="tmp_5_19" val="1"/>
<literal name="tmp_5_20" val="1"/>
<literal name="tmp_5_21" val="1"/>
<literal name="tmp_5_22" val="1"/>
<literal name="tmp_5_23" val="1"/>
<literal name="tmp_5_24" val="1"/>
<literal name="tmp_5_25" val="1"/>
<literal name="tmp_5_26" val="1"/>
<literal name="tmp_5_27" val="1"/>
<literal name="tmp_5_28" val="1"/>
<literal name="tmp_5_29" val="1"/>
<literal name="tmp_5_30" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:6  %empty_37 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str6, i32 %tmp_97)

]]></Node>
<StgValue><ssdm name="empty_37"/></StgValue>
</operation>

<operation id="974" st_id="44" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:4  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_1, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="975" st_id="44" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:59  %buffer_temp_out_V_lo_29 = load i128* %buffer_temp_out_V_ad_29, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_29"/></StgValue>
</operation>

<operation id="976" st_id="44" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:61  %buffer_temp_out_V_lo_30 = load i128* %buffer_temp_out_V_ad_30, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_30"/></StgValue>
</operation>
</state>

<state id="45" st_id="45">

<operation id="977" st_id="45" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:6  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_2, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="978" st_id="45" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:61  %buffer_temp_out_V_lo_30 = load i128* %buffer_temp_out_V_ad_30, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_30"/></StgValue>
</operation>

<operation id="979" st_id="45" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:63  %buffer_temp_out_V_lo_31 = load i128* %buffer_temp_out_V_ad_31, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_31"/></StgValue>
</operation>
</state>

<state id="46" st_id="46">

<operation id="980" st_id="46" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="554" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:8  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_3, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="981" st_id="46" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="128" op_0_bw="5">
<![CDATA[
burst.wr.body.0:63  %buffer_temp_out_V_lo_31 = load i128* %buffer_temp_out_V_ad_31, align 8

]]></Node>
<StgValue><ssdm name="buffer_temp_out_V_lo_31"/></StgValue>
</operation>
</state>

<state id="47" st_id="47">

<operation id="982" st_id="47" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="556" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:10  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_4, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="48" st_id="48">

<operation id="983" st_id="48" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:12  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_5, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="49" st_id="49">

<operation id="984" st_id="49" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:14  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_6, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="50" st_id="50">

<operation id="985" st_id="50" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="562" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:16  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_7, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="51" st_id="51">

<operation id="986" st_id="51" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:18  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_8, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="52" st_id="52">

<operation id="987" st_id="52" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:20  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_9, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="53" st_id="53">

<operation id="988" st_id="53" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:22  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_10, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="54" st_id="54">

<operation id="989" st_id="54" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:24  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_11, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="55" st_id="55">

<operation id="990" st_id="55" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:26  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_12, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="56" st_id="56">

<operation id="991" st_id="56" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:28  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_13, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="57" st_id="57">

<operation id="992" st_id="57" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:30  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_14, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="58" st_id="58">

<operation id="993" st_id="58" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:32  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_15, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="59" st_id="59">

<operation id="994" st_id="59" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:34  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_16, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="60" st_id="60">

<operation id="995" st_id="60" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="582" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:36  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_17, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="61" st_id="61">

<operation id="996" st_id="61" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:38  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_18, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="62" st_id="62">

<operation id="997" st_id="62" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:40  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_19, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="63" st_id="63">

<operation id="998" st_id="63" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:42  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_20, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="64" st_id="64">

<operation id="999" st_id="64" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:44  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_21, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="65" st_id="65">

<operation id="1000" st_id="65" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:46  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_22, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="66" st_id="66">

<operation id="1001" st_id="66" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:48  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_23, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="67" st_id="67">

<operation id="1002" st_id="67" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:50  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_24, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="68" st_id="68">

<operation id="1003" st_id="68" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="598" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:52  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_25, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="69" st_id="69">

<operation id="1004" st_id="69" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:54  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_26, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="70" st_id="70">

<operation id="1005" st_id="70" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:56  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_27, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="71" st_id="71">

<operation id="1006" st_id="71" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:58  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_28, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="72" st_id="72">

<operation id="1007" st_id="72" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="606" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:60  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_29, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="73" st_id="73">

<operation id="1008" st_id="73" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:62  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_30, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="74" st_id="74">

<operation id="1009" st_id="74" stage="1" lat="1">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="16">
<![CDATA[
burst.wr.body.0:64  call void @_ssdm_op_Write.m_axi.i128P(i128* %buffer_V_addr, i128 %buffer_temp_out_V_lo_31, i16 -1)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="75" st_id="75">

<operation id="1010" st_id="75" stage="5" lat="5">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="1" op_0_bw="1" op_1_bw="128">
<![CDATA[
burst.wr.body.0:65  %buffer_V_addr_resp = call i1 @_ssdm_op_WriteResp.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_resp"/></StgValue>
</operation>
</state>

<state id="76" st_id="76">

<operation id="1011" st_id="76" stage="4" lat="5">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="1" op_0_bw="1" op_1_bw="128">
<![CDATA[
burst.wr.body.0:65  %buffer_V_addr_resp = call i1 @_ssdm_op_WriteResp.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_resp"/></StgValue>
</operation>
</state>

<state id="77" st_id="77">

<operation id="1012" st_id="77" stage="3" lat="5">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="1" op_0_bw="1" op_1_bw="128">
<![CDATA[
burst.wr.body.0:65  %buffer_V_addr_resp = call i1 @_ssdm_op_WriteResp.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_resp"/></StgValue>
</operation>
</state>

<state id="78" st_id="78">

<operation id="1013" st_id="78" stage="2" lat="5">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="1" op_0_bw="1" op_1_bw="128">
<![CDATA[
burst.wr.body.0:65  %buffer_V_addr_resp = call i1 @_ssdm_op_WriteResp.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_resp"/></StgValue>
</operation>
</state>

<state id="79" st_id="79">

<operation id="1014" st_id="79" stage="1" lat="5">
<core>m_axi</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="1" op_0_bw="1" op_1_bw="128">
<![CDATA[
burst.wr.body.0:65  %buffer_V_addr_resp = call i1 @_ssdm_op_WriteResp.m_axi.i128P(i128* %buffer_V_addr)

]]></Node>
<StgValue><ssdm name="buffer_V_addr_resp"/></StgValue>
</operation>

<operation id="1015" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
burst.wr.body.0:66  %empty_38 = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str5, i32 %tmp_3)

]]></Node>
<StgValue><ssdm name="empty_38"/></StgValue>
</operation>

<operation id="1016" st_id="79" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="623">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="614" bw="0" op_0_bw="0">
<![CDATA[
burst.wr.body.0:68  br label %.preheader

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="80" st_id="80">

<operation id="1017" st_id="80" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="624">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="616" bw="0">
<![CDATA[
:0  ret void

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
