<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a200tfbg676-2" LaunchTime="1665977088">
  <File Type="RDS-PROPCONSTRS" Name="multi_cycle_cpu_display_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="multi_cycle_cpu_display.tcl"/>
  <File Type="RDS-RDS" Name="multi_cycle_cpu_display.vds"/>
  <File Type="RDS-UTIL" Name="multi_cycle_cpu_display_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="multi_cycle_cpu_display_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="multi_cycle_cpu_display.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="multi_cycle_cpu_display_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="multi_cycle_cpu_display_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/VerilogProj_2013631/lcd_module.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../lcd_module.dcp"/>
        <Attr Name="ImportTime" Val="1486695670"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/adder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/adder.v"/>
        <Attr Name="ImportTime" Val="1461905924"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/alu.v"/>
        <Attr Name="ImportTime" Val="1461985380"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/decode.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/decode.v"/>
        <Attr Name="ImportTime" Val="1462799426"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/exe.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/exe.v"/>
        <Attr Name="ImportTime" Val="1461985662"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/fetch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/fetch.v"/>
        <Attr Name="ImportTime" Val="1462524268"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/mem.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/mem.v"/>
        <Attr Name="ImportTime" Val="1462526726"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/multi_cycle_cpu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/multi_cycle_cpu.v"/>
        <Attr Name="ImportTime" Val="1462799304"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/regfile.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/regfile.v"/>
        <Attr Name="ImportTime" Val="1461985342"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/wb.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/wb.v"/>
        <Attr Name="ImportTime" Val="1462526906"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/multi_cycle_cpu_display.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/multi_cycle_cpu_display.v"/>
        <Attr Name="ImportTime" Val="1479396004"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/multi_cycle_cpu_2/inst_rom.mif">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/inst_rom.mif"/>
        <Attr Name="ImportTime" Val="1462797338"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/inst_multicycle.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="multi_cycle_cpu_display"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/multi_cycle_cpu_2/multi_cycle_cpu.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/multi_cycle_cpu.xdc"/>
        <Attr Name="ImportTime" Val="1486612348"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="data_ram"/>
  <BlockFileSet Type="BlockSrcs" Name="inst_rom"/>
</GenRun>
