<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:31:10.3110</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7044914</applicationNumber><claimCount>65</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다수의 무선 주파수(RF) 전극을 포함하는 기판 서포트</inventionTitle><inventionTitleEng>SUBSTRATE SUPPORT INCLUDING MULTIPLE RADIO FREQUENCY (RF) ELECTRODES</inventionTitleEng><openDate>2024.03.05</openDate><openNumber>10-2024-0028995</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.12.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.12.26</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01J 37/32</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/683</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 일반적으로 플라즈마 반도체 프로세싱 및 그러한 프로세싱을 위한 프로세싱 툴에 관한 것이다. 프로세싱 툴에는 챔버와 기판 서포트가 포함되어 있다. 기판 서포트는 챔버 내부에 배치된다. 기판 서포트는 챔버 내부에서 반도체 기판을 지지하도록 구성된 서포트 표면을 포함한다. 기판 서포트는 복수의 무선 주파수(RF) 전극을 포함한다. 상기 RF 전극 중 각각의 RF 전극의 각 측면의 크기는 해당 RF 전극에 인가되는 RF 신호의 파장의 2% 이하이다. 각 크기는 서포트 표면에 평행한 평면에 있다. RF 전극은 챔버 내부 볼륨의 플라즈마를 제어하도록 구성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.02.29</internationOpenDate><internationOpenNumber>WO2024040522</internationOpenNumber><internationalApplicationDate>2022.08.25</internationalApplicationDate><internationalApplicationNumber>PCT/CN2022/114832</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 프로세싱을 위한 프로세싱 툴로서, 상기 프로세싱 툴은:챔버; 및상기 챔버 내부에 배치되는 기판 서포트를 포함하며, 상기 기판 서포트는 상기 챔버 내부에 반도체 기판을 지지하도록 구성된 서포트 표면을 포함하며, 상기 기판 서포트는 복수의 무선 주파수(RF) 전극을 포함하고, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 상기 각 RF 전극에 인가된 RF 신호의 파장의 2% 이하이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있고, 상기 복수의 RF 전극은 상기 챔버 내의 플라즈마를 제어하도록 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극은 전압이 독립적으로 인가되도록 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 복수의 RF 전극은 상기 서포트 표면 상에 상기 반도체 기판을 척킹하기 위해 직류(DC) 전압이 상기 복수의 RF 전극에 인가되도록 더 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 기판 서포트는 정전 척 및 상기 정전 척 아래의 베이스플레이트를 포함하고, 상기 정전 척은 상기 복수의 RF 전극을 포함하고, 상기 베이스플레이트는 바이어스 RF 신호가 인가되도록 구성된 단일 바이어스 전극을 갖는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 기판 서포트는 정전 척 및 상기 정전 척 아래의 베이스플레이트를 포함하고, 상기 정전 척은 상기 복수의 RF 전극을 포함하고, 상기 베이스플레이트는 복수의 바이어스 전극을 포함하고, 상기 복수의 바이어스 전극의 각각의 바이어스 전극은 각 바이어스 신호가 독립적으로 인가되도록 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, RF 전력 공급 시스템; 및복수의 RF 신호 제어 회로를 더 포함하며, 상기 RF 전력 공급 시스템은 상기 RF 전력 공급 시스템의 출력 노드 상에 RF 신호를 출력하고,상기 복수의 RF 신호 제어 회로의 각각의 RF 신호 제어 회로는 상기 RF 전력 공급 시스템의 상기 출력 노드에 전기적으로 결합된 입력 노드를 갖고 상기 복수의 RF 전극의 각 하나의 RF 전극에 전기적으로 결합된 출력 노드를 가지며, 각각의 RF 신호 제어 회로는 상기 RF 신호의 진폭 및 위상을 조정하여 상기 각 RF 신호 제어 회로의 상기 출력 노드 상에 대응하는 조정된 RF 신호를 출력하도록 제어가능한, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서 , 컨트롤러를 더 포함하며, 상기 컨트롤러는:하나 이상의 프로세서; 및상기 하나 이상의 프로세서에 의해 실행될 때, 상기 하나 이상의 프로세서가 상기 복수의 RF 신호 제어 회로를 제어하여 상기 각 진폭 및 상기 각 위상을 조정하도록 하는 저장된 명령어를 포함하는 비일시적 메모리를 포함하는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 복수의 RF 전극은 선형 그리드로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 복수의 RF 전극은 세그멘트형 내측 원을 둘러싸는 세그멘트형 동심 링으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 복수의 RF 전극은 섹터형 내측 원을 둘러싸는 방사상으로 정렬된 세그멘트형 동심 링으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 복수의 RF 전극은 풀 내측 원을 둘러싸는 세그멘트형 동심 링으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 복수의 RF 전극은 섹터형 원으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 221.1 밀리미터 이하이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 199.9 밀리미터 이하이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 50.0 밀리미터 내지 221.1 밀리미터 범위이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 50.0 밀리미터 내지 199.9 밀리미터 범위이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>17. 반도체 프로세싱을 위한 프로세싱 툴로서, 상기 프로세싱 툴은:챔버; 및상기 챔버 내부에 배치되는 기판 서포트를 포함하며, 상기 기판 서포트는 상기 챔버 내부의 반도체 기판을 지지하도록 구성된 서포트 표면을 포함하며, 상기 챔버 내의 플라즈마를 제어하도록 구성된 복수의 무선 주파수(RF) 전극을 포함하며, 상기 복수의 RF 전극의 제1 RF 전극은 상기 서포트 표면의 중앙에 근접하여 배치되고, 상기 복수의 RF 전극의 제2 RF 전극은 상기 서포트 표면의 주변에 근접하여 배치되며, 상기 제1 RF 전극 및 상기 제2 RF 전극은 상기 중앙과 상기 주변 사이에서 상기 서포트 표면의 방사 방향에 평행한 축을 측방으로 교차하는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극은 전압이 독립적으로 인가되도록 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 복수의 RF 전극은 상기 서포트 표면 상에 상기 반도체 기판을 척킹하기 위해 직류(DC) 전압이 인가되도록 더 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서, 상기 기판 서포트는 정전 척을 포함하고, 상기 정전 척은 상기 복수의 RF 전극을 포함하고, 상기 기판 서포트는 상기 정전 척 아래에 베이스플레이트를 더 포함하고, 상기 베이스플레이트는 바이어스 RF 신호가 인가되도록 구성된 단일 바이어스 전극을 갖는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>21. 제17항에 있어서, 상기 기판 서포트는 정전 척을 포함하고, 상기 정전 척은 복수의 RF 전극을 포함하고, 상기 기판 서포트는 상기 정전 척 아래에 베이스플레이트를 더 포함하고, 상기 베이스플레이트는 복수의 바이어스 전극을 포함하고, 상기 복수의 바이어스 전극의 각각의 바이어스 전극은 각 바이어스 신호가 독립적으로 인가되도록 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>22. 제17항에 있어서,RF 전력 공급 시스템; 및복수의 RF 신호 제어 회로를 더 포함하며, 상기 RF 전력 공급 시스템은 상기 RF 전력 공급 시스템의 출력 노드 상에 RF 신호를 출력하고,상기 복수의 RF 신호 제어 회로의 각각의 RF 신호 제어 회로는 상기 RF 전력 공급 시스템의 상기 출력 노드에 전기적으로 결합된 입력 노드를 갖고 상기 복수의 RF 전극의 각 하나의 RF 전극에 전기적으로 결합된 출력 노드를 가지며, 상기 복수의 RF 신호 제어 회로의 각각의 RF 신호 제어 회로는 상기 RF 신호의 진폭 및 위상을 조정하여 상기 각 RF 신호 제어 회로의 상기 출력 노드 상에 대응하는 조정된 RF 신호를 출력하도록 제어 가능한, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,컨트롤러를 더 포함하며, 상기 컨트롤러는:하나 이상의 프로세서; 및상기 하나 이상의 프로세서에 의해 실행될 때, 상기 하나 이상의 프로세서가 상기 복수의 RF 신호 제어 회로를 제어하여 상기 각 진폭 및 상기 각 위상을 조정하도록 하는 저장된 명령어를 포함하는 비일시적 메모리를 포함하는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>24. 제17항에 있어서, 상기 복수의 RF 전극은 선형 그리드로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>25. 제17항에 있어서, 상기 복수의 RF 전극은 세그멘트형 내측 원을 둘러싸는 세그멘트형 동심 링으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>26. 제17항에 있어서, 상기 복수의 RF 전극은 섹터형 내측 원을 둘러싸는 방사상으로 정렬된 세그멘트형 동심 링으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>27. 제17항에 있어서, 상기 복수의 RF 전극은 풀 내측 원을 둘러싸는 세그멘트형 동심 링으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>28. 제17항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 221.1 밀리미터 이하이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>29. 제17항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 199.9 밀리미터 이하이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>30. 제17항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 50.0 밀리미터 내지 221.1 밀리미터 범위이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>31. 제17항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 50.0 밀리미터 내지 199.9 밀리미터 범위이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>32. 반도체 프로세싱을 위한 프로세싱 툴로서, 상기 프로세싱 툴은:챔버; 및상기 챔버 내부에 배치되는 기판 서포트를 포함하며, 상기 기판 서포트는 상기 챔버 내부에 반도체 기판을 지지하도록 구성된 서포트 표면을 포함하며, 상기 챔버 내의 플라즈마를 제어하도록 구성된 복수의 무선 주파수(RF) 전극을 포함하며, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 221.1 밀리미터 이하이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극은 전압이 독립적으로 인가되도록 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>34. 제32항에 있어서, 상기 복수의 RF 전극은 상기 서포트 표면 상에 상기 반도체 기판을 척킹하기 위해 직류(DC) 전압이 인가되도록 더 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>35. 제32항에 있어서, 상기 기판 서포트는 정전 척을 포함하고, 상기 정전 척은 상기 복수의 RF 전극을 포함하고, 상기 기판 서포트는 상기 정전 척 아래에 베이스플레이트를 더 포함하고, 상기 베이스플레이트는 바이어스 RF 신호가 인가 되도록 구성된 단일 바이어스 전극을 갖는, 프로세싱 툴. </claim></claimInfo><claimInfo><claim>36. 제32항에 있어서, 상기 기판 서포트는 정전 척을 포함하고, 상기 정전 척은 상기 복수의 RF 전극을 포함하고, 상기 기판 서포트는 상기 정전 척 아래에 베이스플레이트를 더 포함하고, 상기 베이스플레이트는 복수의 바이어스 전극을 포함하고, 상기 복수의 바이어스 전극의 각각의 바이어스 전극은 각 바이어스 신호가 독립적으로 인가되도록 구성되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>37. 제32항에 있어서,RF 전력 공급 시스템; 및복수의 RF 신호 제어 회로를 더 포함하며, 상기 RF 전력 공급 시스템은 상기 RF 전력 공급 시스템의 출력 노드 상에 RF 신호를 출력하고,상기 복수의 RF 신호 제어 회로의 각각의 RF 신호 제어 회로는 상기 RF 전력 공급 시스템의 상기 출력 노드에 전기적으로 결합된 입력 노드를 갖고 상기 복수의 RF 전극의 각 하나의 RF 전극에 전기적으로 결합된 출력 노드를 가지며, 상기 복수의 RF 신호 제어 회로의 각각의 RF 신호 제어 회로는 상기 RF 신호의 진폭 및 위상을 조정하여 상기 각 RF 신호 제어 회로의 상기 출력 노드 상에 대응하는 조정된 RF 신호를 출력하도록 제어 가능한, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>38. 제37항에 있어서,컨트롤러를 더 포함하며, 상기 컨트롤러는:하나 이상의 프로세서; 및상기 하나 이상의 프로세서에 의해 실행될 때, 상기 하나 이상의 프로세서가 상기 복수의 RF 신호 제어 회로를 제어하여 상기 각 진폭 및 상기 각 위상을 조정하도록 하는 저장된 명령어를 포함하는 비일시적 메모리를 포함하는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>39. 제32항에 있어서, 상기 복수의 RF 전극은 선형 그리드로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>40. 제32항에 있어서, 상기 복수의 RF 전극은 세그멘트형 내측 원을 둘러싸는 세그멘트형 동심 링으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>41. 제32항에 있어서, 상기 복수의 RF 전극은 섹터형 내측 원을 둘러싸는 방사상으로 정렬된 세그멘트형 동심 링으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>42. 제32항에 있어서, 상기 복수의 RF 전극은 풀 내측 원을 둘러싸는 세그멘트형 동심 링으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>43. 제32항에 있어서, 상기 복수의 RF 전극은 섹터형 원으로 배열되는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>44. 제32항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 50.0 밀리미터보다 크고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>45. 제32항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 199.9 밀리미터 이하이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>46. 제32항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 50.0 밀리미터 내지 199.9 밀리미터 범위이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 프로세싱 툴.</claim></claimInfo><claimInfo><claim>47. 반도체 프로세싱 방법으로서,프로세싱 툴의 챔버에서 플라즈마를 생성하는 단계로서, 기판 서포트가 상기 챔버 내에 배치되고, 상기 기판 서포트가 서포트 표면 상에 반도체 기판을 지지하며, 상기 반도체 기판은 상기 플라즈마에 노출되는, 플라즈마를 생성하는 단계; 및상기 기판 서포트에 배치된 복수의 RF 전극에 각 무선 주파수(RF) 신호를 인가하는 과정을 포함하는 상기 플라즈마를 제어하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>48. 제47항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 상기 각 RF 전극에 인가되는 상기 각 RF 신호의 파장의 2% 이하인, 방법.</claim></claimInfo><claimInfo><claim>49. 제47항에 있어서, 상기 기판 서포트 상에 상기 반도체 기판을 척킹하는 단계 및 상기 복수의 RF 전극에 직류(DC) 전압을 인가하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>50. 제47항에 있어서, 베이스플레이트의 바이어스 전극에 바이어스 RF 신호를 인가하는 단계를 더 포함하고, 상기 기판 서포트는 정전 척 및 상기 정전 척 아래에 배치된 베이스플레이트를 포함하며, 상기 정전 척은 상기 복수의 RF 전극을 포함하고, 상기 베이스플레이트는 단일 바이어스 전극을 갖는, 방법.</claim></claimInfo><claimInfo><claim>51. 제47항에 있어서, 베이스플레이트의 각 바이어스 전극에 복수의 바이어스 RF 신호를 인가하는 단계를 더 포함하고, 상기 기판 서포트는 정전 척 및 상기 정전 척 아래에 배치된 베이스플레이트를 포함하고, 상기 정전 척은 상기 복수의 RF 전극을 포함하며, 상기 베이스플레이트는 상기 바이어스 전극을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>52. 제47항에 있어서,RF 전력 공급 시스템에 의해 초기 RF 신호를 생성하는 단계; 및복수의 RF 신호 제어 회로의 각각의 RF 신호 제어 회로에 의해, 상기 복수의 RF 전극에 인가되는 상기 RF 신호의 각 RF 신호를 생성하도록 상기 초기 RF 신호의 진폭, 위상 오프셋, 또는 이들의 조합을 조정하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>53. 제47항에 있어서,상기 복수의 RF 전극의 제1 RF 전극은 상기 반도체 기판의 중앙에 근접하여 배치되고;상기 복수의 RF 전극의 제2 RF 전극은 상기 반도체 기판의 주변에 근접하여 배치되고; 및상기 제1 RF 전극 및 상기 제2 RF 전극은 상기 서포트 표면에서 방사 방향에 평행한 축을 상기 중앙과 상기 주변 사이에서 측방으로 교차하는, 방법.</claim></claimInfo><claimInfo><claim>54. 제47항에 있어서, 상기 복수의 RF 전극은 선형 그리드로 배열되는, 방법.</claim></claimInfo><claimInfo><claim>55. 제47항에 있어서, 상기 복수의 RF 전극은 세그멘트형 내측 원을 둘러싸는 세그멘트형 동심 링으로 배열되는, 방법.</claim></claimInfo><claimInfo><claim>56. 제47항에 있어서, 상기 복수의 RF 전극은 섹터형 내측 원을 둘러싸는 방사상으로 정렬된 세그멘트형 동심 링으로 배열되는, 방법.</claim></claimInfo><claimInfo><claim>57. 제47항에 있어서, 상기 복수의 RF 전극은 풀 내측 원을 둘러싸는 세그멘트형 동심 링으로 배열되는, 방법.</claim></claimInfo><claimInfo><claim>58. 제47항에 있어서, 상기 복수의 RF 전극은 섹터형 원으로 배열되는, 방법.</claim></claimInfo><claimInfo><claim>59. 제47항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 221.1 밀리미터 이하이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 방법.</claim></claimInfo><claimInfo><claim>60. 제47항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 199.9 밀리미터 이하이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 방법.</claim></claimInfo><claimInfo><claim>61. 제47항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 50.0 밀리미터 내지 221.1 밀리미터 범위이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 방법.</claim></claimInfo><claimInfo><claim>62. 제47항에 있어서, 상기 복수의 RF 전극의 각각의 RF 전극의 각 측면의 크기는 50.0 밀리미터 내지 199.9 밀리미터 범위이고, 상기 각 크기는 상기 서포트 표면에 평행한 평면에 있는, 방법.</claim></claimInfo><claimInfo><claim>63. 반도체 프로세싱 방법으로서, 상기 방법은:프로세싱 툴을 사용하여 제1 복수의 기판에 상에 제1 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계로서, 상기 프로세싱 툴은 상기 플라즈마 반도체 공정 중 기판을 지지하도록 구성된 기판 서포트를 포함하며, 상기 기판 서포트는 상기 플라즈마 반도체 공정의 플라즈마를 제어하도록 구성된 복수의 무선 주파수(RF) 전극을 포함하며, 상기 제1 공정 조건은 상기 플라즈마 반도체 공정 중 상기 복수의 RF 전극에 인가된 RF 신호의 진폭 및 위상에 대응하는, 플라즈마 반도체 공정을 수행하는 단계; 상기 플라즈마 반도체 공정 중 상기 복수의 RF 전극의 제1 RF 전극의 제1 위치에 대응하는 상기 제1 복수의 기판의 각 제1 특성을 측정하는 단계로서, 상기 제1 특성은 상기 플라즈마 반도체 공정에 의해 형성되는, 제1 특성을 측정하는 단계; 상기 플라즈마 반도체 공정 중 상기 복수의 RF 전극의 제2 RF 전극의 제2 위치에 대응하는 상기 제1 복수의 기판의 각 제2 특성을 측정하는 단계로서, 상기 제2 특성은 상기 플라즈마 반도체 공정에 의해 형성되며, 상기 제2 위치는 상기 제1  위치와 상이한, 제2 특성을 측정하는 단계;  프로세서-기반 시스템에 의해, 상기 제1 특성 및 상기 제2 특성에 기초하여 제2 복수의 기판 상에 상기 플라즈마 반도체 공정을 수행하는 동안 적용될 제2 공정 조건을 결정하는 단계로서, 상기 제2 공정 조건은 상기 플라즈마 반도체 공정 중 상기 복수의 RF 전극에 인가될 RF 신호의 진폭 및 위상에 대응하는, 제2 공정 조건을 결정하는 단계; 및 상기 프로세싱 툴을 사용하여 상기 제2 복수의 기판 상에 상기 제2 공정 조건을 갖는 상기 플라즈마 반도체 공정을 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>64. 제63항에 있어서,상기 제1 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 제1 위치에 대응하는 상기 각 기판에 에칭된 리세스의 제1 프로파일 각도를 포함하고; 상기 제2 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 제2 위치에 대응하는 상기 각 기판에 에칭된 리세스의 제2 프로파일 각도를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>65. 제63항에 있어서,상기 제1 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 제1 위치에 대응하는 상기 각 기판에 에칭된 리세스의 제1 깊이를 포함하고; 상기 제2 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 제2 위치에 대응하는 상기 각 기판에 에칭된 리세스의 제2 깊이를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>66. 제63항에 있어서,상기 제1 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 제1 위치에 대응하는 상기 각 기판 상에 증착된 막의 제1 두께를 포함하고; 상기 제2 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 제2 위치에 대응하는 상기 막의 제2 두께를 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 베이징 ****** 베이징 경제기술개발구 웬창 애비뉴 넘버 *</address><code>520090000412</code><country>중국</country><engName>Beijing NAURA Microelectronics Equipment Co., LTD.</engName><name>베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 베이징 ****** 다싱 디...</address><code> </code><country> </country><engName>PENG, Yulin</engName><name>펑, 위린</name></inventorInfo><inventorInfo><address>중국 베이징 ****** 다싱 디...</address><code> </code><country> </country><engName>ZHAO, Jinrong</engName><name>자오, 진롱</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 삼일대로 *** 장교빌딩 ****호(지브이특허법률사무소)</address><code>920000001961</code><country>대한민국</country><engName>Kim Jin Hwan</engName><name>김진환</name></agentInfo><agentInfo><address>서울특별시 중구 삼일대로 *** 장교빌딩 ****호(지브이특허법률사무소)</address><code>920070004431</code><country>대한민국</country><engName>Ji-Ha Park</engName><name>박지하</name></agentInfo><agentInfo><address>서울특별시 중구 삼일대로 *** 장교빌딩 ****호(지브이특허법률사무소)</address><code>920050004118</code><country>대한민국</country><engName>Kim Min Cheol</engName><name>김민철</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.12.26</receiptDate><receiptNumber>1-1-2023-1456683-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.12.28</receiptDate><receiptNumber>1-5-2023-0212049-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.04.30</receiptDate><receiptNumber>9-5-2025-0416528-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>1-1-2025-0713665-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>1-1-2025-0713666-77</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237044914.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930ed22d8c8bba50f6b106b0d4bdaeb3f4f9581268ad77a8ab5c8920e086a3f24bde8cec2265b353b3d02f0b932e1ed8635b64316b6ea45219</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe31374294b14df7b30622def449fd7bfb1c35c231840531c24c794bdbbb13c3901102ffebaeaaf1ae66153fd68a1ad0706f5fe95e0f61a01</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>