 2 
 
2 of 3 
 
1 2 Ref GS GSV V V  (1)其中
1
2[2 / (1 )]     GS T D DSV V I V  (2) 
根據文獻[6]可以得到電壓參考點以長通道為前提的近似為下所示 
  1 22 1/ 1/    Ref TH RV V I  (3) 
其中 IR為流經電阻的電流大小，因此再設定 DC 偏流時使用低電流操作，把電壓所可能造成的因
此透過低電流數學乘積後所得到減少，此外核心電路同時具有適用於高電壓輸入的特性，隨著供
給電源的提高，電路依然能維持至穩定電壓，其必然前提為高壓製程，電晶體依然能維持正常操
作。 
 
III. Pre-regulator 
 
 Pre-regulator 結構的功用主要是把電源 VDD 中所得到的 PSRR 效果多透過一層電路做衰減後
得到更好的 PSRR 效果，電路圖如圖 2 所示，從除此之外在電路中也加入了許多所謂的負迴授路
徑去減少從電源端輸入後所得到的交流雜訊，將核心電壓易受影響的電路部分透過放大器後抑制
AC 雜訊端點。 
負迴授路徑第一步驟當從 VDD 電源處上升小訊號進入，第二步驟點 V1 上升，第三步驟透過
電晶體 Source 端灌入造成點 cmp1 電位上升，第四步驟又透過 M6 傳給 M9 閘極電位上升，造成
第五步驟 M9 為反向放大器接法致使 M9_drain 電位下降，抑制點 v1 上升的狀況，也因此把從
VDD 電源端交流訊號縮小，換句話說 Pre-regulator 的功能在於把 VDD 端 AC=1v (配合 HSPICE 
 
 
BG
nr1
na
cmp1
cmp3
vdd
v1
 
v1
cmp2
cmp1
cmp2
g1
m3m4 m5 m6
m7 m8
m9
m11
m12 m13
m1
 
Fig. 2 The wide range PSRR CMOS voltage reference 
 
交流分析概念)交流訊號透過此種結構後致使 AC 成份<1(AC=10m 便是 -20dB 衰減)，再把此
AC<1v 的訊號灌入核心電路(M1~M4)電源供應中，相對於核心電路(M1~M4)來說，AC 成分已下
降，再透過此正常工作 Voltage reference 後便可以再維持核心本身該具有 PSRRCORE 成分，即
PSRRTotal=PSRRCore+PSRRPre-regulator，也因此稱此電路架構為”Pre” regulator 的結構，可以預先對
AC_ signal 衰減處理。 
 VT-Reference 核心電壓與 Pre-regulator 之間的結合，即提供一穩定與高 PSRR 的電壓源，核心
Vt-reference 提供主要具有 Wide-range PSRR 特性，搭配著 pre-regulator 之後可以將 PSRR 在整體
提高，然而對於 Pre-regulator 中所遭遇到的極點在設計上必須比核心更遠以避免核心的 Wide 
 4 
 
4 of 3 
 此種電路在結合高供應電壓下所造成的 PSRR 特性，依然能維持在 60dB 以上，如 Fig.5 所
示，分別使用 3Vdc with ripple Vpp=0.5、5Vdc with ripple Vpp=2、及 7Vdc with ripple Vpp=4V 之
間依然能維持輸出參考電壓點維持穩定輸出，可看出經過適當設計後的 Wide Range Core Voltage 
Reference 與 Pre-regulator 結合不僅能提升 PSRR 效果還可將保持原始高電壓供應特性，並依然能
提供穩定電壓。 
 
V. Conclusion 
 
 穩定電壓源電路核心方塊經由 TSMC 0.35 um Mixed-Signal 2P4M Poly-cide 3.3/5V 參數下模擬
設計完成，透過 Pre-regulator 的電路輔助與核心 Vt-reference 的 Wide-Range voltage Reference 特
色可以將 PSRR 的表現提高至 108dB@DC, 78dB@2Mhz，而此設計將可適用於植入式微刺激
器，把能量轉為電源的穩定電壓源電路核心，減少訊號耦合干擾影響。整個晶片的佈局與電路量
測將送件至國家系統晶片中心(CIC)製作。 
 
Table 1 Performance comparison 
 Year Process Power 
PSRR 
@DC 
PSRR 
@100khz 
PSRR 
@2Mhz 
[4] 1995 Digital CMOS 1mW 95dB 55dB <40dB 
[5] 2003 CMOS 0.18u 25uW 149dB <80dB 30dB 
[6] 2002 CMOS 1.6u 
92uW 
@3V 
60dB 60dB 60dB 
This work 2006 CMOS 0.35u 
185uW 
@3V 
108dB@TT 107dB 78.7dB 
 
 
Fig. 5 PSRR node (V1) and node (Na) under TT Case 
無研發成果推廣資料 
其他成果 
(無法以量化表達之
成果如辦理學術活
動、獲得獎項、重要
國際合作、研究成果
國際影響力及其他
協助產業技術發展
之具體效益事項
等，請以文字敘述填
列。) 
專利申請＇Multi-level Comparator for fix Power Consumption,＇ Taiwan 
Patent (Pending). 
專利申請＇Multi-level Comparator for fix Power Consumption,＇ America 
Patent (Pending). 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
