
合并映射 cache 信息是**合并**了 **linear mapping** 与 **guest-physical mapping** 这两种映射 cache 的结果.

其中**combined TLB** 直接缓存由**guest-linear address** 到 **host-physical address**的**转换结果**.

同样有下面两类 cache 信息(在启用 EPT 机制后).

(1) **combined TLB cache**, 包括从 **guest-linear address** 转换得到的**最终物理 page frame**(即 **HPA**), 及 page frame 的**访问权限**与**内存类型信息**.

* 在 guest 32 位 分页模式下, 最终的 page frame(HPA) 信息是:
  * 使用 4K 页面时, page number(线性地址的 `bits 31:12`, 共 **20** 位)对应的 **4K 物理 page frame**.
  * 使用 4M 页面时, page number(线性地址的 `bits 31:22`, 共 **10** 位)对应的 **4M 物理 page frame**.
* 在 guest PAE 分页模式下, 最终的 page frame(HPA) 信息是:
  * 使用 4K 页面时, page number(线性地址的 `bits 31:12`, 共 **20** 位)对应的 **4K 物理 page frame**.
  * 使用 2M 页面时, page number(线性地址的 `bits 31:21`, 共 **9** 位)对应的 **2M 物理 page frame**.
* 在 guest IA-32e 分页模式下, 最终的 page frame(HPA) 信息是:
  * 使用 4K 页面时, page number(线性地址的 `bits 47:12`, 共 **36** 位)对应的 **4K 物理 page frame**.
  * 使用 2M 页面时, page number(线性地址的 `bits 47:21`, 共 **27** 位)对应的 **2M 物理 page frame**.
  * 使用 1G 页面时, page number(线性地址的 `bits 47:30`, 共 **18** 位)对应的 **1G 物理 page frame**.

(2) **combined paging-structure cache**, 这部分 cache 信息**与 linear paging-structure cache 信息是一致的**(见 6.2.1 节). 缓存处理器在 guest paging structure 中进行 walk 时所经过的页表项, 但**不缓存最后一级**提供 page frame 的**表项信息**(即 **4K** 页面时的 **PTE**, **2M** 与 **4M** 页面时的 **PDE** 及 **1G** 页面的 **PDPTE**).

* 在 guest 32 位 分页模式下, cache 的**页表项信息**是:
  * 使用 4K 页面时, PDE number(线性地址的 `bits 31:22`, 共 **10** 位)对应的 **PDE**.
  * 使用 4M 页面时, 没有任何 paging structure 表项信息被 cache.
* 在 guest PAE 分页模式下, cache 的**页表项信息**(注意, 由于 PDPTE 被加载到 PDPTE 寄存器中, 所以没有 PDPTE 需要被 cache)是:
  * 使用 4K 页面时, PDE number(线性地址的 `bits 31:21`, 共 **9** 位)对应的 **PDE**.
  * 使用 2M 页面时, 没有任何 paging structure 表项信息被 cache.
* 在 guest IA-32e 分页模式下(long-mode 分页模式), cache 的页表项信息是:
  * 使用 4K 页面时, **PML4E number**(线性地址的 `bits 47:39`, 共 **9** 位)对应的 **PML4E**, **PDPTE number**(线性地址的 `bits 47:30`, 共 **18** 位)对应的 **PDPTE**, **PDE number**(线性地址的 `bits 47:21`, 共 **27** 位)对应的 **PDE**.
  * 使用 2M 页面时, **PML4E number**(线性地址的 `bits 47:39`, 共 **9** 位)对应的 **PML4E**, **PDPTE number**(线性地址的 `bits 47:30`, 共 **18** 位)对应的 **PDPTE**.
  * 使用 1G 页面时, **PML4E number**(线性地址的 `bits 47:39`, 共 **9** 位)对应的 **PML4E**.

只有在**开启 EPT 机制**时(`secondary processor-based VM-execution` 字段的 "`enable EPT`" 为 **1**), 处理器**才会缓存 combined mapping 的 cache 信息**. 当 "`enable EPT`" 为 **0！！！** 时(或者在**VMX root operation 模式！！！** 里)不会产生**guest-physical mapping 的 cache 信息**.

由于在 EPT 机制下, 处理器不会缓存关于 linear mapping 的 cache 信息, 因此, combined mapping 的 cache 信息在某种程度上用来作为与 linear mapping 相关的 cache 信息.

