#! /usr/local/Cellar/icarus-verilog/0.9.7/bin/vvp
:ivl_version "0.9.7 " "(v0_9_7)";
:vpi_time_precision + 0;
:vpi_module "system";
:vpi_module "v2005_math";
:vpi_module "va_math";
S_0x7fcc01d055d0 .scope module, "TestBench" "TestBench" 2 14;
 .timescale 0 0;
v0x7fcc01d27350_0 .var "CLK", 0 0;
v0x7fcc01d273d0_0 .var "RST", 0 0;
v0x7fcc01d27450_0 .var/i "count", 31 0;
v0x7fcc01d270e0_0 .var/i "end_count", 31 0;
v0x7fcc01d274d0_0 .var/i "handle", 31 0;
S_0x7fcc01d11100 .scope module, "cpu" "Simple_Single_CPU" 2 23, 3 11, S_0x7fcc01d055d0;
 .timescale 0 0;
L_0x7fcc01d27b90 .functor AND 1, v0x7fcc01d24840_0, v0x7fcc01d23430_0, C4<1>, C4<1>;
L_0x7fcc01d28130 .functor NOT 1, v0x7fcc01d23430_0, C4<0>, C4<0>, C4<0>;
v0x7fcc01d26160_0 .net "ALUCtrl_ALU_", 3 0, v0x7fcc01d240a0_0; 1 drivers
v0x7fcc01d26220_0 .net "ALUResult_WriteData_", 31 0, v0x7fcc01d231b0_0; 1 drivers
v0x7fcc01d262e0_0 .net "ALUZero_AND_", 0 0, v0x7fcc01d23430_0; 1 drivers
v0x7fcc01d26360_0 .net "Adder1_", 31 0, L_0x7fcc01d27550; 1 drivers
v0x7fcc01d263e0_0 .net "Adder2_MuxPCSource_", 31 0, L_0x7fcc01d28020; 1 drivers
v0x7fcc01d264d0_0 .net "MuxALUSrc_", 31 0, v0x7fcc01d237a0_0; 1 drivers
v0x7fcc01d26590_0 .net "MuxForBranch_", 0 0, v0x7fcc01d22130_0; 1 drivers
v0x7fcc01d26690_0 .net "MuxPCSource_pc_", 31 0, v0x7fcc01d22550_0; 1 drivers
v0x7fcc01d26750_0 .net "MuxWriteReg_", 4 0, v0x7fcc01d25650_0; 1 drivers
v0x7fcc01d26820_0 .net "branchOrNot_", 0 0, v0x7fcc01d24a10_0; 1 drivers
v0x7fcc01d268e0_0 .net "clk_i", 0 0, v0x7fcc01d27350_0; 1 drivers
v0x7fcc01d26a00_0 .net "decoder_ALUOp_ALUctrl_", 2 0, v0x7fcc01d247a0_0; 1 drivers
v0x7fcc01d26a80_0 .net "decoder_MuxALUSrc_", 0 0, v0x7fcc01d246f0_0; 1 drivers
v0x7fcc01d26bb0_0 .net "decoder_RegDst_MuxWriteReg_", 0 0, v0x7fcc01d248e0_0; 1 drivers
v0x7fcc01d26c30_0 .net "decoder_branch_AND_", 0 0, v0x7fcc01d24840_0; 1 drivers
v0x7fcc01d26d30_0 .net "decoder_regwrite_registerFile_", 0 0, v0x7fcc01d24960_0; 1 drivers
v0x7fcc01d26db0_0 .net "instrucitonMemory_", 31 0, v0x7fcc01d259d0_0; 1 drivers
v0x7fcc01d26cb0_0 .net "pc_", 31 0, v0x7fcc01d26000_0; 1 drivers
v0x7fcc01d26ec0_0 .net "registerFile_RSdata_ALU_", 31 0, L_0x7fcc01d278f0; 1 drivers
v0x7fcc01d26e30_0 .net "registerFile_RTdata_ALU_", 31 0, L_0x7fcc01d27a20; 1 drivers
v0x7fcc01d27060_0 .net "rst_i", 0 0, v0x7fcc01d273d0_0; 1 drivers
v0x7fcc01d26f40_0 .net "shiftLeft2_Adder2_", 31 0, v0x7fcc01d22850_0; 1 drivers
v0x7fcc01d27210_0 .net "signExtend_", 31 0, v0x7fcc01d23a90_0; 1 drivers
L_0x7fcc01d27740 .part v0x7fcc01d259d0_0, 16, 5;
L_0x7fcc01d277d0 .part v0x7fcc01d259d0_0, 11, 5;
L_0x7fcc01d27ac0 .part v0x7fcc01d259d0_0, 21, 5;
L_0x7fcc01d27c10 .part v0x7fcc01d259d0_0, 16, 5;
L_0x7fcc01d27ca0 .part v0x7fcc01d259d0_0, 26, 6;
L_0x7fcc01d27d30 .part v0x7fcc01d259d0_0, 0, 6;
L_0x7fcc01d27dc0 .part v0x7fcc01d259d0_0, 0, 16;
L_0x7fcc01d27f90 .part v0x7fcc01d259d0_0, 6, 5;
S_0x7fcc01d25e00 .scope module, "PC" "ProgramCounter" 3 46, 4 12, S_0x7fcc01d11100;
 .timescale 0 0;
v0x7fcc01d25ee0_0 .alias "clk_i", 0 0, v0x7fcc01d268e0_0;
v0x7fcc01d25f60_0 .alias "pc_in_i", 31 0, v0x7fcc01d26690_0;
v0x7fcc01d26000_0 .var "pc_out_o", 31 0;
v0x7fcc01d260e0_0 .alias "rst_i", 0 0, v0x7fcc01d27060_0;
S_0x7fcc01d25b00 .scope module, "Adder1" "Adder" 3 53, 5 12, S_0x7fcc01d11100;
 .timescale 0 0;
v0x7fcc01d25be0_0 .net "src1_i", 31 0, C4<00000000000000000000000000000100>; 1 drivers
v0x7fcc01d25c80_0 .alias "src2_i", 31 0, v0x7fcc01d26cb0_0;
v0x7fcc01d25d20_0 .alias "sum_o", 31 0, v0x7fcc01d26360_0;
L_0x7fcc01d27550 .arith/sum 32, C4<00000000000000000000000000000100>, v0x7fcc01d26000_0;
S_0x7fcc01d257b0 .scope module, "IM" "Instr_Memory" 3 59, 6 12, S_0x7fcc01d11100;
 .timescale 0 0;
v0x7fcc01d258c0 .array "Instr_Mem", 31 0, 31 0;
v0x7fcc01d25940_0 .var/i "i", 31 0;
v0x7fcc01d259d0_0 .var "instr_o", 31 0;
v0x7fcc01d25a70_0 .alias "pc_addr_i", 31 0, v0x7fcc01d26cb0_0;
E_0x7fcc01d25890 .event edge, v0x7fcc01d25a70_0;
S_0x7fcc01d25410 .scope module, "Mux_Write_Reg" "MUX_2to1" 3 64, 7 12, S_0x7fcc01d11100;
 .timescale 0 0;
P_0x7fcc01d25088 .param/l "size" 7 19, +C4<0101>;
v0x7fcc01d25530_0 .net "data0_i", 4 0, L_0x7fcc01d27740; 1 drivers
v0x7fcc01d255c0_0 .net "data1_i", 4 0, L_0x7fcc01d277d0; 1 drivers
v0x7fcc01d25650_0 .var "data_o", 4 0;
v0x7fcc01d25710_0 .alias "select_i", 0 0, v0x7fcc01d26bb0_0;
E_0x7fcc01d251e0 .event edge, v0x7fcc01d248e0_0, v0x7fcc01d255c0_0, v0x7fcc01d25530_0;
S_0x7fcc01d24b50 .scope module, "RF" "Reg_File" 3 71, 8 11, S_0x7fcc01d11100;
 .timescale 0 0;
L_0x7fcc01d278f0 .functor BUFZ 32, L_0x7fcc01d27860, C4<00000000000000000000000000000000>, C4<00000000000000000000000000000000>, C4<00000000000000000000000000000000>;
L_0x7fcc01d27a20 .functor BUFZ 32, L_0x7fcc01d27990, C4<00000000000000000000000000000000>, C4<00000000000000000000000000000000>, C4<00000000000000000000000000000000>;
v0x7fcc01d24c50_0 .alias "RDaddr_i", 4 0, v0x7fcc01d26750_0;
v0x7fcc01d24cf0_0 .alias "RDdata_i", 31 0, v0x7fcc01d26220_0;
v0x7fcc01d24d90_0 .net "RSaddr_i", 4 0, L_0x7fcc01d27ac0; 1 drivers
v0x7fcc01d24e30_0 .alias "RSdata_o", 31 0, v0x7fcc01d26ec0_0;
v0x7fcc01d24ed0_0 .net "RTaddr_i", 4 0, L_0x7fcc01d27c10; 1 drivers
v0x7fcc01d24f80_0 .alias "RTdata_o", 31 0, v0x7fcc01d26e30_0;
v0x7fcc01d25000_0 .alias "RegWrite_i", 0 0, v0x7fcc01d26d30_0;
v0x7fcc01d250e0 .array/s "Reg_File", 31 0, 31 0;
v0x7fcc01d25160_0 .net *"_s0", 31 0, L_0x7fcc01d27860; 1 drivers
v0x7fcc01d25230_0 .net *"_s4", 31 0, L_0x7fcc01d27990; 1 drivers
v0x7fcc01d252b0_0 .alias "clk_i", 0 0, v0x7fcc01d268e0_0;
v0x7fcc01d25390_0 .alias "rst_i", 0 0, v0x7fcc01d27060_0;
E_0x7fcc01d249e0 .event posedge, v0x7fcc01d252b0_0;
L_0x7fcc01d27860 .array/port v0x7fcc01d250e0, L_0x7fcc01d27ac0;
L_0x7fcc01d27990 .array/port v0x7fcc01d250e0, L_0x7fcc01d27c10;
S_0x7fcc01d24270 .scope module, "Decoder" "Decoder" 3 83, 9 12, S_0x7fcc01d11100;
 .timescale 0 0;
P_0x7fcc01d24358 .param/l "ADDI" 9 41, C4<001>;
P_0x7fcc01d24380 .param/l "BEQ" 9 42, C4<010>;
P_0x7fcc01d243a8 .param/l "BNE" 9 46, C4<110>;
P_0x7fcc01d243d0 .param/l "LUI" 9 44, C4<100>;
P_0x7fcc01d243f8 .param/l "ORI" 9 45, C4<101>;
P_0x7fcc01d24420 .param/l "Rtype" 9 40, C4<000>;
P_0x7fcc01d24448 .param/l "SLTI" 9 43, C4<011>;
v0x7fcc01d246f0_0 .var "ALUSrc_o", 0 0;
v0x7fcc01d247a0_0 .var "ALU_op_o", 2 0;
v0x7fcc01d24840_0 .var "Branch_o", 0 0;
v0x7fcc01d248e0_0 .var "RegDst_o", 0 0;
v0x7fcc01d24960_0 .var "RegWrite_o", 0 0;
v0x7fcc01d24a10_0 .var "branchOrNot_o", 0 0;
v0x7fcc01d24a90_0 .net "instr_op_i", 5 0, L_0x7fcc01d27ca0; 1 drivers
E_0x7fcc01d246b0 .event edge, v0x7fcc01d24a90_0;
S_0x7fcc01d23b50 .scope module, "AC" "ALU_Ctrl" 3 93, 10 12, S_0x7fcc01d11100;
 .timescale 0 0;
P_0x7fcc01d23c38 .param/l "ADD" 10 30, +C4<010>;
P_0x7fcc01d23c60 .param/l "AND" 10 28, +C4<0>;
P_0x7fcc01d23c88 .param/l "LUI" 10 36, +C4<0101>;
P_0x7fcc01d23cb0 .param/l "NOR" 10 33, +C4<01100>;
P_0x7fcc01d23cd8 .param/l "OR" 10 29, +C4<01>;
P_0x7fcc01d23d00 .param/l "SLT" 10 32, +C4<0111>;
P_0x7fcc01d23d28 .param/l "SRL" 10 34, +C4<011>;
P_0x7fcc01d23d50 .param/l "SRLV" 10 35, +C4<0100>;
P_0x7fcc01d23d78 .param/l "SUB" 10 31, +C4<0110>;
v0x7fcc01d240a0_0 .var "ALUCtrl_o", 3 0;
v0x7fcc01d24150_0 .alias "ALUOp_i", 2 0, v0x7fcc01d26a00_0;
v0x7fcc01d241d0_0 .net "funct_i", 5 0, L_0x7fcc01d27d30; 1 drivers
E_0x7fcc01d24060 .event edge, v0x7fcc01d24150_0, v0x7fcc01d241d0_0;
S_0x7fcc01d238e0 .scope module, "SE" "Sign_Extend" 3 99, 11 12, S_0x7fcc01d11100;
 .timescale 0 0;
v0x7fcc01d239f0_0 .net "data_i", 15 0, L_0x7fcc01d27dc0; 1 drivers
v0x7fcc01d23a90_0 .var "data_o", 31 0;
E_0x7fcc01d239c0 .event edge, v0x7fcc01d239f0_0;
S_0x7fcc01d234c0 .scope module, "Mux_ALUSrc" "MUX_2to1" 3 104, 7 12, S_0x7fcc01d11100;
 .timescale 0 0;
P_0x7fcc01d235a8 .param/l "size" 7 19, +C4<0100000>;
v0x7fcc01d23660_0 .alias "data0_i", 31 0, v0x7fcc01d26e30_0;
v0x7fcc01d23700_0 .alias "data1_i", 31 0, v0x7fcc01d27210_0;
v0x7fcc01d237a0_0 .var "data_o", 31 0;
v0x7fcc01d23860_0 .alias "select_i", 0 0, v0x7fcc01d26a80_0;
E_0x7fcc01d23620 .event edge, v0x7fcc01d23860_0, v0x7fcc01d227b0_0, v0x7fcc01d23660_0;
S_0x7fcc01d22bd0 .scope module, "ALU" "ALU" 3 111, 12 12, S_0x7fcc01d11100;
 .timescale 0 0;
P_0x7fcc01d22cb8 .param/l "ADD" 12 36, +C4<010>;
P_0x7fcc01d22ce0 .param/l "AND" 12 34, +C4<0>;
P_0x7fcc01d22d08 .param/l "LUI" 12 42, +C4<0101>;
P_0x7fcc01d22d30 .param/l "NOR" 12 39, +C4<01100>;
P_0x7fcc01d22d58 .param/l "OR" 12 35, +C4<01>;
P_0x7fcc01d22d80 .param/l "SLT" 12 38, +C4<0111>;
P_0x7fcc01d22da8 .param/l "SRL" 12 40, +C4<011>;
P_0x7fcc01d22dd0 .param/l "SRLV" 12 41, +C4<0100>;
P_0x7fcc01d22df8 .param/l "SUB" 12 37, +C4<0110>;
v0x7fcc01d23110_0 .alias "ctrl_i", 3 0, v0x7fcc01d26160_0;
v0x7fcc01d231b0_0 .var "result_o", 31 0;
v0x7fcc01d23240_0 .net "shamt_i", 4 0, L_0x7fcc01d27f90; 1 drivers
v0x7fcc01d232e0_0 .alias "src1_i", 31 0, v0x7fcc01d26ec0_0;
v0x7fcc01d23370_0 .alias "src2_i", 31 0, v0x7fcc01d264d0_0;
v0x7fcc01d23430_0 .var "zero_o", 0 0;
E_0x7fcc01d230c0 .event edge, v0x7fcc01d23240_0, v0x7fcc01d23110_0, v0x7fcc01d23370_0, v0x7fcc01d232e0_0;
S_0x7fcc01d228e0 .scope module, "Adder2" "Adder" 3 120, 5 12, S_0x7fcc01d11100;
 .timescale 0 0;
v0x7fcc01d229c0_0 .alias "src1_i", 31 0, v0x7fcc01d26f40_0;
v0x7fcc01d22a70_0 .alias "src2_i", 31 0, v0x7fcc01d26360_0;
v0x7fcc01d22b10_0 .alias "sum_o", 31 0, v0x7fcc01d263e0_0;
L_0x7fcc01d28020 .arith/sum 32, v0x7fcc01d22850_0, L_0x7fcc01d27550;
S_0x7fcc01d22690 .scope module, "Shifter" "Shift_Left_Two_32" 3 126, 13 8, S_0x7fcc01d11100;
 .timescale 0 0;
v0x7fcc01d227b0_0 .alias "data_i", 31 0, v0x7fcc01d27210_0;
v0x7fcc01d22850_0 .var "data_o", 31 0;
E_0x7fcc01d22770 .event edge, v0x7fcc01d227b0_0;
S_0x7fcc01d22260 .scope module, "Mux_PC_Source" "MUX_2to1" 3 132, 7 12, S_0x7fcc01d11100;
 .timescale 0 0;
P_0x7fcc01d22348 .param/l "size" 7 19, +C4<0100000>;
v0x7fcc01d22420_0 .alias "data0_i", 31 0, v0x7fcc01d26360_0;
v0x7fcc01d224c0_0 .alias "data1_i", 31 0, v0x7fcc01d263e0_0;
v0x7fcc01d22550_0 .var "data_o", 31 0;
v0x7fcc01d225f0_0 .alias "select_i", 0 0, v0x7fcc01d26590_0;
E_0x7fcc01d223e0 .event edge, v0x7fcc01d22130_0, v0x7fcc01d224c0_0, v0x7fcc01d22420_0;
S_0x7fcc01d0dde0 .scope module, "MuxForBranch" "MUX_2to1" 3 139, 7 12, S_0x7fcc01d11100;
 .timescale 0 0;
P_0x7fcc01d098c8 .param/l "size" 7 19, +C4<01>;
v0x7fcc01d11000_0 .net "data0_i", 0 0, L_0x7fcc01d27b90; 1 drivers
v0x7fcc01d220a0_0 .net "data1_i", 0 0, L_0x7fcc01d28130; 1 drivers
v0x7fcc01d22130_0 .var "data_o", 0 0;
v0x7fcc01d221d0_0 .alias "select_i", 0 0, v0x7fcc01d26820_0;
E_0x7fcc01d0dd20 .event edge, v0x7fcc01d221d0_0, v0x7fcc01d220a0_0, v0x7fcc01d11000_0;
    .scope S_0x7fcc01d25e00;
T_0 ;
    %wait E_0x7fcc01d249e0;
    %load/v 8, v0x7fcc01d260e0_0, 1;
    %inv 8, 1;
    %jmp/0xz  T_0.0, 8;
    %ix/load 0, 32, 0;
    %assign/v0 v0x7fcc01d26000_0, 0, 0;
    %jmp T_0.1;
T_0.0 ;
    %load/v 8, v0x7fcc01d25f60_0, 32;
    %ix/load 0, 32, 0;
    %assign/v0 v0x7fcc01d26000_0, 0, 8;
T_0.1 ;
    %jmp T_0;
    .thread T_0;
    .scope S_0x7fcc01d257b0;
T_1 ;
    %wait E_0x7fcc01d25890;
    %load/v 40, v0x7fcc01d25a70_0, 32;
    %movi 72, 4, 32;
    %div 40, 72, 32;
    %ix/get 3, 40, 32;
    %load/av 8, v0x7fcc01d258c0, 32;
    %set/v v0x7fcc01d259d0_0, 8, 32;
    %jmp T_1;
    .thread T_1, $push;
    .scope S_0x7fcc01d257b0;
T_2 ;
    %set/v v0x7fcc01d25940_0, 0, 32;
T_2.0 ;
    %load/v 8, v0x7fcc01d25940_0, 32;
   %cmpi/s 8, 32, 32;
    %jmp/0xz T_2.1, 5;
    %ix/getv/s 3, v0x7fcc01d25940_0;
   %jmp/1 t_0, 4;
   %ix/load 1, 0, 0;
   %set/av v0x7fcc01d258c0, 0, 32;
t_0 ;
    %ix/load 0, 1, 0;
    %load/vp0/s 8, v0x7fcc01d25940_0, 32;
    %set/v v0x7fcc01d25940_0, 8, 32;
    %jmp T_2.0;
T_2.1 ;
    %vpi_call 6 39 "$readmemb", "CO_P2_test_data3.txt", v0x7fcc01d258c0;
    %end;
    .thread T_2;
    .scope S_0x7fcc01d25410;
T_3 ;
    %wait E_0x7fcc01d251e0;
    %load/v 8, v0x7fcc01d25710_0, 1;
    %jmp/0xz  T_3.0, 8;
    %load/v 8, v0x7fcc01d255c0_0, 5;
    %set/v v0x7fcc01d25650_0, 8, 5;
    %jmp T_3.1;
T_3.0 ;
    %load/v 8, v0x7fcc01d25530_0, 5;
    %set/v v0x7fcc01d25650_0, 8, 5;
T_3.1 ;
    %jmp T_3;
    .thread T_3, $push;
    .scope S_0x7fcc01d24b50;
T_4 ;
    %wait E_0x7fcc01d249e0;
    %load/v 8, v0x7fcc01d25390_0, 1;
    %mov 9, 0, 1;
    %cmpi/u 8, 0, 2;
    %jmp/0xz  T_4.0, 4;
    %ix/load 3, 0, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_1 ;
    %ix/load 3, 1, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_2 ;
    %ix/load 3, 2, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_3 ;
    %ix/load 3, 3, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_4 ;
    %ix/load 3, 4, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_5 ;
    %ix/load 3, 5, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_6 ;
    %ix/load 3, 6, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_7 ;
    %ix/load 3, 7, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_8 ;
    %ix/load 3, 8, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_9 ;
    %ix/load 3, 9, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_10 ;
    %ix/load 3, 10, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_11 ;
    %ix/load 3, 11, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_12 ;
    %ix/load 3, 12, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_13 ;
    %ix/load 3, 13, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_14 ;
    %ix/load 3, 14, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_15 ;
    %ix/load 3, 15, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_16 ;
    %ix/load 3, 16, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_17 ;
    %ix/load 3, 17, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_18 ;
    %ix/load 3, 18, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_19 ;
    %ix/load 3, 19, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_20 ;
    %ix/load 3, 20, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_21 ;
    %ix/load 3, 21, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_22 ;
    %ix/load 3, 22, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_23 ;
    %ix/load 3, 23, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_24 ;
    %ix/load 3, 24, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_25 ;
    %ix/load 3, 25, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_26 ;
    %ix/load 3, 26, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_27 ;
    %ix/load 3, 27, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_28 ;
    %ix/load 3, 28, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_29 ;
    %ix/load 3, 29, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_30 ;
    %ix/load 3, 30, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_31 ;
    %ix/load 3, 31, 0; address
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 0;
t_32 ;
    %jmp T_4.1;
T_4.0 ;
    %load/v 8, v0x7fcc01d25000_0, 1;
    %jmp/0xz  T_4.2, 8;
    %load/v 8, v0x7fcc01d24cf0_0, 32;
    %ix/getv 3, v0x7fcc01d24c50_0;
    %jmp/1 t_33, 4;
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 8;
t_33 ;
    %jmp T_4.3;
T_4.2 ;
    %ix/getv 3, v0x7fcc01d24c50_0;
    %load/av 8, v0x7fcc01d250e0, 32;
    %ix/getv 3, v0x7fcc01d24c50_0;
    %jmp/1 t_34, 4;
    %ix/load 0, 32, 0; word width
    %ix/load 1, 0, 0; part off
    %assign/av v0x7fcc01d250e0, 0, 8;
t_34 ;
T_4.3 ;
T_4.1 ;
    %jmp T_4;
    .thread T_4;
    .scope S_0x7fcc01d24270;
T_5 ;
    %wait E_0x7fcc01d246b0;
    %load/v 8, v0x7fcc01d24a90_0, 6;
    %cmpi/u 8, 0, 6;
    %jmp/1 T_5.0, 6;
    %cmpi/u 8, 4, 6;
    %jmp/1 T_5.1, 6;
    %cmpi/u 8, 5, 6;
    %jmp/1 T_5.2, 6;
    %cmpi/u 8, 8, 6;
    %jmp/1 T_5.3, 6;
    %cmpi/u 8, 10, 6;
    %jmp/1 T_5.4, 6;
    %cmpi/u 8, 15, 6;
    %jmp/1 T_5.5, 6;
    %cmpi/u 8, 13, 6;
    %jmp/1 T_5.6, 6;
    %jmp T_5.7;
T_5.0 ;
    %set/v v0x7fcc01d248e0_0, 1, 1;
    %set/v v0x7fcc01d246f0_0, 0, 1;
    %set/v v0x7fcc01d24960_0, 1, 1;
    %set/v v0x7fcc01d24840_0, 0, 1;
    %set/v v0x7fcc01d24a10_0, 0, 1;
    %set/v v0x7fcc01d247a0_0, 0, 3;
    %jmp T_5.7;
T_5.1 ;
    %set/v v0x7fcc01d246f0_0, 0, 1;
    %set/v v0x7fcc01d24960_0, 0, 1;
    %set/v v0x7fcc01d24840_0, 1, 1;
    %set/v v0x7fcc01d24a10_0, 0, 1;
    %movi 8, 2, 3;
    %set/v v0x7fcc01d247a0_0, 8, 3;
    %jmp T_5.7;
T_5.2 ;
    %set/v v0x7fcc01d246f0_0, 0, 1;
    %set/v v0x7fcc01d24960_0, 0, 1;
    %set/v v0x7fcc01d24840_0, 1, 1;
    %set/v v0x7fcc01d24a10_0, 1, 1;
    %movi 8, 6, 3;
    %set/v v0x7fcc01d247a0_0, 8, 3;
    %jmp T_5.7;
T_5.3 ;
    %set/v v0x7fcc01d248e0_0, 0, 1;
    %set/v v0x7fcc01d246f0_0, 1, 1;
    %set/v v0x7fcc01d24960_0, 1, 1;
    %set/v v0x7fcc01d24840_0, 0, 1;
    %set/v v0x7fcc01d24a10_0, 0, 1;
    %movi 8, 1, 3;
    %set/v v0x7fcc01d247a0_0, 8, 3;
    %jmp T_5.7;
T_5.4 ;
    %set/v v0x7fcc01d248e0_0, 0, 1;
    %set/v v0x7fcc01d246f0_0, 1, 1;
    %set/v v0x7fcc01d24960_0, 1, 1;
    %set/v v0x7fcc01d24840_0, 0, 1;
    %set/v v0x7fcc01d24a10_0, 0, 1;
    %movi 8, 3, 3;
    %set/v v0x7fcc01d247a0_0, 8, 3;
    %jmp T_5.7;
T_5.5 ;
    %set/v v0x7fcc01d248e0_0, 0, 1;
    %set/v v0x7fcc01d246f0_0, 1, 1;
    %set/v v0x7fcc01d24960_0, 1, 1;
    %set/v v0x7fcc01d24840_0, 0, 1;
    %set/v v0x7fcc01d24a10_0, 0, 1;
    %movi 8, 4, 3;
    %set/v v0x7fcc01d247a0_0, 8, 3;
    %jmp T_5.7;
T_5.6 ;
    %set/v v0x7fcc01d248e0_0, 0, 1;
    %set/v v0x7fcc01d246f0_0, 1, 1;
    %set/v v0x7fcc01d24960_0, 1, 1;
    %set/v v0x7fcc01d24840_0, 0, 1;
    %set/v v0x7fcc01d24a10_0, 0, 1;
    %movi 8, 5, 3;
    %set/v v0x7fcc01d247a0_0, 8, 3;
    %jmp T_5.7;
T_5.7 ;
    %jmp T_5;
    .thread T_5, $push;
    .scope S_0x7fcc01d23b50;
T_6 ;
    %wait E_0x7fcc01d24060;
    %load/v 8, v0x7fcc01d24150_0, 3;
    %cmpi/u 8, 0, 3;
    %jmp/1 T_6.0, 6;
    %cmpi/u 8, 1, 3;
    %jmp/1 T_6.1, 6;
    %cmpi/u 8, 2, 3;
    %jmp/1 T_6.2, 6;
    %cmpi/u 8, 3, 3;
    %jmp/1 T_6.3, 6;
    %cmpi/u 8, 4, 3;
    %jmp/1 T_6.4, 6;
    %cmpi/u 8, 5, 3;
    %jmp/1 T_6.5, 6;
    %cmpi/u 8, 6, 3;
    %jmp/1 T_6.6, 6;
    %jmp T_6.7;
T_6.0 ;
    %load/v 8, v0x7fcc01d241d0_0, 6;
    %cmpi/u 8, 32, 6;
    %jmp/1 T_6.8, 6;
    %cmpi/u 8, 34, 6;
    %jmp/1 T_6.9, 6;
    %cmpi/u 8, 36, 6;
    %jmp/1 T_6.10, 6;
    %cmpi/u 8, 37, 6;
    %jmp/1 T_6.11, 6;
    %cmpi/u 8, 42, 6;
    %jmp/1 T_6.12, 6;
    %cmpi/u 8, 2, 6;
    %jmp/1 T_6.13, 6;
    %cmpi/u 8, 6, 6;
    %jmp/1 T_6.14, 6;
    %jmp T_6.15;
T_6.8 ;
    %movi 8, 2, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.15;
T_6.9 ;
    %movi 8, 6, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.15;
T_6.10 ;
    %set/v v0x7fcc01d240a0_0, 0, 4;
    %jmp T_6.15;
T_6.11 ;
    %movi 8, 1, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.15;
T_6.12 ;
    %movi 8, 7, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.15;
T_6.13 ;
    %movi 8, 3, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.15;
T_6.14 ;
    %movi 8, 4, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.15;
T_6.15 ;
    %jmp T_6.7;
T_6.1 ;
    %movi 8, 2, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.7;
T_6.2 ;
    %movi 8, 6, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.7;
T_6.3 ;
    %movi 8, 7, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.7;
T_6.4 ;
    %movi 8, 5, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.7;
T_6.5 ;
    %movi 8, 1, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.7;
T_6.6 ;
    %movi 8, 6, 4;
    %set/v v0x7fcc01d240a0_0, 8, 4;
    %jmp T_6.7;
T_6.7 ;
    %jmp T_6;
    .thread T_6, $push;
    .scope S_0x7fcc01d238e0;
T_7 ;
    %wait E_0x7fcc01d239c0;
    %load/v 8, v0x7fcc01d239f0_0, 16;
    %mov 24, 23, 1;
    %mov 25, 23, 1;
    %mov 26, 23, 1;
    %mov 27, 23, 1;
    %mov 28, 23, 1;
    %mov 29, 23, 1;
    %mov 30, 23, 1;
    %mov 31, 23, 1;
    %mov 32, 23, 1;
    %mov 33, 23, 1;
    %mov 34, 23, 1;
    %mov 35, 23, 1;
    %mov 36, 23, 1;
    %mov 37, 23, 1;
    %mov 38, 23, 1;
    %mov 39, 23, 1;
    %ix/load 0, 32, 0;
    %assign/v0 v0x7fcc01d23a90_0, 0, 8;
    %jmp T_7;
    .thread T_7, $push;
    .scope S_0x7fcc01d234c0;
T_8 ;
    %wait E_0x7fcc01d23620;
    %load/v 8, v0x7fcc01d23860_0, 1;
    %jmp/0xz  T_8.0, 8;
    %load/v 8, v0x7fcc01d23700_0, 32;
    %set/v v0x7fcc01d237a0_0, 8, 32;
    %jmp T_8.1;
T_8.0 ;
    %load/v 8, v0x7fcc01d23660_0, 32;
    %set/v v0x7fcc01d237a0_0, 8, 32;
T_8.1 ;
    %jmp T_8;
    .thread T_8, $push;
    .scope S_0x7fcc01d22bd0;
T_9 ;
    %wait E_0x7fcc01d230c0;
    %load/v 8, v0x7fcc01d23110_0, 4;
    %cmpi/u 8, 0, 4;
    %jmp/1 T_9.0, 6;
    %cmpi/u 8, 1, 4;
    %jmp/1 T_9.1, 6;
    %cmpi/u 8, 2, 4;
    %jmp/1 T_9.2, 6;
    %cmpi/u 8, 6, 4;
    %jmp/1 T_9.3, 6;
    %cmpi/u 8, 7, 4;
    %jmp/1 T_9.4, 6;
    %cmpi/u 8, 12, 4;
    %jmp/1 T_9.5, 6;
    %cmpi/u 8, 3, 4;
    %jmp/1 T_9.6, 6;
    %cmpi/u 8, 4, 4;
    %jmp/1 T_9.7, 6;
    %cmpi/u 8, 5, 4;
    %jmp/1 T_9.8, 6;
    %set/v v0x7fcc01d231b0_0, 0, 32;
    %jmp T_9.10;
T_9.0 ;
    %load/v 8, v0x7fcc01d232e0_0, 32;
    %load/v 40, v0x7fcc01d23370_0, 32;
    %and 8, 40, 32;
    %set/v v0x7fcc01d231b0_0, 8, 32;
    %jmp T_9.10;
T_9.1 ;
    %load/v 8, v0x7fcc01d232e0_0, 32;
    %load/v 40, v0x7fcc01d23370_0, 32;
    %or 8, 40, 32;
    %set/v v0x7fcc01d231b0_0, 8, 32;
    %jmp T_9.10;
T_9.2 ;
    %load/v 8, v0x7fcc01d232e0_0, 32;
    %load/v 40, v0x7fcc01d23370_0, 32;
    %add 8, 40, 32;
    %set/v v0x7fcc01d231b0_0, 8, 32;
    %jmp T_9.10;
T_9.3 ;
    %load/v 8, v0x7fcc01d232e0_0, 32;
    %load/v 40, v0x7fcc01d23370_0, 32;
    %sub 8, 40, 32;
    %set/v v0x7fcc01d231b0_0, 8, 32;
    %jmp T_9.10;
T_9.4 ;
    %load/v 8, v0x7fcc01d232e0_0, 32;
    %load/v 40, v0x7fcc01d23370_0, 32;
    %cmp/u 8, 40, 32;
    %mov 8, 5, 1;
    %jmp/0  T_9.11, 8;
    %movi 9, 1, 32;
    %jmp/1  T_9.13, 8;
T_9.11 ; End of true expr.
    %jmp/0  T_9.12, 8;
 ; End of false expr.
    %blend  9, 0, 32; Condition unknown.
    %jmp  T_9.13;
T_9.12 ;
    %mov 9, 0, 32; Return false value
T_9.13 ;
    %set/v v0x7fcc01d231b0_0, 9, 32;
    %jmp T_9.10;
T_9.5 ;
    %load/v 8, v0x7fcc01d232e0_0, 32;
    %load/v 40, v0x7fcc01d23370_0, 32;
    %xor 8, 40, 32;
    %inv 8, 32;
    %set/v v0x7fcc01d231b0_0, 8, 32;
    %jmp T_9.10;
T_9.6 ;
    %load/v 8, v0x7fcc01d23370_0, 32;
    %load/v 40, v0x7fcc01d23240_0, 5;
    %ix/get 0, 40, 5;
    %shiftr/i0  8, 32;
    %set/v v0x7fcc01d231b0_0, 8, 32;
    %jmp T_9.10;
T_9.7 ;
    %load/v 8, v0x7fcc01d23370_0, 32;
    %load/v 40, v0x7fcc01d232e0_0, 32;
    %ix/get 0, 40, 32;
    %shiftr/i0  8, 32;
    %set/v v0x7fcc01d231b0_0, 8, 32;
    %jmp T_9.10;
T_9.8 ;
    %load/v 8, v0x7fcc01d23370_0, 32;
    %ix/load 0, 16, 0;
    %mov 4, 0, 1;
    %shiftl/i0  8, 32;
    %set/v v0x7fcc01d231b0_0, 8, 32;
    %jmp T_9.10;
T_9.10 ;
    %load/v 8, v0x7fcc01d231b0_0, 32;
    %cmpi/u 8, 0, 32;
    %mov 8, 4, 1;
    %set/v v0x7fcc01d23430_0, 8, 1;
    %jmp T_9;
    .thread T_9, $push;
    .scope S_0x7fcc01d22690;
T_10 ;
    %wait E_0x7fcc01d22770;
    %load/v 8, v0x7fcc01d227b0_0, 32;
    %ix/load 0, 2, 0;
    %mov 4, 0, 1;
    %shiftl/i0  8, 32;
    %set/v v0x7fcc01d22850_0, 8, 32;
    %jmp T_10;
    .thread T_10, $push;
    .scope S_0x7fcc01d22260;
T_11 ;
    %wait E_0x7fcc01d223e0;
    %load/v 8, v0x7fcc01d225f0_0, 1;
    %jmp/0xz  T_11.0, 8;
    %load/v 8, v0x7fcc01d224c0_0, 32;
    %set/v v0x7fcc01d22550_0, 8, 32;
    %jmp T_11.1;
T_11.0 ;
    %load/v 8, v0x7fcc01d22420_0, 32;
    %set/v v0x7fcc01d22550_0, 8, 32;
T_11.1 ;
    %jmp T_11;
    .thread T_11, $push;
    .scope S_0x7fcc01d0dde0;
T_12 ;
    %wait E_0x7fcc01d0dd20;
    %load/v 8, v0x7fcc01d221d0_0, 1;
    %jmp/0xz  T_12.0, 8;
    %load/v 8, v0x7fcc01d220a0_0, 1;
    %set/v v0x7fcc01d22130_0, 8, 1;
    %jmp T_12.1;
T_12.0 ;
    %load/v 8, v0x7fcc01d11000_0, 1;
    %set/v v0x7fcc01d22130_0, 8, 1;
T_12.1 ;
    %jmp T_12;
    .thread T_12, $push;
    .scope S_0x7fcc01d055d0;
T_13 ;
    %delay 5, 0;
    %load/v 8, v0x7fcc01d27350_0, 1;
    %inv 8, 1;
    %set/v v0x7fcc01d27350_0, 8, 1;
    %jmp T_13;
    .thread T_13;
    .scope S_0x7fcc01d055d0;
T_14 ;
    %vpi_func 2 33 "$fopen", 8, 32, "CO_P2_Result.txt";
    %set/v v0x7fcc01d274d0_0, 8, 32;
    %set/v v0x7fcc01d27350_0, 0, 1;
    %set/v v0x7fcc01d273d0_0, 0, 1;
    %set/v v0x7fcc01d27450_0, 0, 32;
    %movi 8, 25, 32;
    %set/v v0x7fcc01d270e0_0, 8, 32;
    %delay 10, 0;
    %set/v v0x7fcc01d273d0_0, 1, 1;
    %delay 250, 0;
    %vpi_call 2 39 "$fclose", v0x7fcc01d274d0_0;
    %vpi_call 2 39 "$stop";
    %end;
    .thread T_14;
    .scope S_0x7fcc01d055d0;
T_15 ;
    %wait E_0x7fcc01d249e0;
    %load/v 8, v0x7fcc01d27450_0, 32;
    %mov 40, 39, 1;
    %addi 8, 1, 33;
    %set/v v0x7fcc01d27450_0, 8, 32;
    %load/v 8, v0x7fcc01d27450_0, 32;
    %cmpi/u 8, 25, 32;
    %jmp/0xz  T_15.0, 4;
    %vpi_call 2 46 "$fdisplay", v0x7fcc01d274d0_0, "r0=%d, r1=%d, r2=%d, r3=%d, r4=%d, r5=%d, r6=%d, r7=%d, r8=%d, r9=%d, r10=%d, r11=%d, r12=%d", &A<v0x7fcc01d250e0, 0>, &A<v0x7fcc01d250e0, 1>, &A<v0x7fcc01d250e0, 2>, &A<v0x7fcc01d250e0, 3>, &A<v0x7fcc01d250e0, 4>, &A<v0x7fcc01d250e0, 5>, &A<v0x7fcc01d250e0, 6>, &A<v0x7fcc01d250e0, 7>, &A<v0x7fcc01d250e0, 8>, &A<v0x7fcc01d250e0, 9>, &A<v0x7fcc01d250e0, 10>, &A<v0x7fcc01d250e0, 11>, &A<v0x7fcc01d250e0, 12>;
T_15.0 ;
    %jmp T_15;
    .thread T_15;
# The file index is used to find the file name in the following table.
:file_names 14;
    "N/A";
    "<interactive>";
    "Test_Bench.v";
    "Simple_Single_CPU.v";
    "ProgramCounter.v";
    "Adder.v";
    "Instr_Memory.v";
    "MUX_2to1.v";
    "Reg_File.v";
    "Decoder.v";
    "ALU_Ctrl.v";
    "Sign_Extend.v";
    "ALU.v";
    "Shift_Left_Two_32.v";
