标题title
一种LDMOS器件及其制造方法
摘要abst
一种LDMOS器件及其制造方法，所述方法包括：提供半导体衬底，并在所述半导体衬底上形成栅极结构；对所述半导体衬底进行第一掺杂类型的掺杂离子注入，以在所述栅极结构一侧形成间隔排列的多个第一源极掺杂区；形成覆盖所述半导体衬底的层间介电层；刻蚀所述层间介电层和所述半导体衬底，以在每相邻两个所述第一源极掺杂区之间形成第一接触孔，所述第一接触孔的底部位于所述半导体衬底内部；对所述第一接触孔以一定的倾斜角度进行第二掺杂类型的掺杂离子注入，以形成第二源极掺杂区，所述第二源极掺杂区的面积大于所述第一源极掺杂区的面积。本发明的LDMOS器件的制造方法能够使第二源极掺杂区的面积大于第一源极掺杂区的面积，提高LDMOS器件的性能。
权利要求书clms
1.一种LDMOS器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，并在所述半导体衬底上形成栅极结构；对所述半导体衬底进行第一掺杂类型的掺杂离子注入，以在所述栅极结构一侧形成间隔排列的多个第一源极掺杂区；形成覆盖所述半导体衬底和所述栅极结构的层间介电层；刻蚀所述层间介电层和所述半导体衬底，以在每相邻两个所述第一源极掺杂区之间形成第一接触孔，所述第一接触孔的底部位于所述半导体衬底内部；对所述第一接触孔以一定的倾斜角度进行第二掺杂类型的掺杂离子注入，以形成第二源极掺杂区，所述第二源极掺杂区的面积大于所述第一源极掺杂区的面积；在所述第一接触孔中填充导电材料。2.如权利要求1所述的制造方法，其特征在于，在对所述半导体衬底进行所述第一掺杂类型的掺杂例子注入时，还在所述栅极结构的另一侧形成漏极掺杂区。3.如权利要求2所述的制造方法，其特征在于，在形成所述层间介电层之后、形成所述第一接触孔之前，所述方法还包括：在所述层间介电层中形成与所述漏极掺杂区接触的第二接触孔；在所述第二接触孔中填充导电材料。4.如权利要求1所述的制造方法，其特征在于，相邻两个所述第一源极掺杂区之间的距离小于或等于所述第一源极掺杂区的宽度。5.如权利要求1所述的制造方法，其特征在于，所述刻蚀所述层间介电层和所述半导体衬底，以在每相邻两个所述第一源极掺杂区之间形成第一接触孔，包括：在所述层间介电层上形成图形化的光刻胶层，所述光刻胶层的窗口对应每相邻两个所述第一源极掺杂区之间的位置；以所述光刻胶层为掩膜刻蚀所述层间介电层和所述半导体衬底，以形成所述第一接触孔；在形成所述第一接触孔之后，所述方法还包括：去除所述光刻胶层。6.如权利要求1所述的制造方法，其特征在于，对所述第一接触孔以一定的倾斜角度进行第二掺杂类型的掺杂离子注入之后，所述方法还包括：执行快速热退火工艺，以使注入到所述半导体衬底中的所述第二掺杂类型的掺杂离子扩散。7.如权利要求1所述的制造方法，其特征在于，所述第二源极掺杂区的面积与所述第一源极掺杂区的面积的比值大于或等于2。8.如权利要求1所述的制造方法，其特征在于，所述倾斜角度在30°至60°之间。9.一种LDMOS器件，其特征在于，所述LDMOS器件包括：半导体衬底；位于所述半导体衬底上的栅极结构；位于所述栅极结构一侧的所述半导体衬底中的多个第一源极掺杂区和多个第二源极掺杂区，所述第一源极掺杂区和所述第二源极掺杂区交替排列，所述第一源极掺杂区具有第一掺杂类型，所述第二源极掺杂区具有第二掺杂类型，所述第二源极掺杂区的位置低于所述第一源极掺杂区的位置，并且，所述第二源极掺杂区的面积大于所述第一源极掺杂区的面积；覆盖所述半导体衬底和所述栅极结构的层间介电层；连接所述第二源极掺杂区的第一接触孔，所述第一接触孔贯穿所述层间介电层，所述第一接触孔的底部位于所述半导体衬底内部，所述第一接触孔中填充有导电材料。10.如权利要求9所述的LDMOS器件，其特征在于，还包括：位于所述栅极结构另一侧的所述半导体衬底中的漏极掺杂区，所述漏极掺杂区具有所述第一掺杂类型；连接所述漏极掺杂区的第二接触孔，所述第二接触孔贯穿所述层间介电层，所述第二接触孔的底部与所述半导体衬底的表面齐平，所述第二接触孔中填充有导电材料。
说明书desc
技术领域本发明涉及半导体技术领域，具体而言涉及一种LDMOS器件及其制造方法。背景技术与传统的双极型晶体管相比，横向扩散金属氧化物半导体器件具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路，因而得到了广泛的应用。一些LDMOS器件会在源极形成交替排列的N型掺杂区和P型掺杂区，理论上，当N型掺杂区和P型掺杂区的面积不同时，LDMOS器件具有更好的性能，但受到版图面积等因素的限制，目前的N型掺杂区和P型掺杂区通常被设计为具有同等大小的面积。发明内容在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对目前存在的问题，本发明实施例一方面提供一种LDMOS器件的制造方法，包括：提供半导体衬底，并在所述半导体衬底上形成栅极结构；对所述半导体衬底进行第一掺杂类型的掺杂离子注入，以在所述栅极结构一侧形成间隔排列的多个第一源极掺杂区；形成覆盖所述半导体衬底和所述栅极结构的层间介电层；刻蚀所述层间介电层和所述半导体衬底，以在每相邻两个所述第一源极掺杂区之间形成第一接触孔，所述第一接触孔的底部位于所述半导体衬底内部；对所述第一接触孔以一定的倾斜角度进行第二掺杂类型的掺杂离子注入，以形成第二源极掺杂区，所述第二源极掺杂区的面积大于所述第一源极掺杂区的面积；在所述第一接触孔中填充导电材料。在一些实施例中，在对所述半导体衬底进行所述第一掺杂类型的掺杂例子注入时，还在所述栅极结构的另一侧形成漏极掺杂区。在一些实施例中，在形成所述层间介电层之后、形成所述第一接触孔之前，所述方法还包括：在所述层间介电层中形成与所述漏极掺杂区接触的第二接触孔；在所述第二接触孔中填充导电材料。在一些实施例中，相邻两个所述第一源极掺杂区之间的距离小于或等于所述第一源极掺杂区的宽度。在一些实施例中，所述刻蚀所述层间介电层和所述半导体衬底，以在每相邻两个所述第一源极掺杂区之间形成第一接触孔，包括：在所述层间介电层上形成图形化的光刻胶层，所述光刻胶层的窗口对应每相邻两个所述第一源极掺杂区之间的位置；以所述光刻胶层为掩膜刻蚀所述层间介电层和所述半导体衬底，以形成所述第一接触孔；在形成所述第一接触孔之后，所述方法还包括：去除所述光刻胶层。在一些实施例中，对所述第一接触孔以一定的倾斜角度进行第二掺杂类型的掺杂离子注入之后，所述方法还包括：执行快速热退火工艺，以使注入到所述半导体衬底中的所述第二掺杂类型的掺杂离子扩散。在一些实施例中，所述第二源极掺杂区的面积与所述第一源极掺杂区的面积的比值不小于2。在一些实施例中，所述倾斜角度在30°至60°之间。本发明实施例另一方面提供一种LDMOS器件，所述LDMOS器件包括：半导体衬底；位于所述半导体衬底上的栅极结构；位于所述栅极结构一侧的所述半导体衬底中的多个第一源极掺杂区和多个第二源极掺杂区，所述第一源极掺杂区和所述第二源极掺杂区交替排列，所述第一源极掺杂区具有第一掺杂类型，所述第二源极掺杂区具有第二掺杂类型，所述第二源极掺杂区的位置低于所述第一源极掺杂区的位置，并且，所述第二源极掺杂区的面积大于所述第一源极掺杂区的面积；覆盖所述半导体衬底和所述栅极结构的层间介电层；连接所述第二源极掺杂区的第一接触孔，所述第一接触孔贯穿所述层间介电层，所述第一接触孔的底部位于所述半导体衬底内部，所述第一接触孔中填充有导电材料。在一些实施例中，所述半导体器件还包括：位于所述栅极结构另一侧的所述半导体衬底中的漏极掺杂区，所述漏极掺杂区具有所述第一掺杂类型。在一些实施例中，所述半导体器件还包括：连接所述漏极掺杂区的第二接触孔，所述第二接触孔贯穿所述层间介电层，所述第二接触孔的底部与所述半导体衬底的表面齐平，所述第二接触孔中填充有导电材料。根据本发明所提供的LDMOS器件的制造方法和LDMOS器件将第二源极掺杂区形成在第一源极掺杂区下方，使得在不增加LDMOS器件版图面积的情况下增加了第二源极掺杂区的面积，提高了LDMOS器件的性能。附图说明本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。图1A和图1B示出了现有的一种LDMOS器件的示意图；图2示出了本发明一个具体实施方式的LDMOS器件的制造方法的示意性流程图；图3A至图3F示出了根据本发明一实施例的LDMOS器件的制造方法依次实施各步骤所获得半导体器件的剖面示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。参见图1A和图1B，其中示出了一种现有的LDOMS器件。在图1A和图1B所示的LDMOS器件中，N型漂移区中形成有N型漏极掺杂区，P型体区中形成有交替排列的P型掺杂区和N型掺杂区，常规的P型掺杂区的面积A1和N型掺杂区的面积A2的比例通常为1：1，但这往往是由于版图面积的限制和器件本身的性能和TLP等）限制后的一种折中方案，而并非最优设计。为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。图2示出根据本发明一实施例的LDMOS器件的制造方法的步骤流程图；图3A~图3F示出了根据本发明一实施例的LDMOS器件的制造方法依次实施各步骤所获得半导体器件的剖面示意图。下面结合图2以及图3A~图3F对根据本发明一实施例的LDMOS器件的制造方法进行详细说明。首先参照图2描述本发明实施例的LDMOS器件的制造方法，如图2所示，本发明实施例的LDMOS器件的制造方法200包括如下步骤：在步骤S201，提供半导体衬底，并在所述半导体衬底上形成栅极结构；在步骤S202，对所述半导体衬底进行第一掺杂类型的掺杂离子注入，以在所述栅极结构一侧形成间隔排列的多个第一源极掺杂区；在步骤S203，形成覆盖所述半导体衬底和所述栅极结构的层间介电层；在步骤S204，刻蚀所述层间介电层和所述半导体衬底，以在每相邻两个所述第一源极掺杂区之间形成第一接触孔，所述第一接触孔的底部位于所述半导体衬底内部；在步骤S205，对所述第一接触孔以一定的倾斜角度进行第二掺杂类型的掺杂离子注入，以形成第二源极掺杂区，所述第二源极掺杂区的面积大于所述第一源极掺杂区的面积；在步骤S206，在所述第一接触孔中填充导电材料。根据本发明实施例所提供的LDMOS器件的制造方法200，通过形成深入半导体衬底内部的第一接触孔，并对第一接触孔进行倾斜离子注入以形成第二源极掺杂区，使得在不增加LDMOS器件整体版图面积的情况下增加了第二源极掺杂区的面积，提高了LDMOS器件的性能。下面结合图3A~图3F对根据本发明一实施例LDMOS器件的制造方法的实施过程进行示例性描述。首先，参照图3A，提供半导体衬底300，半导体衬底包括但不限于以下材料中的至少一种：硅、锗、锗硅、碳硅、碳锗硅、砷化铟、砷化镓、磷化铟或者其它III/V化合物半导体，或者为介质体上硅、介质体上层叠硅、介质体上层叠锗化硅、介质体上锗化硅以及介质体上锗，或者还可以为双面抛光硅片，氧化铝等的陶瓷基板、石英或玻璃基板等。示例性地，半导体衬底中形成有体区和漂移区等离子注入区。其中，体区和漂移区的掺杂类型不同。对于N型LDMOS器件，体区中掺杂P型掺杂离子，漂移区中掺杂N型掺杂离子；对于P型LDMOS器件，体区中掺杂N型掺杂离子，漂移区中掺杂P型掺杂离子。N型掺杂离子例如包括磷离子、砷离子、锑离子等；P型掺杂离子例如包括硼离子、铟离子、镓离子等。在半导体衬底300上形成的栅极结构303包括栅极介电层、栅电极层及栅极侧墙，栅极结构跨接体区及漂移区的表面上方。被栅极结构303所覆盖的半导体衬底300的表面用于形成沟道。具体地，形成栅极结构303的步骤包括：首先，在半导体衬底300上形成栅极介电层；接着，形成覆盖栅极介电层的栅电极层。其中，栅极介电层用于隔离半导体衬底300和栅电极层，栅极介电层的形成工艺包括沉积工艺，例如化学气相沉积工艺，栅极介电层也可以通过氧化工艺形成；栅极介电层的材料包括氧化硅或高K介质材料，例如HfO2、TiO2、HfZrO、HfSiNO等。栅电极层的形成工艺为沉积工艺，例如物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺等；栅电极层的材料可以为多晶硅或金属。示例性地，在刻蚀栅极介电层和栅电极层后，在栅极介电层和栅电极层的侧壁形成栅极侧墙，栅极侧墙在后续形成源极、漏极时保护栅极结构的侧壁不会被离子注入损伤。栅极侧墙可以为单层或多层结构，且栅极侧墙的材料包括氧化硅、氮化硅或其他合适的材料。接着，对半导体衬底300进行第一掺杂类型的掺杂离子注入，以在栅极结构一侧形成间隔排列的多个第一源极掺杂区301。在一些实施例中，第一掺杂类型为N型，即第一源极掺杂区301具有N型掺杂离子，相应地，后续的第二掺杂类型为P型。在另外的实施例中，第一掺杂类型为P型，后续的第二掺杂类型为N型。在一些实施例中，漏极掺杂区302的掺杂类型与第一源极掺杂区301的掺杂类型相同，因此，在对半导体衬底300进行第一掺杂类型的掺杂例子注入时，还使得在栅极结构303的另一侧形成漏极掺杂区302，由此，通过同一次离子注入工艺即可同时形成第一源极掺杂区301和漏极掺杂区302，简化了工艺流程。继续参见图3A，形成第一源极掺杂区301、漏极掺杂区302和栅极结构303之后，形成覆盖半导体衬底300和栅极结构303的层间介电层304。层间介电层304的材料可以为氧化硅层，具体可以包括利用热化学气相沉积制造工艺或高密度等离子体制造工艺形成的有掺杂或未掺杂的氧化硅材料层。在一些实施例中，形成层间介电层304之后，刻蚀层间介电层304，以形成与漏极掺杂区302接触的第二接触孔305，之后，在第二接触孔305中填充导电材料，用于与漏极掺杂区302电连接，导电材料包括钨、镍、钛等金属材料。所述刻蚀可以选用各向异性的干法刻蚀，例如为反应离子蚀刻、离子束蚀刻、等离子体蚀刻或者激光烧蚀等。由于漏极掺杂区302是直接对半导体衬底300的表面进行离子注入所形成的，因此，刻蚀形成第二接触孔305时，可以将半导体衬底300作为刻蚀停止层。接着，参见图3C，刻蚀层间介电层304和半导体衬底300，以在每相邻两个第一源极掺杂区301之间形成第一接触孔307，第一接触孔307的底部位于半导体衬底300内部，即第一接触孔307包括位于层间介电层304中的部分和位于半导体衬底300的部分，其深度大于层间介电层304的厚度。进一步地，第一接触孔307的底部不高于第一源极掺杂区301底部，以确保后续对第一接触孔307注入的掺杂离子具有足够的深度。示例性地，如图3B所示，形成第一接触孔307的步骤具体包括：在层间介电层304上形成图形化的光刻胶层306，光刻胶层306的窗口对应每相邻两个第一源极掺杂区301之间的位置；以光刻胶层306为掩膜刻蚀层间介电层304和半导体衬底300，以形成第一接触孔307，刻蚀可以选用各向异性的干法刻蚀，例如为反应离子蚀刻、离子束蚀刻、等离子体蚀刻或者激光烧蚀等。在形成第一接触孔307之后，可以采用光刻胶灰化等工艺去除光刻胶层306。参见图3D，形成第一接触孔307后，对第一接触孔307以一定的倾斜角度进行第二掺杂类型的掺杂离子注入，以形成第二源极掺杂区308，第二源极掺杂区308的面积大于第一源极掺杂区301的面积。其中，本发明实施例在对第一接触孔307进行掺杂离子注入时采用了一定的倾斜角度，即倾斜角度大于0°，采用一定的倾斜角度进行离子注入可以使得注入面积大于第一接触孔307的横截面面积。在一些实施例中，倾斜角度可以在30°至60°之间，进一步地，倾斜角度可以大于或等于45°，以增大注入面积。需要说明的是，本发明实施例中第一源极掺杂区301的面积，是指第一源极掺杂区301在平行于半导体衬底表面的水平方向上的面积，具体包括但不限于水平方向上的最大面积或平均面积。本发明实施例中第二源极掺杂区308的面积，是指第二源极掺杂区308在平行于半导体衬底表面的水平方向上的面积，具体包括但不限于水平方向上的最大面积或平均面积。示例性地，以一定的倾斜角度对第一接触孔307进行第二掺杂类型的掺杂离子注入之后，可以执行快速热退火工艺，以使注入到半导体衬底300中的第二掺杂类型的掺杂离子扩散。快速热退火工艺还能够恢复单晶结构，以消除离子注入对半导体衬底300造成的损伤。第二源极掺杂区308的面积可以是指经过快速热退火工艺后第二源极掺杂区308的面积。理论上，当第二源极掺杂区308的面积大于第一源极掺杂区301的面积时，LDMOS器件有更好的性能，但以往第一源极掺杂区301和第二源极掺杂区308均形成在半导体衬底300表面，受到版图面积等因素的限制，难以缩小第一源极掺杂区301的面积以增大第二源极掺杂区308的面积。相比而言，本发明实施例采用三维立体结构，通过形成深入半导体衬底300内部的第一接触孔307，并对第一接触孔307进行倾斜离子注入，将第二源极掺杂区308形成在第一源极掺杂区301下方，能够更灵活地增加第二源极掺杂区308的面积。示例性地，第二源极掺杂区308的面积A2与第一源极掺杂区301的面积A1的比值不小于2，从而实现LDMOS器件pick up、SOA和TLP等能力的增强。进一步地，第二源极掺杂区308的面积与第一源极掺杂区301的面积之比可以为3：1。在一些实施例中，参见图3E和图3F，相邻两个第一源极掺杂区301之间的距离小于或等于第一源极掺杂区301的宽度，第一源极掺杂区301的宽度指第一源极掺杂区301在第一方向上的宽度，第一方向为第一源极掺杂区301与第二源极掺杂区308交替排列的方向。由于本发明实施例的第二源极掺杂区308在第一源极掺杂区301下方，使得相邻第一源极掺杂区301之间的距离不能限制第二源极掺杂区308的面积，因此，在增加第二源极掺杂区308的面积的同时，还可以适当减小相邻两个第一源极掺杂区301之间的距离以增加第一源极掺杂区301的宽度，从而进一步提高器件性能。继续参见图3E，在形成第二源极掺杂区308之后，在第一接触孔307填充导电材料，用于与第二源极掺杂区308电连接，导电材料包括钨、镍、钛等金属材料。填充导电材料后，可以执行化学机械研磨工艺，使得导电材料的顶部与第一接触孔307的顶部齐平。至此，完成了根据本发明一实施例的LDMOS器件的制造方法实施的工艺步骤，可以理解的是，本实施例半导体器件制造方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施例的制造方法的范围内。根据本发明所提供的LDMOS器件的制造方法，通过将第二源极掺杂区形成在第一源极掺杂区下方，使得在不增加LDMOS器件版图面积的情况下增加了第二源极掺杂区的面积，提高了LDMOS器件的性能。如图3E所示，本发明实施例还提供一种LDMOS器件，所述LDMOS器件可以采用如上所述的LDMOS器件的制造方法200制造而成。具体地，本发明实施例的LDMOS器件包括：半导体衬底300；位于半导体衬底300上的栅极结构303；位于栅极结构303一侧的半导体衬底中的多个第一源极掺杂区301和多个第二源极掺杂区308，第一源极掺杂区301和第二源极掺杂区308交替排列，第一源极掺杂区301具有第一掺杂类型，第二源极掺杂区308具有第二掺杂类型，第二源极掺杂区308的位置低于第一源极掺杂区301的位置，并且，第二源极掺杂区308的面积大于第一源极掺杂区301的面积；覆盖半导体衬底300和栅极结构303的层间介电层304；连接第二源极掺杂区308的第一接触孔307，第一接触孔307贯穿层间介电层304，第一接触孔307的底部位于半导体衬底300内部，第一接触孔307中填充有导电材料。其中，第一掺杂类型为N型，第二掺杂类型为P型，或者，第一掺杂类型为P型，第二掺杂类型为N型。在一些实施例中，所述LDMOS器件还包括位于栅极结构303另一侧的半导体衬底300中的漏极掺杂区302，漏极掺杂区302具有第一掺杂类型。所述半导体器件还包括连接漏极掺杂区302的第二接触孔305，第二接触孔305贯穿层间介电层304，第二接触孔305的底部与半导体衬底300的表面齐平，第二接触孔305中填充有导电材料。在一些实施例中，第二源极掺杂区308的面积与第一源极掺杂区301的面积的比值不小于2。根据本发明所提供的LDMOS器件，第二源极掺杂区形成在第一源极掺杂区下方，使得在不增加LDMOS器件版图面积的情况下增加了第二源极掺杂区的面积，提高了LDMOS器件的性能。本发明实施例的LDMOS器件的更多细节可以参照上文对LDMOS器件的制造方法进行的相关描述，在此不做赘述。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
