 in0 - 0 | in1 - 0 |in2 - 0 | in3 - 0 | sel - 00 | mux_out - 0
 in0 - 1 | in1 - 0 |in2 - 1 | in3 - 0 | sel - 01 | mux_out - 0
 in0 - 1 | in1 - 0 |in2 - 1 | in3 - 0 | sel - 10 | mux_out - 1
 in0 - 1 | in1 - 0 |in2 - 1 | in3 - 0 | sel - 11 | mux_out - 0
 in0 - 1 | in1 - 0 |in2 - 0 | in3 - 0 | sel - 11 | mux_out - 0
 in0 - 1 | in1 - 1 |in2 - 0 | in3 - 0 | sel - 11 | mux_out - 0
 in0 - 0 | in1 - 1 |in2 - 1 | in3 - 1 | sel - 01 | mux_out - 1
 in0 - 1 | in1 - 1 |in2 - 1 | in3 - 0 | sel - 10 | mux_out - 1
 in0 - 1 | in1 - 0 |in2 - 1 | in3 - 0 | sel - 01 | mux_out - 0
 in0 - 1 | in1 - 0 |in2 - 0 | in3 - 1 | sel - 10 | mux_out - 0
 in0 - 0 | in1 - 0 |in2 - 1 | in3 - 0 | sel - 00 | mux_out - 0
 in0 - 1 | in1 - 0 |in2 - 0 | in3 - 1 | sel - 10 | mux_out - 0
 in0 - 1 | in1 - 0 |in2 - 1 | in3 - 1 | sel - 00 | mux_out - 1
 in0 - 0 | in1 - 1 |in2 - 1 | in3 - 0 | sel - 10 | mux_out - 1
 in0 - 1 | in1 - 1 |in2 - 1 | in3 - 0 | sel - 00 | mux_out - 1
 in0 - 0 | in1 - 1 |in2 - 1 | in3 - 1 | sel - 00 | mux_out - 0
 in0 - 0 | in1 - 1 |in2 - 0 | in3 - 1 | sel - 00 | mux_out - 0
 in0 - 1 | in1 - 1 |in2 - 0 | in3 - 0 | sel - 10 | mux_out - 0
