安裝
=
nand2tetris官網下載[軟體安裝包](https://www.nand2tetris.org/software)，並解壓縮。

執行軟體
=
以Windows進行操作，開啟先前壓縮封包，開啟存放nand2tetris資料夾裡的tools，並執行`HardwareSimulator.bat`。註：開啟模擬器前，需先確任有安裝[JAVA](https://www.oracle.com/java/technologies/downloads/#jdk21-windows)套件。

開始撰寫
=
在nand2tetris資料夾裡的projects每題會有幾種檔案類型。 分別是：.cmp \ .hdl \ .out \ .tst \ .asm  
且在 .hdl 檔中撰寫各種如邏輯閘、暫存器到一台電腦，都要在此撰寫。

以下為第一章And.hdl程式碼

```
    // This file is part of www.nand2tetris.org
    // and the book "The Elements of Computing Systems"
    // by Nisan and Schocken, MIT Press.
    // File name: projects/01/And.hdl

    /**
    * And gate: 
    * out = 1 if (a == 1 and b == 1)
    *       0 otherwise
    */

    CHIP And {
        IN a, b;
        OUT out;

        PARTS:
        // Put your code here:
        Nand(a=a, b=b, out=AdB);
        Nand(a=AdB, b=AdB, out=out);  
    }
 ```

執行與測試
=
撰寫完And.hdl後進行測試，nand2tetris提供了完整的測試檔，開啟`HardwareSimulator.bat`，將撰寫好的檔案與測試檔一起匯入模擬器便可執行。

And
=
有兩個輸入一個輸出。  

 .hdl撰寫

 ```
    Nand(a=a, b=b, out=AdB);
    Nand(a=AdB, b=AdB, out=out);
 ```

nand2tetris提供的真值表

 ```
|   a   |   b   |  out  |
|   0   |   0   |   0   |
|   0   |   1   |   0   |
|   1   |   0   |   0   |
|   1   |   1   |   1   |
 ```

And16
=
使用剛做好的And閘做，如果未將And先建立這個先寫好也無法執行。And16十分簡單只需將And閘做16次。

.hdl撰寫

```
    And(a=a[0],b=b[0],out=out[0]);
    And(a=a[1],b=b[1],out=out[1]);
    And(a=a[2],b=b[2],out=out[2]);
    And(a=a[3],b=b[3],out=out[3]);
    And(a=a[4],b=b[4],out=out[4]);
    And(a=a[5],b=b[5],out=out[5]);
    And(a=a[6],b=b[6],out=out[6]);
    And(a=a[7],b=b[7],out=out[7]);
    And(a=a[8],b=b[8],out=out[8]);
    And(a=a[9],b=b[9],out=out[9]);
    And(a=a[10],b=b[10],out=out[10]);
    And(a=a[11],b=b[11],out=out[11]);
    And(a=a[12],b=b[12],out=out[12]);
    And(a=a[13],b=b[13],out=out[13]);
    And(a=a[14],b=b[14],out=out[14]);
    And(a=a[15],b=b[15],out=out[15]);
```
DMux
=
由一個Not和兩個And組成，甚至可以用Nand閘去完成。

.hdl撰寫

```
    Not(in=sel,out=nsel);
    And(a=in,b=nsel,out=a);
    And(a=in,b=sel,out=b);
```
DMux4Way
=

.hdl撰寫
```
    DMux(in=in,sel=sel[1],a=x,b=y);
    DMux(in=x,sel=sel[0],a=a,b=b);
    DMux(in=y,sel=sel[0],a=c,b=d);
```

DMux8Way
=
.hdl撰寫

```
    DMux(in=in,sel=sel[2],a=x,b=y);
    DMux(in=x,sel=sel[1],a=q,b=w);
    DMux(in=y,sel=sel[1],a=r,b=t);
    DMux(in=q,sel=sel[0],a=a,b=b);
    DMux(in=w,sel=sel[0],a=c,b=d);
    DMux(in=r,sel=sel[0],a=e,b=f);
    DMux(in=t,sel=sel[0],a=g,b=h);

    //DMux(in=in,sel=sel[2],a=x,b=y);
    //DMux4Way(in=x,sel=sel[0],sel=sel[1],a=a,b=b,c=c,d=d);
    //DMux4Way(in=y,sel=sel[0],sel=sel[1],a=e,b=f,c=g,d=h);
```

Mux
=
.hdl撰寫

```
    Not(in=sel,out=ns);
    And(a=b,b=sel,out=o1);
    And(a=a,b=ns,out=o2);
    Or(a=o1,b=o2,out=out);
```

Mux4Way16
=
Mux4Way16是從4路輸入中選擇一路，每路的寬度是16位。 Mux16是從2路輸入中選擇一路，在2個Mux16中選擇的一個作為輸出，再選擇該Mux16的兩個輸入中的一個，共需要3個Mux16。

.hdl撰寫

```
    Mux16(a=a,b=b,sel=sel[0],out=ab);
    Mux16(a=c,b=d,sel=sel[0],out=cd);
    Mux16(a=ab,b=cd,sel=sel[1],out=out);
```

Mux8Way16
=
Mux8Way16是從8路輸入中選取一路，用2個Mux4Way16和一個Mux16組成Mux8Way16。

.hdl撰寫

```
    Mux16(a=a,b=b,sel=sel[0],out=ab);
    Mux16(a=c,b=d,sel=sel[0],out=cd);
    Mux16(a=ab,b=cd,sel=sel[1],out=out);
```

Mux16
=
.hdl撰寫

```
    Mux(a=a[0],b=b[0],sel=sel,out=out[0]);
    Mux(a=a[1],b=b[1],sel=sel,out=out[1]);
    Mux(a=a[2],b=b[2],sel=sel,out=out[2]);
    ...
    Mux(a=a[15],b=b[15],sel=sel,out=out[15]);
```

Not
=
.hdl撰寫

```
    Nand(a=in, b=in, out=out);
```
Not16
=
.hdl撰寫

```
    Not(in=in[0],out=out[0]);
    Not(in=in[1],out=out[1]);
    Not(in=in[2],out=out[2]);
    ...
    Not(in=in[15],out=out[15]);
```

Or
=
.hdl撰寫

```
    Not(in=a, out=nota);
    Not(in=b, out=notb);
    Nand(a=nota, b=notb, out=out);
```

Or8Way
=
.hdl撰寫

```
    Or(a=in[0],b=in[1],out=or01);
    Or(a=in[2],b=in[3],out=or23);
    Or(a=in[4],b=in[5],out=or45);
    Or(a=in[6],b=in[7],out=or67);
    Or(a=or01,b=or23,out=or0123);
    Or(a=or45,b=or67,out=or4567);
    Or(a=or0123,b=or4567,out=out);
```

Or16
=
.hdl撰寫

```
    Or(a=a[0],b=b[0],out=out[0]);
    Or(a=a[1],b=b[1],out=out[1]);
    Or(a=a[2],b=b[2],out=out[2]);
    ...
    Or(a=a[15],b=b[15],out=out[15]);
```

Xor
=
.hdl撰寫

```
    Nand(a=a,b=b,out=AnandB);
    Or(a=a,b=b,out=AorB);
    And(a=AorB,b=AnandB,out=out);
```
Add16
=
.hdl撰寫

```
    FullAdder(a=a[0],b=b[0],c=false,sum=out[0],carry=c0);
    FullAdder(a=a[1],b=b[1],c=c0,sum=out[1],carry=c1);
    FullAdder(a=a[2],b=b[2],c=c1,sum=out[2],carry=c2);
    FullAdder(a=a[3],b=b[3],c=c2,sum=out[3],carry=c3);
    FullAdder(a=a[4],b=b[4],c=c3,sum=out[4],carry=c4);
    FullAdder(a=a[5],b=b[5],c=c4,sum=out[5],carry=c5);
    FullAdder(a=a[6],b=b[6],c=c5,sum=out[6],carry=c6);
    FullAdder(a=a[7],b=b[7],c=c6,sum=out[7],carry=c7);
    FullAdder(a=a[8],b=b[8],c=c7,sum=out[8],carry=c8);
    FullAdder(a=a[9],b=b[9],c=c8,sum=out[9],carry=c9);
    FullAdder(a=a[10],b=b[10],c=c9,sum=out[10],carry=c10);
    FullAdder(a=a[11],b=b[11],c=c10,sum=out[11],carry=c11);
    FullAdder(a=a[12],b=b[12],c=c11,sum=out[12],carry=c12);
    FullAdder(a=a[13],b=b[13],c=c12,sum=out[13],carry=c13);
    FullAdder(a=a[14],b=b[14],c=c13,sum=out[14],carry=c14);
    FullAdder(a=a[15],b=b[15],c=c14,sum=out[15],carry=c15);
```
ALU-nostat
=
.hdl撰寫

```
    Mux16(a=x,  b=false,  sel=zx, out=x1);   
    Not16(in=x1,out=notx1);
    Mux16(a=x1, b=notx1, sel=nx, out=x2);   
    Mux16(a=y,  b=false,  sel=zy, out=y1);   
    Not16(in=y1,out=noty1);
    Mux16(a=y1, b=noty1, sel=ny, out=y2);  
  
    Add16(a=x2, b=y2, out=addxy);         
    And16(a=x2, b=y2, out=andxy);        
    Mux16(a=andxy, b=addxy, sel=f, out=o1);   
    Not16(in=o1, out=noto1);           
    Mux16(a=o1, b=noto1, sel=no, out=out); 
```
AlU
=
.hdl撰寫

```
   Mux16(a=x,b=false,sel=zx,out=1x);
   Not16(in=1x,out=n1x);
   Mux16(a=1x,b=n1x,sel=nx,out=2x);

   Mux16(a=y,b=false,sel=zy,out=1y);
   Not16(in=1y,out=n1y);
   Mux16(a=1y,b=n1y,sel=ny,out=2y);

   Add16(a=2x, b=2y, out=addxy);     
   Mux16(a=andxy, b=addxy, sel=f, out=1o); 
   Not16(in=1o, out=not1o);
   Mux16(a=1o, b=not1o, sel=no, out=2o, out=out,out[0..7]=outLow,out[8..15]=outHigh,out[15]=ng); 
   Or8Way(in=outLow, out=orLow);  
   Or8Way(in=outHigh, out=orHigh);  
   Or(a=orLow, b=orHigh, out=notzr);  
   Not(in=notzr, out=zr); 
```
FullAdder
=

.hdl撰寫

```
    Xor(a=a,b=b,out=xab);
    Xor(a=xab,b=c,out=sum);
    And(a=a,b=c,out=ac);
    And(a=a,b=b,out=ab);
    And(a=b,b=c,out=bc);
    Or(a=ac,b=ab,out=acORab);
    Or(a=acORab,b=bc,out=carry);
```
HalfAdder
=

.hdl撰寫

```
    And(a=a,b=b,out=carry);
    Xor(a=a,b=b,out=sum);
```
Inc16
=
.hdl撰寫

```
   Add16(a=in,b[0]=true,b[1..15]=false,out=out);
```

A部份 Bit
=
.hdl撰寫

```
    Mux(a=do,b=in,sel=load,out=mout);
    DFF(in=mout,out=do,out=out);
```
PC
=

.hdl撰寫

```
    Register(in=if3, load=true, out=o, out=out);
    Inc16(in=o, out=oInc);
  
    Mux16(a=o,   b=oInc,  sel=inc,   out=if1);
    Mux16(a=if1, b=in,    sel=load,  out=if2);
    Mux16(a=if2, b=false,  sel=reset, out=if3);
```
RAM8
=
.hdl撰寫

```
    DMux8Way(in=load,sel=address,a=a,b=b,c=c,d=d,e=e,f=f,g=g,h=h);
    Register(in=in,load=a,out=oa);
    Register(in=in,load=b,out=ob);
    Register(in=in,load=c,out=oc);
    Register(in=in,load=d,out=od);
    Register(in=in,load=e,out=oe);
    Register(in=in,load=f,out=of);
    Register(in=in,load=g,out=og);
    Register(in=in,load=h,out=oh);
    Mux8Way16(a=oa,b=ob,c=oc,d=od,e=oe,f=of,g=og,h=oh,sel=address,out=out);
```
RAM64
=
.hdl撰寫

```
    DMux8Way(in=load,sel=address[3..5],a=a,b=b,c=c,d=d,e=e,f=f,g=g,h=h);
    RAM8(in=in,load=a,address=address[0..2],out=oa);
    RAM8(in=in,load=b,address=address[0..2],out=ob);
    RAM8(in=in,load=c,address=address[0..2],out=oc);
    RAM8(in=in,load=d,address=address[0..2],out=od);
    RAM8(in=in,load=e,address=address[0..2],out=oe);
    RAM8(in=in,load=f,address=address[0..2],out=of);
    RAM8(in=in,load=g,address=address[0..2],out=og);
    RAM8(in=in,load=h,address=address[0..2],out=oh);
    Mux8Way16(a=oa,b=ob,c=oc,d=od,e=oe,f=of,g=og,h=oh,sel=address[3..5],out=out);
```
Register
=
.hdl撰寫

```
    Bit(in=in[0],load=load,out=out[0]);
    Bit(in=in[1],load=load,out=out[1]);
    Bit(in=in[2],load=load,out=out[2]);
    ...
    Bit(in=in[15],load=load,out=out[15]);
```
B部份 RAM4K
=

.hdl撰寫

```
    DMux8Way(in=load,sel=address[9..11],a=a,b=b,c=c,d=d,e=e,f=f,g=g,h=h);
    RAM512(in=in,load=a,address=address[0..8],out=oa);
    RAM512(in=in,load=b,address=address[0..8],out=ob);
    RAM512(in=in,load=c,address=address[0..8],out=oc);
    RAM512(in=in,load=d,address=address[0..8],out=od);
    RAM512(in=in,load=e,address=address[0..8],out=oe);
    RAM512(in=in,load=f,address=address[0..8],out=of);
    RAM512(in=in,load=g,address=address[0..8],out=og);
    RAM512(in=in,load=h,address=address[0..8],out=oh);
    Mux8Way16(a=oa,b=ob,c=oc,d=od,e=oe,f=of,g=og,h=oh,sel=address[9..11],out=out);
```
RAM16K
=
.hdl撰寫

```
    DMux4Way(in=load,sel=address[0..1],a=a,b=b,c=c,d=d);
    RAM4K(in=in,load=a,address=address[2..13],out=oa);
    RAM4K(in=in,load=b,address=address[2..13],out=ob);
    RAM4K(in=in,load=c,address=address[2..13],out=oc);
    RAM4K(in=in,load=d,address=address[2..13],out=od);
    Mux4Way16(a=oa,b=ob,c=oc,d=odsel=address[0..1],out=out);
```
RAM512
=
.hdl撰寫

```
    DMux8Way(in=load,sel=address[6..8],a=a,b=b,c=c,d=d,e=e,f=f,g=g,h=h);
    RAM64(in=in,load=a,address=address[0..5],out=oa);
    RAM64(in=in,load=b,address=address[0..5],out=ob);
    RAM64(in=in,load=c,address=address[0..5],out=oc);
    RAM64(in=in,load=d,address=address[0..5],out=od);
    RAM64(in=in,load=e,address=address[0..5],out=oe);
    RAM64(in=in,load=f,address=address[0..5],out=of);
    RAM64(in=in,load=h,address=address[0..5],out=oh);
    Mux8Way16(a=oa,b=ob,c=oc,d=od,e=oe,f=of,g=og,h=oh,sel=address[6..8],out=out);
```