L’argomento principale di questa tesi è  una particolare sotto categoria della crittografia, ovvero la Secure Multi-Party computation (SCM).  Il protocollo di Secure Multi-party Computation si identifica come l’approccio maggiormente impiegato nella letteratura studiata per consentire a due o più parti di eseguire calcoli generici in modo collaborativo, mantenendo segreto il proprio input e condividendo solo il risultato finale.

Un particolare approfondimento svolto è stato quello relativo alla “Two party computation” e come renderla più efficiente.
Si tratta di una particolare sotto-categoria delle SMPC che descrive uno scenario in cui due parti comunicano tra di loro per la risoluzione di un problema, senza però scambiarsi informazioni sensibili e senza ricorrere all’utilizzo di una terza parte fidata. 

Una tecnica, largamente usata in questo ambito, si basa sulla sintesi di Garbled Circuits (GC) ed è stata proposta per la prima volta da Yao. Questo tipo di circuito, nelle sue varie fasi, permette di raggiungere l’obbiettivo di privacy sopra citato mediante l’utilizzo di un circuito virtuale in cui gli utenti inseriscono i propri input crittografati.

Per migliorare l'efficienza di questo tecnica e sfruttare i protocolli SMC in applicazioni pratiche, come l'esternalizzazione del calcolo in ambienti non attendibili, sono state introdotte numerose ottimizzazioni. In genere i circuiti utilizzati sono basati sulla logica booleana. Recentemente è stato proposto un protocollo di Secure Multi-party Computation basato invece sulle logiche multi valore. In questa tesi analizziamo, per la prima volta, l'implementazione di tecniche Multiple Valued Logic per la progettazione di Garbled Circuits, discutendo il loro impatto sui costi.

In particolare la finalità di questa tesi è quella di studiare se, applicando un circuito con logica multi valore, sia possibile ottenere una riduzione dei costi operazionali per conseguire una miglior performance del protocollo. Prima di intraprendere questa analisi è stato necessario soffermarsi su quali fossero i metodi più efficaci per ottenere una corretta conversione dei circuiti da binari a multi valore, che ci consenta di ottenere una buona minimizzazione dei costi totali e che allo stesso tempo ci renda possibile una comparazione dei risultati con i dati forniti dalla letteratura. 

Un ulteriore strumento analizzato ed utilizzato è la sintesi dei circuiti, che viene applicata sia ai circuiti booleani che a quelli multi valore, in modo tale da ripulire la struttura da ridondanze e minimizzare il numero di porte il più possibile. Gli strumenti di sintesi in nostro possesso hanno giocato un ruolo fondamentale ai fini dell’analisi, in quanto i tool disponibili per gestire la logica multi valore non sono del tutto adatti ad affrontare questi tipi di nuovi problemi in quanto non implementati o aggiornati nel tempo. Per far fronte a questa carenza, la direzione della tesi si è spostata verso un approccio “ibrido”. 

L’obbiettivo del metodo proposto è quello di poter andare a utilizzare e valorizzare i punti di forza di entrambe le logiche. Nel caso della logica multi valore, riducendo il numero degli input che le parti devono utilizzare e limitando drasticamente la dimensione del dominio, è stato possibile ridurre i costi computazionali del processo. Dall’altra parte invece, nel caso della logica booleana, sfruttando gli strumenti di sintesi più evoluti ed implementati nel tempo è stato possibile ridurre notevolmente le dimensioni della struttura del circuito, riducendo ulteriormente i costi computazionali del processo. 

I risultati finali della tesi hanno dimostrato che l’approccio ibrido può essere considerato interessante in quanto, nella maggior parte dei casi, è stato possibile notare una riduzione sostanziale dei costi del circuito in esame rispetto ad un normale circuito booleano sintetizzato.