# Processador RISC-V ‚Äì Trabalho Pr√°tico CSI509

Implementa√ß√£o de um **processador RISC-V simplificado** com caminho de dados e unidade de controle em **Verilog**, desenvolvido como parte da disciplina **CSI509 ‚Äì Organiza√ß√£o e Arquitetura de Computadores II** (UFOP ‚Äì Jo√£o Monlevade).

O projeto contempla **simula√ß√£o** (testbench) e **s√≠ntese** (FPGA Merc√∫rio IV), seguindo as especifica√ß√µes fornecidas pelo professor.

---

## üìå Objetivo do Projeto

- Implementar um subconjunto de instru√ß√µes **RISC-V** definido pelo professor.
- Simular e validar o funcionamento do processador via **testbench**.
- Sintetizar o design para execu√ß√£o em FPGA **Merc√∫rio IV**.
- Documentar a implementa√ß√£o e os resultados de forma clara e estruturada.

---

## üõ† Conjunto de Instru√ß√µes Implementadas

De acordo com a tabela fornecida, o grupo implementou as seguintes instru√ß√µes:

LW, SW, SUB, XOR, ADDI, SRL, BEQ


O testbench foi configurado para:

* Executar o c√≥digo `programa.asm` (convertido para .hex).
* Imprimir o conte√∫do dos 32 registradores e as primeiras 32 posi√ß√µes da mem√≥ria no final da execu√ß√£o.
