Simulator report for exercise
Wed May 04 21:36:35 2016
Quartus II Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 167 nodes    ;
; Simulation Coverage         ;      18.56 % ;
; Total Number of Transitions ; 1120         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone III  ;
+-----------------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                         ;
+--------------------------------------------------------------------------------------------+---------------+---------------+
; Option                                                                                     ; Setting       ; Default Value ;
+--------------------------------------------------------------------------------------------+---------------+---------------+
; Simulation mode                                                                            ; Functional    ; Timing        ;
; Start time                                                                                 ; 0 ns          ; 0 ns          ;
; Simulation results format                                                                  ; CVWF          ;               ;
; Vector input source                                                                        ; Waveform1.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On            ; On            ;
; Check outputs                                                                              ; Off           ; Off           ;
; Report simulation coverage                                                                 ; On            ; On            ;
; Display complete 1/0 value coverage report                                                 ; On            ; On            ;
; Display missing 1-value coverage report                                                    ; On            ; On            ;
; Display missing 0-value coverage report                                                    ; On            ; On            ;
; Detect setup and hold time violations                                                      ; Off           ; Off           ;
; Detect glitches                                                                            ; Off           ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off           ; Off           ;
; Generate Signal Activity File                                                              ; Off           ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off           ; Off           ;
; Group bus channels in simulation results                                                   ; Off           ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On            ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE    ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off           ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off           ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto          ; Auto          ;
; Interconnect Delay Model Type                                                              ; Transport     ; Transport     ;
; Cell Delay Model Type                                                                      ; Transport     ; Transport     ;
+--------------------------------------------------------------------------------------------+---------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      18.56 % ;
; Total nodes checked                                 ; 167          ;
; Total output ports checked                          ; 167          ;
; Total output ports with complete 1/0-value coverage ; 31           ;
; Total output ports with no 1/0-value coverage       ; 132          ;
; Total output ports with no 1-value coverage         ; 132          ;
; Total output ports with no 0-value coverage         ; 136          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                          ;
+-----------------------------------------+-----------------------------------------+------------------+
; Node Name                               ; Output Port Name                        ; Output Port Type ;
+-----------------------------------------+-----------------------------------------+------------------+
; |exercise|rst                           ; |exercise|rst                           ; out              ;
; |exercise|hold                          ; |exercise|hold                          ; out              ;
; |exercise|clk                           ; |exercise|clk                           ; out              ;
; |exercise|ppcounter:mod1|count~1        ; |exercise|ppcounter:mod1|count~1        ; out              ;
; |exercise|clock_divider:mod|num~21      ; |exercise|clock_divider:mod|num~21      ; out              ;
; |exercise|clock_divider:mod|num~22      ; |exercise|clock_divider:mod|num~22      ; out              ;
; |exercise|clock_divider:mod|num~23      ; |exercise|clock_divider:mod|num~23      ; out              ;
; |exercise|clock_divider:mod|num~24      ; |exercise|clock_divider:mod|num~24      ; out              ;
; |exercise|clock_divider:mod|num~25      ; |exercise|clock_divider:mod|num~25      ; out              ;
; |exercise|clock_divider:mod|num[0]      ; |exercise|clock_divider:mod|num[0]      ; regout           ;
; |exercise|clock_divider:mod|num[1]      ; |exercise|clock_divider:mod|num[1]      ; regout           ;
; |exercise|clock_divider:mod|num[2]      ; |exercise|clock_divider:mod|num[2]      ; regout           ;
; |exercise|clock_divider:mod|num[3]      ; |exercise|clock_divider:mod|num[3]      ; regout           ;
; |exercise|clock_divider:mod|num[4]      ; |exercise|clock_divider:mod|num[4]      ; regout           ;
; |exercise|clock_divider:mod|LessThan0~0 ; |exercise|clock_divider:mod|LessThan0~0 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~1 ; |exercise|clock_divider:mod|LessThan0~1 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~2 ; |exercise|clock_divider:mod|LessThan0~2 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~3 ; |exercise|clock_divider:mod|LessThan0~3 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~4 ; |exercise|clock_divider:mod|LessThan0~4 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~5 ; |exercise|clock_divider:mod|LessThan0~5 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~6 ; |exercise|clock_divider:mod|LessThan0~6 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~7 ; |exercise|clock_divider:mod|LessThan0~7 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~9 ; |exercise|clock_divider:mod|LessThan0~9 ; out0             ;
; |exercise|clock_divider:mod|Add0~0      ; |exercise|clock_divider:mod|Add0~0      ; out0             ;
; |exercise|clock_divider:mod|Add0~1      ; |exercise|clock_divider:mod|Add0~1      ; out0             ;
; |exercise|clock_divider:mod|Add0~2      ; |exercise|clock_divider:mod|Add0~2      ; out0             ;
; |exercise|clock_divider:mod|Add0~3      ; |exercise|clock_divider:mod|Add0~3      ; out0             ;
; |exercise|clock_divider:mod|Add0~4      ; |exercise|clock_divider:mod|Add0~4      ; out0             ;
; |exercise|clock_divider:mod|Add0~5      ; |exercise|clock_divider:mod|Add0~5      ; out0             ;
; |exercise|clock_divider:mod|Add0~6      ; |exercise|clock_divider:mod|Add0~6      ; out0             ;
; |exercise|clock_divider:mod|Add0~7      ; |exercise|clock_divider:mod|Add0~7      ; out0             ;
+-----------------------------------------+-----------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                               ;
+------------------------------------------+------------------------------------------+------------------+
; Node Name                                ; Output Port Name                         ; Output Port Type ;
+------------------------------------------+------------------------------------------+------------------+
; |exercise|seg_out[0]                     ; |exercise|seg_out[0]                     ; pin_out          ;
; |exercise|seg_out[1]                     ; |exercise|seg_out[1]                     ; pin_out          ;
; |exercise|seg_out[2]                     ; |exercise|seg_out[2]                     ; pin_out          ;
; |exercise|seg_out[3]                     ; |exercise|seg_out[3]                     ; pin_out          ;
; |exercise|seg_out[4]                     ; |exercise|seg_out[4]                     ; pin_out          ;
; |exercise|seg_out[5]                     ; |exercise|seg_out[5]                     ; pin_out          ;
; |exercise|seg_out[6]                     ; |exercise|seg_out[6]                     ; pin_out          ;
; |exercise|seg_out[7]                     ; |exercise|seg_out[7]                     ; pin_out          ;
; |exercise|seg_out1[0]                    ; |exercise|seg_out1[0]                    ; pin_out          ;
; |exercise|seg_out1[1]                    ; |exercise|seg_out1[1]                    ; pin_out          ;
; |exercise|seg_out1[2]                    ; |exercise|seg_out1[2]                    ; pin_out          ;
; |exercise|seg_out1[3]                    ; |exercise|seg_out1[3]                    ; pin_out          ;
; |exercise|seg_out1[4]                    ; |exercise|seg_out1[4]                    ; pin_out          ;
; |exercise|seg_out1[5]                    ; |exercise|seg_out1[5]                    ; pin_out          ;
; |exercise|seg_out1[6]                    ; |exercise|seg_out1[6]                    ; pin_out          ;
; |exercise|seg_out1[7]                    ; |exercise|seg_out1[7]                    ; pin_out          ;
; |exercise|count                          ; |exercise|count                          ; pin_out          ;
; |exercise|ppcounter:mod1|count           ; |exercise|ppcounter:mod1|count           ; regout           ;
; |exercise|ppcounter:mod1|count~0         ; |exercise|ppcounter:mod1|count~0         ; out              ;
; |exercise|clock_divider:mod|num~0        ; |exercise|clock_divider:mod|num~0        ; out              ;
; |exercise|clock_divider:mod|num~1        ; |exercise|clock_divider:mod|num~1        ; out              ;
; |exercise|clock_divider:mod|num~2        ; |exercise|clock_divider:mod|num~2        ; out              ;
; |exercise|clock_divider:mod|num~3        ; |exercise|clock_divider:mod|num~3        ; out              ;
; |exercise|clock_divider:mod|num~4        ; |exercise|clock_divider:mod|num~4        ; out              ;
; |exercise|clock_divider:mod|num~5        ; |exercise|clock_divider:mod|num~5        ; out              ;
; |exercise|clock_divider:mod|num~6        ; |exercise|clock_divider:mod|num~6        ; out              ;
; |exercise|clock_divider:mod|num~7        ; |exercise|clock_divider:mod|num~7        ; out              ;
; |exercise|clock_divider:mod|num~8        ; |exercise|clock_divider:mod|num~8        ; out              ;
; |exercise|clock_divider:mod|num~9        ; |exercise|clock_divider:mod|num~9        ; out              ;
; |exercise|clock_divider:mod|num~10       ; |exercise|clock_divider:mod|num~10       ; out              ;
; |exercise|clock_divider:mod|num~11       ; |exercise|clock_divider:mod|num~11       ; out              ;
; |exercise|clock_divider:mod|num~12       ; |exercise|clock_divider:mod|num~12       ; out              ;
; |exercise|clock_divider:mod|num~13       ; |exercise|clock_divider:mod|num~13       ; out              ;
; |exercise|clock_divider:mod|num~14       ; |exercise|clock_divider:mod|num~14       ; out              ;
; |exercise|clock_divider:mod|num~15       ; |exercise|clock_divider:mod|num~15       ; out              ;
; |exercise|clock_divider:mod|num~16       ; |exercise|clock_divider:mod|num~16       ; out              ;
; |exercise|clock_divider:mod|num~17       ; |exercise|clock_divider:mod|num~17       ; out              ;
; |exercise|clock_divider:mod|num~18       ; |exercise|clock_divider:mod|num~18       ; out              ;
; |exercise|clock_divider:mod|num~19       ; |exercise|clock_divider:mod|num~19       ; out              ;
; |exercise|clock_divider:mod|divide_clk   ; |exercise|clock_divider:mod|divide_clk   ; regout           ;
; |exercise|clock_divider:mod|num[6]       ; |exercise|clock_divider:mod|num[6]       ; regout           ;
; |exercise|clock_divider:mod|num[7]       ; |exercise|clock_divider:mod|num[7]       ; regout           ;
; |exercise|clock_divider:mod|num[8]       ; |exercise|clock_divider:mod|num[8]       ; regout           ;
; |exercise|clock_divider:mod|num[9]       ; |exercise|clock_divider:mod|num[9]       ; regout           ;
; |exercise|clock_divider:mod|num[10]      ; |exercise|clock_divider:mod|num[10]      ; regout           ;
; |exercise|clock_divider:mod|num[11]      ; |exercise|clock_divider:mod|num[11]      ; regout           ;
; |exercise|clock_divider:mod|num[12]      ; |exercise|clock_divider:mod|num[12]      ; regout           ;
; |exercise|clock_divider:mod|num[13]      ; |exercise|clock_divider:mod|num[13]      ; regout           ;
; |exercise|clock_divider:mod|num[14]      ; |exercise|clock_divider:mod|num[14]      ; regout           ;
; |exercise|clock_divider:mod|num[15]      ; |exercise|clock_divider:mod|num[15]      ; regout           ;
; |exercise|clock_divider:mod|num[16]      ; |exercise|clock_divider:mod|num[16]      ; regout           ;
; |exercise|clock_divider:mod|num[17]      ; |exercise|clock_divider:mod|num[17]      ; regout           ;
; |exercise|clock_divider:mod|num[18]      ; |exercise|clock_divider:mod|num[18]      ; regout           ;
; |exercise|clock_divider:mod|num[19]      ; |exercise|clock_divider:mod|num[19]      ; regout           ;
; |exercise|clock_divider:mod|num[20]      ; |exercise|clock_divider:mod|num[20]      ; regout           ;
; |exercise|clock_divider:mod|num[21]      ; |exercise|clock_divider:mod|num[21]      ; regout           ;
; |exercise|clock_divider:mod|num[22]      ; |exercise|clock_divider:mod|num[22]      ; regout           ;
; |exercise|clock_divider:mod|num[23]      ; |exercise|clock_divider:mod|num[23]      ; regout           ;
; |exercise|clock_divider:mod|num[24]      ; |exercise|clock_divider:mod|num[24]      ; regout           ;
; |exercise|clock_divider:mod|num[25]      ; |exercise|clock_divider:mod|num[25]      ; regout           ;
; |exercise|clock_divider:mod|LessThan0~10 ; |exercise|clock_divider:mod|LessThan0~10 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~11 ; |exercise|clock_divider:mod|LessThan0~11 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~12 ; |exercise|clock_divider:mod|LessThan0~12 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~13 ; |exercise|clock_divider:mod|LessThan0~13 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~14 ; |exercise|clock_divider:mod|LessThan0~14 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~15 ; |exercise|clock_divider:mod|LessThan0~15 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~16 ; |exercise|clock_divider:mod|LessThan0~16 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~17 ; |exercise|clock_divider:mod|LessThan0~17 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~18 ; |exercise|clock_divider:mod|LessThan0~18 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~19 ; |exercise|clock_divider:mod|LessThan0~19 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~20 ; |exercise|clock_divider:mod|LessThan0~20 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~21 ; |exercise|clock_divider:mod|LessThan0~21 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~22 ; |exercise|clock_divider:mod|LessThan0~22 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~23 ; |exercise|clock_divider:mod|LessThan0~23 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~24 ; |exercise|clock_divider:mod|LessThan0~24 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~25 ; |exercise|clock_divider:mod|LessThan0~25 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~26 ; |exercise|clock_divider:mod|LessThan0~26 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~27 ; |exercise|clock_divider:mod|LessThan0~27 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~28 ; |exercise|clock_divider:mod|LessThan0~28 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~29 ; |exercise|clock_divider:mod|LessThan0~29 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~30 ; |exercise|clock_divider:mod|LessThan0~30 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~31 ; |exercise|clock_divider:mod|LessThan0~31 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~32 ; |exercise|clock_divider:mod|LessThan0~32 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~33 ; |exercise|clock_divider:mod|LessThan0~33 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~34 ; |exercise|clock_divider:mod|LessThan0~34 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~35 ; |exercise|clock_divider:mod|LessThan0~35 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~36 ; |exercise|clock_divider:mod|LessThan0~36 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~37 ; |exercise|clock_divider:mod|LessThan0~37 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~38 ; |exercise|clock_divider:mod|LessThan0~38 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~39 ; |exercise|clock_divider:mod|LessThan0~39 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~40 ; |exercise|clock_divider:mod|LessThan0~40 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~41 ; |exercise|clock_divider:mod|LessThan0~41 ; out0             ;
; |exercise|clock_divider:mod|Add0~9       ; |exercise|clock_divider:mod|Add0~9       ; out0             ;
; |exercise|clock_divider:mod|Add0~10      ; |exercise|clock_divider:mod|Add0~10      ; out0             ;
; |exercise|clock_divider:mod|Add0~11      ; |exercise|clock_divider:mod|Add0~11      ; out0             ;
; |exercise|clock_divider:mod|Add0~12      ; |exercise|clock_divider:mod|Add0~12      ; out0             ;
; |exercise|clock_divider:mod|Add0~13      ; |exercise|clock_divider:mod|Add0~13      ; out0             ;
; |exercise|clock_divider:mod|Add0~14      ; |exercise|clock_divider:mod|Add0~14      ; out0             ;
; |exercise|clock_divider:mod|Add0~15      ; |exercise|clock_divider:mod|Add0~15      ; out0             ;
; |exercise|clock_divider:mod|Add0~16      ; |exercise|clock_divider:mod|Add0~16      ; out0             ;
; |exercise|clock_divider:mod|Add0~17      ; |exercise|clock_divider:mod|Add0~17      ; out0             ;
; |exercise|clock_divider:mod|Add0~18      ; |exercise|clock_divider:mod|Add0~18      ; out0             ;
; |exercise|clock_divider:mod|Add0~19      ; |exercise|clock_divider:mod|Add0~19      ; out0             ;
; |exercise|clock_divider:mod|Add0~20      ; |exercise|clock_divider:mod|Add0~20      ; out0             ;
; |exercise|clock_divider:mod|Add0~21      ; |exercise|clock_divider:mod|Add0~21      ; out0             ;
; |exercise|clock_divider:mod|Add0~22      ; |exercise|clock_divider:mod|Add0~22      ; out0             ;
; |exercise|clock_divider:mod|Add0~23      ; |exercise|clock_divider:mod|Add0~23      ; out0             ;
; |exercise|clock_divider:mod|Add0~24      ; |exercise|clock_divider:mod|Add0~24      ; out0             ;
; |exercise|clock_divider:mod|Add0~25      ; |exercise|clock_divider:mod|Add0~25      ; out0             ;
; |exercise|clock_divider:mod|Add0~26      ; |exercise|clock_divider:mod|Add0~26      ; out0             ;
; |exercise|clock_divider:mod|Add0~27      ; |exercise|clock_divider:mod|Add0~27      ; out0             ;
; |exercise|clock_divider:mod|Add0~28      ; |exercise|clock_divider:mod|Add0~28      ; out0             ;
; |exercise|clock_divider:mod|Add0~29      ; |exercise|clock_divider:mod|Add0~29      ; out0             ;
; |exercise|clock_divider:mod|Add0~30      ; |exercise|clock_divider:mod|Add0~30      ; out0             ;
; |exercise|clock_divider:mod|Add0~31      ; |exercise|clock_divider:mod|Add0~31      ; out0             ;
; |exercise|clock_divider:mod|Add0~32      ; |exercise|clock_divider:mod|Add0~32      ; out0             ;
; |exercise|clock_divider:mod|Add0~33      ; |exercise|clock_divider:mod|Add0~33      ; out0             ;
; |exercise|clock_divider:mod|Add0~34      ; |exercise|clock_divider:mod|Add0~34      ; out0             ;
; |exercise|clock_divider:mod|Add0~35      ; |exercise|clock_divider:mod|Add0~35      ; out0             ;
; |exercise|clock_divider:mod|Add0~36      ; |exercise|clock_divider:mod|Add0~36      ; out0             ;
; |exercise|clock_divider:mod|Add0~37      ; |exercise|clock_divider:mod|Add0~37      ; out0             ;
; |exercise|clock_divider:mod|Add0~38      ; |exercise|clock_divider:mod|Add0~38      ; out0             ;
; |exercise|clock_divider:mod|Add0~39      ; |exercise|clock_divider:mod|Add0~39      ; out0             ;
; |exercise|clock_divider:mod|Add0~40      ; |exercise|clock_divider:mod|Add0~40      ; out0             ;
; |exercise|clock_divider:mod|Add0~41      ; |exercise|clock_divider:mod|Add0~41      ; out0             ;
; |exercise|clock_divider:mod|Add0~42      ; |exercise|clock_divider:mod|Add0~42      ; out0             ;
; |exercise|clock_divider:mod|Add0~43      ; |exercise|clock_divider:mod|Add0~43      ; out0             ;
; |exercise|clock_divider:mod|Add0~44      ; |exercise|clock_divider:mod|Add0~44      ; out0             ;
; |exercise|clock_divider:mod|Add0~45      ; |exercise|clock_divider:mod|Add0~45      ; out0             ;
; |exercise|clock_divider:mod|Add0~46      ; |exercise|clock_divider:mod|Add0~46      ; out0             ;
; |exercise|clock_divider:mod|Add0~47      ; |exercise|clock_divider:mod|Add0~47      ; out0             ;
; |exercise|clock_divider:mod|Add0~48      ; |exercise|clock_divider:mod|Add0~48      ; out0             ;
+------------------------------------------+------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                               ;
+------------------------------------------+------------------------------------------+------------------+
; Node Name                                ; Output Port Name                         ; Output Port Type ;
+------------------------------------------+------------------------------------------+------------------+
; |exercise|seg_out[0]                     ; |exercise|seg_out[0]                     ; pin_out          ;
; |exercise|seg_out[1]                     ; |exercise|seg_out[1]                     ; pin_out          ;
; |exercise|seg_out[2]                     ; |exercise|seg_out[2]                     ; pin_out          ;
; |exercise|seg_out[3]                     ; |exercise|seg_out[3]                     ; pin_out          ;
; |exercise|seg_out[4]                     ; |exercise|seg_out[4]                     ; pin_out          ;
; |exercise|seg_out[5]                     ; |exercise|seg_out[5]                     ; pin_out          ;
; |exercise|seg_out[6]                     ; |exercise|seg_out[6]                     ; pin_out          ;
; |exercise|seg_out[7]                     ; |exercise|seg_out[7]                     ; pin_out          ;
; |exercise|seg_out1[0]                    ; |exercise|seg_out1[0]                    ; pin_out          ;
; |exercise|seg_out1[1]                    ; |exercise|seg_out1[1]                    ; pin_out          ;
; |exercise|seg_out1[2]                    ; |exercise|seg_out1[2]                    ; pin_out          ;
; |exercise|seg_out1[3]                    ; |exercise|seg_out1[3]                    ; pin_out          ;
; |exercise|seg_out1[4]                    ; |exercise|seg_out1[4]                    ; pin_out          ;
; |exercise|seg_out1[5]                    ; |exercise|seg_out1[5]                    ; pin_out          ;
; |exercise|seg_out1[6]                    ; |exercise|seg_out1[6]                    ; pin_out          ;
; |exercise|seg_out1[7]                    ; |exercise|seg_out1[7]                    ; pin_out          ;
; |exercise|count                          ; |exercise|count                          ; pin_out          ;
; |exercise|ppcounter:mod1|count           ; |exercise|ppcounter:mod1|count           ; regout           ;
; |exercise|ppcounter:mod1|count~0         ; |exercise|ppcounter:mod1|count~0         ; out              ;
; |exercise|clock_divider:mod|num~0        ; |exercise|clock_divider:mod|num~0        ; out              ;
; |exercise|clock_divider:mod|num~1        ; |exercise|clock_divider:mod|num~1        ; out              ;
; |exercise|clock_divider:mod|num~2        ; |exercise|clock_divider:mod|num~2        ; out              ;
; |exercise|clock_divider:mod|num~3        ; |exercise|clock_divider:mod|num~3        ; out              ;
; |exercise|clock_divider:mod|num~4        ; |exercise|clock_divider:mod|num~4        ; out              ;
; |exercise|clock_divider:mod|num~5        ; |exercise|clock_divider:mod|num~5        ; out              ;
; |exercise|clock_divider:mod|num~6        ; |exercise|clock_divider:mod|num~6        ; out              ;
; |exercise|clock_divider:mod|num~7        ; |exercise|clock_divider:mod|num~7        ; out              ;
; |exercise|clock_divider:mod|num~8        ; |exercise|clock_divider:mod|num~8        ; out              ;
; |exercise|clock_divider:mod|num~9        ; |exercise|clock_divider:mod|num~9        ; out              ;
; |exercise|clock_divider:mod|num~10       ; |exercise|clock_divider:mod|num~10       ; out              ;
; |exercise|clock_divider:mod|num~11       ; |exercise|clock_divider:mod|num~11       ; out              ;
; |exercise|clock_divider:mod|num~12       ; |exercise|clock_divider:mod|num~12       ; out              ;
; |exercise|clock_divider:mod|num~13       ; |exercise|clock_divider:mod|num~13       ; out              ;
; |exercise|clock_divider:mod|num~14       ; |exercise|clock_divider:mod|num~14       ; out              ;
; |exercise|clock_divider:mod|num~15       ; |exercise|clock_divider:mod|num~15       ; out              ;
; |exercise|clock_divider:mod|num~16       ; |exercise|clock_divider:mod|num~16       ; out              ;
; |exercise|clock_divider:mod|num~17       ; |exercise|clock_divider:mod|num~17       ; out              ;
; |exercise|clock_divider:mod|num~18       ; |exercise|clock_divider:mod|num~18       ; out              ;
; |exercise|clock_divider:mod|num~19       ; |exercise|clock_divider:mod|num~19       ; out              ;
; |exercise|clock_divider:mod|num~20       ; |exercise|clock_divider:mod|num~20       ; out              ;
; |exercise|clock_divider:mod|divide_clk   ; |exercise|clock_divider:mod|divide_clk   ; regout           ;
; |exercise|clock_divider:mod|num[5]       ; |exercise|clock_divider:mod|num[5]       ; regout           ;
; |exercise|clock_divider:mod|num[6]       ; |exercise|clock_divider:mod|num[6]       ; regout           ;
; |exercise|clock_divider:mod|num[7]       ; |exercise|clock_divider:mod|num[7]       ; regout           ;
; |exercise|clock_divider:mod|num[8]       ; |exercise|clock_divider:mod|num[8]       ; regout           ;
; |exercise|clock_divider:mod|num[9]       ; |exercise|clock_divider:mod|num[9]       ; regout           ;
; |exercise|clock_divider:mod|num[10]      ; |exercise|clock_divider:mod|num[10]      ; regout           ;
; |exercise|clock_divider:mod|num[11]      ; |exercise|clock_divider:mod|num[11]      ; regout           ;
; |exercise|clock_divider:mod|num[12]      ; |exercise|clock_divider:mod|num[12]      ; regout           ;
; |exercise|clock_divider:mod|num[13]      ; |exercise|clock_divider:mod|num[13]      ; regout           ;
; |exercise|clock_divider:mod|num[14]      ; |exercise|clock_divider:mod|num[14]      ; regout           ;
; |exercise|clock_divider:mod|num[15]      ; |exercise|clock_divider:mod|num[15]      ; regout           ;
; |exercise|clock_divider:mod|num[16]      ; |exercise|clock_divider:mod|num[16]      ; regout           ;
; |exercise|clock_divider:mod|num[17]      ; |exercise|clock_divider:mod|num[17]      ; regout           ;
; |exercise|clock_divider:mod|num[18]      ; |exercise|clock_divider:mod|num[18]      ; regout           ;
; |exercise|clock_divider:mod|num[19]      ; |exercise|clock_divider:mod|num[19]      ; regout           ;
; |exercise|clock_divider:mod|num[20]      ; |exercise|clock_divider:mod|num[20]      ; regout           ;
; |exercise|clock_divider:mod|num[21]      ; |exercise|clock_divider:mod|num[21]      ; regout           ;
; |exercise|clock_divider:mod|num[22]      ; |exercise|clock_divider:mod|num[22]      ; regout           ;
; |exercise|clock_divider:mod|num[23]      ; |exercise|clock_divider:mod|num[23]      ; regout           ;
; |exercise|clock_divider:mod|num[24]      ; |exercise|clock_divider:mod|num[24]      ; regout           ;
; |exercise|clock_divider:mod|num[25]      ; |exercise|clock_divider:mod|num[25]      ; regout           ;
; |exercise|clock_divider:mod|LessThan0~8  ; |exercise|clock_divider:mod|LessThan0~8  ; out0             ;
; |exercise|clock_divider:mod|LessThan0~10 ; |exercise|clock_divider:mod|LessThan0~10 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~11 ; |exercise|clock_divider:mod|LessThan0~11 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~12 ; |exercise|clock_divider:mod|LessThan0~12 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~13 ; |exercise|clock_divider:mod|LessThan0~13 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~14 ; |exercise|clock_divider:mod|LessThan0~14 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~15 ; |exercise|clock_divider:mod|LessThan0~15 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~16 ; |exercise|clock_divider:mod|LessThan0~16 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~17 ; |exercise|clock_divider:mod|LessThan0~17 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~18 ; |exercise|clock_divider:mod|LessThan0~18 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~19 ; |exercise|clock_divider:mod|LessThan0~19 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~20 ; |exercise|clock_divider:mod|LessThan0~20 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~21 ; |exercise|clock_divider:mod|LessThan0~21 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~22 ; |exercise|clock_divider:mod|LessThan0~22 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~23 ; |exercise|clock_divider:mod|LessThan0~23 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~24 ; |exercise|clock_divider:mod|LessThan0~24 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~25 ; |exercise|clock_divider:mod|LessThan0~25 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~26 ; |exercise|clock_divider:mod|LessThan0~26 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~27 ; |exercise|clock_divider:mod|LessThan0~27 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~28 ; |exercise|clock_divider:mod|LessThan0~28 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~29 ; |exercise|clock_divider:mod|LessThan0~29 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~30 ; |exercise|clock_divider:mod|LessThan0~30 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~31 ; |exercise|clock_divider:mod|LessThan0~31 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~32 ; |exercise|clock_divider:mod|LessThan0~32 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~33 ; |exercise|clock_divider:mod|LessThan0~33 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~34 ; |exercise|clock_divider:mod|LessThan0~34 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~35 ; |exercise|clock_divider:mod|LessThan0~35 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~36 ; |exercise|clock_divider:mod|LessThan0~36 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~37 ; |exercise|clock_divider:mod|LessThan0~37 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~38 ; |exercise|clock_divider:mod|LessThan0~38 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~39 ; |exercise|clock_divider:mod|LessThan0~39 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~40 ; |exercise|clock_divider:mod|LessThan0~40 ; out0             ;
; |exercise|clock_divider:mod|LessThan0~41 ; |exercise|clock_divider:mod|LessThan0~41 ; out0             ;
; |exercise|clock_divider:mod|Add0~8       ; |exercise|clock_divider:mod|Add0~8       ; out0             ;
; |exercise|clock_divider:mod|Add0~9       ; |exercise|clock_divider:mod|Add0~9       ; out0             ;
; |exercise|clock_divider:mod|Add0~10      ; |exercise|clock_divider:mod|Add0~10      ; out0             ;
; |exercise|clock_divider:mod|Add0~11      ; |exercise|clock_divider:mod|Add0~11      ; out0             ;
; |exercise|clock_divider:mod|Add0~12      ; |exercise|clock_divider:mod|Add0~12      ; out0             ;
; |exercise|clock_divider:mod|Add0~13      ; |exercise|clock_divider:mod|Add0~13      ; out0             ;
; |exercise|clock_divider:mod|Add0~14      ; |exercise|clock_divider:mod|Add0~14      ; out0             ;
; |exercise|clock_divider:mod|Add0~15      ; |exercise|clock_divider:mod|Add0~15      ; out0             ;
; |exercise|clock_divider:mod|Add0~16      ; |exercise|clock_divider:mod|Add0~16      ; out0             ;
; |exercise|clock_divider:mod|Add0~17      ; |exercise|clock_divider:mod|Add0~17      ; out0             ;
; |exercise|clock_divider:mod|Add0~18      ; |exercise|clock_divider:mod|Add0~18      ; out0             ;
; |exercise|clock_divider:mod|Add0~19      ; |exercise|clock_divider:mod|Add0~19      ; out0             ;
; |exercise|clock_divider:mod|Add0~20      ; |exercise|clock_divider:mod|Add0~20      ; out0             ;
; |exercise|clock_divider:mod|Add0~21      ; |exercise|clock_divider:mod|Add0~21      ; out0             ;
; |exercise|clock_divider:mod|Add0~22      ; |exercise|clock_divider:mod|Add0~22      ; out0             ;
; |exercise|clock_divider:mod|Add0~23      ; |exercise|clock_divider:mod|Add0~23      ; out0             ;
; |exercise|clock_divider:mod|Add0~24      ; |exercise|clock_divider:mod|Add0~24      ; out0             ;
; |exercise|clock_divider:mod|Add0~25      ; |exercise|clock_divider:mod|Add0~25      ; out0             ;
; |exercise|clock_divider:mod|Add0~26      ; |exercise|clock_divider:mod|Add0~26      ; out0             ;
; |exercise|clock_divider:mod|Add0~27      ; |exercise|clock_divider:mod|Add0~27      ; out0             ;
; |exercise|clock_divider:mod|Add0~28      ; |exercise|clock_divider:mod|Add0~28      ; out0             ;
; |exercise|clock_divider:mod|Add0~29      ; |exercise|clock_divider:mod|Add0~29      ; out0             ;
; |exercise|clock_divider:mod|Add0~30      ; |exercise|clock_divider:mod|Add0~30      ; out0             ;
; |exercise|clock_divider:mod|Add0~31      ; |exercise|clock_divider:mod|Add0~31      ; out0             ;
; |exercise|clock_divider:mod|Add0~32      ; |exercise|clock_divider:mod|Add0~32      ; out0             ;
; |exercise|clock_divider:mod|Add0~33      ; |exercise|clock_divider:mod|Add0~33      ; out0             ;
; |exercise|clock_divider:mod|Add0~34      ; |exercise|clock_divider:mod|Add0~34      ; out0             ;
; |exercise|clock_divider:mod|Add0~35      ; |exercise|clock_divider:mod|Add0~35      ; out0             ;
; |exercise|clock_divider:mod|Add0~36      ; |exercise|clock_divider:mod|Add0~36      ; out0             ;
; |exercise|clock_divider:mod|Add0~37      ; |exercise|clock_divider:mod|Add0~37      ; out0             ;
; |exercise|clock_divider:mod|Add0~38      ; |exercise|clock_divider:mod|Add0~38      ; out0             ;
; |exercise|clock_divider:mod|Add0~39      ; |exercise|clock_divider:mod|Add0~39      ; out0             ;
; |exercise|clock_divider:mod|Add0~40      ; |exercise|clock_divider:mod|Add0~40      ; out0             ;
; |exercise|clock_divider:mod|Add0~41      ; |exercise|clock_divider:mod|Add0~41      ; out0             ;
; |exercise|clock_divider:mod|Add0~42      ; |exercise|clock_divider:mod|Add0~42      ; out0             ;
; |exercise|clock_divider:mod|Add0~43      ; |exercise|clock_divider:mod|Add0~43      ; out0             ;
; |exercise|clock_divider:mod|Add0~44      ; |exercise|clock_divider:mod|Add0~44      ; out0             ;
; |exercise|clock_divider:mod|Add0~45      ; |exercise|clock_divider:mod|Add0~45      ; out0             ;
; |exercise|clock_divider:mod|Add0~46      ; |exercise|clock_divider:mod|Add0~46      ; out0             ;
; |exercise|clock_divider:mod|Add0~47      ; |exercise|clock_divider:mod|Add0~47      ; out0             ;
; |exercise|clock_divider:mod|Add0~48      ; |exercise|clock_divider:mod|Add0~48      ; out0             ;
+------------------------------------------+------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 304 01/25/2010 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 04 21:36:35 2016
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off exercise -c exercise
Info: Using vector source file "C:/altera/91sp1/quartus/Waveform1.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      18.56 %
Info: Number of transitions in simulation is 1120
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 143 megabytes
    Info: Processing ended: Wed May 04 21:36:35 2016
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


