# Prueba de umbral de nivel 

> Esta publicaci贸n solo est谩 disponible en ingl茅s.

![](https://img.wiki-power.com/d/wiki-media/img/20220912163403.png)

La prueba de umbral de nivel incluye el umbral de nivel de salida (VOL y VOH) y el umbral de nivel de entrada (VIL y VIH). Se originan a partir del umbral de nivel t铆pico de TTL y CMOS:

|              | VCC   | VOL             | VOH             | VIL             | VIH             | GND   |
| :----------- | :---- | :-------------- | :-------------- | :-------------- | :-------------- | :---- |
| TTL (5V)     | 5.00V | 0.40V           | 2.40V           | 0.80V           | 2.00V           | 0.00V |
| LVTTL (3.3V) | 3.30V | 0.40V           | 2.40V           | 0.80V           | 1.50V           | 0.00V |
| CMOS (5V)    | 5.00V | 0.50V (0.1 VCC) | 4.50V (0.9 VCC) | 1.50V (0.3 VCC) | 3.50V (0.7 VCC) | 0.00V |
| CMOS (3.3V)  | 3.30V | 0.33V (0.1 VCC) | 2.97V (0.9 VCC) | 0.99V (0.3 VCC) | 2.31V (0.7 VCC) | 0.00V |
| CMOS (2.5V)  | 2.50V | 0.40V           | 2.00V           | 0.70V           | 1.70V           | 0.00V |
| CMOS (1.8V)  | 1.80V | 0.45V           | 1.35V           | 0.63V           | 1.170V          | 0.00V |

## Prueba de umbral de nivel de salida (VOL/IOL y VOH/IOH)

VOL representa el voltaje de salida m谩ximo cuando el nivel de voltaje de salida es BAJO, IOL representa la capacidad m谩xima de corriente de **hundimiento** en el estado de salida BAJO. En realidad, miden la resistencia del pin de salida cuando proporcionan la l贸gica `0`, asegurando que pueda proporcionar una corriente de IOL sin exceder el voltaje de VOL, examinando la capacidad de hundimiento de corriente y mantenerse en un estado l贸gico correcto.

VOH representa el voltaje de salida m铆nimo cuando el nivel de voltaje de salida es ALTO, IOH representa la capacidad m谩xima de corriente de fuente en estado de salida ALTO. En realidad, miden la resistencia del pin de salida cuando proporcionan la l贸gica `1`, asegurando que pueda proporcionar una corriente de IOH sin menos que el voltaje de VOH, examinando la capacidad de corriente de fuente y manteni茅ndose en un estado l贸gico correcto.

### M茅todo de prueba (Serie)

#### Prueba VOL/IOL (Serie)

![](https://img.wiki-power.com/d/wiki-media/img/20220912172403.png)

1. Aplicar VDDmin al pin VDD (con abrazadera de corriente).
2. Preacondicionar el pin de salida espec铆fico a la l贸gica '0'.
3. Forzar IOLmax al Pin bajo prueba (fluir hacia DUT) y medir el voltaje en 茅l:
   - **Mayor que el valor especificado(>0.4V)**: FALLA
   - **Menor que el valor especificado(<0.4V)**: PASA
4. Repetir para probar con diferentes pines de salida.

#### Prueba VOH/IOH (Serie)

![](https://img.wiki-power.com/d/wiki-media/img/20220912172445.png)

1. Aplicar VDDmin al pin VDD (con abrazadera de corriente).
2. Preacondicionar el pin de salida espec铆fico a la l贸gica '1'.
3. Forzar IOHmax al Pin bajo prueba (fluir fuera de DUT) y medir el voltaje en 茅l:
   - **Mayor que el valor especificado(>2.4V)**: PASA
   - **Menor que el valor especificado(<2.4V)**: FALLA
4. Repetir para probar con diferentes pines de salida.

## Prueba de umbral de nivel de entrada (VIL y VIH)

## Referencias y Agradecimientos

- _Los Fundamentos de la Prueba de Semiconductores Digitales_
- _Fundamentos de la Prueba Utilizando ATE_

> Original: <https://wiki-power.com/>  
> Esta publicaci贸n est谩 protegida por el acuerdo [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.en), debe ser reproducida con atribuci贸n.

> Este post est谩 traducido usando ChatGPT, por favor [**feedback**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) si hay alguna omisi贸n.
