m255
K4
z2
!s12c _opt1
Z0 !s99 nomlopt
!s12c _opt
R0
!s11f MIXED_VERSIONS
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z1 dD:/Faculdade/Sistemas Digitais/Sys_verilog/display
T_opt
!s110 1743715259
VgLJaj1b`UzY[Ke1fiEN=I1
04 10 4 work tb_display fast 0
=1-0ae0affa211e-67eefbba-2b6-5a2c
R0
Z2 !s12f OEM100
Z3 !s12b OEM100
!s124 OEM10U2 
Z4 o-quiet -auto_acc_if_foreign -work work
Z5 tCvgOpt 0
n@_opt
Z6 OL;O;2024.1;79
R1
T_opt1
!s110 1743715272
VjH7i;kFjZLJeE<D0CccP41
04 4 4 work ctrl fast 0
=1-0ae0affa211e-67eefbc8-14-28dc
R0
R2
R3
!s124 OEM10U9 
R4
R5
n@_opt1
R6
R1
vctrl
2D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/rtl/ctrl.sv
Z7 DXx6 sv_std 3 std 0 22 9oUSJO;AeEaW`l:M@^WG92
Z8 !s110 1743715207
!i10b 1
!s100 F29[GTj<KTMPSGFRP]BAI1
IodNiL4eTML^OA3SA9JH_Q0
S1
Z9 dD:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4
w1743714920
8D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/rtl/ctrl.sv
FD:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/rtl/ctrl.sv
!i122 1
L0 1 43
Z10 VDg1SIo80bB@j0V0VzS_@n1
Z11 OL;L;2024.1;79
r1
!s85 0
31
Z12 !s108 1743715207.000000
!s107 D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/rtl/ctrl.sv|
!s90 -reportprogress|300|-work|work|D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/rtl/ctrl.sv|
!i113 0
Z13 o-work work -L mtiAvm -L mtiRnm -L mtiOvm -L mtiUvm -L mtiUPF -L infact
R5
vdisplay
2D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/rtl/display.sv
R7
R8
!i10b 1
!s100 6_FFi5ebz@<j8:@<9:oX=0
IKEGIc_P7j8Idnn@:4QCjW2
S1
R9
w1743714934
8D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/rtl/display.sv
FD:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/rtl/display.sv
!i122 2
L0 1 30
R10
R11
r1
!s85 0
31
R12
!s107 D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/rtl/display.sv|
!s90 -reportprogress|300|-work|work|D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/rtl/display.sv|
!i113 0
R13
R5
vtb_ctrl
2D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/sim/ctrl/tb_ctrl.sv
R7
!s110 1743715493
!i10b 1
!s100 zh2CMULdeo9T7EB_8_Q=d0
I4[5WHa`LIo:OOi4F6ASn[1
S1
R9
w1743715376
8D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/sim/ctrl/tb_ctrl.sv
FD:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/sim/ctrl/tb_ctrl.sv
!i122 3
L0 3 37
R10
R11
r1
!s85 0
31
!s108 1743715493.000000
!s107 D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/sim/ctrl/tb_ctrl.sv|
!s90 -reportprogress|300|-work|work|D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/sim/ctrl/tb_ctrl.sv|
!i113 0
R13
R5
vtb_display
2D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/sim/display/tb_display.sv
R7
!s110 1743715546
!i10b 1
!s100 425ldHSW[>:ROBb9=VFgQ3
I7Y3ZeEFd47_1e]zTVjW?Q2
S1
R9
w1743715375
8D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/sim/display/tb_display.sv
FD:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/sim/display/tb_display.sv
!i122 4
L0 3 30
R10
R11
r1
!s85 0
31
!s108 1743715545.000000
!s107 D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/sim/display/tb_display.sv|
!s90 -reportprogress|300|-work|work|D:/Faculdade/Sistemas Digitais/Sys_verilog/projeto_4/sim/display/tb_display.sv|
!i113 0
R13
R5
