
ğŸ“Œ Overview

Este proyecto implementa un decoder digital en FPGA que:

Recibe 10 seÃ±ales binarias desde switches fÃ­sicos de la tarjeta.

Decodifica esas seÃ±ales.

Genera una salida equivalente en 4 bits (formato decimal/Binary-Coded output).

Traduce la salida a seÃ±ales para 4 displays de 7 segmentos.

Muestra el resultado directamente en la tarjeta FPGA.

El sistema permite visualizar en tiempo real el resultado de la combinaciÃ³n binaria ingresada desde hardware fÃ­sico.

#Funcionamiento del Sistema
#Entradas

10 switches fÃ­sicos de la FPGA.

Cada switch representa una seÃ±al binaria (1 o 0).

#Procesamiento

Las 10 entradas binarias se interpretan como una seÃ±al tipo decoder.

El sistema traduce esa combinaciÃ³n a una salida codificada de 4 bits.

Esa salida se convierte a seÃ±ales compatibles con display de 7 segmentos.

#Salidas

4 displays de 7 segmentos.

Cada display recibe su correspondiente seÃ±al segmentada (aâ€“g).
Se muestra el valor decimal equivalente
