<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üßíüèª ü§üüèº ‚ôãÔ∏è Interrupciones de dispositivos externos en un sistema x86. Parte 2. Opciones de arranque del kernel de Linux ü§∑üèø üë®‚Äç‚öñÔ∏è üôá</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="En la parte anterior, examinamos la evoluci√≥n de la entrega de interrupciones desde dispositivos en sistemas x86 (PIC ‚Üí APIC ‚Üí MSI), una teor√≠a genera...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Interrupciones de dispositivos externos en un sistema x86. Parte 2. Opciones de arranque del kernel de Linux</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/431372/">  En la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">parte anterior,</a> examinamos la evoluci√≥n de la entrega de interrupciones desde dispositivos en sistemas x86 (PIC ‚Üí APIC ‚Üí MSI), una teor√≠a general y todos los t√©rminos necesarios. <br><br>  En esta parte pr√°ctica, veremos c√≥mo volver a usar los m√©todos de entrega de interrupci√≥n de Linux heredados, a saber, considere las opciones de arranque del kernel: <br><br><ul><li>  pci = nomsi </li><li>  noapic </li><li>  nolapic </li></ul><br>  Tambi√©n veremos el orden en que el sistema operativo mira las tablas de enrutamiento de interrupci√≥n (ACPI / MPtable / $ PIR) y qu√© efecto tendr√° al agregar opciones de arranque: <br><br><ul><li>  pci = noacpi </li><li>  acpi = noirq </li><li>  acpi = apagado </li></ul><br>  Quiz√°s haya intentado combinaciones de todas estas opciones cuando un dispositivo no funcion√≥ debido a un problema de interrupci√≥n.  Veamos qu√© hacen exactamente y c√≥mo cambian la salida de / proc / interrupts. <br><a name="habracut"></a><br><h3>  Descargar sin opciones adicionales </h3><br>  Observaremos interrupciones en este art√≠culo en una placa personalizada con Intel Haswell i7 con el chipset lynxPoint-LP en el que se ejecuta <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">coreboot</a> . <br><br>  Emitiremos informaci√≥n sobre las interrupciones a trav√©s del comando <br><br><pre><code class="bash hljs">cat /proc/interrupts</code> </pre> <br>  Salida en el arranque sin opciones adicionales: <br><br><pre> <code class="bash hljs">CPU0 CPU1 CPU2 CPU3 0: 15 0 0 0 IO-APIC-edge timer 1: 0 1 0 1 IO-APIC-edge i8042 8: 0 0 0 1 IO-APIC-edge rtc0 9: 0 0 0 0 IO-APIC-fasteoi acpi 12: 0 0 0 1 IO-APIC-edge 23: 16 247 7 10 IO-APIC-fasteoi ehci_hcd:usb1 56: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 57: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 58: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 59: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 60: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 61: 0 0 0 0 PCI-MSI-edge aerdrv,PCIe PME 62: 3118 1984 972 3454 PCI-MSI-edge ahci 63: 1 0 0 0 PCI-MSI-edge eth59 64: 2095 57 4 832 PCI-MSI-edge eth59-rx-0 65: 6 18 1 1309 PCI-MSI-edge eth59-rx-1 66: 13 512 2 1 PCI-MSI-edge eth59-rx-2 67: 10 61 232 2 PCI-MSI-edge eth59-rx-3 68: 169 0 0 0 PCI-MSI-edge eth59-tx-0 69: 14 14 4 205 PCI-MSI-edge eth59-tx-1 70: 11 491 3 0 PCI-MSI-edge eth59-tx-2 71: 20 19 134 50 PCI-MSI-edge eth59-tx-3 72: 0 0 0 0 PCI-MSI-edge eth58 73: 2 1 0 152 PCI-MSI-edge eth58-rx-0 74: 3 150 2 0 PCI-MSI-edge eth58-rx-1 75: 2 34 117 2 PCI-MSI-edge eth58-rx-2 76: 153 0 2 0 PCI-MSI-edge eth58-rx-3 77: 4 0 2 149 PCI-MSI-edge eth58-tx-0 78: 4 149 2 0 PCI-MSI-edge eth58-tx-1 79: 4 0 117 34 PCI-MSI-edge eth58-tx-2 80: 153 0 2 0 PCI-MSI-edge eth58-tx-3 81: 66 106 2 101 PCI-MSI-edge snd_hda_intel 82: 928 5657 262 224 PCI-MSI-edge i915 83: 545 56 32 15 PCI-MSI-edge snd_hda_intel NMI: 0 0 0 0 Non-maskable interrupts LOC: 4193 3644 3326 3499 Local timer interrupts SPU: 0 0 0 0 Spurious interrupts PMI: 0 0 0 0 Performance monitoring interrupts IWI: 290 233 590 111 IRQ work interrupts RTR: 3 0 0 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 1339 2163 2404 1946 Rescheduling interrupts CAL: 607 537 475 559 Function call interrupts TLB: 163 202 164 251 TLB shootdowns TRM: 48 48 48 48 Thermal event interrupts THR: 0 0 0 0 Threshold APIC interrupts MCE: 0 0 0 0 Machine check exceptions MCP: 3 3 3 3 Machine check polls ERR: 0 MIS: 0</code> </pre><br>  El archivo / proc / interrupts proporciona una tabla sobre el n√∫mero de interrupciones en cada procesador en la siguiente forma: <br><br><ul><li>  Primera columna: n√∫mero de interrupci√≥n </li><li>  Altavoces CPUx: interruptores de contadores en cada procesador </li><li>  Siguiente columna: tipo de interrupci√≥n: <br><ul><li>  IO-APIC-edge - interrupci√≥n de borde al controlador I / O APIC </li><li>  IO-APIC-fasteoi - interrupci√≥n de nivel por controlador I / O APIC </li><li>  PCI-MSI-edge - interrupci√≥n de MSI </li><li>  XT-PIC-XT-PIC - interrupci√≥n en el controlador PIC (ver m√°s adelante) </li></ul></li><li>  √öltima columna: dispositivo asociado con esta interrupci√≥n </li></ul><br>  Entonces, como deber√≠a ser en un sistema moderno, se usan para dispositivos y controladores que admiten interrupciones MSI / MSI-X.  Las interrupciones restantes se enrutan a trav√©s del I / O APIC. <br><br>  El esquema de enrutamiento de interrupci√≥n simplificado se puede dibujar de esta manera (rutas activas marcadas en rojo, rutas no utilizadas en negro). <br><br><img src="https://habrastorage.org/webt/pb/ej/7c/pbej7cfkiyscux6fzyttfbi99my.png"><br><br>  El soporte para un dispositivo MSI / MSI-X debe etiquetarse como Capacidad correspondiente en su espacio de configuraci√≥n PCI. <br><br>  En confirmaci√≥n, damos un peque√±o fragmento de la salida lspci para dispositivos para los que se indica que usan MSI / MSI-X.  En nuestro caso, es un controlador SATA (interrupci√≥n ahci), 2 controladores de ethernet (interrupciones eth58 * y eth59 *), un controlador gr√°fico (i915) y 2 controladores de audio HD (snd_hda_intel). <br><br><pre> <code class="bash hljs">lspci -v</code> </pre> <br><pre> <code class="bash hljs">00:02.0 VGA compatible controller: Intel Corporation Haswell-ULT Integrated Graphics Controller (rev 09) (prog-if 00 [VGA controller]) ... Capabilities: [90] MSI: Enable+ Count=1/1 Maskable- 64bit- Capabilities: [d0] Power Management version 2 Capabilities: [a4] PCI Advanced Features Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: i915 00:03.0 Audio device: Intel Corporation Haswell-ULT HD Audio Controller (rev 09 ... Capabilities: [60] MSI: Enable+ Count=1/1 Maskable- 64bit- Capabilities: [70] Express Root Complex Integrated Endpoint, MSI 00 Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: snd_hda_intel 00:1b.0 Audio device: Intel Corporation 8 Series HD Audio Controller (rev 04) ... Capabilities: [60] MSI: Enable+ Count=1/1 Maskable- 64bit+ Capabilities: [70] Express Root Complex Integrated Endpoint, MSI 00 Capabilities: [100] Virtual Channel Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: snd_hda_intel 00:1f.2 SATA controller: Intel Corporation 8 Series SATA Controller 1 [AHCI mode] (rev 04) (prog-if 01 [AHCI 1.0]) ... Capabilities: [80] MSI: Enable+ Count=1/1 Maskable- 64bit- Capabilities: [70] Power Management version 3 Capabilities: [a8] SATA HBA v1.0 Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: ahci 05:00.0 Ethernet controller: Intel Corporation I350 Gigabit Network Connection (rev 01) ... Capabilities: [50] MSI: Enable- Count=1/1 Maskable+ 64bit+ Capabilities: [70] MSI-X: Enable+ Count=10 Masked- Capabilities: [a0] Express Endpoint, MSI 00 Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: igb 05:00.1 Ethernet controller: Intel Corporation I350 Gigabit Network Connection (rev 01) ... Capabilities: [50] MSI: Enable- Count=1/1 Maskable+ 64bit+ Capabilities: [70] MSI-X: Enable+ Count=10 Masked- Capabilities: [a0] Express Endpoint, MSI 00 Kernel driver <span class="hljs-keyword"><span class="hljs-keyword">in</span></span> use: igb</code> </pre> <br>  Como podemos ver, estos dispositivos tienen la l√≠nea "MSI: Enable +" o "MSI-X: Enable +" <br><br>  Comencemos a degradar el sistema.  Primero, arranque con la opci√≥n pci = nomsi. <br><br><h3>  pci = nomsi </h3><br>  Con esta opci√≥n, las interrupciones de MSI se convertir√°n en IO-APIC / XT-PIC dependiendo del controlador de interrupci√≥n utilizado. <br><br>  En este caso, todav√≠a tenemos el controlador de interrupci√≥n APIC prioritario, por lo que la imagen ser√° la siguiente: <br><br><img src="https://habrastorage.org/webt/er/ft/jy/erftjybrd7rm61bmmmhcs3qfzni.png"><br><br>  La salida de / proc / interrumpe: <br><br><pre> <code class="bash hljs"> CPU0 CPU1 CPU2 CPU3 0: 15 0 0 0 IO-APIC-edge timer 1: 0 1 0 1 IO-APIC-edge i8042 8: 0 0 1 0 IO-APIC-edge rtc0 9: 0 0 0 0 IO-APIC-fasteoi acpi 12: 0 0 0 1 IO-APIC-edge 16: 1314 5625 342 555 IO-APIC-fasteoi i915, snd_hda_intel, eth59 17: 5 0 1 34 IO-APIC-fasteoi eth58 21: 2882 2558 963 2088 IO-APIC-fasteoi ahci 22: 26 81 2 170 IO-APIC-fasteoi snd_hda_intel 23: 23 369 8 8 IO-APIC-fasteoi ehci_hcd:usb1 NMI: 0 0 0 0 Non-maskable interrupts LOC: 3011 3331 2435 2617 Local timer interrupts SPU: 0 0 0 0 Spurious interrupts PMI: 0 0 0 0 Performance monitoring interrupts IWI: 197 228 544 85 IRQ work interrupts RTR: 3 0 0 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 1708 2349 1821 1569 Rescheduling interrupts CAL: 520 554 509 555 Function call interrupts TLB: 187 181 205 179 TLB shootdowns TRM: 102 102 102 102 Thermal event interrupts THR: 0 0 0 0 Threshold APIC interrupts MCE: 0 0 0 0 Machine check exceptions MCP: 2 2 2 2 Machine check polls ERR: 0 MIS: 0</code> </pre> <br>  Se espera que todas las interrupciones MSI / MSI-X desaparezcan.  En cambio, los dispositivos ahora usan interrupciones IO-APIC-fasteoi. <br><br>  ¬°Tenga en cuenta que antes de incluir esta opci√≥n, eth58 y eth59 ten√≠an 9 interrupciones cada una!  Y ahora solo uno a la vez.  De hecho, como recordamos, sin MSI una funci√≥n PCI, ¬°solo hay una interrupci√≥n disponible! <br><br>  Alguna informaci√≥n de dmesg sobre la inicializaci√≥n de controladores de ethernet: <br><br>  - Descargar sin la opci√≥n pci = nomsi: <br><br><pre> <code class="bash hljs">igb: Intel(R) Gigabit Ethernet Network Driver - version 5.0.5-k igb: Copyright (c) 2007-2013 Intel Corporation. acpi:acpi_pci_irq_enable: igb 0000:05:00.0: PCI INT A -&gt; GSI 16 (level, low) -&gt; IRQ 16 igb 0000:05:00.0: irq 63 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 64 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 65 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 66 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 67 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 68 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 69 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 70 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 71 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 63 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 64 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 65 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 66 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 67 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 68 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 69 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 70 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: irq 71 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.0: added PHC on eth0 igb 0000:05:00.0: Intel(R) Gigabit Ethernet Network Connection igb 0000:05:00.0: eth0: (PCIe:5.0Gb/s:Width x1) 00:15:d5:03:00:2a igb 0000:05:00.0: eth0: PBA No: 106300-000 igb 0000:05:00.0: Using MSI-X interrupts. 4 rx queue(s), 4 tx queue(s) acpi:acpi_pci_irq_enable: igb 0000:05:00.1: PCI INT B -&gt; GSI 17 (level, low) -&gt; IRQ 17 igb 0000:05:00.1: irq 72 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 73 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 74 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 75 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 76 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 77 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 78 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 79 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 80 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 72 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 73 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 74 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 75 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 76 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 77 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 78 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 79 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: irq 80 <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> MSI/MSI-X igb 0000:05:00.1: added PHC on eth1 igb 0000:05:00.1: Intel(R) Gigabit Ethernet Network Connection igb 0000:05:00.1: eth1: (PCIe:5.0Gb/s:Width x1) 00:15:d5:03:00:2b igb 0000:05:00.1: eth1: PBA No: 106300-000 igb 0000:05:00.1: Using MSI-X interrupts. 4 rx queue(s), 4 tx queue(s)</code> </pre> <br>  - arranque con la opci√≥n pci = nomsi <br><br><pre> <code class="bash hljs">igb: Intel(R) Gigabit Ethernet Network Driver - version 5.0.5-k igb: Copyright (c) 2007-2013 Intel Corporation. acpi:acpi_pci_irq_enable: igb 0000:05:00.0: PCI INT A -&gt; GSI 16 (level, low) -&gt; IRQ 16 igb 0000:05:00.0: added PHC on eth0 igb 0000:05:00.0: Intel(R) Gigabit Ethernet Network Connection igb 0000:05:00.0: eth0: (PCIe:5.0Gb/s:Width x1) 00:15:d5:03:00:2a igb 0000:05:00.0: eth0: PBA No: 106300-000 igb 0000:05:00.0: Using legacy interrupts. 1 rx queue(s), 1 tx queue(s) acpi:acpi_pci_irq_enable: igb 0000:05:00.1: PCI INT B -&gt; GSI 17 (level, low) -&gt; IRQ 17 igb 0000:05:00.1: added PHC on eth1 igb 0000:05:00.1: Intel(R) Gigabit Ethernet Network Connection igb 0000:05:00.1: eth1: (PCIe:5.0Gb/s:Width x1) 00:15:d5:03:00:2b igb 0000:05:00.1: eth1: PBA No: 106300-000 igb 0000:05:00.1: Using legacy interrupts. 1 rx queue(s), 1 tx queue(s)</code> </pre> <br>  Debido a la reducci√≥n en el n√∫mero de interrupciones por dispositivo, habilitar esta opci√≥n puede limitar significativamente el rendimiento del controlador (esto no tiene en cuenta el hecho de que seg√∫n Intel <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Reducci√≥n de la latencia de interrupci√≥n mediante el uso de interrupciones se√±alizadas por mensaje, las</a> interrupciones a trav√©s de MSI son 3 veces m√°s r√°pidas que a trav√©s de IO -APIC y 5 veces m√°s r√°pido que a trav√©s de PIC). <br><br><h3>  noapic </h3><br>  Esta opci√≥n deshabilita I / O APIC.  Las interrupciones de MSI a√∫n pueden ir a todas las CPU, pero las interrupciones de los dispositivos solo pueden ir a la CPU0, ya que el PIC solo est√° conectado a la CPU0.  Pero LAPIC funciona y otras CPU pueden funcionar y manejar interrupciones. <br><br><img src="https://habrastorage.org/webt/uw/tf/rt/uwtfrt5lgbpfenyjwb3u_fc4yvq.png"><br><br><pre> <code class="bash hljs"> CPU0 CPU1 CPU2 CPU3 0: 5 0 0 0 XT-PIC-XT-PIC timer 1: 2 0 0 0 XT-PIC-XT-PIC i8042 2: 0 0 0 0 XT-PIC-XT-PIC cascade 8: 1 0 0 0 XT-PIC-XT-PIC rtc0 9: 0 0 0 0 XT-PIC-XT-PIC acpi 12: 172 0 0 0 XT-PIC-XT-PIC ehci_hcd:usb1 56: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 57: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 58: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 59: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 60: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 61: 0 0 0 0 PCI-MSI-edge aerdrv, PCIe PME 62: 2833 2989 1021 811 PCI-MSI-edge ahci 63: 0 1 0 0 PCI-MSI-edge eth59 64: 301 52 9 3 PCI-MSI-edge eth59-rx-0 65: 12 24 3 178 PCI-MSI-edge eth59-rx-1 66: 14 85 6 2 PCI-MSI-edge eth59-rx-2 67: 17 24 307 1 PCI-MSI-edge eth59-rx-3 68: 70 18 8 10 PCI-MSI-edge eth59-tx-0 69: 7 0 0 23 PCI-MSI-edge eth59-tx-1 70: 15 227 2 2 PCI-MSI-edge eth59-tx-2 71: 18 6 27 2 PCI-MSI-edge eth59-tx-3 72: 0 0 0 0 PCI-MSI-edge eth58 73: 1 0 0 27 PCI-MSI-edge eth58-rx-0 74: 1 22 0 5 PCI-MSI-edge eth58-rx-1 75: 1 0 22 5 PCI-MSI-edge eth58-rx-2 76: 23 0 0 5 PCI-MSI-edge eth58-rx-3 77: 1 0 0 27 PCI-MSI-edge eth58-tx-0 78: 1 22 0 5 PCI-MSI-edge eth58-tx-1 79: 1 0 22 5 PCI-MSI-edge eth58-tx-2 80: 23 0 0 5 PCI-MSI-edge eth58-tx-3 81: 187 17 70 7 PCI-MSI-edge snd_hda_intel 82: 698 1647 247 129 PCI-MSI-edge i915 83: 438 135 16 59 PCI-MSI-edge snd_hda_intel NMI: 0 0 0 0 Non-maskable interrupts LOC: 1975 2499 2245 1474 Local timer interrupts SPU: 0 0 0 0 Spurious interrupts PMI: 0 0 0 0 Performance monitoring interrupts IWI: 132 67 429 91 IRQ work interrupts RTR: 3 0 0 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 1697 2178 1903 1541 Rescheduling interrupts CAL: 561 496 534 567 Function call interrupts TLB: 229 254 170 137 TLB shootdowns TRM: 78 78 78 78 Thermal event interrupts THR: 0 0 0 0 Threshold APIC interrupts MCE: 0 0 0 0 Machine check exceptions MCP: 2 2 2 2 Machine check polls ERR: 0 MIS: 0</code> </pre> <br>  Como puede ver, todas las interrupciones IO-APIC- * se convirtieron en XT-PIC-XT-PIC, y estas interrupciones se enrutan solo en la CPU0.  Las interrupciones de MSI permanecen sin cambios y van a todas las CPU0-3. <br><br><h3>  nolapic </h3><br>  Inhabilita LAPIC.  Las interrupciones de MSI no pueden funcionar sin LAPIC, I / O APIC no puede funcionar sin LAPIC.  Por lo tanto, todas las interrupciones de los dispositivos ir√°n al PIC, y solo funciona con CPU0.  Y sin LAPIC, otras CPU ni siquiera funcionar√°n en el sistema. <br><br><img src="https://habrastorage.org/webt/rm/jd/4t/rmjd4tr9wxvkghj5hzb5wu7fswi.png"><br><br>  La salida de / proc / interrumpe: <br><br><pre> <code class="bash hljs"> CPU0 0: 6416 XT-PIC-XT-PIC timer 1: 2 XT-PIC-XT-PIC i8042 2: 0 XT-PIC-XT-PIC cascade 3: 5067 XT-PIC-XT-PIC aerdrv, aerdrv, PCIe PME, PCIe PME, i915, snd_hda_intel, eth59 4: 32 XT-PIC-XT-PIC aerdrv, aerdrv, PCIe PME, PCIe PME, eth58 5: 0 XT-PIC-XT-PIC aerdrv, PCIe PME 6: 0 XT-PIC-XT-PIC aerdrv, PCIe PME 8: 1 XT-PIC-XT-PIC rtc0 9: 0 XT-PIC-XT-PIC acpi 11: 274 XT-PIC-XT-PIC snd_hda_intel 12: 202 XT-PIC-XT-PIC ehci_hcd:usb1 15: 7903 XT-PIC-XT-PIC ahci NMI: 0 Non-maskable interrupts LOC: 0 Local timer interrupts SPU: 0 Spurious interrupts PMI: 0 Performance monitoring interrupts IWI: 0 IRQ work interrupts RTR: 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 0 Rescheduling interrupts CAL: 0 Function call interrupts TLB: 0 TLB shootdowns TRM: 0 Thermal event interrupts THR: 0 Threshold APIC interrupts MCE: 0 Machine check exceptions MCP: 1 Machine check polls ERR: 0 MIS: 0</code> </pre><br><h3>  Combinaciones: </h3><br>  De hecho, solo hay uno para la nueva versi√≥n: "noapic pci = nomsi".  Todas las interrupciones de los dispositivos solo pueden pasar a la CPU0 a trav√©s del PIC.  Pero LAPIC funciona y otras CPU pueden funcionar y manejar interrupciones. <br><br>  Uno, porque no se puede combinar nada con "nolapic", porque  esta opci√≥n har√° que I / O APIC y MSI no est√©n disponibles.  Entonces, si alguna vez prescribi√≥ las opciones de arranque "noapic nolapic" (o la opci√≥n m√°s com√∫n "acpi = off noapic nolapic"), aparentemente escribi√≥ letras adicionales. <br><br>  Entonces, ¬øqu√© pasar√° con las opciones "noapic pci = nomsi": <br><br><img src="https://habrastorage.org/webt/jx/bu/is/jxbuissu4c453b_5g-4pcs6_d-w.png"><br><br>  La salida de / proc / interrumpe: <br><br><pre> <code class="bash hljs"> CPU0 CPU1 CPU2 CPU3 0: 5 0 0 0 XT-PIC-XT-PIC timer 1: 2 0 0 0 XT-PIC-XT-PIC i8042 2: 0 0 0 0 XT-PIC-XT-PIC cascade 3: 5072 0 0 0 XT-PIC-XT-PIC i915, snd_hda_intel, eth59 4: 32 0 0 0 XT-PIC-XT-PIC eth58 8: 1 0 0 0 XT-PIC-XT-PIC rtc0 9: 0 0 0 0 XT-PIC-XT-PIC acpi 11: 281 0 0 0 XT-PIC-XT-PIC snd_hda_intel 12: 200 0 0 0 XT-PIC-XT-PIC ehci_hcd:usb1 15: 7930 0 0 0 XT-PIC-XT-PIC ahci NMI: 0 0 0 0 Non-maskable interrupts LOC: 2595 2387 2129 1697 Local timer interrupts SPU: 0 0 0 0 Spurious interrupts PMI: 0 0 0 0 Performance monitoring interrupts IWI: 159 90 482 135 IRQ work interrupts RTR: 3 0 0 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 1568 1666 1810 1833 Rescheduling interrupts CAL: 431 556 549 558 Function call interrupts TLB: 124 184 156 274 TLB shootdowns TRM: 116 116 116 116 Thermal event interrupts THR: 0 0 0 0 Threshold APIC interrupts MCE: 0 0 0 0 Machine check exceptions MCP: 2 2 2 2 Machine check polls ERR: 0 MIS: 0</code> </pre> <br><h3>  Tablas y opciones de enrutamiento de interrupci√≥n "acpi = noirq", "pci = noacpi", "acpi = off" </h3><br>  ¬øC√≥mo recibe el sistema operativo la informaci√≥n de enrutamiento de interrupci√≥n de los dispositivos?  El BIOS prepara informaci√≥n para el sistema operativo en forma de: <br><br><ul><li>  Tablas ACPI (m√©todos _PIC / _PRT) </li><li>  _MP_ tablas (MPtable) </li><li>  $ Mesas PIR </li><li>  Registra el espacio de configuraci√≥n del dispositivo PCI 0x3C / 0x3D </li></ul><br>  Cabe se√±alar que el BIOS no necesita hacer nada adicional para indicar interrupciones al MSI; toda la informaci√≥n anterior es necesaria solo para las l√≠neas de interrupci√≥n APIC / PIC. <br><br>  Las tablas en la lista anterior se indican en orden de prioridad.  Consideremos con m√°s detalle. <br><br>  Supongamos que el BIOS proporciona todos estos datos y arrancamos sin ninguna opci√≥n adicional: <br><br><ul><li>  OS encuentra tablas ACPI </li><li>  El sistema operativo ejecuta el m√©todo ACPI "_PIC", le pasa el argumento de que necesita cargarse en modo APIC.  Aqu√≠ el c√≥digo del m√©todo generalmente guarda el modo seleccionado en una variable (digamos PICM = 1) </li><li>  Para obtener datos sobre las interrupciones, el sistema operativo llama al m√©todo ACPI "_PRT".  Comprueba la variable PICM internamente y devuelve el enrutamiento para el caso APIC </li></ul><br>  En caso de que arranquemos con la opci√≥n <b>noapic</b> : <br><br><ul><li>  OS encuentra tablas ACPI </li><li>  El sistema operativo ejecuta el m√©todo ACPI "_PIC", le pasa el argumento de que es necesario arrancar en modo PIC.  Aqu√≠ el c√≥digo del m√©todo generalmente guarda el modo seleccionado en una variable (digamos PICM = 0) </li><li>  Para obtener datos sobre las interrupciones, el sistema operativo llama al m√©todo ACPI "_PRT".  Comprueba la variable PICM internamente y devuelve el enrutamiento para el caso PIC </li></ul><br>  Si falta la tabla ACPI o la funcionalidad de enrutamiento de interrupciones a trav√©s de ACPI est√° deshabilitada usando las <b>opciones acpi = noirq</b> o <b>pci = noacpi</b> (o el ACPI est√° completamente apagado usando <b>acpi = off</b> ), el sistema operativo busca la tabla MPtable (_MP_) para las interrupciones de enrutamiento: <br><br><ul><li>  El sistema operativo no encuentra / no mira las tablas ACPI </li><li>  El SO encuentra MPtable (_MP_) </li></ul><br>  Si falta la tabla ACPI o la funcionalidad de enrutamiento de interrupci√≥n a trav√©s de ACPI est√° deshabilitada usando las <b>opciones acpi = noirq</b> o <b>pci = noacpi</b> (o el ACPI est√° completamente apagado usando <b>acpi = off</b> ) y si falta la tabla MPtable (_MP_) (o se <b>pasa la</b> opci√≥n de arranque <b>noapic</b> o <b>nolapic</b> ): <br><br><ul><li>  El sistema operativo no encuentra / ve la tabla ACPI </li><li>  El sistema operativo no encuentra / no mira la tabla MPtable (_MP_) </li><li>  OS encuentra la tabla $ PIR </li></ul><br>  Si no hay una tabla $ PIR, o no est√° completa, entonces el sistema operativo para adivinar las interrupciones observar√° los valores de los registros 0x3C / 0x3D en el espacio de configuraci√≥n de los dispositivos PCI. <br><br>  Resumimos todo lo anterior con la siguiente imagen: <br><br><img src="https://habrastorage.org/webt/rj/9s/mk/rj9smkhk7c_ou_fzskxasgeriw8.png"><br><br>  Debe recordarse que no todos los BIOS proporcionan las 3 tablas (ACPI / MPtable / $ PIR), por lo que si pas√≥ la opci√≥n al cargador para negarse a usar ACPI o ACPI y MPtable para las interrupciones de enrutamiento, est√° lejos del hecho de que su sistema se iniciar√°. <br><br>  <b>Nota 1</b> : si intentamos arrancar en modo APIC con la opci√≥n acpi = noirq y sin MPtable, la imagen de las interrupciones ser√° la misma que en el caso del arranque normal con la √∫nica opci√≥n noapic.  El sistema operativo en s√≠ entrar√° en modo de interrupci√≥n PIC. <br>  Si intentamos arrancar sin tablas ACPI (acpi = off) y sin proporcionar MPtable, la imagen ser√° as√≠: <br><pre> <code class="bash hljs"> CPU0 0: 6 XT-PIC-XT-PIC timer 1: 2 XT-PIC-XT-PIC i8042 2: 0 XT-PIC-XT-PIC cascade 8: 0 XT-PIC-XT-PIC rtc0 12: 373 XT-PIC-XT-PIC ehci_hcd:usb1 16: 0 PCI-MSI-edge PCIe PME 17: 0 PCI-MSI-edge PCIe PME 18: 0 PCI-MSI-edge PCIe PME 19: 0 PCI-MSI-edge PCIe PME 20: 0 PCI-MSI-edge PCIe PME 21: 0 PCI-MSI-edge PCIe PME 22: 8728 PCI-MSI-edge ahci 23: 1 PCI-MSI-edge eth59 24: 1301 PCI-MSI-edge eth59-rx-0 25: 113 PCI-MSI-edge eth59-tx-0 26: 0 PCI-MSI-edge eth58 27: 45 PCI-MSI-edge eth58-rx-0 28: 45 PCI-MSI-edge eth58-tx-0 29: 1280 PCI-MSI-edge snd_hda_intel NMI: 2 Non-maskable interrupts LOC: 24076 Local timer interrupts SPU: 0 Spurious interrupts PMI: 2 Performance monitoring interrupts IWI: 2856 IRQ work interrupts RTR: 0 APIC ICR <span class="hljs-built_in"><span class="hljs-built_in">read</span></span> retries RES: 0 Rescheduling interrupts CAL: 0 Function call interrupts TLB: 0 TLB shootdowns TRM: 34 Thermal event interrupts THR: 0 Threshold APIC interrupts MCE: 0 Machine check exceptions MCP: 2 Machine check polls ERR: 0 MIS: 0</code> </pre><br>  Esto sucede porque sin el ACPI de la tabla MADT ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Tabla de descripci√≥n APIC m√∫ltiple</a> ) y la informaci√≥n necesaria de MPtable, el sistema operativo no conoce los identificadores APIC (ID APIC) para otros procesadores y no puede trabajar con ellos, pero el LAPIC del procesador principal funciona. ya que no prohibimos esto, y las interrupciones de MSI pueden llegar a eso.  Es decir, ser√° as√≠: <br><br><img src="https://habrastorage.org/webt/b-/pz/hx/b-pzhxxyugr5iv203wysxfs7-mo.png"><br><br>  <b>Nota 2</b> : en general, el enrutamiento de interrupci√≥n cuando se usa ACPI en el caso de APIC es lo mismo que el enrutamiento de interrupci√≥n a trav√©s de MPtable.  Y el enrutamiento de interrupci√≥n de ACPI en el caso de PIC es lo mismo que el enrutamiento de interrupci√≥n a trav√©s de $ PIR.  Por lo tanto, las conclusiones de / proc / interrupts no deber√≠an diferir.  Sin embargo, en el proceso de investigaci√≥n, not√© una extra√±a.  Al enrutar a trav√©s de MPtable, por alguna raz√≥n, la salida contiene una interrupci√≥n en cascada "cascada XT-PIC-XT-PIC". <br><br><pre> <code class="bash hljs"> CPU0 CPU1 CPU2 CPU3 0: 15 0 0 0 IO-APIC-edge timer 1: 2 0 0 0 IO-APIC-edge i8042 2: 0 0 0 0 XT-PIC-XT-PIC cascade 8: 0 1 0 0 IO-APIC-edge rtc0 9: 0 0 0 0 IO-APIC-edge acpi ...</code> </pre><br>  Es un poco extra√±o que esto suceda, pero la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">documentaci√≥n</a> del <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">kernel</a> parece decir que esto es normal. <br><br><h3>  Conclusi√≥n </h3><br>  En conclusi√≥n, denotamos una vez m√°s las opciones analizadas. <br><br>  Opciones de selecci√≥n del controlador de interrupci√≥n: <br><br><ul><li>  <b>pci = nomsi</b> : las interrupciones de MSI se convertir√°n en IO-APIC / XT-PIC dependiendo del controlador de interrupci√≥n utilizado </li><li>  <b>noapic</b> : deshabilita I / O APIC.  Las interrupciones de MSI a√∫n pueden ir a todas las CPU, otras interrupciones de dispositivos solo pueden ir a PIC, y solo funciona con CPU0.  Pero LAPIC funciona y otras CPU pueden funcionar y manejar interrupciones </li><li>  <b>noapic pci = nomsi</b> : todas las interrupciones de los dispositivos solo pueden ir al PIC, y solo funciona con CPU0.  Pero LAPIC funciona y otras CPU pueden funcionar y manejar interrupciones </li><li>  <b>nolapic</b> : deshabilita LAPIC.  Las interrupciones de MSI no pueden funcionar sin LAPIC, I / O APIC no puede funcionar sin LAPIC.  Todas las interrupciones de los dispositivos ir√°n al PIC, y solo funciona con CPU0.  Y sin LAPIC, el resto de la CPU no funcionar√°. </li></ul><br>  Opciones para elegir la tabla de prioridad para el enrutamiento de interrupci√≥n: <br><br><ul><li>  <b>sin opciones</b> : enrutamiento a trav√©s de APIC utilizando tablas ACPI </li><li>  <b>noapic</b> - enrutamiento a trav√©s de PIC usando tablas ACPI </li><li>  <b>acpi = noirq</b> ( <b>pci = noacpi</b> / <b>acpi = off</b> ) - enrutamiento a trav√©s de APIC usando MPtable </li><li>  <b>acpi = noirq</b> ( <b>pci = noacpi</b> / <b>acpi = off</b> ) <b>noapic</b> ( <b>nolapic</b> ) - enrutamiento a trav√©s de PIC utilizando la tabla $ PIR </li></ul><br>  En la siguiente parte, veremos c√≥mo coreboot configura el conjunto de chips para las interrupciones de enrutamiento. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es431372/">https://habr.com/ru/post/es431372/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es431350/index.html">Planes de desarrollo de procesadores electr√≥nicos Baikal</a></li>
<li><a href="../es431354/index.html">El primer c√≥dec de video de aprendizaje autom√°tico super√≥ dram√°ticamente todos los c√≥decs existentes, incluidos H.265 y VP9</a></li>
<li><a href="../es431360/index.html">Explicar la puerta trasera en event-stream</a></li>
<li><a href="../es431362/index.html">¬øC√≥mo puede un dise√±ador deshacerse de la rutina y mantener el inter√©s en su trabajo?</a></li>
<li><a href="../es431370/index.html">Los informes m√°s r√°pidos en el salvaje oeste. Y un pu√±ado de errores adem√°s ...</a></li>
<li><a href="../es431374/index.html">Juicio final: an√°lisis de indicadores financieros del juego en acceso temprano</a></li>
<li><a href="../es431376/index.html">Migraci√≥n de datos en la empresa sangrienta: qu√© analizar para no abrumar al proyecto</a></li>
<li><a href="../es431378/index.html">Toda la verdad sobre RTOS. Art√≠culo 23. Colas: introducci√≥n y servicios b√°sicos.</a></li>
<li><a href="../es431380/index.html">Mitap Netologiya y Skyeng sobre habilidades blandas "Lo que un desarrollador necesita saber excepto el c√≥digo"</a></li>
<li><a href="../es431382/index.html">Resultados de la encuesta de ecosistemas de JVM</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>