Fitter report for iic_eeprom
Fri Feb 27 12:53:22 2026
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Fri Feb 27 12:53:22 2026          ;
; Quartus Prime Version              ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                      ; iic_eeprom                                     ;
; Top-level Entity Name              ; uart_eeprom_demo                               ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE6E22C8                                    ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 2,949 / 6,272 ( 47 % )                         ;
;     Total combinational functions  ; 2,912 / 6,272 ( 46 % )                         ;
;     Dedicated logic registers      ; 1,319 / 6,272 ( 21 % )                         ;
; Total registers                    ; 1319                                           ;
; Total pins                         ; 6 / 92 ( 7 % )                                 ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.32        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.9%      ;
;     Processor 3            ;   2.6%      ;
;     Processor 4            ;   2.4%      ;
;     Processor 5            ;   2.3%      ;
;     Processor 6            ;   2.2%      ;
;     Processor 7            ;   2.2%      ;
;     Processor 8            ;   2.2%      ;
;     Processors 9-16        ;   1.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4256 ) ; 0.00 % ( 0 / 4256 )        ; 0.00 % ( 0 / 4256 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4256 ) ; 0.00 % ( 0 / 4256 )        ; 0.00 % ( 0 / 4256 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4246 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Software/FPGA/FPGA_Project/IIC_EEPROM/prj/output_files/iic_eeprom.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,949 / 6,272 ( 47 % ) ;
;     -- Combinational with no register       ; 1630                   ;
;     -- Register only                        ; 37                     ;
;     -- Combinational with a register        ; 1282                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1607                   ;
;     -- 3 input functions                    ; 80                     ;
;     -- <=2 input functions                  ; 1225                   ;
;     -- Register only                        ; 37                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 2809                   ;
;     -- arithmetic mode                      ; 103                    ;
;                                             ;                        ;
; Total registers*                            ; 1,319 / 6,684 ( 20 % ) ;
;     -- Dedicated logic registers            ; 1,319 / 6,272 ( 21 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 207 / 392 ( 53 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 6 / 92 ( 7 % )         ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global signals                              ; 1                      ;
;     -- Global clocks                        ; 1 / 10 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 6.9% / 6.2% / 7.9%     ;
; Peak interconnect usage (total/H/V)         ; 14.8% / 12.9% / 17.4%  ;
; Maximum fan-out                             ; 1319                   ;
; Highest non-global fan-out                  ; 1153                   ;
; Total fan-out                               ; 13107                  ;
; Average fan-out                             ; 3.05                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2949 / 6272 ( 47 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1630                 ; 0                              ;
;     -- Register only                        ; 37                   ; 0                              ;
;     -- Combinational with a register        ; 1282                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1607                 ; 0                              ;
;     -- 3 input functions                    ; 80                   ; 0                              ;
;     -- <=2 input functions                  ; 1225                 ; 0                              ;
;     -- Register only                        ; 37                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2809                 ; 0                              ;
;     -- arithmetic mode                      ; 103                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1319                 ; 0                              ;
;     -- Dedicated logic registers            ; 1319 / 6272 ( 21 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 207 / 392 ( 53 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 6                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 1                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 1                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 13102                ; 5                              ;
;     -- Registered Connections               ; 4607                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 2                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 0                              ;
;     -- Output Ports                         ; 2                    ; 0                              ;
;     -- Bidir Ports                          ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk      ; 24    ; 2        ; 0            ; 11           ; 14           ; 1319                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst_n    ; 144   ; 8        ; 1            ; 24           ; 7            ; 1153                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; uart_rxd ; 28    ; 2        ; 0            ; 9            ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ee_scl   ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_txd ; 30    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------+
; ee_sda ; 3     ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; eeprom_iic_drv:u_eeprom_iic_drv|iic_sda_out_en~0 (inverted) ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 11 ( 55 % ) ; 2.5V          ; --           ;
; 2        ; 3 / 8 ( 38 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 1 / 12 ( 8 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; ee_scl                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; ee_sda                                                    ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; uart_rxd                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; uart_txd                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; ee_scl   ; Incomplete set of assignments ;
; uart_txd ; Incomplete set of assignments ;
; ee_sda   ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; rst_n    ; Incomplete set of assignments ;
; uart_rxd ; Incomplete set of assignments ;
+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                         ; Entity Name         ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------+---------------------+--------------+
; |uart_eeprom_demo                              ; 2949 (0)    ; 1319 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 6    ; 0            ; 1630 (0)     ; 37 (0)            ; 1282 (0)         ; |uart_eeprom_demo                                           ; uart_eeprom_demo    ; work         ;
;    |eeprom2uart_control:u_eeprom2uart_control| ; 638 (638)   ; 610 (610)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 21 (21)           ; 591 (591)        ; |uart_eeprom_demo|eeprom2uart_control:u_eeprom2uart_control ; eeprom2uart_control ; work         ;
;    |eeprom_iic_drv:u_eeprom_iic_drv|           ; 212 (212)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 7 (7)             ; 96 (96)          ; |uart_eeprom_demo|eeprom_iic_drv:u_eeprom_iic_drv           ; eeprom_iic_drv      ; work         ;
;    |uart2eeprom_control:u_uart2eeprom_control| ; 1696 (1696) ; 565 (565)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1128 (1128)  ; 8 (8)             ; 560 (560)        ; |uart_eeprom_demo|uart2eeprom_control:u_uart2eeprom_control ; uart2eeprom_control ; work         ;
;    |uart_rx:u0_uart_rx|                        ; 62 (62)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 38 (38)          ; |uart_eeprom_demo|uart_rx:u0_uart_rx                        ; uart_rx             ; work         ;
;    |uart_tx:u1_uart_tx|                        ; 376 (376)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 343 (343)    ; 1 (1)             ; 32 (32)          ; |uart_eeprom_demo|uart_tx:u1_uart_tx                        ; uart_tx             ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; ee_scl   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart_txd ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ee_sda   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; uart_rxd ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                        ;
+-------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------+-------------------+---------+
; ee_sda                                                                  ;                   ;         ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift~1                  ; 0                 ; 6       ;
; clk                                                                     ;                   ;         ;
; rst_n                                                                   ;                   ;         ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|iic_scl                          ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_pin                                        ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|iic_clk                          ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_bits[9]                                    ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_bits[8]                                    ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_bits[7]                                    ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_bits[6]                                    ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_bits[5]                                    ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_bits[4]                                    ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_bits[3]                                    ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_bits[2]                                    ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_bits[1]                                    ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|state                                         ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|iic_sda_out                      ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits[1]                                    ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits[2]                                    ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits[3]                                    ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits[4]                                    ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits[5]                                    ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits[6]                                    ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits[7]                                    ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits[8]                                    ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|state                                         ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|state.S_READ_REQ       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_REQ      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|state.S_TX_REQ         ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|state.S_READ_WAIT      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|state.S_WRITE_WAIT     ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|state.S_TX_WAIT        ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|c_state~18                       ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|c_state~20                       ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|c_state~21                       ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]~94                   ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|tx_bits[1]~43                                 ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|bit_cnt~6                                     ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|bit_cnt~7                                     ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|bit_cnt~8                                     ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|c_state~24                       ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|c_state~26                       ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|c_state~28                       ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]~4                     ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|c_state~31                       ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|always5~0                        ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|c_state~33                       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~0        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[3][7]~1  ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_byte_cnt[1]~14      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_byte_cnt[1]~15      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~2        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~3        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~4        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~5        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~6        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~7        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~8        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~9        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~10       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~11       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~12       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~13       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~14       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~15       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~16       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~17       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~18       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~19       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~20       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~21       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~22       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~23       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~24       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~25       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~26       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~27       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~28       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~29       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~30       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~31       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~32       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~33       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~34       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~35       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~36       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~37       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~38       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~39       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~40       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~41       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~42       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~43       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~44       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~45       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~46       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~47       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~48       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~49       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~50       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~51       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~52       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~53       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~54       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~55       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~56       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~57       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~58       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~59       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~60       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~61       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~62       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~63       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~64       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~65       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~66       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~67       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~68       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~69       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~70       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~71       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~72       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~73       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~74       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~75       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~76       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~77       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~78       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~79       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~80       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~81       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~82       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~83       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~84       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~85       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~86       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~87       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~88       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~89       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~90       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~91       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~92       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~93       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~94       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~95       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~96       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~97       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~98       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~99       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~100      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~101      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~102      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~103      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~104      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~105      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~106      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~107      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~108      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~109      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~110      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~111      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~112      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~113      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~114      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~115      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~116      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~117      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~118      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~119      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~120      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~121      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~122      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~123      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~124      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~125      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~126      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~127      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~128      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~129      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~130      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~131      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~132      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~133      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~134      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~135      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~136      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~137      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~138      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~139      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~140      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~141      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~142      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~143      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~144      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~145      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~146      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~147      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~148      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~149      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~150      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~151      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~152      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~153      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~154      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~155      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~156      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~157      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~158      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~159      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~160      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~161      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~162      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~163      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~164      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~165      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~166      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~167      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~168      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~169      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~170      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~171      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~172      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~173      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~174      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~175      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~176      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~177      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~178      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~179      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~180      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~181      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~182      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~183      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~184      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~185      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~186      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~187      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~188      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~189      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~190      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~191      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~192      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~193      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~194      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~195      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~196      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~197      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~198      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~199      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~200      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~201      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~202      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~203      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~204      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~205      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~206      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~207      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~208      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~209      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~210      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~211      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~212      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~213      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~214      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~215      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~216      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~217      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~218      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~219      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~220      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~221      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~222      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~223      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~224      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~225      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~226      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~227      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~228      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~229      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~230      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~231      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~232      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~233      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~234      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~235      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~236      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~237      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~238      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~239      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~240      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~241      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~242      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~243      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~244      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~245      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~246      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~247      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~248      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~249      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~250      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~251      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~252      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~253      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~254      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~255      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~256      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~257      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~258      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~259      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~260      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~261      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~262      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~263      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~264      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~265      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~266      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~267      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~268      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~269      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~270      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~271      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~272      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~273      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~274      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~275      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~276      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~277      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~278      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~279      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~280      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~281      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~282      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~283      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~284      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~285      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~286      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~287      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~288      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~289      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~290      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~291      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~292      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~293      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~294      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~295      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~296      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~297      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~298      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~299      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~300      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~301      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~302      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~303      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~304      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~305      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~306      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~307      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~308      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~309      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~310      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~311      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~312      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~313      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~314      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~315      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~316      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~317      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~318      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~319      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~320      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~321      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~322      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~323      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~324      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~325      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~326      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~327      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~328      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~329      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~330      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~331      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~332      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~333      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~334      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~335      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~336      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~337      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~338      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~339      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~340      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~341      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~342      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~343      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~344      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~345      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~346      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~347      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~348      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~349      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~350      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~351      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~352      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~353      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~354      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~355      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~356      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~357      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~358      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~359      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~360      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~361      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~362      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~363      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~364      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~365      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~366      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~367      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~368      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~369      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~370      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~371      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~372      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~373      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~374      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~375      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~376      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~377      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~378      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~379      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~380      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~381      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~382      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~383      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~384      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~385      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~386      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~387      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~388      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~389      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~390      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~391      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~392      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~393      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~394      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~395      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~396      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~397      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~398      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~399      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~400      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~401      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~402      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~403      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~404      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~405      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~406      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~407      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~408      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~409      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~410      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~411      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~412      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~413      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~414      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~415      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~416      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~417      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~418      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~419      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~420      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~421      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~422      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~423      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~424      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~425      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~426      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~427      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~428      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~429      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~430      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~431      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~432      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~433      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~434      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~435      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~436      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~437      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~438      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~439      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~440      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~441      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~442      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~443      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~444      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~445      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~446      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~447      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~448      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~449      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~450      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~451      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~452      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~453      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~454      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~455      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~456      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~457      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~458      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~459      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~460      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~461      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~462      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~463      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~464      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~465      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~466      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~467      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~468      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~469      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~470      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~471      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~472      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~473      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~474      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~475      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~476      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~477      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~478      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~479      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~480      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~481      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~482      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~483      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~484      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~485      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~486      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~487      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~488      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~489      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~490      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~491      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~492      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~493      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~494      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~495      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~496      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~497      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~498      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~499      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~500      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~501      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~502      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~503      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~504      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~505      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~506      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~507      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~508      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~509      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~510      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~511      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|tx_data_shift~512      ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|c_state~34                       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~0        ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[24][7]~0 ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~1        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~2        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~3        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~4        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~5        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~6        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~7        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~8        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~9        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~10       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~11       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~12       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~13       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~14       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~15       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~16       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~17       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~18       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~19       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~20       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~21       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|state~11               ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|state~5                ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|state~13               ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_valid~0                  ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data~0                   ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data[0]~1                ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data~2                   ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data~3                   ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data~4                   ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data~5                   ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data~6                   ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data~7                   ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data~8                   ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_data~0                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_data[4]~1                                  ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_data_valid~0                               ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_data~2                                     ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~22       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~23       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~24       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~25       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~26       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~27       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~28       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~29       ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_data~3                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_data~4                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_data~5                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_data~6                                     ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~1        ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~30       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~2        ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~3        ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~4        ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~5        ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~6        ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~7        ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~8        ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~9        ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~10       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~11       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~12       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~13       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~14       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~15       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~16       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~17       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~18       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~19       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~20       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~21       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~22       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~23       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~24       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~25       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~26       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~27       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~28       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~29       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~30       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~31       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~32       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~33       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~34       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~35       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~36       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~37       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~38       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~39       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~40       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~41       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~42       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~43       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~44       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~45       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~46       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~47       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~48       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~49       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~50       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~51       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~52       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~53       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~54       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~55       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~56       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~57       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~58       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~59       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~60       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~61       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~62       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~63       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~64       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~31       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~32       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~33       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~65       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~66       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~67       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~68       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~69       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~70       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~71       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~72       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~73       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~74       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~75       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~76       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~77       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~78       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~79       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~80       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~81       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~82       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~83       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~84       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~85       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~86       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~87       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~88       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~89       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~90       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~91       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~92       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~93       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~94       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~95       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~96       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~97       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~98       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~99       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~100      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~101      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~102      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~103      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~104      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~105      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~106      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~107      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~108      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~109      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~110      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~111      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~112      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~113      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~114      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~115      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~116      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~117      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~118      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~119      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~120      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~121      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~122      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~123      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~124      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~125      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~126      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~127      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~128      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~34       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~35       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~129      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~130      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~131      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~132      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~133      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~134      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~135      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~136      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~137      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~138      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~139      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~140      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~141      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~142      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~143      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~144      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~145      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~146      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~147      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~148      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~149      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~150      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~151      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~152      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~153      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~154      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~155      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~156      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~157      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~158      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~159      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~160      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~161      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~162      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~163      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~164      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~165      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~166      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~167      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~168      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~169      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~170      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~171      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~172      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~173      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~174      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~175      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~176      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~177      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~178      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~179      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~180      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~181      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~182      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~183      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~184      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~185      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~186      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~187      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~188      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~189      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~190      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~191      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~192      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~36       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~37       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~193      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~194      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~195      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~196      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~197      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~198      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~199      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~200      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~201      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~202      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~203      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~204      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~205      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~206      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~207      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~208      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~209      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~210      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~211      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~212      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~213      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~214      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~215      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~216      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~217      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~218      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~219      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~220      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~221      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~222      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~223      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~224      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~225      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~226      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~227      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~228      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~229      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~230      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~231      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~232      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~233      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~234      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~235      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~236      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~237      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~238      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~239      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~240      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~241      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~242      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~243      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~244      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~245      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~246      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~247      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~248      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~249      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~250      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~251      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~252      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~253      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~254      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~255      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~256      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~38       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~39       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~257      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~258      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~259      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~260      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~261      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~262      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~263      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~264      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~265      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~266      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~267      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~268      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~269      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~270      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~271      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~272      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~273      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~274      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~275      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~276      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~277      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~278      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~279      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~280      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~281      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~282      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~283      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~284      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~285      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~286      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~287      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~288      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~289      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~290      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~291      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~292      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~293      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~294      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~295      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~296      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~297      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~298      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~299      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~300      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~301      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~302      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~303      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~304      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~305      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~306      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~307      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~308      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~309      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~310      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~311      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~312      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~313      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~314      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~315      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~316      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~317      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~318      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~319      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~320      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~40       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~41       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~321      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~322      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~323      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~324      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~325      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~326      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~327      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~328      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~329      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~330      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~331      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~332      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~333      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~334      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~335      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~336      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~337      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~338      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~339      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~340      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~341      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~342      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~343      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~344      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~345      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~346      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~347      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~348      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~349      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~350      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~351      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~352      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~353      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~354      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~355      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~356      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~357      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~358      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~359      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~360      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~361      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~362      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~363      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~364      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~365      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~366      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~367      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~368      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~369      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~370      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~371      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~372      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~373      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~374      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~375      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~376      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~377      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~378      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~379      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~380      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~381      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~382      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~383      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~384      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~42       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~43       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~385      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~386      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~387      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~388      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~389      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~390      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~391      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~392      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~393      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~394      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~395      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~396      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~397      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~398      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~399      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~400      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~401      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~402      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~403      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~404      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~405      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~406      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~407      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~408      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~409      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~410      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~411      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~412      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~413      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~414      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~415      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~416      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~417      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~418      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~419      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~420      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~421      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~422      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~423      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~424      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~425      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~426      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~427      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~428      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~429      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~430      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~431      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~432      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~433      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~434      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~435      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~436      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~437      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~438      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~439      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~440      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~441      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~442      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~443      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~444      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~445      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~446      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~447      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~448      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~44       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~45       ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~449      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~450      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~451      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~452      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~453      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~454      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~455      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~456      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~457      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~458      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~459      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~460      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~461      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~462      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~463      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~464      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~465      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~466      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~467      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~468      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~469      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~470      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~471      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~472      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~473      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~474      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~475      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~476      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~477      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~478      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~479      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~480      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~481      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~482      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~483      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~484      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~485      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~486      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~487      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~488      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~489      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~490      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~491      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~492      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~493      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~494      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~495      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~496      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~497      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~498      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~499      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~500      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~501      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~502      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~503      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~504      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~505      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~506      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~507      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~508      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~509      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~510      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~511      ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|rx_data_shift~512      ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~46       ; 0                 ; 6       ;
;      - eeprom2uart_control:u_eeprom2uart_control|rx_data_shift~47       ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift[4]~0               ; 0                 ; 6       ;
;      - eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift~1                  ; 0                 ; 6       ;
;      - uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[2]~9       ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|bit_cnt~2                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|bit_cnt~3                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|bit_cnt~5                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_data~7                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_data~8                                     ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|bit_cnt[3]~10                                 ; 0                 ; 6       ;
;      - uart_tx:u1_uart_tx|bit_cnt~11                                    ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|bit_cnt~7                                     ; 0                 ; 6       ;
; uart_rxd                                                                ;                   ;         ;
;      - uart_rx:u0_uart_rx|rx_bits~0                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits~2                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits~3                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits~4                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits~5                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits~7                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|state~0                                       ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits~8                                     ; 0                 ; 6       ;
;      - uart_rx:u0_uart_rx|rx_bits~10                                    ; 0                 ; 6       ;
+-------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                            ;
+------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                             ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                              ; PIN_24             ; 1319    ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; eeprom2uart_control:u_eeprom2uart_control|Equal0~5               ; LCCOMB_X19_Y15_N12 ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; eeprom2uart_control:u_eeprom2uart_control|tx_byte_cnt[1]~14      ; LCCOMB_X10_Y12_N10 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; eeprom2uart_control:u_eeprom2uart_control|tx_byte_cnt[1]~15      ; LCCOMB_X7_Y11_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[3][7]~1  ; LCCOMB_X11_Y19_N22 ; 512     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]~10                    ; LCCOMB_X14_Y17_N28 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; eeprom_iic_drv:u_eeprom_iic_drv|bit_cnt[1]~7                     ; LCCOMB_X13_Y17_N2  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; eeprom_iic_drv:u_eeprom_iic_drv|byte_cnt[5]~23                   ; LCCOMB_X13_Y17_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; eeprom_iic_drv:u_eeprom_iic_drv|clk_cnt[12]~94                   ; LCCOMB_X13_Y19_N14 ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; eeprom_iic_drv:u_eeprom_iic_drv|iic_sda_out_en~0                 ; LCCOMB_X11_Y19_N18 ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift[4]~0               ; LCCOMB_X12_Y19_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data[0]~1                ; LCCOMB_X12_Y19_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rst_n                                                            ; PIN_144            ; 1153    ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; uart2eeprom_control:u_uart2eeprom_control|Equal0~0               ; LCCOMB_X19_Y15_N2  ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[24][7]~0 ; LCCOMB_X16_Y14_N18 ; 560     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart2eeprom_control:u_uart2eeprom_control|wr_byte_cnt[2]~9       ; LCCOMB_X16_Y18_N4  ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uart_rx:u0_uart_rx|bit_cnt[0]~4                                  ; LCCOMB_X16_Y11_N14 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_rx:u0_uart_rx|cnt[13]~34                                    ; LCCOMB_X16_Y11_N8  ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uart_rx:u0_uart_rx|rx_data[4]~1                                  ; LCCOMB_X16_Y14_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_tx:u1_uart_tx|bit_cnt[3]~10                                 ; LCCOMB_X7_Y11_N10  ; 20      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; uart_tx:u1_uart_tx|tx_bits[1]~43                                 ; LCCOMB_X7_Y11_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_24   ; 1319    ; 106                                  ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                            ;
+------------------------------------------------------------------+---------+
; Name                                                             ; Fan-Out ;
+------------------------------------------------------------------+---------+
; rst_n~input                                                      ; 1153    ;
; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[24][7]~0 ; 560     ;
; eeprom2uart_control:u_eeprom2uart_control|tx_data_shift[3][7]~1  ; 512     ;
+------------------------------------------------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,773 / 32,401 ( 12 % ) ;
; C16 interconnects     ; 8 / 1,326 ( < 1 % )     ;
; C4 interconnects      ; 1,747 / 21,816 ( 8 % )  ;
; Direct links          ; 601 / 32,401 ( 2 % )    ;
; Global clocks         ; 1 / 10 ( 10 % )         ;
; Local interconnects   ; 2,116 / 10,320 ( 21 % ) ;
; R24 interconnects     ; 15 / 1,289 ( 1 % )      ;
; R4 interconnects      ; 1,842 / 28,186 ( 7 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.25) ; Number of LABs  (Total = 207) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 6                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 4                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 0                             ;
; 11                                          ; 2                             ;
; 12                                          ; 2                             ;
; 13                                          ; 5                             ;
; 14                                          ; 12                            ;
; 15                                          ; 11                            ;
; 16                                          ; 150                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.69) ; Number of LABs  (Total = 207) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 181                           ;
; 1 Clock enable                     ; 147                           ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 11                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.60) ; Number of LABs  (Total = 207) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 3                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 1                             ;
; 16                                           ; 25                            ;
; 17                                           ; 19                            ;
; 18                                           ; 6                             ;
; 19                                           ; 9                             ;
; 20                                           ; 8                             ;
; 21                                           ; 7                             ;
; 22                                           ; 13                            ;
; 23                                           ; 7                             ;
; 24                                           ; 16                            ;
; 25                                           ; 11                            ;
; 26                                           ; 28                            ;
; 27                                           ; 9                             ;
; 28                                           ; 15                            ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 0                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.29) ; Number of LABs  (Total = 207) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 19                            ;
; 2                                               ; 18                            ;
; 3                                               ; 8                             ;
; 4                                               ; 19                            ;
; 5                                               ; 23                            ;
; 6                                               ; 17                            ;
; 7                                               ; 12                            ;
; 8                                               ; 10                            ;
; 9                                               ; 8                             ;
; 10                                              ; 15                            ;
; 11                                              ; 16                            ;
; 12                                              ; 8                             ;
; 13                                              ; 13                            ;
; 14                                              ; 11                            ;
; 15                                              ; 4                             ;
; 16                                              ; 6                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.90) ; Number of LABs  (Total = 207) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 4                             ;
; 4                                            ; 2                             ;
; 5                                            ; 5                             ;
; 6                                            ; 7                             ;
; 7                                            ; 8                             ;
; 8                                            ; 9                             ;
; 9                                            ; 14                            ;
; 10                                           ; 12                            ;
; 11                                           ; 8                             ;
; 12                                           ; 12                            ;
; 13                                           ; 9                             ;
; 14                                           ; 6                             ;
; 15                                           ; 10                            ;
; 16                                           ; 6                             ;
; 17                                           ; 6                             ;
; 18                                           ; 4                             ;
; 19                                           ; 3                             ;
; 20                                           ; 1                             ;
; 21                                           ; 4                             ;
; 22                                           ; 8                             ;
; 23                                           ; 7                             ;
; 24                                           ; 6                             ;
; 25                                           ; 8                             ;
; 26                                           ; 6                             ;
; 27                                           ; 4                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 3                             ;
; 31                                           ; 6                             ;
; 32                                           ; 2                             ;
; 33                                           ; 5                             ;
; 34                                           ; 8                             ;
; 35                                           ; 3                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 6         ; 0            ; 6         ; 0            ; 0            ; 6         ; 6         ; 0            ; 6         ; 6         ; 0            ; 3            ; 0            ; 0            ; 4            ; 0            ; 3            ; 4            ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 6         ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 6            ; 0         ; 6            ; 6            ; 0         ; 0         ; 6            ; 0         ; 0         ; 6            ; 3            ; 6            ; 6            ; 2            ; 6            ; 3            ; 2            ; 6            ; 6            ; 6            ; 3            ; 6            ; 6            ; 6            ; 6            ; 6            ; 0         ; 6            ; 6            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ee_scl             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_txd           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ee_sda             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_rxd           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                  ;
+----------------------------------------------------------------+-----------------------------------------------------------+-------------------+
; Source Register                                                ; Destination Register                                      ; Delay Added in ns ;
+----------------------------------------------------------------+-----------------------------------------------------------+-------------------+
; eeprom_iic_drv:u_eeprom_iic_drv|rd_bits_shift[7]               ; eeprom_iic_drv:u_eeprom_iic_drv|rd_byte_data[7]           ; 0.077             ;
; uart2eeprom_control:u_uart2eeprom_control|rx_data_shift[68][4] ; uart2eeprom_control:u_uart2eeprom_control|wr_byte_data[4] ; 0.072             ;
+----------------------------------------------------------------+-----------------------------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "iic_eeprom"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'iic_eeprom.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 24 (CLK2, DIFFCLK_1p)) File: D:/Software/FPGA/FPGA_Project/IIC_EEPROM/rtl/uart_eeprom_demo.v Line: 30
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 1.27 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Software/FPGA/FPGA_Project/IIC_EEPROM/prj/output_files/iic_eeprom.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6552 megabytes
    Info: Processing ended: Fri Feb 27 12:53:23 2026
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:34


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Software/FPGA/FPGA_Project/IIC_EEPROM/prj/output_files/iic_eeprom.fit.smsg.


