TimeQuest Timing Analyzer report for Lab8_2
Sat Apr 27 13:26:34 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'CLK_DIV:clkgen|CLK_2hz'
 14. Slow 1200mV 85C Model Setup: 'CLK_DIV:clkgen|CLK_1Khz'
 15. Slow 1200mV 85C Model Setup: 'KEY[2]'
 16. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 17. Slow 1200mV 85C Model Hold: 'CLK_DIV:clkgen|CLK_2hz'
 18. Slow 1200mV 85C Model Hold: 'CLK_DIV:clkgen|CLK_1Khz'
 19. Slow 1200mV 85C Model Hold: 'KEY[2]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'KEY[2]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_1Khz'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_2hz'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 34. Slow 1200mV 0C Model Setup: 'CLK_DIV:clkgen|CLK_2hz'
 35. Slow 1200mV 0C Model Setup: 'CLK_DIV:clkgen|CLK_1Khz'
 36. Slow 1200mV 0C Model Setup: 'KEY[2]'
 37. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 38. Slow 1200mV 0C Model Hold: 'CLK_DIV:clkgen|CLK_1Khz'
 39. Slow 1200mV 0C Model Hold: 'CLK_DIV:clkgen|CLK_2hz'
 40. Slow 1200mV 0C Model Hold: 'KEY[2]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'KEY[2]'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_1Khz'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_2hz'
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 54. Fast 1200mV 0C Model Setup: 'CLK_DIV:clkgen|CLK_1Khz'
 55. Fast 1200mV 0C Model Setup: 'CLK_DIV:clkgen|CLK_2hz'
 56. Fast 1200mV 0C Model Setup: 'KEY[2]'
 57. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 58. Fast 1200mV 0C Model Hold: 'CLK_DIV:clkgen|CLK_2hz'
 59. Fast 1200mV 0C Model Hold: 'CLK_DIV:clkgen|CLK_1Khz'
 60. Fast 1200mV 0C Model Hold: 'KEY[2]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'KEY[2]'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_1Khz'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_2hz'
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Slow Corner Signal Integrity Metrics
 74. Fast Corner Signal Integrity Metrics
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Lab8_2                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; CLK_DIV:clkgen|CLK_1Khz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIV:clkgen|CLK_1Khz } ;
; CLK_DIV:clkgen|CLK_2hz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIV:clkgen|CLK_2hz }  ;
; CLOCK_50                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                ;
; KEY[2]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[2] }                  ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; 303.03 MHz  ; 250.0 MHz       ; CLOCK_50                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 962.46 MHz  ; 500.0 MHz       ; CLK_DIV:clkgen|CLK_1Khz ; limit due to minimum period restriction (tmin)                ;
; 1004.02 MHz ; 500.0 MHz       ; CLK_DIV:clkgen|CLK_2hz  ; limit due to minimum period restriction (tmin)                ;
; 1466.28 MHz ; 250.0 MHz       ; KEY[2]                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -2.300 ; -53.488       ;
; CLK_DIV:clkgen|CLK_2hz  ; -0.132 ; -0.261        ;
; CLK_DIV:clkgen|CLK_1Khz ; -0.039 ; -0.039        ;
; KEY[2]                  ; 0.318  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.003 ; 0.000         ;
; CLK_DIV:clkgen|CLK_2hz  ; 0.330 ; 0.000         ;
; CLK_DIV:clkgen|CLK_1Khz ; 0.360 ; 0.000         ;
; KEY[2]                  ; 0.385 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; CLOCK_50                ; -3.000 ; -30.000        ;
; KEY[2]                  ; -3.000 ; -4.000         ;
; CLK_DIV:clkgen|CLK_1Khz ; -1.000 ; -3.000         ;
; CLK_DIV:clkgen|CLK_2hz  ; -1.000 ; -3.000         ;
+-------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.300 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.233      ;
; -2.300 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.233      ;
; -2.300 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.233      ;
; -2.300 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.233      ;
; -2.300 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.233      ;
; -2.300 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.233      ;
; -2.300 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.233      ;
; -2.300 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.233      ;
; -2.300 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.233      ;
; -2.300 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.233      ;
; -2.159 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.729      ;
; -2.159 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.729      ;
; -2.159 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.729      ;
; -2.159 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.729      ;
; -2.159 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.729      ;
; -2.159 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.729      ;
; -2.159 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.729      ;
; -2.159 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.729      ;
; -2.159 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.729      ;
; -2.159 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.729      ;
; -2.082 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.015      ;
; -2.082 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.015      ;
; -2.082 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.015      ;
; -2.082 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.015      ;
; -2.082 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.015      ;
; -2.082 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.015      ;
; -2.082 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.015      ;
; -2.082 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.015      ;
; -2.082 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.015      ;
; -2.082 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.015      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.079 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.014      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|CLK_2hz       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.976      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.975      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.975      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.975      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.975      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.975      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.975      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.975      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.975      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.975      ;
; -2.042 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.975      ;
; -2.027 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.962      ;
; -2.027 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.962      ;
; -2.027 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.962      ;
; -2.027 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.962      ;
; -2.027 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.962      ;
; -2.027 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.962      ;
; -2.027 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.962      ;
; -2.027 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.962      ;
; -2.027 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.962      ;
; -2.027 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.962      ;
; -2.026 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.961      ;
; -2.026 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.961      ;
; -2.026 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.961      ;
; -2.026 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.961      ;
; -2.026 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.961      ;
; -2.026 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.961      ;
; -2.026 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.961      ;
; -2.026 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.961      ;
; -2.026 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.961      ;
; -2.026 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.961      ;
; -2.015 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.585      ;
; -2.015 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.585      ;
; -2.015 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.585      ;
; -2.015 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.585      ;
; -2.015 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.585      ;
; -2.015 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.585      ;
; -2.015 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.585      ;
; -2.015 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.585      ;
; -2.015 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.585      ;
; -2.015 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.585      ;
; -1.964 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.897      ;
; -1.964 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.897      ;
; -1.964 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.897      ;
; -1.964 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.897      ;
; -1.964 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.897      ;
; -1.964 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.897      ;
; -1.964 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.897      ;
; -1.964 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.897      ;
; -1.964 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.897      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIV:clkgen|CLK_2hz'                                                                     ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; -0.132 ; sor       ; number[1] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.155     ; 0.962      ;
; -0.129 ; sor       ; number[2] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.155     ; 0.959      ;
; 0.004  ; number[1] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.062     ; 0.929      ;
; 0.116  ; sor       ; number[0] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.155     ; 0.714      ;
; 0.211  ; number[0] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.062     ; 0.722      ;
; 0.213  ; number[0] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.062     ; 0.720      ;
; 0.274  ; number[0] ; number[0] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; number[2] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; number[1] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.062     ; 0.659      ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIV:clkgen|CLK_1Khz'                                                                          ;
+--------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.039 ; SCANLINE[1] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.060     ; 0.974      ;
; 0.191  ; SCANLINE[0] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.060     ; 0.744      ;
; 0.196  ; SCANLINE[0] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.060     ; 0.739      ;
; 0.276  ; SCANLINE[0] ; SCANLINE[0] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.060     ; 0.659      ;
; 0.276  ; SCANLINE[2] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.060     ; 0.659      ;
; 0.276  ; SCANLINE[1] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.060     ; 0.659      ;
+--------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'KEY[2]'                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.318 ; sor       ; sor     ; KEY[2]       ; KEY[2]      ; 1.000        ; -0.038     ; 0.659      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.003 ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz ; CLOCK_50    ; 0.000        ; 2.404      ; 2.793      ;
; 0.227 ; CLK_DIV:clkgen|CLK_2hz       ; CLK_DIV:clkgen|CLK_2hz       ; CLK_DIV:clkgen|CLK_2hz  ; CLOCK_50    ; 0.000        ; 2.400      ; 3.013      ;
; 0.377 ; CLK_DIV:clkgen|count_2hz[24] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.075      ; 0.609      ;
; 0.470 ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.050      ;
; 0.470 ; CLK_DIV:clkgen|count_2hz[23] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.052      ;
; 0.472 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.054      ;
; 0.486 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.068      ;
; 0.488 ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.068      ;
; 0.517 ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz ; CLOCK_50    ; -0.500       ; 2.404      ; 2.807      ;
; 0.545 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.075      ; 0.777      ;
; 0.549 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.075      ; 0.781      ;
; 0.558 ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.775      ;
; 0.558 ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.775      ;
; 0.558 ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.775      ;
; 0.559 ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.776      ;
; 0.560 ; CLK_DIV:clkgen|count_2hz[23] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.777      ;
; 0.561 ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.778      ;
; 0.561 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.778      ;
; 0.562 ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.779      ;
; 0.562 ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.779      ;
; 0.563 ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.780      ;
; 0.563 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.780      ;
; 0.563 ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.780      ;
; 0.564 ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.781      ;
; 0.571 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.788      ;
; 0.572 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.789      ;
; 0.574 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.791      ;
; 0.576 ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.793      ;
; 0.581 ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.163      ;
; 0.582 ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.162      ;
; 0.584 ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.166      ;
; 0.595 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[0]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.812      ;
; 0.599 ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.181      ;
; 0.600 ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.180      ;
; 0.625 ; CLK_DIV:clkgen|count_2hz[22] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.207      ;
; 0.694 ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.274      ;
; 0.696 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.278      ;
; 0.700 ; CLK_DIV:clkgen|count_2hz[22] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.917      ;
; 0.705 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.922      ;
; 0.710 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.292      ;
; 0.713 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.930      ;
; 0.713 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 0.930      ;
; 0.726 ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.306      ;
; 0.768 ; CLK_DIV:clkgen|CLK_2hz       ; CLK_DIV:clkgen|CLK_2hz       ; CLK_DIV:clkgen|CLK_2hz  ; CLOCK_50    ; -0.500       ; 2.400      ; 3.054      ;
; 0.805 ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.387      ;
; 0.808 ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.388      ;
; 0.823 ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.405      ;
; 0.826 ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.406      ;
; 0.833 ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.050      ;
; 0.833 ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.050      ;
; 0.834 ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.051      ;
; 0.835 ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.052      ;
; 0.837 ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.054      ;
; 0.846 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.063      ;
; 0.846 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.428      ;
; 0.848 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.065      ;
; 0.849 ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.066      ;
; 0.849 ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.066      ;
; 0.849 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.066      ;
; 0.850 ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.067      ;
; 0.851 ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.068      ;
; 0.851 ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.068      ;
; 0.852 ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.069      ;
; 0.853 ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.070      ;
; 0.854 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.436      ;
; 0.860 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.077      ;
; 0.862 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.079      ;
; 0.862 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.079      ;
; 0.863 ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.080      ;
; 0.864 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.081      ;
; 0.865 ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.082      ;
; 0.918 ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.498      ;
; 0.933 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.513      ;
; 0.936 ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.516      ;
; 0.943 ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.160      ;
; 0.943 ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.160      ;
; 0.944 ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.161      ;
; 0.945 ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.058      ; 1.160      ;
; 0.945 ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.162      ;
; 0.945 ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.162      ;
; 0.947 ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.164      ;
; 0.947 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.164      ;
; 0.947 ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.058      ; 1.162      ;
; 0.947 ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.164      ;
; 0.947 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.423      ; 1.527      ;
; 0.949 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.166      ;
; 0.950 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.075      ; 1.182      ;
; 0.956 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.173      ;
; 0.958 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.175      ;
; 0.958 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.175      ;
; 0.958 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.425      ; 1.540      ;
; 0.960 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.177      ;
; 0.961 ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.178      ;
; 0.961 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.178      ;
; 0.962 ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.179      ;
; 0.963 ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.058      ; 1.178      ;
; 0.963 ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.180      ;
; 0.963 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.180      ;
; 0.965 ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.058      ; 1.180      ;
; 0.965 ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.060      ; 1.182      ;
+-------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIV:clkgen|CLK_2hz'                                                                     ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; 0.330 ; sor       ; number[0] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.088      ; 0.605      ;
; 0.358 ; number[2] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; number[1] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; number[0] ; number[0] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.062      ; 0.577      ;
; 0.397 ; number[0] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.062      ; 0.616      ;
; 0.399 ; number[0] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.062      ; 0.618      ;
; 0.516 ; sor       ; number[2] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.088      ; 0.791      ;
; 0.518 ; sor       ; number[1] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.088      ; 0.793      ;
; 0.586 ; number[1] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.062      ; 0.805      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIV:clkgen|CLK_1Khz'                                                                          ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.360 ; SCANLINE[2] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; SCANLINE[1] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.060      ; 0.577      ;
; 0.363 ; SCANLINE[0] ; SCANLINE[0] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.060      ; 0.580      ;
; 0.417 ; SCANLINE[0] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.060      ; 0.634      ;
; 0.421 ; SCANLINE[0] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.060      ; 0.638      ;
; 0.593 ; SCANLINE[1] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.060      ; 0.810      ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'KEY[2]'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.385 ; sor       ; sor     ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.038      ; 0.580      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_2hz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[9]    ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[12]   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[20]   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[24]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_2hz         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[0]    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[10]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[11]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[13]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[14]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[15]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[16]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[17]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[18]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[19]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[1]    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[21]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[22]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[23]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[2]    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[3]    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[4]    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[5]    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[6]    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[7]    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[8]    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[9]    ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[12]|clk       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[20]|clk       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[24]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|CLK_1Khz|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|CLK_2hz|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[13]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[14]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[15]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[16]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[17]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[18]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[19]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[21]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[22]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[23]|clk       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[0]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[10]|clk       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[11]|clk       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[1]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[2]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[3]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[4]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[5]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[6]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[7]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[8]|clk        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[9]|clk        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[0]    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[10]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[11]   ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[1]    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[2]    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[3]    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[4]    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[5]    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[6]    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[7]    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[8]    ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[9]    ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_2hz         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[13]   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[14]   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'KEY[2]'                                              ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[2] ; Rise       ; sor            ;
; 0.126  ; 0.310        ; 0.184          ; Low Pulse Width  ; KEY[2] ; Rise       ; sor            ;
; 0.288  ; 0.288        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; sor|clk        ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|o ;
; 0.472  ; 0.688        ; 0.216          ; High Pulse Width ; KEY[2] ; Rise       ; sor            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|i ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|o ;
; 0.712  ; 0.712        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; sor|clk        ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_1Khz'                                                                ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]                      ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]                      ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]                      ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]                      ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]                      ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]                      ;
; 0.301  ; 0.485        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]                      ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]|clk                  ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]|clk                  ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]|clk                  ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz|q                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|outclk   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]|clk                  ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]|clk                  ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]|clk                  ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_2hz'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]                       ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]                       ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]                       ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]                       ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]                       ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]                       ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]                       ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]|clk                   ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]|clk                   ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]|clk                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|inclk[0] ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz|q                ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|inclk[0] ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|outclk   ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]|clk                   ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]|clk                   ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]|clk                   ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port   ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 8.937 ; 9.037 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 6.324 ; 6.427 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_1Khz ; 7.351 ; 7.259 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_1Khz ; 8.937 ; 9.037 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[14] ; CLK_DIV:clkgen|CLK_1Khz ; 8.018 ; 7.956 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[17] ; CLK_DIV:clkgen|CLK_1Khz ; 7.317 ; 7.474 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_1Khz ; 7.152 ; 7.079 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_1Khz ; 8.043 ; 8.071 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 7.577 ; 7.616 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 7.320 ; 7.282 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[11] ; CLK_DIV:clkgen|CLK_1Khz ; 7.113 ; 7.273 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_1Khz ; 7.373 ; 7.238 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[14] ; CLK_DIV:clkgen|CLK_1Khz ; 6.026 ; 6.015 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_1Khz ; 7.577 ; 7.616 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_1Khz ; 7.320 ; 7.326 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[19] ; CLK_DIV:clkgen|CLK_1Khz ; 7.389 ; 7.391 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[21] ; CLK_DIV:clkgen|CLK_1Khz ; 6.709 ; 6.856 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 9.479 ; 9.526 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_2hz  ; 8.381 ; 8.267 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_2hz  ; 9.479 ; 9.526 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_2hz  ; 7.879 ; 7.762 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_2hz  ; 7.768 ; 7.724 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 9.508 ; 9.546 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_2hz  ; 8.000 ; 7.874 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_2hz  ; 9.508 ; 9.546 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_2hz  ; 7.975 ; 7.881 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
+-------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port   ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 5.806 ; 5.928 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 5.806 ; 5.928 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_1Khz ; 6.132 ; 6.011 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_1Khz ; 7.762 ; 7.675 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[14] ; CLK_DIV:clkgen|CLK_1Khz ; 7.466 ; 7.550 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[17] ; CLK_DIV:clkgen|CLK_1Khz ; 6.846 ; 6.995 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_1Khz ; 6.451 ; 6.457 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_1Khz ; 6.590 ; 6.618 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 5.498 ; 5.501 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 6.771 ; 6.888 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[11] ; CLK_DIV:clkgen|CLK_1Khz ; 6.736 ; 6.777 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_1Khz ; 6.978 ; 6.841 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[14] ; CLK_DIV:clkgen|CLK_1Khz ; 5.498 ; 5.501 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_1Khz ; 6.362 ; 6.248 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_1Khz ; 6.751 ; 6.743 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[19] ; CLK_DIV:clkgen|CLK_1Khz ; 6.941 ; 6.993 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[21] ; CLK_DIV:clkgen|CLK_1Khz ; 6.356 ; 6.377 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 6.995 ; 6.977 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_2hz  ; 7.090 ; 7.024 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_2hz  ; 8.105 ; 8.079 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_2hz  ; 7.016 ; 6.977 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_2hz  ; 6.995 ; 7.016 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 6.944 ; 6.925 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_2hz  ; 7.475 ; 7.340 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_2hz  ; 6.944 ; 6.925 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_2hz  ; 7.226 ; 7.234 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
+-------------+-------------------------+-------+-------+------------+-------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; 334.34 MHz  ; 250.0 MHz       ; CLOCK_50                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1076.43 MHz ; 500.0 MHz       ; CLK_DIV:clkgen|CLK_1Khz ; limit due to minimum period restriction (tmin)                ;
; 1126.13 MHz ; 500.0 MHz       ; CLK_DIV:clkgen|CLK_2hz  ; limit due to minimum period restriction (tmin)                ;
; 1661.13 MHz ; 250.0 MHz       ; KEY[2]                  ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -1.991 ; -46.123       ;
; CLK_DIV:clkgen|CLK_2hz  ; -0.133 ; -0.264        ;
; CLK_DIV:clkgen|CLK_1Khz ; 0.071  ; 0.000         ;
; KEY[2]                  ; 0.398  ; 0.000         ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -0.044 ; -0.044        ;
; CLK_DIV:clkgen|CLK_1Khz ; 0.313  ; 0.000         ;
; CLK_DIV:clkgen|CLK_2hz  ; 0.313  ; 0.000         ;
; KEY[2]                  ; 0.341  ; 0.000         ;
+-------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -30.000       ;
; KEY[2]                  ; -3.000 ; -4.000        ;
; CLK_DIV:clkgen|CLK_1Khz ; -1.000 ; -3.000        ;
; CLK_DIV:clkgen|CLK_2hz  ; -1.000 ; -3.000        ;
+-------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.991 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.930      ;
; -1.991 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.930      ;
; -1.991 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.930      ;
; -1.991 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.930      ;
; -1.991 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.930      ;
; -1.991 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.930      ;
; -1.991 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.930      ;
; -1.991 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.930      ;
; -1.991 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.930      ;
; -1.991 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.930      ;
; -1.885 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.494      ;
; -1.885 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.494      ;
; -1.885 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.494      ;
; -1.885 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.494      ;
; -1.885 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.494      ;
; -1.885 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.494      ;
; -1.885 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.494      ;
; -1.885 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.494      ;
; -1.885 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.494      ;
; -1.885 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.494      ;
; -1.794 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.735      ;
; -1.794 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.735      ;
; -1.794 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.735      ;
; -1.794 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.735      ;
; -1.794 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.735      ;
; -1.794 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.735      ;
; -1.794 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.735      ;
; -1.794 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.735      ;
; -1.794 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.735      ;
; -1.794 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.735      ;
; -1.790 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.731      ;
; -1.790 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.731      ;
; -1.790 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.731      ;
; -1.790 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.731      ;
; -1.790 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.731      ;
; -1.790 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.731      ;
; -1.790 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.731      ;
; -1.790 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.731      ;
; -1.790 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.731      ;
; -1.790 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.731      ;
; -1.789 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.789 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.789 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.789 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.789 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.789 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.789 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.789 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.789 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.789 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.728      ;
; -1.753 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.692      ;
; -1.753 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.692      ;
; -1.753 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.692      ;
; -1.753 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.692      ;
; -1.753 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.692      ;
; -1.753 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.692      ;
; -1.753 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.692      ;
; -1.753 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.692      ;
; -1.753 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.692      ;
; -1.753 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.692      ;
; -1.747 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.688      ;
; -1.747 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.688      ;
; -1.747 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.688      ;
; -1.747 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.688      ;
; -1.747 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.688      ;
; -1.747 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.688      ;
; -1.747 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.688      ;
; -1.747 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.688      ;
; -1.747 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.688      ;
; -1.747 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.688      ;
; -1.745 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|CLK_2hz       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.686      ;
; -1.739 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.680      ;
; -1.739 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.680      ;
; -1.739 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.680      ;
; -1.739 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.680      ;
; -1.739 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.680      ;
; -1.739 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.680      ;
; -1.739 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.680      ;
; -1.739 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.680      ;
; -1.739 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.680      ;
; -1.739 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.680      ;
; -1.737 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.346      ;
; -1.737 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.346      ;
; -1.737 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.346      ;
; -1.737 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.346      ;
; -1.737 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.346      ;
; -1.737 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.346      ;
; -1.737 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.346      ;
; -1.737 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.346      ;
; -1.737 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.346      ;
; -1.737 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.346      ;
; -1.686 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.625      ;
; -1.686 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.625      ;
; -1.686 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.625      ;
; -1.686 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.625      ;
; -1.686 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.625      ;
; -1.686 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.625      ;
; -1.686 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.625      ;
; -1.686 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.625      ;
; -1.686 ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.625      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIV:clkgen|CLK_2hz'                                                                      ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; -0.133 ; sor       ; number[1] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.261     ; 0.857      ;
; -0.131 ; sor       ; number[2] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.261     ; 0.855      ;
; 0.083  ; sor       ; number[0] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.261     ; 0.641      ;
; 0.112  ; number[1] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.054     ; 0.829      ;
; 0.292  ; number[0] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.054     ; 0.649      ;
; 0.294  ; number[0] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.054     ; 0.647      ;
; 0.358  ; number[0] ; number[0] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; number[2] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; number[1] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.054     ; 0.583      ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIV:clkgen|CLK_1Khz'                                                                          ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.071 ; SCANLINE[1] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.054     ; 0.870      ;
; 0.273 ; SCANLINE[0] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.054     ; 0.668      ;
; 0.277 ; SCANLINE[0] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.054     ; 0.664      ;
; 0.358 ; SCANLINE[0] ; SCANLINE[0] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.054     ; 0.583      ;
; 0.358 ; SCANLINE[2] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.054     ; 0.583      ;
; 0.358 ; SCANLINE[1] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.054     ; 0.583      ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'KEY[2]'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.398 ; sor       ; sor     ; KEY[2]       ; KEY[2]      ; 1.000        ; -0.034     ; 0.583      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.044 ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz ; CLOCK_50    ; 0.000        ; 2.215      ; 2.525      ;
; 0.200  ; CLK_DIV:clkgen|CLK_2hz       ; CLK_DIV:clkgen|CLK_2hz       ; CLK_DIV:clkgen|CLK_2hz  ; CLOCK_50    ; 0.000        ; 2.211      ; 2.765      ;
; 0.335  ; CLK_DIV:clkgen|count_2hz[24] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.067      ; 0.546      ;
; 0.414  ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 0.942      ;
; 0.415  ; CLK_DIV:clkgen|count_2hz[23] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 0.945      ;
; 0.417  ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 0.947      ;
; 0.427  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 0.957      ;
; 0.431  ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 0.959      ;
; 0.490  ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.067      ; 0.701      ;
; 0.494  ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.067      ; 0.705      ;
; 0.498  ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz ; CLOCK_50    ; -0.500       ; 2.215      ; 2.567      ;
; 0.500  ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.698      ;
; 0.500  ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.698      ;
; 0.501  ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.699      ;
; 0.502  ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.700      ;
; 0.503  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; CLK_DIV:clkgen|count_2hz[23] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.701      ;
; 0.504  ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.505  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.703      ;
; 0.505  ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.703      ;
; 0.505  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.703      ;
; 0.510  ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.040      ;
; 0.510  ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 1.038      ;
; 0.512  ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.043      ;
; 0.515  ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.713      ;
; 0.517  ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.715      ;
; 0.525  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.055      ;
; 0.526  ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 1.054      ;
; 0.533  ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[0]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.731      ;
; 0.559  ; CLK_DIV:clkgen|count_2hz[22] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.089      ;
; 0.607  ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 1.135      ;
; 0.609  ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.139      ;
; 0.619  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.149      ;
; 0.635  ; CLK_DIV:clkgen|count_2hz[22] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.833      ;
; 0.635  ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 1.163      ;
; 0.646  ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.844      ;
; 0.650  ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.848      ;
; 0.651  ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.849      ;
; 0.675  ; CLK_DIV:clkgen|CLK_2hz       ; CLK_DIV:clkgen|CLK_2hz       ; CLK_DIV:clkgen|CLK_2hz  ; CLOCK_50    ; -0.500       ; 2.211      ; 2.740      ;
; 0.702  ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.232      ;
; 0.707  ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 1.235      ;
; 0.717  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.247      ;
; 0.719  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 1.247      ;
; 0.744  ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.942      ;
; 0.745  ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.943      ;
; 0.746  ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.944      ;
; 0.749  ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.947      ;
; 0.749  ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.947      ;
; 0.752  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.950      ;
; 0.753  ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.951      ;
; 0.754  ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.952      ;
; 0.754  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.952      ;
; 0.754  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.952      ;
; 0.755  ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.285      ;
; 0.756  ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.954      ;
; 0.760  ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.292      ;
; 0.766  ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.964      ;
; 0.766  ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.964      ;
; 0.769  ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.967      ;
; 0.773  ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.971      ;
; 0.773  ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 0.971      ;
; 0.798  ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 1.326      ;
; 0.814  ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 1.342      ;
; 0.815  ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 1.343      ;
; 0.823  ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.384      ; 1.351      ;
; 0.833  ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.031      ;
; 0.834  ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.032      ;
; 0.835  ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.052      ; 1.031      ;
; 0.835  ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.033      ;
; 0.838  ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.036      ;
; 0.838  ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.036      ;
; 0.838  ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.036      ;
; 0.841  ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.039      ;
; 0.842  ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.052      ; 1.038      ;
; 0.845  ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.043      ;
; 0.845  ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.043      ;
; 0.845  ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.043      ;
; 0.846  ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.067      ; 1.057      ;
; 0.848  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.046      ;
; 0.849  ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.047      ;
; 0.849  ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.047      ;
; 0.850  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.048      ;
; 0.850  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.048      ;
; 0.852  ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.050      ;
; 0.852  ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.386      ; 1.382      ;
; 0.852  ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.052      ; 1.048      ;
; 0.855  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.053      ;
; 0.856  ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.054      ;
; 0.857  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.055      ;
; 0.858  ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.054      ; 1.056      ;
+--------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIV:clkgen|CLK_1Khz'                                                                           ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.313 ; SCANLINE[2] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; SCANLINE[1] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; SCANLINE[0] ; SCANLINE[0] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.054      ; 0.519      ;
; 0.371 ; SCANLINE[0] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.054      ; 0.569      ;
; 0.375 ; SCANLINE[0] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.054      ; 0.573      ;
; 0.532 ; SCANLINE[1] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.054      ; 0.730      ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIV:clkgen|CLK_2hz'                                                                      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; 0.313 ; number[2] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; number[1] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; number[0] ; number[0] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.054      ; 0.511      ;
; 0.355 ; number[0] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.054      ; 0.553      ;
; 0.356 ; number[0] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.054      ; 0.554      ;
; 0.410 ; sor       ; number[0] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; -0.044     ; 0.540      ;
; 0.528 ; number[1] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.054      ; 0.726      ;
; 0.582 ; sor       ; number[2] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; -0.044     ; 0.712      ;
; 0.584 ; sor       ; number[1] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; -0.044     ; 0.714      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'KEY[2]'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.341 ; sor       ; sor     ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.034      ; 0.519      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_2hz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[9]    ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[12]   ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[20]   ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[24]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[0]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[10]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[11]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[1]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[2]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[3]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[4]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[5]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[6]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[7]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[8]    ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[9]    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz        ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_2hz         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[13]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[14]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[15]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[16]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[17]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[18]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[19]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[21]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[22]   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[23]   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[12]|clk       ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[20]|clk       ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[24]|clk       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[0]|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[10]|clk       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[11]|clk       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[1]|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[2]|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[3]|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[4]|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[5]|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[6]|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[7]|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[8]|clk        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[9]|clk        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|CLK_1Khz|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|CLK_2hz|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[13]|clk       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[14]|clk       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[15]|clk       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[16]|clk       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[17]|clk       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[18]|clk       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[19]|clk       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[21]|clk       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[22]|clk       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[23]|clk       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_2hz         ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[13]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[14]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[15]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[16]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[17]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[18]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[19]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[21]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[22]   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[23]   ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz        ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[0]    ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[10]   ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[11]   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'KEY[2]'                                               ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[2] ; Rise       ; sor            ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; KEY[2] ; Rise       ; sor            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|o ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; sor|clk        ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; KEY[2] ; Rise       ; sor            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|i ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; sor|clk        ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|o ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_1Khz'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]                      ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]                      ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]                      ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]                      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]                      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]                      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]                      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]|clk                  ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]|clk                  ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]|clk                  ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|inclk[0] ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz|q                ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|inclk[0] ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|outclk   ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]|clk                  ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]|clk                  ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]|clk                  ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_2hz'                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]                       ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]                       ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]                       ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]                       ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]                       ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]                       ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]                       ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]|clk                   ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]|clk                   ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]|clk                   ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|inclk[0] ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz|q                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|inclk[0] ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|outclk   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]|clk                   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]|clk                   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]|clk                   ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port   ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 8.346 ; 8.298 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 5.900 ; 5.986 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_1Khz ; 6.827 ; 6.732 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_1Khz ; 8.346 ; 8.298 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[14] ; CLK_DIV:clkgen|CLK_1Khz ; 7.389 ; 7.450 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[17] ; CLK_DIV:clkgen|CLK_1Khz ; 6.830 ; 6.934 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_1Khz ; 6.674 ; 6.589 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_1Khz ; 7.524 ; 7.456 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 7.081 ; 7.006 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 6.760 ; 6.810 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[11] ; CLK_DIV:clkgen|CLK_1Khz ; 6.639 ; 6.745 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_1Khz ; 6.859 ; 6.744 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[14] ; CLK_DIV:clkgen|CLK_1Khz ; 5.615 ; 5.637 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_1Khz ; 7.081 ; 7.006 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_1Khz ; 6.850 ; 6.778 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[19] ; CLK_DIV:clkgen|CLK_1Khz ; 6.828 ; 6.919 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[21] ; CLK_DIV:clkgen|CLK_1Khz ; 6.269 ; 6.356 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 8.771 ; 8.781 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_2hz  ; 7.743 ; 7.669 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_2hz  ; 8.771 ; 8.781 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_2hz  ; 7.322 ; 7.216 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_2hz  ; 7.213 ; 7.160 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 8.839 ; 8.729 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_2hz  ; 7.430 ; 7.298 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_2hz  ; 8.839 ; 8.729 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_2hz  ; 7.404 ; 7.302 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
+-------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port   ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 5.446 ; 5.543 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 5.446 ; 5.543 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_1Khz ; 5.740 ; 5.626 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_1Khz ; 7.238 ; 7.132 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[14] ; CLK_DIV:clkgen|CLK_1Khz ; 6.950 ; 7.051 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[17] ; CLK_DIV:clkgen|CLK_1Khz ; 6.404 ; 6.527 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_1Khz ; 6.047 ; 6.028 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_1Khz ; 6.171 ; 6.169 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 5.148 ; 5.165 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 6.325 ; 6.421 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[11] ; CLK_DIV:clkgen|CLK_1Khz ; 6.268 ; 6.357 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_1Khz ; 6.499 ; 6.373 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[14] ; CLK_DIV:clkgen|CLK_1Khz ; 5.148 ; 5.165 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_1Khz ; 5.929 ; 5.825 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_1Khz ; 6.327 ; 6.263 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[19] ; CLK_DIV:clkgen|CLK_1Khz ; 6.453 ; 6.562 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[21] ; CLK_DIV:clkgen|CLK_1Khz ; 5.926 ; 5.987 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 6.533 ; 6.508 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_2hz  ; 6.605 ; 6.533 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_2hz  ; 7.586 ; 7.497 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_2hz  ; 6.551 ; 6.508 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_2hz  ; 6.533 ; 6.538 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 6.474 ; 6.425 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_2hz  ; 6.965 ; 6.835 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_2hz  ; 6.474 ; 6.425 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_2hz  ; 6.746 ; 6.711 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
+-------------+-------------------------+-------+-------+------------+-------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -0.820 ; -17.436       ;
; CLK_DIV:clkgen|CLK_1Khz ; 0.416  ; 0.000         ;
; CLK_DIV:clkgen|CLK_2hz  ; 0.427  ; 0.000         ;
; KEY[2]                  ; 0.626  ; 0.000         ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -0.039 ; -0.039        ;
; CLK_DIV:clkgen|CLK_2hz  ; 0.090  ; 0.000         ;
; CLK_DIV:clkgen|CLK_1Khz ; 0.188  ; 0.000         ;
; KEY[2]                  ; 0.208  ; 0.000         ;
+-------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -31.622       ;
; KEY[2]                  ; -3.000 ; -4.170        ;
; CLK_DIV:clkgen|CLK_1Khz ; -1.000 ; -3.000        ;
; CLK_DIV:clkgen|CLK_2hz  ; -1.000 ; -3.000        ;
+-------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.820 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.770      ;
; -0.785 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.540      ;
; -0.785 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.540      ;
; -0.785 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.540      ;
; -0.785 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.540      ;
; -0.785 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.540      ;
; -0.785 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.540      ;
; -0.785 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.540      ;
; -0.785 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.540      ;
; -0.785 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.540      ;
; -0.785 ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.540      ;
; -0.738 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.691      ;
; -0.738 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.691      ;
; -0.738 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.691      ;
; -0.738 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.691      ;
; -0.738 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.691      ;
; -0.738 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.691      ;
; -0.738 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.691      ;
; -0.738 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.691      ;
; -0.738 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.691      ;
; -0.738 ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.691      ;
; -0.737 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.690      ;
; -0.737 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.690      ;
; -0.737 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.690      ;
; -0.737 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.690      ;
; -0.737 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.690      ;
; -0.737 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.690      ;
; -0.737 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.690      ;
; -0.737 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.690      ;
; -0.737 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.690      ;
; -0.737 ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.690      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.662      ;
; -0.704 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.459      ;
; -0.704 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.459      ;
; -0.704 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.459      ;
; -0.704 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.459      ;
; -0.704 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.459      ;
; -0.704 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.459      ;
; -0.704 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.459      ;
; -0.704 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.459      ;
; -0.704 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.459      ;
; -0.704 ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.459      ;
; -0.694 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.644      ;
; -0.694 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.644      ;
; -0.694 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.644      ;
; -0.694 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.644      ;
; -0.694 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.644      ;
; -0.694 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.644      ;
; -0.694 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.644      ;
; -0.694 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.644      ;
; -0.694 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.644      ;
; -0.694 ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.644      ;
; -0.681 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.631      ;
; -0.659 ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|CLK_2hz       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.611      ;
; -0.651 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.604      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIV:clkgen|CLK_1Khz'                                                                          ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.416 ; SCANLINE[1] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.035     ; 0.536      ;
; 0.547 ; SCANLINE[0] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.035     ; 0.405      ;
; 0.551 ; SCANLINE[0] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.035     ; 0.401      ;
; 0.593 ; SCANLINE[0] ; SCANLINE[0] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; SCANLINE[2] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; SCANLINE[1] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 1.000        ; -0.035     ; 0.359      ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIV:clkgen|CLK_2hz'                                                                     ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; 0.427 ; sor       ; number[1] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.020     ; 0.530      ;
; 0.429 ; sor       ; number[2] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.020     ; 0.528      ;
; 0.444 ; number[1] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.036     ; 0.507      ;
; 0.560 ; number[0] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.036     ; 0.391      ;
; 0.561 ; number[0] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.036     ; 0.390      ;
; 0.572 ; sor       ; number[0] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.020     ; 0.385      ;
; 0.592 ; number[0] ; number[0] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; number[2] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; number[1] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'KEY[2]'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.626 ; sor       ; sor     ; KEY[2]       ; KEY[2]      ; 1.000        ; -0.022     ; 0.359      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.039 ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz ; CLOCK_50    ; 0.000        ; 1.401      ; 1.581      ;
; 0.050  ; CLK_DIV:clkgen|CLK_2hz       ; CLK_DIV:clkgen|CLK_2hz       ; CLK_DIV:clkgen|CLK_2hz  ; CLOCK_50    ; 0.000        ; 1.397      ; 1.666      ;
; 0.198  ; CLK_DIV:clkgen|count_2hz[24] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.325      ;
; 0.252  ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.230      ; 0.566      ;
; 0.252  ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.568      ;
; 0.252  ; CLK_DIV:clkgen|count_2hz[23] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.568      ;
; 0.264  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.580      ;
; 0.265  ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.230      ; 0.579      ;
; 0.291  ; CLK_DIV:clkgen|count_2hz[12] ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.418      ;
; 0.293  ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.298  ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.417      ;
; 0.298  ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.417      ;
; 0.300  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.419      ;
; 0.301  ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.419      ;
; 0.301  ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.419      ;
; 0.301  ; CLK_DIV:clkgen|count_2hz[23] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.419      ;
; 0.302  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.420      ;
; 0.302  ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.420      ;
; 0.306  ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.425      ;
; 0.308  ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.427      ;
; 0.316  ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.632      ;
; 0.318  ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.230      ; 0.632      ;
; 0.319  ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[0]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.438      ;
; 0.319  ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.635      ;
; 0.331  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.647      ;
; 0.333  ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.230      ; 0.647      ;
; 0.333  ; CLK_DIV:clkgen|count_2hz[22] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.649      ;
; 0.370  ; CLK_DIV:clkgen|count_2hz[22] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.488      ;
; 0.373  ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.491      ;
; 0.376  ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.494      ;
; 0.376  ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[15] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.494      ;
; 0.384  ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.700      ;
; 0.385  ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.230      ; 0.699      ;
; 0.396  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.712      ;
; 0.406  ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.230      ; 0.720      ;
; 0.447  ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.566      ;
; 0.448  ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.764      ;
; 0.451  ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.569      ;
; 0.451  ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.230      ; 0.765      ;
; 0.455  ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.574      ;
; 0.457  ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.577      ;
; 0.459  ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.775      ;
; 0.460  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.578      ;
; 0.461  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.580      ;
; 0.462  ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.581      ;
; 0.463  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.581      ;
; 0.463  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.779      ;
; 0.463  ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz      ; CLK_DIV:clkgen|CLK_1Khz ; CLOCK_50    ; -0.500       ; 1.401      ; 1.583      ;
; 0.464  ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.230      ; 0.778      ;
; 0.466  ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; CLK_DIV:clkgen|count_2hz[2]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; CLK_DIV:clkgen|count_2hz[14] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.784      ;
; 0.469  ; CLK_DIV:clkgen|count_2hz[6]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; CLK_DIV:clkgen|count_2hz[0]  ; CLK_DIV:clkgen|count_2hz[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.588      ;
; 0.510  ; CLK_DIV:clkgen|count_2hz[9]  ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.629      ;
; 0.511  ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.630      ;
; 0.511  ; CLK_DIV:clkgen|count_2hz[17] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.629      ;
; 0.511  ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.630      ;
; 0.513  ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.631      ;
; 0.513  ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.032      ; 0.629      ;
; 0.514  ; CLK_DIV:clkgen|count_2hz[21] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.632      ;
; 0.514  ; CLK_DIV:clkgen|count_2hz[7]  ; CLK_DIV:clkgen|count_2hz[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.633      ;
; 0.514  ; CLK_DIV:clkgen|count_2hz[5]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.633      ;
; 0.516  ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.032      ; 0.632      ;
; 0.516  ; CLK_DIV:clkgen|count_2hz[19] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.634      ;
; 0.516  ; CLK_DIV:clkgen|count_2hz[11] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.230      ; 0.830      ;
; 0.518  ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.637      ;
; 0.520  ; CLK_DIV:clkgen|count_2hz[20] ; CLK_DIV:clkgen|count_2hz[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.043      ; 0.647      ;
; 0.521  ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; CLK_DIV:clkgen|count_2hz[1]  ; CLK_DIV:clkgen|count_2hz[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.640      ;
; 0.524  ; CLK_DIV:clkgen|count_2hz[3]  ; CLK_DIV:clkgen|count_2hz[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.230      ; 0.838      ;
; 0.524  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.643      ;
; 0.525  ; CLK_DIV:clkgen|count_2hz[15] ; CLK_DIV:clkgen|count_2hz[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.643      ;
; 0.525  ; CLK_DIV:clkgen|count_2hz[8]  ; CLK_DIV:clkgen|count_2hz[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.644      ;
; 0.525  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.643      ;
; 0.525  ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.643      ;
; 0.525  ; CLK_DIV:clkgen|count_2hz[13] ; CLK_DIV:clkgen|count_2hz[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.232      ; 0.841      ;
; 0.526  ; CLK_DIV:clkgen|count_2hz[16] ; CLK_DIV:clkgen|count_2hz[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.644      ;
; 0.526  ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[13] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.032      ; 0.642      ;
; 0.527  ; CLK_DIV:clkgen|count_2hz[4]  ; CLK_DIV:clkgen|count_2hz[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.035      ; 0.646      ;
; 0.528  ; CLK_DIV:clkgen|count_2hz[22] ; CLK_DIV:clkgen|count_2hz[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.646      ;
; 0.528  ; CLK_DIV:clkgen|count_2hz[18] ; CLK_DIV:clkgen|count_2hz[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.034      ; 0.646      ;
; 0.529  ; CLK_DIV:clkgen|count_2hz[10] ; CLK_DIV:clkgen|count_2hz[14] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.032      ; 0.645      ;
+--------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIV:clkgen|CLK_2hz'                                                                      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; 0.090 ; sor       ; number[0] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.120      ; 0.324      ;
; 0.187 ; number[2] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; number[1] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; number[0] ; number[0] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; sor       ; number[1] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.120      ; 0.426      ;
; 0.194 ; sor       ; number[2] ; KEY[2]                 ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.120      ; 0.428      ;
; 0.209 ; number[0] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; number[0] ; number[1] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.036      ; 0.329      ;
; 0.312 ; number[1] ; number[2] ; CLK_DIV:clkgen|CLK_2hz ; CLK_DIV:clkgen|CLK_2hz ; 0.000        ; 0.036      ; 0.432      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIV:clkgen|CLK_1Khz'                                                                           ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.188 ; SCANLINE[2] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SCANLINE[1] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; SCANLINE[0] ; SCANLINE[0] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.035      ; 0.314      ;
; 0.221 ; SCANLINE[0] ; SCANLINE[1] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.035      ; 0.340      ;
; 0.225 ; SCANLINE[0] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.035      ; 0.344      ;
; 0.320 ; SCANLINE[1] ; SCANLINE[2] ; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 0.000        ; 0.035      ; 0.439      ;
+-------+-------------+-------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'KEY[2]'                                                               ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.208 ; sor       ; sor     ; KEY[2]       ; KEY[2]      ; 0.000        ; 0.022      ; 0.314      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_2hz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[9]    ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[12]   ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[20]   ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[24]   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[13]   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[14]   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[15]   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[16]   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[17]   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[18]   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[19]   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[21]   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[22]   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[23]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_2hz         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[0]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[10]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[11]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[1]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[2]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[3]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[4]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[5]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[6]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[7]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[8]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[9]    ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[12]|clk       ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[20]|clk       ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[24]|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o               ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[13]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[14]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[15]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[16]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[17]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[18]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[19]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[21]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[22]|clk       ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[23]|clk       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|CLK_2hz|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[0]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[10]|clk       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[11]|clk       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[1]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[2]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[3]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[4]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[5]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[6]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[7]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[8]|clk        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|count_2hz[9]|clk        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clkgen|CLK_1Khz|clk            ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|CLK_2hz         ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[0]    ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[10]   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[11]   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[13]   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[14]   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[15]   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[16]   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[17]   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[18]   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[19]   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLK_DIV:clkgen|count_2hz[1]    ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'KEY[2]'                                               ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; KEY[2] ; Rise       ; sor            ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width  ; KEY[2] ; Rise       ; sor            ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; sor|clk        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]~input|i ;
; 0.765  ; 0.981        ; 0.216          ; High Pulse Width ; KEY[2] ; Rise       ; sor            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]~input|o ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; sor|clk        ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_1Khz'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]                      ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]                      ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]                      ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]                      ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]                      ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]                      ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]                      ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]|clk                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]|clk                  ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]|clk                  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|inclk[0] ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz|q                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|inclk[0] ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; clkgen|CLK_1Khz~clkctrl|outclk   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[0]|clk                  ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[1]|clk                  ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_1Khz ; Rise       ; SCANLINE[2]|clk                  ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_DIV:clkgen|CLK_2hz'                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]                       ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]                       ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]                       ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]                       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]                       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]                       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]                       ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]|clk                   ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]|clk                   ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]|clk                   ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|inclk[0] ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz|q                ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|inclk[0] ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; clkgen|CLK_2hz~clkctrl|outclk   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[0]|clk                   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[1]|clk                   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; CLK_DIV:clkgen|CLK_2hz ; Rise       ; number[2]|clk                   ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port   ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 5.129 ; 5.395 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 3.739 ; 3.790 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_1Khz ; 4.301 ; 4.283 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_1Khz ; 5.129 ; 5.395 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[14] ; CLK_DIV:clkgen|CLK_1Khz ; 4.835 ; 4.621 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[17] ; CLK_DIV:clkgen|CLK_1Khz ; 4.394 ; 4.376 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_1Khz ; 4.162 ; 4.231 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_1Khz ; 4.636 ; 4.849 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 4.430 ; 4.510 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 4.373 ; 4.259 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[11] ; CLK_DIV:clkgen|CLK_1Khz ; 4.277 ; 4.261 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_1Khz ; 4.360 ; 4.345 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[14] ; CLK_DIV:clkgen|CLK_1Khz ; 3.605 ; 3.515 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_1Khz ; 4.329 ; 4.510 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_1Khz ; 4.221 ; 4.384 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[19] ; CLK_DIV:clkgen|CLK_1Khz ; 4.430 ; 4.329 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[21] ; CLK_DIV:clkgen|CLK_1Khz ; 3.958 ; 4.040 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 5.574 ; 5.681 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_2hz  ; 4.967 ; 4.929 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_2hz  ; 5.574 ; 5.681 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_2hz  ; 4.615 ; 4.653 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_2hz  ; 4.556 ; 4.630 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 5.498 ; 5.691 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_2hz  ; 4.691 ; 4.680 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_2hz  ; 5.498 ; 5.691 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_2hz  ; 4.678 ; 4.722 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
+-------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port   ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 3.456 ; 3.498 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 3.456 ; 3.498 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_1Khz ; 3.614 ; 3.579 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_1Khz ; 4.572 ; 4.592 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[14] ; CLK_DIV:clkgen|CLK_1Khz ; 4.479 ; 4.428 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[17] ; CLK_DIV:clkgen|CLK_1Khz ; 4.087 ; 4.094 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_1Khz ; 3.752 ; 3.840 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_1Khz ; 3.825 ; 3.972 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 3.299 ; 3.237 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 4.022 ; 4.071 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[11] ; CLK_DIV:clkgen|CLK_1Khz ; 4.068 ; 3.935 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_1Khz ; 4.055 ; 4.057 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[14] ; CLK_DIV:clkgen|CLK_1Khz ; 3.299 ; 3.237 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_1Khz ; 3.730 ; 3.696 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_1Khz ; 3.909 ; 4.047 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[19] ; CLK_DIV:clkgen|CLK_1Khz ; 4.162 ; 4.053 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[21] ; CLK_DIV:clkgen|CLK_1Khz ; 3.803 ; 3.719 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 4.078 ; 4.158 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_2hz  ; 4.165 ; 4.158 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_2hz  ; 4.728 ; 4.858 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_2hz  ; 4.100 ; 4.173 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_2hz  ; 4.078 ; 4.208 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 4.037 ; 4.116 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_2hz  ; 4.392 ; 4.388 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_2hz  ; 4.037 ; 4.116 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_2hz  ; 4.215 ; 4.351 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
+-------------+-------------------------+-------+-------+------------+-------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+--------------------------+---------+--------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack         ; -2.300  ; -0.044 ; N/A      ; N/A     ; -3.000              ;
;  CLK_DIV:clkgen|CLK_1Khz ; -0.039  ; 0.188  ; N/A      ; N/A     ; -1.000              ;
;  CLK_DIV:clkgen|CLK_2hz  ; -0.133  ; 0.090  ; N/A      ; N/A     ; -1.000              ;
;  CLOCK_50                ; -2.300  ; -0.044 ; N/A      ; N/A     ; -3.000              ;
;  KEY[2]                  ; 0.318   ; 0.208  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS          ; -53.788 ; -0.044 ; 0.0      ; 0.0     ; -41.792             ;
;  CLK_DIV:clkgen|CLK_1Khz ; -0.039  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
;  CLK_DIV:clkgen|CLK_2hz  ; -0.264  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                ; -53.488 ; -0.044 ; N/A      ; N/A     ; -31.622             ;
;  KEY[2]                  ; 0.000   ; 0.000  ; N/A      ; N/A     ; -4.170              ;
+--------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port   ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 8.937 ; 9.037 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 6.324 ; 6.427 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_1Khz ; 7.351 ; 7.259 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_1Khz ; 8.937 ; 9.037 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[14] ; CLK_DIV:clkgen|CLK_1Khz ; 8.018 ; 7.956 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[17] ; CLK_DIV:clkgen|CLK_1Khz ; 7.317 ; 7.474 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_1Khz ; 7.152 ; 7.079 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_1Khz ; 8.043 ; 8.071 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 7.577 ; 7.616 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 7.320 ; 7.282 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[11] ; CLK_DIV:clkgen|CLK_1Khz ; 7.113 ; 7.273 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_1Khz ; 7.373 ; 7.238 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[14] ; CLK_DIV:clkgen|CLK_1Khz ; 6.026 ; 6.015 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_1Khz ; 7.577 ; 7.616 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_1Khz ; 7.320 ; 7.326 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[19] ; CLK_DIV:clkgen|CLK_1Khz ; 7.389 ; 7.391 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[21] ; CLK_DIV:clkgen|CLK_1Khz ; 6.709 ; 6.856 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 9.479 ; 9.526 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_2hz  ; 8.381 ; 8.267 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_2hz  ; 9.479 ; 9.526 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_2hz  ; 7.879 ; 7.762 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_2hz  ; 7.768 ; 7.724 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 9.508 ; 9.546 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_2hz  ; 8.000 ; 7.874 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_2hz  ; 9.508 ; 9.546 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_2hz  ; 7.975 ; 7.881 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
+-------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port   ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-------------+-------------------------+-------+-------+------------+-------------------------+
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 3.456 ; 3.498 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 3.456 ; 3.498 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_1Khz ; 3.614 ; 3.579 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_1Khz ; 4.572 ; 4.592 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[14] ; CLK_DIV:clkgen|CLK_1Khz ; 4.479 ; 4.428 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[17] ; CLK_DIV:clkgen|CLK_1Khz ; 4.087 ; 4.094 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_1Khz ; 3.752 ; 3.840 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_1Khz ; 3.825 ; 3.972 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_1Khz ; 3.299 ; 3.237 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[9]  ; CLK_DIV:clkgen|CLK_1Khz ; 4.022 ; 4.071 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[11] ; CLK_DIV:clkgen|CLK_1Khz ; 4.068 ; 3.935 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_1Khz ; 4.055 ; 4.057 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[14] ; CLK_DIV:clkgen|CLK_1Khz ; 3.299 ; 3.237 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_1Khz ; 3.730 ; 3.696 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_1Khz ; 3.909 ; 4.047 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[19] ; CLK_DIV:clkgen|CLK_1Khz ; 4.162 ; 4.053 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
;  GPIO_1[21] ; CLK_DIV:clkgen|CLK_1Khz ; 3.803 ; 3.719 ; Rise       ; CLK_DIV:clkgen|CLK_1Khz ;
; GPIO_0[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 4.078 ; 4.158 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[11] ; CLK_DIV:clkgen|CLK_2hz  ; 4.165 ; 4.158 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[13] ; CLK_DIV:clkgen|CLK_2hz  ; 4.728 ; 4.858 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[19] ; CLK_DIV:clkgen|CLK_2hz  ; 4.100 ; 4.173 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_0[21] ; CLK_DIV:clkgen|CLK_2hz  ; 4.078 ; 4.208 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
; GPIO_1[*]   ; CLK_DIV:clkgen|CLK_2hz  ; 4.037 ; 4.116 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[13] ; CLK_DIV:clkgen|CLK_2hz  ; 4.392 ; 4.388 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[15] ; CLK_DIV:clkgen|CLK_2hz  ; 4.037 ; 4.116 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
;  GPIO_1[17] ; CLK_DIV:clkgen|CLK_2hz  ; 4.215 ; 4.351 ; Rise       ; CLK_DIV:clkgen|CLK_2hz  ;
+-------------+-------------------------+-------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; GPIO_0[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[18]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[19]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[20]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_0[21]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[18]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[19]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[20]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_1[21]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; GPIO_0[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; GPIO_0[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_0[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_1[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 6        ; 0        ; 0        ; 0        ;
; CLK_DIV:clkgen|CLK_2hz  ; CLK_DIV:clkgen|CLK_2hz  ; 6        ; 0        ; 0        ; 0        ;
; KEY[2]                  ; CLK_DIV:clkgen|CLK_2hz  ; 3        ; 0        ; 0        ; 0        ;
; CLK_DIV:clkgen|CLK_1Khz ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLK_DIV:clkgen|CLK_2hz  ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 975      ; 0        ; 0        ; 0        ;
; KEY[2]                  ; KEY[2]                  ; 1        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLK_DIV:clkgen|CLK_1Khz ; CLK_DIV:clkgen|CLK_1Khz ; 6        ; 0        ; 0        ; 0        ;
; CLK_DIV:clkgen|CLK_2hz  ; CLK_DIV:clkgen|CLK_2hz  ; 6        ; 0        ; 0        ; 0        ;
; KEY[2]                  ; CLK_DIV:clkgen|CLK_2hz  ; 3        ; 0        ; 0        ; 0        ;
; CLK_DIV:clkgen|CLK_1Khz ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLK_DIV:clkgen|CLK_2hz  ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 975      ; 0        ; 0        ; 0        ;
; KEY[2]                  ; KEY[2]                  ; 1        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Apr 27 13:26:32 2024
Info: Command: quartus_sta Lab8_2 -c Lab8_2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab8_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name CLK_DIV:clkgen|CLK_1Khz CLK_DIV:clkgen|CLK_1Khz
    Info (332105): create_clock -period 1.000 -name CLK_DIV:clkgen|CLK_2hz CLK_DIV:clkgen|CLK_2hz
    Info (332105): create_clock -period 1.000 -name KEY[2] KEY[2]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.300             -53.488 CLOCK_50 
    Info (332119):    -0.132              -0.261 CLK_DIV:clkgen|CLK_2hz 
    Info (332119):    -0.039              -0.039 CLK_DIV:clkgen|CLK_1Khz 
    Info (332119):     0.318               0.000 KEY[2] 
Info (332146): Worst-case hold slack is 0.003
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.003               0.000 CLOCK_50 
    Info (332119):     0.330               0.000 CLK_DIV:clkgen|CLK_2hz 
    Info (332119):     0.360               0.000 CLK_DIV:clkgen|CLK_1Khz 
    Info (332119):     0.385               0.000 KEY[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 CLOCK_50 
    Info (332119):    -3.000              -4.000 KEY[2] 
    Info (332119):    -1.000              -3.000 CLK_DIV:clkgen|CLK_1Khz 
    Info (332119):    -1.000              -3.000 CLK_DIV:clkgen|CLK_2hz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.991
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.991             -46.123 CLOCK_50 
    Info (332119):    -0.133              -0.264 CLK_DIV:clkgen|CLK_2hz 
    Info (332119):     0.071               0.000 CLK_DIV:clkgen|CLK_1Khz 
    Info (332119):     0.398               0.000 KEY[2] 
Info (332146): Worst-case hold slack is -0.044
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.044              -0.044 CLOCK_50 
    Info (332119):     0.313               0.000 CLK_DIV:clkgen|CLK_1Khz 
    Info (332119):     0.313               0.000 CLK_DIV:clkgen|CLK_2hz 
    Info (332119):     0.341               0.000 KEY[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 CLOCK_50 
    Info (332119):    -3.000              -4.000 KEY[2] 
    Info (332119):    -1.000              -3.000 CLK_DIV:clkgen|CLK_1Khz 
    Info (332119):    -1.000              -3.000 CLK_DIV:clkgen|CLK_2hz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.820
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.820             -17.436 CLOCK_50 
    Info (332119):     0.416               0.000 CLK_DIV:clkgen|CLK_1Khz 
    Info (332119):     0.427               0.000 CLK_DIV:clkgen|CLK_2hz 
    Info (332119):     0.626               0.000 KEY[2] 
Info (332146): Worst-case hold slack is -0.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.039              -0.039 CLOCK_50 
    Info (332119):     0.090               0.000 CLK_DIV:clkgen|CLK_2hz 
    Info (332119):     0.188               0.000 CLK_DIV:clkgen|CLK_1Khz 
    Info (332119):     0.208               0.000 KEY[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.622 CLOCK_50 
    Info (332119):    -3.000              -4.170 KEY[2] 
    Info (332119):    -1.000              -3.000 CLK_DIV:clkgen|CLK_1Khz 
    Info (332119):    -1.000              -3.000 CLK_DIV:clkgen|CLK_2hz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4674 megabytes
    Info: Processing ended: Sat Apr 27 13:26:34 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


