TimeQuest Timing Analyzer report for ALU
Mon May 13 00:09:58 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'clk'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU                                                               ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 383.73 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.606 ; -21.108            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.464 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -29.766                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.606 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.525      ;
; -1.568 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.963      ;
; -1.516 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.435      ;
; -1.508 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.427      ;
; -1.492 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.411      ;
; -1.489 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.408      ;
; -1.478 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.873      ;
; -1.470 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.865      ;
; -1.460 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.379      ;
; -1.457 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.376      ;
; -1.454 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.849      ;
; -1.451 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.846      ;
; -1.430 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.349      ;
; -1.422 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.817      ;
; -1.419 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.814      ;
; -1.392 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.787      ;
; -1.370 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.289      ;
; -1.362 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.281      ;
; -1.362 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.281      ;
; -1.346 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.265      ;
; -1.346 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.265      ;
; -1.343 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.262      ;
; -1.332 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.727      ;
; -1.331 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.102     ; 2.230      ;
; -1.324 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.719      ;
; -1.324 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.719      ;
; -1.314 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.233      ;
; -1.311 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.230      ;
; -1.310 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.229      ;
; -1.308 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.703      ;
; -1.308 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.703      ;
; -1.305 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.700      ;
; -1.284 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.203      ;
; -1.281 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.200      ;
; -1.276 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.671      ;
; -1.273 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.668      ;
; -1.272 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.667      ;
; -1.246 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.641      ;
; -1.243 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.638      ;
; -1.224 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.143      ;
; -1.216 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.135      ;
; -1.216 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.135      ;
; -1.216 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.135      ;
; -1.200 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.119      ;
; -1.200 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.119      ;
; -1.200 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.119      ;
; -1.197 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.116      ;
; -1.186 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.102     ; 2.085      ;
; -1.186 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.581      ;
; -1.185 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; -0.102     ; 2.084      ;
; -1.178 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.573      ;
; -1.178 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.573      ;
; -1.178 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.573      ;
; -1.168 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.087      ;
; -1.165 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.084      ;
; -1.164 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.083      ;
; -1.164 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.083      ;
; -1.162 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.557      ;
; -1.162 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.557      ;
; -1.162 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.557      ;
; -1.159 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.554      ;
; -1.155 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; -0.102     ; 2.054      ;
; -1.138 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.057      ;
; -1.135 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.054      ;
; -1.134 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.053      ;
; -1.127 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.522      ;
; -1.126 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.521      ;
; -1.126 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.521      ;
; -1.124 ; disp_mux:disp_unit|r_reg[16] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.102     ; 2.023      ;
; -1.100 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.495      ;
; -1.097 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.492      ;
; -1.096 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.491      ;
; -1.091 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.102     ; 1.990      ;
; -1.078 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.997      ;
; -1.075 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; -0.102     ; 1.974      ;
; -1.070 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.989      ;
; -1.070 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.989      ;
; -1.070 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.989      ;
; -1.069 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 1.988      ;
; -1.054 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.973      ;
; -1.054 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.973      ;
; -1.054 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.973      ;
; -1.053 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 1.972      ;
; -1.051 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.970      ;
; -1.040 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; -0.102     ; 1.939      ;
; -1.039 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; -0.102     ; 1.938      ;
; -1.032 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.427      ;
; -1.032 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.427      ;
; -1.031 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.426      ;
; -1.022 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.941      ;
; -1.021 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 1.940      ;
; -1.019 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.938      ;
; -1.018 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.937      ;
; -1.018 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.937      ;
; -1.016 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.411      ;
; -1.016 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.411      ;
; -1.015 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.394      ; 2.410      ;
; -1.010 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; -0.102     ; 1.909      ;
; -1.009 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; -0.102     ; 1.908      ;
; -0.992 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.911      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.464 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.522 ; disp_mux:disp_unit|r_reg[17] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.102      ; 0.836      ;
; 0.604 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.394      ;
; 0.613 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.403      ;
; 0.716 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.030      ;
; 0.716 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.030      ;
; 0.719 ; disp_mux:disp_unit|r_reg[15] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.033      ;
; 0.719 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.033      ;
; 0.725 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.515      ;
; 0.734 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.524      ;
; 0.735 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.029      ;
; 0.736 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.739 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.739 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.739 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.743 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.533      ;
; 0.744 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.534      ;
; 0.752 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.542      ;
; 0.753 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.543      ;
; 0.757 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.051      ;
; 0.757 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.051      ;
; 0.776 ; disp_mux:disp_unit|r_reg[16] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.090      ;
; 0.864 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.654      ;
; 0.865 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.655      ;
; 0.873 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.663      ;
; 0.874 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.664      ;
; 0.883 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.673      ;
; 0.883 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.673      ;
; 0.884 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.674      ;
; 0.892 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.682      ;
; 0.892 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.682      ;
; 0.893 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.683      ;
; 1.004 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.794      ;
; 1.005 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.795      ;
; 1.005 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.795      ;
; 1.013 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.803      ;
; 1.014 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.804      ;
; 1.014 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.804      ;
; 1.023 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.813      ;
; 1.023 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.813      ;
; 1.024 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.814      ;
; 1.032 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.822      ;
; 1.032 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.822      ;
; 1.033 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.823      ;
; 1.071 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.385      ;
; 1.071 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.385      ;
; 1.080 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.394      ;
; 1.080 ; disp_mux:disp_unit|r_reg[15] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.394      ;
; 1.089 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.383      ;
; 1.089 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.403      ;
; 1.089 ; disp_mux:disp_unit|r_reg[15] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.403      ;
; 1.090 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.384      ;
; 1.091 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.385      ;
; 1.099 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.100 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.108 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.109 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.130 ; disp_mux:disp_unit|r_reg[16] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.444      ;
; 1.144 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.934      ;
; 1.145 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.935      ;
; 1.145 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.935      ;
; 1.153 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.943      ;
; 1.154 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.944      ;
; 1.154 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.944      ;
; 1.163 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.953      ;
; 1.164 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.954      ;
; 1.164 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.954      ;
; 1.172 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.962      ;
; 1.173 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.963      ;
; 1.173 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.578      ; 1.963      ;
; 1.202 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.516      ;
; 1.202 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.516      ;
; 1.211 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.525      ;
; 1.211 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.525      ;
; 1.220 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.534      ;
; 1.220 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.514      ;
; 1.221 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.515      ;
; 1.221 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.515      ;
; 1.222 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.516      ;
; 1.229 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.543      ;
; 1.229 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.523      ;
; 1.230 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.230 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.524      ;
; 1.231 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.525      ;
; 1.239 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.533      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[9]  ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[12] ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[13] ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[14] ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[15] ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[16] ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[17] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[0]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[10] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[11] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[1]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[2]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[3]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[4]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[5]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[6]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[7]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[8]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[9]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[0]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[1]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[2]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[3]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[4]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[5]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[6]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[7]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[8]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[10] ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[11] ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[9]  ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[12] ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[13] ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[14] ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[15] ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[16] ;
; 0.326  ; 0.514        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[17] ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[0]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[1]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[2]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[3]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[4]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[5]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[6]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[7]|clk       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[8]|clk       ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[10]|clk      ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[11]|clk      ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[9]|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[12]|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[13]|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[14]|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[15]|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[16]|clk      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[17]|clk      ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[12]|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[13]|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[14]|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[15]|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[16]|clk      ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[17]|clk      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[0]|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[10]|clk      ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[11]|clk      ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[1]|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[2]|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[3]|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[4]|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[5]|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[6]|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[7]|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[8]|clk       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[9]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; an[*]     ; clk        ; 9.578 ; 9.762 ; Rise       ; clk             ;
;  an[0]    ; clk        ; 7.928 ; 7.878 ; Rise       ; clk             ;
;  an[1]    ; clk        ; 8.100 ; 8.188 ; Rise       ; clk             ;
;  an[2]    ; clk        ; 9.578 ; 9.762 ; Rise       ; clk             ;
;  an[3]    ; clk        ; 8.140 ; 8.229 ; Rise       ; clk             ;
; sseg[*]   ; clk        ; 8.750 ; 8.523 ; Rise       ; clk             ;
;  sseg[0]  ; clk        ; 8.638 ; 8.523 ; Rise       ; clk             ;
;  sseg[1]  ; clk        ; 7.728 ; 7.582 ; Rise       ; clk             ;
;  sseg[2]  ; clk        ; 7.297 ; 7.211 ; Rise       ; clk             ;
;  sseg[3]  ; clk        ; 7.687 ; 7.557 ; Rise       ; clk             ;
;  sseg[4]  ; clk        ; 8.750 ; 8.436 ; Rise       ; clk             ;
;  sseg[6]  ; clk        ; 7.687 ; 7.557 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; an[*]     ; clk        ; 7.510 ; 7.419 ; Rise       ; clk             ;
;  an[0]    ; clk        ; 7.510 ; 7.419 ; Rise       ; clk             ;
;  an[1]    ; clk        ; 7.567 ; 7.832 ; Rise       ; clk             ;
;  an[2]    ; clk        ; 9.219 ; 9.265 ; Rise       ; clk             ;
;  an[3]    ; clk        ; 7.669 ; 7.801 ; Rise       ; clk             ;
; sseg[*]   ; clk        ; 7.045 ; 6.961 ; Rise       ; clk             ;
;  sseg[0]  ; clk        ; 8.194 ; 8.037 ; Rise       ; clk             ;
;  sseg[1]  ; clk        ; 7.460 ; 7.317 ; Rise       ; clk             ;
;  sseg[2]  ; clk        ; 7.045 ; 6.961 ; Rise       ; clk             ;
;  sseg[3]  ; clk        ; 7.420 ; 7.293 ; Rise       ; clk             ;
;  sseg[4]  ; clk        ; 8.235 ; 8.061 ; Rise       ; clk             ;
;  sseg[6]  ; clk        ; 7.420 ; 7.293 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 430.48 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.323 ; -17.056           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.416 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -29.766                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.323 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.252      ;
; -1.253 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.630      ;
; -1.244 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.173      ;
; -1.240 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.169      ;
; -1.240 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.169      ;
; -1.233 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.162      ;
; -1.197 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.126      ;
; -1.193 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.122      ;
; -1.174 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.551      ;
; -1.170 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.547      ;
; -1.170 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.547      ;
; -1.163 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.540      ;
; -1.158 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.087      ;
; -1.127 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.504      ;
; -1.123 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.500      ;
; -1.118 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.047      ;
; -1.118 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.047      ;
; -1.114 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.043      ;
; -1.114 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.043      ;
; -1.107 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.036      ;
; -1.106 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.035      ;
; -1.088 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.465      ;
; -1.086 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.996      ;
; -1.071 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.000      ;
; -1.067 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.996      ;
; -1.066 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.995      ;
; -1.048 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.425      ;
; -1.048 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.425      ;
; -1.044 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.421      ;
; -1.044 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.421      ;
; -1.037 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.414      ;
; -1.036 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.413      ;
; -1.032 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.961      ;
; -1.028 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.001 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.378      ;
; -0.997 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.374      ;
; -0.996 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.373      ;
; -0.992 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.921      ;
; -0.992 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.921      ;
; -0.992 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.921      ;
; -0.988 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.917      ;
; -0.988 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.917      ;
; -0.981 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.910      ;
; -0.980 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.909      ;
; -0.980 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.909      ;
; -0.962 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.339      ;
; -0.961 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.871      ;
; -0.960 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.870      ;
; -0.958 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.335      ;
; -0.945 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.874      ;
; -0.941 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.870      ;
; -0.940 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.869      ;
; -0.939 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.868      ;
; -0.922 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.299      ;
; -0.922 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.299      ;
; -0.922 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.299      ;
; -0.921 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.831      ;
; -0.918 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.295      ;
; -0.918 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.295      ;
; -0.911 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.288      ;
; -0.910 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.287      ;
; -0.910 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.287      ;
; -0.907 ; disp_mux:disp_unit|r_reg[16] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.817      ;
; -0.906 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.835      ;
; -0.902 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.831      ;
; -0.901 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.830      ;
; -0.886 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.796      ;
; -0.874 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.784      ;
; -0.871 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.248      ;
; -0.870 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.247      ;
; -0.869 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.246      ;
; -0.866 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.795      ;
; -0.866 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.795      ;
; -0.866 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.795      ;
; -0.865 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.794      ;
; -0.862 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.791      ;
; -0.862 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.791      ;
; -0.855 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.784      ;
; -0.854 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.783      ;
; -0.854 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.783      ;
; -0.853 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.782      ;
; -0.836 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.213      ;
; -0.835 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.745      ;
; -0.834 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.744      ;
; -0.832 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.209      ;
; -0.831 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.208      ;
; -0.819 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.748      ;
; -0.817 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.746      ;
; -0.815 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.744      ;
; -0.814 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.743      ;
; -0.813 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.742      ;
; -0.796 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.706      ;
; -0.796 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.173      ;
; -0.796 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.173      ;
; -0.795 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.172      ;
; -0.795 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 1.705      ;
; -0.784 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.161      ;
; -0.784 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.161      ;
; -0.783 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.375      ; 2.160      ;
; -0.780 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.709      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.479 ; disp_mux:disp_unit|r_reg[17] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.766      ;
; 0.539 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.274      ;
; 0.556 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.291      ;
; 0.637 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.372      ;
; 0.660 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.395      ;
; 0.661 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.396      ;
; 0.665 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.952      ;
; 0.665 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.400      ;
; 0.666 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.953      ;
; 0.668 ; disp_mux:disp_unit|r_reg[15] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.955      ;
; 0.671 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.958      ;
; 0.677 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.412      ;
; 0.678 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.413      ;
; 0.683 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.686 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.709 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.723 ; disp_mux:disp_unit|r_reg[16] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.010      ;
; 0.752 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.487      ;
; 0.759 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.494      ;
; 0.782 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.517      ;
; 0.782 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.517      ;
; 0.782 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.517      ;
; 0.783 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.518      ;
; 0.787 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.522      ;
; 0.799 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.534      ;
; 0.800 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.535      ;
; 0.800 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.535      ;
; 0.874 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.609      ;
; 0.875 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.610      ;
; 0.881 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.616      ;
; 0.904 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.639      ;
; 0.904 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.639      ;
; 0.904 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.639      ;
; 0.904 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.639      ;
; 0.905 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.640      ;
; 0.909 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.644      ;
; 0.921 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.656      ;
; 0.922 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.657      ;
; 0.922 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.657      ;
; 0.987 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.274      ;
; 0.987 ; disp_mux:disp_unit|r_reg[15] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.274      ;
; 0.988 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.275      ;
; 0.988 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.275      ;
; 0.996 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.731      ;
; 0.997 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.732      ;
; 0.997 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.732      ;
; 1.002 ; disp_mux:disp_unit|r_reg[15] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.289      ;
; 1.005 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.292      ;
; 1.005 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.007 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.010 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.278      ;
; 1.011 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.279      ;
; 1.020 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.288      ;
; 1.022 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.023 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.023 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.026 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.761      ;
; 1.026 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.761      ;
; 1.026 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.761      ;
; 1.027 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.762      ;
; 1.027 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.762      ;
; 1.028 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.763      ;
; 1.044 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.779      ;
; 1.044 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.779      ;
; 1.045 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.780      ;
; 1.047 ; disp_mux:disp_unit|r_reg[16] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.334      ;
; 1.080 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.367      ;
; 1.080 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.367      ;
; 1.097 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.365      ;
; 1.098 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.098 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.105 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.373      ;
; 1.109 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.396      ;
; 1.110 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.397      ;
; 1.110 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.397      ;
; 1.119 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.854      ;
; 1.119 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.854      ;
; 1.126 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.861      ;
; 1.127 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.092      ; 1.414      ;
; 1.127 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[9]  ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[12] ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[13] ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[14] ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[15] ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[16] ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[17] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[0]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[10] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[11] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[1]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[2]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[3]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[4]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[5]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[6]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[7]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[8]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[9]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[0]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[10] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[11] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[1]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[2]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[3]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[4]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[5]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[6]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[7]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[8]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[9]  ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[12] ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[13] ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[14] ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[15] ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[16] ;
; 0.368  ; 0.552        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[17] ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[0]|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[10]|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[11]|clk      ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[1]|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[2]|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[3]|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[4]|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[5]|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[6]|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[7]|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[8]|clk       ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[9]|clk       ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[12]|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[13]|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[14]|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[15]|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[16]|clk      ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[12]|clk      ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[13]|clk      ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[14]|clk      ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[15]|clk      ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[16]|clk      ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[17]|clk      ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[0]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[10]|clk      ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[11]|clk      ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[1]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[2]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[3]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[4]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[5]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[6]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[7]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[8]|clk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[9]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; an[*]     ; clk        ; 8.610 ; 8.872 ; Rise       ; clk             ;
;  an[0]    ; clk        ; 7.256 ; 7.130 ; Rise       ; clk             ;
;  an[1]    ; clk        ; 7.327 ; 7.516 ; Rise       ; clk             ;
;  an[2]    ; clk        ; 8.610 ; 8.872 ; Rise       ; clk             ;
;  an[3]    ; clk        ; 7.365 ; 7.558 ; Rise       ; clk             ;
; sseg[*]   ; clk        ; 8.016 ; 7.715 ; Rise       ; clk             ;
;  sseg[0]  ; clk        ; 7.930 ; 7.715 ; Rise       ; clk             ;
;  sseg[1]  ; clk        ; 7.069 ; 6.870 ; Rise       ; clk             ;
;  sseg[2]  ; clk        ; 6.653 ; 6.534 ; Rise       ; clk             ;
;  sseg[3]  ; clk        ; 7.021 ; 6.845 ; Rise       ; clk             ;
;  sseg[4]  ; clk        ; 8.016 ; 7.657 ; Rise       ; clk             ;
;  sseg[6]  ; clk        ; 7.021 ; 6.845 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; an[*]     ; clk        ; 6.840 ; 6.695 ; Rise       ; clk             ;
;  an[0]    ; clk        ; 6.849 ; 6.695 ; Rise       ; clk             ;
;  an[1]    ; clk        ; 6.840 ; 7.147 ; Rise       ; clk             ;
;  an[2]    ; clk        ; 8.243 ; 8.414 ; Rise       ; clk             ;
;  an[3]    ; clk        ; 6.920 ; 7.142 ; Rise       ; clk             ;
; sseg[*]   ; clk        ; 6.405 ; 6.289 ; Rise       ; clk             ;
;  sseg[0]  ; clk        ; 7.499 ; 7.255 ; Rise       ; clk             ;
;  sseg[1]  ; clk        ; 6.804 ; 6.612 ; Rise       ; clk             ;
;  sseg[2]  ; clk        ; 6.405 ; 6.289 ; Rise       ; clk             ;
;  sseg[3]  ; clk        ; 6.758 ; 6.588 ; Rise       ; clk             ;
;  sseg[4]  ; clk        ; 7.541 ; 7.275 ; Rise       ; clk             ;
;  sseg[6]  ; clk        ; 6.758 ; 6.588 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.157 ; -0.715            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.193 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -22.278                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.157 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.300      ;
; -0.146 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.096      ;
; -0.109 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.252      ;
; -0.109 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.252      ;
; -0.098 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.048      ;
; -0.093 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.236      ;
; -0.089 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.232      ;
; -0.084 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.227      ;
; -0.082 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.032      ;
; -0.079 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.222      ;
; -0.079 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.222      ;
; -0.078 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.028      ;
; -0.073 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.023      ;
; -0.068 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.041 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.184      ;
; -0.041 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.184      ;
; -0.040 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.183      ;
; -0.030 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.980      ;
; -0.030 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.980      ;
; -0.029 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.979      ;
; -0.025 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.168      ;
; -0.021 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.164      ;
; -0.020 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.163      ;
; -0.017 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.160      ;
; -0.016 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.159      ;
; -0.014 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.964      ;
; -0.014 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.957      ;
; -0.011 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.154      ;
; -0.011 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.154      ;
; -0.011 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.154      ;
; -0.010 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.960      ;
; -0.009 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.959      ;
; -0.006 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.956      ;
; -0.005 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.955      ;
; 0.000  ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.027  ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.116      ;
; 0.027  ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.116      ;
; 0.027  ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.116      ;
; 0.028  ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.115      ;
; 0.038  ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.039  ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.911      ;
; 0.043  ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.100      ;
; 0.047  ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.096      ;
; 0.048  ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.095      ;
; 0.050  ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.893      ;
; 0.051  ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.092      ;
; 0.052  ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.091      ;
; 0.052  ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.091      ;
; 0.054  ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.889      ;
; 0.054  ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.889      ;
; 0.057  ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.086      ;
; 0.057  ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.086      ;
; 0.057  ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.086      ;
; 0.057  ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.086      ;
; 0.058  ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.892      ;
; 0.059  ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.891      ;
; 0.062  ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.888      ;
; 0.063  ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.887      ;
; 0.063  ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.887      ;
; 0.068  ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.882      ;
; 0.079  ; disp_mux:disp_unit|r_reg[16] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.864      ;
; 0.095  ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.048      ;
; 0.096  ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.047      ;
; 0.096  ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.047      ;
; 0.099  ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.844      ;
; 0.106  ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.844      ;
; 0.106  ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.844      ;
; 0.106  ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.844      ;
; 0.107  ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.843      ;
; 0.107  ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.843      ;
; 0.115  ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.028      ;
; 0.115  ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.028      ;
; 0.116  ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.027      ;
; 0.116  ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.027      ;
; 0.118  ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.825      ;
; 0.118  ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.825      ;
; 0.119  ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.024      ;
; 0.120  ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.023      ;
; 0.122  ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.828      ;
; 0.122  ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.821      ;
; 0.122  ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 1.000        ; -0.044     ; 0.821      ;
; 0.125  ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.018      ;
; 0.125  ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.018      ;
; 0.126  ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126  ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126  ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.017      ;
; 0.126  ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.127  ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 0.823      ;
; 0.127  ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.823      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.212 ; disp_mux:disp_unit|r_reg[17] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.340      ;
; 0.253 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.574      ;
; 0.256 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.577      ;
; 0.286 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.287 ; disp_mux:disp_unit|r_reg[15] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.288 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.416      ;
; 0.291 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.299 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.305 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.626      ;
; 0.308 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.629      ;
; 0.317 ; disp_mux:disp_unit|r_reg[16] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.445      ;
; 0.318 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.639      ;
; 0.319 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.640      ;
; 0.321 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.642      ;
; 0.322 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.643      ;
; 0.369 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.690      ;
; 0.371 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.692      ;
; 0.372 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.693      ;
; 0.374 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.695      ;
; 0.384 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.705      ;
; 0.384 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.705      ;
; 0.385 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.706      ;
; 0.387 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.708      ;
; 0.387 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.708      ;
; 0.388 ; disp_mux:disp_unit|r_reg[11] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.709      ;
; 0.435 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.563      ;
; 0.435 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.563      ;
; 0.435 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.756      ;
; 0.436 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.757      ;
; 0.437 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.758      ;
; 0.438 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.759      ;
; 0.439 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.760      ;
; 0.440 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.440 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.761      ;
; 0.441 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; disp_mux:disp_unit|r_reg[10] ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.445 ; disp_mux:disp_unit|r_reg[15] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.573      ;
; 0.446 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.574      ;
; 0.448 ; disp_mux:disp_unit|r_reg[15] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.576      ;
; 0.449 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.577      ;
; 0.450 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.771      ;
; 0.450 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.771      ;
; 0.451 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.772      ;
; 0.452 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.774      ;
; 0.453 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.774      ;
; 0.454 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.775      ;
; 0.455 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; disp_mux:disp_unit|r_reg[9]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.466 ; disp_mux:disp_unit|r_reg[16] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.594      ;
; 0.498 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.626      ;
; 0.498 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.626      ;
; 0.501 ; disp_mux:disp_unit|r_reg[12] ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.629      ;
; 0.501 ; disp_mux:disp_unit|r_reg[14] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.629      ;
; 0.501 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.822      ;
; 0.502 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.823      ;
; 0.503 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.824      ;
; 0.503 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.624      ;
; 0.504 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.504 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.825      ;
; 0.505 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[15] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.826      ;
; 0.506 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[13] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.827      ;
; 0.506 ; disp_mux:disp_unit|r_reg[8]  ; disp_mux:disp_unit|r_reg[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; disp_mux:disp_unit|r_reg[6]  ; disp_mux:disp_unit|r_reg[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; disp_mux:disp_unit|r_reg[4]  ; disp_mux:disp_unit|r_reg[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; disp_mux:disp_unit|r_reg[2]  ; disp_mux:disp_unit|r_reg[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.512 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.640      ;
; 0.515 ; disp_mux:disp_unit|r_reg[13] ; disp_mux:disp_unit|r_reg[17] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.643      ;
; 0.516 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[16] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.837      ;
; 0.517 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[14] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.838      ;
; 0.517 ; disp_mux:disp_unit|r_reg[3]  ; disp_mux:disp_unit|r_reg[12] ; clk          ; clk         ; 0.000        ; 0.237      ; 0.838      ;
; 0.518 ; disp_mux:disp_unit|r_reg[7]  ; disp_mux:disp_unit|r_reg[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; disp_mux:disp_unit|r_reg[0]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; disp_mux:disp_unit|r_reg[1]  ; disp_mux:disp_unit|r_reg[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; disp_mux:disp_unit|r_reg[5]  ; disp_mux:disp_unit|r_reg[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[9]  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[12] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[13] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[14] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[15] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[16] ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[17] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[0]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[10] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[11] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[1]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[2]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[3]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[4]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[5]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[6]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[7]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[8]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[9]  ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[12]|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[13]|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[14]|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[15]|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[16]|clk      ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[17]|clk      ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[0]|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[10]|clk      ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[11]|clk      ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[1]|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[2]|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[3]|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[4]|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[5]|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[6]|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[7]|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[8]|clk       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; disp_unit|r_reg[9]|clk       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                  ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[0]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[10] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[11] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[1]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[2]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[3]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[4]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[5]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[6]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[7]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[8]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[9]  ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[12] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[13] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[14] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[15] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[16] ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; disp_mux:disp_unit|r_reg[17] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]    ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[0]|clk       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[10]|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[11]|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[1]|clk       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[2]|clk       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[3]|clk       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[4]|clk       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[5]|clk       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[6]|clk       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[7]|clk       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[8]|clk       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[9]|clk       ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[12]|clk      ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[13]|clk      ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[14]|clk      ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[15]|clk      ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[16]|clk      ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; disp_unit|r_reg[17]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; an[*]     ; clk        ; 4.792 ; 4.740 ; Rise       ; clk             ;
;  an[0]    ; clk        ; 3.650 ; 3.732 ; Rise       ; clk             ;
;  an[1]    ; clk        ; 3.844 ; 3.752 ; Rise       ; clk             ;
;  an[2]    ; clk        ; 4.792 ; 4.740 ; Rise       ; clk             ;
;  an[3]    ; clk        ; 3.865 ; 3.771 ; Rise       ; clk             ;
; sseg[*]   ; clk        ; 4.009 ; 4.073 ; Rise       ; clk             ;
;  sseg[0]  ; clk        ; 3.960 ; 4.073 ; Rise       ; clk             ;
;  sseg[1]  ; clk        ; 3.575 ; 3.638 ; Rise       ; clk             ;
;  sseg[2]  ; clk        ; 3.399 ; 3.445 ; Rise       ; clk             ;
;  sseg[3]  ; clk        ; 3.561 ; 3.627 ; Rise       ; clk             ;
;  sseg[4]  ; clk        ; 4.009 ; 4.029 ; Rise       ; clk             ;
;  sseg[6]  ; clk        ; 3.561 ; 3.627 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; an[*]     ; clk        ; 3.470 ; 3.535 ; Rise       ; clk             ;
;  an[0]    ; clk        ; 3.470 ; 3.535 ; Rise       ; clk             ;
;  an[1]    ; clk        ; 3.603 ; 3.613 ; Rise       ; clk             ;
;  an[2]    ; clk        ; 4.648 ; 4.514 ; Rise       ; clk             ;
;  an[3]    ; clk        ; 3.663 ; 3.586 ; Rise       ; clk             ;
; sseg[*]   ; clk        ; 3.290 ; 3.334 ; Rise       ; clk             ;
;  sseg[0]  ; clk        ; 3.768 ; 3.863 ; Rise       ; clk             ;
;  sseg[1]  ; clk        ; 3.459 ; 3.520 ; Rise       ; clk             ;
;  sseg[2]  ; clk        ; 3.290 ; 3.334 ; Rise       ; clk             ;
;  sseg[3]  ; clk        ; 3.446 ; 3.509 ; Rise       ; clk             ;
;  sseg[4]  ; clk        ; 3.775 ; 3.876 ; Rise       ; clk             ;
;  sseg[6]  ; clk        ; 3.446 ; 3.509 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.606  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.606  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -21.108 ; 0.0   ; 0.0      ; 0.0     ; -29.766             ;
;  clk             ; -21.108 ; 0.000 ; N/A      ; N/A     ; -29.766             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; an[*]     ; clk        ; 9.578 ; 9.762 ; Rise       ; clk             ;
;  an[0]    ; clk        ; 7.928 ; 7.878 ; Rise       ; clk             ;
;  an[1]    ; clk        ; 8.100 ; 8.188 ; Rise       ; clk             ;
;  an[2]    ; clk        ; 9.578 ; 9.762 ; Rise       ; clk             ;
;  an[3]    ; clk        ; 8.140 ; 8.229 ; Rise       ; clk             ;
; sseg[*]   ; clk        ; 8.750 ; 8.523 ; Rise       ; clk             ;
;  sseg[0]  ; clk        ; 8.638 ; 8.523 ; Rise       ; clk             ;
;  sseg[1]  ; clk        ; 7.728 ; 7.582 ; Rise       ; clk             ;
;  sseg[2]  ; clk        ; 7.297 ; 7.211 ; Rise       ; clk             ;
;  sseg[3]  ; clk        ; 7.687 ; 7.557 ; Rise       ; clk             ;
;  sseg[4]  ; clk        ; 8.750 ; 8.436 ; Rise       ; clk             ;
;  sseg[6]  ; clk        ; 7.687 ; 7.557 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; an[*]     ; clk        ; 3.470 ; 3.535 ; Rise       ; clk             ;
;  an[0]    ; clk        ; 3.470 ; 3.535 ; Rise       ; clk             ;
;  an[1]    ; clk        ; 3.603 ; 3.613 ; Rise       ; clk             ;
;  an[2]    ; clk        ; 4.648 ; 4.514 ; Rise       ; clk             ;
;  an[3]    ; clk        ; 3.663 ; 3.586 ; Rise       ; clk             ;
; sseg[*]   ; clk        ; 3.290 ; 3.334 ; Rise       ; clk             ;
;  sseg[0]  ; clk        ; 3.768 ; 3.863 ; Rise       ; clk             ;
;  sseg[1]  ; clk        ; 3.459 ; 3.520 ; Rise       ; clk             ;
;  sseg[2]  ; clk        ; 3.290 ; 3.334 ; Rise       ; clk             ;
;  sseg[3]  ; clk        ; 3.446 ; 3.509 ; Rise       ; clk             ;
;  sseg[4]  ; clk        ; 3.775 ; 3.876 ; Rise       ; clk             ;
;  sseg[6]  ; clk        ; 3.446 ; 3.509 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sseg[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; an[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; an[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00257 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00257 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; an[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 171      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 171      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 13 00:09:51 2019
Info: Command: quartus_sta ALU -c ALU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.606
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.606       -21.108 clk 
Info (332146): Worst-case hold slack is 0.464
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.464         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.766 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.323
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.323       -17.056 clk 
Info (332146): Worst-case hold slack is 0.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.416         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.766 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.157        -0.715 clk 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.193         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -22.278 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 454 megabytes
    Info: Processing ended: Mon May 13 00:09:58 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


