// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module instDemux(	// ventus/src/pipeline/operandCollector.scala:440:7
  output        io_in_0_ready,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_0_valid,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [31:0] io_in_0_bits_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_0_bits_wid,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_0_bits_fp,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_0_bits_branch,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_0_bits_simt_stack,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_barrier,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_0_bits_csr,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_0_bits_reverse,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_0_bits_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_0_bits_isvec,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_0_bits_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_0_bits_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [3:0]  io_in_0_bits_sel_imm,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_0_bits_mem_whb,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_0_bits_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [5:0]  io_in_0_bits_alu_fn,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_0_bits_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_is_vls12,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_mem,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_mul,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_tc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_disable_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_0_bits_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_mop,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [7:0]  io_in_0_bits_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_0_bits_wvd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_fence,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_sfu,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_readmask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_writemask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_wxd,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [31:0] io_in_0_bits_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [6:0]  io_in_0_bits_imm_ext,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [7:0]  io_in_0_bits_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [31:0] io_in_0_bits_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_0_bits_atomic,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_aq,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_0_bits_rl,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_in_1_ready,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_1_valid,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [31:0] io_in_1_bits_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_1_bits_wid,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_1_bits_fp,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_1_bits_branch,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_1_bits_simt_stack,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_barrier,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_1_bits_csr,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_1_bits_reverse,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_1_bits_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_1_bits_isvec,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_1_bits_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_1_bits_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [3:0]  io_in_1_bits_sel_imm,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_1_bits_mem_whb,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_1_bits_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [5:0]  io_in_1_bits_alu_fn,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_1_bits_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_is_vls12,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_mem,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_mul,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_tc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_disable_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [1:0]  io_in_1_bits_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_mop,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [7:0]  io_in_1_bits_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_1_bits_wvd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_fence,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_sfu,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_readmask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_writemask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_wxd,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [31:0] io_in_1_bits_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [6:0]  io_in_1_bits_imm_ext,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [7:0]  io_in_1_bits_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [31:0] io_in_1_bits_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_in_1_bits_atomic,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_aq,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_in_1_bits_rl,	// ventus/src/pipeline/operandCollector.scala:441:14
  input  [10:0] io_sgpr_baseIn_0,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_sgpr_baseIn_1,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_sgpr_baseIn_2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_sgpr_baseIn_3,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_vgpr_baseIn_0,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_vgpr_baseIn_1,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_vgpr_baseIn_2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_vgpr_baseIn_3,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_out_0_ready,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_0_valid,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_0_bits_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_0_bits_wid,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_0_bits_fp,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_0_bits_branch,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_0_bits_simt_stack,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_barrier,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_0_bits_csr,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_0_bits_reverse,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_0_bits_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_0_bits_isvec,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_0_bits_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_0_bits_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [3:0]  io_out_0_bits_sel_imm,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_0_bits_mem_whb,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_0_bits_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [5:0]  io_out_0_bits_alu_fn,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_0_bits_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_is_vls12,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_mem,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_mul,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_tc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_disable_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_0_bits_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_mop,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [7:0]  io_out_0_bits_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_0_bits_wvd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_fence,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_sfu,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_readmask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_writemask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_wxd,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_0_bits_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [6:0]  io_out_0_bits_imm_ext,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [7:0]  io_out_0_bits_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_0_bits_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_0_bits_atomic,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_aq,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_0_bits_rl,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_out_1_ready,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_1_valid,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_1_bits_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_1_bits_wid,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_1_bits_fp,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_1_bits_branch,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_1_bits_simt_stack,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_barrier,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_1_bits_csr,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_1_bits_reverse,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_1_bits_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_1_bits_isvec,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_1_bits_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_1_bits_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [3:0]  io_out_1_bits_sel_imm,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_1_bits_mem_whb,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_1_bits_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [5:0]  io_out_1_bits_alu_fn,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_1_bits_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_is_vls12,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_mem,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_mul,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_tc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_disable_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_1_bits_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_mop,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [7:0]  io_out_1_bits_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_1_bits_wvd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_fence,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_sfu,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_readmask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_writemask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_wxd,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_1_bits_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [6:0]  io_out_1_bits_imm_ext,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [7:0]  io_out_1_bits_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_1_bits_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_1_bits_atomic,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_aq,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_1_bits_rl,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_out_2_ready,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_2_valid,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_2_bits_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_2_bits_wid,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_2_bits_fp,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_2_bits_branch,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_2_bits_simt_stack,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_barrier,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_2_bits_csr,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_2_bits_reverse,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_2_bits_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_2_bits_isvec,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_2_bits_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_2_bits_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [3:0]  io_out_2_bits_sel_imm,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_2_bits_mem_whb,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_2_bits_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [5:0]  io_out_2_bits_alu_fn,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_2_bits_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_is_vls12,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_mem,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_mul,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_tc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_disable_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_2_bits_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_mop,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [7:0]  io_out_2_bits_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_2_bits_wvd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_fence,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_sfu,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_readmask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_writemask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_wxd,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_2_bits_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [6:0]  io_out_2_bits_imm_ext,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [7:0]  io_out_2_bits_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_2_bits_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_2_bits_atomic,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_aq,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_2_bits_rl,	// ventus/src/pipeline/operandCollector.scala:441:14
  input         io_out_3_ready,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_3_valid,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_3_bits_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_3_bits_wid,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_3_bits_fp,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_3_bits_branch,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_3_bits_simt_stack,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_simt_stack_op,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_barrier,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_3_bits_csr,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_3_bits_reverse,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_3_bits_sel_alu2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_sel_alu1,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_3_bits_isvec,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_3_bits_sel_alu3,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_3_bits_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [3:0]  io_out_3_bits_sel_imm,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_3_bits_mem_whb,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_3_bits_mem_unsigned,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [5:0]  io_out_3_bits_alu_fn,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_3_bits_force_rm_rtz,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_is_vls12,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_mem,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_mul,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_tc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_disable_mask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_custom_signal_0,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [1:0]  io_out_3_bits_mem_cmd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_mop,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [7:0]  io_out_3_bits_reg_idx1,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_reg_idx2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_reg_idx3,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_reg_idxw,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_3_bits_wvd,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_fence,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_sfu,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_readmask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_writemask,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_wxd,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_3_bits_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [6:0]  io_out_3_bits_imm_ext,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [7:0]  io_out_3_bits_spike_info_sm_id,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [31:0] io_out_3_bits_spike_info_pc,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_spike_info_inst,	// ventus/src/pipeline/operandCollector.scala:441:14
  output        io_out_3_bits_atomic,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_aq,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_out_3_bits_rl,	// ventus/src/pipeline/operandCollector.scala:441:14
  output [10:0] io_sgpr_baseOut_0,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_sgpr_baseOut_1,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_sgpr_baseOut_2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_sgpr_baseOut_3,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_vgpr_baseOut_0,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_vgpr_baseOut_1,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_vgpr_baseOut_2,	// ventus/src/pipeline/operandCollector.scala:441:14
                io_vgpr_baseOut_3	// ventus/src/pipeline/operandCollector.scala:441:14
);

  wire [3:0] outReady1 = {io_out_3_ready, io_out_2_ready, io_out_1_ready, io_out_0_ready};	// ventus/src/pipeline/operandCollector.scala:458:48
  wire [3:0] outV_sel_oh =
    io_out_0_ready
      ? 4'h1
      : io_out_1_ready ? 4'h2 : io_out_2_ready ? 4'h4 : {io_out_3_ready, 3'h0};	// src/main/scala/chisel3/util/Mux.scala:50:70
  wire [3:0] outReady2 = outReady1 & ~outV_sel_oh;	// src/main/scala/chisel3/util/Mux.scala:50:70, ventus/src/pipeline/operandCollector.scala:458:48, :499:{28,31}
  wire [1:0] _outX_sel_T_6 =
    outReady2[0] ? 2'h0 : outReady2[1] ? 2'h1 : {1'h1, ~(outReady2[2])};	// src/main/scala/chisel3/util/Mux.scala:50:70, src/main/scala/chisel3/util/OneHot.scala:48:45, ventus/src/pipeline/operandCollector.scala:499:28, :505:29, :506:30
  wire [1:0] _GEN = {|(outV_sel_oh[3:2]), outV_sel_oh[3] | outV_sel_oh[1]};	// src/main/scala/chisel3/util/Mux.scala:50:70, src/main/scala/chisel3/util/OneHot.scala:30:18, :31:18, :32:{14,28}
  wire       _GEN_0 = (|outReady2) & _outX_sel_T_6 == 2'h0;	// src/main/scala/chisel3/util/Mux.scala:50:70, ventus/src/pipeline/operandCollector.scala:499:28, :502:33, :504:25, :505:29, :508:25, :509:29
  wire       _GEN_1 = (|outReady2) & _outX_sel_T_6 == 2'h1;	// src/main/scala/chisel3/util/Mux.scala:50:70, ventus/src/pipeline/operandCollector.scala:499:28, :502:33, :504:25, :505:29, :508:25, :509:29
  wire       _GEN_2 = (|outReady2) & _outX_sel_T_6 == 2'h2;	// src/main/scala/chisel3/util/Mux.scala:50:70, ventus/src/pipeline/operandCollector.scala:499:28, :502:33, :504:25, :508:25, :509:29
  wire       _GEN_3 = (|outReady2) & (&_outX_sel_T_6);	// src/main/scala/chisel3/util/Mux.scala:50:70, ventus/src/pipeline/operandCollector.scala:499:28, :502:33, :504:25, :508:25, :509:29
  assign io_in_0_ready = |outReady1;	// ventus/src/pipeline/operandCollector.scala:440:7, :458:48, :501:33
  assign io_in_1_ready = |outReady2;	// ventus/src/pipeline/operandCollector.scala:440:7, :499:28, :502:33
  assign io_out_0_valid =
    _GEN_0 ? io_in_1_valid : (|outReady1) & _GEN == 2'h0 & io_in_0_valid;	// ventus/src/pipeline/operandCollector.scala:440:7, :453:26, :458:48, :501:33, :504:25, :505:29, :506:30, :508:25, :509:29, :510:30
  assign io_out_0_bits_inst = _GEN_0 ? io_in_1_bits_inst : io_in_0_bits_inst;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_wid = _GEN_0 ? io_in_1_bits_wid : io_in_0_bits_wid;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_fp = _GEN_0 ? io_in_1_bits_fp : io_in_0_bits_fp;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_branch = _GEN_0 ? io_in_1_bits_branch : io_in_0_bits_branch;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_simt_stack =
    _GEN_0 ? io_in_1_bits_simt_stack : io_in_0_bits_simt_stack;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_simt_stack_op =
    _GEN_0 ? io_in_1_bits_simt_stack_op : io_in_0_bits_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_barrier = _GEN_0 ? io_in_1_bits_barrier : io_in_0_bits_barrier;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_csr = _GEN_0 ? io_in_1_bits_csr : io_in_0_bits_csr;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_reverse = _GEN_0 ? io_in_1_bits_reverse : io_in_0_bits_reverse;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_sel_alu2 = _GEN_0 ? io_in_1_bits_sel_alu2 : io_in_0_bits_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_sel_alu1 = _GEN_0 ? io_in_1_bits_sel_alu1 : io_in_0_bits_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_isvec = _GEN_0 ? io_in_1_bits_isvec : io_in_0_bits_isvec;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_sel_alu3 = _GEN_0 ? io_in_1_bits_sel_alu3 : io_in_0_bits_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_mask = _GEN_0 ? io_in_1_bits_mask : io_in_0_bits_mask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_sel_imm = _GEN_0 ? io_in_1_bits_sel_imm : io_in_0_bits_sel_imm;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_mem_whb = _GEN_0 ? io_in_1_bits_mem_whb : io_in_0_bits_mem_whb;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_mem_unsigned =
    _GEN_0 ? io_in_1_bits_mem_unsigned : io_in_0_bits_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_alu_fn = _GEN_0 ? io_in_1_bits_alu_fn : io_in_0_bits_alu_fn;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_force_rm_rtz =
    _GEN_0 ? io_in_1_bits_force_rm_rtz : io_in_0_bits_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_is_vls12 = _GEN_0 ? io_in_1_bits_is_vls12 : io_in_0_bits_is_vls12;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_mem = _GEN_0 ? io_in_1_bits_mem : io_in_0_bits_mem;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_mul = _GEN_0 ? io_in_1_bits_mul : io_in_0_bits_mul;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_tc = _GEN_0 ? io_in_1_bits_tc : io_in_0_bits_tc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_disable_mask =
    _GEN_0 ? io_in_1_bits_disable_mask : io_in_0_bits_disable_mask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_custom_signal_0 =
    _GEN_0 ? io_in_1_bits_custom_signal_0 : io_in_0_bits_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_mem_cmd = _GEN_0 ? io_in_1_bits_mem_cmd : io_in_0_bits_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_mop = _GEN_0 ? io_in_1_bits_mop : io_in_0_bits_mop;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_reg_idx1 = _GEN_0 ? io_in_1_bits_reg_idx1 : io_in_0_bits_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_reg_idx2 = _GEN_0 ? io_in_1_bits_reg_idx2 : io_in_0_bits_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_reg_idx3 = _GEN_0 ? io_in_1_bits_reg_idx3 : io_in_0_bits_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_reg_idxw = _GEN_0 ? io_in_1_bits_reg_idxw : io_in_0_bits_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_wvd = _GEN_0 ? io_in_1_bits_wvd : io_in_0_bits_wvd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_fence = _GEN_0 ? io_in_1_bits_fence : io_in_0_bits_fence;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_sfu = _GEN_0 ? io_in_1_bits_sfu : io_in_0_bits_sfu;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_readmask = _GEN_0 ? io_in_1_bits_readmask : io_in_0_bits_readmask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_writemask =
    _GEN_0 ? io_in_1_bits_writemask : io_in_0_bits_writemask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_wxd = _GEN_0 ? io_in_1_bits_wxd : io_in_0_bits_wxd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_pc = _GEN_0 ? io_in_1_bits_pc : io_in_0_bits_pc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_imm_ext = _GEN_0 ? io_in_1_bits_imm_ext : io_in_0_bits_imm_ext;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_spike_info_sm_id =
    _GEN_0 ? io_in_1_bits_spike_info_sm_id : io_in_0_bits_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_spike_info_pc =
    _GEN_0 ? io_in_1_bits_spike_info_pc : io_in_0_bits_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_spike_info_inst =
    _GEN_0 ? io_in_1_bits_spike_info_inst : io_in_0_bits_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_atomic = _GEN_0 ? io_in_1_bits_atomic : io_in_0_bits_atomic;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_aq = _GEN_0 ? io_in_1_bits_aq : io_in_0_bits_aq;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_0_bits_rl = _GEN_0 ? io_in_1_bits_rl : io_in_0_bits_rl;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_valid =
    _GEN_1 ? io_in_1_valid : (|outReady1) & _GEN == 2'h1 & io_in_0_valid;	// ventus/src/pipeline/operandCollector.scala:440:7, :453:26, :458:48, :501:33, :504:25, :505:29, :506:30, :508:25, :509:29, :510:30
  assign io_out_1_bits_inst = _GEN_1 ? io_in_1_bits_inst : io_in_0_bits_inst;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_wid = _GEN_1 ? io_in_1_bits_wid : io_in_0_bits_wid;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_fp = _GEN_1 ? io_in_1_bits_fp : io_in_0_bits_fp;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_branch = _GEN_1 ? io_in_1_bits_branch : io_in_0_bits_branch;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_simt_stack =
    _GEN_1 ? io_in_1_bits_simt_stack : io_in_0_bits_simt_stack;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_simt_stack_op =
    _GEN_1 ? io_in_1_bits_simt_stack_op : io_in_0_bits_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_barrier = _GEN_1 ? io_in_1_bits_barrier : io_in_0_bits_barrier;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_csr = _GEN_1 ? io_in_1_bits_csr : io_in_0_bits_csr;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_reverse = _GEN_1 ? io_in_1_bits_reverse : io_in_0_bits_reverse;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_sel_alu2 = _GEN_1 ? io_in_1_bits_sel_alu2 : io_in_0_bits_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_sel_alu1 = _GEN_1 ? io_in_1_bits_sel_alu1 : io_in_0_bits_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_isvec = _GEN_1 ? io_in_1_bits_isvec : io_in_0_bits_isvec;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_sel_alu3 = _GEN_1 ? io_in_1_bits_sel_alu3 : io_in_0_bits_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_mask = _GEN_1 ? io_in_1_bits_mask : io_in_0_bits_mask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_sel_imm = _GEN_1 ? io_in_1_bits_sel_imm : io_in_0_bits_sel_imm;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_mem_whb = _GEN_1 ? io_in_1_bits_mem_whb : io_in_0_bits_mem_whb;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_mem_unsigned =
    _GEN_1 ? io_in_1_bits_mem_unsigned : io_in_0_bits_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_alu_fn = _GEN_1 ? io_in_1_bits_alu_fn : io_in_0_bits_alu_fn;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_force_rm_rtz =
    _GEN_1 ? io_in_1_bits_force_rm_rtz : io_in_0_bits_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_is_vls12 = _GEN_1 ? io_in_1_bits_is_vls12 : io_in_0_bits_is_vls12;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_mem = _GEN_1 ? io_in_1_bits_mem : io_in_0_bits_mem;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_mul = _GEN_1 ? io_in_1_bits_mul : io_in_0_bits_mul;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_tc = _GEN_1 ? io_in_1_bits_tc : io_in_0_bits_tc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_disable_mask =
    _GEN_1 ? io_in_1_bits_disable_mask : io_in_0_bits_disable_mask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_custom_signal_0 =
    _GEN_1 ? io_in_1_bits_custom_signal_0 : io_in_0_bits_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_mem_cmd = _GEN_1 ? io_in_1_bits_mem_cmd : io_in_0_bits_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_mop = _GEN_1 ? io_in_1_bits_mop : io_in_0_bits_mop;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_reg_idx1 = _GEN_1 ? io_in_1_bits_reg_idx1 : io_in_0_bits_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_reg_idx2 = _GEN_1 ? io_in_1_bits_reg_idx2 : io_in_0_bits_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_reg_idx3 = _GEN_1 ? io_in_1_bits_reg_idx3 : io_in_0_bits_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_reg_idxw = _GEN_1 ? io_in_1_bits_reg_idxw : io_in_0_bits_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_wvd = _GEN_1 ? io_in_1_bits_wvd : io_in_0_bits_wvd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_fence = _GEN_1 ? io_in_1_bits_fence : io_in_0_bits_fence;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_sfu = _GEN_1 ? io_in_1_bits_sfu : io_in_0_bits_sfu;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_readmask = _GEN_1 ? io_in_1_bits_readmask : io_in_0_bits_readmask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_writemask =
    _GEN_1 ? io_in_1_bits_writemask : io_in_0_bits_writemask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_wxd = _GEN_1 ? io_in_1_bits_wxd : io_in_0_bits_wxd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_pc = _GEN_1 ? io_in_1_bits_pc : io_in_0_bits_pc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_imm_ext = _GEN_1 ? io_in_1_bits_imm_ext : io_in_0_bits_imm_ext;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_spike_info_sm_id =
    _GEN_1 ? io_in_1_bits_spike_info_sm_id : io_in_0_bits_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_spike_info_pc =
    _GEN_1 ? io_in_1_bits_spike_info_pc : io_in_0_bits_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_spike_info_inst =
    _GEN_1 ? io_in_1_bits_spike_info_inst : io_in_0_bits_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_atomic = _GEN_1 ? io_in_1_bits_atomic : io_in_0_bits_atomic;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_aq = _GEN_1 ? io_in_1_bits_aq : io_in_0_bits_aq;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_1_bits_rl = _GEN_1 ? io_in_1_bits_rl : io_in_0_bits_rl;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_valid =
    _GEN_2 ? io_in_1_valid : (|outReady1) & _GEN == 2'h2 & io_in_0_valid;	// src/main/scala/chisel3/util/Mux.scala:50:70, ventus/src/pipeline/operandCollector.scala:440:7, :453:26, :458:48, :501:33, :504:25, :506:30, :508:25, :509:29, :510:30
  assign io_out_2_bits_inst = _GEN_2 ? io_in_1_bits_inst : io_in_0_bits_inst;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_wid = _GEN_2 ? io_in_1_bits_wid : io_in_0_bits_wid;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_fp = _GEN_2 ? io_in_1_bits_fp : io_in_0_bits_fp;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_branch = _GEN_2 ? io_in_1_bits_branch : io_in_0_bits_branch;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_simt_stack =
    _GEN_2 ? io_in_1_bits_simt_stack : io_in_0_bits_simt_stack;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_simt_stack_op =
    _GEN_2 ? io_in_1_bits_simt_stack_op : io_in_0_bits_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_barrier = _GEN_2 ? io_in_1_bits_barrier : io_in_0_bits_barrier;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_csr = _GEN_2 ? io_in_1_bits_csr : io_in_0_bits_csr;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_reverse = _GEN_2 ? io_in_1_bits_reverse : io_in_0_bits_reverse;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_sel_alu2 = _GEN_2 ? io_in_1_bits_sel_alu2 : io_in_0_bits_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_sel_alu1 = _GEN_2 ? io_in_1_bits_sel_alu1 : io_in_0_bits_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_isvec = _GEN_2 ? io_in_1_bits_isvec : io_in_0_bits_isvec;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_sel_alu3 = _GEN_2 ? io_in_1_bits_sel_alu3 : io_in_0_bits_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_mask = _GEN_2 ? io_in_1_bits_mask : io_in_0_bits_mask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_sel_imm = _GEN_2 ? io_in_1_bits_sel_imm : io_in_0_bits_sel_imm;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_mem_whb = _GEN_2 ? io_in_1_bits_mem_whb : io_in_0_bits_mem_whb;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_mem_unsigned =
    _GEN_2 ? io_in_1_bits_mem_unsigned : io_in_0_bits_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_alu_fn = _GEN_2 ? io_in_1_bits_alu_fn : io_in_0_bits_alu_fn;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_force_rm_rtz =
    _GEN_2 ? io_in_1_bits_force_rm_rtz : io_in_0_bits_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_is_vls12 = _GEN_2 ? io_in_1_bits_is_vls12 : io_in_0_bits_is_vls12;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_mem = _GEN_2 ? io_in_1_bits_mem : io_in_0_bits_mem;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_mul = _GEN_2 ? io_in_1_bits_mul : io_in_0_bits_mul;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_tc = _GEN_2 ? io_in_1_bits_tc : io_in_0_bits_tc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_disable_mask =
    _GEN_2 ? io_in_1_bits_disable_mask : io_in_0_bits_disable_mask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_custom_signal_0 =
    _GEN_2 ? io_in_1_bits_custom_signal_0 : io_in_0_bits_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_mem_cmd = _GEN_2 ? io_in_1_bits_mem_cmd : io_in_0_bits_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_mop = _GEN_2 ? io_in_1_bits_mop : io_in_0_bits_mop;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_reg_idx1 = _GEN_2 ? io_in_1_bits_reg_idx1 : io_in_0_bits_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_reg_idx2 = _GEN_2 ? io_in_1_bits_reg_idx2 : io_in_0_bits_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_reg_idx3 = _GEN_2 ? io_in_1_bits_reg_idx3 : io_in_0_bits_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_reg_idxw = _GEN_2 ? io_in_1_bits_reg_idxw : io_in_0_bits_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_wvd = _GEN_2 ? io_in_1_bits_wvd : io_in_0_bits_wvd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_fence = _GEN_2 ? io_in_1_bits_fence : io_in_0_bits_fence;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_sfu = _GEN_2 ? io_in_1_bits_sfu : io_in_0_bits_sfu;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_readmask = _GEN_2 ? io_in_1_bits_readmask : io_in_0_bits_readmask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_writemask =
    _GEN_2 ? io_in_1_bits_writemask : io_in_0_bits_writemask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_wxd = _GEN_2 ? io_in_1_bits_wxd : io_in_0_bits_wxd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_pc = _GEN_2 ? io_in_1_bits_pc : io_in_0_bits_pc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_imm_ext = _GEN_2 ? io_in_1_bits_imm_ext : io_in_0_bits_imm_ext;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_spike_info_sm_id =
    _GEN_2 ? io_in_1_bits_spike_info_sm_id : io_in_0_bits_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_spike_info_pc =
    _GEN_2 ? io_in_1_bits_spike_info_pc : io_in_0_bits_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_spike_info_inst =
    _GEN_2 ? io_in_1_bits_spike_info_inst : io_in_0_bits_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_atomic = _GEN_2 ? io_in_1_bits_atomic : io_in_0_bits_atomic;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_aq = _GEN_2 ? io_in_1_bits_aq : io_in_0_bits_aq;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_2_bits_rl = _GEN_2 ? io_in_1_bits_rl : io_in_0_bits_rl;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_valid = _GEN_3 ? io_in_1_valid : (|outReady1) & (&_GEN) & io_in_0_valid;	// ventus/src/pipeline/operandCollector.scala:440:7, :453:26, :458:48, :501:33, :504:25, :506:30, :508:25, :509:29, :510:30
  assign io_out_3_bits_inst = _GEN_3 ? io_in_1_bits_inst : io_in_0_bits_inst;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_wid = _GEN_3 ? io_in_1_bits_wid : io_in_0_bits_wid;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_fp = _GEN_3 ? io_in_1_bits_fp : io_in_0_bits_fp;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_branch = _GEN_3 ? io_in_1_bits_branch : io_in_0_bits_branch;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_simt_stack =
    _GEN_3 ? io_in_1_bits_simt_stack : io_in_0_bits_simt_stack;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_simt_stack_op =
    _GEN_3 ? io_in_1_bits_simt_stack_op : io_in_0_bits_simt_stack_op;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_barrier = _GEN_3 ? io_in_1_bits_barrier : io_in_0_bits_barrier;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_csr = _GEN_3 ? io_in_1_bits_csr : io_in_0_bits_csr;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_reverse = _GEN_3 ? io_in_1_bits_reverse : io_in_0_bits_reverse;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_sel_alu2 = _GEN_3 ? io_in_1_bits_sel_alu2 : io_in_0_bits_sel_alu2;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_sel_alu1 = _GEN_3 ? io_in_1_bits_sel_alu1 : io_in_0_bits_sel_alu1;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_isvec = _GEN_3 ? io_in_1_bits_isvec : io_in_0_bits_isvec;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_sel_alu3 = _GEN_3 ? io_in_1_bits_sel_alu3 : io_in_0_bits_sel_alu3;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_mask = _GEN_3 ? io_in_1_bits_mask : io_in_0_bits_mask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_sel_imm = _GEN_3 ? io_in_1_bits_sel_imm : io_in_0_bits_sel_imm;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_mem_whb = _GEN_3 ? io_in_1_bits_mem_whb : io_in_0_bits_mem_whb;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_mem_unsigned =
    _GEN_3 ? io_in_1_bits_mem_unsigned : io_in_0_bits_mem_unsigned;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_alu_fn = _GEN_3 ? io_in_1_bits_alu_fn : io_in_0_bits_alu_fn;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_force_rm_rtz =
    _GEN_3 ? io_in_1_bits_force_rm_rtz : io_in_0_bits_force_rm_rtz;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_is_vls12 = _GEN_3 ? io_in_1_bits_is_vls12 : io_in_0_bits_is_vls12;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_mem = _GEN_3 ? io_in_1_bits_mem : io_in_0_bits_mem;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_mul = _GEN_3 ? io_in_1_bits_mul : io_in_0_bits_mul;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_tc = _GEN_3 ? io_in_1_bits_tc : io_in_0_bits_tc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_disable_mask =
    _GEN_3 ? io_in_1_bits_disable_mask : io_in_0_bits_disable_mask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_custom_signal_0 =
    _GEN_3 ? io_in_1_bits_custom_signal_0 : io_in_0_bits_custom_signal_0;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_mem_cmd = _GEN_3 ? io_in_1_bits_mem_cmd : io_in_0_bits_mem_cmd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_mop = _GEN_3 ? io_in_1_bits_mop : io_in_0_bits_mop;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_reg_idx1 = _GEN_3 ? io_in_1_bits_reg_idx1 : io_in_0_bits_reg_idx1;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_reg_idx2 = _GEN_3 ? io_in_1_bits_reg_idx2 : io_in_0_bits_reg_idx2;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_reg_idx3 = _GEN_3 ? io_in_1_bits_reg_idx3 : io_in_0_bits_reg_idx3;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_reg_idxw = _GEN_3 ? io_in_1_bits_reg_idxw : io_in_0_bits_reg_idxw;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_wvd = _GEN_3 ? io_in_1_bits_wvd : io_in_0_bits_wvd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_fence = _GEN_3 ? io_in_1_bits_fence : io_in_0_bits_fence;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_sfu = _GEN_3 ? io_in_1_bits_sfu : io_in_0_bits_sfu;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_readmask = _GEN_3 ? io_in_1_bits_readmask : io_in_0_bits_readmask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_writemask =
    _GEN_3 ? io_in_1_bits_writemask : io_in_0_bits_writemask;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_wxd = _GEN_3 ? io_in_1_bits_wxd : io_in_0_bits_wxd;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_pc = _GEN_3 ? io_in_1_bits_pc : io_in_0_bits_pc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_imm_ext = _GEN_3 ? io_in_1_bits_imm_ext : io_in_0_bits_imm_ext;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_spike_info_sm_id =
    _GEN_3 ? io_in_1_bits_spike_info_sm_id : io_in_0_bits_spike_info_sm_id;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_spike_info_pc =
    _GEN_3 ? io_in_1_bits_spike_info_pc : io_in_0_bits_spike_info_pc;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_spike_info_inst =
    _GEN_3 ? io_in_1_bits_spike_info_inst : io_in_0_bits_spike_info_inst;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_atomic = _GEN_3 ? io_in_1_bits_atomic : io_in_0_bits_atomic;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_aq = _GEN_3 ? io_in_1_bits_aq : io_in_0_bits_aq;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_out_3_bits_rl = _GEN_3 ? io_in_1_bits_rl : io_in_0_bits_rl;	// ventus/src/pipeline/operandCollector.scala:440:7, :504:25, :508:25, :509:29
  assign io_sgpr_baseOut_0 = io_sgpr_baseIn_0;	// ventus/src/pipeline/operandCollector.scala:440:7
  assign io_sgpr_baseOut_1 = io_sgpr_baseIn_1;	// ventus/src/pipeline/operandCollector.scala:440:7
  assign io_sgpr_baseOut_2 = io_sgpr_baseIn_2;	// ventus/src/pipeline/operandCollector.scala:440:7
  assign io_sgpr_baseOut_3 = io_sgpr_baseIn_3;	// ventus/src/pipeline/operandCollector.scala:440:7
  assign io_vgpr_baseOut_0 = io_vgpr_baseIn_0;	// ventus/src/pipeline/operandCollector.scala:440:7
  assign io_vgpr_baseOut_1 = io_vgpr_baseIn_1;	// ventus/src/pipeline/operandCollector.scala:440:7
  assign io_vgpr_baseOut_2 = io_vgpr_baseIn_2;	// ventus/src/pipeline/operandCollector.scala:440:7
  assign io_vgpr_baseOut_3 = io_vgpr_baseIn_3;	// ventus/src/pipeline/operandCollector.scala:440:7
endmodule

