Fitter report for Ex10
Fri Dec 11 14:45:20 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |top|ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ALTSYNCRAM
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 11 14:45:20 2015            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; Ex10                                             ;
; Top-level Entity Name              ; top                                              ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C16F484C6                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 165 / 15,408 ( 1 % )                             ;
;     Total combinational functions  ; 152 / 15,408 ( < 1 % )                           ;
;     Dedicated logic registers      ; 76 / 15,408 ( < 1 % )                            ;
; Total registers                    ; 76                                               ;
; Total pins                         ; 43 / 347 ( 12 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 10,240 / 516,096 ( 2 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; DAC_CS    ; Incomplete set of assignments ;
; DAC_SDI   ; Incomplete set of assignments ;
; DAC_LD    ; Incomplete set of assignments ;
; SCK       ; Incomplete set of assignments ;
; HEX0_D[0] ; Incomplete set of assignments ;
; HEX0_D[1] ; Incomplete set of assignments ;
; HEX0_D[2] ; Incomplete set of assignments ;
; HEX0_D[3] ; Incomplete set of assignments ;
; HEX0_D[4] ; Incomplete set of assignments ;
; HEX0_D[5] ; Incomplete set of assignments ;
; HEX0_D[6] ; Incomplete set of assignments ;
; HEX1_D[0] ; Incomplete set of assignments ;
; HEX1_D[1] ; Incomplete set of assignments ;
; HEX1_D[2] ; Incomplete set of assignments ;
; HEX1_D[3] ; Incomplete set of assignments ;
; HEX1_D[4] ; Incomplete set of assignments ;
; HEX1_D[5] ; Incomplete set of assignments ;
; HEX1_D[6] ; Incomplete set of assignments ;
; HEX2_D[0] ; Incomplete set of assignments ;
; HEX2_D[1] ; Incomplete set of assignments ;
; HEX2_D[2] ; Incomplete set of assignments ;
; HEX2_D[3] ; Incomplete set of assignments ;
; HEX2_D[4] ; Incomplete set of assignments ;
; HEX2_D[5] ; Incomplete set of assignments ;
; HEX2_D[6] ; Incomplete set of assignments ;
; HEX3_D[0] ; Incomplete set of assignments ;
; HEX3_D[1] ; Incomplete set of assignments ;
; HEX3_D[2] ; Incomplete set of assignments ;
; HEX3_D[3] ; Incomplete set of assignments ;
; HEX3_D[4] ; Incomplete set of assignments ;
; HEX3_D[5] ; Incomplete set of assignments ;
; HEX3_D[6] ; Incomplete set of assignments ;
; SW[0]     ; Incomplete set of assignments ;
; SW[1]     ; Incomplete set of assignments ;
; SW[2]     ; Incomplete set of assignments ;
; SW[6]     ; Incomplete set of assignments ;
; SW[5]     ; Incomplete set of assignments ;
; SW[4]     ; Incomplete set of assignments ;
; SW[3]     ; Incomplete set of assignments ;
; SW[7]     ; Incomplete set of assignments ;
; SW[8]     ; Incomplete set of assignments ;
; SW[9]     ; Incomplete set of assignments ;
; CLOCK_50  ; Incomplete set of assignments ;
+-----------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 338 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 338 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 328     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/VERI/Ex10/output_files/Ex10.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 165 / 15,408 ( 1 % )     ;
;     -- Combinational with no register       ; 89                       ;
;     -- Register only                        ; 13                       ;
;     -- Combinational with a register        ; 63                       ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 54                       ;
;     -- 3 input functions                    ; 43                       ;
;     -- <=2 input functions                  ; 55                       ;
;     -- Register only                        ; 13                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 90                       ;
;     -- arithmetic mode                      ; 62                       ;
;                                             ;                          ;
; Total registers*                            ; 76 / 17,068 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 76 / 15,408 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 17 / 963 ( 2 % )         ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 43 / 347 ( 12 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M9Ks                                        ; 2 / 56 ( 4 % )           ;
; Total block memory bits                     ; 10,240 / 516,096 ( 2 % ) ;
; Total block memory implementation bits      ; 18,432 / 516,096 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 3 / 20 ( 15 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%             ;
; Maximum fan-out                             ; 35                       ;
; Highest non-global fan-out                  ; 23                       ;
; Total fan-out                               ; 745                      ;
; Average fan-out                             ; 2.18                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 165 / 15408 ( 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 89                   ; 0                              ;
;     -- Register only                        ; 13                   ; 0                              ;
;     -- Combinational with a register        ; 63                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 54                   ; 0                              ;
;     -- 3 input functions                    ; 43                   ; 0                              ;
;     -- <=2 input functions                  ; 55                   ; 0                              ;
;     -- Register only                        ; 13                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 90                   ; 0                              ;
;     -- arithmetic mode                      ; 62                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 76                   ; 0                              ;
;     -- Dedicated logic registers            ; 76 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 17 / 963 ( 2 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 43                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 10240                ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; M9K                                         ; 2 / 56 ( 3 % )       ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 740                  ; 5                              ;
;     -- Registered Connections               ; 190                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 11                   ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; G21   ; 6        ; 41           ; 15           ; 0            ; 35                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[0]    ; J6    ; 1        ; 0            ; 24           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]    ; H5    ; 1        ; 0            ; 27           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]    ; H6    ; 1        ; 0            ; 25           ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]    ; G4    ; 1        ; 0            ; 23           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[4]    ; G5    ; 1        ; 0            ; 27           ; 21           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[5]    ; J7    ; 1        ; 0            ; 22           ; 14           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[6]    ; H7    ; 1        ; 0            ; 25           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[7]    ; E3    ; 1        ; 0            ; 26           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[8]    ; E4    ; 1        ; 0            ; 26           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[9]    ; D2    ; 1        ; 0            ; 25           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DAC_CS    ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_LD    ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_SDI   ; V5    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[0] ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[1] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[2] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[4] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[5] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[6] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[0] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[1] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[2] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[3] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[4] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[5] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[6] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SCK       ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; SW[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; HEX3_D[0]               ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; HEX2_D[4]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; HEX2_D[5]               ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; HEX1_D[5]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; HEX0_D[6]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; HEX1_D[6]               ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; HEX1_D[2]               ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; HEX1_D[3]               ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; HEX1_D[4]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; HEX1_D[0]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; HEX1_D[1]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; HEX0_D[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; HEX0_D[1]               ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 33 ( 42 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 46 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 2 / 41 ( 5 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 28 / 47 ( 60 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; HEX1_D[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; HEX1_D[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; HEX1_D[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; HEX2_D[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; HEX2_D[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; HEX3_D[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; HEX1_D[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; HEX1_D[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; HEX2_D[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; HEX2_D[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; HEX3_D[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; HEX3_D[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; HEX1_D[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; HEX3_D[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; HEX2_D[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; HEX3_D[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; HEX0_D[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; HEX1_D[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; HEX2_D[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; HEX0_D[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; HEX0_D[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; HEX0_D[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; HEX2_D[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; HEX3_D[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; HEX0_D[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; HEX3_D[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; HEX0_D[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; HEX0_D[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; DAC_SDI                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; DAC_CS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; SCK                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; DAC_LD                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                    ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                              ; 165 (0)     ; 76 (0)                    ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 43   ; 0            ; 89 (0)       ; 13 (0)            ; 63 (0)           ; |top                                                                                                                                                   ; work         ;
;    |MULT:top_mult|                                ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |top|MULT:top_mult                                                                                                                                     ; work         ;
;       |lpm_mult:lpm_mult_component|               ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |top|MULT:top_mult|lpm_mult:lpm_mult_component                                                                                                         ; work         ;
;          |multcore:mult_core|                     ; 48 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (22)      ; 0 (0)             ; 0 (0)            ; |top|MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core                                                                                      ; work         ;
;             |mpar_add:padder|                     ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |top|MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top|MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                   |add_sub_ifh:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated                      ; work         ;
;                |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |top|MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |top|MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_dfh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |top|MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated ; work         ;
;    |ROM:top_rom|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ROM:top_rom                                                                                                                                       ; work         ;
;       |altsyncram:altsyncram_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ROM:top_rom|altsyncram:altsyncram_component                                                                                                       ; work         ;
;          |altsyncram_qg91:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated                                                                        ; work         ;
;    |addr_reg:top_addr_reg|                        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 10 (10)          ; |top|addr_reg:top_addr_reg                                                                                                                             ; work         ;
;    |clk_div:top_clk_div|                          ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 22 (22)          ; |top|clk_div:top_clk_div                                                                                                                               ; work         ;
;    |hex_to_7seg:H0|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|hex_to_7seg:H0                                                                                                                                    ; work         ;
;    |hex_to_7seg:H1|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|hex_to_7seg:H1                                                                                                                                    ; work         ;
;    |hex_to_7seg:H2|                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|hex_to_7seg:H2                                                                                                                                    ; work         ;
;    |hex_to_7seg:H3|                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top|hex_to_7seg:H3                                                                                                                                    ; work         ;
;    |pulse_gen:top_pulse_gen|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top|pulse_gen:top_pulse_gen                                                                                                                           ; work         ;
;    |spi2dac:top_spi2dac|                          ; 40 (40)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 30 (30)          ; |top|spi2dac:top_spi2dac                                                                                                                               ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; DAC_CS    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_SDI   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_LD    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[6]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[4]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[3]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[7]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[8]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[9]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[0]                                                                                                                                                            ;                   ;         ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[4]~1                  ; 0                 ; 6       ;
;      - addr_reg:top_addr_reg|D[0]~10                                                                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][10]~0                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][9]~1                                                                               ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][11]~2                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][12]~3                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][13]~4                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][14]~7                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][15]~9                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][16]~11                                                                             ; 0                 ; 6       ;
; SW[1]                                                                                                                                                            ;                   ;         ;
;      - addr_reg:top_addr_reg|D[1]~12                                                                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][10]~0                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][9]~1                                                                               ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][11]~2                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][12]~3                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][13]~4                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][14]~7                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][15]~9                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][16]~11                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][17]~13                                                                             ; 0                 ; 6       ;
; SW[2]                                                                                                                                                            ;                   ;         ;
;      - addr_reg:top_addr_reg|D[2]~14                                                                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][10]~0                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][11]~2                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][12]~3                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][13]~4                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][14]~7                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][15]~9                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][16]~11                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][17]~13                                                                             ; 1                 ; 6       ;
; SW[6]                                                                                                                                                            ;                   ;         ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[6]~4                  ; 1                 ; 6       ;
;      - addr_reg:top_addr_reg|D[6]~22                                                                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][10]~6                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][11]~8                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][12]~10                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][13]~12                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][14]~15                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][15]~16                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][16]~17                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][17]~18                                                                             ; 1                 ; 6       ;
; SW[5]                                                                                                                                                            ;                   ;         ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[5]~3                  ; 0                 ; 6       ;
;      - addr_reg:top_addr_reg|D[5]~20                                                                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][9]~5                                                                               ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][10]~6                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][11]~8                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][12]~10                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][13]~12                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][14]~15                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][15]~16                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][16]~17                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][17]~18                                                                             ; 0                 ; 6       ;
; SW[4]                                                                                                                                                            ;                   ;         ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[8]~8                  ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[4]~1                  ; 0                 ; 6       ;
;      - addr_reg:top_addr_reg|D[4]~18                                                                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][9]~5                                                                               ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][10]~6                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][11]~8                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][12]~10                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][13]~12                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][14]~15                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][15]~16                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][16]~17                                                                             ; 0                 ; 6       ;
; SW[3]                                                                                                                                                            ;                   ;         ;
;      - addr_reg:top_addr_reg|D[3]~16                                                                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][11]~2                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][12]~3                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][13]~4                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][14]~7                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][15]~9                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][16]~11                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][17]~13                                                                             ; 1                 ; 6       ;
; SW[7]                                                                                                                                                            ;                   ;         ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[7]~6                  ; 1                 ; 6       ;
;      - addr_reg:top_addr_reg|D[7]~24                                                                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][11]~8                                                                              ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][12]~10                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][13]~12                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][14]~15                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][15]~16                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][16]~17                                                                             ; 1                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][17]~18                                                                             ; 1                 ; 6       ;
; SW[8]                                                                                                                                                            ;                   ;         ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~0  ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~8  ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~18 ; 0                 ; 6       ;
;      - addr_reg:top_addr_reg|D[8]~26                                                                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[2][9]~14                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[2][10]                                                                                ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|_~0                                                                                          ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|_~1                                                                                          ; 0                 ; 6       ;
; SW[9]                                                                                                                                                            ;                   ;         ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~2  ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~20 ; 0                 ; 6       ;
;      - addr_reg:top_addr_reg|D[9]~28                                                                                                                             ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[2][9]~14                                                                              ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[2][10]                                                                                ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|_~0                                                                                          ; 0                 ; 6       ;
;      - MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|_~1                                                                                          ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                                         ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                           ;
+---------------------------------+------------------+---------+-------------+--------+----------------------+------------------+---------------------------+
; Name                            ; Location         ; Fan-Out ; Usage       ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+------------------+---------+-------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                        ; PIN_G21          ; 35      ; Clock       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clk_div:top_clk_div|LessThan0~6 ; LCCOMB_X17_Y4_N6 ; 23      ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; clk_div:top_clk_div|clkout      ; FF_X16_Y4_N17    ; 22      ; Clock       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; spi2dac:top_spi2dac|Selector8~0 ; LCCOMB_X15_Y4_N4 ; 5       ; Sync. clear ; no     ; --                   ; --               ; --                        ;
; spi2dac:top_spi2dac|clk_1MHz    ; FF_X20_Y1_N11    ; 21      ; Clock       ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+---------------------------------+------------------+---------+-------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                         ;
+------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                     ; PIN_G21       ; 35      ; 7                                    ; Global Clock         ; GCLK9            ; --                        ;
; clk_div:top_clk_div|clkout   ; FF_X16_Y4_N17 ; 22      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; spi2dac:top_spi2dac|clk_1MHz ; FF_X20_Y1_N11 ; 21      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; clk_div:top_clk_div|LessThan0~6                                                                                                                           ; 23      ;
; spi2dac:top_spi2dac|dac_cs                                                                                                                                ; 20      ;
; spi2dac:top_spi2dac|dac_start                                                                                                                             ; 17      ;
; SW[4]~input                                                                                                                                               ; 11      ;
; SW[5]~input                                                                                                                                               ; 11      ;
; SW[6]~input                                                                                                                                               ; 10      ;
; SW[1]~input                                                                                                                                               ; 10      ;
; SW[0]~input                                                                                                                                               ; 10      ;
; SW[7]~input                                                                                                                                               ; 9       ;
; SW[2]~input                                                                                                                                               ; 9       ;
; SW[8]~input                                                                                                                                               ; 8       ;
; SW[3]~input                                                                                                                                               ; 8       ;
; SW[9]~input                                                                                                                                               ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~18 ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~16 ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~14 ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~12 ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~10 ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~8  ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~6  ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~4  ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~2  ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~0  ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[7]~6                  ; 7       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[6]~4                  ; 7       ;
; spi2dac:top_spi2dac|sr_state.IDLE                                                                                                                         ; 5       ;
; spi2dac:top_spi2dac|Selector8~0                                                                                                                           ; 5       ;
; spi2dac:top_spi2dac|ctr[4]                                                                                                                                ; 5       ;
; spi2dac:top_spi2dac|Equal0~0                                                                                                                              ; 4       ;
; spi2dac:top_spi2dac|state[4]                                                                                                                              ; 4       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~22 ; 4       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~20 ; 4       ;
; addr_reg:top_addr_reg|Q[9]                                                                                                                                ; 3       ;
; addr_reg:top_addr_reg|Q[8]                                                                                                                                ; 3       ;
; addr_reg:top_addr_reg|Q[7]                                                                                                                                ; 3       ;
; addr_reg:top_addr_reg|Q[6]                                                                                                                                ; 3       ;
; addr_reg:top_addr_reg|Q[5]                                                                                                                                ; 3       ;
; addr_reg:top_addr_reg|Q[4]                                                                                                                                ; 3       ;
; addr_reg:top_addr_reg|Q[3]                                                                                                                                ; 3       ;
; addr_reg:top_addr_reg|Q[2]                                                                                                                                ; 3       ;
; addr_reg:top_addr_reg|Q[1]                                                                                                                                ; 3       ;
; addr_reg:top_addr_reg|Q[0]                                                                                                                                ; 3       ;
; clk_div:top_clk_div|clkout                                                                                                                                ; 3       ;
; pulse_gen:top_pulse_gen|pulse_out                                                                                                                         ; 3       ;
; spi2dac:top_spi2dac|Equal1~0                                                                                                                              ; 3       ;
; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL                                                                                                                ; 2       ;
; spi2dac:top_spi2dac|ctr[3]                                                                                                                                ; 2       ;
; spi2dac:top_spi2dac|ctr[2]                                                                                                                                ; 2       ;
; spi2dac:top_spi2dac|ctr[1]                                                                                                                                ; 2       ;
; spi2dac:top_spi2dac|ctr[0]                                                                                                                                ; 2       ;
; hex_to_7seg:H3|Decoder0~0                                                                                                                                 ; 2       ;
; spi2dac:top_spi2dac|clk_1MHz                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[5]                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[4]                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[3]                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[2]                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[1]                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[0]                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[7]                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[9]                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[8]                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[6]                                                                                                                              ; 2       ;
; clk_div:top_clk_div|count[11]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[21]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[20]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[19]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[18]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[17]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[16]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[15]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[14]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[13]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[12]                                                                                                                             ; 2       ;
; clk_div:top_clk_div|count[10]                                                                                                                             ; 2       ;
; spi2dac:top_spi2dac|state[3]                                                                                                                              ; 2       ;
; spi2dac:top_spi2dac|state[2]                                                                                                                              ; 2       ;
; spi2dac:top_spi2dac|state[1]                                                                                                                              ; 2       ;
; spi2dac:top_spi2dac|state[0]                                                                                                                              ; 2       ;
; spi2dac:top_spi2dac|shift_reg~13                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg~12                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg[2]                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg~11                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg[3]                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg~10                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg[4]                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg~9                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg[5]                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg~8                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg[6]                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg~7                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg[7]                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg~6                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg[8]                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg~5                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg[9]                                                                                                                          ; 1       ;
; spi2dac:top_spi2dac|shift_reg~4                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg[10]                                                                                                                         ; 1       ;
; spi2dac:top_spi2dac|shift_reg~3                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg[11]                                                                                                                         ; 1       ;
; clk_div:top_clk_div|clkout~0                                                                                                                              ; 1       ;
; clk_div:top_clk_div|LessThan0~5                                                                                                                           ; 1       ;
; clk_div:top_clk_div|LessThan0~4                                                                                                                           ; 1       ;
; clk_div:top_clk_div|LessThan0~3                                                                                                                           ; 1       ;
; clk_div:top_clk_div|LessThan0~2                                                                                                                           ; 1       ;
; clk_div:top_clk_div|LessThan0~1                                                                                                                           ; 1       ;
; clk_div:top_clk_div|LessThan0~0                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|Selector2~0                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg~2                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg[12]                                                                                                                         ; 1       ;
; pulse_gen:top_pulse_gen|pulse_out~1                                                                                                                       ; 1       ;
; pulse_gen:top_pulse_gen|state.WAIT_LOW                                                                                                                    ; 1       ;
; spi2dac:top_spi2dac|Selector0~0                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|Selector1~0                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|ctr~2                                                                                                                                 ; 1       ;
; spi2dac:top_spi2dac|ctr~1                                                                                                                                 ; 1       ;
; spi2dac:top_spi2dac|ctr~0                                                                                                                                 ; 1       ;
; spi2dac:top_spi2dac|shift_reg~1                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg[13]                                                                                                                         ; 1       ;
; spi2dac:top_spi2dac|dac_start~1                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|dac_start~0                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|clk_1MHz~0                                                                                                                            ; 1       ;
; spi2dac:top_spi2dac|Equal2~0                                                                                                                              ; 1       ;
; spi2dac:top_spi2dac|shift_reg~0                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|shift_reg[14]                                                                                                                         ; 1       ;
; spi2dac:top_spi2dac|Selector9~0                                                                                                                           ; 1       ;
; hex_to_7seg:H3|Decoder0~2                                                                                                                                 ; 1       ;
; hex_to_7seg:H3|Decoder0~1                                                                                                                                 ; 1       ;
; hex_to_7seg:H2|WideOr0~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H2|WideOr1~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H2|WideOr2~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H2|WideOr3~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H2|WideOr4~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H2|WideOr5~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H2|WideOr6~0                                                                                                                                  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][17]~18                                                                             ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|_~1                                                                                          ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][16]~17                                                                             ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|_~0                                                                                          ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][15]~16                                                                             ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[2][10]                                                                                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][14]~15                                                                             ; 1       ;
; hex_to_7seg:H1|WideOr0~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H1|WideOr1~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H1|WideOr2~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H1|WideOr3~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H1|WideOr4~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H1|WideOr5~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H1|WideOr6~0                                                                                                                                  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[2][9]~14                                                                              ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][17]~13                                                                             ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][13]~12                                                                             ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][16]~11                                                                             ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][12]~10                                                                             ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][15]~9                                                                              ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][11]~8                                                                              ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][14]~7                                                                              ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][10]~6                                                                              ; 1       ;
; hex_to_7seg:H0|WideOr0~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H0|WideOr1~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H0|WideOr2~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H0|WideOr3~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H0|WideOr4~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H0|WideOr5~0                                                                                                                                  ; 1       ;
; hex_to_7seg:H0|WideOr6~0                                                                                                                                  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][9]~5                                                                               ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][13]~4                                                                              ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][12]~3                                                                              ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][11]~2                                                                              ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][9]~1                                                                               ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][10]~0                                                                              ; 1       ;
; spi2dac:top_spi2dac|dac_sck                                                                                                                               ; 1       ;
; spi2dac:top_spi2dac|dac_ld                                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|shift_reg[15]                                                                                                                         ; 1       ;
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                                                                         ; 1       ;
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                                                                         ; 1       ;
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                                                                         ; 1       ;
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                                                                         ; 1       ;
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                                                                         ; 1       ;
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                                                                         ; 1       ;
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                                                                         ; 1       ;
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                                                                         ; 1       ;
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                                                                         ; 1       ;
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                                                                         ; 1       ;
; addr_reg:top_addr_reg|D[9]~28                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[8]~27                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[8]~26                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[7]~25                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[7]~24                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[6]~23                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[6]~22                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[5]~21                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[5]~20                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[4]~19                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[4]~18                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[3]~17                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[3]~16                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[2]~15                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[2]~14                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[1]~13                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[1]~12                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[0]~11                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[0]~10                                                                                                                             ; 1       ;
; addr_reg:top_addr_reg|D[9]                                                                                                                                ; 1       ;
; addr_reg:top_addr_reg|D[8]                                                                                                                                ; 1       ;
; addr_reg:top_addr_reg|D[7]                                                                                                                                ; 1       ;
; addr_reg:top_addr_reg|D[6]                                                                                                                                ; 1       ;
; addr_reg:top_addr_reg|D[5]                                                                                                                                ; 1       ;
; addr_reg:top_addr_reg|D[4]                                                                                                                                ; 1       ;
; addr_reg:top_addr_reg|D[3]                                                                                                                                ; 1       ;
; addr_reg:top_addr_reg|D[2]                                                                                                                                ; 1       ;
; addr_reg:top_addr_reg|D[1]                                                                                                                                ; 1       ;
; addr_reg:top_addr_reg|D[0]                                                                                                                                ; 1       ;
; clk_div:top_clk_div|count[21]~64                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[20]~63                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[20]~62                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[19]~61                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[19]~60                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[18]~59                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[18]~58                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[17]~57                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[17]~56                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[16]~55                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[16]~54                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[15]~53                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[15]~52                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[14]~51                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[14]~50                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[13]~49                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[13]~48                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[12]~47                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[12]~46                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[11]~45                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[11]~44                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[10]~43                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[10]~42                                                                                                                          ; 1       ;
; clk_div:top_clk_div|count[9]~41                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[9]~40                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[8]~39                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[8]~38                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[7]~37                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[7]~36                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[6]~35                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[6]~34                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[5]~33                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[5]~32                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[4]~31                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[4]~30                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[3]~29                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[3]~28                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[2]~27                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[2]~26                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[1]~25                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[1]~24                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[0]~23                                                                                                                           ; 1       ;
; clk_div:top_clk_div|count[0]~22                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|Add0~8                                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|Add0~7                                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|Add0~6                                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|Add0~5                                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|Add0~4                                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|Add0~3                                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|Add0~2                                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|Add0~1                                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|Add0~0                                                                                                                                ; 1       ;
; spi2dac:top_spi2dac|state[4]~13                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|state[3]~12                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|state[3]~11                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|state[2]~10                                                                                                                           ; 1       ;
; spi2dac:top_spi2dac|state[2]~9                                                                                                                            ; 1       ;
; spi2dac:top_spi2dac|state[1]~8                                                                                                                            ; 1       ;
; spi2dac:top_spi2dac|state[1]~7                                                                                                                            ; 1       ;
; spi2dac:top_spi2dac|state[0]~6                                                                                                                            ; 1       ;
; spi2dac:top_spi2dac|state[0]~5                                                                                                                            ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~21 ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~19 ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[17]~26                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~17 ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[16]~25                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[16]~24                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~15 ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[15]~23                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[15]~22                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~13 ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[14]~21                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[14]~20                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~11 ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[13]~19                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[13]~18                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~9  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[12]~17                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[12]~16                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~7  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[11]~15                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[11]~14                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~5  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[10]~13                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[10]~12                ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~3  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[9]~11                 ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[9]~10                 ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dfh:auto_generated|op_1~1  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[8]~9                  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[8]~8                  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[7]~7                  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[6]~5                  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[5]~3                  ; 1       ;
; MULT:top_mult|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ifh:auto_generated|result[4]~1                  ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                  ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------------------------+----------------------+-----------------+-----------------+
; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 1024         ; 10           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 10240 ; 1024                        ; 10                          ; --                          ; --                          ; 10240               ; 2    ; rom_data.mif ; M9K_X13_Y4_N0, M9K_X13_Y5_N0 ; Don't care           ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ALTSYNCRAM                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(1000000000) (1000) (512) (200)    ;(1000000011) (1003) (515) (203)   ;(1000000110) (1006) (518) (206)   ;(1000001001) (1011) (521) (209)   ;(1000001100) (1014) (524) (20C)   ;(1000001111) (1017) (527) (20F)   ;(1000010010) (1022) (530) (212)   ;(1000010101) (1025) (533) (215)   ;
;8;(1000011001) (1031) (537) (219)    ;(1000011100) (1034) (540) (21C)   ;(1000011111) (1037) (543) (21F)   ;(1000100010) (1042) (546) (222)   ;(1000100101) (1045) (549) (225)   ;(1000101000) (1050) (552) (228)   ;(1000101011) (1053) (555) (22B)   ;(1000101111) (1057) (559) (22F)   ;
;16;(1000110010) (1062) (562) (232)    ;(1000110101) (1065) (565) (235)   ;(1000111000) (1070) (568) (238)   ;(1000111011) (1073) (571) (23B)   ;(1000111110) (1076) (574) (23E)   ;(1001000001) (1101) (577) (241)   ;(1001000100) (1104) (580) (244)   ;(1001000111) (1107) (583) (247)   ;
;24;(1001001011) (1113) (587) (24B)    ;(1001001110) (1116) (590) (24E)   ;(1001010001) (1121) (593) (251)   ;(1001010100) (1124) (596) (254)   ;(1001010111) (1127) (599) (257)   ;(1001011010) (1132) (602) (25A)   ;(1001011101) (1135) (605) (25D)   ;(1001100000) (1140) (608) (260)   ;
;32;(1001100011) (1143) (611) (263)    ;(1001100110) (1146) (614) (266)   ;(1001101001) (1151) (617) (269)   ;(1001101101) (1155) (621) (26D)   ;(1001110000) (1160) (624) (270)   ;(1001110011) (1163) (627) (273)   ;(1001110110) (1166) (630) (276)   ;(1001111001) (1171) (633) (279)   ;
;40;(1001111100) (1174) (636) (27C)    ;(1001111111) (1177) (639) (27F)   ;(1010000010) (1202) (642) (282)   ;(1010000101) (1205) (645) (285)   ;(1010001000) (1210) (648) (288)   ;(1010001011) (1213) (651) (28B)   ;(1010001110) (1216) (654) (28E)   ;(1010010001) (1221) (657) (291)   ;
;48;(1010010100) (1224) (660) (294)    ;(1010010111) (1227) (663) (297)   ;(1010011010) (1232) (666) (29A)   ;(1010011101) (1235) (669) (29D)   ;(1010100000) (1240) (672) (2A0)   ;(1010100011) (1243) (675) (2A3)   ;(1010100110) (1246) (678) (2A6)   ;(1010101001) (1251) (681) (2A9)   ;
;56;(1010101100) (1254) (684) (2AC)    ;(1010101111) (1257) (687) (2AF)   ;(1010110010) (1262) (690) (2B2)   ;(1010110101) (1265) (693) (2B5)   ;(1010111000) (1270) (696) (2B8)   ;(1010111011) (1273) (699) (2BB)   ;(1010111101) (1275) (701) (2BD)   ;(1011000000) (1300) (704) (2C0)   ;
;64;(1011000011) (1303) (707) (2C3)    ;(1011000110) (1306) (710) (2C6)   ;(1011001001) (1311) (713) (2C9)   ;(1011001100) (1314) (716) (2CC)   ;(1011001111) (1317) (719) (2CF)   ;(1011010010) (1322) (722) (2D2)   ;(1011010101) (1325) (725) (2D5)   ;(1011010111) (1327) (727) (2D7)   ;
;72;(1011011010) (1332) (730) (2DA)    ;(1011011101) (1335) (733) (2DD)   ;(1011100000) (1340) (736) (2E0)   ;(1011100011) (1343) (739) (2E3)   ;(1011100101) (1345) (741) (2E5)   ;(1011101000) (1350) (744) (2E8)   ;(1011101011) (1353) (747) (2EB)   ;(1011101110) (1356) (750) (2EE)   ;
;80;(1011110001) (1361) (753) (2F1)    ;(1011110011) (1363) (755) (2F3)   ;(1011110110) (1366) (758) (2F6)   ;(1011111001) (1371) (761) (2F9)   ;(1011111100) (1374) (764) (2FC)   ;(1011111110) (1376) (766) (2FE)   ;(1100000001) (1401) (769) (301)   ;(1100000100) (1404) (772) (304)   ;
;88;(1100000110) (1406) (774) (306)    ;(1100001001) (1411) (777) (309)   ;(1100001100) (1414) (780) (30C)   ;(1100001110) (1416) (782) (30E)   ;(1100010001) (1421) (785) (311)   ;(1100010100) (1424) (788) (314)   ;(1100010110) (1426) (790) (316)   ;(1100011001) (1431) (793) (319)   ;
;96;(1100011100) (1434) (796) (31C)    ;(1100011110) (1436) (798) (31E)   ;(1100100001) (1441) (801) (321)   ;(1100100011) (1443) (803) (323)   ;(1100100110) (1446) (806) (326)   ;(1100101001) (1451) (809) (329)   ;(1100101011) (1453) (811) (32B)   ;(1100101110) (1456) (814) (32E)   ;
;104;(1100110000) (1460) (816) (330)    ;(1100110011) (1463) (819) (333)   ;(1100110101) (1465) (821) (335)   ;(1100111000) (1470) (824) (338)   ;(1100111010) (1472) (826) (33A)   ;(1100111101) (1475) (829) (33D)   ;(1100111111) (1477) (831) (33F)   ;(1101000010) (1502) (834) (342)   ;
;112;(1101000100) (1504) (836) (344)    ;(1101000110) (1506) (838) (346)   ;(1101001001) (1511) (841) (349)   ;(1101001011) (1513) (843) (34B)   ;(1101001110) (1516) (846) (34E)   ;(1101010000) (1520) (848) (350)   ;(1101010010) (1522) (850) (352)   ;(1101010101) (1525) (853) (355)   ;
;120;(1101010111) (1527) (855) (357)    ;(1101011001) (1531) (857) (359)   ;(1101011100) (1534) (860) (35C)   ;(1101011110) (1536) (862) (35E)   ;(1101100000) (1540) (864) (360)   ;(1101100010) (1542) (866) (362)   ;(1101100101) (1545) (869) (365)   ;(1101100111) (1547) (871) (367)   ;
;128;(1101101001) (1551) (873) (369)    ;(1101101011) (1553) (875) (36B)   ;(1101101110) (1556) (878) (36E)   ;(1101110000) (1560) (880) (370)   ;(1101110010) (1562) (882) (372)   ;(1101110100) (1564) (884) (374)   ;(1101110110) (1566) (886) (376)   ;(1101111000) (1570) (888) (378)   ;
;136;(1101111010) (1572) (890) (37A)    ;(1101111101) (1575) (893) (37D)   ;(1101111111) (1577) (895) (37F)   ;(1110000001) (1601) (897) (381)   ;(1110000011) (1603) (899) (383)   ;(1110000101) (1605) (901) (385)   ;(1110000111) (1607) (903) (387)   ;(1110001001) (1611) (905) (389)   ;
;144;(1110001011) (1613) (907) (38B)    ;(1110001101) (1615) (909) (38D)   ;(1110001111) (1617) (911) (38F)   ;(1110010001) (1621) (913) (391)   ;(1110010011) (1623) (915) (393)   ;(1110010101) (1625) (917) (395)   ;(1110010111) (1627) (919) (397)   ;(1110011000) (1630) (920) (398)   ;
;152;(1110011010) (1632) (922) (39A)    ;(1110011100) (1634) (924) (39C)   ;(1110011110) (1636) (926) (39E)   ;(1110100000) (1640) (928) (3A0)   ;(1110100010) (1642) (930) (3A2)   ;(1110100011) (1643) (931) (3A3)   ;(1110100101) (1645) (933) (3A5)   ;(1110100111) (1647) (935) (3A7)   ;
;160;(1110101001) (1651) (937) (3A9)    ;(1110101011) (1653) (939) (3AB)   ;(1110101100) (1654) (940) (3AC)   ;(1110101110) (1656) (942) (3AE)   ;(1110110000) (1660) (944) (3B0)   ;(1110110001) (1661) (945) (3B1)   ;(1110110011) (1663) (947) (3B3)   ;(1110110101) (1665) (949) (3B5)   ;
;168;(1110110110) (1666) (950) (3B6)    ;(1110111000) (1670) (952) (3B8)   ;(1110111001) (1671) (953) (3B9)   ;(1110111011) (1673) (955) (3BB)   ;(1110111101) (1675) (957) (3BD)   ;(1110111110) (1676) (958) (3BE)   ;(1111000000) (1700) (960) (3C0)   ;(1111000001) (1701) (961) (3C1)   ;
;176;(1111000011) (1703) (963) (3C3)    ;(1111000100) (1704) (964) (3C4)   ;(1111000110) (1706) (966) (3C6)   ;(1111000111) (1707) (967) (3C7)   ;(1111001000) (1710) (968) (3C8)   ;(1111001010) (1712) (970) (3CA)   ;(1111001011) (1713) (971) (3CB)   ;(1111001101) (1715) (973) (3CD)   ;
;184;(1111001110) (1716) (974) (3CE)    ;(1111001111) (1717) (975) (3CF)   ;(1111010001) (1721) (977) (3D1)   ;(1111010010) (1722) (978) (3D2)   ;(1111010011) (1723) (979) (3D3)   ;(1111010100) (1724) (980) (3D4)   ;(1111010110) (1726) (982) (3D6)   ;(1111010111) (1727) (983) (3D7)   ;
;192;(1111011000) (1730) (984) (3D8)    ;(1111011001) (1731) (985) (3D9)   ;(1111011010) (1732) (986) (3DA)   ;(1111011100) (1734) (988) (3DC)   ;(1111011101) (1735) (989) (3DD)   ;(1111011110) (1736) (990) (3DE)   ;(1111011111) (1737) (991) (3DF)   ;(1111100000) (1740) (992) (3E0)   ;
;200;(1111100001) (1741) (993) (3E1)    ;(1111100010) (1742) (994) (3E2)   ;(1111100011) (1743) (995) (3E3)   ;(1111100100) (1744) (996) (3E4)   ;(1111100101) (1745) (997) (3E5)   ;(1111100110) (1746) (998) (3E6)   ;(1111100111) (1747) (999) (3E7)   ;(1111101000) (1750) (1000) (3E8)   ;
;208;(1111101001) (1751) (1001) (3E9)    ;(1111101010) (1752) (1002) (3EA)   ;(1111101011) (1753) (1003) (3EB)   ;(1111101100) (1754) (1004) (3EC)   ;(1111101100) (1754) (1004) (3EC)   ;(1111101101) (1755) (1005) (3ED)   ;(1111101110) (1756) (1006) (3EE)   ;(1111101111) (1757) (1007) (3EF)   ;
;216;(1111110000) (1760) (1008) (3F0)    ;(1111110000) (1760) (1008) (3F0)   ;(1111110001) (1761) (1009) (3F1)   ;(1111110010) (1762) (1010) (3F2)   ;(1111110011) (1763) (1011) (3F3)   ;(1111110011) (1763) (1011) (3F3)   ;(1111110100) (1764) (1012) (3F4)   ;(1111110101) (1765) (1013) (3F5)   ;
;224;(1111110101) (1765) (1013) (3F5)    ;(1111110110) (1766) (1014) (3F6)   ;(1111110110) (1766) (1014) (3F6)   ;(1111110111) (1767) (1015) (3F7)   ;(1111110111) (1767) (1015) (3F7)   ;(1111111000) (1770) (1016) (3F8)   ;(1111111001) (1771) (1017) (3F9)   ;(1111111001) (1771) (1017) (3F9)   ;
;232;(1111111001) (1771) (1017) (3F9)    ;(1111111010) (1772) (1018) (3FA)   ;(1111111010) (1772) (1018) (3FA)   ;(1111111011) (1773) (1019) (3FB)   ;(1111111011) (1773) (1019) (3FB)   ;(1111111100) (1774) (1020) (3FC)   ;(1111111100) (1774) (1020) (3FC)   ;(1111111100) (1774) (1020) (3FC)   ;
;240;(1111111101) (1775) (1021) (3FD)    ;(1111111101) (1775) (1021) (3FD)   ;(1111111101) (1775) (1021) (3FD)   ;(1111111101) (1775) (1021) (3FD)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111110) (1776) (1022) (3FE)   ;
;248;(1111111110) (1776) (1022) (3FE)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;256;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;264;(1111111110) (1776) (1022) (3FE)    ;(1111111110) (1776) (1022) (3FE)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111110) (1776) (1022) (3FE)   ;(1111111101) (1775) (1021) (3FD)   ;(1111111101) (1775) (1021) (3FD)   ;(1111111101) (1775) (1021) (3FD)   ;
;272;(1111111101) (1775) (1021) (3FD)    ;(1111111100) (1774) (1020) (3FC)   ;(1111111100) (1774) (1020) (3FC)   ;(1111111100) (1774) (1020) (3FC)   ;(1111111011) (1773) (1019) (3FB)   ;(1111111011) (1773) (1019) (3FB)   ;(1111111010) (1772) (1018) (3FA)   ;(1111111010) (1772) (1018) (3FA)   ;
;280;(1111111001) (1771) (1017) (3F9)    ;(1111111001) (1771) (1017) (3F9)   ;(1111111001) (1771) (1017) (3F9)   ;(1111111000) (1770) (1016) (3F8)   ;(1111110111) (1767) (1015) (3F7)   ;(1111110111) (1767) (1015) (3F7)   ;(1111110110) (1766) (1014) (3F6)   ;(1111110110) (1766) (1014) (3F6)   ;
;288;(1111110101) (1765) (1013) (3F5)    ;(1111110101) (1765) (1013) (3F5)   ;(1111110100) (1764) (1012) (3F4)   ;(1111110011) (1763) (1011) (3F3)   ;(1111110011) (1763) (1011) (3F3)   ;(1111110010) (1762) (1010) (3F2)   ;(1111110001) (1761) (1009) (3F1)   ;(1111110000) (1760) (1008) (3F0)   ;
;296;(1111110000) (1760) (1008) (3F0)    ;(1111101111) (1757) (1007) (3EF)   ;(1111101110) (1756) (1006) (3EE)   ;(1111101101) (1755) (1005) (3ED)   ;(1111101100) (1754) (1004) (3EC)   ;(1111101100) (1754) (1004) (3EC)   ;(1111101011) (1753) (1003) (3EB)   ;(1111101010) (1752) (1002) (3EA)   ;
;304;(1111101001) (1751) (1001) (3E9)    ;(1111101000) (1750) (1000) (3E8)   ;(1111100111) (1747) (999) (3E7)   ;(1111100110) (1746) (998) (3E6)   ;(1111100101) (1745) (997) (3E5)   ;(1111100100) (1744) (996) (3E4)   ;(1111100011) (1743) (995) (3E3)   ;(1111100010) (1742) (994) (3E2)   ;
;312;(1111100001) (1741) (993) (3E1)    ;(1111100000) (1740) (992) (3E0)   ;(1111011111) (1737) (991) (3DF)   ;(1111011110) (1736) (990) (3DE)   ;(1111011101) (1735) (989) (3DD)   ;(1111011100) (1734) (988) (3DC)   ;(1111011010) (1732) (986) (3DA)   ;(1111011001) (1731) (985) (3D9)   ;
;320;(1111011000) (1730) (984) (3D8)    ;(1111010111) (1727) (983) (3D7)   ;(1111010110) (1726) (982) (3D6)   ;(1111010100) (1724) (980) (3D4)   ;(1111010011) (1723) (979) (3D3)   ;(1111010010) (1722) (978) (3D2)   ;(1111010001) (1721) (977) (3D1)   ;(1111001111) (1717) (975) (3CF)   ;
;328;(1111001110) (1716) (974) (3CE)    ;(1111001101) (1715) (973) (3CD)   ;(1111001011) (1713) (971) (3CB)   ;(1111001010) (1712) (970) (3CA)   ;(1111001000) (1710) (968) (3C8)   ;(1111000111) (1707) (967) (3C7)   ;(1111000110) (1706) (966) (3C6)   ;(1111000100) (1704) (964) (3C4)   ;
;336;(1111000011) (1703) (963) (3C3)    ;(1111000001) (1701) (961) (3C1)   ;(1111000000) (1700) (960) (3C0)   ;(1110111110) (1676) (958) (3BE)   ;(1110111101) (1675) (957) (3BD)   ;(1110111011) (1673) (955) (3BB)   ;(1110111001) (1671) (953) (3B9)   ;(1110111000) (1670) (952) (3B8)   ;
;344;(1110110110) (1666) (950) (3B6)    ;(1110110101) (1665) (949) (3B5)   ;(1110110011) (1663) (947) (3B3)   ;(1110110001) (1661) (945) (3B1)   ;(1110110000) (1660) (944) (3B0)   ;(1110101110) (1656) (942) (3AE)   ;(1110101100) (1654) (940) (3AC)   ;(1110101011) (1653) (939) (3AB)   ;
;352;(1110101001) (1651) (937) (3A9)    ;(1110100111) (1647) (935) (3A7)   ;(1110100101) (1645) (933) (3A5)   ;(1110100011) (1643) (931) (3A3)   ;(1110100010) (1642) (930) (3A2)   ;(1110100000) (1640) (928) (3A0)   ;(1110011110) (1636) (926) (39E)   ;(1110011100) (1634) (924) (39C)   ;
;360;(1110011010) (1632) (922) (39A)    ;(1110011000) (1630) (920) (398)   ;(1110010111) (1627) (919) (397)   ;(1110010101) (1625) (917) (395)   ;(1110010011) (1623) (915) (393)   ;(1110010001) (1621) (913) (391)   ;(1110001111) (1617) (911) (38F)   ;(1110001101) (1615) (909) (38D)   ;
;368;(1110001011) (1613) (907) (38B)    ;(1110001001) (1611) (905) (389)   ;(1110000111) (1607) (903) (387)   ;(1110000101) (1605) (901) (385)   ;(1110000011) (1603) (899) (383)   ;(1110000001) (1601) (897) (381)   ;(1101111111) (1577) (895) (37F)   ;(1101111101) (1575) (893) (37D)   ;
;376;(1101111010) (1572) (890) (37A)    ;(1101111000) (1570) (888) (378)   ;(1101110110) (1566) (886) (376)   ;(1101110100) (1564) (884) (374)   ;(1101110010) (1562) (882) (372)   ;(1101110000) (1560) (880) (370)   ;(1101101110) (1556) (878) (36E)   ;(1101101011) (1553) (875) (36B)   ;
;384;(1101101001) (1551) (873) (369)    ;(1101100111) (1547) (871) (367)   ;(1101100101) (1545) (869) (365)   ;(1101100010) (1542) (866) (362)   ;(1101100000) (1540) (864) (360)   ;(1101011110) (1536) (862) (35E)   ;(1101011100) (1534) (860) (35C)   ;(1101011001) (1531) (857) (359)   ;
;392;(1101010111) (1527) (855) (357)    ;(1101010101) (1525) (853) (355)   ;(1101010010) (1522) (850) (352)   ;(1101010000) (1520) (848) (350)   ;(1101001110) (1516) (846) (34E)   ;(1101001011) (1513) (843) (34B)   ;(1101001001) (1511) (841) (349)   ;(1101000110) (1506) (838) (346)   ;
;400;(1101000100) (1504) (836) (344)    ;(1101000010) (1502) (834) (342)   ;(1100111111) (1477) (831) (33F)   ;(1100111101) (1475) (829) (33D)   ;(1100111010) (1472) (826) (33A)   ;(1100111000) (1470) (824) (338)   ;(1100110101) (1465) (821) (335)   ;(1100110011) (1463) (819) (333)   ;
;408;(1100110000) (1460) (816) (330)    ;(1100101110) (1456) (814) (32E)   ;(1100101011) (1453) (811) (32B)   ;(1100101001) (1451) (809) (329)   ;(1100100110) (1446) (806) (326)   ;(1100100011) (1443) (803) (323)   ;(1100100001) (1441) (801) (321)   ;(1100011110) (1436) (798) (31E)   ;
;416;(1100011100) (1434) (796) (31C)    ;(1100011001) (1431) (793) (319)   ;(1100010110) (1426) (790) (316)   ;(1100010100) (1424) (788) (314)   ;(1100010001) (1421) (785) (311)   ;(1100001110) (1416) (782) (30E)   ;(1100001100) (1414) (780) (30C)   ;(1100001001) (1411) (777) (309)   ;
;424;(1100000110) (1406) (774) (306)    ;(1100000100) (1404) (772) (304)   ;(1100000001) (1401) (769) (301)   ;(1011111110) (1376) (766) (2FE)   ;(1011111100) (1374) (764) (2FC)   ;(1011111001) (1371) (761) (2F9)   ;(1011110110) (1366) (758) (2F6)   ;(1011110011) (1363) (755) (2F3)   ;
;432;(1011110001) (1361) (753) (2F1)    ;(1011101110) (1356) (750) (2EE)   ;(1011101011) (1353) (747) (2EB)   ;(1011101000) (1350) (744) (2E8)   ;(1011100101) (1345) (741) (2E5)   ;(1011100011) (1343) (739) (2E3)   ;(1011100000) (1340) (736) (2E0)   ;(1011011101) (1335) (733) (2DD)   ;
;440;(1011011010) (1332) (730) (2DA)    ;(1011010111) (1327) (727) (2D7)   ;(1011010101) (1325) (725) (2D5)   ;(1011010010) (1322) (722) (2D2)   ;(1011001111) (1317) (719) (2CF)   ;(1011001100) (1314) (716) (2CC)   ;(1011001001) (1311) (713) (2C9)   ;(1011000110) (1306) (710) (2C6)   ;
;448;(1011000011) (1303) (707) (2C3)    ;(1011000000) (1300) (704) (2C0)   ;(1010111101) (1275) (701) (2BD)   ;(1010111011) (1273) (699) (2BB)   ;(1010111000) (1270) (696) (2B8)   ;(1010110101) (1265) (693) (2B5)   ;(1010110010) (1262) (690) (2B2)   ;(1010101111) (1257) (687) (2AF)   ;
;456;(1010101100) (1254) (684) (2AC)    ;(1010101001) (1251) (681) (2A9)   ;(1010100110) (1246) (678) (2A6)   ;(1010100011) (1243) (675) (2A3)   ;(1010100000) (1240) (672) (2A0)   ;(1010011101) (1235) (669) (29D)   ;(1010011010) (1232) (666) (29A)   ;(1010010111) (1227) (663) (297)   ;
;464;(1010010100) (1224) (660) (294)    ;(1010010001) (1221) (657) (291)   ;(1010001110) (1216) (654) (28E)   ;(1010001011) (1213) (651) (28B)   ;(1010001000) (1210) (648) (288)   ;(1010000101) (1205) (645) (285)   ;(1010000010) (1202) (642) (282)   ;(1001111111) (1177) (639) (27F)   ;
;472;(1001111100) (1174) (636) (27C)    ;(1001111001) (1171) (633) (279)   ;(1001110110) (1166) (630) (276)   ;(1001110011) (1163) (627) (273)   ;(1001110000) (1160) (624) (270)   ;(1001101101) (1155) (621) (26D)   ;(1001101001) (1151) (617) (269)   ;(1001100110) (1146) (614) (266)   ;
;480;(1001100011) (1143) (611) (263)    ;(1001100000) (1140) (608) (260)   ;(1001011101) (1135) (605) (25D)   ;(1001011010) (1132) (602) (25A)   ;(1001010111) (1127) (599) (257)   ;(1001010100) (1124) (596) (254)   ;(1001010001) (1121) (593) (251)   ;(1001001110) (1116) (590) (24E)   ;
;488;(1001001011) (1113) (587) (24B)    ;(1001000111) (1107) (583) (247)   ;(1001000100) (1104) (580) (244)   ;(1001000001) (1101) (577) (241)   ;(1000111110) (1076) (574) (23E)   ;(1000111011) (1073) (571) (23B)   ;(1000111000) (1070) (568) (238)   ;(1000110101) (1065) (565) (235)   ;
;496;(1000110010) (1062) (562) (232)    ;(1000101111) (1057) (559) (22F)   ;(1000101011) (1053) (555) (22B)   ;(1000101000) (1050) (552) (228)   ;(1000100101) (1045) (549) (225)   ;(1000100010) (1042) (546) (222)   ;(1000011111) (1037) (543) (21F)   ;(1000011100) (1034) (540) (21C)   ;
;504;(1000011001) (1031) (537) (219)    ;(1000010101) (1025) (533) (215)   ;(1000010010) (1022) (530) (212)   ;(1000001111) (1017) (527) (20F)   ;(1000001100) (1014) (524) (20C)   ;(1000001001) (1011) (521) (209)   ;(1000000110) (1006) (518) (206)   ;(1000000011) (1003) (515) (203)   ;
;512;(1000000000) (1000) (512) (200)    ;(0111111100) (774) (508) (1FC)   ;(0111111001) (771) (505) (1F9)   ;(0111110110) (766) (502) (1F6)   ;(0111110011) (763) (499) (1F3)   ;(0111110000) (760) (496) (1F0)   ;(0111101101) (755) (493) (1ED)   ;(0111101010) (752) (490) (1EA)   ;
;520;(0111100110) (746) (486) (1E6)    ;(0111100011) (743) (483) (1E3)   ;(0111100000) (740) (480) (1E0)   ;(0111011101) (735) (477) (1DD)   ;(0111011010) (732) (474) (1DA)   ;(0111010111) (727) (471) (1D7)   ;(0111010100) (724) (468) (1D4)   ;(0111010000) (720) (464) (1D0)   ;
;528;(0111001101) (715) (461) (1CD)    ;(0111001010) (712) (458) (1CA)   ;(0111000111) (707) (455) (1C7)   ;(0111000100) (704) (452) (1C4)   ;(0111000001) (701) (449) (1C1)   ;(0110111110) (676) (446) (1BE)   ;(0110111011) (673) (443) (1BB)   ;(0110111000) (670) (440) (1B8)   ;
;536;(0110110100) (664) (436) (1B4)    ;(0110110001) (661) (433) (1B1)   ;(0110101110) (656) (430) (1AE)   ;(0110101011) (653) (427) (1AB)   ;(0110101000) (650) (424) (1A8)   ;(0110100101) (645) (421) (1A5)   ;(0110100010) (642) (418) (1A2)   ;(0110011111) (637) (415) (19F)   ;
;544;(0110011100) (634) (412) (19C)    ;(0110011001) (631) (409) (199)   ;(0110010110) (626) (406) (196)   ;(0110010010) (622) (402) (192)   ;(0110001111) (617) (399) (18F)   ;(0110001100) (614) (396) (18C)   ;(0110001001) (611) (393) (189)   ;(0110000110) (606) (390) (186)   ;
;552;(0110000011) (603) (387) (183)    ;(0110000000) (600) (384) (180)   ;(0101111101) (575) (381) (17D)   ;(0101111010) (572) (378) (17A)   ;(0101110111) (567) (375) (177)   ;(0101110100) (564) (372) (174)   ;(0101110001) (561) (369) (171)   ;(0101101110) (556) (366) (16E)   ;
;560;(0101101011) (553) (363) (16B)    ;(0101101000) (550) (360) (168)   ;(0101100101) (545) (357) (165)   ;(0101100010) (542) (354) (162)   ;(0101011111) (537) (351) (15F)   ;(0101011100) (534) (348) (15C)   ;(0101011001) (531) (345) (159)   ;(0101010110) (526) (342) (156)   ;
;568;(0101010011) (523) (339) (153)    ;(0101010000) (520) (336) (150)   ;(0101001101) (515) (333) (14D)   ;(0101001010) (512) (330) (14A)   ;(0101000111) (507) (327) (147)   ;(0101000100) (504) (324) (144)   ;(0101000010) (502) (322) (142)   ;(0100111111) (477) (319) (13F)   ;
;576;(0100111100) (474) (316) (13C)    ;(0100111001) (471) (313) (139)   ;(0100110110) (466) (310) (136)   ;(0100110011) (463) (307) (133)   ;(0100110000) (460) (304) (130)   ;(0100101101) (455) (301) (12D)   ;(0100101010) (452) (298) (12A)   ;(0100101000) (450) (296) (128)   ;
;584;(0100100101) (445) (293) (125)    ;(0100100010) (442) (290) (122)   ;(0100011111) (437) (287) (11F)   ;(0100011100) (434) (284) (11C)   ;(0100011010) (432) (282) (11A)   ;(0100010111) (427) (279) (117)   ;(0100010100) (424) (276) (114)   ;(0100010001) (421) (273) (111)   ;
;592;(0100001110) (416) (270) (10E)    ;(0100001100) (414) (268) (10C)   ;(0100001001) (411) (265) (109)   ;(0100000110) (406) (262) (106)   ;(0100000011) (403) (259) (103)   ;(0100000001) (401) (257) (101)   ;(0011111110) (376) (254) (FE)   ;(0011111011) (373) (251) (FB)   ;
;600;(0011111001) (371) (249) (F9)    ;(0011110110) (366) (246) (F6)   ;(0011110011) (363) (243) (F3)   ;(0011110001) (361) (241) (F1)   ;(0011101110) (356) (238) (EE)   ;(0011101011) (353) (235) (EB)   ;(0011101001) (351) (233) (E9)   ;(0011100110) (346) (230) (E6)   ;
;608;(0011100011) (343) (227) (E3)    ;(0011100001) (341) (225) (E1)   ;(0011011110) (336) (222) (DE)   ;(0011011100) (334) (220) (DC)   ;(0011011001) (331) (217) (D9)   ;(0011010110) (326) (214) (D6)   ;(0011010100) (324) (212) (D4)   ;(0011010001) (321) (209) (D1)   ;
;616;(0011001111) (317) (207) (CF)    ;(0011001100) (314) (204) (CC)   ;(0011001010) (312) (202) (CA)   ;(0011000111) (307) (199) (C7)   ;(0011000101) (305) (197) (C5)   ;(0011000010) (302) (194) (C2)   ;(0011000000) (300) (192) (C0)   ;(0010111101) (275) (189) (BD)   ;
;624;(0010111011) (273) (187) (BB)    ;(0010111001) (271) (185) (B9)   ;(0010110110) (266) (182) (B6)   ;(0010110100) (264) (180) (B4)   ;(0010110001) (261) (177) (B1)   ;(0010101111) (257) (175) (AF)   ;(0010101101) (255) (173) (AD)   ;(0010101010) (252) (170) (AA)   ;
;632;(0010101000) (250) (168) (A8)    ;(0010100110) (246) (166) (A6)   ;(0010100011) (243) (163) (A3)   ;(0010100001) (241) (161) (A1)   ;(0010011111) (237) (159) (9F)   ;(0010011101) (235) (157) (9D)   ;(0010011010) (232) (154) (9A)   ;(0010011000) (230) (152) (98)   ;
;640;(0010010110) (226) (150) (96)    ;(0010010100) (224) (148) (94)   ;(0010010001) (221) (145) (91)   ;(0010001111) (217) (143) (8F)   ;(0010001101) (215) (141) (8D)   ;(0010001011) (213) (139) (8B)   ;(0010001001) (211) (137) (89)   ;(0010000111) (207) (135) (87)   ;
;648;(0010000101) (205) (133) (85)    ;(0010000010) (202) (130) (82)   ;(0010000000) (200) (128) (80)   ;(0001111110) (176) (126) (7E)   ;(0001111100) (174) (124) (7C)   ;(0001111010) (172) (122) (7A)   ;(0001111000) (170) (120) (78)   ;(0001110110) (166) (118) (76)   ;
;656;(0001110100) (164) (116) (74)    ;(0001110010) (162) (114) (72)   ;(0001110000) (160) (112) (70)   ;(0001101110) (156) (110) (6E)   ;(0001101100) (154) (108) (6C)   ;(0001101010) (152) (106) (6A)   ;(0001101000) (150) (104) (68)   ;(0001100111) (147) (103) (67)   ;
;664;(0001100101) (145) (101) (65)    ;(0001100011) (143) (99) (63)   ;(0001100001) (141) (97) (61)   ;(0001011111) (137) (95) (5F)   ;(0001011101) (135) (93) (5D)   ;(0001011100) (134) (92) (5C)   ;(0001011010) (132) (90) (5A)   ;(0001011000) (130) (88) (58)   ;
;672;(0001010110) (126) (86) (56)    ;(0001010100) (124) (84) (54)   ;(0001010011) (123) (83) (53)   ;(0001010001) (121) (81) (51)   ;(0001001111) (117) (79) (4F)   ;(0001001110) (116) (78) (4E)   ;(0001001100) (114) (76) (4C)   ;(0001001010) (112) (74) (4A)   ;
;680;(0001001001) (111) (73) (49)    ;(0001000111) (107) (71) (47)   ;(0001000110) (106) (70) (46)   ;(0001000100) (104) (68) (44)   ;(0001000010) (102) (66) (42)   ;(0001000001) (101) (65) (41)   ;(0000111111) (77) (63) (3F)   ;(0000111110) (76) (62) (3E)   ;
;688;(0000111100) (74) (60) (3C)    ;(0000111011) (73) (59) (3B)   ;(0000111001) (71) (57) (39)   ;(0000111000) (70) (56) (38)   ;(0000110111) (67) (55) (37)   ;(0000110101) (65) (53) (35)   ;(0000110100) (64) (52) (34)   ;(0000110010) (62) (50) (32)   ;
;696;(0000110001) (61) (49) (31)    ;(0000110000) (60) (48) (30)   ;(0000101110) (56) (46) (2E)   ;(0000101101) (55) (45) (2D)   ;(0000101100) (54) (44) (2C)   ;(0000101011) (53) (43) (2B)   ;(0000101001) (51) (41) (29)   ;(0000101000) (50) (40) (28)   ;
;704;(0000100111) (47) (39) (27)    ;(0000100110) (46) (38) (26)   ;(0000100101) (45) (37) (25)   ;(0000100011) (43) (35) (23)   ;(0000100010) (42) (34) (22)   ;(0000100001) (41) (33) (21)   ;(0000100000) (40) (32) (20)   ;(0000011111) (37) (31) (1F)   ;
;712;(0000011110) (36) (30) (1E)    ;(0000011101) (35) (29) (1D)   ;(0000011100) (34) (28) (1C)   ;(0000011011) (33) (27) (1B)   ;(0000011010) (32) (26) (1A)   ;(0000011001) (31) (25) (19)   ;(0000011000) (30) (24) (18)   ;(0000010111) (27) (23) (17)   ;
;720;(0000010110) (26) (22) (16)    ;(0000010101) (25) (21) (15)   ;(0000010100) (24) (20) (14)   ;(0000010011) (23) (19) (13)   ;(0000010011) (23) (19) (13)   ;(0000010010) (22) (18) (12)   ;(0000010001) (21) (17) (11)   ;(0000010000) (20) (16) (10)   ;
;728;(0000001111) (17) (15) (0F)    ;(0000001111) (17) (15) (0F)   ;(0000001110) (16) (14) (0E)   ;(0000001101) (15) (13) (0D)   ;(0000001100) (14) (12) (0C)   ;(0000001100) (14) (12) (0C)   ;(0000001011) (13) (11) (0B)   ;(0000001010) (12) (10) (0A)   ;
;736;(0000001010) (12) (10) (0A)    ;(0000001001) (11) (9) (09)   ;(0000001001) (11) (9) (09)   ;(0000001000) (10) (8) (08)   ;(0000001000) (10) (8) (08)   ;(0000000111) (7) (7) (07)   ;(0000000110) (6) (6) (06)   ;(0000000110) (6) (6) (06)   ;
;744;(0000000110) (6) (6) (06)    ;(0000000101) (5) (5) (05)   ;(0000000101) (5) (5) (05)   ;(0000000100) (4) (4) (04)   ;(0000000100) (4) (4) (04)   ;(0000000011) (3) (3) (03)   ;(0000000011) (3) (3) (03)   ;(0000000011) (3) (3) (03)   ;
;752;(0000000010) (2) (2) (02)    ;(0000000010) (2) (2) (02)   ;(0000000010) (2) (2) (02)   ;(0000000010) (2) (2) (02)   ;(0000000001) (1) (1) (01)   ;(0000000001) (1) (1) (01)   ;(0000000001) (1) (1) (01)   ;(0000000001) (1) (1) (01)   ;
;760;(0000000001) (1) (1) (01)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;768;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;776;(0000000001) (1) (1) (01)    ;(0000000001) (1) (1) (01)   ;(0000000001) (1) (1) (01)   ;(0000000001) (1) (1) (01)   ;(0000000001) (1) (1) (01)   ;(0000000010) (2) (2) (02)   ;(0000000010) (2) (2) (02)   ;(0000000010) (2) (2) (02)   ;
;784;(0000000010) (2) (2) (02)    ;(0000000011) (3) (3) (03)   ;(0000000011) (3) (3) (03)   ;(0000000011) (3) (3) (03)   ;(0000000100) (4) (4) (04)   ;(0000000100) (4) (4) (04)   ;(0000000101) (5) (5) (05)   ;(0000000101) (5) (5) (05)   ;
;792;(0000000110) (6) (6) (06)    ;(0000000110) (6) (6) (06)   ;(0000000110) (6) (6) (06)   ;(0000000111) (7) (7) (07)   ;(0000001000) (10) (8) (08)   ;(0000001000) (10) (8) (08)   ;(0000001001) (11) (9) (09)   ;(0000001001) (11) (9) (09)   ;
;800;(0000001010) (12) (10) (0A)    ;(0000001010) (12) (10) (0A)   ;(0000001011) (13) (11) (0B)   ;(0000001100) (14) (12) (0C)   ;(0000001100) (14) (12) (0C)   ;(0000001101) (15) (13) (0D)   ;(0000001110) (16) (14) (0E)   ;(0000001111) (17) (15) (0F)   ;
;808;(0000001111) (17) (15) (0F)    ;(0000010000) (20) (16) (10)   ;(0000010001) (21) (17) (11)   ;(0000010010) (22) (18) (12)   ;(0000010011) (23) (19) (13)   ;(0000010011) (23) (19) (13)   ;(0000010100) (24) (20) (14)   ;(0000010101) (25) (21) (15)   ;
;816;(0000010110) (26) (22) (16)    ;(0000010111) (27) (23) (17)   ;(0000011000) (30) (24) (18)   ;(0000011001) (31) (25) (19)   ;(0000011010) (32) (26) (1A)   ;(0000011011) (33) (27) (1B)   ;(0000011100) (34) (28) (1C)   ;(0000011101) (35) (29) (1D)   ;
;824;(0000011110) (36) (30) (1E)    ;(0000011111) (37) (31) (1F)   ;(0000100000) (40) (32) (20)   ;(0000100001) (41) (33) (21)   ;(0000100010) (42) (34) (22)   ;(0000100011) (43) (35) (23)   ;(0000100101) (45) (37) (25)   ;(0000100110) (46) (38) (26)   ;
;832;(0000100111) (47) (39) (27)    ;(0000101000) (50) (40) (28)   ;(0000101001) (51) (41) (29)   ;(0000101011) (53) (43) (2B)   ;(0000101100) (54) (44) (2C)   ;(0000101101) (55) (45) (2D)   ;(0000101110) (56) (46) (2E)   ;(0000110000) (60) (48) (30)   ;
;840;(0000110001) (61) (49) (31)    ;(0000110010) (62) (50) (32)   ;(0000110100) (64) (52) (34)   ;(0000110101) (65) (53) (35)   ;(0000110111) (67) (55) (37)   ;(0000111000) (70) (56) (38)   ;(0000111001) (71) (57) (39)   ;(0000111011) (73) (59) (3B)   ;
;848;(0000111100) (74) (60) (3C)    ;(0000111110) (76) (62) (3E)   ;(0000111111) (77) (63) (3F)   ;(0001000001) (101) (65) (41)   ;(0001000010) (102) (66) (42)   ;(0001000100) (104) (68) (44)   ;(0001000110) (106) (70) (46)   ;(0001000111) (107) (71) (47)   ;
;856;(0001001001) (111) (73) (49)    ;(0001001010) (112) (74) (4A)   ;(0001001100) (114) (76) (4C)   ;(0001001110) (116) (78) (4E)   ;(0001001111) (117) (79) (4F)   ;(0001010001) (121) (81) (51)   ;(0001010011) (123) (83) (53)   ;(0001010100) (124) (84) (54)   ;
;864;(0001010110) (126) (86) (56)    ;(0001011000) (130) (88) (58)   ;(0001011010) (132) (90) (5A)   ;(0001011100) (134) (92) (5C)   ;(0001011101) (135) (93) (5D)   ;(0001011111) (137) (95) (5F)   ;(0001100001) (141) (97) (61)   ;(0001100011) (143) (99) (63)   ;
;872;(0001100101) (145) (101) (65)    ;(0001100111) (147) (103) (67)   ;(0001101000) (150) (104) (68)   ;(0001101010) (152) (106) (6A)   ;(0001101100) (154) (108) (6C)   ;(0001101110) (156) (110) (6E)   ;(0001110000) (160) (112) (70)   ;(0001110010) (162) (114) (72)   ;
;880;(0001110100) (164) (116) (74)    ;(0001110110) (166) (118) (76)   ;(0001111000) (170) (120) (78)   ;(0001111010) (172) (122) (7A)   ;(0001111100) (174) (124) (7C)   ;(0001111110) (176) (126) (7E)   ;(0010000000) (200) (128) (80)   ;(0010000010) (202) (130) (82)   ;
;888;(0010000101) (205) (133) (85)    ;(0010000111) (207) (135) (87)   ;(0010001001) (211) (137) (89)   ;(0010001011) (213) (139) (8B)   ;(0010001101) (215) (141) (8D)   ;(0010001111) (217) (143) (8F)   ;(0010010001) (221) (145) (91)   ;(0010010100) (224) (148) (94)   ;
;896;(0010010110) (226) (150) (96)    ;(0010011000) (230) (152) (98)   ;(0010011010) (232) (154) (9A)   ;(0010011101) (235) (157) (9D)   ;(0010011111) (237) (159) (9F)   ;(0010100001) (241) (161) (A1)   ;(0010100011) (243) (163) (A3)   ;(0010100110) (246) (166) (A6)   ;
;904;(0010101000) (250) (168) (A8)    ;(0010101010) (252) (170) (AA)   ;(0010101101) (255) (173) (AD)   ;(0010101111) (257) (175) (AF)   ;(0010110001) (261) (177) (B1)   ;(0010110100) (264) (180) (B4)   ;(0010110110) (266) (182) (B6)   ;(0010111001) (271) (185) (B9)   ;
;912;(0010111011) (273) (187) (BB)    ;(0010111101) (275) (189) (BD)   ;(0011000000) (300) (192) (C0)   ;(0011000010) (302) (194) (C2)   ;(0011000101) (305) (197) (C5)   ;(0011000111) (307) (199) (C7)   ;(0011001010) (312) (202) (CA)   ;(0011001100) (314) (204) (CC)   ;
;920;(0011001111) (317) (207) (CF)    ;(0011010001) (321) (209) (D1)   ;(0011010100) (324) (212) (D4)   ;(0011010110) (326) (214) (D6)   ;(0011011001) (331) (217) (D9)   ;(0011011100) (334) (220) (DC)   ;(0011011110) (336) (222) (DE)   ;(0011100001) (341) (225) (E1)   ;
;928;(0011100011) (343) (227) (E3)    ;(0011100110) (346) (230) (E6)   ;(0011101001) (351) (233) (E9)   ;(0011101011) (353) (235) (EB)   ;(0011101110) (356) (238) (EE)   ;(0011110001) (361) (241) (F1)   ;(0011110011) (363) (243) (F3)   ;(0011110110) (366) (246) (F6)   ;
;936;(0011111001) (371) (249) (F9)    ;(0011111011) (373) (251) (FB)   ;(0011111110) (376) (254) (FE)   ;(0100000001) (401) (257) (101)   ;(0100000011) (403) (259) (103)   ;(0100000110) (406) (262) (106)   ;(0100001001) (411) (265) (109)   ;(0100001100) (414) (268) (10C)   ;
;944;(0100001110) (416) (270) (10E)    ;(0100010001) (421) (273) (111)   ;(0100010100) (424) (276) (114)   ;(0100010111) (427) (279) (117)   ;(0100011010) (432) (282) (11A)   ;(0100011100) (434) (284) (11C)   ;(0100011111) (437) (287) (11F)   ;(0100100010) (442) (290) (122)   ;
;952;(0100100101) (445) (293) (125)    ;(0100101000) (450) (296) (128)   ;(0100101010) (452) (298) (12A)   ;(0100101101) (455) (301) (12D)   ;(0100110000) (460) (304) (130)   ;(0100110011) (463) (307) (133)   ;(0100110110) (466) (310) (136)   ;(0100111001) (471) (313) (139)   ;
;960;(0100111100) (474) (316) (13C)    ;(0100111111) (477) (319) (13F)   ;(0101000010) (502) (322) (142)   ;(0101000100) (504) (324) (144)   ;(0101000111) (507) (327) (147)   ;(0101001010) (512) (330) (14A)   ;(0101001101) (515) (333) (14D)   ;(0101010000) (520) (336) (150)   ;
;968;(0101010011) (523) (339) (153)    ;(0101010110) (526) (342) (156)   ;(0101011001) (531) (345) (159)   ;(0101011100) (534) (348) (15C)   ;(0101011111) (537) (351) (15F)   ;(0101100010) (542) (354) (162)   ;(0101100101) (545) (357) (165)   ;(0101101000) (550) (360) (168)   ;
;976;(0101101011) (553) (363) (16B)    ;(0101101110) (556) (366) (16E)   ;(0101110001) (561) (369) (171)   ;(0101110100) (564) (372) (174)   ;(0101110111) (567) (375) (177)   ;(0101111010) (572) (378) (17A)   ;(0101111101) (575) (381) (17D)   ;(0110000000) (600) (384) (180)   ;
;984;(0110000011) (603) (387) (183)    ;(0110000110) (606) (390) (186)   ;(0110001001) (611) (393) (189)   ;(0110001100) (614) (396) (18C)   ;(0110001111) (617) (399) (18F)   ;(0110010010) (622) (402) (192)   ;(0110010110) (626) (406) (196)   ;(0110011001) (631) (409) (199)   ;
;992;(0110011100) (634) (412) (19C)    ;(0110011111) (637) (415) (19F)   ;(0110100010) (642) (418) (1A2)   ;(0110100101) (645) (421) (1A5)   ;(0110101000) (650) (424) (1A8)   ;(0110101011) (653) (427) (1AB)   ;(0110101110) (656) (430) (1AE)   ;(0110110001) (661) (433) (1B1)   ;
;1000;(0110110100) (664) (436) (1B4)    ;(0110111000) (670) (440) (1B8)   ;(0110111011) (673) (443) (1BB)   ;(0110111110) (676) (446) (1BE)   ;(0111000001) (701) (449) (1C1)   ;(0111000100) (704) (452) (1C4)   ;(0111000111) (707) (455) (1C7)   ;(0111001010) (712) (458) (1CA)   ;
;1008;(0111001101) (715) (461) (1CD)    ;(0111010000) (720) (464) (1D0)   ;(0111010100) (724) (468) (1D4)   ;(0111010111) (727) (471) (1D7)   ;(0111011010) (732) (474) (1DA)   ;(0111011101) (735) (477) (1DD)   ;(0111100000) (740) (480) (1E0)   ;(0111100011) (743) (483) (1E3)   ;
;1016;(0111100110) (746) (486) (1E6)    ;(0111101010) (752) (490) (1EA)   ;(0111101101) (755) (493) (1ED)   ;(0111110000) (760) (496) (1F0)   ;(0111110011) (763) (499) (1F3)   ;(0111110110) (766) (502) (1F6)   ;(0111111001) (771) (505) (1F9)   ;(0111111100) (774) (508) (1FC)   ;


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 172 / 47,787 ( < 1 % ) ;
; C16 interconnects           ; 14 / 1,804 ( < 1 % )   ;
; C4 interconnects            ; 73 / 31,272 ( < 1 % )  ;
; Direct links                ; 35 / 47,787 ( < 1 % )  ;
; Global clocks               ; 3 / 20 ( 15 % )        ;
; Local interconnects         ; 78 / 15,408 ( < 1 % )  ;
; R24 interconnects           ; 16 / 1,775 ( < 1 % )   ;
; R4 interconnects            ; 121 / 41,310 ( < 1 % ) ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.71) ; Number of LABs  (Total = 17) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 1                            ;
; 3                                          ; 1                            ;
; 4                                          ; 2                            ;
; 5                                          ; 1                            ;
; 6                                          ; 0                            ;
; 7                                          ; 3                            ;
; 8                                          ; 0                            ;
; 9                                          ; 1                            ;
; 10                                         ; 0                            ;
; 11                                         ; 0                            ;
; 12                                         ; 1                            ;
; 13                                         ; 0                            ;
; 14                                         ; 3                            ;
; 15                                         ; 1                            ;
; 16                                         ; 3                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.53) ; Number of LABs  (Total = 17) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 7                            ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.06) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 4                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.24) ; Number of LABs  (Total = 17) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 4                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 3                            ;
; 8                                               ; 0                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 6.18) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 3                            ;
; 3                                           ; 3                            ;
; 4                                           ; 6                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 43        ; 0            ; 43        ; 0            ; 0            ; 43        ; 43        ; 0            ; 43        ; 43        ; 0            ; 32           ; 0            ; 0            ; 11           ; 0            ; 32           ; 11           ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 43        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 43           ; 0         ; 43           ; 43           ; 0         ; 0         ; 43           ; 0         ; 0         ; 43           ; 11           ; 43           ; 43           ; 32           ; 43           ; 11           ; 32           ; 43           ; 43           ; 43           ; 11           ; 43           ; 43           ; 43           ; 43           ; 43           ; 0         ; 43           ; 43           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DAC_CS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SDI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_LD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 8.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                           ;
+----------------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                        ; Destination Register                                                                                       ; Delay Added in ns ;
+----------------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
; clk_div:top_clk_div|clkout             ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL                                                                 ; 2.189             ;
; spi2dac:top_spi2dac|clk_1MHz           ; spi2dac:top_spi2dac|clk_1MHz                                                                               ; 1.990             ;
; pulse_gen:top_pulse_gen|state.WAIT_LOW ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL                                                                 ; 0.995             ;
; spi2dac:top_spi2dac|ctr[2]             ; spi2dac:top_spi2dac|clk_1MHz                                                                               ; 0.950             ;
; spi2dac:top_spi2dac|ctr[1]             ; spi2dac:top_spi2dac|clk_1MHz                                                                               ; 0.950             ;
; spi2dac:top_spi2dac|ctr[4]             ; spi2dac:top_spi2dac|clk_1MHz                                                                               ; 0.950             ;
; spi2dac:top_spi2dac|ctr[0]             ; spi2dac:top_spi2dac|clk_1MHz                                                                               ; 0.950             ;
; spi2dac:top_spi2dac|ctr[3]             ; spi2dac:top_spi2dac|clk_1MHz                                                                               ; 0.950             ;
; addr_reg:top_addr_reg|Q[6]             ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; 0.155             ;
; addr_reg:top_addr_reg|Q[5]             ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; 0.155             ;
; addr_reg:top_addr_reg|Q[3]             ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; 0.155             ;
; addr_reg:top_addr_reg|Q[2]             ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; 0.155             ;
+----------------------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 12 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "Ex10"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ex10.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node clk_div:top_clk_div|clkout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pulse_gen:top_pulse_gen|state.WAIT_LOW
        Info (176357): Destination node pulse_gen:top_pulse_gen|pulse_out~1
        Info (176357): Destination node clk_div:top_clk_div|clkout~0
Info (176353): Automatically promoted node spi2dac:top_spi2dac|clk_1MHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node spi2dac:top_spi2dac|dac_sck
        Info (176357): Destination node spi2dac:top_spi2dac|clk_1MHz~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X10_Y0 to location X20_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file H:/VERI/Ex10/output_files/Ex10.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1091 megabytes
    Info: Processing ended: Fri Dec 11 14:45:21 2015
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/VERI/Ex10/output_files/Ex10.fit.smsg.


