; generated by ARM C/C++ Compiler, 5.03 [Build 76]
; commandline ArmCC [--list --split_sections --debug -c --asm --interleave -o.\flash\obj\eth_stm32f4xx.o --asm_dir=.\Flash\List\ --list_dir=.\Flash\List\ --depend=.\flash\obj\eth_stm32f4xx.d --cpu=Cortex-M4.fp --apcs=interwork -O0 --diag_suppress=870 -I..\..\Libraries\CMSIS\Include -I..\..\Libraries\CMSIS\Device\ST\STM32F4xx\Include -I..\..\Libraries\STM32F4xx_StdPeriph_Driver\inc -I..\..\User\bsp_stm32f4xx\inc -I..\..\User\bsp_stm32f4xx -I..\..\User -I..\..\RL-ARM\Driver -I..\..\RL-ARM\Config -I..\..\RL-ARM\RL-RTX\inc -D__MICROLIB -DUSE_STDPERIPH_DRIVER -DSTM32F40XX ..\..\RL-ARM\Driver\ETH_STM32F4xx.c]
                          THUMB

                          AREA ||i.ETH_IRQHandler||, CODE, READONLY, ALIGN=2

                  ETH_IRQHandler PROC
;;;456    */
;;;457    void ETH_IRQHandler (void) 
000000  e92d41f0          PUSH     {r4-r8,lr}
;;;458    {
;;;459    	OS_FRAME *frame;
;;;460    	U32 i, RxLen;
;;;461    	U32 *sp,*dp;
;;;462    
;;;463    	i = RxBufIndex;
000004  482f              LDR      r0,|L1.196|
000006  7804              LDRB     r4,[r0,#0]  ; RxBufIndex
;;;464    	
;;;465    	/* 循环所有接受描述符列表，遇到未接收到数据的退出循环 */
;;;466    	do 
000008  bf00              NOP      
                  |L1.10|
;;;467    	{
;;;468    		/*
;;;469    			#define DMA_RX_ERROR_MASK   (DMA_RX_ES | DMA_RX_LE | DMA_RX_RWT | \
;;;470    								         DMA_RX_RE | DMA_RX_CE)
;;;471    			
;;;472    			有错误，放弃此帧数据，错误类型包含如下：
;;;473    			位15 DMA_RX_ES：错误汇总(Error summary)，即CRC错误，接收错误，看门狗超时，延迟冲突等。
;;;474    		    位12 DMA_RX_LE：长度错误(Length error)
;;;475    		                    该位置1时，指示接收帧的实际长度与长度/类型字段的值不符。该字段仅在帧类
;;;476    		                    型位(RDES0[5])复位后有效。
;;;477    			位4 DMA_RX_RWT：接收看门狗超时 (Receive watchdog timeout)
;;;478    		                    该位置1时，表示接收看门狗计时器在接收当前帧时超时，且当前帧在看门狗超
;;;479    		                    时后被截断了
;;;480    			位3 DMA_RX_RE： 接收错误 (Receive error)
;;;481                                该位置1时，表示在帧接收期间，当发出RX_DV信号时，会发出RX_ERR信号。
;;;482    			位1 DMA_RX_CE： CRC 错误(CRC error)
;;;483                                该位置1时，表示接收的帧发生循环冗余校验(CRC)错误。只有最后一个描述符
;;;484    		                    (RDES0[8])置1时，该字段才有效
;;;485    		*/
;;;486    		if (Rx_Desc[i].Stat & DMA_RX_ERROR_MASK)
00000a  482f              LDR      r0,|L1.200|
00000c  eb001004          ADD      r0,r0,r4,LSL #4
000010  6800              LDR      r0,[r0,#0]
000012  f249011a          MOV      r1,#0x901a
000016  4208              TST      r0,r1
000018  d000              BEQ      |L1.28|
;;;487    		{
;;;488    			goto rel;
00001a  e030              B        |L1.126|
                  |L1.28|
;;;489    		}
;;;490    		
;;;491    		/*
;;;492    			#define DMA_RX_SEG_MASK   (DMA_RX_FS | DMA_RX_LS)
;;;493    		    位9 FS：第一个描述符 (First descriptor)
;;;494                        该位置1时，指示此描述符包含帧的第一个缓冲区。如果第一个缓冲区的大小为0，则第二
;;;495                        个缓冲区将包含帧的帧头。如果第二个缓冲区的大小为0，则下一个描述符将包含帧的帧头。
;;;496    		
;;;497    		    位8 LS：最后一个描述符 (Last descriptor)
;;;498                        该位置1时，指示此描述符指向的缓冲区为帧的最后一个缓冲区。
;;;499    		
;;;500    		    下面的函数用于判断此帧数据是否只有一个缓冲，初始化接收描述符列表的时候，每个描述符仅设置了
;;;501    		    一个缓冲。
;;;502    		*/
;;;503    		if ((Rx_Desc[i].Stat & DMA_RX_SEG_MASK) != DMA_RX_SEG_MASK) 
00001c  482a              LDR      r0,|L1.200|
00001e  eb001004          ADD      r0,r0,r4,LSL #4
000022  6800              LDR      r0,[r0,#0]
000024  f4007040          AND      r0,r0,#0x300
000028  f5b07f40          CMP      r0,#0x300
00002c  d000              BEQ      |L1.48|
;;;504    		{
;;;505    			goto rel;
00002e  e026              B        |L1.126|
                  |L1.48|
;;;506    		}
;;;507    		
;;;508    		RxLen = ((Rx_Desc[i].Stat >> 16) & 0x3FFF) - 4;
000030  4825              LDR      r0,|L1.200|
000032  eb001004          ADD      r0,r0,r4,LSL #4
000036  6800              LDR      r0,[r0,#0]
000038  f3c0400d          UBFX     r0,r0,#16,#14
00003c  1f05              SUBS     r5,r0,#4
;;;509    		if (RxLen > ETH_MTU) 
00003e  f24050ea          MOV      r0,#0x5ea
000042  4285              CMP      r5,r0
000044  d900              BLS      |L1.72|
;;;510    		{
;;;511    			/* 数据包太大，直接放弃 */
;;;512    			goto rel;
000046  e01a              B        |L1.126|
                  |L1.72|
;;;513    		}
;;;514    		
;;;515    		/* 申请动态内存，RxLen或上0x80000000表示动态内存不足了不会调用函数sys_error() */
;;;516    		frame = alloc_mem (RxLen | 0x80000000);
000048  f0454000          ORR      r0,r5,#0x80000000
00004c  f7fffffe          BL       alloc_mem
000050  4606              MOV      r6,r0
;;;517    		
;;;518    		/* 如果动态内存申请失败了，放弃此帧数据；成功了，通过函数put_in_queue存入队列中 */
;;;519    		if (frame != NULL) 
000052  b19e              CBZ      r6,|L1.124|
;;;520    		{
;;;521    			sp = (U32 *)(Rx_Desc[i].Addr & ~3);
000054  481c              LDR      r0,|L1.200|
000056  eb001004          ADD      r0,r0,r4,LSL #4
00005a  6880              LDR      r0,[r0,#8]
00005c  f0200703          BIC      r7,r0,#3
;;;522    			dp = (U32 *)&frame->data[0];
000060  f1060804          ADD      r8,r6,#4
;;;523    			for (RxLen = (RxLen + 3) >> 2; RxLen; RxLen--) 
000064  1ce8              ADDS     r0,r5,#3
000066  0885              LSRS     r5,r0,#2
000068  e003              B        |L1.114|
                  |L1.106|
;;;524    			{
;;;525    				*dp++ = *sp++;
00006a  cf01              LDM      r7!,{r0}
00006c  f8480b04          STR      r0,[r8],#4
000070  1e6d              SUBS     r5,r5,#1              ;523
                  |L1.114|
000072  2d00              CMP      r5,#0                 ;523
000074  d1f9              BNE      |L1.106|
;;;526    			}
;;;527    			put_in_queue (frame);
000076  4630              MOV      r0,r6
000078  f7fffffe          BL       put_in_queue
                  |L1.124|
;;;528    		}
;;;529    		
;;;530    		/* 设置此接收描述符继续接收新的数据 */
;;;531    		rel: Rx_Desc[i].Stat = DMA_RX_OWN;
00007c  bf00              NOP      
                  |L1.126|
00007e  f04f4000          MOV      r0,#0x80000000
000082  4911              LDR      r1,|L1.200|
000084  eb011104          ADD      r1,r1,r4,LSL #4
000088  6008              STR      r0,[r1,#0]
;;;532    
;;;533    		if (++i == NUM_RX_BUF) i = 0;
00008a  1c60              ADDS     r0,r4,#1
00008c  4604              MOV      r4,r0
00008e  2804              CMP      r0,#4
000090  d100              BNE      |L1.148|
000092  2400              MOVS     r4,#0
                  |L1.148|
;;;534    	}
;;;535    	while (!(Rx_Desc[i].Stat & DMA_RX_OWN));
000094  480c              LDR      r0,|L1.200|
000096  eb001004          ADD      r0,r0,r4,LSL #4
00009a  6800              LDR      r0,[r0,#0]
00009c  f0104f00          TST      r0,#0x80000000
0000a0  d0b3              BEQ      |L1.10|
;;;536    	
;;;537    	RxBufIndex = i;
0000a2  4908              LDR      r1,|L1.196|
0000a4  700c              STRB     r4,[r1,#0]
;;;538    
;;;539    	/*
;;;540    	   DMASR DMA的状态寄存器（DMA status register）
;;;541    	   位7 RBUS：接收缓冲区不可用状态 (Receive buffer unavailable status)
;;;542                     此位指示接收列表中的下一个描述符由CPU所拥有，DMA无法获取。接收过程进入挂起状态。
;;;543    	             要恢复处理接收描述符，CPU应更改描述符的拥有关系，然后发出接收轮询请求命令。如果
;;;544    	             未发出接收轮询请求命令，则当接收到下一个识别的传入帧时，接收过程会恢复。仅当上一
;;;545    	             接收描述符由DMA所拥有时，才能将ETH_DMASR[7]置1。
;;;546    	
;;;547    	   DMAIER的接收缓冲区不可用中断RBUIE是bit7，对于的接收缓冲区不可用状态在DMA状态寄存器中也是bit7。
;;;548    	*/
;;;549    	if (ETH->DMASR & INT_RBUIE) 
0000a6  4809              LDR      r0,|L1.204|
0000a8  6940              LDR      r0,[r0,#0x14]
0000aa  f0100f80          TST      r0,#0x80
0000ae  d004              BEQ      |L1.186|
;;;550    	{
;;;551    		/* 接收缓冲区不可用，重新恢复DMA传输 */
;;;552    		ETH->DMASR = ETH_DMASR_RBUS;
0000b0  2080              MOVS     r0,#0x80
0000b2  4906              LDR      r1,|L1.204|
0000b4  6148              STR      r0,[r1,#0x14]
;;;553    		ETH->DMARPDR = 0;
0000b6  2000              MOVS     r0,#0
0000b8  6088              STR      r0,[r1,#8]
                  |L1.186|
;;;554    	}
;;;555    	
;;;556    	/* 
;;;557    	   DMASR DMA的状态寄存器（DMA status register）
;;;558    	   这里实现清除中断挂起标志 
;;;559    	   位16 ETH_DMASR_NIS：所有正常中断 (Normal interrupt summary)
;;;560    	   位15 ETH_DMASR_AIS：所有异常中断 (Abnormal interrupt summary)
;;;561    	   位6  ETH_DMASR_RS ：接收状态 (Receive status)
;;;562    	                       此位指示帧接收已完成，具体的帧状态信息已经包含在描述符中，接收仍保持运行状态。
;;;563    	*/
;;;564    	ETH->DMASR = ETH_DMASR_NIS | ETH_DMASR_AIS | ETH_DMASR_RS;
0000ba  4805              LDR      r0,|L1.208|
0000bc  4903              LDR      r1,|L1.204|
0000be  6148              STR      r0,[r1,#0x14]
;;;565    }
0000c0  e8bd81f0          POP      {r4-r8,pc}
;;;566    
                          ENDP

                  |L1.196|
                          DCD      RxBufIndex
                  |L1.200|
                          DCD      Rx_Desc
                  |L1.204|
                          DCD      0x40029000
                  |L1.208|
                          DCD      0x00018040

                          AREA ||i.init_ethernet||, CODE, READONLY, ALIGN=2

                  init_ethernet PROC
;;;123    */
;;;124    void init_ethernet (void) 
000000  e92d41f0          PUSH     {r4-r8,lr}
;;;125    {
;;;126    	U32 regv,tout,conn; 
;;;127    
;;;128    	/* 关闭PHY中断触发引脚 */
;;;129    	NVIC_DisableIRQ(EXTI9_5_IRQn);
000004  2017              MOVS     r0,#0x17
000006  2101              MOVS     r1,#1
000008  4081              LSLS     r1,r1,r0
00000a  4ac4              LDR      r2,|L2.796|
00000c  0943              LSRS     r3,r0,#5
00000e  f8421023          STR      r1,[r2,r3,LSL #2]
000012  bf00              NOP      
;;;130    
;;;131    	/* 使能系统配置控制器时钟 */
;;;132    	RCC->APB2ENR |= (1 << 14);
000014  48c2              LDR      r0,|L2.800|
000016  6800              LDR      r0,[r0,#0]
000018  f4404080          ORR      r0,r0,#0x4000
00001c  49c0              LDR      r1,|L2.800|
00001e  6008              STR      r0,[r1,#0]
;;;133    
;;;134    	/* 复位以太网MAC */
;;;135    	RCC->AHB1RSTR |=  0x02000000;
000020  48bf              LDR      r0,|L2.800|
000022  3834              SUBS     r0,r0,#0x34
000024  6800              LDR      r0,[r0,#0]
000026  f0407000          ORR      r0,r0,#0x2000000
00002a  49bd              LDR      r1,|L2.800|
00002c  3934              SUBS     r1,r1,#0x34
00002e  6008              STR      r0,[r1,#0]
;;;136    
;;;137    	/* 选择RMII接口，必须在 MAC 处于复位状态且在使能 MAC 时钟之前完成此配置 */
;;;138    	SYSCFG->PMC |=  (1 << 23);
000030  48bc              LDR      r0,|L2.804|
000032  6800              LDR      r0,[r0,#0]
000034  f4400000          ORR      r0,r0,#0x800000
000038  49ba              LDR      r1,|L2.804|
00003a  6008              STR      r0,[r1,#0]
;;;139    
;;;140    	/* 停止复位以太网MAC */
;;;141    	RCC->AHB1RSTR &= ~0x02000000;
00003c  48b8              LDR      r0,|L2.800|
00003e  3834              SUBS     r0,r0,#0x34
000040  6800              LDR      r0,[r0,#0]
000042  f0207000          BIC      r0,r0,#0x2000000
000046  49b6              LDR      r1,|L2.800|
000048  3934              SUBS     r1,r1,#0x34
00004a  6008              STR      r0,[r1,#0]
;;;142    
;;;143    	/* 使能以太网时钟，GPIOA，GPIOB，GPIOC，GPIOG时钟 */
;;;144    	RCC->AHB1ENR |= 0x1E000047;
00004c  48b4              LDR      r0,|L2.800|
00004e  3814              SUBS     r0,r0,#0x14
000050  6800              LDR      r0,[r0,#0]
000052  49b5              LDR      r1,|L2.808|
000054  4308              ORRS     r0,r0,r1
000056  49b2              LDR      r1,|L2.800|
000058  3914              SUBS     r1,r1,#0x14
00005a  6008              STR      r0,[r1,#0]
;;;145    
;;;146    	/* 原始驱动还配置了PA8，用于给PHY芯片提供时钟，V6开发板外置有源晶振，无需配置PA8 */
;;;147    	/* 配置PA1，PA2和PA7，复用功能，推挽模式，100MHz，无上拉下拉，复用到AF11 (Ethernet) */
;;;148    	GPIOA->MODER   &= ~0x0000C03C;
00005c  48b3              LDR      r0,|L2.812|
00005e  6800              LDR      r0,[r0,#0]
000060  f24c013c          MOV      r1,#0xc03c
000064  4388              BICS     r0,r0,r1
000066  49b1              LDR      r1,|L2.812|
000068  6008              STR      r0,[r1,#0]
;;;149    	GPIOA->MODER   |=  0x00008028;              
00006a  4608              MOV      r0,r1
00006c  6800              LDR      r0,[r0,#0]
00006e  f2480128          MOV      r1,#0x8028
000072  4308              ORRS     r0,r0,r1
000074  49ad              LDR      r1,|L2.812|
000076  6008              STR      r0,[r1,#0]
;;;150    	GPIOA->OTYPER  &= ~0x00000086;              
000078  4608              MOV      r0,r1
00007a  6840              LDR      r0,[r0,#4]
00007c  f0200086          BIC      r0,r0,#0x86
000080  6048              STR      r0,[r1,#4]
;;;151    	GPIOA->OSPEEDR |=  0x0003C03C;              
000082  4608              MOV      r0,r1
000084  6880              LDR      r0,[r0,#8]
000086  49aa              LDR      r1,|L2.816|
000088  4308              ORRS     r0,r0,r1
00008a  49a8              LDR      r1,|L2.812|
00008c  6088              STR      r0,[r1,#8]
;;;152    	GPIOA->PUPDR   &= ~0x0003C03C;             
00008e  4608              MOV      r0,r1
000090  68c0              LDR      r0,[r0,#0xc]
000092  49a7              LDR      r1,|L2.816|
000094  43c9              MVNS     r1,r1
000096  4008              ANDS     r0,r0,r1
000098  49a4              LDR      r1,|L2.812|
00009a  60c8              STR      r0,[r1,#0xc]
;;;153    	GPIOA->AFR[0]  &= ~0xF0000FF0;
00009c  4608              MOV      r0,r1
00009e  6a00              LDR      r0,[r0,#0x20]
0000a0  49a4              LDR      r1,|L2.820|
0000a2  4008              ANDS     r0,r0,r1
0000a4  49a1              LDR      r1,|L2.812|
0000a6  6208              STR      r0,[r1,#0x20]
;;;154    	GPIOA->AFR[0]  |=  0xB0000BB0;              
0000a8  4608              MOV      r0,r1
0000aa  6a00              LDR      r0,[r0,#0x20]
0000ac  49a2              LDR      r1,|L2.824|
0000ae  4308              ORRS     r0,r0,r1
0000b0  499e              LDR      r1,|L2.812|
0000b2  6208              STR      r0,[r1,#0x20]
;;;155    
;;;156    	/* 配置PC1，PC4和PC5，复用功能，推挽模式，100MHz，无上拉下拉，复用到AF11 (Ethernet) */
;;;157    	GPIOC->MODER   &= ~0x00000F0C;
0000b4  48a1              LDR      r0,|L2.828|
0000b6  6800              LDR      r0,[r0,#0]
0000b8  f640710c          MOV      r1,#0xf0c
0000bc  4388              BICS     r0,r0,r1
0000be  499f              LDR      r1,|L2.828|
0000c0  6008              STR      r0,[r1,#0]
;;;158    	GPIOC->MODER   |=  0x00000A08;             
0000c2  4608              MOV      r0,r1
0000c4  6800              LDR      r0,[r0,#0]
0000c6  f6402108          MOV      r1,#0xa08
0000ca  4308              ORRS     r0,r0,r1
0000cc  499b              LDR      r1,|L2.828|
0000ce  6008              STR      r0,[r1,#0]
;;;159    	GPIOC->OTYPER  &= ~0x00000032;              
0000d0  1d08              ADDS     r0,r1,#4
0000d2  6800              LDR      r0,[r0,#0]
0000d4  f0200032          BIC      r0,r0,#0x32
0000d8  1d09              ADDS     r1,r1,#4
0000da  6008              STR      r0,[r1,#0]
;;;160    	GPIOC->OSPEEDR |=  0x00000F0C;              
0000dc  1d08              ADDS     r0,r1,#4
0000de  6800              LDR      r0,[r0,#0]
0000e0  f640710c          MOV      r1,#0xf0c
0000e4  4308              ORRS     r0,r0,r1
0000e6  4995              LDR      r1,|L2.828|
0000e8  3108              ADDS     r1,r1,#8
0000ea  6008              STR      r0,[r1,#0]
;;;161    	GPIOC->PUPDR   &= ~0x00000F0C;            
0000ec  1d08              ADDS     r0,r1,#4
0000ee  6800              LDR      r0,[r0,#0]
0000f0  f640710c          MOV      r1,#0xf0c
0000f4  4388              BICS     r0,r0,r1
0000f6  4991              LDR      r1,|L2.828|
0000f8  310c              ADDS     r1,r1,#0xc
0000fa  6008              STR      r0,[r1,#0]
;;;162    	GPIOC->AFR[0]  &= ~0x00FF00F0;
0000fc  488f              LDR      r0,|L2.828|
0000fe  3020              ADDS     r0,r0,#0x20
000100  6800              LDR      r0,[r0,#0]
000102  498f              LDR      r1,|L2.832|
000104  4008              ANDS     r0,r0,r1
000106  498d              LDR      r1,|L2.828|
000108  3120              ADDS     r1,r1,#0x20
00010a  6008              STR      r0,[r1,#0]
;;;163    	GPIOC->AFR[0]  |=  0x00BB00B0;              
00010c  4608              MOV      r0,r1
00010e  6800              LDR      r0,[r0,#0]
000110  498c              LDR      r1,|L2.836|
000112  4308              ORRS     r0,r0,r1
000114  4989              LDR      r1,|L2.828|
000116  3120              ADDS     r1,r1,#0x20
000118  6008              STR      r0,[r1,#0]
;;;164    
;;;165    	/* 配置PG11，PG13和PG14，复用功能，推挽模式，100MHz，无上拉下拉，复用到AF11 (Ethernet) */
;;;166    	GPIOG->MODER   &= ~0x3CC00000;
00011a  488b              LDR      r0,|L2.840|
00011c  6800              LDR      r0,[r0,#0]
00011e  f0205073          BIC      r0,r0,#0x3cc00000
000122  4989              LDR      r1,|L2.840|
000124  6008              STR      r0,[r1,#0]
;;;167    	GPIOG->MODER   |=  0x28800000;             
000126  4608              MOV      r0,r1
000128  6800              LDR      r0,[r0,#0]
00012a  f0405022          ORR      r0,r0,#0x28800000
00012e  6008              STR      r0,[r1,#0]
;;;168    	GPIOG->OTYPER  &= ~0x00006800;             
000130  1d08              ADDS     r0,r1,#4
000132  6800              LDR      r0,[r0,#0]
000134  f42040d0          BIC      r0,r0,#0x6800
000138  1d09              ADDS     r1,r1,#4
00013a  6008              STR      r0,[r1,#0]
;;;169    	GPIOG->OSPEEDR |=  0x3CC00000;           
00013c  1d08              ADDS     r0,r1,#4
00013e  6800              LDR      r0,[r0,#0]
000140  f0405073          ORR      r0,r0,#0x3cc00000
000144  1d09              ADDS     r1,r1,#4
000146  6008              STR      r0,[r1,#0]
;;;170    	GPIOG->PUPDR   &= ~0x3CC00000;            
000148  1d08              ADDS     r0,r1,#4
00014a  6800              LDR      r0,[r0,#0]
00014c  f0205073          BIC      r0,r0,#0x3cc00000
000150  1d09              ADDS     r1,r1,#4
000152  6008              STR      r0,[r1,#0]
;;;171    	GPIOG->AFR[1]  &= ~0x0FF0F000;
000154  487c              LDR      r0,|L2.840|
000156  6a40              LDR      r0,[r0,#0x24]
000158  497c              LDR      r1,|L2.844|
00015a  4008              ANDS     r0,r0,r1
00015c  497a              LDR      r1,|L2.840|
00015e  6248              STR      r0,[r1,#0x24]
;;;172    	GPIOG->AFR[1]  |=  0x0BB0B000;             
000160  4608              MOV      r0,r1
000162  6a40              LDR      r0,[r0,#0x24]
000164  497a              LDR      r1,|L2.848|
000166  4308              ORRS     r0,r0,r1
000168  4977              LDR      r1,|L2.840|
00016a  6248              STR      r0,[r1,#0x24]
;;;173    
;;;174    	/* 
;;;175    	  寄存器ETH->DMABMR的SR位置1后，MAC DMA控制器会复位所有MAC子系统的内部寄存器和逻辑。在所有内
;;;176    	  核时钟域完成复位操作后，该位自动清零。重新编程任何内核寄存器之前，在该位中读取0 值。
;;;177    	*/
;;;178    	ETH->DMABMR  |= DBMR_SR;
00016c  4879              LDR      r0,|L2.852|
00016e  6800              LDR      r0,[r0,#0]
000170  f0400001          ORR      r0,r0,#1
000174  4977              LDR      r1,|L2.852|
000176  6008              STR      r0,[r1,#0]
;;;179    	while (ETH->DMABMR & DBMR_SR);
000178  bf00              NOP      
                  |L2.378|
00017a  4876              LDR      r0,|L2.852|
00017c  6800              LDR      r0,[r0,#0]
00017e  f0100f01          TST      r0,#1
000182  d1fa              BNE      |L2.378|
;;;180    	conn = 0;
000184  2600              MOVS     r6,#0
;;;181    
;;;182    	/* 
;;;183    	   HCLK的时钟是168MHz，这里选项CR位为100，CR占用寄存器ETH->MACMIIAR的bit4，bit3和bit2。
;;;184    	   CR 时钟范围选项可确定 HCLK 频率并用于决定 MDC 时钟频率：
;;;185    	    选项     HCLK        MDC 时钟
;;;186    	    000    60-100MHz     HCLK/42
;;;187    		001    100-150MHz    HCLK/62
;;;188    		010    20-35MHz      HCLK/16
;;;189    		011    35-60MHz      HCLK/26
;;;190    		100    150-168MHz    HCLK/102
;;;191    		101、110、111 保留
;;;192        */
;;;193    	ETH->MACMIIAR = 0x00000010;
000186  2010              MOVS     r0,#0x10
000188  4973              LDR      r1,|L2.856|
00018a  6108              STR      r0,[r1,#0x10]
;;;194    
;;;195    	/*
;;;196    	  注意事项：DM9161可以上电后就读取其ID寄存器，但是DM9162不行，需要延迟一段时间这里为了方便起见，
;;;197    	  直接将其复位，发送复位指令可以立即执行。
;;;198    	*/
;;;199    	/* 第1步：复位DM9161/9162 ***********************************************************/
;;;200    	printf_eth("===============================================================\r\n");
00018c  4873              LDR      r0,|L2.860|
00018e  f7fffffe          BL       __2printf
;;;201    	printf_eth("下面是DM9161/9162的硬件初始化：\r\n");
000192  a073              ADR      r0,|L2.864|
000194  f7fffffe          BL       __2printf
;;;202    	printf_eth("1. Start PHY_ID_DM9161/9162 Init\r\n");
000198  a07a              ADR      r0,|L2.900|
00019a  f7fffffe          BL       __2printf
;;;203    	
;;;204    	/* 发送复位命令 */
;;;205    	write_PHY (PHY_REG_BMCR, 0x8000);
00019e  f44f4100          MOV      r1,#0x8000
0001a2  2000              MOVS     r0,#0
0001a4  f7fffffe          BL       write_PHY
;;;206    
;;;207    	/* 等待复位完成 */
;;;208    	for (tout = 0; tout < 0x10000; tout++) 
0001a8  2500              MOVS     r5,#0
0001aa  e00b              B        |L2.452|
                  |L2.428|
;;;209    	{
;;;210    		regv = read_PHY (PHY_REG_BMCR);
0001ac  2000              MOVS     r0,#0
0001ae  f7fffffe          BL       read_PHY
0001b2  4604              MOV      r4,r0
;;;211    		if (!(regv & 0x8800)) 
0001b4  f4144f08          TST      r4,#0x8800
0001b8  d103              BNE      |L2.450|
;;;212    		{
;;;213    			/* 复位完成 */
;;;214    			printf_eth("2. Reset Complete\r\n");
0001ba  a07b              ADR      r0,|L2.936|
0001bc  f7fffffe          BL       __2printf
;;;215    			break;
0001c0  e003              B        |L2.458|
                  |L2.450|
0001c2  1c6d              ADDS     r5,r5,#1              ;208
                  |L2.452|
0001c4  f5b53f80          CMP      r5,#0x10000           ;208
0001c8  d3f0              BCC      |L2.428|
                  |L2.458|
0001ca  bf00              NOP      
;;;216    		}
;;;217    	}
;;;218    
;;;219    	/* 第2步：配置DM9161/9162 ***********************************************************/
;;;220    #if defined (_10MBIT_)
;;;221    	write_PHY (PHY_REG_BMCR, PHY_FULLD_10M);  /* 连接到10Mbps的网络 */
;;;222    #elif defined (_100MBIT_)
;;;223    	write_PHY (PHY_REG_BMCR, PHY_FULLD_100M); /* 连接到100Mbps的网络 */
;;;224    #else
;;;225    	/* 通过Auto-Negotiation实现自适应10Mbps网络或者100Mbps网络 */
;;;226    	write_PHY (PHY_REG_BMCR, PHY_AUTO_NEG);
0001cc  f44f5180          MOV      r1,#0x1000
0001d0  2000              MOVS     r0,#0
0001d2  f7fffffe          BL       write_PHY
;;;227    	
;;;228    	/* 等待完成Auto-Negotiation */
;;;229    	for (tout = 0; tout < 0x100000; tout++) 
0001d6  2500              MOVS     r5,#0
0001d8  e00b              B        |L2.498|
                  |L2.474|
;;;230    	{
;;;231    		regv = read_PHY (PHY_REG_BMSR);
0001da  2001              MOVS     r0,#1
0001dc  f7fffffe          BL       read_PHY
0001e0  4604              MOV      r4,r0
;;;232    		if (regv & 0x0020) 
0001e2  f0140f20          TST      r4,#0x20
0001e6  d003              BEQ      |L2.496|
;;;233    		{
;;;234    			/* 完成Auto-Negotiation */
;;;235    			printf_eth("3. Auto-Negotiation Complete\r\n");
0001e8  a074              ADR      r0,|L2.956|
0001ea  f7fffffe          BL       __2printf
;;;236    			break;
0001ee  e003              B        |L2.504|
                  |L2.496|
0001f0  1c6d              ADDS     r5,r5,#1              ;229
                  |L2.498|
0001f2  f5b51f80          CMP      r5,#0x100000          ;229
0001f6  d3f0              BCC      |L2.474|
                  |L2.504|
0001f8  bf00              NOP      
;;;237    		}
;;;238    	}
;;;239    #endif
;;;240    	
;;;241    	/* 第3步：检测连接状态 ***********************************************************/
;;;242    	for (tout = 0; tout < 0x10000; tout++) 
0001fa  2500              MOVS     r5,#0
0001fc  e02e              B        |L2.604|
                  |L2.510|
;;;243    	{
;;;244    		regv = read_PHY (PHY_REG_BMSR);
0001fe  2001              MOVS     r0,#1
000200  f7fffffe          BL       read_PHY
000204  4604              MOV      r4,r0
;;;245    		if (regv & (1 << 2)) 
000206  f0140f04          TST      r4,#4
00020a  d020              BEQ      |L2.590|
;;;246    		{
;;;247    			printf_eth("4. Connection Succeeded\r\n");
00020c  a073              ADR      r0,|L2.988|
00020e  f7fffffe          BL       __2printf
;;;248    			
;;;249    			/* PHY已经连接上网络 */ 
;;;250    			g_ucEthLinkStatus = 1;
000212  2001              MOVS     r0,#1
000214  4978              LDR      r1,|L2.1016|
000216  7008              STRB     r0,[r1,#0]
;;;251    			
;;;252    			/* 获取连接信息 */
;;;253    			regv = read_PHY (PHY_REG_DSCSR);
000218  2011              MOVS     r0,#0x11
00021a  f7fffffe          BL       read_PHY
00021e  4604              MOV      r4,r0
;;;254    			
;;;255    			if ((regv & (1 << 15))|(regv & (1 << 13))) 
000220  f4044000          AND      r0,r4,#0x8000
000224  f4045100          AND      r1,r4,#0x2000
000228  4308              ORRS     r0,r0,r1
00022a  d004              BEQ      |L2.566|
;;;256    			{
;;;257    				/* 全双工 */
;;;258    				printf_eth("5. Full-duplex connection\r\n");
00022c  a073              ADR      r0,|L2.1020|
00022e  f7fffffe          BL       __2printf
;;;259    				conn |= PHY_CON_SET_FULLD;
000232  f0460602          ORR      r6,r6,#2
                  |L2.566|
;;;260    			}
;;;261    			
;;;262    			if ((regv & (1 << 15))|(regv & (1 << 14))) 
000236  f4044000          AND      r0,r4,#0x8000
00023a  f4044180          AND      r1,r4,#0x4000
00023e  4308              ORRS     r0,r0,r1
000240  d004              BEQ      |L2.588|
;;;263    			{
;;;264    				/* 速度100Mbps的网络 */
;;;265    				printf_eth("6. 100Mbps Mode\r\n");
000242  a075              ADR      r0,|L2.1048|
000244  f7fffffe          BL       __2printf
;;;266    				conn |= PHY_CON_SET_100M;
000248  f0460601          ORR      r6,r6,#1
                  |L2.588|
;;;267    			}
;;;268    			break;
00024c  e009              B        |L2.610|
                  |L2.590|
;;;269    		}
;;;270    		else
;;;271    		{
;;;272    			printf_eth("4. Connection failed\r\n");
00024e  a077              ADR      r0,|L2.1068|
000250  f7fffffe          BL       __2printf
;;;273    			
;;;274    			/* 未连接上 */ 
;;;275    			g_ucEthLinkStatus = 0;
000254  2000              MOVS     r0,#0
000256  4968              LDR      r1,|L2.1016|
000258  7008              STRB     r0,[r1,#0]
00025a  1c6d              ADDS     r5,r5,#1              ;242
                  |L2.604|
00025c  f5b53f80          CMP      r5,#0x10000           ;242
000260  d3cd              BCC      |L2.510|
                  |L2.610|
000262  bf00              NOP                            ;268
;;;276    		}
;;;277    	}
;;;278    
;;;279    	/* 第4步：使能DM9161/9162中断 ***********************************************************/
;;;280    	/* 使能DM9161/9162的连接中断 */
;;;281    //	write_PHY (PHY_REG_INTERRUPT, 1<<12);
;;;282    
;;;283    	/* 配置引脚PH6来接收中断信号 */
;;;284    //	Eth_Link_EXTIConfig();
;;;285    
;;;286    	/* 第5步：使能DM9161/9162中断 ***********************************************************/	
;;;287    	/* 
;;;288    	   初始化MAC配置寄存器
;;;289    	   （1）当该位MCR_ROD置1时，MAC禁止在半双工模式下接收帧。
;;;290    	   （2）当该位MCR_ROD清0时，MAC接收PHY发送的所有数据包。
;;;291    	   （3）如果MAC在全双工模式下工作，该位不适用。
;;;292    	*/
;;;293    	ETH->MACCR  = MCR_ROD;
000264  f44f5000          MOV      r0,#0x2000
000268  493b              LDR      r1,|L2.856|
00026a  6008              STR      r0,[r1,#0]
;;;294    
;;;295    	/* 设置MAC工作在全双工模式 */
;;;296    	if (conn & PHY_CON_SET_FULLD) 
00026c  f0160f02          TST      r6,#2
000270  d004              BEQ      |L2.636|
;;;297    	{
;;;298    		/* 使能全双工 */
;;;299    		ETH->MACCR |= MCR_DM;
000272  4608              MOV      r0,r1
000274  6800              LDR      r0,[r0,#0]
000276  f4406000          ORR      r0,r0,#0x800
00027a  6008              STR      r0,[r1,#0]
                  |L2.636|
;;;300    	}
;;;301    
;;;302    	/* 
;;;303    		通过位MCR_FES配置MAC通信速度
;;;304    		（1）0表示10Mbps
;;;305    		（2）1表示100Mbps
;;;306    	*/
;;;307    	if (conn & PHY_CON_SET_100M) 
00027c  f0160f01          TST      r6,#1
000280  d005              BEQ      |L2.654|
;;;308    	{
;;;309    		/* 配置为100Mbps */
;;;310    		ETH->MACCR |= MCR_FES;
000282  4835              LDR      r0,|L2.856|
000284  6800              LDR      r0,[r0,#0]
000286  f4404080          ORR      r0,r0,#0x4000
00028a  4933              LDR      r1,|L2.856|
00028c  6008              STR      r0,[r1,#0]
                  |L2.654|
;;;311    	}
;;;312    
;;;313    	/* MACFFR 以太网帧过滤寄存器，配置可接收所有MAC组播包，即MAC地址第一个字节的bit0 = 1 */
;;;314    	ETH->MACFFR = MFFR_HPF | MFFR_PAM;
00028e  f44f6082          MOV      r0,#0x410
000292  4931              LDR      r1,|L2.856|
000294  6048              STR      r0,[r1,#4]
;;;315    	
;;;316    	/* MACFCR 以太网流控制寄存器，ZQPD零时间片暂停禁止 */
;;;317    	ETH->MACFCR = MFCR_ZQPD;
000296  2080              MOVS     r0,#0x80
000298  6188              STR      r0,[r1,#0x18]
;;;318    
;;;319    	/* 设置以太网MAC地址寄存器 */
;;;320    	ETH->MACA0HR = ((U32)own_hw_adr[5] <<  8) | (U32)own_hw_adr[4];
00029a  486a              LDR      r0,|L2.1092|
00029c  7900              LDRB     r0,[r0,#4]  ; own_hw_adr
00029e  4969              LDR      r1,|L2.1092|
0002a0  7949              LDRB     r1,[r1,#5]  ; own_hw_adr
0002a2  ea402001          ORR      r0,r0,r1,LSL #8
0002a6  492c              LDR      r1,|L2.856|
0002a8  6408              STR      r0,[r1,#0x40]
;;;321    	ETH->MACA0LR = ((U32)own_hw_adr[3] << 24) | (U32)own_hw_adr[2] << 16 |
0002aa  4866              LDR      r0,|L2.1092|
0002ac  78c0              LDRB     r0,[r0,#3]  ; own_hw_adr
0002ae  0600              LSLS     r0,r0,#24
0002b0  4964              LDR      r1,|L2.1092|
0002b2  7889              LDRB     r1,[r1,#2]  ; own_hw_adr
0002b4  ea404001          ORR      r0,r0,r1,LSL #16
0002b8  4962              LDR      r1,|L2.1092|
0002ba  7849              LDRB     r1,[r1,#1]  ; own_hw_adr
0002bc  ea402001          ORR      r0,r0,r1,LSL #8
0002c0  4960              LDR      r1,|L2.1092|
0002c2  7809              LDRB     r1,[r1,#0]  ; own_hw_adr
0002c4  4308              ORRS     r0,r0,r1
0002c6  4924              LDR      r1,|L2.856|
0002c8  6448              STR      r0,[r1,#0x44]
;;;322    				   ((U32)own_hw_adr[1] <<  8) | (U32)own_hw_adr[0];
;;;323    
;;;324    	/* 初始化DMA发送和接收描述符 */
;;;325    	rx_descr_init ();
0002ca  f7fffffe          BL       rx_descr_init
;;;326    	tx_descr_init ();
0002ce  f7fffffe          BL       tx_descr_init
;;;327    
;;;328    	/* 
;;;329    	    刷新FIFO，启动DMA发送和接收功能
;;;330    		DMAOMR 工作模式寄存器
;;;331    		位20 DOMR_FTF：刷新发送 FIFO (Flush transmit FIFO)：
;;;332    		               该位置1时，发送FIFO控制器逻辑会复位为默认值，因此，TX FIFO中的所有数据均会
;;;333    			           丢失/刷新。刷新操作结束时该位在内部清零。此位清零之前不得对工作模式寄存器执
;;;334    			           行写操作。
;;;335    		位13 DOMR_ST：启动/停止发送 (Start/stop transmission)
;;;336    		              该位置1时，启动发送，DMA会检查当前位置的发送列表来查找待发送的帧。
;;;337    		位1  DOMR_SR：启动/停止接收 (Start/stop receive)
;;;338    		              该位置1时，启动接收，DMA尝试从接收列表中获取描述符并处理传入帧。
;;;339    	*/
;;;340    	ETH->DMAOMR = DOMR_FTF | DOMR_ST | DOMR_SR;
0002d2  485d              LDR      r0,|L2.1096|
0002d4  491f              LDR      r1,|L2.852|
0002d6  6188              STR      r0,[r1,#0x18]
;;;341    
;;;342    	/* 使能发送和接收 */
;;;343    	ETH->MACCR |= MCR_TE | MCR_RE;
0002d8  481f              LDR      r0,|L2.856|
0002da  6800              LDR      r0,[r0,#0]
0002dc  f040000c          ORR      r0,r0,#0xc
0002e0  491d              LDR      r1,|L2.856|
0002e2  6008              STR      r0,[r1,#0]
;;;344    
;;;345    	/* 复位所有MAC中断 */
;;;346    	ETH->DMASR  = 0xFFFFFFFF;
0002e4  f04f30ff          MOV      r0,#0xffffffff
0002e8  491a              LDR      r1,|L2.852|
0002ea  6148              STR      r0,[r1,#0x14]
;;;347    
;;;348    	/*  
;;;349    	    使能发送和接收中断
;;;350    		DMAIER 中断使能寄存器
;;;351    		位16 NISE：使能所有正常中断(Normal interrupt summary enable)
;;;352    		位15 AISE：使能所有异常中断(Abnormal interrupt summary enable)
;;;353    		位7 RBUIE：接收缓冲区不可用中断使能(Receive buffer unavailable interrupt enable)
;;;354    		           当该位和AISE位都置1后，可使能接收缓冲区不可用中断。该位清零时，会禁止接
;;;355    				   收缓冲区不可用中断。
;;;356    		位6   RIE：接收中断使能 (Receive interrupt enable)
;;;357    		           当该位和AISE都置1后，可使能接收中断。该位清零时，会禁止接收中断。
;;;358    	*/
;;;359    	ETH->DMAIER = ETH_DMAIER_NISE | ETH_DMAIER_AISE | ETH_DMAIER_RBUIE | ETH_DMAIER_RIE;
0002ec  4857              LDR      r0,|L2.1100|
0002ee  61c8              STR      r0,[r1,#0x1c]
;;;360    
;;;361    	/* 设置为最高优先级，仅调用NVIC->ISER设置的默认优先级也是最高优先级0 */
;;;362    	NVIC_SetPriority(ETH_IRQn, 0);
0002f0  203d              MOVS     r0,#0x3d
0002f2  2100              MOVS     r1,#0
0002f4  2800              CMP      r0,#0
0002f6  da07              BGE      |L2.776|
0002f8  070a              LSLS     r2,r1,#28
0002fa  0e17              LSRS     r7,r2,#24
0002fc  4a54              LDR      r2,|L2.1104|
0002fe  f000030f          AND      r3,r0,#0xf
000302  1f1b              SUBS     r3,r3,#4
000304  54d7              STRB     r7,[r2,r3]
000306  e003              B        |L2.784|
                  |L2.776|
000308  070a              LSLS     r2,r1,#28
00030a  0e13              LSRS     r3,r2,#24
00030c  4a51              LDR      r2,|L2.1108|
00030e  5413              STRB     r3,[r2,r0]
                  |L2.784|
000310  bf00              NOP      
;;;363    	
;;;364    	printf_eth("===============================================================\r\n");
000312  4812              LDR      r0,|L2.860|
000314  f7fffffe          BL       __2printf
;;;365    }
000318  e8bd81f0          POP      {r4-r8,pc}
;;;366    
                          ENDP

                  |L2.796|
                          DCD      0xe000e180
                  |L2.800|
                          DCD      0x40023844
                  |L2.804|
                          DCD      0x40013804
                  |L2.808|
                          DCD      0x1e000047
                  |L2.812|
                          DCD      0x40020000
                  |L2.816|
                          DCD      0x0003c03c
                  |L2.820|
                          DCD      0x0ffff00f
                  |L2.824|
                          DCD      0xb0000bb0
                  |L2.828|
                          DCD      0x40020800
                  |L2.832|
                          DCD      0xff00ff0f
                  |L2.836|
                          DCD      0x00bb00b0
                  |L2.840|
                          DCD      0x40021800
                  |L2.844|
                          DCD      0xf00f0fff
                  |L2.848|
                          DCD      0x0bb0b000
                  |L2.852|
                          DCD      0x40029000
                  |L2.856|
                          DCD      0x40028000
                  |L2.860|
                          DCD      ||.constdata||
                  |L2.864|
000360  cfc2c3e6          DCB      207,194,195,230,202,199,"DM9161/9162",181,196,211,178,188
000364  cac7444d
000368  39313631
00036c  2f393136
000370  32b5c4d3
000374  b2bc    
000376  feb3f5ca          DCB      254,179,245,202,188,187,175,163,186,"\r\n",0
00037a  bcbbafa3
00037e  ba0d0a00
000382  00                DCB      0
000383  00                DCB      0
                  |L2.900|
000384  312e2053          DCB      "1. Start PHY_ID_DM9161/9162 Init\r\n",0
000388  74617274
00038c  20504859
000390  5f49445f
000394  444d3931
000398  36312f39
00039c  31363220
0003a0  496e6974
0003a4  0d0a00  
0003a7  00                DCB      0
                  |L2.936|
0003a8  322e2052          DCB      "2. Reset Complete\r\n",0
0003ac  65736574
0003b0  20436f6d
0003b4  706c6574
0003b8  650d0a00
                  |L2.956|
0003bc  332e2041          DCB      "3. Auto-Negotiation Complete\r\n",0
0003c0  75746f2d
0003c4  4e65676f
0003c8  74696174
0003cc  696f6e20
0003d0  436f6d70
0003d4  6c657465
0003d8  0d0a00  
0003db  00                DCB      0
                  |L2.988|
0003dc  342e2043          DCB      "4. Connection Succeeded\r\n",0
0003e0  6f6e6e65
0003e4  6374696f
0003e8  6e205375
0003ec  63636565
0003f0  6465640d
0003f4  0a00    
0003f6  00                DCB      0
0003f7  00                DCB      0
                  |L2.1016|
                          DCD      g_ucEthLinkStatus
                  |L2.1020|
0003fc  352e2046          DCB      "5. Full-duplex connection\r\n",0
000400  756c6c2d
000404  6475706c
000408  65782063
00040c  6f6e6e65
000410  6374696f
000414  6e0d0a00
                  |L2.1048|
000418  362e2031          DCB      "6. 100Mbps Mode\r\n",0
00041c  30304d62
000420  7073204d
000424  6f64650d
000428  0a00    
00042a  00                DCB      0
00042b  00                DCB      0
                  |L2.1068|
00042c  342e2043          DCB      "4. Connection failed\r\n",0
000430  6f6e6e65
000434  6374696f
000438  6e206661
00043c  696c6564
000440  0d0a00  
000443  00                DCB      0
                  |L2.1092|
                          DCD      own_hw_adr
                  |L2.1096|
                          DCD      0x00102002
                  |L2.1100|
                          DCD      0x000180c0
                  |L2.1104|
                          DCD      0xe000ed18
                  |L2.1108|
                          DCD      0xe000e400

                          AREA ||i.int_disable_eth||, CODE, READONLY, ALIGN=2

                  int_disable_eth PROC
;;;387    */
;;;388    void int_disable_eth (void) 
000000  f04f5100          MOV      r1,#0x20000000
;;;389    {
;;;390    	NVIC->ICER[1] = 1 << 29;
000004  4801              LDR      r0,|L3.12|
000006  6001              STR      r1,[r0,#0]
;;;391    }
000008  4770              BX       lr
;;;392    
                          ENDP

00000a  0000              DCW      0x0000
                  |L3.12|
                          DCD      0xe000e184

                          AREA ||i.int_enable_eth||, CODE, READONLY, ALIGN=2

                  int_enable_eth PROC
;;;374    */
;;;375    void int_enable_eth (void) 
000000  f04f5000          MOV      r0,#0x20000000
;;;376    {
;;;377    	NVIC->ISER[1] = 1 << 29;
000004  4901              LDR      r1,|L4.12|
000006  6008              STR      r0,[r1,#0]
;;;378    }
000008  4770              BX       lr
;;;379    
                          ENDP

00000a  0000              DCW      0x0000
                  |L4.12|
                          DCD      0xe000e104

                          AREA ||i.read_PHY||, CODE, READONLY, ALIGN=2

                  read_PHY PROC
;;;721    */
;;;722    static U16 read_PHY (U32 PhyReg) 
000000  4601              MOV      r1,r0
;;;723    {
;;;724    	U32 tout;
;;;725    
;;;726    	/*
;;;727    	   MACMIIAR 以太网MAC MII 地址寄存器
;;;728           位 15:11 PA：PHY 地址 (PHY address)，对应这里的PHY_DEF_ADDR
;;;729    					该字段指示正在访问32个可能的PHY器件中的哪一个。	
;;;730    	   
;;;731    	   位 10:6  MR：MII寄存器 (MII register)，对应这里的PhyReg
;;;732    					这些位在所选的PHY器件中选择要访问的MII寄存器。
;;;733    	   位 1     MW：MII写(MII write)，对应这里的MMAR_MW
;;;734    	                此位置1是在告知PHY，将要启动一个使用MII数据寄存器的写操作。
;;;735    	                如果此位未置，则表示会启动一个读操作，将数据放入MII数据寄存器。
;;;736    	   位 0     MB：MII忙碌 (MII busy)，对应这里的MMAR_MB
;;;737    	                向ETH_MACMIIAR和ETH_MACMIIDR写入前，此位应读取逻辑0。向ETH_MACMIIAR写入过程中，此
;;;738    	                位也必须复位为0。在PHY寄存器访问过程中，此位由应用程序置1，指示读或写访问正在进行中。
;;;739    	                在对PHY进行写操作过程中，ETH_MACMIIDR（MII数据）应始终保持有效，直到MAC将此位清零。
;;;740    	                在对PHY进行读操作过程中，ETH_MACMIIDR始终无效，直到MAC将此位清零。在此位清零后，才
;;;741    					可以向ETH_MACMIIAR（MII地址）写入。
;;;742    	*/
;;;743    	ETH->MACMIIAR = PHY_DEF_ADDR << 11 | PhyReg << 6 | MMAR_MB;
000002  f44f6000          MOV      r0,#0x800
000006  ea401081          ORR      r0,r0,r1,LSL #6
00000a  1c40              ADDS     r0,r0,#1
00000c  4b09              LDR      r3,|L5.52|
00000e  6118              STR      r0,[r3,#0x10]
;;;744    
;;;745    	/* 等待操作完成，即等待MMAR_MB位被清零 */
;;;746    	tout = 0;
000010  2200              MOVS     r2,#0
;;;747    	for (tout = 0; tout < MII_RD_TOUT; tout++) 
000012  bf00              NOP      
000014  e006              B        |L5.36|
                  |L5.22|
;;;748    	{
;;;749    		if ((ETH->MACMIIAR & MMAR_MB) == 0) 
000016  4807              LDR      r0,|L5.52|
000018  6900              LDR      r0,[r0,#0x10]
00001a  f0100f01          TST      r0,#1
00001e  d100              BNE      |L5.34|
;;;750    		{
;;;751    			break;
000020  e003              B        |L5.42|
                  |L5.34|
000022  1c52              ADDS     r2,r2,#1              ;747
                  |L5.36|
000024  f5b22fa0          CMP      r2,#0x50000           ;747
000028  d3f5              BCC      |L5.22|
                  |L5.42|
00002a  bf00              NOP      
;;;752    		}
;;;753    	}
;;;754    	
;;;755    	/* 从 PHY 中读取16bit的数据值 */
;;;756    	return (ETH->MACMIIDR & MMDR_MD);
00002c  4801              LDR      r0,|L5.52|
00002e  6940              LDR      r0,[r0,#0x14]
000030  b280              UXTH     r0,r0
;;;757    }
000032  4770              BX       lr
;;;758    
                          ENDP

                  |L5.52|
                          DCD      0x40028000

                          AREA ||i.rx_descr_init||, CODE, READONLY, ALIGN=2

                  rx_descr_init PROC
;;;574    */
;;;575    static void rx_descr_init (void) 
000000  2200              MOVS     r2,#0
;;;576    {
;;;577    	U32 i,next;
;;;578    
;;;579    	/*
;;;580    	   1. RDES0：接收描述符字0，对应Rx_Desc[i].Stat
;;;581    	      位31 OWN：所有关系位 (Own bit)
;;;582    					该位置1时，指示描述符由MAC子系统的DMA所拥有。
;;;583    	                该位清零时，指示描述符由主机所拥有，即CPU。
;;;584    	                DMA在帧接收完成或此描述符的关联缓冲区已满时将该位清零。
;;;585    	
;;;586    	   2. RDES1：接收描述符字1，对应Rx_Desc[i].Ctrl
;;;587    	      位14   RCH： 链接的第二个地址 (Second address chained)
;;;588    					   该位置1时，表示描述符中的第二个地址是下一个描述符地址，而非第二个缓冲区地址。该
;;;589                           位置1时，RBS2(RDES1[28:16])为无关值。RDES1[15]比RDES1[14]优先处理。
;;;590    	      位12:0 RBS1：接收缓冲区1大小 (Receive buffer 1 size)
;;;591                           第一个数据缓冲区的大小以字节为单位。即使RDES2（缓冲区1地址指针）的值未对齐，缓
;;;592    	                   冲区大小也必须为4、8或16的倍数，具体取决于总线宽度32、64或128。如果缓冲区大小不
;;;593    	                   是4、8或16的倍数，这种情况的结果是未定义。如果该字段为0，则DMA会忽略该缓冲区并
;;;594    	                   使用缓冲区2或下一个描述符，具体取决于RCH（位14）的值。
;;;595    	
;;;596    	   3. RDES2：接收描述符字2，对应Rx_Desc[i].Addr
;;;597    	      位31:0 RBAP1/RTSL：接收缓冲区1地址指针/接收帧时间戳低位
;;;598    		                     Receive buffer 1 address pointer
;;;599                                 Receive frame time stamp low
;;;600    	
;;;601    	   4. RDES3：接收描述符字3，对应Rx_Desc[i].Next
;;;602    	      位31:0 RBAP2/RTSH：接收缓冲区2地址指针（下一个描述符地址）/ 接收帧时间戳高位
;;;603    		                     Receive buffer 2 address pointer (next descriptor address) 
;;;604    		                     Receive frame time stamp high
;;;605    	*/
;;;606    	RxBufIndex = 0;
000002  4b16              LDR      r3,|L6.92|
000004  701a              STRB     r2,[r3,#0]
;;;607    	
;;;608    	for (i = 0, next = 0; i < NUM_RX_BUF; i++) 
000006  2000              MOVS     r0,#0
000008  2100              MOVS     r1,#0
00000a  e021              B        |L6.80|
                  |L6.12|
;;;609    	{
;;;610    		if (++next == NUM_RX_BUF) next = 0;
00000c  1c4a              ADDS     r2,r1,#1
00000e  4611              MOV      r1,r2
000010  2a04              CMP      r2,#4
000012  d100              BNE      |L6.22|
000014  2100              MOVS     r1,#0
                  |L6.22|
;;;611    		Rx_Desc[i].Stat = DMA_RX_OWN;
000016  f04f4200          MOV      r2,#0x80000000
00001a  4b11              LDR      r3,|L6.96|
00001c  eb031300          ADD      r3,r3,r0,LSL #4
000020  601a              STR      r2,[r3,#0]
;;;612    		Rx_Desc[i].Ctrl = DMA_RX_RCH | ETH_BUF_SIZE;
000022  f44f428c          MOV      r2,#0x4600
000026  4b0e              LDR      r3,|L6.96|
000028  eb031300          ADD      r3,r3,r0,LSL #4
00002c  605a              STR      r2,[r3,#4]
;;;613    		Rx_Desc[i].Addr = (U32)&rx_buf[i];
00002e  eb000240          ADD      r2,r0,r0,LSL #1
000032  4b0c              LDR      r3,|L6.100|
000034  eb032242          ADD      r2,r3,r2,LSL #9
000038  4b09              LDR      r3,|L6.96|
00003a  eb031300          ADD      r3,r3,r0,LSL #4
00003e  609a              STR      r2,[r3,#8]
;;;614    		Rx_Desc[i].Next = (U32)&Rx_Desc[next];
000040  4a07              LDR      r2,|L6.96|
000042  eb021201          ADD      r2,r2,r1,LSL #4
000046  4b06              LDR      r3,|L6.96|
000048  eb031300          ADD      r3,r3,r0,LSL #4
00004c  60da              STR      r2,[r3,#0xc]
00004e  1c40              ADDS     r0,r0,#1              ;608
                  |L6.80|
000050  2804              CMP      r0,#4                 ;608
000052  d3db              BCC      |L6.12|
;;;615    	}
;;;616    	
;;;617    	/* 接收描述符列表地址寄存器指向接收描述符列表的起始处 */
;;;618    	ETH->DMARDLAR = (U32)&Rx_Desc[0];
000054  4a02              LDR      r2,|L6.96|
000056  4b04              LDR      r3,|L6.104|
000058  60da              STR      r2,[r3,#0xc]
;;;619    }
00005a  4770              BX       lr
;;;620    
                          ENDP

                  |L6.92|
                          DCD      RxBufIndex
                  |L6.96|
                          DCD      Rx_Desc
                  |L6.100|
                          DCD      rx_buf
                  |L6.104|
                          DCD      0x40029000

                          AREA ||i.send_frame||, CODE, READONLY, ALIGN=2

                  send_frame PROC
;;;400    */
;;;401    void send_frame (OS_FRAME *frame) 
000000  b570              PUSH     {r4-r6,lr}
;;;402    {
000002  4601              MOV      r1,r0
;;;403    	U32 *sp,*dp;
;;;404    	U32 i,j;
;;;405    
;;;406    	j = TxBufIndex;
000004  4d1a              LDR      r5,|L7.112|
000006  7828              LDRB     r0,[r5,#0]  ; TxBufIndex
;;;407    	
;;;408    	/* 等待上一帧数据发送完成 */
;;;409    	while (Tx_Desc[j].CtrlStat & DMA_TX_OWN);
000008  bf00              NOP      
                  |L7.10|
00000a  4d1a              LDR      r5,|L7.116|
00000c  eb051500          ADD      r5,r5,r0,LSL #4
000010  682d              LDR      r5,[r5,#0]
000012  f0154f00          TST      r5,#0x80000000
000016  d1f8              BNE      |L7.10|
;;;410    
;;;411    	sp = (U32 *)&frame->data[0];
000018  1d0a              ADDS     r2,r1,#4
;;;412    	dp = (U32 *)(Tx_Desc[j].Addr & ~3);
00001a  4d16              LDR      r5,|L7.116|
00001c  eb051500          ADD      r5,r5,r0,LSL #4
000020  68ad              LDR      r5,[r5,#8]
000022  f0250303          BIC      r3,r5,#3
;;;413    
;;;414    	/* 复制要发送的数据到DMA发送描述符中 */
;;;415    	for (i = (frame->length + 3) >> 2; i; i--) 
000026  880d              LDRH     r5,[r1,#0]
000028  1ced              ADDS     r5,r5,#3
00002a  10ac              ASRS     r4,r5,#2
00002c  e002              B        |L7.52|
                  |L7.46|
;;;416    	{
;;;417    		*dp++ = *sp++;
00002e  ca20              LDM      r2!,{r5}
000030  c320              STM      r3!,{r5}
000032  1e64              SUBS     r4,r4,#1              ;415
                  |L7.52|
000034  2c00              CMP      r4,#0                 ;415
000036  d1fa              BNE      |L7.46|
;;;418    	}
;;;419    	
;;;420    	/* 设置数据帧大小 */
;;;421    	Tx_Desc[j].Size      = frame->length;
000038  880d              LDRH     r5,[r1,#0]
00003a  4e0e              LDR      r6,|L7.116|
00003c  eb061600          ADD      r6,r6,r0,LSL #4
000040  6075              STR      r5,[r6,#4]
;;;422    	
;;;423    	/* 发送描述符由DMA控制发送 */
;;;424    	Tx_Desc[j].CtrlStat |= DMA_TX_OWN;
000042  4d0c              LDR      r5,|L7.116|
000044  eb051500          ADD      r5,r5,r0,LSL #4
000048  682d              LDR      r5,[r5,#0]
00004a  f0454500          ORR      r5,r5,#0x80000000
00004e  4e09              LDR      r6,|L7.116|
000050  eb061600          ADD      r6,r6,r0,LSL #4
000054  6035              STR      r5,[r6,#0]
;;;425    	
;;;426    	if (++j == NUM_TX_BUF) j = 0;
000056  1c45              ADDS     r5,r0,#1
000058  4628              MOV      r0,r5
00005a  2d02              CMP      r5,#2
00005c  d100              BNE      |L7.96|
00005e  2000              MOVS     r0,#0
                  |L7.96|
;;;427    	TxBufIndex = j;
000060  4e03              LDR      r6,|L7.112|
000062  7030              STRB     r0,[r6,#0]
;;;428    	
;;;429    	/* 开始帧传输 */
;;;430    	/* 
;;;431    	   DMASR 以太网 DMA 状态寄存器
;;;432    	   向ETH_DMASR寄存器[16:0]中的（未保留）位写入1会将其清零，写入 0 则不起作用。
;;;433    	   位1 TPSS：发送过程停止状态 (Transmit process stopped status)
;;;434                     当发送停止时，此位置 1。
;;;435    	*/
;;;436    	ETH->DMASR   = DSR_TPSS;
000064  2502              MOVS     r5,#2
000066  4e04              LDR      r6,|L7.120|
000068  6175              STR      r5,[r6,#0x14]
;;;437    	
;;;438    	/*
;;;439    	   DMATPDR 以太网DMA发送轮询请求寄存器
;;;440           应用程序使用此寄存器来指示DMA轮询发送描述符列表。
;;;441           位 31:0 TPD：发送轮询请求(Transmit poll demand)
;;;442                        向这些位写入任何值时，DMA都会读取ETH_DMACHTDR寄存器指向的当前描述符。如果
;;;443                        该描述符不可用（由CPU所有），则发送会返回到挂起状态，并将ETH_DMASR寄存器位2
;;;444                        进行置位。如果该描述符可用，则发送会继续进行。	   
;;;445    	*/
;;;446    	ETH->DMATPDR = 0;
00006a  2500              MOVS     r5,#0
00006c  6075              STR      r5,[r6,#4]
;;;447    }
00006e  bd70              POP      {r4-r6,pc}
;;;448    
                          ENDP

                  |L7.112|
                          DCD      TxBufIndex
                  |L7.116|
                          DCD      Tx_Desc
                  |L7.120|
                          DCD      0x40029000

                          AREA ||i.tx_descr_init||, CODE, READONLY, ALIGN=2

                  tx_descr_init PROC
;;;628    */
;;;629    static void tx_descr_init (void) 
000000  2200              MOVS     r2,#0
;;;630    {
;;;631    	U32 i,next;
;;;632    
;;;633    	/*
;;;634    	   1. TDES0：发送描述符字0，对应Tx_Desc[i].CtrlStat
;;;635    	      位29 LS ：末段 (Last segment)
;;;636                        该位置1时，指示缓冲区中包含帧的末段。
;;;637    	      位28 FS ：首段 (First segment)
;;;638                        该位置1时，指示缓冲区中包含帧的首段
;;;639              位20 TCH：链接的第二个地址 (Second address chained)
;;;640                        该位置1时，表示描述符中的第二个地址是下一个描述符地址，而非第二个缓冲区地址。
;;;641                        TDES0[20]置1时，TBS2(TDES1[28:16])为无关值。TDES0[21]比TDES0[20]优先处理。
;;;642    	
;;;643    	   2. TDES1：发送描述符字1，对应Tx_Desc[i].Size
;;;644    	
;;;645    	   3. TDES2：发送描述符字2，对应Tx_Desc[i].Addr
;;;646    	      位31:0 TBAP1：发送缓冲区1地址指针/发送帧时间戳低位 
;;;647    	                    Transmit buffer 1 address pointer / Transmitframe time stamp low
;;;648    	
;;;649    	   4. TDES3：发送描述符字3，对应Tx_Desc[i].Next
;;;650    	      位 1:0 TBAP2：发送缓冲区2地址指针（下一个描述符地址）/ 发送帧时间戳高位
;;;651         		            Transmit buffer 2 address pointer (Next descriptor address) 
;;;652    						Transmit frame time stamp high
;;;653    	*/
;;;654    	TxBufIndex = 0;
000002  4b13              LDR      r3,|L8.80|
000004  701a              STRB     r2,[r3,#0]
;;;655    	for (i = 0, next = 0; i < NUM_TX_BUF; i++) 
000006  2000              MOVS     r0,#0
000008  2100              MOVS     r1,#0
00000a  e01a              B        |L8.66|
                  |L8.12|
;;;656    	{
;;;657    		if (++next == NUM_TX_BUF) next = 0;
00000c  1c4a              ADDS     r2,r1,#1
00000e  4611              MOV      r1,r2
000010  2a02              CMP      r2,#2
000012  d100              BNE      |L8.22|
000014  2100              MOVS     r1,#0
                  |L8.22|
;;;658    		Tx_Desc[i].CtrlStat = DMA_TX_TCH | DMA_TX_LS | DMA_TX_FS;
000016  4a0f              LDR      r2,|L8.84|
000018  4b0f              LDR      r3,|L8.88|
00001a  eb031300          ADD      r3,r3,r0,LSL #4
00001e  601a              STR      r2,[r3,#0]
;;;659    		Tx_Desc[i].Addr     = (U32)&tx_buf[i];
000020  eb000240          ADD      r2,r0,r0,LSL #1
000024  4b0d              LDR      r3,|L8.92|
000026  eb032242          ADD      r2,r3,r2,LSL #9
00002a  4b0b              LDR      r3,|L8.88|
00002c  eb031300          ADD      r3,r3,r0,LSL #4
000030  609a              STR      r2,[r3,#8]
;;;660    		Tx_Desc[i].Next     = (U32)&Tx_Desc[next];
000032  4a09              LDR      r2,|L8.88|
000034  eb021201          ADD      r2,r2,r1,LSL #4
000038  4b07              LDR      r3,|L8.88|
00003a  eb031300          ADD      r3,r3,r0,LSL #4
00003e  60da              STR      r2,[r3,#0xc]
000040  1c40              ADDS     r0,r0,#1              ;655
                  |L8.66|
000042  2802              CMP      r0,#2                 ;655
000044  d3e2              BCC      |L8.12|
;;;661    	}
;;;662    	
;;;663    	/* 发送描述符列表地址寄存器指向发送描述符列表的起始处 */
;;;664    	ETH->DMATDLAR = (U32)&Tx_Desc[0];
000046  4a04              LDR      r2,|L8.88|
000048  4b05              LDR      r3,|L8.96|
00004a  611a              STR      r2,[r3,#0x10]
;;;665    }
00004c  4770              BX       lr
;;;666    
                          ENDP

00004e  0000              DCW      0x0000
                  |L8.80|
                          DCD      TxBufIndex
                  |L8.84|
                          DCD      0x30100000
                  |L8.88|
                          DCD      Tx_Desc
                  |L8.92|
                          DCD      tx_buf
                  |L8.96|
                          DCD      0x40029000

                          AREA ||i.write_PHY||, CODE, READONLY, ALIGN=2

                  write_PHY PROC
;;;676    */
;;;677    static void write_PHY (U32 PhyReg, U16 Value)
000000  b510              PUSH     {r4,lr}
;;;678    {
;;;679    	U32 tout;
;;;680    
;;;681    	/* 数据寄存器，存入要写入PHY的16位数据 */
;;;682    	ETH->MACMIIDR = Value;
000002  4b0b              LDR      r3,|L9.48|
000004  6159              STR      r1,[r3,#0x14]
;;;683    
;;;684    	/*
;;;685    	   MACMIIAR 以太网MAC MII 地址寄存器
;;;686           位 15:11 PA：PHY 地址 (PHY address)，对应这里的PHY_DEF_ADDR
;;;687    					该字段指示正在访问32个可能的PHY器件中的哪一个。	
;;;688    	   
;;;689    	   位 10:6  MR：MII寄存器 (MII register)，对应这里的PhyReg
;;;690    					这些位在所选的PHY器件中选择要访问的MII寄存器。
;;;691    	   位 1     MW：MII写(MII write)，对应这里的MMAR_MW
;;;692    	                此位置1是在告知PHY，将要启动一个使用MII数据寄存器的写操作。
;;;693    	                如果此位未置，则表示会启动一个读操作，将数据放入MII数据寄存器。
;;;694    	   位 0     MB：MII忙碌 (MII busy)，对应这里的MMAR_MB
;;;695    	                向ETH_MACMIIAR和ETH_MACMIIDR写入前，此位应读取逻辑0。向ETH_MACMIIAR写入过程中，此
;;;696    	                位也必须复位为0。在PHY寄存器访问过程中，此位由应用程序置1，指示读或写访问正在进行中。
;;;697    	                在对PHY进行写操作过程中，ETH_MACMIIDR（MII数据）应始终保持有效，直到MAC将此位清零。
;;;698    	                在对PHY进行读操作过程中，ETH_MACMIIDR始终无效，直到MAC将此位清零。在此位清零后，才
;;;699    					可以向ETH_MACMIIAR（MII地址）写入。
;;;700    	*/
;;;701    	ETH->MACMIIAR = PHY_DEF_ADDR << 11 | PhyReg << 6 | MMAR_MW | MMAR_MB;
000006  14db              ASRS     r3,r3,#19
000008  ea431380          ORR      r3,r3,r0,LSL #6
00000c  1cdb              ADDS     r3,r3,#3
00000e  4c08              LDR      r4,|L9.48|
000010  6123              STR      r3,[r4,#0x10]
;;;702    
;;;703    	/* 等待操作完成，即等待MMAR_MB位被清零 */
;;;704    	tout = 0;
000012  2200              MOVS     r2,#0
;;;705    	for (tout = 0; tout < MII_WR_TOUT; tout++) 
000014  bf00              NOP      
000016  e006              B        |L9.38|
                  |L9.24|
;;;706    	{
;;;707    		if ((ETH->MACMIIAR & MMAR_MB) == 0) 
000018  4b05              LDR      r3,|L9.48|
00001a  691b              LDR      r3,[r3,#0x10]
00001c  f0130f01          TST      r3,#1
000020  d100              BNE      |L9.36|
;;;708    		{
;;;709    			break;
000022  e003              B        |L9.44|
                  |L9.36|
000024  1c52              ADDS     r2,r2,#1              ;705
                  |L9.38|
000026  f5b22fa0          CMP      r2,#0x50000           ;705
00002a  d3f5              BCC      |L9.24|
                  |L9.44|
00002c  bf00              NOP      
;;;710    		}
;;;711    	}
;;;712    }
00002e  bd10              POP      {r4,pc}
;;;713    
                          ENDP

                  |L9.48|
                          DCD      0x40028000

                          AREA ||.bss||, DATA, NOINIT, ALIGN=2

                  Rx_Desc
                          %        64
                  Tx_Desc
                          %        32
                  rx_buf
                          %        6144
                  tx_buf
                          %        3072

                          AREA ||.constdata||, DATA, READONLY, ALIGN=2

000000  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000004  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000008  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
00000c  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000010  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000014  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000018  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
00001c  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000020  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000024  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000028  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
00002c  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000030  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000034  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
000038  3d3d3d3d          DCB      0x3d,0x3d,0x3d,0x3d
00003c  3d3d3d0d          DCB      0x3d,0x3d,0x3d,0x0d
000040  0a000000          DCB      0x0a,0x00,0x00,0x00

                          AREA ||.data||, DATA, ALIGN=0

                  g_ucEthLinkStatus
000000  00                DCB      0x00
                  TxBufIndex
000001  00                DCB      0x00
                  RxBufIndex
000002  00                DCB      0x00

;*** Start embedded assembler ***

#line 1 "..\\..\\RL-ARM\\Driver\\ETH_STM32F4xx.c"
	AREA ||.rev16_text||, CODE, READONLY
	THUMB
	EXPORT |__asm___15_ETH_STM32F4xx_c_814deff3____REV16|
#line 129 "..\\..\\Libraries\\CMSIS\\Include\\core_cmInstr.h"
|__asm___15_ETH_STM32F4xx_c_814deff3____REV16| PROC
#line 130

 rev16 r0, r0
 bx lr
	ENDP
	AREA ||.revsh_text||, CODE, READONLY
	THUMB
	EXPORT |__asm___15_ETH_STM32F4xx_c_814deff3____REVSH|
#line 144
|__asm___15_ETH_STM32F4xx_c_814deff3____REVSH| PROC
#line 145

 revsh r0, r0
 bx lr
	ENDP

;*** End   embedded assembler ***
