TimeQuest Timing Analyzer report for Ex10
Fri Dec 11 14:45:33 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'clk_div:top_clk_div|clkout'
 14. Slow 1200mV 85C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'clk_div:top_clk_div|clkout'
 17. Slow 1200mV 85C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Setup: 'clk_div:top_clk_div|clkout'
 36. Slow 1200mV 0C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'
 37. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 38. Slow 1200mV 0C Model Hold: 'clk_div:top_clk_div|clkout'
 39. Slow 1200mV 0C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 56. Fast 1200mV 0C Model Setup: 'clk_div:top_clk_div|clkout'
 57. Fast 1200mV 0C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'
 58. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 59. Fast 1200mV 0C Model Hold: 'clk_div:top_clk_div|clkout'
 60. Fast 1200mV 0C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Progagation Delay
 77. Minimum Progagation Delay
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Slow Corner Signal Integrity Metrics
 81. Fast Corner Signal Integrity Metrics
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Ex10                                                               ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C16F484C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk_div:top_clk_div|clkout   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:top_clk_div|clkout }   ;
; CLOCK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                     ;
; spi2dac:top_spi2dac|clk_1MHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi2dac:top_spi2dac|clk_1MHz } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 309.41 MHz ; 250.0 MHz       ; CLOCK_50                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 359.71 MHz ; 315.06 MHz      ; clk_div:top_clk_div|clkout   ; limit due to minimum period restriction (tmin)                ;
; 505.82 MHz ; 500.0 MHz       ; spi2dac:top_spi2dac|clk_1MHz ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -2.232 ; -52.063       ;
; clk_div:top_clk_div|clkout   ; -1.780 ; -24.940       ;
; spi2dac:top_spi2dac|clk_1MHz ; -1.212 ; -18.001       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.014 ; -0.014        ;
; clk_div:top_clk_div|clkout   ; 0.336  ; 0.000         ;
; spi2dac:top_spi2dac|clk_1MHz ; 0.374  ; 0.000         ;
+------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -38.000       ;
; clk_div:top_clk_div|clkout   ; -2.174 ; -46.088       ;
; spi2dac:top_spi2dac|clk_1MHz ; -1.000 ; -21.000       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.232 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.166      ;
; -2.232 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.166      ;
; -2.232 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.166      ;
; -2.232 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.166      ;
; -2.232 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.166      ;
; -2.232 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.166      ;
; -2.232 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.166      ;
; -2.232 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.166      ;
; -2.230 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.164      ;
; -2.230 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.164      ;
; -2.230 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.164      ;
; -2.230 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.164      ;
; -2.230 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.164      ;
; -2.230 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.164      ;
; -2.230 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.164      ;
; -2.230 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.164      ;
; -2.218 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.788      ;
; -2.218 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.788      ;
; -2.218 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.788      ;
; -2.218 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.788      ;
; -2.218 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.788      ;
; -2.218 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.788      ;
; -2.218 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.788      ;
; -2.218 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.788      ;
; -2.157 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.092      ;
; -2.157 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.092      ;
; -2.157 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.092      ;
; -2.157 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.092      ;
; -2.157 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.092      ;
; -2.157 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.092      ;
; -2.157 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.092      ;
; -2.157 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.092      ;
; -2.121 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.691      ;
; -2.121 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.691      ;
; -2.121 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.691      ;
; -2.121 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.691      ;
; -2.121 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.691      ;
; -2.121 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.691      ;
; -2.121 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.691      ;
; -2.121 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.425     ; 2.691      ;
; -2.121 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.056      ;
; -2.121 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.056      ;
; -2.121 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.056      ;
; -2.121 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.056      ;
; -2.121 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.056      ;
; -2.121 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.056      ;
; -2.121 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.056      ;
; -2.121 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.056      ;
; -2.120 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.054      ;
; -2.120 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.054      ;
; -2.110 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.110 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.044      ;
; -2.102 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.037      ;
; -2.102 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.037      ;
; -2.102 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.037      ;
; -2.102 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.037      ;
; -2.102 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.037      ;
; -2.102 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.037      ;
; -2.102 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.037      ;
; -2.102 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.037      ;
; -2.062 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.996      ;
; -2.062 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.996      ;
; -2.062 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.996      ;
; -2.062 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.996      ;
; -2.062 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.996      ;
; -2.062 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.996      ;
; -2.062 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.996      ;
; -2.062 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.996      ;
; -1.998 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.933      ;
; -1.998 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.933      ;
; -1.998 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.933      ;
; -1.998 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.933      ;
; -1.998 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.933      ;
; -1.998 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.933      ;
; -1.998 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.933      ;
; -1.998 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 2.933      ;
; -1.994 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.927      ;
; -1.992 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 2.925      ;
; -1.980 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.426     ; 2.549      ;
; -1.973 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.907      ;
; -1.973 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.907      ;
; -1.951 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 2.885      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.780 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.093     ; 2.616      ;
; -1.779 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.092     ; 2.616      ;
; -1.779 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.092     ; 2.616      ;
; -1.779 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.092     ; 2.616      ;
; -1.779 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.092     ; 2.616      ;
; -1.779 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.092     ; 2.616      ;
; -1.779 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.092     ; 2.616      ;
; -1.779 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.092     ; 2.616      ;
; -1.779 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.092     ; 2.616      ;
; -1.779 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.092     ; 2.616      ;
; -0.931 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.865      ;
; -0.931 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.865      ;
; -0.925 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.859      ;
; -0.882 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.816      ;
; -0.851 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.785      ;
; -0.840 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.774      ;
; -0.834 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.768      ;
; -0.816 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.750      ;
; -0.815 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.749      ;
; -0.815 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.749      ;
; -0.809 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.743      ;
; -0.787 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.721      ;
; -0.766 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.700      ;
; -0.756 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.690      ;
; -0.750 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.684      ;
; -0.736 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.670      ;
; -0.735 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.669      ;
; -0.725 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.659      ;
; -0.724 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.658      ;
; -0.719 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.653      ;
; -0.718 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.652      ;
; -0.700 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.634      ;
; -0.699 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.633      ;
; -0.699 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.633      ;
; -0.693 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.627      ;
; -0.671 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.605      ;
; -0.654 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.588      ;
; -0.650 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.584      ;
; -0.620 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.554      ;
; -0.619 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.553      ;
; -0.609 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.543      ;
; -0.608 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.542      ;
; -0.603 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.537      ;
; -0.602 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.536      ;
; -0.601 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.535      ;
; -0.584 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.518      ;
; -0.583 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.517      ;
; -0.583 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.517      ;
; -0.577 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.511      ;
; -0.527 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.461      ;
; -0.504 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.438      ;
; -0.503 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.437      ;
; -0.485 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.419      ;
; -0.468 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.402      ;
; -0.467 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.401      ;
; -0.311 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.596      ;
; -0.236 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.170      ;
; -0.223 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.157      ;
; -0.223 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.157      ;
; -0.206 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.255      ; 1.489      ;
; -0.089 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.023      ;
; -0.088 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.022      ;
; -0.079 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.013      ;
; -0.071 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.005      ;
; -0.063 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.997      ;
; -0.052 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.986      ;
; -0.050 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.335      ;
; -0.038 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.972      ;
; -0.011 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.296      ;
; 0.000  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.285      ;
; 0.010  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.275      ;
; 0.034  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.251      ;
; 0.094  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.840      ;
; 0.101  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.833      ;
; 0.101  ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.833      ;
; 0.106  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.828      ;
; 0.107  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.827      ;
; 0.125  ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.809      ;
; 0.218  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.255      ; 1.065      ;
; 0.231  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.255      ; 1.052      ;
; 0.231  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.255      ; 1.052      ;
; 0.245  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.689      ;
; 0.246  ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.688      ;
; 0.247  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.687      ;
; 0.248  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 0.686      ;
; 0.250  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.035      ;
; 0.250  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.255      ; 1.033      ;
; 0.255  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.255      ; 1.028      ;
; 0.261  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.255      ; 1.022      ;
; 0.262  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.023      ;
; 0.273  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 1.012      ;
; 0.274  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.255      ; 1.009      ;
; 0.278  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.255      ; 1.005      ;
; 0.285  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.255      ; 0.998      ;
; 0.298  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.257      ; 0.987      ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.212 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.703     ; 1.504      ;
; -1.193 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.703     ; 1.485      ;
; -1.178 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.702     ; 1.471      ;
; -0.977 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.911      ;
; -0.977 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.911      ;
; -0.977 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.911      ;
; -0.977 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.911      ;
; -0.977 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.911      ;
; -0.967 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.901      ;
; -0.967 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.901      ;
; -0.967 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.901      ;
; -0.967 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.901      ;
; -0.967 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.901      ;
; -0.952 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.703     ; 1.244      ;
; -0.934 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.703     ; 1.226      ;
; -0.933 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.703     ; 1.225      ;
; -0.928 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.703     ; 1.220      ;
; -0.921 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.703     ; 1.213      ;
; -0.903 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.703     ; 1.195      ;
; -0.808 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.742      ;
; -0.808 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.742      ;
; -0.808 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.742      ;
; -0.808 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.742      ;
; -0.808 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.742      ;
; -0.710 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.644      ;
; -0.710 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.644      ;
; -0.710 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.644      ;
; -0.710 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.644      ;
; -0.710 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.644      ;
; -0.634 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.568      ;
; -0.632 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.566      ;
; -0.624 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.558      ;
; -0.622 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.556      ;
; -0.622 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.556      ;
; -0.622 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.556      ;
; -0.622 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.556      ;
; -0.622 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.556      ;
; -0.622 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.556      ;
; -0.591 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.703     ; 0.883      ;
; -0.586 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.520      ;
; -0.586 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.520      ;
; -0.583 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.517      ;
; -0.581 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.515      ;
; -0.563 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.497      ;
; -0.562 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.496      ;
; -0.558 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.492      ;
; -0.555 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.489      ;
; -0.555 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.489      ;
; -0.551 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.485      ;
; -0.551 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.485      ;
; -0.551 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.485      ;
; -0.508 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.436      ;
; -0.508 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.436      ;
; -0.508 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.436      ;
; -0.508 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.436      ;
; -0.508 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.436      ;
; -0.465 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.399      ;
; -0.463 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.397      ;
; -0.437 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.371      ;
; -0.398 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.332      ;
; -0.373 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.301      ;
; -0.367 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.301      ;
; -0.365 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 1.299      ;
; -0.362 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.290      ;
; -0.355 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.283      ;
; -0.346 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.274      ;
; -0.335 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.263      ;
; -0.249 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.177      ;
; -0.246 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.174      ;
; -0.243 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.171      ;
; -0.243 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.171      ;
; -0.235 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.163      ;
; -0.231 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.159      ;
; -0.229 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.157      ;
; -0.222 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.150      ;
; -0.202 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 1.130      ;
; -0.182 ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 1.117      ;
; -0.181 ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 1.116      ;
; -0.057 ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.992      ;
; -0.053 ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.988      ;
; -0.053 ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.988      ;
; -0.053 ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.988      ;
; -0.051 ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.986      ;
; -0.033 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.967      ;
; -0.019 ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.954      ;
; 0.079  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.057     ; 0.849      ;
; 0.108  ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.827      ;
; 0.110  ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.825      ;
; 0.213  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.061     ; 0.721      ;
; 0.247  ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.688      ;
; 0.248  ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.687      ;
; 0.249  ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.060     ; 0.686      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                 ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.014 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.400      ; 2.772      ;
; 0.004  ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 2.404      ; 2.794      ;
; 0.065  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.400      ; 2.851      ;
; 0.183  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.400      ; 2.969      ;
; 0.360  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.577      ;
; 0.360  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.577      ;
; 0.389  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.057      ; 0.633      ;
; 0.390  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.057      ; 0.634      ;
; 0.472  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.425      ; 1.054      ;
; 0.483  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.064      ;
; 0.484  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.065      ;
; 0.484  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.425      ; 1.066      ;
; 0.489  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.425      ; 1.071      ;
; 0.489  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.070      ;
; 0.499  ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.400      ; 2.785      ;
; 0.507  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.725      ;
; 0.507  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.725      ;
; 0.519  ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; -0.500       ; 2.404      ; 2.809      ;
; 0.544  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.776      ;
; 0.544  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.776      ;
; 0.545  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.777      ;
; 0.545  ; clk_div:top_clk_div|count[17]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.777      ;
; 0.550  ; clk_div:top_clk_div|count[20]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.782      ;
; 0.557  ; clk_div:top_clk_div|count[11]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.789      ;
; 0.558  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[1]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.776      ;
; 0.558  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[14]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.776      ;
; 0.560  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.778      ;
; 0.561  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.779      ;
; 0.562  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.780      ;
; 0.563  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.781      ;
; 0.563  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.781      ;
; 0.564  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.782      ;
; 0.568  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.785      ;
; 0.572  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[7]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.791      ;
; 0.581  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.425      ; 1.163      ;
; 0.583  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.164      ;
; 0.586  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.804      ;
; 0.589  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[0]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.807      ;
; 0.590  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.808      ;
; 0.593  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.174      ;
; 0.594  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.425      ; 1.176      ;
; 0.595  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.176      ;
; 0.596  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.177      ;
; 0.598  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.425      ; 1.180      ;
; 0.600  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.817      ;
; 0.601  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.182      ;
; 0.601  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.182      ;
; 0.608  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.825      ;
; 0.610  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.400      ; 2.896      ;
; 0.616  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.057      ; 0.860      ;
; 0.681  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|dac_start              ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.057      ; 0.925      ;
; 0.694  ; clk_div:top_clk_div|count[9]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.075      ; 0.926      ;
; 0.694  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.275      ;
; 0.694  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.400      ; 2.980      ;
; 0.695  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.425      ; 1.277      ;
; 0.695  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.276      ;
; 0.699  ; clk_div:top_clk_div|count[21]              ; clk_div:top_clk_div|count[21]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.917      ;
; 0.700  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[13]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.918      ;
; 0.703  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.426      ; 1.286      ;
; 0.706  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.287      ;
; 0.708  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.289      ;
; 0.708  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.425      ; 1.290      ;
; 0.710  ; spi2dac:top_spi2dac|ctr[2]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.928      ;
; 0.711  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.292      ;
; 0.713  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.294      ;
; 0.713  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.294      ;
; 0.715  ; clk_div:top_clk_div|count[12]              ; clk_div:top_clk_div|count[12]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.933      ;
; 0.722  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.303      ;
; 0.729  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.946      ;
; 0.755  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.972      ;
; 0.775  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 0.992      ;
; 0.789  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.060      ; 1.006      ;
; 0.805  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.386      ;
; 0.806  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.387      ;
; 0.807  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.388      ;
; 0.810  ; spi2dac:top_spi2dac|ctr[1]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.028      ;
; 0.816  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.426      ; 1.399      ;
; 0.821  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.426      ; 1.404      ;
; 0.823  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.404      ;
; 0.825  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.406      ;
; 0.830  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.064      ;
; 0.832  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.064      ;
; 0.833  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.051      ;
; 0.833  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.425      ; 1.415      ;
; 0.834  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.052      ;
; 0.834  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.066      ;
; 0.834  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.424      ; 1.415      ;
; 0.835  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.053      ;
; 0.835  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.067      ;
; 0.846  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; spi2dac:top_spi2dac|ctr[2]                 ; spi2dac:top_spi2dac|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.064      ;
; 0.848  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; spi2dac:top_spi2dac|ctr[2]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.066      ;
; 0.850  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.068      ;
; 0.850  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.068      ;
; 0.850  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.068      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.336 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.377      ; 0.900      ;
; 0.339 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.378      ; 0.904      ;
; 0.339 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.377      ; 0.903      ;
; 0.350 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.377      ; 0.914      ;
; 0.357 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.378      ; 0.922      ;
; 0.361 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.378      ; 0.926      ;
; 0.361 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.377      ; 0.925      ;
; 0.363 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.377      ; 0.927      ;
; 0.366 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.377      ; 0.930      ;
; 0.374 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.594      ;
; 0.377 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.378      ; 0.942      ;
; 0.377 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.377      ; 0.941      ;
; 0.386 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.377      ; 0.950      ;
; 0.388 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.377      ; 0.952      ;
; 0.480 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.698      ;
; 0.481 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.699      ;
; 0.506 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.724      ;
; 0.522 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.740      ;
; 0.527 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.745      ;
; 0.528 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.746      ;
; 0.572 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.791      ;
; 0.583 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.801      ;
; 0.591 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.809      ;
; 0.591 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.378      ; 1.156      ;
; 0.595 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.813      ;
; 0.596 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.814      ;
; 0.598 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.378      ; 1.163      ;
; 0.611 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.378      ; 1.176      ;
; 0.617 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.378      ; 1.182      ;
; 0.636 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.854      ;
; 0.654 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.378      ; 1.219      ;
; 0.749 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.967      ;
; 0.752 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.970      ;
; 0.753 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 0.971      ;
; 0.827 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.377      ; 1.391      ;
; 0.846 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.064      ;
; 0.861 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.082      ;
; 0.867 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.085      ;
; 0.868 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.086      ;
; 0.880 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.098      ;
; 0.882 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.100      ;
; 0.896 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.378      ; 1.461      ;
; 0.956 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.174      ;
; 0.958 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.176      ;
; 0.973 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.191      ;
; 0.974 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.192      ;
; 0.975 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.193      ;
; 0.976 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.194      ;
; 0.977 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.195      ;
; 0.978 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.196      ;
; 0.979 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.197      ;
; 0.980 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.198      ;
; 0.992 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.210      ;
; 1.027 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.245      ;
; 1.038 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.256      ;
; 1.040 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.258      ;
; 1.041 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.259      ;
; 1.068 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.286      ;
; 1.070 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.288      ;
; 1.085 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.303      ;
; 1.086 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.304      ;
; 1.087 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.305      ;
; 1.088 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.306      ;
; 1.089 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.307      ;
; 1.090 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.308      ;
; 1.091 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.309      ;
; 1.137 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.355      ;
; 1.150 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.368      ;
; 1.152 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.370      ;
; 1.180 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.398      ;
; 1.182 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.400      ;
; 1.197 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.415      ;
; 1.198 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.416      ;
; 1.199 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.417      ;
; 1.201 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.419      ;
; 1.262 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.480      ;
; 1.292 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.510      ;
; 1.309 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.061      ; 1.527      ;
; 2.327 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.028      ; 2.514      ;
; 2.328 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.027      ; 2.514      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.374 ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.591      ;
; 0.375 ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.592      ;
; 0.376 ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.593      ;
; 0.393 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.611      ;
; 0.394 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.612      ;
; 0.425 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.141      ; 0.753      ;
; 0.480 ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.697      ;
; 0.482 ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.699      ;
; 0.554 ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.771      ;
; 0.555 ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.772      ;
; 0.556 ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.773      ;
; 0.557 ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.774      ;
; 0.557 ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.774      ;
; 0.559 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.777      ;
; 0.562 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.780      ;
; 0.564 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.782      ;
; 0.578 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.796      ;
; 0.601 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 0.819      ;
; 0.619 ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.836      ;
; 0.648 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 0.975      ;
; 0.650 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 0.977      ;
; 0.658 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 0.985      ;
; 0.662 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 0.989      ;
; 0.663 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 0.990      ;
; 0.667 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 0.994      ;
; 0.669 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 0.996      ;
; 0.673 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 1.000      ;
; 0.674 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 1.001      ;
; 0.697 ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.914      ;
; 0.698 ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.915      ;
; 0.740 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 1.067      ;
; 0.753 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 1.080      ;
; 0.754 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 1.081      ;
; 0.774 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 1.101      ;
; 0.786 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.140      ; 1.113      ;
; 0.834 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.052      ;
; 0.836 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.054      ;
; 0.848 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.066      ;
; 0.850 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.071      ;
; 0.939 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.157      ;
; 0.940 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.158      ;
; 0.944 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.162      ;
; 0.946 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.164      ;
; 0.960 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.178      ;
; 0.962 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.180      ;
; 0.995 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.141      ; 1.323      ;
; 0.995 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.141      ; 1.323      ;
; 0.995 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.141      ; 1.323      ;
; 0.995 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.141      ; 1.323      ;
; 0.995 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.141      ; 1.323      ;
; 0.997 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.214      ;
; 0.999 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.216      ;
; 1.041 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.259      ;
; 1.042 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.260      ;
; 1.066 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.283      ;
; 1.076 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.293      ;
; 1.077 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.294      ;
; 1.099 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.316      ;
; 1.101 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.318      ;
; 1.102 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.319      ;
; 1.102 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.319      ;
; 1.102 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.319      ;
; 1.102 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.319      ;
; 1.103 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.320      ;
; 1.103 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.320      ;
; 1.103 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 1.320      ;
; 1.119 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.463     ; 0.833      ;
; 1.181 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.399      ;
; 1.181 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.399      ;
; 1.181 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.399      ;
; 1.181 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.399      ;
; 1.202 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.420      ;
; 1.202 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.420      ;
; 1.203 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.421      ;
; 1.203 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.421      ;
; 1.398 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.463     ; 1.112      ;
; 1.402 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.620      ;
; 1.402 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.620      ;
; 1.423 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.463     ; 1.137      ;
; 1.428 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.463     ; 1.142      ;
; 1.429 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.463     ; 1.143      ;
; 1.432 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.463     ; 1.146      ;
; 1.446 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.463     ; 1.160      ;
; 1.563 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.781      ;
; 1.563 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.781      ;
; 1.563 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.781      ;
; 1.563 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.061      ; 1.781      ;
; 1.641 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.463     ; 1.355      ;
; 1.655 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.463     ; 1.369      ;
; 1.680 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.461     ; 1.396      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                         ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[11]|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[17]|clk                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[20]|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[10]|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[6]|clk                   ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[8]|clk                   ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[9]|clk                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|clk_1MHz|clk                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[0]|clk                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[1]|clk                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[2]|clk                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[3]|clk                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|ctr[4]|clk                     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|clkout|clk                     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[0]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[12]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[13]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[14]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[15]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[16]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[18]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[19]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[1]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[21]|clk                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[2]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[3]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[4]|clk                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[5]|clk                   ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'                                                                                                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.181  ; 0.411        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.182  ; 0.412        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.185  ; 0.415        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.185  ; 0.415        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.185  ; 0.415        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.185  ; 0.415        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.185  ; 0.415        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.185  ; 0.415        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.185  ; 0.415        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.185  ; 0.415        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.185  ; 0.415        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.186  ; 0.416        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.338  ; 0.568        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.342  ; 0.572        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.342  ; 0.572        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[0]|clk                                                                                      ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[1]|clk                                                                                      ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[2]|clk                                                                                      ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[3]|clk                                                                                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_cs|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_ld|clk                ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[14]|clk         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[15]|clk         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[6]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[7]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[8]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[9]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[0]|clk              ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[1]|clk              ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[2]|clk              ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[3]|clk              ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[4]|clk              ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[14]|clk         ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[15]|clk         ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; 3.155 ; 3.592 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; 3.155 ; 3.486 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; 3.033 ; 3.592 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; 2.895 ; 3.242 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; 2.632 ; 3.159 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; 2.885 ; 3.193 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; 2.809 ; 3.352 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; 2.930 ; 3.234 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; 2.695 ; 3.259 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; 3.084 ; 3.439 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; 2.278 ; 2.763 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; -1.423 ; -1.879 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; -1.685 ; -2.149 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; -1.698 ; -2.172 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; -1.532 ; -2.026 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; -1.423 ; -1.879 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; -1.633 ; -2.086 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; -1.704 ; -2.175 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; -1.787 ; -2.237 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; -1.708 ; -2.187 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; -2.048 ; -2.556 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; -1.733 ; -2.204 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 6.018 ; 6.057 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 5.882 ; 5.915 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 5.875 ; 5.905 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 6.615 ; 6.722 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.850 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 5.848 ; 5.888 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 5.719 ; 5.749 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 5.714 ; 5.741 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 6.355 ; 3.806 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.775 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0_D[0]   ; 10.785 ; 10.706 ; 11.293 ; 11.214 ;
; SW[0]      ; HEX0_D[1]   ; 10.785 ; 10.737 ; 11.293 ; 11.245 ;
; SW[0]      ; HEX0_D[2]   ; 11.116 ; 11.042 ; 11.624 ; 11.550 ;
; SW[0]      ; HEX0_D[3]   ; 11.074 ; 11.044 ; 11.582 ; 11.552 ;
; SW[0]      ; HEX0_D[4]   ; 11.080 ; 11.013 ; 11.588 ; 11.521 ;
; SW[0]      ; HEX0_D[5]   ; 11.089 ; 11.011 ; 11.597 ; 11.519 ;
; SW[0]      ; HEX0_D[6]   ; 11.013 ; 11.070 ; 11.521 ; 11.578 ;
; SW[0]      ; HEX1_D[0]   ; 11.046 ; 10.990 ; 11.554 ; 11.498 ;
; SW[0]      ; HEX1_D[1]   ; 11.034 ; 11.015 ; 11.542 ; 11.523 ;
; SW[0]      ; HEX1_D[2]   ; 11.086 ; 11.010 ; 11.594 ; 11.518 ;
; SW[0]      ; HEX1_D[3]   ; 11.058 ; 10.993 ; 11.566 ; 11.501 ;
; SW[0]      ; HEX1_D[4]   ; 11.037 ; 10.978 ; 11.545 ; 11.486 ;
; SW[0]      ; HEX1_D[5]   ; 11.549 ; 11.471 ; 12.057 ; 11.979 ;
; SW[0]      ; HEX1_D[6]   ; 11.291 ; 11.356 ; 11.799 ; 11.864 ;
; SW[0]      ; HEX2_D[0]   ; 11.936 ; 11.863 ; 12.444 ; 12.371 ;
; SW[0]      ; HEX2_D[1]   ; 11.742 ; 11.714 ; 12.250 ; 12.222 ;
; SW[0]      ; HEX2_D[2]   ; 11.884 ; 11.822 ; 12.392 ; 12.330 ;
; SW[0]      ; HEX2_D[3]   ; 11.725 ; 11.663 ; 12.233 ; 12.171 ;
; SW[0]      ; HEX2_D[4]   ; 11.775 ; 11.711 ; 12.283 ; 12.219 ;
; SW[0]      ; HEX2_D[5]   ; 11.789 ; 11.711 ; 12.297 ; 12.219 ;
; SW[0]      ; HEX2_D[6]   ; 12.035 ; 12.111 ; 12.543 ; 12.619 ;
; SW[0]      ; HEX3_D[0]   ; 12.091 ; 12.024 ; 12.599 ; 12.532 ;
; SW[0]      ; HEX3_D[2]   ; 12.074 ; 12.040 ; 12.582 ; 12.548 ;
; SW[0]      ; HEX3_D[3]   ; 12.106 ; 12.043 ; 12.614 ; 12.551 ;
; SW[0]      ; HEX3_D[4]   ; 11.370 ; 11.261 ; 11.878 ; 11.769 ;
; SW[0]      ; HEX3_D[5]   ; 12.283 ; 12.201 ; 12.791 ; 12.709 ;
; SW[0]      ; HEX3_D[6]   ; 11.411 ; 11.633 ; 11.919 ; 12.141 ;
; SW[1]      ; HEX0_D[0]   ; 10.155 ; 10.076 ; 10.580 ; 10.501 ;
; SW[1]      ; HEX0_D[1]   ; 10.155 ; 10.107 ; 10.580 ; 10.532 ;
; SW[1]      ; HEX0_D[2]   ; 10.486 ; 10.412 ; 10.911 ; 10.837 ;
; SW[1]      ; HEX0_D[3]   ; 10.444 ; 10.414 ; 10.869 ; 10.839 ;
; SW[1]      ; HEX0_D[4]   ; 10.450 ; 10.383 ; 10.875 ; 10.808 ;
; SW[1]      ; HEX0_D[5]   ; 10.459 ; 10.381 ; 10.884 ; 10.806 ;
; SW[1]      ; HEX0_D[6]   ; 10.383 ; 10.440 ; 10.808 ; 10.865 ;
; SW[1]      ; HEX1_D[0]   ; 10.416 ; 10.360 ; 10.841 ; 10.785 ;
; SW[1]      ; HEX1_D[1]   ; 10.404 ; 10.385 ; 10.829 ; 10.810 ;
; SW[1]      ; HEX1_D[2]   ; 10.456 ; 10.380 ; 10.881 ; 10.805 ;
; SW[1]      ; HEX1_D[3]   ; 10.428 ; 10.363 ; 10.853 ; 10.788 ;
; SW[1]      ; HEX1_D[4]   ; 10.407 ; 10.348 ; 10.832 ; 10.773 ;
; SW[1]      ; HEX1_D[5]   ; 10.919 ; 10.841 ; 11.344 ; 11.266 ;
; SW[1]      ; HEX1_D[6]   ; 10.661 ; 10.726 ; 11.086 ; 11.151 ;
; SW[1]      ; HEX2_D[0]   ; 11.306 ; 11.233 ; 11.731 ; 11.658 ;
; SW[1]      ; HEX2_D[1]   ; 11.112 ; 11.084 ; 11.537 ; 11.509 ;
; SW[1]      ; HEX2_D[2]   ; 11.254 ; 11.192 ; 11.679 ; 11.617 ;
; SW[1]      ; HEX2_D[3]   ; 11.095 ; 11.033 ; 11.520 ; 11.458 ;
; SW[1]      ; HEX2_D[4]   ; 11.145 ; 11.081 ; 11.570 ; 11.506 ;
; SW[1]      ; HEX2_D[5]   ; 11.159 ; 11.081 ; 11.584 ; 11.506 ;
; SW[1]      ; HEX2_D[6]   ; 11.405 ; 11.481 ; 11.830 ; 11.906 ;
; SW[1]      ; HEX3_D[0]   ; 11.461 ; 11.394 ; 11.886 ; 11.819 ;
; SW[1]      ; HEX3_D[2]   ; 11.444 ; 11.410 ; 11.869 ; 11.835 ;
; SW[1]      ; HEX3_D[3]   ; 11.476 ; 11.413 ; 11.901 ; 11.838 ;
; SW[1]      ; HEX3_D[4]   ; 10.740 ; 10.631 ; 11.165 ; 11.056 ;
; SW[1]      ; HEX3_D[5]   ; 11.653 ; 11.571 ; 12.078 ; 11.996 ;
; SW[1]      ; HEX3_D[6]   ; 10.781 ; 11.003 ; 11.206 ; 11.428 ;
; SW[2]      ; HEX0_D[0]   ; 10.430 ; 10.351 ; 10.937 ; 10.858 ;
; SW[2]      ; HEX0_D[1]   ; 10.430 ; 10.382 ; 10.937 ; 10.889 ;
; SW[2]      ; HEX0_D[2]   ; 10.761 ; 10.687 ; 11.268 ; 11.194 ;
; SW[2]      ; HEX0_D[3]   ; 10.719 ; 10.689 ; 11.226 ; 11.196 ;
; SW[2]      ; HEX0_D[4]   ; 10.725 ; 10.658 ; 11.232 ; 11.165 ;
; SW[2]      ; HEX0_D[5]   ; 10.734 ; 10.656 ; 11.241 ; 11.163 ;
; SW[2]      ; HEX0_D[6]   ; 10.658 ; 10.715 ; 11.165 ; 11.222 ;
; SW[2]      ; HEX1_D[0]   ; 10.691 ; 10.635 ; 11.198 ; 11.142 ;
; SW[2]      ; HEX1_D[1]   ; 10.679 ; 10.660 ; 11.186 ; 11.167 ;
; SW[2]      ; HEX1_D[2]   ; 10.731 ; 10.655 ; 11.238 ; 11.162 ;
; SW[2]      ; HEX1_D[3]   ; 10.703 ; 10.638 ; 11.210 ; 11.145 ;
; SW[2]      ; HEX1_D[4]   ; 10.682 ; 10.623 ; 11.189 ; 11.130 ;
; SW[2]      ; HEX1_D[5]   ; 11.194 ; 11.116 ; 11.701 ; 11.623 ;
; SW[2]      ; HEX1_D[6]   ; 10.936 ; 11.001 ; 11.443 ; 11.508 ;
; SW[2]      ; HEX2_D[0]   ; 11.581 ; 11.508 ; 12.088 ; 12.015 ;
; SW[2]      ; HEX2_D[1]   ; 11.387 ; 11.359 ; 11.894 ; 11.866 ;
; SW[2]      ; HEX2_D[2]   ; 11.529 ; 11.467 ; 12.036 ; 11.974 ;
; SW[2]      ; HEX2_D[3]   ; 11.370 ; 11.308 ; 11.877 ; 11.815 ;
; SW[2]      ; HEX2_D[4]   ; 11.420 ; 11.356 ; 11.927 ; 11.863 ;
; SW[2]      ; HEX2_D[5]   ; 11.434 ; 11.356 ; 11.941 ; 11.863 ;
; SW[2]      ; HEX2_D[6]   ; 11.680 ; 11.756 ; 12.187 ; 12.263 ;
; SW[2]      ; HEX3_D[0]   ; 11.736 ; 11.669 ; 12.243 ; 12.176 ;
; SW[2]      ; HEX3_D[2]   ; 11.719 ; 11.685 ; 12.226 ; 12.192 ;
; SW[2]      ; HEX3_D[3]   ; 11.751 ; 11.688 ; 12.258 ; 12.195 ;
; SW[2]      ; HEX3_D[4]   ; 11.015 ; 10.906 ; 11.522 ; 11.413 ;
; SW[2]      ; HEX3_D[5]   ; 11.928 ; 11.846 ; 12.435 ; 12.353 ;
; SW[2]      ; HEX3_D[6]   ; 11.056 ; 11.278 ; 11.563 ; 11.785 ;
; SW[3]      ; HEX0_D[0]   ; 10.524 ; 10.445 ; 10.976 ; 10.897 ;
; SW[3]      ; HEX0_D[1]   ; 10.524 ; 10.476 ; 10.976 ; 10.928 ;
; SW[3]      ; HEX0_D[2]   ; 10.855 ; 10.781 ; 11.307 ; 11.233 ;
; SW[3]      ; HEX0_D[3]   ; 10.813 ; 10.783 ; 11.265 ; 11.235 ;
; SW[3]      ; HEX0_D[4]   ; 10.819 ; 10.752 ; 11.271 ; 11.204 ;
; SW[3]      ; HEX0_D[5]   ; 10.828 ; 10.750 ; 11.280 ; 11.202 ;
; SW[3]      ; HEX0_D[6]   ; 10.752 ; 10.809 ; 11.204 ; 11.261 ;
; SW[3]      ; HEX1_D[0]   ; 10.785 ; 10.729 ; 11.237 ; 11.181 ;
; SW[3]      ; HEX1_D[1]   ; 10.773 ; 10.754 ; 11.225 ; 11.206 ;
; SW[3]      ; HEX1_D[2]   ; 10.825 ; 10.749 ; 11.277 ; 11.201 ;
; SW[3]      ; HEX1_D[3]   ; 10.797 ; 10.732 ; 11.249 ; 11.184 ;
; SW[3]      ; HEX1_D[4]   ; 10.776 ; 10.717 ; 11.228 ; 11.169 ;
; SW[3]      ; HEX1_D[5]   ; 11.288 ; 11.210 ; 11.740 ; 11.662 ;
; SW[3]      ; HEX1_D[6]   ; 11.030 ; 11.095 ; 11.482 ; 11.547 ;
; SW[3]      ; HEX2_D[0]   ; 11.675 ; 11.602 ; 12.127 ; 12.054 ;
; SW[3]      ; HEX2_D[1]   ; 11.481 ; 11.453 ; 11.933 ; 11.905 ;
; SW[3]      ; HEX2_D[2]   ; 11.623 ; 11.561 ; 12.075 ; 12.013 ;
; SW[3]      ; HEX2_D[3]   ; 11.464 ; 11.402 ; 11.916 ; 11.854 ;
; SW[3]      ; HEX2_D[4]   ; 11.514 ; 11.450 ; 11.966 ; 11.902 ;
; SW[3]      ; HEX2_D[5]   ; 11.528 ; 11.450 ; 11.980 ; 11.902 ;
; SW[3]      ; HEX2_D[6]   ; 11.774 ; 11.850 ; 12.226 ; 12.302 ;
; SW[3]      ; HEX3_D[0]   ; 11.830 ; 11.763 ; 12.282 ; 12.215 ;
; SW[3]      ; HEX3_D[2]   ; 11.813 ; 11.779 ; 12.265 ; 12.231 ;
; SW[3]      ; HEX3_D[3]   ; 11.845 ; 11.782 ; 12.297 ; 12.234 ;
; SW[3]      ; HEX3_D[4]   ; 11.109 ; 11.000 ; 11.561 ; 11.452 ;
; SW[3]      ; HEX3_D[5]   ; 12.022 ; 11.940 ; 12.474 ; 12.392 ;
; SW[3]      ; HEX3_D[6]   ; 11.150 ; 11.372 ; 11.602 ; 11.824 ;
; SW[4]      ; HEX0_D[0]   ; 9.628  ; 9.549  ; 10.065 ; 9.986  ;
; SW[4]      ; HEX0_D[1]   ; 9.628  ; 9.580  ; 10.065 ; 10.017 ;
; SW[4]      ; HEX0_D[2]   ; 9.959  ; 9.885  ; 10.396 ; 10.322 ;
; SW[4]      ; HEX0_D[3]   ; 9.917  ; 9.887  ; 10.354 ; 10.324 ;
; SW[4]      ; HEX0_D[4]   ; 9.923  ; 9.856  ; 10.360 ; 10.293 ;
; SW[4]      ; HEX0_D[5]   ; 9.932  ; 9.854  ; 10.369 ; 10.291 ;
; SW[4]      ; HEX0_D[6]   ; 9.856  ; 9.913  ; 10.293 ; 10.350 ;
; SW[4]      ; HEX1_D[0]   ; 10.723 ; 10.667 ; 11.157 ; 11.101 ;
; SW[4]      ; HEX1_D[1]   ; 10.711 ; 10.692 ; 11.145 ; 11.126 ;
; SW[4]      ; HEX1_D[2]   ; 10.763 ; 10.687 ; 11.197 ; 11.121 ;
; SW[4]      ; HEX1_D[3]   ; 10.735 ; 10.670 ; 11.169 ; 11.104 ;
; SW[4]      ; HEX1_D[4]   ; 10.714 ; 10.655 ; 11.148 ; 11.089 ;
; SW[4]      ; HEX1_D[5]   ; 11.226 ; 11.148 ; 11.660 ; 11.582 ;
; SW[4]      ; HEX1_D[6]   ; 10.968 ; 11.033 ; 11.402 ; 11.467 ;
; SW[4]      ; HEX2_D[0]   ; 11.630 ; 11.557 ; 12.058 ; 11.985 ;
; SW[4]      ; HEX2_D[1]   ; 11.436 ; 11.401 ; 11.864 ; 11.832 ;
; SW[4]      ; HEX2_D[2]   ; 11.571 ; 11.509 ; 12.002 ; 11.940 ;
; SW[4]      ; HEX2_D[3]   ; 11.419 ; 11.357 ; 11.847 ; 11.785 ;
; SW[4]      ; HEX2_D[4]   ; 11.469 ; 11.405 ; 11.897 ; 11.833 ;
; SW[4]      ; HEX2_D[5]   ; 11.476 ; 11.398 ; 11.907 ; 11.829 ;
; SW[4]      ; HEX2_D[6]   ; 11.722 ; 11.805 ; 12.153 ; 12.233 ;
; SW[4]      ; HEX3_D[0]   ; 11.785 ; 11.718 ; 12.216 ; 12.149 ;
; SW[4]      ; HEX3_D[2]   ; 11.768 ; 11.734 ; 12.199 ; 12.165 ;
; SW[4]      ; HEX3_D[3]   ; 11.800 ; 11.737 ; 12.231 ; 12.168 ;
; SW[4]      ; HEX3_D[4]   ; 11.064 ; 10.955 ; 11.495 ; 11.386 ;
; SW[4]      ; HEX3_D[5]   ; 11.977 ; 11.895 ; 12.408 ; 12.326 ;
; SW[4]      ; HEX3_D[6]   ; 11.105 ; 11.327 ; 11.536 ; 11.755 ;
; SW[5]      ; HEX0_D[0]   ; 9.789  ; 9.710  ; 10.476 ; 10.397 ;
; SW[5]      ; HEX0_D[1]   ; 9.789  ; 9.741  ; 10.476 ; 10.428 ;
; SW[5]      ; HEX0_D[2]   ; 10.120 ; 10.046 ; 10.807 ; 10.733 ;
; SW[5]      ; HEX0_D[3]   ; 10.078 ; 10.048 ; 10.765 ; 10.735 ;
; SW[5]      ; HEX0_D[4]   ; 10.084 ; 10.017 ; 10.771 ; 10.704 ;
; SW[5]      ; HEX0_D[5]   ; 10.093 ; 10.015 ; 10.780 ; 10.702 ;
; SW[5]      ; HEX0_D[6]   ; 10.017 ; 10.074 ; 10.704 ; 10.761 ;
; SW[5]      ; HEX1_D[0]   ; 10.844 ; 10.788 ; 11.276 ; 11.217 ;
; SW[5]      ; HEX1_D[1]   ; 10.832 ; 10.813 ; 11.280 ; 11.227 ;
; SW[5]      ; HEX1_D[2]   ; 10.884 ; 10.808 ; 11.298 ; 11.222 ;
; SW[5]      ; HEX1_D[3]   ; 10.856 ; 10.791 ; 11.280 ; 11.215 ;
; SW[5]      ; HEX1_D[4]   ; 10.835 ; 10.776 ; 11.249 ; 11.190 ;
; SW[5]      ; HEX1_D[5]   ; 11.347 ; 11.269 ; 11.761 ; 11.685 ;
; SW[5]      ; HEX1_D[6]   ; 11.089 ; 11.154 ; 11.515 ; 11.589 ;
; SW[5]      ; HEX2_D[0]   ; 11.752 ; 11.679 ; 12.202 ; 12.129 ;
; SW[5]      ; HEX2_D[1]   ; 11.558 ; 11.523 ; 12.008 ; 11.973 ;
; SW[5]      ; HEX2_D[2]   ; 11.693 ; 11.631 ; 12.143 ; 12.081 ;
; SW[5]      ; HEX2_D[3]   ; 11.541 ; 11.479 ; 11.991 ; 11.929 ;
; SW[5]      ; HEX2_D[4]   ; 11.591 ; 11.527 ; 12.041 ; 11.977 ;
; SW[5]      ; HEX2_D[5]   ; 11.598 ; 11.520 ; 12.048 ; 11.970 ;
; SW[5]      ; HEX2_D[6]   ; 11.844 ; 11.927 ; 12.294 ; 12.377 ;
; SW[5]      ; HEX3_D[0]   ; 11.907 ; 11.840 ; 12.357 ; 12.290 ;
; SW[5]      ; HEX3_D[2]   ; 11.890 ; 11.856 ; 12.340 ; 12.306 ;
; SW[5]      ; HEX3_D[3]   ; 11.922 ; 11.859 ; 12.372 ; 12.309 ;
; SW[5]      ; HEX3_D[4]   ; 11.186 ; 11.077 ; 11.636 ; 11.527 ;
; SW[5]      ; HEX3_D[5]   ; 12.099 ; 12.017 ; 12.549 ; 12.467 ;
; SW[5]      ; HEX3_D[6]   ; 11.227 ; 11.449 ; 11.677 ; 11.899 ;
; SW[6]      ; HEX0_D[0]   ; 9.795  ; 9.716  ; 10.256 ; 10.177 ;
; SW[6]      ; HEX0_D[1]   ; 9.795  ; 9.747  ; 10.256 ; 10.208 ;
; SW[6]      ; HEX0_D[2]   ; 10.126 ; 10.052 ; 10.587 ; 10.513 ;
; SW[6]      ; HEX0_D[3]   ; 10.084 ; 10.054 ; 10.545 ; 10.515 ;
; SW[6]      ; HEX0_D[4]   ; 10.090 ; 10.023 ; 10.551 ; 10.484 ;
; SW[6]      ; HEX0_D[5]   ; 10.099 ; 10.021 ; 10.560 ; 10.482 ;
; SW[6]      ; HEX0_D[6]   ; 10.023 ; 10.080 ; 10.484 ; 10.541 ;
; SW[6]      ; HEX1_D[0]   ; 10.868 ; 10.809 ; 11.340 ; 11.284 ;
; SW[6]      ; HEX1_D[1]   ; 10.872 ; 10.820 ; 11.328 ; 11.309 ;
; SW[6]      ; HEX1_D[2]   ; 10.891 ; 10.815 ; 11.380 ; 11.304 ;
; SW[6]      ; HEX1_D[3]   ; 10.872 ; 10.807 ; 11.352 ; 11.287 ;
; SW[6]      ; HEX1_D[4]   ; 10.842 ; 10.783 ; 11.331 ; 11.272 ;
; SW[6]      ; HEX1_D[5]   ; 11.354 ; 11.277 ; 11.843 ; 11.765 ;
; SW[6]      ; HEX1_D[6]   ; 11.107 ; 11.181 ; 11.585 ; 11.650 ;
; SW[6]      ; HEX2_D[0]   ; 11.794 ; 11.721 ; 12.242 ; 12.169 ;
; SW[6]      ; HEX2_D[1]   ; 11.600 ; 11.565 ; 12.048 ; 12.015 ;
; SW[6]      ; HEX2_D[2]   ; 11.735 ; 11.673 ; 12.185 ; 12.123 ;
; SW[6]      ; HEX2_D[3]   ; 11.583 ; 11.521 ; 12.031 ; 11.969 ;
; SW[6]      ; HEX2_D[4]   ; 11.633 ; 11.569 ; 12.081 ; 12.017 ;
; SW[6]      ; HEX2_D[5]   ; 11.640 ; 11.562 ; 12.090 ; 12.012 ;
; SW[6]      ; HEX2_D[6]   ; 11.886 ; 11.969 ; 12.336 ; 12.417 ;
; SW[6]      ; HEX3_D[0]   ; 11.949 ; 11.882 ; 12.399 ; 12.332 ;
; SW[6]      ; HEX3_D[2]   ; 11.932 ; 11.898 ; 12.382 ; 12.348 ;
; SW[6]      ; HEX3_D[3]   ; 11.964 ; 11.901 ; 12.414 ; 12.351 ;
; SW[6]      ; HEX3_D[4]   ; 11.228 ; 11.119 ; 11.678 ; 11.569 ;
; SW[6]      ; HEX3_D[5]   ; 12.141 ; 12.059 ; 12.591 ; 12.509 ;
; SW[6]      ; HEX3_D[6]   ; 11.269 ; 11.491 ; 11.719 ; 11.939 ;
; SW[7]      ; HEX0_D[0]   ; 9.736  ; 9.657  ; 10.403 ; 10.324 ;
; SW[7]      ; HEX0_D[1]   ; 9.736  ; 9.688  ; 10.403 ; 10.355 ;
; SW[7]      ; HEX0_D[2]   ; 10.067 ; 9.993  ; 10.734 ; 10.660 ;
; SW[7]      ; HEX0_D[3]   ; 10.025 ; 9.995  ; 10.692 ; 10.662 ;
; SW[7]      ; HEX0_D[4]   ; 10.031 ; 9.964  ; 10.698 ; 10.631 ;
; SW[7]      ; HEX0_D[5]   ; 10.040 ; 9.962  ; 10.707 ; 10.629 ;
; SW[7]      ; HEX0_D[6]   ; 9.964  ; 10.021 ; 10.631 ; 10.688 ;
; SW[7]      ; HEX1_D[0]   ; 11.013 ; 10.954 ; 11.443 ; 11.384 ;
; SW[7]      ; HEX1_D[1]   ; 11.017 ; 10.958 ; 11.447 ; 11.388 ;
; SW[7]      ; HEX1_D[2]   ; 11.023 ; 10.955 ; 11.453 ; 11.385 ;
; SW[7]      ; HEX1_D[3]   ; 11.017 ; 10.952 ; 11.447 ; 11.382 ;
; SW[7]      ; HEX1_D[4]   ; 10.985 ; 10.927 ; 11.415 ; 11.357 ;
; SW[7]      ; HEX1_D[5]   ; 11.484 ; 11.422 ; 11.914 ; 11.852 ;
; SW[7]      ; HEX1_D[6]   ; 11.252 ; 11.326 ; 11.682 ; 11.756 ;
; SW[7]      ; HEX2_D[0]   ; 11.939 ; 11.866 ; 12.369 ; 12.296 ;
; SW[7]      ; HEX2_D[1]   ; 11.745 ; 11.710 ; 12.175 ; 12.140 ;
; SW[7]      ; HEX2_D[2]   ; 11.880 ; 11.818 ; 12.310 ; 12.248 ;
; SW[7]      ; HEX2_D[3]   ; 11.728 ; 11.666 ; 12.158 ; 12.096 ;
; SW[7]      ; HEX2_D[4]   ; 11.778 ; 11.714 ; 12.208 ; 12.144 ;
; SW[7]      ; HEX2_D[5]   ; 11.785 ; 11.707 ; 12.215 ; 12.137 ;
; SW[7]      ; HEX2_D[6]   ; 12.031 ; 12.114 ; 12.461 ; 12.544 ;
; SW[7]      ; HEX3_D[0]   ; 12.094 ; 12.027 ; 12.524 ; 12.457 ;
; SW[7]      ; HEX3_D[2]   ; 12.077 ; 12.043 ; 12.507 ; 12.473 ;
; SW[7]      ; HEX3_D[3]   ; 12.109 ; 12.046 ; 12.539 ; 12.476 ;
; SW[7]      ; HEX3_D[4]   ; 11.373 ; 11.264 ; 11.803 ; 11.694 ;
; SW[7]      ; HEX3_D[5]   ; 12.286 ; 12.204 ; 12.716 ; 12.634 ;
; SW[7]      ; HEX3_D[6]   ; 11.414 ; 11.636 ; 11.844 ; 12.066 ;
; SW[8]      ; HEX0_D[0]   ; 8.231  ; 8.152  ; 8.505  ; 8.413  ;
; SW[8]      ; HEX0_D[1]   ; 8.231  ; 8.183  ; 8.505  ; 8.457  ;
; SW[8]      ; HEX0_D[2]   ; 8.562  ; 8.488  ; 8.836  ; 8.716  ;
; SW[8]      ; HEX0_D[3]   ; 8.520  ; 8.490  ; 8.761  ; 8.764  ;
; SW[8]      ; HEX0_D[4]   ; 8.526  ; 8.459  ; 8.800  ; 8.687  ;
; SW[8]      ; HEX0_D[5]   ; 8.535  ; 8.457  ; 8.809  ; 8.685  ;
; SW[8]      ; HEX0_D[6]   ; 8.459  ; 8.516  ; 8.733  ; 8.747  ;
; SW[8]      ; HEX1_D[0]   ; 8.437  ; 8.367  ; 8.823  ; 8.767  ;
; SW[8]      ; HEX1_D[1]   ; 8.428  ; 8.392  ; 8.811  ; 8.792  ;
; SW[8]      ; HEX1_D[2]   ; 8.463  ; 8.372  ; 8.863  ; 8.787  ;
; SW[8]      ; HEX1_D[3]   ; 8.435  ; 8.364  ; 8.835  ; 8.770  ;
; SW[8]      ; HEX1_D[4]   ; 8.423  ; 8.355  ; 8.814  ; 8.755  ;
; SW[8]      ; HEX1_D[5]   ; 8.926  ; 8.833  ; 9.326  ; 9.248  ;
; SW[8]      ; HEX1_D[6]   ; 8.668  ; 8.737  ; 9.068  ; 9.133  ;
; SW[8]      ; HEX2_D[0]   ; 9.528  ; 9.477  ; 9.976  ; 9.925  ;
; SW[8]      ; HEX2_D[1]   ; 9.362  ; 9.341  ; 9.810  ; 9.789  ;
; SW[8]      ; HEX2_D[2]   ; 9.511  ; 9.449  ; 9.959  ; 9.897  ;
; SW[8]      ; HEX2_D[3]   ; 9.351  ; 9.278  ; 9.799  ; 9.726  ;
; SW[8]      ; HEX2_D[4]   ; 9.379  ; 9.327  ; 9.827  ; 9.775  ;
; SW[8]      ; HEX2_D[5]   ; 9.416  ; 9.338  ; 9.864  ; 9.786  ;
; SW[8]      ; HEX2_D[6]   ; 9.662  ; 9.732  ; 10.110 ; 10.180 ;
; SW[8]      ; HEX3_D[0]   ; 9.708  ; 9.641  ; 10.156 ; 10.089 ;
; SW[8]      ; HEX3_D[2]   ; 9.691  ; 9.657  ; 10.139 ; 10.105 ;
; SW[8]      ; HEX3_D[3]   ; 9.723  ; 9.660  ; 10.171 ; 10.108 ;
; SW[8]      ; HEX3_D[4]   ; 8.987  ; 8.878  ; 9.435  ; 9.326  ;
; SW[8]      ; HEX3_D[5]   ; 9.900  ; 9.818  ; 10.348 ; 10.266 ;
; SW[8]      ; HEX3_D[6]   ; 9.028  ; 9.093  ; 9.476  ; 9.476  ;
; SW[9]      ; HEX0_D[0]   ; 7.899  ; 7.807  ; 8.296  ; 8.263  ;
; SW[9]      ; HEX0_D[1]   ; 7.899  ; 7.851  ; 8.326  ; 8.249  ;
; SW[9]      ; HEX0_D[2]   ; 8.230  ; 8.098  ; 8.627  ; 8.599  ;
; SW[9]      ; HEX0_D[3]   ; 8.155  ; 8.158  ; 8.631  ; 8.555  ;
; SW[9]      ; HEX0_D[4]   ; 8.194  ; 8.036  ; 8.591  ; 8.570  ;
; SW[9]      ; HEX0_D[5]   ; 8.203  ; 8.035  ; 8.600  ; 8.568  ;
; SW[9]      ; HEX0_D[6]   ; 8.127  ; 8.141  ; 8.524  ; 8.627  ;
; SW[9]      ; HEX1_D[0]   ; 8.423  ; 8.353  ; 9.059  ; 9.003  ;
; SW[9]      ; HEX1_D[1]   ; 8.414  ; 8.378  ; 9.047  ; 9.028  ;
; SW[9]      ; HEX1_D[2]   ; 8.449  ; 8.358  ; 9.099  ; 9.023  ;
; SW[9]      ; HEX1_D[3]   ; 8.421  ; 8.350  ; 9.071  ; 9.006  ;
; SW[9]      ; HEX1_D[4]   ; 8.409  ; 8.341  ; 9.050  ; 8.991  ;
; SW[9]      ; HEX1_D[5]   ; 8.912  ; 8.819  ; 9.562  ; 9.484  ;
; SW[9]      ; HEX1_D[6]   ; 8.654  ; 8.723  ; 9.304  ; 9.369  ;
; SW[9]      ; HEX2_D[0]   ; 9.544  ; 9.493  ; 9.992  ; 9.941  ;
; SW[9]      ; HEX2_D[1]   ; 9.378  ; 9.357  ; 9.826  ; 9.805  ;
; SW[9]      ; HEX2_D[2]   ; 9.527  ; 9.465  ; 9.975  ; 9.913  ;
; SW[9]      ; HEX2_D[3]   ; 9.367  ; 9.294  ; 9.815  ; 9.742  ;
; SW[9]      ; HEX2_D[4]   ; 9.395  ; 9.343  ; 9.843  ; 9.791  ;
; SW[9]      ; HEX2_D[5]   ; 9.432  ; 9.354  ; 9.880  ; 9.802  ;
; SW[9]      ; HEX2_D[6]   ; 9.678  ; 9.748  ; 10.126 ; 10.196 ;
; SW[9]      ; HEX3_D[0]   ; 9.724  ; 9.657  ; 10.172 ; 10.105 ;
; SW[9]      ; HEX3_D[2]   ; 9.707  ; 9.673  ; 10.155 ; 10.121 ;
; SW[9]      ; HEX3_D[3]   ; 9.739  ; 9.676  ; 10.187 ; 10.124 ;
; SW[9]      ; HEX3_D[4]   ; 9.003  ; 8.894  ; 9.451  ; 9.342  ;
; SW[9]      ; HEX3_D[5]   ; 9.916  ; 9.834  ; 10.364 ; 10.282 ;
; SW[9]      ; HEX3_D[6]   ; 9.044  ; 9.108  ; 9.492  ; 9.531  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0_D[0]   ; 8.034  ; 7.984  ; 8.497  ; 8.428  ;
; SW[0]      ; HEX0_D[1]   ; 8.089  ; 8.024  ; 8.541  ; 8.473  ;
; SW[0]      ; HEX0_D[2]   ; 8.300  ; 8.217  ; 8.787  ; 8.733  ;
; SW[0]      ; HEX0_D[3]   ; 8.295  ; 8.218  ; 8.793  ; 8.734  ;
; SW[0]      ; HEX0_D[4]   ; 8.273  ; 8.237  ; 8.789  ; 8.724  ;
; SW[0]      ; HEX0_D[5]   ; 8.264  ; 8.226  ; 8.780  ; 8.713  ;
; SW[0]      ; HEX0_D[6]   ; 8.208  ; 8.279  ; 8.724  ; 8.777  ;
; SW[0]      ; HEX1_D[0]   ; 8.806  ; 8.733  ; 9.319  ; 9.237  ;
; SW[0]      ; HEX1_D[1]   ; 8.809  ; 8.738  ; 9.318  ; 9.238  ;
; SW[0]      ; HEX1_D[2]   ; 8.833  ; 8.737  ; 9.320  ; 9.253  ;
; SW[0]      ; HEX1_D[3]   ; 8.811  ; 8.738  ; 9.317  ; 9.235  ;
; SW[0]      ; HEX1_D[4]   ; 8.798  ; 8.735  ; 9.314  ; 9.222  ;
; SW[0]      ; HEX1_D[5]   ; 9.257  ; 9.198  ; 9.773  ; 9.685  ;
; SW[0]      ; HEX1_D[6]   ; 9.021  ; 9.106  ; 9.520  ; 9.614  ;
; SW[0]      ; HEX2_D[0]   ; 9.669  ; 9.590  ; 10.185 ; 10.106 ;
; SW[0]      ; HEX2_D[1]   ; 9.523  ; 9.445  ; 10.039 ; 9.961  ;
; SW[0]      ; HEX2_D[2]   ; 9.657  ; 9.563  ; 10.157 ; 10.079 ;
; SW[0]      ; HEX2_D[3]   ; 9.476  ; 9.401  ; 9.992  ; 9.917  ;
; SW[0]      ; HEX2_D[4]   ; 9.525  ; 9.481  ; 10.041 ; 9.981  ;
; SW[0]      ; HEX2_D[5]   ; 9.527  ; 9.487  ; 10.043 ; 9.987  ;
; SW[0]      ; HEX2_D[6]   ; 9.770  ; 9.861  ; 10.286 ; 10.377 ;
; SW[0]      ; HEX3_D[0]   ; 10.269 ; 10.227 ; 10.785 ; 10.743 ;
; SW[0]      ; HEX3_D[2]   ; 10.303 ; 10.216 ; 10.819 ; 10.732 ;
; SW[0]      ; HEX3_D[3]   ; 10.283 ; 10.245 ; 10.799 ; 10.761 ;
; SW[0]      ; HEX3_D[4]   ; 9.640  ; 9.571  ; 10.156 ; 10.087 ;
; SW[0]      ; HEX3_D[5]   ; 10.451 ; 10.396 ; 10.967 ; 10.912 ;
; SW[0]      ; HEX3_D[6]   ; 9.837  ; 9.914  ; 10.324 ; 10.430 ;
; SW[1]      ; HEX0_D[0]   ; 7.852  ; 7.802  ; 8.264  ; 8.216  ;
; SW[1]      ; HEX0_D[1]   ; 7.896  ; 7.846  ; 8.308  ; 8.258  ;
; SW[1]      ; HEX0_D[2]   ; 8.150  ; 8.077  ; 8.560  ; 8.496  ;
; SW[1]      ; HEX0_D[3]   ; 8.155  ; 8.078  ; 8.566  ; 8.497  ;
; SW[1]      ; HEX0_D[4]   ; 8.133  ; 8.087  ; 8.552  ; 8.497  ;
; SW[1]      ; HEX0_D[5]   ; 8.124  ; 8.076  ; 8.543  ; 8.486  ;
; SW[1]      ; HEX0_D[6]   ; 8.068  ; 8.139  ; 8.487  ; 8.550  ;
; SW[1]      ; HEX1_D[0]   ; 8.437  ; 8.364  ; 8.858  ; 8.780  ;
; SW[1]      ; HEX1_D[1]   ; 8.440  ; 8.369  ; 8.861  ; 8.781  ;
; SW[1]      ; HEX1_D[2]   ; 8.451  ; 8.368  ; 8.863  ; 8.789  ;
; SW[1]      ; HEX1_D[3]   ; 8.442  ; 8.366  ; 8.860  ; 8.778  ;
; SW[1]      ; HEX1_D[4]   ; 8.429  ; 8.353  ; 8.850  ; 8.765  ;
; SW[1]      ; HEX1_D[5]   ; 8.888  ; 8.816  ; 9.309  ; 9.228  ;
; SW[1]      ; HEX1_D[6]   ; 8.651  ; 8.737  ; 9.063  ; 9.157  ;
; SW[1]      ; HEX2_D[0]   ; 9.382  ; 9.303  ; 9.815  ; 9.736  ;
; SW[1]      ; HEX2_D[1]   ; 9.236  ; 9.158  ; 9.669  ; 9.591  ;
; SW[1]      ; HEX2_D[2]   ; 9.371  ; 9.276  ; 9.806  ; 9.709  ;
; SW[1]      ; HEX2_D[3]   ; 9.189  ; 9.114  ; 9.622  ; 9.547  ;
; SW[1]      ; HEX2_D[4]   ; 9.238  ; 9.195  ; 9.671  ; 9.630  ;
; SW[1]      ; HEX2_D[5]   ; 9.240  ; 9.201  ; 9.673  ; 9.636  ;
; SW[1]      ; HEX2_D[6]   ; 9.483  ; 9.574  ; 9.916  ; 10.007 ;
; SW[1]      ; HEX3_D[0]   ; 9.832  ; 9.790  ; 10.248 ; 10.223 ;
; SW[1]      ; HEX3_D[2]   ; 9.866  ; 9.779  ; 10.299 ; 10.201 ;
; SW[1]      ; HEX3_D[3]   ; 9.846  ; 9.808  ; 10.262 ; 10.241 ;
; SW[1]      ; HEX3_D[4]   ; 9.203  ; 9.134  ; 9.636  ; 9.567  ;
; SW[1]      ; HEX3_D[5]   ; 10.014 ; 9.959  ; 10.447 ; 10.372 ;
; SW[1]      ; HEX3_D[6]   ; 9.352  ; 9.477  ; 9.759  ; 9.910  ;
; SW[2]      ; HEX0_D[0]   ; 8.103  ; 8.053  ; 8.554  ; 8.504  ;
; SW[2]      ; HEX0_D[1]   ; 8.158  ; 8.087  ; 8.609  ; 8.544  ;
; SW[2]      ; HEX0_D[2]   ; 8.355  ; 8.286  ; 8.817  ; 8.737  ;
; SW[2]      ; HEX0_D[3]   ; 8.361  ; 8.287  ; 8.815  ; 8.738  ;
; SW[2]      ; HEX0_D[4]   ; 8.342  ; 8.292  ; 8.793  ; 8.754  ;
; SW[2]      ; HEX0_D[5]   ; 8.333  ; 8.281  ; 8.784  ; 8.743  ;
; SW[2]      ; HEX0_D[6]   ; 8.277  ; 8.345  ; 8.728  ; 8.799  ;
; SW[2]      ; HEX1_D[0]   ; 8.723  ; 8.650  ; 9.238  ; 9.161  ;
; SW[2]      ; HEX1_D[1]   ; 8.726  ; 8.655  ; 9.241  ; 9.162  ;
; SW[2]      ; HEX1_D[2]   ; 8.746  ; 8.654  ; 9.244  ; 9.169  ;
; SW[2]      ; HEX1_D[3]   ; 8.728  ; 8.655  ; 9.241  ; 9.159  ;
; SW[2]      ; HEX1_D[4]   ; 8.715  ; 8.648  ; 9.230  ; 9.146  ;
; SW[2]      ; HEX1_D[5]   ; 9.174  ; 9.111  ; 9.689  ; 9.609  ;
; SW[2]      ; HEX1_D[6]   ; 8.938  ; 9.023  ; 9.444  ; 9.538  ;
; SW[2]      ; HEX2_D[0]   ; 9.673  ; 9.594  ; 10.174 ; 10.095 ;
; SW[2]      ; HEX2_D[1]   ; 9.527  ; 9.449  ; 10.028 ; 9.950  ;
; SW[2]      ; HEX2_D[2]   ; 9.662  ; 9.567  ; 10.162 ; 10.068 ;
; SW[2]      ; HEX2_D[3]   ; 9.480  ; 9.405  ; 9.981  ; 9.906  ;
; SW[2]      ; HEX2_D[4]   ; 9.529  ; 9.486  ; 10.030 ; 9.986  ;
; SW[2]      ; HEX2_D[5]   ; 9.531  ; 9.492  ; 10.032 ; 9.992  ;
; SW[2]      ; HEX2_D[6]   ; 9.774  ; 9.865  ; 10.275 ; 10.366 ;
; SW[2]      ; HEX3_D[0]   ; 10.123 ; 10.081 ; 10.611 ; 10.584 ;
; SW[2]      ; HEX3_D[2]   ; 10.157 ; 10.070 ; 10.660 ; 10.564 ;
; SW[2]      ; HEX3_D[3]   ; 10.137 ; 10.099 ; 10.625 ; 10.602 ;
; SW[2]      ; HEX3_D[4]   ; 9.494  ; 9.425  ; 9.997  ; 9.928  ;
; SW[2]      ; HEX3_D[5]   ; 10.305 ; 10.250 ; 10.808 ; 10.735 ;
; SW[2]      ; HEX3_D[6]   ; 9.643  ; 9.768  ; 10.122 ; 10.271 ;
; SW[3]      ; HEX0_D[0]   ; 8.282  ; 8.234  ; 8.704  ; 8.643  ;
; SW[3]      ; HEX0_D[1]   ; 8.326  ; 8.276  ; 8.748  ; 8.688  ;
; SW[3]      ; HEX0_D[2]   ; 8.732  ; 8.725  ; 9.141  ; 9.147  ;
; SW[3]      ; HEX0_D[3]   ; 8.739  ; 8.691  ; 9.148  ; 9.100  ;
; SW[3]      ; HEX0_D[4]   ; 8.761  ; 8.673  ; 9.183  ; 9.082  ;
; SW[3]      ; HEX0_D[5]   ; 8.725  ; 8.665  ; 9.134  ; 9.087  ;
; SW[3]      ; HEX0_D[6]   ; 8.673  ; 8.723  ; 9.082  ; 9.132  ;
; SW[3]      ; HEX1_D[0]   ; 8.869  ; 8.796  ; 9.278  ; 9.205  ;
; SW[3]      ; HEX1_D[1]   ; 8.872  ; 8.801  ; 9.281  ; 9.210  ;
; SW[3]      ; HEX1_D[2]   ; 8.884  ; 8.800  ; 9.301  ; 9.209  ;
; SW[3]      ; HEX1_D[3]   ; 8.874  ; 8.799  ; 9.283  ; 9.210  ;
; SW[3]      ; HEX1_D[4]   ; 8.861  ; 8.786  ; 9.270  ; 9.203  ;
; SW[3]      ; HEX1_D[5]   ; 9.320  ; 9.249  ; 9.729  ; 9.666  ;
; SW[3]      ; HEX1_D[6]   ; 9.084  ; 9.169  ; 9.493  ; 9.578  ;
; SW[3]      ; HEX2_D[0]   ; 9.812  ; 9.733  ; 10.245 ; 10.166 ;
; SW[3]      ; HEX2_D[1]   ; 9.666  ; 9.588  ; 10.099 ; 10.021 ;
; SW[3]      ; HEX2_D[2]   ; 9.801  ; 9.706  ; 10.233 ; 10.139 ;
; SW[3]      ; HEX2_D[3]   ; 9.619  ; 9.544  ; 10.052 ; 9.977  ;
; SW[3]      ; HEX2_D[4]   ; 9.668  ; 9.625  ; 10.101 ; 10.057 ;
; SW[3]      ; HEX2_D[5]   ; 9.670  ; 9.631  ; 10.103 ; 10.063 ;
; SW[3]      ; HEX2_D[6]   ; 9.913  ; 10.004 ; 10.346 ; 10.437 ;
; SW[3]      ; HEX3_D[0]   ; 10.262 ; 10.220 ; 10.697 ; 10.655 ;
; SW[3]      ; HEX3_D[2]   ; 10.296 ; 10.209 ; 10.731 ; 10.644 ;
; SW[3]      ; HEX3_D[3]   ; 10.276 ; 10.238 ; 10.711 ; 10.673 ;
; SW[3]      ; HEX3_D[4]   ; 9.633  ; 9.564  ; 10.068 ; 9.999  ;
; SW[3]      ; HEX3_D[5]   ; 10.444 ; 10.389 ; 10.879 ; 10.824 ;
; SW[3]      ; HEX3_D[6]   ; 9.782  ; 9.907  ; 10.221 ; 10.342 ;
; SW[4]      ; HEX0_D[0]   ; 7.769  ; 7.719  ; 8.202  ; 8.133  ;
; SW[4]      ; HEX0_D[1]   ; 7.824  ; 7.759  ; 8.246  ; 8.178  ;
; SW[4]      ; HEX0_D[2]   ; 8.035  ; 7.952  ; 8.492  ; 8.438  ;
; SW[4]      ; HEX0_D[3]   ; 8.030  ; 7.953  ; 8.498  ; 8.439  ;
; SW[4]      ; HEX0_D[4]   ; 8.008  ; 7.972  ; 8.494  ; 8.429  ;
; SW[4]      ; HEX0_D[5]   ; 7.999  ; 7.961  ; 8.485  ; 8.418  ;
; SW[4]      ; HEX0_D[6]   ; 7.943  ; 8.014  ; 8.429  ; 8.482  ;
; SW[4]      ; HEX1_D[0]   ; 8.284  ; 8.211  ; 8.716  ; 8.643  ;
; SW[4]      ; HEX1_D[1]   ; 8.287  ; 8.216  ; 8.719  ; 8.648  ;
; SW[4]      ; HEX1_D[2]   ; 8.321  ; 8.215  ; 8.753  ; 8.647  ;
; SW[4]      ; HEX1_D[3]   ; 8.289  ; 8.216  ; 8.721  ; 8.648  ;
; SW[4]      ; HEX1_D[4]   ; 8.276  ; 8.223  ; 8.708  ; 8.655  ;
; SW[4]      ; HEX1_D[5]   ; 8.735  ; 8.686  ; 9.167  ; 9.118  ;
; SW[4]      ; HEX1_D[6]   ; 8.499  ; 8.584  ; 8.931  ; 9.016  ;
; SW[4]      ; HEX2_D[0]   ; 9.145  ; 9.068  ; 9.579  ; 9.500  ;
; SW[4]      ; HEX2_D[1]   ; 8.998  ; 8.923  ; 9.433  ; 9.355  ;
; SW[4]      ; HEX2_D[2]   ; 9.076  ; 9.041  ; 9.516  ; 9.473  ;
; SW[4]      ; HEX2_D[3]   ; 8.938  ; 8.879  ; 9.378  ; 9.311  ;
; SW[4]      ; HEX2_D[4]   ; 9.003  ; 8.932  ; 9.435  ; 9.372  ;
; SW[4]      ; HEX2_D[5]   ; 9.003  ; 8.944  ; 9.437  ; 9.376  ;
; SW[4]      ; HEX2_D[6]   ; 9.248  ; 9.338  ; 9.680  ; 9.771  ;
; SW[4]      ; HEX3_D[0]   ; 9.484  ; 9.442  ; 9.921  ; 9.882  ;
; SW[4]      ; HEX3_D[2]   ; 9.518  ; 9.431  ; 9.958  ; 9.871  ;
; SW[4]      ; HEX3_D[3]   ; 9.498  ; 9.460  ; 9.935  ; 9.900  ;
; SW[4]      ; HEX3_D[4]   ; 8.855  ; 8.786  ; 9.295  ; 9.226  ;
; SW[4]      ; HEX3_D[5]   ; 9.666  ; 9.611  ; 10.106 ; 10.045 ;
; SW[4]      ; HEX3_D[6]   ; 9.029  ; 9.129  ; 9.432  ; 9.569  ;
; SW[5]      ; HEX0_D[0]   ; 8.050  ; 8.000  ; 8.493  ; 8.424  ;
; SW[5]      ; HEX0_D[1]   ; 8.105  ; 8.040  ; 8.537  ; 8.469  ;
; SW[5]      ; HEX0_D[2]   ; 8.316  ; 8.233  ; 8.783  ; 8.729  ;
; SW[5]      ; HEX0_D[3]   ; 8.311  ; 8.234  ; 8.789  ; 8.730  ;
; SW[5]      ; HEX0_D[4]   ; 8.289  ; 8.253  ; 8.785  ; 8.720  ;
; SW[5]      ; HEX0_D[5]   ; 8.280  ; 8.242  ; 8.776  ; 8.709  ;
; SW[5]      ; HEX0_D[6]   ; 8.224  ; 8.295  ; 8.720  ; 8.773  ;
; SW[5]      ; HEX1_D[0]   ; 8.822  ; 8.749  ; 9.315  ; 9.233  ;
; SW[5]      ; HEX1_D[1]   ; 8.825  ; 8.754  ; 9.314  ; 9.234  ;
; SW[5]      ; HEX1_D[2]   ; 8.849  ; 8.753  ; 9.316  ; 9.249  ;
; SW[5]      ; HEX1_D[3]   ; 8.827  ; 8.754  ; 9.313  ; 9.231  ;
; SW[5]      ; HEX1_D[4]   ; 8.814  ; 8.751  ; 9.310  ; 9.218  ;
; SW[5]      ; HEX1_D[5]   ; 9.273  ; 9.214  ; 9.769  ; 9.681  ;
; SW[5]      ; HEX1_D[6]   ; 9.037  ; 9.122  ; 9.516  ; 9.610  ;
; SW[5]      ; HEX2_D[0]   ; 9.557  ; 9.491  ; 9.973  ; 9.907  ;
; SW[5]      ; HEX2_D[1]   ; 9.410  ; 9.382  ; 9.826  ; 9.798  ;
; SW[5]      ; HEX2_D[2]   ; 9.488  ; 9.519  ; 9.904  ; 9.935  ;
; SW[5]      ; HEX2_D[3]   ; 9.350  ; 9.297  ; 9.766  ; 9.713  ;
; SW[5]      ; HEX2_D[4]   ; 9.464  ; 9.344  ; 9.880  ; 9.760  ;
; SW[5]      ; HEX2_D[5]   ; 9.415  ; 9.356  ; 9.831  ; 9.772  ;
; SW[5]      ; HEX2_D[6]   ; 9.685  ; 9.750  ; 10.101 ; 10.166 ;
; SW[5]      ; HEX3_D[0]   ; 9.896  ; 9.854  ; 10.312 ; 10.270 ;
; SW[5]      ; HEX3_D[2]   ; 9.930  ; 9.843  ; 10.346 ; 10.259 ;
; SW[5]      ; HEX3_D[3]   ; 9.910  ; 9.872  ; 10.326 ; 10.288 ;
; SW[5]      ; HEX3_D[4]   ; 9.267  ; 9.198  ; 9.683  ; 9.614  ;
; SW[5]      ; HEX3_D[5]   ; 10.078 ; 10.023 ; 10.494 ; 10.439 ;
; SW[5]      ; HEX3_D[6]   ; 9.441  ; 9.541  ; 9.857  ; 9.957  ;
; SW[6]      ; HEX0_D[0]   ; 7.749  ; 7.699  ; 8.201  ; 8.143  ;
; SW[6]      ; HEX0_D[1]   ; 7.804  ; 7.739  ; 8.244  ; 8.160  ;
; SW[6]      ; HEX0_D[2]   ; 8.011  ; 7.932  ; 8.428  ; 8.386  ;
; SW[6]      ; HEX0_D[3]   ; 8.010  ; 7.933  ; 8.434  ; 8.387  ;
; SW[6]      ; HEX0_D[4]   ; 7.988  ; 7.948  ; 8.442  ; 8.365  ;
; SW[6]      ; HEX0_D[5]   ; 7.979  ; 7.937  ; 8.433  ; 8.354  ;
; SW[6]      ; HEX0_D[6]   ; 7.923  ; 7.994  ; 8.376  ; 8.418  ;
; SW[6]      ; HEX1_D[0]   ; 8.700  ; 8.627  ; 9.208  ; 9.126  ;
; SW[6]      ; HEX1_D[1]   ; 8.703  ; 8.632  ; 9.207  ; 9.127  ;
; SW[6]      ; HEX1_D[2]   ; 8.727  ; 8.631  ; 9.209  ; 9.142  ;
; SW[6]      ; HEX1_D[3]   ; 8.705  ; 8.632  ; 9.206  ; 9.124  ;
; SW[6]      ; HEX1_D[4]   ; 8.692  ; 8.629  ; 9.203  ; 9.111  ;
; SW[6]      ; HEX1_D[5]   ; 9.151  ; 9.092  ; 9.662  ; 9.574  ;
; SW[6]      ; HEX1_D[6]   ; 8.915  ; 9.000  ; 9.409  ; 9.503  ;
; SW[6]      ; HEX2_D[0]   ; 9.563  ; 9.484  ; 10.074 ; 9.995  ;
; SW[6]      ; HEX2_D[1]   ; 9.417  ; 9.339  ; 9.928  ; 9.850  ;
; SW[6]      ; HEX2_D[2]   ; 9.543  ; 9.457  ; 10.018 ; 9.968  ;
; SW[6]      ; HEX2_D[3]   ; 9.370  ; 9.295  ; 9.880  ; 9.806  ;
; SW[6]      ; HEX2_D[4]   ; 9.419  ; 9.375  ; 9.930  ; 9.870  ;
; SW[6]      ; HEX2_D[5]   ; 9.421  ; 9.381  ; 9.932  ; 9.876  ;
; SW[6]      ; HEX2_D[6]   ; 9.664  ; 9.755  ; 10.175 ; 10.266 ;
; SW[6]      ; HEX3_D[0]   ; 9.951  ; 9.909  ; 10.426 ; 10.384 ;
; SW[6]      ; HEX3_D[2]   ; 9.985  ; 9.898  ; 10.460 ; 10.373 ;
; SW[6]      ; HEX3_D[3]   ; 9.965  ; 9.927  ; 10.440 ; 10.402 ;
; SW[6]      ; HEX3_D[4]   ; 9.322  ; 9.253  ; 9.797  ; 9.728  ;
; SW[6]      ; HEX3_D[5]   ; 10.133 ; 10.078 ; 10.608 ; 10.550 ;
; SW[6]      ; HEX3_D[6]   ; 9.496  ; 9.596  ; 9.937  ; 10.071 ;
; SW[7]      ; HEX0_D[0]   ; 7.773  ; 7.714  ; 8.185  ; 8.137  ;
; SW[7]      ; HEX0_D[1]   ; 7.817  ; 7.759  ; 8.229  ; 8.179  ;
; SW[7]      ; HEX0_D[2]   ; 8.212  ; 8.216  ; 8.650  ; 8.628  ;
; SW[7]      ; HEX0_D[3]   ; 8.219  ; 8.171  ; 8.657  ; 8.605  ;
; SW[7]      ; HEX0_D[4]   ; 8.252  ; 8.153  ; 8.664  ; 8.591  ;
; SW[7]      ; HEX0_D[5]   ; 8.205  ; 8.156  ; 8.643  ; 8.568  ;
; SW[7]      ; HEX0_D[6]   ; 8.153  ; 8.203  ; 8.591  ; 8.641  ;
; SW[7]      ; HEX1_D[0]   ; 8.771  ; 8.698  ; 9.242  ; 9.160  ;
; SW[7]      ; HEX1_D[1]   ; 8.774  ; 8.703  ; 9.241  ; 9.161  ;
; SW[7]      ; HEX1_D[2]   ; 8.798  ; 8.702  ; 9.243  ; 9.176  ;
; SW[7]      ; HEX1_D[3]   ; 8.776  ; 8.703  ; 9.240  ; 9.158  ;
; SW[7]      ; HEX1_D[4]   ; 8.763  ; 8.700  ; 9.237  ; 9.145  ;
; SW[7]      ; HEX1_D[5]   ; 9.222  ; 9.163  ; 9.696  ; 9.608  ;
; SW[7]      ; HEX1_D[6]   ; 8.986  ; 9.071  ; 9.443  ; 9.537  ;
; SW[7]      ; HEX2_D[0]   ; 9.634  ; 9.555  ; 10.108 ; 10.029 ;
; SW[7]      ; HEX2_D[1]   ; 9.488  ; 9.410  ; 9.962  ; 9.884  ;
; SW[7]      ; HEX2_D[2]   ; 9.618  ; 9.528  ; 10.078 ; 10.002 ;
; SW[7]      ; HEX2_D[3]   ; 9.441  ; 9.366  ; 9.915  ; 9.840  ;
; SW[7]      ; HEX2_D[4]   ; 9.490  ; 9.446  ; 9.964  ; 9.904  ;
; SW[7]      ; HEX2_D[5]   ; 9.492  ; 9.452  ; 9.966  ; 9.910  ;
; SW[7]      ; HEX2_D[6]   ; 9.735  ; 9.826  ; 10.209 ; 10.300 ;
; SW[7]      ; HEX3_D[0]   ; 10.026 ; 9.984  ; 10.486 ; 10.444 ;
; SW[7]      ; HEX3_D[2]   ; 10.060 ; 9.973  ; 10.520 ; 10.433 ;
; SW[7]      ; HEX3_D[3]   ; 10.040 ; 10.002 ; 10.500 ; 10.462 ;
; SW[7]      ; HEX3_D[4]   ; 9.397  ; 9.328  ; 9.857  ; 9.788  ;
; SW[7]      ; HEX3_D[5]   ; 10.208 ; 10.153 ; 10.668 ; 10.613 ;
; SW[7]      ; HEX3_D[6]   ; 9.571  ; 9.671  ; 10.006 ; 10.131 ;
; SW[8]      ; HEX0_D[0]   ; 7.241  ; 7.164  ; 7.665  ; 7.579  ;
; SW[8]      ; HEX0_D[1]   ; 7.285  ; 7.234  ; 7.744  ; 7.621  ;
; SW[8]      ; HEX0_D[2]   ; 7.497  ; 7.426  ; 7.919  ; 7.839  ;
; SW[8]      ; HEX0_D[3]   ; 7.503  ; 7.428  ; 7.925  ; 7.841  ;
; SW[8]      ; HEX0_D[4]   ; 7.482  ; 7.407  ; 7.904  ; 7.820  ;
; SW[8]      ; HEX0_D[5]   ; 7.473  ; 7.396  ; 7.895  ; 7.809  ;
; SW[8]      ; HEX0_D[6]   ; 7.413  ; 7.485  ; 7.830  ; 7.911  ;
; SW[8]      ; HEX1_D[0]   ; 7.488  ; 7.428  ; 7.929  ; 7.855  ;
; SW[8]      ; HEX1_D[1]   ; 7.489  ; 7.463  ; 7.930  ; 7.867  ;
; SW[8]      ; HEX1_D[2]   ; 7.483  ; 7.481  ; 7.924  ; 7.885  ;
; SW[8]      ; HEX1_D[3]   ; 7.471  ; 7.420  ; 7.912  ; 7.861  ;
; SW[8]      ; HEX1_D[4]   ; 7.526  ; 7.412  ; 7.930  ; 7.853  ;
; SW[8]      ; HEX1_D[5]   ; 7.940  ; 7.877  ; 8.381  ; 8.304  ;
; SW[8]      ; HEX1_D[6]   ; 7.728  ; 7.787  ; 8.150  ; 8.228  ;
; SW[8]      ; HEX2_D[0]   ; 7.988  ; 7.907  ; 8.406  ; 8.346  ;
; SW[8]      ; HEX2_D[1]   ; 7.840  ; 7.763  ; 8.260  ; 8.202  ;
; SW[8]      ; HEX2_D[2]   ; 7.933  ; 7.878  ; 8.353  ; 8.317  ;
; SW[8]      ; HEX2_D[3]   ; 7.798  ; 7.719  ; 8.215  ; 8.158  ;
; SW[8]      ; HEX2_D[4]   ; 7.853  ; 7.766  ; 8.264  ; 8.205  ;
; SW[8]      ; HEX2_D[5]   ; 7.842  ; 7.768  ; 8.262  ; 8.207  ;
; SW[8]      ; HEX2_D[6]   ; 8.084  ; 8.177  ; 8.523  ; 8.597  ;
; SW[8]      ; HEX3_D[0]   ; 8.410  ; 8.368  ; 8.840  ; 8.829  ;
; SW[8]      ; HEX3_D[2]   ; 8.444  ; 8.357  ; 8.905  ; 8.793  ;
; SW[8]      ; HEX3_D[3]   ; 8.424  ; 8.386  ; 8.854  ; 8.847  ;
; SW[8]      ; HEX3_D[4]   ; 7.781  ; 7.712  ; 8.271  ; 8.173  ;
; SW[8]      ; HEX3_D[5]   ; 8.592  ; 8.537  ; 9.082  ; 8.964  ;
; SW[8]      ; HEX3_D[6]   ; 8.451  ; 8.055  ; 8.351  ; 8.965  ;
; SW[9]      ; HEX0_D[0]   ; 7.495  ; 7.446  ; 7.960  ; 7.911  ;
; SW[9]      ; HEX0_D[1]   ; 7.539  ; 7.500  ; 8.004  ; 7.952  ;
; SW[9]      ; HEX0_D[2]   ; 7.812  ; 7.784  ; 8.277  ; 8.223  ;
; SW[9]      ; HEX0_D[3]   ; 7.866  ; 7.770  ; 8.305  ; 8.235  ;
; SW[9]      ; HEX0_D[4]   ; 7.841  ; 7.744  ; 8.280  ; 8.209  ;
; SW[9]      ; HEX0_D[5]   ; 7.800  ; 7.747  ; 8.265  ; 8.186  ;
; SW[9]      ; HEX0_D[6]   ; 7.758  ; 7.805  ; 8.223  ; 8.270  ;
; SW[9]      ; HEX1_D[0]   ; 7.675  ; 7.602  ; 8.176  ; 8.101  ;
; SW[9]      ; HEX1_D[1]   ; 7.678  ; 7.607  ; 8.179  ; 8.102  ;
; SW[9]      ; HEX1_D[2]   ; 7.712  ; 7.606  ; 8.184  ; 8.107  ;
; SW[9]      ; HEX1_D[3]   ; 7.680  ; 7.607  ; 8.181  ; 8.099  ;
; SW[9]      ; HEX1_D[4]   ; 7.667  ; 7.614  ; 8.168  ; 8.086  ;
; SW[9]      ; HEX1_D[5]   ; 8.126  ; 8.077  ; 8.627  ; 8.549  ;
; SW[9]      ; HEX1_D[6]   ; 7.890  ; 7.975  ; 8.384  ; 8.476  ;
; SW[9]      ; HEX2_D[0]   ; 8.319  ; 8.240  ; 8.790  ; 8.708  ;
; SW[9]      ; HEX2_D[1]   ; 8.173  ; 8.095  ; 8.644  ; 8.561  ;
; SW[9]      ; HEX2_D[2]   ; 8.306  ; 8.213  ; 8.740  ; 8.684  ;
; SW[9]      ; HEX2_D[3]   ; 8.126  ; 8.051  ; 8.597  ; 8.518  ;
; SW[9]      ; HEX2_D[4]   ; 8.175  ; 8.130  ; 8.646  ; 8.564  ;
; SW[9]      ; HEX2_D[5]   ; 8.177  ; 8.136  ; 8.648  ; 8.570  ;
; SW[9]      ; HEX2_D[6]   ; 8.420  ; 8.511  ; 8.886  ; 8.982  ;
; SW[9]      ; HEX3_D[0]   ; 8.269  ; 8.223  ; 8.731  ; 8.648  ;
; SW[9]      ; HEX3_D[2]   ; 8.299  ; 8.216  ; 8.724  ; 8.678  ;
; SW[9]      ; HEX3_D[3]   ; 8.283  ; 8.241  ; 8.745  ; 8.666  ;
; SW[9]      ; HEX3_D[4]   ; 7.640  ; 7.567  ; 8.102  ; 7.992  ;
; SW[9]      ; HEX3_D[5]   ; 8.451  ; 8.392  ; 8.913  ; 8.817  ;
; SW[9]      ; HEX3_D[6]   ; 8.582  ; 8.092  ; 8.421  ; 9.132  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 340.95 MHz ; 250.0 MHz       ; CLOCK_50                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 399.36 MHz ; 315.06 MHz      ; clk_div:top_clk_div|clkout   ; limit due to minimum period restriction (tmin)                ;
; 561.17 MHz ; 500.0 MHz       ; spi2dac:top_spi2dac|clk_1MHz ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -1.933 ; -43.714       ;
; clk_div:top_clk_div|clkout   ; -1.504 ; -20.086       ;
; spi2dac:top_spi2dac|clk_1MHz ; -0.996 ; -14.170       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.034 ; -0.047        ;
; clk_div:top_clk_div|clkout   ; 0.325  ; 0.000         ;
; spi2dac:top_spi2dac|clk_1MHz ; 0.339  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -38.000       ;
; clk_div:top_clk_div|clkout   ; -2.174 ; -46.088       ;
; spi2dac:top_spi2dac|clk_1MHz ; -1.000 ; -21.000       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                       ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.933 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.874      ;
; -1.933 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.874      ;
; -1.933 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.874      ;
; -1.933 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.874      ;
; -1.933 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.874      ;
; -1.933 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.874      ;
; -1.933 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.874      ;
; -1.933 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.874      ;
; -1.926 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.535      ;
; -1.926 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.535      ;
; -1.926 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.535      ;
; -1.926 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.535      ;
; -1.926 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.535      ;
; -1.926 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.535      ;
; -1.926 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.535      ;
; -1.926 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.535      ;
; -1.924 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.865      ;
; -1.924 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.865      ;
; -1.924 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.865      ;
; -1.924 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.865      ;
; -1.924 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.865      ;
; -1.924 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.865      ;
; -1.924 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.865      ;
; -1.924 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.865      ;
; -1.837 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.780      ;
; -1.837 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.780      ;
; -1.837 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.780      ;
; -1.837 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.780      ;
; -1.837 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.780      ;
; -1.837 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.780      ;
; -1.837 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.780      ;
; -1.837 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.780      ;
; -1.830 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.439      ;
; -1.830 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.439      ;
; -1.830 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.439      ;
; -1.830 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.439      ;
; -1.830 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.439      ;
; -1.830 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.439      ;
; -1.830 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.439      ;
; -1.830 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 2.439      ;
; -1.828 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.769      ;
; -1.828 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.769      ;
; -1.828 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.769      ;
; -1.828 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.769      ;
; -1.828 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.769      ;
; -1.828 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.769      ;
; -1.828 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.769      ;
; -1.828 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.769      ;
; -1.818 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.759      ;
; -1.818 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.759      ;
; -1.818 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.759      ;
; -1.818 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.759      ;
; -1.818 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.759      ;
; -1.818 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.759      ;
; -1.818 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.759      ;
; -1.818 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.759      ;
; -1.807 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.750      ;
; -1.807 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.750      ;
; -1.807 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.750      ;
; -1.807 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.750      ;
; -1.807 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.750      ;
; -1.807 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.750      ;
; -1.807 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.750      ;
; -1.807 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.750      ;
; -1.792 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.735      ;
; -1.792 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.735      ;
; -1.792 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.735      ;
; -1.792 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.735      ;
; -1.792 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.735      ;
; -1.792 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.735      ;
; -1.792 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.735      ;
; -1.792 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.735      ;
; -1.781 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.722      ;
; -1.781 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.722      ;
; -1.781 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.722      ;
; -1.781 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.722      ;
; -1.781 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.722      ;
; -1.781 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.722      ;
; -1.781 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.722      ;
; -1.781 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.722      ;
; -1.702 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.641      ;
; -1.702 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.309      ;
; -1.700 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.639      ;
; -1.698 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.639      ;
; -1.698 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.639      ;
; -1.698 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.639      ;
; -1.698 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.639      ;
; -1.698 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.639      ;
; -1.698 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.639      ;
; -1.698 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.639      ;
; -1.698 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.639      ;
; -1.688 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.631      ;
; -1.688 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.631      ;
; -1.688 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.631      ;
; -1.688 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.631      ;
; -1.688 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.631      ;
; -1.688 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.631      ;
; -1.688 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.631      ;
; -1.688 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.631      ;
; -1.685 ; clk_div:top_clk_div|count[18] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.626      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -1.504 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.089     ; 2.353      ;
; -0.708 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.649      ;
; -0.705 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.646      ;
; -0.687 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.628      ;
; -0.687 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.628      ;
; -0.638 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.579      ;
; -0.629 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.570      ;
; -0.611 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.552      ;
; -0.609 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.550      ;
; -0.608 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.549      ;
; -0.605 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.546      ;
; -0.587 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.528      ;
; -0.587 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.528      ;
; -0.584 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.525      ;
; -0.552 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.493      ;
; -0.539 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.480      ;
; -0.538 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.479      ;
; -0.534 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.475      ;
; -0.530 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.471      ;
; -0.529 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.470      ;
; -0.512 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.453      ;
; -0.511 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.452      ;
; -0.509 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.450      ;
; -0.508 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.449      ;
; -0.505 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.446      ;
; -0.489 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.430      ;
; -0.487 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.428      ;
; -0.487 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.428      ;
; -0.484 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.425      ;
; -0.439 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.380      ;
; -0.438 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.379      ;
; -0.430 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.371      ;
; -0.429 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.370      ;
; -0.423 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.364      ;
; -0.412 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.353      ;
; -0.411 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.352      ;
; -0.409 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.350      ;
; -0.408 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.349      ;
; -0.405 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.346      ;
; -0.387 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.328      ;
; -0.362 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.303      ;
; -0.339 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.280      ;
; -0.338 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.279      ;
; -0.323 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.264      ;
; -0.309 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.250      ;
; -0.308 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.249      ;
; -0.198 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.224      ; 1.442      ;
; -0.097 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.038      ;
; -0.088 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 1.330      ;
; -0.080 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.021      ;
; -0.079 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 1.020      ;
; 0.027  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.914      ;
; 0.028  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.913      ;
; 0.037  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.224      ; 1.207      ;
; 0.042  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.899      ;
; 0.050  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.891      ;
; 0.050  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.891      ;
; 0.066  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.875      ;
; 0.074  ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.867      ;
; 0.079  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.224      ; 1.165      ;
; 0.087  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.224      ; 1.157      ;
; 0.093  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.224      ; 1.151      ;
; 0.129  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.224      ; 1.115      ;
; 0.194  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.747      ;
; 0.201  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.740      ;
; 0.201  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.740      ;
; 0.201  ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.740      ;
; 0.202  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.739      ;
; 0.221  ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.720      ;
; 0.281  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.961      ;
; 0.290  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.952      ;
; 0.294  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.948      ;
; 0.310  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.932      ;
; 0.314  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.928      ;
; 0.315  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.224      ; 0.929      ;
; 0.319  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.224      ; 0.925      ;
; 0.321  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.921      ;
; 0.326  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.916      ;
; 0.330  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.611      ;
; 0.331  ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.610      ;
; 0.332  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.609      ;
; 0.334  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.054     ; 0.607      ;
; 0.336  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.906      ;
; 0.337  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.224      ; 0.907      ;
; 0.339  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.222      ; 0.903      ;
; 0.357  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.224      ; 0.887      ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.996 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.649     ; 1.342      ;
; -0.985 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.647     ; 1.333      ;
; -0.983 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.649     ; 1.329      ;
; -0.782 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.723      ;
; -0.782 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.723      ;
; -0.782 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.723      ;
; -0.782 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.723      ;
; -0.782 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.723      ;
; -0.773 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.714      ;
; -0.773 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.714      ;
; -0.773 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.714      ;
; -0.773 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.714      ;
; -0.773 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.714      ;
; -0.772 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.649     ; 1.118      ;
; -0.752 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.649     ; 1.098      ;
; -0.750 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.649     ; 1.096      ;
; -0.748 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.649     ; 1.094      ;
; -0.747 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.649     ; 1.093      ;
; -0.723 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.649     ; 1.069      ;
; -0.639 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.580      ;
; -0.639 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.580      ;
; -0.639 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.580      ;
; -0.639 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.580      ;
; -0.639 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.580      ;
; -0.549 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.490      ;
; -0.549 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.490      ;
; -0.549 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.490      ;
; -0.549 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.490      ;
; -0.549 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.490      ;
; -0.466 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.407      ;
; -0.463 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.404      ;
; -0.461 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.402      ;
; -0.461 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.402      ;
; -0.461 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.402      ;
; -0.461 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.402      ;
; -0.461 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.402      ;
; -0.457 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.398      ;
; -0.454 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.395      ;
; -0.446 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.649     ; 0.792      ;
; -0.427 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.301      ;
; -0.427 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.301      ;
; -0.427 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.301      ;
; -0.427 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.301      ;
; -0.427 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.301      ;
; -0.408 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.349      ;
; -0.406 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.347      ;
; -0.401 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.342      ;
; -0.401 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.342      ;
; -0.397 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.338      ;
; -0.396 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.337      ;
; -0.389 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.330      ;
; -0.384 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.325      ;
; -0.381 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.322      ;
; -0.377 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.318      ;
; -0.377 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.318      ;
; -0.377 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.318      ;
; -0.323 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.264      ;
; -0.320 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.261      ;
; -0.275 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.216      ;
; -0.275 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.149      ;
; -0.264 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.138      ;
; -0.258 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.132      ;
; -0.248 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.189      ;
; -0.248 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.122      ;
; -0.233 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.174      ;
; -0.230 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 1.171      ;
; -0.230 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.104      ;
; -0.164 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.038      ;
; -0.160 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.034      ;
; -0.159 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.033      ;
; -0.157 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.031      ;
; -0.149 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.023      ;
; -0.147 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.021      ;
; -0.144 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.018      ;
; -0.137 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.011      ;
; -0.128 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 1.002      ;
; -0.045 ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.986      ;
; -0.044 ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.985      ;
; 0.062  ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.879      ;
; 0.065  ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.876      ;
; 0.065  ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.876      ;
; 0.066  ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.875      ;
; 0.068  ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.873      ;
; 0.077  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.864      ;
; 0.094  ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.847      ;
; 0.124  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.111     ; 0.750      ;
; 0.202  ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.739      ;
; 0.204  ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.737      ;
; 0.293  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.648      ;
; 0.331  ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.610      ;
; 0.332  ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.609      ;
; 0.333  ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.054     ; 0.608      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                  ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.034 ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 2.215      ; 2.535      ;
; -0.013 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.211      ; 2.552      ;
; 0.064  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.211      ; 2.629      ;
; 0.176  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 2.211      ; 2.741      ;
; 0.289  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.111      ; 0.574      ;
; 0.289  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.111      ; 0.574      ;
; 0.313  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.417  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.386      ; 0.947      ;
; 0.421  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.386      ; 0.951      ;
; 0.428  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 0.957      ;
; 0.429  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 0.958      ;
; 0.430  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 0.959      ;
; 0.431  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.386      ; 0.961      ;
; 0.446  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.644      ;
; 0.446  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.644      ;
; 0.450  ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.211      ; 2.515      ;
; 0.477  ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; -0.500       ; 2.215      ; 2.546      ;
; 0.486  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.111      ; 0.771      ;
; 0.488  ; clk_div:top_clk_div|count[17]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.700      ;
; 0.488  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.699      ;
; 0.489  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.700      ;
; 0.489  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.700      ;
; 0.492  ; clk_div:top_clk_div|count[20]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.704      ;
; 0.499  ; clk_div:top_clk_div|count[11]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.711      ;
; 0.502  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[1]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.700      ;
; 0.502  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[14]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.700      ;
; 0.504  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.702      ;
; 0.505  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.703      ;
; 0.505  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.703      ;
; 0.506  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.036      ;
; 0.507  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.705      ;
; 0.509  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.211      ; 2.574      ;
; 0.514  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[7]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.043      ;
; 0.515  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.045      ;
; 0.517  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.046      ;
; 0.522  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.720      ;
; 0.522  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.720      ;
; 0.524  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.054      ;
; 0.524  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.053      ;
; 0.525  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.054      ;
; 0.526  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.724      ;
; 0.526  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.055      ;
; 0.526  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.055      ;
; 0.528  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[0]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.726      ;
; 0.535  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.733      ;
; 0.545  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.743      ;
; 0.555  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|dac_start              ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.111      ; 0.840      ;
; 0.607  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.136      ;
; 0.609  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.139      ;
; 0.610  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.142      ;
; 0.610  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.139      ;
; 0.614  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.143      ;
; 0.615  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.144      ;
; 0.618  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.148      ;
; 0.621  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.150      ;
; 0.622  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.151      ;
; 0.622  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.151      ;
; 0.630  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.159      ;
; 0.630  ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; -0.500       ; 2.211      ; 2.695      ;
; 0.633  ; clk_div:top_clk_div|count[9]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.844      ;
; 0.634  ; spi2dac:top_spi2dac|ctr[2]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.832      ;
; 0.637  ; clk_div:top_clk_div|count[21]              ; clk_div:top_clk_div|count[21]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.835      ;
; 0.642  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[13]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.840      ;
; 0.653  ; clk_div:top_clk_div|count[12]              ; clk_div:top_clk_div|count[12]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.851      ;
; 0.664  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.862      ;
; 0.692  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.890      ;
; 0.699  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.228      ;
; 0.702  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.900      ;
; 0.703  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.232      ;
; 0.706  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.235      ;
; 0.707  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.239      ;
; 0.708  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.240      ;
; 0.711  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.240      ;
; 0.717  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.915      ;
; 0.718  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.247      ;
; 0.722  ; spi2dac:top_spi2dac|ctr[1]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.920      ;
; 0.726  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.385      ; 1.255      ;
; 0.735  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.949      ;
; 0.736  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.266      ;
; 0.738  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.949      ;
; 0.744  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.955      ;
; 0.745  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.067      ; 0.956      ;
; 0.746  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.944      ;
; 0.749  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.947      ;
; 0.749  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.947      ;
; 0.751  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.949      ;
; 0.751  ; spi2dac:top_spi2dac|ctr[2]                 ; spi2dac:top_spi2dac|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.949      ;
; 0.754  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.952      ;
; 0.754  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.952      ;
; 0.756  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.954      ;
; 0.757  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758  ; spi2dac:top_spi2dac|ctr[2]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.956      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.325 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.338      ; 0.832      ;
; 0.329 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.336      ; 0.834      ;
; 0.335 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.336      ; 0.840      ;
; 0.339 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.537      ;
; 0.341 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.539      ;
; 0.343 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.338      ; 0.850      ;
; 0.346 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.336      ; 0.851      ;
; 0.352 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.336      ; 0.857      ;
; 0.355 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.338      ; 0.862      ;
; 0.357 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.336      ; 0.862      ;
; 0.358 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.336      ; 0.863      ;
; 0.359 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.338      ; 0.866      ;
; 0.368 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.336      ; 0.873      ;
; 0.378 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.336      ; 0.883      ;
; 0.382 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.336      ; 0.887      ;
; 0.433 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.631      ;
; 0.434 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.632      ;
; 0.466 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.664      ;
; 0.476 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.674      ;
; 0.483 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.681      ;
; 0.485 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.683      ;
; 0.514 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.712      ;
; 0.516 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.714      ;
; 0.527 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.725      ;
; 0.531 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.729      ;
; 0.536 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.734      ;
; 0.537 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.735      ;
; 0.560 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.338      ; 1.067      ;
; 0.574 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.338      ; 1.081      ;
; 0.583 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.781      ;
; 0.586 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.338      ; 1.093      ;
; 0.588 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.338      ; 1.095      ;
; 0.624 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.338      ; 1.131      ;
; 0.688 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.886      ;
; 0.690 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.888      ;
; 0.691 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.889      ;
; 0.757 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.955      ;
; 0.766 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.965      ;
; 0.773 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.972      ;
; 0.775 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.336      ; 1.280      ;
; 0.779 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.977      ;
; 0.780 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.978      ;
; 0.781 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.979      ;
; 0.788 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 0.986      ;
; 0.846 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.044      ;
; 0.848 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.338      ; 1.355      ;
; 0.853 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.051      ;
; 0.862 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.060      ;
; 0.863 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.061      ;
; 0.868 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.066      ;
; 0.869 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.067      ;
; 0.869 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.067      ;
; 0.870 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.068      ;
; 0.875 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.073      ;
; 0.876 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.074      ;
; 0.877 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.075      ;
; 0.934 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.132      ;
; 0.938 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.136      ;
; 0.938 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.136      ;
; 0.942 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.140      ;
; 0.945 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.143      ;
; 0.949 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.147      ;
; 0.958 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.156      ;
; 0.959 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.157      ;
; 0.964 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.162      ;
; 0.965 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.163      ;
; 0.965 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.163      ;
; 0.966 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.164      ;
; 0.971 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.169      ;
; 1.011 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.209      ;
; 1.034 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.232      ;
; 1.038 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.236      ;
; 1.041 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.239      ;
; 1.045 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.243      ;
; 1.054 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.252      ;
; 1.055 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.253      ;
; 1.060 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.258      ;
; 1.061 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.259      ;
; 1.130 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.328      ;
; 1.134 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.332      ;
; 1.150 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.054      ; 1.348      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
; 2.088 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.030      ; 2.260      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.339 ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.537      ;
; 0.340 ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.538      ;
; 0.348 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.546      ;
; 0.349 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.547      ;
; 0.432 ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.630      ;
; 0.434 ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.632      ;
; 0.450 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.689      ;
; 0.497 ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.696      ;
; 0.500 ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.698      ;
; 0.500 ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.698      ;
; 0.501 ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.699      ;
; 0.503 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.701      ;
; 0.505 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.703      ;
; 0.507 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.705      ;
; 0.518 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.716      ;
; 0.537 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.735      ;
; 0.565 ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.763      ;
; 0.624 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.863      ;
; 0.632 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.871      ;
; 0.633 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.872      ;
; 0.634 ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.832      ;
; 0.635 ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.833      ;
; 0.635 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.874      ;
; 0.636 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.875      ;
; 0.639 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.878      ;
; 0.640 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.879      ;
; 0.642 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.881      ;
; 0.651 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.890      ;
; 0.712 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.951      ;
; 0.725 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.964      ;
; 0.726 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.965      ;
; 0.741 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.980      ;
; 0.747 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.945      ;
; 0.747 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 0.986      ;
; 0.750 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.948      ;
; 0.752 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.950      ;
; 0.756 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.954      ;
; 0.759 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.957      ;
; 0.763 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 0.961      ;
; 0.836 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.034      ;
; 0.841 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.039      ;
; 0.843 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.041      ;
; 0.843 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.041      ;
; 0.848 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.046      ;
; 0.855 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.053      ;
; 0.888 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.086      ;
; 0.897 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.095      ;
; 0.929 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.127      ;
; 0.931 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.129      ;
; 0.961 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 1.200      ;
; 0.961 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 1.200      ;
; 0.961 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 1.200      ;
; 0.961 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 1.200      ;
; 0.961 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.065      ; 1.200      ;
; 0.972 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.170      ;
; 0.983 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.181      ;
; 0.983 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.181      ;
; 0.984 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.182      ;
; 0.985 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.183      ;
; 0.986 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.184      ;
; 0.986 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.184      ;
; 0.986 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.184      ;
; 0.987 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.185      ;
; 0.998 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.196      ;
; 0.998 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.196      ;
; 0.998 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.196      ;
; 1.007 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.426     ; 0.745      ;
; 1.065 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.263      ;
; 1.065 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.263      ;
; 1.065 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.263      ;
; 1.065 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.263      ;
; 1.075 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.273      ;
; 1.077 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.275      ;
; 1.077 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.275      ;
; 1.079 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.277      ;
; 1.268 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.466      ;
; 1.268 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.466      ;
; 1.279 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.426     ; 1.017      ;
; 1.300 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.426     ; 1.038      ;
; 1.303 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.426     ; 1.041      ;
; 1.307 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.426     ; 1.045      ;
; 1.308 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.426     ; 1.046      ;
; 1.325 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.426     ; 1.063      ;
; 1.414 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.612      ;
; 1.414 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.612      ;
; 1.414 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.612      ;
; 1.416 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.054      ; 1.614      ;
; 1.496 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.426     ; 1.234      ;
; 1.508 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.426     ; 1.246      ;
; 1.512 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.424     ; 1.252      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                          ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[10]|clk                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[11]|clk                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[17]|clk                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[20]|clk                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[6]|clk                   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[8]|clk                   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[9]|clk                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|clkout|clk                     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[0]|clk                   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[1]|clk                   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[2]|clk                   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[3]|clk                   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[4]|clk                   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[5]|clk                   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[7]|clk                   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_pulse_gen|pulse_out|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_pulse_gen|state.WAIT_LOW|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|dac_start|clk                  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|sr_state.IDLE|clk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|sr_state.WAIT_CSB_FALL|clk     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|sr_state.WAIT_CSB_HIGH|clk     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[12]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[13]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[14]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[15]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[16]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[18]|clk                  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[19]|clk                  ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'                                                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.213  ; 0.443        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.213  ; 0.443        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.321  ; 0.551        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.322  ; 0.552        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.322  ; 0.552        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.322  ; 0.552        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.322  ; 0.552        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.322  ; 0.552        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.322  ; 0.552        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.322  ; 0.552        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.322  ; 0.552        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.322  ; 0.552        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.325  ; 0.555        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.326  ; 0.556        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_rom|altsyncram_component|auto_generated|ram_block1a1|clk0                                              ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[0]|clk                                                                                      ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[1]|clk                                                                                      ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[2]|clk                                                                                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_cs|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_ld|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[14]|clk         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[15]|clk         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[6]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[7]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[8]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[9]|clk          ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[0]|clk              ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[1]|clk              ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[2]|clk              ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[3]|clk              ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[4]|clk              ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[14]|clk         ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[15]|clk         ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; 2.780 ; 3.117 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; 2.780 ; 3.039 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; 2.684 ; 3.117 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; 2.550 ; 2.822 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; 2.319 ; 2.752 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; 2.547 ; 2.784 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; 2.480 ; 2.908 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; 2.593 ; 2.849 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; 2.396 ; 2.846 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; 2.740 ; 2.991 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; 2.020 ; 2.402 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; -1.254 ; -1.622 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; -1.495 ; -1.855 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; -1.508 ; -1.867 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; -1.354 ; -1.743 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; -1.254 ; -1.622 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; -1.447 ; -1.802 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; -1.503 ; -1.867 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; -1.588 ; -1.961 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; -1.520 ; -1.896 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; -1.825 ; -2.211 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; -1.539 ; -1.906 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 5.620 ; 5.675 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 5.518 ; 5.499 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 5.521 ; 5.503 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 6.163 ; 6.258 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.651 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 5.467 ; 5.523 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 5.372 ; 5.352 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 5.376 ; 5.356 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 5.932 ; 3.667 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.584 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0_D[0]   ; 9.864  ; 9.799  ; 10.268 ; 10.203 ;
; SW[0]      ; HEX0_D[1]   ; 9.882  ; 9.797  ; 10.286 ; 10.201 ;
; SW[0]      ; HEX0_D[2]   ; 10.160 ; 10.101 ; 10.564 ; 10.505 ;
; SW[0]      ; HEX0_D[3]   ; 10.156 ; 10.076 ; 10.560 ; 10.480 ;
; SW[0]      ; HEX0_D[4]   ; 10.137 ; 10.080 ; 10.541 ; 10.484 ;
; SW[0]      ; HEX0_D[5]   ; 10.139 ; 10.075 ; 10.543 ; 10.479 ;
; SW[0]      ; HEX0_D[6]   ; 10.050 ; 10.153 ; 10.454 ; 10.557 ;
; SW[0]      ; HEX1_D[0]   ; 10.087 ; 10.007 ; 10.491 ; 10.411 ;
; SW[0]      ; HEX1_D[1]   ; 10.078 ; 10.031 ; 10.482 ; 10.435 ;
; SW[0]      ; HEX1_D[2]   ; 10.125 ; 10.031 ; 10.529 ; 10.435 ;
; SW[0]      ; HEX1_D[3]   ; 10.099 ; 10.020 ; 10.503 ; 10.424 ;
; SW[0]      ; HEX1_D[4]   ; 10.085 ; 10.001 ; 10.489 ; 10.405 ;
; SW[0]      ; HEX1_D[5]   ; 10.548 ; 10.428 ; 10.952 ; 10.832 ;
; SW[0]      ; HEX1_D[6]   ; 10.291 ; 10.380 ; 10.695 ; 10.784 ;
; SW[0]      ; HEX2_D[0]   ; 10.893 ; 10.822 ; 11.297 ; 11.226 ;
; SW[0]      ; HEX2_D[1]   ; 10.742 ; 10.652 ; 11.146 ; 11.056 ;
; SW[0]      ; HEX2_D[2]   ; 10.833 ; 10.770 ; 11.237 ; 11.174 ;
; SW[0]      ; HEX2_D[3]   ; 10.696 ; 10.644 ; 11.100 ; 11.048 ;
; SW[0]      ; HEX2_D[4]   ; 10.747 ; 10.690 ; 11.151 ; 11.094 ;
; SW[0]      ; HEX2_D[5]   ; 10.763 ; 10.678 ; 11.167 ; 11.082 ;
; SW[0]      ; HEX2_D[6]   ; 10.943 ; 11.085 ; 11.347 ; 11.489 ;
; SW[0]      ; HEX3_D[0]   ; 11.027 ; 10.927 ; 11.431 ; 11.331 ;
; SW[0]      ; HEX3_D[2]   ; 11.016 ; 10.957 ; 11.420 ; 11.361 ;
; SW[0]      ; HEX3_D[3]   ; 11.041 ; 10.941 ; 11.445 ; 11.345 ;
; SW[0]      ; HEX3_D[4]   ; 10.369 ; 10.222 ; 10.773 ; 10.626 ;
; SW[0]      ; HEX3_D[5]   ; 11.212 ; 11.067 ; 11.616 ; 11.471 ;
; SW[0]      ; HEX3_D[6]   ; 10.373 ; 10.644 ; 10.777 ; 11.048 ;
; SW[1]      ; HEX0_D[0]   ; 9.299  ; 9.234  ; 9.642  ; 9.577  ;
; SW[1]      ; HEX0_D[1]   ; 9.317  ; 9.232  ; 9.660  ; 9.575  ;
; SW[1]      ; HEX0_D[2]   ; 9.595  ; 9.536  ; 9.938  ; 9.879  ;
; SW[1]      ; HEX0_D[3]   ; 9.591  ; 9.511  ; 9.934  ; 9.854  ;
; SW[1]      ; HEX0_D[4]   ; 9.572  ; 9.515  ; 9.915  ; 9.858  ;
; SW[1]      ; HEX0_D[5]   ; 9.574  ; 9.510  ; 9.917  ; 9.853  ;
; SW[1]      ; HEX0_D[6]   ; 9.485  ; 9.588  ; 9.828  ; 9.931  ;
; SW[1]      ; HEX1_D[0]   ; 9.522  ; 9.442  ; 9.865  ; 9.785  ;
; SW[1]      ; HEX1_D[1]   ; 9.513  ; 9.466  ; 9.856  ; 9.809  ;
; SW[1]      ; HEX1_D[2]   ; 9.560  ; 9.466  ; 9.903  ; 9.809  ;
; SW[1]      ; HEX1_D[3]   ; 9.534  ; 9.455  ; 9.877  ; 9.798  ;
; SW[1]      ; HEX1_D[4]   ; 9.520  ; 9.436  ; 9.863  ; 9.779  ;
; SW[1]      ; HEX1_D[5]   ; 9.983  ; 9.863  ; 10.326 ; 10.206 ;
; SW[1]      ; HEX1_D[6]   ; 9.726  ; 9.815  ; 10.069 ; 10.158 ;
; SW[1]      ; HEX2_D[0]   ; 10.328 ; 10.257 ; 10.671 ; 10.600 ;
; SW[1]      ; HEX2_D[1]   ; 10.177 ; 10.087 ; 10.520 ; 10.430 ;
; SW[1]      ; HEX2_D[2]   ; 10.268 ; 10.205 ; 10.611 ; 10.548 ;
; SW[1]      ; HEX2_D[3]   ; 10.131 ; 10.079 ; 10.474 ; 10.422 ;
; SW[1]      ; HEX2_D[4]   ; 10.182 ; 10.125 ; 10.525 ; 10.468 ;
; SW[1]      ; HEX2_D[5]   ; 10.198 ; 10.113 ; 10.541 ; 10.456 ;
; SW[1]      ; HEX2_D[6]   ; 10.378 ; 10.520 ; 10.721 ; 10.863 ;
; SW[1]      ; HEX3_D[0]   ; 10.462 ; 10.362 ; 10.805 ; 10.705 ;
; SW[1]      ; HEX3_D[2]   ; 10.451 ; 10.392 ; 10.794 ; 10.735 ;
; SW[1]      ; HEX3_D[3]   ; 10.476 ; 10.376 ; 10.819 ; 10.719 ;
; SW[1]      ; HEX3_D[4]   ; 9.804  ; 9.657  ; 10.147 ; 10.000 ;
; SW[1]      ; HEX3_D[5]   ; 10.647 ; 10.502 ; 10.990 ; 10.845 ;
; SW[1]      ; HEX3_D[6]   ; 9.808  ; 10.079 ; 10.151 ; 10.422 ;
; SW[2]      ; HEX0_D[0]   ; 9.558  ; 9.493  ; 9.966  ; 9.901  ;
; SW[2]      ; HEX0_D[1]   ; 9.576  ; 9.491  ; 9.984  ; 9.899  ;
; SW[2]      ; HEX0_D[2]   ; 9.854  ; 9.795  ; 10.262 ; 10.203 ;
; SW[2]      ; HEX0_D[3]   ; 9.850  ; 9.770  ; 10.258 ; 10.178 ;
; SW[2]      ; HEX0_D[4]   ; 9.831  ; 9.774  ; 10.239 ; 10.182 ;
; SW[2]      ; HEX0_D[5]   ; 9.833  ; 9.769  ; 10.241 ; 10.177 ;
; SW[2]      ; HEX0_D[6]   ; 9.744  ; 9.847  ; 10.152 ; 10.255 ;
; SW[2]      ; HEX1_D[0]   ; 9.781  ; 9.701  ; 10.189 ; 10.109 ;
; SW[2]      ; HEX1_D[1]   ; 9.772  ; 9.725  ; 10.180 ; 10.133 ;
; SW[2]      ; HEX1_D[2]   ; 9.819  ; 9.725  ; 10.227 ; 10.133 ;
; SW[2]      ; HEX1_D[3]   ; 9.793  ; 9.714  ; 10.201 ; 10.122 ;
; SW[2]      ; HEX1_D[4]   ; 9.779  ; 9.695  ; 10.187 ; 10.103 ;
; SW[2]      ; HEX1_D[5]   ; 10.242 ; 10.122 ; 10.650 ; 10.530 ;
; SW[2]      ; HEX1_D[6]   ; 9.985  ; 10.074 ; 10.393 ; 10.482 ;
; SW[2]      ; HEX2_D[0]   ; 10.587 ; 10.516 ; 10.995 ; 10.924 ;
; SW[2]      ; HEX2_D[1]   ; 10.436 ; 10.346 ; 10.844 ; 10.754 ;
; SW[2]      ; HEX2_D[2]   ; 10.527 ; 10.464 ; 10.935 ; 10.872 ;
; SW[2]      ; HEX2_D[3]   ; 10.390 ; 10.338 ; 10.798 ; 10.746 ;
; SW[2]      ; HEX2_D[4]   ; 10.441 ; 10.384 ; 10.849 ; 10.792 ;
; SW[2]      ; HEX2_D[5]   ; 10.457 ; 10.372 ; 10.865 ; 10.780 ;
; SW[2]      ; HEX2_D[6]   ; 10.637 ; 10.779 ; 11.045 ; 11.187 ;
; SW[2]      ; HEX3_D[0]   ; 10.721 ; 10.621 ; 11.129 ; 11.029 ;
; SW[2]      ; HEX3_D[2]   ; 10.710 ; 10.651 ; 11.118 ; 11.059 ;
; SW[2]      ; HEX3_D[3]   ; 10.735 ; 10.635 ; 11.143 ; 11.043 ;
; SW[2]      ; HEX3_D[4]   ; 10.063 ; 9.916  ; 10.471 ; 10.324 ;
; SW[2]      ; HEX3_D[5]   ; 10.906 ; 10.761 ; 11.314 ; 11.169 ;
; SW[2]      ; HEX3_D[6]   ; 10.067 ; 10.338 ; 10.475 ; 10.746 ;
; SW[3]      ; HEX0_D[0]   ; 9.633  ; 9.568  ; 9.999  ; 9.934  ;
; SW[3]      ; HEX0_D[1]   ; 9.651  ; 9.566  ; 10.017 ; 9.932  ;
; SW[3]      ; HEX0_D[2]   ; 9.929  ; 9.870  ; 10.295 ; 10.236 ;
; SW[3]      ; HEX0_D[3]   ; 9.925  ; 9.845  ; 10.291 ; 10.211 ;
; SW[3]      ; HEX0_D[4]   ; 9.906  ; 9.849  ; 10.272 ; 10.215 ;
; SW[3]      ; HEX0_D[5]   ; 9.908  ; 9.844  ; 10.274 ; 10.210 ;
; SW[3]      ; HEX0_D[6]   ; 9.819  ; 9.922  ; 10.185 ; 10.288 ;
; SW[3]      ; HEX1_D[0]   ; 9.856  ; 9.776  ; 10.222 ; 10.142 ;
; SW[3]      ; HEX1_D[1]   ; 9.847  ; 9.800  ; 10.213 ; 10.166 ;
; SW[3]      ; HEX1_D[2]   ; 9.894  ; 9.800  ; 10.260 ; 10.166 ;
; SW[3]      ; HEX1_D[3]   ; 9.868  ; 9.789  ; 10.234 ; 10.155 ;
; SW[3]      ; HEX1_D[4]   ; 9.854  ; 9.770  ; 10.220 ; 10.136 ;
; SW[3]      ; HEX1_D[5]   ; 10.317 ; 10.197 ; 10.683 ; 10.563 ;
; SW[3]      ; HEX1_D[6]   ; 10.060 ; 10.149 ; 10.426 ; 10.515 ;
; SW[3]      ; HEX2_D[0]   ; 10.662 ; 10.591 ; 11.028 ; 10.957 ;
; SW[3]      ; HEX2_D[1]   ; 10.511 ; 10.421 ; 10.877 ; 10.787 ;
; SW[3]      ; HEX2_D[2]   ; 10.602 ; 10.539 ; 10.968 ; 10.905 ;
; SW[3]      ; HEX2_D[3]   ; 10.465 ; 10.413 ; 10.831 ; 10.779 ;
; SW[3]      ; HEX2_D[4]   ; 10.516 ; 10.459 ; 10.882 ; 10.825 ;
; SW[3]      ; HEX2_D[5]   ; 10.532 ; 10.447 ; 10.898 ; 10.813 ;
; SW[3]      ; HEX2_D[6]   ; 10.712 ; 10.854 ; 11.078 ; 11.220 ;
; SW[3]      ; HEX3_D[0]   ; 10.796 ; 10.696 ; 11.162 ; 11.062 ;
; SW[3]      ; HEX3_D[2]   ; 10.785 ; 10.726 ; 11.151 ; 11.092 ;
; SW[3]      ; HEX3_D[3]   ; 10.810 ; 10.710 ; 11.176 ; 11.076 ;
; SW[3]      ; HEX3_D[4]   ; 10.138 ; 9.991  ; 10.504 ; 10.357 ;
; SW[3]      ; HEX3_D[5]   ; 10.981 ; 10.836 ; 11.347 ; 11.202 ;
; SW[3]      ; HEX3_D[6]   ; 10.142 ; 10.413 ; 10.508 ; 10.779 ;
; SW[4]      ; HEX0_D[0]   ; 8.819  ; 8.754  ; 9.191  ; 9.126  ;
; SW[4]      ; HEX0_D[1]   ; 8.837  ; 8.752  ; 9.209  ; 9.124  ;
; SW[4]      ; HEX0_D[2]   ; 9.115  ; 9.056  ; 9.487  ; 9.428  ;
; SW[4]      ; HEX0_D[3]   ; 9.111  ; 9.031  ; 9.483  ; 9.403  ;
; SW[4]      ; HEX0_D[4]   ; 9.092  ; 9.035  ; 9.464  ; 9.407  ;
; SW[4]      ; HEX0_D[5]   ; 9.094  ; 9.030  ; 9.466  ; 9.402  ;
; SW[4]      ; HEX0_D[6]   ; 9.005  ; 9.108  ; 9.377  ; 9.480  ;
; SW[4]      ; HEX1_D[0]   ; 9.846  ; 9.766  ; 10.193 ; 10.113 ;
; SW[4]      ; HEX1_D[1]   ; 9.836  ; 9.790  ; 10.183 ; 10.137 ;
; SW[4]      ; HEX1_D[2]   ; 9.884  ; 9.790  ; 10.231 ; 10.137 ;
; SW[4]      ; HEX1_D[3]   ; 9.858  ; 9.779  ; 10.205 ; 10.126 ;
; SW[4]      ; HEX1_D[4]   ; 9.844  ; 9.760  ; 10.191 ; 10.107 ;
; SW[4]      ; HEX1_D[5]   ; 10.307 ; 10.187 ; 10.654 ; 10.534 ;
; SW[4]      ; HEX1_D[6]   ; 10.050 ; 10.139 ; 10.397 ; 10.486 ;
; SW[4]      ; HEX2_D[0]   ; 10.643 ; 10.564 ; 10.990 ; 10.906 ;
; SW[4]      ; HEX2_D[1]   ; 10.489 ; 10.402 ; 10.836 ; 10.749 ;
; SW[4]      ; HEX2_D[2]   ; 10.575 ; 10.533 ; 10.920 ; 10.880 ;
; SW[4]      ; HEX2_D[3]   ; 10.454 ; 10.386 ; 10.801 ; 10.730 ;
; SW[4]      ; HEX2_D[4]   ; 10.505 ; 10.432 ; 10.852 ; 10.774 ;
; SW[4]      ; HEX2_D[5]   ; 10.505 ; 10.441 ; 10.847 ; 10.788 ;
; SW[4]      ; HEX2_D[6]   ; 10.705 ; 10.827 ; 11.052 ; 11.174 ;
; SW[4]      ; HEX3_D[0]   ; 10.800 ; 10.685 ; 11.147 ; 11.032 ;
; SW[4]      ; HEX3_D[2]   ; 10.758 ; 10.730 ; 11.101 ; 11.077 ;
; SW[4]      ; HEX3_D[3]   ; 10.814 ; 10.699 ; 11.161 ; 11.046 ;
; SW[4]      ; HEX3_D[4]   ; 10.142 ; 9.994  ; 10.489 ; 10.341 ;
; SW[4]      ; HEX3_D[5]   ; 10.985 ; 10.839 ; 11.332 ; 11.186 ;
; SW[4]      ; HEX3_D[6]   ; 10.146 ; 10.386 ; 10.493 ; 10.728 ;
; SW[5]      ; HEX0_D[0]   ; 8.982  ; 8.917  ; 9.565  ; 9.500  ;
; SW[5]      ; HEX0_D[1]   ; 9.000  ; 8.915  ; 9.583  ; 9.498  ;
; SW[5]      ; HEX0_D[2]   ; 9.278  ; 9.219  ; 9.861  ; 9.802  ;
; SW[5]      ; HEX0_D[3]   ; 9.274  ; 9.194  ; 9.857  ; 9.777  ;
; SW[5]      ; HEX0_D[4]   ; 9.255  ; 9.198  ; 9.838  ; 9.781  ;
; SW[5]      ; HEX0_D[5]   ; 9.257  ; 9.193  ; 9.840  ; 9.776  ;
; SW[5]      ; HEX0_D[6]   ; 9.168  ; 9.271  ; 9.751  ; 9.854  ;
; SW[5]      ; HEX1_D[0]   ; 9.934  ; 9.854  ; 10.281 ; 10.203 ;
; SW[5]      ; HEX1_D[1]   ; 9.924  ; 9.878  ; 10.285 ; 10.221 ;
; SW[5]      ; HEX1_D[2]   ; 9.972  ; 9.878  ; 10.315 ; 10.221 ;
; SW[5]      ; HEX1_D[3]   ; 9.946  ; 9.867  ; 10.290 ; 10.210 ;
; SW[5]      ; HEX1_D[4]   ; 9.932  ; 9.848  ; 10.275 ; 10.191 ;
; SW[5]      ; HEX1_D[5]   ; 10.395 ; 10.275 ; 10.738 ; 10.618 ;
; SW[5]      ; HEX1_D[6]   ; 10.138 ; 10.227 ; 10.485 ; 10.576 ;
; SW[5]      ; HEX2_D[0]   ; 10.731 ; 10.654 ; 11.100 ; 11.029 ;
; SW[5]      ; HEX2_D[1]   ; 10.577 ; 10.490 ; 10.949 ; 10.859 ;
; SW[5]      ; HEX2_D[2]   ; 10.665 ; 10.621 ; 11.040 ; 10.967 ;
; SW[5]      ; HEX2_D[3]   ; 10.542 ; 10.476 ; 10.903 ; 10.851 ;
; SW[5]      ; HEX2_D[4]   ; 10.593 ; 10.522 ; 10.954 ; 10.897 ;
; SW[5]      ; HEX2_D[5]   ; 10.595 ; 10.529 ; 10.970 ; 10.875 ;
; SW[5]      ; HEX2_D[6]   ; 10.793 ; 10.917 ; 11.150 ; 11.292 ;
; SW[5]      ; HEX3_D[0]   ; 10.888 ; 10.773 ; 11.234 ; 11.134 ;
; SW[5]      ; HEX3_D[2]   ; 10.848 ; 10.818 ; 11.223 ; 11.164 ;
; SW[5]      ; HEX3_D[3]   ; 10.902 ; 10.787 ; 11.248 ; 11.148 ;
; SW[5]      ; HEX3_D[4]   ; 10.230 ; 10.082 ; 10.576 ; 10.429 ;
; SW[5]      ; HEX3_D[5]   ; 11.073 ; 10.927 ; 11.419 ; 11.274 ;
; SW[5]      ; HEX3_D[6]   ; 10.234 ; 10.476 ; 10.580 ; 10.851 ;
; SW[6]      ; HEX0_D[0]   ; 8.991  ; 8.926  ; 9.354  ; 9.289  ;
; SW[6]      ; HEX0_D[1]   ; 9.009  ; 8.924  ; 9.372  ; 9.287  ;
; SW[6]      ; HEX0_D[2]   ; 9.287  ; 9.228  ; 9.650  ; 9.591  ;
; SW[6]      ; HEX0_D[3]   ; 9.283  ; 9.203  ; 9.646  ; 9.566  ;
; SW[6]      ; HEX0_D[4]   ; 9.264  ; 9.207  ; 9.627  ; 9.570  ;
; SW[6]      ; HEX0_D[5]   ; 9.266  ; 9.202  ; 9.629  ; 9.565  ;
; SW[6]      ; HEX0_D[6]   ; 9.177  ; 9.280  ; 9.540  ; 9.643  ;
; SW[6]      ; HEX1_D[0]   ; 9.943  ; 9.865  ; 10.364 ; 10.284 ;
; SW[6]      ; HEX1_D[1]   ; 9.947  ; 9.885  ; 10.354 ; 10.308 ;
; SW[6]      ; HEX1_D[2]   ; 9.979  ; 9.885  ; 10.402 ; 10.308 ;
; SW[6]      ; HEX1_D[3]   ; 9.953  ; 9.874  ; 10.376 ; 10.297 ;
; SW[6]      ; HEX1_D[4]   ; 9.939  ; 9.855  ; 10.362 ; 10.278 ;
; SW[6]      ; HEX1_D[5]   ; 10.402 ; 10.282 ; 10.825 ; 10.705 ;
; SW[6]      ; HEX1_D[6]   ; 10.147 ; 10.238 ; 10.568 ; 10.657 ;
; SW[6]      ; HEX2_D[0]   ; 10.762 ; 10.691 ; 11.161 ; 11.077 ;
; SW[6]      ; HEX2_D[1]   ; 10.611 ; 10.521 ; 11.007 ; 10.920 ;
; SW[6]      ; HEX2_D[2]   ; 10.702 ; 10.629 ; 11.091 ; 11.051 ;
; SW[6]      ; HEX2_D[3]   ; 10.565 ; 10.513 ; 10.972 ; 10.901 ;
; SW[6]      ; HEX2_D[4]   ; 10.616 ; 10.559 ; 11.023 ; 10.945 ;
; SW[6]      ; HEX2_D[5]   ; 10.632 ; 10.537 ; 11.018 ; 10.959 ;
; SW[6]      ; HEX2_D[6]   ; 10.812 ; 10.954 ; 11.223 ; 11.345 ;
; SW[6]      ; HEX3_D[0]   ; 10.896 ; 10.796 ; 11.318 ; 11.203 ;
; SW[6]      ; HEX3_D[2]   ; 10.885 ; 10.826 ; 11.272 ; 11.248 ;
; SW[6]      ; HEX3_D[3]   ; 10.910 ; 10.810 ; 11.332 ; 11.217 ;
; SW[6]      ; HEX3_D[4]   ; 10.238 ; 10.091 ; 10.660 ; 10.512 ;
; SW[6]      ; HEX3_D[5]   ; 11.081 ; 10.936 ; 11.503 ; 11.357 ;
; SW[6]      ; HEX3_D[6]   ; 10.242 ; 10.513 ; 10.664 ; 10.899 ;
; SW[7]      ; HEX0_D[0]   ; 8.951  ; 8.886  ; 9.490  ; 9.425  ;
; SW[7]      ; HEX0_D[1]   ; 8.969  ; 8.884  ; 9.508  ; 9.423  ;
; SW[7]      ; HEX0_D[2]   ; 9.247  ; 9.188  ; 9.786  ; 9.727  ;
; SW[7]      ; HEX0_D[3]   ; 9.243  ; 9.163  ; 9.782  ; 9.702  ;
; SW[7]      ; HEX0_D[4]   ; 9.224  ; 9.167  ; 9.763  ; 9.706  ;
; SW[7]      ; HEX0_D[5]   ; 9.226  ; 9.162  ; 9.765  ; 9.701  ;
; SW[7]      ; HEX0_D[6]   ; 9.137  ; 9.240  ; 9.676  ; 9.779  ;
; SW[7]      ; HEX1_D[0]   ; 10.092 ; 10.014 ; 10.453 ; 10.375 ;
; SW[7]      ; HEX1_D[1]   ; 10.096 ; 10.019 ; 10.457 ; 10.380 ;
; SW[7]      ; HEX1_D[2]   ; 10.109 ; 10.017 ; 10.470 ; 10.378 ;
; SW[7]      ; HEX1_D[3]   ; 10.101 ; 10.018 ; 10.462 ; 10.379 ;
; SW[7]      ; HEX1_D[4]   ; 10.074 ; 9.994  ; 10.435 ; 10.355 ;
; SW[7]      ; HEX1_D[5]   ; 10.531 ; 10.421 ; 10.892 ; 10.782 ;
; SW[7]      ; HEX1_D[6]   ; 10.296 ; 10.387 ; 10.657 ; 10.748 ;
; SW[7]      ; HEX2_D[0]   ; 10.911 ; 10.840 ; 11.272 ; 11.201 ;
; SW[7]      ; HEX2_D[1]   ; 10.760 ; 10.670 ; 11.121 ; 11.031 ;
; SW[7]      ; HEX2_D[2]   ; 10.851 ; 10.778 ; 11.212 ; 11.139 ;
; SW[7]      ; HEX2_D[3]   ; 10.714 ; 10.662 ; 11.075 ; 11.023 ;
; SW[7]      ; HEX2_D[4]   ; 10.765 ; 10.708 ; 11.126 ; 11.069 ;
; SW[7]      ; HEX2_D[5]   ; 10.781 ; 10.686 ; 11.142 ; 11.047 ;
; SW[7]      ; HEX2_D[6]   ; 10.961 ; 11.103 ; 11.322 ; 11.464 ;
; SW[7]      ; HEX3_D[0]   ; 11.045 ; 10.945 ; 11.406 ; 11.306 ;
; SW[7]      ; HEX3_D[2]   ; 11.034 ; 10.975 ; 11.395 ; 11.336 ;
; SW[7]      ; HEX3_D[3]   ; 11.059 ; 10.959 ; 11.420 ; 11.320 ;
; SW[7]      ; HEX3_D[4]   ; 10.387 ; 10.240 ; 10.748 ; 10.601 ;
; SW[7]      ; HEX3_D[5]   ; 11.230 ; 11.085 ; 11.591 ; 11.446 ;
; SW[7]      ; HEX3_D[6]   ; 10.391 ; 10.662 ; 10.752 ; 11.023 ;
; SW[8]      ; HEX0_D[0]   ; 7.564  ; 7.499  ; 7.800  ; 7.695  ;
; SW[8]      ; HEX0_D[1]   ; 7.582  ; 7.497  ; 7.801  ; 7.733  ;
; SW[8]      ; HEX0_D[2]   ; 7.860  ; 7.801  ; 8.096  ; 7.997  ;
; SW[8]      ; HEX0_D[3]   ; 7.856  ; 7.776  ; 8.052  ; 8.012  ;
; SW[8]      ; HEX0_D[4]   ; 7.837  ; 7.780  ; 8.073  ; 7.976  ;
; SW[8]      ; HEX0_D[5]   ; 7.839  ; 7.775  ; 8.075  ; 7.971  ;
; SW[8]      ; HEX0_D[6]   ; 7.750  ; 7.853  ; 7.986  ; 8.049  ;
; SW[8]      ; HEX1_D[0]   ; 7.751  ; 7.672  ; 8.104  ; 8.024  ;
; SW[8]      ; HEX1_D[1]   ; 7.751  ; 7.696  ; 8.094  ; 8.048  ;
; SW[8]      ; HEX1_D[2]   ; 7.790  ; 7.680  ; 8.142  ; 8.048  ;
; SW[8]      ; HEX1_D[3]   ; 7.764  ; 7.675  ; 8.116  ; 8.037  ;
; SW[8]      ; HEX1_D[4]   ; 7.745  ; 7.666  ; 8.102  ; 8.018  ;
; SW[8]      ; HEX1_D[5]   ; 8.213  ; 8.076  ; 8.565  ; 8.445  ;
; SW[8]      ; HEX1_D[6]   ; 7.956  ; 8.042  ; 8.308  ; 8.397  ;
; SW[8]      ; HEX2_D[0]   ; 8.779  ; 8.657  ; 9.171  ; 9.049  ;
; SW[8]      ; HEX2_D[1]   ; 8.625  ; 8.538  ; 9.017  ; 8.930  ;
; SW[8]      ; HEX2_D[2]   ; 8.709  ; 8.669  ; 9.101  ; 9.061  ;
; SW[8]      ; HEX2_D[3]   ; 8.590  ; 8.519  ; 8.982  ; 8.911  ;
; SW[8]      ; HEX2_D[4]   ; 8.641  ; 8.526  ; 9.033  ; 8.918  ;
; SW[8]      ; HEX2_D[5]   ; 8.631  ; 8.577  ; 9.023  ; 8.969  ;
; SW[8]      ; HEX2_D[6]   ; 8.841  ; 8.963  ; 9.233  ; 9.355  ;
; SW[8]      ; HEX3_D[0]   ; 8.926  ; 8.811  ; 9.318  ; 9.203  ;
; SW[8]      ; HEX3_D[2]   ; 8.880  ; 8.856  ; 9.272  ; 9.248  ;
; SW[8]      ; HEX3_D[3]   ; 8.940  ; 8.825  ; 9.332  ; 9.217  ;
; SW[8]      ; HEX3_D[4]   ; 8.268  ; 8.120  ; 8.660  ; 8.512  ;
; SW[8]      ; HEX3_D[5]   ; 9.111  ; 8.965  ; 9.503  ; 9.357  ;
; SW[8]      ; HEX3_D[6]   ; 8.272  ; 8.383  ; 8.664  ; 8.722  ;
; SW[9]      ; HEX0_D[0]   ; 7.305  ; 7.199  ; 7.646  ; 7.605  ;
; SW[9]      ; HEX0_D[1]   ; 7.306  ; 7.238  ; 7.688  ; 7.591  ;
; SW[9]      ; HEX0_D[2]   ; 7.601  ; 7.461  ; 7.927  ; 7.907  ;
; SW[9]      ; HEX0_D[3]   ; 7.540  ; 7.517  ; 7.962  ; 7.849  ;
; SW[9]      ; HEX0_D[4]   ; 7.578  ; 7.440  ; 7.904  ; 7.886  ;
; SW[9]      ; HEX0_D[5]   ; 7.580  ; 7.435  ; 7.906  ; 7.881  ;
; SW[9]      ; HEX0_D[6]   ; 7.491  ; 7.525  ; 7.839  ; 7.959  ;
; SW[9]      ; HEX1_D[0]   ; 7.772  ; 7.693  ; 8.321  ; 8.241  ;
; SW[9]      ; HEX1_D[1]   ; 7.772  ; 7.717  ; 8.311  ; 8.265  ;
; SW[9]      ; HEX1_D[2]   ; 7.811  ; 7.701  ; 8.359  ; 8.265  ;
; SW[9]      ; HEX1_D[3]   ; 7.785  ; 7.696  ; 8.333  ; 8.254  ;
; SW[9]      ; HEX1_D[4]   ; 7.766  ; 7.687  ; 8.319  ; 8.235  ;
; SW[9]      ; HEX1_D[5]   ; 8.234  ; 8.097  ; 8.782  ; 8.662  ;
; SW[9]      ; HEX1_D[6]   ; 7.977  ; 8.063  ; 8.525  ; 8.614  ;
; SW[9]      ; HEX2_D[0]   ; 8.811  ; 8.689  ; 9.192  ; 9.070  ;
; SW[9]      ; HEX2_D[1]   ; 8.657  ; 8.570  ; 9.038  ; 8.951  ;
; SW[9]      ; HEX2_D[2]   ; 8.741  ; 8.701  ; 9.122  ; 9.082  ;
; SW[9]      ; HEX2_D[3]   ; 8.622  ; 8.551  ; 9.003  ; 8.932  ;
; SW[9]      ; HEX2_D[4]   ; 8.673  ; 8.558  ; 9.054  ; 8.939  ;
; SW[9]      ; HEX2_D[5]   ; 8.663  ; 8.609  ; 9.044  ; 8.990  ;
; SW[9]      ; HEX2_D[6]   ; 8.873  ; 8.995  ; 9.254  ; 9.376  ;
; SW[9]      ; HEX3_D[0]   ; 8.958  ; 8.843  ; 9.339  ; 9.224  ;
; SW[9]      ; HEX3_D[2]   ; 8.912  ; 8.888  ; 9.293  ; 9.269  ;
; SW[9]      ; HEX3_D[3]   ; 8.972  ; 8.857  ; 9.353  ; 9.238  ;
; SW[9]      ; HEX3_D[4]   ; 8.300  ; 8.152  ; 8.681  ; 8.533  ;
; SW[9]      ; HEX3_D[5]   ; 9.143  ; 8.997  ; 9.524  ; 9.378  ;
; SW[9]      ; HEX3_D[6]   ; 8.304  ; 8.414  ; 8.685  ; 8.779  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+-------------+-------+-------+--------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR     ; FF    ;
+------------+-------------+-------+-------+--------+-------+
; SW[0]      ; HEX0_D[0]   ; 7.446 ; 7.376 ; 7.789  ; 7.719 ;
; SW[0]      ; HEX0_D[1]   ; 7.486 ; 7.393 ; 7.829  ; 7.756 ;
; SW[0]      ; HEX0_D[2]   ; 7.662 ; 7.589 ; 8.051  ; 8.002 ;
; SW[0]      ; HEX0_D[3]   ; 7.672 ; 7.594 ; 8.061  ; 7.994 ;
; SW[0]      ; HEX0_D[4]   ; 7.669 ; 7.585 ; 8.082  ; 7.974 ;
; SW[0]      ; HEX0_D[5]   ; 7.659 ; 7.575 ; 8.072  ; 7.964 ;
; SW[0]      ; HEX0_D[6]   ; 7.583 ; 7.656 ; 7.983  ; 8.045 ;
; SW[0]      ; HEX1_D[0]   ; 8.138 ; 8.042 ; 8.527  ; 8.431 ;
; SW[0]      ; HEX1_D[1]   ; 8.139 ; 8.046 ; 8.528  ; 8.435 ;
; SW[0]      ; HEX1_D[2]   ; 8.150 ; 8.060 ; 8.539  ; 8.457 ;
; SW[0]      ; HEX1_D[3]   ; 8.144 ; 8.048 ; 8.533  ; 8.437 ;
; SW[0]      ; HEX1_D[4]   ; 8.141 ; 8.036 ; 8.538  ; 8.425 ;
; SW[0]      ; HEX1_D[5]   ; 8.563 ; 8.429 ; 8.960  ; 8.818 ;
; SW[0]      ; HEX1_D[6]   ; 8.311 ; 8.418 ; 8.700  ; 8.807 ;
; SW[0]      ; HEX2_D[0]   ; 8.929 ; 8.817 ; 9.318  ; 9.206 ;
; SW[0]      ; HEX2_D[1]   ; 8.796 ; 8.691 ; 9.185  ; 9.080 ;
; SW[0]      ; HEX2_D[2]   ; 8.868 ; 8.811 ; 9.257  ; 9.218 ;
; SW[0]      ; HEX2_D[3]   ; 8.749 ; 8.651 ; 9.138  ; 9.040 ;
; SW[0]      ; HEX2_D[4]   ; 8.812 ; 8.695 ; 9.219  ; 9.084 ;
; SW[0]      ; HEX2_D[5]   ; 8.811 ; 8.701 ; 9.218  ; 9.090 ;
; SW[0]      ; HEX2_D[6]   ; 8.979 ; 9.105 ; 9.368  ; 9.494 ;
; SW[0]      ; HEX3_D[0]   ; 9.458 ; 9.369 ; 9.851  ; 9.782 ;
; SW[0]      ; HEX3_D[2]   ; 9.459 ; 9.392 ; 9.872  ; 9.785 ;
; SW[0]      ; HEX3_D[3]   ; 9.471 ; 9.382 ; 9.864  ; 9.795 ;
; SW[0]      ; HEX3_D[4]   ; 8.884 ; 8.775 ; 9.297  ; 9.188 ;
; SW[0]      ; HEX3_D[5]   ; 9.634 ; 9.516 ; 10.047 ; 9.929 ;
; SW[0]      ; HEX3_D[6]   ; 9.004 ; 9.138 ; 9.393  ; 9.551 ;
; SW[1]      ; HEX0_D[0]   ; 7.262 ; 7.192 ; 7.594  ; 7.524 ;
; SW[1]      ; HEX0_D[1]   ; 7.302 ; 7.229 ; 7.634  ; 7.561 ;
; SW[1]      ; HEX0_D[2]   ; 7.527 ; 7.481 ; 7.860  ; 7.820 ;
; SW[1]      ; HEX0_D[3]   ; 7.537 ; 7.470 ; 7.870  ; 7.803 ;
; SW[1]      ; HEX0_D[4]   ; 7.561 ; 7.450 ; 7.900  ; 7.783 ;
; SW[1]      ; HEX0_D[5]   ; 7.551 ; 7.440 ; 7.890  ; 7.773 ;
; SW[1]      ; HEX0_D[6]   ; 7.459 ; 7.521 ; 7.792  ; 7.854 ;
; SW[1]      ; HEX1_D[0]   ; 7.805 ; 7.709 ; 8.138  ; 8.042 ;
; SW[1]      ; HEX1_D[1]   ; 7.806 ; 7.713 ; 8.139  ; 8.046 ;
; SW[1]      ; HEX1_D[2]   ; 7.817 ; 7.735 ; 8.150  ; 8.068 ;
; SW[1]      ; HEX1_D[3]   ; 7.811 ; 7.715 ; 8.144  ; 8.048 ;
; SW[1]      ; HEX1_D[4]   ; 7.816 ; 7.703 ; 8.149  ; 8.036 ;
; SW[1]      ; HEX1_D[5]   ; 8.238 ; 8.096 ; 8.571  ; 8.429 ;
; SW[1]      ; HEX1_D[6]   ; 7.978 ; 8.085 ; 8.311  ; 8.418 ;
; SW[1]      ; HEX2_D[0]   ; 8.702 ; 8.590 ; 9.047  ; 8.935 ;
; SW[1]      ; HEX2_D[1]   ; 8.569 ; 8.464 ; 8.914  ; 8.809 ;
; SW[1]      ; HEX2_D[2]   ; 8.641 ; 8.578 ; 8.986  ; 8.916 ;
; SW[1]      ; HEX2_D[3]   ; 8.522 ; 8.424 ; 8.867  ; 8.769 ;
; SW[1]      ; HEX2_D[4]   ; 8.579 ; 8.468 ; 8.917  ; 8.813 ;
; SW[1]      ; HEX2_D[5]   ; 8.578 ; 8.474 ; 8.916  ; 8.819 ;
; SW[1]      ; HEX2_D[6]   ; 8.752 ; 8.878 ; 9.097  ; 9.223 ;
; SW[1]      ; HEX3_D[0]   ; 9.066 ; 9.000 ; 9.376  ; 9.335 ;
; SW[1]      ; HEX3_D[2]   ; 9.090 ; 9.000 ; 9.425  ; 9.310 ;
; SW[1]      ; HEX3_D[3]   ; 9.079 ; 9.013 ; 9.389  ; 9.348 ;
; SW[1]      ; HEX3_D[4]   ; 8.515 ; 8.406 ; 8.853  ; 8.741 ;
; SW[1]      ; HEX3_D[5]   ; 9.265 ; 9.147 ; 9.603  ; 9.459 ;
; SW[1]      ; HEX3_D[6]   ; 8.608 ; 8.769 ; 8.918  ; 9.107 ;
; SW[2]      ; HEX0_D[0]   ; 7.505 ; 7.427 ; 7.903  ; 7.826 ;
; SW[2]      ; HEX0_D[1]   ; 7.547 ; 7.444 ; 7.946  ; 7.843 ;
; SW[2]      ; HEX0_D[2]   ; 7.713 ; 7.671 ; 8.112  ; 8.040 ;
; SW[2]      ; HEX0_D[3]   ; 7.723 ; 7.656 ; 8.122  ; 8.045 ;
; SW[2]      ; HEX0_D[4]   ; 7.751 ; 7.636 ; 8.120  ; 8.035 ;
; SW[2]      ; HEX0_D[5]   ; 7.741 ; 7.626 ; 8.110  ; 8.025 ;
; SW[2]      ; HEX0_D[6]   ; 7.645 ; 7.707 ; 8.034  ; 8.106 ;
; SW[2]      ; HEX1_D[0]   ; 8.084 ; 7.988 ; 8.475  ; 8.379 ;
; SW[2]      ; HEX1_D[1]   ; 8.085 ; 7.992 ; 8.476  ; 8.383 ;
; SW[2]      ; HEX1_D[2]   ; 8.096 ; 8.006 ; 8.487  ; 8.405 ;
; SW[2]      ; HEX1_D[3]   ; 8.090 ; 7.994 ; 8.481  ; 8.385 ;
; SW[2]      ; HEX1_D[4]   ; 8.087 ; 7.982 ; 8.486  ; 8.373 ;
; SW[2]      ; HEX1_D[5]   ; 8.509 ; 8.375 ; 8.908  ; 8.766 ;
; SW[2]      ; HEX1_D[6]   ; 8.257 ; 8.364 ; 8.648  ; 8.755 ;
; SW[2]      ; HEX2_D[0]   ; 8.963 ; 8.851 ; 9.367  ; 9.255 ;
; SW[2]      ; HEX2_D[1]   ; 8.830 ; 8.725 ; 9.234  ; 9.129 ;
; SW[2]      ; HEX2_D[2]   ; 8.902 ; 8.839 ; 9.306  ; 9.236 ;
; SW[2]      ; HEX2_D[3]   ; 8.783 ; 8.685 ; 9.187  ; 9.089 ;
; SW[2]      ; HEX2_D[4]   ; 8.840 ; 8.729 ; 9.237  ; 9.133 ;
; SW[2]      ; HEX2_D[5]   ; 8.839 ; 8.735 ; 9.236  ; 9.139 ;
; SW[2]      ; HEX2_D[6]   ; 9.013 ; 9.139 ; 9.417  ; 9.543 ;
; SW[2]      ; HEX3_D[0]   ; 9.327 ; 9.261 ; 9.696  ; 9.655 ;
; SW[2]      ; HEX3_D[2]   ; 9.351 ; 9.261 ; 9.745  ; 9.630 ;
; SW[2]      ; HEX3_D[3]   ; 9.340 ; 9.274 ; 9.709  ; 9.668 ;
; SW[2]      ; HEX3_D[4]   ; 8.776 ; 8.667 ; 9.173  ; 9.061 ;
; SW[2]      ; HEX3_D[5]   ; 9.526 ; 9.408 ; 9.923  ; 9.779 ;
; SW[2]      ; HEX3_D[6]   ; 8.869 ; 9.030 ; 9.238  ; 9.427 ;
; SW[3]      ; HEX0_D[0]   ; 7.642 ; 7.572 ; 7.998  ; 7.928 ;
; SW[3]      ; HEX0_D[1]   ; 7.682 ; 7.609 ; 8.038  ; 7.965 ;
; SW[3]      ; HEX0_D[2]   ; 8.079 ; 7.987 ; 8.411  ; 8.343 ;
; SW[3]      ; HEX0_D[3]   ; 8.070 ; 7.970 ; 8.421  ; 8.326 ;
; SW[3]      ; HEX0_D[4]   ; 8.051 ; 8.006 ; 8.407  ; 8.338 ;
; SW[3]      ; HEX0_D[5]   ; 8.063 ; 7.941 ; 8.409  ; 8.297 ;
; SW[3]      ; HEX0_D[6]   ; 7.984 ; 8.059 ; 8.339  ; 8.403 ;
; SW[3]      ; HEX1_D[0]   ; 8.187 ; 8.091 ; 8.541  ; 8.445 ;
; SW[3]      ; HEX1_D[1]   ; 8.188 ; 8.095 ; 8.542  ; 8.449 ;
; SW[3]      ; HEX1_D[2]   ; 8.199 ; 8.117 ; 8.553  ; 8.463 ;
; SW[3]      ; HEX1_D[3]   ; 8.193 ; 8.097 ; 8.547  ; 8.451 ;
; SW[3]      ; HEX1_D[4]   ; 8.198 ; 8.085 ; 8.544  ; 8.439 ;
; SW[3]      ; HEX1_D[5]   ; 8.620 ; 8.478 ; 8.966  ; 8.832 ;
; SW[3]      ; HEX1_D[6]   ; 8.360 ; 8.467 ; 8.714  ; 8.821 ;
; SW[3]      ; HEX2_D[0]   ; 9.087 ; 8.975 ; 9.434  ; 9.322 ;
; SW[3]      ; HEX2_D[1]   ; 8.954 ; 8.849 ; 9.301  ; 9.196 ;
; SW[3]      ; HEX2_D[2]   ; 9.026 ; 8.963 ; 9.373  ; 9.316 ;
; SW[3]      ; HEX2_D[3]   ; 8.907 ; 8.809 ; 9.254  ; 9.156 ;
; SW[3]      ; HEX2_D[4]   ; 8.964 ; 8.853 ; 9.317  ; 9.200 ;
; SW[3]      ; HEX2_D[5]   ; 8.963 ; 8.859 ; 9.316  ; 9.206 ;
; SW[3]      ; HEX2_D[6]   ; 9.137 ; 9.263 ; 9.484  ; 9.610 ;
; SW[3]      ; HEX3_D[0]   ; 9.451 ; 9.385 ; 9.782  ; 9.740 ;
; SW[3]      ; HEX3_D[2]   ; 9.475 ; 9.385 ; 9.830  ; 9.716 ;
; SW[3]      ; HEX3_D[3]   ; 9.464 ; 9.398 ; 9.795  ; 9.753 ;
; SW[3]      ; HEX3_D[4]   ; 8.900 ; 8.791 ; 9.255  ; 9.146 ;
; SW[3]      ; HEX3_D[5]   ; 9.650 ; 9.532 ; 10.005 ; 9.865 ;
; SW[3]      ; HEX3_D[6]   ; 8.993 ; 9.154 ; 9.324  ; 9.509 ;
; SW[4]      ; HEX0_D[0]   ; 7.195 ; 7.125 ; 7.531  ; 7.461 ;
; SW[4]      ; HEX0_D[1]   ; 7.235 ; 7.142 ; 7.571  ; 7.498 ;
; SW[4]      ; HEX0_D[2]   ; 7.411 ; 7.338 ; 7.793  ; 7.744 ;
; SW[4]      ; HEX0_D[3]   ; 7.421 ; 7.343 ; 7.803  ; 7.736 ;
; SW[4]      ; HEX0_D[4]   ; 7.418 ; 7.334 ; 7.824  ; 7.716 ;
; SW[4]      ; HEX0_D[5]   ; 7.408 ; 7.324 ; 7.814  ; 7.706 ;
; SW[4]      ; HEX0_D[6]   ; 7.332 ; 7.405 ; 7.725  ; 7.787 ;
; SW[4]      ; HEX1_D[0]   ; 7.676 ; 7.586 ; 8.036  ; 7.946 ;
; SW[4]      ; HEX1_D[1]   ; 7.676 ; 7.589 ; 8.036  ; 7.949 ;
; SW[4]      ; HEX1_D[2]   ; 7.703 ; 7.591 ; 8.066  ; 7.951 ;
; SW[4]      ; HEX1_D[3]   ; 7.684 ; 7.594 ; 8.044  ; 7.954 ;
; SW[4]      ; HEX1_D[4]   ; 7.672 ; 7.589 ; 8.032  ; 7.952 ;
; SW[4]      ; HEX1_D[5]   ; 8.094 ; 7.982 ; 8.454  ; 8.345 ;
; SW[4]      ; HEX1_D[6]   ; 7.854 ; 7.955 ; 8.214  ; 8.315 ;
; SW[4]      ; HEX2_D[0]   ; 8.457 ; 8.344 ; 8.788  ; 8.675 ;
; SW[4]      ; HEX2_D[1]   ; 8.332 ; 8.220 ; 8.672  ; 8.551 ;
; SW[4]      ; HEX2_D[2]   ; 8.393 ; 8.338 ; 8.733  ; 8.671 ;
; SW[4]      ; HEX2_D[3]   ; 8.272 ; 8.194 ; 8.604  ; 8.528 ;
; SW[4]      ; HEX2_D[4]   ; 8.325 ; 8.238 ; 8.656  ; 8.590 ;
; SW[4]      ; HEX2_D[5]   ; 8.321 ; 8.225 ; 8.652  ; 8.556 ;
; SW[4]      ; HEX2_D[6]   ; 8.507 ; 8.646 ; 8.838  ; 8.981 ;
; SW[4]      ; HEX3_D[0]   ; 8.743 ; 8.669 ; 9.074  ; 9.033 ;
; SW[4]      ; HEX3_D[2]   ; 8.759 ; 8.677 ; 9.123  ; 9.008 ;
; SW[4]      ; HEX3_D[3]   ; 8.756 ; 8.682 ; 9.087  ; 9.046 ;
; SW[4]      ; HEX3_D[4]   ; 8.184 ; 8.075 ; 8.550  ; 8.439 ;
; SW[4]      ; HEX3_D[5]   ; 8.934 ; 8.816 ; 9.300  ; 9.157 ;
; SW[4]      ; HEX3_D[6]   ; 8.285 ; 8.438 ; 8.616  ; 8.804 ;
; SW[5]      ; HEX0_D[0]   ; 7.457 ; 7.387 ; 7.802  ; 7.732 ;
; SW[5]      ; HEX0_D[1]   ; 7.497 ; 7.404 ; 7.842  ; 7.769 ;
; SW[5]      ; HEX0_D[2]   ; 7.673 ; 7.600 ; 8.064  ; 8.015 ;
; SW[5]      ; HEX0_D[3]   ; 7.683 ; 7.605 ; 8.074  ; 8.007 ;
; SW[5]      ; HEX0_D[4]   ; 7.680 ; 7.596 ; 8.095  ; 7.987 ;
; SW[5]      ; HEX0_D[5]   ; 7.670 ; 7.586 ; 8.085  ; 7.977 ;
; SW[5]      ; HEX0_D[6]   ; 7.594 ; 7.667 ; 7.996  ; 8.058 ;
; SW[5]      ; HEX1_D[0]   ; 8.149 ; 8.053 ; 8.540  ; 8.444 ;
; SW[5]      ; HEX1_D[1]   ; 8.150 ; 8.057 ; 8.541  ; 8.448 ;
; SW[5]      ; HEX1_D[2]   ; 8.161 ; 8.071 ; 8.552  ; 8.470 ;
; SW[5]      ; HEX1_D[3]   ; 8.155 ; 8.059 ; 8.546  ; 8.450 ;
; SW[5]      ; HEX1_D[4]   ; 8.152 ; 8.047 ; 8.551  ; 8.438 ;
; SW[5]      ; HEX1_D[5]   ; 8.574 ; 8.440 ; 8.973  ; 8.831 ;
; SW[5]      ; HEX1_D[6]   ; 8.322 ; 8.429 ; 8.713  ; 8.820 ;
; SW[5]      ; HEX2_D[0]   ; 8.831 ; 8.718 ; 9.192  ; 9.079 ;
; SW[5]      ; HEX2_D[1]   ; 8.713 ; 8.594 ; 9.067  ; 8.955 ;
; SW[5]      ; HEX2_D[2]   ; 8.774 ; 8.714 ; 9.128  ; 9.075 ;
; SW[5]      ; HEX2_D[3]   ; 8.647 ; 8.571 ; 9.007  ; 8.932 ;
; SW[5]      ; HEX2_D[4]   ; 8.699 ; 8.631 ; 9.060  ; 8.985 ;
; SW[5]      ; HEX2_D[5]   ; 8.695 ; 8.599 ; 9.056  ; 8.960 ;
; SW[5]      ; HEX2_D[6]   ; 8.881 ; 9.024 ; 9.242  ; 9.381 ;
; SW[5]      ; HEX3_D[0]   ; 9.117 ; 9.050 ; 9.478  ; 9.404 ;
; SW[5]      ; HEX3_D[2]   ; 9.140 ; 9.051 ; 9.494  ; 9.412 ;
; SW[5]      ; HEX3_D[3]   ; 9.130 ; 9.063 ; 9.491  ; 9.417 ;
; SW[5]      ; HEX3_D[4]   ; 8.565 ; 8.456 ; 8.919  ; 8.810 ;
; SW[5]      ; HEX3_D[5]   ; 9.315 ; 9.197 ; 9.669  ; 9.551 ;
; SW[5]      ; HEX3_D[6]   ; 8.659 ; 8.819 ; 9.020  ; 9.173 ;
; SW[6]      ; HEX0_D[0]   ; 7.204 ; 7.128 ; 7.522  ; 7.444 ;
; SW[6]      ; HEX0_D[1]   ; 7.248 ; 7.145 ; 7.564  ; 7.461 ;
; SW[6]      ; HEX0_D[2]   ; 7.414 ; 7.341 ; 7.730  ; 7.690 ;
; SW[6]      ; HEX0_D[3]   ; 7.424 ; 7.346 ; 7.740  ; 7.673 ;
; SW[6]      ; HEX0_D[4]   ; 7.421 ; 7.337 ; 7.770  ; 7.653 ;
; SW[6]      ; HEX0_D[5]   ; 7.411 ; 7.327 ; 7.760  ; 7.643 ;
; SW[6]      ; HEX0_D[6]   ; 7.335 ; 7.408 ; 7.662  ; 7.724 ;
; SW[6]      ; HEX1_D[0]   ; 8.052 ; 7.956 ; 8.425  ; 8.329 ;
; SW[6]      ; HEX1_D[1]   ; 8.053 ; 7.960 ; 8.426  ; 8.333 ;
; SW[6]      ; HEX1_D[2]   ; 8.064 ; 7.974 ; 8.437  ; 8.355 ;
; SW[6]      ; HEX1_D[3]   ; 8.058 ; 7.962 ; 8.431  ; 8.335 ;
; SW[6]      ; HEX1_D[4]   ; 8.055 ; 7.950 ; 8.436  ; 8.323 ;
; SW[6]      ; HEX1_D[5]   ; 8.477 ; 8.343 ; 8.858  ; 8.716 ;
; SW[6]      ; HEX1_D[6]   ; 8.225 ; 8.332 ; 8.598  ; 8.705 ;
; SW[6]      ; HEX2_D[0]   ; 8.842 ; 8.731 ; 9.216  ; 9.104 ;
; SW[6]      ; HEX2_D[1]   ; 8.710 ; 8.605 ; 9.083  ; 8.978 ;
; SW[6]      ; HEX2_D[2]   ; 8.782 ; 8.725 ; 9.155  ; 9.108 ;
; SW[6]      ; HEX2_D[3]   ; 8.663 ; 8.565 ; 9.036  ; 8.938 ;
; SW[6]      ; HEX2_D[4]   ; 8.713 ; 8.609 ; 9.093  ; 8.982 ;
; SW[6]      ; HEX2_D[5]   ; 8.710 ; 8.615 ; 9.089  ; 8.988 ;
; SW[6]      ; HEX2_D[6]   ; 8.893 ; 9.019 ; 9.266  ; 9.392 ;
; SW[6]      ; HEX3_D[0]   ; 9.183 ; 9.109 ; 9.511  ; 9.470 ;
; SW[6]      ; HEX3_D[2]   ; 9.199 ; 9.117 ; 9.560  ; 9.445 ;
; SW[6]      ; HEX3_D[3]   ; 9.196 ; 9.122 ; 9.524  ; 9.483 ;
; SW[6]      ; HEX3_D[4]   ; 8.624 ; 8.515 ; 8.987  ; 8.876 ;
; SW[6]      ; HEX3_D[5]   ; 9.374 ; 9.256 ; 9.737  ; 9.594 ;
; SW[6]      ; HEX3_D[6]   ; 8.725 ; 8.878 ; 9.053  ; 9.241 ;
; SW[7]      ; HEX0_D[0]   ; 7.207 ; 7.137 ; 7.520  ; 7.450 ;
; SW[7]      ; HEX0_D[1]   ; 7.247 ; 7.174 ; 7.560  ; 7.487 ;
; SW[7]      ; HEX0_D[2]   ; 7.616 ; 7.552 ; 7.957  ; 7.865 ;
; SW[7]      ; HEX0_D[3]   ; 7.626 ; 7.535 ; 7.948  ; 7.848 ;
; SW[7]      ; HEX0_D[4]   ; 7.616 ; 7.543 ; 7.929  ; 7.884 ;
; SW[7]      ; HEX0_D[5]   ; 7.614 ; 7.506 ; 7.941  ; 7.819 ;
; SW[7]      ; HEX0_D[6]   ; 7.544 ; 7.608 ; 7.862  ; 7.937 ;
; SW[7]      ; HEX1_D[0]   ; 8.120 ; 8.024 ; 8.468  ; 8.372 ;
; SW[7]      ; HEX1_D[1]   ; 8.121 ; 8.028 ; 8.469  ; 8.376 ;
; SW[7]      ; HEX1_D[2]   ; 8.132 ; 8.042 ; 8.480  ; 8.398 ;
; SW[7]      ; HEX1_D[3]   ; 8.126 ; 8.030 ; 8.474  ; 8.378 ;
; SW[7]      ; HEX1_D[4]   ; 8.123 ; 8.018 ; 8.479  ; 8.366 ;
; SW[7]      ; HEX1_D[5]   ; 8.545 ; 8.411 ; 8.901  ; 8.759 ;
; SW[7]      ; HEX1_D[6]   ; 8.293 ; 8.400 ; 8.641  ; 8.748 ;
; SW[7]      ; HEX2_D[0]   ; 8.911 ; 8.799 ; 9.259  ; 9.147 ;
; SW[7]      ; HEX2_D[1]   ; 8.778 ; 8.673 ; 9.126  ; 9.021 ;
; SW[7]      ; HEX2_D[2]   ; 8.850 ; 8.793 ; 9.198  ; 9.159 ;
; SW[7]      ; HEX2_D[3]   ; 8.731 ; 8.633 ; 9.079  ; 8.981 ;
; SW[7]      ; HEX2_D[4]   ; 8.794 ; 8.677 ; 9.160  ; 9.025 ;
; SW[7]      ; HEX2_D[5]   ; 8.793 ; 8.683 ; 9.159  ; 9.031 ;
; SW[7]      ; HEX2_D[6]   ; 8.961 ; 9.087 ; 9.309  ; 9.435 ;
; SW[7]      ; HEX3_D[0]   ; 9.253 ; 9.179 ; 9.581  ; 9.540 ;
; SW[7]      ; HEX3_D[2]   ; 9.269 ; 9.187 ; 9.630  ; 9.515 ;
; SW[7]      ; HEX3_D[3]   ; 9.266 ; 9.192 ; 9.594  ; 9.553 ;
; SW[7]      ; HEX3_D[4]   ; 8.694 ; 8.585 ; 9.055  ; 8.946 ;
; SW[7]      ; HEX3_D[5]   ; 9.444 ; 9.326 ; 9.805  ; 9.664 ;
; SW[7]      ; HEX3_D[6]   ; 8.795 ; 8.948 ; 9.123  ; 9.309 ;
; SW[8]      ; HEX0_D[0]   ; 6.721 ; 6.619 ; 7.055  ; 6.953 ;
; SW[8]      ; HEX0_D[1]   ; 6.761 ; 6.656 ; 7.155  ; 6.990 ;
; SW[8]      ; HEX0_D[2]   ; 6.951 ; 6.863 ; 7.291  ; 7.197 ;
; SW[8]      ; HEX0_D[3]   ; 6.961 ; 6.868 ; 7.301  ; 7.202 ;
; SW[8]      ; HEX0_D[4]   ; 6.943 ; 6.849 ; 7.282  ; 7.183 ;
; SW[8]      ; HEX0_D[5]   ; 6.933 ; 6.839 ; 7.273  ; 7.173 ;
; SW[8]      ; HEX0_D[6]   ; 6.856 ; 6.945 ; 7.190  ; 7.285 ;
; SW[8]      ; HEX1_D[0]   ; 6.941 ; 6.864 ; 7.320  ; 7.226 ;
; SW[8]      ; HEX1_D[1]   ; 6.941 ; 6.893 ; 7.320  ; 7.239 ;
; SW[8]      ; HEX1_D[2]   ; 6.942 ; 6.911 ; 7.321  ; 7.257 ;
; SW[8]      ; HEX1_D[3]   ; 6.927 ; 6.862 ; 7.306  ; 7.241 ;
; SW[8]      ; HEX1_D[4]   ; 6.978 ; 6.856 ; 7.324  ; 7.235 ;
; SW[8]      ; HEX1_D[5]   ; 7.362 ; 7.253 ; 7.741  ; 7.617 ;
; SW[8]      ; HEX1_D[6]   ; 7.142 ; 7.222 ; 7.504  ; 7.601 ;
; SW[8]      ; HEX2_D[0]   ; 7.386 ; 7.301 ; 7.737  ; 7.658 ;
; SW[8]      ; HEX2_D[1]   ; 7.254 ; 7.176 ; 7.605  ; 7.532 ;
; SW[8]      ; HEX2_D[2]   ; 7.327 ; 7.275 ; 7.678  ; 7.631 ;
; SW[8]      ; HEX2_D[3]   ; 7.209 ; 7.135 ; 7.560  ; 7.493 ;
; SW[8]      ; HEX2_D[4]   ; 7.257 ; 7.180 ; 7.608  ; 7.560 ;
; SW[8]      ; HEX2_D[5]   ; 7.254 ; 7.184 ; 7.605  ; 7.543 ;
; SW[8]      ; HEX2_D[6]   ; 7.462 ; 7.564 ; 7.820  ; 7.915 ;
; SW[8]      ; HEX3_D[0]   ; 7.786 ; 7.697 ; 8.135  ; 8.094 ;
; SW[8]      ; HEX3_D[2]   ; 7.787 ; 7.720 ; 8.184  ; 8.069 ;
; SW[8]      ; HEX3_D[3]   ; 7.799 ; 7.710 ; 8.148  ; 8.107 ;
; SW[8]      ; HEX3_D[4]   ; 7.212 ; 7.103 ; 7.633  ; 7.500 ;
; SW[8]      ; HEX3_D[5]   ; 7.962 ; 7.844 ; 8.383  ; 8.218 ;
; SW[8]      ; HEX3_D[6]   ; 7.773 ; 7.466 ; 7.677  ; 8.273 ;
; SW[9]      ; HEX0_D[0]   ; 6.977 ; 6.910 ; 7.363  ; 7.283 ;
; SW[9]      ; HEX0_D[1]   ; 7.018 ; 6.943 ; 7.406  ; 7.303 ;
; SW[9]      ; HEX0_D[2]   ; 7.259 ; 7.190 ; 7.647  ; 7.550 ;
; SW[9]      ; HEX0_D[3]   ; 7.290 ; 7.203 ; 7.650  ; 7.591 ;
; SW[9]      ; HEX0_D[4]   ; 7.270 ; 7.183 ; 7.630  ; 7.571 ;
; SW[9]      ; HEX0_D[5]   ; 7.254 ; 7.160 ; 7.642  ; 7.520 ;
; SW[9]      ; HEX0_D[6]   ; 7.192 ; 7.256 ; 7.561  ; 7.635 ;
; SW[9]      ; HEX1_D[0]   ; 7.135 ; 7.045 ; 7.548  ; 7.452 ;
; SW[9]      ; HEX1_D[1]   ; 7.135 ; 7.048 ; 7.549  ; 7.456 ;
; SW[9]      ; HEX1_D[2]   ; 7.165 ; 7.050 ; 7.560  ; 7.469 ;
; SW[9]      ; HEX1_D[3]   ; 7.143 ; 7.053 ; 7.554  ; 7.458 ;
; SW[9]      ; HEX1_D[4]   ; 7.131 ; 7.051 ; 7.550  ; 7.446 ;
; SW[9]      ; HEX1_D[5]   ; 7.553 ; 7.444 ; 7.972  ; 7.839 ;
; SW[9]      ; HEX1_D[6]   ; 7.313 ; 7.414 ; 7.721  ; 7.828 ;
; SW[9]      ; HEX2_D[0]   ; 7.742 ; 7.633 ; 8.106  ; 7.994 ;
; SW[9]      ; HEX2_D[1]   ; 7.609 ; 7.507 ; 7.973  ; 7.868 ;
; SW[9]      ; HEX2_D[2]   ; 7.684 ; 7.611 ; 8.045  ; 8.005 ;
; SW[9]      ; HEX2_D[3]   ; 7.563 ; 7.467 ; 7.926  ; 7.828 ;
; SW[9]      ; HEX2_D[4]   ; 7.612 ; 7.511 ; 8.006  ; 7.872 ;
; SW[9]      ; HEX2_D[5]   ; 7.611 ; 7.517 ; 8.005  ; 7.878 ;
; SW[9]      ; HEX2_D[6]   ; 7.795 ; 7.919 ; 8.156  ; 8.282 ;
; SW[9]      ; HEX3_D[0]   ; 7.684 ; 7.596 ; 8.070  ; 7.947 ;
; SW[9]      ; HEX3_D[2]   ; 7.686 ; 7.618 ; 8.037  ; 8.004 ;
; SW[9]      ; HEX3_D[3]   ; 7.697 ; 7.609 ; 8.083  ; 7.960 ;
; SW[9]      ; HEX3_D[4]   ; 7.110 ; 7.002 ; 7.496  ; 7.353 ;
; SW[9]      ; HEX3_D[5]   ; 7.860 ; 7.743 ; 8.246  ; 8.094 ;
; SW[9]      ; HEX3_D[6]   ; 7.902 ; 7.524 ; 7.754  ; 8.424 ;
+------------+-------------+-------+-------+--------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.786 ; -15.030       ;
; clk_div:top_clk_div|clkout   ; -0.338 ; -3.592        ;
; spi2dac:top_spi2dac|clk_1MHz ; -0.327 ; -2.331        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.115 ; -0.327        ;
; clk_div:top_clk_div|clkout   ; 0.167  ; 0.000         ;
; spi2dac:top_spi2dac|clk_1MHz ; 0.194  ; 0.000         ;
+------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -3.000 ; -40.166       ;
; clk_div:top_clk_div|clkout   ; -1.000 ; -32.000       ;
; spi2dac:top_spi2dac|clk_1MHz ; -1.000 ; -21.000       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                       ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.786 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.738      ;
; -0.786 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.738      ;
; -0.786 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.738      ;
; -0.786 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.738      ;
; -0.786 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.738      ;
; -0.786 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.738      ;
; -0.786 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.738      ;
; -0.786 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.738      ;
; -0.782 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.734      ;
; -0.782 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.734      ;
; -0.782 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.734      ;
; -0.782 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.734      ;
; -0.782 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.734      ;
; -0.782 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.734      ;
; -0.782 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.734      ;
; -0.782 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.734      ;
; -0.762 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.517      ;
; -0.762 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.517      ;
; -0.762 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.517      ;
; -0.762 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.517      ;
; -0.762 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.517      ;
; -0.762 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.517      ;
; -0.762 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.517      ;
; -0.762 ; clk_div:top_clk_div|count[17] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.517      ;
; -0.759 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.712      ;
; -0.759 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.712      ;
; -0.759 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.712      ;
; -0.759 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.712      ;
; -0.759 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.712      ;
; -0.759 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.712      ;
; -0.759 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.712      ;
; -0.759 ; clk_div:top_clk_div|count[2]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.712      ;
; -0.736 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.689      ;
; -0.736 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.689      ;
; -0.736 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.689      ;
; -0.736 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.689      ;
; -0.736 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.689      ;
; -0.736 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.689      ;
; -0.736 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.689      ;
; -0.736 ; clk_div:top_clk_div|count[1]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.689      ;
; -0.722 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.477      ;
; -0.722 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.477      ;
; -0.722 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.477      ;
; -0.722 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.477      ;
; -0.722 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.477      ;
; -0.722 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.477      ;
; -0.722 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.477      ;
; -0.722 ; clk_div:top_clk_div|count[20] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 1.477      ;
; -0.720 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.672      ;
; -0.720 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.672      ;
; -0.720 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.672      ;
; -0.720 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.672      ;
; -0.720 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.672      ;
; -0.720 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.672      ;
; -0.720 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.672      ;
; -0.720 ; clk_div:top_clk_div|count[16] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.672      ;
; -0.718 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.671      ;
; -0.718 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.671      ;
; -0.718 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.671      ;
; -0.718 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.671      ;
; -0.718 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.671      ;
; -0.718 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.671      ;
; -0.718 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.671      ;
; -0.718 ; clk_div:top_clk_div|count[0]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.671      ;
; -0.711 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.663      ;
; -0.711 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.663      ;
; -0.711 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.663      ;
; -0.711 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.663      ;
; -0.711 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.663      ;
; -0.711 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.663      ;
; -0.711 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.663      ;
; -0.711 ; clk_div:top_clk_div|count[19] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.663      ;
; -0.692 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.644      ;
; -0.692 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.644      ;
; -0.692 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.644      ;
; -0.692 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.644      ;
; -0.692 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.644      ;
; -0.692 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.644      ;
; -0.692 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.644      ;
; -0.692 ; clk_div:top_clk_div|count[15] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.644      ;
; -0.675 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.628      ;
; -0.675 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.628      ;
; -0.675 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.628      ;
; -0.675 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.628      ;
; -0.675 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.628      ;
; -0.675 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.628      ;
; -0.675 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.628      ;
; -0.675 ; clk_div:top_clk_div|count[7]  ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.628      ;
; -0.653 ; clk_div:top_clk_div|count[13] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.604      ;
; -0.646 ; clk_div:top_clk_div|count[14] ; clk_div:top_clk_div|clkout    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.597      ;
; -0.643 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.595      ;
; -0.643 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.595      ;
; -0.643 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.595      ;
; -0.643 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.595      ;
; -0.643 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.595      ;
; -0.643 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.595      ;
; -0.643 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.595      ;
; -0.643 ; clk_div:top_clk_div|count[12] ; clk_div:top_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.595      ;
; -0.626 ; clk_div:top_clk_div|count[9]  ; clk_div:top_clk_div|count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.382      ;
; -0.626 ; clk_div:top_clk_div|count[9]  ; clk_div:top_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 1.382      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.061     ; 1.232      ;
; -0.089 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 1.040      ;
; -0.085 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 1.036      ;
; -0.079 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 1.030      ;
; -0.042 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.993      ;
; -0.040 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.991      ;
; -0.036 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.987      ;
; -0.034 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.985      ;
; -0.021 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.972      ;
; -0.017 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.968      ;
; -0.011 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.962      ;
; -0.002 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.953      ;
; 0.013  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.938      ;
; 0.017  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.934      ;
; 0.026  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.925      ;
; 0.026  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.925      ;
; 0.027  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.924      ;
; 0.028  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.923      ;
; 0.031  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.920      ;
; 0.032  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.919      ;
; 0.034  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.917      ;
; 0.047  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.904      ;
; 0.051  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.900      ;
; 0.057  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.894      ;
; 0.057  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.894      ;
; 0.066  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.885      ;
; 0.094  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.857      ;
; 0.095  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.856      ;
; 0.096  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.855      ;
; 0.099  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.852      ;
; 0.100  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.851      ;
; 0.100  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.851      ;
; 0.102  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.849      ;
; 0.111  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.840      ;
; 0.115  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.836      ;
; 0.119  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.832      ;
; 0.125  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.826      ;
; 0.125  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.826      ;
; 0.149  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.802      ;
; 0.162  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.789      ;
; 0.167  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.983      ;
; 0.179  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.772      ;
; 0.193  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.758      ;
; 0.193  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.758      ;
; 0.269  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.138      ; 0.878      ;
; 0.301  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.650      ;
; 0.310  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.641      ;
; 0.312  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.639      ;
; 0.349  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.801      ;
; 0.376  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.774      ;
; 0.377  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.773      ;
; 0.384  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.567      ;
; 0.385  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.566      ;
; 0.386  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.764      ;
; 0.395  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.556      ;
; 0.398  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.553      ;
; 0.403  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.548      ;
; 0.412  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.539      ;
; 0.416  ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.535      ;
; 0.431  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.719      ;
; 0.487  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.464      ;
; 0.490  ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.461      ;
; 0.491  ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.460      ;
; 0.502  ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.449      ;
; 0.503  ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.448      ;
; 0.505  ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.446      ;
; 0.525  ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.138      ; 0.622      ;
; 0.528  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.138      ; 0.619      ;
; 0.533  ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.138      ; 0.614      ;
; 0.543  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.138      ; 0.604      ;
; 0.545  ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.138      ; 0.602      ;
; 0.546  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.604      ;
; 0.550  ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.138      ; 0.597      ;
; 0.551  ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.599      ;
; 0.554  ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.138      ; 0.593      ;
; 0.556  ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.594      ;
; 0.558  ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.138      ; 0.589      ;
; 0.565  ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.138      ; 0.582      ;
; 0.573  ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; 0.141      ; 0.577      ;
; 0.577  ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.374      ;
; 0.577  ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.374      ;
; 0.578  ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.373      ;
; 0.580  ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 1.000        ; -0.036     ; 0.371      ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.327 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.419     ; 0.895      ;
; -0.320 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.416     ; 0.891      ;
; -0.315 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.419     ; 0.883      ;
; -0.184 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.419     ; 0.752      ;
; -0.166 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.419     ; 0.734      ;
; -0.165 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.419     ; 0.733      ;
; -0.161 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.419     ; 0.729      ;
; -0.158 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.419     ; 0.726      ;
; -0.145 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.419     ; 0.713      ;
; -0.078 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 1.030      ;
; -0.078 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 1.030      ;
; -0.078 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 1.030      ;
; -0.078 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 1.030      ;
; -0.078 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 1.030      ;
; -0.069 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 1.021      ;
; -0.069 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 1.021      ;
; 0.026  ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.926      ;
; 0.026  ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.926      ;
; 0.026  ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.926      ;
; 0.026  ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.926      ;
; 0.026  ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.926      ;
; 0.054  ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.419     ; 0.514      ;
; 0.077  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.875      ;
; 0.077  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.875      ;
; 0.077  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.875      ;
; 0.077  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.875      ;
; 0.077  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.875      ;
; 0.096  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.856      ;
; 0.098  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.854      ;
; 0.098  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.854      ;
; 0.098  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.854      ;
; 0.099  ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.853      ;
; 0.102  ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.850      ;
; 0.103  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.849      ;
; 0.107  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.845      ;
; 0.108  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.844      ;
; 0.108  ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.844      ;
; 0.110  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.842      ;
; 0.111  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.841      ;
; 0.111  ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.841      ;
; 0.112  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.840      ;
; 0.112  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.840      ;
; 0.112  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.840      ;
; 0.114  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.838      ;
; 0.114  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.838      ;
; 0.114  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.838      ;
; 0.114  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.838      ;
; 0.114  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.838      ;
; 0.159  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.763      ;
; 0.159  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.763      ;
; 0.159  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.763      ;
; 0.159  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.763      ;
; 0.159  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.763      ;
; 0.179  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.743      ;
; 0.180  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.772      ;
; 0.184  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.738      ;
; 0.196  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.726      ;
; 0.203  ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.749      ;
; 0.206  ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.746      ;
; 0.206  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.716      ;
; 0.209  ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.743      ;
; 0.211  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.711      ;
; 0.252  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.670      ;
; 0.254  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.698      ;
; 0.255  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.667      ;
; 0.257  ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.695      ;
; 0.257  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.665      ;
; 0.258  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.664      ;
; 0.266  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.656      ;
; 0.267  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.655      ;
; 0.268  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.654      ;
; 0.278  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.644      ;
; 0.288  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.634      ;
; 0.332  ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.620      ;
; 0.334  ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.618      ;
; 0.409  ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.543      ;
; 0.410  ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.542      ;
; 0.411  ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.541      ;
; 0.411  ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.541      ;
; 0.412  ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.540      ;
; 0.422  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.530      ;
; 0.431  ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.521      ;
; 0.455  ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.055     ; 0.467      ;
; 0.504  ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.448      ;
; 0.507  ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.445      ;
; 0.564  ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.388      ;
; 0.579  ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.373      ;
; 0.580  ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.372      ;
; 0.581  ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 1.000        ; -0.035     ; 0.371      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                  ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.115 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout                 ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 1.397      ; 1.501      ;
; -0.113 ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz               ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 1.401      ; 1.507      ;
; -0.092 ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|pulse_out          ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 1.397      ; 1.524      ;
; -0.007 ; clk_div:top_clk_div|clkout                 ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ; clk_div:top_clk_div|clkout   ; CLOCK_50    ; 0.000        ; 1.397      ; 1.609      ;
; 0.169  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.055      ; 0.338      ;
; 0.169  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.055      ; 0.338      ;
; 0.188  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.253  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.569      ;
; 0.259  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.575      ;
; 0.259  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.575      ;
; 0.262  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.578      ;
; 0.265  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.581      ;
; 0.265  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.581      ;
; 0.274  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[0]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.393      ;
; 0.275  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.394      ;
; 0.291  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.418      ;
; 0.291  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.418      ;
; 0.291  ; clk_div:top_clk_div|count[17]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.292  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.411      ;
; 0.292  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.295  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.055      ; 0.464      ;
; 0.295  ; clk_div:top_clk_div|count[20]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.299  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[1]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clk_div:top_clk_div|count[11]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[14]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.419      ;
; 0.301  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; clk_div:top_clk_div|count[19]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.420      ;
; 0.307  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[7]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.426      ;
; 0.315  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.434      ;
; 0.315  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.631      ;
; 0.316  ; spi2dac:top_spi2dac|ctr[4]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.435      ;
; 0.316  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[0]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.435      ;
; 0.317  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.633      ;
; 0.320  ; spi2dac:top_spi2dac|dac_cs                 ; spi2dac:top_spi2dac|dac_start              ; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50    ; 0.000        ; 0.055      ; 0.489      ;
; 0.320  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.439      ;
; 0.322  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.638      ;
; 0.324  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.443      ;
; 0.325  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.641      ;
; 0.325  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.641      ;
; 0.327  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.643      ;
; 0.331  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.647      ;
; 0.331  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.647      ;
; 0.331  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.647      ;
; 0.365  ; clk_div:top_clk_div|count[9]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.492      ;
; 0.368  ; clk_div:top_clk_div|count[21]              ; clk_div:top_clk_div|count[21]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.487      ;
; 0.369  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[13]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.488      ;
; 0.376  ; clk_div:top_clk_div|count[12]              ; clk_div:top_clk_div|count[12]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.495      ;
; 0.383  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.699      ;
; 0.383  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.699      ;
; 0.384  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.700      ;
; 0.385  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.504      ;
; 0.387  ; clk_div:top_clk_div|count[7]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.704      ;
; 0.388  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.704      ;
; 0.390  ; spi2dac:top_spi2dac|ctr[2]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.509      ;
; 0.391  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.707      ;
; 0.394  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.710      ;
; 0.396  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|sr_state.IDLE          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.515      ;
; 0.396  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[20]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.712      ;
; 0.397  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.713      ;
; 0.397  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.713      ;
; 0.403  ; clk_div:top_clk_div|count[0]               ; clk_div:top_clk_div|count[6]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.719      ;
; 0.408  ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.527      ;
; 0.416  ; spi2dac:top_spi2dac|sr_state.IDLE          ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.535      ;
; 0.442  ; spi2dac:top_spi2dac|ctr[1]                 ; spi2dac:top_spi2dac|ctr[2]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.561      ;
; 0.446  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.762      ;
; 0.448  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[2]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; clk_div:top_clk_div|count[10]              ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.576      ;
; 0.449  ; clk_div:top_clk_div|count[15]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.568      ;
; 0.449  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.576      ;
; 0.449  ; clk_div:top_clk_div|count[1]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.765      ;
; 0.449  ; clk_div:top_clk_div|count[3]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.765      ;
; 0.450  ; clk_div:top_clk_div|count[13]              ; clk_div:top_clk_div|count[17]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.766      ;
; 0.452  ; clk_div:top_clk_div|count[8]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.579      ;
; 0.453  ; clk_div:top_clk_div|count[6]               ; clk_div:top_clk_div|count[8]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.580      ;
; 0.453  ; clk_div:top_clk_div|count[5]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.770      ;
; 0.454  ; pulse_gen:top_pulse_gen|pulse_out          ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; spi2dac:top_spi2dac|ctr[3]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.574      ;
; 0.457  ; spi2dac:top_spi2dac|ctr[2]                 ; spi2dac:top_spi2dac|ctr[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.576      ;
; 0.458  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[15]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; spi2dac:top_spi2dac|ctr[1]                 ; spi2dac:top_spi2dac|ctr[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[3]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clk_div:top_clk_div|count[18]              ; clk_div:top_clk_div|count[19]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[5]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clk_div:top_clk_div|count[4]               ; clk_div:top_clk_div|count[11]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.776      ;
; 0.460  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[9]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.776      ;
; 0.460  ; spi2dac:top_spi2dac|ctr[2]                 ; spi2dac:top_spi2dac|ctr[4]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.579      ;
; 0.461  ; clk_div:top_clk_div|count[14]              ; clk_div:top_clk_div|count[16]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.580      ;
; 0.462  ; clk_div:top_clk_div|count[16]              ; clk_div:top_clk_div|count[18]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.581      ;
; 0.462  ; spi2dac:top_spi2dac|dac_start              ; spi2dac:top_spi2dac|dac_start              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.581      ;
; 0.462  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[4]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.581      ;
; 0.463  ; clk_div:top_clk_div|count[2]               ; clk_div:top_clk_div|count[10]              ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.232      ; 0.779      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:top_clk_div|clkout'                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.167 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.221      ; 0.492      ;
; 0.171 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.493      ;
; 0.172 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.221      ; 0.497      ;
; 0.172 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.494      ;
; 0.180 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.502      ;
; 0.181 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.221      ; 0.506      ;
; 0.183 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.505      ;
; 0.183 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.505      ;
; 0.188 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.221      ; 0.513      ;
; 0.188 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.510      ;
; 0.193 ; addr_reg:top_addr_reg|D[0]                                                                                 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.515      ;
; 0.194 ; addr_reg:top_addr_reg|D[2]                                                                                 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; addr_reg:top_addr_reg|D[3]                                                                                 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.517      ;
; 0.196 ; addr_reg:top_addr_reg|D[6]                                                                                 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.316      ;
; 0.200 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.522      ;
; 0.253 ; addr_reg:top_addr_reg|D[1]                                                                                 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; addr_reg:top_addr_reg|D[5]                                                                                 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.375      ;
; 0.259 ; addr_reg:top_addr_reg|D[9]                                                                                 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.379      ;
; 0.268 ; addr_reg:top_addr_reg|D[4]                                                                                 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; addr_reg:top_addr_reg|D[8]                                                                                 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.388      ;
; 0.270 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.390      ;
; 0.297 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.221      ; 0.622      ;
; 0.306 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.427      ;
; 0.312 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[0]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.221      ; 0.639      ;
; 0.319 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.221      ; 0.648      ;
; 0.325 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.221      ; 0.650      ;
; 0.328 ; addr_reg:top_addr_reg|D[7]                                                                                 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.448      ;
; 0.348 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.221      ; 0.673      ;
; 0.393 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.513      ;
; 0.395 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.515      ;
; 0.395 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.515      ;
; 0.430 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.218      ; 0.752      ;
; 0.454 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.574      ;
; 0.465 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[1]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[2]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.590      ;
; 0.478 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.598      ;
; 0.481 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.601      ;
; 0.497 ; addr_reg:top_addr_reg|Q[9]                                                                                 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.221      ; 0.822      ;
; 0.517 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.640      ;
; 0.531 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[3]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[4]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.656      ;
; 0.543 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.663      ;
; 0.544 ; addr_reg:top_addr_reg|Q[6]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.664      ;
; 0.552 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.672      ;
; 0.554 ; addr_reg:top_addr_reg|Q[8]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.674      ;
; 0.555 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.675      ;
; 0.583 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.703      ;
; 0.586 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.706      ;
; 0.597 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[5]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.718      ;
; 0.598 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.718      ;
; 0.599 ; addr_reg:top_addr_reg|Q[5]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[6]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.720      ;
; 0.601 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.721      ;
; 0.601 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.721      ;
; 0.606 ; addr_reg:top_addr_reg|Q[7]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.726      ;
; 0.618 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.738      ;
; 0.621 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.741      ;
; 0.649 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.769      ;
; 0.652 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.772      ;
; 0.663 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[7]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.783      ;
; 0.664 ; addr_reg:top_addr_reg|Q[3]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.784      ;
; 0.664 ; addr_reg:top_addr_reg|Q[2]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.784      ;
; 0.666 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[8]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.786      ;
; 0.684 ; addr_reg:top_addr_reg|Q[4]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.804      ;
; 0.715 ; addr_reg:top_addr_reg|Q[1]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.835      ;
; 0.729 ; addr_reg:top_addr_reg|Q[0]                                                                                 ; addr_reg:top_addr_reg|D[9]                                                                                 ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.036      ; 0.849      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ; clk_div:top_clk_div|clkout ; clk_div:top_clk_div|clkout ; 0.000        ; 0.026      ; 1.151      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi2dac:top_spi2dac|clk_1MHz'                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.194 ; spi2dac:top_spi2dac|shift_reg[7]                                                  ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; spi2dac:top_spi2dac|shift_reg[12]                                                 ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.313      ;
; 0.195 ; spi2dac:top_spi2dac|shift_reg[5]                                                  ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.314      ;
; 0.207 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.326      ;
; 0.211 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.330      ;
; 0.222 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|dac_cs        ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.396      ;
; 0.254 ; spi2dac:top_spi2dac|shift_reg[2]                                                  ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.373      ;
; 0.256 ; spi2dac:top_spi2dac|shift_reg[10]                                                 ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.375      ;
; 0.295 ; spi2dac:top_spi2dac|shift_reg[14]                                                 ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; spi2dac:top_spi2dac|shift_reg[8]                                                  ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; spi2dac:top_spi2dac|shift_reg[11]                                                 ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.415      ;
; 0.298 ; spi2dac:top_spi2dac|shift_reg[3]                                                  ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; spi2dac:top_spi2dac|shift_reg[13]                                                 ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.417      ;
; 0.300 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.421      ;
; 0.309 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.428      ;
; 0.321 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.440      ;
; 0.322 ; spi2dac:top_spi2dac|shift_reg[9]                                                  ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.441      ;
; 0.341 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[7]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.515      ;
; 0.351 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[8]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.525      ;
; 0.352 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[9]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.526      ;
; 0.354 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[14] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.528      ;
; 0.357 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[15] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.531      ;
; 0.360 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[5]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.534      ;
; 0.362 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[6]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.536      ;
; 0.364 ; spi2dac:top_spi2dac|shift_reg[4]                                                  ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.483      ;
; 0.364 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[12] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.538      ;
; 0.365 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[4]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.539      ;
; 0.366 ; spi2dac:top_spi2dac|shift_reg[6]                                                  ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.485      ;
; 0.395 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[2]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.569      ;
; 0.401 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[10] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.575      ;
; 0.411 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[3]  ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.585      ;
; 0.425 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[11] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.599      ;
; 0.431 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|shift_reg[13] ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.605      ;
; 0.449 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.568      ;
; 0.450 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.569      ;
; 0.458 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.577      ;
; 0.460 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.580      ;
; 0.463 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.582      ;
; 0.511 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.630      ;
; 0.512 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.631      ;
; 0.514 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.633      ;
; 0.515 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.634      ;
; 0.519 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[2]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[13] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.638      ;
; 0.524 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.643      ;
; 0.527 ; spi2dac:top_spi2dac|state[0]                                                      ; spi2dac:top_spi2dac|state[4]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.646      ;
; 0.529 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[1]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.703      ;
; 0.529 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[2]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.703      ;
; 0.529 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[3]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.703      ;
; 0.529 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[4]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.703      ;
; 0.529 ; spi2dac:top_spi2dac|dac_start                                                     ; spi2dac:top_spi2dac|state[0]      ; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.060      ; 0.703      ;
; 0.565 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[15] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.684      ;
; 0.565 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.684      ;
; 0.568 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.687      ;
; 0.570 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[8]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.689      ;
; 0.573 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[6]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.692      ;
; 0.577 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[5]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.696      ;
; 0.578 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[9]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.697      ;
; 0.578 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[14] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.697      ;
; 0.579 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[4]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.698      ;
; 0.579 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[7]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.698      ;
; 0.581 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[12] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.700      ;
; 0.583 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[3]  ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.702      ;
; 0.584 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[11] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.703      ;
; 0.584 ; spi2dac:top_spi2dac|dac_cs                                                        ; spi2dac:top_spi2dac|shift_reg[10] ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.703      ;
; 0.620 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9] ; spi2dac:top_spi2dac|shift_reg[11] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.272     ; 0.452      ;
; 0.627 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.746      ;
; 0.627 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.746      ;
; 0.627 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[3]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.746      ;
; 0.627 ; spi2dac:top_spi2dac|state[4]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.746      ;
; 0.649 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.768      ;
; 0.650 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_cs        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.769      ;
; 0.652 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.771      ;
; 0.653 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|dac_ld        ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.772      ;
; 0.748 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.867      ;
; 0.748 ; spi2dac:top_spi2dac|state[2]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.867      ;
; 0.789 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3] ; spi2dac:top_spi2dac|shift_reg[5]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.272     ; 0.621      ;
; 0.803 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1] ; spi2dac:top_spi2dac|shift_reg[3]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.272     ; 0.635      ;
; 0.804 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7] ; spi2dac:top_spi2dac|shift_reg[9]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.272     ; 0.636      ;
; 0.805 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2] ; spi2dac:top_spi2dac|shift_reg[4]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.272     ; 0.637      ;
; 0.805 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8] ; spi2dac:top_spi2dac|shift_reg[10] ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.272     ; 0.637      ;
; 0.814 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5] ; spi2dac:top_spi2dac|shift_reg[7]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.272     ; 0.646      ;
; 0.832 ; spi2dac:top_spi2dac|state[1]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.951      ;
; 0.833 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[1]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.952      ;
; 0.833 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[2]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.952      ;
; 0.833 ; spi2dac:top_spi2dac|state[3]                                                      ; spi2dac:top_spi2dac|state[0]      ; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; 0.035      ; 0.952      ;
; 0.922 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6] ; spi2dac:top_spi2dac|shift_reg[8]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.272     ; 0.754      ;
; 0.929 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4] ; spi2dac:top_spi2dac|shift_reg[6]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.272     ; 0.761      ;
; 0.942 ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0] ; spi2dac:top_spi2dac|shift_reg[2]  ; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 0.000        ; -0.269     ; 0.777      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                          ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[11]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[17]              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[20]              ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[10]              ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[6]               ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[8]               ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[9]               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[0]               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[1]               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[2]               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[3]               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[4]               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[5]               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[7]               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|clkout                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[12]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[13]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[14]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[15]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[16]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[18]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[19]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clk_div:top_clk_div|count[21]              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|pulse_out          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; pulse_gen:top_pulse_gen|state.WAIT_LOW     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz               ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[0]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[1]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[2]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[3]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|ctr[4]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|dac_start              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.IDLE          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_FALL ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; spi2dac:top_spi2dac|sr_state.WAIT_CSB_HIGH ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[11]|clk                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[17]|clk                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[20]|clk                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[10]|clk                  ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[6]|clk                   ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[8]|clk                   ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[9]|clk                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|clkout|clk                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[0]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[12]|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[13]|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[14]|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[15]|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[16]|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[18]|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[19]|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[1]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[21]|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[2]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[3]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[4]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[5]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_clk_div|count[7]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_pulse_gen|pulse_out|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_pulse_gen|state.WAIT_LOW|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|dac_start|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|sr_state.IDLE|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; top_spi2dac|sr_state.WAIT_CSB_FALL|clk     ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:top_clk_div|clkout'                                                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.173  ; 0.403        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.174  ; 0.404        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.174  ; 0.404        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[0]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[1]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[2]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[3]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[4]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[5]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[6]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[7]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[8]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|D[9]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[0]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[1]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[2]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[3]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[4]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[5]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[6]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[7]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[8]                                                                                 ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; addr_reg:top_addr_reg|Q[9]                                                                                 ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[1]                          ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[2]                          ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[3]                          ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[4]                          ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[5]                          ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[6]                          ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[7]                          ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[8]                          ;
; 0.364  ; 0.594        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[9]                          ;
; 0.365  ; 0.595        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|q_a[0]                          ;
; 0.366  ; 0.596        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a1~porta_address_reg0 ;
; 0.367  ; 0.597        ; 0.230          ; High Pulse Width ; clk_div:top_clk_div|clkout ; Rise       ; ROM:top_rom|altsyncram:altsyncram_component|altsyncram_qg91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[0]|clk                                                                                      ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[1]|clk                                                                                      ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[2]|clk                                                                                      ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk_div:top_clk_div|clkout ; Rise       ; top_addr_reg|D[3]|clk                                                                                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi2dac:top_spi2dac|clk_1MHz'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_cs            ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|dac_ld            ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[10]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[11]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[12]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[13]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[14]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[15]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[2]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[3]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[4]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[5]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[6]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[7]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[8]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|shift_reg[9]      ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[0]          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[1]          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[2]          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[3]          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; spi2dac:top_spi2dac|state[4]          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_cs|clk                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_ld|clk                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[14]|clk         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[15]|clk         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[4]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[5]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[6]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[7]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[8]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[9]|clk          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[0]|clk              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[1]|clk              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[2]|clk              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[3]|clk              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|state[4]|clk              ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz|q                ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|inclk[0] ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|clk_1MHz~clkctrl|outclk   ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_cs|clk                ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|dac_ld|clk                ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[10]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[11]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[12]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[13]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[14]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[15]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[2]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; spi2dac:top_spi2dac|clk_1MHz ; Rise       ; top_spi2dac|shift_reg[3]|clk          ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; 1.783 ; 2.415 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; 1.783 ; 2.345 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; 1.693 ; 2.415 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; 1.643 ; 2.201 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; 1.483 ; 2.154 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; 1.618 ; 2.186 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; 1.556 ; 2.252 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; 1.633 ; 2.227 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; 1.518 ; 2.227 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; 1.755 ; 2.359 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; 1.290 ; 1.953 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; -0.803 ; -1.425 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; -0.949 ; -1.584 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; -0.940 ; -1.602 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; -0.872 ; -1.511 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; -0.803 ; -1.425 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; -0.915 ; -1.557 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; -0.938 ; -1.584 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; -0.995 ; -1.662 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; -0.967 ; -1.617 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; -1.177 ; -1.859 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; -0.980 ; -1.635 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 3.618 ; 3.534 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 3.465 ; 3.556 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 3.471 ; 3.569 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.871 ; 3.957 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 2.379 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 3.519 ; 3.439 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 3.373 ; 3.460 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 3.379 ; 3.472 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.723 ; 2.230 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 2.336 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0_D[0]   ; 6.197 ; 6.187 ; 6.854 ; 6.844 ;
; SW[0]      ; HEX0_D[1]   ; 6.193 ; 6.213 ; 6.850 ; 6.870 ;
; SW[0]      ; HEX0_D[2]   ; 6.408 ; 6.379 ; 7.065 ; 7.036 ;
; SW[0]      ; HEX0_D[3]   ; 6.361 ; 6.412 ; 7.018 ; 7.069 ;
; SW[0]      ; HEX0_D[4]   ; 6.388 ; 6.336 ; 7.045 ; 6.993 ;
; SW[0]      ; HEX0_D[5]   ; 6.389 ; 6.337 ; 7.046 ; 6.994 ;
; SW[0]      ; HEX0_D[6]   ; 6.387 ; 6.349 ; 7.044 ; 7.006 ;
; SW[0]      ; HEX1_D[0]   ; 6.409 ; 6.429 ; 7.066 ; 7.086 ;
; SW[0]      ; HEX1_D[1]   ; 6.357 ; 6.443 ; 7.014 ; 7.100 ;
; SW[0]      ; HEX1_D[2]   ; 6.435 ; 6.427 ; 7.092 ; 7.084 ;
; SW[0]      ; HEX1_D[3]   ; 6.425 ; 6.426 ; 7.082 ; 7.083 ;
; SW[0]      ; HEX1_D[4]   ; 6.391 ; 6.424 ; 7.048 ; 7.081 ;
; SW[0]      ; HEX1_D[5]   ; 6.685 ; 6.671 ; 7.342 ; 7.328 ;
; SW[0]      ; HEX1_D[6]   ; 6.613 ; 6.585 ; 7.270 ; 7.242 ;
; SW[0]      ; HEX2_D[0]   ; 6.914 ; 6.938 ; 7.571 ; 7.595 ;
; SW[0]      ; HEX2_D[1]   ; 6.790 ; 6.874 ; 7.447 ; 7.531 ;
; SW[0]      ; HEX2_D[2]   ; 6.936 ; 6.941 ; 7.593 ; 7.598 ;
; SW[0]      ; HEX2_D[3]   ; 6.827 ; 6.827 ; 7.484 ; 7.484 ;
; SW[0]      ; HEX2_D[4]   ; 6.834 ; 6.867 ; 7.491 ; 7.524 ;
; SW[0]      ; HEX2_D[5]   ; 6.879 ; 6.837 ; 7.536 ; 7.494 ;
; SW[0]      ; HEX2_D[6]   ; 7.068 ; 7.033 ; 7.725 ; 7.690 ;
; SW[0]      ; HEX3_D[0]   ; 6.959 ; 7.078 ; 7.616 ; 7.735 ;
; SW[0]      ; HEX3_D[2]   ; 7.064 ; 6.979 ; 7.721 ; 7.636 ;
; SW[0]      ; HEX3_D[3]   ; 6.967 ; 7.088 ; 7.624 ; 7.745 ;
; SW[0]      ; HEX3_D[4]   ; 6.553 ; 6.621 ; 7.210 ; 7.278 ;
; SW[0]      ; HEX3_D[5]   ; 7.052 ; 7.182 ; 7.709 ; 7.839 ;
; SW[0]      ; HEX3_D[6]   ; 6.724 ; 6.652 ; 7.381 ; 7.309 ;
; SW[1]      ; HEX0_D[0]   ; 5.840 ; 5.830 ; 6.432 ; 6.422 ;
; SW[1]      ; HEX0_D[1]   ; 5.836 ; 5.856 ; 6.428 ; 6.448 ;
; SW[1]      ; HEX0_D[2]   ; 6.051 ; 6.022 ; 6.643 ; 6.614 ;
; SW[1]      ; HEX0_D[3]   ; 6.004 ; 6.055 ; 6.596 ; 6.647 ;
; SW[1]      ; HEX0_D[4]   ; 6.031 ; 5.979 ; 6.623 ; 6.571 ;
; SW[1]      ; HEX0_D[5]   ; 6.032 ; 5.980 ; 6.624 ; 6.572 ;
; SW[1]      ; HEX0_D[6]   ; 6.030 ; 5.992 ; 6.622 ; 6.584 ;
; SW[1]      ; HEX1_D[0]   ; 6.052 ; 6.072 ; 6.644 ; 6.664 ;
; SW[1]      ; HEX1_D[1]   ; 6.000 ; 6.086 ; 6.592 ; 6.678 ;
; SW[1]      ; HEX1_D[2]   ; 6.078 ; 6.070 ; 6.670 ; 6.662 ;
; SW[1]      ; HEX1_D[3]   ; 6.068 ; 6.069 ; 6.660 ; 6.661 ;
; SW[1]      ; HEX1_D[4]   ; 6.034 ; 6.067 ; 6.626 ; 6.659 ;
; SW[1]      ; HEX1_D[5]   ; 6.328 ; 6.314 ; 6.920 ; 6.906 ;
; SW[1]      ; HEX1_D[6]   ; 6.256 ; 6.228 ; 6.848 ; 6.820 ;
; SW[1]      ; HEX2_D[0]   ; 6.557 ; 6.581 ; 7.149 ; 7.173 ;
; SW[1]      ; HEX2_D[1]   ; 6.433 ; 6.517 ; 7.025 ; 7.109 ;
; SW[1]      ; HEX2_D[2]   ; 6.579 ; 6.584 ; 7.171 ; 7.176 ;
; SW[1]      ; HEX2_D[3]   ; 6.470 ; 6.470 ; 7.062 ; 7.062 ;
; SW[1]      ; HEX2_D[4]   ; 6.477 ; 6.510 ; 7.069 ; 7.102 ;
; SW[1]      ; HEX2_D[5]   ; 6.522 ; 6.480 ; 7.114 ; 7.072 ;
; SW[1]      ; HEX2_D[6]   ; 6.711 ; 6.676 ; 7.303 ; 7.268 ;
; SW[1]      ; HEX3_D[0]   ; 6.602 ; 6.721 ; 7.194 ; 7.313 ;
; SW[1]      ; HEX3_D[2]   ; 6.707 ; 6.622 ; 7.299 ; 7.214 ;
; SW[1]      ; HEX3_D[3]   ; 6.610 ; 6.731 ; 7.202 ; 7.323 ;
; SW[1]      ; HEX3_D[4]   ; 6.196 ; 6.264 ; 6.788 ; 6.856 ;
; SW[1]      ; HEX3_D[5]   ; 6.695 ; 6.825 ; 7.287 ; 7.417 ;
; SW[1]      ; HEX3_D[6]   ; 6.367 ; 6.295 ; 6.959 ; 6.887 ;
; SW[2]      ; HEX0_D[0]   ; 6.013 ; 6.003 ; 6.641 ; 6.631 ;
; SW[2]      ; HEX0_D[1]   ; 6.009 ; 6.029 ; 6.637 ; 6.657 ;
; SW[2]      ; HEX0_D[2]   ; 6.224 ; 6.195 ; 6.852 ; 6.823 ;
; SW[2]      ; HEX0_D[3]   ; 6.177 ; 6.228 ; 6.805 ; 6.856 ;
; SW[2]      ; HEX0_D[4]   ; 6.204 ; 6.152 ; 6.832 ; 6.780 ;
; SW[2]      ; HEX0_D[5]   ; 6.205 ; 6.153 ; 6.833 ; 6.781 ;
; SW[2]      ; HEX0_D[6]   ; 6.203 ; 6.165 ; 6.831 ; 6.793 ;
; SW[2]      ; HEX1_D[0]   ; 6.225 ; 6.245 ; 6.853 ; 6.873 ;
; SW[2]      ; HEX1_D[1]   ; 6.173 ; 6.259 ; 6.801 ; 6.887 ;
; SW[2]      ; HEX1_D[2]   ; 6.251 ; 6.243 ; 6.879 ; 6.871 ;
; SW[2]      ; HEX1_D[3]   ; 6.241 ; 6.242 ; 6.869 ; 6.870 ;
; SW[2]      ; HEX1_D[4]   ; 6.207 ; 6.240 ; 6.835 ; 6.868 ;
; SW[2]      ; HEX1_D[5]   ; 6.501 ; 6.487 ; 7.129 ; 7.115 ;
; SW[2]      ; HEX1_D[6]   ; 6.429 ; 6.401 ; 7.057 ; 7.029 ;
; SW[2]      ; HEX2_D[0]   ; 6.730 ; 6.754 ; 7.358 ; 7.382 ;
; SW[2]      ; HEX2_D[1]   ; 6.606 ; 6.690 ; 7.234 ; 7.318 ;
; SW[2]      ; HEX2_D[2]   ; 6.752 ; 6.757 ; 7.380 ; 7.385 ;
; SW[2]      ; HEX2_D[3]   ; 6.643 ; 6.643 ; 7.271 ; 7.271 ;
; SW[2]      ; HEX2_D[4]   ; 6.650 ; 6.683 ; 7.278 ; 7.311 ;
; SW[2]      ; HEX2_D[5]   ; 6.695 ; 6.653 ; 7.323 ; 7.281 ;
; SW[2]      ; HEX2_D[6]   ; 6.884 ; 6.849 ; 7.512 ; 7.477 ;
; SW[2]      ; HEX3_D[0]   ; 6.775 ; 6.894 ; 7.403 ; 7.522 ;
; SW[2]      ; HEX3_D[2]   ; 6.880 ; 6.795 ; 7.508 ; 7.423 ;
; SW[2]      ; HEX3_D[3]   ; 6.783 ; 6.904 ; 7.411 ; 7.532 ;
; SW[2]      ; HEX3_D[4]   ; 6.369 ; 6.437 ; 6.997 ; 7.065 ;
; SW[2]      ; HEX3_D[5]   ; 6.868 ; 6.998 ; 7.496 ; 7.626 ;
; SW[2]      ; HEX3_D[6]   ; 6.540 ; 6.468 ; 7.168 ; 7.096 ;
; SW[3]      ; HEX0_D[0]   ; 6.064 ; 6.054 ; 6.695 ; 6.685 ;
; SW[3]      ; HEX0_D[1]   ; 6.060 ; 6.080 ; 6.691 ; 6.711 ;
; SW[3]      ; HEX0_D[2]   ; 6.275 ; 6.246 ; 6.906 ; 6.877 ;
; SW[3]      ; HEX0_D[3]   ; 6.228 ; 6.279 ; 6.859 ; 6.910 ;
; SW[3]      ; HEX0_D[4]   ; 6.255 ; 6.203 ; 6.886 ; 6.834 ;
; SW[3]      ; HEX0_D[5]   ; 6.256 ; 6.204 ; 6.887 ; 6.835 ;
; SW[3]      ; HEX0_D[6]   ; 6.254 ; 6.216 ; 6.885 ; 6.847 ;
; SW[3]      ; HEX1_D[0]   ; 6.276 ; 6.296 ; 6.907 ; 6.927 ;
; SW[3]      ; HEX1_D[1]   ; 6.224 ; 6.310 ; 6.855 ; 6.941 ;
; SW[3]      ; HEX1_D[2]   ; 6.302 ; 6.294 ; 6.933 ; 6.925 ;
; SW[3]      ; HEX1_D[3]   ; 6.292 ; 6.293 ; 6.923 ; 6.924 ;
; SW[3]      ; HEX1_D[4]   ; 6.258 ; 6.291 ; 6.889 ; 6.922 ;
; SW[3]      ; HEX1_D[5]   ; 6.552 ; 6.538 ; 7.183 ; 7.169 ;
; SW[3]      ; HEX1_D[6]   ; 6.480 ; 6.452 ; 7.111 ; 7.083 ;
; SW[3]      ; HEX2_D[0]   ; 6.781 ; 6.805 ; 7.412 ; 7.436 ;
; SW[3]      ; HEX2_D[1]   ; 6.657 ; 6.741 ; 7.288 ; 7.372 ;
; SW[3]      ; HEX2_D[2]   ; 6.803 ; 6.808 ; 7.434 ; 7.439 ;
; SW[3]      ; HEX2_D[3]   ; 6.694 ; 6.694 ; 7.325 ; 7.325 ;
; SW[3]      ; HEX2_D[4]   ; 6.701 ; 6.734 ; 7.332 ; 7.365 ;
; SW[3]      ; HEX2_D[5]   ; 6.746 ; 6.704 ; 7.377 ; 7.335 ;
; SW[3]      ; HEX2_D[6]   ; 6.935 ; 6.900 ; 7.566 ; 7.531 ;
; SW[3]      ; HEX3_D[0]   ; 6.826 ; 6.945 ; 7.457 ; 7.576 ;
; SW[3]      ; HEX3_D[2]   ; 6.931 ; 6.846 ; 7.562 ; 7.477 ;
; SW[3]      ; HEX3_D[3]   ; 6.834 ; 6.955 ; 7.465 ; 7.586 ;
; SW[3]      ; HEX3_D[4]   ; 6.420 ; 6.488 ; 7.051 ; 7.119 ;
; SW[3]      ; HEX3_D[5]   ; 6.919 ; 7.049 ; 7.550 ; 7.680 ;
; SW[3]      ; HEX3_D[6]   ; 6.591 ; 6.519 ; 7.222 ; 7.150 ;
; SW[4]      ; HEX0_D[0]   ; 5.542 ; 5.532 ; 6.141 ; 6.131 ;
; SW[4]      ; HEX0_D[1]   ; 5.538 ; 5.558 ; 6.137 ; 6.157 ;
; SW[4]      ; HEX0_D[2]   ; 5.753 ; 5.724 ; 6.352 ; 6.323 ;
; SW[4]      ; HEX0_D[3]   ; 5.706 ; 5.757 ; 6.305 ; 6.356 ;
; SW[4]      ; HEX0_D[4]   ; 5.733 ; 5.681 ; 6.332 ; 6.280 ;
; SW[4]      ; HEX0_D[5]   ; 5.734 ; 5.682 ; 6.333 ; 6.281 ;
; SW[4]      ; HEX0_D[6]   ; 5.732 ; 5.694 ; 6.331 ; 6.293 ;
; SW[4]      ; HEX1_D[0]   ; 6.203 ; 6.223 ; 6.815 ; 6.835 ;
; SW[4]      ; HEX1_D[1]   ; 6.181 ; 6.237 ; 6.787 ; 6.849 ;
; SW[4]      ; HEX1_D[2]   ; 6.229 ; 6.221 ; 6.841 ; 6.833 ;
; SW[4]      ; HEX1_D[3]   ; 6.219 ; 6.220 ; 6.831 ; 6.832 ;
; SW[4]      ; HEX1_D[4]   ; 6.185 ; 6.218 ; 6.797 ; 6.830 ;
; SW[4]      ; HEX1_D[5]   ; 6.479 ; 6.483 ; 7.091 ; 7.089 ;
; SW[4]      ; HEX1_D[6]   ; 6.407 ; 6.379 ; 7.019 ; 6.991 ;
; SW[4]      ; HEX2_D[0]   ; 6.763 ; 6.787 ; 7.369 ; 7.393 ;
; SW[4]      ; HEX2_D[1]   ; 6.634 ; 6.723 ; 7.240 ; 7.329 ;
; SW[4]      ; HEX2_D[2]   ; 6.785 ; 6.790 ; 7.391 ; 7.396 ;
; SW[4]      ; HEX2_D[3]   ; 6.676 ; 6.676 ; 7.282 ; 7.282 ;
; SW[4]      ; HEX2_D[4]   ; 6.683 ; 6.716 ; 7.289 ; 7.322 ;
; SW[4]      ; HEX2_D[5]   ; 6.728 ; 6.686 ; 7.334 ; 7.292 ;
; SW[4]      ; HEX2_D[6]   ; 6.917 ; 6.882 ; 7.523 ; 7.488 ;
; SW[4]      ; HEX3_D[0]   ; 6.815 ; 6.934 ; 7.421 ; 7.540 ;
; SW[4]      ; HEX3_D[2]   ; 6.920 ; 6.835 ; 7.526 ; 7.441 ;
; SW[4]      ; HEX3_D[3]   ; 6.823 ; 6.944 ; 7.429 ; 7.550 ;
; SW[4]      ; HEX3_D[4]   ; 6.409 ; 6.477 ; 7.015 ; 7.083 ;
; SW[4]      ; HEX3_D[5]   ; 6.908 ; 7.038 ; 7.514 ; 7.644 ;
; SW[4]      ; HEX3_D[6]   ; 6.580 ; 6.511 ; 7.186 ; 7.117 ;
; SW[5]      ; HEX0_D[0]   ; 5.637 ; 5.627 ; 6.393 ; 6.383 ;
; SW[5]      ; HEX0_D[1]   ; 5.633 ; 5.653 ; 6.389 ; 6.409 ;
; SW[5]      ; HEX0_D[2]   ; 5.848 ; 5.819 ; 6.604 ; 6.575 ;
; SW[5]      ; HEX0_D[3]   ; 5.801 ; 5.852 ; 6.557 ; 6.608 ;
; SW[5]      ; HEX0_D[4]   ; 5.828 ; 5.776 ; 6.584 ; 6.532 ;
; SW[5]      ; HEX0_D[5]   ; 5.829 ; 5.777 ; 6.585 ; 6.533 ;
; SW[5]      ; HEX0_D[6]   ; 5.827 ; 5.789 ; 6.583 ; 6.545 ;
; SW[5]      ; HEX1_D[0]   ; 6.234 ; 6.254 ; 6.841 ; 6.867 ;
; SW[5]      ; HEX1_D[1]   ; 6.215 ; 6.268 ; 6.842 ; 6.874 ;
; SW[5]      ; HEX1_D[2]   ; 6.260 ; 6.252 ; 6.866 ; 6.865 ;
; SW[5]      ; HEX1_D[3]   ; 6.250 ; 6.251 ; 6.856 ; 6.871 ;
; SW[5]      ; HEX1_D[4]   ; 6.216 ; 6.249 ; 6.838 ; 6.855 ;
; SW[5]      ; HEX1_D[5]   ; 6.510 ; 6.517 ; 7.116 ; 7.144 ;
; SW[5]      ; HEX1_D[6]   ; 6.438 ; 6.410 ; 7.051 ; 7.016 ;
; SW[5]      ; HEX2_D[0]   ; 6.797 ; 6.821 ; 7.424 ; 7.448 ;
; SW[5]      ; HEX2_D[1]   ; 6.668 ; 6.757 ; 7.295 ; 7.384 ;
; SW[5]      ; HEX2_D[2]   ; 6.819 ; 6.824 ; 7.446 ; 7.451 ;
; SW[5]      ; HEX2_D[3]   ; 6.710 ; 6.710 ; 7.337 ; 7.337 ;
; SW[5]      ; HEX2_D[4]   ; 6.717 ; 6.750 ; 7.344 ; 7.377 ;
; SW[5]      ; HEX2_D[5]   ; 6.762 ; 6.720 ; 7.389 ; 7.347 ;
; SW[5]      ; HEX2_D[6]   ; 6.951 ; 6.916 ; 7.578 ; 7.543 ;
; SW[5]      ; HEX3_D[0]   ; 6.849 ; 6.968 ; 7.476 ; 7.595 ;
; SW[5]      ; HEX3_D[2]   ; 6.954 ; 6.869 ; 7.581 ; 7.496 ;
; SW[5]      ; HEX3_D[3]   ; 6.857 ; 6.978 ; 7.484 ; 7.605 ;
; SW[5]      ; HEX3_D[4]   ; 6.443 ; 6.511 ; 7.070 ; 7.138 ;
; SW[5]      ; HEX3_D[5]   ; 6.942 ; 7.072 ; 7.569 ; 7.699 ;
; SW[5]      ; HEX3_D[6]   ; 6.614 ; 6.545 ; 7.241 ; 7.172 ;
; SW[6]      ; HEX0_D[0]   ; 5.648 ; 5.638 ; 6.266 ; 6.256 ;
; SW[6]      ; HEX0_D[1]   ; 5.644 ; 5.664 ; 6.262 ; 6.282 ;
; SW[6]      ; HEX0_D[2]   ; 5.859 ; 5.830 ; 6.477 ; 6.448 ;
; SW[6]      ; HEX0_D[3]   ; 5.812 ; 5.863 ; 6.430 ; 6.481 ;
; SW[6]      ; HEX0_D[4]   ; 5.839 ; 5.787 ; 6.457 ; 6.405 ;
; SW[6]      ; HEX0_D[5]   ; 5.840 ; 5.788 ; 6.458 ; 6.406 ;
; SW[6]      ; HEX0_D[6]   ; 5.838 ; 5.800 ; 6.456 ; 6.418 ;
; SW[6]      ; HEX1_D[0]   ; 6.294 ; 6.314 ; 6.937 ; 6.957 ;
; SW[6]      ; HEX1_D[1]   ; 6.284 ; 6.328 ; 6.894 ; 6.971 ;
; SW[6]      ; HEX1_D[2]   ; 6.320 ; 6.312 ; 6.963 ; 6.955 ;
; SW[6]      ; HEX1_D[3]   ; 6.310 ; 6.313 ; 6.953 ; 6.954 ;
; SW[6]      ; HEX1_D[4]   ; 6.280 ; 6.309 ; 6.919 ; 6.952 ;
; SW[6]      ; HEX1_D[5]   ; 6.570 ; 6.586 ; 7.213 ; 7.199 ;
; SW[6]      ; HEX1_D[6]   ; 6.498 ; 6.470 ; 7.141 ; 7.113 ;
; SW[6]      ; HEX2_D[0]   ; 6.866 ; 6.890 ; 7.476 ; 7.500 ;
; SW[6]      ; HEX2_D[1]   ; 6.737 ; 6.826 ; 7.347 ; 7.436 ;
; SW[6]      ; HEX2_D[2]   ; 6.888 ; 6.893 ; 7.498 ; 7.503 ;
; SW[6]      ; HEX2_D[3]   ; 6.779 ; 6.779 ; 7.389 ; 7.389 ;
; SW[6]      ; HEX2_D[4]   ; 6.786 ; 6.819 ; 7.396 ; 7.429 ;
; SW[6]      ; HEX2_D[5]   ; 6.831 ; 6.789 ; 7.441 ; 7.399 ;
; SW[6]      ; HEX2_D[6]   ; 7.020 ; 6.985 ; 7.630 ; 7.595 ;
; SW[6]      ; HEX3_D[0]   ; 6.918 ; 7.037 ; 7.528 ; 7.647 ;
; SW[6]      ; HEX3_D[2]   ; 7.023 ; 6.938 ; 7.633 ; 7.548 ;
; SW[6]      ; HEX3_D[3]   ; 6.926 ; 7.047 ; 7.536 ; 7.657 ;
; SW[6]      ; HEX3_D[4]   ; 6.512 ; 6.580 ; 7.122 ; 7.190 ;
; SW[6]      ; HEX3_D[5]   ; 7.011 ; 7.141 ; 7.621 ; 7.751 ;
; SW[6]      ; HEX3_D[6]   ; 6.683 ; 6.614 ; 7.293 ; 7.224 ;
; SW[7]      ; HEX0_D[0]   ; 5.596 ; 5.586 ; 6.347 ; 6.337 ;
; SW[7]      ; HEX0_D[1]   ; 5.592 ; 5.612 ; 6.343 ; 6.363 ;
; SW[7]      ; HEX0_D[2]   ; 5.807 ; 5.778 ; 6.558 ; 6.529 ;
; SW[7]      ; HEX0_D[3]   ; 5.760 ; 5.811 ; 6.511 ; 6.562 ;
; SW[7]      ; HEX0_D[4]   ; 5.787 ; 5.735 ; 6.538 ; 6.486 ;
; SW[7]      ; HEX0_D[5]   ; 5.788 ; 5.736 ; 6.539 ; 6.487 ;
; SW[7]      ; HEX0_D[6]   ; 5.786 ; 5.748 ; 6.537 ; 6.499 ;
; SW[7]      ; HEX1_D[0]   ; 6.353 ; 6.379 ; 6.974 ; 7.000 ;
; SW[7]      ; HEX1_D[1]   ; 6.354 ; 6.382 ; 6.975 ; 7.003 ;
; SW[7]      ; HEX1_D[2]   ; 6.352 ; 6.377 ; 6.973 ; 6.998 ;
; SW[7]      ; HEX1_D[3]   ; 6.357 ; 6.383 ; 6.978 ; 7.004 ;
; SW[7]      ; HEX1_D[4]   ; 6.350 ; 6.315 ; 6.971 ; 6.936 ;
; SW[7]      ; HEX1_D[5]   ; 6.601 ; 6.656 ; 7.222 ; 7.277 ;
; SW[7]      ; HEX1_D[6]   ; 6.563 ; 6.523 ; 7.184 ; 7.144 ;
; SW[7]      ; HEX2_D[0]   ; 6.936 ; 6.960 ; 7.557 ; 7.581 ;
; SW[7]      ; HEX2_D[1]   ; 6.807 ; 6.896 ; 7.428 ; 7.517 ;
; SW[7]      ; HEX2_D[2]   ; 6.958 ; 6.963 ; 7.579 ; 7.584 ;
; SW[7]      ; HEX2_D[3]   ; 6.849 ; 6.849 ; 7.470 ; 7.470 ;
; SW[7]      ; HEX2_D[4]   ; 6.856 ; 6.889 ; 7.477 ; 7.510 ;
; SW[7]      ; HEX2_D[5]   ; 6.901 ; 6.859 ; 7.522 ; 7.480 ;
; SW[7]      ; HEX2_D[6]   ; 7.090 ; 7.055 ; 7.711 ; 7.676 ;
; SW[7]      ; HEX3_D[0]   ; 6.988 ; 7.107 ; 7.609 ; 7.728 ;
; SW[7]      ; HEX3_D[2]   ; 7.093 ; 7.008 ; 7.714 ; 7.629 ;
; SW[7]      ; HEX3_D[3]   ; 6.996 ; 7.117 ; 7.617 ; 7.738 ;
; SW[7]      ; HEX3_D[4]   ; 6.582 ; 6.650 ; 7.203 ; 7.271 ;
; SW[7]      ; HEX3_D[5]   ; 7.081 ; 7.211 ; 7.702 ; 7.832 ;
; SW[7]      ; HEX3_D[6]   ; 6.753 ; 6.684 ; 7.374 ; 7.305 ;
; SW[8]      ; HEX0_D[0]   ; 4.794 ; 4.784 ; 5.330 ; 5.320 ;
; SW[8]      ; HEX0_D[1]   ; 4.790 ; 4.810 ; 5.326 ; 5.346 ;
; SW[8]      ; HEX0_D[2]   ; 5.005 ; 4.976 ; 5.541 ; 5.512 ;
; SW[8]      ; HEX0_D[3]   ; 4.958 ; 5.009 ; 5.494 ; 5.545 ;
; SW[8]      ; HEX0_D[4]   ; 4.985 ; 4.933 ; 5.521 ; 5.444 ;
; SW[8]      ; HEX0_D[5]   ; 4.986 ; 4.934 ; 5.522 ; 5.470 ;
; SW[8]      ; HEX0_D[6]   ; 4.984 ; 4.946 ; 5.520 ; 5.482 ;
; SW[8]      ; HEX1_D[0]   ; 4.925 ; 4.937 ; 5.513 ; 5.533 ;
; SW[8]      ; HEX1_D[1]   ; 4.908 ; 4.951 ; 5.461 ; 5.547 ;
; SW[8]      ; HEX1_D[2]   ; 4.943 ; 4.935 ; 5.539 ; 5.531 ;
; SW[8]      ; HEX1_D[3]   ; 4.933 ; 4.937 ; 5.529 ; 5.530 ;
; SW[8]      ; HEX1_D[4]   ; 4.924 ; 4.932 ; 5.495 ; 5.528 ;
; SW[8]      ; HEX1_D[5]   ; 5.193 ; 5.210 ; 5.789 ; 5.775 ;
; SW[8]      ; HEX1_D[6]   ; 5.121 ; 5.093 ; 5.717 ; 5.689 ;
; SW[8]      ; HEX2_D[0]   ; 5.554 ; 5.578 ; 6.174 ; 6.198 ;
; SW[8]      ; HEX2_D[1]   ; 5.430 ; 5.514 ; 6.050 ; 6.134 ;
; SW[8]      ; HEX2_D[2]   ; 5.576 ; 5.581 ; 6.196 ; 6.201 ;
; SW[8]      ; HEX2_D[3]   ; 5.467 ; 5.467 ; 6.087 ; 6.087 ;
; SW[8]      ; HEX2_D[4]   ; 5.474 ; 5.507 ; 6.094 ; 6.127 ;
; SW[8]      ; HEX2_D[5]   ; 5.519 ; 5.477 ; 6.139 ; 6.097 ;
; SW[8]      ; HEX2_D[6]   ; 5.708 ; 5.673 ; 6.328 ; 6.293 ;
; SW[8]      ; HEX3_D[0]   ; 5.599 ; 5.718 ; 6.219 ; 6.338 ;
; SW[8]      ; HEX3_D[2]   ; 5.704 ; 5.619 ; 6.324 ; 6.239 ;
; SW[8]      ; HEX3_D[3]   ; 5.607 ; 5.728 ; 6.227 ; 6.348 ;
; SW[8]      ; HEX3_D[4]   ; 5.193 ; 5.261 ; 5.813 ; 5.881 ;
; SW[8]      ; HEX3_D[5]   ; 5.692 ; 5.822 ; 6.312 ; 6.442 ;
; SW[8]      ; HEX3_D[6]   ; 5.364 ; 5.247 ; 5.984 ; 5.830 ;
; SW[9]      ; HEX0_D[0]   ; 4.641 ; 4.631 ; 5.236 ; 5.226 ;
; SW[9]      ; HEX0_D[1]   ; 4.637 ; 4.657 ; 5.232 ; 5.252 ;
; SW[9]      ; HEX0_D[2]   ; 4.852 ; 4.823 ; 5.447 ; 5.425 ;
; SW[9]      ; HEX0_D[3]   ; 4.805 ; 4.856 ; 5.400 ; 5.451 ;
; SW[9]      ; HEX0_D[4]   ; 4.832 ; 4.730 ; 5.427 ; 5.407 ;
; SW[9]      ; HEX0_D[5]   ; 4.833 ; 4.781 ; 5.428 ; 5.403 ;
; SW[9]      ; HEX0_D[6]   ; 4.831 ; 4.793 ; 5.426 ; 5.390 ;
; SW[9]      ; HEX1_D[0]   ; 4.939 ; 4.951 ; 5.666 ; 5.686 ;
; SW[9]      ; HEX1_D[1]   ; 4.922 ; 4.965 ; 5.614 ; 5.700 ;
; SW[9]      ; HEX1_D[2]   ; 4.957 ; 4.949 ; 5.692 ; 5.684 ;
; SW[9]      ; HEX1_D[3]   ; 4.947 ; 4.951 ; 5.682 ; 5.683 ;
; SW[9]      ; HEX1_D[4]   ; 4.938 ; 4.946 ; 5.648 ; 5.681 ;
; SW[9]      ; HEX1_D[5]   ; 5.207 ; 5.224 ; 5.942 ; 5.928 ;
; SW[9]      ; HEX1_D[6]   ; 5.135 ; 5.107 ; 5.870 ; 5.842 ;
; SW[9]      ; HEX2_D[0]   ; 5.589 ; 5.613 ; 6.210 ; 6.234 ;
; SW[9]      ; HEX2_D[1]   ; 5.465 ; 5.549 ; 6.086 ; 6.170 ;
; SW[9]      ; HEX2_D[2]   ; 5.611 ; 5.616 ; 6.232 ; 6.237 ;
; SW[9]      ; HEX2_D[3]   ; 5.502 ; 5.502 ; 6.123 ; 6.123 ;
; SW[9]      ; HEX2_D[4]   ; 5.509 ; 5.542 ; 6.130 ; 6.163 ;
; SW[9]      ; HEX2_D[5]   ; 5.554 ; 5.512 ; 6.175 ; 6.133 ;
; SW[9]      ; HEX2_D[6]   ; 5.743 ; 5.708 ; 6.364 ; 6.329 ;
; SW[9]      ; HEX3_D[0]   ; 5.634 ; 5.753 ; 6.255 ; 6.374 ;
; SW[9]      ; HEX3_D[2]   ; 5.739 ; 5.654 ; 6.360 ; 6.275 ;
; SW[9]      ; HEX3_D[3]   ; 5.642 ; 5.763 ; 6.263 ; 6.384 ;
; SW[9]      ; HEX3_D[4]   ; 5.228 ; 5.296 ; 5.849 ; 5.917 ;
; SW[9]      ; HEX3_D[5]   ; 5.727 ; 5.857 ; 6.348 ; 6.478 ;
; SW[9]      ; HEX3_D[6]   ; 5.399 ; 5.278 ; 6.020 ; 5.889 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0_D[0]   ; 4.636 ; 4.653 ; 5.267 ; 5.271 ;
; SW[0]      ; HEX0_D[1]   ; 4.663 ; 4.676 ; 5.287 ; 5.294 ;
; SW[0]      ; HEX0_D[2]   ; 4.863 ; 4.798 ; 5.500 ; 5.450 ;
; SW[0]      ; HEX0_D[3]   ; 4.794 ; 4.800 ; 5.446 ; 5.452 ;
; SW[0]      ; HEX0_D[4]   ; 4.783 ; 4.877 ; 5.435 ; 5.514 ;
; SW[0]      ; HEX0_D[5]   ; 4.772 ; 4.867 ; 5.424 ; 5.504 ;
; SW[0]      ; HEX0_D[6]   ; 4.791 ; 4.783 ; 5.443 ; 5.435 ;
; SW[0]      ; HEX1_D[0]   ; 5.066 ; 5.077 ; 5.718 ; 5.729 ;
; SW[0]      ; HEX1_D[1]   ; 5.066 ; 5.078 ; 5.718 ; 5.730 ;
; SW[0]      ; HEX1_D[2]   ; 5.121 ; 5.073 ; 5.773 ; 5.725 ;
; SW[0]      ; HEX1_D[3]   ; 5.068 ; 5.080 ; 5.720 ; 5.732 ;
; SW[0]      ; HEX1_D[4]   ; 5.062 ; 5.121 ; 5.714 ; 5.773 ;
; SW[0]      ; HEX1_D[5]   ; 5.302 ; 5.393 ; 5.954 ; 6.045 ;
; SW[0]      ; HEX1_D[6]   ; 5.252 ; 5.228 ; 5.904 ; 5.880 ;
; SW[0]      ; HEX2_D[0]   ; 5.542 ; 5.556 ; 6.194 ; 6.208 ;
; SW[0]      ; HEX2_D[1]   ; 5.472 ; 5.483 ; 6.124 ; 6.135 ;
; SW[0]      ; HEX2_D[2]   ; 5.633 ; 5.558 ; 6.285 ; 6.210 ;
; SW[0]      ; HEX2_D[3]   ; 5.439 ; 5.449 ; 6.091 ; 6.101 ;
; SW[0]      ; HEX2_D[4]   ; 5.478 ; 5.580 ; 6.130 ; 6.232 ;
; SW[0]      ; HEX2_D[5]   ; 5.483 ; 5.586 ; 6.135 ; 6.238 ;
; SW[0]      ; HEX2_D[6]   ; 5.680 ; 5.649 ; 6.332 ; 6.301 ;
; SW[0]      ; HEX3_D[0]   ; 5.906 ; 5.943 ; 6.554 ; 6.591 ;
; SW[0]      ; HEX3_D[2]   ; 5.933 ; 5.922 ; 6.581 ; 6.570 ;
; SW[0]      ; HEX3_D[3]   ; 5.914 ; 5.952 ; 6.562 ; 6.600 ;
; SW[0]      ; HEX3_D[4]   ; 5.551 ; 5.637 ; 6.199 ; 6.285 ;
; SW[0]      ; HEX3_D[5]   ; 5.995 ; 6.132 ; 6.643 ; 6.780 ;
; SW[0]      ; HEX3_D[6]   ; 5.840 ; 5.716 ; 6.477 ; 6.364 ;
; SW[1]      ; HEX0_D[0]   ; 4.516 ; 4.520 ; 5.108 ; 5.112 ;
; SW[1]      ; HEX0_D[1]   ; 4.536 ; 4.543 ; 5.128 ; 5.135 ;
; SW[1]      ; HEX0_D[2]   ; 4.748 ; 4.689 ; 5.335 ; 5.276 ;
; SW[1]      ; HEX0_D[3]   ; 4.685 ; 4.691 ; 5.272 ; 5.278 ;
; SW[1]      ; HEX0_D[4]   ; 4.674 ; 4.762 ; 5.261 ; 5.349 ;
; SW[1]      ; HEX0_D[5]   ; 4.663 ; 4.752 ; 5.250 ; 5.339 ;
; SW[1]      ; HEX0_D[6]   ; 4.682 ; 4.674 ; 5.269 ; 5.261 ;
; SW[1]      ; HEX1_D[0]   ; 4.821 ; 4.832 ; 5.413 ; 5.424 ;
; SW[1]      ; HEX1_D[1]   ; 4.821 ; 4.833 ; 5.413 ; 5.425 ;
; SW[1]      ; HEX1_D[2]   ; 4.876 ; 4.828 ; 5.468 ; 5.420 ;
; SW[1]      ; HEX1_D[3]   ; 4.823 ; 4.835 ; 5.415 ; 5.427 ;
; SW[1]      ; HEX1_D[4]   ; 4.817 ; 4.876 ; 5.409 ; 5.468 ;
; SW[1]      ; HEX1_D[5]   ; 5.057 ; 5.148 ; 5.649 ; 5.740 ;
; SW[1]      ; HEX1_D[6]   ; 5.007 ; 4.983 ; 5.599 ; 5.575 ;
; SW[1]      ; HEX2_D[0]   ; 5.328 ; 5.342 ; 5.936 ; 5.950 ;
; SW[1]      ; HEX2_D[1]   ; 5.258 ; 5.269 ; 5.866 ; 5.877 ;
; SW[1]      ; HEX2_D[2]   ; 5.421 ; 5.344 ; 6.027 ; 5.952 ;
; SW[1]      ; HEX2_D[3]   ; 5.225 ; 5.235 ; 5.833 ; 5.843 ;
; SW[1]      ; HEX2_D[4]   ; 5.264 ; 5.368 ; 5.872 ; 5.974 ;
; SW[1]      ; HEX2_D[5]   ; 5.269 ; 5.374 ; 5.877 ; 5.980 ;
; SW[1]      ; HEX2_D[6]   ; 5.466 ; 5.435 ; 6.074 ; 6.043 ;
; SW[1]      ; HEX3_D[0]   ; 5.605 ; 5.642 ; 6.214 ; 6.251 ;
; SW[1]      ; HEX3_D[2]   ; 5.632 ; 5.621 ; 6.241 ; 6.230 ;
; SW[1]      ; HEX3_D[3]   ; 5.613 ; 5.651 ; 6.222 ; 6.260 ;
; SW[1]      ; HEX3_D[4]   ; 5.250 ; 5.336 ; 5.859 ; 5.945 ;
; SW[1]      ; HEX3_D[5]   ; 5.694 ; 5.831 ; 6.303 ; 6.440 ;
; SW[1]      ; HEX3_D[6]   ; 5.522 ; 5.415 ; 6.134 ; 6.024 ;
; SW[2]      ; HEX0_D[0]   ; 4.667 ; 4.684 ; 5.259 ; 5.276 ;
; SW[2]      ; HEX0_D[1]   ; 4.694 ; 4.707 ; 5.286 ; 5.299 ;
; SW[2]      ; HEX0_D[2]   ; 4.888 ; 4.829 ; 5.480 ; 5.421 ;
; SW[2]      ; HEX0_D[3]   ; 4.825 ; 4.831 ; 5.417 ; 5.423 ;
; SW[2]      ; HEX0_D[4]   ; 4.814 ; 4.902 ; 5.406 ; 5.494 ;
; SW[2]      ; HEX0_D[5]   ; 4.803 ; 4.892 ; 5.395 ; 5.484 ;
; SW[2]      ; HEX0_D[6]   ; 4.822 ; 4.814 ; 5.414 ; 5.406 ;
; SW[2]      ; HEX1_D[0]   ; 5.004 ; 5.015 ; 5.642 ; 5.653 ;
; SW[2]      ; HEX1_D[1]   ; 5.004 ; 5.016 ; 5.642 ; 5.654 ;
; SW[2]      ; HEX1_D[2]   ; 5.059 ; 5.011 ; 5.697 ; 5.649 ;
; SW[2]      ; HEX1_D[3]   ; 5.006 ; 5.018 ; 5.644 ; 5.656 ;
; SW[2]      ; HEX1_D[4]   ; 5.000 ; 5.059 ; 5.638 ; 5.697 ;
; SW[2]      ; HEX1_D[5]   ; 5.240 ; 5.331 ; 5.878 ; 5.969 ;
; SW[2]      ; HEX1_D[6]   ; 5.190 ; 5.166 ; 5.828 ; 5.804 ;
; SW[2]      ; HEX2_D[0]   ; 5.517 ; 5.531 ; 6.148 ; 6.162 ;
; SW[2]      ; HEX2_D[1]   ; 5.447 ; 5.458 ; 6.078 ; 6.089 ;
; SW[2]      ; HEX2_D[2]   ; 5.610 ; 5.533 ; 6.239 ; 6.164 ;
; SW[2]      ; HEX2_D[3]   ; 5.414 ; 5.424 ; 6.045 ; 6.055 ;
; SW[2]      ; HEX2_D[4]   ; 5.453 ; 5.557 ; 6.084 ; 6.186 ;
; SW[2]      ; HEX2_D[5]   ; 5.458 ; 5.563 ; 6.089 ; 6.192 ;
; SW[2]      ; HEX2_D[6]   ; 5.655 ; 5.624 ; 6.286 ; 6.255 ;
; SW[2]      ; HEX3_D[0]   ; 5.794 ; 5.831 ; 6.426 ; 6.463 ;
; SW[2]      ; HEX3_D[2]   ; 5.821 ; 5.810 ; 6.453 ; 6.442 ;
; SW[2]      ; HEX3_D[3]   ; 5.802 ; 5.840 ; 6.434 ; 6.472 ;
; SW[2]      ; HEX3_D[4]   ; 5.439 ; 5.525 ; 6.071 ; 6.157 ;
; SW[2]      ; HEX3_D[5]   ; 5.883 ; 6.020 ; 6.515 ; 6.652 ;
; SW[2]      ; HEX3_D[6]   ; 5.711 ; 5.604 ; 6.352 ; 6.236 ;
; SW[3]      ; HEX0_D[0]   ; 4.778 ; 4.782 ; 5.382 ; 5.386 ;
; SW[3]      ; HEX0_D[1]   ; 4.798 ; 4.805 ; 5.402 ; 5.409 ;
; SW[3]      ; HEX0_D[2]   ; 5.016 ; 5.139 ; 5.620 ; 5.743 ;
; SW[3]      ; HEX0_D[3]   ; 5.020 ; 5.038 ; 5.624 ; 5.642 ;
; SW[3]      ; HEX0_D[4]   ; 5.116 ; 5.025 ; 5.720 ; 5.629 ;
; SW[3]      ; HEX0_D[5]   ; 5.006 ; 5.030 ; 5.610 ; 5.634 ;
; SW[3]      ; HEX0_D[6]   ; 5.026 ; 5.008 ; 5.630 ; 5.612 ;
; SW[3]      ; HEX1_D[0]   ; 5.082 ; 5.093 ; 5.686 ; 5.697 ;
; SW[3]      ; HEX1_D[1]   ; 5.082 ; 5.094 ; 5.686 ; 5.698 ;
; SW[3]      ; HEX1_D[2]   ; 5.137 ; 5.089 ; 5.741 ; 5.693 ;
; SW[3]      ; HEX1_D[3]   ; 5.084 ; 5.096 ; 5.688 ; 5.700 ;
; SW[3]      ; HEX1_D[4]   ; 5.078 ; 5.137 ; 5.682 ; 5.741 ;
; SW[3]      ; HEX1_D[5]   ; 5.318 ; 5.409 ; 5.922 ; 6.013 ;
; SW[3]      ; HEX1_D[6]   ; 5.268 ; 5.244 ; 5.872 ; 5.848 ;
; SW[3]      ; HEX2_D[0]   ; 5.588 ; 5.602 ; 6.209 ; 6.223 ;
; SW[3]      ; HEX2_D[1]   ; 5.518 ; 5.529 ; 6.139 ; 6.150 ;
; SW[3]      ; HEX2_D[2]   ; 5.681 ; 5.604 ; 6.300 ; 6.225 ;
; SW[3]      ; HEX2_D[3]   ; 5.485 ; 5.495 ; 6.106 ; 6.116 ;
; SW[3]      ; HEX2_D[4]   ; 5.524 ; 5.628 ; 6.145 ; 6.247 ;
; SW[3]      ; HEX2_D[5]   ; 5.529 ; 5.634 ; 6.150 ; 6.253 ;
; SW[3]      ; HEX2_D[6]   ; 5.726 ; 5.695 ; 6.347 ; 6.316 ;
; SW[3]      ; HEX3_D[0]   ; 5.865 ; 5.902 ; 6.487 ; 6.524 ;
; SW[3]      ; HEX3_D[2]   ; 5.892 ; 5.881 ; 6.514 ; 6.503 ;
; SW[3]      ; HEX3_D[3]   ; 5.873 ; 5.911 ; 6.495 ; 6.533 ;
; SW[3]      ; HEX3_D[4]   ; 5.510 ; 5.596 ; 6.132 ; 6.218 ;
; SW[3]      ; HEX3_D[5]   ; 5.954 ; 6.091 ; 6.576 ; 6.713 ;
; SW[3]      ; HEX3_D[6]   ; 5.782 ; 5.675 ; 6.414 ; 6.297 ;
; SW[4]      ; HEX0_D[0]   ; 4.476 ; 4.493 ; 5.084 ; 5.088 ;
; SW[4]      ; HEX0_D[1]   ; 4.503 ; 4.516 ; 5.104 ; 5.111 ;
; SW[4]      ; HEX0_D[2]   ; 4.703 ; 4.638 ; 5.317 ; 5.267 ;
; SW[4]      ; HEX0_D[3]   ; 4.634 ; 4.640 ; 5.263 ; 5.269 ;
; SW[4]      ; HEX0_D[4]   ; 4.623 ; 4.717 ; 5.252 ; 5.323 ;
; SW[4]      ; HEX0_D[5]   ; 4.612 ; 4.707 ; 5.241 ; 5.314 ;
; SW[4]      ; HEX0_D[6]   ; 4.631 ; 4.623 ; 5.260 ; 5.252 ;
; SW[4]      ; HEX1_D[0]   ; 4.765 ; 4.776 ; 5.361 ; 5.372 ;
; SW[4]      ; HEX1_D[1]   ; 4.765 ; 4.777 ; 5.361 ; 5.373 ;
; SW[4]      ; HEX1_D[2]   ; 4.827 ; 4.772 ; 5.423 ; 5.368 ;
; SW[4]      ; HEX1_D[3]   ; 4.767 ; 4.779 ; 5.363 ; 5.375 ;
; SW[4]      ; HEX1_D[4]   ; 4.761 ; 4.827 ; 5.357 ; 5.423 ;
; SW[4]      ; HEX1_D[5]   ; 5.001 ; 5.099 ; 5.597 ; 5.695 ;
; SW[4]      ; HEX1_D[6]   ; 4.951 ; 4.927 ; 5.547 ; 5.523 ;
; SW[4]      ; HEX2_D[0]   ; 5.215 ; 5.229 ; 5.831 ; 5.845 ;
; SW[4]      ; HEX2_D[1]   ; 5.144 ; 5.180 ; 5.760 ; 5.776 ;
; SW[4]      ; HEX2_D[2]   ; 5.200 ; 5.255 ; 5.816 ; 5.851 ;
; SW[4]      ; HEX2_D[3]   ; 5.104 ; 5.120 ; 5.720 ; 5.736 ;
; SW[4]      ; HEX2_D[4]   ; 5.175 ; 5.159 ; 5.771 ; 5.775 ;
; SW[4]      ; HEX2_D[5]   ; 5.157 ; 5.169 ; 5.773 ; 5.785 ;
; SW[4]      ; HEX2_D[6]   ; 5.362 ; 5.321 ; 5.973 ; 5.937 ;
; SW[4]      ; HEX3_D[0]   ; 5.411 ; 5.448 ; 6.027 ; 6.064 ;
; SW[4]      ; HEX3_D[2]   ; 5.438 ; 5.427 ; 6.054 ; 6.043 ;
; SW[4]      ; HEX3_D[3]   ; 5.419 ; 5.457 ; 6.035 ; 6.073 ;
; SW[4]      ; HEX3_D[4]   ; 5.056 ; 5.142 ; 5.672 ; 5.758 ;
; SW[4]      ; HEX3_D[5]   ; 5.500 ; 5.637 ; 6.116 ; 6.253 ;
; SW[4]      ; HEX3_D[6]   ; 5.334 ; 5.221 ; 5.932 ; 5.837 ;
; SW[5]      ; HEX0_D[0]   ; 4.635 ; 4.652 ; 5.267 ; 5.271 ;
; SW[5]      ; HEX0_D[1]   ; 4.662 ; 4.675 ; 5.287 ; 5.294 ;
; SW[5]      ; HEX0_D[2]   ; 4.862 ; 4.797 ; 5.500 ; 5.450 ;
; SW[5]      ; HEX0_D[3]   ; 4.793 ; 4.799 ; 5.446 ; 5.452 ;
; SW[5]      ; HEX0_D[4]   ; 4.782 ; 4.876 ; 5.435 ; 5.514 ;
; SW[5]      ; HEX0_D[5]   ; 4.771 ; 4.866 ; 5.424 ; 5.504 ;
; SW[5]      ; HEX0_D[6]   ; 4.790 ; 4.782 ; 5.443 ; 5.435 ;
; SW[5]      ; HEX1_D[0]   ; 5.065 ; 5.076 ; 5.718 ; 5.729 ;
; SW[5]      ; HEX1_D[1]   ; 5.065 ; 5.077 ; 5.718 ; 5.730 ;
; SW[5]      ; HEX1_D[2]   ; 5.120 ; 5.072 ; 5.773 ; 5.725 ;
; SW[5]      ; HEX1_D[3]   ; 5.067 ; 5.079 ; 5.720 ; 5.732 ;
; SW[5]      ; HEX1_D[4]   ; 5.061 ; 5.120 ; 5.714 ; 5.773 ;
; SW[5]      ; HEX1_D[5]   ; 5.301 ; 5.392 ; 5.954 ; 6.045 ;
; SW[5]      ; HEX1_D[6]   ; 5.251 ; 5.227 ; 5.904 ; 5.880 ;
; SW[5]      ; HEX2_D[0]   ; 5.459 ; 5.473 ; 6.054 ; 6.068 ;
; SW[5]      ; HEX2_D[1]   ; 5.388 ; 5.433 ; 5.983 ; 6.079 ;
; SW[5]      ; HEX2_D[2]   ; 5.444 ; 5.506 ; 6.039 ; 6.108 ;
; SW[5]      ; HEX2_D[3]   ; 5.348 ; 5.364 ; 5.943 ; 5.959 ;
; SW[5]      ; HEX2_D[4]   ; 5.423 ; 5.403 ; 6.018 ; 5.998 ;
; SW[5]      ; HEX2_D[5]   ; 5.401 ; 5.413 ; 5.996 ; 6.008 ;
; SW[5]      ; HEX2_D[6]   ; 5.606 ; 5.565 ; 6.201 ; 6.160 ;
; SW[5]      ; HEX3_D[0]   ; 5.655 ; 5.692 ; 6.250 ; 6.287 ;
; SW[5]      ; HEX3_D[2]   ; 5.682 ; 5.671 ; 6.277 ; 6.266 ;
; SW[5]      ; HEX3_D[3]   ; 5.663 ; 5.701 ; 6.258 ; 6.296 ;
; SW[5]      ; HEX3_D[4]   ; 5.300 ; 5.386 ; 5.895 ; 5.981 ;
; SW[5]      ; HEX3_D[5]   ; 5.744 ; 5.881 ; 6.339 ; 6.476 ;
; SW[5]      ; HEX3_D[6]   ; 5.578 ; 5.465 ; 6.173 ; 6.060 ;
; SW[6]      ; HEX0_D[0]   ; 4.480 ; 4.497 ; 5.094 ; 5.111 ;
; SW[6]      ; HEX0_D[1]   ; 4.507 ; 4.520 ; 5.121 ; 5.134 ;
; SW[6]      ; HEX0_D[2]   ; 4.701 ; 4.642 ; 5.297 ; 5.256 ;
; SW[6]      ; HEX0_D[3]   ; 4.638 ; 4.644 ; 5.252 ; 5.258 ;
; SW[6]      ; HEX0_D[4]   ; 4.627 ; 4.715 ; 5.241 ; 5.311 ;
; SW[6]      ; HEX0_D[5]   ; 4.616 ; 4.705 ; 5.230 ; 5.301 ;
; SW[6]      ; HEX0_D[6]   ; 4.635 ; 4.627 ; 5.249 ; 5.241 ;
; SW[6]      ; HEX1_D[0]   ; 5.006 ; 5.017 ; 5.654 ; 5.665 ;
; SW[6]      ; HEX1_D[1]   ; 5.006 ; 5.018 ; 5.654 ; 5.666 ;
; SW[6]      ; HEX1_D[2]   ; 5.061 ; 5.013 ; 5.709 ; 5.661 ;
; SW[6]      ; HEX1_D[3]   ; 5.008 ; 5.020 ; 5.656 ; 5.668 ;
; SW[6]      ; HEX1_D[4]   ; 5.002 ; 5.061 ; 5.650 ; 5.709 ;
; SW[6]      ; HEX1_D[5]   ; 5.242 ; 5.333 ; 5.890 ; 5.981 ;
; SW[6]      ; HEX1_D[6]   ; 5.192 ; 5.168 ; 5.840 ; 5.816 ;
; SW[6]      ; HEX2_D[0]   ; 5.482 ; 5.496 ; 6.128 ; 6.142 ;
; SW[6]      ; HEX2_D[1]   ; 5.412 ; 5.423 ; 6.057 ; 6.071 ;
; SW[6]      ; HEX2_D[2]   ; 5.483 ; 5.498 ; 6.113 ; 6.146 ;
; SW[6]      ; HEX2_D[3]   ; 5.379 ; 5.389 ; 6.017 ; 6.033 ;
; SW[6]      ; HEX2_D[4]   ; 5.418 ; 5.442 ; 6.066 ; 6.072 ;
; SW[6]      ; HEX2_D[5]   ; 5.423 ; 5.452 ; 6.070 ; 6.082 ;
; SW[6]      ; HEX2_D[6]   ; 5.620 ; 5.589 ; 6.268 ; 6.234 ;
; SW[6]      ; HEX3_D[0]   ; 5.694 ; 5.731 ; 6.324 ; 6.361 ;
; SW[6]      ; HEX3_D[2]   ; 5.721 ; 5.710 ; 6.351 ; 6.340 ;
; SW[6]      ; HEX3_D[3]   ; 5.702 ; 5.740 ; 6.332 ; 6.370 ;
; SW[6]      ; HEX3_D[4]   ; 5.339 ; 5.425 ; 5.969 ; 6.055 ;
; SW[6]      ; HEX3_D[5]   ; 5.783 ; 5.920 ; 6.413 ; 6.550 ;
; SW[6]      ; HEX3_D[6]   ; 5.617 ; 5.504 ; 6.236 ; 6.134 ;
; SW[7]      ; HEX0_D[0]   ; 4.489 ; 4.493 ; 5.113 ; 5.117 ;
; SW[7]      ; HEX0_D[1]   ; 4.509 ; 4.516 ; 5.133 ; 5.140 ;
; SW[7]      ; HEX0_D[2]   ; 4.727 ; 4.848 ; 5.351 ; 5.456 ;
; SW[7]      ; HEX0_D[3]   ; 4.731 ; 4.749 ; 5.355 ; 5.373 ;
; SW[7]      ; HEX0_D[4]   ; 4.825 ; 4.736 ; 5.433 ; 5.360 ;
; SW[7]      ; HEX0_D[5]   ; 4.717 ; 4.741 ; 5.341 ; 5.365 ;
; SW[7]      ; HEX0_D[6]   ; 4.737 ; 4.719 ; 5.361 ; 5.343 ;
; SW[7]      ; HEX1_D[0]   ; 5.025 ; 5.036 ; 5.673 ; 5.684 ;
; SW[7]      ; HEX1_D[1]   ; 5.025 ; 5.037 ; 5.673 ; 5.685 ;
; SW[7]      ; HEX1_D[2]   ; 5.080 ; 5.032 ; 5.728 ; 5.680 ;
; SW[7]      ; HEX1_D[3]   ; 5.027 ; 5.039 ; 5.675 ; 5.687 ;
; SW[7]      ; HEX1_D[4]   ; 5.021 ; 5.080 ; 5.669 ; 5.728 ;
; SW[7]      ; HEX1_D[5]   ; 5.261 ; 5.352 ; 5.909 ; 6.000 ;
; SW[7]      ; HEX1_D[6]   ; 5.211 ; 5.187 ; 5.859 ; 5.835 ;
; SW[7]      ; HEX2_D[0]   ; 5.501 ; 5.515 ; 6.149 ; 6.163 ;
; SW[7]      ; HEX2_D[1]   ; 5.431 ; 5.442 ; 6.079 ; 6.090 ;
; SW[7]      ; HEX2_D[2]   ; 5.506 ; 5.517 ; 6.145 ; 6.165 ;
; SW[7]      ; HEX2_D[3]   ; 5.398 ; 5.408 ; 6.046 ; 6.056 ;
; SW[7]      ; HEX2_D[4]   ; 5.437 ; 5.465 ; 6.085 ; 6.104 ;
; SW[7]      ; HEX2_D[5]   ; 5.442 ; 5.475 ; 6.090 ; 6.114 ;
; SW[7]      ; HEX2_D[6]   ; 5.639 ; 5.608 ; 6.287 ; 6.256 ;
; SW[7]      ; HEX3_D[0]   ; 5.717 ; 5.754 ; 6.356 ; 6.393 ;
; SW[7]      ; HEX3_D[2]   ; 5.744 ; 5.733 ; 6.383 ; 6.372 ;
; SW[7]      ; HEX3_D[3]   ; 5.725 ; 5.763 ; 6.364 ; 6.402 ;
; SW[7]      ; HEX3_D[4]   ; 5.362 ; 5.448 ; 6.001 ; 6.087 ;
; SW[7]      ; HEX3_D[5]   ; 5.806 ; 5.943 ; 6.445 ; 6.582 ;
; SW[7]      ; HEX3_D[6]   ; 5.640 ; 5.527 ; 6.274 ; 6.166 ;
; SW[8]      ; HEX0_D[0]   ; 4.191 ; 4.200 ; 4.826 ; 4.835 ;
; SW[8]      ; HEX0_D[1]   ; 4.212 ; 4.274 ; 4.847 ; 4.865 ;
; SW[8]      ; HEX0_D[2]   ; 4.349 ; 4.362 ; 4.984 ; 4.997 ;
; SW[8]      ; HEX0_D[3]   ; 4.353 ; 4.364 ; 4.988 ; 4.999 ;
; SW[8]      ; HEX0_D[4]   ; 4.342 ; 4.351 ; 4.977 ; 4.986 ;
; SW[8]      ; HEX0_D[5]   ; 4.332 ; 4.342 ; 4.967 ; 4.977 ;
; SW[8]      ; HEX0_D[6]   ; 4.354 ; 4.342 ; 4.989 ; 4.977 ;
; SW[8]      ; HEX1_D[0]   ; 4.349 ; 4.360 ; 4.967 ; 4.978 ;
; SW[8]      ; HEX1_D[1]   ; 4.351 ; 4.402 ; 4.969 ; 5.026 ;
; SW[8]      ; HEX1_D[2]   ; 4.344 ; 4.397 ; 4.962 ; 5.019 ;
; SW[8]      ; HEX1_D[3]   ; 4.342 ; 4.360 ; 4.960 ; 4.978 ;
; SW[8]      ; HEX1_D[4]   ; 4.375 ; 4.355 ; 4.993 ; 4.973 ;
; SW[8]      ; HEX1_D[5]   ; 4.587 ; 4.626 ; 5.205 ; 5.244 ;
; SW[8]      ; HEX1_D[6]   ; 4.546 ; 4.512 ; 5.164 ; 5.130 ;
; SW[8]      ; HEX2_D[0]   ; 4.617 ; 4.626 ; 5.235 ; 5.244 ;
; SW[8]      ; HEX2_D[1]   ; 4.548 ; 4.555 ; 5.166 ; 5.173 ;
; SW[8]      ; HEX2_D[2]   ; 4.610 ; 4.628 ; 5.228 ; 5.246 ;
; SW[8]      ; HEX2_D[3]   ; 4.515 ; 4.520 ; 5.133 ; 5.138 ;
; SW[8]      ; HEX2_D[4]   ; 4.629 ; 4.560 ; 5.231 ; 5.178 ;
; SW[8]      ; HEX2_D[5]   ; 4.558 ; 4.565 ; 5.176 ; 5.183 ;
; SW[8]      ; HEX2_D[6]   ; 4.750 ; 4.724 ; 5.368 ; 5.342 ;
; SW[8]      ; HEX3_D[0]   ; 4.869 ; 4.906 ; 5.521 ; 5.634 ;
; SW[8]      ; HEX3_D[2]   ; 4.896 ; 4.885 ; 5.631 ; 5.537 ;
; SW[8]      ; HEX3_D[3]   ; 4.877 ; 4.915 ; 5.529 ; 5.643 ;
; SW[8]      ; HEX3_D[4]   ; 4.514 ; 4.600 ; 5.166 ; 5.237 ;
; SW[8]      ; HEX3_D[5]   ; 4.958 ; 5.095 ; 5.610 ; 5.697 ;
; SW[8]      ; HEX3_D[6]   ; 5.033 ; 4.679 ; 5.349 ; 5.544 ;
; SW[9]      ; HEX0_D[0]   ; 4.362 ; 4.379 ; 4.995 ; 5.012 ;
; SW[9]      ; HEX0_D[1]   ; 4.384 ; 4.411 ; 5.017 ; 5.044 ;
; SW[9]      ; HEX0_D[2]   ; 4.557 ; 4.617 ; 5.190 ; 5.250 ;
; SW[9]      ; HEX0_D[3]   ; 4.589 ; 4.579 ; 5.222 ; 5.212 ;
; SW[9]      ; HEX0_D[4]   ; 4.620 ; 4.564 ; 5.237 ; 5.197 ;
; SW[9]      ; HEX0_D[5]   ; 4.544 ; 4.568 ; 5.177 ; 5.201 ;
; SW[9]      ; HEX0_D[6]   ; 4.569 ; 4.550 ; 5.202 ; 5.183 ;
; SW[9]      ; HEX1_D[0]   ; 4.474 ; 4.485 ; 5.131 ; 5.142 ;
; SW[9]      ; HEX1_D[1]   ; 4.474 ; 4.486 ; 5.131 ; 5.143 ;
; SW[9]      ; HEX1_D[2]   ; 4.536 ; 4.481 ; 5.167 ; 5.138 ;
; SW[9]      ; HEX1_D[3]   ; 4.476 ; 4.488 ; 5.133 ; 5.145 ;
; SW[9]      ; HEX1_D[4]   ; 4.470 ; 4.536 ; 5.127 ; 5.171 ;
; SW[9]      ; HEX1_D[5]   ; 4.710 ; 4.808 ; 5.367 ; 5.440 ;
; SW[9]      ; HEX1_D[6]   ; 4.660 ; 4.636 ; 5.317 ; 5.293 ;
; SW[9]      ; HEX2_D[0]   ; 4.812 ; 4.826 ; 5.458 ; 5.472 ;
; SW[9]      ; HEX2_D[1]   ; 4.742 ; 4.753 ; 5.388 ; 5.399 ;
; SW[9]      ; HEX2_D[2]   ; 4.903 ; 4.828 ; 5.531 ; 5.474 ;
; SW[9]      ; HEX2_D[3]   ; 4.709 ; 4.719 ; 5.355 ; 5.365 ;
; SW[9]      ; HEX2_D[4]   ; 4.748 ; 4.850 ; 5.394 ; 5.478 ;
; SW[9]      ; HEX2_D[5]   ; 4.753 ; 4.856 ; 5.399 ; 5.484 ;
; SW[9]      ; HEX2_D[6]   ; 4.950 ; 4.919 ; 5.596 ; 5.565 ;
; SW[9]      ; HEX3_D[0]   ; 4.816 ; 4.937 ; 5.448 ; 5.551 ;
; SW[9]      ; HEX3_D[2]   ; 4.934 ; 4.832 ; 5.548 ; 5.464 ;
; SW[9]      ; HEX3_D[3]   ; 4.824 ; 4.946 ; 5.456 ; 5.560 ;
; SW[9]      ; HEX3_D[4]   ; 4.461 ; 4.540 ; 5.093 ; 5.154 ;
; SW[9]      ; HEX3_D[5]   ; 4.905 ; 5.035 ; 5.537 ; 5.649 ;
; SW[9]      ; HEX3_D[6]   ; 5.133 ; 4.721 ; 5.404 ; 5.667 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -2.232  ; -0.115 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                     ; -2.232  ; -0.115 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:top_clk_div|clkout   ; -1.780  ; 0.167  ; N/A      ; N/A     ; -2.174              ;
;  spi2dac:top_spi2dac|clk_1MHz ; -1.212  ; 0.194  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS               ; -95.004 ; -0.327 ; 0.0      ; 0.0     ; -105.088            ;
;  CLOCK_50                     ; -52.063 ; -0.327 ; N/A      ; N/A     ; -40.166             ;
;  clk_div:top_clk_div|clkout   ; -24.940 ; 0.000  ; N/A      ; N/A     ; -46.088             ;
;  spi2dac:top_spi2dac|clk_1MHz ; -18.001 ; 0.000  ; N/A      ; N/A     ; -21.000             ;
+-------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; 3.155 ; 3.592 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; 3.155 ; 3.486 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; 3.033 ; 3.592 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; 2.895 ; 3.242 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; 2.632 ; 3.159 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; 2.885 ; 3.193 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; 2.809 ; 3.352 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; 2.930 ; 3.234 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; 2.695 ; 3.259 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; 3.084 ; 3.439 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; 2.278 ; 2.763 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; SW[*]     ; clk_div:top_clk_div|clkout ; -0.803 ; -1.425 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[0]    ; clk_div:top_clk_div|clkout ; -0.949 ; -1.584 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[1]    ; clk_div:top_clk_div|clkout ; -0.940 ; -1.602 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[2]    ; clk_div:top_clk_div|clkout ; -0.872 ; -1.511 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[3]    ; clk_div:top_clk_div|clkout ; -0.803 ; -1.425 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[4]    ; clk_div:top_clk_div|clkout ; -0.915 ; -1.557 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[5]    ; clk_div:top_clk_div|clkout ; -0.938 ; -1.584 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[6]    ; clk_div:top_clk_div|clkout ; -0.995 ; -1.662 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[7]    ; clk_div:top_clk_div|clkout ; -0.967 ; -1.617 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[8]    ; clk_div:top_clk_div|clkout ; -1.177 ; -1.859 ; Rise       ; clk_div:top_clk_div|clkout ;
;  SW[9]    ; clk_div:top_clk_div|clkout ; -0.980 ; -1.635 ; Rise       ; clk_div:top_clk_div|clkout ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 6.018 ; 6.057 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 5.882 ; 5.915 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 5.875 ; 5.905 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 6.615 ; 6.722 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.850 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; DAC_CS    ; spi2dac:top_spi2dac|clk_1MHz ; 3.519 ; 3.439 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_LD    ; spi2dac:top_spi2dac|clk_1MHz ; 3.373 ; 3.460 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; DAC_SDI   ; spi2dac:top_spi2dac|clk_1MHz ; 3.379 ; 3.472 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 3.723 ; 2.230 ; Rise       ; spi2dac:top_spi2dac|clk_1MHz ;
; SCK       ; spi2dac:top_spi2dac|clk_1MHz ; 2.336 ;       ; Fall       ; spi2dac:top_spi2dac|clk_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0_D[0]   ; 10.785 ; 10.706 ; 11.293 ; 11.214 ;
; SW[0]      ; HEX0_D[1]   ; 10.785 ; 10.737 ; 11.293 ; 11.245 ;
; SW[0]      ; HEX0_D[2]   ; 11.116 ; 11.042 ; 11.624 ; 11.550 ;
; SW[0]      ; HEX0_D[3]   ; 11.074 ; 11.044 ; 11.582 ; 11.552 ;
; SW[0]      ; HEX0_D[4]   ; 11.080 ; 11.013 ; 11.588 ; 11.521 ;
; SW[0]      ; HEX0_D[5]   ; 11.089 ; 11.011 ; 11.597 ; 11.519 ;
; SW[0]      ; HEX0_D[6]   ; 11.013 ; 11.070 ; 11.521 ; 11.578 ;
; SW[0]      ; HEX1_D[0]   ; 11.046 ; 10.990 ; 11.554 ; 11.498 ;
; SW[0]      ; HEX1_D[1]   ; 11.034 ; 11.015 ; 11.542 ; 11.523 ;
; SW[0]      ; HEX1_D[2]   ; 11.086 ; 11.010 ; 11.594 ; 11.518 ;
; SW[0]      ; HEX1_D[3]   ; 11.058 ; 10.993 ; 11.566 ; 11.501 ;
; SW[0]      ; HEX1_D[4]   ; 11.037 ; 10.978 ; 11.545 ; 11.486 ;
; SW[0]      ; HEX1_D[5]   ; 11.549 ; 11.471 ; 12.057 ; 11.979 ;
; SW[0]      ; HEX1_D[6]   ; 11.291 ; 11.356 ; 11.799 ; 11.864 ;
; SW[0]      ; HEX2_D[0]   ; 11.936 ; 11.863 ; 12.444 ; 12.371 ;
; SW[0]      ; HEX2_D[1]   ; 11.742 ; 11.714 ; 12.250 ; 12.222 ;
; SW[0]      ; HEX2_D[2]   ; 11.884 ; 11.822 ; 12.392 ; 12.330 ;
; SW[0]      ; HEX2_D[3]   ; 11.725 ; 11.663 ; 12.233 ; 12.171 ;
; SW[0]      ; HEX2_D[4]   ; 11.775 ; 11.711 ; 12.283 ; 12.219 ;
; SW[0]      ; HEX2_D[5]   ; 11.789 ; 11.711 ; 12.297 ; 12.219 ;
; SW[0]      ; HEX2_D[6]   ; 12.035 ; 12.111 ; 12.543 ; 12.619 ;
; SW[0]      ; HEX3_D[0]   ; 12.091 ; 12.024 ; 12.599 ; 12.532 ;
; SW[0]      ; HEX3_D[2]   ; 12.074 ; 12.040 ; 12.582 ; 12.548 ;
; SW[0]      ; HEX3_D[3]   ; 12.106 ; 12.043 ; 12.614 ; 12.551 ;
; SW[0]      ; HEX3_D[4]   ; 11.370 ; 11.261 ; 11.878 ; 11.769 ;
; SW[0]      ; HEX3_D[5]   ; 12.283 ; 12.201 ; 12.791 ; 12.709 ;
; SW[0]      ; HEX3_D[6]   ; 11.411 ; 11.633 ; 11.919 ; 12.141 ;
; SW[1]      ; HEX0_D[0]   ; 10.155 ; 10.076 ; 10.580 ; 10.501 ;
; SW[1]      ; HEX0_D[1]   ; 10.155 ; 10.107 ; 10.580 ; 10.532 ;
; SW[1]      ; HEX0_D[2]   ; 10.486 ; 10.412 ; 10.911 ; 10.837 ;
; SW[1]      ; HEX0_D[3]   ; 10.444 ; 10.414 ; 10.869 ; 10.839 ;
; SW[1]      ; HEX0_D[4]   ; 10.450 ; 10.383 ; 10.875 ; 10.808 ;
; SW[1]      ; HEX0_D[5]   ; 10.459 ; 10.381 ; 10.884 ; 10.806 ;
; SW[1]      ; HEX0_D[6]   ; 10.383 ; 10.440 ; 10.808 ; 10.865 ;
; SW[1]      ; HEX1_D[0]   ; 10.416 ; 10.360 ; 10.841 ; 10.785 ;
; SW[1]      ; HEX1_D[1]   ; 10.404 ; 10.385 ; 10.829 ; 10.810 ;
; SW[1]      ; HEX1_D[2]   ; 10.456 ; 10.380 ; 10.881 ; 10.805 ;
; SW[1]      ; HEX1_D[3]   ; 10.428 ; 10.363 ; 10.853 ; 10.788 ;
; SW[1]      ; HEX1_D[4]   ; 10.407 ; 10.348 ; 10.832 ; 10.773 ;
; SW[1]      ; HEX1_D[5]   ; 10.919 ; 10.841 ; 11.344 ; 11.266 ;
; SW[1]      ; HEX1_D[6]   ; 10.661 ; 10.726 ; 11.086 ; 11.151 ;
; SW[1]      ; HEX2_D[0]   ; 11.306 ; 11.233 ; 11.731 ; 11.658 ;
; SW[1]      ; HEX2_D[1]   ; 11.112 ; 11.084 ; 11.537 ; 11.509 ;
; SW[1]      ; HEX2_D[2]   ; 11.254 ; 11.192 ; 11.679 ; 11.617 ;
; SW[1]      ; HEX2_D[3]   ; 11.095 ; 11.033 ; 11.520 ; 11.458 ;
; SW[1]      ; HEX2_D[4]   ; 11.145 ; 11.081 ; 11.570 ; 11.506 ;
; SW[1]      ; HEX2_D[5]   ; 11.159 ; 11.081 ; 11.584 ; 11.506 ;
; SW[1]      ; HEX2_D[6]   ; 11.405 ; 11.481 ; 11.830 ; 11.906 ;
; SW[1]      ; HEX3_D[0]   ; 11.461 ; 11.394 ; 11.886 ; 11.819 ;
; SW[1]      ; HEX3_D[2]   ; 11.444 ; 11.410 ; 11.869 ; 11.835 ;
; SW[1]      ; HEX3_D[3]   ; 11.476 ; 11.413 ; 11.901 ; 11.838 ;
; SW[1]      ; HEX3_D[4]   ; 10.740 ; 10.631 ; 11.165 ; 11.056 ;
; SW[1]      ; HEX3_D[5]   ; 11.653 ; 11.571 ; 12.078 ; 11.996 ;
; SW[1]      ; HEX3_D[6]   ; 10.781 ; 11.003 ; 11.206 ; 11.428 ;
; SW[2]      ; HEX0_D[0]   ; 10.430 ; 10.351 ; 10.937 ; 10.858 ;
; SW[2]      ; HEX0_D[1]   ; 10.430 ; 10.382 ; 10.937 ; 10.889 ;
; SW[2]      ; HEX0_D[2]   ; 10.761 ; 10.687 ; 11.268 ; 11.194 ;
; SW[2]      ; HEX0_D[3]   ; 10.719 ; 10.689 ; 11.226 ; 11.196 ;
; SW[2]      ; HEX0_D[4]   ; 10.725 ; 10.658 ; 11.232 ; 11.165 ;
; SW[2]      ; HEX0_D[5]   ; 10.734 ; 10.656 ; 11.241 ; 11.163 ;
; SW[2]      ; HEX0_D[6]   ; 10.658 ; 10.715 ; 11.165 ; 11.222 ;
; SW[2]      ; HEX1_D[0]   ; 10.691 ; 10.635 ; 11.198 ; 11.142 ;
; SW[2]      ; HEX1_D[1]   ; 10.679 ; 10.660 ; 11.186 ; 11.167 ;
; SW[2]      ; HEX1_D[2]   ; 10.731 ; 10.655 ; 11.238 ; 11.162 ;
; SW[2]      ; HEX1_D[3]   ; 10.703 ; 10.638 ; 11.210 ; 11.145 ;
; SW[2]      ; HEX1_D[4]   ; 10.682 ; 10.623 ; 11.189 ; 11.130 ;
; SW[2]      ; HEX1_D[5]   ; 11.194 ; 11.116 ; 11.701 ; 11.623 ;
; SW[2]      ; HEX1_D[6]   ; 10.936 ; 11.001 ; 11.443 ; 11.508 ;
; SW[2]      ; HEX2_D[0]   ; 11.581 ; 11.508 ; 12.088 ; 12.015 ;
; SW[2]      ; HEX2_D[1]   ; 11.387 ; 11.359 ; 11.894 ; 11.866 ;
; SW[2]      ; HEX2_D[2]   ; 11.529 ; 11.467 ; 12.036 ; 11.974 ;
; SW[2]      ; HEX2_D[3]   ; 11.370 ; 11.308 ; 11.877 ; 11.815 ;
; SW[2]      ; HEX2_D[4]   ; 11.420 ; 11.356 ; 11.927 ; 11.863 ;
; SW[2]      ; HEX2_D[5]   ; 11.434 ; 11.356 ; 11.941 ; 11.863 ;
; SW[2]      ; HEX2_D[6]   ; 11.680 ; 11.756 ; 12.187 ; 12.263 ;
; SW[2]      ; HEX3_D[0]   ; 11.736 ; 11.669 ; 12.243 ; 12.176 ;
; SW[2]      ; HEX3_D[2]   ; 11.719 ; 11.685 ; 12.226 ; 12.192 ;
; SW[2]      ; HEX3_D[3]   ; 11.751 ; 11.688 ; 12.258 ; 12.195 ;
; SW[2]      ; HEX3_D[4]   ; 11.015 ; 10.906 ; 11.522 ; 11.413 ;
; SW[2]      ; HEX3_D[5]   ; 11.928 ; 11.846 ; 12.435 ; 12.353 ;
; SW[2]      ; HEX3_D[6]   ; 11.056 ; 11.278 ; 11.563 ; 11.785 ;
; SW[3]      ; HEX0_D[0]   ; 10.524 ; 10.445 ; 10.976 ; 10.897 ;
; SW[3]      ; HEX0_D[1]   ; 10.524 ; 10.476 ; 10.976 ; 10.928 ;
; SW[3]      ; HEX0_D[2]   ; 10.855 ; 10.781 ; 11.307 ; 11.233 ;
; SW[3]      ; HEX0_D[3]   ; 10.813 ; 10.783 ; 11.265 ; 11.235 ;
; SW[3]      ; HEX0_D[4]   ; 10.819 ; 10.752 ; 11.271 ; 11.204 ;
; SW[3]      ; HEX0_D[5]   ; 10.828 ; 10.750 ; 11.280 ; 11.202 ;
; SW[3]      ; HEX0_D[6]   ; 10.752 ; 10.809 ; 11.204 ; 11.261 ;
; SW[3]      ; HEX1_D[0]   ; 10.785 ; 10.729 ; 11.237 ; 11.181 ;
; SW[3]      ; HEX1_D[1]   ; 10.773 ; 10.754 ; 11.225 ; 11.206 ;
; SW[3]      ; HEX1_D[2]   ; 10.825 ; 10.749 ; 11.277 ; 11.201 ;
; SW[3]      ; HEX1_D[3]   ; 10.797 ; 10.732 ; 11.249 ; 11.184 ;
; SW[3]      ; HEX1_D[4]   ; 10.776 ; 10.717 ; 11.228 ; 11.169 ;
; SW[3]      ; HEX1_D[5]   ; 11.288 ; 11.210 ; 11.740 ; 11.662 ;
; SW[3]      ; HEX1_D[6]   ; 11.030 ; 11.095 ; 11.482 ; 11.547 ;
; SW[3]      ; HEX2_D[0]   ; 11.675 ; 11.602 ; 12.127 ; 12.054 ;
; SW[3]      ; HEX2_D[1]   ; 11.481 ; 11.453 ; 11.933 ; 11.905 ;
; SW[3]      ; HEX2_D[2]   ; 11.623 ; 11.561 ; 12.075 ; 12.013 ;
; SW[3]      ; HEX2_D[3]   ; 11.464 ; 11.402 ; 11.916 ; 11.854 ;
; SW[3]      ; HEX2_D[4]   ; 11.514 ; 11.450 ; 11.966 ; 11.902 ;
; SW[3]      ; HEX2_D[5]   ; 11.528 ; 11.450 ; 11.980 ; 11.902 ;
; SW[3]      ; HEX2_D[6]   ; 11.774 ; 11.850 ; 12.226 ; 12.302 ;
; SW[3]      ; HEX3_D[0]   ; 11.830 ; 11.763 ; 12.282 ; 12.215 ;
; SW[3]      ; HEX3_D[2]   ; 11.813 ; 11.779 ; 12.265 ; 12.231 ;
; SW[3]      ; HEX3_D[3]   ; 11.845 ; 11.782 ; 12.297 ; 12.234 ;
; SW[3]      ; HEX3_D[4]   ; 11.109 ; 11.000 ; 11.561 ; 11.452 ;
; SW[3]      ; HEX3_D[5]   ; 12.022 ; 11.940 ; 12.474 ; 12.392 ;
; SW[3]      ; HEX3_D[6]   ; 11.150 ; 11.372 ; 11.602 ; 11.824 ;
; SW[4]      ; HEX0_D[0]   ; 9.628  ; 9.549  ; 10.065 ; 9.986  ;
; SW[4]      ; HEX0_D[1]   ; 9.628  ; 9.580  ; 10.065 ; 10.017 ;
; SW[4]      ; HEX0_D[2]   ; 9.959  ; 9.885  ; 10.396 ; 10.322 ;
; SW[4]      ; HEX0_D[3]   ; 9.917  ; 9.887  ; 10.354 ; 10.324 ;
; SW[4]      ; HEX0_D[4]   ; 9.923  ; 9.856  ; 10.360 ; 10.293 ;
; SW[4]      ; HEX0_D[5]   ; 9.932  ; 9.854  ; 10.369 ; 10.291 ;
; SW[4]      ; HEX0_D[6]   ; 9.856  ; 9.913  ; 10.293 ; 10.350 ;
; SW[4]      ; HEX1_D[0]   ; 10.723 ; 10.667 ; 11.157 ; 11.101 ;
; SW[4]      ; HEX1_D[1]   ; 10.711 ; 10.692 ; 11.145 ; 11.126 ;
; SW[4]      ; HEX1_D[2]   ; 10.763 ; 10.687 ; 11.197 ; 11.121 ;
; SW[4]      ; HEX1_D[3]   ; 10.735 ; 10.670 ; 11.169 ; 11.104 ;
; SW[4]      ; HEX1_D[4]   ; 10.714 ; 10.655 ; 11.148 ; 11.089 ;
; SW[4]      ; HEX1_D[5]   ; 11.226 ; 11.148 ; 11.660 ; 11.582 ;
; SW[4]      ; HEX1_D[6]   ; 10.968 ; 11.033 ; 11.402 ; 11.467 ;
; SW[4]      ; HEX2_D[0]   ; 11.630 ; 11.557 ; 12.058 ; 11.985 ;
; SW[4]      ; HEX2_D[1]   ; 11.436 ; 11.401 ; 11.864 ; 11.832 ;
; SW[4]      ; HEX2_D[2]   ; 11.571 ; 11.509 ; 12.002 ; 11.940 ;
; SW[4]      ; HEX2_D[3]   ; 11.419 ; 11.357 ; 11.847 ; 11.785 ;
; SW[4]      ; HEX2_D[4]   ; 11.469 ; 11.405 ; 11.897 ; 11.833 ;
; SW[4]      ; HEX2_D[5]   ; 11.476 ; 11.398 ; 11.907 ; 11.829 ;
; SW[4]      ; HEX2_D[6]   ; 11.722 ; 11.805 ; 12.153 ; 12.233 ;
; SW[4]      ; HEX3_D[0]   ; 11.785 ; 11.718 ; 12.216 ; 12.149 ;
; SW[4]      ; HEX3_D[2]   ; 11.768 ; 11.734 ; 12.199 ; 12.165 ;
; SW[4]      ; HEX3_D[3]   ; 11.800 ; 11.737 ; 12.231 ; 12.168 ;
; SW[4]      ; HEX3_D[4]   ; 11.064 ; 10.955 ; 11.495 ; 11.386 ;
; SW[4]      ; HEX3_D[5]   ; 11.977 ; 11.895 ; 12.408 ; 12.326 ;
; SW[4]      ; HEX3_D[6]   ; 11.105 ; 11.327 ; 11.536 ; 11.755 ;
; SW[5]      ; HEX0_D[0]   ; 9.789  ; 9.710  ; 10.476 ; 10.397 ;
; SW[5]      ; HEX0_D[1]   ; 9.789  ; 9.741  ; 10.476 ; 10.428 ;
; SW[5]      ; HEX0_D[2]   ; 10.120 ; 10.046 ; 10.807 ; 10.733 ;
; SW[5]      ; HEX0_D[3]   ; 10.078 ; 10.048 ; 10.765 ; 10.735 ;
; SW[5]      ; HEX0_D[4]   ; 10.084 ; 10.017 ; 10.771 ; 10.704 ;
; SW[5]      ; HEX0_D[5]   ; 10.093 ; 10.015 ; 10.780 ; 10.702 ;
; SW[5]      ; HEX0_D[6]   ; 10.017 ; 10.074 ; 10.704 ; 10.761 ;
; SW[5]      ; HEX1_D[0]   ; 10.844 ; 10.788 ; 11.276 ; 11.217 ;
; SW[5]      ; HEX1_D[1]   ; 10.832 ; 10.813 ; 11.280 ; 11.227 ;
; SW[5]      ; HEX1_D[2]   ; 10.884 ; 10.808 ; 11.298 ; 11.222 ;
; SW[5]      ; HEX1_D[3]   ; 10.856 ; 10.791 ; 11.280 ; 11.215 ;
; SW[5]      ; HEX1_D[4]   ; 10.835 ; 10.776 ; 11.249 ; 11.190 ;
; SW[5]      ; HEX1_D[5]   ; 11.347 ; 11.269 ; 11.761 ; 11.685 ;
; SW[5]      ; HEX1_D[6]   ; 11.089 ; 11.154 ; 11.515 ; 11.589 ;
; SW[5]      ; HEX2_D[0]   ; 11.752 ; 11.679 ; 12.202 ; 12.129 ;
; SW[5]      ; HEX2_D[1]   ; 11.558 ; 11.523 ; 12.008 ; 11.973 ;
; SW[5]      ; HEX2_D[2]   ; 11.693 ; 11.631 ; 12.143 ; 12.081 ;
; SW[5]      ; HEX2_D[3]   ; 11.541 ; 11.479 ; 11.991 ; 11.929 ;
; SW[5]      ; HEX2_D[4]   ; 11.591 ; 11.527 ; 12.041 ; 11.977 ;
; SW[5]      ; HEX2_D[5]   ; 11.598 ; 11.520 ; 12.048 ; 11.970 ;
; SW[5]      ; HEX2_D[6]   ; 11.844 ; 11.927 ; 12.294 ; 12.377 ;
; SW[5]      ; HEX3_D[0]   ; 11.907 ; 11.840 ; 12.357 ; 12.290 ;
; SW[5]      ; HEX3_D[2]   ; 11.890 ; 11.856 ; 12.340 ; 12.306 ;
; SW[5]      ; HEX3_D[3]   ; 11.922 ; 11.859 ; 12.372 ; 12.309 ;
; SW[5]      ; HEX3_D[4]   ; 11.186 ; 11.077 ; 11.636 ; 11.527 ;
; SW[5]      ; HEX3_D[5]   ; 12.099 ; 12.017 ; 12.549 ; 12.467 ;
; SW[5]      ; HEX3_D[6]   ; 11.227 ; 11.449 ; 11.677 ; 11.899 ;
; SW[6]      ; HEX0_D[0]   ; 9.795  ; 9.716  ; 10.256 ; 10.177 ;
; SW[6]      ; HEX0_D[1]   ; 9.795  ; 9.747  ; 10.256 ; 10.208 ;
; SW[6]      ; HEX0_D[2]   ; 10.126 ; 10.052 ; 10.587 ; 10.513 ;
; SW[6]      ; HEX0_D[3]   ; 10.084 ; 10.054 ; 10.545 ; 10.515 ;
; SW[6]      ; HEX0_D[4]   ; 10.090 ; 10.023 ; 10.551 ; 10.484 ;
; SW[6]      ; HEX0_D[5]   ; 10.099 ; 10.021 ; 10.560 ; 10.482 ;
; SW[6]      ; HEX0_D[6]   ; 10.023 ; 10.080 ; 10.484 ; 10.541 ;
; SW[6]      ; HEX1_D[0]   ; 10.868 ; 10.809 ; 11.340 ; 11.284 ;
; SW[6]      ; HEX1_D[1]   ; 10.872 ; 10.820 ; 11.328 ; 11.309 ;
; SW[6]      ; HEX1_D[2]   ; 10.891 ; 10.815 ; 11.380 ; 11.304 ;
; SW[6]      ; HEX1_D[3]   ; 10.872 ; 10.807 ; 11.352 ; 11.287 ;
; SW[6]      ; HEX1_D[4]   ; 10.842 ; 10.783 ; 11.331 ; 11.272 ;
; SW[6]      ; HEX1_D[5]   ; 11.354 ; 11.277 ; 11.843 ; 11.765 ;
; SW[6]      ; HEX1_D[6]   ; 11.107 ; 11.181 ; 11.585 ; 11.650 ;
; SW[6]      ; HEX2_D[0]   ; 11.794 ; 11.721 ; 12.242 ; 12.169 ;
; SW[6]      ; HEX2_D[1]   ; 11.600 ; 11.565 ; 12.048 ; 12.015 ;
; SW[6]      ; HEX2_D[2]   ; 11.735 ; 11.673 ; 12.185 ; 12.123 ;
; SW[6]      ; HEX2_D[3]   ; 11.583 ; 11.521 ; 12.031 ; 11.969 ;
; SW[6]      ; HEX2_D[4]   ; 11.633 ; 11.569 ; 12.081 ; 12.017 ;
; SW[6]      ; HEX2_D[5]   ; 11.640 ; 11.562 ; 12.090 ; 12.012 ;
; SW[6]      ; HEX2_D[6]   ; 11.886 ; 11.969 ; 12.336 ; 12.417 ;
; SW[6]      ; HEX3_D[0]   ; 11.949 ; 11.882 ; 12.399 ; 12.332 ;
; SW[6]      ; HEX3_D[2]   ; 11.932 ; 11.898 ; 12.382 ; 12.348 ;
; SW[6]      ; HEX3_D[3]   ; 11.964 ; 11.901 ; 12.414 ; 12.351 ;
; SW[6]      ; HEX3_D[4]   ; 11.228 ; 11.119 ; 11.678 ; 11.569 ;
; SW[6]      ; HEX3_D[5]   ; 12.141 ; 12.059 ; 12.591 ; 12.509 ;
; SW[6]      ; HEX3_D[6]   ; 11.269 ; 11.491 ; 11.719 ; 11.939 ;
; SW[7]      ; HEX0_D[0]   ; 9.736  ; 9.657  ; 10.403 ; 10.324 ;
; SW[7]      ; HEX0_D[1]   ; 9.736  ; 9.688  ; 10.403 ; 10.355 ;
; SW[7]      ; HEX0_D[2]   ; 10.067 ; 9.993  ; 10.734 ; 10.660 ;
; SW[7]      ; HEX0_D[3]   ; 10.025 ; 9.995  ; 10.692 ; 10.662 ;
; SW[7]      ; HEX0_D[4]   ; 10.031 ; 9.964  ; 10.698 ; 10.631 ;
; SW[7]      ; HEX0_D[5]   ; 10.040 ; 9.962  ; 10.707 ; 10.629 ;
; SW[7]      ; HEX0_D[6]   ; 9.964  ; 10.021 ; 10.631 ; 10.688 ;
; SW[7]      ; HEX1_D[0]   ; 11.013 ; 10.954 ; 11.443 ; 11.384 ;
; SW[7]      ; HEX1_D[1]   ; 11.017 ; 10.958 ; 11.447 ; 11.388 ;
; SW[7]      ; HEX1_D[2]   ; 11.023 ; 10.955 ; 11.453 ; 11.385 ;
; SW[7]      ; HEX1_D[3]   ; 11.017 ; 10.952 ; 11.447 ; 11.382 ;
; SW[7]      ; HEX1_D[4]   ; 10.985 ; 10.927 ; 11.415 ; 11.357 ;
; SW[7]      ; HEX1_D[5]   ; 11.484 ; 11.422 ; 11.914 ; 11.852 ;
; SW[7]      ; HEX1_D[6]   ; 11.252 ; 11.326 ; 11.682 ; 11.756 ;
; SW[7]      ; HEX2_D[0]   ; 11.939 ; 11.866 ; 12.369 ; 12.296 ;
; SW[7]      ; HEX2_D[1]   ; 11.745 ; 11.710 ; 12.175 ; 12.140 ;
; SW[7]      ; HEX2_D[2]   ; 11.880 ; 11.818 ; 12.310 ; 12.248 ;
; SW[7]      ; HEX2_D[3]   ; 11.728 ; 11.666 ; 12.158 ; 12.096 ;
; SW[7]      ; HEX2_D[4]   ; 11.778 ; 11.714 ; 12.208 ; 12.144 ;
; SW[7]      ; HEX2_D[5]   ; 11.785 ; 11.707 ; 12.215 ; 12.137 ;
; SW[7]      ; HEX2_D[6]   ; 12.031 ; 12.114 ; 12.461 ; 12.544 ;
; SW[7]      ; HEX3_D[0]   ; 12.094 ; 12.027 ; 12.524 ; 12.457 ;
; SW[7]      ; HEX3_D[2]   ; 12.077 ; 12.043 ; 12.507 ; 12.473 ;
; SW[7]      ; HEX3_D[3]   ; 12.109 ; 12.046 ; 12.539 ; 12.476 ;
; SW[7]      ; HEX3_D[4]   ; 11.373 ; 11.264 ; 11.803 ; 11.694 ;
; SW[7]      ; HEX3_D[5]   ; 12.286 ; 12.204 ; 12.716 ; 12.634 ;
; SW[7]      ; HEX3_D[6]   ; 11.414 ; 11.636 ; 11.844 ; 12.066 ;
; SW[8]      ; HEX0_D[0]   ; 8.231  ; 8.152  ; 8.505  ; 8.413  ;
; SW[8]      ; HEX0_D[1]   ; 8.231  ; 8.183  ; 8.505  ; 8.457  ;
; SW[8]      ; HEX0_D[2]   ; 8.562  ; 8.488  ; 8.836  ; 8.716  ;
; SW[8]      ; HEX0_D[3]   ; 8.520  ; 8.490  ; 8.761  ; 8.764  ;
; SW[8]      ; HEX0_D[4]   ; 8.526  ; 8.459  ; 8.800  ; 8.687  ;
; SW[8]      ; HEX0_D[5]   ; 8.535  ; 8.457  ; 8.809  ; 8.685  ;
; SW[8]      ; HEX0_D[6]   ; 8.459  ; 8.516  ; 8.733  ; 8.747  ;
; SW[8]      ; HEX1_D[0]   ; 8.437  ; 8.367  ; 8.823  ; 8.767  ;
; SW[8]      ; HEX1_D[1]   ; 8.428  ; 8.392  ; 8.811  ; 8.792  ;
; SW[8]      ; HEX1_D[2]   ; 8.463  ; 8.372  ; 8.863  ; 8.787  ;
; SW[8]      ; HEX1_D[3]   ; 8.435  ; 8.364  ; 8.835  ; 8.770  ;
; SW[8]      ; HEX1_D[4]   ; 8.423  ; 8.355  ; 8.814  ; 8.755  ;
; SW[8]      ; HEX1_D[5]   ; 8.926  ; 8.833  ; 9.326  ; 9.248  ;
; SW[8]      ; HEX1_D[6]   ; 8.668  ; 8.737  ; 9.068  ; 9.133  ;
; SW[8]      ; HEX2_D[0]   ; 9.528  ; 9.477  ; 9.976  ; 9.925  ;
; SW[8]      ; HEX2_D[1]   ; 9.362  ; 9.341  ; 9.810  ; 9.789  ;
; SW[8]      ; HEX2_D[2]   ; 9.511  ; 9.449  ; 9.959  ; 9.897  ;
; SW[8]      ; HEX2_D[3]   ; 9.351  ; 9.278  ; 9.799  ; 9.726  ;
; SW[8]      ; HEX2_D[4]   ; 9.379  ; 9.327  ; 9.827  ; 9.775  ;
; SW[8]      ; HEX2_D[5]   ; 9.416  ; 9.338  ; 9.864  ; 9.786  ;
; SW[8]      ; HEX2_D[6]   ; 9.662  ; 9.732  ; 10.110 ; 10.180 ;
; SW[8]      ; HEX3_D[0]   ; 9.708  ; 9.641  ; 10.156 ; 10.089 ;
; SW[8]      ; HEX3_D[2]   ; 9.691  ; 9.657  ; 10.139 ; 10.105 ;
; SW[8]      ; HEX3_D[3]   ; 9.723  ; 9.660  ; 10.171 ; 10.108 ;
; SW[8]      ; HEX3_D[4]   ; 8.987  ; 8.878  ; 9.435  ; 9.326  ;
; SW[8]      ; HEX3_D[5]   ; 9.900  ; 9.818  ; 10.348 ; 10.266 ;
; SW[8]      ; HEX3_D[6]   ; 9.028  ; 9.093  ; 9.476  ; 9.476  ;
; SW[9]      ; HEX0_D[0]   ; 7.899  ; 7.807  ; 8.296  ; 8.263  ;
; SW[9]      ; HEX0_D[1]   ; 7.899  ; 7.851  ; 8.326  ; 8.249  ;
; SW[9]      ; HEX0_D[2]   ; 8.230  ; 8.098  ; 8.627  ; 8.599  ;
; SW[9]      ; HEX0_D[3]   ; 8.155  ; 8.158  ; 8.631  ; 8.555  ;
; SW[9]      ; HEX0_D[4]   ; 8.194  ; 8.036  ; 8.591  ; 8.570  ;
; SW[9]      ; HEX0_D[5]   ; 8.203  ; 8.035  ; 8.600  ; 8.568  ;
; SW[9]      ; HEX0_D[6]   ; 8.127  ; 8.141  ; 8.524  ; 8.627  ;
; SW[9]      ; HEX1_D[0]   ; 8.423  ; 8.353  ; 9.059  ; 9.003  ;
; SW[9]      ; HEX1_D[1]   ; 8.414  ; 8.378  ; 9.047  ; 9.028  ;
; SW[9]      ; HEX1_D[2]   ; 8.449  ; 8.358  ; 9.099  ; 9.023  ;
; SW[9]      ; HEX1_D[3]   ; 8.421  ; 8.350  ; 9.071  ; 9.006  ;
; SW[9]      ; HEX1_D[4]   ; 8.409  ; 8.341  ; 9.050  ; 8.991  ;
; SW[9]      ; HEX1_D[5]   ; 8.912  ; 8.819  ; 9.562  ; 9.484  ;
; SW[9]      ; HEX1_D[6]   ; 8.654  ; 8.723  ; 9.304  ; 9.369  ;
; SW[9]      ; HEX2_D[0]   ; 9.544  ; 9.493  ; 9.992  ; 9.941  ;
; SW[9]      ; HEX2_D[1]   ; 9.378  ; 9.357  ; 9.826  ; 9.805  ;
; SW[9]      ; HEX2_D[2]   ; 9.527  ; 9.465  ; 9.975  ; 9.913  ;
; SW[9]      ; HEX2_D[3]   ; 9.367  ; 9.294  ; 9.815  ; 9.742  ;
; SW[9]      ; HEX2_D[4]   ; 9.395  ; 9.343  ; 9.843  ; 9.791  ;
; SW[9]      ; HEX2_D[5]   ; 9.432  ; 9.354  ; 9.880  ; 9.802  ;
; SW[9]      ; HEX2_D[6]   ; 9.678  ; 9.748  ; 10.126 ; 10.196 ;
; SW[9]      ; HEX3_D[0]   ; 9.724  ; 9.657  ; 10.172 ; 10.105 ;
; SW[9]      ; HEX3_D[2]   ; 9.707  ; 9.673  ; 10.155 ; 10.121 ;
; SW[9]      ; HEX3_D[3]   ; 9.739  ; 9.676  ; 10.187 ; 10.124 ;
; SW[9]      ; HEX3_D[4]   ; 9.003  ; 8.894  ; 9.451  ; 9.342  ;
; SW[9]      ; HEX3_D[5]   ; 9.916  ; 9.834  ; 10.364 ; 10.282 ;
; SW[9]      ; HEX3_D[6]   ; 9.044  ; 9.108  ; 9.492  ; 9.531  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0_D[0]   ; 4.636 ; 4.653 ; 5.267 ; 5.271 ;
; SW[0]      ; HEX0_D[1]   ; 4.663 ; 4.676 ; 5.287 ; 5.294 ;
; SW[0]      ; HEX0_D[2]   ; 4.863 ; 4.798 ; 5.500 ; 5.450 ;
; SW[0]      ; HEX0_D[3]   ; 4.794 ; 4.800 ; 5.446 ; 5.452 ;
; SW[0]      ; HEX0_D[4]   ; 4.783 ; 4.877 ; 5.435 ; 5.514 ;
; SW[0]      ; HEX0_D[5]   ; 4.772 ; 4.867 ; 5.424 ; 5.504 ;
; SW[0]      ; HEX0_D[6]   ; 4.791 ; 4.783 ; 5.443 ; 5.435 ;
; SW[0]      ; HEX1_D[0]   ; 5.066 ; 5.077 ; 5.718 ; 5.729 ;
; SW[0]      ; HEX1_D[1]   ; 5.066 ; 5.078 ; 5.718 ; 5.730 ;
; SW[0]      ; HEX1_D[2]   ; 5.121 ; 5.073 ; 5.773 ; 5.725 ;
; SW[0]      ; HEX1_D[3]   ; 5.068 ; 5.080 ; 5.720 ; 5.732 ;
; SW[0]      ; HEX1_D[4]   ; 5.062 ; 5.121 ; 5.714 ; 5.773 ;
; SW[0]      ; HEX1_D[5]   ; 5.302 ; 5.393 ; 5.954 ; 6.045 ;
; SW[0]      ; HEX1_D[6]   ; 5.252 ; 5.228 ; 5.904 ; 5.880 ;
; SW[0]      ; HEX2_D[0]   ; 5.542 ; 5.556 ; 6.194 ; 6.208 ;
; SW[0]      ; HEX2_D[1]   ; 5.472 ; 5.483 ; 6.124 ; 6.135 ;
; SW[0]      ; HEX2_D[2]   ; 5.633 ; 5.558 ; 6.285 ; 6.210 ;
; SW[0]      ; HEX2_D[3]   ; 5.439 ; 5.449 ; 6.091 ; 6.101 ;
; SW[0]      ; HEX2_D[4]   ; 5.478 ; 5.580 ; 6.130 ; 6.232 ;
; SW[0]      ; HEX2_D[5]   ; 5.483 ; 5.586 ; 6.135 ; 6.238 ;
; SW[0]      ; HEX2_D[6]   ; 5.680 ; 5.649 ; 6.332 ; 6.301 ;
; SW[0]      ; HEX3_D[0]   ; 5.906 ; 5.943 ; 6.554 ; 6.591 ;
; SW[0]      ; HEX3_D[2]   ; 5.933 ; 5.922 ; 6.581 ; 6.570 ;
; SW[0]      ; HEX3_D[3]   ; 5.914 ; 5.952 ; 6.562 ; 6.600 ;
; SW[0]      ; HEX3_D[4]   ; 5.551 ; 5.637 ; 6.199 ; 6.285 ;
; SW[0]      ; HEX3_D[5]   ; 5.995 ; 6.132 ; 6.643 ; 6.780 ;
; SW[0]      ; HEX3_D[6]   ; 5.840 ; 5.716 ; 6.477 ; 6.364 ;
; SW[1]      ; HEX0_D[0]   ; 4.516 ; 4.520 ; 5.108 ; 5.112 ;
; SW[1]      ; HEX0_D[1]   ; 4.536 ; 4.543 ; 5.128 ; 5.135 ;
; SW[1]      ; HEX0_D[2]   ; 4.748 ; 4.689 ; 5.335 ; 5.276 ;
; SW[1]      ; HEX0_D[3]   ; 4.685 ; 4.691 ; 5.272 ; 5.278 ;
; SW[1]      ; HEX0_D[4]   ; 4.674 ; 4.762 ; 5.261 ; 5.349 ;
; SW[1]      ; HEX0_D[5]   ; 4.663 ; 4.752 ; 5.250 ; 5.339 ;
; SW[1]      ; HEX0_D[6]   ; 4.682 ; 4.674 ; 5.269 ; 5.261 ;
; SW[1]      ; HEX1_D[0]   ; 4.821 ; 4.832 ; 5.413 ; 5.424 ;
; SW[1]      ; HEX1_D[1]   ; 4.821 ; 4.833 ; 5.413 ; 5.425 ;
; SW[1]      ; HEX1_D[2]   ; 4.876 ; 4.828 ; 5.468 ; 5.420 ;
; SW[1]      ; HEX1_D[3]   ; 4.823 ; 4.835 ; 5.415 ; 5.427 ;
; SW[1]      ; HEX1_D[4]   ; 4.817 ; 4.876 ; 5.409 ; 5.468 ;
; SW[1]      ; HEX1_D[5]   ; 5.057 ; 5.148 ; 5.649 ; 5.740 ;
; SW[1]      ; HEX1_D[6]   ; 5.007 ; 4.983 ; 5.599 ; 5.575 ;
; SW[1]      ; HEX2_D[0]   ; 5.328 ; 5.342 ; 5.936 ; 5.950 ;
; SW[1]      ; HEX2_D[1]   ; 5.258 ; 5.269 ; 5.866 ; 5.877 ;
; SW[1]      ; HEX2_D[2]   ; 5.421 ; 5.344 ; 6.027 ; 5.952 ;
; SW[1]      ; HEX2_D[3]   ; 5.225 ; 5.235 ; 5.833 ; 5.843 ;
; SW[1]      ; HEX2_D[4]   ; 5.264 ; 5.368 ; 5.872 ; 5.974 ;
; SW[1]      ; HEX2_D[5]   ; 5.269 ; 5.374 ; 5.877 ; 5.980 ;
; SW[1]      ; HEX2_D[6]   ; 5.466 ; 5.435 ; 6.074 ; 6.043 ;
; SW[1]      ; HEX3_D[0]   ; 5.605 ; 5.642 ; 6.214 ; 6.251 ;
; SW[1]      ; HEX3_D[2]   ; 5.632 ; 5.621 ; 6.241 ; 6.230 ;
; SW[1]      ; HEX3_D[3]   ; 5.613 ; 5.651 ; 6.222 ; 6.260 ;
; SW[1]      ; HEX3_D[4]   ; 5.250 ; 5.336 ; 5.859 ; 5.945 ;
; SW[1]      ; HEX3_D[5]   ; 5.694 ; 5.831 ; 6.303 ; 6.440 ;
; SW[1]      ; HEX3_D[6]   ; 5.522 ; 5.415 ; 6.134 ; 6.024 ;
; SW[2]      ; HEX0_D[0]   ; 4.667 ; 4.684 ; 5.259 ; 5.276 ;
; SW[2]      ; HEX0_D[1]   ; 4.694 ; 4.707 ; 5.286 ; 5.299 ;
; SW[2]      ; HEX0_D[2]   ; 4.888 ; 4.829 ; 5.480 ; 5.421 ;
; SW[2]      ; HEX0_D[3]   ; 4.825 ; 4.831 ; 5.417 ; 5.423 ;
; SW[2]      ; HEX0_D[4]   ; 4.814 ; 4.902 ; 5.406 ; 5.494 ;
; SW[2]      ; HEX0_D[5]   ; 4.803 ; 4.892 ; 5.395 ; 5.484 ;
; SW[2]      ; HEX0_D[6]   ; 4.822 ; 4.814 ; 5.414 ; 5.406 ;
; SW[2]      ; HEX1_D[0]   ; 5.004 ; 5.015 ; 5.642 ; 5.653 ;
; SW[2]      ; HEX1_D[1]   ; 5.004 ; 5.016 ; 5.642 ; 5.654 ;
; SW[2]      ; HEX1_D[2]   ; 5.059 ; 5.011 ; 5.697 ; 5.649 ;
; SW[2]      ; HEX1_D[3]   ; 5.006 ; 5.018 ; 5.644 ; 5.656 ;
; SW[2]      ; HEX1_D[4]   ; 5.000 ; 5.059 ; 5.638 ; 5.697 ;
; SW[2]      ; HEX1_D[5]   ; 5.240 ; 5.331 ; 5.878 ; 5.969 ;
; SW[2]      ; HEX1_D[6]   ; 5.190 ; 5.166 ; 5.828 ; 5.804 ;
; SW[2]      ; HEX2_D[0]   ; 5.517 ; 5.531 ; 6.148 ; 6.162 ;
; SW[2]      ; HEX2_D[1]   ; 5.447 ; 5.458 ; 6.078 ; 6.089 ;
; SW[2]      ; HEX2_D[2]   ; 5.610 ; 5.533 ; 6.239 ; 6.164 ;
; SW[2]      ; HEX2_D[3]   ; 5.414 ; 5.424 ; 6.045 ; 6.055 ;
; SW[2]      ; HEX2_D[4]   ; 5.453 ; 5.557 ; 6.084 ; 6.186 ;
; SW[2]      ; HEX2_D[5]   ; 5.458 ; 5.563 ; 6.089 ; 6.192 ;
; SW[2]      ; HEX2_D[6]   ; 5.655 ; 5.624 ; 6.286 ; 6.255 ;
; SW[2]      ; HEX3_D[0]   ; 5.794 ; 5.831 ; 6.426 ; 6.463 ;
; SW[2]      ; HEX3_D[2]   ; 5.821 ; 5.810 ; 6.453 ; 6.442 ;
; SW[2]      ; HEX3_D[3]   ; 5.802 ; 5.840 ; 6.434 ; 6.472 ;
; SW[2]      ; HEX3_D[4]   ; 5.439 ; 5.525 ; 6.071 ; 6.157 ;
; SW[2]      ; HEX3_D[5]   ; 5.883 ; 6.020 ; 6.515 ; 6.652 ;
; SW[2]      ; HEX3_D[6]   ; 5.711 ; 5.604 ; 6.352 ; 6.236 ;
; SW[3]      ; HEX0_D[0]   ; 4.778 ; 4.782 ; 5.382 ; 5.386 ;
; SW[3]      ; HEX0_D[1]   ; 4.798 ; 4.805 ; 5.402 ; 5.409 ;
; SW[3]      ; HEX0_D[2]   ; 5.016 ; 5.139 ; 5.620 ; 5.743 ;
; SW[3]      ; HEX0_D[3]   ; 5.020 ; 5.038 ; 5.624 ; 5.642 ;
; SW[3]      ; HEX0_D[4]   ; 5.116 ; 5.025 ; 5.720 ; 5.629 ;
; SW[3]      ; HEX0_D[5]   ; 5.006 ; 5.030 ; 5.610 ; 5.634 ;
; SW[3]      ; HEX0_D[6]   ; 5.026 ; 5.008 ; 5.630 ; 5.612 ;
; SW[3]      ; HEX1_D[0]   ; 5.082 ; 5.093 ; 5.686 ; 5.697 ;
; SW[3]      ; HEX1_D[1]   ; 5.082 ; 5.094 ; 5.686 ; 5.698 ;
; SW[3]      ; HEX1_D[2]   ; 5.137 ; 5.089 ; 5.741 ; 5.693 ;
; SW[3]      ; HEX1_D[3]   ; 5.084 ; 5.096 ; 5.688 ; 5.700 ;
; SW[3]      ; HEX1_D[4]   ; 5.078 ; 5.137 ; 5.682 ; 5.741 ;
; SW[3]      ; HEX1_D[5]   ; 5.318 ; 5.409 ; 5.922 ; 6.013 ;
; SW[3]      ; HEX1_D[6]   ; 5.268 ; 5.244 ; 5.872 ; 5.848 ;
; SW[3]      ; HEX2_D[0]   ; 5.588 ; 5.602 ; 6.209 ; 6.223 ;
; SW[3]      ; HEX2_D[1]   ; 5.518 ; 5.529 ; 6.139 ; 6.150 ;
; SW[3]      ; HEX2_D[2]   ; 5.681 ; 5.604 ; 6.300 ; 6.225 ;
; SW[3]      ; HEX2_D[3]   ; 5.485 ; 5.495 ; 6.106 ; 6.116 ;
; SW[3]      ; HEX2_D[4]   ; 5.524 ; 5.628 ; 6.145 ; 6.247 ;
; SW[3]      ; HEX2_D[5]   ; 5.529 ; 5.634 ; 6.150 ; 6.253 ;
; SW[3]      ; HEX2_D[6]   ; 5.726 ; 5.695 ; 6.347 ; 6.316 ;
; SW[3]      ; HEX3_D[0]   ; 5.865 ; 5.902 ; 6.487 ; 6.524 ;
; SW[3]      ; HEX3_D[2]   ; 5.892 ; 5.881 ; 6.514 ; 6.503 ;
; SW[3]      ; HEX3_D[3]   ; 5.873 ; 5.911 ; 6.495 ; 6.533 ;
; SW[3]      ; HEX3_D[4]   ; 5.510 ; 5.596 ; 6.132 ; 6.218 ;
; SW[3]      ; HEX3_D[5]   ; 5.954 ; 6.091 ; 6.576 ; 6.713 ;
; SW[3]      ; HEX3_D[6]   ; 5.782 ; 5.675 ; 6.414 ; 6.297 ;
; SW[4]      ; HEX0_D[0]   ; 4.476 ; 4.493 ; 5.084 ; 5.088 ;
; SW[4]      ; HEX0_D[1]   ; 4.503 ; 4.516 ; 5.104 ; 5.111 ;
; SW[4]      ; HEX0_D[2]   ; 4.703 ; 4.638 ; 5.317 ; 5.267 ;
; SW[4]      ; HEX0_D[3]   ; 4.634 ; 4.640 ; 5.263 ; 5.269 ;
; SW[4]      ; HEX0_D[4]   ; 4.623 ; 4.717 ; 5.252 ; 5.323 ;
; SW[4]      ; HEX0_D[5]   ; 4.612 ; 4.707 ; 5.241 ; 5.314 ;
; SW[4]      ; HEX0_D[6]   ; 4.631 ; 4.623 ; 5.260 ; 5.252 ;
; SW[4]      ; HEX1_D[0]   ; 4.765 ; 4.776 ; 5.361 ; 5.372 ;
; SW[4]      ; HEX1_D[1]   ; 4.765 ; 4.777 ; 5.361 ; 5.373 ;
; SW[4]      ; HEX1_D[2]   ; 4.827 ; 4.772 ; 5.423 ; 5.368 ;
; SW[4]      ; HEX1_D[3]   ; 4.767 ; 4.779 ; 5.363 ; 5.375 ;
; SW[4]      ; HEX1_D[4]   ; 4.761 ; 4.827 ; 5.357 ; 5.423 ;
; SW[4]      ; HEX1_D[5]   ; 5.001 ; 5.099 ; 5.597 ; 5.695 ;
; SW[4]      ; HEX1_D[6]   ; 4.951 ; 4.927 ; 5.547 ; 5.523 ;
; SW[4]      ; HEX2_D[0]   ; 5.215 ; 5.229 ; 5.831 ; 5.845 ;
; SW[4]      ; HEX2_D[1]   ; 5.144 ; 5.180 ; 5.760 ; 5.776 ;
; SW[4]      ; HEX2_D[2]   ; 5.200 ; 5.255 ; 5.816 ; 5.851 ;
; SW[4]      ; HEX2_D[3]   ; 5.104 ; 5.120 ; 5.720 ; 5.736 ;
; SW[4]      ; HEX2_D[4]   ; 5.175 ; 5.159 ; 5.771 ; 5.775 ;
; SW[4]      ; HEX2_D[5]   ; 5.157 ; 5.169 ; 5.773 ; 5.785 ;
; SW[4]      ; HEX2_D[6]   ; 5.362 ; 5.321 ; 5.973 ; 5.937 ;
; SW[4]      ; HEX3_D[0]   ; 5.411 ; 5.448 ; 6.027 ; 6.064 ;
; SW[4]      ; HEX3_D[2]   ; 5.438 ; 5.427 ; 6.054 ; 6.043 ;
; SW[4]      ; HEX3_D[3]   ; 5.419 ; 5.457 ; 6.035 ; 6.073 ;
; SW[4]      ; HEX3_D[4]   ; 5.056 ; 5.142 ; 5.672 ; 5.758 ;
; SW[4]      ; HEX3_D[5]   ; 5.500 ; 5.637 ; 6.116 ; 6.253 ;
; SW[4]      ; HEX3_D[6]   ; 5.334 ; 5.221 ; 5.932 ; 5.837 ;
; SW[5]      ; HEX0_D[0]   ; 4.635 ; 4.652 ; 5.267 ; 5.271 ;
; SW[5]      ; HEX0_D[1]   ; 4.662 ; 4.675 ; 5.287 ; 5.294 ;
; SW[5]      ; HEX0_D[2]   ; 4.862 ; 4.797 ; 5.500 ; 5.450 ;
; SW[5]      ; HEX0_D[3]   ; 4.793 ; 4.799 ; 5.446 ; 5.452 ;
; SW[5]      ; HEX0_D[4]   ; 4.782 ; 4.876 ; 5.435 ; 5.514 ;
; SW[5]      ; HEX0_D[5]   ; 4.771 ; 4.866 ; 5.424 ; 5.504 ;
; SW[5]      ; HEX0_D[6]   ; 4.790 ; 4.782 ; 5.443 ; 5.435 ;
; SW[5]      ; HEX1_D[0]   ; 5.065 ; 5.076 ; 5.718 ; 5.729 ;
; SW[5]      ; HEX1_D[1]   ; 5.065 ; 5.077 ; 5.718 ; 5.730 ;
; SW[5]      ; HEX1_D[2]   ; 5.120 ; 5.072 ; 5.773 ; 5.725 ;
; SW[5]      ; HEX1_D[3]   ; 5.067 ; 5.079 ; 5.720 ; 5.732 ;
; SW[5]      ; HEX1_D[4]   ; 5.061 ; 5.120 ; 5.714 ; 5.773 ;
; SW[5]      ; HEX1_D[5]   ; 5.301 ; 5.392 ; 5.954 ; 6.045 ;
; SW[5]      ; HEX1_D[6]   ; 5.251 ; 5.227 ; 5.904 ; 5.880 ;
; SW[5]      ; HEX2_D[0]   ; 5.459 ; 5.473 ; 6.054 ; 6.068 ;
; SW[5]      ; HEX2_D[1]   ; 5.388 ; 5.433 ; 5.983 ; 6.079 ;
; SW[5]      ; HEX2_D[2]   ; 5.444 ; 5.506 ; 6.039 ; 6.108 ;
; SW[5]      ; HEX2_D[3]   ; 5.348 ; 5.364 ; 5.943 ; 5.959 ;
; SW[5]      ; HEX2_D[4]   ; 5.423 ; 5.403 ; 6.018 ; 5.998 ;
; SW[5]      ; HEX2_D[5]   ; 5.401 ; 5.413 ; 5.996 ; 6.008 ;
; SW[5]      ; HEX2_D[6]   ; 5.606 ; 5.565 ; 6.201 ; 6.160 ;
; SW[5]      ; HEX3_D[0]   ; 5.655 ; 5.692 ; 6.250 ; 6.287 ;
; SW[5]      ; HEX3_D[2]   ; 5.682 ; 5.671 ; 6.277 ; 6.266 ;
; SW[5]      ; HEX3_D[3]   ; 5.663 ; 5.701 ; 6.258 ; 6.296 ;
; SW[5]      ; HEX3_D[4]   ; 5.300 ; 5.386 ; 5.895 ; 5.981 ;
; SW[5]      ; HEX3_D[5]   ; 5.744 ; 5.881 ; 6.339 ; 6.476 ;
; SW[5]      ; HEX3_D[6]   ; 5.578 ; 5.465 ; 6.173 ; 6.060 ;
; SW[6]      ; HEX0_D[0]   ; 4.480 ; 4.497 ; 5.094 ; 5.111 ;
; SW[6]      ; HEX0_D[1]   ; 4.507 ; 4.520 ; 5.121 ; 5.134 ;
; SW[6]      ; HEX0_D[2]   ; 4.701 ; 4.642 ; 5.297 ; 5.256 ;
; SW[6]      ; HEX0_D[3]   ; 4.638 ; 4.644 ; 5.252 ; 5.258 ;
; SW[6]      ; HEX0_D[4]   ; 4.627 ; 4.715 ; 5.241 ; 5.311 ;
; SW[6]      ; HEX0_D[5]   ; 4.616 ; 4.705 ; 5.230 ; 5.301 ;
; SW[6]      ; HEX0_D[6]   ; 4.635 ; 4.627 ; 5.249 ; 5.241 ;
; SW[6]      ; HEX1_D[0]   ; 5.006 ; 5.017 ; 5.654 ; 5.665 ;
; SW[6]      ; HEX1_D[1]   ; 5.006 ; 5.018 ; 5.654 ; 5.666 ;
; SW[6]      ; HEX1_D[2]   ; 5.061 ; 5.013 ; 5.709 ; 5.661 ;
; SW[6]      ; HEX1_D[3]   ; 5.008 ; 5.020 ; 5.656 ; 5.668 ;
; SW[6]      ; HEX1_D[4]   ; 5.002 ; 5.061 ; 5.650 ; 5.709 ;
; SW[6]      ; HEX1_D[5]   ; 5.242 ; 5.333 ; 5.890 ; 5.981 ;
; SW[6]      ; HEX1_D[6]   ; 5.192 ; 5.168 ; 5.840 ; 5.816 ;
; SW[6]      ; HEX2_D[0]   ; 5.482 ; 5.496 ; 6.128 ; 6.142 ;
; SW[6]      ; HEX2_D[1]   ; 5.412 ; 5.423 ; 6.057 ; 6.071 ;
; SW[6]      ; HEX2_D[2]   ; 5.483 ; 5.498 ; 6.113 ; 6.146 ;
; SW[6]      ; HEX2_D[3]   ; 5.379 ; 5.389 ; 6.017 ; 6.033 ;
; SW[6]      ; HEX2_D[4]   ; 5.418 ; 5.442 ; 6.066 ; 6.072 ;
; SW[6]      ; HEX2_D[5]   ; 5.423 ; 5.452 ; 6.070 ; 6.082 ;
; SW[6]      ; HEX2_D[6]   ; 5.620 ; 5.589 ; 6.268 ; 6.234 ;
; SW[6]      ; HEX3_D[0]   ; 5.694 ; 5.731 ; 6.324 ; 6.361 ;
; SW[6]      ; HEX3_D[2]   ; 5.721 ; 5.710 ; 6.351 ; 6.340 ;
; SW[6]      ; HEX3_D[3]   ; 5.702 ; 5.740 ; 6.332 ; 6.370 ;
; SW[6]      ; HEX3_D[4]   ; 5.339 ; 5.425 ; 5.969 ; 6.055 ;
; SW[6]      ; HEX3_D[5]   ; 5.783 ; 5.920 ; 6.413 ; 6.550 ;
; SW[6]      ; HEX3_D[6]   ; 5.617 ; 5.504 ; 6.236 ; 6.134 ;
; SW[7]      ; HEX0_D[0]   ; 4.489 ; 4.493 ; 5.113 ; 5.117 ;
; SW[7]      ; HEX0_D[1]   ; 4.509 ; 4.516 ; 5.133 ; 5.140 ;
; SW[7]      ; HEX0_D[2]   ; 4.727 ; 4.848 ; 5.351 ; 5.456 ;
; SW[7]      ; HEX0_D[3]   ; 4.731 ; 4.749 ; 5.355 ; 5.373 ;
; SW[7]      ; HEX0_D[4]   ; 4.825 ; 4.736 ; 5.433 ; 5.360 ;
; SW[7]      ; HEX0_D[5]   ; 4.717 ; 4.741 ; 5.341 ; 5.365 ;
; SW[7]      ; HEX0_D[6]   ; 4.737 ; 4.719 ; 5.361 ; 5.343 ;
; SW[7]      ; HEX1_D[0]   ; 5.025 ; 5.036 ; 5.673 ; 5.684 ;
; SW[7]      ; HEX1_D[1]   ; 5.025 ; 5.037 ; 5.673 ; 5.685 ;
; SW[7]      ; HEX1_D[2]   ; 5.080 ; 5.032 ; 5.728 ; 5.680 ;
; SW[7]      ; HEX1_D[3]   ; 5.027 ; 5.039 ; 5.675 ; 5.687 ;
; SW[7]      ; HEX1_D[4]   ; 5.021 ; 5.080 ; 5.669 ; 5.728 ;
; SW[7]      ; HEX1_D[5]   ; 5.261 ; 5.352 ; 5.909 ; 6.000 ;
; SW[7]      ; HEX1_D[6]   ; 5.211 ; 5.187 ; 5.859 ; 5.835 ;
; SW[7]      ; HEX2_D[0]   ; 5.501 ; 5.515 ; 6.149 ; 6.163 ;
; SW[7]      ; HEX2_D[1]   ; 5.431 ; 5.442 ; 6.079 ; 6.090 ;
; SW[7]      ; HEX2_D[2]   ; 5.506 ; 5.517 ; 6.145 ; 6.165 ;
; SW[7]      ; HEX2_D[3]   ; 5.398 ; 5.408 ; 6.046 ; 6.056 ;
; SW[7]      ; HEX2_D[4]   ; 5.437 ; 5.465 ; 6.085 ; 6.104 ;
; SW[7]      ; HEX2_D[5]   ; 5.442 ; 5.475 ; 6.090 ; 6.114 ;
; SW[7]      ; HEX2_D[6]   ; 5.639 ; 5.608 ; 6.287 ; 6.256 ;
; SW[7]      ; HEX3_D[0]   ; 5.717 ; 5.754 ; 6.356 ; 6.393 ;
; SW[7]      ; HEX3_D[2]   ; 5.744 ; 5.733 ; 6.383 ; 6.372 ;
; SW[7]      ; HEX3_D[3]   ; 5.725 ; 5.763 ; 6.364 ; 6.402 ;
; SW[7]      ; HEX3_D[4]   ; 5.362 ; 5.448 ; 6.001 ; 6.087 ;
; SW[7]      ; HEX3_D[5]   ; 5.806 ; 5.943 ; 6.445 ; 6.582 ;
; SW[7]      ; HEX3_D[6]   ; 5.640 ; 5.527 ; 6.274 ; 6.166 ;
; SW[8]      ; HEX0_D[0]   ; 4.191 ; 4.200 ; 4.826 ; 4.835 ;
; SW[8]      ; HEX0_D[1]   ; 4.212 ; 4.274 ; 4.847 ; 4.865 ;
; SW[8]      ; HEX0_D[2]   ; 4.349 ; 4.362 ; 4.984 ; 4.997 ;
; SW[8]      ; HEX0_D[3]   ; 4.353 ; 4.364 ; 4.988 ; 4.999 ;
; SW[8]      ; HEX0_D[4]   ; 4.342 ; 4.351 ; 4.977 ; 4.986 ;
; SW[8]      ; HEX0_D[5]   ; 4.332 ; 4.342 ; 4.967 ; 4.977 ;
; SW[8]      ; HEX0_D[6]   ; 4.354 ; 4.342 ; 4.989 ; 4.977 ;
; SW[8]      ; HEX1_D[0]   ; 4.349 ; 4.360 ; 4.967 ; 4.978 ;
; SW[8]      ; HEX1_D[1]   ; 4.351 ; 4.402 ; 4.969 ; 5.026 ;
; SW[8]      ; HEX1_D[2]   ; 4.344 ; 4.397 ; 4.962 ; 5.019 ;
; SW[8]      ; HEX1_D[3]   ; 4.342 ; 4.360 ; 4.960 ; 4.978 ;
; SW[8]      ; HEX1_D[4]   ; 4.375 ; 4.355 ; 4.993 ; 4.973 ;
; SW[8]      ; HEX1_D[5]   ; 4.587 ; 4.626 ; 5.205 ; 5.244 ;
; SW[8]      ; HEX1_D[6]   ; 4.546 ; 4.512 ; 5.164 ; 5.130 ;
; SW[8]      ; HEX2_D[0]   ; 4.617 ; 4.626 ; 5.235 ; 5.244 ;
; SW[8]      ; HEX2_D[1]   ; 4.548 ; 4.555 ; 5.166 ; 5.173 ;
; SW[8]      ; HEX2_D[2]   ; 4.610 ; 4.628 ; 5.228 ; 5.246 ;
; SW[8]      ; HEX2_D[3]   ; 4.515 ; 4.520 ; 5.133 ; 5.138 ;
; SW[8]      ; HEX2_D[4]   ; 4.629 ; 4.560 ; 5.231 ; 5.178 ;
; SW[8]      ; HEX2_D[5]   ; 4.558 ; 4.565 ; 5.176 ; 5.183 ;
; SW[8]      ; HEX2_D[6]   ; 4.750 ; 4.724 ; 5.368 ; 5.342 ;
; SW[8]      ; HEX3_D[0]   ; 4.869 ; 4.906 ; 5.521 ; 5.634 ;
; SW[8]      ; HEX3_D[2]   ; 4.896 ; 4.885 ; 5.631 ; 5.537 ;
; SW[8]      ; HEX3_D[3]   ; 4.877 ; 4.915 ; 5.529 ; 5.643 ;
; SW[8]      ; HEX3_D[4]   ; 4.514 ; 4.600 ; 5.166 ; 5.237 ;
; SW[8]      ; HEX3_D[5]   ; 4.958 ; 5.095 ; 5.610 ; 5.697 ;
; SW[8]      ; HEX3_D[6]   ; 5.033 ; 4.679 ; 5.349 ; 5.544 ;
; SW[9]      ; HEX0_D[0]   ; 4.362 ; 4.379 ; 4.995 ; 5.012 ;
; SW[9]      ; HEX0_D[1]   ; 4.384 ; 4.411 ; 5.017 ; 5.044 ;
; SW[9]      ; HEX0_D[2]   ; 4.557 ; 4.617 ; 5.190 ; 5.250 ;
; SW[9]      ; HEX0_D[3]   ; 4.589 ; 4.579 ; 5.222 ; 5.212 ;
; SW[9]      ; HEX0_D[4]   ; 4.620 ; 4.564 ; 5.237 ; 5.197 ;
; SW[9]      ; HEX0_D[5]   ; 4.544 ; 4.568 ; 5.177 ; 5.201 ;
; SW[9]      ; HEX0_D[6]   ; 4.569 ; 4.550 ; 5.202 ; 5.183 ;
; SW[9]      ; HEX1_D[0]   ; 4.474 ; 4.485 ; 5.131 ; 5.142 ;
; SW[9]      ; HEX1_D[1]   ; 4.474 ; 4.486 ; 5.131 ; 5.143 ;
; SW[9]      ; HEX1_D[2]   ; 4.536 ; 4.481 ; 5.167 ; 5.138 ;
; SW[9]      ; HEX1_D[3]   ; 4.476 ; 4.488 ; 5.133 ; 5.145 ;
; SW[9]      ; HEX1_D[4]   ; 4.470 ; 4.536 ; 5.127 ; 5.171 ;
; SW[9]      ; HEX1_D[5]   ; 4.710 ; 4.808 ; 5.367 ; 5.440 ;
; SW[9]      ; HEX1_D[6]   ; 4.660 ; 4.636 ; 5.317 ; 5.293 ;
; SW[9]      ; HEX2_D[0]   ; 4.812 ; 4.826 ; 5.458 ; 5.472 ;
; SW[9]      ; HEX2_D[1]   ; 4.742 ; 4.753 ; 5.388 ; 5.399 ;
; SW[9]      ; HEX2_D[2]   ; 4.903 ; 4.828 ; 5.531 ; 5.474 ;
; SW[9]      ; HEX2_D[3]   ; 4.709 ; 4.719 ; 5.355 ; 5.365 ;
; SW[9]      ; HEX2_D[4]   ; 4.748 ; 4.850 ; 5.394 ; 5.478 ;
; SW[9]      ; HEX2_D[5]   ; 4.753 ; 4.856 ; 5.399 ; 5.484 ;
; SW[9]      ; HEX2_D[6]   ; 4.950 ; 4.919 ; 5.596 ; 5.565 ;
; SW[9]      ; HEX3_D[0]   ; 4.816 ; 4.937 ; 5.448 ; 5.551 ;
; SW[9]      ; HEX3_D[2]   ; 4.934 ; 4.832 ; 5.548 ; 5.464 ;
; SW[9]      ; HEX3_D[3]   ; 4.824 ; 4.946 ; 5.456 ; 5.560 ;
; SW[9]      ; HEX3_D[4]   ; 4.461 ; 4.540 ; 5.093 ; 5.154 ;
; SW[9]      ; HEX3_D[5]   ; 4.905 ; 5.035 ; 5.537 ; 5.649 ;
; SW[9]      ; HEX3_D[6]   ; 5.133 ; 4.721 ; 5.404 ; 5.667 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DAC_CS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_SDI       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_LD        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCK           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3_D[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DAC_SDI       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DAC_LD        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SCK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DAC_SDI       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DAC_LD        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SCK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3_D[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_div:top_clk_div|clkout   ; clk_div:top_clk_div|clkout   ; 95       ; 0        ; 0        ; 0        ;
; clk_div:top_clk_div|clkout   ; CLOCK_50                     ; 3        ; 3        ; 0        ; 0        ;
; CLOCK_50                     ; CLOCK_50                     ; 807      ; 0        ; 0        ; 0        ;
; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50                     ; 5        ; 1        ; 0        ; 0        ;
; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 20       ; 0        ; 0        ; 0        ;
; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 77       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_div:top_clk_div|clkout   ; clk_div:top_clk_div|clkout   ; 95       ; 0        ; 0        ; 0        ;
; clk_div:top_clk_div|clkout   ; CLOCK_50                     ; 3        ; 3        ; 0        ; 0        ;
; CLOCK_50                     ; CLOCK_50                     ; 807      ; 0        ; 0        ; 0        ;
; spi2dac:top_spi2dac|clk_1MHz ; CLOCK_50                     ; 5        ; 1        ; 0        ; 0        ;
; clk_div:top_clk_div|clkout   ; spi2dac:top_spi2dac|clk_1MHz ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                     ; spi2dac:top_spi2dac|clk_1MHz ; 20       ; 0        ; 0        ; 0        ;
; spi2dac:top_spi2dac|clk_1MHz ; spi2dac:top_spi2dac|clk_1MHz ; 77       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 325   ; 325  ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 275   ; 275  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Dec 11 14:45:27 2015
Info: Command: quartus_sta Ex10 -c Ex10
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ex10.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name spi2dac:top_spi2dac|clk_1MHz spi2dac:top_spi2dac|clk_1MHz
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:top_clk_div|clkout clk_div:top_clk_div|clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.232       -52.063 CLOCK_50 
    Info (332119):    -1.780       -24.940 clk_div:top_clk_div|clkout 
    Info (332119):    -1.212       -18.001 spi2dac:top_spi2dac|clk_1MHz 
Info (332146): Worst-case hold slack is -0.014
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.014        -0.014 CLOCK_50 
    Info (332119):     0.336         0.000 clk_div:top_clk_div|clkout 
    Info (332119):     0.374         0.000 spi2dac:top_spi2dac|clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.000 CLOCK_50 
    Info (332119):    -2.174       -46.088 clk_div:top_clk_div|clkout 
    Info (332119):    -1.000       -21.000 spi2dac:top_spi2dac|clk_1MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.933       -43.714 CLOCK_50 
    Info (332119):    -1.504       -20.086 clk_div:top_clk_div|clkout 
    Info (332119):    -0.996       -14.170 spi2dac:top_spi2dac|clk_1MHz 
Info (332146): Worst-case hold slack is -0.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.034        -0.047 CLOCK_50 
    Info (332119):     0.325         0.000 clk_div:top_clk_div|clkout 
    Info (332119):     0.339         0.000 spi2dac:top_spi2dac|clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.000 CLOCK_50 
    Info (332119):    -2.174       -46.088 clk_div:top_clk_div|clkout 
    Info (332119):    -1.000       -21.000 spi2dac:top_spi2dac|clk_1MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.786
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.786       -15.030 CLOCK_50 
    Info (332119):    -0.338        -3.592 clk_div:top_clk_div|clkout 
    Info (332119):    -0.327        -2.331 spi2dac:top_spi2dac|clk_1MHz 
Info (332146): Worst-case hold slack is -0.115
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.115        -0.327 CLOCK_50 
    Info (332119):     0.167         0.000 clk_div:top_clk_div|clkout 
    Info (332119):     0.194         0.000 spi2dac:top_spi2dac|clk_1MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -40.166 CLOCK_50 
    Info (332119):    -1.000       -32.000 clk_div:top_clk_div|clkout 
    Info (332119):    -1.000       -21.000 spi2dac:top_spi2dac|clk_1MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 489 megabytes
    Info: Processing ended: Fri Dec 11 14:45:33 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


