### \# CryptoCore-SD192: IP Core de Criptografia em Verilog



\## üìå Sobre o Projeto

Este reposit√≥rio cont√©m o desenvolvimento de um IP Core voltado para criptografia em hardware, desenvolvido para a disciplina \*\*SD192 ‚Äì Trabalho Orientado I\*\* da Especializa√ß√£o em Microeletr√¥nica (Front-End Digital).



O objetivo √© projetar um m√≥dulo eficiente, modular e parametriz√°vel, seguindo as boas pr√°ticas de design RTL para ASICs e FPGAs.



\## üöÄ Status do Desenvolvimento

\- \[x] Defini√ß√£o do Escopo e Algoritmo

\- \[ ] Modelagem da Arquitetura (FSM e Datapath)

\- \[ ] Codifica√ß√£o RTL (Verilog)

\- \[ ] Verifica√ß√£o Funcional (Testbench)

\- \[ ] Documenta√ß√£o Final



\## üõ†Ô∏è Especifica√ß√µes T√©cnicas (Exemplo)

\* \*\*Linguagem:\*\* Verilog HDL (IEEE 1364-2005)

\* \*\*Algoritmo:\*\* \[Inserir o algoritmo, ex: AES-128 ou Lightweight Cipher]

\* \*\*Interface:\*\* Handshake simples (Ready/Valid) ou Barramento (tipo APB/AXI)

\* \*\*Arquitetura:\*\* FSM + Datapath com suporte a \[inserir modo de opera√ß√£o]



\## üìÇ Como Contribuir

1\. Realize o \*\*Fork\*\* do projeto.

2\. Crie uma \*\*Branch\*\* para sua feature (`git checkout -b feature/nome-da-feature`).

3\. Certifique-se de que o c√≥digo Verilog segue as regras de linting (indenta√ß√£o de 2 ou 4 espa√ßos, nomes de sinais claros).

4\. Suba seus arquivos de RTL e o Testbench correspondente.

5\. Abra um \*\*Pull Request\*\* detalhando as altera√ß√µes e os resultados da simula√ß√£o.


\## üìÇ Estrutura de Pastas

1\.  \*\*/doc\*\* : Documenta√ß√£o, diagramas de blocos, especifica√ß√µes do algoritmo e o relat√≥rio final.

2\.  \*\*/rtl\*\* : Seus arquivos fonte em Verilog (.v).

3\.  \*\*/sim\*\* : Arquivos de simula√ß√£o, incluindo o Testbench e scripts de ferramentas (como Icarus Verilog ou ModelSim).

4\.  \*\*/scripts\*\* : Scripts de automa√ß√£o (TCL, Python ou Shell).

5\.  \*\*/syn\*\* (Opcional para este m√≥dulo) Relat√≥rios de s√≠ntese l√≥gica..




\## üìù Licen√ßa

Este projeto √© para fins acad√™micos.

