TimeQuest Timing Analyzer report for perceptron
Sun Nov 23 00:48:46 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'currentstate.show0'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'currentstate.show0'
 15. Slow Model Recovery: 'clk'
 16. Slow Model Removal: 'clk'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'currentstate.show0'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'currentstate.show0'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'currentstate.show0'
 32. Fast Model Recovery: 'clk'
 33. Fast Model Removal: 'clk'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'currentstate.show0'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; perceptron                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; currentstate.show0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { currentstate.show0 } ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+-----------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                     ;
+------------+-----------------+--------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                    ;
+------------+-----------------+--------------------+-------------------------+
; 62.81 MHz  ; 62.81 MHz       ; clk                ;                         ;
; 2645.5 MHz ; 657.03 MHz      ; currentstate.show0 ; limit due to hold check ;
+------------+-----------------+--------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -14.920 ; -820.813      ;
; currentstate.show0 ; 0.311   ; 0.000         ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.577 ; -4.985        ;
; currentstate.show0 ; -0.761 ; -0.761        ;
+--------------------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.718 ; -19.064       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.045 ; 0.000         ;
+-------+-------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.380 ; -111.380      ;
; currentstate.show0 ; 0.500  ; 0.000         ;
+--------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                      ;
+---------+----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -14.920 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.958     ;
; -14.912 ; register_8:registra_x|Q[1] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.950     ;
; -14.911 ; register_8:registra_x|Q[1] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.949     ;
; -14.905 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.943     ;
; -14.897 ; register_8:registra_x|Q[0] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.935     ;
; -14.896 ; register_8:registra_x|Q[0] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.934     ;
; -14.761 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.799     ;
; -14.753 ; register_8:registra_y|Q[1] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.791     ;
; -14.752 ; register_8:registra_y|Q[1] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.790     ;
; -14.723 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.761     ;
; -14.715 ; register_8:registra_y|Q[0] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.753     ;
; -14.714 ; register_8:registra_y|Q[0] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.752     ;
; -14.671 ; currentstate.mult2         ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.709     ;
; -14.663 ; currentstate.mult2         ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.701     ;
; -14.662 ; currentstate.mult2         ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.700     ;
; -14.656 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.694     ;
; -14.648 ; register_8:registra_y|Q[7] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.686     ;
; -14.647 ; register_8:registra_y|Q[7] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.685     ;
; -14.623 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.661     ;
; -14.608 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.646     ;
; -14.540 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.578     ;
; -14.532 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.564     ;
; -14.525 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.563     ;
; -14.524 ; register_8:registra_y|Q[2] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.556     ;
; -14.523 ; register_8:registra_y|Q[2] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.555     ;
; -14.465 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.008      ; 15.509     ;
; -14.464 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.502     ;
; -14.457 ; register_8:registra_x|Q[3] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.008      ; 15.501     ;
; -14.456 ; register_8:registra_x|Q[3] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.008      ; 15.500     ;
; -14.426 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.464     ;
; -14.381 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.419     ;
; -14.374 ; currentstate.mult2         ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.412     ;
; -14.372 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.410     ;
; -14.372 ; register_8:registra_x|Q[1] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.410     ;
; -14.371 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.409     ;
; -14.359 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.397     ;
; -14.357 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.395     ;
; -14.357 ; register_8:registra_x|Q[0] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.395     ;
; -14.356 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.394     ;
; -14.343 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.381     ;
; -14.291 ; currentstate.mult2         ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.329     ;
; -14.276 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.314     ;
; -14.235 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.267     ;
; -14.231 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.269     ;
; -14.223 ; register_8:registra_x|Q[7] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.261     ;
; -14.222 ; register_8:registra_x|Q[7] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.260     ;
; -14.213 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.251     ;
; -14.213 ; register_8:registra_y|Q[1] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.251     ;
; -14.212 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.250     ;
; -14.175 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.213     ;
; -14.175 ; register_8:registra_y|Q[0] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.213     ;
; -14.174 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.212     ;
; -14.168 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.008      ; 15.212     ;
; -14.152 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.184     ;
; -14.123 ; currentstate.mult2         ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.161     ;
; -14.123 ; currentstate.mult2         ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.161     ;
; -14.122 ; currentstate.mult2         ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.160     ;
; -14.117 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.155     ;
; -14.108 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.146     ;
; -14.108 ; register_8:registra_y|Q[7] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.146     ;
; -14.107 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.145     ;
; -14.102 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.140     ;
; -14.085 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.008      ; 15.129     ;
; -14.061 ; register_8:registra_y|Q[3] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.093     ;
; -14.053 ; register_8:registra_y|Q[3] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.085     ;
; -14.052 ; register_8:registra_y|Q[3] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.084     ;
; -13.984 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.016     ;
; -13.984 ; register_8:registra_y|Q[2] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.016     ;
; -13.983 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 15.015     ;
; -13.958 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.996     ;
; -13.934 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.972     ;
; -13.925 ; register_8:registra_x|Q[1] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.963     ;
; -13.920 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.958     ;
; -13.917 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.961     ;
; -13.917 ; register_8:registra_x|Q[3] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.961     ;
; -13.916 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.960     ;
; -13.912 ; register_8:registra_x|Q[2] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.950     ;
; -13.910 ; register_8:registra_x|Q[0] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.948     ;
; -13.904 ; register_8:registra_x|Q[2] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.942     ;
; -13.903 ; register_8:registra_x|Q[2] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.941     ;
; -13.868 ; currentstate.mult2         ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.906     ;
; -13.853 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.891     ;
; -13.851 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.889     ;
; -13.766 ; register_8:registra_y|Q[1] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.804     ;
; -13.764 ; register_8:registra_y|Q[3] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.796     ;
; -13.729 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.761     ;
; -13.728 ; register_8:registra_y|Q[0] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.766     ;
; -13.683 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.721     ;
; -13.683 ; register_8:registra_x|Q[7] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.721     ;
; -13.682 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.720     ;
; -13.681 ; register_8:registra_y|Q[3] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.713     ;
; -13.676 ; currentstate.mult2         ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.714     ;
; -13.662 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.706     ;
; -13.661 ; register_8:registra_y|Q[7] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.699     ;
; -13.615 ; register_8:registra_x|Q[2] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.653     ;
; -13.545 ; register_8:registra_x|Q[1] ; register_32:registrador_1|Q[17] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.595     ;
; -13.537 ; register_8:registra_y|Q[2] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.569     ;
; -13.532 ; register_8:registra_x|Q[2] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.570     ;
; -13.530 ; register_8:registra_x|Q[0] ; register_32:registrador_1|Q[17] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.580     ;
; -13.513 ; register_8:registra_y|Q[3] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.545     ;
+---------+----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'currentstate.show0'                                                                                  ;
+-------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+
; 0.311 ; currentstate.show0 ; s_led   ; currentstate.show0 ; currentstate.show0 ; 0.500        ; 1.224      ; 0.713      ;
; 0.811 ; currentstate.show0 ; s_led   ; currentstate.show0 ; currentstate.show0 ; 1.000        ; 1.224      ; 0.713      ;
+-------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                               ;
+--------+--------------------------------+--------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.577 ; currentstate.show0             ; currentstate.load_v            ; currentstate.show0 ; clk         ; 0.000        ; 2.686      ; 1.625      ;
; -1.402 ; currentstate.show0             ; currentstate.show1             ; currentstate.show0 ; clk         ; 0.000        ; 3.463      ; 2.577      ;
; -1.381 ; currentstate.show0             ; currentstate.wait_start        ; currentstate.show0 ; clk         ; 0.000        ; 2.681      ; 1.816      ;
; -1.077 ; currentstate.show0             ; currentstate.load_v            ; currentstate.show0 ; clk         ; -0.500       ; 2.686      ; 1.625      ;
; -0.902 ; currentstate.show0             ; currentstate.show1             ; currentstate.show0 ; clk         ; -0.500       ; 3.463      ; 2.577      ;
; -0.881 ; currentstate.show0             ; currentstate.wait_start        ; currentstate.show0 ; clk         ; -0.500       ; 2.681      ; 1.816      ;
; -0.625 ; currentstate.show0             ; currentstate.show0             ; currentstate.show0 ; clk         ; 0.000        ; 2.687      ; 2.578      ;
; -0.125 ; currentstate.show0             ; currentstate.show0             ; currentstate.show0 ; clk         ; -0.500       ; 2.687      ; 2.578      ;
; 0.215  ; currentstate.verifica_sinal    ; currentstate.show1             ; clk                ; clk         ; 0.000        ; 0.777      ; 1.258      ;
; 0.339  ; register_36:acumulador|Q[35]   ; currentstate.show1             ; clk                ; clk         ; 0.000        ; 0.782      ; 1.387      ;
; 0.391  ; currentstate.wait_start        ; currentstate.wait_start        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; currentstate.load_v            ; currentstate.load_v            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[0]    ; register_36:acumulador|Q[0]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[1]    ; register_36:acumulador|Q[1]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[2]    ; register_36:acumulador|Q[2]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[3]    ; register_36:acumulador|Q[3]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[4]    ; register_36:acumulador|Q[4]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[5]    ; register_36:acumulador|Q[5]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[6]    ; register_36:acumulador|Q[6]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[7]    ; register_36:acumulador|Q[7]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[9]    ; register_36:acumulador|Q[9]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[10]   ; register_36:acumulador|Q[10]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[11]   ; register_36:acumulador|Q[11]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[13]   ; register_36:acumulador|Q[13]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[14]   ; register_36:acumulador|Q[14]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[15]   ; register_36:acumulador|Q[15]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[16]   ; register_36:acumulador|Q[16]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[17]   ; register_36:acumulador|Q[17]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[18]   ; register_36:acumulador|Q[18]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[19]   ; register_36:acumulador|Q[19]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[20]   ; register_36:acumulador|Q[20]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[21]   ; register_36:acumulador|Q[21]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[22]   ; register_36:acumulador|Q[22]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[23]   ; register_36:acumulador|Q[23]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[24]   ; register_36:acumulador|Q[24]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[25]   ; register_36:acumulador|Q[25]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[26]   ; register_36:acumulador|Q[26]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[27]   ; register_36:acumulador|Q[27]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[28]   ; register_36:acumulador|Q[28]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[29]   ; register_36:acumulador|Q[29]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[30]   ; register_36:acumulador|Q[30]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[31]   ; register_36:acumulador|Q[31]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[32]   ; register_36:acumulador|Q[32]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[33]   ; register_36:acumulador|Q[33]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[34]   ; register_36:acumulador|Q[34]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_36:acumulador|Q[35]   ; register_36:acumulador|Q[35]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.839  ; register_36:acumulador|Q[34]   ; register_36:acumulador|Q[35]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.849  ; register_36:acumulador|Q[33]   ; register_36:acumulador|Q[34]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.868  ; register_36:acumulador|Q[0]    ; register_36:acumulador|Q[1]    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.134      ;
; 0.887  ; currentstate.sum3              ; register_36:acumulador|Q[5]    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.153      ;
; 0.890  ; currentstate.sum3              ; register_36:acumulador|Q[4]    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.156      ;
; 0.902  ; currentstate.sum3              ; register_36:acumulador|Q[6]    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.168      ;
; 0.903  ; currentstate.sum3              ; register_36:acumulador|Q[3]    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.169      ;
; 0.975  ; register_32:registrador_2|Q[2] ; register_36:acumulador|Q[2]    ; clk                ; clk         ; 0.000        ; 0.001      ; 1.242      ;
; 0.986  ; register_32:registrador_1|Q[4] ; register_36:acumulador|Q[4]    ; clk                ; clk         ; 0.000        ; -0.001     ; 1.251      ;
; 0.989  ; currentstate.verifica_sinal    ; currentstate.show0             ; clk                ; clk         ; 0.000        ; 0.001      ; 1.256      ;
; 0.998  ; currentstate.sum3              ; register_36:acumulador|Q[7]    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.264      ;
; 1.054  ; register_36:acumulador|Q[18]   ; register_36:acumulador|Q[19]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.066  ; register_36:acumulador|Q[31]   ; register_36:acumulador|Q[32]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.332      ;
; 1.066  ; register_36:acumulador|Q[31]   ; register_36:acumulador|Q[34]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.332      ;
; 1.067  ; register_36:acumulador|Q[32]   ; register_36:acumulador|Q[35]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.333      ;
; 1.069  ; register_36:acumulador|Q[32]   ; register_36:acumulador|Q[33]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.335      ;
; 1.079  ; register_36:acumulador|Q[23]   ; register_36:acumulador|Q[24]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.345      ;
; 1.089  ; register_36:acumulador|Q[4]    ; register_36:acumulador|Q[5]    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.355      ;
; 1.098  ; currentstate.mult1             ; register_32:registrador_1|Q[3] ; clk                ; clk         ; 0.000        ; -0.001     ; 1.363      ;
; 1.117  ; register_36:acumulador|Q[35]   ; currentstate.show0             ; clk                ; clk         ; 0.000        ; 0.006      ; 1.389      ;
; 1.199  ; register_36:acumulador|Q[13]   ; register_36:acumulador|Q[14]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.199  ; register_36:acumulador|Q[15]   ; register_36:acumulador|Q[16]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.202  ; register_36:acumulador|Q[31]   ; register_36:acumulador|Q[35]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.468      ;
; 1.203  ; register_36:acumulador|Q[20]   ; register_36:acumulador|Q[21]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.204  ; register_36:acumulador|Q[5]    ; register_36:acumulador|Q[6]    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.204  ; register_36:acumulador|Q[31]   ; register_36:acumulador|Q[33]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.208  ; register_36:acumulador|Q[26]   ; register_36:acumulador|Q[28]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.208  ; register_36:acumulador|Q[28]   ; register_36:acumulador|Q[29]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.209  ; register_36:acumulador|Q[24]   ; register_36:acumulador|Q[25]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.209  ; register_36:acumulador|Q[29]   ; register_36:acumulador|Q[31]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.211  ; register_36:acumulador|Q[33]   ; register_36:acumulador|Q[35]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.214  ; register_36:acumulador|Q[29]   ; register_36:acumulador|Q[30]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.215  ; register_36:acumulador|Q[30]   ; register_36:acumulador|Q[31]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.216  ; register_36:acumulador|Q[24]   ; register_36:acumulador|Q[26]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.218  ; register_36:acumulador|Q[19]   ; register_36:acumulador|Q[20]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.219  ; register_36:acumulador|Q[26]   ; register_36:acumulador|Q[27]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.223  ; register_36:acumulador|Q[30]   ; register_36:acumulador|Q[32]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.223  ; register_36:acumulador|Q[30]   ; register_36:acumulador|Q[34]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.232  ; register_32:registrador_2|Q[1] ; register_36:acumulador|Q[1]    ; clk                ; clk         ; 0.000        ; 0.001      ; 1.499      ;
; 1.232  ; register_36:acumulador|Q[17]   ; register_36:acumulador|Q[18]   ; clk                ; clk         ; 0.000        ; 0.001      ; 1.499      ;
; 1.233  ; register_36:acumulador|Q[14]   ; register_36:acumulador|Q[15]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.241  ; register_36:acumulador|Q[27]   ; register_36:acumulador|Q[28]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.507      ;
; 1.250  ; register_36:acumulador|Q[23]   ; register_36:acumulador|Q[25]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.516      ;
; 1.251  ; register_36:acumulador|Q[27]   ; register_36:acumulador|Q[29]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.257  ; register_32:registrador_1|Q[0] ; register_36:acumulador|Q[0]    ; clk                ; clk         ; 0.000        ; -0.001     ; 1.522      ;
; 1.270  ; register_32:registrador_1|Q[7] ; register_36:acumulador|Q[7]    ; clk                ; clk         ; 0.000        ; -0.001     ; 1.535      ;
; 1.277  ; register_32:registrador_1|Q[5] ; register_36:acumulador|Q[5]    ; clk                ; clk         ; 0.000        ; -0.001     ; 1.542      ;
; 1.333  ; register_36:acumulador|Q[21]   ; register_36:acumulador|Q[22]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.599      ;
; 1.352  ; register_36:acumulador|Q[32]   ; register_36:acumulador|Q[34]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.391  ; register_32:registrador_2|Q[4] ; register_36:acumulador|Q[4]    ; clk                ; clk         ; 0.000        ; -0.001     ; 1.656      ;
; 1.399  ; register_36:acumulador|Q[28]   ; register_36:acumulador|Q[30]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.665      ;
; 1.416  ; register_36:acumulador|Q[22]   ; register_36:acumulador|Q[23]   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.682      ;
; 1.423  ; currentstate.mult2             ; register_32:registrador_2|Q[3] ; clk                ; clk         ; 0.000        ; -0.001     ; 1.688      ;
; 1.440  ; currentstate.mult1             ; register_32:registrador_1|Q[1] ; clk                ; clk         ; 0.000        ; 0.002      ; 1.708      ;
+--------+--------------------------------+--------------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'currentstate.show0'                                                                                    ;
+--------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+
; -0.761 ; currentstate.show0 ; s_led   ; currentstate.show0 ; currentstate.show0 ; 0.000        ; 1.224      ; 0.713      ;
; -0.261 ; currentstate.show0 ; s_led   ; currentstate.show0 ; currentstate.show0 ; -0.500       ; 1.224      ; 0.713      ;
+--------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                            ;
+--------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.718 ; currentstate.wait_start ; register_36:acumulador|Q[0]  ; clk          ; clk         ; 1.000        ; -0.005     ; 1.749      ;
; -0.718 ; currentstate.wait_start ; register_36:acumulador|Q[1]  ; clk          ; clk         ; 1.000        ; -0.005     ; 1.749      ;
; -0.718 ; currentstate.wait_start ; register_36:acumulador|Q[2]  ; clk          ; clk         ; 1.000        ; -0.005     ; 1.749      ;
; -0.718 ; currentstate.wait_start ; register_36:acumulador|Q[3]  ; clk          ; clk         ; 1.000        ; -0.005     ; 1.749      ;
; -0.718 ; currentstate.wait_start ; register_36:acumulador|Q[4]  ; clk          ; clk         ; 1.000        ; -0.005     ; 1.749      ;
; -0.718 ; currentstate.wait_start ; register_36:acumulador|Q[5]  ; clk          ; clk         ; 1.000        ; -0.005     ; 1.749      ;
; -0.718 ; currentstate.wait_start ; register_36:acumulador|Q[6]  ; clk          ; clk         ; 1.000        ; -0.005     ; 1.749      ;
; -0.718 ; currentstate.wait_start ; register_36:acumulador|Q[7]  ; clk          ; clk         ; 1.000        ; -0.005     ; 1.749      ;
; -0.689 ; currentstate.wait_start ; register_36:acumulador|Q[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.725      ;
; -0.689 ; currentstate.wait_start ; register_36:acumulador|Q[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.725      ;
; -0.689 ; currentstate.wait_start ; register_36:acumulador|Q[32] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.725      ;
; -0.689 ; currentstate.wait_start ; register_36:acumulador|Q[33] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.725      ;
; -0.689 ; currentstate.wait_start ; register_36:acumulador|Q[34] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.725      ;
; -0.689 ; currentstate.wait_start ; register_36:acumulador|Q[35] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.725      ;
; -0.463 ; currentstate.wait_start ; register_36:acumulador|Q[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.499      ;
; -0.463 ; currentstate.wait_start ; register_36:acumulador|Q[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.499      ;
; -0.463 ; currentstate.wait_start ; register_36:acumulador|Q[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.499      ;
; -0.463 ; currentstate.wait_start ; register_36:acumulador|Q[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.499      ;
; -0.463 ; currentstate.wait_start ; register_36:acumulador|Q[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.499      ;
; -0.463 ; currentstate.wait_start ; register_36:acumulador|Q[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.499      ;
; -0.463 ; currentstate.wait_start ; register_36:acumulador|Q[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.499      ;
; -0.457 ; currentstate.wait_start ; register_36:acumulador|Q[8]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.492      ;
; -0.457 ; currentstate.wait_start ; register_36:acumulador|Q[9]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.492      ;
; -0.457 ; currentstate.wait_start ; register_36:acumulador|Q[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.492      ;
; -0.457 ; currentstate.wait_start ; register_36:acumulador|Q[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.492      ;
; -0.457 ; currentstate.wait_start ; register_36:acumulador|Q[12] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.492      ;
; -0.457 ; currentstate.wait_start ; register_36:acumulador|Q[13] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.492      ;
; -0.457 ; currentstate.wait_start ; register_36:acumulador|Q[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.492      ;
; -0.457 ; currentstate.wait_start ; register_36:acumulador|Q[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.492      ;
; -0.457 ; currentstate.wait_start ; register_36:acumulador|Q[16] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.492      ;
; -0.457 ; currentstate.wait_start ; register_36:acumulador|Q[17] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.492      ;
; -0.275 ; currentstate.wait_start ; register_36:acumulador|Q[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.311      ;
; -0.275 ; currentstate.wait_start ; register_36:acumulador|Q[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.311      ;
; -0.275 ; currentstate.wait_start ; register_36:acumulador|Q[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.311      ;
; -0.275 ; currentstate.wait_start ; register_36:acumulador|Q[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.311      ;
; -0.275 ; currentstate.wait_start ; register_36:acumulador|Q[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.311      ;
+--------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                            ;
+-------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.045 ; currentstate.wait_start ; register_36:acumulador|Q[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.045 ; currentstate.wait_start ; register_36:acumulador|Q[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.045 ; currentstate.wait_start ; register_36:acumulador|Q[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.045 ; currentstate.wait_start ; register_36:acumulador|Q[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.045 ; currentstate.wait_start ; register_36:acumulador|Q[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.311      ;
; 1.227 ; currentstate.wait_start ; register_36:acumulador|Q[8]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.492      ;
; 1.227 ; currentstate.wait_start ; register_36:acumulador|Q[9]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.492      ;
; 1.227 ; currentstate.wait_start ; register_36:acumulador|Q[10] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.492      ;
; 1.227 ; currentstate.wait_start ; register_36:acumulador|Q[11] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.492      ;
; 1.227 ; currentstate.wait_start ; register_36:acumulador|Q[12] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.492      ;
; 1.227 ; currentstate.wait_start ; register_36:acumulador|Q[13] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.492      ;
; 1.227 ; currentstate.wait_start ; register_36:acumulador|Q[14] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.492      ;
; 1.227 ; currentstate.wait_start ; register_36:acumulador|Q[15] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.492      ;
; 1.227 ; currentstate.wait_start ; register_36:acumulador|Q[16] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.492      ;
; 1.227 ; currentstate.wait_start ; register_36:acumulador|Q[17] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.492      ;
; 1.233 ; currentstate.wait_start ; register_36:acumulador|Q[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; currentstate.wait_start ; register_36:acumulador|Q[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; currentstate.wait_start ; register_36:acumulador|Q[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; currentstate.wait_start ; register_36:acumulador|Q[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; currentstate.wait_start ; register_36:acumulador|Q[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; currentstate.wait_start ; register_36:acumulador|Q[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; currentstate.wait_start ; register_36:acumulador|Q[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.459 ; currentstate.wait_start ; register_36:acumulador|Q[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.725      ;
; 1.459 ; currentstate.wait_start ; register_36:acumulador|Q[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.725      ;
; 1.459 ; currentstate.wait_start ; register_36:acumulador|Q[32] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.725      ;
; 1.459 ; currentstate.wait_start ; register_36:acumulador|Q[33] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.725      ;
; 1.459 ; currentstate.wait_start ; register_36:acumulador|Q[34] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.725      ;
; 1.459 ; currentstate.wait_start ; register_36:acumulador|Q[35] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.725      ;
; 1.488 ; currentstate.wait_start ; register_36:acumulador|Q[0]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.749      ;
; 1.488 ; currentstate.wait_start ; register_36:acumulador|Q[1]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.749      ;
; 1.488 ; currentstate.wait_start ; register_36:acumulador|Q[2]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.749      ;
; 1.488 ; currentstate.wait_start ; register_36:acumulador|Q[3]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.749      ;
; 1.488 ; currentstate.wait_start ; register_36:acumulador|Q[4]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.749      ;
; 1.488 ; currentstate.wait_start ; register_36:acumulador|Q[5]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.749      ;
; 1.488 ; currentstate.wait_start ; register_36:acumulador|Q[6]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.749      ;
; 1.488 ; currentstate.wait_start ; register_36:acumulador|Q[7]  ; clk          ; clk         ; 0.000        ; -0.005     ; 1.749      ;
+-------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.load_v             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.load_v             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.mult1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.mult1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.mult2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.mult2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.show0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.show0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.show1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.show1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.sum1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.sum1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.sum2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.sum2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.sum3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.sum3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.verifica_sinal     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.verifica_sinal     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.wait_start         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.wait_start         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[23] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'currentstate.show0'                                                                   ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; currentstate.show0 ; Fall       ; WideOr7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; currentstate.show0 ; Fall       ; WideOr7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; currentstate.show0 ; Rise       ; WideOr7~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; currentstate.show0 ; Rise       ; WideOr7~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; currentstate.show0 ; Rise       ; currentstate.show0|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; currentstate.show0 ; Rise       ; currentstate.show0|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; currentstate.show0 ; Fall       ; s_led                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; currentstate.show0 ; Fall       ; s_led                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; currentstate.show0 ; Fall       ; s_led|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; currentstate.show0 ; Fall       ; s_led|datac               ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; start           ; clk        ; 1.032 ; 1.032 ; Rise       ; clk             ;
; switch_in_x[*]  ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  switch_in_x[0] ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
;  switch_in_x[1] ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  switch_in_x[2] ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  switch_in_x[3] ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  switch_in_x[4] ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
;  switch_in_x[5] ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  switch_in_x[6] ; clk        ; 0.048 ; 0.048 ; Rise       ; clk             ;
;  switch_in_x[7] ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
; switch_in_y[*]  ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  switch_in_y[0] ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  switch_in_y[1] ; clk        ; 3.668 ; 3.668 ; Rise       ; clk             ;
;  switch_in_y[2] ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  switch_in_y[3] ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  switch_in_y[4] ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  switch_in_y[5] ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  switch_in_y[6] ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  switch_in_y[7] ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; start           ; clk        ; 0.451  ; 0.451  ; Rise       ; clk             ;
; switch_in_x[*]  ; clk        ; 0.182  ; 0.182  ; Rise       ; clk             ;
;  switch_in_x[0] ; clk        ; -3.391 ; -3.391 ; Rise       ; clk             ;
;  switch_in_x[1] ; clk        ; -3.405 ; -3.405 ; Rise       ; clk             ;
;  switch_in_x[2] ; clk        ; -3.495 ; -3.495 ; Rise       ; clk             ;
;  switch_in_x[3] ; clk        ; -3.457 ; -3.457 ; Rise       ; clk             ;
;  switch_in_x[4] ; clk        ; -3.460 ; -3.460 ; Rise       ; clk             ;
;  switch_in_x[5] ; clk        ; -3.446 ; -3.446 ; Rise       ; clk             ;
;  switch_in_x[6] ; clk        ; 0.182  ; 0.182  ; Rise       ; clk             ;
;  switch_in_x[7] ; clk        ; -3.404 ; -3.404 ; Rise       ; clk             ;
; switch_in_y[*]  ; clk        ; -3.206 ; -3.206 ; Rise       ; clk             ;
;  switch_in_y[0] ; clk        ; -3.398 ; -3.398 ; Rise       ; clk             ;
;  switch_in_y[1] ; clk        ; -3.438 ; -3.438 ; Rise       ; clk             ;
;  switch_in_y[2] ; clk        ; -3.206 ; -3.206 ; Rise       ; clk             ;
;  switch_in_y[3] ; clk        ; -3.446 ; -3.446 ; Rise       ; clk             ;
;  switch_in_y[4] ; clk        ; -3.549 ; -3.549 ; Rise       ; clk             ;
;  switch_in_y[5] ; clk        ; -3.453 ; -3.453 ; Rise       ; clk             ;
;  switch_in_y[6] ; clk        ; -3.388 ; -3.388 ; Rise       ; clk             ;
;  switch_in_y[7] ; clk        ; -3.369 ; -3.369 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_saida ; currentstate.show0 ; 5.166 ; 5.166 ; Fall       ; currentstate.show0 ;
; seg_0     ; currentstate.show0 ; 5.216 ; 5.216 ; Fall       ; currentstate.show0 ;
; seg_3     ; currentstate.show0 ; 5.226 ; 5.226 ; Fall       ; currentstate.show0 ;
; seg_4     ; currentstate.show0 ; 4.926 ; 4.926 ; Fall       ; currentstate.show0 ;
; seg_5     ; currentstate.show0 ; 5.156 ; 5.156 ; Fall       ; currentstate.show0 ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_saida ; currentstate.show0 ; 5.166 ; 5.166 ; Fall       ; currentstate.show0 ;
; seg_0     ; currentstate.show0 ; 5.216 ; 5.216 ; Fall       ; currentstate.show0 ;
; seg_3     ; currentstate.show0 ; 5.226 ; 5.226 ; Fall       ; currentstate.show0 ;
; seg_4     ; currentstate.show0 ; 4.926 ; 4.926 ; Fall       ; currentstate.show0 ;
; seg_5     ; currentstate.show0 ; 5.156 ; 5.156 ; Fall       ; currentstate.show0 ;
+-----------+--------------------+-------+-------+------------+--------------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -5.866 ; -297.089      ;
; currentstate.show0 ; 0.441  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.183 ; -3.845        ;
; currentstate.show0 ; -0.338 ; -0.338        ;
+--------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.083 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.588 ; 0.000         ;
+-------+-------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.380 ; -111.380      ;
; currentstate.show0 ; 0.500  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                     ;
+--------+----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -5.866 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.902      ;
; -5.859 ; register_8:registra_x|Q[0] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.895      ;
; -5.859 ; register_8:registra_x|Q[0] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.895      ;
; -5.859 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.895      ;
; -5.852 ; register_8:registra_x|Q[1] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.888      ;
; -5.852 ; register_8:registra_x|Q[1] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.888      ;
; -5.797 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.833      ;
; -5.790 ; register_8:registra_y|Q[1] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.826      ;
; -5.790 ; register_8:registra_y|Q[1] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.826      ;
; -5.787 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.823      ;
; -5.780 ; register_8:registra_y|Q[0] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.816      ;
; -5.780 ; register_8:registra_y|Q[0] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.816      ;
; -5.777 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.813      ;
; -5.770 ; register_8:registra_y|Q[7] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.806      ;
; -5.770 ; register_8:registra_y|Q[7] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.806      ;
; -5.765 ; currentstate.mult2         ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.801      ;
; -5.758 ; currentstate.mult2         ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.794      ;
; -5.758 ; currentstate.mult2         ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.794      ;
; -5.745 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.780      ;
; -5.738 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.773      ;
; -5.738 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.773      ;
; -5.731 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.766      ;
; -5.726 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.757      ;
; -5.719 ; register_8:registra_y|Q[2] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.750      ;
; -5.719 ; register_8:registra_y|Q[2] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.750      ;
; -5.706 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.748      ;
; -5.699 ; register_8:registra_x|Q[3] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.741      ;
; -5.699 ; register_8:registra_x|Q[3] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.741      ;
; -5.676 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.711      ;
; -5.669 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.704      ;
; -5.666 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.701      ;
; -5.659 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.694      ;
; -5.656 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.691      ;
; -5.649 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.684      ;
; -5.644 ; currentstate.mult2         ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.679      ;
; -5.637 ; currentstate.mult2         ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.672      ;
; -5.619 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.655      ;
; -5.612 ; register_8:registra_x|Q[7] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.648      ;
; -5.612 ; register_8:registra_x|Q[7] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.648      ;
; -5.606 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.642      ;
; -5.606 ; register_8:registra_x|Q[0] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.642      ;
; -5.605 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.641      ;
; -5.605 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.635      ;
; -5.599 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.635      ;
; -5.599 ; register_8:registra_x|Q[1] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.635      ;
; -5.598 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.628      ;
; -5.598 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.634      ;
; -5.585 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.009      ; 6.626      ;
; -5.578 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.009      ; 6.619      ;
; -5.537 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.573      ;
; -5.537 ; register_8:registra_y|Q[1] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.573      ;
; -5.536 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.571      ;
; -5.536 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.572      ;
; -5.529 ; register_8:registra_x|Q[1] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.564      ;
; -5.527 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.563      ;
; -5.527 ; register_8:registra_y|Q[0] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.563      ;
; -5.526 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.562      ;
; -5.517 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.553      ;
; -5.517 ; register_8:registra_y|Q[7] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.553      ;
; -5.516 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.552      ;
; -5.513 ; register_8:registra_y|Q[3] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.544      ;
; -5.506 ; register_8:registra_y|Q[3] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.537      ;
; -5.506 ; register_8:registra_y|Q[3] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.537      ;
; -5.505 ; currentstate.mult2         ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.541      ;
; -5.505 ; currentstate.mult2         ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.541      ;
; -5.504 ; currentstate.mult2         ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.540      ;
; -5.498 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.533      ;
; -5.491 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.526      ;
; -5.482 ; register_8:registra_x|Q[2] ; register_32:registrador_2|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.518      ;
; -5.475 ; register_8:registra_x|Q[2] ; register_32:registrador_1|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.511      ;
; -5.475 ; register_8:registra_x|Q[2] ; register_32:registrador_1|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.511      ;
; -5.467 ; register_8:registra_y|Q[1] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.502      ;
; -5.466 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.497      ;
; -5.466 ; register_8:registra_y|Q[2] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.497      ;
; -5.465 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.496      ;
; -5.457 ; register_8:registra_y|Q[0] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.492      ;
; -5.447 ; register_8:registra_y|Q[7] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.482      ;
; -5.446 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.488      ;
; -5.446 ; register_8:registra_x|Q[3] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.488      ;
; -5.445 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.487      ;
; -5.435 ; currentstate.mult2         ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.470      ;
; -5.413 ; register_8:registra_x|Q[0] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.448      ;
; -5.406 ; register_8:registra_x|Q[1] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.441      ;
; -5.396 ; register_8:registra_y|Q[2] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.426      ;
; -5.392 ; register_8:registra_y|Q[3] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.422      ;
; -5.385 ; register_8:registra_y|Q[3] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.415      ;
; -5.376 ; register_8:registra_x|Q[3] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.009      ; 6.417      ;
; -5.361 ; register_8:registra_x|Q[2] ; register_32:registrador_2|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.396      ;
; -5.359 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[21] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.395      ;
; -5.359 ; register_8:registra_x|Q[7] ; register_32:registrador_1|Q[22] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.395      ;
; -5.358 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[23] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.394      ;
; -5.354 ; register_8:registra_x|Q[2] ; register_32:registrador_2|Q[18] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.389      ;
; -5.344 ; register_8:registra_y|Q[1] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.379      ;
; -5.334 ; register_8:registra_y|Q[0] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.369      ;
; -5.324 ; register_8:registra_y|Q[7] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.359      ;
; -5.312 ; currentstate.mult2         ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.347      ;
; -5.289 ; register_8:registra_x|Q[7] ; register_32:registrador_2|Q[19] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.324      ;
; -5.275 ; register_8:registra_x|Q[0] ; register_32:registrador_2|Q[15] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.321      ;
; -5.273 ; register_8:registra_x|Q[0] ; register_32:registrador_1|Q[17] ; clk          ; clk         ; 1.000        ; 0.014      ; 6.319      ;
; -5.273 ; register_8:registra_y|Q[2] ; register_32:registrador_1|Q[20] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.303      ;
+--------+----------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'currentstate.show0'                                                                                  ;
+-------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+
; 0.441 ; currentstate.show0 ; s_led   ; currentstate.show0 ; currentstate.show0 ; 0.500        ; 0.551      ; 0.354      ;
; 0.941 ; currentstate.show0 ; s_led   ; currentstate.show0 ; currentstate.show0 ; 1.000        ; 0.551      ; 0.354      ;
+-------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                               ;
+--------+--------------------------------+--------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.183 ; currentstate.show0             ; currentstate.load_v            ; currentstate.show0 ; clk         ; 0.000        ; 1.661      ; 0.771      ;
; -1.085 ; currentstate.show0             ; currentstate.wait_start        ; currentstate.show0 ; clk         ; 0.000        ; 1.656      ; 0.864      ;
; -0.900 ; currentstate.show0             ; currentstate.show1             ; currentstate.show0 ; clk         ; 0.000        ; 1.883      ; 1.276      ;
; -0.683 ; currentstate.show0             ; currentstate.load_v            ; currentstate.show0 ; clk         ; -0.500       ; 1.661      ; 0.771      ;
; -0.677 ; currentstate.show0             ; currentstate.show0             ; currentstate.show0 ; clk         ; 0.000        ; 1.661      ; 1.277      ;
; -0.585 ; currentstate.show0             ; currentstate.wait_start        ; currentstate.show0 ; clk         ; -0.500       ; 1.656      ; 0.864      ;
; -0.400 ; currentstate.show0             ; currentstate.show1             ; currentstate.show0 ; clk         ; -0.500       ; 1.883      ; 1.276      ;
; -0.177 ; currentstate.show0             ; currentstate.show0             ; currentstate.show0 ; clk         ; -0.500       ; 1.661      ; 1.277      ;
; 0.215  ; currentstate.wait_start        ; currentstate.wait_start        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; currentstate.load_v            ; currentstate.load_v            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[0]    ; register_36:acumulador|Q[0]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[1]    ; register_36:acumulador|Q[1]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[2]    ; register_36:acumulador|Q[2]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[3]    ; register_36:acumulador|Q[3]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[4]    ; register_36:acumulador|Q[4]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[5]    ; register_36:acumulador|Q[5]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[6]    ; register_36:acumulador|Q[6]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[7]    ; register_36:acumulador|Q[7]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[9]    ; register_36:acumulador|Q[9]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[10]   ; register_36:acumulador|Q[10]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[11]   ; register_36:acumulador|Q[11]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[13]   ; register_36:acumulador|Q[13]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[14]   ; register_36:acumulador|Q[14]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[15]   ; register_36:acumulador|Q[15]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[16]   ; register_36:acumulador|Q[16]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[17]   ; register_36:acumulador|Q[17]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[18]   ; register_36:acumulador|Q[18]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[19]   ; register_36:acumulador|Q[19]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[20]   ; register_36:acumulador|Q[20]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[21]   ; register_36:acumulador|Q[21]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[22]   ; register_36:acumulador|Q[22]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[23]   ; register_36:acumulador|Q[23]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[24]   ; register_36:acumulador|Q[24]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[25]   ; register_36:acumulador|Q[25]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[26]   ; register_36:acumulador|Q[26]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[27]   ; register_36:acumulador|Q[27]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[28]   ; register_36:acumulador|Q[28]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[29]   ; register_36:acumulador|Q[29]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[30]   ; register_36:acumulador|Q[30]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[31]   ; register_36:acumulador|Q[31]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[32]   ; register_36:acumulador|Q[32]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[33]   ; register_36:acumulador|Q[33]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[34]   ; register_36:acumulador|Q[34]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_36:acumulador|Q[35]   ; register_36:acumulador|Q[35]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.228  ; currentstate.verifica_sinal    ; currentstate.show1             ; clk                ; clk         ; 0.000        ; 0.222      ; 0.602      ;
; 0.273  ; register_36:acumulador|Q[35]   ; currentstate.show1             ; clk                ; clk         ; 0.000        ; 0.227      ; 0.652      ;
; 0.375  ; register_36:acumulador|Q[34]   ; register_36:acumulador|Q[35]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.383  ; register_36:acumulador|Q[33]   ; register_36:acumulador|Q[34]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.394  ; register_36:acumulador|Q[0]    ; register_36:acumulador|Q[1]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.546      ;
; 0.398  ; currentstate.sum3              ; register_36:acumulador|Q[5]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.401  ; currentstate.sum3              ; register_36:acumulador|Q[4]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.553      ;
; 0.410  ; currentstate.sum3              ; register_36:acumulador|Q[6]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.411  ; currentstate.sum3              ; register_36:acumulador|Q[3]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.448  ; currentstate.verifica_sinal    ; currentstate.show0             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.456  ; currentstate.sum3              ; register_36:acumulador|Q[7]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.459  ; register_36:acumulador|Q[18]   ; register_36:acumulador|Q[19]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.462  ; register_32:registrador_2|Q[2] ; register_36:acumulador|Q[2]    ; clk                ; clk         ; 0.000        ; 0.001      ; 0.615      ;
; 0.464  ; register_36:acumulador|Q[31]   ; register_36:acumulador|Q[32]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.465  ; register_36:acumulador|Q[31]   ; register_36:acumulador|Q[34]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.465  ; register_36:acumulador|Q[32]   ; register_36:acumulador|Q[35]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.467  ; register_36:acumulador|Q[32]   ; register_36:acumulador|Q[33]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.470  ; register_32:registrador_1|Q[4] ; register_36:acumulador|Q[4]    ; clk                ; clk         ; 0.000        ; -0.001     ; 0.621      ;
; 0.478  ; register_36:acumulador|Q[23]   ; register_36:acumulador|Q[24]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.482  ; register_36:acumulador|Q[4]    ; register_36:acumulador|Q[5]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.634      ;
; 0.521  ; register_36:acumulador|Q[35]   ; currentstate.show0             ; clk                ; clk         ; 0.000        ; 0.005      ; 0.678      ;
; 0.527  ; register_36:acumulador|Q[13]   ; register_36:acumulador|Q[14]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.679      ;
; 0.528  ; register_36:acumulador|Q[15]   ; register_36:acumulador|Q[16]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; register_36:acumulador|Q[28]   ; register_36:acumulador|Q[29]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.530  ; register_36:acumulador|Q[20]   ; register_36:acumulador|Q[21]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; register_36:acumulador|Q[26]   ; register_36:acumulador|Q[28]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; register_36:acumulador|Q[24]   ; register_36:acumulador|Q[25]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; register_36:acumulador|Q[31]   ; register_36:acumulador|Q[35]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.534  ; register_36:acumulador|Q[5]    ; register_36:acumulador|Q[6]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; register_36:acumulador|Q[31]   ; register_36:acumulador|Q[33]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.536  ; register_36:acumulador|Q[33]   ; register_36:acumulador|Q[35]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; register_36:acumulador|Q[24]   ; register_36:acumulador|Q[26]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; register_36:acumulador|Q[14]   ; register_36:acumulador|Q[15]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.539  ; register_36:acumulador|Q[29]   ; register_36:acumulador|Q[31]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; register_36:acumulador|Q[26]   ; register_36:acumulador|Q[27]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; register_36:acumulador|Q[27]   ; register_36:acumulador|Q[28]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; register_36:acumulador|Q[30]   ; register_36:acumulador|Q[31]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.541  ; register_36:acumulador|Q[29]   ; register_36:acumulador|Q[30]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.542  ; register_36:acumulador|Q[17]   ; register_36:acumulador|Q[18]   ; clk                ; clk         ; 0.000        ; 0.001      ; 0.695      ;
; 0.544  ; register_36:acumulador|Q[19]   ; register_36:acumulador|Q[20]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; register_36:acumulador|Q[30]   ; register_36:acumulador|Q[32]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.546  ; register_36:acumulador|Q[30]   ; register_36:acumulador|Q[34]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.548  ; register_36:acumulador|Q[27]   ; register_36:acumulador|Q[29]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.551  ; register_36:acumulador|Q[23]   ; register_36:acumulador|Q[25]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.577  ; register_32:registrador_2|Q[1] ; register_36:acumulador|Q[1]    ; clk                ; clk         ; 0.000        ; 0.001      ; 0.730      ;
; 0.577  ; register_36:acumulador|Q[21]   ; register_36:acumulador|Q[22]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.590  ; currentstate.mult1             ; register_32:registrador_1|Q[3] ; clk                ; clk         ; 0.000        ; -0.001     ; 0.741      ;
; 0.593  ; register_36:acumulador|Q[32]   ; register_36:acumulador|Q[34]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.745      ;
; 0.594  ; register_32:registrador_1|Q[7] ; register_36:acumulador|Q[7]    ; clk                ; clk         ; 0.000        ; -0.001     ; 0.745      ;
; 0.600  ; register_32:registrador_1|Q[5] ; register_36:acumulador|Q[5]    ; clk                ; clk         ; 0.000        ; -0.001     ; 0.751      ;
; 0.607  ; register_32:registrador_1|Q[0] ; register_36:acumulador|Q[0]    ; clk                ; clk         ; 0.000        ; -0.001     ; 0.758      ;
; 0.618  ; register_32:registrador_2|Q[4] ; register_36:acumulador|Q[4]    ; clk                ; clk         ; 0.000        ; -0.001     ; 0.769      ;
; 0.619  ; register_36:acumulador|Q[28]   ; register_36:acumulador|Q[30]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.622  ; register_36:acumulador|Q[22]   ; register_36:acumulador|Q[23]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.629  ; register_36:acumulador|Q[18]   ; register_36:acumulador|Q[20]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.781      ;
; 0.635  ; register_36:acumulador|Q[25]   ; register_36:acumulador|Q[26]   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.787      ;
+--------+--------------------------------+--------------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'currentstate.show0'                                                                                    ;
+--------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+
; -0.338 ; currentstate.show0 ; s_led   ; currentstate.show0 ; currentstate.show0 ; 0.000        ; 0.551      ; 0.354      ;
; 0.162  ; currentstate.show0 ; s_led   ; currentstate.show0 ; currentstate.show0 ; -0.500       ; 0.551      ; 0.354      ;
+--------+--------------------+---------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                           ;
+-------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.083 ; currentstate.wait_start ; register_36:acumulador|Q[0]  ; clk          ; clk         ; 1.000        ; -0.006     ; 0.943      ;
; 0.083 ; currentstate.wait_start ; register_36:acumulador|Q[1]  ; clk          ; clk         ; 1.000        ; -0.006     ; 0.943      ;
; 0.083 ; currentstate.wait_start ; register_36:acumulador|Q[2]  ; clk          ; clk         ; 1.000        ; -0.006     ; 0.943      ;
; 0.083 ; currentstate.wait_start ; register_36:acumulador|Q[3]  ; clk          ; clk         ; 1.000        ; -0.006     ; 0.943      ;
; 0.083 ; currentstate.wait_start ; register_36:acumulador|Q[4]  ; clk          ; clk         ; 1.000        ; -0.006     ; 0.943      ;
; 0.083 ; currentstate.wait_start ; register_36:acumulador|Q[5]  ; clk          ; clk         ; 1.000        ; -0.006     ; 0.943      ;
; 0.083 ; currentstate.wait_start ; register_36:acumulador|Q[6]  ; clk          ; clk         ; 1.000        ; -0.006     ; 0.943      ;
; 0.083 ; currentstate.wait_start ; register_36:acumulador|Q[7]  ; clk          ; clk         ; 1.000        ; -0.006     ; 0.943      ;
; 0.106 ; currentstate.wait_start ; register_36:acumulador|Q[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.106 ; currentstate.wait_start ; register_36:acumulador|Q[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.106 ; currentstate.wait_start ; register_36:acumulador|Q[32] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.106 ; currentstate.wait_start ; register_36:acumulador|Q[33] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.106 ; currentstate.wait_start ; register_36:acumulador|Q[34] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.106 ; currentstate.wait_start ; register_36:acumulador|Q[35] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.926      ;
; 0.207 ; currentstate.wait_start ; register_36:acumulador|Q[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; currentstate.wait_start ; register_36:acumulador|Q[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; currentstate.wait_start ; register_36:acumulador|Q[25] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; currentstate.wait_start ; register_36:acumulador|Q[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; currentstate.wait_start ; register_36:acumulador|Q[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; currentstate.wait_start ; register_36:acumulador|Q[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.207 ; currentstate.wait_start ; register_36:acumulador|Q[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.211 ; currentstate.wait_start ; register_36:acumulador|Q[8]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; currentstate.wait_start ; register_36:acumulador|Q[9]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; currentstate.wait_start ; register_36:acumulador|Q[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; currentstate.wait_start ; register_36:acumulador|Q[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; currentstate.wait_start ; register_36:acumulador|Q[12] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; currentstate.wait_start ; register_36:acumulador|Q[13] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; currentstate.wait_start ; register_36:acumulador|Q[14] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; currentstate.wait_start ; register_36:acumulador|Q[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; currentstate.wait_start ; register_36:acumulador|Q[16] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.211 ; currentstate.wait_start ; register_36:acumulador|Q[17] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.820      ;
; 0.292 ; currentstate.wait_start ; register_36:acumulador|Q[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; currentstate.wait_start ; register_36:acumulador|Q[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; currentstate.wait_start ; register_36:acumulador|Q[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; currentstate.wait_start ; register_36:acumulador|Q[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; currentstate.wait_start ; register_36:acumulador|Q[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.740      ;
+-------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                            ;
+-------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.588 ; currentstate.wait_start ; register_36:acumulador|Q[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; currentstate.wait_start ; register_36:acumulador|Q[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; currentstate.wait_start ; register_36:acumulador|Q[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; currentstate.wait_start ; register_36:acumulador|Q[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; currentstate.wait_start ; register_36:acumulador|Q[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.669 ; currentstate.wait_start ; register_36:acumulador|Q[8]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; currentstate.wait_start ; register_36:acumulador|Q[9]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; currentstate.wait_start ; register_36:acumulador|Q[10] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; currentstate.wait_start ; register_36:acumulador|Q[11] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; currentstate.wait_start ; register_36:acumulador|Q[12] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; currentstate.wait_start ; register_36:acumulador|Q[13] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; currentstate.wait_start ; register_36:acumulador|Q[14] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; currentstate.wait_start ; register_36:acumulador|Q[15] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; currentstate.wait_start ; register_36:acumulador|Q[16] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.669 ; currentstate.wait_start ; register_36:acumulador|Q[17] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.820      ;
; 0.673 ; currentstate.wait_start ; register_36:acumulador|Q[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; currentstate.wait_start ; register_36:acumulador|Q[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; currentstate.wait_start ; register_36:acumulador|Q[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; currentstate.wait_start ; register_36:acumulador|Q[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; currentstate.wait_start ; register_36:acumulador|Q[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; currentstate.wait_start ; register_36:acumulador|Q[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; currentstate.wait_start ; register_36:acumulador|Q[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.774 ; currentstate.wait_start ; register_36:acumulador|Q[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.774 ; currentstate.wait_start ; register_36:acumulador|Q[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.774 ; currentstate.wait_start ; register_36:acumulador|Q[32] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.774 ; currentstate.wait_start ; register_36:acumulador|Q[33] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.774 ; currentstate.wait_start ; register_36:acumulador|Q[34] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.774 ; currentstate.wait_start ; register_36:acumulador|Q[35] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.797 ; currentstate.wait_start ; register_36:acumulador|Q[0]  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.943      ;
; 0.797 ; currentstate.wait_start ; register_36:acumulador|Q[1]  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.943      ;
; 0.797 ; currentstate.wait_start ; register_36:acumulador|Q[2]  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.943      ;
; 0.797 ; currentstate.wait_start ; register_36:acumulador|Q[3]  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.943      ;
; 0.797 ; currentstate.wait_start ; register_36:acumulador|Q[4]  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.943      ;
; 0.797 ; currentstate.wait_start ; register_36:acumulador|Q[5]  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.943      ;
; 0.797 ; currentstate.wait_start ; register_36:acumulador|Q[6]  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.943      ;
; 0.797 ; currentstate.wait_start ; register_36:acumulador|Q[7]  ; clk          ; clk         ; 0.000        ; -0.006     ; 0.943      ;
+-------+-------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.load_v             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.load_v             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.mult1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.mult1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.mult2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.mult2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.show0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.show0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.show1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.show1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.sum1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.sum1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.sum2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.sum2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.sum3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.sum3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.verifica_sinal     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.verifica_sinal     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; currentstate.wait_start         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; currentstate.wait_start         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32:registrador_2|Q[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32:registrador_2|Q[23] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'currentstate.show0'                                                                   ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; currentstate.show0 ; Fall       ; WideOr7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; currentstate.show0 ; Fall       ; WideOr7~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; currentstate.show0 ; Rise       ; WideOr7~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; currentstate.show0 ; Rise       ; WideOr7~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; currentstate.show0 ; Rise       ; currentstate.show0|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; currentstate.show0 ; Rise       ; currentstate.show0|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; currentstate.show0 ; Fall       ; s_led                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; currentstate.show0 ; Fall       ; s_led                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; currentstate.show0 ; Fall       ; s_led|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; currentstate.show0 ; Fall       ; s_led|datac               ;
+-------+--------------+----------------+------------------+--------------------+------------+---------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; start           ; clk        ; 0.216  ; 0.216  ; Rise       ; clk             ;
; switch_in_x[*]  ; clk        ; 2.033  ; 2.033  ; Rise       ; clk             ;
;  switch_in_x[0] ; clk        ; 1.977  ; 1.977  ; Rise       ; clk             ;
;  switch_in_x[1] ; clk        ; 1.977  ; 1.977  ; Rise       ; clk             ;
;  switch_in_x[2] ; clk        ; 2.033  ; 2.033  ; Rise       ; clk             ;
;  switch_in_x[3] ; clk        ; 2.010  ; 2.010  ; Rise       ; clk             ;
;  switch_in_x[4] ; clk        ; 1.965  ; 1.965  ; Rise       ; clk             ;
;  switch_in_x[5] ; clk        ; 1.997  ; 1.997  ; Rise       ; clk             ;
;  switch_in_x[6] ; clk        ; -0.259 ; -0.259 ; Rise       ; clk             ;
;  switch_in_x[7] ; clk        ; 1.970  ; 1.970  ; Rise       ; clk             ;
; switch_in_y[*]  ; clk        ; 2.023  ; 2.023  ; Rise       ; clk             ;
;  switch_in_y[0] ; clk        ; 1.969  ; 1.969  ; Rise       ; clk             ;
;  switch_in_y[1] ; clk        ; 1.987  ; 1.987  ; Rise       ; clk             ;
;  switch_in_y[2] ; clk        ; 1.834  ; 1.834  ; Rise       ; clk             ;
;  switch_in_y[3] ; clk        ; 1.945  ; 1.945  ; Rise       ; clk             ;
;  switch_in_y[4] ; clk        ; 2.023  ; 2.023  ; Rise       ; clk             ;
;  switch_in_y[5] ; clk        ; 2.001  ; 2.001  ; Rise       ; clk             ;
;  switch_in_y[6] ; clk        ; 1.950  ; 1.950  ; Rise       ; clk             ;
;  switch_in_y[7] ; clk        ; 1.954  ; 1.954  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; start           ; clk        ; 0.528  ; 0.528  ; Rise       ; clk             ;
; switch_in_x[*]  ; clk        ; 0.379  ; 0.379  ; Rise       ; clk             ;
;  switch_in_x[0] ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  switch_in_x[1] ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  switch_in_x[2] ; clk        ; -1.913 ; -1.913 ; Rise       ; clk             ;
;  switch_in_x[3] ; clk        ; -1.890 ; -1.890 ; Rise       ; clk             ;
;  switch_in_x[4] ; clk        ; -1.845 ; -1.845 ; Rise       ; clk             ;
;  switch_in_x[5] ; clk        ; -1.877 ; -1.877 ; Rise       ; clk             ;
;  switch_in_x[6] ; clk        ; 0.379  ; 0.379  ; Rise       ; clk             ;
;  switch_in_x[7] ; clk        ; -1.850 ; -1.850 ; Rise       ; clk             ;
; switch_in_y[*]  ; clk        ; -1.714 ; -1.714 ; Rise       ; clk             ;
;  switch_in_y[0] ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
;  switch_in_y[1] ; clk        ; -1.867 ; -1.867 ; Rise       ; clk             ;
;  switch_in_y[2] ; clk        ; -1.714 ; -1.714 ; Rise       ; clk             ;
;  switch_in_y[3] ; clk        ; -1.825 ; -1.825 ; Rise       ; clk             ;
;  switch_in_y[4] ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  switch_in_y[5] ; clk        ; -1.881 ; -1.881 ; Rise       ; clk             ;
;  switch_in_y[6] ; clk        ; -1.830 ; -1.830 ; Rise       ; clk             ;
;  switch_in_y[7] ; clk        ; -1.834 ; -1.834 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_saida ; currentstate.show0 ; 2.610 ; 2.610 ; Fall       ; currentstate.show0 ;
; seg_0     ; currentstate.show0 ; 2.659 ; 2.659 ; Fall       ; currentstate.show0 ;
; seg_3     ; currentstate.show0 ; 2.669 ; 2.669 ; Fall       ; currentstate.show0 ;
; seg_4     ; currentstate.show0 ; 2.513 ; 2.513 ; Fall       ; currentstate.show0 ;
; seg_5     ; currentstate.show0 ; 2.600 ; 2.600 ; Fall       ; currentstate.show0 ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_saida ; currentstate.show0 ; 2.610 ; 2.610 ; Fall       ; currentstate.show0 ;
; seg_0     ; currentstate.show0 ; 2.659 ; 2.659 ; Fall       ; currentstate.show0 ;
; seg_3     ; currentstate.show0 ; 2.669 ; 2.669 ; Fall       ; currentstate.show0 ;
; seg_4     ; currentstate.show0 ; 2.513 ; 2.513 ; Fall       ; currentstate.show0 ;
; seg_5     ; currentstate.show0 ; 2.600 ; 2.600 ; Fall       ; currentstate.show0 ;
+-----------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+---------------------+----------+--------+----------+---------+---------------------+
; Clock               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack    ; -14.920  ; -1.577 ; -0.718   ; 0.588   ; -1.380              ;
;  clk                ; -14.920  ; -1.577 ; -0.718   ; 0.588   ; -1.380              ;
;  currentstate.show0 ; 0.311    ; -0.761 ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS     ; -820.813 ; -5.746 ; -19.064  ; 0.0     ; -111.38             ;
;  clk                ; -820.813 ; -4.985 ; -19.064  ; 0.000   ; -111.380            ;
;  currentstate.show0 ; 0.000    ; -0.761 ; N/A      ; N/A     ; 0.000               ;
+---------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; start           ; clk        ; 1.032 ; 1.032 ; Rise       ; clk             ;
; switch_in_x[*]  ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  switch_in_x[0] ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
;  switch_in_x[1] ; clk        ; 3.635 ; 3.635 ; Rise       ; clk             ;
;  switch_in_x[2] ; clk        ; 3.725 ; 3.725 ; Rise       ; clk             ;
;  switch_in_x[3] ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  switch_in_x[4] ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
;  switch_in_x[5] ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  switch_in_x[6] ; clk        ; 0.048 ; 0.048 ; Rise       ; clk             ;
;  switch_in_x[7] ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
; switch_in_y[*]  ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  switch_in_y[0] ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  switch_in_y[1] ; clk        ; 3.668 ; 3.668 ; Rise       ; clk             ;
;  switch_in_y[2] ; clk        ; 3.436 ; 3.436 ; Rise       ; clk             ;
;  switch_in_y[3] ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  switch_in_y[4] ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  switch_in_y[5] ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  switch_in_y[6] ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  switch_in_y[7] ; clk        ; 3.599 ; 3.599 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; start           ; clk        ; 0.528  ; 0.528  ; Rise       ; clk             ;
; switch_in_x[*]  ; clk        ; 0.379  ; 0.379  ; Rise       ; clk             ;
;  switch_in_x[0] ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  switch_in_x[1] ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  switch_in_x[2] ; clk        ; -1.913 ; -1.913 ; Rise       ; clk             ;
;  switch_in_x[3] ; clk        ; -1.890 ; -1.890 ; Rise       ; clk             ;
;  switch_in_x[4] ; clk        ; -1.845 ; -1.845 ; Rise       ; clk             ;
;  switch_in_x[5] ; clk        ; -1.877 ; -1.877 ; Rise       ; clk             ;
;  switch_in_x[6] ; clk        ; 0.379  ; 0.379  ; Rise       ; clk             ;
;  switch_in_x[7] ; clk        ; -1.850 ; -1.850 ; Rise       ; clk             ;
; switch_in_y[*]  ; clk        ; -1.714 ; -1.714 ; Rise       ; clk             ;
;  switch_in_y[0] ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
;  switch_in_y[1] ; clk        ; -1.867 ; -1.867 ; Rise       ; clk             ;
;  switch_in_y[2] ; clk        ; -1.714 ; -1.714 ; Rise       ; clk             ;
;  switch_in_y[3] ; clk        ; -1.825 ; -1.825 ; Rise       ; clk             ;
;  switch_in_y[4] ; clk        ; -1.903 ; -1.903 ; Rise       ; clk             ;
;  switch_in_y[5] ; clk        ; -1.881 ; -1.881 ; Rise       ; clk             ;
;  switch_in_y[6] ; clk        ; -1.830 ; -1.830 ; Rise       ; clk             ;
;  switch_in_y[7] ; clk        ; -1.834 ; -1.834 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_saida ; currentstate.show0 ; 5.166 ; 5.166 ; Fall       ; currentstate.show0 ;
; seg_0     ; currentstate.show0 ; 5.216 ; 5.216 ; Fall       ; currentstate.show0 ;
; seg_3     ; currentstate.show0 ; 5.226 ; 5.226 ; Fall       ; currentstate.show0 ;
; seg_4     ; currentstate.show0 ; 4.926 ; 4.926 ; Fall       ; currentstate.show0 ;
; seg_5     ; currentstate.show0 ; 5.156 ; 5.156 ; Fall       ; currentstate.show0 ;
+-----------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-----------+--------------------+-------+-------+------------+--------------------+
; led_saida ; currentstate.show0 ; 2.610 ; 2.610 ; Fall       ; currentstate.show0 ;
; seg_0     ; currentstate.show0 ; 2.659 ; 2.659 ; Fall       ; currentstate.show0 ;
; seg_3     ; currentstate.show0 ; 2.669 ; 2.669 ; Fall       ; currentstate.show0 ;
; seg_4     ; currentstate.show0 ; 2.513 ; 2.513 ; Fall       ; currentstate.show0 ;
; seg_5     ; currentstate.show0 ; 2.600 ; 2.600 ; Fall       ; currentstate.show0 ;
+-----------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 87264993 ; 0        ; 0        ; 0        ;
; currentstate.show0 ; clk                ; 4        ; 4        ; 0        ; 0        ;
; currentstate.show0 ; currentstate.show0 ; 0        ; 0        ; 1        ; 1        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 87264993 ; 0        ; 0        ; 0        ;
; currentstate.show0 ; clk                ; 4        ; 4        ; 0        ; 0        ;
; currentstate.show0 ; currentstate.show0 ; 0        ; 0        ; 1        ; 1        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 94    ; 94   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 23 00:48:45 2025
Info: Command: quartus_sta perceptron -c perceptron
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'perceptron.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name currentstate.show0 currentstate.show0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.920
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.920      -820.813 clk 
    Info (332119):     0.311         0.000 currentstate.show0 
Info (332146): Worst-case hold slack is -1.577
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.577        -4.985 clk 
    Info (332119):    -0.761        -0.761 currentstate.show0 
Info (332146): Worst-case recovery slack is -0.718
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.718       -19.064 clk 
Info (332146): Worst-case removal slack is 1.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.045         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -111.380 clk 
    Info (332119):     0.500         0.000 currentstate.show0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.866
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.866      -297.089 clk 
    Info (332119):     0.441         0.000 currentstate.show0 
Info (332146): Worst-case hold slack is -1.183
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.183        -3.845 clk 
    Info (332119):    -0.338        -0.338 currentstate.show0 
Info (332146): Worst-case recovery slack is 0.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.083         0.000 clk 
Info (332146): Worst-case removal slack is 0.588
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.588         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -111.380 clk 
    Info (332119):     0.500         0.000 currentstate.show0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4562 megabytes
    Info: Processing ended: Sun Nov 23 00:48:46 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


