0.6
2019.2
Nov  6 2019
21:57:16
D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/project_1.sim/sim_1/behav/xsim/glbl.v,1595868982,verilog,,,,glbl,,,,,,,,
D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/simulation/test_cam_TB.v,1595892882,verilog,,,,test_cam_TB,,,,,,,,
D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/PLL/clk24_25_nexys4.v,1595868982,verilog,,D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/PLL/clk24_25_nexys4_clk_wiz.v,,clk24_25_nexys4,,,,,,,,
D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/PLL/clk24_25_nexys4_0.v,1595889588,verilog,,D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/test_cam.v,,clk24_25_nexys4_0,,,,,,,,
D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/PLL/clk24_25_nexys4_clk_wiz.v,1595868982,verilog,,D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/test_cam.v,,clk24_25_nexys4_clk_wiz,,,,,,,,
D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/VGA_driver.v,1595972333,verilog,,D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/buffer_ram_dp.v,,VGA_Driver,,,,,,,,
D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/buffer_ram_dp.v,1595890332,verilog,,D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/cam_read.v,,buffer_ram_dp,,,,,,,,
D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/cam_read.v,1595892561,verilog,,D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/PLL/clk24_25_nexys4.v,,cam_read,,,,,,,,
D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/sources/test_cam.v,1595894288,verilog,,D:/UNAL/semester6/digitali/proyecto/wp2-simulacion-captura-grupo-03/src/simulation/test_cam_TB.v,,test_cam,,,,,,,,
