# 扩展四：数字秒表电路设计

专业班级：**电信2204班**

姓名：        **阮振宇**

学号：        **U202214040**

## 实验名称

数字秒表电路设计

## 实验目的：

- 熟悉各种常用MSI时序逻辑电路功能和使用方法;
  
- 掌握多片MSI时序逻辑电路级联和功能扩展技术;
  
- 学会MSI数字电路分析方法、设计方法、组装和测试方法。
  
## 实验仪器

**74LS192、74HC00、CD4511BC、NE555、发光二极管、共阴极显示器、电阻、电容**

## 实验任务

1. 设计一个用来记录短跑运动员成绩的秒表电路，能用数字形式显示时间;
   
2. 秒表的计时范围位0.01S~59.99S，计时精度位10mS;
   
3. 通过两个按键（R、S)来控制计时的起点和终点，一个是清零按键，用于设置初始0状态；另一个是开始/停止按键，在清零按键无效时，按一下开始计时，再按一下暂停计时，再按一下继续计时。
   

## 实验原理

### 组成框图

![image-20240417190951137](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240417190951137.png)

### 芯片原理

#### 74LS161

![image-20240411191126386](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240411191126386.png)

- 1脚：RD'为清零端，低电平有效。
- 2脚：CP为时钟脉冲输入端，上升沿有效。
- 3\~6脚：A0~A3为输入（预置）端，可预置任意一个4位二进制数。
- 7，10脚：EP，ET为为计数控制端，两脚同时为高电平时芯片计数；任意一脚为低电平时计数器保持原数据。
- 9脚：LD'为并行（寄存器）启用控制端，低电平有效。
- 11\~14脚：Q0~Q3为数据输出端。
- 15脚：RCO为进位输出端（满16进一），高电平有效。

#### 74LS192

![image-20240409233649391](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240409233649391.png)

（1）异步清零。当CLR=1时异步清零，它为高电平有效。

（2）异步置数。当CLR=0时（异步清零无效）、LD=0时异步置数。

（3）加法计数。当CLR=0，LD=1（异步置数无效）且减法时钟脉冲$CP_D$=1时，则在加法时钟脉冲$CP_U$上升沿作用下，计数器按照8421BCD码进行递增计数：0000~1001。

（4）减法计数。当CLR=0，LD=1且加法时钟脉冲$CP_U$=1时，则在减法时钟脉冲$CP_U$上升沿作用下，计数器按照8421BCD码进行递增计数：1001~0000。

（5）数据保持。当CLR=0，LD=1，且$CP_U$=1，$CP_D$=1时，计数器输出状态保持不变。



#### NE555

![image-20240417190216165](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240417190216165.png)

555振荡器输出频率为1KHz，分频到100Hz作为计时脉冲。



### 整体电路图

因为本实验555输出1kHz，故NE555部分为

![image-20240409233900913](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240409233900913.png)

另对555的电阻5.1Ω改为10kΩ，然后用滑动变阻器调至1kHZ，并且将10μF改为0.1μF。

并且，S1断开后，启动，开始倒计时。

#### 分频器部分

采用加法计数，用进位信号进行级联，并且同时采用进位信号取反进行异步置数，所以，直接异步置数为6即可，并且只需要一级，进行十分频。

![E45B7A5A20B3F6133392F58F9AE0E710](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/E45B7A5A20B3F6133392F58F9AE0E710.png)

#### 控制电路

采用最高位的输出信号作为控制，当计数器计数到6时，第二位和第三位第一次同时为1，利用这一点，将两个信号与非后，再与CPin与非，使得到达6时，时钟失效，可以停住。同理，也接入控制信号，通过控制电路和信号的与非，来控制计数。

![DD67F9CD1ADF5261A853F2CF93DF9687](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/DD67F9CD1ADF5261A853F2CF93DF9687.png)



## 实验结果

实验插板图片如下：

![IMG_20240422](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/IMG_20240422.jpg)

## 实验小结

   这是《电子线路设计、测试、及实验（二）》的最后一个扩展，回看过去的几个实验，发现时间过得飞快，我的收获也非常多。对数电的复习，让我对微机原理的理解也更深刻。实验中，Verilog的练习让我有了“手里有代码，心中有电路”的感悟，对我以后设计理解电路起了非常大的帮助。

   除此之外，我还帮助了许多同学解决了不少电路搭建的问题，让我对电路有了更深刻的理解和认识。

   《电子线路设计、测试、及实验（二）》结课在即，衷心感谢老师为我们提供了这样的一个动手搭建电路的平台，动手验证理论的平台，感谢老师们的付出！

