# ImplementareSimulatorRISC-V
O implementare a unui procesor simplu ce respectă arhitectura RISC-V, ce suportă o parte din setul de instrucțiuni RV64I. 
Acesta suportă: LUI, AUIPC, JAL, JALR, BEQ, BNE, BLT, BGE, BLTU, BGEU, LB, LH, LW, LBU, LHU, SB, SH, SW, ADDI, SLTI, SLTIU, XORI, ORI, ANDI, SLLI, SRLI, SRAI, ADD, SUB, SLL, SLT, SLTU, XOR, SRL, SRA, OR, AND, LWU, LD, SD, SLLI, SRLI și SRAI.
