
Postlab3_Master.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000018  00800100  00000522  000005b6  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000522  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000014  00800118  00800118  000005ce  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000005ce  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000600  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000c0  00000000  00000000  00000640  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000dc3  00000000  00000000  00000700  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000094a  00000000  00000000  000014c3  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000871  00000000  00000000  00001e0d  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000180  00000000  00000000  00002680  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000540  00000000  00000000  00002800  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000038d  00000000  00000000  00002d40  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000090  00000000  00000000  000030cd  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3b 00 	jmp	0x76	; 0x76 <__ctors_end>
   4:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
   8:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
   c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  10:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  14:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  18:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  1c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  20:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  24:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  28:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  2c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  30:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  34:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  38:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  3c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  40:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  44:	0c 94 e9 00 	jmp	0x1d2	; 0x1d2 <__vector_17>
  48:	0c 94 0e 01 	jmp	0x21c	; 0x21c <__vector_18>
  4c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  50:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  54:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  58:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  5c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  60:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  64:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  68:	92 01       	movw	r18, r4
  6a:	99 01       	movw	r18, r18
  6c:	a0 01       	movw	r20, r0
  6e:	aa 01       	movw	r20, r20
  70:	b4 01       	movw	r22, r8
  72:	be 01       	movw	r22, r28
  74:	c8 01       	movw	r24, r16

00000076 <__ctors_end>:
  76:	11 24       	eor	r1, r1
  78:	1f be       	out	0x3f, r1	; 63
  7a:	cf ef       	ldi	r28, 0xFF	; 255
  7c:	d8 e0       	ldi	r29, 0x08	; 8
  7e:	de bf       	out	0x3e, r29	; 62
  80:	cd bf       	out	0x3d, r28	; 61

00000082 <__do_copy_data>:
  82:	11 e0       	ldi	r17, 0x01	; 1
  84:	a0 e0       	ldi	r26, 0x00	; 0
  86:	b1 e0       	ldi	r27, 0x01	; 1
  88:	e2 e2       	ldi	r30, 0x22	; 34
  8a:	f5 e0       	ldi	r31, 0x05	; 5
  8c:	02 c0       	rjmp	.+4      	; 0x92 <__do_copy_data+0x10>
  8e:	05 90       	lpm	r0, Z+
  90:	0d 92       	st	X+, r0
  92:	a8 31       	cpi	r26, 0x18	; 24
  94:	b1 07       	cpc	r27, r17
  96:	d9 f7       	brne	.-10     	; 0x8e <__do_copy_data+0xc>

00000098 <__do_clear_bss>:
  98:	21 e0       	ldi	r18, 0x01	; 1
  9a:	a8 e1       	ldi	r26, 0x18	; 24
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	01 c0       	rjmp	.+2      	; 0xa2 <.do_clear_bss_start>

000000a0 <.do_clear_bss_loop>:
  a0:	1d 92       	st	X+, r1

000000a2 <.do_clear_bss_start>:
  a2:	ac 32       	cpi	r26, 0x2C	; 44
  a4:	b2 07       	cpc	r27, r18
  a6:	e1 f7       	brne	.-8      	; 0xa0 <.do_clear_bss_loop>
  a8:	0e 94 7d 00 	call	0xfa	; 0xfa <main>
  ac:	0c 94 8f 02 	jmp	0x51e	; 0x51e <_exit>

000000b0 <__bad_interrupt>:
  b0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000b4 <setup>:

//******* Subrutinas NO-INterrupt ******//7

//Rutina para inicializar o confugurar el ATmega
void setup(){
	cli();			//Deshabilitar interrupciones
  b4:	f8 94       	cli
	
	initUART_9600();
  b6:	0e 94 2c 02 	call	0x458	; 0x458 <initUART_9600>
	SPI_init(1,0,1,0b00000010);
  ba:	22 e0       	ldi	r18, 0x02	; 2
  bc:	41 e0       	ldi	r20, 0x01	; 1
  be:	60 e0       	ldi	r22, 0x00	; 0
  c0:	81 e0       	ldi	r24, 0x01	; 1
  c2:	0e 94 46 01 	call	0x28c	; 0x28c <SPI_init>
	
	//Puerto D
	DDRD |= (1<<PORTD2)|(1<<PORTD3)|(1<<PORTD4)|(1<<PORTD5)|(1<<PORTD6)|(1<<PORTD7);		//Salidas
  c6:	8a b1       	in	r24, 0x0a	; 10
  c8:	8c 6f       	ori	r24, 0xFC	; 252
  ca:	8a b9       	out	0x0a, r24	; 10
	PORTD &= ~((1<<PORTD2)|(1<<PORTD3)|(1<<PORTD4)|(1<<PORTD5)|(1<<PORTD6)|(1<<PORTD7));
  cc:	8b b1       	in	r24, 0x0b	; 11
  ce:	83 70       	andi	r24, 0x03	; 3
  d0:	8b b9       	out	0x0b, r24	; 11
	
	//PUERTO B
	DDRB |= (1<<PORTB0)|(1<<PORTB1);
  d2:	84 b1       	in	r24, 0x04	; 4
  d4:	83 60       	ori	r24, 0x03	; 3
  d6:	84 b9       	out	0x04, r24	; 4
	PORTB &= ~((1<<PORTB0)|(1<<PORTB1));
  d8:	85 b1       	in	r24, 0x05	; 5
  da:	8c 7f       	andi	r24, 0xFC	; 252
  dc:	85 b9       	out	0x05, r24	; 5
	
	
	sei();			//Habilitar interrupciones
  de:	78 94       	sei
  e0:	08 95       	ret

000000e2 <refresh_PORT>:
}

//Rutina para distribuir los datos de salida entre puertos
void refresh_PORT(uint8_t bus_data){	
	// Bits D0 y D1 --> PORTB0 y PORTB1
	PORTB = (PORTB & 0xFC) | (bus_data & 0x03);
  e2:	95 b1       	in	r25, 0x05	; 5
  e4:	9c 7f       	andi	r25, 0xFC	; 252
  e6:	28 2f       	mov	r18, r24
  e8:	23 70       	andi	r18, 0x03	; 3
  ea:	92 2b       	or	r25, r18
  ec:	95 b9       	out	0x05, r25	; 5

	// Bits D2?D7 ? PORTD2?PORTD7
	PORTD = (PORTD & 0x03) | (bus_data & 0xFC);
  ee:	9b b1       	in	r25, 0x0b	; 11
  f0:	93 70       	andi	r25, 0x03	; 3
  f2:	8c 7f       	andi	r24, 0xFC	; 252
  f4:	89 2b       	or	r24, r25
  f6:	8b b9       	out	0x0b, r24	; 11
  f8:	08 95       	ret

000000fa <main>:
//******* rutina principal ******//

int main(void)
{
    /* Replace with your application code */
	setup();
  fa:	0e 94 5a 00 	call	0xb4	; 0xb4 <setup>
	SPI_write('a');		//le pido al esclavo que me mando el dato del POT1
  fe:	81 e6       	ldi	r24, 0x61	; 97
 100:	0e 94 d2 01 	call	0x3a4	; 0x3a4 <SPI_write>
	SPI_write('H');
 104:	88 e4       	ldi	r24, 0x48	; 72
 106:	0e 94 d2 01 	call	0x3a4	; 0x3a4 <SPI_write>
	//UART_sendUint8(entero); Prueba de libreria
    while (1) 
    {
		if (flag_str) {
 10a:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <flag_str>
 10e:	88 23       	and	r24, r24
 110:	71 f1       	breq	.+92     	; 0x16e <main+0x74>
			flag_str = 0;
 112:	10 92 19 01 	sts	0x0119, r1	; 0x800119 <flag_str>
			
			for (uint8_t i = 0; i < MAX_LEN+1; i++) {
 116:	20 e0       	ldi	r18, 0x00	; 0
 118:	0b c0       	rjmp	.+22     	; 0x130 <main+0x36>
				str_save[i] = string_recieved[i];
 11a:	82 2f       	mov	r24, r18
 11c:	90 e0       	ldi	r25, 0x00	; 0
 11e:	fc 01       	movw	r30, r24
 120:	ec 5d       	subi	r30, 0xDC	; 220
 122:	fe 4f       	sbci	r31, 0xFE	; 254
 124:	30 81       	ld	r19, Z
 126:	fc 01       	movw	r30, r24
 128:	e8 5d       	subi	r30, 0xD8	; 216
 12a:	fe 4f       	sbci	r31, 0xFE	; 254
 12c:	30 83       	st	Z, r19
    while (1) 
    {
		if (flag_str) {
			flag_str = 0;
			
			for (uint8_t i = 0; i < MAX_LEN+1; i++) {
 12e:	2f 5f       	subi	r18, 0xFF	; 255
 130:	24 30       	cpi	r18, 0x04	; 4
 132:	98 f3       	brcs	.-26     	; 0x11a <main+0x20>
				str_save[i] = string_recieved[i];
			}
			
			dato_aprrobed= str_to_uint8(str_save, str_approbed);
 134:	60 e2       	ldi	r22, 0x20	; 32
 136:	71 e0       	ldi	r23, 0x01	; 1
 138:	88 e2       	ldi	r24, 0x28	; 40
 13a:	91 e0       	ldi	r25, 0x01	; 1
 13c:	0e 94 47 02 	call	0x48e	; 0x48e <str_to_uint8>
 140:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
			if (dato_aprrobed==1){
 144:	81 30       	cpi	r24, 0x01	; 1
 146:	99 f4       	brne	.+38     	; 0x16e <main+0x74>
				
				/*writeString("Cadena completa: ");
				writeString(str_save);
				writeString("\n");
				*/
				refresh_PORT(*str_approbed);
 148:	c0 e2       	ldi	r28, 0x20	; 32
 14a:	d1 e0       	ldi	r29, 0x01	; 1
 14c:	88 81       	ld	r24, Y
 14e:	0e 94 71 00 	call	0xe2	; 0xe2 <refresh_PORT>
				
				SPI_write('c');
 152:	83 e6       	ldi	r24, 0x63	; 99
 154:	0e 94 d2 01 	call	0x3a4	; 0x3a4 <SPI_write>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 158:	8f e9       	ldi	r24, 0x9F	; 159
 15a:	9f e0       	ldi	r25, 0x0F	; 15
 15c:	01 97       	sbiw	r24, 0x01	; 1
 15e:	f1 f7       	brne	.-4      	; 0x15c <main+0x62>
 160:	00 c0       	rjmp	.+0      	; 0x162 <main+0x68>
 162:	00 00       	nop
				_delay_ms(1);
				SPI_write(*str_approbed);
 164:	88 81       	ld	r24, Y
 166:	0e 94 d2 01 	call	0x3a4	; 0x3a4 <SPI_write>
				length = 0;
 16a:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <length>
			}
		}
		
		if(imprimir==1){
 16e:	80 91 1c 01 	lds	r24, 0x011C	; 0x80011c <imprimir>
 172:	81 30       	cpi	r24, 0x01	; 1
 174:	91 f4       	brne	.+36     	; 0x19a <main+0xa0>
			writeString("POT1: ");
 176:	80 e0       	ldi	r24, 0x00	; 0
 178:	91 e0       	ldi	r25, 0x01	; 1
 17a:	0e 94 db 01 	call	0x3b6	; 0x3b6 <writeString>
			UART_sendUint8(POT2); //Escribir en la terminal el valor del POT1
 17e:	80 91 1d 01 	lds	r24, 0x011D	; 0x80011d <POT2>
 182:	0e 94 ee 01 	call	0x3dc	; 0x3dc <UART_sendUint8>
			writeString("       ");
 186:	87 e0       	ldi	r24, 0x07	; 7
 188:	91 e0       	ldi	r25, 0x01	; 1
 18a:	0e 94 db 01 	call	0x3b6	; 0x3b6 <writeString>
			SPI_write('b');	//Pedir el valor del pot2
 18e:	82 e6       	ldi	r24, 0x62	; 98
 190:	0e 94 d2 01 	call	0x3a4	; 0x3a4 <SPI_write>
			imprimir=0;		//Esperar dato para volver a imprimir
 194:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <imprimir>
 198:	15 c0       	rjmp	.+42     	; 0x1c4 <main+0xca>
		}
		else if (imprimir==2){
 19a:	80 91 1c 01 	lds	r24, 0x011C	; 0x80011c <imprimir>
 19e:	82 30       	cpi	r24, 0x02	; 2
 1a0:	89 f4       	brne	.+34     	; 0x1c4 <main+0xca>
			writeString("POT2: ");
 1a2:	8f e0       	ldi	r24, 0x0F	; 15
 1a4:	91 e0       	ldi	r25, 0x01	; 1
 1a6:	0e 94 db 01 	call	0x3b6	; 0x3b6 <writeString>
			UART_sendUint8(POT1); //Escribir en la terminal el valor del POT1
 1aa:	80 91 1e 01 	lds	r24, 0x011E	; 0x80011e <POT1>
 1ae:	0e 94 ee 01 	call	0x3dc	; 0x3dc <UART_sendUint8>
			writeString("\n");
 1b2:	86 e1       	ldi	r24, 0x16	; 22
 1b4:	91 e0       	ldi	r25, 0x01	; 1
 1b6:	0e 94 db 01 	call	0x3b6	; 0x3b6 <writeString>
			SPI_write('a');	//Volver a pedir el valor del POT1
 1ba:	81 e6       	ldi	r24, 0x61	; 97
 1bc:	0e 94 d2 01 	call	0x3a4	; 0x3a4 <SPI_write>
			imprimir=0;		//Esperar dato para volver a imprimir
 1c0:	10 92 1c 01 	sts	0x011C, r1	; 0x80011c <imprimir>
 1c4:	8f e3       	ldi	r24, 0x3F	; 63
 1c6:	9c e9       	ldi	r25, 0x9C	; 156
 1c8:	01 97       	sbiw	r24, 0x01	; 1
 1ca:	f1 f7       	brne	.-4      	; 0x1c8 <main+0xce>
 1cc:	00 c0       	rjmp	.+0      	; 0x1ce <main+0xd4>
 1ce:	00 00       	nop
 1d0:	9c cf       	rjmp	.-200    	; 0x10a <main+0x10>

000001d2 <__vector_17>:
	PORTD = (PORTD & 0x03) | (bus_data & 0xFC);
}


//******* Subrutinas INterrupt ******//
ISR(SPI_STC_vect){
 1d2:	1f 92       	push	r1
 1d4:	0f 92       	push	r0
 1d6:	0f b6       	in	r0, 0x3f	; 63
 1d8:	0f 92       	push	r0
 1da:	11 24       	eor	r1, r1
 1dc:	8f 93       	push	r24
	if (POTX==0){
 1de:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <POTX>
 1e2:	81 11       	cpse	r24, r1
 1e4:	09 c0       	rjmp	.+18     	; 0x1f8 <__vector_17+0x26>
		POT1=SPDR;		//En el primer ciclo se va recibir el pot1
 1e6:	8e b5       	in	r24, 0x2e	; 46
 1e8:	80 93 1e 01 	sts	0x011E, r24	; 0x80011e <POT1>
		POTX=1;			//Cambiar de pot
 1ec:	81 e0       	ldi	r24, 0x01	; 1
 1ee:	80 93 1f 01 	sts	0x011F, r24	; 0x80011f <POTX>
		imprimir=1;		//Imprimir el valor del pot1
 1f2:	80 93 1c 01 	sts	0x011C, r24	; 0x80011c <imprimir>
 1f6:	0c c0       	rjmp	.+24     	; 0x210 <__vector_17+0x3e>
	}
	else if (POTX==1){
 1f8:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <POTX>
 1fc:	81 30       	cpi	r24, 0x01	; 1
 1fe:	41 f4       	brne	.+16     	; 0x210 <__vector_17+0x3e>
		POT2=SPDR;		//En el segundo ciclo se va recibir el pot2
 200:	8e b5       	in	r24, 0x2e	; 46
 202:	80 93 1d 01 	sts	0x011D, r24	; 0x80011d <POT2>
		POTX=0;			//cambiar de pot
 206:	10 92 1f 01 	sts	0x011F, r1	; 0x80011f <POTX>
		imprimir=2;		//Imprimir el valor del pot2
 20a:	82 e0       	ldi	r24, 0x02	; 2
 20c:	80 93 1c 01 	sts	0x011C, r24	; 0x80011c <imprimir>
	}
}
 210:	8f 91       	pop	r24
 212:	0f 90       	pop	r0
 214:	0f be       	out	0x3f, r0	; 63
 216:	0f 90       	pop	r0
 218:	1f 90       	pop	r1
 21a:	18 95       	reti

0000021c <__vector_18>:

ISR(USART_RX_vect){
 21c:	1f 92       	push	r1
 21e:	0f 92       	push	r0
 220:	0f b6       	in	r0, 0x3f	; 63
 222:	0f 92       	push	r0
 224:	11 24       	eor	r1, r1
 226:	8f 93       	push	r24
 228:	ef 93       	push	r30
 22a:	ff 93       	push	r31
	caracter = UDR0;	// Leer caracter enviado desde la terminal
 22c:	80 91 c6 00 	lds	r24, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 230:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <caracter>
	// Si ya hay una cadena lista, ignorar nuevos datos
	if (flag_str) return;
 234:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <flag_str>
 238:	81 11       	cpse	r24, r1
 23a:	20 c0       	rjmp	.+64     	; 0x27c <__vector_18+0x60>
	
	// Guardar carácter si hay espacio
	if (length<MAX_LEN) {
 23c:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <length>
 240:	83 30       	cpi	r24, 0x03	; 3
 242:	68 f4       	brcc	.+26     	; 0x25e <__vector_18+0x42>
		string_recieved[length] = caracter;
 244:	e0 91 1b 01 	lds	r30, 0x011B	; 0x80011b <length>
 248:	f0 e0       	ldi	r31, 0x00	; 0
 24a:	80 91 1a 01 	lds	r24, 0x011A	; 0x80011a <caracter>
 24e:	ec 5d       	subi	r30, 0xDC	; 220
 250:	fe 4f       	sbci	r31, 0xFE	; 254
 252:	80 83       	st	Z, r24
		length++;
 254:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <length>
 258:	8f 5f       	subi	r24, 0xFF	; 255
 25a:	80 93 1b 01 	sts	0x011B, r24	; 0x80011b <length>
	}
	
	// Detectar delimitadores: ENTER o espacio
	if (length==MAX_LEN) {
 25e:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <length>
 262:	83 30       	cpi	r24, 0x03	; 3
 264:	59 f4       	brne	.+22     	; 0x27c <__vector_18+0x60>
		string_recieved[length] = '\0';   // terminar string
 266:	e0 91 1b 01 	lds	r30, 0x011B	; 0x80011b <length>
 26a:	f0 e0       	ldi	r31, 0x00	; 0
 26c:	ec 5d       	subi	r30, 0xDC	; 220
 26e:	fe 4f       	sbci	r31, 0xFE	; 254
 270:	10 82       	st	Z, r1
		flag_str = 1;        // avisar al main
 272:	81 e0       	ldi	r24, 0x01	; 1
 274:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <flag_str>
		length = 0;              // preparar siguiente cadena
 278:	10 92 1b 01 	sts	0x011B, r1	; 0x80011b <length>
		return;
	}
}
 27c:	ff 91       	pop	r31
 27e:	ef 91       	pop	r30
 280:	8f 91       	pop	r24
 282:	0f 90       	pop	r0
 284:	0f be       	out	0x3f, r0	; 63
 286:	0f 90       	pop	r0
 288:	1f 90       	pop	r1
 28a:	18 95       	reti

0000028c <SPI_init>:


void SPI_init(uint8_t ena_inter, uint8_t data_order, uint8_t Master_slave, uint8_t CLOCK ){
	
	//Interrupciones (casi siempre activadas)
	if (ena_inter==1){
 28c:	81 30       	cpi	r24, 0x01	; 1
 28e:	21 f4       	brne	.+8      	; 0x298 <SPI_init+0xc>
		//Interrupciones de SPI activadas
		SPCR |= (1<<SPIE);
 290:	8c b5       	in	r24, 0x2c	; 44
 292:	80 68       	ori	r24, 0x80	; 128
 294:	8c bd       	out	0x2c, r24	; 44
 296:	03 c0       	rjmp	.+6      	; 0x29e <SPI_init+0x12>
		}
	else{
		//Interrupciones deshabilitadas
		SPCR &= ~((1<<SPIE));
 298:	8c b5       	in	r24, 0x2c	; 44
 29a:	8f 77       	andi	r24, 0x7F	; 127
 29c:	8c bd       	out	0x2c, r24	; 44
		}
	
	//Configurar el orden de data (No se en que influye)
	if (data_order==1){
 29e:	61 30       	cpi	r22, 0x01	; 1
 2a0:	21 f4       	brne	.+8      	; 0x2aa <SPI_init+0x1e>
		SPCR |= (1<<DORD); //first LSB
 2a2:	8c b5       	in	r24, 0x2c	; 44
 2a4:	80 62       	ori	r24, 0x20	; 32
 2a6:	8c bd       	out	0x2c, r24	; 44
 2a8:	03 c0       	rjmp	.+6      	; 0x2b0 <SPI_init+0x24>
	}else {
		SPCR &= ~(1<<DORD); //first MSB
 2aa:	8c b5       	in	r24, 0x2c	; 44
 2ac:	8f 7d       	andi	r24, 0xDF	; 223
 2ae:	8c bd       	out	0x2c, r24	; 44
	}
	
	//Master/slave selector
	if (Master_slave==1){
 2b0:	41 30       	cpi	r20, 0x01	; 1
 2b2:	69 f4       	brne	.+26     	; 0x2ce <SPI_init+0x42>
		//ATmega sera master
		SPCR |= (1<<MSTR);
 2b4:	8c b5       	in	r24, 0x2c	; 44
 2b6:	80 61       	ori	r24, 0x10	; 16
 2b8:	8c bd       	out	0x2c, r24	; 44
		//Configurar los pines para master
		DDRB &= ~(1 << DDB4);  // MISO como entrada
 2ba:	84 b1       	in	r24, 0x04	; 4
 2bc:	8f 7e       	andi	r24, 0xEF	; 239
 2be:	84 b9       	out	0x04, r24	; 4
		DDRB |= ((1 << DDB2) | (1 << DDB3) | (1 << DDB5));  // SS, MOSI, y SCK como salidas
 2c0:	84 b1       	in	r24, 0x04	; 4
 2c2:	8c 62       	ori	r24, 0x2C	; 44
 2c4:	84 b9       	out	0x04, r24	; 4
		
		PORTB &= ~(1<<PORTB2); // SS LOW ? esclavo seleccionado
 2c6:	85 b1       	in	r24, 0x05	; 5
 2c8:	8b 7f       	andi	r24, 0xFB	; 251
 2ca:	85 b9       	out	0x05, r24	; 5
 2cc:	09 c0       	rjmp	.+18     	; 0x2e0 <SPI_init+0x54>

		
	}else{
		//ATMega sera esclavo
		SPCR &= ~(1<<MSTR);
 2ce:	8c b5       	in	r24, 0x2c	; 44
 2d0:	8f 7e       	andi	r24, 0xEF	; 239
 2d2:	8c bd       	out	0x2c, r24	; 44
		
		//Configurar los pines para slave
		DDRB |= (1 << DDB4);  // MISO como salida
 2d4:	84 b1       	in	r24, 0x04	; 4
 2d6:	80 61       	ori	r24, 0x10	; 16
 2d8:	84 b9       	out	0x04, r24	; 4
		DDRB &= ~((1 << DDB2) | (1 << DDB3) | (1 << DDB5));  // SS, MOSI, y SCK como entradas
 2da:	84 b1       	in	r24, 0x04	; 4
 2dc:	83 7d       	andi	r24, 0xD3	; 211
 2de:	84 b9       	out	0x04, r24	; 4
	}
	
	
	
	//Selecionar la velocidad de transmisión con los primeros bits de CLOCK
	if (Master_slave==1){
 2e0:	41 30       	cpi	r20, 0x01	; 1
 2e2:	09 f0       	breq	.+2      	; 0x2e6 <SPI_init+0x5a>
 2e4:	5b c0       	rjmp	.+182    	; 0x39c <SPI_init+0x110>
		
		if ((CLOCK & 0b00001000) == 0b00001000){
 2e6:	23 ff       	sbrs	r18, 3
 2e8:	04 c0       	rjmp	.+8      	; 0x2f2 <SPI_init+0x66>
			SPCR |= (1<<CPOL); //Polaridad del reloj inicia arriba o en HIGH
 2ea:	8c b5       	in	r24, 0x2c	; 44
 2ec:	88 60       	ori	r24, 0x08	; 8
 2ee:	8c bd       	out	0x2c, r24	; 44
 2f0:	03 c0       	rjmp	.+6      	; 0x2f8 <SPI_init+0x6c>
			}else{
			SPCR &= ~(1<<CPOL); //Polaridad del reloj inicia en LOW
 2f2:	8c b5       	in	r24, 0x2c	; 44
 2f4:	87 7f       	andi	r24, 0xF7	; 247
 2f6:	8c bd       	out	0x2c, r24	; 44
		}
		
		if ((CLOCK & 0b00010000) == 0b00010000){
 2f8:	24 ff       	sbrs	r18, 4
 2fa:	04 c0       	rjmp	.+8      	; 0x304 <SPI_init+0x78>
			SPCR |= (1<<CPHA); //phase del reloj segundo flanco
 2fc:	8c b5       	in	r24, 0x2c	; 44
 2fe:	84 60       	ori	r24, 0x04	; 4
 300:	8c bd       	out	0x2c, r24	; 44
 302:	03 c0       	rjmp	.+6      	; 0x30a <SPI_init+0x7e>
			}else{
			SPCR &= ~(1<<CPHA); //Phase del reloj primer flanco
 304:	8c b5       	in	r24, 0x2c	; 44
 306:	8b 7f       	andi	r24, 0xFB	; 251
 308:	8c bd       	out	0x2c, r24	; 44
		}
		
		switch((CLOCK&0b00000111)){
 30a:	e2 2f       	mov	r30, r18
 30c:	e7 70       	andi	r30, 0x07	; 7
 30e:	8e 2f       	mov	r24, r30
 310:	90 e0       	ldi	r25, 0x00	; 0
 312:	87 30       	cpi	r24, 0x07	; 7
 314:	91 05       	cpc	r25, r1
 316:	08 f0       	brcs	.+2      	; 0x31a <SPI_init+0x8e>
 318:	41 c0       	rjmp	.+130    	; 0x39c <SPI_init+0x110>
 31a:	fc 01       	movw	r30, r24
 31c:	ec 5c       	subi	r30, 0xCC	; 204
 31e:	ff 4f       	sbci	r31, 0xFF	; 255
 320:	0c 94 89 02 	jmp	0x512	; 0x512 <__tablejump2__>
			//DIV2
			case 0:
			SPSR |= (1<<SPI2X);
 324:	8d b5       	in	r24, 0x2d	; 45
 326:	81 60       	ori	r24, 0x01	; 1
 328:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0)|(1<<SPR1));
 32a:	8c b5       	in	r24, 0x2c	; 44
 32c:	8c 7f       	andi	r24, 0xFC	; 252
 32e:	8c bd       	out	0x2c, r24	; 44
			break;
 330:	35 c0       	rjmp	.+106    	; 0x39c <SPI_init+0x110>
			
			//DIV4
			case 1:
			SPSR &= ~(1<<SPI2X);
 332:	8d b5       	in	r24, 0x2d	; 45
 334:	8e 7f       	andi	r24, 0xFE	; 254
 336:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0)|(1<<SPR1));
 338:	8c b5       	in	r24, 0x2c	; 44
 33a:	8c 7f       	andi	r24, 0xFC	; 252
 33c:	8c bd       	out	0x2c, r24	; 44
			break;
 33e:	2e c0       	rjmp	.+92     	; 0x39c <SPI_init+0x110>
			
			//DIV8
			case 2:
			SPSR |= (1<<SPI2X);
 340:	8d b5       	in	r24, 0x2d	; 45
 342:	81 60       	ori	r24, 0x01	; 1
 344:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR1));
 346:	8c b5       	in	r24, 0x2c	; 44
 348:	8d 7f       	andi	r24, 0xFD	; 253
 34a:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR0);
 34c:	8c b5       	in	r24, 0x2c	; 44
 34e:	81 60       	ori	r24, 0x01	; 1
 350:	8c bd       	out	0x2c, r24	; 44
			break;
 352:	24 c0       	rjmp	.+72     	; 0x39c <SPI_init+0x110>
			
			//DIV16
			case 3:
			SPSR &= ~(1<<SPI2X);
 354:	8d b5       	in	r24, 0x2d	; 45
 356:	8e 7f       	andi	r24, 0xFE	; 254
 358:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR1));
 35a:	8c b5       	in	r24, 0x2c	; 44
 35c:	8d 7f       	andi	r24, 0xFD	; 253
 35e:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR0);
 360:	8c b5       	in	r24, 0x2c	; 44
 362:	81 60       	ori	r24, 0x01	; 1
 364:	8c bd       	out	0x2c, r24	; 44
			break;
 366:	1a c0       	rjmp	.+52     	; 0x39c <SPI_init+0x110>
			
			//DIV32
			case 4:
			SPSR |= (1<<SPI2X);
 368:	8d b5       	in	r24, 0x2d	; 45
 36a:	81 60       	ori	r24, 0x01	; 1
 36c:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0));
 36e:	8c b5       	in	r24, 0x2c	; 44
 370:	8e 7f       	andi	r24, 0xFE	; 254
 372:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 374:	8c b5       	in	r24, 0x2c	; 44
 376:	82 60       	ori	r24, 0x02	; 2
 378:	8c bd       	out	0x2c, r24	; 44
			break;
 37a:	10 c0       	rjmp	.+32     	; 0x39c <SPI_init+0x110>
			
			//DIV64
			case 5:
			SPSR &= ~(1<<SPI2X);
 37c:	8d b5       	in	r24, 0x2d	; 45
 37e:	8e 7f       	andi	r24, 0xFE	; 254
 380:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0));
 382:	8c b5       	in	r24, 0x2c	; 44
 384:	8e 7f       	andi	r24, 0xFE	; 254
 386:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 388:	8c b5       	in	r24, 0x2c	; 44
 38a:	82 60       	ori	r24, 0x02	; 2
 38c:	8c bd       	out	0x2c, r24	; 44
			break;
 38e:	06 c0       	rjmp	.+12     	; 0x39c <SPI_init+0x110>
			
			//DIV128
			case 6:
			SPSR &= ~(1<<SPI2X);
 390:	8d b5       	in	r24, 0x2d	; 45
 392:	8e 7f       	andi	r24, 0xFE	; 254
 394:	8d bd       	out	0x2d, r24	; 45
			SPCR |= (1<<SPR0)|(1<<SPR1);
 396:	8c b5       	in	r24, 0x2c	; 44
 398:	83 60       	ori	r24, 0x03	; 3
 39a:	8c bd       	out	0x2c, r24	; 44
		}
		
	}
	
	//Habilitar el modo SPI
	SPCR |= (1<<SPE);
 39c:	8c b5       	in	r24, 0x2c	; 44
 39e:	80 64       	ori	r24, 0x40	; 64
 3a0:	8c bd       	out	0x2c, r24	; 44
 3a2:	08 95       	ret

000003a4 <SPI_write>:
}

//Función para cargar datos al bus y enviarlas al esclavo.
void SPI_write(uint8_t data_bus){
	SPDR = data_bus;
 3a4:	8e bd       	out	0x2e, r24	; 46
 3a6:	08 95       	ret

000003a8 <write>:

	while (str[len] != '\0')
	len++;

	return len;
}
 3a8:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 3ac:	95 ff       	sbrs	r25, 5
 3ae:	fc cf       	rjmp	.-8      	; 0x3a8 <write>
 3b0:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 3b4:	08 95       	ret

000003b6 <writeString>:
 3b6:	0f 93       	push	r16
 3b8:	1f 93       	push	r17
 3ba:	cf 93       	push	r28
 3bc:	8c 01       	movw	r16, r24
 3be:	c0 e0       	ldi	r28, 0x00	; 0
 3c0:	03 c0       	rjmp	.+6      	; 0x3c8 <writeString+0x12>
 3c2:	0e 94 d4 01 	call	0x3a8	; 0x3a8 <write>
 3c6:	cf 5f       	subi	r28, 0xFF	; 255
 3c8:	f8 01       	movw	r30, r16
 3ca:	ec 0f       	add	r30, r28
 3cc:	f1 1d       	adc	r31, r1
 3ce:	80 81       	ld	r24, Z
 3d0:	81 11       	cpse	r24, r1
 3d2:	f7 cf       	rjmp	.-18     	; 0x3c2 <writeString+0xc>
 3d4:	cf 91       	pop	r28
 3d6:	1f 91       	pop	r17
 3d8:	0f 91       	pop	r16
 3da:	08 95       	ret

000003dc <UART_sendUint8>:
 3dc:	1f 93       	push	r17
 3de:	cf 93       	push	r28
 3e0:	df 93       	push	r29
 3e2:	00 d0       	rcall	.+0      	; 0x3e4 <UART_sendUint8+0x8>
 3e4:	00 d0       	rcall	.+0      	; 0x3e6 <UART_sendUint8+0xa>
 3e6:	cd b7       	in	r28, 0x3d	; 61
 3e8:	de b7       	in	r29, 0x3e	; 62
 3ea:	81 11       	cpse	r24, r1
 3ec:	1d c0       	rjmp	.+58     	; 0x428 <__EEPROM_REGION_LENGTH__+0x28>
 3ee:	80 e3       	ldi	r24, 0x30	; 48
 3f0:	0e 94 d4 01 	call	0x3a8	; 0x3a8 <write>
 3f4:	29 c0       	rjmp	.+82     	; 0x448 <__EEPROM_REGION_LENGTH__+0x48>
 3f6:	e1 e0       	ldi	r30, 0x01	; 1
 3f8:	f0 e0       	ldi	r31, 0x00	; 0
 3fa:	ec 0f       	add	r30, r28
 3fc:	fd 1f       	adc	r31, r29
 3fe:	e1 0f       	add	r30, r17
 400:	f1 1d       	adc	r31, r1
 402:	9d ec       	ldi	r25, 0xCD	; 205
 404:	89 9f       	mul	r24, r25
 406:	91 2d       	mov	r25, r1
 408:	11 24       	eor	r1, r1
 40a:	96 95       	lsr	r25
 40c:	96 95       	lsr	r25
 40e:	96 95       	lsr	r25
 410:	39 2f       	mov	r19, r25
 412:	33 0f       	add	r19, r19
 414:	23 2f       	mov	r18, r19
 416:	22 0f       	add	r18, r18
 418:	22 0f       	add	r18, r18
 41a:	23 0f       	add	r18, r19
 41c:	82 1b       	sub	r24, r18
 41e:	80 5d       	subi	r24, 0xD0	; 208
 420:	80 83       	st	Z, r24
 422:	89 2f       	mov	r24, r25
 424:	1f 5f       	subi	r17, 0xFF	; 255
 426:	01 c0       	rjmp	.+2      	; 0x42a <__EEPROM_REGION_LENGTH__+0x2a>
 428:	10 e0       	ldi	r17, 0x00	; 0
 42a:	81 11       	cpse	r24, r1
 42c:	e4 cf       	rjmp	.-56     	; 0x3f6 <UART_sendUint8+0x1a>
 42e:	0a c0       	rjmp	.+20     	; 0x444 <__EEPROM_REGION_LENGTH__+0x44>
 430:	11 50       	subi	r17, 0x01	; 1
 432:	e1 e0       	ldi	r30, 0x01	; 1
 434:	f0 e0       	ldi	r31, 0x00	; 0
 436:	ec 0f       	add	r30, r28
 438:	fd 1f       	adc	r31, r29
 43a:	e1 0f       	add	r30, r17
 43c:	f1 1d       	adc	r31, r1
 43e:	80 81       	ld	r24, Z
 440:	0e 94 d4 01 	call	0x3a8	; 0x3a8 <write>
 444:	11 11       	cpse	r17, r1
 446:	f4 cf       	rjmp	.-24     	; 0x430 <__EEPROM_REGION_LENGTH__+0x30>
 448:	0f 90       	pop	r0
 44a:	0f 90       	pop	r0
 44c:	0f 90       	pop	r0
 44e:	0f 90       	pop	r0
 450:	df 91       	pop	r29
 452:	cf 91       	pop	r28
 454:	1f 91       	pop	r17
 456:	08 95       	ret

00000458 <initUART_9600>:
 458:	8a b1       	in	r24, 0x0a	; 10
 45a:	82 60       	ori	r24, 0x02	; 2
 45c:	8a b9       	out	0x0a, r24	; 10
 45e:	8a b1       	in	r24, 0x0a	; 10
 460:	8e 7f       	andi	r24, 0xFE	; 254
 462:	8a b9       	out	0x0a, r24	; 10
 464:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 468:	e1 ec       	ldi	r30, 0xC1	; 193
 46a:	f0 e0       	ldi	r31, 0x00	; 0
 46c:	10 82       	st	Z, r1
 46e:	80 81       	ld	r24, Z
 470:	88 69       	ori	r24, 0x98	; 152
 472:	80 83       	st	Z, r24
 474:	e2 ec       	ldi	r30, 0xC2	; 194
 476:	f0 e0       	ldi	r31, 0x00	; 0
 478:	10 82       	st	Z, r1
 47a:	80 81       	ld	r24, Z
 47c:	86 60       	ori	r24, 0x06	; 6
 47e:	80 83       	st	Z, r24
 480:	87 e6       	ldi	r24, 0x67	; 103
 482:	90 e0       	ldi	r25, 0x00	; 0
 484:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 488:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 48c:	08 95       	ret

0000048e <str_to_uint8>:

uint8_t str_to_uint8(char *str,  uint8_t *result)
{
 48e:	fc 01       	movw	r30, r24
	uint16_t valor = 0;
	
	//Validar primer digito
	if (str[0] < '0' || str[0] > '2')
 490:	20 81       	ld	r18, Z
 492:	80 ed       	ldi	r24, 0xD0	; 208
 494:	82 0f       	add	r24, r18
 496:	83 30       	cpi	r24, 0x03	; 3
 498:	90 f5       	brcc	.+100    	; 0x4fe <str_to_uint8+0x70>
	return 0;

	// 2? Validar segundo y tercer dígito
	if (str[1] < '0' || str[1] > '9')
 49a:	91 81       	ldd	r25, Z+1	; 0x01
 49c:	80 ed       	ldi	r24, 0xD0	; 208
 49e:	89 0f       	add	r24, r25
 4a0:	8a 30       	cpi	r24, 0x0A	; 10
 4a2:	78 f5       	brcc	.+94     	; 0x502 <str_to_uint8+0x74>
	return 0;

	if (str[2] < '0' || str[2] > '9')
 4a4:	e2 81       	ldd	r30, Z+2	; 0x02
 4a6:	80 ed       	ldi	r24, 0xD0	; 208
 4a8:	8e 0f       	add	r24, r30
 4aa:	8a 30       	cpi	r24, 0x0A	; 10
 4ac:	60 f5       	brcc	.+88     	; 0x506 <str_to_uint8+0x78>
	return 0;

	// 3? Si el primer dígito es '2', limitar a 255
	if (str[0] == '2') {
 4ae:	22 33       	cpi	r18, 0x32	; 50
 4b0:	31 f4       	brne	.+12     	; 0x4be <str_to_uint8+0x30>
		if (str[1] > '5')
 4b2:	96 33       	cpi	r25, 0x36	; 54
 4b4:	50 f5       	brcc	.+84     	; 0x50a <str_to_uint8+0x7c>
		return 0;
		if (str[1] == '5' && str[2] > '5')
 4b6:	95 33       	cpi	r25, 0x35	; 53
 4b8:	11 f4       	brne	.+4      	; 0x4be <str_to_uint8+0x30>
 4ba:	e6 33       	cpi	r30, 0x36	; 54
 4bc:	40 f5       	brcc	.+80     	; 0x50e <str_to_uint8+0x80>
		return 0;
	}
	
	
	valor  = (str[0] - '0') * 100;
 4be:	30 e0       	ldi	r19, 0x00	; 0
 4c0:	20 53       	subi	r18, 0x30	; 48
 4c2:	31 09       	sbc	r19, r1
 4c4:	84 e6       	ldi	r24, 0x64	; 100
 4c6:	82 9f       	mul	r24, r18
 4c8:	a0 01       	movw	r20, r0
 4ca:	83 9f       	mul	r24, r19
 4cc:	50 0d       	add	r21, r0
 4ce:	11 24       	eor	r1, r1
	valor += (str[1] - '0') * 10;
 4d0:	89 2f       	mov	r24, r25
 4d2:	90 e0       	ldi	r25, 0x00	; 0
 4d4:	c0 97       	sbiw	r24, 0x30	; 48
 4d6:	9c 01       	movw	r18, r24
 4d8:	22 0f       	add	r18, r18
 4da:	33 1f       	adc	r19, r19
 4dc:	88 0f       	add	r24, r24
 4de:	99 1f       	adc	r25, r25
 4e0:	88 0f       	add	r24, r24
 4e2:	99 1f       	adc	r25, r25
 4e4:	88 0f       	add	r24, r24
 4e6:	99 1f       	adc	r25, r25
 4e8:	82 0f       	add	r24, r18
 4ea:	93 1f       	adc	r25, r19
 4ec:	84 0f       	add	r24, r20
 4ee:	95 1f       	adc	r25, r21
	valor += (str[2] - '0');
 4f0:	8e 0f       	add	r24, r30
 4f2:	91 1d       	adc	r25, r1
 4f4:	c0 97       	sbiw	r24, 0x30	; 48

	*result = (uint8_t)valor;
 4f6:	fb 01       	movw	r30, r22
 4f8:	80 83       	st	Z, r24
	return 1;
 4fa:	81 e0       	ldi	r24, 0x01	; 1
 4fc:	08 95       	ret
{
	uint16_t valor = 0;
	
	//Validar primer digito
	if (str[0] < '0' || str[0] > '2')
	return 0;
 4fe:	80 e0       	ldi	r24, 0x00	; 0
 500:	08 95       	ret

	// 2? Validar segundo y tercer dígito
	if (str[1] < '0' || str[1] > '9')
	return 0;
 502:	80 e0       	ldi	r24, 0x00	; 0
 504:	08 95       	ret

	if (str[2] < '0' || str[2] > '9')
	return 0;
 506:	80 e0       	ldi	r24, 0x00	; 0
 508:	08 95       	ret

	// 3? Si el primer dígito es '2', limitar a 255
	if (str[0] == '2') {
		if (str[1] > '5')
		return 0;
 50a:	80 e0       	ldi	r24, 0x00	; 0
 50c:	08 95       	ret
		if (str[1] == '5' && str[2] > '5')
		return 0;
 50e:	80 e0       	ldi	r24, 0x00	; 0
	valor += (str[1] - '0') * 10;
	valor += (str[2] - '0');

	*result = (uint8_t)valor;
	return 1;
}
 510:	08 95       	ret

00000512 <__tablejump2__>:
 512:	ee 0f       	add	r30, r30
 514:	ff 1f       	adc	r31, r31
 516:	05 90       	lpm	r0, Z+
 518:	f4 91       	lpm	r31, Z
 51a:	e0 2d       	mov	r30, r0
 51c:	09 94       	ijmp

0000051e <_exit>:
 51e:	f8 94       	cli

00000520 <__stop_program>:
 520:	ff cf       	rjmp	.-2      	; 0x520 <__stop_program>
