TimeQuest Timing Analyzer report for image
Sun Oct 25 10:48:01 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'fin'
 13. Slow 1200mV 85C Model Setup: 'LCD_DRV:u3|up_mdu5:u0|fout'
 14. Slow 1200mV 85C Model Setup: 'FD[22]'
 15. Slow 1200mV 85C Model Setup: 'uart:u7|countE1'
 16. Slow 1200mV 85C Model Setup: 'uart:u7|uck1'
 17. Slow 1200mV 85C Model Setup: 'uart:u7|uck2'
 18. Slow 1200mV 85C Model Hold: 'uart:u7|uck1'
 19. Slow 1200mV 85C Model Hold: 'fin'
 20. Slow 1200mV 85C Model Hold: 'uart:u7|uck2'
 21. Slow 1200mV 85C Model Hold: 'LCD_DRV:u3|up_mdu5:u0|fout'
 22. Slow 1200mV 85C Model Hold: 'uart:u7|countE1'
 23. Slow 1200mV 85C Model Hold: 'FD[22]'
 24. Slow 1200mV 85C Model Recovery: 'uart:u7|FD[24]'
 25. Slow 1200mV 85C Model Recovery: 'uart:u7|uck2'
 26. Slow 1200mV 85C Model Recovery: 'uart:u7|uck1'
 27. Slow 1200mV 85C Model Removal: 'uart:u7|uck1'
 28. Slow 1200mV 85C Model Removal: 'uart:u7|uck2'
 29. Slow 1200mV 85C Model Removal: 'uart:u7|FD[24]'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'fin'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u7|countE1'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[22]'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'LCD_DRV:u3|up_mdu5:u0|fout'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u7|uck1'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u7|uck2'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u7|FD[24]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 85C Model Metastability Report
 42. Slow 1200mV 0C Model Fmax Summary
 43. Slow 1200mV 0C Model Setup Summary
 44. Slow 1200mV 0C Model Hold Summary
 45. Slow 1200mV 0C Model Recovery Summary
 46. Slow 1200mV 0C Model Removal Summary
 47. Slow 1200mV 0C Model Minimum Pulse Width Summary
 48. Slow 1200mV 0C Model Setup: 'fin'
 49. Slow 1200mV 0C Model Setup: 'LCD_DRV:u3|up_mdu5:u0|fout'
 50. Slow 1200mV 0C Model Setup: 'FD[22]'
 51. Slow 1200mV 0C Model Setup: 'uart:u7|countE1'
 52. Slow 1200mV 0C Model Setup: 'uart:u7|uck1'
 53. Slow 1200mV 0C Model Setup: 'uart:u7|uck2'
 54. Slow 1200mV 0C Model Hold: 'fin'
 55. Slow 1200mV 0C Model Hold: 'uart:u7|uck1'
 56. Slow 1200mV 0C Model Hold: 'uart:u7|uck2'
 57. Slow 1200mV 0C Model Hold: 'LCD_DRV:u3|up_mdu5:u0|fout'
 58. Slow 1200mV 0C Model Hold: 'uart:u7|countE1'
 59. Slow 1200mV 0C Model Hold: 'FD[22]'
 60. Slow 1200mV 0C Model Recovery: 'uart:u7|FD[24]'
 61. Slow 1200mV 0C Model Recovery: 'uart:u7|uck2'
 62. Slow 1200mV 0C Model Recovery: 'uart:u7|uck1'
 63. Slow 1200mV 0C Model Removal: 'uart:u7|uck1'
 64. Slow 1200mV 0C Model Removal: 'uart:u7|uck2'
 65. Slow 1200mV 0C Model Removal: 'uart:u7|FD[24]'
 66. Slow 1200mV 0C Model Minimum Pulse Width: 'fin'
 67. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u7|countE1'
 68. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[22]'
 69. Slow 1200mV 0C Model Minimum Pulse Width: 'LCD_DRV:u3|up_mdu5:u0|fout'
 70. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u7|uck1'
 71. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u7|uck2'
 72. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u7|FD[24]'
 73. Setup Times
 74. Hold Times
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Slow 1200mV 0C Model Metastability Report
 78. Fast 1200mV 0C Model Setup Summary
 79. Fast 1200mV 0C Model Hold Summary
 80. Fast 1200mV 0C Model Recovery Summary
 81. Fast 1200mV 0C Model Removal Summary
 82. Fast 1200mV 0C Model Minimum Pulse Width Summary
 83. Fast 1200mV 0C Model Setup: 'fin'
 84. Fast 1200mV 0C Model Setup: 'LCD_DRV:u3|up_mdu5:u0|fout'
 85. Fast 1200mV 0C Model Setup: 'uart:u7|countE1'
 86. Fast 1200mV 0C Model Setup: 'FD[22]'
 87. Fast 1200mV 0C Model Setup: 'uart:u7|uck1'
 88. Fast 1200mV 0C Model Setup: 'uart:u7|uck2'
 89. Fast 1200mV 0C Model Hold: 'uart:u7|uck1'
 90. Fast 1200mV 0C Model Hold: 'uart:u7|uck2'
 91. Fast 1200mV 0C Model Hold: 'fin'
 92. Fast 1200mV 0C Model Hold: 'LCD_DRV:u3|up_mdu5:u0|fout'
 93. Fast 1200mV 0C Model Hold: 'uart:u7|countE1'
 94. Fast 1200mV 0C Model Hold: 'FD[22]'
 95. Fast 1200mV 0C Model Recovery: 'uart:u7|FD[24]'
 96. Fast 1200mV 0C Model Recovery: 'uart:u7|uck2'
 97. Fast 1200mV 0C Model Recovery: 'uart:u7|uck1'
 98. Fast 1200mV 0C Model Removal: 'uart:u7|uck1'
 99. Fast 1200mV 0C Model Removal: 'uart:u7|uck2'
100. Fast 1200mV 0C Model Removal: 'uart:u7|FD[24]'
101. Fast 1200mV 0C Model Minimum Pulse Width: 'fin'
102. Fast 1200mV 0C Model Minimum Pulse Width: 'LCD_DRV:u3|up_mdu5:u0|fout'
103. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u7|countE1'
104. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[22]'
105. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u7|uck1'
106. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u7|uck2'
107. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u7|FD[24]'
108. Setup Times
109. Hold Times
110. Clock to Output Times
111. Minimum Clock to Output Times
112. Fast 1200mV 0C Model Metastability Report
113. Multicorner Timing Analysis Summary
114. Setup Times
115. Hold Times
116. Clock to Output Times
117. Minimum Clock to Output Times
118. Board Trace Model Assignments
119. Input Transition Times
120. Slow Corner Signal Integrity Metrics
121. Fast Corner Signal Integrity Metrics
122. Setup Transfers
123. Hold Transfers
124. Recovery Transfers
125. Removal Transfers
126. Report TCCS
127. Report RSKM
128. Unconstrained Paths
129. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; image                                                             ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16Q240C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; FD[22]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[22] }                     ;
; fin                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fin }                        ;
; LCD_DRV:u3|up_mdu5:u0|fout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCD_DRV:u3|up_mdu5:u0|fout } ;
; uart:u7|countE1            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u7|countE1 }            ;
; uart:u7|FD[24]             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u7|FD[24] }             ;
; uart:u7|uck1               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u7|uck1 }               ;
; uart:u7|uck2               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u7|uck2 }               ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 63.73 MHz  ; 63.73 MHz       ; fin                        ;                                                ;
; 164.2 MHz  ; 164.2 MHz       ; LCD_DRV:u3|up_mdu5:u0|fout ;                                                ;
; 226.81 MHz ; 226.81 MHz      ; FD[22]                     ;                                                ;
; 254.71 MHz ; 238.04 MHz      ; uart:u7|countE1            ; limit due to minimum period restriction (tmin) ;
; 422.65 MHz ; 402.09 MHz      ; uart:u7|uck1               ; limit due to minimum period restriction (tmin) ;
; 565.93 MHz ; 402.09 MHz      ; uart:u7|uck2               ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; fin                        ; -14.692 ; -1336.503     ;
; LCD_DRV:u3|up_mdu5:u0|fout ; -6.031  ; -371.271      ;
; FD[22]                     ; -3.409  ; -30.617       ;
; uart:u7|countE1            ; -2.926  ; -58.343       ;
; uart:u7|uck1               ; -1.366  ; -12.342       ;
; uart:u7|uck2               ; -0.767  ; -2.792        ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; uart:u7|uck1               ; -0.213 ; -0.856        ;
; fin                        ; -0.075 ; -0.075        ;
; uart:u7|uck2               ; 0.008  ; 0.000         ;
; LCD_DRV:u3|up_mdu5:u0|fout ; 0.454  ; 0.000         ;
; uart:u7|countE1            ; 0.468  ; 0.000         ;
; FD[22]                     ; 0.886  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; uart:u7|FD[24] ; -3.864 ; -3.864        ;
; uart:u7|uck2   ; -1.379 ; -5.516        ;
; uart:u7|uck1   ; 0.106  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 85C Model Removal Summary   ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; uart:u7|uck1   ; -0.184 ; -0.736        ;
; uart:u7|uck2   ; 1.556  ; 0.000         ;
; uart:u7|FD[24] ; 3.960  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; fin                        ; -3.201 ; -465.444      ;
; uart:u7|countE1            ; -3.201 ; -37.856       ;
; FD[22]                     ; -3.201 ; -21.045       ;
; LCD_DRV:u3|up_mdu5:u0|fout ; -1.487 ; -135.317      ;
; uart:u7|uck1               ; -1.487 ; -17.844       ;
; uart:u7|uck2               ; -1.487 ; -7.435        ;
; uart:u7|FD[24]             ; -1.487 ; -1.487        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fin'                                                                                          ;
+---------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -14.692 ; uart:u7|\baud:i2[2]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.080     ; 15.613     ;
; -14.641 ; uart:u7|\baud:i2[1]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.079     ; 15.563     ;
; -14.592 ; uart:u7|\baud:i2[0]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.080     ; 15.513     ;
; -14.590 ; uart:u7|\baud:i2[5]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.080     ; 15.511     ;
; -14.485 ; uart:u7|\baud:i2[3]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.079     ; 15.407     ;
; -14.424 ; uart:u7|\baud:i2[7]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.079     ; 15.346     ;
; -14.387 ; uart:u7|\baud:i1[0]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.087     ; 15.301     ;
; -14.332 ; uart:u7|\baud:i2[4]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.079     ; 15.254     ;
; -14.225 ; uart:u7|\baud:i1[1]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.087     ; 15.139     ;
; -14.216 ; uart:u7|\baud:i2[6]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.079     ; 15.138     ;
; -14.083 ; uart:u7|\baud:i2[9]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.079     ; 15.005     ;
; -14.082 ; uart:u7|\baud:i2[8]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.079     ; 15.004     ;
; -14.034 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.080     ; 14.955     ;
; -14.028 ; uart:u7|\baud:i1[4]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.080     ; 14.949     ;
; -13.998 ; uart:u7|\baud:i1[3]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.080     ; 14.919     ;
; -13.983 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.079     ; 14.905     ;
; -13.954 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.088     ; 14.867     ;
; -13.954 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.088     ; 14.867     ;
; -13.953 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.088     ; 14.866     ;
; -13.951 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.082     ; 14.870     ;
; -13.951 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.082     ; 14.870     ;
; -13.939 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.859     ;
; -13.938 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.858     ;
; -13.937 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.857     ;
; -13.937 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.857     ;
; -13.934 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.080     ; 14.855     ;
; -13.932 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.080     ; 14.853     ;
; -13.906 ; uart:u7|\baud:i1[2]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.080     ; 14.827     ;
; -13.900 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.820     ;
; -13.900 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.820     ;
; -13.888 ; uart:u7|\baud:i1[6]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.080     ; 14.809     ;
; -13.851 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.082     ; 14.770     ;
; -13.851 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.082     ; 14.770     ;
; -13.849 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.082     ; 14.768     ;
; -13.849 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.082     ; 14.768     ;
; -13.846 ; uart:u7|\baud:i1[5]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.080     ; 14.767     ;
; -13.827 ; uart:u7|\baud:i2[3]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.079     ; 14.749     ;
; -13.793 ; uart:u7|\baud:i2[10] ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.574     ; 14.220     ;
; -13.792 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.088     ; 14.705     ;
; -13.792 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.088     ; 14.705     ;
; -13.791 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.088     ; 14.704     ;
; -13.780 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[24] ; fin          ; fin         ; 1.000        ; -0.087     ; 14.694     ;
; -13.779 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[7]  ; fin          ; fin         ; 1.000        ; -0.087     ; 14.693     ;
; -13.778 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[5]  ; fin          ; fin         ; 1.000        ; -0.087     ; 14.692     ;
; -13.777 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[25] ; fin          ; fin         ; 1.000        ; -0.087     ; 14.691     ;
; -13.777 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.697     ;
; -13.776 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[4]  ; fin          ; fin         ; 1.000        ; -0.087     ; 14.690     ;
; -13.776 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.696     ;
; -13.775 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.695     ;
; -13.775 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.695     ;
; -13.772 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[3]  ; fin          ; fin         ; 1.000        ; -0.087     ; 14.686     ;
; -13.772 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[6]  ; fin          ; fin         ; 1.000        ; -0.087     ; 14.686     ;
; -13.766 ; uart:u7|\baud:i2[7]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.079     ; 14.688     ;
; -13.744 ; uart:u7|\baud:i2[3]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.664     ;
; -13.744 ; uart:u7|\baud:i2[3]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.664     ;
; -13.736 ; uart:u7|\baud:i1[7]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.080     ; 14.657     ;
; -13.732 ; uart:u7|\baud:i1[8]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.087     ; 14.646     ;
; -13.691 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.611     ;
; -13.683 ; uart:u7|\baud:i2[7]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.603     ;
; -13.683 ; uart:u7|\baud:i2[7]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.603     ;
; -13.674 ; uart:u7|\baud:i2[4]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.079     ; 14.596     ;
; -13.640 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.080     ; 14.561     ;
; -13.618 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[24] ; fin          ; fin         ; 1.000        ; -0.087     ; 14.532     ;
; -13.617 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[7]  ; fin          ; fin         ; 1.000        ; -0.087     ; 14.531     ;
; -13.616 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[5]  ; fin          ; fin         ; 1.000        ; -0.087     ; 14.530     ;
; -13.615 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[25] ; fin          ; fin         ; 1.000        ; -0.087     ; 14.529     ;
; -13.614 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.507     ;
; -13.614 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[4]  ; fin          ; fin         ; 1.000        ; -0.087     ; 14.528     ;
; -13.613 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.506     ;
; -13.612 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.505     ;
; -13.612 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.505     ;
; -13.610 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[3]  ; fin          ; fin         ; 1.000        ; -0.087     ; 14.524     ;
; -13.610 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[6]  ; fin          ; fin         ; 1.000        ; -0.087     ; 14.524     ;
; -13.595 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.515     ;
; -13.595 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.515     ;
; -13.594 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.514     ;
; -13.591 ; uart:u7|\baud:i2[4]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.511     ;
; -13.591 ; uart:u7|\baud:i2[4]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.511     ;
; -13.591 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.511     ;
; -13.590 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[16] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.510     ;
; -13.590 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[13] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.510     ;
; -13.589 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.509     ;
; -13.584 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.477     ;
; -13.583 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.476     ;
; -13.582 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.475     ;
; -13.582 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.475     ;
; -13.565 ; uart:u7|\baud:i1[18] ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.087     ; 14.479     ;
; -13.565 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.485     ;
; -13.565 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.485     ;
; -13.564 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.484     ;
; -13.558 ; uart:u7|\baud:i2[6]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.079     ; 14.480     ;
; -13.539 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[16] ; fin          ; fin         ; 1.000        ; -0.080     ; 14.460     ;
; -13.539 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[13] ; fin          ; fin         ; 1.000        ; -0.080     ; 14.460     ;
; -13.492 ; uart:u7|\baud:i1[2]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.385     ;
; -13.491 ; uart:u7|\baud:i1[2]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.384     ;
; -13.490 ; uart:u7|\baud:i1[2]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.383     ;
; -13.490 ; uart:u7|\baud:i1[2]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.108     ; 14.383     ;
; -13.490 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[16] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.410     ;
; -13.490 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[13] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.410     ;
; -13.488 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[16] ; fin          ; fin         ; 1.000        ; -0.081     ; 14.408     ;
+---------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCD_DRV:u3|up_mdu5:u0|fout'                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -6.031 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_we_reg ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.676     ; 6.346      ;
; -5.884 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_we_reg  ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.687     ; 6.188      ;
; -5.859 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_we_reg  ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.700     ; 6.150      ;
; -5.838 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_we_reg  ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.690     ; 6.139      ;
; -5.825 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_we_reg ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.675     ; 6.141      ;
; -5.804 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_we_reg  ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.689     ; 6.106      ;
; -5.786 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_we_reg ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.676     ; 6.101      ;
; -5.778 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_we_reg ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.691     ; 6.078      ;
; -5.746 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_we_reg ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.688     ; 6.049      ;
; -5.699 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_we_reg ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.687     ; 6.003      ;
; -5.656 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_we_reg ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.687     ; 5.960      ;
; -5.654 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_we_reg  ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.688     ; 5.957      ;
; -5.639 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_we_reg ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.685     ; 5.945      ;
; -5.637 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_we_reg ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.676     ; 5.952      ;
; -5.577 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_we_reg ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.688     ; 5.880      ;
; -5.499 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.701     ; 5.789      ;
; -5.454 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_we_reg  ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.690     ; 5.755      ;
; -5.394 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_we_reg  ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.697     ; 5.688      ;
; -5.353 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_we_reg  ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.701     ; 5.643      ;
; -5.331 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_we_reg  ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.689     ; 5.633      ;
; -5.266 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_we_reg  ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.689     ; 5.568      ;
; -5.233 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_we_reg ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.691     ; 5.533      ;
; -5.090 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.110     ; 5.981      ;
; -5.065 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.100     ; 5.966      ;
; -5.065 ; LCD_DRV:u3|address[9]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.100     ; 5.966      ;
; -5.037 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_we_reg ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.683     ; 5.345      ;
; -4.977 ; LCD_DRV:u3|address[6]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.100     ; 5.878      ;
; -4.972 ; LCD_DRV:u3|address[12]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.110     ; 5.863      ;
; -4.920 ; LCD_DRV:u3|address[1]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.100     ; 5.821      ;
; -4.920 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.078     ; 5.843      ;
; -4.891 ; LCD_DRV:u3|address[13]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.100     ; 5.792      ;
; -4.851 ; LCD_DRV:u3|address[14]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.110     ; 5.742      ;
; -4.837 ; LCD_DRV:u3|address[11]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.100     ; 5.738      ;
; -4.811 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_we_reg ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.690     ; 5.112      ;
; -4.807 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.081     ; 5.727      ;
; -4.794 ; LCD_DRV:u3|delay_1[8]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.081     ; 5.714      ;
; -4.787 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.086     ; 5.702      ;
; -4.778 ; LCD_DRV:u3|address[9]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.086     ; 5.693      ;
; -4.763 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.685      ;
; -4.742 ; LCD_DRV:u3|address[3]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.100     ; 5.643      ;
; -4.735 ; LCD_DRV:u3|delay_1[12]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.082     ; 5.654      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[0]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[1]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[2]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[3]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[4]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[6]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[7]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[8]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[9]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[10] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[11] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.720 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[5]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.642      ;
; -4.692 ; LCD_DRV:u3|address[10]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.100     ; 5.593      ;
; -4.682 ; LCD_DRV:u3|address[15]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.100     ; 5.583      ;
; -4.682 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.078     ; 5.605      ;
; -4.675 ; LCD_DRV:u3|address[12]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.597      ;
; -4.670 ; LCD_DRV:u3|address[1]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.086     ; 5.585      ;
; -4.665 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.120     ; 5.546      ;
; -4.652 ; LCD_DRV:u3|address[6]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.086     ; 5.567      ;
; -4.641 ; LCD_DRV:u3|address[13]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.086     ; 5.556      ;
; -4.640 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.110     ; 5.531      ;
; -4.640 ; LCD_DRV:u3|address[9]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.110     ; 5.531      ;
; -4.623 ; LCD_DRV:u3|delay_1[7]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.081     ; 5.543      ;
; -4.612 ; LCD_DRV:u3|delay_1[22]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.082     ; 5.531      ;
; -4.579 ; LCD_DRV:u3|delay_1[8]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.078     ; 5.502      ;
; -4.576 ; LCD_DRV:u3|address[11]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.086     ; 5.491      ;
; -4.564 ; LCD_DRV:u3|address[0]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.099     ; 5.466      ;
; -4.558 ; LCD_DRV:u3|delay_1[3]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.078     ; 5.481      ;
; -4.552 ; LCD_DRV:u3|address[6]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.110     ; 5.443      ;
; -4.547 ; LCD_DRV:u3|address[12]                                                                               ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.120     ; 5.428      ;
; -4.545 ; LCD_DRV:u3|delay_1[11]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.081     ; 5.465      ;
; -4.543 ; LCD_DRV:u3|delay_1[12]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.465      ;
; -4.527 ; LCD_DRV:u3|delay_1[10]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.078     ; 5.450      ;
; -4.510 ; LCD_DRV:u3|delay_1[6]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.078     ; 5.433      ;
; -4.508 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[2] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.094     ; 5.415      ;
; -4.508 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[3] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.094     ; 5.415      ;
; -4.508 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[6] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.094     ; 5.415      ;
; -4.508 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[1] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.094     ; 5.415      ;
; -4.508 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[4] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.094     ; 5.415      ;
; -4.505 ; LCD_DRV:u3|bit_cnt[0]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.107     ; 5.399      ;
; -4.504 ; LCD_DRV:u3|bit_cnt[2]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.426      ;
; -4.498 ; LCD_DRV:u3|address[12]                                                                               ; LCD_DRV:u3|fsm_back[1] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.106     ; 5.393      ;
; -4.498 ; LCD_DRV:u3|address[12]                                                                               ; LCD_DRV:u3|fsm_back[0] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.106     ; 5.393      ;
; -4.493 ; LCD_DRV:u3|delay_1[6]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.081     ; 5.413      ;
; -4.492 ; LCD_DRV:u3|address[1]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.110     ; 5.383      ;
; -4.492 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[5]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.110     ; 5.383      ;
; -4.491 ; LCD_DRV:u3|address[2]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.080     ; 5.412      ;
; -4.490 ; LCD_DRV:u3|address[3]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.086     ; 5.405      ;
; -4.485 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm_back[1] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.407      ;
; -4.485 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm_back[0] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.407      ;
; -4.482 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[0]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.404      ;
; -4.482 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[1]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.404      ;
; -4.482 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[2]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.404      ;
; -4.482 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[3]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.404      ;
; -4.482 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[4]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.404      ;
; -4.482 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[6]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.404      ;
; -4.482 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[7]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.404      ;
; -4.482 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[8]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.404      ;
; -4.482 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[9]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.079     ; 5.404      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[22]'                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.409 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[10]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.075      ; 4.485      ;
; -3.375 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[9]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 1.000        ; 0.075      ; 4.451      ;
; -3.245 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[11]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.075      ; 4.321      ;
; -3.245 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[13]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.075      ; 4.321      ;
; -3.214 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[15]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.075      ; 4.290      ;
; -3.213 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[8]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 1.000        ; 0.075      ; 4.289      ;
; -3.213 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[12]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.075      ; 4.289      ;
; -3.213 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[14]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.075      ; 4.289      ;
; -1.153 ; \display:i[2]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.245      ; 2.446      ;
; -1.142 ; \display:i[1]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.245      ; 2.435      ;
; -0.956 ; \display:i[3]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.245      ; 2.249      ;
; -0.929 ; \display:i[2]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.853      ;
; -0.918 ; \display:i[1]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.842      ;
; -0.816 ; \display:i[2]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.740      ;
; -0.805 ; \display:i[1]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.729      ;
; -0.787 ; \display:i[2]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.711      ;
; -0.787 ; \display:i[3]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.711      ;
; -0.775 ; \display:i[1]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.699      ;
; -0.769 ; \display:i[1]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.693      ;
; -0.750 ; \display:i[0]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.245      ; 2.043      ;
; -0.737 ; \display:i[2]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.661      ;
; -0.603 ; \display:i[0]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.527      ;
; -0.590 ; \display:i[3]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.514      ;
; -0.588 ; \display:i[3]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.512      ;
; -0.583 ; \display:i[3]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.507      ;
; -0.456 ; \display:i[0]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.380      ;
; -0.452 ; \display:i[0]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.376      ;
; -0.446 ; \display:i[0]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.077     ; 1.370      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:u7|countE1'                                                                                                                                                                  ;
+--------+------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.926 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.850      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.831 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.755      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.816 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.262      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.743 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.667      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.740 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.664      ;
; -2.682 ; uart:u7|inserial[1]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.075      ; 3.305      ;
; -2.682 ; uart:u7|inserial[1]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.081      ; 3.311      ;
; -2.682 ; uart:u7|inserial[1]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.075      ; 3.305      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.664 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 3.110      ;
; -2.641 ; uart:u7|inserial[2]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.075      ; 3.264      ;
; -2.641 ; uart:u7|inserial[2]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.081      ; 3.270      ;
; -2.641 ; uart:u7|inserial[2]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.075      ; 3.264      ;
; -2.629 ; uart:u7|inserial[0]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.075      ; 3.252      ;
; -2.629 ; uart:u7|inserial[0]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.081      ; 3.258      ;
; -2.629 ; uart:u7|inserial[0]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.075      ; 3.252      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.562 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.486      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.553 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.077     ; 3.477      ;
; -2.533 ; lcdControl:u2|addr[10] ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 2.979      ;
; -2.533 ; lcdControl:u2|addr[10] ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 2.979      ;
; -2.533 ; lcdControl:u2|addr[10] ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.555     ; 2.979      ;
+--------+------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:u7|uck1'                                                                                          ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; -1.366 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.288      ;
; -1.336 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.258      ;
; -1.320 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.242      ;
; -1.307 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.229      ;
; -1.275 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.197      ;
; -1.198 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.120      ;
; -1.198 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.120      ;
; -1.166 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.088      ;
; -1.152 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.074      ;
; -1.135 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.057      ;
; -1.122 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.044      ;
; -1.109 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.031      ;
; -1.086 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 2.008      ;
; -1.066 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.988      ;
; -1.062 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.984      ;
; -1.053 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.975      ;
; -1.053 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.975      ;
; -1.053 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.975      ;
; -1.051 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.973      ;
; -1.051 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.973      ;
; -1.009 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.931      ;
; -0.991 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.913      ;
; -0.986 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.908      ;
; -0.951 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.873      ;
; -0.945 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.867      ;
; -0.873 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.795      ;
; -0.868 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.790      ;
; -0.836 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.758      ;
; -0.820 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.742      ;
; -0.818 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.740      ;
; -0.595 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.517      ;
; -0.593 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.515      ;
; -0.577 ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.499      ;
; -0.574 ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.496      ;
; -0.573 ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.495      ;
; -0.572 ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.494      ;
; -0.557 ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.479      ;
; -0.540 ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.462      ;
; -0.488 ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.410      ;
; -0.477 ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.399      ;
; -0.193 ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.115      ;
; -0.191 ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.113      ;
; -0.084 ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 1.006      ;
; -0.071 ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.993      ;
; 0.064  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.858      ;
; 0.100  ; uart:u7|inserial[2]     ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:u7|inserial[5]     ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:u7|inserial[3]     ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:u7|inserial[6]     ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:u7|inserial[0]     ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:u7|inserial[4]     ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:u7|inserial[1]     ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.822      ;
; 0.100  ; uart:u7|inserial[7]     ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.079     ; 0.822      ;
; 0.194  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.834      ;
; 0.236  ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.792      ;
; 0.237  ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.791      ;
; 0.262  ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.766      ;
; 0.270  ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.758      ;
; 0.289  ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.739      ;
; 0.366  ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.662      ;
; 0.372  ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.656      ;
; 0.386  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 4.142      ;
; 0.415  ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 4.113      ;
; 0.432  ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 4.096      ;
; 0.478  ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 4.050      ;
; 0.480  ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 4.048      ;
; 0.538  ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 3.990      ;
; 0.589  ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 3.939      ;
; 0.616  ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 3.912      ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:u7|uck2'                                                                        ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node        ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; -0.767 ; uart:u7|ii2[2]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.689      ;
; -0.692 ; uart:u7|ii2[2]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.614      ;
; -0.626 ; uart:u7|ii2[1]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.548      ;
; -0.611 ; uart:u7|ii2[1]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.533      ;
; -0.562 ; uart:u7|ii2[3]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.484      ;
; -0.531 ; uart:u7|ii2[0]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.453      ;
; -0.514 ; uart:u7|ii2[0]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.436      ;
; -0.455 ; uart:u7|ii2[0]  ; uart:u7|ii2[0] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.377      ;
; -0.434 ; uart:u7|ii2[0]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.356      ;
; -0.347 ; uart:u7|ii2[0]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.269      ;
; -0.337 ; uart:u7|ii2[1]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 1.259      ;
; 0.064  ; uart:u7|ii2[3]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:u7|ii2[2]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; uart:u7|ii2[1]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 0.858      ;
; 0.070  ; uart:u7|countE2 ; uart:u7|ii2[2] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 2.335      ; 3.276      ;
; 0.073  ; uart:u7|countE2 ; uart:u7|ii2[1] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 2.335      ; 3.273      ;
; 0.100  ; uart:u7|TX      ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.079     ; 0.822      ;
; 0.219  ; uart:u7|countE2 ; uart:u7|TX     ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 2.335      ; 3.127      ;
; 0.221  ; uart:u7|countE2 ; uart:u7|ii2[0] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 2.335      ; 3.125      ;
; 0.307  ; uart:u7|countE2 ; uart:u7|ii2[3] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 2.335      ; 3.039      ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:u7|uck1'                                                                                           ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; -0.213 ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.716      ;
; -0.194 ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.735      ;
; -0.129 ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.800      ;
; -0.123 ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.806      ;
; -0.122 ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.807      ;
; -0.043 ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.886      ;
; -0.032 ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.897      ;
; 0.016  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.945      ;
; 0.018  ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.447      ;
; 0.055  ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.484      ;
; 0.098  ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.527      ;
; 0.120  ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.549      ;
; 0.121  ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.550      ;
; 0.147  ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.576      ;
; 0.153  ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.582      ;
; 0.189  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.618      ;
; 0.455  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; uart:u7|inserial[7]     ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; uart:u7|inserial[6]     ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; uart:u7|inserial[5]     ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; uart:u7|inserial[4]     ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; uart:u7|inserial[3]     ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; uart:u7|inserial[2]     ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; uart:u7|inserial[1]     ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; uart:u7|inserial[0]     ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.746      ;
; 0.467  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.758      ;
; 0.578  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.869      ;
; 0.595  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 0.886      ;
; 0.736  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.027      ;
; 0.736  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.027      ;
; 0.990  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.281      ;
; 1.014  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.305      ;
; 1.015  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.306      ;
; 1.026  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.317      ;
; 1.030  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.321      ;
; 1.050  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.341      ;
; 1.066  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.357      ;
; 1.068  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.359      ;
; 1.069  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.360      ;
; 1.075  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.366      ;
; 1.164  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.455      ;
; 1.243  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.534      ;
; 1.252  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.543      ;
; 1.280  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.571      ;
; 1.281  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.572      ;
; 1.323  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.614      ;
; 1.337  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.628      ;
; 1.367  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.658      ;
; 1.369  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.660      ;
; 1.369  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.660      ;
; 1.369  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.660      ;
; 1.370  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.661      ;
; 1.370  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.661      ;
; 1.414  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.705      ;
; 1.435  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.726      ;
; 1.447  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.738      ;
; 1.448  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.739      ;
; 1.492  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.783      ;
; 1.504  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.795      ;
; 1.549  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.840      ;
; 1.551  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.842      ;
; 1.570  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.861      ;
; 1.572  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.863      ;
; 1.572  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.863      ;
; 1.572  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.863      ;
; 1.573  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.864      ;
; 1.589  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.880      ;
; 1.648  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.939      ;
; 1.699  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 1.990      ;
; 1.764  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.079      ; 2.055      ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fin'                                                                                                                                                                                                       ;
+--------+-------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.075 ; LCD_DRV:u3|up_mdu5:u0|fout    ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 3.043      ; 3.471      ;
; 0.177  ; uart:u7|FD[24]                ; uart:u7|FD[24]                                                                                             ; uart:u7|FD[24]             ; fin         ; 0.000        ; 3.037      ; 3.707      ;
; 0.259  ; uart:u7|uck1                  ; uart:u7|uck1                                                                                               ; uart:u7|uck1               ; fin         ; 0.000        ; 3.064      ; 3.826      ;
; 0.292  ; FD[22]                        ; FD[22]                                                                                                     ; FD[22]                     ; fin         ; 0.000        ; 3.038      ; 3.833      ;
; 0.323  ; uart:u7|uck2                  ; uart:u7|uck2                                                                                               ; uart:u7|uck2               ; fin         ; 0.000        ; 3.050      ; 3.876      ;
; 0.394  ; FD[22]                        ; FD[22]                                                                                                     ; FD[22]                     ; fin         ; -0.500       ; 3.038      ; 3.435      ;
; 0.434  ; lcdControl:u2|fsm[2]          ; lcdControl:u2|fsm[2]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.100      ; 0.746      ;
; 0.438  ; LCD_DRV:u3|up_mdu5:u0|fout    ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; -0.500       ; 3.043      ; 3.484      ;
; 0.447  ; FD[0]                         ; FD[0]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.099      ; 0.758      ;
; 0.447  ; uart:u7|FD[24]                ; uart:u7|FD[24]                                                                                             ; uart:u7|FD[24]             ; fin         ; -0.500       ; 3.037      ; 3.477      ;
; 0.454  ; lcdControl:u2|fsm[4]          ; lcdControl:u2|fsm[4]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; lcdControl:u2|fsm[6]          ; lcdControl:u2|fsm[6]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; lcdControl:u2|fsm_back2[0]    ; lcdControl:u2|fsm_back2[0]                                                                                 ; fin                        ; fin         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; lcdControl:u2|fsm[5]          ; lcdControl:u2|fsm[5]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; lcdControl:u2|lcd_write       ; lcdControl:u2|lcd_write                                                                                    ; fin                        ; fin         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; lcdControl:u2|fsm[7]          ; lcdControl:u2|fsm[7]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; lcdControl:u2|delaytime[2]    ; lcdControl:u2|delaytime[2]                                                                                 ; fin                        ; fin         ; 0.000        ; 0.080      ; 0.746      ;
; 0.473  ; lcdControl:u2|delay_1[25]     ; lcdControl:u2|delay_1[25]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 0.785      ;
; 0.517  ; uart:u7|uck1                  ; uart:u7|uck1                                                                                               ; uart:u7|uck1               ; fin         ; -0.500       ; 3.064      ; 3.584      ;
; 0.614  ; uart:u7|countE1               ; uart:u7|\baud:i1[3]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 3.064      ; 3.920      ;
; 0.614  ; uart:u7|countE1               ; uart:u7|\baud:i1[4]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 3.064      ; 3.920      ;
; 0.614  ; uart:u7|countE1               ; uart:u7|\baud:i1[5]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 3.064      ; 3.920      ;
; 0.614  ; uart:u7|countE1               ; uart:u7|\baud:i1[6]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 3.064      ; 3.920      ;
; 0.614  ; uart:u7|countE1               ; uart:u7|\baud:i1[7]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 3.064      ; 3.920      ;
; 0.614  ; uart:u7|countE1               ; uart:u7|\baud:i1[24]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 3.064      ; 3.920      ;
; 0.614  ; uart:u7|countE1               ; uart:u7|\baud:i1[25]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 3.064      ; 3.920      ;
; 0.660  ; uart:u7|uck2                  ; uart:u7|uck2                                                                                               ; uart:u7|uck2               ; fin         ; -0.500       ; 3.050      ; 3.713      ;
; 0.726  ; lcdControl:u2|delay_1[15]     ; lcdControl:u2|delay_1[15]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.038      ;
; 0.726  ; lcdControl:u2|delay_1[19]     ; lcdControl:u2|delay_1[19]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.038      ;
; 0.727  ; lcdControl:u2|delay_1[1]      ; lcdControl:u2|delay_1[1]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.039      ;
; 0.727  ; lcdControl:u2|delay_1[2]      ; lcdControl:u2|delay_1[2]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.039      ;
; 0.727  ; lcdControl:u2|delay_1[16]     ; lcdControl:u2|delay_1[16]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.039      ;
; 0.727  ; lcdControl:u2|delay_1[17]     ; lcdControl:u2|delay_1[17]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.039      ;
; 0.728  ; lcdControl:u2|delay_1[18]     ; lcdControl:u2|delay_1[18]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.040      ;
; 0.728  ; lcdControl:u2|delay_1[21]     ; lcdControl:u2|delay_1[21]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.040      ;
; 0.728  ; lcdControl:u2|delay_1[23]     ; lcdControl:u2|delay_1[23]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.040      ;
; 0.728  ; lcdControl:u2|delay_1[24]     ; lcdControl:u2|delay_1[24]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.040      ;
; 0.731  ; lcdControl:u2|delay_1[20]     ; lcdControl:u2|delay_1[20]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.043      ;
; 0.731  ; lcdControl:u2|delay_1[22]     ; lcdControl:u2|delay_1[22]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.043      ;
; 0.731  ; LCD_DRV:u3|di2[0]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_datain_reg0   ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.700      ; 1.715      ;
; 0.735  ; lcdControl:u2|delay_1[0]      ; lcdControl:u2|delay_1[0]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.047      ;
; 0.741  ; lcdControl:u2|delay_1[13]     ; lcdControl:u2|delay_1[13]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.053      ;
; 0.741  ; uart:u7|FD[22]                ; uart:u7|FD[22]                                                                                             ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.032      ;
; 0.743  ; uart:u7|FD[23]                ; uart:u7|FD[23]                                                                                             ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.034      ;
; 0.744  ; lcdControl:u2|delay_1[14]     ; lcdControl:u2|delay_1[14]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.056      ;
; 0.745  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.689      ; 1.718      ;
; 0.748  ; LCD_DRV:u3|a2[11]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.689      ; 1.721      ;
; 0.750  ; lcdControl:u2|delay_1[9]      ; lcdControl:u2|delay_1[9]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.062      ;
; 0.750  ; lcdControl:u2|delay_1[3]      ; lcdControl:u2|delay_1[3]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.062      ;
; 0.751  ; lcdControl:u2|delay_1[8]      ; lcdControl:u2|delay_1[8]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.063      ;
; 0.751  ; lcdControl:u2|delay_1[10]     ; lcdControl:u2|delay_1[10]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.063      ;
; 0.751  ; lcdControl:u2|delay_1[11]     ; lcdControl:u2|delay_1[11]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.063      ;
; 0.751  ; lcdControl:u2|delay_1[12]     ; lcdControl:u2|delay_1[12]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.063      ;
; 0.752  ; lcdControl:u2|delay_1[5]      ; lcdControl:u2|delay_1[5]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.064      ;
; 0.754  ; lcdControl:u2|delay_1[4]      ; lcdControl:u2|delay_1[4]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.066      ;
; 0.754  ; lcdControl:u2|delay_1[6]      ; lcdControl:u2|delay_1[6]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.100      ; 1.066      ;
; 0.759  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.690      ; 1.733      ;
; 0.761  ; FD[2]                         ; FD[2]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.053      ;
; 0.762  ; FD[7]                         ; FD[7]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762  ; FD[8]                         ; FD[8]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762  ; FD[9]                         ; FD[9]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762  ; FD[10]                        ; FD[10]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763  ; FD[6]                         ; FD[6]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; FD[11]                        ; FD[11]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; FD[12]                        ; FD[12]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.054      ;
; 0.764  ; lcdControl:u2|lcd_address[2]  ; lcdControl:u2|lcd_address[2]                                                                               ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; lcdControl:u2|lcd_address[3]  ; lcdControl:u2|lcd_address[3]                                                                               ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; lcdControl:u2|lcd_address[11] ; lcdControl:u2|lcd_address[11]                                                                              ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; lcdControl:u2|lcd_address[12] ; lcdControl:u2|lcd_address[12]                                                                              ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; FD[4]                         ; FD[4]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; FD[14]                        ; FD[14]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; FD[15]                        ; FD[15]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; FD[16]                        ; FD[16]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; FD[18]                        ; FD[18]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; LCD_DRV:u3|a2[1]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.700      ; 1.748      ;
; 0.765  ; lcdControl:u2|lcd_address[7]  ; lcdControl:u2|lcd_address[7]                                                                               ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.056      ;
; 0.765  ; lcdControl:u2|lcd_address[9]  ; lcdControl:u2|lcd_address[9]                                                                               ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.056      ;
; 0.765  ; FD[5]                         ; FD[5]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; FD[13]                        ; FD[13]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.056      ;
; 0.765  ; FD[17]                        ; FD[17]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.056      ;
; 0.766  ; lcdControl:u2|lcd_address[14] ; lcdControl:u2|lcd_address[14]                                                                              ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766  ; FD[3]                         ; FD[3]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766  ; FD[20]                        ; FD[20]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.057      ;
; 0.767  ; lcdControl:u2|lcd_address[8]  ; lcdControl:u2|lcd_address[8]                                                                               ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.058      ;
; 0.768  ; FD[19]                        ; FD[19]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.059      ;
; 0.768  ; FD[21]                        ; FD[21]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.059      ;
; 0.769  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.701      ; 1.754      ;
; 0.776  ; LCD_DRV:u3|a2[3]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.697      ; 1.757      ;
; 0.782  ; FD[1]                         ; FD[1]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.080      ; 1.074      ;
; 0.782  ; LCD_DRV:u3|a2[12]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.685      ; 1.751      ;
; 0.785  ; LCD_DRV:u3|a2[3]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.700      ; 1.769      ;
; 0.786  ; LCD_DRV:u3|di2[5]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_datain_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.697      ; 1.767      ;
; 0.787  ; lcdControl:u2|lcd_address[1]  ; lcdControl:u2|lcd_address[1]                                                                               ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.078      ;
; 0.787  ; LCD_DRV:u3|a2[8]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.689      ; 1.760      ;
; 0.788  ; lcdControl:u2|lcd_address[13] ; lcdControl:u2|lcd_address[13]                                                                              ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.079      ;
; 0.788  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.676      ; 1.748      ;
; 0.789  ; lcdControl:u2|lcd_address[4]  ; lcdControl:u2|lcd_address[4]                                                                               ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.080      ;
; 0.789  ; lcdControl:u2|lcd_address[10] ; lcdControl:u2|lcd_address[10]                                                                              ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.080      ;
; 0.792  ; lcdControl:u2|lcd_address[6]  ; lcdControl:u2|lcd_address[6]                                                                               ; fin                        ; fin         ; 0.000        ; 0.079      ; 1.083      ;
; 0.792  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.690      ; 1.766      ;
+--------+-------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:u7|uck2'                                                                        ;
+-------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; Slack ; From Node       ; To Node        ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; 0.008 ; uart:u7|countE2 ; uart:u7|TX     ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 2.574      ; 2.804      ;
; 0.031 ; uart:u7|countE2 ; uart:u7|ii2[3] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 2.574      ; 2.827      ;
; 0.045 ; uart:u7|countE2 ; uart:u7|ii2[0] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 2.574      ; 2.841      ;
; 0.258 ; uart:u7|countE2 ; uart:u7|ii2[1] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 2.574      ; 3.054      ;
; 0.261 ; uart:u7|countE2 ; uart:u7|ii2[2] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 2.574      ; 3.057      ;
; 0.455 ; uart:u7|ii2[2]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:u7|ii2[3]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:u7|ii2[1]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart:u7|TX      ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.785 ; uart:u7|ii2[1]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.076      ;
; 0.795 ; uart:u7|ii2[0]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.086      ;
; 0.916 ; uart:u7|ii2[0]  ; uart:u7|ii2[0] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.207      ;
; 0.935 ; uart:u7|ii2[0]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.226      ;
; 0.975 ; uart:u7|ii2[3]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.266      ;
; 1.013 ; uart:u7|ii2[0]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.304      ;
; 1.015 ; uart:u7|ii2[0]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.306      ;
; 1.066 ; uart:u7|ii2[1]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.357      ;
; 1.133 ; uart:u7|ii2[1]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.424      ;
; 1.143 ; uart:u7|ii2[2]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.434      ;
; 1.241 ; uart:u7|ii2[2]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.532      ;
+-------+-----------------+----------------+----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCD_DRV:u3|up_mdu5:u0|fout'                                                                                                           ;
+-------+-------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.454 ; LCD_DRV:u3|lcd_busy           ; LCD_DRV:u3|lcd_busy     ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; LCD_DRV:u3|bit_cnt[1]         ; LCD_DRV:u3|bit_cnt[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; LCD_DRV:u3|CS                 ; LCD_DRV:u3|CS           ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; LCD_DRV:u3|SCL                ; LCD_DRV:u3|SCL          ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; LCD_DRV:u3|address[15]        ; LCD_DRV:u3|address[15]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|fsm[1]             ; LCD_DRV:u3|fsm[1]       ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|DC                 ; LCD_DRV:u3|DC           ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|hi_lo              ; LCD_DRV:u3|hi_lo        ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|fsm_back[2]        ; LCD_DRV:u3|fsm_back[2]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|fsm_back2[0]       ; LCD_DRV:u3|fsm_back2[0] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|bit_cnt[2]         ; LCD_DRV:u3|bit_cnt[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|fsm_back[1]        ; LCD_DRV:u3|fsm_back[1]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|fsm[0]             ; LCD_DRV:u3|fsm[0]       ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|RES                ; LCD_DRV:u3|RES          ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|fsm[2]             ; LCD_DRV:u3|fsm[2]       ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|fsm_back[4]        ; LCD_DRV:u3|fsm_back[4]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LCD_DRV:u3|fsm_back[3]        ; LCD_DRV:u3|fsm_back[3]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; LCD_DRV:u3|bit_cnt[0]         ; LCD_DRV:u3|bit_cnt[0]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.080      ; 0.758      ;
; 0.494 ; LCD_DRV:u3|delay_1[24]        ; LCD_DRV:u3|delay_1[24]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 0.785      ;
; 0.566 ; LCD_DRV:u3|bit_cnt[0]         ; LCD_DRV:u3|bit_cnt[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.080      ; 0.858      ;
; 0.656 ; lcdControl:u2|lcd_address[5]  ; LCD_DRV:u3|a2[5]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.055     ; 0.843      ;
; 0.738 ; LCD_DRV:u3|delay_1[1]         ; LCD_DRV:u3|delay_1[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.029      ;
; 0.740 ; LCD_DRV:u3|delay_1[2]         ; LCD_DRV:u3|delay_1[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.031      ;
; 0.747 ; LCD_DRV:u3|delay_1[23]        ; LCD_DRV:u3|delay_1[23]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.038      ;
; 0.751 ; LCD_DRV:u3|delay_1[22]        ; LCD_DRV:u3|delay_1[22]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.042      ;
; 0.754 ; LCD_DRV:u3|delay_1[7]         ; LCD_DRV:u3|delay_1[7]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.045      ;
; 0.757 ; LCD_DRV:u3|delay_1[8]         ; LCD_DRV:u3|delay_1[8]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.048      ;
; 0.761 ; LCD_DRV:u3|delay_1[11]        ; LCD_DRV:u3|delay_1[11]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.052      ;
; 0.762 ; LCD_DRV:u3|delay_1[15]        ; LCD_DRV:u3|delay_1[15]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.053      ;
; 0.763 ; LCD_DRV:u3|delay_1[13]        ; LCD_DRV:u3|delay_1[13]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.054      ;
; 0.764 ; LCD_DRV:u3|delay_1[0]         ; LCD_DRV:u3|delay_1[0]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; LCD_DRV:u3|delay_1[12]        ; LCD_DRV:u3|delay_1[12]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; LCD_DRV:u3|delay_1[10]        ; LCD_DRV:u3|delay_1[10]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; LCD_DRV:u3|delay_1[16]        ; LCD_DRV:u3|delay_1[16]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.057      ;
; 0.768 ; LCD_DRV:u3|delay_1[20]        ; LCD_DRV:u3|delay_1[20]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.059      ;
; 0.770 ; LCD_DRV:u3|delay_1[9]         ; LCD_DRV:u3|delay_1[9]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.061      ;
; 0.771 ; LCD_DRV:u3|delay_1[17]        ; LCD_DRV:u3|delay_1[17]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.062      ;
; 0.774 ; LCD_DRV:u3|delay_1[14]        ; LCD_DRV:u3|delay_1[14]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.065      ;
; 0.775 ; LCD_DRV:u3|delay_1[6]         ; LCD_DRV:u3|delay_1[6]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.066      ;
; 0.782 ; LCD_DRV:u3|delay_1[19]        ; LCD_DRV:u3|delay_1[19]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.073      ;
; 0.783 ; LCD_DRV:u3|delay_1[18]        ; LCD_DRV:u3|delay_1[18]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.074      ;
; 0.783 ; LCD_DRV:u3|delay_1[21]        ; LCD_DRV:u3|delay_1[21]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.074      ;
; 0.835 ; lcdControl:u2|lcd_address[2]  ; LCD_DRV:u3|a2[2]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.055     ; 1.022      ;
; 0.838 ; lcdControl:u2|lcd_address[7]  ; LCD_DRV:u3|a2[7]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.055     ; 1.025      ;
; 0.863 ; lcdControl:u2|lcd_address[11] ; LCD_DRV:u3|a2[11]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.055     ; 1.050      ;
; 0.865 ; lcdControl:u2|lcd_address[8]  ; LCD_DRV:u3|a2[8]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.055     ; 1.052      ;
; 0.875 ; lcdControl:u2|lcd_address[10] ; LCD_DRV:u3|a2[10]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.055     ; 1.062      ;
; 0.877 ; lcdControl:u2|lcd_address[1]  ; LCD_DRV:u3|a2[1]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.055     ; 1.064      ;
; 0.885 ; lcdControl:u2|lcd_address[6]  ; LCD_DRV:u3|a2[6]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.044     ; 1.083      ;
; 0.908 ; lcdControl:u2|lcd_address[0]  ; LCD_DRV:u3|a2[0]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.044     ; 1.106      ;
; 0.913 ; lcdControl:u2|lcd_address[4]  ; LCD_DRV:u3|a2[4]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.044     ; 1.111      ;
; 0.939 ; LCD_DRV:u3|we2                ; LCD_DRV:u3|we2          ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.230      ;
; 0.965 ; LCD_DRV:u3|delay_1[5]         ; LCD_DRV:u3|delay_1[5]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.256      ;
; 0.971 ; LCD_DRV:u3|delay_1[3]         ; LCD_DRV:u3|delay_1[3]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.262      ;
; 0.985 ; lcdControl:u2|lcd_address[9]  ; LCD_DRV:u3|a2[9]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.055     ; 1.172      ;
; 1.032 ; lcdControl:u2|lcd_address[3]  ; LCD_DRV:u3|a2[3]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.055     ; 1.219      ;
; 1.040 ; lcdControl:u2|lcd_color[2]    ; LCD_DRV:u3|di2[2]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.489     ; 0.793      ;
; 1.040 ; lcdControl:u2|lcd_color[1]    ; LCD_DRV:u3|di2[1]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.489     ; 0.793      ;
; 1.041 ; lcdControl:u2|lcd_color[4]    ; LCD_DRV:u3|di2[4]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.490     ; 0.793      ;
; 1.043 ; lcdControl:u2|lcd_color[3]    ; LCD_DRV:u3|di2[3]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.490     ; 0.795      ;
; 1.044 ; lcdControl:u2|lcd_color[5]    ; LCD_DRV:u3|di2[5]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.490     ; 0.796      ;
; 1.045 ; lcdControl:u2|lcd_color[0]    ; LCD_DRV:u3|di2[0]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.490     ; 0.797      ;
; 1.089 ; lcdControl:u2|lcd_address[12] ; LCD_DRV:u3|a2[12]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.055     ; 1.276      ;
; 1.091 ; LCD_DRV:u3|fsm[3]             ; LCD_DRV:u3|fsm_back2[0] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.382      ;
; 1.093 ; LCD_DRV:u3|delay_1[1]         ; LCD_DRV:u3|delay_1[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.384      ;
; 1.101 ; LCD_DRV:u3|delay_1[2]         ; LCD_DRV:u3|delay_1[3]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.392      ;
; 1.102 ; LCD_DRV:u3|delay_1[23]        ; LCD_DRV:u3|delay_1[24]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.393      ;
; 1.102 ; LCD_DRV:u3|delay_1[0]         ; LCD_DRV:u3|delay_1[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.393      ;
; 1.109 ; LCD_DRV:u3|delay_1[7]         ; LCD_DRV:u3|delay_1[8]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.400      ;
; 1.110 ; LCD_DRV:u3|delay_1[2]         ; LCD_DRV:u3|delay_1[4]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.401      ;
; 1.111 ; LCD_DRV:u3|delay_1[0]         ; LCD_DRV:u3|delay_1[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.402      ;
; 1.112 ; LCD_DRV:u3|delay_1[22]        ; LCD_DRV:u3|delay_1[23]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.403      ;
; 1.115 ; LCD_DRV:u3|delay_1[11]        ; LCD_DRV:u3|delay_1[12]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.080      ; 1.407      ;
; 1.117 ; LCD_DRV:u3|delay_1[15]        ; LCD_DRV:u3|delay_1[16]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.408      ;
; 1.117 ; LCD_DRV:u3|delay_1[13]        ; LCD_DRV:u3|delay_1[14]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.408      ;
; 1.118 ; LCD_DRV:u3|delay_1[8]         ; LCD_DRV:u3|delay_1[9]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.409      ;
; 1.121 ; LCD_DRV:u3|delay_1[22]        ; LCD_DRV:u3|delay_1[24]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.412      ;
; 1.122 ; LCD_DRV:u3|bit_cnt[0]         ; LCD_DRV:u3|bit_cnt[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.086      ; 1.420      ;
; 1.125 ; LCD_DRV:u3|delay_1[9]         ; LCD_DRV:u3|delay_1[10]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.416      ;
; 1.125 ; LCD_DRV:u3|delay_1[12]        ; LCD_DRV:u3|delay_1[13]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.416      ;
; 1.126 ; LCD_DRV:u3|delay_1[10]        ; LCD_DRV:u3|delay_1[11]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.417      ;
; 1.126 ; LCD_DRV:u3|delay_1[17]        ; LCD_DRV:u3|delay_1[18]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.417      ;
; 1.127 ; LCD_DRV:u3|delay_1[16]        ; LCD_DRV:u3|delay_1[17]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; LCD_DRV:u3|delay_1[8]         ; LCD_DRV:u3|delay_1[10]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.418      ;
; 1.129 ; LCD_DRV:u3|delay_1[20]        ; LCD_DRV:u3|delay_1[21]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.420      ;
; 1.134 ; LCD_DRV:u3|delay_1[10]        ; LCD_DRV:u3|delay_1[12]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; LCD_DRV:u3|delay_1[12]        ; LCD_DRV:u3|delay_1[14]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.425      ;
; 1.135 ; LCD_DRV:u3|delay_1[14]        ; LCD_DRV:u3|delay_1[15]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.426      ;
; 1.136 ; LCD_DRV:u3|delay_1[19]        ; LCD_DRV:u3|delay_1[20]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; LCD_DRV:u3|delay_1[6]         ; LCD_DRV:u3|delay_1[7]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; LCD_DRV:u3|delay_1[16]        ; LCD_DRV:u3|delay_1[18]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.427      ;
; 1.137 ; LCD_DRV:u3|delay_1[21]        ; LCD_DRV:u3|delay_1[22]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.428      ;
; 1.138 ; LCD_DRV:u3|delay_1[20]        ; LCD_DRV:u3|delay_1[22]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.429      ;
; 1.144 ; LCD_DRV:u3|delay_1[18]        ; LCD_DRV:u3|delay_1[19]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.435      ;
; 1.144 ; LCD_DRV:u3|delay_1[14]        ; LCD_DRV:u3|delay_1[16]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.435      ;
; 1.145 ; LCD_DRV:u3|delay_1[6]         ; LCD_DRV:u3|delay_1[8]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.436      ;
; 1.153 ; LCD_DRV:u3|delay_1[18]        ; LCD_DRV:u3|delay_1[20]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.444      ;
; 1.214 ; LCD_DRV:u3|address[7]         ; LCD_DRV:u3|a2[7]        ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.078      ; 1.504      ;
; 1.224 ; LCD_DRV:u3|delay_1[1]         ; LCD_DRV:u3|delay_1[3]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.515      ;
; 1.232 ; LCD_DRV:u3|delay_1[4]         ; LCD_DRV:u3|delay_1[4]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.079      ; 1.523      ;
+-------+-------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:u7|countE1'                                                                                                                                                                   ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.468 ; \Serial:Serial_count[0] ; \Serial:Serial_count[0]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.078      ; 0.758      ;
; 0.658 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.425      ;
; 0.666 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.433      ;
; 0.674 ; lcdControl:u2|addr[12]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.441      ;
; 0.676 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.443      ;
; 0.685 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.452      ;
; 0.706 ; \Serial:Serial_count[2] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.495      ; 1.455      ;
; 0.746 ; lcdControl:u2|addr[10]  ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.097      ; 1.055      ;
; 0.755 ; lcdControl:u2|addr[13]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.097      ; 1.064      ;
; 0.765 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.054      ;
; 0.765 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.054      ;
; 0.766 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.055      ;
; 0.769 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.058      ;
; 0.771 ; lcdControl:u2|addr[4]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.097      ; 1.080      ;
; 0.771 ; lcdControl:u2|addr[9]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.097      ; 1.080      ;
; 0.773 ; \Serial:Serial_count[0] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.495      ; 1.522      ;
; 0.777 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.066      ;
; 0.781 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.548      ;
; 0.784 ; \Serial:Serial_count[1] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.495      ; 1.533      ;
; 0.790 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.079      ;
; 0.790 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.079      ;
; 0.790 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.079      ;
; 0.791 ; lcdControl:u2|addr[12]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.080      ;
; 0.792 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.081      ;
; 0.792 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.559      ;
; 0.793 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.082      ;
; 0.797 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.564      ;
; 0.799 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.566      ;
; 0.799 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.566      ;
; 0.801 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.568      ;
; 0.808 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.575      ;
; 0.913 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.680      ;
; 0.922 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.689      ;
; 0.956 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.723      ;
; 0.983 ; uart:u7|inserial[6]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.426      ; 1.183      ;
; 0.999 ; uart:u7|inserial[1]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.426      ; 1.199      ;
; 1.005 ; uart:u7|inserial[0]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.426      ; 1.205      ;
; 1.008 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.775      ;
; 1.008 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.775      ;
; 1.008 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.775      ;
; 1.008 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.775      ;
; 1.014 ; uart:u7|inserial[2]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.426      ; 1.214      ;
; 1.021 ; uart:u7|inserial[5]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.426      ; 1.221      ;
; 1.024 ; \Serial:Serial_count[3] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.495      ; 1.773      ;
; 1.033 ; uart:u7|inserial[4]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.426      ; 1.233      ;
; 1.035 ; uart:u7|inserial[7]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.426      ; 1.235      ;
; 1.048 ; uart:u7|inserial[3]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.426      ; 1.248      ;
; 1.069 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.836      ;
; 1.072 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.839      ;
; 1.077 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.844      ;
; 1.078 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.845      ;
; 1.079 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.846      ;
; 1.086 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.853      ;
; 1.119 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.408      ;
; 1.120 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.409      ;
; 1.125 ; lcdControl:u2|addr[9]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.097      ; 1.434      ;
; 1.127 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.416      ;
; 1.128 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.417      ;
; 1.130 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.419      ;
; 1.137 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.426      ;
; 1.139 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.428      ;
; 1.144 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.433      ;
; 1.146 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.435      ;
; 1.161 ; lcdControl:u2|addr[12]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.450      ;
; 1.192 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.959      ;
; 1.193 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.960      ;
; 1.201 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.968      ;
; 1.210 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.977      ;
; 1.219 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 1.986      ;
; 1.247 ; lcdControl:u2|addr[10]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.097      ; 1.556      ;
; 1.250 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.539      ;
; 1.251 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.540      ;
; 1.260 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.549      ;
; 1.267 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.556      ;
; 1.268 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.557      ;
; 1.275 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.564      ;
; 1.276 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.565      ;
; 1.284 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.573      ;
; 1.284 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.573      ;
; 1.294 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.583      ;
; 1.303 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.592      ;
; 1.349 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 2.116      ;
; 1.357 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.555      ; 2.124      ;
; 1.367 ; \Serial:Serial_count[2] ; \Serial:Serial_count[2]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.078      ; 1.657      ;
; 1.389 ; \Serial:Serial_count[3] ; \Serial:Serial_count[3]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.078      ; 1.679      ;
; 1.390 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.679      ;
; 1.396 ; lcdControl:u2|addr[9]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.097      ; 1.705      ;
; 1.399 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.688      ;
; 1.407 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.696      ;
; 1.408 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.697      ;
; 1.410 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.699      ;
; 1.412 ; lcdControl:u2|addr[4]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.097      ; 1.721      ;
; 1.415 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.704      ;
; 1.416 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.705      ;
; 1.417 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.706      ;
; 1.417 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.706      ;
; 1.419 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.708      ;
; 1.421 ; lcdControl:u2|addr[4]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.097      ; 1.730      ;
; 1.424 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.713      ;
; 1.426 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.077      ; 1.715      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[22]'                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.886 ; \display:i[0]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.395      ; 1.535      ;
; 0.915 ; \display:i[0]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.204      ;
; 0.921 ; \display:i[0]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.210      ;
; 0.924 ; \display:i[0]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.213      ;
; 1.022 ; \display:i[3]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.395      ; 1.671      ;
; 1.058 ; \display:i[3]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.347      ;
; 1.060 ; \display:i[3]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.349      ;
; 1.060 ; \display:i[3]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.349      ;
; 1.095 ; \display:i[0]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.384      ;
; 1.182 ; \display:i[2]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.395      ; 1.831      ;
; 1.191 ; \display:i[2]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.480      ;
; 1.192 ; \display:i[1]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.395      ; 1.841      ;
; 1.201 ; \display:i[1]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.490      ;
; 1.211 ; \display:i[2]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.500      ;
; 1.214 ; \display:i[1]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.503      ;
; 1.232 ; \display:i[3]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.521      ;
; 1.243 ; \display:i[2]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.532      ;
; 1.255 ; \display:i[1]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.544      ;
; 1.330 ; \display:i[2]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.619      ;
; 1.332 ; \display:i[1]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.077      ; 1.621      ;
; 3.619 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[8]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 0.000        ; 0.246      ; 4.077      ;
; 3.619 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[12]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.246      ; 4.077      ;
; 3.619 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[15]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.246      ; 4.077      ;
; 3.621 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[14]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.246      ; 4.079      ;
; 3.644 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[13]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.246      ; 4.102      ;
; 3.647 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[11]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.246      ; 4.105      ;
; 3.747 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[9]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 0.000        ; 0.246      ; 4.205      ;
; 3.781 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[10]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.246      ; 4.239      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:u7|FD[24]'                                                                   ;
+--------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; -3.864 ; uart:u7|ii2[1] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -2.574     ; 2.301      ;
; -3.844 ; uart:u7|ii2[3] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -2.574     ; 2.281      ;
; -3.659 ; uart:u7|ii2[2] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -2.574     ; 2.096      ;
; -3.567 ; uart:u7|ii2[0] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -2.574     ; 2.004      ;
+--------+----------------+-----------------+--------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:u7|uck2'                                                                  ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -1.379 ; uart:u7|ii2[1] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.301      ;
; -1.379 ; uart:u7|ii2[1] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.301      ;
; -1.379 ; uart:u7|ii2[1] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.301      ;
; -1.379 ; uart:u7|ii2[1] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.301      ;
; -1.359 ; uart:u7|ii2[3] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; uart:u7|ii2[3] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; uart:u7|ii2[3] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.281      ;
; -1.359 ; uart:u7|ii2[3] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.281      ;
; -1.174 ; uart:u7|ii2[2] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.096      ;
; -1.174 ; uart:u7|ii2[2] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.096      ;
; -1.174 ; uart:u7|ii2[2] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.096      ;
; -1.174 ; uart:u7|ii2[2] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.096      ;
; -1.082 ; uart:u7|ii2[0] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.004      ;
; -1.082 ; uart:u7|ii2[0] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.004      ;
; -1.082 ; uart:u7|ii2[0] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.004      ;
; -1.082 ; uart:u7|ii2[0] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.079     ; 2.004      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:u7|uck1'                                                                              ;
+-------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; 0.106 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.922      ;
; 0.106 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.922      ;
; 0.106 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.922      ;
; 0.106 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.527      ; 3.922      ;
; 0.583 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 3.945      ;
; 0.583 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 3.945      ;
; 0.583 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 3.945      ;
; 0.583 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.527      ; 3.945      ;
+-------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:u7|uck1'                                                                                ;
+--------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; -0.184 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.745      ;
; -0.184 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.745      ;
; -0.184 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.745      ;
; -0.184 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.697      ; 3.745      ;
; 0.298  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.727      ;
; 0.298  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.727      ;
; 0.298  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.727      ;
; 0.298  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.697      ; 3.727      ;
+--------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:u7|uck2'                                                                  ;
+-------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; 1.556 ; uart:u7|ii2[0] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.847      ;
; 1.556 ; uart:u7|ii2[0] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.847      ;
; 1.556 ; uart:u7|ii2[0] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.847      ;
; 1.556 ; uart:u7|ii2[0] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.847      ;
; 1.674 ; uart:u7|ii2[2] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.965      ;
; 1.674 ; uart:u7|ii2[2] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.965      ;
; 1.674 ; uart:u7|ii2[2] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.965      ;
; 1.674 ; uart:u7|ii2[2] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 1.965      ;
; 1.778 ; uart:u7|ii2[3] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 2.069      ;
; 1.778 ; uart:u7|ii2[3] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 2.069      ;
; 1.778 ; uart:u7|ii2[3] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 2.069      ;
; 1.778 ; uart:u7|ii2[3] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 2.069      ;
; 1.783 ; uart:u7|ii2[1] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 2.074      ;
; 1.783 ; uart:u7|ii2[1] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 2.074      ;
; 1.783 ; uart:u7|ii2[1] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 2.074      ;
; 1.783 ; uart:u7|ii2[1] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.079      ; 2.074      ;
+-------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:u7|FD[24]'                                                                   ;
+-------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; 3.960 ; uart:u7|ii2[0] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -2.335     ; 1.847      ;
; 4.078 ; uart:u7|ii2[2] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -2.335     ; 1.965      ;
; 4.182 ; uart:u7|ii2[3] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -2.335     ; 2.069      ;
; 4.187 ; uart:u7|ii2[1] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -2.335     ; 2.074      ;
+-------+----------------+-----------------+--------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fin'                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fin   ; Rise       ; fin                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[0]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[10]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[11]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[12]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[13]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[14]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[15]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[16]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[17]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[18]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[19]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[1]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[20]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[21]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[22]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[2]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[3]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[4]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[5]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[6]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[7]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[8]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[9]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; lcdControl:u2|address_end[11]                                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u7|countE1'                                                                                                                                ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[10]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[11]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[12]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[13]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[14]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[8]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[9]                                                                            ;
; 0.148  ; 0.383        ; 0.235          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.148  ; 0.383        ; 0.235          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.148  ; 0.383        ; 0.235          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.150  ; 0.338        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[10]                                                                           ;
; 0.150  ; 0.338        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[13]                                                                           ;
; 0.150  ; 0.338        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[4]                                                                            ;
; 0.150  ; 0.338        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[9]                                                                            ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[0]                                                                          ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[1]                                                                          ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[2]                                                                          ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[3]                                                                          ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[0]                                                                            ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[11]                                                                           ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[12]                                                                           ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[14]                                                                           ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[1]                                                                            ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[2]                                                                            ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[3]                                                                            ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[5]                                                                            ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[6]                                                                            ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[7]                                                                            ;
; 0.164  ; 0.352        ; 0.188          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[8]                                                                            ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[10]|clk                                                                                  ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[13]|clk                                                                                  ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[4]|clk                                                                                   ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[9]|clk                                                                                   ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[0]|clk                                                                      ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[1]|clk                                                                      ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[2]|clk                                                                      ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[3]|clk                                                                      ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[0]|clk                                                                                   ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[11]|clk                                                                                  ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[12]|clk                                                                                  ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[14]|clk                                                                                  ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[1]|clk                                                                                   ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[2]|clk                                                                                   ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[3]|clk                                                                                   ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[5]|clk                                                                                   ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[6]|clk                                                                                   ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[7]|clk                                                                                   ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[8]|clk                                                                                   ;
; 0.375  ; 0.610        ; 0.235          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.375  ; 0.610        ; 0.235          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u7|countE1~clkctrl|inclk[0]                                                                      ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u7|countE1~clkctrl|outclk                                                                        ;
; 0.376  ; 0.611        ; 0.235          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[0]                                                                          ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[1]                                                                          ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[2]                                                                          ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[3]                                                                          ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[0]                                                                            ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[11]                                                                           ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[12]                                                                           ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[14]                                                                           ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[1]                                                                            ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[2]                                                                            ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[3]                                                                            ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[5]                                                                            ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[6]                                                                            ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[7]                                                                            ;
; 0.423  ; 0.643        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[8]                                                                            ;
; 0.437  ; 0.657        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[10]                                                                           ;
; 0.437  ; 0.657        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[13]                                                                           ;
; 0.437  ; 0.657        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[4]                                                                            ;
; 0.437  ; 0.657        ; 0.220          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[9]                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u7|countE1|combout                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u7|countE1|combout                                                                               ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u7|countE1~clkctrl|inclk[0]                                                                      ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u7|countE1~clkctrl|outclk                                                                        ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[0]|clk                                                                      ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[1]|clk                                                                      ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[2]|clk                                                                      ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[3]|clk                                                                      ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[0]|clk                                                                                   ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[11]|clk                                                                                  ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[12]|clk                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[22]'                                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FD[22] ; Rise       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[10]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[11]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[12]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[13]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[14]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[15]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[8]~reg0                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[9]~reg0                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; \display:i[0]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; \display:i[1]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; \display:i[2]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; \display:i[3]                                                                                    ;
; 0.019  ; 0.239        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; LED[10]~reg0                                                                                     ;
; 0.019  ; 0.239        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; LED[11]~reg0                                                                                     ;
; 0.019  ; 0.239        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; LED[12]~reg0                                                                                     ;
; 0.019  ; 0.239        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; LED[13]~reg0                                                                                     ;
; 0.019  ; 0.239        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; LED[14]~reg0                                                                                     ;
; 0.019  ; 0.239        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; LED[15]~reg0                                                                                     ;
; 0.019  ; 0.239        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; LED[8]~reg0                                                                                      ;
; 0.019  ; 0.239        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; LED[9]~reg0                                                                                      ;
; 0.030  ; 0.250        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[0]                                                                                    ;
; 0.030  ; 0.250        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[1]                                                                                    ;
; 0.030  ; 0.250        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[2]                                                                                    ;
; 0.030  ; 0.250        ; 0.220          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[3]                                                                                    ;
; 0.092  ; 0.327        ; 0.235          ; High Pulse Width ; FD[22] ; Rise       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[10]~reg0|clk                                                                                 ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[11]~reg0|clk                                                                                 ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[12]~reg0|clk                                                                                 ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[13]~reg0|clk                                                                                 ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[14]~reg0|clk                                                                                 ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[15]~reg0|clk                                                                                 ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[8]~reg0|clk                                                                                  ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[9]~reg0|clk                                                                                  ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[0]|clk                                                                                ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[1]|clk                                                                                ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[2]|clk                                                                                ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[3]|clk                                                                                ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; FD[22]~clkctrl|inclk[0]                                                                          ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; FD[22]~clkctrl|outclk                                                                            ;
; 0.433  ; 0.668        ; 0.235          ; Low Pulse Width  ; FD[22] ; Rise       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; FD[22]|q                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; FD[22]|q                                                                                         ;
; 0.553  ; 0.741        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[0]                                                                                    ;
; 0.553  ; 0.741        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[1]                                                                                    ;
; 0.553  ; 0.741        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[2]                                                                                    ;
; 0.553  ; 0.741        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[3]                                                                                    ;
; 0.563  ; 0.751        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[10]~reg0                                                                                     ;
; 0.563  ; 0.751        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[11]~reg0                                                                                     ;
; 0.563  ; 0.751        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[12]~reg0                                                                                     ;
; 0.563  ; 0.751        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[13]~reg0                                                                                     ;
; 0.563  ; 0.751        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[14]~reg0                                                                                     ;
; 0.563  ; 0.751        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[15]~reg0                                                                                     ;
; 0.563  ; 0.751        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[8]~reg0                                                                                      ;
; 0.563  ; 0.751        ; 0.188          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[9]~reg0                                                                                      ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; FD[22]~clkctrl|inclk[0]                                                                          ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; FD[22]~clkctrl|outclk                                                                            ;
; 0.693  ; 0.693        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.693  ; 0.693        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[0]|clk                                                                                ;
; 0.693  ; 0.693        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[1]|clk                                                                                ;
; 0.693  ; 0.693        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[2]|clk                                                                                ;
; 0.693  ; 0.693        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[3]|clk                                                                                ;
; 0.703  ; 0.703        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[10]~reg0|clk                                                                                 ;
; 0.703  ; 0.703        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[11]~reg0|clk                                                                                 ;
; 0.703  ; 0.703        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[12]~reg0|clk                                                                                 ;
; 0.703  ; 0.703        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[13]~reg0|clk                                                                                 ;
; 0.703  ; 0.703        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[14]~reg0|clk                                                                                 ;
; 0.703  ; 0.703        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[15]~reg0|clk                                                                                 ;
; 0.703  ; 0.703        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[8]~reg0|clk                                                                                  ;
; 0.703  ; 0.703        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[9]~reg0|clk                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCD_DRV:u3|up_mdu5:u0|fout'                                                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|CS           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|DC           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RES          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|SCL          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|SDA          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back2[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|hi_lo        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|lcd_busy     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|we2          ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[0]       ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[2]       ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[3]       ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[1]       ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|CS           ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[7]  ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|SCL          ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[0]   ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[1]   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u7|uck1'                                                        ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[7]      ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[0]  ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[1]  ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[2]  ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[3]  ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[0]      ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[1]      ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[2]      ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[3]      ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[4]      ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[5]      ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[6]      ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[7]      ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[0]|clk   ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[1]|clk   ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[2]|clk   ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[3]|clk   ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[0]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[1]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[2]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[3]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[4]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[5]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[6]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[7]|clk       ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|inclk[0] ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|outclk   ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[0]  ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[1]  ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[2]  ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[3]  ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[0]      ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[1]      ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[2]      ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[3]      ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[4]      ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[5]      ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[6]      ;
; 0.443  ; 0.631        ; 0.188          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|uck1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|uck1|q                ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|inclk[0] ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|outclk   ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[0]|clk   ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[1]|clk   ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[2]|clk   ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[3]|clk   ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[0]|clk       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[1]|clk       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[2]|clk       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[3]|clk       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[4]|clk       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[5]|clk       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[6]|clk       ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[7]|clk       ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u7|uck2'                                                        ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|TX               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[3]           ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|TX               ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[0]           ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[1]           ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[2]           ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[3]           ;
; 0.388  ; 0.576        ; 0.188          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|TX               ;
; 0.388  ; 0.576        ; 0.188          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[0]           ;
; 0.388  ; 0.576        ; 0.188          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[1]           ;
; 0.388  ; 0.576        ; 0.188          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[2]           ;
; 0.388  ; 0.576        ; 0.188          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[3]           ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|TX|clk                ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[0]|clk            ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[1]|clk            ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[2]|clk            ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[3]|clk            ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|uck2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|uck2|q                ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|inclk[0] ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|outclk   ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|TX|clk                ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[0]|clk            ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[1]|clk            ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[2]|clk            ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[3]|clk            ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u7|FD[24]'                                               ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|FD[24] ; Rise       ; uart:u7|countE2 ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; uart:u7|FD[24] ; Rise       ; uart:u7|countE2 ;
; 0.344  ; 0.532        ; 0.188          ; Low Pulse Width  ; uart:u7|FD[24] ; Rise       ; uart:u7|countE2 ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; uart:u7|FD[24] ; Rise       ; u7|countE2|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|FD[24] ; Rise       ; u7|FD[24]|q     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|FD[24] ; Rise       ; u7|FD[24]|q     ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; uart:u7|FD[24] ; Rise       ; u7|countE2|clk  ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; nReset     ; LCD_DRV:u3|up_mdu5:u0|fout ; 6.404 ; 6.437 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SW         ; fin                        ; 6.266 ; 6.507 ; Rise       ; fin                        ;
; dipsw1[*]  ; fin                        ; 7.266 ; 7.723 ; Rise       ; fin                        ;
;  dipsw1[0] ; fin                        ; 7.051 ; 7.570 ; Rise       ; fin                        ;
;  dipsw1[1] ; fin                        ; 7.266 ; 7.723 ; Rise       ; fin                        ;
;  dipsw1[2] ; fin                        ; 6.839 ; 7.437 ; Rise       ; fin                        ;
;  dipsw1[3] ; fin                        ; 6.790 ; 7.437 ; Rise       ; fin                        ;
; nReset     ; fin                        ; 6.765 ; 6.733 ; Rise       ; fin                        ;
; RX         ; uart:u7|uck1               ; 4.466 ; 4.851 ; Rise       ; uart:u7|uck1               ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+--------+--------+------------+----------------------------+
; nReset     ; LCD_DRV:u3|up_mdu5:u0|fout ; -2.319 ; -2.602 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SW         ; fin                        ; -1.705 ; -2.035 ; Rise       ; fin                        ;
; dipsw1[*]  ; fin                        ; -3.352 ; -3.585 ; Rise       ; fin                        ;
;  dipsw1[0] ; fin                        ; -3.523 ; -3.698 ; Rise       ; fin                        ;
;  dipsw1[1] ; fin                        ; -3.476 ; -3.585 ; Rise       ; fin                        ;
;  dipsw1[2] ; fin                        ; -3.352 ; -3.692 ; Rise       ; fin                        ;
;  dipsw1[3] ; fin                        ; -3.436 ; -3.699 ; Rise       ; fin                        ;
; nReset     ; fin                        ; -3.485 ; -3.715 ; Rise       ; fin                        ;
; RX         ; uart:u7|uck1               ; -1.529 ; -1.772 ; Rise       ; uart:u7|uck1               ;
+------------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+-----------+----------------------------+-------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+--------+------------+----------------------------+
; LED[*]    ; FD[22]                     ; 9.126 ; 8.937  ; Rise       ; FD[22]                     ;
;  LED[8]   ; FD[22]                     ; 8.702 ; 8.538  ; Rise       ; FD[22]                     ;
;  LED[9]   ; FD[22]                     ; 8.400 ; 8.308  ; Rise       ; FD[22]                     ;
;  LED[10]  ; FD[22]                     ; 8.391 ; 8.299  ; Rise       ; FD[22]                     ;
;  LED[11]  ; FD[22]                     ; 8.403 ; 8.316  ; Rise       ; FD[22]                     ;
;  LED[12]  ; FD[22]                     ; 8.769 ; 8.633  ; Rise       ; FD[22]                     ;
;  LED[13]  ; FD[22]                     ; 8.821 ; 8.671  ; Rise       ; FD[22]                     ;
;  LED[14]  ; FD[22]                     ; 8.773 ; 8.624  ; Rise       ; FD[22]                     ;
;  LED[15]  ; FD[22]                     ; 9.126 ; 8.937  ; Rise       ; FD[22]                     ;
; CS        ; LCD_DRV:u3|up_mdu5:u0|fout ; 9.857 ; 9.781  ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; DC        ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.759 ; 7.591  ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; RES       ; LCD_DRV:u3|up_mdu5:u0|fout ; 9.454 ; 9.548  ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SCL       ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.246 ; 7.408  ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SDA       ; LCD_DRV:u3|up_mdu5:u0|fout ; 8.131 ; 7.909  ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; LED[*]    ; uart:u7|uck1               ; 9.935 ; 10.069 ; Rise       ; uart:u7|uck1               ;
;  LED[0]   ; uart:u7|uck1               ; 9.935 ; 10.069 ; Rise       ; uart:u7|uck1               ;
;  LED[1]   ; uart:u7|uck1               ; 8.232 ; 8.432  ; Rise       ; uart:u7|uck1               ;
;  LED[2]   ; uart:u7|uck1               ; 8.315 ; 8.589  ; Rise       ; uart:u7|uck1               ;
;  LED[3]   ; uart:u7|uck1               ; 8.344 ; 8.621  ; Rise       ; uart:u7|uck1               ;
;  LED[4]   ; uart:u7|uck1               ; 8.133 ; 8.374  ; Rise       ; uart:u7|uck1               ;
;  LED[5]   ; uart:u7|uck1               ; 7.904 ; 8.104  ; Rise       ; uart:u7|uck1               ;
;  LED[6]   ; uart:u7|uck1               ; 9.429 ; 9.463  ; Rise       ; uart:u7|uck1               ;
;  LED[7]   ; uart:u7|uck1               ; 8.019 ; 8.153  ; Rise       ; uart:u7|uck1               ;
; TX        ; uart:u7|uck2               ; 8.377 ; 8.247  ; Rise       ; uart:u7|uck2               ;
+-----------+----------------------------+-------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED[*]    ; FD[22]                     ; 8.143 ; 8.051 ; Rise       ; FD[22]                     ;
;  LED[8]   ; FD[22]                     ; 8.441 ; 8.281 ; Rise       ; FD[22]                     ;
;  LED[9]   ; FD[22]                     ; 8.152 ; 8.060 ; Rise       ; FD[22]                     ;
;  LED[10]  ; FD[22]                     ; 8.143 ; 8.051 ; Rise       ; FD[22]                     ;
;  LED[11]  ; FD[22]                     ; 8.154 ; 8.068 ; Rise       ; FD[22]                     ;
;  LED[12]  ; FD[22]                     ; 8.505 ; 8.372 ; Rise       ; FD[22]                     ;
;  LED[13]  ; FD[22]                     ; 8.555 ; 8.408 ; Rise       ; FD[22]                     ;
;  LED[14]  ; FD[22]                     ; 8.509 ; 8.363 ; Rise       ; FD[22]                     ;
;  LED[15]  ; FD[22]                     ; 8.848 ; 8.664 ; Rise       ; FD[22]                     ;
; CS        ; LCD_DRV:u3|up_mdu5:u0|fout ; 9.616 ; 9.540 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; DC        ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.545 ; 7.383 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; RES       ; LCD_DRV:u3|up_mdu5:u0|fout ; 9.230 ; 9.317 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SCL       ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.050 ; 7.207 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SDA       ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.901 ; 7.687 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; LED[*]    ; uart:u7|uck1               ; 7.674 ; 7.869 ; Rise       ; uart:u7|uck1               ;
;  LED[0]   ; uart:u7|uck1               ; 9.688 ; 9.814 ; Rise       ; uart:u7|uck1               ;
;  LED[1]   ; uart:u7|uck1               ; 7.989 ; 8.185 ; Rise       ; uart:u7|uck1               ;
;  LED[2]   ; uart:u7|uck1               ; 8.069 ; 8.335 ; Rise       ; uart:u7|uck1               ;
;  LED[3]   ; uart:u7|uck1               ; 8.097 ; 8.365 ; Rise       ; uart:u7|uck1               ;
;  LED[4]   ; uart:u7|uck1               ; 7.894 ; 8.128 ; Rise       ; uart:u7|uck1               ;
;  LED[5]   ; uart:u7|uck1               ; 7.674 ; 7.869 ; Rise       ; uart:u7|uck1               ;
;  LED[6]   ; uart:u7|uck1               ; 9.201 ; 9.231 ; Rise       ; uart:u7|uck1               ;
;  LED[7]   ; uart:u7|uck1               ; 7.784 ; 7.915 ; Rise       ; uart:u7|uck1               ;
; TX        ; uart:u7|uck2               ; 8.134 ; 8.006 ; Rise       ; uart:u7|uck2               ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 68.54 MHz  ; 68.54 MHz       ; fin                        ;                                                ;
; 177.37 MHz ; 177.37 MHz      ; LCD_DRV:u3|up_mdu5:u0|fout ;                                                ;
; 249.07 MHz ; 238.04 MHz      ; FD[22]                     ; limit due to minimum period restriction (tmin) ;
; 268.96 MHz ; 238.04 MHz      ; uart:u7|countE1            ; limit due to minimum period restriction (tmin) ;
; 455.58 MHz ; 402.09 MHz      ; uart:u7|uck1               ; limit due to minimum period restriction (tmin) ;
; 620.73 MHz ; 402.09 MHz      ; uart:u7|uck2               ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; fin                        ; -13.589 ; -1219.344     ;
; LCD_DRV:u3|up_mdu5:u0|fout ; -5.556  ; -342.734      ;
; FD[22]                     ; -3.015  ; -26.739       ;
; uart:u7|countE1            ; -2.718  ; -54.242       ;
; uart:u7|uck1               ; -1.195  ; -10.415       ;
; uart:u7|uck2               ; -0.611  ; -2.083        ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; fin                        ; -0.071 ; -0.071        ;
; uart:u7|uck1               ; -0.068 ; -0.119        ;
; uart:u7|uck2               ; -0.058 ; -0.110        ;
; LCD_DRV:u3|up_mdu5:u0|fout ; 0.403  ; 0.000         ;
; uart:u7|countE1            ; 0.420  ; 0.000         ;
; FD[22]                     ; 0.826  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 0C Model Recovery Summary   ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; uart:u7|FD[24] ; -3.427 ; -3.427        ;
; uart:u7|uck2   ; -1.143 ; -4.572        ;
; uart:u7|uck1   ; 0.116  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 0C Model Removal Summary    ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; uart:u7|uck1   ; -0.145 ; -0.580        ;
; uart:u7|uck2   ; 1.437  ; 0.000         ;
; uart:u7|FD[24] ; 3.643  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; fin                        ; -3.201 ; -465.444      ;
; uart:u7|countE1            ; -3.201 ; -37.856       ;
; FD[22]                     ; -3.201 ; -22.383       ;
; LCD_DRV:u3|up_mdu5:u0|fout ; -1.487 ; -135.317      ;
; uart:u7|uck1               ; -1.487 ; -17.844       ;
; uart:u7|uck2               ; -1.487 ; -7.435        ;
; uart:u7|FD[24]             ; -1.487 ; -1.487        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fin'                                                                                           ;
+---------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -13.589 ; uart:u7|\baud:i2[2]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.071     ; 14.520     ;
; -13.479 ; uart:u7|\baud:i2[0]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.071     ; 14.410     ;
; -13.434 ; uart:u7|\baud:i2[1]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.070     ; 14.366     ;
; -13.391 ; uart:u7|\baud:i2[5]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.071     ; 14.322     ;
; -13.301 ; uart:u7|\baud:i2[3]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.070     ; 14.233     ;
; -13.253 ; uart:u7|\baud:i2[7]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.070     ; 14.185     ;
; -13.249 ; uart:u7|\baud:i2[4]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.070     ; 14.181     ;
; -13.178 ; uart:u7|\baud:i1[0]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.077     ; 14.103     ;
; -13.160 ; uart:u7|\baud:i2[6]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.070     ; 14.092     ;
; -13.044 ; uart:u7|\baud:i2[8]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.070     ; 13.976     ;
; -12.977 ; uart:u7|\baud:i1[1]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.077     ; 13.902     ;
; -12.950 ; uart:u7|\baud:i2[9]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.070     ; 13.882     ;
; -12.901 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.071     ; 13.832     ;
; -12.878 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.807     ;
; -12.877 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.806     ;
; -12.870 ; uart:u7|\baud:i1[4]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.071     ; 13.801     ;
; -12.791 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.071     ; 13.722     ;
; -12.785 ; uart:u7|\baud:i1[3]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.071     ; 13.716     ;
; -12.770 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.078     ; 13.694     ;
; -12.769 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.078     ; 13.693     ;
; -12.769 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.078     ; 13.693     ;
; -12.768 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.697     ;
; -12.767 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.696     ;
; -12.759 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.688     ;
; -12.759 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.688     ;
; -12.758 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.687     ;
; -12.756 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.685     ;
; -12.749 ; uart:u7|\baud:i1[6]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.071     ; 13.680     ;
; -12.746 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.070     ; 13.678     ;
; -12.724 ; uart:u7|\baud:i2[10] ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.531     ; 13.195     ;
; -12.724 ; uart:u7|\baud:i1[2]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.072     ; 13.654     ;
; -12.723 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.653     ;
; -12.722 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.652     ;
; -12.703 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.071     ; 13.634     ;
; -12.680 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.609     ;
; -12.679 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.608     ;
; -12.652 ; uart:u7|\baud:i1[5]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.071     ; 13.583     ;
; -12.641 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.571     ;
; -12.613 ; uart:u7|\baud:i2[3]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.070     ; 13.545     ;
; -12.608 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[24] ; fin          ; fin         ; 1.000        ; -0.077     ; 13.533     ;
; -12.606 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[7]  ; fin          ; fin         ; 1.000        ; -0.077     ; 13.531     ;
; -12.604 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[5]  ; fin          ; fin         ; 1.000        ; -0.077     ; 13.529     ;
; -12.603 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[4]  ; fin          ; fin         ; 1.000        ; -0.077     ; 13.528     ;
; -12.602 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[25] ; fin          ; fin         ; 1.000        ; -0.077     ; 13.527     ;
; -12.601 ; uart:u7|\baud:i1[8]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.077     ; 13.526     ;
; -12.599 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[3]  ; fin          ; fin         ; 1.000        ; -0.077     ; 13.524     ;
; -12.599 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[6]  ; fin          ; fin         ; 1.000        ; -0.077     ; 13.524     ;
; -12.590 ; uart:u7|\baud:i2[3]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.520     ;
; -12.589 ; uart:u7|\baud:i2[3]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.519     ;
; -12.586 ; uart:u7|\baud:i1[7]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.071     ; 13.517     ;
; -12.569 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.078     ; 13.493     ;
; -12.568 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.078     ; 13.492     ;
; -12.568 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.078     ; 13.492     ;
; -12.565 ; uart:u7|\baud:i2[7]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.070     ; 13.497     ;
; -12.561 ; uart:u7|\baud:i2[4]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.070     ; 13.493     ;
; -12.558 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.487     ;
; -12.558 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.487     ;
; -12.557 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.486     ;
; -12.555 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.073     ; 13.484     ;
; -12.542 ; uart:u7|\baud:i2[7]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.472     ;
; -12.541 ; uart:u7|\baud:i2[7]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.471     ;
; -12.538 ; uart:u7|\baud:i2[4]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.468     ;
; -12.537 ; uart:u7|\baud:i2[4]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.467     ;
; -12.531 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.461     ;
; -12.526 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[16] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.456     ;
; -12.526 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[13] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.456     ;
; -12.507 ; uart:u7|\baud:i1[18] ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.077     ; 13.432     ;
; -12.486 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.071     ; 13.417     ;
; -12.481 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.097     ; 13.386     ;
; -12.481 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.097     ; 13.386     ;
; -12.480 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.097     ; 13.385     ;
; -12.478 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.097     ; 13.383     ;
; -12.472 ; uart:u7|\baud:i2[6]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.070     ; 13.404     ;
; -12.462 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.392     ;
; -12.461 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.391     ;
; -12.461 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.391     ;
; -12.449 ; uart:u7|\baud:i2[6]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.379     ;
; -12.448 ; uart:u7|\baud:i2[6]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.378     ;
; -12.443 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.373     ;
; -12.432 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[10] ; fin          ; fin         ; 1.000        ; 0.371      ; 13.805     ;
; -12.418 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[22] ; fin          ; fin         ; 1.000        ; -0.071     ; 13.349     ;
; -12.417 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[5]  ; fin          ; fin         ; 1.000        ; -0.071     ; 13.348     ;
; -12.417 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[0]  ; fin          ; fin         ; 1.000        ; -0.071     ; 13.348     ;
; -12.417 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[18] ; fin          ; fin         ; 1.000        ; -0.071     ; 13.348     ;
; -12.417 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[21] ; fin          ; fin         ; 1.000        ; -0.071     ; 13.348     ;
; -12.416 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[2]  ; fin          ; fin         ; 1.000        ; -0.071     ; 13.347     ;
; -12.416 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[25] ; fin          ; fin         ; 1.000        ; -0.071     ; 13.347     ;
; -12.416 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[16] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.346     ;
; -12.416 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[13] ; fin          ; fin         ; 1.000        ; -0.072     ; 13.346     ;
; -12.415 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[17] ; fin          ; fin         ; 1.000        ; -0.071     ; 13.346     ;
; -12.407 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[24] ; fin          ; fin         ; 1.000        ; -0.077     ; 13.332     ;
; -12.405 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[7]  ; fin          ; fin         ; 1.000        ; -0.077     ; 13.330     ;
; -12.404 ; uart:u7|\baud:i1[20] ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.077     ; 13.329     ;
; -12.403 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[5]  ; fin          ; fin         ; 1.000        ; -0.077     ; 13.328     ;
; -12.402 ; uart:u7|\baud:i1[12] ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.077     ; 13.327     ;
; -12.402 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[4]  ; fin          ; fin         ; 1.000        ; -0.077     ; 13.327     ;
; -12.401 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[25] ; fin          ; fin         ; 1.000        ; -0.077     ; 13.326     ;
; -12.398 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[3]  ; fin          ; fin         ; 1.000        ; -0.077     ; 13.323     ;
; -12.398 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[6]  ; fin          ; fin         ; 1.000        ; -0.077     ; 13.323     ;
; -12.396 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.097     ; 13.301     ;
+---------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCD_DRV:u3|up_mdu5:u0|fout'                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.556 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_we_reg ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.642     ; 5.906      ;
; -5.436 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_we_reg  ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.654     ; 5.774      ;
; -5.402 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_we_reg  ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.664     ; 5.730      ;
; -5.371 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_we_reg ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.644     ; 5.719      ;
; -5.369 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_we_reg  ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.656     ; 5.705      ;
; -5.335 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_we_reg  ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.653     ; 5.674      ;
; -5.328 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_we_reg ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.654     ; 5.666      ;
; -5.321 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_we_reg ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.644     ; 5.669      ;
; -5.301 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_we_reg ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.653     ; 5.640      ;
; -5.244 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_we_reg ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.655     ; 5.581      ;
; -5.209 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_we_reg ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.655     ; 5.546      ;
; -5.188 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_we_reg  ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.651     ; 5.529      ;
; -5.178 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_we_reg ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.644     ; 5.526      ;
; -5.178 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_we_reg ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.649     ; 5.521      ;
; -5.122 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_we_reg ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.654     ; 5.460      ;
; -5.060 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.667     ; 5.385      ;
; -5.011 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_we_reg  ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.656     ; 5.347      ;
; -4.965 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_we_reg  ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.660     ; 5.297      ;
; -4.921 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_we_reg  ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.666     ; 5.247      ;
; -4.888 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_we_reg  ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.653     ; 5.227      ;
; -4.825 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_we_reg  ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.656     ; 5.161      ;
; -4.800 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_we_reg ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.658     ; 5.134      ;
; -4.638 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.098     ; 5.542      ;
; -4.615 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_we_reg ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.649     ; 4.958      ;
; -4.609 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.088     ; 5.523      ;
; -4.602 ; LCD_DRV:u3|address[9]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.088     ; 5.516      ;
; -4.542 ; LCD_DRV:u3|address[6]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.088     ; 5.456      ;
; -4.503 ; LCD_DRV:u3|address[1]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.088     ; 5.417      ;
; -4.493 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.070     ; 5.425      ;
; -4.486 ; LCD_DRV:u3|address[12]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.098     ; 5.390      ;
; -4.474 ; LCD_DRV:u3|address[13]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.088     ; 5.388      ;
; -4.445 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.073     ; 5.374      ;
; -4.436 ; LCD_DRV:u3|delay_1[8]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.073     ; 5.365      ;
; -4.432 ; LCD_DRV:u3|address[11]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.088     ; 5.346      ;
; -4.397 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_we_reg ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.656     ; 4.733      ;
; -4.385 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.076     ; 5.311      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[0]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[1]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[2]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[3]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[4]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[6]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[7]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[8]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[9]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[10] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[11] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.381 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[5]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.312      ;
; -4.379 ; LCD_DRV:u3|delay_1[12]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.073     ; 5.308      ;
; -4.378 ; LCD_DRV:u3|address[9]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.076     ; 5.304      ;
; -4.375 ; LCD_DRV:u3|address[14]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.098     ; 5.279      ;
; -4.345 ; LCD_DRV:u3|address[3]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.088     ; 5.259      ;
; -4.325 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.256      ;
; -4.307 ; LCD_DRV:u3|address[10]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.088     ; 5.221      ;
; -4.300 ; LCD_DRV:u3|address[15]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.088     ; 5.214      ;
; -4.284 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.070     ; 5.216      ;
; -4.279 ; LCD_DRV:u3|address[1]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.076     ; 5.205      ;
; -4.279 ; LCD_DRV:u3|delay_1[7]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.073     ; 5.208      ;
; -4.269 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.107     ; 5.164      ;
; -4.261 ; LCD_DRV:u3|address[12]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.192      ;
; -4.250 ; LCD_DRV:u3|address[13]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.076     ; 5.176      ;
; -4.233 ; LCD_DRV:u3|address[6]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.076     ; 5.159      ;
; -4.208 ; LCD_DRV:u3|address[11]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.076     ; 5.134      ;
; -4.200 ; LCD_DRV:u3|delay_1[11]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.073     ; 5.129      ;
; -4.189 ; LCD_DRV:u3|delay_1[22]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.073     ; 5.118      ;
; -4.186 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[2] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.085     ; 5.103      ;
; -4.186 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[3] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.085     ; 5.103      ;
; -4.186 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[6] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.085     ; 5.103      ;
; -4.186 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[1] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.085     ; 5.103      ;
; -4.186 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[4] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.085     ; 5.103      ;
; -4.185 ; LCD_DRV:u3|delay_1[8]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.070     ; 5.117      ;
; -4.181 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.097     ; 5.086      ;
; -4.181 ; LCD_DRV:u3|address[9]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.097     ; 5.086      ;
; -4.173 ; LCD_DRV:u3|address[6]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.097     ; 5.078      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[0]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[1]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[2]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[3]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[4]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[6]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[7]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[8]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[9]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[10] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[11] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.172 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|delay_1[5]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.103      ;
; -4.165 ; LCD_DRV:u3|delay_1[3]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.070     ; 5.097      ;
; -4.160 ; LCD_DRV:u3|delay_1[6]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.073     ; 5.089      ;
; -4.151 ; LCD_DRV:u3|bit_cnt[2]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.070     ; 5.083      ;
; -4.146 ; LCD_DRV:u3|address[1]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.077      ;
; -4.143 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[5]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.098     ; 5.047      ;
; -4.141 ; LCD_DRV:u3|address[0]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.087     ; 5.056      ;
; -4.138 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.094     ; 5.046      ;
; -4.133 ; LCD_DRV:u3|address[2]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.071     ; 5.064      ;
; -4.131 ; LCD_DRV:u3|bit_cnt[0]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.095     ; 5.038      ;
; -4.131 ; LCD_DRV:u3|delay_1[6]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.070     ; 5.063      ;
; -4.129 ; LCD_DRV:u3|delay_1[8]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.094     ; 5.037      ;
; -4.128 ; LCD_DRV:u3|delay_1[12]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.070     ; 5.060      ;
; -4.121 ; LCD_DRV:u3|address[3]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.076     ; 5.047      ;
; -4.117 ; LCD_DRV:u3|address[12]                                                                               ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.107     ; 5.012      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[22]'                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.015 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[10]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.097      ; 4.114      ;
; -2.978 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[9]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 1.000        ; 0.097      ; 4.077      ;
; -2.862 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[11]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.097      ; 3.961      ;
; -2.862 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[13]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.097      ; 3.961      ;
; -2.829 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[15]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.097      ; 3.928      ;
; -2.828 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[8]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 1.000        ; 0.097      ; 3.927      ;
; -2.828 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[12]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.097      ; 3.927      ;
; -2.828 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[14]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.097      ; 3.927      ;
; -1.044 ; \display:i[2]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.214      ; 2.297      ;
; -1.033 ; \display:i[1]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.214      ; 2.286      ;
; -0.871 ; \display:i[3]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.214      ; 2.124      ;
; -0.767 ; \display:i[2]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.698      ;
; -0.756 ; \display:i[1]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.687      ;
; -0.700 ; \display:i[0]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.214      ; 1.953      ;
; -0.639 ; \display:i[2]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.570      ;
; -0.634 ; \display:i[2]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.565      ;
; -0.625 ; \display:i[1]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.556      ;
; -0.623 ; \display:i[1]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.554      ;
; -0.617 ; \display:i[3]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.548      ;
; -0.608 ; \display:i[1]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.539      ;
; -0.588 ; \display:i[2]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.519      ;
; -0.463 ; \display:i[3]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.394      ;
; -0.462 ; \display:i[3]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.393      ;
; -0.458 ; \display:i[3]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.389      ;
; -0.448 ; \display:i[0]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.379      ;
; -0.338 ; \display:i[0]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.269      ;
; -0.336 ; \display:i[0]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.267      ;
; -0.330 ; \display:i[0]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.071     ; 1.261      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:u7|countE1'                                                                                                                                                                   ;
+--------+------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.718 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.653      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.640 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.575      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.573 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 3.088      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.555 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.490      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.527 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.462      ;
; -2.440 ; uart:u7|inserial[1]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.015      ; 2.994      ;
; -2.440 ; uart:u7|inserial[1]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.021      ; 3.000      ;
; -2.440 ; uart:u7|inserial[1]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.015      ; 2.994      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.433 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.487     ; 2.948      ;
; -2.405 ; uart:u7|inserial[2]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.015      ; 2.959      ;
; -2.405 ; uart:u7|inserial[2]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.021      ; 2.965      ;
; -2.405 ; uart:u7|inserial[2]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.015      ; 2.959      ;
; -2.395 ; uart:u7|inserial[0]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.015      ; 2.949      ;
; -2.395 ; uart:u7|inserial[0]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.021      ; 2.955      ;
; -2.395 ; uart:u7|inserial[0]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.015      ; 2.949      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.366 ; lcdControl:u2|addr[5]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.301      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.355 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.067     ; 3.290      ;
; -2.316 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; 0.335      ; 3.653      ;
; -2.316 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; 0.335      ; 3.653      ;
; -2.316 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; 0.335      ; 3.653      ;
+--------+------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:u7|uck1'                                                                                           ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; -1.195 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 2.127      ;
; -1.165 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 2.097      ;
; -1.154 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 2.086      ;
; -1.150 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 2.082      ;
; -1.092 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 2.024      ;
; -1.019 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.951      ;
; -1.003 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.935      ;
; -1.002 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.934      ;
; -1.001 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.933      ;
; -0.958 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.890      ;
; -0.945 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.877      ;
; -0.944 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.876      ;
; -0.944 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.876      ;
; -0.943 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.875      ;
; -0.942 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.874      ;
; -0.942 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.874      ;
; -0.919 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.851      ;
; -0.910 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.842      ;
; -0.892 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.824      ;
; -0.887 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.819      ;
; -0.869 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.801      ;
; -0.865 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.797      ;
; -0.846 ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.778      ;
; -0.793 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.725      ;
; -0.784 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.716      ;
; -0.736 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.668      ;
; -0.691 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.623      ;
; -0.685 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.617      ;
; -0.653 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.585      ;
; -0.652 ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.584      ;
; -0.476 ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.408      ;
; -0.463 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.395      ;
; -0.462 ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.394      ;
; -0.456 ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.388      ;
; -0.456 ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.388      ;
; -0.415 ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.347      ;
; -0.412 ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.344      ;
; -0.411 ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.343      ;
; -0.386 ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.318      ;
; -0.331 ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.263      ;
; -0.100 ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.032      ;
; -0.099 ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 1.031      ;
; 0.020  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.912      ;
; 0.038  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.894      ;
; 0.162  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.770      ;
; 0.187  ; uart:u7|inserial[2]     ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.745      ;
; 0.187  ; uart:u7|inserial[3]     ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.745      ;
; 0.187  ; uart:u7|inserial[6]     ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.745      ;
; 0.187  ; uart:u7|inserial[5]     ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.745      ;
; 0.187  ; uart:u7|inserial[0]     ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.745      ;
; 0.187  ; uart:u7|inserial[4]     ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.745      ;
; 0.187  ; uart:u7|inserial[1]     ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.745      ;
; 0.187  ; uart:u7|inserial[7]     ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.070     ; 0.745      ;
; 0.260  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.985      ;
; 0.299  ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.946      ;
; 0.305  ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.940      ;
; 0.310  ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.435      ;
; 0.311  ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.434      ;
; 0.314  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.431      ;
; 0.380  ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.365      ;
; 0.381  ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.864      ;
; 0.382  ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.863      ;
; 0.387  ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.358      ;
; 0.391  ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.354      ;
; 0.438  ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.807      ;
; 0.464  ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.281      ;
; 0.464  ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.281      ;
; 0.486  ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.759      ;
; 0.508  ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.737      ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:u7|uck2'                                                                         ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node        ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; -0.611 ; uart:u7|ii2[2]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.543      ;
; -0.525 ; uart:u7|ii2[2]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.457      ;
; -0.486 ; uart:u7|ii2[1]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.418      ;
; -0.460 ; uart:u7|ii2[1]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.392      ;
; -0.435 ; uart:u7|ii2[3]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.367      ;
; -0.400 ; uart:u7|ii2[0]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.332      ;
; -0.353 ; uart:u7|ii2[0]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.285      ;
; -0.336 ; uart:u7|ii2[0]  ; uart:u7|ii2[0] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.268      ;
; -0.295 ; uart:u7|ii2[0]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.227      ;
; -0.211 ; uart:u7|ii2[0]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.143      ;
; -0.202 ; uart:u7|ii2[1]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.134      ;
; 0.106  ; uart:u7|countE2 ; uart:u7|ii2[2] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 2.146      ; 3.052      ;
; 0.109  ; uart:u7|countE2 ; uart:u7|ii2[1] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 2.146      ; 3.049      ;
; 0.162  ; uart:u7|ii2[3]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; uart:u7|ii2[2]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; uart:u7|ii2[1]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 0.770      ;
; 0.175  ; uart:u7|countE2 ; uart:u7|TX     ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 2.146      ; 2.983      ;
; 0.176  ; uart:u7|countE2 ; uart:u7|ii2[0] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 2.146      ; 2.982      ;
; 0.187  ; uart:u7|TX      ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.070     ; 0.745      ;
; 0.260  ; uart:u7|countE2 ; uart:u7|ii2[3] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 2.146      ; 2.898      ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fin'                                                                                                                                                                                                        ;
+--------+-------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.071 ; LCD_DRV:u3|up_mdu5:u0|fout    ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 2.820      ; 3.214      ;
; 0.257  ; uart:u7|FD[24]                ; uart:u7|FD[24]                                                                                             ; uart:u7|FD[24]             ; fin         ; 0.000        ; 2.811      ; 3.523      ;
; 0.316  ; FD[22]                        ; FD[22]                                                                                                     ; FD[22]                     ; fin         ; -0.500       ; 2.812      ; 3.093      ;
; 0.317  ; uart:u7|uck1                  ; uart:u7|uck1                                                                                               ; uart:u7|uck1               ; fin         ; 0.000        ; 2.836      ; 3.618      ;
; 0.346  ; uart:u7|uck2                  ; uart:u7|uck2                                                                                               ; uart:u7|uck2               ; fin         ; 0.000        ; 2.823      ; 3.634      ;
; 0.384  ; lcdControl:u2|fsm[2]          ; lcdControl:u2|fsm[2]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.669      ;
; 0.387  ; uart:u7|FD[24]                ; uart:u7|FD[24]                                                                                             ; uart:u7|FD[24]             ; fin         ; -0.500       ; 2.811      ; 3.153      ;
; 0.400  ; FD[0]                         ; FD[0]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.089      ; 0.684      ;
; 0.402  ; lcdControl:u2|fsm[7]          ; lcdControl:u2|fsm[7]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; lcdControl:u2|lcd_write       ; lcdControl:u2|lcd_write                                                                                    ; fin                        ; fin         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403  ; lcdControl:u2|delaytime[2]    ; lcdControl:u2|delaytime[2]                                                                                 ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403  ; lcdControl:u2|fsm[4]          ; lcdControl:u2|fsm[4]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403  ; lcdControl:u2|fsm[6]          ; lcdControl:u2|fsm[6]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403  ; lcdControl:u2|fsm_back2[0]    ; lcdControl:u2|fsm_back2[0]                                                                                 ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403  ; lcdControl:u2|fsm[5]          ; lcdControl:u2|fsm[5]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.669      ;
; 0.413  ; FD[22]                        ; FD[22]                                                                                                     ; FD[22]                     ; fin         ; 0.000        ; 2.812      ; 3.690      ;
; 0.437  ; lcdControl:u2|delay_1[25]     ; lcdControl:u2|delay_1[25]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.722      ;
; 0.440  ; LCD_DRV:u3|up_mdu5:u0|fout    ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; -0.500       ; 2.820      ; 3.225      ;
; 0.489  ; uart:u7|uck1                  ; uart:u7|uck1                                                                                               ; uart:u7|uck1               ; fin         ; -0.500       ; 2.836      ; 3.290      ;
; 0.564  ; uart:u7|uck2                  ; uart:u7|uck2                                                                                               ; uart:u7|uck2               ; fin         ; -0.500       ; 2.823      ; 3.352      ;
; 0.626  ; LCD_DRV:u3|di2[0]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_datain_reg0   ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.666      ; 1.552      ;
; 0.630  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.657      ; 1.547      ;
; 0.639  ; LCD_DRV:u3|a2[11]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.654      ; 1.553      ;
; 0.652  ; LCD_DRV:u3|a2[1]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.665      ; 1.577      ;
; 0.659  ; uart:u7|countE1               ; uart:u7|\baud:i1[3]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 2.836      ; 3.720      ;
; 0.659  ; uart:u7|countE1               ; uart:u7|\baud:i1[4]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 2.836      ; 3.720      ;
; 0.659  ; uart:u7|countE1               ; uart:u7|\baud:i1[5]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 2.836      ; 3.720      ;
; 0.659  ; uart:u7|countE1               ; uart:u7|\baud:i1[6]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 2.836      ; 3.720      ;
; 0.659  ; uart:u7|countE1               ; uart:u7|\baud:i1[7]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 2.836      ; 3.720      ;
; 0.659  ; uart:u7|countE1               ; uart:u7|\baud:i1[24]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 2.836      ; 3.720      ;
; 0.659  ; uart:u7|countE1               ; uart:u7|\baud:i1[25]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 2.836      ; 3.720      ;
; 0.659  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.657      ; 1.576      ;
; 0.668  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.668      ; 1.596      ;
; 0.672  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.657      ; 1.589      ;
; 0.674  ; LCD_DRV:u3|a2[8]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.654      ; 1.588      ;
; 0.675  ; lcdControl:u2|delay_1[16]     ; lcdControl:u2|delay_1[16]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.960      ;
; 0.676  ; lcdControl:u2|delay_1[2]      ; lcdControl:u2|delay_1[2]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.961      ;
; 0.677  ; lcdControl:u2|delay_1[1]      ; lcdControl:u2|delay_1[1]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.962      ;
; 0.677  ; lcdControl:u2|delay_1[15]     ; lcdControl:u2|delay_1[15]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.962      ;
; 0.677  ; lcdControl:u2|delay_1[19]     ; lcdControl:u2|delay_1[19]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.962      ;
; 0.677  ; LCD_DRV:u3|a2[3]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.665      ; 1.602      ;
; 0.678  ; lcdControl:u2|delay_1[17]     ; lcdControl:u2|delay_1[17]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.963      ;
; 0.678  ; lcdControl:u2|delay_1[24]     ; lcdControl:u2|delay_1[24]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.963      ;
; 0.679  ; lcdControl:u2|delay_1[18]     ; lcdControl:u2|delay_1[18]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.964      ;
; 0.679  ; lcdControl:u2|delay_1[21]     ; lcdControl:u2|delay_1[21]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.964      ;
; 0.680  ; lcdControl:u2|delay_1[23]     ; lcdControl:u2|delay_1[23]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.965      ;
; 0.681  ; lcdControl:u2|delay_1[22]     ; lcdControl:u2|delay_1[22]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.966      ;
; 0.681  ; LCD_DRV:u3|di2[5]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_datain_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.663      ; 1.604      ;
; 0.682  ; lcdControl:u2|delay_1[20]     ; lcdControl:u2|delay_1[20]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.967      ;
; 0.683  ; LCD_DRV:u3|a2[12]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.650      ; 1.593      ;
; 0.685  ; LCD_DRV:u3|a2[3]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.661      ; 1.606      ;
; 0.688  ; lcdControl:u2|delay_1[0]      ; lcdControl:u2|delay_1[0]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.973      ;
; 0.688  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.645      ; 1.593      ;
; 0.689  ; lcdControl:u2|delay_1[13]     ; lcdControl:u2|delay_1[13]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.974      ;
; 0.690  ; uart:u7|FD[22]                ; uart:u7|FD[22]                                                                                             ; fin                        ; fin         ; 0.000        ; 0.070      ; 0.955      ;
; 0.692  ; lcdControl:u2|delay_1[14]     ; lcdControl:u2|delay_1[14]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.977      ;
; 0.693  ; LCD_DRV:u3|a2[8]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.652      ; 1.605      ;
; 0.693  ; LCD_DRV:u3|a2[2]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.657      ; 1.610      ;
; 0.694  ; uart:u7|FD[23]                ; uart:u7|FD[23]                                                                                             ; fin                        ; fin         ; 0.000        ; 0.070      ; 0.959      ;
; 0.696  ; LCD_DRV:u3|a2[7]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.652      ; 1.608      ;
; 0.696  ; LCD_DRV:u3|a2[3]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.663      ; 1.619      ;
; 0.697  ; lcdControl:u2|delay_1[11]     ; lcdControl:u2|delay_1[11]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.982      ;
; 0.697  ; lcdControl:u2|delay_1[12]     ; lcdControl:u2|delay_1[12]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.982      ;
; 0.698  ; lcdControl:u2|delay_1[9]      ; lcdControl:u2|delay_1[9]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.983      ;
; 0.698  ; lcdControl:u2|delay_1[10]     ; lcdControl:u2|delay_1[10]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.983      ;
; 0.698  ; lcdControl:u2|delay_1[3]      ; lcdControl:u2|delay_1[3]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.983      ;
; 0.698  ; LCD_DRV:u3|a2[3]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.654      ; 1.612      ;
; 0.699  ; lcdControl:u2|delay_1[8]      ; lcdControl:u2|delay_1[8]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.984      ;
; 0.700  ; lcdControl:u2|delay_1[5]      ; lcdControl:u2|delay_1[5]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.985      ;
; 0.700  ; LCD_DRV:u3|a2[1]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.667      ; 1.627      ;
; 0.701  ; lcdControl:u2|delay_1[6]      ; lcdControl:u2|delay_1[6]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.986      ;
; 0.702  ; LCD_DRV:u3|a2[1]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.661      ; 1.623      ;
; 0.703  ; lcdControl:u2|delay_1[4]      ; lcdControl:u2|delay_1[4]                                                                                   ; fin                        ; fin         ; 0.000        ; 0.090      ; 0.988      ;
; 0.703  ; LCD_DRV:u3|a2[10]             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.654      ; 1.617      ;
; 0.703  ; LCD_DRV:u3|a2[8]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.657      ; 1.620      ;
; 0.704  ; LCD_DRV:u3|a2[7]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.667      ; 1.631      ;
; 0.708  ; FD[2]                         ; FD[2]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.070      ; 0.973      ;
; 0.708  ; FD[12]                        ; FD[12]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; FD[18]                        ; FD[18]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; LCD_DRV:u3|a2[3]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.652      ; 1.620      ;
; 0.709  ; lcdControl:u2|lcd_address[2]  ; lcdControl:u2|lcd_address[2]                                                                               ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; lcdControl:u2|lcd_address[12] ; lcdControl:u2|lcd_address[12]                                                                              ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; FD[9]                         ; FD[9]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.070      ; 0.974      ;
; 0.709  ; FD[10]                        ; FD[10]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.070      ; 0.974      ;
; 0.709  ; FD[11]                        ; FD[11]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.070      ; 0.974      ;
; 0.709  ; FD[14]                        ; FD[14]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; FD[15]                        ; FD[15]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; LCD_DRV:u3|a2[9]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.665      ; 1.634      ;
; 0.709  ; LCD_DRV:u3|a2[7]              ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.657      ; 1.626      ;
; 0.710  ; lcdControl:u2|lcd_address[3]  ; lcdControl:u2|lcd_address[3]                                                                               ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; lcdControl:u2|lcd_address[11] ; lcdControl:u2|lcd_address[11]                                                                              ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; lcdControl:u2|lcd_address[14] ; lcdControl:u2|lcd_address[14]                                                                              ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; FD[7]                         ; FD[7]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.070      ; 0.975      ;
; 0.710  ; FD[8]                         ; FD[8]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.070      ; 0.975      ;
; 0.710  ; FD[16]                        ; FD[16]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; FD[17]                        ; FD[17]                                                                                                     ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.976      ;
; 0.711  ; lcdControl:u2|lcd_address[7]  ; lcdControl:u2|lcd_address[7]                                                                               ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; lcdControl:u2|lcd_address[9]  ; lcdControl:u2|lcd_address[9]                                                                               ; fin                        ; fin         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; FD[4]                         ; FD[4]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.070      ; 0.976      ;
; 0.711  ; FD[6]                         ; FD[6]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.070      ; 0.976      ;
+--------+-------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:u7|uck1'                                                                                            ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; -0.068 ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.545      ;
; -0.051 ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.562      ;
; -0.020 ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.093      ;
; 0.005  ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.618      ;
; 0.008  ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.121      ;
; 0.015  ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.628      ;
; 0.016  ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.629      ;
; 0.048  ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.161      ;
; 0.083  ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.196      ;
; 0.090  ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.203      ;
; 0.093  ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.206      ;
; 0.094  ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.207      ;
; 0.122  ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.735      ;
; 0.122  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.235      ;
; 0.124  ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.737      ;
; 0.175  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.788      ;
; 0.404  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|inserial[7]     ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|inserial[6]     ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|inserial[5]     ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|inserial[4]     ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|inserial[3]     ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|inserial[2]     ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|inserial[1]     ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|inserial[0]     ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.669      ;
; 0.419  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.684      ;
; 0.531  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.796      ;
; 0.554  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.819      ;
; 0.668  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.933      ;
; 0.669  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 0.934      ;
; 0.907  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.172      ;
; 0.932  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.197      ;
; 0.934  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.199      ;
; 0.950  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.215      ;
; 0.958  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.223      ;
; 0.979  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.244      ;
; 0.980  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.245      ;
; 0.981  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.246      ;
; 0.981  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.246      ;
; 0.990  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.255      ;
; 1.088  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.353      ;
; 1.133  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.398      ;
; 1.150  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.415      ;
; 1.161  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.426      ;
; 1.162  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.427      ;
; 1.221  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.486      ;
; 1.230  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.495      ;
; 1.255  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.520      ;
; 1.262  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.527      ;
; 1.264  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.529      ;
; 1.264  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.529      ;
; 1.264  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.529      ;
; 1.266  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.531      ;
; 1.291  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.556      ;
; 1.295  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.560      ;
; 1.319  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.584      ;
; 1.320  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.585      ;
; 1.350  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.615      ;
; 1.352  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.617      ;
; 1.391  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.656      ;
; 1.395  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.660      ;
; 1.397  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.662      ;
; 1.397  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.662      ;
; 1.397  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.662      ;
; 1.399  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.664      ;
; 1.401  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.666      ;
; 1.474  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.739      ;
; 1.513  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.778      ;
; 1.545  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.810      ;
; 1.601  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.070      ; 1.866      ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:u7|uck2'                                                                          ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node        ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; -0.058 ; uart:u7|countE2 ; uart:u7|TX     ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 2.364      ; 2.511      ;
; -0.036 ; uart:u7|countE2 ; uart:u7|ii2[3] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 2.364      ; 2.533      ;
; -0.016 ; uart:u7|countE2 ; uart:u7|ii2[0] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 2.364      ; 2.553      ;
; 0.192  ; uart:u7|countE2 ; uart:u7|ii2[1] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 2.364      ; 2.761      ;
; 0.195  ; uart:u7|countE2 ; uart:u7|ii2[2] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 2.364      ; 2.764      ;
; 0.404  ; uart:u7|ii2[2]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|ii2[3]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|ii2[1]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; uart:u7|TX      ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.730  ; uart:u7|ii2[1]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 0.995      ;
; 0.736  ; uart:u7|ii2[0]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.001      ;
; 0.840  ; uart:u7|ii2[0]  ; uart:u7|ii2[0] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.105      ;
; 0.876  ; uart:u7|ii2[0]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.141      ;
; 0.903  ; uart:u7|ii2[3]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.168      ;
; 0.948  ; uart:u7|ii2[0]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.213      ;
; 0.951  ; uart:u7|ii2[0]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.216      ;
; 0.999  ; uart:u7|ii2[1]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.264      ;
; 1.048  ; uart:u7|ii2[1]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.313      ;
; 1.069  ; uart:u7|ii2[2]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.334      ;
; 1.145  ; uart:u7|ii2[2]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.410      ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCD_DRV:u3|up_mdu5:u0|fout'                                                                                                            ;
+-------+-------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.403 ; LCD_DRV:u3|lcd_busy           ; LCD_DRV:u3|lcd_busy     ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; LCD_DRV:u3|bit_cnt[1]         ; LCD_DRV:u3|bit_cnt[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; LCD_DRV:u3|fsm[1]             ; LCD_DRV:u3|fsm[1]       ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; LCD_DRV:u3|CS                 ; LCD_DRV:u3|CS           ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; LCD_DRV:u3|DC                 ; LCD_DRV:u3|DC           ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; LCD_DRV:u3|SCL                ; LCD_DRV:u3|SCL          ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; LCD_DRV:u3|address[15]        ; LCD_DRV:u3|address[15]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; LCD_DRV:u3|fsm[0]             ; LCD_DRV:u3|fsm[0]       ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; LCD_DRV:u3|RES                ; LCD_DRV:u3|RES          ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; LCD_DRV:u3|hi_lo              ; LCD_DRV:u3|hi_lo        ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; LCD_DRV:u3|fsm_back[2]        ; LCD_DRV:u3|fsm_back[2]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; LCD_DRV:u3|fsm_back2[0]       ; LCD_DRV:u3|fsm_back2[0] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; LCD_DRV:u3|bit_cnt[2]         ; LCD_DRV:u3|bit_cnt[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; LCD_DRV:u3|fsm_back[1]        ; LCD_DRV:u3|fsm_back[1]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; LCD_DRV:u3|fsm[2]             ; LCD_DRV:u3|fsm[2]       ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; LCD_DRV:u3|fsm_back[4]        ; LCD_DRV:u3|fsm_back[4]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; LCD_DRV:u3|fsm_back[3]        ; LCD_DRV:u3|fsm_back[3]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.669      ;
; 0.418 ; LCD_DRV:u3|bit_cnt[0]         ; LCD_DRV:u3|bit_cnt[0]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.684      ;
; 0.457 ; LCD_DRV:u3|delay_1[24]        ; LCD_DRV:u3|delay_1[24]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.722      ;
; 0.528 ; LCD_DRV:u3|bit_cnt[0]         ; LCD_DRV:u3|bit_cnt[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.794      ;
; 0.648 ; lcdControl:u2|lcd_address[5]  ; LCD_DRV:u3|a2[5]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.092     ; 0.781      ;
; 0.685 ; LCD_DRV:u3|delay_1[1]         ; LCD_DRV:u3|delay_1[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.951      ;
; 0.687 ; LCD_DRV:u3|delay_1[2]         ; LCD_DRV:u3|delay_1[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.953      ;
; 0.696 ; LCD_DRV:u3|delay_1[23]        ; LCD_DRV:u3|delay_1[23]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.961      ;
; 0.701 ; LCD_DRV:u3|delay_1[7]         ; LCD_DRV:u3|delay_1[7]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.967      ;
; 0.703 ; LCD_DRV:u3|delay_1[22]        ; LCD_DRV:u3|delay_1[22]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.968      ;
; 0.706 ; LCD_DRV:u3|delay_1[11]        ; LCD_DRV:u3|delay_1[11]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.972      ;
; 0.707 ; LCD_DRV:u3|delay_1[8]         ; LCD_DRV:u3|delay_1[8]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.973      ;
; 0.708 ; LCD_DRV:u3|delay_1[15]        ; LCD_DRV:u3|delay_1[15]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.973      ;
; 0.709 ; LCD_DRV:u3|delay_1[13]        ; LCD_DRV:u3|delay_1[13]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.974      ;
; 0.711 ; LCD_DRV:u3|delay_1[10]        ; LCD_DRV:u3|delay_1[10]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; LCD_DRV:u3|delay_1[12]        ; LCD_DRV:u3|delay_1[12]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.977      ;
; 0.714 ; LCD_DRV:u3|delay_1[16]        ; LCD_DRV:u3|delay_1[16]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.979      ;
; 0.715 ; LCD_DRV:u3|delay_1[0]         ; LCD_DRV:u3|delay_1[0]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.981      ;
; 0.715 ; LCD_DRV:u3|delay_1[9]         ; LCD_DRV:u3|delay_1[9]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.981      ;
; 0.715 ; LCD_DRV:u3|delay_1[20]        ; LCD_DRV:u3|delay_1[20]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.980      ;
; 0.718 ; LCD_DRV:u3|delay_1[17]        ; LCD_DRV:u3|delay_1[17]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.983      ;
; 0.721 ; LCD_DRV:u3|delay_1[6]         ; LCD_DRV:u3|delay_1[6]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 0.987      ;
; 0.721 ; LCD_DRV:u3|delay_1[14]        ; LCD_DRV:u3|delay_1[14]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.986      ;
; 0.728 ; LCD_DRV:u3|delay_1[18]        ; LCD_DRV:u3|delay_1[18]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.993      ;
; 0.729 ; LCD_DRV:u3|delay_1[19]        ; LCD_DRV:u3|delay_1[19]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.994      ;
; 0.729 ; LCD_DRV:u3|delay_1[21]        ; LCD_DRV:u3|delay_1[21]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 0.994      ;
; 0.786 ; lcdControl:u2|lcd_address[2]  ; LCD_DRV:u3|a2[2]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.092     ; 0.919      ;
; 0.789 ; lcdControl:u2|lcd_address[7]  ; LCD_DRV:u3|a2[7]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.092     ; 0.922      ;
; 0.809 ; lcdControl:u2|lcd_address[11] ; LCD_DRV:u3|a2[11]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.092     ; 0.942      ;
; 0.811 ; lcdControl:u2|lcd_address[8]  ; LCD_DRV:u3|a2[8]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.092     ; 0.944      ;
; 0.822 ; lcdControl:u2|lcd_address[10] ; LCD_DRV:u3|a2[10]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.092     ; 0.955      ;
; 0.824 ; lcdControl:u2|lcd_address[1]  ; LCD_DRV:u3|a2[1]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.092     ; 0.957      ;
; 0.829 ; lcdControl:u2|lcd_address[6]  ; LCD_DRV:u3|a2[6]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.082     ; 0.972      ;
; 0.846 ; lcdControl:u2|lcd_address[0]  ; LCD_DRV:u3|a2[0]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.082     ; 0.989      ;
; 0.851 ; lcdControl:u2|lcd_address[4]  ; LCD_DRV:u3|a2[4]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.082     ; 0.994      ;
; 0.868 ; LCD_DRV:u3|we2                ; LCD_DRV:u3|we2          ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.134      ;
; 0.878 ; LCD_DRV:u3|delay_1[3]         ; LCD_DRV:u3|delay_1[3]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.144      ;
; 0.881 ; LCD_DRV:u3|delay_1[5]         ; LCD_DRV:u3|delay_1[5]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.147      ;
; 0.953 ; lcdControl:u2|lcd_address[9]  ; LCD_DRV:u3|a2[9]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.092     ; 1.086      ;
; 0.975 ; lcdControl:u2|lcd_address[3]  ; LCD_DRV:u3|a2[3]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.092     ; 1.108      ;
; 0.996 ; LCD_DRV:u3|bit_cnt[0]         ; LCD_DRV:u3|bit_cnt[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.076      ; 1.267      ;
; 0.998 ; LCD_DRV:u3|fsm[3]             ; LCD_DRV:u3|fsm_back2[0] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.263      ;
; 1.004 ; lcdControl:u2|lcd_address[12] ; LCD_DRV:u3|a2[12]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.092     ; 1.137      ;
; 1.006 ; LCD_DRV:u3|delay_1[2]         ; LCD_DRV:u3|delay_1[3]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.272      ;
; 1.007 ; LCD_DRV:u3|delay_1[1]         ; LCD_DRV:u3|delay_1[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.273      ;
; 1.008 ; LCD_DRV:u3|delay_1[0]         ; LCD_DRV:u3|delay_1[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.274      ;
; 1.009 ; lcdControl:u2|lcd_color[2]    ; LCD_DRV:u3|di2[2]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.498     ; 0.736      ;
; 1.010 ; lcdControl:u2|lcd_color[1]    ; LCD_DRV:u3|di2[1]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.499     ; 0.736      ;
; 1.010 ; lcdControl:u2|lcd_color[4]    ; LCD_DRV:u3|di2[4]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.499     ; 0.736      ;
; 1.011 ; lcdControl:u2|lcd_color[3]    ; LCD_DRV:u3|di2[3]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.498     ; 0.738      ;
; 1.012 ; lcdControl:u2|lcd_color[0]    ; LCD_DRV:u3|di2[0]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.498     ; 0.739      ;
; 1.013 ; lcdControl:u2|lcd_color[5]    ; LCD_DRV:u3|di2[5]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.499     ; 0.739      ;
; 1.018 ; LCD_DRV:u3|delay_1[23]        ; LCD_DRV:u3|delay_1[24]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.283      ;
; 1.021 ; LCD_DRV:u3|delay_1[2]         ; LCD_DRV:u3|delay_1[4]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.287      ;
; 1.022 ; LCD_DRV:u3|delay_1[22]        ; LCD_DRV:u3|delay_1[23]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.287      ;
; 1.023 ; LCD_DRV:u3|delay_1[7]         ; LCD_DRV:u3|delay_1[8]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.289      ;
; 1.025 ; LCD_DRV:u3|delay_1[0]         ; LCD_DRV:u3|delay_1[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.291      ;
; 1.026 ; LCD_DRV:u3|delay_1[8]         ; LCD_DRV:u3|delay_1[9]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.292      ;
; 1.028 ; LCD_DRV:u3|delay_1[12]        ; LCD_DRV:u3|delay_1[13]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.293      ;
; 1.028 ; LCD_DRV:u3|delay_1[11]        ; LCD_DRV:u3|delay_1[12]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.294      ;
; 1.029 ; LCD_DRV:u3|delay_1[10]        ; LCD_DRV:u3|delay_1[11]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.295      ;
; 1.030 ; LCD_DRV:u3|delay_1[15]        ; LCD_DRV:u3|delay_1[16]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.295      ;
; 1.031 ; LCD_DRV:u3|delay_1[16]        ; LCD_DRV:u3|delay_1[17]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.296      ;
; 1.032 ; LCD_DRV:u3|delay_1[20]        ; LCD_DRV:u3|delay_1[21]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.297      ;
; 1.033 ; LCD_DRV:u3|delay_1[13]        ; LCD_DRV:u3|delay_1[14]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.298      ;
; 1.037 ; LCD_DRV:u3|delay_1[9]         ; LCD_DRV:u3|delay_1[10]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.303      ;
; 1.037 ; LCD_DRV:u3|delay_1[22]        ; LCD_DRV:u3|delay_1[24]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.302      ;
; 1.040 ; LCD_DRV:u3|delay_1[6]         ; LCD_DRV:u3|delay_1[7]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.306      ;
; 1.040 ; LCD_DRV:u3|delay_1[14]        ; LCD_DRV:u3|delay_1[15]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.305      ;
; 1.040 ; LCD_DRV:u3|delay_1[17]        ; LCD_DRV:u3|delay_1[18]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.305      ;
; 1.041 ; LCD_DRV:u3|delay_1[8]         ; LCD_DRV:u3|delay_1[10]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.307      ;
; 1.045 ; LCD_DRV:u3|delay_1[10]        ; LCD_DRV:u3|delay_1[12]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.311      ;
; 1.046 ; LCD_DRV:u3|delay_1[12]        ; LCD_DRV:u3|delay_1[14]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.311      ;
; 1.047 ; LCD_DRV:u3|delay_1[18]        ; LCD_DRV:u3|delay_1[19]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.312      ;
; 1.048 ; LCD_DRV:u3|delay_1[16]        ; LCD_DRV:u3|delay_1[18]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.313      ;
; 1.049 ; LCD_DRV:u3|delay_1[20]        ; LCD_DRV:u3|delay_1[22]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.314      ;
; 1.053 ; LCD_DRV:u3|delay_1[19]        ; LCD_DRV:u3|delay_1[20]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.318      ;
; 1.053 ; LCD_DRV:u3|delay_1[21]        ; LCD_DRV:u3|delay_1[22]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.318      ;
; 1.055 ; LCD_DRV:u3|delay_1[6]         ; LCD_DRV:u3|delay_1[8]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.321      ;
; 1.055 ; LCD_DRV:u3|delay_1[14]        ; LCD_DRV:u3|delay_1[16]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.320      ;
; 1.062 ; LCD_DRV:u3|delay_1[18]        ; LCD_DRV:u3|delay_1[20]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.070      ; 1.327      ;
; 1.095 ; LCD_DRV:u3|delay_1[4]         ; LCD_DRV:u3|delay_1[4]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.361      ;
; 1.097 ; LCD_DRV:u3|address[7]         ; LCD_DRV:u3|a2[7]        ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.069      ; 1.361      ;
; 1.101 ; LCD_DRV:u3|delay_1[1]         ; LCD_DRV:u3|delay_1[3]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.071      ; 1.367      ;
+-------+-------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:u7|countE1'                                                                                                                                                                    ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.420 ; \Serial:Serial_count[0] ; \Serial:Serial_count[0]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.069      ; 0.684      ;
; 0.627 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.309      ;
; 0.634 ; lcdControl:u2|addr[12]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.316      ;
; 0.636 ; \Serial:Serial_count[2] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.451      ; 1.317      ;
; 0.637 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.319      ;
; 0.640 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.322      ;
; 0.653 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.335      ;
; 0.696 ; lcdControl:u2|addr[10]  ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.085      ; 0.976      ;
; 0.704 ; \Serial:Serial_count[0] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.451      ; 1.385      ;
; 0.705 ; lcdControl:u2|addr[13]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.085      ; 0.985      ;
; 0.709 ; \Serial:Serial_count[1] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.451      ; 1.390      ;
; 0.712 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 0.974      ;
; 0.713 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 0.975      ;
; 0.713 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 0.975      ;
; 0.717 ; lcdControl:u2|addr[4]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.085      ; 0.997      ;
; 0.718 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 0.980      ;
; 0.719 ; lcdControl:u2|addr[9]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.085      ; 0.999      ;
; 0.723 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 0.985      ;
; 0.734 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.416      ;
; 0.735 ; lcdControl:u2|addr[12]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 0.997      ;
; 0.735 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.417      ;
; 0.736 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 0.998      ;
; 0.736 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 0.998      ;
; 0.736 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 0.998      ;
; 0.737 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.419      ;
; 0.739 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.001      ;
; 0.739 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.001      ;
; 0.739 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.421      ;
; 0.751 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.433      ;
; 0.754 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.436      ;
; 0.762 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.444      ;
; 0.829 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.511      ;
; 0.858 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.540      ;
; 0.881 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.563      ;
; 0.922 ; \Serial:Serial_count[3] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.451      ; 1.603      ;
; 0.976 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.658      ;
; 0.976 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.658      ;
; 0.976 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.658      ;
; 0.976 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.658      ;
; 0.978 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.660      ;
; 0.978 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.660      ;
; 0.979 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.661      ;
; 0.981 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.663      ;
; 0.993 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.675      ;
; 1.006 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.688      ;
; 1.021 ; uart:u7|inserial[6]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.328      ; 1.099      ;
; 1.032 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.294      ;
; 1.032 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.294      ;
; 1.034 ; uart:u7|inserial[0]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.328      ; 1.112      ;
; 1.034 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.296      ;
; 1.035 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.297      ;
; 1.036 ; uart:u7|inserial[1]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.328      ; 1.114      ;
; 1.037 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.299      ;
; 1.043 ; lcdControl:u2|addr[9]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.085      ; 1.323      ;
; 1.049 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.311      ;
; 1.052 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.314      ;
; 1.053 ; uart:u7|inserial[2]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.328      ; 1.131      ;
; 1.053 ; uart:u7|inserial[7]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.328      ; 1.131      ;
; 1.060 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.322      ;
; 1.060 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.322      ;
; 1.061 ; uart:u7|inserial[5]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.328      ; 1.139      ;
; 1.063 ; uart:u7|inserial[3]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.328      ; 1.141      ;
; 1.063 ; uart:u7|inserial[4]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.328      ; 1.141      ;
; 1.069 ; lcdControl:u2|addr[12]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.331      ;
; 1.073 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.755      ;
; 1.077 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.759      ;
; 1.100 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.782      ;
; 1.105 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.787      ;
; 1.117 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.799      ;
; 1.127 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.389      ;
; 1.131 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.393      ;
; 1.137 ; lcdControl:u2|addr[10]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.085      ; 1.417      ;
; 1.154 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.416      ;
; 1.154 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.416      ;
; 1.154 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.416      ;
; 1.156 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.418      ;
; 1.169 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.431      ;
; 1.179 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.441      ;
; 1.182 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.444      ;
; 1.182 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.444      ;
; 1.195 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.457      ;
; 1.222 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.904      ;
; 1.222 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.487      ; 1.904      ;
; 1.237 ; \Serial:Serial_count[2] ; \Serial:Serial_count[2]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.069      ; 1.501      ;
; 1.253 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.515      ;
; 1.257 ; \Serial:Serial_count[3] ; \Serial:Serial_count[3]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.069      ; 1.521      ;
; 1.259 ; lcdControl:u2|addr[9]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.085      ; 1.539      ;
; 1.276 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.538      ;
; 1.276 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.538      ;
; 1.276 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.538      ;
; 1.277 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.539      ;
; 1.279 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.541      ;
; 1.280 ; lcdControl:u2|addr[4]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.085      ; 1.560      ;
; 1.281 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.543      ;
; 1.291 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.553      ;
; 1.293 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.555      ;
; 1.295 ; lcdControl:u2|addr[4]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.085      ; 1.575      ;
; 1.296 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.067      ; 1.558      ;
; 1.302 ; \Serial:Serial_count[0] ; \Serial:Serial_count[3]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.069      ; 1.566      ;
; 1.304 ; \Serial:Serial_count[0] ; \Serial:Serial_count[2]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.069      ; 1.568      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[22]'                                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.826 ; \display:i[0]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.348      ; 1.404      ;
; 0.832 ; \display:i[0]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.098      ;
; 0.839 ; \display:i[0]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.105      ;
; 0.841 ; \display:i[0]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.107      ;
; 0.955 ; \display:i[3]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.348      ; 1.533      ;
; 0.967 ; \display:i[3]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.233      ;
; 0.969 ; \display:i[3]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.235      ;
; 0.970 ; \display:i[3]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.236      ;
; 1.025 ; \display:i[0]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.291      ;
; 1.101 ; \display:i[2]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.367      ;
; 1.109 ; \display:i[1]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.375      ;
; 1.113 ; \display:i[2]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.379      ;
; 1.113 ; \display:i[1]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.379      ;
; 1.113 ; \display:i[2]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.348      ; 1.691      ;
; 1.121 ; \display:i[1]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.348      ; 1.699      ;
; 1.132 ; \display:i[3]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.398      ;
; 1.153 ; \display:i[2]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.419      ;
; 1.160 ; \display:i[1]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.426      ;
; 1.245 ; \display:i[2]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.511      ;
; 1.246 ; \display:i[1]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.071      ; 1.512      ;
; 3.240 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[8]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 0.000        ; 0.250      ; 3.685      ;
; 3.240 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[12]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.250      ; 3.685      ;
; 3.241 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[15]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.250      ; 3.686      ;
; 3.242 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[14]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.250      ; 3.687      ;
; 3.261 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[13]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.250      ; 3.706      ;
; 3.262 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[11]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.250      ; 3.707      ;
; 3.363 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[9]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 0.000        ; 0.250      ; 3.808      ;
; 3.388 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[10]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.250      ; 3.833      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:u7|FD[24]'                                                                    ;
+--------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; -3.427 ; uart:u7|ii2[1] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -2.364     ; 2.075      ;
; -3.409 ; uart:u7|ii2[3] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -2.364     ; 2.057      ;
; -3.264 ; uart:u7|ii2[2] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -2.364     ; 1.912      ;
; -3.163 ; uart:u7|ii2[0] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -2.364     ; 1.811      ;
+--------+----------------+-----------------+--------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:u7|uck2'                                                                   ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -1.143 ; uart:u7|ii2[1] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 2.075      ;
; -1.143 ; uart:u7|ii2[1] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 2.075      ;
; -1.143 ; uart:u7|ii2[1] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 2.075      ;
; -1.143 ; uart:u7|ii2[1] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 2.075      ;
; -1.125 ; uart:u7|ii2[3] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 2.057      ;
; -1.125 ; uart:u7|ii2[3] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 2.057      ;
; -1.125 ; uart:u7|ii2[3] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 2.057      ;
; -1.125 ; uart:u7|ii2[3] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 2.057      ;
; -0.980 ; uart:u7|ii2[2] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.912      ;
; -0.980 ; uart:u7|ii2[2] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.912      ;
; -0.980 ; uart:u7|ii2[2] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.912      ;
; -0.980 ; uart:u7|ii2[2] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.912      ;
; -0.879 ; uart:u7|ii2[0] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.811      ;
; -0.879 ; uart:u7|ii2[0] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.811      ;
; -0.879 ; uart:u7|ii2[0] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.811      ;
; -0.879 ; uart:u7|ii2[0] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.070     ; 1.811      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:u7|uck1'                                                                               ;
+-------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; 0.116 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.629      ;
; 0.116 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.629      ;
; 0.116 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.629      ;
; 0.116 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 3.243      ; 3.629      ;
; 0.601 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.644      ;
; 0.601 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.644      ;
; 0.601 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.644      ;
; 0.601 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 3.243      ; 3.644      ;
+-------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:u7|uck1'                                                                                 ;
+--------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; -0.145 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.468      ;
; -0.145 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.468      ;
; -0.145 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.468      ;
; -0.145 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 3.398      ; 3.468      ;
; 0.335  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.448      ;
; 0.335  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.448      ;
; 0.335  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.448      ;
; 0.335  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 3.398      ; 3.448      ;
+--------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:u7|uck2'                                                                   ;
+-------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; 1.437 ; uart:u7|ii2[0] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.702      ;
; 1.437 ; uart:u7|ii2[0] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.702      ;
; 1.437 ; uart:u7|ii2[0] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.702      ;
; 1.437 ; uart:u7|ii2[0] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.702      ;
; 1.534 ; uart:u7|ii2[2] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.799      ;
; 1.534 ; uart:u7|ii2[2] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.799      ;
; 1.534 ; uart:u7|ii2[2] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.799      ;
; 1.534 ; uart:u7|ii2[2] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.799      ;
; 1.640 ; uart:u7|ii2[3] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.905      ;
; 1.640 ; uart:u7|ii2[3] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.905      ;
; 1.640 ; uart:u7|ii2[3] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.905      ;
; 1.640 ; uart:u7|ii2[3] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.905      ;
; 1.645 ; uart:u7|ii2[1] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.910      ;
; 1.645 ; uart:u7|ii2[1] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.910      ;
; 1.645 ; uart:u7|ii2[1] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.910      ;
; 1.645 ; uart:u7|ii2[1] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.070      ; 1.910      ;
+-------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:u7|FD[24]'                                                                    ;
+-------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; 3.643 ; uart:u7|ii2[0] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -2.146     ; 1.702      ;
; 3.740 ; uart:u7|ii2[2] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -2.146     ; 1.799      ;
; 3.846 ; uart:u7|ii2[3] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -2.146     ; 1.905      ;
; 3.851 ; uart:u7|ii2[1] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -2.146     ; 1.910      ;
+-------+----------------+-----------------+--------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fin'                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fin   ; Rise       ; fin                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[0]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[10]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[11]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[12]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[13]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[14]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[15]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[16]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[17]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[18]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[19]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[1]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[20]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[21]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[22]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[2]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[3]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[4]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[5]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[6]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[7]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[8]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; FD[9]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; fin   ; Rise       ; lcdControl:u2|address_end[11]                                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u7|countE1'                                                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[10]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[11]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[12]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[13]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[14]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[8]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[9]                                                                            ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[10]                                                                           ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[13]                                                                           ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[4]                                                                            ;
; 0.076  ; 0.260        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[9]                                                                            ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[0]                                                                          ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[1]                                                                          ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[2]                                                                          ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[3]                                                                          ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[0]                                                                            ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[11]                                                                           ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[12]                                                                           ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[14]                                                                           ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[1]                                                                            ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[2]                                                                            ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[3]                                                                            ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[5]                                                                            ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[6]                                                                            ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[7]                                                                            ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[8]                                                                            ;
; 0.118  ; 0.348        ; 0.230          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.118  ; 0.348        ; 0.230          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.118  ; 0.348        ; 0.230          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[10]|clk                                                                                  ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[13]|clk                                                                                  ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[4]|clk                                                                                   ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[9]|clk                                                                                   ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u7|countE1~clkctrl|inclk[0]                                                                      ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u7|countE1~clkctrl|outclk                                                                        ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[0]|clk                                                                      ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[1]|clk                                                                      ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[2]|clk                                                                      ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[3]|clk                                                                      ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[0]|clk                                                                                   ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[11]|clk                                                                                  ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[12]|clk                                                                                  ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[14]|clk                                                                                  ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[1]|clk                                                                                   ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[2]|clk                                                                                   ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[3]|clk                                                                                   ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[5]|clk                                                                                   ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[6]|clk                                                                                   ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[7]|clk                                                                                   ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[8]|clk                                                                                   ;
; 0.421  ; 0.651        ; 0.230          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.421  ; 0.651        ; 0.230          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.421  ; 0.651        ; 0.230          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[0]                                                                            ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[11]                                                                           ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[12]                                                                           ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[14]                                                                           ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[1]                                                                            ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[2]                                                                            ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[3]                                                                            ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[5]                                                                            ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[6]                                                                            ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[7]                                                                            ;
; 0.474  ; 0.690        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[8]                                                                            ;
; 0.476  ; 0.692        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[0]                                                                          ;
; 0.476  ; 0.692        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[1]                                                                          ;
; 0.476  ; 0.692        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[2]                                                                          ;
; 0.476  ; 0.692        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[3]                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u7|countE1|combout                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u7|countE1|combout                                                                               ;
; 0.514  ; 0.730        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[10]                                                                           ;
; 0.514  ; 0.730        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[13]                                                                           ;
; 0.514  ; 0.730        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[4]                                                                            ;
; 0.514  ; 0.730        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[9]                                                                            ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[0]|clk                                                                                   ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[11]|clk                                                                                  ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[12]|clk                                                                                  ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[14]|clk                                                                                  ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[1]|clk                                                                                   ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[2]|clk                                                                                   ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[3]|clk                                                                                   ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[5]|clk                                                                                   ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[6]|clk                                                                                   ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[7]|clk                                                                                   ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[22]'                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; FD[22] ; Rise       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[10]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[11]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[12]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[13]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[14]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[15]~reg0                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[8]~reg0                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; LED[9]~reg0                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; \display:i[0]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; \display:i[1]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; \display:i[2]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[22] ; Rise       ; \display:i[3]                                                                                    ;
; -0.127 ; 0.089        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[10]~reg0                                                                                     ;
; -0.127 ; 0.089        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[11]~reg0                                                                                     ;
; -0.127 ; 0.089        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[12]~reg0                                                                                     ;
; -0.127 ; 0.089        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[13]~reg0                                                                                     ;
; -0.127 ; 0.089        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[14]~reg0                                                                                     ;
; -0.127 ; 0.089        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[15]~reg0                                                                                     ;
; -0.127 ; 0.089        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[8]~reg0                                                                                      ;
; -0.127 ; 0.089        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[9]~reg0                                                                                      ;
; -0.080 ; 0.136        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[0]                                                                                    ;
; -0.080 ; 0.136        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[1]                                                                                    ;
; -0.080 ; 0.136        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[2]                                                                                    ;
; -0.080 ; 0.136        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[3]                                                                                    ;
; -0.002 ; 0.228        ; 0.230          ; High Pulse Width ; FD[22] ; Rise       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[10]~reg0|clk                                                                                 ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[11]~reg0|clk                                                                                 ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[12]~reg0|clk                                                                                 ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[13]~reg0|clk                                                                                 ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[14]~reg0|clk                                                                                 ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[15]~reg0|clk                                                                                 ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[8]~reg0|clk                                                                                  ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[9]~reg0|clk                                                                                  ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; FD[22]~clkctrl|inclk[0]                                                                          ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; FD[22]~clkctrl|outclk                                                                            ;
; 0.190  ; 0.190        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[0]|clk                                                                                ;
; 0.190  ; 0.190        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[1]|clk                                                                                ;
; 0.190  ; 0.190        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[2]|clk                                                                                ;
; 0.190  ; 0.190        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[3]|clk                                                                                ;
; 0.191  ; 0.191        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; FD[22]|q                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; FD[22]|q                                                                                         ;
; 0.532  ; 0.762        ; 0.230          ; Low Pulse Width  ; FD[22] ; Rise       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.665  ; 0.849        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[0]                                                                                    ;
; 0.665  ; 0.849        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[1]                                                                                    ;
; 0.665  ; 0.849        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[2]                                                                                    ;
; 0.665  ; 0.849        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[3]                                                                                    ;
; 0.709  ; 0.893        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[10]~reg0                                                                                     ;
; 0.709  ; 0.893        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[11]~reg0                                                                                     ;
; 0.709  ; 0.893        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[12]~reg0                                                                                     ;
; 0.709  ; 0.893        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[13]~reg0                                                                                     ;
; 0.709  ; 0.893        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[14]~reg0                                                                                     ;
; 0.709  ; 0.893        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[15]~reg0                                                                                     ;
; 0.709  ; 0.893        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[8]~reg0                                                                                      ;
; 0.709  ; 0.893        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[9]~reg0                                                                                      ;
; 0.797  ; 0.797        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.798  ; 0.798        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[0]|clk                                                                                ;
; 0.798  ; 0.798        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[1]|clk                                                                                ;
; 0.798  ; 0.798        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[2]|clk                                                                                ;
; 0.798  ; 0.798        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[3]|clk                                                                                ;
; 0.799  ; 0.799        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; FD[22]~clkctrl|inclk[0]                                                                          ;
; 0.799  ; 0.799        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; FD[22]~clkctrl|outclk                                                                            ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[10]~reg0|clk                                                                                 ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[11]~reg0|clk                                                                                 ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[12]~reg0|clk                                                                                 ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[13]~reg0|clk                                                                                 ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[14]~reg0|clk                                                                                 ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[15]~reg0|clk                                                                                 ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[8]~reg0|clk                                                                                  ;
; 0.842  ; 0.842        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[9]~reg0|clk                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCD_DRV:u3|up_mdu5:u0|fout'                                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|CS           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|DC           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RES          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|SCL          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|SDA          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back2[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|hi_lo        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|lcd_busy     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|we2          ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RES          ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[0]   ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[10]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[11]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[12]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[13]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[14]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[15]  ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[16]  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u7|uck1'                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[7]      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[0]  ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[1]  ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[2]  ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[3]  ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[0]      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[1]      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[2]      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[3]      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[4]      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[5]      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[6]      ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[7]      ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|inclk[0] ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|outclk   ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[0]|clk   ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[1]|clk   ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[2]|clk   ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[3]|clk   ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[0]|clk       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[1]|clk       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[2]|clk       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[3]|clk       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[4]|clk       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[5]|clk       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[6]|clk       ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[7]|clk       ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[0]  ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[1]  ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[2]  ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[3]  ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[1]      ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[3]      ;
; 0.487  ; 0.671        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[7]      ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[0]      ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[2]      ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[4]      ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[5]      ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[6]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|uck1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|uck1|q                ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[0]|clk   ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[1]|clk   ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[2]|clk   ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[3]|clk   ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[1]|clk       ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[3]|clk       ;
; 0.620  ; 0.620        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[7]|clk       ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[0]|clk       ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[2]|clk       ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[4]|clk       ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[5]|clk       ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[6]|clk       ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|inclk[0] ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u7|uck2'                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|TX               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[3]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|TX               ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[0]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[1]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[2]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[3]           ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|inclk[0] ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|outclk   ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|TX|clk                ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[0]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[1]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[2]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[3]|clk            ;
; 0.493  ; 0.677        ; 0.184          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|TX               ;
; 0.493  ; 0.677        ; 0.184          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[0]           ;
; 0.493  ; 0.677        ; 0.184          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[1]           ;
; 0.493  ; 0.677        ; 0.184          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[2]           ;
; 0.493  ; 0.677        ; 0.184          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|uck2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|uck2|q                ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|TX|clk                ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[0]|clk            ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[1]|clk            ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[2]|clk            ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[3]|clk            ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|inclk[0] ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u7|FD[24]'                                                ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u7|FD[24] ; Rise       ; uart:u7|countE2 ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; uart:u7|FD[24] ; Rise       ; uart:u7|countE2 ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; uart:u7|FD[24] ; Rise       ; uart:u7|countE2 ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; uart:u7|FD[24] ; Rise       ; u7|countE2|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|FD[24] ; Rise       ; u7|FD[24]|q     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|FD[24] ; Rise       ; u7|FD[24]|q     ;
; 0.518  ; 0.518        ; 0.000          ; Low Pulse Width  ; uart:u7|FD[24] ; Rise       ; u7|countE2|clk  ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; nReset     ; LCD_DRV:u3|up_mdu5:u0|fout ; 6.031 ; 5.715 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SW         ; fin                        ; 5.854 ; 5.884 ; Rise       ; fin                        ;
; dipsw1[*]  ; fin                        ; 6.536 ; 7.105 ; Rise       ; fin                        ;
;  dipsw1[0] ; fin                        ; 6.536 ; 6.929 ; Rise       ; fin                        ;
;  dipsw1[1] ; fin                        ; 6.520 ; 7.105 ; Rise       ; fin                        ;
;  dipsw1[2] ; fin                        ; 6.340 ; 6.806 ; Rise       ; fin                        ;
;  dipsw1[3] ; fin                        ; 6.282 ; 6.816 ; Rise       ; fin                        ;
; nReset     ; fin                        ; 6.337 ; 5.952 ; Rise       ; fin                        ;
; RX         ; uart:u7|uck1               ; 4.016 ; 4.428 ; Rise       ; uart:u7|uck1               ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+--------+--------+------------+----------------------------+
; nReset     ; LCD_DRV:u3|up_mdu5:u0|fout ; -2.124 ; -2.255 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SW         ; fin                        ; -1.533 ; -1.680 ; Rise       ; fin                        ;
; dipsw1[*]  ; fin                        ; -3.035 ; -3.113 ; Rise       ; fin                        ;
;  dipsw1[0] ; fin                        ; -3.260 ; -3.181 ; Rise       ; fin                        ;
;  dipsw1[1] ; fin                        ; -3.205 ; -3.113 ; Rise       ; fin                        ;
;  dipsw1[2] ; fin                        ; -3.035 ; -3.260 ; Rise       ; fin                        ;
;  dipsw1[3] ; fin                        ; -3.103 ; -3.181 ; Rise       ; fin                        ;
; nReset     ; fin                        ; -3.197 ; -3.242 ; Rise       ; fin                        ;
; RX         ; uart:u7|uck1               ; -1.392 ; -1.466 ; Rise       ; uart:u7|uck1               ;
+------------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED[*]    ; FD[22]                     ; 8.720 ; 8.456 ; Rise       ; FD[22]                     ;
;  LED[8]   ; FD[22]                     ; 8.319 ; 8.102 ; Rise       ; FD[22]                     ;
;  LED[9]   ; FD[22]                     ; 8.017 ; 7.893 ; Rise       ; FD[22]                     ;
;  LED[10]  ; FD[22]                     ; 8.008 ; 7.883 ; Rise       ; FD[22]                     ;
;  LED[11]  ; FD[22]                     ; 8.019 ; 7.898 ; Rise       ; FD[22]                     ;
;  LED[12]  ; FD[22]                     ; 8.370 ; 8.181 ; Rise       ; FD[22]                     ;
;  LED[13]  ; FD[22]                     ; 8.426 ; 8.220 ; Rise       ; FD[22]                     ;
;  LED[14]  ; FD[22]                     ; 8.379 ; 8.166 ; Rise       ; FD[22]                     ;
;  LED[15]  ; FD[22]                     ; 8.720 ; 8.456 ; Rise       ; FD[22]                     ;
; CS        ; LCD_DRV:u3|up_mdu5:u0|fout ; 9.327 ; 9.401 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; DC        ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.416 ; 7.137 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; RES       ; LCD_DRV:u3|up_mdu5:u0|fout ; 8.979 ; 9.183 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SCL       ; LCD_DRV:u3|up_mdu5:u0|fout ; 6.820 ; 7.080 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SDA       ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.770 ; 7.415 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; LED[*]    ; uart:u7|uck1               ; 9.427 ; 9.673 ; Rise       ; uart:u7|uck1               ;
;  LED[0]   ; uart:u7|uck1               ; 9.427 ; 9.673 ; Rise       ; uart:u7|uck1               ;
;  LED[1]   ; uart:u7|uck1               ; 7.729 ; 8.039 ; Rise       ; uart:u7|uck1               ;
;  LED[2]   ; uart:u7|uck1               ; 7.805 ; 8.201 ; Rise       ; uart:u7|uck1               ;
;  LED[3]   ; uart:u7|uck1               ; 7.830 ; 8.236 ; Rise       ; uart:u7|uck1               ;
;  LED[4]   ; uart:u7|uck1               ; 7.646 ; 7.981 ; Rise       ; uart:u7|uck1               ;
;  LED[5]   ; uart:u7|uck1               ; 7.452 ; 7.715 ; Rise       ; uart:u7|uck1               ;
;  LED[6]   ; uart:u7|uck1               ; 8.973 ; 9.077 ; Rise       ; uart:u7|uck1               ;
;  LED[7]   ; uart:u7|uck1               ; 7.537 ; 7.756 ; Rise       ; uart:u7|uck1               ;
; TX        ; uart:u7|uck2               ; 8.032 ; 7.760 ; Rise       ; uart:u7|uck2               ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED[*]    ; FD[22]                     ; 7.777 ; 7.654 ; Rise       ; FD[22]                     ;
;  LED[8]   ; FD[22]                     ; 8.076 ; 7.865 ; Rise       ; FD[22]                     ;
;  LED[9]   ; FD[22]                     ; 7.786 ; 7.664 ; Rise       ; FD[22]                     ;
;  LED[10]  ; FD[22]                     ; 7.777 ; 7.654 ; Rise       ; FD[22]                     ;
;  LED[11]  ; FD[22]                     ; 7.788 ; 7.669 ; Rise       ; FD[22]                     ;
;  LED[12]  ; FD[22]                     ; 8.125 ; 7.941 ; Rise       ; FD[22]                     ;
;  LED[13]  ; FD[22]                     ; 8.179 ; 7.977 ; Rise       ; FD[22]                     ;
;  LED[14]  ; FD[22]                     ; 8.134 ; 7.926 ; Rise       ; FD[22]                     ;
;  LED[15]  ; FD[22]                     ; 8.461 ; 8.204 ; Rise       ; FD[22]                     ;
; CS        ; LCD_DRV:u3|up_mdu5:u0|fout ; 9.109 ; 9.177 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; DC        ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.217 ; 6.948 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; RES       ; LCD_DRV:u3|up_mdu5:u0|fout ; 8.775 ; 8.968 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SCL       ; LCD_DRV:u3|up_mdu5:u0|fout ; 6.643 ; 6.894 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SDA       ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.557 ; 7.214 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; LED[*]    ; uart:u7|uck1               ; 7.242 ; 7.498 ; Rise       ; uart:u7|uck1               ;
;  LED[0]   ; uart:u7|uck1               ; 9.202 ; 9.436 ; Rise       ; uart:u7|uck1               ;
;  LED[1]   ; uart:u7|uck1               ; 7.509 ; 7.809 ; Rise       ; uart:u7|uck1               ;
;  LED[2]   ; uart:u7|uck1               ; 7.581 ; 7.964 ; Rise       ; uart:u7|uck1               ;
;  LED[3]   ; uart:u7|uck1               ; 7.605 ; 7.998 ; Rise       ; uart:u7|uck1               ;
;  LED[4]   ; uart:u7|uck1               ; 7.428 ; 7.753 ; Rise       ; uart:u7|uck1               ;
;  LED[5]   ; uart:u7|uck1               ; 7.242 ; 7.498 ; Rise       ; uart:u7|uck1               ;
;  LED[6]   ; uart:u7|uck1               ; 8.766 ; 8.863 ; Rise       ; uart:u7|uck1               ;
;  LED[7]   ; uart:u7|uck1               ; 7.324 ; 7.536 ; Rise       ; uart:u7|uck1               ;
; TX        ; uart:u7|uck2               ; 7.805 ; 7.542 ; Rise       ; uart:u7|uck2               ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; fin                        ; -5.751 ; -446.952      ;
; LCD_DRV:u3|up_mdu5:u0|fout ; -1.937 ; -108.967      ;
; uart:u7|countE1            ; -0.711 ; -13.195       ;
; FD[22]                     ; -0.675 ; -4.993        ;
; uart:u7|uck1               ; -0.026 ; -0.026        ;
; uart:u7|uck2               ; 0.234  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; uart:u7|uck1               ; -0.282 ; -1.943        ;
; uart:u7|uck2               ; -0.110 ; -0.306        ;
; fin                        ; -0.105 ; -0.484        ;
; LCD_DRV:u3|up_mdu5:u0|fout ; 0.187  ; 0.000         ;
; uart:u7|countE1            ; 0.192  ; 0.000         ;
; FD[22]                     ; 0.368  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------+
; Fast 1200mV 0C Model Recovery Summary   ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; uart:u7|FD[24] ; -1.182 ; -1.182        ;
; uart:u7|uck2   ; -0.058 ; -0.232        ;
; uart:u7|uck1   ; 0.291  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Fast 1200mV 0C Model Removal Summary    ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; uart:u7|uck1   ; -0.122 ; -0.488        ;
; uart:u7|uck2   ; 0.659  ; 0.000         ;
; uart:u7|FD[24] ; 1.750  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; fin                        ; -3.000 ; -249.365      ;
; LCD_DRV:u3|up_mdu5:u0|fout ; -1.000 ; -91.000       ;
; uart:u7|countE1            ; -1.000 ; -22.000       ;
; FD[22]                     ; -1.000 ; -13.000       ;
; uart:u7|uck1               ; -1.000 ; -12.000       ;
; uart:u7|uck2               ; -1.000 ; -5.000        ;
; uart:u7|FD[24]             ; -1.000 ; -1.000        ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fin'                                                                                          ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -5.751 ; uart:u7|\baud:i2[1]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.703      ;
; -5.725 ; uart:u7|\baud:i2[5]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.677      ;
; -5.723 ; uart:u7|\baud:i2[2]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.675      ;
; -5.680 ; uart:u7|\baud:i2[3]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.632      ;
; -5.666 ; uart:u7|\baud:i2[0]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.618      ;
; -5.638 ; uart:u7|\baud:i2[7]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.590      ;
; -5.575 ; uart:u7|\baud:i1[1]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.041     ; 6.521      ;
; -5.567 ; uart:u7|\baud:i2[4]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.519      ;
; -5.563 ; uart:u7|\baud:i1[0]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.041     ; 6.509      ;
; -5.510 ; uart:u7|\baud:i2[6]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.462      ;
; -5.502 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.035     ; 6.454      ;
; -5.491 ; uart:u7|\baud:i2[9]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.443      ;
; -5.476 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.035     ; 6.428      ;
; -5.474 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.035     ; 6.426      ;
; -5.470 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.420      ;
; -5.469 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.419      ;
; -5.463 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.043     ; 6.407      ;
; -5.463 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.043     ; 6.407      ;
; -5.462 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.043     ; 6.406      ;
; -5.462 ; uart:u7|\baud:i1[3]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.414      ;
; -5.451 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.043     ; 6.395      ;
; -5.451 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.043     ; 6.395      ;
; -5.450 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.043     ; 6.394      ;
; -5.447 ; uart:u7|\baud:i2[8]  ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.399      ;
; -5.444 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.394      ;
; -5.443 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.393      ;
; -5.442 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.392      ;
; -5.441 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.391      ;
; -5.431 ; uart:u7|\baud:i2[3]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.035     ; 6.383      ;
; -5.417 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.035     ; 6.369      ;
; -5.399 ; uart:u7|\baud:i2[3]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.349      ;
; -5.398 ; uart:u7|\baud:i2[3]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.348      ;
; -5.389 ; uart:u7|\baud:i2[7]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.035     ; 6.341      ;
; -5.389 ; uart:u7|\baud:i1[5]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.341      ;
; -5.388 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.338      ;
; -5.388 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.338      ;
; -5.386 ; uart:u7|\baud:i1[4]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.338      ;
; -5.385 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.335      ;
; -5.385 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.335      ;
; -5.384 ; uart:u7|\baud:i2[0]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.334      ;
; -5.384 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.334      ;
; -5.376 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.326      ;
; -5.376 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.326      ;
; -5.373 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.323      ;
; -5.372 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.322      ;
; -5.368 ; uart:u7|\baud:i1[2]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.036     ; 6.319      ;
; -5.357 ; uart:u7|\baud:i2[7]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.307      ;
; -5.356 ; uart:u7|\baud:i2[7]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.306      ;
; -5.352 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.036     ; 6.303      ;
; -5.350 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.300      ;
; -5.350 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.300      ;
; -5.349 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.299      ;
; -5.342 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[24] ; fin          ; fin         ; 1.000        ; -0.041     ; 6.288      ;
; -5.341 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[5]  ; fin          ; fin         ; 1.000        ; -0.041     ; 6.287      ;
; -5.340 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[4]  ; fin          ; fin         ; 1.000        ; -0.041     ; 6.286      ;
; -5.339 ; uart:u7|\baud:i1[7]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.291      ;
; -5.336 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[7]  ; fin          ; fin         ; 1.000        ; -0.041     ; 6.282      ;
; -5.333 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[3]  ; fin          ; fin         ; 1.000        ; -0.041     ; 6.279      ;
; -5.333 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[6]  ; fin          ; fin         ; 1.000        ; -0.041     ; 6.279      ;
; -5.333 ; uart:u7|\baud:i1[1]  ; uart:u7|\baud:i1[25] ; fin          ; fin         ; 1.000        ; -0.041     ; 6.279      ;
; -5.330 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[24] ; fin          ; fin         ; 1.000        ; -0.041     ; 6.276      ;
; -5.329 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[5]  ; fin          ; fin         ; 1.000        ; -0.041     ; 6.275      ;
; -5.328 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[4]  ; fin          ; fin         ; 1.000        ; -0.041     ; 6.274      ;
; -5.326 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.036     ; 6.277      ;
; -5.324 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[7]  ; fin          ; fin         ; 1.000        ; -0.041     ; 6.270      ;
; -5.324 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.036     ; 6.275      ;
; -5.321 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[3]  ; fin          ; fin         ; 1.000        ; -0.041     ; 6.267      ;
; -5.321 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[6]  ; fin          ; fin         ; 1.000        ; -0.041     ; 6.267      ;
; -5.321 ; uart:u7|\baud:i1[0]  ; uart:u7|\baud:i1[25] ; fin          ; fin         ; 1.000        ; -0.041     ; 6.267      ;
; -5.321 ; uart:u7|\baud:i1[6]  ; uart:u7|uck1         ; fin          ; fin         ; 1.000        ; -0.035     ; 6.273      ;
; -5.318 ; uart:u7|\baud:i2[4]  ; uart:u7|\baud:i2[1]  ; fin          ; fin         ; 1.000        ; -0.035     ; 6.270      ;
; -5.303 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[16] ; fin          ; fin         ; 1.000        ; -0.036     ; 6.254      ;
; -5.303 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[13] ; fin          ; fin         ; 1.000        ; -0.036     ; 6.254      ;
; -5.298 ; uart:u7|\baud:i2[10] ; uart:u7|uck2         ; fin          ; fin         ; 1.000        ; -0.231     ; 6.054      ;
; -5.295 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[16] ; fin          ; fin         ; 1.000        ; -0.051     ; 6.231      ;
; -5.295 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[19] ; fin          ; fin         ; 1.000        ; -0.051     ; 6.231      ;
; -5.292 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[17] ; fin          ; fin         ; 1.000        ; -0.051     ; 6.228      ;
; -5.291 ; uart:u7|\baud:i1[3]  ; uart:u7|\baud:i1[21] ; fin          ; fin         ; 1.000        ; -0.051     ; 6.227      ;
; -5.286 ; uart:u7|\baud:i2[4]  ; uart:u7|\baud:i2[12] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.236      ;
; -5.285 ; uart:u7|\baud:i2[4]  ; uart:u7|\baud:i2[11] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.235      ;
; -5.281 ; uart:u7|\baud:i2[3]  ; uart:u7|\baud:i2[15] ; fin          ; fin         ; 1.000        ; -0.036     ; 6.232      ;
; -5.280 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[10] ; fin          ; fin         ; 1.000        ; 0.152      ; 6.419      ;
; -5.280 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[22] ; fin          ; fin         ; 1.000        ; -0.035     ; 6.232      ;
; -5.279 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[17] ; fin          ; fin         ; 1.000        ; -0.035     ; 6.231      ;
; -5.277 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[25] ; fin          ; fin         ; 1.000        ; -0.035     ; 6.229      ;
; -5.277 ; uart:u7|\baud:i1[5]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.227      ;
; -5.277 ; uart:u7|\baud:i1[5]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.227      ;
; -5.277 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[16] ; fin          ; fin         ; 1.000        ; -0.036     ; 6.228      ;
; -5.277 ; uart:u7|\baud:i2[5]  ; uart:u7|\baud:i2[13] ; fin          ; fin         ; 1.000        ; -0.036     ; 6.228      ;
; -5.276 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[18] ; fin          ; fin         ; 1.000        ; -0.035     ; 6.228      ;
; -5.276 ; uart:u7|\baud:i1[5]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.226      ;
; -5.275 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[5]  ; fin          ; fin         ; 1.000        ; -0.035     ; 6.227      ;
; -5.275 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[0]  ; fin          ; fin         ; 1.000        ; -0.035     ; 6.227      ;
; -5.275 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[16] ; fin          ; fin         ; 1.000        ; -0.036     ; 6.226      ;
; -5.275 ; uart:u7|\baud:i2[2]  ; uart:u7|\baud:i2[13] ; fin          ; fin         ; 1.000        ; -0.036     ; 6.226      ;
; -5.274 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[2]  ; fin          ; fin         ; 1.000        ; -0.035     ; 6.226      ;
; -5.274 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[14] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.224      ;
; -5.274 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[15] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.224      ;
; -5.273 ; uart:u7|\baud:i2[1]  ; uart:u7|\baud:i2[21] ; fin          ; fin         ; 1.000        ; -0.035     ; 6.225      ;
; -5.273 ; uart:u7|\baud:i1[4]  ; uart:u7|\baud:i1[13] ; fin          ; fin         ; 1.000        ; -0.037     ; 6.223      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCD_DRV:u3|up_mdu5:u0|fout'                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.937 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_we_reg ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.357     ; 2.557      ;
; -1.862 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_we_reg  ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.364     ; 2.475      ;
; -1.846 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_we_reg  ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.370     ; 2.453      ;
; -1.842 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_we_reg  ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.366     ; 2.453      ;
; -1.839 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_we_reg ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.358     ; 2.458      ;
; -1.833 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_we_reg ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.359     ; 2.451      ;
; -1.823 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_we_reg  ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.363     ; 2.437      ;
; -1.795 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_we_reg ; LCD_DRV:u3|RGB_data[4] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.360     ; 2.412      ;
; -1.793 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_we_reg ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.363     ; 2.407      ;
; -1.783 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_we_reg ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.365     ; 2.395      ;
; -1.771 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_we_reg ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.365     ; 2.383      ;
; -1.763 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_we_reg  ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.362     ; 2.378      ;
; -1.753 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_we_reg ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.359     ; 2.371      ;
; -1.749 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_we_reg ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.359     ; 2.367      ;
; -1.718 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_we_reg ; LCD_DRV:u3|RGB_data[3] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.365     ; 2.330      ;
; -1.675 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg ; LCD_DRV:u3|RGB_data[6] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.372     ; 2.280      ;
; -1.664 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_we_reg  ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.366     ; 2.275      ;
; -1.613 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_we_reg  ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.365     ; 2.225      ;
; -1.607 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_we_reg  ; LCD_DRV:u3|RGB_data[1] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.372     ; 2.212      ;
; -1.602 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.542      ;
; -1.600 ; LCD_DRV:u3|address[9]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.540      ;
; -1.592 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_we_reg  ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.363     ; 2.206      ;
; -1.588 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.052     ; 2.523      ;
; -1.574 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_we_reg  ; LCD_DRV:u3|RGB_data[2] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.365     ; 2.186      ;
; -1.559 ; LCD_DRV:u3|address[12]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.052     ; 2.494      ;
; -1.545 ; LCD_DRV:u3|address[1]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.485      ;
; -1.539 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_we_reg ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.367     ; 2.149      ;
; -1.526 ; LCD_DRV:u3|address[13]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.466      ;
; -1.517 ; LCD_DRV:u3|address[6]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.457      ;
; -1.514 ; LCD_DRV:u3|address[11]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.454      ;
; -1.513 ; LCD_DRV:u3|address[14]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.052     ; 2.448      ;
; -1.511 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.461      ;
; -1.505 ; LCD_DRV:u3|delay_1[8]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.455      ;
; -1.502 ; LCD_DRV:u3|delay_1[12]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.452      ;
; -1.477 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.429      ;
; -1.463 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.040     ; 2.410      ;
; -1.463 ; LCD_DRV:u3|address[3]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.403      ;
; -1.461 ; LCD_DRV:u3|address[9]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.040     ; 2.408      ;
; -1.457 ; LCD_DRV:u3|address[10]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.397      ;
; -1.443 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_we_reg ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.358     ; 2.062      ;
; -1.442 ; LCD_DRV:u3|address[15]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.382      ;
; -1.438 ; LCD_DRV:u3|bit_cnt[2]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.390      ;
; -1.435 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.034     ; 2.388      ;
; -1.420 ; LCD_DRV:u3|address[1]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.036     ; 2.371      ;
; -1.416 ; LCD_DRV:u3|address[6]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.040     ; 2.363      ;
; -1.410 ; LCD_DRV:u3|address[12]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.362      ;
; -1.410 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.034     ; 2.363      ;
; -1.410 ; LCD_DRV:u3|delay_1[7]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.360      ;
; -1.406 ; LCD_DRV:u3|address[1]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.040     ; 2.353      ;
; -1.406 ; LCD_DRV:u3|delay_1[11]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.356      ;
; -1.392 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[5]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.052     ; 2.327      ;
; -1.391 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.057     ; 2.321      ;
; -1.387 ; LCD_DRV:u3|address[13]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.040     ; 2.334      ;
; -1.384 ; LCD_DRV:u3|delay_1[22]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.334      ;
; -1.382 ; LCD_DRV:u3|delay_1[8]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.034     ; 2.335      ;
; -1.381 ; LCD_DRV:u3|address[2]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.036     ; 2.332      ;
; -1.379 ; LCD_DRV:u3|bit_cnt[0]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.051     ; 2.315      ;
; -1.379 ; LCD_DRV:u3|delay_1[12]                                                                               ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.034     ; 2.332      ;
; -1.379 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[2] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.046     ; 2.320      ;
; -1.379 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[3] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.046     ; 2.320      ;
; -1.379 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[6] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.046     ; 2.320      ;
; -1.379 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[1] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.046     ; 2.320      ;
; -1.379 ; LCD_DRV:u3|fsm[5]                                                                                    ; LCD_DRV:u3|RGB_data[4] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.046     ; 2.320      ;
; -1.377 ; LCD_DRV:u3|address[0]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.046     ; 2.318      ;
; -1.375 ; LCD_DRV:u3|address[11]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.040     ; 2.322      ;
; -1.375 ; LCD_DRV:u3|delay_1[18]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.325      ;
; -1.373 ; LCD_DRV:u3|delay_1[19]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.323      ;
; -1.367 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.049     ; 2.305      ;
; -1.364 ; LCD_DRV:u3|address[14]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.316      ;
; -1.364 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.052     ; 2.299      ;
; -1.362 ; LCD_DRV:u3|address[9]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.052     ; 2.297      ;
; -1.362 ; LCD_DRV:u3|address[4]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.051     ; 2.298      ;
; -1.361 ; LCD_DRV:u3|delay_1[8]                                                                                ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.049     ; 2.299      ;
; -1.358 ; LCD_DRV:u3|delay_1[12]                                                                               ; LCD_DRV:u3|fsm[2]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.049     ; 2.296      ;
; -1.351 ; LCD_DRV:u3|address[3]                                                                                ; LCD_DRV:u3|SDA         ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.036     ; 2.302      ;
; -1.350 ; LCD_DRV:u3|address[3]                                                                                ; LCD_DRV:u3|address[14] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.040     ; 2.297      ;
; -1.349 ; LCD_DRV:u3|address[3]                                                                                ; LCD_DRV:u3|address[12] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.040     ; 2.296      ;
; -1.348 ; LCD_DRV:u3|delay_1[17]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.298      ;
; -1.347 ; LCD_DRV:u3|delay_1[21]                                                                               ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.297      ;
; -1.346 ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_we_reg ; LCD_DRV:u3|RGB_data[7] ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.366     ; 1.957      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[0]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[1]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[2]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[3]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[4]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[6]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[7]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[8]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[9]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[10] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[11] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[9]                                                                                ; LCD_DRV:u3|delay_1[5]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.035     ; 2.297      ;
; -1.345 ; LCD_DRV:u3|delay_1[3]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.034     ; 2.298      ;
; -1.341 ; LCD_DRV:u3|delay_1[6]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.291      ;
; -1.337 ; LCD_DRV:u3|address[8]                                                                                ; LCD_DRV:u3|fsm[5]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.277      ;
; -1.336 ; LCD_DRV:u3|delay_1[6]                                                                                ; LCD_DRV:u3|fsm[0]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.034     ; 2.289      ;
; -1.334 ; LCD_DRV:u3|delay_1[4]                                                                                ; LCD_DRV:u3|fsm[1]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.284      ;
; -1.330 ; LCD_DRV:u3|address[9]                                                                                ; LCD_DRV:u3|fsm[5]      ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.047     ; 2.270      ;
; -1.326 ; LCD_DRV:u3|fsm[3]                                                                                    ; LCD_DRV:u3|RGB_data[2] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.276      ;
; -1.326 ; LCD_DRV:u3|fsm[3]                                                                                    ; LCD_DRV:u3|RGB_data[3] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 1.000        ; -0.037     ; 2.276      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:u7|countE1'                                                                                                                                                                   ;
+--------+------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.711 ; uart:u7|inserial[1]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.180      ; 1.400      ;
; -0.710 ; uart:u7|inserial[1]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.397      ;
; -0.710 ; uart:u7|inserial[1]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.397      ;
; -0.692 ; uart:u7|inserial[0]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.180      ; 1.381      ;
; -0.691 ; uart:u7|inserial[2]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.180      ; 1.380      ;
; -0.691 ; uart:u7|inserial[0]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.378      ;
; -0.691 ; uart:u7|inserial[0]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.378      ;
; -0.690 ; uart:u7|inserial[2]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.377      ;
; -0.690 ; uart:u7|inserial[2]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.377      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.667 ; lcdControl:u2|addr[0]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.617      ;
; -0.637 ; uart:u7|inserial[5]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.180      ; 1.326      ;
; -0.636 ; uart:u7|inserial[5]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.323      ;
; -0.636 ; uart:u7|inserial[5]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.323      ;
; -0.633 ; uart:u7|inserial[4]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.180      ; 1.322      ;
; -0.632 ; uart:u7|inserial[4]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.319      ;
; -0.632 ; uart:u7|inserial[4]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.319      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.623 ; lcdControl:u2|addr[4]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.348      ;
; -0.616 ; uart:u7|inserial[3]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.180      ; 1.305      ;
; -0.615 ; uart:u7|inserial[3]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.302      ;
; -0.615 ; uart:u7|inserial[3]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.302      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.599 ; lcdControl:u2|addr[7]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.549      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; lcdControl:u2|addr[1]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.538      ;
; -0.573 ; uart:u7|inserial[7]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.180      ; 1.262      ;
; -0.572 ; uart:u7|inserial[7]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.259      ;
; -0.572 ; uart:u7|inserial[7]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.259      ;
; -0.560 ; uart:u7|inserial[6]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.180      ; 1.249      ;
; -0.559 ; uart:u7|inserial[6]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.246      ;
; -0.559 ; uart:u7|inserial[6]    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ; uart:u7|uck1    ; uart:u7|countE1 ; 0.500        ; 0.178      ; 1.246      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.552 ; lcdControl:u2|addr[11] ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.502      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.549 ; lcdControl:u2|addr[9]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.262     ; 1.274      ;
; -0.510 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; lcdControl:u2|addr[3]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 1.000        ; -0.037     ; 1.460      ;
+--------+------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[22]'                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.675 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[10]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.007      ; 1.669      ;
; -0.658 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[9]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 1.000        ; 0.007      ; 1.652      ;
; -0.617 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[11]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.007      ; 1.611      ;
; -0.617 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[13]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.007      ; 1.611      ;
; -0.608 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[14]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.007      ; 1.602      ;
; -0.606 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[8]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 1.000        ; 0.007      ; 1.600      ;
; -0.606 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[12]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.007      ; 1.600      ;
; -0.606 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[15]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 1.000        ; 0.007      ; 1.600      ;
; 0.072  ; \display:i[2]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.109      ; 1.046      ;
; 0.075  ; \display:i[1]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.109      ; 1.043      ;
; 0.141  ; \display:i[3]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.109      ; 0.977      ;
; 0.159  ; \display:i[2]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.791      ;
; 0.162  ; \display:i[1]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.788      ;
; 0.200  ; \display:i[2]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.750      ;
; 0.200  ; \display:i[1]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.750      ;
; 0.211  ; \display:i[0]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 1.000        ; 0.109      ; 0.907      ;
; 0.228  ; \display:i[3]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.722      ;
; 0.235  ; \display:i[2]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.715      ;
; 0.245  ; \display:i[1]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.705      ;
; 0.246  ; \display:i[1]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.704      ;
; 0.260  ; \display:i[2]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.690      ;
; 0.298  ; \display:i[0]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.652      ;
; 0.334  ; \display:i[3]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.616      ;
; 0.337  ; \display:i[3]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.613      ;
; 0.339  ; \display:i[3]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.611      ;
; 0.371  ; \display:i[0]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.579      ;
; 0.377  ; \display:i[0]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.573      ;
; 0.385  ; \display:i[0]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 1.000        ; -0.037     ; 0.565      ;
+--------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:u7|uck1'                                                                                           ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; -0.026 ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.977      ;
; 0.012  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.939      ;
; 0.026  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.925      ;
; 0.031  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.920      ;
; 0.031  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.920      ;
; 0.033  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.918      ;
; 0.056  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.895      ;
; 0.061  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.890      ;
; 0.067  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.884      ;
; 0.082  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.869      ;
; 0.086  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.865      ;
; 0.088  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.863      ;
; 0.091  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.860      ;
; 0.091  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.860      ;
; 0.091  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.860      ;
; 0.091  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.860      ;
; 0.092  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.859      ;
; 0.112  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.839      ;
; 0.114  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.837      ;
; 0.115  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.836      ;
; 0.121  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.830      ;
; 0.123  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.828      ;
; 0.139  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.812      ;
; 0.154  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.797      ;
; 0.171  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.780      ;
; 0.171  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.780      ;
; 0.172  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.779      ;
; 0.193  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.758      ;
; 0.214  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.737      ;
; 0.215  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.736      ;
; 0.241  ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.818      ;
; 0.244  ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.815      ;
; 0.269  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.790      ;
; 0.294  ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.765      ;
; 0.297  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.654      ;
; 0.297  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.654      ;
; 0.298  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.653      ;
; 0.299  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.652      ;
; 0.299  ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.760      ;
; 0.301  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.650      ;
; 0.313  ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.746      ;
; 0.316  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.635      ;
; 0.327  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.624      ;
; 0.328  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.623      ;
; 0.336  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.615      ;
; 0.345  ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.714      ;
; 0.351  ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.708      ;
; 0.356  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.595      ;
; 0.471  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.480      ;
; 0.472  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.479      ;
; 0.525  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.426      ;
; 0.527  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.424      ;
; 0.592  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.359      ;
; 0.601  ; uart:u7|inserial[3]     ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; uart:u7|inserial[2]     ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; uart:u7|inserial[5]     ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; uart:u7|inserial[6]     ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; uart:u7|inserial[0]     ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; uart:u7|inserial[4]     ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; uart:u7|inserial[7]     ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; uart:u7|inserial[1]     ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 1.000        ; -0.036     ; 0.350      ;
; 0.927  ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.632      ;
; 0.928  ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.631      ;
; 0.941  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.618      ;
; 0.953  ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.606      ;
; 0.960  ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.599      ;
; 0.983  ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.576      ;
; 1.006  ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.553      ;
; 1.013  ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.546      ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:u7|uck2'                                                                        ;
+-------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; Slack ; From Node       ; To Node        ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; 0.234 ; uart:u7|ii2[2]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.717      ;
; 0.260 ; uart:u7|ii2[2]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.691      ;
; 0.294 ; uart:u7|ii2[1]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.657      ;
; 0.305 ; uart:u7|ii2[1]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.646      ;
; 0.316 ; uart:u7|ii2[0]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.635      ;
; 0.318 ; uart:u7|ii2[0]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.633      ;
; 0.342 ; uart:u7|ii2[3]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.609      ;
; 0.376 ; uart:u7|ii2[0]  ; uart:u7|ii2[0] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.575      ;
; 0.379 ; uart:u7|ii2[0]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.572      ;
; 0.404 ; uart:u7|countE2 ; uart:u7|ii2[2] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 1.065      ; 1.658      ;
; 0.407 ; uart:u7|ii2[0]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.544      ;
; 0.407 ; uart:u7|countE2 ; uart:u7|ii2[1] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 1.065      ; 1.655      ;
; 0.413 ; uart:u7|ii2[1]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.538      ;
; 0.592 ; uart:u7|ii2[3]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; uart:u7|ii2[2]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; uart:u7|ii2[1]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.359      ;
; 0.601 ; uart:u7|TX      ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.350      ;
; 0.629 ; uart:u7|countE2 ; uart:u7|ii2[0] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 1.065      ; 1.433      ;
; 0.631 ; uart:u7|countE2 ; uart:u7|TX     ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 1.065      ; 1.431      ;
; 0.664 ; uart:u7|countE2 ; uart:u7|ii2[3] ; uart:u7|FD[24] ; uart:u7|uck2 ; 1.000        ; 1.065      ; 1.398      ;
+-------+-----------------+----------------+----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:u7|uck1'                                                                                            ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; -0.282 ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.470      ;
; -0.281 ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.471      ;
; -0.251 ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.501      ;
; -0.238 ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.514      ;
; -0.233 ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.519      ;
; -0.224 ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.528      ;
; -0.223 ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.529      ;
; -0.211 ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.541      ;
; 0.187  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|inserial[7]     ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|inserial[6]     ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|inserial[5]     ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|inserial[4]     ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|inserial[3]     ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|inserial[2]     ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|inserial[1]     ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|inserial[0]     ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.314      ;
; 0.236  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.356      ;
; 0.237  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.357      ;
; 0.284  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.404      ;
; 0.284  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.404      ;
; 0.358  ; uart:u7|countE1         ; uart:u7|inserial[1]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.610      ;
; 0.376  ; uart:u7|countE1         ; uart:u7|inserial[4]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.628      ;
; 0.383  ; uart:u7|\Receive:ii1[0] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.503      ;
; 0.396  ; uart:u7|\Receive:ii1[1] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.516      ;
; 0.398  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.518      ;
; 0.398  ; uart:u7|countE1         ; uart:u7|inserial[0]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.650      ;
; 0.399  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[3] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.519      ;
; 0.405  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[2] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.525      ;
; 0.417  ; uart:u7|\Receive:ii1[3] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.537      ;
; 0.419  ; uart:u7|countE1         ; uart:u7|inserial[5]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.671      ;
; 0.420  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[1] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.540      ;
; 0.421  ; uart:u7|\Receive:ii1[2] ; uart:u7|\Receive:ii1[0] ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.541      ;
; 0.421  ; uart:u7|countE1         ; uart:u7|inserial[6]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.673      ;
; 0.439  ; uart:u7|countE1         ; uart:u7|inserial[2]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.691      ;
; 0.445  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.565      ;
; 0.448  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.568      ;
; 0.459  ; uart:u7|countE1         ; uart:u7|inserial[3]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.711      ;
; 0.462  ; uart:u7|countE1         ; uart:u7|inserial[7]     ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.714      ;
; 0.482  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.602      ;
; 0.512  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.632      ;
; 0.513  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.633      ;
; 0.517  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.637      ;
; 0.520  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.640      ;
; 0.526  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.646      ;
; 0.531  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.651      ;
; 0.537  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.657      ;
; 0.562  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.682      ;
; 0.579  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.699      ;
; 0.579  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.699      ;
; 0.580  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.700      ;
; 0.580  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.700      ;
; 0.580  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.700      ;
; 0.580  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.700      ;
; 0.583  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[3]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.703      ;
; 0.584  ; uart:u7|\Receive:ii1[3] ; uart:u7|inserial[7]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.704      ;
; 0.585  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.705      ;
; 0.601  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[1]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.721      ;
; 0.606  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.726      ;
; 0.610  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.730      ;
; 0.611  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.731      ;
; 0.612  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.732      ;
; 0.612  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.732      ;
; 0.612  ; uart:u7|\Receive:ii1[2] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.732      ;
; 0.619  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[6]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.739      ;
; 0.646  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[2]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.766      ;
; 0.658  ; uart:u7|\Receive:ii1[0] ; uart:u7|inserial[5]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.778      ;
; 0.703  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[4]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.823      ;
; 0.725  ; uart:u7|\Receive:ii1[1] ; uart:u7|inserial[0]     ; uart:u7|uck1    ; uart:u7|uck1 ; 0.000        ; 0.036      ; 0.845      ;
+--------+-------------------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:u7|uck2'                                                                          ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node        ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+
; -0.110 ; uart:u7|countE2 ; uart:u7|ii2[3] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 1.170      ; 1.154      ;
; -0.109 ; uart:u7|countE2 ; uart:u7|TX     ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 1.170      ; 1.155      ;
; -0.087 ; uart:u7|countE2 ; uart:u7|ii2[0] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 1.170      ; 1.177      ;
; 0.114  ; uart:u7|countE2 ; uart:u7|ii2[1] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 1.170      ; 1.378      ;
; 0.116  ; uart:u7|countE2 ; uart:u7|ii2[2] ; uart:u7|FD[24] ; uart:u7|uck2 ; 0.000        ; 1.170      ; 1.380      ;
; 0.187  ; uart:u7|ii2[2]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|ii2[3]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|ii2[1]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:u7|TX      ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.307      ;
; 0.318  ; uart:u7|ii2[1]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.438      ;
; 0.318  ; uart:u7|ii2[0]  ; uart:u7|ii2[1] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.438      ;
; 0.369  ; uart:u7|ii2[0]  ; uart:u7|ii2[0] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.489      ;
; 0.369  ; uart:u7|ii2[0]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.489      ;
; 0.373  ; uart:u7|ii2[3]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.493      ;
; 0.399  ; uart:u7|ii2[0]  ; uart:u7|ii2[2] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.519      ;
; 0.399  ; uart:u7|ii2[0]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.519      ;
; 0.427  ; uart:u7|ii2[1]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.547      ;
; 0.457  ; uart:u7|ii2[2]  ; uart:u7|ii2[3] ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.577      ;
; 0.462  ; uart:u7|ii2[1]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.582      ;
; 0.519  ; uart:u7|ii2[2]  ; uart:u7|TX     ; uart:u7|uck2   ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.639      ;
+--------+-----------------+----------------+----------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fin'                                                                                                                                                                                                     ;
+--------+----------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.105 ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 1.411      ; 1.525      ;
; -0.103 ; FD[22]                     ; FD[22]                                                                                                     ; FD[22]                     ; fin         ; 0.000        ; 1.405      ; 1.521      ;
; -0.102 ; uart:u7|uck1               ; uart:u7|uck1                                                                                               ; uart:u7|uck1               ; fin         ; 0.000        ; 1.419      ; 1.536      ;
; -0.088 ; uart:u7|uck2               ; uart:u7|uck2                                                                                               ; uart:u7|uck2               ; fin         ; 0.000        ; 1.412      ; 1.543      ;
; -0.086 ; uart:u7|FD[24]             ; uart:u7|FD[24]                                                                                             ; uart:u7|FD[24]             ; fin         ; 0.000        ; 1.404      ; 1.527      ;
; 0.104  ; uart:u7|countE1            ; uart:u7|\baud:i1[3]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 1.419      ; 1.637      ;
; 0.104  ; uart:u7|countE1            ; uart:u7|\baud:i1[4]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 1.419      ; 1.637      ;
; 0.104  ; uart:u7|countE1            ; uart:u7|\baud:i1[5]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 1.419      ; 1.637      ;
; 0.104  ; uart:u7|countE1            ; uart:u7|\baud:i1[6]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 1.419      ; 1.637      ;
; 0.104  ; uart:u7|countE1            ; uart:u7|\baud:i1[7]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 1.419      ; 1.637      ;
; 0.104  ; uart:u7|countE1            ; uart:u7|\baud:i1[24]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.419      ; 1.637      ;
; 0.104  ; uart:u7|countE1            ; uart:u7|\baud:i1[25]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.419      ; 1.637      ;
; 0.141  ; uart:u7|countE1            ; uart:u7|uck1                                                                                               ; uart:u7|countE1            ; fin         ; 0.000        ; 1.419      ; 1.674      ;
; 0.179  ; lcdControl:u2|fsm[2]       ; lcdControl:u2|fsm[2]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186  ; FD[0]                      ; FD[0]                                                                                                      ; fin                        ; fin         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187  ; lcdControl:u2|fsm[7]       ; lcdControl:u2|fsm[7]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcdControl:u2|delaytime[2] ; lcdControl:u2|delaytime[2]                                                                                 ; fin                        ; fin         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcdControl:u2|fsm[4]       ; lcdControl:u2|fsm[4]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcdControl:u2|fsm[6]       ; lcdControl:u2|fsm[6]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; lcdControl:u2|fsm[5]       ; lcdControl:u2|fsm[5]                                                                                       ; fin                        ; fin         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; lcdControl:u2|fsm_back2[0] ; lcdControl:u2|fsm_back2[0]                                                                                 ; fin                        ; fin         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; lcdControl:u2|lcd_write    ; lcdControl:u2|lcd_write                                                                                    ; fin                        ; fin         ; 0.000        ; 0.035      ; 0.307      ;
; 0.190  ; lcdControl:u2|delay_1[25]  ; lcdControl:u2|delay_1[25]                                                                                  ; fin                        ; fin         ; 0.000        ; 0.043      ; 0.317      ;
; 0.193  ; uart:u7|countE1            ; uart:u7|\baud:i1[16]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.413      ; 1.720      ;
; 0.193  ; uart:u7|countE1            ; uart:u7|\baud:i1[17]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.413      ; 1.720      ;
; 0.193  ; uart:u7|countE1            ; uart:u7|\baud:i1[19]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.413      ; 1.720      ;
; 0.193  ; uart:u7|countE1            ; uart:u7|\baud:i1[21]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.413      ; 1.720      ;
; 0.198  ; uart:u7|countE1            ; uart:u7|\baud:i1[13]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.418      ; 1.730      ;
; 0.198  ; uart:u7|countE1            ; uart:u7|\baud:i1[14]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.418      ; 1.730      ;
; 0.198  ; uart:u7|countE1            ; uart:u7|\baud:i1[15]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.418      ; 1.730      ;
; 0.206  ; uart:u7|countE1            ; uart:u7|\baud:i1[2]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 1.420      ; 1.740      ;
; 0.206  ; uart:u7|countE1            ; uart:u7|\baud:i1[9]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 1.420      ; 1.740      ;
; 0.206  ; uart:u7|countE1            ; uart:u7|\baud:i1[10]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.420      ; 1.740      ;
; 0.220  ; LCD_DRV:u3|a2[10]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.365      ; 0.719      ;
; 0.223  ; LCD_DRV:u3|di2[0]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_datain_reg0   ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.729      ;
; 0.231  ; uart:u7|countE1            ; uart:u7|\baud:i1[0]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 1.415      ; 1.760      ;
; 0.231  ; uart:u7|countE1            ; uart:u7|\baud:i1[1]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 1.415      ; 1.760      ;
; 0.231  ; uart:u7|countE1            ; uart:u7|\baud:i1[8]                                                                                        ; uart:u7|countE1            ; fin         ; 0.000        ; 1.415      ; 1.760      ;
; 0.231  ; uart:u7|countE1            ; uart:u7|\baud:i1[11]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.415      ; 1.760      ;
; 0.231  ; uart:u7|countE1            ; uart:u7|\baud:i1[12]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.415      ; 1.760      ;
; 0.231  ; uart:u7|countE1            ; uart:u7|\baud:i1[18]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.415      ; 1.760      ;
; 0.231  ; uart:u7|countE1            ; uart:u7|\baud:i1[20]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.415      ; 1.760      ;
; 0.231  ; uart:u7|countE1            ; uart:u7|\baud:i1[22]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.415      ; 1.760      ;
; 0.231  ; uart:u7|countE1            ; uart:u7|\baud:i1[23]                                                                                       ; uart:u7|countE1            ; fin         ; 0.000        ; 1.415      ; 1.760      ;
; 0.232  ; LCD_DRV:u3|a2[11]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.363      ; 0.729      ;
; 0.234  ; LCD_DRV:u3|a2[12]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.359      ; 0.727      ;
; 0.234  ; LCD_DRV:u3|a2[10]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.366      ; 0.734      ;
; 0.236  ; LCD_DRV:u3|a2[10]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.366      ; 0.736      ;
; 0.237  ; LCD_DRV:u3|a2[10]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.359      ; 0.730      ;
; 0.240  ; LCD_DRV:u3|a2[8]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.363      ; 0.737      ;
; 0.241  ; LCD_DRV:u3|a2[1]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.370      ; 0.745      ;
; 0.244  ; LCD_DRV:u3|a2[7]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.365      ; 0.743      ;
; 0.247  ; LCD_DRV:u3|a2[7]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.362      ; 0.743      ;
; 0.247  ; LCD_DRV:u3|a2[8]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.366      ; 0.747      ;
; 0.250  ; LCD_DRV:u3|a2[10]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.363      ; 0.747      ;
; 0.252  ; LCD_DRV:u3|a2[8]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.362      ; 0.748      ;
; 0.253  ; LCD_DRV:u3|di2[5]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_datain_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.368      ; 0.755      ;
; 0.254  ; LCD_DRV:u3|a2[3]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.370      ; 0.758      ;
; 0.255  ; LCD_DRV:u3|a2[1]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.761      ;
; 0.255  ; LCD_DRV:u3|a2[3]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.365      ; 0.754      ;
; 0.257  ; LCD_DRV:u3|a2[12]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.763      ;
; 0.258  ; LCD_DRV:u3|a2[10]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.362      ; 0.754      ;
; 0.259  ; LCD_DRV:u3|a2[7]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.366      ; 0.759      ;
; 0.260  ; LCD_DRV:u3|a2[11]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.365      ; 0.759      ;
; 0.260  ; LCD_DRV:u3|a2[10]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.766      ;
; 0.261  ; LCD_DRV:u3|a2[11]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.366      ; 0.761      ;
; 0.264  ; LCD_DRV:u3|a2[7]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.359      ; 0.757      ;
; 0.264  ; LCD_DRV:u3|a2[2]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.365      ; 0.763      ;
; 0.265  ; LCD_DRV:u3|a2[9]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.370      ; 0.769      ;
; 0.266  ; LCD_DRV:u3|a2[2]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.366      ; 0.766      ;
; 0.267  ; LCD_DRV:u3|a2[3]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.363      ; 0.764      ;
; 0.269  ; LCD_DRV:u3|a2[7]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.775      ;
; 0.269  ; LCD_DRV:u3|a2[10]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.359      ; 0.762      ;
; 0.269  ; LCD_DRV:u3|a2[12]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.365      ; 0.768      ;
; 0.269  ; LCD_DRV:u3|a2[4]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.363      ; 0.766      ;
; 0.269  ; LCD_DRV:u3|a2[5]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.775      ;
; 0.271  ; LCD_DRV:u3|a2[1]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.366      ; 0.771      ;
; 0.271  ; LCD_DRV:u3|a2[2]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.365      ; 0.770      ;
; 0.272  ; LCD_DRV:u3|a2[1]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.366      ; 0.772      ;
; 0.274  ; LCD_DRV:u3|a2[1]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.365      ; 0.773      ;
; 0.275  ; LCD_DRV:u3|di2[5]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_datain_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.377      ; 0.786      ;
; 0.276  ; LCD_DRV:u3|a2[1]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.782      ;
; 0.276  ; LCD_DRV:u3|a2[3]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.368      ; 0.778      ;
; 0.277  ; LCD_DRV:u3|a2[8]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.359      ; 0.770      ;
; 0.277  ; LCD_DRV:u3|a2[3]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.362      ; 0.773      ;
; 0.277  ; LCD_DRV:u3|a2[5]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.368      ; 0.779      ;
; 0.278  ; LCD_DRV:u3|a2[9]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.368      ; 0.780      ;
; 0.279  ; LCD_DRV:u3|a2[2]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.785      ;
; 0.279  ; LCD_DRV:u3|a2[1]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.365      ; 0.778      ;
; 0.279  ; LCD_DRV:u3|a2[1]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.785      ;
; 0.279  ; LCD_DRV:u3|a2[11]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.785      ;
; 0.280  ; LCD_DRV:u3|a2[7]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.366      ; 0.780      ;
; 0.281  ; LCD_DRV:u3|a2[9]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.372      ; 0.787      ;
; 0.281  ; LCD_DRV:u3|di2[1]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_datain_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.364      ; 0.779      ;
; 0.281  ; LCD_DRV:u3|a2[2]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.368      ; 0.783      ;
; 0.282  ; LCD_DRV:u3|a2[3]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.359      ; 0.775      ;
; 0.283  ; LCD_DRV:u3|a2[11]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.359      ; 0.776      ;
; 0.284  ; LCD_DRV:u3|di2[2]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_datain_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.367      ; 0.785      ;
; 0.284  ; LCD_DRV:u3|a2[2]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.359      ; 0.777      ;
; 0.284  ; LCD_DRV:u3|a2[11]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ; LCD_DRV:u3|up_mdu5:u0|fout ; fin         ; 0.000        ; 0.366      ; 0.784      ;
+--------+----------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCD_DRV:u3|up_mdu5:u0|fout'                                                                                                            ;
+-------+-------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.187 ; LCD_DRV:u3|lcd_busy           ; LCD_DRV:u3|lcd_busy     ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_DRV:u3|bit_cnt[1]         ; LCD_DRV:u3|bit_cnt[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_DRV:u3|CS                 ; LCD_DRV:u3|CS           ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_DRV:u3|SCL                ; LCD_DRV:u3|SCL          ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_DRV:u3|RES                ; LCD_DRV:u3|RES          ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|fsm[1]             ; LCD_DRV:u3|fsm[1]       ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|DC                 ; LCD_DRV:u3|DC           ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|hi_lo              ; LCD_DRV:u3|hi_lo        ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|fsm_back[2]        ; LCD_DRV:u3|fsm_back[2]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|fsm_back2[0]       ; LCD_DRV:u3|fsm_back2[0] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|bit_cnt[2]         ; LCD_DRV:u3|bit_cnt[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|fsm_back[1]        ; LCD_DRV:u3|fsm_back[1]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|address[15]        ; LCD_DRV:u3|address[15]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|fsm[0]             ; LCD_DRV:u3|fsm[0]       ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|fsm[2]             ; LCD_DRV:u3|fsm[2]       ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|fsm_back[4]        ; LCD_DRV:u3|fsm_back[4]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LCD_DRV:u3|fsm_back[3]        ; LCD_DRV:u3|fsm_back[3]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; LCD_DRV:u3|bit_cnt[0]         ; LCD_DRV:u3|bit_cnt[0]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; LCD_DRV:u3|delay_1[24]        ; LCD_DRV:u3|delay_1[24]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.317      ;
; 0.234 ; LCD_DRV:u3|bit_cnt[0]         ; LCD_DRV:u3|bit_cnt[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.036      ; 0.354      ;
; 0.294 ; lcdControl:u2|lcd_address[5]  ; LCD_DRV:u3|a2[5]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.071     ; 0.337      ;
; 0.294 ; LCD_DRV:u3|delay_1[1]         ; LCD_DRV:u3|delay_1[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.413      ;
; 0.295 ; LCD_DRV:u3|delay_1[2]         ; LCD_DRV:u3|delay_1[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.414      ;
; 0.300 ; LCD_DRV:u3|delay_1[23]        ; LCD_DRV:u3|delay_1[23]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.419      ;
; 0.302 ; LCD_DRV:u3|delay_1[22]        ; LCD_DRV:u3|delay_1[22]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.421      ;
; 0.303 ; LCD_DRV:u3|delay_1[7]         ; LCD_DRV:u3|delay_1[7]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.422      ;
; 0.305 ; LCD_DRV:u3|delay_1[8]         ; LCD_DRV:u3|delay_1[8]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; LCD_DRV:u3|delay_1[11]        ; LCD_DRV:u3|delay_1[11]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; LCD_DRV:u3|delay_1[13]        ; LCD_DRV:u3|delay_1[13]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; LCD_DRV:u3|delay_1[15]        ; LCD_DRV:u3|delay_1[15]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; LCD_DRV:u3|delay_1[0]         ; LCD_DRV:u3|delay_1[0]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; LCD_DRV:u3|delay_1[10]        ; LCD_DRV:u3|delay_1[10]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; LCD_DRV:u3|delay_1[12]        ; LCD_DRV:u3|delay_1[12]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; LCD_DRV:u3|delay_1[20]        ; LCD_DRV:u3|delay_1[20]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; LCD_DRV:u3|delay_1[16]        ; LCD_DRV:u3|delay_1[16]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.428      ;
; 0.310 ; LCD_DRV:u3|delay_1[9]         ; LCD_DRV:u3|delay_1[9]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.429      ;
; 0.311 ; LCD_DRV:u3|delay_1[17]        ; LCD_DRV:u3|delay_1[17]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; LCD_DRV:u3|delay_1[6]         ; LCD_DRV:u3|delay_1[6]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; LCD_DRV:u3|delay_1[14]        ; LCD_DRV:u3|delay_1[14]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.431      ;
; 0.316 ; LCD_DRV:u3|delay_1[18]        ; LCD_DRV:u3|delay_1[18]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.435      ;
; 0.317 ; LCD_DRV:u3|delay_1[19]        ; LCD_DRV:u3|delay_1[19]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.436      ;
; 0.317 ; LCD_DRV:u3|delay_1[21]        ; LCD_DRV:u3|delay_1[21]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.436      ;
; 0.355 ; lcdControl:u2|lcd_address[7]  ; LCD_DRV:u3|a2[7]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.071     ; 0.398      ;
; 0.356 ; lcdControl:u2|lcd_address[2]  ; LCD_DRV:u3|a2[2]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.071     ; 0.399      ;
; 0.364 ; lcdControl:u2|lcd_address[11] ; LCD_DRV:u3|a2[11]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.071     ; 0.407      ;
; 0.364 ; lcdControl:u2|lcd_address[8]  ; LCD_DRV:u3|a2[8]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.071     ; 0.407      ;
; 0.368 ; LCD_DRV:u3|we2                ; LCD_DRV:u3|we2          ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.487      ;
; 0.371 ; LCD_DRV:u3|delay_1[5]         ; LCD_DRV:u3|delay_1[5]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.490      ;
; 0.372 ; lcdControl:u2|lcd_address[10] ; LCD_DRV:u3|a2[10]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.071     ; 0.415      ;
; 0.372 ; LCD_DRV:u3|delay_1[3]         ; LCD_DRV:u3|delay_1[3]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.491      ;
; 0.373 ; lcdControl:u2|lcd_address[1]  ; LCD_DRV:u3|a2[1]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.071     ; 0.416      ;
; 0.380 ; lcdControl:u2|lcd_address[6]  ; LCD_DRV:u3|a2[6]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.066     ; 0.428      ;
; 0.387 ; lcdControl:u2|lcd_address[0]  ; LCD_DRV:u3|a2[0]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.066     ; 0.435      ;
; 0.391 ; lcdControl:u2|lcd_address[4]  ; LCD_DRV:u3|a2[4]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.066     ; 0.439      ;
; 0.414 ; lcdControl:u2|lcd_address[9]  ; LCD_DRV:u3|a2[9]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.071     ; 0.457      ;
; 0.428 ; lcdControl:u2|lcd_address[3]  ; LCD_DRV:u3|a2[3]        ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.071     ; 0.471      ;
; 0.443 ; LCD_DRV:u3|bit_cnt[0]         ; LCD_DRV:u3|bit_cnt[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.040      ; 0.567      ;
; 0.443 ; LCD_DRV:u3|delay_1[1]         ; LCD_DRV:u3|delay_1[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.562      ;
; 0.446 ; lcdControl:u2|lcd_color[2]    ; LCD_DRV:u3|di2[2]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.247     ; 0.313      ;
; 0.446 ; lcdControl:u2|lcd_color[1]    ; LCD_DRV:u3|di2[1]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.247     ; 0.313      ;
; 0.446 ; lcdControl:u2|lcd_color[4]    ; LCD_DRV:u3|di2[4]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.247     ; 0.313      ;
; 0.447 ; lcdControl:u2|lcd_color[3]    ; LCD_DRV:u3|di2[3]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.247     ; 0.314      ;
; 0.449 ; LCD_DRV:u3|delay_1[23]        ; LCD_DRV:u3|delay_1[24]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.568      ;
; 0.450 ; lcdControl:u2|lcd_color[0]    ; LCD_DRV:u3|di2[0]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.247     ; 0.317      ;
; 0.450 ; lcdControl:u2|lcd_color[5]    ; LCD_DRV:u3|di2[5]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.248     ; 0.316      ;
; 0.450 ; LCD_DRV:u3|fsm[3]             ; LCD_DRV:u3|fsm_back2[0] ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.569      ;
; 0.452 ; LCD_DRV:u3|delay_1[7]         ; LCD_DRV:u3|delay_1[8]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.571      ;
; 0.453 ; LCD_DRV:u3|delay_1[2]         ; LCD_DRV:u3|delay_1[3]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.572      ;
; 0.454 ; LCD_DRV:u3|delay_1[0]         ; LCD_DRV:u3|delay_1[1]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; LCD_DRV:u3|delay_1[11]        ; LCD_DRV:u3|delay_1[12]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; LCD_DRV:u3|delay_1[15]        ; LCD_DRV:u3|delay_1[16]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; LCD_DRV:u3|delay_1[13]        ; LCD_DRV:u3|delay_1[14]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; LCD_DRV:u3|delay_1[2]         ; LCD_DRV:u3|delay_1[4]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; LCD_DRV:u3|delay_1[0]         ; LCD_DRV:u3|delay_1[2]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.576      ;
; 0.459 ; LCD_DRV:u3|delay_1[9]         ; LCD_DRV:u3|delay_1[10]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; LCD_DRV:u3|delay_1[22]        ; LCD_DRV:u3|delay_1[23]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; LCD_DRV:u3|delay_1[17]        ; LCD_DRV:u3|delay_1[18]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.579      ;
; 0.463 ; LCD_DRV:u3|delay_1[8]         ; LCD_DRV:u3|delay_1[9]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.582      ;
; 0.463 ; LCD_DRV:u3|delay_1[22]        ; LCD_DRV:u3|delay_1[24]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.582      ;
; 0.465 ; LCD_DRV:u3|delay_1[10]        ; LCD_DRV:u3|delay_1[11]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; LCD_DRV:u3|delay_1[12]        ; LCD_DRV:u3|delay_1[13]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; LCD_DRV:u3|delay_1[21]        ; LCD_DRV:u3|delay_1[22]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; LCD_DRV:u3|delay_1[19]        ; LCD_DRV:u3|delay_1[20]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; LCD_DRV:u3|delay_1[20]        ; LCD_DRV:u3|delay_1[21]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; LCD_DRV:u3|delay_1[8]         ; LCD_DRV:u3|delay_1[10]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; LCD_DRV:u3|delay_1[16]        ; LCD_DRV:u3|delay_1[17]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; LCD_DRV:u3|delay_1[10]        ; LCD_DRV:u3|delay_1[12]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; LCD_DRV:u3|delay_1[12]        ; LCD_DRV:u3|delay_1[14]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; lcdControl:u2|lcd_address[12] ; LCD_DRV:u3|a2[12]       ; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; -0.071     ; 0.512      ;
; 0.469 ; LCD_DRV:u3|delay_1[20]        ; LCD_DRV:u3|delay_1[22]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; LCD_DRV:u3|delay_1[6]         ; LCD_DRV:u3|delay_1[7]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; LCD_DRV:u3|delay_1[14]        ; LCD_DRV:u3|delay_1[15]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; LCD_DRV:u3|delay_1[16]        ; LCD_DRV:u3|delay_1[18]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.589      ;
; 0.473 ; LCD_DRV:u3|delay_1[6]         ; LCD_DRV:u3|delay_1[8]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.592      ;
; 0.473 ; LCD_DRV:u3|delay_1[14]        ; LCD_DRV:u3|delay_1[16]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.592      ;
; 0.474 ; LCD_DRV:u3|delay_1[18]        ; LCD_DRV:u3|delay_1[19]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.593      ;
; 0.477 ; LCD_DRV:u3|delay_1[18]        ; LCD_DRV:u3|delay_1[20]  ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.596      ;
; 0.483 ; LCD_DRV:u3|delay_1[4]         ; LCD_DRV:u3|delay_1[4]   ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.035      ; 0.602      ;
; 0.495 ; LCD_DRV:u3|address[7]         ; LCD_DRV:u3|a2[7]        ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.034      ; 0.613      ;
; 0.501 ; LCD_DRV:u3|fsm[3]             ; LCD_DRV:u3|a2[14]       ; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 0.000        ; 0.050      ; 0.635      ;
+-------+-------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:u7|countE1'                                                                                                                                                                    ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.192 ; \Serial:Serial_count[0] ; \Serial:Serial_count[0]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.038      ; 0.314      ;
; 0.241 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.587      ;
; 0.241 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.587      ;
; 0.249 ; lcdControl:u2|addr[12]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.595      ;
; 0.251 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.597      ;
; 0.254 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.600      ;
; 0.289 ; \Serial:Serial_count[2] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.214      ; 0.607      ;
; 0.294 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.640      ;
; 0.296 ; lcdControl:u2|addr[10]  ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.046      ; 0.426      ;
; 0.300 ; lcdControl:u2|addr[13]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.046      ; 0.430      ;
; 0.304 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.650      ;
; 0.304 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.650      ;
; 0.305 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.651      ;
; 0.306 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.653      ;
; 0.307 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.653      ;
; 0.308 ; lcdControl:u2|addr[4]   ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.046      ; 0.438      ;
; 0.308 ; lcdControl:u2|addr[9]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.046      ; 0.438      ;
; 0.308 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.654      ;
; 0.309 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.430      ;
; 0.316 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; lcdControl:u2|addr[12]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; \Serial:Serial_count[1] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.214      ; 0.635      ;
; 0.317 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.439      ;
; 0.322 ; \Serial:Serial_count[0] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.214      ; 0.640      ;
; 0.357 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.703      ;
; 0.359 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[4]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.705      ;
; 0.359 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.705      ;
; 0.359 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.705      ;
; 0.359 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.705      ;
; 0.360 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.706      ;
; 0.383 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.729      ;
; 0.436 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.782      ;
; 0.436 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.782      ;
; 0.436 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.782      ;
; 0.437 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.783      ;
; 0.439 ; \Serial:Serial_count[3] ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.214      ; 0.757      ;
; 0.439 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.785      ;
; 0.439 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.785      ;
; 0.453 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.574      ;
; 0.457 ; lcdControl:u2|addr[9]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.046      ; 0.587      ;
; 0.463 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; lcdControl:u2|addr[7]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; lcdControl:u2|addr[6]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.588      ;
; 0.477 ; lcdControl:u2|addr[12]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.598      ;
; 0.489 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.835      ;
; 0.489 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.835      ;
; 0.492 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.838      ;
; 0.502 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[9]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.848      ;
; 0.505 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[10]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.851      ;
; 0.516 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.637      ;
; 0.519 ; lcdControl:u2|addr[5]   ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; uart:u7|inserial[6]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.338      ; 0.482      ;
; 0.520 ; lcdControl:u2|addr[10]  ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.046      ; 0.650      ;
; 0.529 ; uart:u7|inserial[1]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.338      ; 0.491      ;
; 0.529 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; lcdControl:u2|addr[0]   ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.650      ;
; 0.532 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; lcdControl:u2|addr[11]  ; lcdControl:u2|addr[14]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.653      ;
; 0.534 ; uart:u7|inserial[0]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.338      ; 0.496      ;
; 0.537 ; uart:u7|inserial[2]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.338      ; 0.499      ;
; 0.538 ; uart:u7|inserial[5]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.338      ; 0.500      ;
; 0.542 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.663      ;
; 0.544 ; uart:u7|inserial[7]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.338      ; 0.506      ;
; 0.545 ; lcdControl:u2|addr[8]   ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.666      ;
; 0.546 ; uart:u7|inserial[4]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.338      ; 0.508      ;
; 0.548 ; uart:u7|inserial[3]     ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ; uart:u7|uck1    ; uart:u7|countE1 ; -0.500       ; 0.338      ; 0.510      ;
; 0.558 ; \Serial:Serial_count[2] ; \Serial:Serial_count[2]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.038      ; 0.680      ;
; 0.564 ; \Serial:Serial_count[3] ; \Serial:Serial_count[3]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.038      ; 0.686      ;
; 0.568 ; lcdControl:u2|addr[3]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.914      ;
; 0.568 ; lcdControl:u2|addr[2]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.262      ; 0.914      ;
; 0.579 ; \Serial:Serial_count[0] ; \Serial:Serial_count[2]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.038      ; 0.701      ;
; 0.579 ; \Serial:Serial_count[0] ; \Serial:Serial_count[3]                                                                          ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.038      ; 0.701      ;
; 0.582 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.703      ;
; 0.584 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[0]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[1]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[2]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[3]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[5]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[7]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[8]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[11]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; lcdControl:u2|addr[14]  ; lcdControl:u2|addr[12]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; lcdControl:u2|addr[1]   ; lcdControl:u2|addr[6]                                                                            ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; lcdControl:u2|addr[9]   ; lcdControl:u2|addr[13]                                                                           ; uart:u7|countE1 ; uart:u7|countE1 ; 0.000        ; 0.046      ; 0.716      ;
+-------+-------------------------+--------------------------------------------------------------------------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[22]'                                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.368 ; \display:i[0]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.489      ;
; 0.372 ; \display:i[0]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.181      ; 0.657      ;
; 0.374 ; \display:i[0]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.495      ;
; 0.393 ; \display:i[0]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.514      ;
; 0.433 ; \display:i[0]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.554      ;
; 0.442 ; \display:i[3]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.563      ;
; 0.445 ; \display:i[3]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; \display:i[3]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.567      ;
; 0.458 ; \display:i[3]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.181      ; 0.743      ;
; 0.479 ; \display:i[1]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.600      ;
; 0.481 ; \display:i[2]                                                                                    ; \display:i[2]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.602      ;
; 0.485 ; \display:i[1]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.181      ; 0.770      ;
; 0.487 ; \display:i[2]                                                                                    ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; FD[22]       ; FD[22]      ; 0.000        ; 0.181      ; 0.772      ;
; 0.490 ; \display:i[3]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.611      ;
; 0.496 ; \display:i[2]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.617      ;
; 0.502 ; \display:i[1]                                                                                    ; \display:i[1]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.623      ;
; 0.521 ; \display:i[2]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; \display:i[1]                                                                                    ; \display:i[0]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.642      ;
; 0.533 ; \display:i[1]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; \display:i[2]                                                                                    ; \display:i[3]                                                                                    ; FD[22]       ; FD[22]      ; 0.000        ; 0.037      ; 0.656      ;
; 1.299 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[8]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 0.000        ; 0.087      ; 1.470      ;
; 1.299 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[12]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.087      ; 1.470      ;
; 1.300 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[15]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.087      ; 1.471      ;
; 1.301 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[14]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.087      ; 1.472      ;
; 1.307 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[11]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.087      ; 1.478      ;
; 1.307 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[13]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.087      ; 1.478      ;
; 1.358 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[9]~reg0                                                                                      ; FD[22]       ; FD[22]      ; 0.000        ; 0.087      ; 1.529      ;
; 1.367 ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ; LED[10]~reg0                                                                                     ; FD[22]       ; FD[22]      ; 0.000        ; 0.087      ; 1.538      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:u7|FD[24]'                                                                    ;
+--------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; -1.182 ; uart:u7|ii2[1] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -1.170     ; 1.009      ;
; -1.179 ; uart:u7|ii2[3] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -1.170     ; 1.006      ;
; -1.068 ; uart:u7|ii2[2] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -1.170     ; 0.895      ;
; -1.054 ; uart:u7|ii2[0] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 1.000        ; -1.170     ; 0.881      ;
+--------+----------------+-----------------+--------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:u7|uck2'                                                                   ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -0.058 ; uart:u7|ii2[1] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; uart:u7|ii2[1] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; uart:u7|ii2[1] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 1.009      ;
; -0.058 ; uart:u7|ii2[1] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 1.009      ;
; -0.055 ; uart:u7|ii2[3] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 1.006      ;
; -0.055 ; uart:u7|ii2[3] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 1.006      ;
; -0.055 ; uart:u7|ii2[3] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 1.006      ;
; -0.055 ; uart:u7|ii2[3] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 1.006      ;
; 0.056  ; uart:u7|ii2[2] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; uart:u7|ii2[2] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; uart:u7|ii2[2] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.895      ;
; 0.056  ; uart:u7|ii2[2] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.895      ;
; 0.070  ; uart:u7|ii2[0] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.881      ;
; 0.070  ; uart:u7|ii2[0] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.881      ;
; 0.070  ; uart:u7|ii2[0] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.881      ;
; 0.070  ; uart:u7|ii2[0] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 1.000        ; -0.036     ; 0.881      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:u7|uck1'                                                                               ;
+-------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; 0.291 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.768      ;
; 0.291 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.768      ;
; 0.291 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.768      ;
; 0.291 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.500        ; 1.572      ; 1.768      ;
; 0.835 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.724      ;
; 0.835 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.724      ;
; 0.835 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.724      ;
; 0.835 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; 1.000        ; 1.572      ; 1.724      ;
+-------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:u7|uck1'                                                                                 ;
+--------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                 ; Launch Clock    ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+
; -0.122 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.630      ;
; -0.122 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.630      ;
; -0.122 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.630      ;
; -0.122 ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; 0.000        ; 1.648      ; 1.630      ;
; 0.426  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[3] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.678      ;
; 0.426  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[2] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.678      ;
; 0.426  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[1] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.678      ;
; 0.426  ; uart:u7|countE1 ; uart:u7|\Receive:ii1[0] ; uart:u7|countE1 ; uart:u7|uck1 ; -0.500       ; 1.648      ; 1.678      ;
+--------+-----------------+-------------------------+-----------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:u7|uck2'                                                                   ;
+-------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; 0.659 ; uart:u7|ii2[0] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.779      ;
; 0.659 ; uart:u7|ii2[0] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.779      ;
; 0.659 ; uart:u7|ii2[0] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.779      ;
; 0.659 ; uart:u7|ii2[0] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.779      ;
; 0.723 ; uart:u7|ii2[2] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.843      ;
; 0.723 ; uart:u7|ii2[2] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.843      ;
; 0.723 ; uart:u7|ii2[2] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.843      ;
; 0.723 ; uart:u7|ii2[2] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.843      ;
; 0.753 ; uart:u7|ii2[3] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; uart:u7|ii2[3] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; uart:u7|ii2[3] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; uart:u7|ii2[3] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.873      ;
; 0.755 ; uart:u7|ii2[1] ; uart:u7|ii2[0] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.875      ;
; 0.755 ; uart:u7|ii2[1] ; uart:u7|ii2[2] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.875      ;
; 0.755 ; uart:u7|ii2[1] ; uart:u7|ii2[3] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.875      ;
; 0.755 ; uart:u7|ii2[1] ; uart:u7|ii2[1] ; uart:u7|uck2 ; uart:u7|uck2 ; 0.000        ; 0.036      ; 0.875      ;
+-------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:u7|FD[24]'                                                                    ;
+-------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+----------------+--------------+------------+------------+
; 1.750 ; uart:u7|ii2[0] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -1.065     ; 0.779      ;
; 1.814 ; uart:u7|ii2[2] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -1.065     ; 0.843      ;
; 1.844 ; uart:u7|ii2[3] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -1.065     ; 0.873      ;
; 1.846 ; uart:u7|ii2[1] ; uart:u7|countE2 ; uart:u7|uck2 ; uart:u7|FD[24] ; 0.000        ; -1.065     ; 0.875      ;
+-------+----------------+-----------------+--------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fin'                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fin   ; Rise       ; fin                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[11]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[12]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[13]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[14]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[15]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[16]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[17]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[18]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[19]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[20]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[21]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[22]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; FD[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a19~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a21~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a22~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a23~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a5~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a6~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a7~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a8~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a9~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fin   ; Rise       ; lcdControl:u2|address_end[11]                                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCD_DRV:u3|up_mdu5:u0|fout'                                                       ;
+--------+--------------+----------------+-----------------+----------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                      ; Clock Edge ; Target                  ;
+--------+--------------+----------------+-----------------+----------------------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|CS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|DC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RES          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|SCL          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|SDA          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|a2[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|address[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|bit_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|delay_1[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|di2[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back2[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|fsm_back[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|hi_lo        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|lcd_busy     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|we2          ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|CS           ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|DC           ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RES          ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[1]  ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[2]  ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[3]  ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[4]  ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[6]  ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; LCD_DRV:u3|up_mdu5:u0|fout ; Rise       ; LCD_DRV:u3|RGB_data[7]  ;
+--------+--------------+----------------+-----------------+----------------------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u7|countE1'                                                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[3]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[10]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[11]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[12]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[13]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[14]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[9]                                                                            ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[10]                                                                           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[13]                                                                           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[4]                                                                            ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[9]                                                                            ;
; 0.185  ; 0.415        ; 0.230          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.185  ; 0.415        ; 0.230          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.185  ; 0.415        ; 0.230          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[0]                                                                          ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[1]                                                                          ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[2]                                                                          ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[3]                                                                          ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[0]                                                                            ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[11]                                                                           ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[12]                                                                           ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[14]                                                                           ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[1]                                                                            ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[2]                                                                            ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[3]                                                                            ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[5]                                                                            ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[6]                                                                            ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[7]                                                                            ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[8]                                                                            ;
; 0.353  ; 0.583        ; 0.230          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.353  ; 0.583        ; 0.230          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.353  ; 0.583        ; 0.230          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[10]|clk                                                                                  ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[13]|clk                                                                                  ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[4]|clk                                                                                   ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[9]|clk                                                                                   ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[0]                                                                          ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[1]                                                                          ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[2]                                                                          ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; \Serial:Serial_count[3]                                                                          ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[0]                                                                            ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[11]                                                                           ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[12]                                                                           ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[14]                                                                           ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[1]                                                                            ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[2]                                                                            ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[3]                                                                            ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[5]                                                                            ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[6]                                                                            ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[7]                                                                            ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[8]                                                                            ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[0]|clk                                                                      ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[1]|clk                                                                      ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[2]|clk                                                                      ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[3]|clk                                                                      ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[0]|clk                                                                                   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[11]|clk                                                                                  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[12]|clk                                                                                  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[14]|clk                                                                                  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[1]|clk                                                                                   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[2]|clk                                                                                   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[3]|clk                                                                                   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[5]|clk                                                                                   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[6]|clk                                                                                   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[7]|clk                                                                                   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u2|addr[8]|clk                                                                                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u7|countE1~clkctrl|inclk[0]                                                                      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u7|countE1~clkctrl|outclk                                                                        ;
; 0.430  ; 0.614        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[10]                                                                           ;
; 0.430  ; 0.614        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[13]                                                                           ;
; 0.430  ; 0.614        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[4]                                                                            ;
; 0.430  ; 0.614        ; 0.184          ; Low Pulse Width  ; uart:u7|countE1 ; Fall       ; lcdControl:u2|addr[9]                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u7|countE1|combout                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|countE1 ; Rise       ; u7|countE1|combout                                                                               ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u7|countE1~clkctrl|inclk[0]                                                                      ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u7|countE1~clkctrl|outclk                                                                        ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[0]|clk                                                                      ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[1]|clk                                                                      ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[2]|clk                                                                      ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; \Serial:Serial_count[3]|clk                                                                      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[0]|clk                                                                                   ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[11]|clk                                                                                  ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; uart:u7|countE1 ; Rise       ; u2|addr[12]|clk                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[22]'                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; LED[10]~reg0                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; LED[11]~reg0                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; LED[12]~reg0                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; LED[13]~reg0                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; LED[14]~reg0                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; LED[15]~reg0                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; LED[8]~reg0                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; LED[9]~reg0                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; \display:i[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; \display:i[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; \display:i[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; \display:i[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[22] ; Rise       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.158  ; 0.388        ; 0.230          ; Low Pulse Width  ; FD[22] ; Rise       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[10]~reg0                                                                                     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[11]~reg0                                                                                     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[12]~reg0                                                                                     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[13]~reg0                                                                                     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[14]~reg0                                                                                     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[15]~reg0                                                                                     ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[8]~reg0                                                                                      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[9]~reg0                                                                                      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[0]                                                                                    ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[1]                                                                                    ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[2]                                                                                    ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[3]                                                                                    ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[10]~reg0|clk                                                                                 ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[11]~reg0|clk                                                                                 ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[12]~reg0|clk                                                                                 ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[13]~reg0|clk                                                                                 ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[14]~reg0|clk                                                                                 ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[15]~reg0|clk                                                                                 ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[8]~reg0|clk                                                                                  ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; LED[9]~reg0|clk                                                                                  ;
; 0.373  ; 0.603        ; 0.230          ; High Pulse Width ; FD[22] ; Rise       ; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[0]                                                                                    ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[1]                                                                                    ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[2]                                                                                    ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[3]                                                                                    ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[0]|clk                                                                                ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[1]|clk                                                                                ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[2]|clk                                                                                ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; \display:i[3]|clk                                                                                ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[10]~reg0                                                                                     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[11]~reg0                                                                                     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[12]~reg0                                                                                     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[13]~reg0                                                                                     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[14]~reg0                                                                                     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[15]~reg0                                                                                     ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[8]~reg0                                                                                      ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; FD[22] ; Rise       ; LED[9]~reg0                                                                                      ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; FD[22]~clkctrl|inclk[0]                                                                          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; FD[22]~clkctrl|outclk                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; FD[22]|q                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[22] ; Rise       ; FD[22]|q                                                                                         ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; FD[22]~clkctrl|inclk[0]                                                                          ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; FD[22]~clkctrl|outclk                                                                            ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; Serial_available_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[0]|clk                                                                                ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[1]|clk                                                                                ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[2]|clk                                                                                ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; \display:i[3]|clk                                                                                ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[10]~reg0|clk                                                                                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[11]~reg0|clk                                                                                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[12]~reg0|clk                                                                                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[13]~reg0|clk                                                                                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[14]~reg0|clk                                                                                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[15]~reg0|clk                                                                                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[8]~reg0|clk                                                                                  ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; FD[22] ; Rise       ; LED[9]~reg0|clk                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u7|uck1'                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[7]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[0]  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[1]  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[2]  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[3]  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[1]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[3]      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[7]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[0]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[2]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[4]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[5]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[6]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[0]  ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[1]  ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[2]  ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|\Receive:ii1[3]  ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[0]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[1]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[2]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[3]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[4]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[5]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[6]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; uart:u7|inserial[7]      ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[0]|clk   ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[1]|clk   ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[2]|clk   ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[3]|clk   ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[1]|clk       ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[3]|clk       ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[7]|clk       ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[0]|clk       ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[2]|clk       ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[4]|clk       ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[5]|clk       ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|inserial[6]|clk       ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|inclk[0] ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|uck1|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|uck1 ; Rise       ; u7|uck1|q                ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|inclk[0] ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|uck1~clkctrl|outclk   ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[0]|clk   ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[1]|clk   ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[2]|clk   ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|\Receive:ii1[3]|clk   ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[0]|clk       ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[1]|clk       ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[2]|clk       ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[3]|clk       ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[4]|clk       ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[5]|clk       ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[6]|clk       ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; uart:u7|uck1 ; Rise       ; u7|inserial[7]|clk       ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u7|uck2'                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|TX               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[3]           ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|TX               ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[0]           ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[1]           ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[2]           ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[3]           ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|TX               ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[0]           ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[1]           ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[2]           ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; uart:u7|ii2[3]           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|TX|clk                ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[0]|clk            ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[1]|clk            ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[2]|clk            ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|ii2[3]|clk            ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|uck2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|uck2 ; Rise       ; u7|uck2|q                ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|inclk[0] ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|uck2~clkctrl|outclk   ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|TX|clk                ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[0]|clk            ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[1]|clk            ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[2]|clk            ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; uart:u7|uck2 ; Rise       ; u7|ii2[3]|clk            ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u7|FD[24]'                                                ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:u7|FD[24] ; Rise       ; uart:u7|countE2 ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; uart:u7|FD[24] ; Rise       ; uart:u7|countE2 ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; uart:u7|FD[24] ; Rise       ; uart:u7|countE2 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; uart:u7|FD[24] ; Rise       ; u7|countE2|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; uart:u7|FD[24] ; Rise       ; u7|FD[24]|q     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:u7|FD[24] ; Rise       ; u7|FD[24]|q     ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; uart:u7|FD[24] ; Rise       ; u7|countE2|clk  ;
+--------+--------------+----------------+------------------+----------------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; nReset     ; LCD_DRV:u3|up_mdu5:u0|fout ; 2.772 ; 3.588 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SW         ; fin                        ; 2.880 ; 3.481 ; Rise       ; fin                        ;
; dipsw1[*]  ; fin                        ; 3.450 ; 3.875 ; Rise       ; fin                        ;
;  dipsw1[0] ; fin                        ; 3.338 ; 3.864 ; Rise       ; fin                        ;
;  dipsw1[1] ; fin                        ; 3.450 ; 3.875 ; Rise       ; fin                        ;
;  dipsw1[2] ; fin                        ; 3.264 ; 3.829 ; Rise       ; fin                        ;
;  dipsw1[3] ; fin                        ; 3.283 ; 3.858 ; Rise       ; fin                        ;
; nReset     ; fin                        ; 2.849 ; 3.689 ; Rise       ; fin                        ;
; RX         ; uart:u7|uck1               ; 2.102 ; 2.608 ; Rise       ; uart:u7|uck1               ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+--------+--------+------------+----------------------------+
; nReset     ; LCD_DRV:u3|up_mdu5:u0|fout ; -1.130 ; -1.810 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SW         ; fin                        ; -0.865 ; -1.544 ; Rise       ; fin                        ;
; dipsw1[*]  ; fin                        ; -1.536 ; -2.222 ; Rise       ; fin                        ;
;  dipsw1[0] ; fin                        ; -1.548 ; -2.245 ; Rise       ; fin                        ;
;  dipsw1[1] ; fin                        ; -1.536 ; -2.222 ; Rise       ; fin                        ;
;  dipsw1[2] ; fin                        ; -1.585 ; -2.260 ; Rise       ; fin                        ;
;  dipsw1[3] ; fin                        ; -1.554 ; -2.273 ; Rise       ; fin                        ;
; nReset     ; fin                        ; -1.580 ; -2.297 ; Rise       ; fin                        ;
; RX         ; uart:u7|uck1               ; -0.760 ; -1.406 ; Rise       ; uart:u7|uck1               ;
+------------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED[*]    ; FD[22]                     ; 4.154 ; 4.233 ; Rise       ; FD[22]                     ;
;  LED[8]   ; FD[22]                     ; 3.971 ; 4.034 ; Rise       ; FD[22]                     ;
;  LED[9]   ; FD[22]                     ; 3.864 ; 3.911 ; Rise       ; FD[22]                     ;
;  LED[10]  ; FD[22]                     ; 3.854 ; 3.902 ; Rise       ; FD[22]                     ;
;  LED[11]  ; FD[22]                     ; 3.866 ; 3.911 ; Rise       ; FD[22]                     ;
;  LED[12]  ; FD[22]                     ; 4.019 ; 4.082 ; Rise       ; FD[22]                     ;
;  LED[13]  ; FD[22]                     ; 4.036 ; 4.109 ; Rise       ; FD[22]                     ;
;  LED[14]  ; FD[22]                     ; 4.022 ; 4.091 ; Rise       ; FD[22]                     ;
;  LED[15]  ; FD[22]                     ; 4.154 ; 4.233 ; Rise       ; FD[22]                     ;
; CS        ; LCD_DRV:u3|up_mdu5:u0|fout ; 5.131 ; 4.842 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; DC        ; LCD_DRV:u3|up_mdu5:u0|fout ; 3.686 ; 3.767 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; RES       ; LCD_DRV:u3|up_mdu5:u0|fout ; 4.940 ; 4.694 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SCL       ; LCD_DRV:u3|up_mdu5:u0|fout ; 3.595 ; 3.527 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SDA       ; LCD_DRV:u3|up_mdu5:u0|fout ; 3.833 ; 3.939 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; LED[*]    ; uart:u7|uck1               ; 5.102 ; 4.921 ; Rise       ; uart:u7|uck1               ;
;  LED[0]   ; uart:u7|uck1               ; 5.102 ; 4.921 ; Rise       ; uart:u7|uck1               ;
;  LED[1]   ; uart:u7|uck1               ; 4.023 ; 3.922 ; Rise       ; uart:u7|uck1               ;
;  LED[2]   ; uart:u7|uck1               ; 4.057 ; 3.962 ; Rise       ; uart:u7|uck1               ;
;  LED[3]   ; uart:u7|uck1               ; 4.066 ; 3.977 ; Rise       ; uart:u7|uck1               ;
;  LED[4]   ; uart:u7|uck1               ; 3.967 ; 3.886 ; Rise       ; uart:u7|uck1               ;
;  LED[5]   ; uart:u7|uck1               ; 3.855 ; 3.785 ; Rise       ; uart:u7|uck1               ;
;  LED[6]   ; uart:u7|uck1               ; 4.846 ; 4.676 ; Rise       ; uart:u7|uck1               ;
;  LED[7]   ; uart:u7|uck1               ; 3.879 ; 3.802 ; Rise       ; uart:u7|uck1               ;
; TX        ; uart:u7|uck2               ; 3.884 ; 4.014 ; Rise       ; uart:u7|uck2               ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED[*]    ; FD[22]                     ; 3.748 ; 3.793 ; Rise       ; FD[22]                     ;
;  LED[8]   ; FD[22]                     ; 3.860 ; 3.920 ; Rise       ; FD[22]                     ;
;  LED[9]   ; FD[22]                     ; 3.758 ; 3.803 ; Rise       ; FD[22]                     ;
;  LED[10]  ; FD[22]                     ; 3.748 ; 3.793 ; Rise       ; FD[22]                     ;
;  LED[11]  ; FD[22]                     ; 3.760 ; 3.802 ; Rise       ; FD[22]                     ;
;  LED[12]  ; FD[22]                     ; 3.906 ; 3.967 ; Rise       ; FD[22]                     ;
;  LED[13]  ; FD[22]                     ; 3.923 ; 3.992 ; Rise       ; FD[22]                     ;
;  LED[14]  ; FD[22]                     ; 3.909 ; 3.975 ; Rise       ; FD[22]                     ;
;  LED[15]  ; FD[22]                     ; 4.035 ; 4.111 ; Rise       ; FD[22]                     ;
; CS        ; LCD_DRV:u3|up_mdu5:u0|fout ; 5.018 ; 4.735 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; DC        ; LCD_DRV:u3|up_mdu5:u0|fout ; 3.593 ; 3.671 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; RES       ; LCD_DRV:u3|up_mdu5:u0|fout ; 4.834 ; 4.593 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SCL       ; LCD_DRV:u3|up_mdu5:u0|fout ; 3.504 ; 3.440 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SDA       ; LCD_DRV:u3|up_mdu5:u0|fout ; 3.733 ; 3.834 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; LED[*]    ; uart:u7|uck1               ; 3.749 ; 3.682 ; Rise       ; uart:u7|uck1               ;
;  LED[0]   ; uart:u7|uck1               ; 4.988 ; 4.811 ; Rise       ; uart:u7|uck1               ;
;  LED[1]   ; uart:u7|uck1               ; 3.911 ; 3.814 ; Rise       ; uart:u7|uck1               ;
;  LED[2]   ; uart:u7|uck1               ; 3.943 ; 3.852 ; Rise       ; uart:u7|uck1               ;
;  LED[3]   ; uart:u7|uck1               ; 3.952 ; 3.867 ; Rise       ; uart:u7|uck1               ;
;  LED[4]   ; uart:u7|uck1               ; 3.857 ; 3.780 ; Rise       ; uart:u7|uck1               ;
;  LED[5]   ; uart:u7|uck1               ; 3.749 ; 3.682 ; Rise       ; uart:u7|uck1               ;
;  LED[6]   ; uart:u7|uck1               ; 4.742 ; 4.575 ; Rise       ; uart:u7|uck1               ;
;  LED[7]   ; uart:u7|uck1               ; 3.772 ; 3.699 ; Rise       ; uart:u7|uck1               ;
; TX        ; uart:u7|uck2               ; 3.780 ; 3.905 ; Rise       ; uart:u7|uck2               ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+-----------+--------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -14.692   ; -0.282 ; -3.864   ; -0.184  ; -3.201              ;
;  FD[22]                     ; -3.409    ; 0.368  ; N/A      ; N/A     ; -3.201              ;
;  LCD_DRV:u3|up_mdu5:u0|fout ; -6.031    ; 0.187  ; N/A      ; N/A     ; -1.487              ;
;  fin                        ; -14.692   ; -0.105 ; N/A      ; N/A     ; -3.201              ;
;  uart:u7|FD[24]             ; N/A       ; N/A    ; -3.864   ; 1.750   ; -1.487              ;
;  uart:u7|countE1            ; -2.926    ; 0.192  ; N/A      ; N/A     ; -3.201              ;
;  uart:u7|uck1               ; -1.366    ; -0.282 ; 0.106    ; -0.184  ; -1.487              ;
;  uart:u7|uck2               ; -0.767    ; -0.110 ; -1.379   ; 0.659   ; -1.487              ;
; Design-wide TNS             ; -1811.868 ; -2.733 ; -9.38    ; -0.736  ; -687.766            ;
;  FD[22]                     ; -30.617   ; 0.000  ; N/A      ; N/A     ; -22.383             ;
;  LCD_DRV:u3|up_mdu5:u0|fout ; -371.271  ; 0.000  ; N/A      ; N/A     ; -135.317            ;
;  fin                        ; -1336.503 ; -0.484 ; N/A      ; N/A     ; -465.444            ;
;  uart:u7|FD[24]             ; N/A       ; N/A    ; -3.864   ; 0.000   ; -1.487              ;
;  uart:u7|countE1            ; -58.343   ; 0.000  ; N/A      ; N/A     ; -37.856             ;
;  uart:u7|uck1               ; -12.342   ; -1.943 ; 0.000    ; -0.736  ; -17.844             ;
;  uart:u7|uck2               ; -2.792    ; -0.306 ; -5.516   ; 0.000   ; -7.435              ;
+-----------------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; nReset     ; LCD_DRV:u3|up_mdu5:u0|fout ; 6.404 ; 6.437 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SW         ; fin                        ; 6.266 ; 6.507 ; Rise       ; fin                        ;
; dipsw1[*]  ; fin                        ; 7.266 ; 7.723 ; Rise       ; fin                        ;
;  dipsw1[0] ; fin                        ; 7.051 ; 7.570 ; Rise       ; fin                        ;
;  dipsw1[1] ; fin                        ; 7.266 ; 7.723 ; Rise       ; fin                        ;
;  dipsw1[2] ; fin                        ; 6.839 ; 7.437 ; Rise       ; fin                        ;
;  dipsw1[3] ; fin                        ; 6.790 ; 7.437 ; Rise       ; fin                        ;
; nReset     ; fin                        ; 6.765 ; 6.733 ; Rise       ; fin                        ;
; RX         ; uart:u7|uck1               ; 4.466 ; 4.851 ; Rise       ; uart:u7|uck1               ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+--------+--------+------------+----------------------------+
; nReset     ; LCD_DRV:u3|up_mdu5:u0|fout ; -1.130 ; -1.810 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SW         ; fin                        ; -0.865 ; -1.544 ; Rise       ; fin                        ;
; dipsw1[*]  ; fin                        ; -1.536 ; -2.222 ; Rise       ; fin                        ;
;  dipsw1[0] ; fin                        ; -1.548 ; -2.245 ; Rise       ; fin                        ;
;  dipsw1[1] ; fin                        ; -1.536 ; -2.222 ; Rise       ; fin                        ;
;  dipsw1[2] ; fin                        ; -1.585 ; -2.260 ; Rise       ; fin                        ;
;  dipsw1[3] ; fin                        ; -1.554 ; -2.273 ; Rise       ; fin                        ;
; nReset     ; fin                        ; -1.580 ; -2.297 ; Rise       ; fin                        ;
; RX         ; uart:u7|uck1               ; -0.760 ; -1.406 ; Rise       ; uart:u7|uck1               ;
+------------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+-----------+----------------------------+-------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+--------+------------+----------------------------+
; LED[*]    ; FD[22]                     ; 9.126 ; 8.937  ; Rise       ; FD[22]                     ;
;  LED[8]   ; FD[22]                     ; 8.702 ; 8.538  ; Rise       ; FD[22]                     ;
;  LED[9]   ; FD[22]                     ; 8.400 ; 8.308  ; Rise       ; FD[22]                     ;
;  LED[10]  ; FD[22]                     ; 8.391 ; 8.299  ; Rise       ; FD[22]                     ;
;  LED[11]  ; FD[22]                     ; 8.403 ; 8.316  ; Rise       ; FD[22]                     ;
;  LED[12]  ; FD[22]                     ; 8.769 ; 8.633  ; Rise       ; FD[22]                     ;
;  LED[13]  ; FD[22]                     ; 8.821 ; 8.671  ; Rise       ; FD[22]                     ;
;  LED[14]  ; FD[22]                     ; 8.773 ; 8.624  ; Rise       ; FD[22]                     ;
;  LED[15]  ; FD[22]                     ; 9.126 ; 8.937  ; Rise       ; FD[22]                     ;
; CS        ; LCD_DRV:u3|up_mdu5:u0|fout ; 9.857 ; 9.781  ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; DC        ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.759 ; 7.591  ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; RES       ; LCD_DRV:u3|up_mdu5:u0|fout ; 9.454 ; 9.548  ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SCL       ; LCD_DRV:u3|up_mdu5:u0|fout ; 7.246 ; 7.408  ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SDA       ; LCD_DRV:u3|up_mdu5:u0|fout ; 8.131 ; 7.909  ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; LED[*]    ; uart:u7|uck1               ; 9.935 ; 10.069 ; Rise       ; uart:u7|uck1               ;
;  LED[0]   ; uart:u7|uck1               ; 9.935 ; 10.069 ; Rise       ; uart:u7|uck1               ;
;  LED[1]   ; uart:u7|uck1               ; 8.232 ; 8.432  ; Rise       ; uart:u7|uck1               ;
;  LED[2]   ; uart:u7|uck1               ; 8.315 ; 8.589  ; Rise       ; uart:u7|uck1               ;
;  LED[3]   ; uart:u7|uck1               ; 8.344 ; 8.621  ; Rise       ; uart:u7|uck1               ;
;  LED[4]   ; uart:u7|uck1               ; 8.133 ; 8.374  ; Rise       ; uart:u7|uck1               ;
;  LED[5]   ; uart:u7|uck1               ; 7.904 ; 8.104  ; Rise       ; uart:u7|uck1               ;
;  LED[6]   ; uart:u7|uck1               ; 9.429 ; 9.463  ; Rise       ; uart:u7|uck1               ;
;  LED[7]   ; uart:u7|uck1               ; 8.019 ; 8.153  ; Rise       ; uart:u7|uck1               ;
; TX        ; uart:u7|uck2               ; 8.377 ; 8.247  ; Rise       ; uart:u7|uck2               ;
+-----------+----------------------------+-------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED[*]    ; FD[22]                     ; 3.748 ; 3.793 ; Rise       ; FD[22]                     ;
;  LED[8]   ; FD[22]                     ; 3.860 ; 3.920 ; Rise       ; FD[22]                     ;
;  LED[9]   ; FD[22]                     ; 3.758 ; 3.803 ; Rise       ; FD[22]                     ;
;  LED[10]  ; FD[22]                     ; 3.748 ; 3.793 ; Rise       ; FD[22]                     ;
;  LED[11]  ; FD[22]                     ; 3.760 ; 3.802 ; Rise       ; FD[22]                     ;
;  LED[12]  ; FD[22]                     ; 3.906 ; 3.967 ; Rise       ; FD[22]                     ;
;  LED[13]  ; FD[22]                     ; 3.923 ; 3.992 ; Rise       ; FD[22]                     ;
;  LED[14]  ; FD[22]                     ; 3.909 ; 3.975 ; Rise       ; FD[22]                     ;
;  LED[15]  ; FD[22]                     ; 4.035 ; 4.111 ; Rise       ; FD[22]                     ;
; CS        ; LCD_DRV:u3|up_mdu5:u0|fout ; 5.018 ; 4.735 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; DC        ; LCD_DRV:u3|up_mdu5:u0|fout ; 3.593 ; 3.671 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; RES       ; LCD_DRV:u3|up_mdu5:u0|fout ; 4.834 ; 4.593 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SCL       ; LCD_DRV:u3|up_mdu5:u0|fout ; 3.504 ; 3.440 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; SDA       ; LCD_DRV:u3|up_mdu5:u0|fout ; 3.733 ; 3.834 ; Rise       ; LCD_DRV:u3|up_mdu5:u0|fout ;
; LED[*]    ; uart:u7|uck1               ; 3.749 ; 3.682 ; Rise       ; uart:u7|uck1               ;
;  LED[0]   ; uart:u7|uck1               ; 4.988 ; 4.811 ; Rise       ; uart:u7|uck1               ;
;  LED[1]   ; uart:u7|uck1               ; 3.911 ; 3.814 ; Rise       ; uart:u7|uck1               ;
;  LED[2]   ; uart:u7|uck1               ; 3.943 ; 3.852 ; Rise       ; uart:u7|uck1               ;
;  LED[3]   ; uart:u7|uck1               ; 3.952 ; 3.867 ; Rise       ; uart:u7|uck1               ;
;  LED[4]   ; uart:u7|uck1               ; 3.857 ; 3.780 ; Rise       ; uart:u7|uck1               ;
;  LED[5]   ; uart:u7|uck1               ; 3.749 ; 3.682 ; Rise       ; uart:u7|uck1               ;
;  LED[6]   ; uart:u7|uck1               ; 4.742 ; 4.575 ; Rise       ; uart:u7|uck1               ;
;  LED[7]   ; uart:u7|uck1               ; 3.772 ; 3.699 ; Rise       ; uart:u7|uck1               ;
; TX        ; uart:u7|uck2               ; 3.780 ; 3.905 ; Rise       ; uart:u7|uck2               ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BL            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RES           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DC            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; dipsw1[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dipsw1[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dipsw1[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dipsw1[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fin                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dipsw1[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dipsw1[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dipsw1[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dipsw1[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; BL            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; RES           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; DC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.00861 V          ; 0.106 V                              ; 0.016 V                              ; 6.53e-10 s                  ; 5.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.00861 V         ; 0.106 V                             ; 0.016 V                             ; 6.53e-10 s                 ; 5.54e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00303 V          ; 0.118 V                              ; 0.017 V                              ; 8.67e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00303 V         ; 0.118 V                             ; 0.017 V                             ; 8.67e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; BL            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RES           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; DC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; FD[22]                     ; FD[22]                     ; 40       ; 0        ; 0        ; 0        ;
; FD[22]                     ; fin                        ; 1        ; 1        ; 0        ; 0        ;
; fin                        ; fin                        ; 2079389  ; 0        ; 0        ; 0        ;
; LCD_DRV:u3|up_mdu5:u0|fout ; fin                        ; 654      ; 1        ; 0        ; 0        ;
; uart:u7|countE1            ; fin                        ; 27       ; 99       ; 0        ; 0        ;
; uart:u7|FD[24]             ; fin                        ; 1        ; 1        ; 0        ; 0        ;
; uart:u7|uck1               ; fin                        ; 7        ; 1        ; 0        ; 0        ;
; uart:u7|uck2               ; fin                        ; 1        ; 1        ; 0        ; 0        ;
; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 86       ; 0        ; 0        ; 0        ;
; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 4027     ; 0        ; 0        ; 0        ;
; uart:u7|countE1            ; uart:u7|countE1            ; 0        ; 0        ; 0        ; 391      ;
; uart:u7|uck1               ; uart:u7|countE1            ; 0        ; 0        ; 72       ; 0        ;
; uart:u7|countE1            ; uart:u7|uck1               ; 8        ; 8        ; 0        ; 0        ;
; uart:u7|uck1               ; uart:u7|uck1               ; 67       ; 0        ; 0        ; 0        ;
; uart:u7|FD[24]             ; uart:u7|uck2               ; 5        ; 0        ; 0        ; 0        ;
; uart:u7|uck2               ; uart:u7|uck2               ; 16       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; FD[22]                     ; FD[22]                     ; 40       ; 0        ; 0        ; 0        ;
; FD[22]                     ; fin                        ; 1        ; 1        ; 0        ; 0        ;
; fin                        ; fin                        ; 2079389  ; 0        ; 0        ; 0        ;
; LCD_DRV:u3|up_mdu5:u0|fout ; fin                        ; 654      ; 1        ; 0        ; 0        ;
; uart:u7|countE1            ; fin                        ; 27       ; 99       ; 0        ; 0        ;
; uart:u7|FD[24]             ; fin                        ; 1        ; 1        ; 0        ; 0        ;
; uart:u7|uck1               ; fin                        ; 7        ; 1        ; 0        ; 0        ;
; uart:u7|uck2               ; fin                        ; 1        ; 1        ; 0        ; 0        ;
; fin                        ; LCD_DRV:u3|up_mdu5:u0|fout ; 86       ; 0        ; 0        ; 0        ;
; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout ; 4027     ; 0        ; 0        ; 0        ;
; uart:u7|countE1            ; uart:u7|countE1            ; 0        ; 0        ; 0        ; 391      ;
; uart:u7|uck1               ; uart:u7|countE1            ; 0        ; 0        ; 72       ; 0        ;
; uart:u7|countE1            ; uart:u7|uck1               ; 8        ; 8        ; 0        ; 0        ;
; uart:u7|uck1               ; uart:u7|uck1               ; 67       ; 0        ; 0        ; 0        ;
; uart:u7|FD[24]             ; uart:u7|uck2               ; 5        ; 0        ; 0        ; 0        ;
; uart:u7|uck2               ; uart:u7|uck2               ; 16       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------+
; Recovery Transfers                                                           ;
+-----------------+----------------+----------+----------+----------+----------+
; From Clock      ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+----------------+----------+----------+----------+----------+
; uart:u7|uck2    ; uart:u7|FD[24] ; 4        ; 0        ; 0        ; 0        ;
; uart:u7|countE1 ; uart:u7|uck1   ; 4        ; 4        ; 0        ; 0        ;
; uart:u7|uck2    ; uart:u7|uck2   ; 16       ; 0        ; 0        ; 0        ;
+-----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------+
; Removal Transfers                                                            ;
+-----------------+----------------+----------+----------+----------+----------+
; From Clock      ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+----------------+----------+----------+----------+----------+
; uart:u7|uck2    ; uart:u7|FD[24] ; 4        ; 0        ; 0        ; 0        ;
; uart:u7|countE1 ; uart:u7|uck1   ; 4        ; 4        ; 0        ; 0        ;
; uart:u7|uck2    ; uart:u7|uck2   ; 16       ; 0        ; 0        ; 0        ;
+-----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 308   ; 308  ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 25 10:47:57 2020
Info: Command: quartus_sta image -c image
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'image.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name fin fin
    Info (332105): create_clock -period 1.000 -name uart:u7|uck1 uart:u7|uck1
    Info (332105): create_clock -period 1.000 -name uart:u7|countE1 uart:u7|countE1
    Info (332105): create_clock -period 1.000 -name FD[22] FD[22]
    Info (332105): create_clock -period 1.000 -name LCD_DRV:u3|up_mdu5:u0|fout LCD_DRV:u3|up_mdu5:u0|fout
    Info (332105): create_clock -period 1.000 -name uart:u7|uck2 uart:u7|uck2
    Info (332105): create_clock -period 1.000 -name uart:u7|FD[24] uart:u7|FD[24]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.692
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.692     -1336.503 fin 
    Info (332119):    -6.031      -371.271 LCD_DRV:u3|up_mdu5:u0|fout 
    Info (332119):    -3.409       -30.617 FD[22] 
    Info (332119):    -2.926       -58.343 uart:u7|countE1 
    Info (332119):    -1.366       -12.342 uart:u7|uck1 
    Info (332119):    -0.767        -2.792 uart:u7|uck2 
Info (332146): Worst-case hold slack is -0.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.213        -0.856 uart:u7|uck1 
    Info (332119):    -0.075        -0.075 fin 
    Info (332119):     0.008         0.000 uart:u7|uck2 
    Info (332119):     0.454         0.000 LCD_DRV:u3|up_mdu5:u0|fout 
    Info (332119):     0.468         0.000 uart:u7|countE1 
    Info (332119):     0.886         0.000 FD[22] 
Info (332146): Worst-case recovery slack is -3.864
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.864        -3.864 uart:u7|FD[24] 
    Info (332119):    -1.379        -5.516 uart:u7|uck2 
    Info (332119):     0.106         0.000 uart:u7|uck1 
Info (332146): Worst-case removal slack is -0.184
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.184        -0.736 uart:u7|uck1 
    Info (332119):     1.556         0.000 uart:u7|uck2 
    Info (332119):     3.960         0.000 uart:u7|FD[24] 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -465.444 fin 
    Info (332119):    -3.201       -37.856 uart:u7|countE1 
    Info (332119):    -3.201       -21.045 FD[22] 
    Info (332119):    -1.487      -135.317 LCD_DRV:u3|up_mdu5:u0|fout 
    Info (332119):    -1.487       -17.844 uart:u7|uck1 
    Info (332119):    -1.487        -7.435 uart:u7|uck2 
    Info (332119):    -1.487        -1.487 uart:u7|FD[24] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.589     -1219.344 fin 
    Info (332119):    -5.556      -342.734 LCD_DRV:u3|up_mdu5:u0|fout 
    Info (332119):    -3.015       -26.739 FD[22] 
    Info (332119):    -2.718       -54.242 uart:u7|countE1 
    Info (332119):    -1.195       -10.415 uart:u7|uck1 
    Info (332119):    -0.611        -2.083 uart:u7|uck2 
Info (332146): Worst-case hold slack is -0.071
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.071        -0.071 fin 
    Info (332119):    -0.068        -0.119 uart:u7|uck1 
    Info (332119):    -0.058        -0.110 uart:u7|uck2 
    Info (332119):     0.403         0.000 LCD_DRV:u3|up_mdu5:u0|fout 
    Info (332119):     0.420         0.000 uart:u7|countE1 
    Info (332119):     0.826         0.000 FD[22] 
Info (332146): Worst-case recovery slack is -3.427
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.427        -3.427 uart:u7|FD[24] 
    Info (332119):    -1.143        -4.572 uart:u7|uck2 
    Info (332119):     0.116         0.000 uart:u7|uck1 
Info (332146): Worst-case removal slack is -0.145
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.145        -0.580 uart:u7|uck1 
    Info (332119):     1.437         0.000 uart:u7|uck2 
    Info (332119):     3.643         0.000 uart:u7|FD[24] 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -465.444 fin 
    Info (332119):    -3.201       -37.856 uart:u7|countE1 
    Info (332119):    -3.201       -22.383 FD[22] 
    Info (332119):    -1.487      -135.317 LCD_DRV:u3|up_mdu5:u0|fout 
    Info (332119):    -1.487       -17.844 uart:u7|uck1 
    Info (332119):    -1.487        -7.435 uart:u7|uck2 
    Info (332119):    -1.487        -1.487 uart:u7|FD[24] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.751
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.751      -446.952 fin 
    Info (332119):    -1.937      -108.967 LCD_DRV:u3|up_mdu5:u0|fout 
    Info (332119):    -0.711       -13.195 uart:u7|countE1 
    Info (332119):    -0.675        -4.993 FD[22] 
    Info (332119):    -0.026        -0.026 uart:u7|uck1 
    Info (332119):     0.234         0.000 uart:u7|uck2 
Info (332146): Worst-case hold slack is -0.282
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.282        -1.943 uart:u7|uck1 
    Info (332119):    -0.110        -0.306 uart:u7|uck2 
    Info (332119):    -0.105        -0.484 fin 
    Info (332119):     0.187         0.000 LCD_DRV:u3|up_mdu5:u0|fout 
    Info (332119):     0.192         0.000 uart:u7|countE1 
    Info (332119):     0.368         0.000 FD[22] 
Info (332146): Worst-case recovery slack is -1.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.182        -1.182 uart:u7|FD[24] 
    Info (332119):    -0.058        -0.232 uart:u7|uck2 
    Info (332119):     0.291         0.000 uart:u7|uck1 
Info (332146): Worst-case removal slack is -0.122
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.122        -0.488 uart:u7|uck1 
    Info (332119):     0.659         0.000 uart:u7|uck2 
    Info (332119):     1.750         0.000 uart:u7|FD[24] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -249.365 fin 
    Info (332119):    -1.000       -91.000 LCD_DRV:u3|up_mdu5:u0|fout 
    Info (332119):    -1.000       -22.000 uart:u7|countE1 
    Info (332119):    -1.000       -13.000 FD[22] 
    Info (332119):    -1.000       -12.000 uart:u7|uck1 
    Info (332119):    -1.000        -5.000 uart:u7|uck2 
    Info (332119):    -1.000        -1.000 uart:u7|FD[24] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4685 megabytes
    Info: Processing ended: Sun Oct 25 10:48:01 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


