<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:26:46.2646</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.04.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0046585</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>임베디드 광자 브리지 다이를 위한 캡슐화된 인터커넥트 구조를 형성하는 방법 및 반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF FORMING ENCAPSULATED  INTERCONNECT STRUCTURE FOR EMBEDDED PHOTONIC BRIDGE DIE</inventionTitleEng><openDate>2025.10.30</openDate><openNumber>10-2025-0155461</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치는 제1 인터커넥트 구조, 제2 인터커넥트 구조, 및 제1 인터커넥트 구조와 제2 인터커넥트 구조 사이에 배치된 반도체 다이를 구비한다. 반도체 다이에는 광자 영역이 있을 수 있다. 임베디드 인터커넥트 구조는 제1 인터커넥트 구조와 제2 인터커넥트 구조 사이에 배치된다. 임베디드 인터커넥트 구조는 제1 인터커넥트 구조와 제2 인터커넥트 구조 사이의 갭에 걸쳐 있기에 충분한 높이를 갖는다. 임베디드 인터커넥트 구조는 복수의 전도성 포스트, 및 전도성 포스트 주위에 증착된 제2 인캡슐런트일 수 있다. 임베디드 인터커넥트 구조는 복수의 e-바 구조, 및 e-바 구조 주위에 증착된 제2 인캡슐런트일 수 있다. 임베디드 인터커넥트 구조는 복수의 수직 루프 와이어, 및 수직 루프 와이어 주위에 증착된 제2 인캡슐런트일 수도 있다. 제1 인캡슐런트는 반도체 다이 및 임베디드 인터커넥트 구조 주위에 증착된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서:제1 인터커넥트 구조;제2 인터커넥트 구조;제1 인터커넥트 구조와 제2 인터커넥트 구조 사이에 배치된 반도체 다이;제1 인터커넥트 구조와 제2 인터커넥트 구조 사이에 배치된 임베디드 인터커넥트 구조; 및반도체 다이와 임베디드 인터커넥트 구조 주위에 증착된 제1 인캡슐런트를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,임베디드 인터커넥트 구조는 제1 인터커넥트 구조와 제2 인터커넥트 구조 사이의 갭에 걸쳐 있기에 충분한 높이를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,임베디드 인터커넥트 구조는: 복수의 전도성 포스트; 및 전도성 포스트 주위에 증착된 제2 인캡슐런트를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,임베디드 인터커넥트 구조는: 복수의 e-바 구조; 및 e-바 구조 주위에 증착된 제2 인캡슐런트를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,반도체 다이는 광자 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서:반도체 다이;반도체 다이의 높이보다 크거나 같은 높이를 갖는 임베디드 인터커넥트 구조; 및임베디드 인터커넥트 구조 주위에 증착된 제1 인캡슐런트를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,제1 인터커넥트 구조; 및제2 인터커넥트 구조 - 반도체 다이 및 임베디드 인터커넥트 구조가 제1 인터커넥트 구조와 제2 인터커넥트 구조 사이에 배치됨 - 를 더 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,임베디드 인터커넥트 구조는: 복수의 전도성 포스트; 및 전도성 포스트 주위에 증착된 제2 인캡슐런트를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서,임베디드 인터커넥트 구조는: 복수의 e-바 구조; 및 e-바 구조 주위에 증착된 제2 인캡슐런트를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서,반도체 다이는 광자 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치를 제조하는 방법으로서,제1 인터커넥트 구조를 제공하는 단계;제2 인터커넥트 구조를 제공하는 단계;제1 인터커넥트 구조와 제2 인터커넥트 구조 사이에 반도체 다이를 배치하는 단계;제1 인터커넥트 구조와 제2 인터커넥트 구조 사이에 임베디드 인터커넥트 구조를 배치하는 단계; 및반도체 다이와 임베디드 인터커넥트 구조 주위에 제1 인캡슐런트를 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,임베디드 인터커넥트 구조는 제1 인터커넥트 구조와 제2 인터커넥트 구조 사이의 갭에 걸쳐 있기에 충분한 높이를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,임베디드 인터커넥트 구조를 배치하는 단계는: 복수의 전도성 포스트를 제공하는 단계; 및 전도성 포스트 주위에 제2 인캡슐런트를 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,임베디드 인터커넥트 구조를 배치하는 단계는: 복수의 e-바 구조를 제공하는 단계; 및 e-바 구조 주위에 제2 인캡슐런트를 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서,반도체 다이는 광자 영역을 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>싱가포르 ******, #*...</address><code> </code><country>싱가포르</country><engName>CHUA, Linda Pei Ee</engName><name>추아, 린다 페이 에에</name></inventorInfo><inventorInfo><address>싱가포르 ******,...</address><code> </code><country>싱가포르</country><engName>YEO, Swain Hong Alfred</engName><name>예오, 스와인 홍 알프레드</name></inventorInfo><inventorInfo><address>싱가포르 ******, #**-...</address><code> </code><country>싱가포르</country><engName>CHAN, Kai Chong</engName><name>찬, 카이 총</name></inventorInfo><inventorInfo><address>중국 ******, 장수 프로빈...</address><code> </code><country>싱가포르</country><engName>LIN, Yaojian</engName><name>린, 야오지안</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.04.23</priorityApplicationDate><priorityApplicationNumber>18/643,786</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.04.10</receiptDate><receiptNumber>1-1-2025-0404179-84</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.04.21</receiptDate><receiptNumber>9-1-2025-9004647-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250046585.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939fc0b1a0b422cd88fceb09530e21114d2edd0fc5544c8d184307884517993a07db0b754d126cacc40828b36dcc92369c34a7cca817b8b83d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfeb7dbeba905c12c4422a079706a11fb3b7959f473627a178d22a519853e7a75138b60b4f9bfa2a36554e40e5d4f0089e0fd687348b3686ad</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>