{"Nomor": 63629, "Judul": "LOW-POWER ALL-DIGITAL PHASE-LOCKED LOOP FOR  BATTERY-POWERED DEVICES", "Abstrak": "ABSTRAK\nLOW-POWER ALL-DIGITAL PHASE-LOCKED LOOP FOR\nBATTERY-POWERED DEVICES\nOleh\nTengku Ahmad Madya Potra\nNIM: 23219330\n(Program Studi Magister Teknik Elektro)\nPhase-locked loop (PLL) adalah rangkaian yang menghasilkan sinyal clock\nberdasarkan sinyal referensi yang dimasukkan. Rangkaian ini banyak digunakan\nuntuk menghasilkan sinyal clock dengan frekuensi lebih tinggi dari sinyal referensi\nyang tersedia. Perkembangan teknologi saat ini yang menuju Internet of Things\n(IoT) menuntut hadimya perangkat digital yang hemat daya namun memiliki\nkemampuan komputasi tinggi ketika dibutuhkan. Untuk menjawab tantangan ini,\ntesis ini menghadirkan rangkaian phase-locked loop hemat daya dan mampu\nmenghasilkan sinyal clock frekuensi tinggi, sehingga cocok digunakan pada\nperangkat loT. Rangkaian dirancang dan diimplementasi seluruhnya secara digital\nuntuk mengurangi kompleksitas desain dan membatasi variasi akibat fabrikasi\ndalam operasionalnya.\nPLL dalam tesis ini diimplementasikan secara terpisah antara pengendali osilator\ndan osilator terkendali. Osilator diimplementasikan di atas silikon dengan\nmenerapkan topologi ring oscillator. Penghematan daya dilakukan dengan cara\nmenonaktifkan elemen yang tidak digunakan sehingga mampu menghasilkan sinyal\nclock dengan frekuensi hingga 200 MHz dan mengkonsumsi daya tak lebih dari 872\n?W, lebih baik dari rangkaian sejenis. Pengendali osilator diimplementasikan di\natas FPGA dengan memanfaatkan counter untuk meraih penguncian frekuensi dan\nphase-frequency detector untuk meraih penguncian fasa. Pengendali osilator\nmampu mengendalikan osilator hingga menghasilkan sinyal clock dengan frekuensi\nrata-rata yang sesuai dengan nilai masukan yang diberikan.\nImplementasi pengendali di atas FPGA mempermudah proses pemilihan rancangan\nkarena dapat diujicoba secara langsung, sedangkan implementasi osilator di atas\nsilikon dilakukan untuk meraih rancangan yang hemat daya. Namun, keterbatasan\npada antarmuka antara chip osilator terkendali dan pengendali osilator di atas FPGA\nmenyebabkan kualitas jitter belum cukup baik. Pengembangan lebih lanjut\ndiperlukan untuk meningkatkan kualitas sinyal clock yang dibangkitkan.\nKata kunci: all-digital phase-locked loop, hemat daya, Internet of Things,\npengendali osilator, osilator terkendali.", "Daftar File": {"ABSTRAK - TENGKU AHMAD MADYA PUTRA": "https://digilib.itb.ac.id/gdl/download/244003"}, "Penulis": "Tengku Ahmad Madya Putra [23219330]", "Kontributor / Dosen Pembimbing": ["Prof. Trio Adiono, S.T., M.T., Ph.D."], "Jenis Koleksi": "Tesis", "Penerbit": "Teknik Elektro", "Fakultas": "Sekolah Teknik Elektro dan Informatika", "Subjek": "", "Kata Kunci": "all-digital phase-locked loop, hemat daya, Internet of Things, pengendali osilator, osilator terkendali.", "Sumber": "", "Staf Input/Edit": "Didin Syafruddin Asa, S.Sos", "File": "1 file", "Tanggal Input": "21 Feb 2022"}