Classic Timing Analyzer report for SRG_group
Thu Dec 24 20:26:09 2020
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                  ;
+------------------------------+-------+---------------+-------------+-------+------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From  ; To   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.447 ns    ; WA[0] ; b[7] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.055 ns    ; a[7]  ; D[7] ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 10.252 ns   ; WA[0] ; D[7] ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.430 ns   ; I[6]  ; c[6] ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;       ;      ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------+------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------+
; tsu                                                         ;
+-------+--------------+------------+-------+------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To   ; To Clock ;
+-------+--------------+------------+-------+------+----------+
; N/A   ; None         ; 4.447 ns   ; WA[0] ; b[5] ; clk      ;
; N/A   ; None         ; 4.447 ns   ; WA[0] ; b[6] ; clk      ;
; N/A   ; None         ; 4.447 ns   ; WA[0] ; b[7] ; clk      ;
; N/A   ; None         ; 4.418 ns   ; WA[0] ; a[4] ; clk      ;
; N/A   ; None         ; 4.418 ns   ; WA[0] ; a[5] ; clk      ;
; N/A   ; None         ; 4.418 ns   ; WA[0] ; a[6] ; clk      ;
; N/A   ; None         ; 4.418 ns   ; WA[0] ; a[7] ; clk      ;
; N/A   ; None         ; 4.373 ns   ; WE    ; c[4] ; clk      ;
; N/A   ; None         ; 4.373 ns   ; WE    ; c[5] ; clk      ;
; N/A   ; None         ; 4.373 ns   ; WE    ; c[6] ; clk      ;
; N/A   ; None         ; 4.373 ns   ; WE    ; c[7] ; clk      ;
; N/A   ; None         ; 4.367 ns   ; WE    ; a[4] ; clk      ;
; N/A   ; None         ; 4.367 ns   ; WE    ; a[5] ; clk      ;
; N/A   ; None         ; 4.367 ns   ; WE    ; a[6] ; clk      ;
; N/A   ; None         ; 4.367 ns   ; WE    ; a[7] ; clk      ;
; N/A   ; None         ; 4.364 ns   ; WA[1] ; c[4] ; clk      ;
; N/A   ; None         ; 4.364 ns   ; WA[1] ; c[5] ; clk      ;
; N/A   ; None         ; 4.364 ns   ; WA[1] ; c[6] ; clk      ;
; N/A   ; None         ; 4.364 ns   ; WA[1] ; c[7] ; clk      ;
; N/A   ; None         ; 4.358 ns   ; WA[1] ; a[4] ; clk      ;
; N/A   ; None         ; 4.358 ns   ; WA[1] ; a[5] ; clk      ;
; N/A   ; None         ; 4.358 ns   ; WA[1] ; a[6] ; clk      ;
; N/A   ; None         ; 4.358 ns   ; WA[1] ; a[7] ; clk      ;
; N/A   ; None         ; 4.239 ns   ; WA[0] ; b[0] ; clk      ;
; N/A   ; None         ; 4.239 ns   ; WA[0] ; b[1] ; clk      ;
; N/A   ; None         ; 4.239 ns   ; WA[0] ; b[2] ; clk      ;
; N/A   ; None         ; 4.239 ns   ; WA[0] ; b[3] ; clk      ;
; N/A   ; None         ; 4.239 ns   ; WA[0] ; b[4] ; clk      ;
; N/A   ; None         ; 4.235 ns   ; WE    ; b[5] ; clk      ;
; N/A   ; None         ; 4.235 ns   ; WE    ; b[6] ; clk      ;
; N/A   ; None         ; 4.235 ns   ; WE    ; b[7] ; clk      ;
; N/A   ; None         ; 4.142 ns   ; WA[0] ; a[0] ; clk      ;
; N/A   ; None         ; 4.142 ns   ; WA[0] ; a[1] ; clk      ;
; N/A   ; None         ; 4.142 ns   ; WA[0] ; a[2] ; clk      ;
; N/A   ; None         ; 4.142 ns   ; WA[0] ; a[3] ; clk      ;
; N/A   ; None         ; 4.091 ns   ; WE    ; a[0] ; clk      ;
; N/A   ; None         ; 4.091 ns   ; WE    ; a[1] ; clk      ;
; N/A   ; None         ; 4.091 ns   ; WE    ; a[2] ; clk      ;
; N/A   ; None         ; 4.091 ns   ; WE    ; a[3] ; clk      ;
; N/A   ; None         ; 4.089 ns   ; WE    ; c[0] ; clk      ;
; N/A   ; None         ; 4.089 ns   ; WE    ; c[1] ; clk      ;
; N/A   ; None         ; 4.089 ns   ; WE    ; c[2] ; clk      ;
; N/A   ; None         ; 4.089 ns   ; WE    ; c[3] ; clk      ;
; N/A   ; None         ; 4.082 ns   ; WA[1] ; a[0] ; clk      ;
; N/A   ; None         ; 4.082 ns   ; WA[1] ; a[1] ; clk      ;
; N/A   ; None         ; 4.082 ns   ; WA[1] ; a[2] ; clk      ;
; N/A   ; None         ; 4.082 ns   ; WA[1] ; a[3] ; clk      ;
; N/A   ; None         ; 4.080 ns   ; WA[1] ; c[0] ; clk      ;
; N/A   ; None         ; 4.080 ns   ; WA[1] ; c[1] ; clk      ;
; N/A   ; None         ; 4.080 ns   ; WA[1] ; c[2] ; clk      ;
; N/A   ; None         ; 4.080 ns   ; WA[1] ; c[3] ; clk      ;
; N/A   ; None         ; 4.045 ns   ; WA[1] ; b[5] ; clk      ;
; N/A   ; None         ; 4.045 ns   ; WA[1] ; b[6] ; clk      ;
; N/A   ; None         ; 4.045 ns   ; WA[1] ; b[7] ; clk      ;
; N/A   ; None         ; 4.027 ns   ; WE    ; b[0] ; clk      ;
; N/A   ; None         ; 4.027 ns   ; WE    ; b[1] ; clk      ;
; N/A   ; None         ; 4.027 ns   ; WE    ; b[2] ; clk      ;
; N/A   ; None         ; 4.027 ns   ; WE    ; b[3] ; clk      ;
; N/A   ; None         ; 4.027 ns   ; WE    ; b[4] ; clk      ;
; N/A   ; None         ; 3.837 ns   ; WA[1] ; b[0] ; clk      ;
; N/A   ; None         ; 3.837 ns   ; WA[1] ; b[1] ; clk      ;
; N/A   ; None         ; 3.837 ns   ; WA[1] ; b[2] ; clk      ;
; N/A   ; None         ; 3.837 ns   ; WA[1] ; b[3] ; clk      ;
; N/A   ; None         ; 3.837 ns   ; WA[1] ; b[4] ; clk      ;
; N/A   ; None         ; 3.187 ns   ; I[4]  ; b[4] ; clk      ;
; N/A   ; None         ; 3.181 ns   ; I[4]  ; c[4] ; clk      ;
; N/A   ; None         ; 2.984 ns   ; I[0]  ; a[0] ; clk      ;
; N/A   ; None         ; 2.983 ns   ; I[0]  ; c[0] ; clk      ;
; N/A   ; None         ; 2.981 ns   ; I[0]  ; b[0] ; clk      ;
; N/A   ; None         ; 2.975 ns   ; I[2]  ; b[2] ; clk      ;
; N/A   ; None         ; 2.975 ns   ; I[2]  ; a[2] ; clk      ;
; N/A   ; None         ; 2.974 ns   ; I[2]  ; c[2] ; clk      ;
; N/A   ; None         ; 2.916 ns   ; I[3]  ; c[3] ; clk      ;
; N/A   ; None         ; 2.915 ns   ; I[3]  ; b[3] ; clk      ;
; N/A   ; None         ; 2.915 ns   ; I[3]  ; a[3] ; clk      ;
; N/A   ; None         ; 2.889 ns   ; I[4]  ; a[4] ; clk      ;
; N/A   ; None         ; 2.800 ns   ; I[5]  ; b[5] ; clk      ;
; N/A   ; None         ; 2.799 ns   ; I[5]  ; a[5] ; clk      ;
; N/A   ; None         ; 2.797 ns   ; I[5]  ; c[5] ; clk      ;
; N/A   ; None         ; 2.683 ns   ; I[7]  ; a[7] ; clk      ;
; N/A   ; None         ; 2.682 ns   ; I[7]  ; b[7] ; clk      ;
; N/A   ; None         ; 2.679 ns   ; I[6]  ; a[6] ; clk      ;
; N/A   ; None         ; 2.678 ns   ; I[6]  ; b[6] ; clk      ;
; N/A   ; None         ; 2.677 ns   ; I[7]  ; c[7] ; clk      ;
; N/A   ; None         ; 2.672 ns   ; I[1]  ; b[1] ; clk      ;
; N/A   ; None         ; 2.672 ns   ; I[1]  ; c[1] ; clk      ;
; N/A   ; None         ; 2.671 ns   ; I[1]  ; a[1] ; clk      ;
; N/A   ; None         ; 2.669 ns   ; I[6]  ; c[6] ; clk      ;
+-------+--------------+------------+-------+------+----------+


+---------------------------------------------------------------+
; tco                                                           ;
+-------+--------------+------------+------+-------+------------+
; Slack ; Required tco ; Actual tco ; From ; To    ; From Clock ;
+-------+--------------+------------+------+-------+------------+
; N/A   ; None         ; 8.055 ns   ; a[7] ; D[7]  ; clk        ;
; N/A   ; None         ; 7.616 ns   ; c[7] ; D[7]  ; clk        ;
; N/A   ; None         ; 7.552 ns   ; b[7] ; D[7]  ; clk        ;
; N/A   ; None         ; 7.515 ns   ; a[6] ; aa[6] ; clk        ;
; N/A   ; None         ; 7.205 ns   ; c[6] ; cc[6] ; clk        ;
; N/A   ; None         ; 6.705 ns   ; a[1] ; S[1]  ; clk        ;
; N/A   ; None         ; 6.621 ns   ; a[3] ; S[3]  ; clk        ;
; N/A   ; None         ; 6.581 ns   ; b[0] ; D[0]  ; clk        ;
; N/A   ; None         ; 6.565 ns   ; a[0] ; D[0]  ; clk        ;
; N/A   ; None         ; 6.550 ns   ; a[4] ; S[4]  ; clk        ;
; N/A   ; None         ; 6.517 ns   ; a[1] ; D[1]  ; clk        ;
; N/A   ; None         ; 6.516 ns   ; a[5] ; D[5]  ; clk        ;
; N/A   ; None         ; 6.466 ns   ; a[6] ; S[6]  ; clk        ;
; N/A   ; None         ; 6.408 ns   ; a[0] ; S[0]  ; clk        ;
; N/A   ; None         ; 6.403 ns   ; b[1] ; S[1]  ; clk        ;
; N/A   ; None         ; 6.388 ns   ; b[3] ; S[3]  ; clk        ;
; N/A   ; None         ; 6.366 ns   ; c[5] ; D[5]  ; clk        ;
; N/A   ; None         ; 6.361 ns   ; b[1] ; D[1]  ; clk        ;
; N/A   ; None         ; 6.340 ns   ; c[1] ; S[1]  ; clk        ;
; N/A   ; None         ; 6.319 ns   ; c[3] ; S[3]  ; clk        ;
; N/A   ; None         ; 6.300 ns   ; a[3] ; D[3]  ; clk        ;
; N/A   ; None         ; 6.299 ns   ; b[5] ; D[5]  ; clk        ;
; N/A   ; None         ; 6.282 ns   ; c[0] ; D[0]  ; clk        ;
; N/A   ; None         ; 6.279 ns   ; c[4] ; S[4]  ; clk        ;
; N/A   ; None         ; 6.276 ns   ; a[0] ; aa[0] ; clk        ;
; N/A   ; None         ; 6.268 ns   ; a[5] ; S[5]  ; clk        ;
; N/A   ; None         ; 6.254 ns   ; a[6] ; D[6]  ; clk        ;
; N/A   ; None         ; 6.254 ns   ; b[0] ; S[0]  ; clk        ;
; N/A   ; None         ; 6.214 ns   ; b[3] ; D[3]  ; clk        ;
; N/A   ; None         ; 6.195 ns   ; c[0] ; S[0]  ; clk        ;
; N/A   ; None         ; 6.113 ns   ; b[1] ; bb[1] ; clk        ;
; N/A   ; None         ; 6.108 ns   ; b[4] ; S[4]  ; clk        ;
; N/A   ; None         ; 6.100 ns   ; c[6] ; S[6]  ; clk        ;
; N/A   ; None         ; 6.091 ns   ; c[6] ; D[6]  ; clk        ;
; N/A   ; None         ; 6.083 ns   ; b[3] ; bb[3] ; clk        ;
; N/A   ; None         ; 6.078 ns   ; c[1] ; D[1]  ; clk        ;
; N/A   ; None         ; 6.074 ns   ; c[7] ; cc[7] ; clk        ;
; N/A   ; None         ; 6.063 ns   ; a[2] ; D[2]  ; clk        ;
; N/A   ; None         ; 6.061 ns   ; c[7] ; S[7]  ; clk        ;
; N/A   ; None         ; 6.060 ns   ; a[7] ; S[7]  ; clk        ;
; N/A   ; None         ; 6.058 ns   ; b[2] ; D[2]  ; clk        ;
; N/A   ; None         ; 6.051 ns   ; b[6] ; S[6]  ; clk        ;
; N/A   ; None         ; 6.026 ns   ; b[6] ; D[6]  ; clk        ;
; N/A   ; None         ; 6.015 ns   ; b[4] ; D[4]  ; clk        ;
; N/A   ; None         ; 6.015 ns   ; a[2] ; S[2]  ; clk        ;
; N/A   ; None         ; 6.008 ns   ; c[5] ; S[5]  ; clk        ;
; N/A   ; None         ; 5.992 ns   ; a[3] ; aa[3] ; clk        ;
; N/A   ; None         ; 5.987 ns   ; a[1] ; aa[1] ; clk        ;
; N/A   ; None         ; 5.984 ns   ; b[5] ; S[5]  ; clk        ;
; N/A   ; None         ; 5.970 ns   ; b[2] ; bb[2] ; clk        ;
; N/A   ; None         ; 5.945 ns   ; c[1] ; cc[1] ; clk        ;
; N/A   ; None         ; 5.930 ns   ; c[3] ; D[3]  ; clk        ;
; N/A   ; None         ; 5.910 ns   ; a[4] ; D[4]  ; clk        ;
; N/A   ; None         ; 5.878 ns   ; a[2] ; aa[2] ; clk        ;
; N/A   ; None         ; 5.854 ns   ; b[2] ; S[2]  ; clk        ;
; N/A   ; None         ; 5.840 ns   ; b[6] ; bb[6] ; clk        ;
; N/A   ; None         ; 5.839 ns   ; a[4] ; aa[4] ; clk        ;
; N/A   ; None         ; 5.796 ns   ; c[2] ; S[2]  ; clk        ;
; N/A   ; None         ; 5.795 ns   ; c[3] ; cc[3] ; clk        ;
; N/A   ; None         ; 5.779 ns   ; b[7] ; S[7]  ; clk        ;
; N/A   ; None         ; 5.771 ns   ; c[2] ; D[2]  ; clk        ;
; N/A   ; None         ; 5.765 ns   ; b[4] ; bb[4] ; clk        ;
; N/A   ; None         ; 5.762 ns   ; c[4] ; D[4]  ; clk        ;
; N/A   ; None         ; 5.713 ns   ; b[0] ; bb[0] ; clk        ;
; N/A   ; None         ; 5.703 ns   ; a[5] ; aa[5] ; clk        ;
; N/A   ; None         ; 5.694 ns   ; c[2] ; cc[2] ; clk        ;
; N/A   ; None         ; 5.675 ns   ; c[0] ; cc[0] ; clk        ;
; N/A   ; None         ; 5.656 ns   ; c[4] ; cc[4] ; clk        ;
; N/A   ; None         ; 5.527 ns   ; b[5] ; bb[5] ; clk        ;
; N/A   ; None         ; 5.527 ns   ; a[7] ; aa[7] ; clk        ;
; N/A   ; None         ; 5.487 ns   ; c[5] ; cc[5] ; clk        ;
; N/A   ; None         ; 5.430 ns   ; b[7] ; bb[7] ; clk        ;
+-------+--------------+------------+------+-------+------------+


+------------------------------------------------------------+
; tpd                                                        ;
+-------+-------------------+-----------------+-------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To   ;
+-------+-------------------+-----------------+-------+------+
; N/A   ; None              ; 10.252 ns       ; WA[0] ; D[7] ;
; N/A   ; None              ; 10.190 ns       ; WA[1] ; D[7] ;
; N/A   ; None              ; 9.191 ns        ; WA[0] ; D[0] ;
; N/A   ; None              ; 9.002 ns        ; WA[0] ; D[5] ;
; N/A   ; None              ; 8.993 ns        ; WA[0] ; D[1] ;
; N/A   ; None              ; 8.940 ns        ; WA[1] ; D[5] ;
; N/A   ; None              ; 8.925 ns        ; RA[1] ; S[1] ;
; N/A   ; None              ; 8.916 ns        ; RA[1] ; S[3] ;
; N/A   ; None              ; 8.849 ns        ; WA[0] ; D[3] ;
; N/A   ; None              ; 8.783 ns        ; RA[1] ; S[0] ;
; N/A   ; None              ; 8.721 ns        ; WA[0] ; D[6] ;
; N/A   ; None              ; 8.677 ns        ; WA[0] ; D[2] ;
; N/A   ; None              ; 8.669 ns        ; WA[1] ; D[6] ;
; N/A   ; None              ; 8.636 ns        ; RA[1] ; S[4] ;
; N/A   ; None              ; 8.633 ns        ; WA[1] ; D[0] ;
; N/A   ; None              ; 8.556 ns        ; RA[1] ; S[6] ;
; N/A   ; None              ; 8.483 ns        ; RA[1] ; S[5] ;
; N/A   ; None              ; 8.426 ns        ; WA[1] ; D[1] ;
; N/A   ; None              ; 8.392 ns        ; WA[0] ; D[4] ;
; N/A   ; None              ; 8.376 ns        ; RA[1] ; S[2] ;
; N/A   ; None              ; 8.340 ns        ; WA[1] ; D[4] ;
; N/A   ; None              ; 8.274 ns        ; WA[1] ; D[3] ;
; N/A   ; None              ; 8.122 ns        ; WA[1] ; D[2] ;
; N/A   ; None              ; 8.018 ns        ; RA[1] ; S[7] ;
; N/A   ; None              ; 6.034 ns        ; RA[0] ; S[1] ;
; N/A   ; None              ; 6.025 ns        ; RA[0] ; S[3] ;
; N/A   ; None              ; 5.891 ns        ; RA[0] ; S[0] ;
; N/A   ; None              ; 5.777 ns        ; RA[0] ; S[6] ;
; N/A   ; None              ; 5.745 ns        ; RA[0] ; S[4] ;
; N/A   ; None              ; 5.715 ns        ; RA[0] ; S[7] ;
; N/A   ; None              ; 5.706 ns        ; RA[0] ; S[5] ;
; N/A   ; None              ; 5.485 ns        ; RA[0] ; S[2] ;
+-------+-------------------+-----------------+-------+------+


+-------------------------------------------------------------------+
; th                                                                ;
+---------------+-------------+-----------+-------+------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To   ; To Clock ;
+---------------+-------------+-----------+-------+------+----------+
; N/A           ; None        ; -2.430 ns ; I[6]  ; c[6] ; clk      ;
; N/A           ; None        ; -2.432 ns ; I[1]  ; a[1] ; clk      ;
; N/A           ; None        ; -2.433 ns ; I[1]  ; b[1] ; clk      ;
; N/A           ; None        ; -2.433 ns ; I[1]  ; c[1] ; clk      ;
; N/A           ; None        ; -2.438 ns ; I[7]  ; c[7] ; clk      ;
; N/A           ; None        ; -2.439 ns ; I[6]  ; b[6] ; clk      ;
; N/A           ; None        ; -2.440 ns ; I[6]  ; a[6] ; clk      ;
; N/A           ; None        ; -2.443 ns ; I[7]  ; b[7] ; clk      ;
; N/A           ; None        ; -2.444 ns ; I[7]  ; a[7] ; clk      ;
; N/A           ; None        ; -2.558 ns ; I[5]  ; c[5] ; clk      ;
; N/A           ; None        ; -2.560 ns ; I[5]  ; a[5] ; clk      ;
; N/A           ; None        ; -2.561 ns ; I[5]  ; b[5] ; clk      ;
; N/A           ; None        ; -2.650 ns ; I[4]  ; a[4] ; clk      ;
; N/A           ; None        ; -2.676 ns ; I[3]  ; b[3] ; clk      ;
; N/A           ; None        ; -2.676 ns ; I[3]  ; a[3] ; clk      ;
; N/A           ; None        ; -2.677 ns ; I[3]  ; c[3] ; clk      ;
; N/A           ; None        ; -2.735 ns ; I[2]  ; c[2] ; clk      ;
; N/A           ; None        ; -2.736 ns ; I[2]  ; b[2] ; clk      ;
; N/A           ; None        ; -2.736 ns ; I[2]  ; a[2] ; clk      ;
; N/A           ; None        ; -2.742 ns ; I[0]  ; b[0] ; clk      ;
; N/A           ; None        ; -2.744 ns ; I[0]  ; c[0] ; clk      ;
; N/A           ; None        ; -2.745 ns ; I[0]  ; a[0] ; clk      ;
; N/A           ; None        ; -2.942 ns ; I[4]  ; c[4] ; clk      ;
; N/A           ; None        ; -2.948 ns ; I[4]  ; b[4] ; clk      ;
; N/A           ; None        ; -3.598 ns ; WA[1] ; b[0] ; clk      ;
; N/A           ; None        ; -3.598 ns ; WA[1] ; b[1] ; clk      ;
; N/A           ; None        ; -3.598 ns ; WA[1] ; b[2] ; clk      ;
; N/A           ; None        ; -3.598 ns ; WA[1] ; b[3] ; clk      ;
; N/A           ; None        ; -3.598 ns ; WA[1] ; b[4] ; clk      ;
; N/A           ; None        ; -3.788 ns ; WE    ; b[0] ; clk      ;
; N/A           ; None        ; -3.788 ns ; WE    ; b[1] ; clk      ;
; N/A           ; None        ; -3.788 ns ; WE    ; b[2] ; clk      ;
; N/A           ; None        ; -3.788 ns ; WE    ; b[3] ; clk      ;
; N/A           ; None        ; -3.788 ns ; WE    ; b[4] ; clk      ;
; N/A           ; None        ; -3.806 ns ; WA[1] ; b[5] ; clk      ;
; N/A           ; None        ; -3.806 ns ; WA[1] ; b[6] ; clk      ;
; N/A           ; None        ; -3.806 ns ; WA[1] ; b[7] ; clk      ;
; N/A           ; None        ; -3.841 ns ; WA[1] ; c[0] ; clk      ;
; N/A           ; None        ; -3.841 ns ; WA[1] ; c[1] ; clk      ;
; N/A           ; None        ; -3.841 ns ; WA[1] ; c[2] ; clk      ;
; N/A           ; None        ; -3.841 ns ; WA[1] ; c[3] ; clk      ;
; N/A           ; None        ; -3.843 ns ; WA[1] ; a[0] ; clk      ;
; N/A           ; None        ; -3.843 ns ; WA[1] ; a[1] ; clk      ;
; N/A           ; None        ; -3.843 ns ; WA[1] ; a[2] ; clk      ;
; N/A           ; None        ; -3.843 ns ; WA[1] ; a[3] ; clk      ;
; N/A           ; None        ; -3.850 ns ; WE    ; c[0] ; clk      ;
; N/A           ; None        ; -3.850 ns ; WE    ; c[1] ; clk      ;
; N/A           ; None        ; -3.850 ns ; WE    ; c[2] ; clk      ;
; N/A           ; None        ; -3.850 ns ; WE    ; c[3] ; clk      ;
; N/A           ; None        ; -3.852 ns ; WE    ; a[0] ; clk      ;
; N/A           ; None        ; -3.852 ns ; WE    ; a[1] ; clk      ;
; N/A           ; None        ; -3.852 ns ; WE    ; a[2] ; clk      ;
; N/A           ; None        ; -3.852 ns ; WE    ; a[3] ; clk      ;
; N/A           ; None        ; -3.903 ns ; WA[0] ; a[0] ; clk      ;
; N/A           ; None        ; -3.903 ns ; WA[0] ; a[1] ; clk      ;
; N/A           ; None        ; -3.903 ns ; WA[0] ; a[2] ; clk      ;
; N/A           ; None        ; -3.903 ns ; WA[0] ; a[3] ; clk      ;
; N/A           ; None        ; -3.996 ns ; WE    ; b[5] ; clk      ;
; N/A           ; None        ; -3.996 ns ; WE    ; b[6] ; clk      ;
; N/A           ; None        ; -3.996 ns ; WE    ; b[7] ; clk      ;
; N/A           ; None        ; -4.000 ns ; WA[0] ; b[0] ; clk      ;
; N/A           ; None        ; -4.000 ns ; WA[0] ; b[1] ; clk      ;
; N/A           ; None        ; -4.000 ns ; WA[0] ; b[2] ; clk      ;
; N/A           ; None        ; -4.000 ns ; WA[0] ; b[3] ; clk      ;
; N/A           ; None        ; -4.000 ns ; WA[0] ; b[4] ; clk      ;
; N/A           ; None        ; -4.119 ns ; WA[1] ; a[4] ; clk      ;
; N/A           ; None        ; -4.119 ns ; WA[1] ; a[5] ; clk      ;
; N/A           ; None        ; -4.119 ns ; WA[1] ; a[6] ; clk      ;
; N/A           ; None        ; -4.119 ns ; WA[1] ; a[7] ; clk      ;
; N/A           ; None        ; -4.125 ns ; WA[1] ; c[4] ; clk      ;
; N/A           ; None        ; -4.125 ns ; WA[1] ; c[5] ; clk      ;
; N/A           ; None        ; -4.125 ns ; WA[1] ; c[6] ; clk      ;
; N/A           ; None        ; -4.125 ns ; WA[1] ; c[7] ; clk      ;
; N/A           ; None        ; -4.128 ns ; WE    ; a[4] ; clk      ;
; N/A           ; None        ; -4.128 ns ; WE    ; a[5] ; clk      ;
; N/A           ; None        ; -4.128 ns ; WE    ; a[6] ; clk      ;
; N/A           ; None        ; -4.128 ns ; WE    ; a[7] ; clk      ;
; N/A           ; None        ; -4.134 ns ; WE    ; c[4] ; clk      ;
; N/A           ; None        ; -4.134 ns ; WE    ; c[5] ; clk      ;
; N/A           ; None        ; -4.134 ns ; WE    ; c[6] ; clk      ;
; N/A           ; None        ; -4.134 ns ; WE    ; c[7] ; clk      ;
; N/A           ; None        ; -4.179 ns ; WA[0] ; a[4] ; clk      ;
; N/A           ; None        ; -4.179 ns ; WA[0] ; a[5] ; clk      ;
; N/A           ; None        ; -4.179 ns ; WA[0] ; a[6] ; clk      ;
; N/A           ; None        ; -4.179 ns ; WA[0] ; a[7] ; clk      ;
; N/A           ; None        ; -4.208 ns ; WA[0] ; b[5] ; clk      ;
; N/A           ; None        ; -4.208 ns ; WA[0] ; b[6] ; clk      ;
; N/A           ; None        ; -4.208 ns ; WA[0] ; b[7] ; clk      ;
+---------------+-------------+-----------+-------+------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 24 20:26:08 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off SRG_group -c SRG_group --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "b[5]" (data pin = "WA[0]", clock pin = "clk") is 4.447 ns
    Info: + Longest pin to register delay is 6.834 ns
        Info: 1: + IC(0.000 ns) + CELL(0.827 ns) = 0.827 ns; Loc. = PIN_E16; Fanout = 10; PIN Node = 'WA[0]'
        Info: 2: + IC(4.512 ns) + CELL(0.225 ns) = 5.564 ns; Loc. = LCCOMB_X5_Y11_N0; Fanout = 8; COMB Node = 'b[0]~16'
        Info: 3: + IC(0.524 ns) + CELL(0.746 ns) = 6.834 ns; Loc. = LCFF_X3_Y11_N27; Fanout = 3; REG Node = 'b[5]'
        Info: Total cell delay = 1.798 ns ( 26.31 % )
        Info: Total interconnect delay = 5.036 ns ( 73.69 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.477 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.662 ns) + CELL(0.618 ns) = 2.477 ns; Loc. = LCFF_X3_Y11_N27; Fanout = 3; REG Node = 'b[5]'
        Info: Total cell delay = 1.472 ns ( 59.43 % )
        Info: Total interconnect delay = 1.005 ns ( 40.57 % )
Info: tco from clock "clk" to destination pin "D[7]" through register "a[7]" is 8.055 ns
    Info: + Longest clock path from clock "clk" to source register is 2.477 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.662 ns) + CELL(0.618 ns) = 2.477 ns; Loc. = LCFF_X3_Y11_N23; Fanout = 3; REG Node = 'a[7]'
        Info: Total cell delay = 1.472 ns ( 59.43 % )
        Info: Total interconnect delay = 1.005 ns ( 40.57 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 5.484 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X3_Y11_N23; Fanout = 3; REG Node = 'a[7]'
        Info: 2: + IC(0.544 ns) + CELL(0.228 ns) = 0.772 ns; Loc. = LCCOMB_X3_Y11_N12; Fanout = 1; COMB Node = 'D[7]~25'
        Info: 3: + IC(2.568 ns) + CELL(2.144 ns) = 5.484 ns; Loc. = PIN_N1; Fanout = 0; PIN Node = 'D[7]'
        Info: Total cell delay = 2.372 ns ( 43.25 % )
        Info: Total interconnect delay = 3.112 ns ( 56.75 % )
Info: Longest tpd from source pin "WA[0]" to destination pin "D[7]" is 10.252 ns
    Info: 1: + IC(0.000 ns) + CELL(0.827 ns) = 0.827 ns; Loc. = PIN_E16; Fanout = 10; PIN Node = 'WA[0]'
    Info: 2: + IC(4.347 ns) + CELL(0.366 ns) = 5.540 ns; Loc. = LCCOMB_X3_Y11_N12; Fanout = 1; COMB Node = 'D[7]~25'
    Info: 3: + IC(2.568 ns) + CELL(2.144 ns) = 10.252 ns; Loc. = PIN_N1; Fanout = 0; PIN Node = 'D[7]'
    Info: Total cell delay = 3.337 ns ( 32.55 % )
    Info: Total interconnect delay = 6.915 ns ( 67.45 % )
Info: th for register "c[6]" (data pin = "I[6]", clock pin = "clk") is -2.430 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.477 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.662 ns) + CELL(0.618 ns) = 2.477 ns; Loc. = LCFF_X3_Y11_N17; Fanout = 3; REG Node = 'c[6]'
        Info: Total cell delay = 1.472 ns ( 59.43 % )
        Info: Total interconnect delay = 1.005 ns ( 40.57 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.056 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_N21; Fanout = 3; PIN Node = 'I[6]'
        Info: 2: + IC(3.883 ns) + CELL(0.309 ns) = 5.056 ns; Loc. = LCFF_X3_Y11_N17; Fanout = 3; REG Node = 'c[6]'
        Info: Total cell delay = 1.173 ns ( 23.20 % )
        Info: Total interconnect delay = 3.883 ns ( 76.80 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 192 megabytes
    Info: Processing ended: Thu Dec 24 20:26:09 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


