circuit ControlTransferUnit :
  module ControlTransferUnit :
    input clock : Clock
    input reset : UInt<1>
    input io_controltransferop : UInt<2>
    input io_operand1 : UInt<64>
    input io_operand2 : UInt<64>
    input io_funct3 : UInt<3>
    input io_pc : UInt<64>
    input io_imm : UInt<64>
    output io_nextpc : UInt<64>
    output io_taken : UInt<1>
  
    node _T = add(io_pc, UInt<3>("h4")) @[controltransferunit.scala 40:22]
    node _T_1 = tail(_T, 1) @[controltransferunit.scala 40:22]
    node _T_2 = eq(io_controltransferop, UInt<2>("h3")) @[controltransferunit.scala 45:29]
    node _T_3 = eq(io_funct3, UInt<1>("h0")) @[controltransferunit.scala 46:21]
    node _T_4 = asSInt(io_operand1) @[controltransferunit.scala 46:50]
    node _T_5 = asSInt(io_operand2) @[controltransferunit.scala 46:73]
    node _T_6 = eq(_T_4, _T_5) @[controltransferunit.scala 46:57]
    node _T_7 = and(_T_3, _T_6) @[controltransferunit.scala 46:35]
    node _T_8 = add(io_pc, io_imm) @[controltransferunit.scala 47:26]
    node _T_9 = tail(_T_8, 1) @[controltransferunit.scala 47:26]
    node _T_10 = eq(io_funct3, UInt<1>("h1")) @[controltransferunit.scala 50:26]
    node _T_11 = asSInt(io_operand1) @[controltransferunit.scala 50:55]
    node _T_12 = asSInt(io_operand2) @[controltransferunit.scala 50:78]
    node _T_13 = neq(_T_11, _T_12) @[controltransferunit.scala 50:62]
    node _T_14 = and(_T_10, _T_13) @[controltransferunit.scala 50:40]
    node _T_15 = add(io_pc, io_imm) @[controltransferunit.scala 51:26]
    node _T_16 = tail(_T_15, 1) @[controltransferunit.scala 51:26]
    node _T_17 = eq(io_funct3, UInt<3>("h4")) @[controltransferunit.scala 54:26]
    node _T_18 = asSInt(io_operand1) @[controltransferunit.scala 54:55]
    node _T_19 = asSInt(io_operand2) @[controltransferunit.scala 54:76]
    node _T_20 = lt(_T_18, _T_19) @[controltransferunit.scala 54:62]
    node _T_21 = and(_T_17, _T_20) @[controltransferunit.scala 54:40]
    node _T_22 = add(io_pc, io_imm) @[controltransferunit.scala 55:26]
    node _T_23 = tail(_T_22, 1) @[controltransferunit.scala 55:26]
    node _T_24 = eq(io_funct3, UInt<3>("h5")) @[controltransferunit.scala 58:26]
    node _T_25 = asSInt(io_operand1) @[controltransferunit.scala 58:55]
    node _T_26 = asSInt(io_operand2) @[controltransferunit.scala 58:77]
    node _T_27 = geq(_T_25, _T_26) @[controltransferunit.scala 58:62]
    node _T_28 = and(_T_24, _T_27) @[controltransferunit.scala 58:40]
    node _T_29 = add(io_pc, io_imm) @[controltransferunit.scala 59:26]
    node _T_30 = tail(_T_29, 1) @[controltransferunit.scala 59:26]
    node _T_31 = eq(io_funct3, UInt<3>("h6")) @[controltransferunit.scala 62:26]
    node _T_32 = lt(io_operand1, io_operand2) @[controltransferunit.scala 62:62]
    node _T_33 = and(_T_31, _T_32) @[controltransferunit.scala 62:40]
    node _T_34 = add(io_pc, io_imm) @[controltransferunit.scala 63:26]
    node _T_35 = tail(_T_34, 1) @[controltransferunit.scala 63:26]
    node _T_36 = eq(io_funct3, UInt<3>("h7")) @[controltransferunit.scala 66:26]
    node _T_37 = geq(io_operand1, io_operand2) @[controltransferunit.scala 66:62]
    node _T_38 = and(_T_36, _T_37) @[controltransferunit.scala 66:40]
    node _T_39 = add(io_pc, io_imm) @[controltransferunit.scala 67:26]
    node _T_40 = tail(_T_39, 1) @[controltransferunit.scala 67:26]
    node _GEN_0 = mux(_T_38, _T_40, _T_1) @[controltransferunit.scala 66:86]
    node _GEN_1 = mux(_T_38, UInt<1>("h1"), UInt<1>("h0")) @[controltransferunit.scala 66:86]
    node _GEN_2 = mux(_T_33, _T_35, _GEN_0) @[controltransferunit.scala 62:85]
    node _GEN_3 = mux(_T_33, UInt<1>("h1"), _GEN_1) @[controltransferunit.scala 62:85]
    node _GEN_4 = mux(_T_28, _T_30, _GEN_2) @[controltransferunit.scala 58:86]
    node _GEN_5 = mux(_T_28, UInt<1>("h1"), _GEN_3) @[controltransferunit.scala 58:86]
    node _GEN_6 = mux(_T_21, _T_23, _GEN_4) @[controltransferunit.scala 54:85]
    node _GEN_7 = mux(_T_21, UInt<1>("h1"), _GEN_5) @[controltransferunit.scala 54:85]
    node _GEN_8 = mux(_T_14, _T_16, _GEN_6) @[controltransferunit.scala 50:87]
    node _GEN_9 = mux(_T_14, UInt<1>("h1"), _GEN_7) @[controltransferunit.scala 50:87]
    node _GEN_10 = mux(_T_7, _T_9, _GEN_8) @[controltransferunit.scala 46:82]
    node _GEN_11 = mux(_T_7, UInt<1>("h1"), _GEN_9) @[controltransferunit.scala 46:82]
    node _T_41 = eq(io_controltransferop, UInt<1>("h1")) @[controltransferunit.scala 71:34]
    node _T_42 = add(io_pc, io_imm) @[controltransferunit.scala 72:24]
    node _T_43 = tail(_T_42, 1) @[controltransferunit.scala 72:24]
    node _T_44 = eq(io_controltransferop, UInt<2>("h2")) @[controltransferunit.scala 75:34]
    node _T_45 = add(io_operand1, io_imm) @[controltransferunit.scala 76:30]
    node _T_46 = tail(_T_45, 1) @[controltransferunit.scala 76:30]
    node _GEN_12 = mux(_T_44, _T_46, _T_1) @[controltransferunit.scala 75:43]
    node _GEN_13 = mux(_T_44, UInt<1>("h1"), UInt<1>("h0")) @[controltransferunit.scala 75:43]
    node _GEN_14 = mux(_T_41, _T_43, _GEN_12) @[controltransferunit.scala 71:43]
    node _GEN_15 = mux(_T_41, UInt<1>("h1"), _GEN_13) @[controltransferunit.scala 71:43]
    node _GEN_16 = mux(_T_2, _GEN_10, _GEN_14) @[controltransferunit.scala 45:38]
    node _GEN_17 = mux(_T_2, _GEN_11, _GEN_15) @[controltransferunit.scala 45:38]
    io_nextpc <= _GEN_16 @[controltransferunit.scala 40:13 controltransferunit.scala 47:17 controltransferunit.scala 51:17 controltransferunit.scala 55:17 controltransferunit.scala 59:17 controltransferunit.scala 63:17 controltransferunit.scala 67:17 controltransferunit.scala 72:15 controltransferunit.scala 76:15]
    io_taken <= _GEN_17 @[controltransferunit.scala 41:12 controltransferunit.scala 48:16 controltransferunit.scala 52:16 controltransferunit.scala 56:16 controltransferunit.scala 60:16 controltransferunit.scala 64:16 controltransferunit.scala 68:16 controltransferunit.scala 73:14 controltransferunit.scala 77:14]
