################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2025/10/22 19:23:08)
# requested at line 3 in /home/student/hsikora/UFERI_comm/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

rtl/sreg_model.sv

