Fitter report for Plocica1
Wed Jan 22 18:23:09 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Jan 22 18:23:09 2020      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; Plocica1                                   ;
; Top-level Entity Name              ; Plocica1                                   ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 586 / 15,408 ( 4 % )                       ;
;     Total combinational functions  ; 566 / 15,408 ( 4 % )                       ;
;     Dedicated logic registers      ; 157 / 15,408 ( 1 % )                       ;
; Total registers                    ; 157                                        ;
; Total pins                         ; 21 / 347 ( 6 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; H_SYNC   ; Missing drive strength and slew rate ;
; V_SYNC   ; Missing drive strength and slew rate ;
; BLUE[3]  ; Missing drive strength and slew rate ;
; BLUE[2]  ; Missing drive strength and slew rate ;
; BLUE[1]  ; Missing drive strength and slew rate ;
; BLUE[0]  ; Missing drive strength and slew rate ;
; GREEN[3] ; Missing drive strength and slew rate ;
; GREEN[2] ; Missing drive strength and slew rate ;
; GREEN[1] ; Missing drive strength and slew rate ;
; GREEN[0] ; Missing drive strength and slew rate ;
; RED[3]   ; Missing drive strength and slew rate ;
; RED[2]   ; Missing drive strength and slew rate ;
; RED[1]   ; Missing drive strength and slew rate ;
; RED[0]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; PROVERA    ; PIN_J1        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 776 ) ; 0.00 % ( 0 / 776 )         ; 0.00 % ( 0 / 776 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 776 ) ; 0.00 % ( 0 / 776 )         ; 0.00 % ( 0 / 776 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 768 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/nv180217/Desktop/Ort 2 projekat/Ort 2 projekat/Plocica1/output_files/Plocica1.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 586 / 15,408 ( 4 % )   ;
;     -- Combinational with no register       ; 429                    ;
;     -- Register only                        ; 20                     ;
;     -- Combinational with a register        ; 137                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 183                    ;
;     -- 3 input functions                    ; 217                    ;
;     -- <=2 input functions                  ; 166                    ;
;     -- Register only                        ; 20                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 350                    ;
;     -- arithmetic mode                      ; 216                    ;
;                                             ;                        ;
; Total registers*                            ; 157 / 17,068 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 157 / 15,408 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 45 / 963 ( 5 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 21 / 347 ( 6 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 4%           ;
; Maximum fan-out                             ; 138                    ;
; Highest non-global fan-out                  ; 82                     ;
; Total fan-out                               ; 2162                   ;
; Average fan-out                             ; 2.72                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 586 / 15408 ( 4 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 429                 ; 0                              ;
;     -- Register only                        ; 20                  ; 0                              ;
;     -- Combinational with a register        ; 137                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 183                 ; 0                              ;
;     -- 3 input functions                    ; 217                 ; 0                              ;
;     -- <=2 input functions                  ; 166                 ; 0                              ;
;     -- Register only                        ; 20                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 350                 ; 0                              ;
;     -- arithmetic mode                      ; 216                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 157                 ; 0                              ;
;     -- Dedicated logic registers            ; 157 / 15408 ( 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 45 / 963 ( 5 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 21                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2158                ; 4                              ;
;     -- Registered Connections               ; 894                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 7                   ; 0                              ;
;     -- Output Ports                         ; 14                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK      ; G21   ; 6        ; 41           ; 15           ; 0            ; 138                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PS2_CLK  ; P22   ; 5        ; 41           ; 11           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; PS2_DATA ; P21   ; 5        ; 41           ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; isDOWN2  ; AA20  ; 4        ; 37           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; isLEFT2  ; AB19  ; 4        ; 35           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; isRIGHT2 ; AA18  ; 4        ; 35           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; isUP2    ; AB20  ; 4        ; 37           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BLUE[0]  ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[1]  ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[2]  ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BLUE[3]  ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[0] ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[1] ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[2] ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GREEN[3] ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; H_SYNC   ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[0]   ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[1]   ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[2]   ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RED[3]   ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; V_SYNC   ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE      ; Use as regular IO        ; V_SYNC                  ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR      ; Use as regular IO        ; H_SYNC                  ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; BLUE[0]                 ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR         ; Use as regular IO        ; BLUE[1]                 ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 33 ( 12 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 4 / 41 ( 10 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 46 ( 4 % )   ; 2.5V          ; --           ;
; 6        ; 15 / 43 ( 35 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 47 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; isRIGHT2                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; isDOWN2                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; isLEFT2                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; isUP2                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RED[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RED[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; RED[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; RED[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; GREEN[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; GREEN[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; GREEN[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; BLUE[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; GREEN[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; BLUE[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; BLUE[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; BLUE[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; H_SYNC                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; V_SYNC                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; PS2_DATA                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 210        ; 5        ; PS2_CLK                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                             ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                              ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------+--------------+
; |Plocica1                       ; 586 (0)     ; 157 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 21   ; 0            ; 429 (0)      ; 20 (0)            ; 137 (0)          ; |Plocica1                                                                        ; work         ;
;    |Lab2Demo:inst|              ; 548 (12)    ; 120 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 425 (12)     ; 0 (0)             ; 123 (0)          ; |Plocica1|Lab2Demo:inst                                                          ; work         ;
;       |Layer0:inst1|            ; 12 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (11)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer0:inst1                                             ; work         ;
;          |CMPX:inst15|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer0:inst1|CMPX:inst15                                 ; work         ;
;       |Layer1:inst8|            ; 461 (110)   ; 99 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (105)    ; 0 (0)             ; 102 (5)          ; |Plocica1|Lab2Demo:inst|Layer1:inst8                                             ; work         ;
;          |CLK_DIVIDER:inst12|   ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 19 (19)          ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12                          ; work         ;
;          |CMPX:inst110|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst110                                ; work         ;
;          |CMPX:inst111|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst111                                ; work         ;
;          |CMPX:inst129|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst129                                ; work         ;
;          |CMPX:inst149|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst149                                ; work         ;
;          |CMPX:inst150|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst150                                ; work         ;
;          |CMPX:inst167|         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst167                                ; work         ;
;          |CMPX:inst171|         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst171                                ; work         ;
;          |CMPX:inst17|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst17                                 ; work         ;
;          |CMPX:inst183|         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst183                                ; work         ;
;          |CMPX:inst184|         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst184                                ; work         ;
;          |CMPX:inst213|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst213                                ; work         ;
;          |CMPX:inst215|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst215                                ; work         ;
;          |CMPX:inst217|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst217                                ; work         ;
;          |CMPX:inst219|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst219                                ; work         ;
;          |CMPX:inst21|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst21                                 ; work         ;
;          |CMPX:inst222|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst222                                ; work         ;
;          |CMPX:inst224|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst224                                ; work         ;
;          |CMPX:inst226|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst226                                ; work         ;
;          |CMPX:inst228|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst228                                ; work         ;
;          |CMPX:inst23|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst23                                 ; work         ;
;          |CMPX:inst24|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst24                                 ; work         ;
;          |CMPX:inst2|           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst2                                  ; work         ;
;          |CMPX:inst3|           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst3                                  ; work         ;
;          |CMPX:inst7|           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst7                                  ; work         ;
;          |CMPX:inst8|           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst8                                  ; work         ;
;          |CMPX:inst91|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst91                                 ; work         ;
;          |CMPX:inst93|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|CMPX:inst93                                 ; work         ;
;          |REGX:inst11|          ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 10 (10)          ; |Plocica1|Lab2Demo:inst|Layer1:inst8|REGX:inst11                                 ; work         ;
;          |REGX:inst1|           ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 10 (10)          ; |Plocica1|Lab2Demo:inst|Layer1:inst8|REGX:inst1                                  ; work         ;
;          |REGX:inst26|          ; 20 (20)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (10)          ; |Plocica1|Lab2Demo:inst|Layer1:inst8|REGX:inst26                                 ; work         ;
;          |REGX:inst49|          ; 20 (20)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (10)          ; |Plocica1|Lab2Demo:inst|Layer1:inst8|REGX:inst49                                 ; work         ;
;          |REGX:inst50|          ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 10 (10)          ; |Plocica1|Lab2Demo:inst|Layer1:inst8|REGX:inst50                                 ; work         ;
;          |REGX:inst5|           ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|REGX:inst5                                  ; work         ;
;          |REGX:inst6|           ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 10 (10)          ; |Plocica1|Lab2Demo:inst|Layer1:inst8|REGX:inst6                                  ; work         ;
;          |REGX:inst|            ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |Plocica1|Lab2Demo:inst|Layer1:inst8|REGX:inst                                   ; work         ;
;       |VGAController:inst|      ; 63 (11)     ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (11)      ; 0 (0)             ; 21 (0)           ; |Plocica1|Lab2Demo:inst|VGAController:inst                                       ; work         ;
;          |CMPX:inst19|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|VGAController:inst|CMPX:inst19                           ; work         ;
;          |CMPX:inst20|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|VGAController:inst|CMPX:inst20                           ; work         ;
;          |CMPX:inst2|           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Plocica1|Lab2Demo:inst|VGAController:inst|CMPX:inst2                            ; work         ;
;          |REGX:inst1|           ; 21 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 10 (10)          ; |Plocica1|Lab2Demo:inst|VGAController:inst|REGX:inst1                            ; work         ;
;          |REGX:inst|            ; 24 (24)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 11 (11)          ; |Plocica1|Lab2Demo:inst|VGAController:inst|REGX:inst                             ; work         ;
;    |lab1demoupgrade:inst4|      ; 41 (0)      ; 37 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 20 (0)            ; 17 (2)           ; |Plocica1|lab1demoupgrade:inst4                                                  ; work         ;
;       |Lab1Demo:inst|           ; 38 (30)     ; 35 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 20 (20)           ; 15 (9)           ; |Plocica1|lab1demoupgrade:inst4|Lab1Demo:inst                                    ; work         ;
;          |Debouncer:inst40|     ; 6 (3)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (2)            ; |Plocica1|lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40                   ; work         ;
;             |REG1_INC_CL:inst2| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Plocica1|lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst2 ; work         ;
;             |REG1_INC_CL:inst3| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Plocica1|lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst3 ; work         ;
;             |REG1_INC_CL:inst4| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Plocica1|lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst4 ; work         ;
;          |RisingEdge:inst29|    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Plocica1|lab1demoupgrade:inst4|Lab1Demo:inst|RisingEdge:inst29                  ; work         ;
;       |REGX:inst1|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Plocica1|lab1demoupgrade:inst4|REGX:inst1                                       ; work         ;
;       |isKey:inst4|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |Plocica1|lab1demoupgrade:inst4|isKey:inst4                                      ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; H_SYNC   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; V_SYNC   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; isRIGHT2 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; isLEFT2  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; isDOWN2  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; isUP2    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PS2_DATA ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PS2_CLK  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                     ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; CLK                                                                                  ;                   ;         ;
; isRIGHT2                                                                             ;                   ;         ;
;      - Lab2Demo:inst|Layer1:inst8|inst210                                            ; 0                 ; 6       ;
; isLEFT2                                                                              ;                   ;         ;
;      - Lab2Demo:inst|Layer1:inst8|inst211~5                                          ; 0                 ; 6       ;
; isDOWN2                                                                              ;                   ;         ;
;      - Lab2Demo:inst|Layer1:inst8|inst235~0                                          ; 0                 ; 6       ;
; isUP2                                                                                ;                   ;         ;
;      - Lab2Demo:inst|Layer1:inst8|inst236~6                                          ; 1                 ; 6       ;
; PS2_DATA                                                                             ;                   ;         ;
;      - lab1demoupgrade:inst4|Lab1Demo:inst|inst1                                     ; 0                 ; 6       ;
;      - lab1demoupgrade:inst4|Lab1Demo:inst|inst4~0                                   ; 0                 ; 6       ;
; PS2_CLK                                                                              ;                   ;         ;
;      - lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst6                    ; 0                 ; 6       ;
;      - lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst2|inst~0 ; 0                 ; 6       ;
;      - lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst3|inst~0 ; 0                 ; 6       ;
;      - lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst~0                   ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                          ;
+-------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                                         ; PIN_G21            ; 138     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[5]~0            ; LCCOMB_X29_Y17_N30 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[3]~0             ; LCCOMB_X31_Y18_N2  ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[8]~0            ; LCCOMB_X29_Y20_N2  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[0]~0             ; LCCOMB_X28_Y17_N22 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst1  ; FF_X21_Y1_N29      ; 19      ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst5  ; LCCOMB_X21_Y1_N28  ; 1       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; lab1demoupgrade:inst4|Lab1Demo:inst|RisingEdge:inst29|inst2 ; LCCOMB_X27_Y16_N2  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                       ;
+------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                       ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                                                        ; PIN_G21       ; 138     ; 14                                   ; Global Clock         ; GCLK9            ; --                        ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst1 ; FF_X21_Y1_N29 ; 19      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                         ;
+-------------------------------------------------------------------------------+---------+
; Name                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------+---------+
; lab1demoupgrade:inst4|inst13~1                                                ; 82      ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[8]~0                              ; 20      ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[5]~0                              ; 20      ;
; Lab2Demo:inst|Layer1:inst8|inst205~2                                          ; 20      ;
; Lab2Demo:inst|Layer1:inst8|inst196~7                                          ; 20      ;
; Lab2Demo:inst|Layer1:inst8|inst235                                            ; 19      ;
; Lab2Demo:inst|Layer1:inst8|inst210                                            ; 19      ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[0]~0                               ; 19      ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[3]~0                               ; 19      ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[0]                                 ; 14      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[3]                           ; 13      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[7]                            ; 13      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[10]                           ; 13      ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[0]                                 ; 12      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[2]                           ; 12      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[4]                           ; 12      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[7]                           ; 12      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[5]                           ; 12      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[6]                           ; 12      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[9]                            ; 12      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[8]                            ; 12      ;
; Lab2Demo:inst|Layer1:inst8|inst210~0                                          ; 11      ;
; Lab2Demo:inst|VGAController:inst|CMPX:inst2|Equal0~2                          ; 11      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[1]                           ; 11      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[8]                           ; 11      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[4]                            ; 11      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[5]                            ; 11      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[6]                            ; 11      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[8]~0                         ; 10      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[8]~0                          ; 10      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[0]                           ; 10      ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[9]                           ; 10      ;
; lab1demoupgrade:inst4|Lab1Demo:inst|RisingEdge:inst29|inst2                   ; 9       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|data[1]                                 ; 9       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|data[1]                                  ; 9       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[3]                            ; 9       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|data[9]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[9]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[8]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[7]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[6]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|data[4]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|data[5]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[0]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[2]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[8]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[8]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[9]                                ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|data[6]                                 ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|data[8]                                 ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|data[5]                                 ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|data[2]                                 ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|data[3]                                 ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|data[4]                                 ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|data[5]                                  ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[8]                                 ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|data[9]                                  ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[9]                                 ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[8]                                 ; 8       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[9]                                 ; 8       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[2]                            ; 8       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[1]                            ; 8       ;
; Lab2Demo:inst|Layer1:inst8|inst203~0                                          ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[5]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[4]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[3]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[9]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[4]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[5]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[1]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[3]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[7]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[6]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[7]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[6]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[5]                                ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|data[9]                                 ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|data[7]                                 ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[7]                                 ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[6]                                 ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[4]                                 ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[3]                                 ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[5]                                 ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[6]                                 ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[7]                                 ; 7       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[0]                            ; 7       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[0]                                ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[1]                                ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|data[2]                                ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|data[8]                                ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|data[7]                                ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|data[6]                                ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|data[3]                                ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|data[0]                                ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|data[2]                                ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|data[1]                                ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[1]                                 ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[2]                                 ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|data[2]                                  ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|data[3]                                  ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|data[4]                                  ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|data[6]                                  ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|data[7]                                  ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|data[8]                                  ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|data[5]                                 ; 6       ;
; Lab2Demo:inst|VGAController:inst|CMPX:inst2|Equal0~0                          ; 6       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[0]                                ; 5       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[2]                                ; 5       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[4]                                ; 5       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[3]                                ; 5       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|data[1]                                ; 5       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[3]                                 ; 5       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[1]                                 ; 5       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[2]                                 ; 5       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|data[4]                                 ; 5       ;
; PS2_CLK~input                                                                 ; 4       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst2|inst   ; 4       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst                     ; 4       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst33                                    ; 4       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst37                                    ; 4       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst36                                    ; 4       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst34                                    ; 4       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst32                                    ; 4       ;
; lab1demoupgrade:inst4|REGX:inst1|data[0]                                      ; 4       ;
; lab1demoupgrade:inst4|REGX:inst1|data[1]                                      ; 4       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[10]~7                         ; 4       ;
; Lab2Demo:inst|VGAController:inst|CMPX:inst2|Equal0~1                          ; 4       ;
; Lab2Demo:inst|inst2[3]~7                                                      ; 4       ;
; Lab2Demo:inst|inst3[3]~2                                                      ; 4       ;
; Lab2Demo:inst|inst4[3]~0                                                      ; 4       ;
; Lab2Demo:inst|Layer1:inst8|inst233~3                                          ; 4       ;
; Lab2Demo:inst|Layer1:inst8|inst197~3                                          ; 4       ;
; Lab2Demo:inst|Layer1:inst8|inst205~4                                          ; 3       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst3|inst   ; 3       ;
; Lab2Demo:inst|Layer1:inst8|inst203~1                                          ; 3       ;
; Lab2Demo:inst|Layer1:inst8|inst196~6                                          ; 3       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst35                                    ; 3       ;
; Lab2Demo:inst|Layer1:inst8|inst196~3                                          ; 3       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst30                                    ; 3       ;
; Lab2Demo:inst|Layer1:inst8|inst211~0                                          ; 3       ;
; Lab2Demo:inst|Layer1:inst8|inst133~0                                          ; 3       ;
; Lab2Demo:inst|Layer1:inst8|inst10~0                                           ; 3       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst224|LessThan1~0                           ; 3       ;
; Lab2Demo:inst|Layer1:inst8|inst97~0                                           ; 3       ;
; Lab2Demo:inst|inst3[3]~0                                                      ; 3       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst167|LessThan0~18                          ; 3       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst171|LessThan1~18                          ; 3       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst183|LessThan0~18                          ; 3       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst184|LessThan1~18                          ; 3       ;
; PS2_DATA~input                                                                ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst5                                     ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst6                                     ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst7                                     ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst8                                     ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst9                                     ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst10                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst11                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst12                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst13                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst4|inst   ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst1                                     ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst14                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst20                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst22                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst23                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst21                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst19                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst17                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|RisingEdge:inst29|inst                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst18                                    ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst39                                    ; 2       ;
; lab1demoupgrade:inst4|isKey:inst4|inst5                                       ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|out_clk_next                    ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst153~1                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst150|LessThan1~0                           ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst133~5                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst133~4                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst153~0                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst165                                            ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst173~5                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst173~4                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst115~2                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst181                                            ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst111|LessThan1~0                           ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst203~3                                          ; 2       ;
; lab1demoupgrade:inst4|isKey:inst4|inst5~1                                     ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst186~5                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst186~4                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst196~4                                          ; 2       ;
; lab1demoupgrade:inst4|isKey:inst4|inst5~0                                     ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst97~1                                           ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst191~0                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst115~1                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst115~0                                          ; 2       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst31                                    ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst13                                             ; 2       ;
; Lab2Demo:inst|VGAController:inst|inst21~0                                     ; 2       ;
; Lab2Demo:inst|inst3[3]~1                                                      ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst51~0                                           ; 2       ;
; Lab2Demo:inst|Layer0:inst1|CMPX:inst15|LessThan0~0                            ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst68~0                                           ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst236~0                                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|inst44~0                                           ; 2       ;
; Lab2Demo:inst|VGAController:inst|CMPX:inst19|LessThan1~0                      ; 2       ;
; Lab2Demo:inst|VGAController:inst|CMPX:inst20|LessThan1~0                      ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~34                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~32                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~30                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~28                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~26                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~24                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~22                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~20                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~18                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~16                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~14                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~12                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~10                         ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~8                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~6                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~4                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~2                          ; 2       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~0                          ; 2       ;
; isUP2~input                                                                   ; 1       ;
; isDOWN2~input                                                                 ; 1       ;
; isLEFT2~input                                                                 ; 1       ;
; isRIGHT2~input                                                                ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst~0                   ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[17]~9                       ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[0]~8                        ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[1]~7                        ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[2]~6                        ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[3]~5                        ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[7]~4                        ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[12]~3                       ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[14]~2                       ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[15]~1                       ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[16]~0                       ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst205~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst93|LessThan1~6                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst93|LessThan1~3                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst93|LessThan1~19                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~35                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst168~6                                          ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst4~3                                   ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst4~2                                   ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst4~1                                   ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst4~0                                   ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst3|inst~0 ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst2|inst~0 ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|REG1_INC_CL:inst4|inst~0 ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst6                    ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst5                    ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|out_clk_next~0                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Equal0~4                        ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Equal0~3                        ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Equal0~2                        ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Equal0~1                        ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Equal0~0                        ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[17]                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[0]                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[1]                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[2]                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[3]                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[4]                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[5]                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[6]                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[7]                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[8]                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[9]                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[10]                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[11]                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[12]                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[13]                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[14]                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[15]                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|cnt[16]                         ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst24                                    ; 1       ;
; lab1demoupgrade:inst4|REGX:inst1|data_next~1                                  ; 1       ;
; lab1demoupgrade:inst4|Lab1Demo:inst|RisingEdge:inst29|inst1                   ; 1       ;
; lab1demoupgrade:inst4|REGX:inst1|data_next~0                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~29                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~28                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~27                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~29                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~29                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~26                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~23                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~20                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~17                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~16                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~11                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~8                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~26                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~23                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~20                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~17                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~16                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~15                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~14                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~13                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~12                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~29                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~26                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~25                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~24                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~23                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~22                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~21                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~20                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~19                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst236~6                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst236~5                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst236~4                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst236~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst236~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst236~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst173                                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~18                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst153~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst153~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst150|LessThan1~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst149|LessThan0~0                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst235~0                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst68~3                                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst68~2                                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst68~1                                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~28                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~27                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~26                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~25                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~24                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~23                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~22                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~21                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst211~5                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst186                                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst211~4                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst211~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst211~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst211~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~20                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst210~4                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst210~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst210~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst210~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst133~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst133~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst133~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst129|LessThan0~0                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~29                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~28                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~34                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~31                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~30                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~29                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~27                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~22                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~21                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~18                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~17                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~16                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~5                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~4                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~3                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~2                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~33                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~32                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~29                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~31                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~30                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~29                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~28                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~27                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~26                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~26                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~25                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~24                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~23                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~22                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~21                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~25                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~4                                   ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~3                                   ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~2                                   ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~1                                   ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~0                                   ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst207~0                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst165~5                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst165~4                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst165~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst165~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst165~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst165~0                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst168~5                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst168~4                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst168~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst168~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~20                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst173~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst173~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst173~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst173~0                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst205~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst205~0                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst213|LessThan0~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst44~1                                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst115~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst111|LessThan1~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst110|LessThan0~0                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~28                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~27                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~26                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~25                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~24                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~23                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~22                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~21                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst203~4                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst181~5                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst181~4                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst181~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst181~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst181~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst181~0                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst191~4                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst191~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst191~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst191~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst203~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~20                                 ; 1       ;
; lab1demoupgrade:inst4|inst13~0                                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst196~5                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst186~3                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst186~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst186~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst186~0                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst196~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst196~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst196~0                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst91|LessThan0~0                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst14                                             ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[0]~10                        ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[1]~9                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[2]~8                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[4]~7                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[7]~6                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[5]~5                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[6]~4                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[9]~3                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[8]~2                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|data[3]~1                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|inst21~2                                     ; 1       ;
; Lab2Demo:inst|VGAController:inst|inst21~1                                     ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[4]~12                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[2]~11                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[0]~10                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[1]~9                          ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[3]~8                          ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[5]~6                          ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[7]~5                          ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[9]~4                          ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[8]~3                          ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[10]~2                         ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|data[6]~1                          ; 1       ;
; Lab2Demo:inst|inst2[3]~6                                                      ; 1       ;
; Lab2Demo:inst|inst2[3]~5                                                      ; 1       ;
; Lab2Demo:inst|inst2[3]~4                                                      ; 1       ;
; Lab2Demo:inst|inst2[3]~3                                                      ; 1       ;
; Lab2Demo:inst|inst2[3]~2                                                      ; 1       ;
; Lab2Demo:inst|inst2[3]~1                                                      ; 1       ;
; Lab2Demo:inst|inst2[3]~0                                                      ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~10                                          ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~9                                           ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~8                                           ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~7                                           ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~6                                           ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~5                                           ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~4                                           ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~3                                           ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~2                                           ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~1                                           ; 1       ;
; Lab2Demo:inst|Layer0:inst1|inst20~0                                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst233~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst217|LessThan0~0                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst228|LessThan1~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst228|LessThan1~0                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst233~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst219|LessThan1~0                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst233~0                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst226|LessThan0~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst226|LessThan0~0                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst197~2                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst215|LessThan1~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst215|LessThan1~0                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst197~1                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|inst197~0                                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst224|LessThan1~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst213|LessThan0~0                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst222|LessThan0~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst222|LessThan0~0                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|CMPX:inst19|LessThan1~1                      ; 1       ;
; Lab2Demo:inst|VGAController:inst|CMPX:inst20|LessThan1~1                      ; 1       ;
; Lab2Demo:inst|VGAController:inst|inst15~3                                     ; 1       ;
; Lab2Demo:inst|VGAController:inst|inst15~2                                     ; 1       ;
; Lab2Demo:inst|VGAController:inst|inst15~1                                     ; 1       ;
; Lab2Demo:inst|VGAController:inst|inst15~0                                     ; 1       ;
; Lab2Demo:inst|VGAController:inst|inst10~3                                     ; 1       ;
; Lab2Demo:inst|VGAController:inst|inst10~2                                     ; 1       ;
; Lab2Demo:inst|VGAController:inst|inst10~1                                     ; 1       ;
; Lab2Demo:inst|VGAController:inst|inst10~0                                     ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~33                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~31                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~29                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~27                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~25                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~23                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~21                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~19                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~17                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~15                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~13                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~11                         ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~9                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~7                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~5                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~3                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CLK_DIVIDER:inst12|Add0~1                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~27                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~24                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~22                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~21                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~19                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~18                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~15                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~14                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~13                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~12                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~10                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~9                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~7                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~6                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~5                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~4                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~3                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~2                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~1                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst50|Add0~0                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~25                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~24                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~22                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~21                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~19                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~18                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~11                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~10                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~9                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~8                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~7                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~6                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~5                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~4                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~3                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~2                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~1                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst49|Add0~0                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~27                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~17                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~16                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~15                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~14                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~13                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~12                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~11                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~10                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~9                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~8                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~7                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~6                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~5                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~4                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~3                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~2                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~1                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst26|Add0~0                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~18                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~17                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~16                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~15                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~14                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~13                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~12                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~11                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~10                                ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~9                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~8                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~7                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~6                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~5                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~4                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~3                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~2                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~1                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst11|Add0~0                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~32                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~28                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~27                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~26                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~25                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~24                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~23                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~20                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~19                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~15                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~14                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~13                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~12                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~11                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~10                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~9                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~8                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst5|Add1~7                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~23                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~22                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~21                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~20                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~19                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~18                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~17                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~16                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~15                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~14                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~13                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~12                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~11                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~10                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~9                                   ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~8                                   ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~7                                   ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst|Add1~6                                   ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~18                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~17                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~16                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~15                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~14                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~13                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~12                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~11                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~10                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~9                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~8                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~7                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~6                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~5                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~4                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~3                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~2                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~1                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst6|Add0~0                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst167|LessThan0~17                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst167|LessThan0~15                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst167|LessThan0~13                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst167|LessThan0~11                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst167|LessThan0~9                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst167|LessThan0~7                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst167|LessThan0~5                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst167|LessThan0~3                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst167|LessThan0~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst171|LessThan1~17                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst171|LessThan1~15                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst171|LessThan1~13                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst171|LessThan1~11                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst171|LessThan1~9                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst171|LessThan1~7                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst171|LessThan1~5                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst171|LessThan1~3                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst171|LessThan1~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~18                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~17                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~16                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~15                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~14                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~13                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~12                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~11                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~10                                 ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~9                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~8                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~7                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~6                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~5                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~4                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~3                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~2                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~1                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|REGX:inst1|Add0~0                                  ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst183|LessThan0~17                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst183|LessThan0~15                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst183|LessThan0~13                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst183|LessThan0~11                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst183|LessThan0~9                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst183|LessThan0~7                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst183|LessThan0~5                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst183|LessThan0~3                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst183|LessThan0~1                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst184|LessThan1~17                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst184|LessThan1~15                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst184|LessThan1~13                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst184|LessThan1~11                          ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst184|LessThan1~9                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst184|LessThan1~7                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst184|LessThan1~5                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst184|LessThan1~3                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst184|LessThan1~1                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~18                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~17                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~16                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~15                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~14                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~13                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~12                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~11                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~10                           ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~9                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~8                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~7                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~6                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~5                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~4                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~3                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~2                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~1                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst1|Add0~0                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~20                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~19                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~18                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~17                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~16                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~15                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~14                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~13                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~12                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~11                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~10                            ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~9                             ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~8                             ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~7                             ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~6                             ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~5                             ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~4                             ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~3                             ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~2                             ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~1                             ; 1       ;
; Lab2Demo:inst|VGAController:inst|REGX:inst|Add0~0                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst23|LessThan1~18                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst23|LessThan1~17                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst23|LessThan1~15                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst23|LessThan1~13                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst23|LessThan1~11                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst23|LessThan1~9                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst23|LessThan1~7                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst23|LessThan1~5                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst23|LessThan1~3                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst23|LessThan1~1                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst24|LessThan0~18                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst24|LessThan0~17                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst24|LessThan0~15                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst24|LessThan0~13                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst24|LessThan0~11                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst24|LessThan0~9                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst24|LessThan0~7                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst24|LessThan0~5                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst24|LessThan0~3                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst24|LessThan0~1                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst17|LessThan1~18                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst17|LessThan1~17                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst17|LessThan1~15                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst17|LessThan1~13                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst17|LessThan1~11                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst17|LessThan1~9                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst17|LessThan1~7                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst17|LessThan1~5                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst17|LessThan1~3                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst17|LessThan1~1                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst21|LessThan0~18                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst21|LessThan0~17                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst21|LessThan0~15                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst21|LessThan0~13                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst21|LessThan0~11                           ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst21|LessThan0~9                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst21|LessThan0~7                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst21|LessThan0~5                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst21|LessThan0~3                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst21|LessThan0~1                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst7|LessThan1~18                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst7|LessThan1~17                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst7|LessThan1~15                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst7|LessThan1~13                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst7|LessThan1~11                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst7|LessThan1~9                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst7|LessThan1~7                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst7|LessThan1~5                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst7|LessThan1~3                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst7|LessThan1~1                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst8|LessThan0~18                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst8|LessThan0~17                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst8|LessThan0~15                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst8|LessThan0~13                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst8|LessThan0~11                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst8|LessThan0~9                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst8|LessThan0~7                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst8|LessThan0~5                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst8|LessThan0~3                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst8|LessThan0~1                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst2|LessThan1~18                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst2|LessThan1~17                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst2|LessThan1~15                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst2|LessThan1~13                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst2|LessThan1~11                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst2|LessThan1~9                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst2|LessThan1~7                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst2|LessThan1~5                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst2|LessThan1~3                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst2|LessThan1~1                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst3|LessThan0~18                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst3|LessThan0~17                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst3|LessThan0~15                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst3|LessThan0~13                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst3|LessThan0~11                            ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst3|LessThan0~9                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst3|LessThan0~7                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst3|LessThan0~5                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst3|LessThan0~3                             ; 1       ;
; Lab2Demo:inst|Layer1:inst8|CMPX:inst3|LessThan0~1                             ; 1       ;
+-------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 787 / 47,787 ( 2 % )   ;
; C16 interconnects     ; 8 / 1,804 ( < 1 % )    ;
; C4 interconnects      ; 308 / 31,272 ( < 1 % ) ;
; Direct links          ; 179 / 47,787 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 309 / 15,408 ( 2 % )   ;
; R24 interconnects     ; 4 / 1,775 ( < 1 % )    ;
; R4 interconnects      ; 419 / 41,310 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.02) ; Number of LABs  (Total = 45) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 4                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 6                            ;
; 16                                          ; 24                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.00) ; Number of LABs  (Total = 45) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 26                           ;
; 1 Clock enable                     ; 14                           ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.04) ; Number of LABs  (Total = 45) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 6                            ;
; 22                                           ; 4                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.31) ; Number of LABs  (Total = 45) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 5                            ;
; 3                                               ; 5                            ;
; 4                                               ; 2                            ;
; 5                                               ; 3                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 3                            ;
; 9                                               ; 1                            ;
; 10                                              ; 5                            ;
; 11                                              ; 4                            ;
; 12                                              ; 2                            ;
; 13                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.87) ; Number of LABs  (Total = 45) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 5                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 21        ; 0            ; 21        ; 0            ; 0            ; 21        ; 21        ; 0            ; 21        ; 21        ; 0            ; 14           ; 0            ; 0            ; 7            ; 0            ; 14           ; 7            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 21        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 21           ; 0         ; 21           ; 21           ; 0         ; 0         ; 21           ; 0         ; 0         ; 21           ; 7            ; 21           ; 21           ; 14           ; 21           ; 7            ; 14           ; 21           ; 21           ; 21           ; 7            ; 21           ; 21           ; 21           ; 21           ; 21           ; 0         ; 21           ; 21           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; H_SYNC             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V_SYNC             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BLUE[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GREEN[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; isRIGHT2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; isLEFT2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; isDOWN2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; isUP2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_DATA           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                         ;
+------------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                            ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------------------------------------+----------------------+-------------------+
; lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst1 ; CLK                  ; 2.8               ;
+------------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                   ;
+--------------------------------------------+------------------------------------------------+-------------------+
; Source Register                            ; Destination Register                           ; Delay Added in ns ;
+--------------------------------------------+------------------------------------------------+-------------------+
; lab1demoupgrade:inst4|Lab1Demo:inst|inst20 ; lab1demoupgrade:inst4|Lab1Demo:inst|inst33     ; 0.447             ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst24 ; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[8] ; 0.291             ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst21 ; lab1demoupgrade:inst4|Lab1Demo:inst|inst34     ; 0.291             ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst22 ; lab1demoupgrade:inst4|Lab1Demo:inst|inst35     ; 0.291             ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst23 ; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[8] ; 0.291             ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst17 ; lab1demoupgrade:inst4|Lab1Demo:inst|inst30     ; 0.291             ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst18 ; lab1demoupgrade:inst4|Lab1Demo:inst|inst31     ; 0.291             ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst19 ; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[8] ; 0.291             ;
; lab1demoupgrade:inst4|Lab1Demo:inst|inst14 ; Lab2Demo:inst|Layer1:inst8|REGX:inst26|data[8] ; 0.291             ;
+--------------------------------------------+------------------------------------------------+-------------------+
Note: This table only shows the top 9 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "Plocica1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Plocica1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node lab1demoupgrade:inst4|Lab1Demo:inst|Debouncer:inst40|inst1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "PROVERA" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/nv180217/Desktop/Ort 2 projekat/Ort 2 projekat/Plocica1/output_files/Plocica1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4970 megabytes
    Info: Processing ended: Wed Jan 22 18:23:10 2020
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/nv180217/Desktop/Ort 2 projekat/Ort 2 projekat/Plocica1/output_files/Plocica1.fit.smsg.


