# Full-Adder

## ğŸ”¹ O que Ã© um Full-Adder?

Um **Full-Adder** Ã© um circuito lÃ³gico **combinacional** que realiza a soma de **trÃªs bits**:

* **A**: primeiro bit de entrada
* **B**: segundo bit de entrada
* **Cin** (Carry-in): o "vai um" da casa anterior (menos significativa)

### Ele produz duas saÃ­das:

* **S (Sum)**: resultado da soma dos trÃªs bits
* **Cout (Carry-out)**: "vai um" para a prÃ³xima etapa (mais significativa)

---

## ğŸ”¹ Tabela-Verdade do Full-Adder

| A | B | Cin | Sum | Cout |
| - | - | --- | --- | ---- |
| 0 | 0 | 0   | 0   | 0    |
| 0 | 0 | 1   | 1   | 0    |
| 0 | 1 | 0   | 1   | 0    |
| 0 | 1 | 1   | 0   | 1    |
| 1 | 0 | 0   | 1   | 0    |
| 1 | 0 | 1   | 0   | 1    |
| 1 | 1 | 0   | 0   | 1    |
| 1 | 1 | 1   | 1   | 1    |

---

## ğŸ”¹ ExpressÃµes LÃ³gicas

* **Soma (Sum)** = `A âŠ• B âŠ• Cin`
* **Carry-out (Cout)** = `(A & B) | (A & Cin) | (B & Cin)`

---

## ğŸ”¹ ImplementaÃ§Ã£o com Portas LÃ³gicas

VocÃª pode montar um Full-Adder usando duas portas **XOR**, duas **AND** e uma **OR**:

```
Sum  = A âŠ• B âŠ• Cin
Cout = (A & B) | (B & Cin) | (A & Cin)
```

---

## ğŸ”¹ ImplementaÃ§Ã£o em Verilog (Simples)

```verilog
module full_adder (
    input  A,
    input  B,
    input  Cin,
    output Sum,
    output Cout
);
    assign Sum  = A ^ B ^ Cin;
    assign Cout = (A & B) | (A & Cin) | (B & Cin);
endmodule
```

---

## ğŸ”¹ AplicaÃ§Ãµes do Full-Adder

* Somadores maiores (4, 8, 16 bits)
* ALUs (Unidades LÃ³gicas e AritmÃ©ticas)
* Contadores
* Sistemas embarcados e FPGAs
