1. Explain how control signals in Slide 20 (Chapter 4) work.

PCSrc
조건 분기 명령어(`beq`, `bne`)의 결과에 따라
거짓: PC + 4로 다음 명령어 순차 실행
참: 계산된 분기 주소(PC + 4 + offset × 4)로 이동
`PCSrc`는 ALU의 `Zero` 신호를 보고 분기할지 말지 제어

RegWrite
명령어가 레지스터 파일에 값을 저장할 필요가 있는 경우에만 활성화되어 정확한 타이밍에 레지스터에 값이 안전히 쓰일 수 있게 함

ALUSrc
add $s0 $s1 $s2 같은 레지스터 2개에 대한 연산을 수행할것인지
addi $s0 $s1 1  같은 레지스터 하나와 상수에 대한 연산을 수행할 것인지
제어한다

ALU operation
ALU는 덧셈, 뺄셈, 논리비트연산 등 다양한 연산을 수행 가능한데
어떤 연산을 수행할 것인지 제어한다

MemWrite / MemRead
메모리에 값을 쓸것인지(MemWrite), 메모리에서 값을 읽어올것인지(MemRead) 결정한다

MemtoReg
add $s0 $s1 $s2 같이 ALU의 연산값을 레지스터에 저장할 것인지
lw $s0 0($s1) 같이 메모리에서 읽어온 값을 레지스터에 저장할 것인지
제어한다

2. What is the minimum number of cycles needed to completely execute n instructions on a CPU with a k stage pipeline? Find a formula.

최소 사이클을 찾는 것이므로 파이프라인 스톨은 고려하지 않는다

t를 cpu 사이클, t+1을 다음 cpu 사이클이라고 가정하자
I(n,k) 를 n번째 명령어의 k단계 stage라고 하자

I(1,1), 첫 명령어의 첫 stage가 t = 1 에 실행된다고 가정

cpu파이프라인 과정에 의해

I(n,1), n번째 명령어의 첫 stage는 t = n에 실행된다
이때 n번째 명령어 stage단계는 k-1개 남았으므로
n+k-1시점에 n번째 명령어가 처리된다

필요한 최소 사이클 수는 n+k-1개

3. Add NOP instructions to the code below so that it will run correctly on a pipeline that does not handle data hazards.

1. addi $s0, $s1, 5 
2. add  $s2, $s0, $s1 
3. addi $s3, $s0, 15 
4. add  $s4, $s2, $s1

데이터 해저드를 처리하지 못하므로 포워딩같은 것을 사용하지 못한다
스테이지는 교재 기준인 IF, ID, EX, MEM, RB 로 가정

2에서 1의 연산 결과인 $s0을 필요로 하므로
1의 RB가 끝난 다음 시점이 2의 ID가 되어야한다
따라서 2의 IF는 1의 RB와 동시진행되고
1과 2 사이의 nop는 3개 필요

3에서 $s0을 쓰기 위해 3의 ID는 1의 RB이후에 이뤄야하지만
위에서 2의 IF가 1의 RB와 동시진행되어 3은 스톨 없이 진행되어도 된다

4에서 2의 연산 결과인 $s2를 필요로 하므로
2의 RB가 끝난 다음 시점이 4의 ID가 되어야한다
따라서 4의 IF는 2의 RB와 동시진행되고
2과 4 사이의 nop는 2개 필요

따라서 수정된 명령어는 다음과 같다

1. addi $s0, $s1, 5
2. nop
3. nop
4. nop
5. add  $s2, $s0, $s1 
6. addi $s3, $s0, 15
7. nop
8. nop
9. add  $s4, $s2, $s1

4. Explain the condition of data hazards in slide 69. 

명령어 A,B,C가 순차 실행되고 B,C는 A의 연산결과를 필요로 한다고 하자
일단 스톨 없이 파이프라인 과정에 순차적으로 넣으면

A가 EX단계 일 때 B는 ID단계이다 이 때
A의 연산결과가 저장될 레지스터 번호가 EX/MEM.RegisterRd에 저장되고
B의 피연산자 레지스터가 ID/EX.RegisterRs, ID/EX.RegisterRt에 저장된다

B는 A의 연산결과를 필요로 하므로
ID/EX.RegisterRs, ID/EX.RegisterRt 둘 중 하나는 EX/MEM.RegisterRd이다

A가 MEM단계 일 때 C는 ID단계이다 이 때
A의 연산결과가 저장될 레지스터 번호가 MEM/RB.RegisterRd에 저장되고
C의 피연산자 레지스터가 ID/EX.RegisterRs, ID/EX.RegisterRt에 저장된다

C는 A의 연산결과를 필요로 하므로
ID/EX.RegisterRs, ID/EX.RegisterRt 둘 중 하나는 EX/MEM.RegisterRd이다

B,C는 A의 연산결과를 필요로 하지만 현재 A의 RB전에 이미 B,C의 ID가 실행 되므로 data hazard 이다
따라서 명령어 A,B,C가 순차 실행되고 B,C는 A의 연산결과를 필요로 해 순차실행하면 data hazard가 나는 조건은

ID/EX.RegisterRs == EX/MEM.RegisterRd OR
ID/EX.RegisterRt == EX/MEM.RegisterRd OR
ID/EX.RegisterRs == MEM/RB.RegisterRd OR
ID/EX.RegisterRt == MEM/RB.RegisterRd 

이다

조건이 만족되면 현재 명령어가 읽으려는 값이 아직 register file에 쓰이지 않았기 때문에,
포워딩 유닛은 이전 파이프라인 레지스터(EX/MEM 또는 MEM/WB)에서 값을 직접 전달해줘야 한다

5. Draw the figure in Slide 75.

6. Explain the condition for load-use hazard in Slide 77.

명령어 A,B가 순차 실행된다 하자
A는 메모리에서 값을 읽어 레지스터에 로드하는 명령, B는 A의 명령에 의해 값이 로드될 레지스터를 피연산자로 쓴다고 하자 
일단 스톨 없이 파이프라인 과정에 순차적으로 넣으면

A가 ID단계 수행할 때 A는 메모리에서 값을 레지스터로 불러오는 명령임이 결정되어 ID/EX.MemRead에 표시되고 또한 값을 쓸 레지스터도 결정되어 ID/EX.RegisterRt에 저장된다

A가 ID일 때 B는 IF 수행 중이고 이 때 가져온 명령어로 부터 어느 레지스터를 피연산자로 쓸지 결정되어 그 들을 IF/ID.RegisterRs, IF/ID.RegisterRt 에 저장한다

B는 A의 실행결과를 필요로 하므로
IF/ID.RegisterRs, IF/ID.RegisterRt 둘 중 하나는 ID/EX.RegisterRt 이다

따라서 A는 메모리에서 값을 읽어 레지스터에 로드하는 명령, B는 A의 명령에 의해 값이 로드될 레지스터를 피연산자로 쓰면
ID/EX.MemRead AND ( ID/EX.RegisterRt == IF/ID.RegisterRs OR ID/EX.RegisterRt == IF/ID.RegisterRt ) 조건이 만족된다
조건이 만족된 상태에서 그대로 진행하면 A의 RB전에 B의 EX가 실행되어 data hazard이다
A는 메모리 로드연산이고 B는 이를 쓰므로 이는 load-use data hazard이다

A의 MEM 단계에서 올바른 값이 결정되기 때문에 저 조건이 만족되면 B를 한 번 스톨하고 포워딩으로 올바른 값을 넘겨야 한다

