TimeQuest Timing Analyzer report for cpu_nuevo
Tue Jan 23 19:11:55 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'estadoSiguiente.mostrar_salida'
 12. Slow Model Setup: 'estadoSiguiente.cargar_op1'
 13. Slow Model Setup: 'control[0]'
 14. Slow Model Setup: 'estadoSiguiente.incrementar_pc'
 15. Slow Model Setup: 'estadoSiguiente.activar_pc'
 16. Slow Model Setup: 'estadoSiguiente.escribir_ram'
 17. Slow Model Hold: 'estadoSiguiente.incrementar_pc'
 18. Slow Model Hold: 'estadoSiguiente.cargar_op1'
 19. Slow Model Hold: 'control[0]'
 20. Slow Model Hold: 'estadoSiguiente.activar_pc'
 21. Slow Model Hold: 'estadoSiguiente.mostrar_salida'
 22. Slow Model Hold: 'estadoSiguiente.escribir_ram'
 23. Slow Model Recovery: 'estadoSiguiente.incrementar_pc'
 24. Slow Model Removal: 'estadoSiguiente.incrementar_pc'
 25. Slow Model Minimum Pulse Width: 'control[0]'
 26. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_pc'
 27. Slow Model Minimum Pulse Width: 'estadoSiguiente.cargar_op1'
 28. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 29. Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 30. Slow Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'estadoSiguiente.mostrar_salida'
 41. Fast Model Setup: 'estadoSiguiente.cargar_op1'
 42. Fast Model Setup: 'control[0]'
 43. Fast Model Setup: 'estadoSiguiente.incrementar_pc'
 44. Fast Model Setup: 'estadoSiguiente.activar_pc'
 45. Fast Model Setup: 'estadoSiguiente.escribir_ram'
 46. Fast Model Hold: 'estadoSiguiente.incrementar_pc'
 47. Fast Model Hold: 'control[0]'
 48. Fast Model Hold: 'estadoSiguiente.cargar_op1'
 49. Fast Model Hold: 'estadoSiguiente.activar_pc'
 50. Fast Model Hold: 'estadoSiguiente.escribir_ram'
 51. Fast Model Hold: 'estadoSiguiente.mostrar_salida'
 52. Fast Model Recovery: 'estadoSiguiente.incrementar_pc'
 53. Fast Model Removal: 'estadoSiguiente.incrementar_pc'
 54. Fast Model Minimum Pulse Width: 'control[0]'
 55. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_pc'
 56. Fast Model Minimum Pulse Width: 'estadoSiguiente.cargar_op1'
 57. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 58. Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 59. Fast Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu_nuevo                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; control[0]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control[0] }                     ;
; estadoSiguiente.activar_pc     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_pc }     ;
; estadoSiguiente.cargar_op1     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.cargar_op1 }     ;
; estadoSiguiente.escribir_ram   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_ram }   ;
; estadoSiguiente.incrementar_pc ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.incrementar_pc } ;
; estadoSiguiente.mostrar_salida ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.mostrar_salida } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                  ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
; INF MHz    ; 191.42 MHz      ; estadoSiguiente.cargar_op1     ; limit due to hold check                               ;
; INF MHz    ; 184.77 MHz      ; estadoSiguiente.incrementar_pc ; limit due to hold check                               ;
; 171.85 MHz ; 163.03 MHz      ; control[0]                     ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.mostrar_salida ; -5.720 ; -37.810       ;
; estadoSiguiente.cargar_op1     ; -5.561 ; -42.711       ;
; control[0]                     ; -4.819 ; -164.689      ;
; estadoSiguiente.incrementar_pc ; -4.131 ; -22.763       ;
; estadoSiguiente.activar_pc     ; -1.119 ; -5.727        ;
; estadoSiguiente.escribir_ram   ; -0.674 ; -2.317        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -2.706 ; -14.688       ;
; estadoSiguiente.cargar_op1     ; -2.612 ; -17.246       ;
; control[0]                     ; -2.179 ; -6.501        ;
; estadoSiguiente.activar_pc     ; -0.970 ; -3.226        ;
; estadoSiguiente.mostrar_salida ; -0.744 ; -3.315        ;
; estadoSiguiente.escribir_ram   ; -0.619 ; -1.797        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -5.321 ; -5.321        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -0.395 ; -0.395        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; control[0]                     ; -2.567 ; -207.219      ;
; estadoSiguiente.activar_pc     ; 0.500  ; 0.000         ;
; estadoSiguiente.cargar_op1     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram   ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc ; 0.500  ; 0.000         ;
; estadoSiguiente.mostrar_salida ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.mostrar_salida'                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node            ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.720 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.488      ; 4.877      ;
; -5.720 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.488      ; 4.877      ;
; -5.720 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.488      ; 4.877      ;
; -5.720 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.488      ; 4.877      ;
; -5.720 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.488      ; 4.877      ;
; -5.720 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.488      ; 4.877      ;
; -4.891 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.183      ; 5.207      ;
; -4.891 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.183      ; 5.207      ;
; -4.891 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.183      ; 5.207      ;
; -4.891 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.183      ; 5.207      ;
; -4.891 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.183      ; 5.207      ;
; -4.891 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.183      ; 5.207      ;
; -4.529 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.270      ; 4.883      ;
; -4.529 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.270      ; 4.883      ;
; -4.529 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.270      ; 4.883      ;
; -4.529 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.270      ; 4.883      ;
; -4.529 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.270      ; 4.883      ;
; -4.529 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.270      ; 4.883      ;
; -4.524 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.271      ; 4.880      ;
; -4.524 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.271      ; 4.880      ;
; -4.524 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.271      ; 4.880      ;
; -4.524 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.271      ; 4.880      ;
; -4.524 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.271      ; 4.880      ;
; -4.524 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.271      ; 4.880      ;
; -4.487 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.265      ; 4.885      ;
; -4.487 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.265      ; 4.885      ;
; -4.487 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.265      ; 4.885      ;
; -4.487 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.265      ; 4.885      ;
; -4.487 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.265      ; 4.885      ;
; -4.487 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.265      ; 4.885      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.885      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.884      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.885      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.885      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.885      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.885      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.885      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.884      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.884      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.884      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.884      ;
; -4.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.266      ; 4.884      ;
; -4.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.492      ; 4.772      ;
; -4.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.492      ; 4.772      ;
; -4.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.492      ; 4.772      ;
; -4.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.492      ; 4.772      ;
; -4.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.492      ; 4.772      ;
; -4.422 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.492      ; 4.772      ;
; -0.267 ; registro8b:r_pc|data_out[1]~reg0                                                                    ; posicion_actual[1] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 2.137      ; 0.955      ;
; 0.031  ; registro8b:r_pc|data_out[4]~reg0                                                                    ; posicion_actual[4] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 2.171      ; 1.439      ;
; 0.048  ; registro8b:r_pc|data_out[2]~reg0                                                                    ; posicion_actual[2] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.914      ; 0.950      ;
; 0.092  ; registro8b:r_pc|data_out[5]~reg0                                                                    ; posicion_actual[5] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.913      ; 0.954      ;
; 0.120  ; registro8b:r_pc|data_out[3]~reg0                                                                    ; posicion_actual[3] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 2.193      ; 0.959      ;
; 0.130  ; registro8b:r_pc|data_out[0]~reg0                                                                    ; posicion_actual[0] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 2.193      ; 0.949      ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.cargar_op1'                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+
; -5.561 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.158      ; 5.796      ;
; -5.561 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.158      ; 5.796      ;
; -5.561 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.158      ; 5.796      ;
; -5.561 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.158      ; 5.796      ;
; -5.561 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.158      ; 5.796      ;
; -5.561 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.158      ; 5.796      ;
; -5.533 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.150      ; 5.773      ;
; -5.533 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.150      ; 5.773      ;
; -5.533 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.150      ; 5.773      ;
; -5.533 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.150      ; 5.773      ;
; -5.533 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.150      ; 5.773      ;
; -5.533 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.150      ; 5.773      ;
; -5.530 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.156      ; 5.800      ;
; -5.530 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.156      ; 5.800      ;
; -5.530 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.156      ; 5.800      ;
; -5.530 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.156      ; 5.800      ;
; -5.530 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.156      ; 5.800      ;
; -5.530 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.156      ; 5.800      ;
; -5.518 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.148      ; 5.802      ;
; -5.518 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.148      ; 5.802      ;
; -5.518 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.148      ; 5.802      ;
; -5.518 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.148      ; 5.802      ;
; -5.518 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.148      ; 5.802      ;
; -5.518 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.148      ; 5.802      ;
; -5.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.452      ;
; -5.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.452      ;
; -5.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.452      ;
; -5.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.452      ;
; -5.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.452      ;
; -5.181 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.452      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.457      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.457      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.457      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.457      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.457      ;
; -5.138 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.457      ;
; -5.135 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.458      ;
; -5.135 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.458      ;
; -5.135 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.458      ;
; -5.135 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.458      ;
; -5.135 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.458      ;
; -5.135 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.187      ; 5.458      ;
; -5.115 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.184      ; 5.448      ;
; -5.115 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.184      ; 5.448      ;
; -5.115 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.184      ; 5.448      ;
; -5.115 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.184      ; 5.448      ;
; -5.115 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.184      ; 5.448      ;
; -5.115 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.184      ; 5.448      ;
; 0.925  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[0] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 4.074      ; 2.589      ;
; 1.010  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[3] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 4.074      ; 2.452      ;
; 1.088  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[1] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 4.074      ; 2.422      ;
; 1.107  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[2] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 4.071      ; 2.417      ;
; 1.357  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[5] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 4.037      ; 2.074      ;
; 1.396  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[4] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 4.035      ; 2.079      ;
; 1.425  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[0] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 4.074      ; 2.589      ;
; 1.510  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[3] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 4.074      ; 2.452      ;
; 1.588  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[1] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 4.074      ; 2.422      ;
; 1.592  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[6] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 4.043      ; 1.869      ;
; 1.607  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[2] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 4.071      ; 2.417      ;
; 1.689  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[7] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 4.045      ; 1.737      ;
; 1.857  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[5] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 4.037      ; 2.074      ;
; 1.896  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[4] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 4.035      ; 2.079      ;
; 2.092  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[6] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 4.043      ; 1.869      ;
; 2.189  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[7] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 4.045      ; 1.737      ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control[0]'                                                                                                                                                                                                          ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                             ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -4.819 ; estadoSiguiente.inicio           ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.012      ; 5.871      ;
; -4.819 ; estadoSiguiente.inicio           ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.012      ; 5.871      ;
; -4.805 ; estadoSiguiente.inicio           ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.012      ; 5.857      ;
; -4.805 ; estadoSiguiente.inicio           ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.012      ; 5.857      ;
; -4.805 ; estadoSiguiente.inicio           ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.012      ; 5.857      ;
; -4.805 ; estadoSiguiente.inicio           ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.012      ; 5.857      ;
; -4.803 ; estadoSiguiente.inicio           ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.012      ; 5.855      ;
; -4.803 ; estadoSiguiente.inicio           ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.012      ; 5.855      ;
; -4.534 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.542     ; 5.032      ;
; -4.534 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.542     ; 5.032      ;
; -4.534 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.542     ; 5.032      ;
; -4.523 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.541     ; 5.022      ;
; -4.523 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.541     ; 5.022      ;
; -4.523 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.541     ; 5.022      ;
; -4.050 ; estadoSiguiente.reset_pc         ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.537     ; 4.553      ;
; -4.050 ; estadoSiguiente.reset_pc         ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.537     ; 4.553      ;
; -4.036 ; estadoSiguiente.reset_pc         ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.537     ; 4.539      ;
; -4.036 ; estadoSiguiente.reset_pc         ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.537     ; 4.539      ;
; -4.036 ; estadoSiguiente.reset_pc         ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.537     ; 4.539      ;
; -4.036 ; estadoSiguiente.reset_pc         ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.537     ; 4.539      ;
; -4.034 ; estadoSiguiente.reset_pc         ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.537     ; 4.537      ;
; -4.034 ; estadoSiguiente.reset_pc         ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.537     ; 4.537      ;
; -3.912 ; estadoSiguiente.leer_ri          ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 4.947      ;
; -3.912 ; estadoSiguiente.leer_ri          ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 4.947      ;
; -3.912 ; estadoSiguiente.leer_ri          ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 4.947      ;
; -3.901 ; estadoSiguiente.leer_ri          ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 4.937      ;
; -3.901 ; estadoSiguiente.leer_ri          ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 4.937      ;
; -3.901 ; estadoSiguiente.leer_ri          ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 4.937      ;
; -3.862 ; estadoSiguiente.leer_ram         ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.902      ;
; -3.862 ; estadoSiguiente.leer_ram         ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.902      ;
; -3.848 ; estadoSiguiente.leer_ram         ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.888      ;
; -3.848 ; estadoSiguiente.leer_ram         ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.888      ;
; -3.848 ; estadoSiguiente.leer_ram         ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.888      ;
; -3.848 ; estadoSiguiente.leer_ram         ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.888      ;
; -3.846 ; estadoSiguiente.leer_ram         ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.886      ;
; -3.846 ; estadoSiguiente.leer_ram         ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.886      ;
; -3.707 ; estadoSiguiente.inicio           ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 4.754      ;
; -3.707 ; estadoSiguiente.inicio           ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 4.754      ;
; -3.707 ; estadoSiguiente.inicio           ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 4.754      ;
; -3.696 ; estadoSiguiente.inicio           ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.008      ; 4.744      ;
; -3.696 ; estadoSiguiente.inicio           ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.008      ; 4.744      ;
; -3.696 ; estadoSiguiente.inicio           ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.008      ; 4.744      ;
; -3.657 ; estadoSiguiente.espera           ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; control[0]                     ; control[0]  ; 1.000        ; 0.108      ; 4.719      ;
; -3.629 ; estadoSiguiente.leer_ri          ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.669      ;
; -3.629 ; estadoSiguiente.leer_ri          ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.669      ;
; -3.615 ; estadoSiguiente.leer_ri          ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.655      ;
; -3.615 ; estadoSiguiente.leer_ri          ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.655      ;
; -3.615 ; estadoSiguiente.leer_ri          ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.655      ;
; -3.615 ; estadoSiguiente.leer_ri          ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.655      ;
; -3.613 ; estadoSiguiente.leer_ri          ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.653      ;
; -3.613 ; estadoSiguiente.leer_ri          ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.653      ;
; -3.580 ; estadoSiguiente.leer_ram         ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 4.615      ;
; -3.580 ; estadoSiguiente.leer_ram         ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 4.615      ;
; -3.580 ; estadoSiguiente.leer_ram         ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.005     ; 4.615      ;
; -3.569 ; estadoSiguiente.leer_ram         ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 4.605      ;
; -3.569 ; estadoSiguiente.leer_ram         ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 4.605      ;
; -3.569 ; estadoSiguiente.leer_ram         ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 4.605      ;
; -3.535 ; estadoSiguiente.leer_ram         ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; control[0]                     ; control[0]  ; 1.000        ; 0.096      ; 4.585      ;
; -3.329 ; registro8b:r_ri|data_out[3]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 4.357      ;
; -3.314 ; posicion_ram[5]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -2.319     ; 1.449      ;
; -3.302 ; posicion_ram[2]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -2.319     ; 1.437      ;
; -3.301 ; posicion_ram[4]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -2.319     ; 1.436      ;
; -3.300 ; registro8b:r_ri|data_out[2]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 4.328      ;
; -3.271 ; posicion_ram[5]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -2.276     ; 1.449      ;
; -3.259 ; posicion_ram[2]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -2.276     ; 1.437      ;
; -3.258 ; posicion_ram[4]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -2.276     ; 1.436      ;
; -3.233 ; posicion_ram[3]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -2.249     ; 1.438      ;
; -3.229 ; registro8b:r_ri|data_out[7]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 4.257      ;
; -3.223 ; registro8b:r_ri|data_out[0]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 4.251      ;
; -3.198 ; registro8b:r_ri|data_out[6]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 4.226      ;
; -3.190 ; posicion_ram[3]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -2.206     ; 1.438      ;
; -3.012 ; in_pc[2]                         ; registro8b:r_pc|registro[2]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.396     ; 1.156      ;
; -3.009 ; in_pc[3]                         ; registro8b:r_pc|registro[3]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.396     ; 1.153      ;
; -2.963 ; posicion_ram[5]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.968     ; 1.449      ;
; -2.951 ; posicion_ram[2]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.968     ; 1.437      ;
; -2.950 ; posicion_ram[4]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.968     ; 1.436      ;
; -2.949 ; in_pc[1]                         ; registro8b:r_pc|registro[1]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.334     ; 1.155      ;
; -2.920 ; posicion_ram[5]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.925     ; 1.449      ;
; -2.908 ; posicion_ram[2]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.925     ; 1.437      ;
; -2.907 ; posicion_ram[4]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.925     ; 1.436      ;
; -2.882 ; posicion_ram[3]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.898     ; 1.438      ;
; -2.869 ; registro8b:r_ri|data_out[4]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 3.897      ;
; -2.857 ; in_ram[6]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.558     ; 1.753      ;
; -2.857 ; in_ram[5]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.562     ; 1.749      ;
; -2.856 ; in_ram[4]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.569     ; 1.741      ;
; -2.839 ; posicion_ram[3]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.855     ; 1.438      ;
; -2.812 ; posicion_ram[0]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -1.843     ; 1.423      ;
; -2.776 ; estadoSiguiente.inicio           ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.816      ;
; -2.773 ; posicion_ram[1]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -1.823     ; 1.404      ;
; -2.769 ; posicion_ram[0]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -1.800     ; 1.423      ;
; -2.740 ; in_ram[6]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.441     ; 1.753      ;
; -2.740 ; in_ram[5]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.445     ; 1.749      ;
; -2.739 ; in_ram[4]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.452     ; 1.741      ;
; -2.730 ; posicion_ram[1]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -1.780     ; 1.404      ;
; -2.624 ; registro8b:r_ri|data_out[5]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 3.652      ;
; -2.493 ; in_ram[2]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.574     ; 1.373      ;
; -2.492 ; in_ram[1]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.573     ; 1.373      ;
; -2.461 ; posicion_ram[0]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.492     ; 1.423      ;
; -2.456 ; in_ram[7]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.562     ; 1.348      ;
; -2.453 ; in_ram[0]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.578     ; 1.329      ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -4.131 ; posicion_actual[0]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.203      ; 3.368      ;
; -4.016 ; posicion_actual[0]             ; in_pc[1] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.141      ; 3.170      ;
; -3.867 ; posicion_actual[1]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.259      ; 3.160      ;
; -3.856 ; posicion_actual[2]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.481      ; 3.371      ;
; -3.854 ; posicion_actual[0]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.100     ; 3.381      ;
; -3.774 ; posicion_actual[0]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.102     ; 3.294      ;
; -3.593 ; posicion_actual[0]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.203      ; 2.829      ;
; -3.590 ; posicion_actual[1]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.044     ; 3.173      ;
; -3.579 ; posicion_actual[2]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.178      ; 3.384      ;
; -3.510 ; posicion_actual[1]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.046     ; 3.086      ;
; -3.499 ; posicion_actual[2]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.176      ; 3.297      ;
; -3.486 ; posicion_actual[3]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.100     ; 3.013      ;
; -3.425 ; posicion_actual[4]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.078     ; 2.974      ;
; -3.406 ; posicion_actual[3]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.102     ; 2.926      ;
; -3.395 ; posicion_actual[0]             ; in_pc[0] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.101     ; 2.916      ;
; -3.370 ; posicion_actual[3]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.203      ; 2.607      ;
; -3.359 ; posicion_actual[1]             ; in_pc[1] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.197      ; 2.569      ;
; -3.329 ; posicion_actual[1]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.259      ; 2.621      ;
; -3.279 ; posicion_actual[0]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.055      ; 3.368      ;
; -3.164 ; posicion_actual[0]             ; in_pc[1] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.993      ; 3.170      ;
; -3.015 ; posicion_actual[1]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.111      ; 3.160      ;
; -3.004 ; posicion_actual[2]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.333      ; 3.371      ;
; -3.002 ; posicion_actual[0]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.752      ; 3.381      ;
; -2.951 ; posicion_actual[4]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.080     ; 2.493      ;
; -2.925 ; posicion_actual[2]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.481      ; 2.439      ;
; -2.922 ; posicion_actual[0]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.750      ; 3.294      ;
; -2.851 ; posicion_actual[5]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.179      ; 2.657      ;
; -2.741 ; posicion_actual[0]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.055      ; 2.829      ;
; -2.738 ; posicion_actual[1]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.808      ; 3.173      ;
; -2.727 ; posicion_actual[2]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.030      ; 3.384      ;
; -2.658 ; posicion_actual[1]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.806      ; 3.086      ;
; -2.647 ; posicion_actual[2]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.028      ; 3.297      ;
; -2.634 ; posicion_actual[3]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.752      ; 3.013      ;
; -2.573 ; posicion_actual[4]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.774      ; 2.974      ;
; -2.554 ; posicion_actual[3]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.750      ; 2.926      ;
; -2.543 ; posicion_actual[0]             ; in_pc[0] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.751      ; 2.916      ;
; -2.518 ; posicion_actual[3]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.055      ; 2.607      ;
; -2.507 ; posicion_actual[1]             ; in_pc[1] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.049      ; 2.569      ;
; -2.477 ; posicion_actual[1]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.111      ; 2.621      ;
; -2.099 ; posicion_actual[4]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.772      ; 2.493      ;
; -2.073 ; posicion_actual[2]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.333      ; 2.439      ;
; -1.999 ; posicion_actual[5]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.031      ; 2.657      ;
; 1.005  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.139      ; 2.972      ;
; 1.042  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.139      ; 2.934      ;
; 1.219  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.077      ; 2.675      ;
; 1.422  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.834      ; 2.838      ;
; 1.429  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.836      ; 2.838      ;
; 1.505  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.139      ; 2.972      ;
; 1.522  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.835      ; 2.739      ;
; 1.542  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.139      ; 2.934      ;
; 1.719  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.077      ; 2.675      ;
; 1.922  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.834      ; 2.838      ;
; 1.929  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.836      ; 2.838      ;
; 2.022  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.835      ; 2.739      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.activar_pc'                                                                                                      ;
+--------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+
; -1.119 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_actual[1] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 1.285      ; 0.955      ;
; -0.821 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_actual[4] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 1.319      ; 1.439      ;
; -0.804 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_actual[2] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 1.062      ; 0.950      ;
; -0.760 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_actual[5] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 1.061      ; 0.954      ;
; -0.732 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_actual[3] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 1.341      ; 0.959      ;
; -0.722 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_actual[0] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 1.341      ; 0.949      ;
; -0.323 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 2.419      ; 0.949      ;
; -0.235 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 1.944      ; 1.420      ;
; -0.211 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 1.924      ; 1.423      ;
; 0.016  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 2.420      ; 1.248      ;
; 0.226  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 2.350      ; 1.253      ;
; 0.316  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 2.419      ; 0.957      ;
+--------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                   ;
+--------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+
; -0.674 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.068      ; 0.949      ;
; -0.586 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.593      ; 1.420      ;
; -0.562 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.573      ; 1.423      ;
; -0.335 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.069      ; 1.248      ;
; -0.125 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.999      ; 1.253      ;
; -0.035 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.068      ; 0.957      ;
+--------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.706 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.077      ; 2.675      ;
; -2.509 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.139      ; 2.934      ;
; -2.471 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.139      ; 2.972      ;
; -2.400 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.835      ; 2.739      ;
; -2.302 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.836      ; 2.838      ;
; -2.300 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.834      ; 2.838      ;
; -2.206 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.077      ; 2.675      ;
; -2.009 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.139      ; 2.934      ;
; -1.971 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.139      ; 2.972      ;
; -1.900 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.835      ; 2.739      ;
; -1.802 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.836      ; 2.838      ;
; -1.800 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.834      ; 2.838      ;
; 1.106  ; posicion_actual[2]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.333      ; 2.439      ;
; 1.510  ; posicion_actual[1]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.111      ; 2.621      ;
; 1.520  ; posicion_actual[1]             ; in_pc[1] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.049      ; 2.569      ;
; 1.552  ; posicion_actual[3]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.055      ; 2.607      ;
; 1.626  ; posicion_actual[5]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.031      ; 2.657      ;
; 1.721  ; posicion_actual[4]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.772      ; 2.493      ;
; 1.774  ; posicion_actual[0]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.055      ; 2.829      ;
; 1.958  ; posicion_actual[2]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.481      ; 2.439      ;
; 2.038  ; posicion_actual[2]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.333      ; 3.371      ;
; 2.049  ; posicion_actual[1]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.111      ; 3.160      ;
; 2.165  ; posicion_actual[0]             ; in_pc[0] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.751      ; 2.916      ;
; 2.176  ; posicion_actual[3]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.750      ; 2.926      ;
; 2.177  ; posicion_actual[0]             ; in_pc[1] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.993      ; 3.170      ;
; 2.200  ; posicion_actual[4]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.774      ; 2.974      ;
; 2.261  ; posicion_actual[3]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.752      ; 3.013      ;
; 2.269  ; posicion_actual[2]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.028      ; 3.297      ;
; 2.280  ; posicion_actual[1]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.806      ; 3.086      ;
; 2.313  ; posicion_actual[0]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.055      ; 3.368      ;
; 2.354  ; posicion_actual[2]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.030      ; 3.384      ;
; 2.362  ; posicion_actual[1]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.259      ; 2.621      ;
; 2.365  ; posicion_actual[1]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.808      ; 3.173      ;
; 2.372  ; posicion_actual[1]             ; in_pc[1] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.197      ; 2.569      ;
; 2.404  ; posicion_actual[3]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.203      ; 2.607      ;
; 2.478  ; posicion_actual[5]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.179      ; 2.657      ;
; 2.544  ; posicion_actual[0]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.750      ; 3.294      ;
; 2.573  ; posicion_actual[4]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.080     ; 2.493      ;
; 2.626  ; posicion_actual[0]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.203      ; 2.829      ;
; 2.629  ; posicion_actual[0]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.752      ; 3.381      ;
; 2.890  ; posicion_actual[2]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.481      ; 3.371      ;
; 2.901  ; posicion_actual[1]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.259      ; 3.160      ;
; 3.017  ; posicion_actual[0]             ; in_pc[0] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.101     ; 2.916      ;
; 3.028  ; posicion_actual[3]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.102     ; 2.926      ;
; 3.029  ; posicion_actual[0]             ; in_pc[1] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.141      ; 3.170      ;
; 3.052  ; posicion_actual[4]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.078     ; 2.974      ;
; 3.113  ; posicion_actual[3]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.100     ; 3.013      ;
; 3.121  ; posicion_actual[2]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.176      ; 3.297      ;
; 3.132  ; posicion_actual[1]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.046     ; 3.086      ;
; 3.165  ; posicion_actual[0]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.203      ; 3.368      ;
; 3.206  ; posicion_actual[2]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.178      ; 3.384      ;
; 3.217  ; posicion_actual[1]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.044     ; 3.173      ;
; 3.396  ; posicion_actual[0]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.102     ; 3.294      ;
; 3.481  ; posicion_actual[0]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.100     ; 3.381      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.cargar_op1'                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+
; -2.612 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[7] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 4.045      ; 1.737      ;
; -2.478 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[6] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 4.043      ; 1.869      ;
; -2.267 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[5] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 4.037      ; 2.074      ;
; -2.260 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[4] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 4.035      ; 2.079      ;
; -2.112 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[7] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 4.045      ; 1.737      ;
; -1.978 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[6] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 4.043      ; 1.869      ;
; -1.958 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[2] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 4.071      ; 2.417      ;
; -1.956 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[1] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 4.074      ; 2.422      ;
; -1.926 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[3] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 4.074      ; 2.452      ;
; -1.789 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[0] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 4.074      ; 2.589      ;
; -1.767 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[5] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 4.037      ; 2.074      ;
; -1.760 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[4] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 4.035      ; 2.079      ;
; -1.458 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[2] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 4.071      ; 2.417      ;
; -1.456 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[1] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 4.074      ; 2.422      ;
; -1.426 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[3] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 4.074      ; 2.452      ;
; -1.289 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[0] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 4.074      ; 2.589      ;
; 4.764  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.184      ; 5.448      ;
; 4.764  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.184      ; 5.448      ;
; 4.764  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.184      ; 5.448      ;
; 4.764  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.184      ; 5.448      ;
; 4.764  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.184      ; 5.448      ;
; 4.764  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.184      ; 5.448      ;
; 4.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.452      ;
; 4.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.452      ;
; 4.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.452      ;
; 4.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.452      ;
; 4.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.452      ;
; 4.765  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.452      ;
; 4.770  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.457      ;
; 4.770  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.457      ;
; 4.770  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.457      ;
; 4.770  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.457      ;
; 4.770  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.457      ;
; 4.770  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.457      ;
; 4.771  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.458      ;
; 4.771  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.458      ;
; 4.771  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.458      ;
; 4.771  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.458      ;
; 4.771  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.458      ;
; 4.771  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.187      ; 5.458      ;
; 5.123  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.150      ; 5.773      ;
; 5.123  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.150      ; 5.773      ;
; 5.123  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.150      ; 5.773      ;
; 5.123  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.150      ; 5.773      ;
; 5.123  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.150      ; 5.773      ;
; 5.123  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.150      ; 5.773      ;
; 5.138  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.158      ; 5.796      ;
; 5.138  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.158      ; 5.796      ;
; 5.138  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.158      ; 5.796      ;
; 5.138  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.158      ; 5.796      ;
; 5.138  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.158      ; 5.796      ;
; 5.138  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.158      ; 5.796      ;
; 5.144  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.156      ; 5.800      ;
; 5.144  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.156      ; 5.800      ;
; 5.144  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.156      ; 5.800      ;
; 5.144  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.156      ; 5.800      ;
; 5.144  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.156      ; 5.800      ;
; 5.144  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.156      ; 5.800      ;
; 5.154  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.148      ; 5.802      ;
; 5.154  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.148      ; 5.802      ;
; 5.154  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.148      ; 5.802      ;
; 5.154  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.148      ; 5.802      ;
; 5.154  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.148      ; 5.802      ;
; 5.154  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.148      ; 5.802      ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control[0]'                                                                                                                                                                                                   ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                       ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.179 ; estadoSiguiente.activar_pc     ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 3.285      ; 1.716      ;
; -1.679 ; estadoSiguiente.activar_pc     ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 3.285      ; 1.716      ;
; -1.558 ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 2.736      ; 1.788      ;
; -1.171 ; estadoSiguiente.cargar_op1     ; estadoSiguiente.mostrar_salida                                                                ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.748      ; 2.187      ;
; -1.058 ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 2.736      ; 1.788      ;
; -0.873 ; estadoSiguiente.activar_pc     ; estadoSiguiente.leer_ram                                                                      ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.748      ; 2.485      ;
; -0.742 ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.736      ; 2.604      ;
; -0.671 ; estadoSiguiente.cargar_op1     ; estadoSiguiente.mostrar_salida                                                                ; estadoSiguiente.cargar_op1     ; control[0]  ; -0.500       ; 2.748      ; 2.187      ;
; -0.565 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.cargar_op1                                                                    ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 2.748      ; 2.793      ;
; -0.373 ; estadoSiguiente.activar_pc     ; estadoSiguiente.leer_ram                                                                      ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 2.748      ; 2.485      ;
; -0.242 ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram   ; control[0]  ; -0.500       ; 2.736      ; 2.604      ;
; -0.155 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 2.736      ; 3.191      ;
; -0.065 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.cargar_op1                                                                    ; estadoSiguiente.incrementar_pc ; control[0]  ; -0.500       ; 2.748      ; 2.793      ;
; 0.345  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc ; control[0]  ; -0.500       ; 2.736      ; 3.191      ;
; 0.556  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 2.744      ; 3.910      ;
; 0.556  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 2.744      ; 3.910      ;
; 0.556  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 2.744      ; 3.910      ;
; 0.567  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 2.743      ; 3.920      ;
; 0.567  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 2.743      ; 3.920      ;
; 0.567  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 2.743      ; 3.920      ;
; 0.777  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.744      ; 4.131      ;
; 0.777  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.744      ; 4.131      ;
; 0.777  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.744      ; 4.131      ;
; 0.788  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.743      ; 4.141      ;
; 0.788  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.743      ; 4.141      ;
; 0.788  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.743      ; 4.141      ;
; 0.804  ; estadoSiguiente.escribir_ram   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.844      ; 4.219      ;
; 0.840  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.748      ; 4.198      ;
; 0.840  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.748      ; 4.198      ;
; 0.842  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.748      ; 4.200      ;
; 0.842  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.748      ; 4.200      ;
; 0.842  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.748      ; 4.200      ;
; 0.842  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.748      ; 4.200      ;
; 0.856  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.748      ; 4.214      ;
; 0.856  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.748      ; 4.214      ;
; 1.038  ; registro8b:r_ri|registro[7]    ; registro8b:r_ri|data_out[7]~reg0                                                              ; control[0]                     ; control[0]  ; 0.000        ; 0.000      ; 1.344      ;
; 1.046  ; estadoSiguiente.espera         ; estadoSiguiente.activar_pc                                                                    ; control[0]                     ; control[0]  ; 0.000        ; 0.000      ; 1.352      ;
; 1.052  ; registro8b:r_pc|registro[5]    ; registro8b:r_pc|data_out[5]~reg0                                                              ; control[0]                     ; control[0]  ; 0.000        ; 0.000      ; 1.358      ;
; 1.056  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 2.744      ; 3.910      ;
; 1.056  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 2.744      ; 3.910      ;
; 1.056  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 2.744      ; 3.910      ;
; 1.067  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 2.743      ; 3.920      ;
; 1.067  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 2.743      ; 3.920      ;
; 1.067  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 2.743      ; 3.920      ;
; 1.113  ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.744      ; 4.467      ;
; 1.113  ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.744      ; 4.467      ;
; 1.113  ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.744      ; 4.467      ;
; 1.124  ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.743      ; 4.477      ;
; 1.124  ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.743      ; 4.477      ;
; 1.124  ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 2.743      ; 4.477      ;
; 1.155  ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.748      ; 4.513      ;
; 1.155  ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.748      ; 4.513      ;
; 1.157  ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.748      ; 4.515      ;
; 1.157  ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.748      ; 4.515      ;
; 1.157  ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.748      ; 4.515      ;
; 1.157  ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.748      ; 4.515      ;
; 1.171  ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.748      ; 4.529      ;
; 1.171  ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 2.748      ; 4.529      ;
; 1.189  ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.748      ; 4.547      ;
; 1.189  ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.748      ; 4.547      ;
; 1.191  ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.748      ; 4.549      ;
; 1.191  ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.748      ; 4.549      ;
; 1.191  ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.748      ; 4.549      ;
; 1.191  ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.748      ; 4.549      ;
; 1.200  ; registro8b:r_ri|registro[1]    ; registro8b:r_ri|data_out[1]~reg0                                                              ; control[0]                     ; control[0]  ; 0.000        ; 0.000      ; 1.506      ;
; 1.202  ; registro8b:r_ri|registro[6]    ; registro8b:r_ri|data_out[6]~reg0                                                              ; control[0]                     ; control[0]  ; 0.000        ; 0.000      ; 1.508      ;
; 1.205  ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.748      ; 4.563      ;
; 1.205  ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.748      ; 4.563      ;
; 1.212  ; registro8b:r_ri|registro[3]    ; registro8b:r_ri|data_out[3]~reg0                                                              ; control[0]                     ; control[0]  ; 0.000        ; 0.000      ; 1.518      ;
; 1.214  ; registro8b:r_ri|registro[0]    ; registro8b:r_ri|data_out[0]~reg0                                                              ; control[0]                     ; control[0]  ; 0.000        ; 0.000      ; 1.520      ;
; 1.220  ; registro8b:r_ri|registro[2]    ; registro8b:r_ri|data_out[2]~reg0                                                              ; control[0]                     ; control[0]  ; 0.000        ; 0.000      ; 1.526      ;
; 1.234  ; estadoSiguiente.leer_ram       ; estadoSiguiente.leer_ri                                                                       ; control[0]                     ; control[0]  ; 0.000        ; 0.000      ; 1.540      ;
; 1.277  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; -0.500       ; 2.744      ; 4.131      ;
; 1.277  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; -0.500       ; 2.744      ; 4.131      ;
; 1.277  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; -0.500       ; 2.744      ; 4.131      ;
; 1.288  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; -0.500       ; 2.743      ; 4.141      ;
; 1.288  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; -0.500       ; 2.743      ; 4.141      ;
; 1.288  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; -0.500       ; 2.743      ; 4.141      ;
; 1.304  ; estadoSiguiente.escribir_ram   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram   ; control[0]  ; -0.500       ; 2.844      ; 4.219      ;
; 1.340  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 2.748      ; 4.198      ;
; 1.340  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 2.748      ; 4.198      ;
; 1.342  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 2.748      ; 4.200      ;
; 1.342  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 2.748      ; 4.200      ;
; 1.342  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 2.748      ; 4.200      ;
; 1.342  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 2.748      ; 4.200      ;
; 1.356  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 2.748      ; 4.214      ;
; 1.356  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 2.748      ; 4.214      ;
; 1.389  ; estadoSiguiente.incrementar_pc ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 2.844      ; 4.804      ;
; 1.423  ; registro8b:r_ri|registro[4]    ; registro8b:r_ri|data_out[4]~reg0                                                              ; control[0]                     ; control[0]  ; 0.000        ; 0.000      ; 1.729      ;
; 1.462  ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.744      ; 4.816      ;
; 1.462  ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.744      ; 4.816      ;
; 1.462  ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.744      ; 4.816      ;
; 1.464  ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 2.748      ; 4.822      ;
; 1.464  ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 2.748      ; 4.822      ;
; 1.466  ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 2.748      ; 4.824      ;
; 1.466  ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 2.748      ; 4.824      ;
; 1.466  ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 2.748      ; 4.824      ;
; 1.466  ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 2.748      ; 4.824      ;
; 1.473  ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.743      ; 4.826      ;
; 1.473  ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 2.743      ; 4.826      ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.activar_pc'                                                                                                       ;
+--------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+
; -0.970 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 2.419      ; 0.949      ;
; -0.962 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 2.419      ; 0.957      ;
; -0.672 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 2.420      ; 1.248      ;
; -0.597 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 2.350      ; 1.253      ;
; -0.024 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 1.944      ; 1.420      ;
; -0.001 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 1.924      ; 1.423      ;
; 0.108  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_actual[0] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 1.341      ; 0.949      ;
; 0.118  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_actual[3] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 1.341      ; 0.959      ;
; 0.170  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_actual[1] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 1.285      ; 0.955      ;
; 0.388  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_actual[2] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 1.062      ; 0.950      ;
; 0.393  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_actual[5] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 1.061      ; 0.954      ;
; 0.620  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_actual[4] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 1.319      ; 1.439      ;
+--------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.mostrar_salida'                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node            ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+
; -0.744 ; registro8b:r_pc|data_out[0]~reg0                                                                    ; posicion_actual[0] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 2.193      ; 0.949      ;
; -0.734 ; registro8b:r_pc|data_out[3]~reg0                                                                    ; posicion_actual[3] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 2.193      ; 0.959      ;
; -0.682 ; registro8b:r_pc|data_out[1]~reg0                                                                    ; posicion_actual[1] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 2.137      ; 0.955      ;
; -0.464 ; registro8b:r_pc|data_out[2]~reg0                                                                    ; posicion_actual[2] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.914      ; 0.950      ;
; -0.459 ; registro8b:r_pc|data_out[5]~reg0                                                                    ; posicion_actual[5] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.913      ; 0.954      ;
; -0.232 ; registro8b:r_pc|data_out[4]~reg0                                                                    ; posicion_actual[4] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 2.171      ; 1.439      ;
; 3.780  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.492      ; 4.772      ;
; 3.780  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.492      ; 4.772      ;
; 3.780  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.492      ; 4.772      ;
; 3.780  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.492      ; 4.772      ;
; 3.780  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.492      ; 4.772      ;
; 3.780  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.492      ; 4.772      ;
; 3.889  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.488      ; 4.877      ;
; 3.889  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.488      ; 4.877      ;
; 3.889  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.488      ; 4.877      ;
; 3.889  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.488      ; 4.877      ;
; 3.889  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.488      ; 4.877      ;
; 3.889  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.488      ; 4.877      ;
; 4.109  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.271      ; 4.880      ;
; 4.109  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.271      ; 4.880      ;
; 4.109  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.271      ; 4.880      ;
; 4.109  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.271      ; 4.880      ;
; 4.109  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.271      ; 4.880      ;
; 4.109  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.271      ; 4.880      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.270      ; 4.883      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.270      ; 4.883      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.270      ; 4.883      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.270      ; 4.883      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.270      ; 4.883      ;
; 4.113  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.270      ; 4.883      ;
; 4.118  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.884      ;
; 4.118  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.884      ;
; 4.118  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.884      ;
; 4.118  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.884      ;
; 4.118  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.884      ;
; 4.118  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.884      ;
; 4.119  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.885      ;
; 4.119  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.885      ;
; 4.119  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.885      ;
; 4.119  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.885      ;
; 4.119  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.885      ;
; 4.119  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.266      ; 4.885      ;
; 4.120  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.265      ; 4.885      ;
; 4.120  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.265      ; 4.885      ;
; 4.120  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.265      ; 4.885      ;
; 4.120  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.265      ; 4.885      ;
; 4.120  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.265      ; 4.885      ;
; 4.120  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.265      ; 4.885      ;
; 4.524  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.183      ; 5.207      ;
; 4.524  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.183      ; 5.207      ;
; 4.524  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.183      ; 5.207      ;
; 4.524  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.183      ; 5.207      ;
; 4.524  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.183      ; 5.207      ;
; 4.524  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.183      ; 5.207      ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                    ;
+--------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+
; -0.619 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.068      ; 0.949      ;
; -0.611 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.068      ; 0.957      ;
; -0.321 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.069      ; 1.248      ;
; -0.246 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.999      ; 1.253      ;
; 0.327  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.593      ; 1.420      ;
; 0.350  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.573      ; 1.423      ;
+--------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.incrementar_pc'                                                                                                         ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node      ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+
; -5.321 ; estadoSiguiente.leer_ram     ; Selector11~1 ; control[0]                   ; estadoSiguiente.incrementar_pc ; 0.500        ; -1.259     ; 2.641      ;
; -1.026 ; estadoSiguiente.escribir_ram ; Selector11~1 ; estadoSiguiente.escribir_ram ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.489      ; 1.398      ;
; -0.526 ; estadoSiguiente.escribir_ram ; Selector11~1 ; estadoSiguiente.escribir_ram ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.489      ; 1.398      ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.incrementar_pc'                                                                                                          ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node      ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+
; -0.395 ; estadoSiguiente.escribir_ram ; Selector11~1 ; estadoSiguiente.escribir_ram ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.489      ; 1.398      ;
; 0.105  ; estadoSiguiente.escribir_ram ; Selector11~1 ; estadoSiguiente.escribir_ram ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.489      ; 1.398      ;
; 4.400  ; estadoSiguiente.leer_ram     ; Selector11~1 ; control[0]                   ; estadoSiguiente.incrementar_pc ; -0.500       ; -1.259     ; 2.641      ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_pc                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_pc                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.cargar_op1                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.cargar_op1                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ri                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_ri                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.mostrar_salida                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.mostrar_salida                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.reset_pc                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.reset_pc                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|registro[0]                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|registro[0]                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|registro[1]                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|registro[1]                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|registro[2]                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|registro[2]                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|registro[3]                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|registro[3]                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|registro[4]                                                                         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_pc'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; estadoSiguiente.activar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; estadoSiguiente.activar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[0]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[0]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[3]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[3]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[4]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[4]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_ram~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_ram~0|dataa              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.cargar_op1'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1|combout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1|combout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Rise       ; WideOr7~1|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Rise       ; WideOr7~1|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Rise       ; estadoSiguiente.cargar_op1|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Rise       ; estadoSiguiente.cargar_op1|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[2]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[2]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[4]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[4]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[5]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[5]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[6]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[6]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[6]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[6]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[7]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[7]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[7]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[7]|datac                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram~0|datad                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; Selector10~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; Selector10~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; Selector10~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; Selector10~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; Selector11~1                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; Selector11~1                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; Selector11~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; Selector11~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr18~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr18~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[0]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[0]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[2]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[2]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datac                           ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 5.056  ; 5.056  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 0.163  ; 0.163  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 5.056  ; 5.056  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 4.338  ; 4.338  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 4.247  ; 4.247  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 4.213  ; 4.213  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 4.293  ; 4.293  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 4.338  ; 4.338  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 3.950  ; 3.950  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 3.849  ; 3.849  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -0.270 ; -0.270 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.272 ; -0.272 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 4.221  ; 4.221  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 4.130  ; 4.130  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 4.096  ; 4.096  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 4.176  ; 4.176  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 4.221  ; 4.221  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 3.833  ; 3.833  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 3.732  ; 3.732  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -0.387 ; -0.387 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.389 ; -0.389 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 0.398  ; 0.398  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 0.398  ; 0.398  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -3.521 ; -3.521 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 1.225  ; 1.225  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -2.998 ; -2.998 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -3.010 ; -3.010 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -3.090 ; -3.090 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -3.141 ; -3.141 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -2.703 ; -2.703 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -2.896 ; -2.896 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 1.216  ; 1.216  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 1.225  ; 1.225  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.342  ; 1.342  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -2.881 ; -2.881 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.893 ; -2.893 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.973 ; -2.973 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -3.024 ; -3.024 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -2.586 ; -2.586 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -2.779 ; -2.779 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 1.333  ; 1.333  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 1.342  ; 1.342  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 9.108 ; 9.108 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 8.707 ; 8.707 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 8.586 ; 8.586 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 8.151 ; 8.151 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 8.640 ; 8.640 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 9.108 ; 9.108 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 8.476 ; 8.476 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 8.381 ; 8.381 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 8.149 ; 8.149 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 8.149 ; 8.149 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 8.707 ; 8.707 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 8.586 ; 8.586 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 8.151 ; 8.151 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 8.640 ; 8.640 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 9.108 ; 9.108 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 8.476 ; 8.476 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 8.381 ; 8.381 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 8.149 ; 8.149 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.mostrar_salida ; -2.447 ; -17.071       ;
; estadoSiguiente.cargar_op1     ; -2.414 ; -18.778       ;
; control[0]                     ; -1.460 ; -29.622       ;
; estadoSiguiente.incrementar_pc ; -0.513 ; -2.363        ;
; estadoSiguiente.activar_pc     ; -0.302 ; -1.390        ;
; estadoSiguiente.escribir_ram   ; -0.081 ; -0.199        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -1.137 ; -6.279        ;
; control[0]                     ; -1.117 ; -10.376       ;
; estadoSiguiente.cargar_op1     ; -1.096 ; -7.588        ;
; estadoSiguiente.activar_pc     ; 0.312  ; 0.000         ;
; estadoSiguiente.escribir_ram   ; 0.439  ; 0.000         ;
; estadoSiguiente.mostrar_salida ; 0.466  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -1.864 ; -1.864        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -0.135 ; -0.135        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; control[0]                     ; -1.627 ; -133.746      ;
; estadoSiguiente.activar_pc     ; 0.500  ; 0.000         ;
; estadoSiguiente.cargar_op1     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram   ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc ; 0.500  ; 0.000         ;
; estadoSiguiente.mostrar_salida ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.mostrar_salida'                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node            ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.447 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.195      ; 2.294      ;
; -2.447 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.195      ; 2.294      ;
; -2.447 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.195      ; 2.294      ;
; -2.447 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.195      ; 2.294      ;
; -2.447 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.195      ; 2.294      ;
; -2.447 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.195      ; 2.294      ;
; -2.201 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.076      ; 2.386      ;
; -2.201 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.076      ; 2.386      ;
; -2.201 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.076      ; 2.386      ;
; -2.201 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.076      ; 2.386      ;
; -2.201 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.076      ; 2.386      ;
; -2.201 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.076      ; 2.386      ;
; -2.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.126      ; 2.295      ;
; -2.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.126      ; 2.295      ;
; -2.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.126      ; 2.295      ;
; -2.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.126      ; 2.295      ;
; -2.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.126      ; 2.295      ;
; -2.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.126      ; 2.295      ;
; -2.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.127      ; 2.294      ;
; -2.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.127      ; 2.294      ;
; -2.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.127      ; 2.294      ;
; -2.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.127      ; 2.294      ;
; -2.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.127      ; 2.294      ;
; -2.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.127      ; 2.294      ;
; -2.068 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.121      ; 2.297      ;
; -2.068 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.121      ; 2.297      ;
; -2.068 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.121      ; 2.297      ;
; -2.068 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.121      ; 2.297      ;
; -2.068 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.121      ; 2.297      ;
; -2.068 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.121      ; 2.297      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.123      ; 2.298      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.122      ; 2.296      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.123      ; 2.298      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.123      ; 2.298      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.123      ; 2.298      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.123      ; 2.298      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.123      ; 2.298      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.122      ; 2.296      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.122      ; 2.296      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.122      ; 2.296      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.122      ; 2.296      ;
; -2.066 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.122      ; 2.296      ;
; -2.049 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.198      ; 2.274      ;
; -2.049 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.198      ; 2.274      ;
; -2.049 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.198      ; 2.274      ;
; -2.049 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.198      ; 2.274      ;
; -2.049 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.198      ; 2.274      ;
; -2.049 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.198      ; 2.274      ;
; -0.033 ; registro8b:r_pc|data_out[1]~reg0                                                                    ; posicion_actual[1] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.377      ; 0.354      ;
; 0.035  ; registro8b:r_pc|data_out[4]~reg0                                                                    ; posicion_actual[4] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.373      ; 0.494      ;
; 0.046  ; registro8b:r_pc|data_out[2]~reg0                                                                    ; posicion_actual[2] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.303      ; 0.354      ;
; 0.055  ; registro8b:r_pc|data_out[5]~reg0                                                                    ; posicion_actual[5] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.302      ; 0.356      ;
; 0.059  ; registro8b:r_pc|data_out[3]~reg0                                                                    ; posicion_actual[3] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.388      ; 0.357      ;
; 0.062  ; registro8b:r_pc|data_out[0]~reg0                                                                    ; posicion_actual[0] ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.387      ; 0.353      ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.cargar_op1'                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.050      ; 2.563      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.050      ; 2.563      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.050      ; 2.563      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.050      ; 2.563      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.050      ; 2.563      ;
; -2.414 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.050      ; 2.563      ;
; -2.412 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.052      ; 2.560      ;
; -2.412 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.052      ; 2.560      ;
; -2.412 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.052      ; 2.560      ;
; -2.412 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.052      ; 2.560      ;
; -2.412 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.052      ; 2.560      ;
; -2.412 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.052      ; 2.560      ;
; -2.410 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.046      ; 2.566      ;
; -2.410 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.046      ; 2.566      ;
; -2.410 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.046      ; 2.566      ;
; -2.410 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.046      ; 2.566      ;
; -2.410 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.046      ; 2.566      ;
; -2.410 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.046      ; 2.566      ;
; -2.401 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.047      ; 2.551      ;
; -2.401 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.047      ; 2.551      ;
; -2.401 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.047      ; 2.551      ;
; -2.401 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.047      ; 2.551      ;
; -2.401 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.047      ; 2.551      ;
; -2.401 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.047      ; 2.551      ;
; -2.294 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.069      ; 2.463      ;
; -2.294 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.069      ; 2.463      ;
; -2.294 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.069      ; 2.463      ;
; -2.294 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.069      ; 2.463      ;
; -2.294 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.069      ; 2.463      ;
; -2.294 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.069      ; 2.463      ;
; -2.286 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.465      ;
; -2.286 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.465      ;
; -2.286 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.465      ;
; -2.286 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.465      ;
; -2.286 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.465      ;
; -2.286 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.465      ;
; -2.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.464      ;
; -2.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.464      ;
; -2.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.464      ;
; -2.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.464      ;
; -2.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.464      ;
; -2.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.070      ; 2.464      ;
; -2.278 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.067      ; 2.459      ;
; -2.278 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.067      ; 2.459      ;
; -2.278 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.067      ; 2.459      ;
; -2.278 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.067      ; 2.459      ;
; -2.278 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.067      ; 2.459      ;
; -2.278 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; 0.500        ; 0.067      ; 2.459      ;
; 0.939  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[0] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.564      ; 0.877      ;
; 1.000  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[3] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.563      ; 0.804      ;
; 1.022  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[1] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.564      ; 0.792      ;
; 1.030  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[2] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.561      ; 0.786      ;
; 1.060  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[5] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.541      ; 0.725      ;
; 1.063  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[4] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.540      ; 0.728      ;
; 1.124  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[6] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.544      ; 0.660      ;
; 1.192  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[7] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.500        ; 1.546      ; 0.591      ;
; 1.439  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[0] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 1.564      ; 0.877      ;
; 1.500  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[3] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 1.563      ; 0.804      ;
; 1.522  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[1] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 1.564      ; 0.792      ;
; 1.530  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[2] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 1.561      ; 0.786      ;
; 1.560  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[5] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 1.541      ; 0.725      ;
; 1.563  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[4] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 1.540      ; 0.728      ;
; 1.624  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[6] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 1.544      ; 0.660      ;
; 1.692  ; estadoSiguiente.cargar_op1                                                                          ; in_ri[7] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 1.000        ; 1.546      ; 0.591      ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control[0]'                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                             ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -0.890 ; estadoSiguiente.inicio                                                                             ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.011      ; 1.933      ;
; -0.890 ; estadoSiguiente.inicio                                                                             ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.011      ; 1.933      ;
; -0.882 ; estadoSiguiente.inicio                                                                             ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.011      ; 1.925      ;
; -0.882 ; estadoSiguiente.inicio                                                                             ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.011      ; 1.925      ;
; -0.882 ; estadoSiguiente.inicio                                                                             ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.011      ; 1.925      ;
; -0.882 ; estadoSiguiente.inicio                                                                             ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.011      ; 1.925      ;
; -0.879 ; estadoSiguiente.inicio                                                                             ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.011      ; 1.922      ;
; -0.879 ; estadoSiguiente.inicio                                                                             ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.011      ; 1.922      ;
; -0.710 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.022      ; 1.764      ;
; -0.710 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.022      ; 1.764      ;
; -0.710 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.022      ; 1.764      ;
; -0.705 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.022      ; 1.759      ;
; -0.705 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.022      ; 1.759      ;
; -0.705 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.022      ; 1.759      ;
; -0.689 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.717      ;
; -0.689 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.717      ;
; -0.689 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.717      ;
; -0.684 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.712      ;
; -0.684 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.712      ;
; -0.684 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.712      ;
; -0.661 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.693      ;
; -0.661 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.693      ;
; -0.653 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.685      ;
; -0.653 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.685      ;
; -0.653 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.685      ;
; -0.653 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.685      ;
; -0.650 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.682      ;
; -0.650 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.682      ;
; -0.614 ; estadoSiguiente.inicio                                                                             ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 1.653      ;
; -0.614 ; estadoSiguiente.inicio                                                                             ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 1.653      ;
; -0.614 ; estadoSiguiente.inicio                                                                             ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 1.653      ;
; -0.609 ; estadoSiguiente.inicio                                                                             ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 1.648      ;
; -0.609 ; estadoSiguiente.inicio                                                                             ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 1.648      ;
; -0.609 ; estadoSiguiente.inicio                                                                             ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 1.648      ;
; -0.584 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.616      ;
; -0.584 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.616      ;
; -0.576 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.608      ;
; -0.573 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; estadoSiguiente.leer_ri                                                                            ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.605      ;
; -0.570 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.598      ;
; -0.570 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.598      ;
; -0.570 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.598      ;
; -0.565 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.593      ;
; -0.565 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.593      ;
; -0.565 ; estadoSiguiente.leer_ram                                                                           ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.004     ; 1.593      ;
; -0.546 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.026      ; 1.604      ;
; -0.546 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.026      ; 1.604      ;
; -0.538 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.026      ; 1.596      ;
; -0.538 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.026      ; 1.596      ;
; -0.538 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.026      ; 1.596      ;
; -0.538 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.026      ; 1.596      ;
; -0.535 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.026      ; 1.593      ;
; -0.535 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.026      ; 1.593      ;
; -0.428 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.479     ; 0.448      ;
; -0.424 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.475     ; 0.448      ;
; -0.421 ; posicion_ram[2]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.478     ; 0.442      ;
; -0.419 ; posicion_ram[4]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.479     ; 0.439      ;
; -0.417 ; posicion_ram[2]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.474     ; 0.442      ;
; -0.415 ; posicion_ram[4]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.475     ; 0.439      ;
; -0.410 ; estadoSiguiente.espera                                                                             ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; control[0]                     ; control[0]  ; 1.000        ; 0.070      ; 1.479      ;
; -0.400 ; posicion_ram[3]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.457     ; 0.442      ;
; -0.396 ; posicion_ram[3]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.453     ; 0.442      ;
; -0.388 ; estadoSiguiente.leer_ram                                                                           ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; control[0]                     ; control[0]  ; 1.000        ; 0.059      ; 1.446      ;
; -0.351 ; registro8b:r_ri|data_out[2]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.011     ; 1.372      ;
; -0.329 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.011     ; 1.350      ;
; -0.323 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.011     ; 1.344      ;
; -0.320 ; in_pc[3]                                                                                           ; registro8b:r_pc|registro[3]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.466     ; 0.386      ;
; -0.319 ; in_pc[2]                                                                                           ; registro8b:r_pc|registro[2]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.467     ; 0.384      ;
; -0.315 ; registro8b:r_ri|data_out[6]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.011     ; 1.336      ;
; -0.310 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.011     ; 1.331      ;
; -0.303 ; in_pc[1]                                                                                           ; registro8b:r_pc|registro[1]                                                                         ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.449     ; 0.386      ;
; -0.301 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.352     ; 0.448      ;
; -0.297 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.348     ; 0.448      ;
; -0.294 ; posicion_ram[2]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.351     ; 0.442      ;
; -0.292 ; posicion_ram[4]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.352     ; 0.439      ;
; -0.290 ; posicion_ram[2]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.347     ; 0.442      ;
; -0.288 ; posicion_ram[4]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.348     ; 0.439      ;
; -0.286 ; posicion_ram[0]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.350     ; 0.435      ;
; -0.282 ; posicion_ram[0]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.346     ; 0.435      ;
; -0.273 ; posicion_ram[3]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.330     ; 0.442      ;
; -0.269 ; posicion_ram[3]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.326     ; 0.442      ;
; -0.265 ; posicion_ram[1]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.339     ; 0.425      ;
; -0.261 ; posicion_ram[1]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; estadoSiguiente.activar_pc     ; control[0]  ; 0.500        ; -0.335     ; 0.425      ;
; -0.259 ; in_ram[4]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.244     ; 0.514      ;
; -0.255 ; in_ram[6]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.232     ; 0.522      ;
; -0.253 ; in_ram[5]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.234     ; 0.518      ;
; -0.212 ; in_ram[4]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.197     ; 0.514      ;
; -0.208 ; in_ram[6]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.185     ; 0.522      ;
; -0.206 ; in_ram[5]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.187     ; 0.518      ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.513 ; posicion_actual[0]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.079      ; 1.036      ;
; -0.443 ; posicion_actual[0]             ; in_pc[1] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.062      ; 0.947      ;
; -0.431 ; posicion_actual[0]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.002     ; 1.035      ;
; -0.406 ; posicion_actual[1]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.089      ; 0.939      ;
; -0.399 ; posicion_actual[0]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.003     ; 0.999      ;
; -0.376 ; posicion_actual[2]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.163      ; 0.983      ;
; -0.328 ; posicion_actual[0]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.080      ; 0.853      ;
; -0.324 ; posicion_actual[1]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.008      ; 0.938      ;
; -0.294 ; posicion_actual[2]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.082      ; 0.982      ;
; -0.292 ; posicion_actual[1]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.007      ; 0.902      ;
; -0.272 ; posicion_actual[3]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.003     ; 0.875      ;
; -0.262 ; posicion_actual[2]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.081      ; 0.946      ;
; -0.251 ; posicion_actual[3]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.078      ; 0.773      ;
; -0.249 ; posicion_actual[0]             ; in_pc[0] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.002     ; 0.850      ;
; -0.244 ; posicion_actual[0]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.348      ; 1.036      ;
; -0.240 ; posicion_actual[3]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.004     ; 0.839      ;
; -0.234 ; posicion_actual[4]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.012      ; 0.852      ;
; -0.233 ; posicion_actual[1]             ; in_pc[1] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.072      ; 0.747      ;
; -0.221 ; posicion_actual[1]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.090      ; 0.756      ;
; -0.174 ; posicion_actual[0]             ; in_pc[1] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.331      ; 0.947      ;
; -0.162 ; posicion_actual[0]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.267      ; 1.035      ;
; -0.137 ; posicion_actual[1]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.358      ; 0.939      ;
; -0.130 ; posicion_actual[0]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.266      ; 0.999      ;
; -0.107 ; posicion_actual[2]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.432      ; 0.983      ;
; -0.097 ; posicion_actual[4]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.011      ; 0.711      ;
; -0.088 ; posicion_actual[2]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.164      ; 0.697      ;
; -0.067 ; posicion_actual[5]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.083      ; 0.756      ;
; -0.059 ; posicion_actual[0]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.349      ; 0.853      ;
; -0.055 ; posicion_actual[1]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.277      ; 0.938      ;
; -0.025 ; posicion_actual[2]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.351      ; 0.982      ;
; -0.023 ; posicion_actual[1]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.276      ; 0.902      ;
; -0.003 ; posicion_actual[3]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.266      ; 0.875      ;
; 0.007  ; posicion_actual[2]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.350      ; 0.946      ;
; 0.018  ; posicion_actual[3]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.347      ; 0.773      ;
; 0.020  ; posicion_actual[0]             ; in_pc[0] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.267      ; 0.850      ;
; 0.029  ; posicion_actual[3]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.265      ; 0.839      ;
; 0.035  ; posicion_actual[4]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.281      ; 0.852      ;
; 0.036  ; posicion_actual[1]             ; in_pc[1] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.341      ; 0.747      ;
; 0.048  ; posicion_actual[1]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.359      ; 0.756      ;
; 0.172  ; posicion_actual[4]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.280      ; 0.711      ;
; 0.181  ; posicion_actual[2]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.433      ; 0.697      ;
; 0.202  ; posicion_actual[5]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.352      ; 0.756      ;
; 0.974  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.894      ; 1.006      ;
; 1.016  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.893      ; 0.962      ;
; 1.079  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.876      ; 0.880      ;
; 1.105  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.811      ; 0.950      ;
; 1.108  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.812      ; 0.951      ;
; 1.140  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.812      ; 0.916      ;
; 1.474  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.894      ; 1.006      ;
; 1.516  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.893      ; 0.962      ;
; 1.579  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.876      ; 0.880      ;
; 1.605  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.811      ; 0.950      ;
; 1.608  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.812      ; 0.951      ;
; 1.640  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.812      ; 0.916      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.activar_pc'                                                                                                      ;
+--------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+
; -0.302 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_actual[1] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.108      ; 0.354      ;
; -0.234 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_actual[4] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.104      ; 0.494      ;
; -0.223 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_actual[2] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.034      ; 0.354      ;
; -0.214 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_actual[5] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.033      ; 0.356      ;
; -0.210 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_actual[3] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.119      ; 0.357      ;
; -0.207 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_actual[0] ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.118      ; 0.353      ;
; 0.046  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.541      ; 0.353      ;
; 0.067  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.402      ; 0.485      ;
; 0.069  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.413      ; 0.482      ;
; 0.145  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.542      ; 0.431      ;
; 0.194  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.520      ; 0.435      ;
; 0.221  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]   ; estadoSiguiente.activar_pc ; 0.500        ; 0.542      ; 0.360      ;
+--------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                   ;
+--------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node         ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+
; -0.081 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.414      ; 0.353      ;
; -0.060 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.275      ; 0.485      ;
; -0.058 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.286      ; 0.482      ;
; 0.018  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.415      ; 0.431      ;
; 0.067  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.393      ; 0.435      ;
; 0.094  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.415      ; 0.360      ;
+--------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.137 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.876      ; 0.880      ;
; -1.072 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.893      ; 0.962      ;
; -1.037 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.812      ; 0.916      ;
; -1.029 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.894      ; 1.006      ;
; -1.002 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.811      ; 0.950      ;
; -1.002 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.812      ; 0.951      ;
; -0.637 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.876      ; 0.880      ;
; -0.572 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.893      ; 0.962      ;
; -0.537 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.812      ; 0.916      ;
; -0.529 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.894      ; 1.006      ;
; -0.502 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.811      ; 0.950      ;
; -0.502 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.812      ; 0.951      ;
; 0.264  ; posicion_actual[2]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.433      ; 0.697      ;
; 0.397  ; posicion_actual[1]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.359      ; 0.756      ;
; 0.404  ; posicion_actual[5]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.352      ; 0.756      ;
; 0.406  ; posicion_actual[1]             ; in_pc[1] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.341      ; 0.747      ;
; 0.426  ; posicion_actual[3]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.347      ; 0.773      ;
; 0.431  ; posicion_actual[4]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.280      ; 0.711      ;
; 0.504  ; posicion_actual[0]             ; in_pc[2] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.349      ; 0.853      ;
; 0.533  ; posicion_actual[2]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.164      ; 0.697      ;
; 0.551  ; posicion_actual[2]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.432      ; 0.983      ;
; 0.571  ; posicion_actual[4]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.281      ; 0.852      ;
; 0.574  ; posicion_actual[3]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.265      ; 0.839      ;
; 0.581  ; posicion_actual[1]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.358      ; 0.939      ;
; 0.583  ; posicion_actual[0]             ; in_pc[0] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.267      ; 0.850      ;
; 0.596  ; posicion_actual[2]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.350      ; 0.946      ;
; 0.609  ; posicion_actual[3]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.266      ; 0.875      ;
; 0.616  ; posicion_actual[0]             ; in_pc[1] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.331      ; 0.947      ;
; 0.626  ; posicion_actual[1]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.276      ; 0.902      ;
; 0.631  ; posicion_actual[2]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.351      ; 0.982      ;
; 0.661  ; posicion_actual[1]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.277      ; 0.938      ;
; 0.666  ; posicion_actual[1]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.090      ; 0.756      ;
; 0.673  ; posicion_actual[5]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.083      ; 0.756      ;
; 0.675  ; posicion_actual[1]             ; in_pc[1] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.072      ; 0.747      ;
; 0.688  ; posicion_actual[0]             ; in_pc[3] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.348      ; 1.036      ;
; 0.695  ; posicion_actual[3]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.078      ; 0.773      ;
; 0.700  ; posicion_actual[4]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.011      ; 0.711      ;
; 0.733  ; posicion_actual[0]             ; in_pc[4] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.266      ; 0.999      ;
; 0.768  ; posicion_actual[0]             ; in_pc[5] ; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.267      ; 1.035      ;
; 0.773  ; posicion_actual[0]             ; in_pc[2] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.080      ; 0.853      ;
; 0.820  ; posicion_actual[2]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.163      ; 0.983      ;
; 0.840  ; posicion_actual[4]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.012      ; 0.852      ;
; 0.843  ; posicion_actual[3]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.004     ; 0.839      ;
; 0.850  ; posicion_actual[1]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.089      ; 0.939      ;
; 0.852  ; posicion_actual[0]             ; in_pc[0] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.002     ; 0.850      ;
; 0.865  ; posicion_actual[2]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.081      ; 0.946      ;
; 0.878  ; posicion_actual[3]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.003     ; 0.875      ;
; 0.885  ; posicion_actual[0]             ; in_pc[1] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.062      ; 0.947      ;
; 0.895  ; posicion_actual[1]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.007      ; 0.902      ;
; 0.900  ; posicion_actual[2]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.082      ; 0.982      ;
; 0.930  ; posicion_actual[1]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.008      ; 0.938      ;
; 0.957  ; posicion_actual[0]             ; in_pc[3] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.079      ; 1.036      ;
; 1.002  ; posicion_actual[0]             ; in_pc[4] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.003     ; 0.999      ;
; 1.037  ; posicion_actual[0]             ; in_pc[5] ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.002     ; 1.035      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control[0]'                                                                                                                                                                                                   ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                       ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.117 ; estadoSiguiente.activar_pc     ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.405      ; 0.581      ;
; -1.101 ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.420      ; 0.612      ;
; -0.993 ; estadoSiguiente.cargar_op1     ; estadoSiguiente.mostrar_salida                                                                ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.431      ; 0.731      ;
; -0.900 ; estadoSiguiente.activar_pc     ; estadoSiguiente.leer_ram                                                                      ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.431      ; 0.824      ;
; -0.878 ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.420      ; 0.835      ;
; -0.752 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.cargar_op1                                                                    ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.431      ; 0.972      ;
; -0.646 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.420      ; 1.067      ;
; -0.617 ; estadoSiguiente.activar_pc     ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 1.405      ; 0.581      ;
; -0.601 ; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 1.420      ; 0.612      ;
; -0.493 ; estadoSiguiente.cargar_op1     ; estadoSiguiente.mostrar_salida                                                                ; estadoSiguiente.cargar_op1     ; control[0]  ; -0.500       ; 1.431      ; 0.731      ;
; -0.446 ; estadoSiguiente.escribir_ram   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.490      ; 1.323      ;
; -0.400 ; estadoSiguiente.activar_pc     ; estadoSiguiente.leer_ram                                                                      ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 1.431      ; 0.824      ;
; -0.378 ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram   ; control[0]  ; -0.500       ; 1.420      ; 0.835      ;
; -0.365 ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.427      ; 1.355      ;
; -0.365 ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.427      ; 1.355      ;
; -0.365 ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.427      ; 1.355      ;
; -0.360 ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.427      ; 1.360      ;
; -0.360 ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.427      ; 1.360      ;
; -0.360 ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.427      ; 1.360      ;
; -0.285 ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.431      ; 1.439      ;
; -0.285 ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.431      ; 1.439      ;
; -0.282 ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.431      ; 1.442      ;
; -0.282 ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.431      ; 1.442      ;
; -0.282 ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.431      ; 1.442      ;
; -0.282 ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.431      ; 1.442      ;
; -0.274 ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.427      ; 1.446      ;
; -0.274 ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.427      ; 1.446      ;
; -0.274 ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.427      ; 1.446      ;
; -0.274 ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.431      ; 1.450      ;
; -0.274 ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.431      ; 1.450      ;
; -0.269 ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.427      ; 1.451      ;
; -0.269 ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.427      ; 1.451      ;
; -0.269 ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.427      ; 1.451      ;
; -0.252 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.cargar_op1                                                                    ; estadoSiguiente.incrementar_pc ; control[0]  ; -0.500       ; 1.431      ; 0.972      ;
; -0.250 ; estadoSiguiente.incrementar_pc ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.490      ; 1.519      ;
; -0.203 ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.427      ; 1.517      ;
; -0.203 ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.427      ; 1.517      ;
; -0.203 ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.427      ; 1.517      ;
; -0.198 ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.427      ; 1.522      ;
; -0.198 ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.427      ; 1.522      ;
; -0.198 ; estadoSiguiente.activar_pc     ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; 0.000        ; 1.427      ; 1.522      ;
; -0.175 ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.431      ; 1.549      ;
; -0.175 ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.431      ; 1.549      ;
; -0.172 ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.431      ; 1.552      ;
; -0.172 ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.431      ; 1.552      ;
; -0.172 ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.431      ; 1.552      ;
; -0.172 ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.431      ; 1.552      ;
; -0.164 ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.431      ; 1.560      ;
; -0.164 ; estadoSiguiente.cargar_op1     ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; 0.000        ; 1.431      ; 1.560      ;
; -0.158 ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.431      ; 1.566      ;
; -0.158 ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.431      ; 1.566      ;
; -0.155 ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.431      ; 1.569      ;
; -0.155 ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.431      ; 1.569      ;
; -0.155 ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.431      ; 1.569      ;
; -0.155 ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.431      ; 1.569      ;
; -0.147 ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.431      ; 1.577      ;
; -0.147 ; estadoSiguiente.escribir_ram   ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.431      ; 1.577      ;
; -0.146 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc ; control[0]  ; -0.500       ; 1.420      ; 1.067      ;
; -0.076 ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.427      ; 1.644      ;
; -0.076 ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.427      ; 1.644      ;
; -0.076 ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.427      ; 1.644      ;
; -0.071 ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.427      ; 1.649      ;
; -0.071 ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.427      ; 1.649      ;
; -0.071 ; estadoSiguiente.escribir_ram   ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.000        ; 1.427      ; 1.649      ;
; -0.058 ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.431      ; 1.666      ;
; -0.058 ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.431      ; 1.666      ;
; -0.055 ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.431      ; 1.669      ;
; -0.055 ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.431      ; 1.669      ;
; -0.055 ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.431      ; 1.669      ;
; -0.055 ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.431      ; 1.669      ;
; -0.047 ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.431      ; 1.677      ;
; -0.047 ; estadoSiguiente.incrementar_pc ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.431      ; 1.677      ;
; 0.024  ; estadoSiguiente.incrementar_pc ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.427      ; 1.744      ;
; 0.024  ; estadoSiguiente.incrementar_pc ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.427      ; 1.744      ;
; 0.024  ; estadoSiguiente.incrementar_pc ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.427      ; 1.744      ;
; 0.029  ; estadoSiguiente.incrementar_pc ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.427      ; 1.749      ;
; 0.029  ; estadoSiguiente.incrementar_pc ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.427      ; 1.749      ;
; 0.029  ; estadoSiguiente.incrementar_pc ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.000        ; 1.427      ; 1.749      ;
; 0.045  ; estadoSiguiente.mostrar_salida ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.431      ; 1.769      ;
; 0.045  ; estadoSiguiente.mostrar_salida ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.431      ; 1.769      ;
; 0.048  ; estadoSiguiente.mostrar_salida ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.431      ; 1.772      ;
; 0.048  ; estadoSiguiente.mostrar_salida ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.431      ; 1.772      ;
; 0.048  ; estadoSiguiente.mostrar_salida ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.431      ; 1.772      ;
; 0.048  ; estadoSiguiente.mostrar_salida ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.431      ; 1.772      ;
; 0.054  ; estadoSiguiente.escribir_ram   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram   ; control[0]  ; -0.500       ; 1.490      ; 1.323      ;
; 0.056  ; estadoSiguiente.mostrar_salida ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.431      ; 1.780      ;
; 0.056  ; estadoSiguiente.mostrar_salida ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; 0.000        ; 1.431      ; 1.780      ;
; 0.135  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 1.427      ; 1.355      ;
; 0.135  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 1.427      ; 1.355      ;
; 0.135  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 1.427      ; 1.355      ;
; 0.140  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 1.427      ; 1.360      ;
; 0.140  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 1.427      ; 1.360      ;
; 0.140  ; estadoSiguiente.mostrar_salida ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.mostrar_salida ; control[0]  ; -0.500       ; 1.427      ; 1.360      ;
; 0.215  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 1.431      ; 1.439      ;
; 0.215  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 1.431      ; 1.439      ;
; 0.218  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 1.431      ; 1.442      ;
; 0.218  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 1.431      ; 1.442      ;
; 0.218  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 1.431      ; 1.442      ;
; 0.218  ; estadoSiguiente.activar_pc     ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.activar_pc     ; control[0]  ; -0.500       ; 1.431      ; 1.442      ;
; 0.226  ; estadoSiguiente.cargar_op1     ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.cargar_op1     ; control[0]  ; -0.500       ; 1.427      ; 1.446      ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.cargar_op1'                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+
; -1.096 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[7] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 1.546      ; 0.591      ;
; -1.025 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[6] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 1.544      ; 0.660      ;
; -0.957 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[5] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 1.541      ; 0.725      ;
; -0.953 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[4] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 1.540      ; 0.728      ;
; -0.916 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[2] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 1.561      ; 0.786      ;
; -0.913 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[1] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 1.564      ; 0.792      ;
; -0.900 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[3] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 1.563      ; 0.804      ;
; -0.828 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[0] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; 0.000        ; 1.564      ; 0.877      ;
; -0.596 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[7] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.546      ; 0.591      ;
; -0.525 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[6] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.544      ; 0.660      ;
; -0.457 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[5] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.541      ; 0.725      ;
; -0.453 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[4] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.540      ; 0.728      ;
; -0.416 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[2] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.561      ; 0.786      ;
; -0.413 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[1] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.564      ; 0.792      ;
; -0.400 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[3] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.563      ; 0.804      ;
; -0.328 ; estadoSiguiente.cargar_op1                                                                          ; in_ri[0] ; estadoSiguiente.cargar_op1 ; estadoSiguiente.cargar_op1 ; -0.500       ; 1.564      ; 0.877      ;
; 2.892  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.067      ; 2.459      ;
; 2.892  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.067      ; 2.459      ;
; 2.892  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.067      ; 2.459      ;
; 2.892  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.067      ; 2.459      ;
; 2.892  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.067      ; 2.459      ;
; 2.892  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.067      ; 2.459      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.464      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.069      ; 2.463      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.464      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.464      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.464      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.464      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.464      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.069      ; 2.463      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.069      ; 2.463      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.069      ; 2.463      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.069      ; 2.463      ;
; 2.894  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.069      ; 2.463      ;
; 2.895  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.465      ;
; 2.895  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.465      ;
; 2.895  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.465      ;
; 2.895  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.465      ;
; 2.895  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.465      ;
; 2.895  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.070      ; 2.465      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.047      ; 2.551      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.047      ; 2.551      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.047      ; 2.551      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.047      ; 2.551      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.047      ; 2.551      ;
; 3.004  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.047      ; 2.551      ;
; 3.008  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.052      ; 2.560      ;
; 3.008  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.052      ; 2.560      ;
; 3.008  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.052      ; 2.560      ;
; 3.008  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.052      ; 2.560      ;
; 3.008  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.052      ; 2.560      ;
; 3.008  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.052      ; 2.560      ;
; 3.013  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.050      ; 2.563      ;
; 3.013  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.050      ; 2.563      ;
; 3.013  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.050      ; 2.563      ;
; 3.013  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.050      ; 2.563      ;
; 3.013  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.050      ; 2.563      ;
; 3.013  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.050      ; 2.563      ;
; 3.020  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.046      ; 2.566      ;
; 3.020  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.046      ; 2.566      ;
; 3.020  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.046      ; 2.566      ;
; 3.020  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.046      ; 2.566      ;
; 3.020  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.046      ; 2.566      ;
; 3.020  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4] ; control[0]                 ; estadoSiguiente.cargar_op1 ; -0.500       ; 0.046      ; 2.566      ;
+--------+-----------------------------------------------------------------------------------------------------+----------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.activar_pc'                                                                                                      ;
+-------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node            ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+
; 0.312 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.541      ; 0.353      ;
; 0.318 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.542      ; 0.360      ;
; 0.389 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.542      ; 0.431      ;
; 0.415 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.520      ; 0.435      ;
; 0.569 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.413      ; 0.482      ;
; 0.583 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.402      ; 0.485      ;
; 0.735 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_actual[0] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.118      ; 0.353      ;
; 0.738 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_actual[3] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.119      ; 0.357      ;
; 0.746 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_actual[1] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.108      ; 0.354      ;
; 0.820 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_actual[2] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.034      ; 0.354      ;
; 0.823 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_actual[5] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.033      ; 0.356      ;
; 0.890 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_actual[4] ; control[0]   ; estadoSiguiente.activar_pc ; -0.500       ; 0.104      ; 0.494      ;
+-------+----------------------------------+--------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                   ;
+-------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node         ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+
; 0.439 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.414      ; 0.353      ;
; 0.445 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.415      ; 0.360      ;
; 0.516 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.415      ; 0.431      ;
; 0.542 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.393      ; 0.435      ;
; 0.696 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.286      ; 0.482      ;
; 0.710 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1] ; control[0]   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.275      ; 0.485      ;
+-------+----------------------------------+-----------------+--------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.mostrar_salida'                                                                                                                                                                         ;
+-------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node            ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+
; 0.466 ; registro8b:r_pc|data_out[0]~reg0                                                                    ; posicion_actual[0] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.387      ; 0.353      ;
; 0.469 ; registro8b:r_pc|data_out[3]~reg0                                                                    ; posicion_actual[3] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.388      ; 0.357      ;
; 0.477 ; registro8b:r_pc|data_out[1]~reg0                                                                    ; posicion_actual[1] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.377      ; 0.354      ;
; 0.551 ; registro8b:r_pc|data_out[2]~reg0                                                                    ; posicion_actual[2] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.303      ; 0.354      ;
; 0.554 ; registro8b:r_pc|data_out[5]~reg0                                                                    ; posicion_actual[5] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.302      ; 0.356      ;
; 0.621 ; registro8b:r_pc|data_out[4]~reg0                                                                    ; posicion_actual[4] ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.373      ; 0.494      ;
; 2.576 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.198      ; 2.274      ;
; 2.576 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.198      ; 2.274      ;
; 2.576 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.198      ; 2.274      ;
; 2.576 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.198      ; 2.274      ;
; 2.576 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.198      ; 2.274      ;
; 2.576 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[4]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.198      ; 2.274      ;
; 2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.195      ; 2.294      ;
; 2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.195      ; 2.294      ;
; 2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.195      ; 2.294      ;
; 2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.195      ; 2.294      ;
; 2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.195      ; 2.294      ;
; 2.599 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[6]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.195      ; 2.294      ;
; 2.667 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.127      ; 2.294      ;
; 2.667 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.127      ; 2.294      ;
; 2.667 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.127      ; 2.294      ;
; 2.667 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.127      ; 2.294      ;
; 2.667 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.127      ; 2.294      ;
; 2.667 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[2]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.127      ; 2.294      ;
; 2.669 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.126      ; 2.295      ;
; 2.669 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.126      ; 2.295      ;
; 2.669 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.126      ; 2.295      ;
; 2.669 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.126      ; 2.295      ;
; 2.669 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.126      ; 2.295      ;
; 2.669 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[1]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.126      ; 2.295      ;
; 2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.122      ; 2.296      ;
; 2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.122      ; 2.296      ;
; 2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.122      ; 2.296      ;
; 2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.122      ; 2.296      ;
; 2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.122      ; 2.296      ;
; 2.674 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[7]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.122      ; 2.296      ;
; 2.675 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.123      ; 2.298      ;
; 2.675 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.123      ; 2.298      ;
; 2.675 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.123      ; 2.298      ;
; 2.675 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.123      ; 2.298      ;
; 2.675 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.123      ; 2.298      ;
; 2.675 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[3]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.123      ; 2.298      ;
; 2.676 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.121      ; 2.297      ;
; 2.676 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.121      ; 2.297      ;
; 2.676 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.121      ; 2.297      ;
; 2.676 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.121      ; 2.297      ;
; 2.676 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.121      ; 2.297      ;
; 2.676 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[0]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.121      ; 2.297      ;
; 2.810 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.076      ; 2.386      ;
; 2.810 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.076      ; 2.386      ;
; 2.810 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.076      ; 2.386      ;
; 2.810 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.076      ; 2.386      ;
; 2.810 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.076      ; 2.386      ;
; 2.810 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; salida[5]$latch    ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.076      ; 2.386      ;
+-------+-----------------------------------------------------------------------------------------------------+--------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.incrementar_pc'                                                                                                         ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node      ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+
; -1.864 ; estadoSiguiente.leer_ram     ; Selector11~1 ; control[0]                   ; estadoSiguiente.incrementar_pc ; 0.500        ; -0.953     ; 0.869      ;
; 0.093  ; estadoSiguiente.escribir_ram ; Selector11~1 ; estadoSiguiente.escribir_ram ; estadoSiguiente.incrementar_pc ; 0.500        ; 0.478      ; 0.484      ;
; 0.593  ; estadoSiguiente.escribir_ram ; Selector11~1 ; estadoSiguiente.escribir_ram ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.478      ; 0.484      ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.incrementar_pc'                                                                                                          ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node      ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+
; -0.135 ; estadoSiguiente.escribir_ram ; Selector11~1 ; estadoSiguiente.escribir_ram ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.478      ; 0.484      ;
; 0.365  ; estadoSiguiente.escribir_ram ; Selector11~1 ; estadoSiguiente.escribir_ram ; estadoSiguiente.incrementar_pc ; -0.500       ; 0.478      ; 0.484      ;
; 2.322  ; estadoSiguiente.leer_ram     ; Selector11~1 ; control[0]                   ; estadoSiguiente.incrementar_pc ; -0.500       ; -0.953     ; 0.869      ;
+--------+------------------------------+--------------+------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_pc                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_pc                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.cargar_op1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.cargar_op1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ri                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_ri                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.mostrar_salida                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.mostrar_salida                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.reset_pc                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.reset_pc                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|data_out[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|data_out[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|registro[0]                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|registro[0]                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|registro[1]                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|registro[1]                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|registro[2]                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|registro[2]                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|registro[3]                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; registro8b:r_pc|registro[3]                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; registro8b:r_pc|registro[4]                                                                         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_pc'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; estadoSiguiente.activar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; estadoSiguiente.activar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[0]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[0]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[1]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[3]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[3]|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[4]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[4]|datab          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_actual[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_actual~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[4]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram[5]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Fall       ; posicion_ram~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_pc ; Rise       ; posicion_ram~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_pc ; Rise       ; posicion_ram~0|dataa              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.cargar_op1'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1clkctrl|inclk[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1clkctrl|outclk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1|combout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; WideOr7~1|combout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Rise       ; WideOr7~1|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Rise       ; WideOr7~1|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Rise       ; estadoSiguiente.cargar_op1|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Rise       ; estadoSiguiente.cargar_op1|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[0]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[1]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[2]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[2]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[2]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[3]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[3]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[4]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[4]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[4]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[5]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[5]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[5]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[6]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[6]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[6]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[6]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[7]                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[7]                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[7]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.cargar_op1 ; Fall       ; in_ri[7]|datac                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr16~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram~0|datad                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; Selector10~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; Selector10~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; Selector10~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; Selector10~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; Selector11~1                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; Selector11~1                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; Selector11~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; Selector11~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr16~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr18~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr18~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr18~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[0]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[0]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[1]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[2]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[2]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[3]|dataa                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[4]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; posicion_actual[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; posicion_actual~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datac                           ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 2.247  ; 2.247  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -0.235 ; -0.235 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 2.247  ; 2.247  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 2.210  ; 2.210  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 2.166  ; 2.166  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 2.183  ; 2.183  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 2.184  ; 2.184  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 2.210  ; 2.210  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 2.100  ; 2.100  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 2.061  ; 2.061  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -0.258 ; -0.258 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.256 ; -0.256 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 2.163  ; 2.163  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 2.119  ; 2.119  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 2.136  ; 2.136  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 2.137  ; 2.137  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 2.163  ; 2.163  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 2.053  ; 2.053  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 2.014  ; 2.014  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -0.305 ; -0.305 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.303 ; -0.303 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 0.449  ; 0.449  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 0.449  ; 0.449  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -1.941 ; -1.941 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.529  ; 0.529  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -1.814 ; -1.814 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -1.839 ; -1.839 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -1.843 ; -1.843 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.872 ; -1.872 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -1.750 ; -1.750 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -1.788 ; -1.788 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.529  ; 0.529  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 0.529  ; 0.529  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 0.576  ; 0.576  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -1.767 ; -1.767 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -1.792 ; -1.792 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -1.796 ; -1.796 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -1.825 ; -1.825 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -1.703 ; -1.703 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -1.741 ; -1.741 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.576  ; 0.576  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 0.576  ; 0.576  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 3.628 ; 3.628 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 3.552 ; 3.552 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 3.477 ; 3.477 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 3.325 ; 3.325 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 3.511 ; 3.511 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 3.628 ; 3.628 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 3.426 ; 3.426 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 3.403 ; 3.403 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 3.322 ; 3.322 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 3.322 ; 3.322 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 3.552 ; 3.552 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 3.477 ; 3.477 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 3.325 ; 3.325 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 3.511 ; 3.511 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 3.628 ; 3.628 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 3.426 ; 3.426 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 3.403 ; 3.403 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 3.322 ; 3.322 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -5.720   ; -2.706  ; -5.321   ; -0.395  ; -2.567              ;
;  control[0]                     ; -4.819   ; -2.179  ; N/A      ; N/A     ; -2.567              ;
;  estadoSiguiente.activar_pc     ; -1.119   ; -0.970  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.cargar_op1     ; -5.561   ; -2.612  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_ram   ; -0.674   ; -0.619  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.incrementar_pc ; -4.131   ; -2.706  ; -5.321   ; -0.395  ; 0.500               ;
;  estadoSiguiente.mostrar_salida ; -5.720   ; -0.744  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                 ; -276.017 ; -46.773 ; -5.321   ; -0.395  ; -207.219            ;
;  control[0]                     ; -164.689 ; -10.376 ; N/A      ; N/A     ; -207.219            ;
;  estadoSiguiente.activar_pc     ; -5.727   ; -3.226  ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.cargar_op1     ; -42.711  ; -17.246 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_ram   ; -2.317   ; -1.797  ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.incrementar_pc ; -22.763  ; -14.688 ; -5.321   ; -0.395  ; 0.000               ;
;  estadoSiguiente.mostrar_salida ; -37.810  ; -3.315  ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 5.056  ; 5.056  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 0.163  ; 0.163  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 5.056  ; 5.056  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 4.338  ; 4.338  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 4.247  ; 4.247  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 4.213  ; 4.213  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 4.293  ; 4.293  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 4.338  ; 4.338  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 3.950  ; 3.950  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 3.849  ; 3.849  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -0.258 ; -0.258 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.256 ; -0.256 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 4.221  ; 4.221  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 4.130  ; 4.130  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 4.096  ; 4.096  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 4.176  ; 4.176  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 4.221  ; 4.221  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 3.833  ; 3.833  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 3.732  ; 3.732  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -0.305 ; -0.305 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.303 ; -0.303 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 0.449  ; 0.449  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 0.449  ; 0.449  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -1.941 ; -1.941 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 1.225  ; 1.225  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -1.814 ; -1.814 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -1.839 ; -1.839 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -1.843 ; -1.843 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.872 ; -1.872 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -1.750 ; -1.750 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -1.788 ; -1.788 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 1.216  ; 1.216  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 1.225  ; 1.225  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.342  ; 1.342  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -1.767 ; -1.767 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -1.792 ; -1.792 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -1.796 ; -1.796 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -1.825 ; -1.825 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -1.703 ; -1.703 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -1.741 ; -1.741 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 1.333  ; 1.333  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 1.342  ; 1.342  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 9.108 ; 9.108 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 8.707 ; 8.707 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 8.586 ; 8.586 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 8.151 ; 8.151 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 8.640 ; 8.640 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 9.108 ; 9.108 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 8.476 ; 8.476 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 8.381 ; 8.381 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 8.149 ; 8.149 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 3.322 ; 3.322 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 3.552 ; 3.552 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 3.477 ; 3.477 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 3.325 ; 3.325 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 3.511 ; 3.511 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 3.628 ; 3.628 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 3.426 ; 3.426 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 3.403 ; 3.403 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 3.322 ; 3.322 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; control[0]                     ; control[0]                     ; 150      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_pc     ; control[0]                     ; 24       ; 36       ; 0        ; 0        ;
; estadoSiguiente.cargar_op1     ; control[0]                     ; 29       ; 37       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram   ; control[0]                     ; 24       ; 44       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc ; control[0]                     ; 32       ; 47       ; 0        ; 0        ;
; estadoSiguiente.mostrar_salida ; control[0]                     ; 15       ; 15       ; 0        ; 0        ;
; control[0]                     ; estadoSiguiente.activar_pc     ; 0        ; 0        ; 12       ; 0        ;
; control[0]                     ; estadoSiguiente.cargar_op1     ; 0        ; 0        ; 48       ; 0        ;
; estadoSiguiente.cargar_op1     ; estadoSiguiente.cargar_op1     ; 0        ; 0        ; 8        ; 8        ;
; control[0]                     ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 6        ; 0        ;
; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 0        ; 21       ;
; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 6        ; 6        ;
; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 0        ; 21       ;
; control[0]                     ; estadoSiguiente.mostrar_salida ; 0        ; 0        ; 54       ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; control[0]                     ; control[0]                     ; 150      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_pc     ; control[0]                     ; 24       ; 36       ; 0        ; 0        ;
; estadoSiguiente.cargar_op1     ; control[0]                     ; 29       ; 37       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram   ; control[0]                     ; 24       ; 44       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc ; control[0]                     ; 32       ; 47       ; 0        ; 0        ;
; estadoSiguiente.mostrar_salida ; control[0]                     ; 15       ; 15       ; 0        ; 0        ;
; control[0]                     ; estadoSiguiente.activar_pc     ; 0        ; 0        ; 12       ; 0        ;
; control[0]                     ; estadoSiguiente.cargar_op1     ; 0        ; 0        ; 48       ; 0        ;
; estadoSiguiente.cargar_op1     ; estadoSiguiente.cargar_op1     ; 0        ; 0        ; 8        ; 8        ;
; control[0]                     ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 6        ; 0        ;
; estadoSiguiente.activar_pc     ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 0        ; 21       ;
; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 6        ; 6        ;
; estadoSiguiente.mostrar_salida ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 0        ; 21       ;
; control[0]                     ; estadoSiguiente.mostrar_salida ; 0        ; 0        ; 54       ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                        ;
+------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+--------------------------------+----------+----------+----------+----------+
; control[0]                   ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_ram ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 1        ; 1        ;
+------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                         ;
+------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+--------------------------------+----------+----------+----------+----------+
; control[0]                   ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_ram ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 1        ; 1        ;
+------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 23 19:11:51 2024
Info: Command: quartus_sta cpu_nuevo -c cpu_nuevo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 43 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_nuevo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control[0] control[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.cargar_op1 estadoSiguiente.cargar_op1
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_ram estadoSiguiente.escribir_ram
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.incrementar_pc estadoSiguiente.incrementar_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_pc estadoSiguiente.activar_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.mostrar_salida estadoSiguiente.mostrar_salida
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector9~1|combout"
    Warning (332126): Node "Selector9~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector8~1|combout"
    Warning (332126): Node "Selector8~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector6~1|combout"
    Warning (332126): Node "Selector6~1|dataa"
Warning (332125): Found combinational loop of 5 nodes
    Warning (332126): Node "Selector5~2|combout"
    Warning (332126): Node "Selector5~2|dataa"
    Warning (332126): Node "Selector5~1|datab"
    Warning (332126): Node "Selector5~1|combout"
    Warning (332126): Node "Selector5~2|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector10~2|combout"
    Warning (332126): Node "Selector10~2|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.720       -37.810 estadoSiguiente.mostrar_salida 
    Info (332119):    -5.561       -42.711 estadoSiguiente.cargar_op1 
    Info (332119):    -4.819      -164.689 control[0] 
    Info (332119):    -4.131       -22.763 estadoSiguiente.incrementar_pc 
    Info (332119):    -1.119        -5.727 estadoSiguiente.activar_pc 
    Info (332119):    -0.674        -2.317 estadoSiguiente.escribir_ram 
Info (332146): Worst-case hold slack is -2.706
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.706       -14.688 estadoSiguiente.incrementar_pc 
    Info (332119):    -2.612       -17.246 estadoSiguiente.cargar_op1 
    Info (332119):    -2.179        -6.501 control[0] 
    Info (332119):    -0.970        -3.226 estadoSiguiente.activar_pc 
    Info (332119):    -0.744        -3.315 estadoSiguiente.mostrar_salida 
    Info (332119):    -0.619        -1.797 estadoSiguiente.escribir_ram 
Info (332146): Worst-case recovery slack is -5.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.321        -5.321 estadoSiguiente.incrementar_pc 
Info (332146): Worst-case removal slack is -0.395
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.395        -0.395 estadoSiguiente.incrementar_pc 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -207.219 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.cargar_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.mostrar_salida 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.447
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.447       -17.071 estadoSiguiente.mostrar_salida 
    Info (332119):    -2.414       -18.778 estadoSiguiente.cargar_op1 
    Info (332119):    -1.460       -29.622 control[0] 
    Info (332119):    -0.513        -2.363 estadoSiguiente.incrementar_pc 
    Info (332119):    -0.302        -1.390 estadoSiguiente.activar_pc 
    Info (332119):    -0.081        -0.199 estadoSiguiente.escribir_ram 
Info (332146): Worst-case hold slack is -1.137
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.137        -6.279 estadoSiguiente.incrementar_pc 
    Info (332119):    -1.117       -10.376 control[0] 
    Info (332119):    -1.096        -7.588 estadoSiguiente.cargar_op1 
    Info (332119):     0.312         0.000 estadoSiguiente.activar_pc 
    Info (332119):     0.439         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.466         0.000 estadoSiguiente.mostrar_salida 
Info (332146): Worst-case recovery slack is -1.864
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.864        -1.864 estadoSiguiente.incrementar_pc 
Info (332146): Worst-case removal slack is -0.135
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.135        -0.135 estadoSiguiente.incrementar_pc 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -133.746 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.cargar_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.mostrar_salida 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 4536 megabytes
    Info: Processing ended: Tue Jan 23 19:11:55 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


