<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:31:25.3125</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.03.22</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7030434</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal>거절결정 후 재심사중</finalDisposal><inventionTitle>3차원 메모리 디바이스 및 이를 형성하는 방법</inventionTitle><inventionTitleEng>THREE-DIMENSIONAL MEMORY DEVICES AND METHODS FOR FORMING THE SAME</inventionTitleEng><openDate>2023.10.05</openDate><openNumber>10-2023-0138028</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.09.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.09.06</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 3차원(3D) 메모리 디바이스 및 이를 형성하는 방법이 개시된다. 특정 양태에서, 3D 메모리 디바이스는 인터리빙된 도전성 층들 및 유전체 층들을 포함하는 스택 구조물, 스택 구조물을 통해 연장되는 채널 구조물, 및 플레이트 및 플레이트로부터 채널 구조물로 연장되는 플러그를 포함하는 도핑된 반도체 층을 포함한다. 채널 구조물은 메모리 필름 및 반도체 채널을 포함한다. 반도체 채널은 도핑된 부분을 포함하고, 반도체 채널의 도핑된 부분의 일부는 제1 방향으로 스택 구조물 너머까지 연장된다. 반도체 채널의 도핑된 부분은 도핑된 반도체 층의 플러그를 둘러싼다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.09.29</internationOpenDate><internationOpenNumber>WO2022198369</internationOpenNumber><internationalApplicationDate>2021.03.22</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/082028</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 3차원(3D) 메모리 디바이스로서,인터리빙된 도전성 층들과 유전체 층들을 포함하는 스택 구조물;상기 스택 구조물을 통해 연장되고, 메모리 필름 및 반도체 채널을 포함하는 채널 구조물 - 상기 반도체 채널은 도핑된 부분을 포함하고, 상기 반도체 채널의 도핑된 부분의 일부는 제1 방향으로 상기 스택 구조물 너머까지 연장됨 -; 및플레이트 및 상기 플레이트로부터 상기 채널 구조물로 연장되는 플러그를 포함하는 도핑된 반도체 층 - 상기 반도체 채널의 도핑된 부분은 상기 도핑된 반도체 층의 플러그를 둘러쌈 -을 포함하는 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 반도체 채널의 도핑된 부분의 도핑 농도 및 상기 도핑된 반도체 층의 도핑 농도가 각각 1019 ㎝-3 내지 1021 ㎝-3인, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 반도체 채널의 도핑된 부분 및 상기 도핑된 반도체 층은 각각 N-형 도핑된 폴리실리콘을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 반도체 채널의 도핑된 부분 및 상기 도핑된 반도체 층의 플러그가 각각 상기 제1 방향에 반대되는 제2 방향으로 상기 도전성 층들 중 하나를 넘어 연장되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 도전성 층들 중 하나는 소스 선택 게이트 라인을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서,상기 스택 구조물과 상기 도핑된 반도체 층의 플레이트 사이에 충전층을 더 포함하는 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 충전층은 폴리실리콘, 고유전율(하이-k) 유전체 또는 금속을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서,상기 도핑된 반도체 층과 접촉하는 소스 콘택을 더 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서,상기 메모리 필름은 상기 제1 방향으로 스택 구조물 너머까지 연장되고, 상기 도핑된 반도체 층의 플레이트와 접촉하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서,상기 도핑된 반도체 층의 플러그는 소거 동작을 수행할 때 게이트-유도식-드레인-누설(GIDL) 지원 바디 바이어스(gate-induced-drain-leakage assisted body bias)를 발생시키도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>11. 3차원(3D) 메모리 디바이스로서,인터리빙된 도전성 층들 및 유전체 층들을 포함하는 스택 구조물;상기 스택 구조물을 통해 연장되고, 메모리 필름 및 반도체 채널을 포함하는 채널 구조물; 및도핑된 반도체 층을 포함하고,상기 채널 구조물은 제1 방향으로 상기 스택 구조물 너머까지 연장되고, 상기 도핑된 반도체 층과 접촉하며;상기 반도체 채널은 상기 제1 방향에 반대되는 제2 방향으로 상기 도전성 층들 중 하나를 넘어 연장되는 도핑된 부분을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 반도체 채널의 도핑된 부분의 도핑 농도 및 상기 도핑된 반도체 층의 도핑 농도가 각각 1019 ㎝-3 내지 1021 ㎝-3인, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>13. 제11항 또는 제12항에 있어서,상기 반도체 채널의 도핑된 부분 및 상기 도핑된 반도체 층은 각각 N-형 도핑된 폴리실리콘을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>14. 제11항 내지 제13항 중 어느 한 항에 있어서,상기 도전성 층들 중 하나는 소스 선택 게이트 라인을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>15. 제11항 내지 제14항 중 어느 한 항에 있어서,상기 반도체 채널의 도핑된 부분의 일부는 상기 제1 방향으로 상기 스택 구조물 너머까지 연장되고, 상기 도핑된 반도체 층과 접촉하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>16. 제11항 내지 제15항 중 어느 한 항에 있어서,상기 스택 구조물과 상기 도핑된 반도체 층 사이에 충전층을 더 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 충전층은 폴리실리콘, 고유전율(하이-k) 유전체 또는 금속을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>18. 제11항 내지 제17항 중 어느 한 항에 있어서,상기 도핑된 반도체 층과 접촉하는 소스 콘택을 더 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>19. 제11항 내지 제18항 중 어느 한 항에 있어서,상기 채널 구조물은 상기 제1 방향으로 상기 스택 구조물 너머까지 연장되는 캡핑층을 더 포함하고, 상기 도핑된 반도체 층과 접촉하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>20. 제11항 내지 제19항 중 어느 한 항에 있어서,상기 도핑된 반도체 층은 소거 동작을 수행할 때 게이트-유도식-드레인-누설(GIDL) 지원 바디 바이어스를 발생시키도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>21. 3차원(3D) 메모리 디바이스를 형성하는 방법으로서,기판 위에 충전층을 형성하는 단계;상기 충전층 위에 스택 구조물을 형성하는 단계;충전층 위에 스택 구조물을 형성하는 단계;상기 스택 구조물 및 상기 충전층을 통해 연장되는 채널 구조물을 형성하는 단계 - 상기 채널 구조물은 메모리 필름 및 반도체 채널을 포함함 -;상기 반도체 채널의 일부를 노출시키기 위해, 상기 기판 및 상기 충전층 너머까지 연장되는 상기 채널 구조물의 일부를 순차적으로 제거하는 단계;상기 반도체 채널의 노출된 부분과 접촉하는 도핑된 반도체 층을 형성하는 단계; 및상기 도핑된 반도체 층 및 상기 도핑된 반도체 층과 접촉하는 반도체 채널의 일부를 국부적으로 활성화하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서,상기 국부적으로 활성화하는 단계는 상기 도핑된 반도체 층 및 상기 반도체 채널의 일부를 갖는 한정된 영역에 열을 가하여 상기 도핑된 반도체 층 및 상기 반도체 채널의 일부에서 도펀트를 활성화하는 것을 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 한정된 영역은 상기 스택 구조물과 상기 도핑된 반도체 층 사이에 있는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>24. 제22항 또는 제23항에 있어서,상기 도펀트는 N-형 도펀트를 포함하고, 활성화 후 상기 도핑된 반도체 층의 도핑 농도 및 상기 도핑된 반도체 층과 접촉하는 반도체 채널의 일부의 도핑 농도가 각각 1019 ㎝-3 내지 1021 ㎝-3인, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>25. 제21항 내지 제24항 중 어느 한 항에 있어서,상기 도핑된 반도체 층을 형성하는 단계 이전에, 상기 반도체 채널의 노출된 부분을 도핑하는 단계를 더 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>26. 제21항 내지 제25항 중 어느 한 항에 있어서,상기 기판과 상기 충전층 사이에 제1 정지층 및 제2 정지층을 순차적으로 형성하는 단계를 더 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서,상기 제1 정지층은 실리콘 산화물 또는 실리콘 질화물을 포함하고, 상기 제2 정지층은 실리콘 산화물 또는 폴리실리콘을 포함하며, 상기 충전층은 폴리실리콘, 고유전율(하이-k) 유전체 또는 금속을 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>28. 제26항 또는 제27항에 있어서,상기 채널 구조물을 형성하는 단계는,상기 스택 구조물 및 상기 충전층을 통해 연장되고 상기 제2 정지층에서 정지하는 채널 구멍을 형성하는 단계; 및상기 채널 구멍에 상기 메모리 필름, 상기 반도체 채널 및 캡핑층을 순차적으로 형성하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서,상기 기판 및 상기 채널 구조물의 일부를 순차적으로 제거하는 단계는,상기 기판을 제거하고, 상기 제1 정지층에서 정지하는 단계;상기 제1 정지층을 제거하고, 상기 제2 정지층에서 정지하는 단계; 및상기 제2 정지층 및 상기 채널 구조물의 일부를 제거하고, 상기 충전층에서 정지하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서,상기 채널 구조물의 제거된 부분은 상기 제2 정지층으로 연장되고;상기 제2 정지층 및 상기 채널 구조물의 일부를 제거하는 단계는 상기 제2 정지층 및 상기 제2 정지층으로 연장되는 상기 채널 구조물의 일부를 연마하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>31. 제28항 내지 제30항 중 어느 한 항에 있어서,상기 기판 및 상기 채널 구조물의 일부를 순차적으로 제거하는 단계는 상기 반도체 채널의 일부로 둘러싸인 리세스를 형성하기 위해 상기 채널 구조물의 캡핑층의 일부를 에칭하는 단계를 더 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>32. 제31항에 있어서,상기 도핑된 반도체 층을 형성하는 단계는,상기 리세스 내에 그리고 상기 충전층 상에 폴리실리콘 층을 증착하는 단계; 및증착된 상기 폴리실리콘 층을 도핑하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>33. 제21항 내지 제30항 중 어느 한 항에 있어서,상기 도핑된 반도체 층을 형성하는 단계는,상기 충전층 상에 폴리실리콘 층을 증착하는 단계; 및증착된 상기 폴리실리콘 층을 도핑하는 단계를 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>34. 제21항 내지 제33항 중 어느 한 항에 있어서,상기 도핑된 반도체 층을 국부적으로 활성화하는 단계 이후에, 상기 도핑된 반도체 층과 접촉하는 소스 콘택을 형성하는 단계를 더 포함하는, 3D 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>35. 시스템으로서,데이터를 저장하도록 구성된 3차원(3D) 메모리 디바이스; 및상기 3D 메모리 디바이스에 결합되고 상기 3D 메모리 디바이스를 제어하도록 구성된 메모리 제어기를 포함하고,상기 3D 메모리 디바이스는,인터리빙된 도전성 층들 및 유전체 층들을 포함하는 스택 구조물;상기 스택 구조물을 통해 연장되고, 메모리 필름 및 반도체 채널을 포함하는 채널 구조물 - 상기 반도체 채널은 도핑된 부분을 포함하고, 상기 반도체 채널의 도핑된 부분의 일부는 제1 방향으로 상기 스택 구조물 너머까지 연장됨 -; 및플레이트 및 상기 플레이트로부터 상기 채널 구조물로 연장되는 플러그를 포함하는 도핑된 반도체 층 - 상기 반도체 채널의 도핑된 부분은 상기 도핑된 반도체 층의 플러그를 둘러쌈 -을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>36. 제35항에 있어서,상기 메모리 제어기에 결합되고, 데이터를 송신 또는 수신하도록 구성된 호스트를 더 포함하는, 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>ZHANG, Kun</engName><name>장 쿤</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레이...</address><code> </code><country> </country><engName>ZHOU, Wenxi</engName><name>저우 원시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.09.06</receiptDate><receiptNumber>1-1-2023-0986224-66</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.09.06</receiptDate><receiptNumber>1-1-2023-0986225-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.09.06</receiptDate><receiptNumber>1-1-2023-0985813-70</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.09.12</receiptDate><receiptNumber>1-5-2023-0145763-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.01.19</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.03.20</receiptDate><receiptNumber>9-6-2024-0151423-43</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.09.30</receiptDate><receiptNumber>9-5-2024-0829292-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2024.11.28</receiptDate><receiptNumber>1-1-2024-1318242-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to Refuse a Patent</documentEngName><documentName>거절결정서</documentName><receiptDate>2025.05.19</receiptDate><receiptNumber>9-5-2025-0473820-96</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Amendment to Description, etc(Reexamination)</documentEngName><documentName>[명세서등 보정]보정서(재심사)</documentName><receiptDate>2025.07.11</receiptDate><receiptNumber>1-1-2025-0787266-85</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.11</receiptDate><receiptNumber>1-1-2025-0787264-94</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237030434.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9367e202351212a42004c63707e32aa7b473f296df40b61de0e23e077de1198a4f31f125fa918ab11da3b3ace6841212b63ec5dca2a49a3c65</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbd98389d5627f7213b130db0683bf92494f95c479b1347c179991085654589378b9885a14f4a3325169e42da89ebe35e65c96cc1e112afb7</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>