// Generated by stratus_hls 15.21-p100  (11111647)
// Mon Aug  8 14:19:04 2016
// from digitrec_rocc_multimem.cc
#ifndef CYNTH_PART_digitrec_digitrec_rocc_multimem_rtl_h
#define CYNTH_PART_digitrec_digitrec_rocc_multimem_rtl_h

#include "systemc.h"
/* Include declarations of instantiated parts. */
#include "digitrec_RAM_1800X49_1.h"


/* Declaration of the synthesized module. */
struct digitrec : public sc_module {
  sc_in<bool > clk;
  sc_in<bool > rst;
  sc_out<bool > cc_busy_o;
  sc_out<bool > cc_interrupt_o;
  sc_in<bool > cc_status_i;
  sc_in<bool > cc_exception_i;
  sc_in<bool > cc_host_id_i;
  sc_out<bool > core_cmd_ready_o;
  sc_in<bool > core_cmd_valid_i;
  sc_in<sc_uint<7> > core_cmd_inst_funct_i;
  sc_in<sc_uint<5> > core_cmd_inst_rs1_i;
  sc_in<sc_uint<5> > core_cmd_inst_rs2_i;
  sc_in<bool > core_cmd_inst_xd_i;
  sc_in<bool > core_cmd_inst_xs1_i;
  sc_in<bool > core_cmd_inst_xs2_i;
  sc_in<sc_uint<5> > core_cmd_inst_rd_i;
  sc_in<sc_uint<7> > core_cmd_inst_opcode_i;
  sc_in<sc_uint<64> > core_cmd_rs1_i;
  sc_in<sc_uint<64> > core_cmd_rs2_i;
  sc_in<bool > core_resp_ready_i;
  sc_out<bool > core_resp_valid_o;
  sc_out<sc_uint<5> > core_resp_rd_o;
  sc_out<sc_uint<64> > core_resp_data_o;
  sc_in<bool > mem_req_ready_i;
  sc_out<bool > mem_req_valid_o;
  sc_out<sc_uint<40> > mem_req_addr_o;
  sc_out<sc_uint<10> > mem_req_tag_o;
  sc_out<sc_uint<5> > mem_req_cmd_o;
  sc_out<sc_uint<3> > mem_req_typ_o;
  sc_out<bool > mem_req_phys_o;
  sc_out<sc_uint<64> > mem_req_data_o;
  sc_in<bool > mem_resp_valid_i;
  sc_in<sc_uint<40> > mem_resp_addr_i;
  sc_in<sc_uint<10> > mem_resp_tag_i;
  sc_in<sc_uint<5> > mem_resp_cmd_i;
  sc_in<sc_uint<3> > mem_resp_typ_i;
  sc_in<sc_uint<64> > mem_resp_data_i;
  sc_in<bool > mem_resp_has_data_i;
  sc_in<sc_uint<64> > mem_resp_data_word_bypass_i;
  sc_in<sc_uint<64> > mem_resp_store_data_i;
  sc_in<bool > mem_resp_nack_i;
  sc_in<bool > mem_resp_replay_i;
  sc_out<bool > io_autl_acquire_valid_o;
  sc_out<bool > io_in_1_acquire_ready_o;
  digitrec( sc_module_name name );
  SC_HAS_PROCESS(digitrec);
  sc_signal<sc_uint<5> > global_state_next;
  sc_signal<sc_int<5> > sreg_2;
  sc_signal<sc_uint<5> > sreg_1;
  sc_signal<sc_uint<6> > digitrec_N_Mux_6_9_37_4_66_out1;
  sc_signal<sc_uint<5> > s_reg_60;
  sc_signal<sc_uint<6> > digitrec_N_Mux_6_9_37_4_61_out1;
  sc_signal<sc_uint<4> > s_reg_61;
  sc_signal<sc_int<5> > digitrec_Add2i1s12_4_59_in1_slice;
  sc_signal<sc_uint<2> > gs_ctrl82;
  sc_signal<sc_uint<3> > gs_ctrl81;
  sc_signal<sc_int<32> > digitrec_RAM_1800X49_1_kscore_63_DIN_slice;
  sc_signal<sc_int<32> > digitrec_Add2i1s32_4_78_out1;
  sc_signal<sc_uint<4> > digitrec_RAM_1800X49_1_kscore_63_in1_slice;
  sc_signal<sc_uint<3> > gs_ctrl79;
  sc_signal<sc_uint<1> > digitrec_Lti10s5_4_57_out1;
  sc_signal<sc_int<5> > digitrec_Add2i1s12_4_55_in1_slice;
  sc_signal<sc_uint<1> > gs_ctrl78;
  sc_signal<sc_uint<1> > digitrec_Equal_1U_24_4_49_out1;
  sc_signal<sc_uint<10> > s_reg_54;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_37_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_36_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_35_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_34_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_33_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_32_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_31_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_30_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_29_in48;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in1;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in2;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in3;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in4;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in5;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in6;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in7;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in8;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in9;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in10;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in11;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in12;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in13;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in14;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in15;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in16;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in17;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in18;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in19;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in20;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in21;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in22;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in23;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in24;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in25;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in26;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in27;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in28;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in29;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in30;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in31;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in32;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in33;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in34;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in35;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in36;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in37;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in38;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in39;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in40;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in41;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in42;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in43;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in44;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in45;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in46;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in47;
  sc_signal<sc_uint<1> > digitrec_gen000001_4_28_in48;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_35_4_27_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_35_4_26_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_35_4_25_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_35_4_24_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_35_4_23_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_35_4_22_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_35_4_21_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_35_4_20_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_35_4_19_out1;
  sc_signal<sc_uint<49> > digitrec_Xor_49U_35_4_18_out1;
  sc_signal<sc_uint<3> > gs_ctrl49;
  sc_signal<sc_uint<1> > digitrec_LtiLLs12_4_48_out1;
  sc_signal<sc_uint<2> > gs_ctrl48;
  sc_signal<sc_int<12> > digitrec_Add_40U_33_4_17_in1_slice;
  sc_signal<sc_uint<2> > gs_ctrl47;
  sc_signal<sc_uint<40> > digitrec_Add_40U_33_4_16_out1;
  sc_signal<sc_uint<40> > digitrec_Add_40U_33_4_16_in1;
  sc_signal<sc_uint<1> > gs_ctrl46;
  sc_signal<sc_int<17> > digitrec_Mul_12Sx5S_17S_4_15_out1;
  sc_signal<sc_int<5> > digitrec_Mul_12Sx5S_17S_4_15_in1;
  sc_signal<sc_uint<1> > gs_ctrl45;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_14_in1;
  sc_signal<sc_uint<1> > gs_ctrl44;
  sc_signal<sc_uint<1> > digitrec_Not_1U_2_4_13_in1;
  sc_signal<sc_uint<1> > gs_ctrl43;
  sc_signal<sc_uint<1> > digitrec_OrReduction_1U_1_4_3_out1;
  sc_signal<sc_uint<4> > digitrec_OrReduction_1U_1_4_3_in1;
  sc_signal<sc_int<5> > digitrec_Add2i1s12_4_1_in1_slice;
  sc_signal<sc_uint<1> > gs_ctrl32;
  sc_signal<sc_uint<1> > digitrec_GreaterThan_1U_32_4_80_out1;
  sc_signal<sc_uint<1> > s_reg_72;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_79_out1;
  sc_signal<sc_uint<5> > s_reg_71;
  sc_signal<sc_uint<5> > s_reg_70;
  sc_signal<sc_uint<32> > digitrec_N_Mux_32_2_34_4_83_out1;
  sc_signal<sc_uint<32> > s_reg_69;
  sc_signal<sc_uint<4> > s_reg_73;
  sc_signal<sc_uint<4> > s_reg_68;
  sc_signal<sc_uint<1> > digitrec_OrReduction_1U_1_4_64_out1;
  sc_signal<sc_uint<1> > s_reg_67;
  sc_signal<sc_uint<4> > digitrec_N_Mux_4_2_29_4_63_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_62_out1;
  sc_signal<sc_uint<1> > s_reg_65;
  sc_signal<sc_uint<4> > s_reg_64;
  sc_signal<sc_uint<1> > digitrec_Lti10s5_4_60_out1;
  sc_signal<sc_uint<1> > s_reg_63;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_59_out1;
  sc_signal<sc_uint<5> > s_reg_62;
  sc_signal<sc_uint<4> > s_reg_66;
  sc_signal<sc_uint<4> > s_reg_58;
  sc_signal<sc_uint<6> > digitrec_N_Mux_6_2_30_4_67_out1;
  sc_signal<sc_uint<6> > s_reg_57;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_55_out1;
  sc_signal<sc_uint<5> > s_reg_56;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_53_out1;
  sc_signal<sc_uint<5> > s_reg_55;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_56_out1;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_1_out1;
  sc_signal<sc_uint<5> > s_reg_50;
  sc_signal<sc_uint<12> > s_reg_52;
  sc_signal<sc_uint<12> > s_reg_49;
  sc_signal<sc_uint<40> > s_reg_48;
  sc_signal<sc_uint<49> > s_reg_47;
  sc_signal<sc_uint<49> > s_reg_44;
  sc_signal<sc_int<12> > digitrec_Add2i1s12_4_14_out1;
  sc_signal<sc_uint<12> > s_reg_42;
  sc_signal<sc_uint<1> > digitrec_Lti10s5_4_2_out1;
  sc_signal<sc_uint<4> > s_reg_74;
  sc_signal<sc_uint<4> > digitrec_N_Mux_4_2_29_4_81_out1;
  sc_signal<sc_uint<5> > s_reg_53;
  sc_signal<sc_uint<2> > gs_ctrl31;
  sc_signal<sc_uint<1> > digitrec_And_1U_3_4_50_out1;
  sc_signal<sc_uint<2> > gs_ctrl30;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_37_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_47_out1;
  sc_signal<sc_uint<1> > digitrec_Eqi9u4_4_12_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_36_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_46_out1;
  sc_signal<sc_uint<1> > digitrec_Eqi8u4_4_11_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_35_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_45_out1;
  sc_signal<sc_uint<1> > digitrec_Eqi7u4_4_10_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_34_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_44_out1;
  sc_signal<sc_uint<1> > digitrec_Eqi6u4_4_9_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_33_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_43_out1;
  sc_signal<sc_uint<1> > digitrec_Eqi5u4_4_8_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_32_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_42_out1;
  sc_signal<sc_uint<1> > digitrec_Eqi4u4_4_7_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_31_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_41_out1;
  sc_signal<sc_uint<1> > digitrec_Eqi3u4_4_6_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_30_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_40_out1;
  sc_signal<sc_uint<1> > digitrec_Eqi2u4_4_5_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_29_out1;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_39_out1;
  sc_signal<sc_uint<1> > digitrec_Eqi1u4_4_4_out1;
  sc_signal<sc_uint<6> > digitrec_gen000001_4_28_out1;
  sc_signal<sc_uint<1> > gs_ctrl2;
  sc_signal<sc_uint<1> > digitrec_LessThan_1U_26_4_38_out1;
  sc_signal<sc_uint<2> > gs_ctrl1;
  sc_signal<sc_uint<1> > digitrec_Not_1U_2_4_13_out1;
  sc_signal<sc_uint<1> > gs_ctrl0;
  sc_signal<sc_uint<5> > s_reg_46;
  sc_signal<sc_uint<1> > digitrec_Lti10s5_4_82_out1;
  sc_signal<sc_uint<4> > s_reg_41;
  sc_signal<sc_uint<1> > s_reg_45;
  sc_signal<sc_uint<4> > core_resp_data_o_slice2;
  sc_signal<sc_uint<40> > digitrec_Add_40U_33_4_17_out1;
  sc_signal<sc_uint<1> > digitrec_LtiLLs12_4_58_out1;
  sc_signal<sc_uint<1> > digitrec_Lti10s5_4_54_out1;
  sc_signal<sc_uint<7> > s_reg_43;
  sc_signal<sc_uint<5> > global_state;
  sc_signal<sc_uint<1> > mem_req_typ_o_slice;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_kscore_63_DIN;
  sc_signal<sc_uint<1> > digitrec_RAM_1800X49_1_kscore_63_CE;
  sc_signal<sc_uint<1> > digitrec_RAM_1800X49_1_kscore_63_RW;
  sc_signal<sc_uint<11> > digitrec_RAM_1800X49_1_kscore_63_in1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_kscore_63_out1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_training_set_0_22_out1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_training_set_1_23_out1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_training_set_2_24_out1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_training_set_3_25_out1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_training_set_4_26_out1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_training_set_5_27_out1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_training_set_6_28_out1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_training_set_7_29_out1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_training_set_8_30_out1;
  sc_signal<sc_uint<1> > digitrec_RAM_1800X49_1_training_set_0_22_CE;
  sc_signal<sc_uint<1> > digitrec_RAM_1800X49_1_training_set_0_22_RW;
  sc_signal<sc_uint<11> > digitrec_RAM_1800X49_1_training_set_0_22_in1;
  sc_signal<sc_uint<49> > digitrec_RAM_1800X49_1_training_set_9_31_out1;
  sc_signal<sc_uint<1> > knn_set_0_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire;
  sc_signal<sc_uint<1> > knn_set_0_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_0_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_0_inst_digitrec_knn_set_0_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_1_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_0;
  sc_signal<sc_uint<1> > knn_set_1_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_1_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_1_inst_digitrec_knn_set_1_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_2_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_1;
  sc_signal<sc_uint<1> > knn_set_2_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_2_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_2_inst_digitrec_knn_set_2_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_3_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_2;
  sc_signal<sc_uint<1> > knn_set_3_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_3_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_3_inst_digitrec_knn_set_3_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_4_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_3;
  sc_signal<sc_uint<1> > knn_set_4_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_4_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_4_inst_digitrec_knn_set_4_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_5_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_4;
  sc_signal<sc_uint<1> > knn_set_5_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_5_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_5_inst_digitrec_knn_set_5_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_6_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_5;
  sc_signal<sc_uint<1> > knn_set_6_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_6_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_6_inst_digitrec_knn_set_6_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_7_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_6;
  sc_signal<sc_uint<1> > knn_set_7_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_7_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_7_inst_digitrec_knn_set_7_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_8_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_7;
  sc_signal<sc_uint<1> > knn_set_8_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_8_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_8_inst_digitrec_knn_set_8_regbank_r0;
  sc_signal<sc_uint<1> > knn_set_0_if_0_wen0_wire;
  sc_signal<sc_uint<1> > knn_set_9_if_1_wen0_wire;
  sc_signal<sc_uint<6> > in1_din_wire_8;
  sc_signal<sc_uint<1> > knn_set_9_if_3_wen0_wire;
  sc_signal<sc_uint<6> > knn_set_9_if_2_dout_wire;
  sc_signal<sc_uint<6> > knn_set_9_inst_digitrec_knn_set_9_regbank_r0;
  sc_signal<sc_uint<1> > tmp_if_0_wen9_wire;
  sc_signal<sc_uint<49> > in1_din_wire_9;
  sc_signal<sc_uint<1> > tmp_if_1_wen0_wire;
  sc_signal<sc_uint<4> > in2_waddr_wire_9;
  sc_signal<sc_uint<49> > tmp_if_2_dout_wire;
  sc_signal<sc_uint<49> > tmp_inst_digitrec_tmp_regbank_r0;
  sc_signal<sc_uint<49> > tmp_if_3_dout_wire;
  sc_signal<sc_uint<49> > tmp_inst_digitrec_tmp_regbank_r1;
  sc_signal<sc_uint<49> > tmp_if_4_dout_wire;
  sc_signal<sc_uint<49> > tmp_inst_digitrec_tmp_regbank_r2;
  sc_signal<sc_uint<49> > tmp_if_5_dout_wire;
  sc_signal<sc_uint<49> > tmp_inst_digitrec_tmp_regbank_r3;
  sc_signal<sc_uint<49> > tmp_if_6_dout_wire;
  sc_signal<sc_uint<49> > tmp_inst_digitrec_tmp_regbank_r4;
  sc_signal<sc_uint<49> > tmp_if_7_dout_wire;
  sc_signal<sc_uint<49> > tmp_inst_digitrec_tmp_regbank_r5;
  sc_signal<sc_uint<49> > tmp_if_8_dout_wire;
  sc_signal<sc_uint<49> > tmp_inst_digitrec_tmp_regbank_r6;
  sc_signal<sc_uint<49> > tmp_if_9_dout_wire;
  sc_signal<sc_uint<49> > tmp_inst_digitrec_tmp_regbank_r7;
  sc_signal<sc_uint<49> > tmp_if_10_dout_wire;
  sc_signal<sc_uint<49> > tmp_inst_digitrec_tmp_regbank_r8;
  sc_signal<sc_uint<49> > tmp_if_11_dout_wire;
  sc_signal<sc_uint<49> > tmp_inst_digitrec_tmp_regbank_r9;
  void tmp_inst();
  void write_tmp_if_10_dout();
  void write_tmp_if_9_dout();
  void write_tmp_if_8_dout();
  void write_tmp_if_7_dout();
  void write_tmp_if_6_dout();
  void write_tmp_if_5_dout();
  void write_tmp_if_4_dout();
  void write_tmp_if_3_dout();
  void write_tmp_if_2_dout();
  void write_digitrec_tmp_regbank_r9();
  void write_digitrec_tmp_regbank_r8();
  void write_digitrec_tmp_regbank_r7();
  void write_digitrec_tmp_regbank_r6();
  void write_digitrec_tmp_regbank_r5();
  void write_digitrec_tmp_regbank_r4();
  void write_digitrec_tmp_regbank_r3();
  void write_digitrec_tmp_regbank_r2();
  void write_digitrec_tmp_regbank_r1();
  void write_digitrec_tmp_regbank_r0();
  void knn_set_9_inst();
  void write_digitrec_knn_set_9_regbank_r0();
  void knn_set_8_inst();
  void write_digitrec_knn_set_8_regbank_r0();
  void knn_set_7_inst();
  void write_digitrec_knn_set_7_regbank_r0();
  void knn_set_6_inst();
  void write_digitrec_knn_set_6_regbank_r0();
  void knn_set_5_inst();
  void write_digitrec_knn_set_5_regbank_r0();
  void knn_set_4_inst();
  void write_digitrec_knn_set_4_regbank_r0();
  void knn_set_3_inst();
  void write_digitrec_knn_set_3_regbank_r0();
  void knn_set_2_inst();
  void write_digitrec_knn_set_2_regbank_r0();
  void knn_set_1_inst();
  void write_digitrec_knn_set_1_regbank_r0();
  void knn_set_0_inst();
  void write_digitrec_knn_set_0_regbank_r0();
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_training_set_9_31;
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_training_set_8_30;
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_training_set_7_29;
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_training_set_6_28;
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_training_set_5_27;
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_training_set_4_26;
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_training_set_3_25;
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_training_set_2_24;
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_training_set_1_23;
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_training_set_0_22;
  digitrec_RAM_1800X49_1 *digitrec_RAM_1800X49_1_kscore_63;
  void drive_io_in_1_acquire_ready_o();
  void drive_io_autl_acquire_valid_o();
  void drive_mem_req_typ_o();
  void drive_mem_req_addr_o();
  void drive_mem_req_valid_o();
  void drive_core_resp_data_o();
  void drive_core_resp_rd_o();
  void drive_core_resp_valid_o();
  void drive_core_cmd_ready_o();
  void drive_cc_busy_o();
  void drive_knn_set_0_if_0_wen0_wire();
  void drive_knn_set_0_if_1_wen0_wire();
  void drive_knn_set_0_if_3_wen0_wire();
  void drive_in1_din_wire();
  void drive_knn_set_1_if_1_wen0_wire();
  void drive_knn_set_1_if_3_wen0_wire();
  void drive_in1_din_wire_0();
  void drive_knn_set_2_if_1_wen0_wire();
  void drive_knn_set_2_if_3_wen0_wire();
  void drive_in1_din_wire_1();
  void drive_knn_set_3_if_1_wen0_wire();
  void drive_knn_set_3_if_3_wen0_wire();
  void drive_in1_din_wire_2();
  void drive_knn_set_4_if_1_wen0_wire();
  void drive_knn_set_4_if_3_wen0_wire();
  void drive_in1_din_wire_3();
  void drive_knn_set_5_if_1_wen0_wire();
  void drive_knn_set_5_if_3_wen0_wire();
  void drive_in1_din_wire_4();
  void drive_knn_set_6_if_1_wen0_wire();
  void drive_knn_set_6_if_3_wen0_wire();
  void drive_in1_din_wire_5();
  void drive_knn_set_7_if_1_wen0_wire();
  void drive_knn_set_7_if_3_wen0_wire();
  void drive_in1_din_wire_6();
  void drive_knn_set_8_if_1_wen0_wire();
  void drive_knn_set_8_if_3_wen0_wire();
  void drive_in1_din_wire_7();
  void drive_knn_set_9_if_1_wen0_wire();
  void drive_knn_set_9_if_3_wen0_wire();
  void drive_in1_din_wire_8();
  void drive_tmp_if_0_wen9_wire();
  void drive_tmp_if_1_wen0_wire();
  void drive_in1_din_wire_9();
  void drive_in2_waddr_wire_9();
  void drive_s_reg_41();
  void drive_s_reg_42();
  void drive_s_reg_43();
  void drive_s_reg_44();
  void drive_s_reg_45();
  void drive_s_reg_46();
  void drive_s_reg_47();
  void drive_s_reg_48();
  void drive_s_reg_49();
  void drive_s_reg_50();
  void drive_s_reg_52();
  void drive_s_reg_53();
  void drive_s_reg_55();
  void drive_s_reg_56();
  void drive_s_reg_57();
  void drive_s_reg_58();
  void drive_s_reg_62();
  void drive_s_reg_63();
  void drive_s_reg_64();
  void drive_s_reg_65();
  void drive_s_reg_66();
  void drive_s_reg_67();
  void drive_s_reg_68();
  void drive_s_reg_69();
  void drive_s_reg_70();
  void drive_s_reg_71();
  void drive_s_reg_72();
  void drive_s_reg_73();
  void drive_s_reg_74();
  void drive_digitrec_Add2i1s12_4_1_in1();
  void digitrec_Add2i1s12_4_1();
  void digitrec_Lti10s5_4_2();
  void drive_digitrec_OrReduction_1U_1_4_3_in1();
  void digitrec_OrReduction_1U_1_4_3();
  void digitrec_Eqi1u4_4_4();
  void digitrec_Eqi2u4_4_5();
  void digitrec_Eqi3u4_4_6();
  void digitrec_Eqi4u4_4_7();
  void digitrec_Eqi5u4_4_8();
  void digitrec_Eqi6u4_4_9();
  void digitrec_Eqi7u4_4_10();
  void digitrec_Eqi8u4_4_11();
  void digitrec_Eqi9u4_4_12();
  void drive_digitrec_Not_1U_2_4_13_in1();
  void digitrec_Not_1U_2_4_13();
  void drive_digitrec_Add2i1s12_4_14_in1();
  void digitrec_Add2i1s12_4_14();
  void drive_digitrec_Mul_12Sx5S_17S_4_15_in1();
  void digitrec_Mul_12Sx5S_17S_4_15();
  void drive_digitrec_Add_40U_33_4_16_in1();
  void digitrec_Add_40U_33_4_16();
  void drive_digitrec_Add_40U_33_4_17_in1();
  void digitrec_Add_40U_33_4_17();
  void drive_digitrec_RAM_1800X49_1_training_set_0_22_in1();
  void drive_digitrec_RAM_1800X49_1_training_set_0_22_CE();
  void drive_digitrec_RAM_1800X49_1_training_set_0_22_RW();
  void digitrec_Xor_49U_35_4_18();
  void digitrec_Xor_49U_35_4_19();
  void digitrec_Xor_49U_35_4_20();
  void digitrec_Xor_49U_35_4_21();
  void digitrec_Xor_49U_35_4_22();
  void digitrec_Xor_49U_35_4_23();
  void digitrec_Xor_49U_35_4_24();
  void digitrec_Xor_49U_35_4_25();
  void digitrec_Xor_49U_35_4_26();
  void digitrec_Xor_49U_35_4_27();
  void drive_digitrec_gen000001_4_28_in48();
  void drive_digitrec_gen000001_4_28_in47();
  void drive_digitrec_gen000001_4_28_in46();
  void drive_digitrec_gen000001_4_28_in45();
  void drive_digitrec_gen000001_4_28_in44();
  void drive_digitrec_gen000001_4_28_in43();
  void drive_digitrec_gen000001_4_28_in42();
  void drive_digitrec_gen000001_4_28_in41();
  void drive_digitrec_gen000001_4_28_in40();
  void drive_digitrec_gen000001_4_28_in39();
  void drive_digitrec_gen000001_4_28_in38();
  void drive_digitrec_gen000001_4_28_in37();
  void drive_digitrec_gen000001_4_28_in36();
  void drive_digitrec_gen000001_4_28_in35();
  void drive_digitrec_gen000001_4_28_in34();
  void drive_digitrec_gen000001_4_28_in33();
  void drive_digitrec_gen000001_4_28_in32();
  void drive_digitrec_gen000001_4_28_in31();
  void drive_digitrec_gen000001_4_28_in30();
  void drive_digitrec_gen000001_4_28_in29();
  void drive_digitrec_gen000001_4_28_in28();
  void drive_digitrec_gen000001_4_28_in27();
  void drive_digitrec_gen000001_4_28_in26();
  void drive_digitrec_gen000001_4_28_in25();
  void drive_digitrec_gen000001_4_28_in24();
  void drive_digitrec_gen000001_4_28_in23();
  void drive_digitrec_gen000001_4_28_in22();
  void drive_digitrec_gen000001_4_28_in21();
  void drive_digitrec_gen000001_4_28_in20();
  void drive_digitrec_gen000001_4_28_in19();
  void drive_digitrec_gen000001_4_28_in18();
  void drive_digitrec_gen000001_4_28_in17();
  void drive_digitrec_gen000001_4_28_in16();
  void drive_digitrec_gen000001_4_28_in15();
  void drive_digitrec_gen000001_4_28_in14();
  void drive_digitrec_gen000001_4_28_in13();
  void drive_digitrec_gen000001_4_28_in12();
  void drive_digitrec_gen000001_4_28_in11();
  void drive_digitrec_gen000001_4_28_in10();
  void drive_digitrec_gen000001_4_28_in9();
  void drive_digitrec_gen000001_4_28_in8();
  void drive_digitrec_gen000001_4_28_in7();
  void drive_digitrec_gen000001_4_28_in6();
  void drive_digitrec_gen000001_4_28_in5();
  void drive_digitrec_gen000001_4_28_in4();
  void drive_digitrec_gen000001_4_28_in3();
  void drive_digitrec_gen000001_4_28_in2();
  void drive_digitrec_gen000001_4_28_in1();
  void digitrec_gen000001_4_28();
  void drive_digitrec_gen000001_4_29_in48();
  void drive_digitrec_gen000001_4_29_in47();
  void drive_digitrec_gen000001_4_29_in46();
  void drive_digitrec_gen000001_4_29_in45();
  void drive_digitrec_gen000001_4_29_in44();
  void drive_digitrec_gen000001_4_29_in43();
  void drive_digitrec_gen000001_4_29_in42();
  void drive_digitrec_gen000001_4_29_in41();
  void drive_digitrec_gen000001_4_29_in40();
  void drive_digitrec_gen000001_4_29_in39();
  void drive_digitrec_gen000001_4_29_in38();
  void drive_digitrec_gen000001_4_29_in37();
  void drive_digitrec_gen000001_4_29_in36();
  void drive_digitrec_gen000001_4_29_in35();
  void drive_digitrec_gen000001_4_29_in34();
  void drive_digitrec_gen000001_4_29_in33();
  void drive_digitrec_gen000001_4_29_in32();
  void drive_digitrec_gen000001_4_29_in31();
  void drive_digitrec_gen000001_4_29_in30();
  void drive_digitrec_gen000001_4_29_in29();
  void drive_digitrec_gen000001_4_29_in28();
  void drive_digitrec_gen000001_4_29_in27();
  void drive_digitrec_gen000001_4_29_in26();
  void drive_digitrec_gen000001_4_29_in25();
  void drive_digitrec_gen000001_4_29_in24();
  void drive_digitrec_gen000001_4_29_in23();
  void drive_digitrec_gen000001_4_29_in22();
  void drive_digitrec_gen000001_4_29_in21();
  void drive_digitrec_gen000001_4_29_in20();
  void drive_digitrec_gen000001_4_29_in19();
  void drive_digitrec_gen000001_4_29_in18();
  void drive_digitrec_gen000001_4_29_in17();
  void drive_digitrec_gen000001_4_29_in16();
  void drive_digitrec_gen000001_4_29_in15();
  void drive_digitrec_gen000001_4_29_in14();
  void drive_digitrec_gen000001_4_29_in13();
  void drive_digitrec_gen000001_4_29_in12();
  void drive_digitrec_gen000001_4_29_in11();
  void drive_digitrec_gen000001_4_29_in10();
  void drive_digitrec_gen000001_4_29_in9();
  void drive_digitrec_gen000001_4_29_in8();
  void drive_digitrec_gen000001_4_29_in7();
  void drive_digitrec_gen000001_4_29_in6();
  void drive_digitrec_gen000001_4_29_in5();
  void drive_digitrec_gen000001_4_29_in4();
  void drive_digitrec_gen000001_4_29_in3();
  void drive_digitrec_gen000001_4_29_in2();
  void drive_digitrec_gen000001_4_29_in1();
  void digitrec_gen000001_4_29();
  void drive_digitrec_gen000001_4_30_in48();
  void drive_digitrec_gen000001_4_30_in47();
  void drive_digitrec_gen000001_4_30_in46();
  void drive_digitrec_gen000001_4_30_in45();
  void drive_digitrec_gen000001_4_30_in44();
  void drive_digitrec_gen000001_4_30_in43();
  void drive_digitrec_gen000001_4_30_in42();
  void drive_digitrec_gen000001_4_30_in41();
  void drive_digitrec_gen000001_4_30_in40();
  void drive_digitrec_gen000001_4_30_in39();
  void drive_digitrec_gen000001_4_30_in38();
  void drive_digitrec_gen000001_4_30_in37();
  void drive_digitrec_gen000001_4_30_in36();
  void drive_digitrec_gen000001_4_30_in35();
  void drive_digitrec_gen000001_4_30_in34();
  void drive_digitrec_gen000001_4_30_in33();
  void drive_digitrec_gen000001_4_30_in32();
  void drive_digitrec_gen000001_4_30_in31();
  void drive_digitrec_gen000001_4_30_in30();
  void drive_digitrec_gen000001_4_30_in29();
  void drive_digitrec_gen000001_4_30_in28();
  void drive_digitrec_gen000001_4_30_in27();
  void drive_digitrec_gen000001_4_30_in26();
  void drive_digitrec_gen000001_4_30_in25();
  void drive_digitrec_gen000001_4_30_in24();
  void drive_digitrec_gen000001_4_30_in23();
  void drive_digitrec_gen000001_4_30_in22();
  void drive_digitrec_gen000001_4_30_in21();
  void drive_digitrec_gen000001_4_30_in20();
  void drive_digitrec_gen000001_4_30_in19();
  void drive_digitrec_gen000001_4_30_in18();
  void drive_digitrec_gen000001_4_30_in17();
  void drive_digitrec_gen000001_4_30_in16();
  void drive_digitrec_gen000001_4_30_in15();
  void drive_digitrec_gen000001_4_30_in14();
  void drive_digitrec_gen000001_4_30_in13();
  void drive_digitrec_gen000001_4_30_in12();
  void drive_digitrec_gen000001_4_30_in11();
  void drive_digitrec_gen000001_4_30_in10();
  void drive_digitrec_gen000001_4_30_in9();
  void drive_digitrec_gen000001_4_30_in8();
  void drive_digitrec_gen000001_4_30_in7();
  void drive_digitrec_gen000001_4_30_in6();
  void drive_digitrec_gen000001_4_30_in5();
  void drive_digitrec_gen000001_4_30_in4();
  void drive_digitrec_gen000001_4_30_in3();
  void drive_digitrec_gen000001_4_30_in2();
  void drive_digitrec_gen000001_4_30_in1();
  void digitrec_gen000001_4_30();
  void drive_digitrec_gen000001_4_31_in48();
  void drive_digitrec_gen000001_4_31_in47();
  void drive_digitrec_gen000001_4_31_in46();
  void drive_digitrec_gen000001_4_31_in45();
  void drive_digitrec_gen000001_4_31_in44();
  void drive_digitrec_gen000001_4_31_in43();
  void drive_digitrec_gen000001_4_31_in42();
  void drive_digitrec_gen000001_4_31_in41();
  void drive_digitrec_gen000001_4_31_in40();
  void drive_digitrec_gen000001_4_31_in39();
  void drive_digitrec_gen000001_4_31_in38();
  void drive_digitrec_gen000001_4_31_in37();
  void drive_digitrec_gen000001_4_31_in36();
  void drive_digitrec_gen000001_4_31_in35();
  void drive_digitrec_gen000001_4_31_in34();
  void drive_digitrec_gen000001_4_31_in33();
  void drive_digitrec_gen000001_4_31_in32();
  void drive_digitrec_gen000001_4_31_in31();
  void drive_digitrec_gen000001_4_31_in30();
  void drive_digitrec_gen000001_4_31_in29();
  void drive_digitrec_gen000001_4_31_in28();
  void drive_digitrec_gen000001_4_31_in27();
  void drive_digitrec_gen000001_4_31_in26();
  void drive_digitrec_gen000001_4_31_in25();
  void drive_digitrec_gen000001_4_31_in24();
  void drive_digitrec_gen000001_4_31_in23();
  void drive_digitrec_gen000001_4_31_in22();
  void drive_digitrec_gen000001_4_31_in21();
  void drive_digitrec_gen000001_4_31_in20();
  void drive_digitrec_gen000001_4_31_in19();
  void drive_digitrec_gen000001_4_31_in18();
  void drive_digitrec_gen000001_4_31_in17();
  void drive_digitrec_gen000001_4_31_in16();
  void drive_digitrec_gen000001_4_31_in15();
  void drive_digitrec_gen000001_4_31_in14();
  void drive_digitrec_gen000001_4_31_in13();
  void drive_digitrec_gen000001_4_31_in12();
  void drive_digitrec_gen000001_4_31_in11();
  void drive_digitrec_gen000001_4_31_in10();
  void drive_digitrec_gen000001_4_31_in9();
  void drive_digitrec_gen000001_4_31_in8();
  void drive_digitrec_gen000001_4_31_in7();
  void drive_digitrec_gen000001_4_31_in6();
  void drive_digitrec_gen000001_4_31_in5();
  void drive_digitrec_gen000001_4_31_in4();
  void drive_digitrec_gen000001_4_31_in3();
  void drive_digitrec_gen000001_4_31_in2();
  void drive_digitrec_gen000001_4_31_in1();
  void digitrec_gen000001_4_31();
  void drive_digitrec_gen000001_4_32_in48();
  void drive_digitrec_gen000001_4_32_in47();
  void drive_digitrec_gen000001_4_32_in46();
  void drive_digitrec_gen000001_4_32_in45();
  void drive_digitrec_gen000001_4_32_in44();
  void drive_digitrec_gen000001_4_32_in43();
  void drive_digitrec_gen000001_4_32_in42();
  void drive_digitrec_gen000001_4_32_in41();
  void drive_digitrec_gen000001_4_32_in40();
  void drive_digitrec_gen000001_4_32_in39();
  void drive_digitrec_gen000001_4_32_in38();
  void drive_digitrec_gen000001_4_32_in37();
  void drive_digitrec_gen000001_4_32_in36();
  void drive_digitrec_gen000001_4_32_in35();
  void drive_digitrec_gen000001_4_32_in34();
  void drive_digitrec_gen000001_4_32_in33();
  void drive_digitrec_gen000001_4_32_in32();
  void drive_digitrec_gen000001_4_32_in31();
  void drive_digitrec_gen000001_4_32_in30();
  void drive_digitrec_gen000001_4_32_in29();
  void drive_digitrec_gen000001_4_32_in28();
  void drive_digitrec_gen000001_4_32_in27();
  void drive_digitrec_gen000001_4_32_in26();
  void drive_digitrec_gen000001_4_32_in25();
  void drive_digitrec_gen000001_4_32_in24();
  void drive_digitrec_gen000001_4_32_in23();
  void drive_digitrec_gen000001_4_32_in22();
  void drive_digitrec_gen000001_4_32_in21();
  void drive_digitrec_gen000001_4_32_in20();
  void drive_digitrec_gen000001_4_32_in19();
  void drive_digitrec_gen000001_4_32_in18();
  void drive_digitrec_gen000001_4_32_in17();
  void drive_digitrec_gen000001_4_32_in16();
  void drive_digitrec_gen000001_4_32_in15();
  void drive_digitrec_gen000001_4_32_in14();
  void drive_digitrec_gen000001_4_32_in13();
  void drive_digitrec_gen000001_4_32_in12();
  void drive_digitrec_gen000001_4_32_in11();
  void drive_digitrec_gen000001_4_32_in10();
  void drive_digitrec_gen000001_4_32_in9();
  void drive_digitrec_gen000001_4_32_in8();
  void drive_digitrec_gen000001_4_32_in7();
  void drive_digitrec_gen000001_4_32_in6();
  void drive_digitrec_gen000001_4_32_in5();
  void drive_digitrec_gen000001_4_32_in4();
  void drive_digitrec_gen000001_4_32_in3();
  void drive_digitrec_gen000001_4_32_in2();
  void drive_digitrec_gen000001_4_32_in1();
  void digitrec_gen000001_4_32();
  void drive_digitrec_gen000001_4_33_in48();
  void drive_digitrec_gen000001_4_33_in47();
  void drive_digitrec_gen000001_4_33_in46();
  void drive_digitrec_gen000001_4_33_in45();
  void drive_digitrec_gen000001_4_33_in44();
  void drive_digitrec_gen000001_4_33_in43();
  void drive_digitrec_gen000001_4_33_in42();
  void drive_digitrec_gen000001_4_33_in41();
  void drive_digitrec_gen000001_4_33_in40();
  void drive_digitrec_gen000001_4_33_in39();
  void drive_digitrec_gen000001_4_33_in38();
  void drive_digitrec_gen000001_4_33_in37();
  void drive_digitrec_gen000001_4_33_in36();
  void drive_digitrec_gen000001_4_33_in35();
  void drive_digitrec_gen000001_4_33_in34();
  void drive_digitrec_gen000001_4_33_in33();
  void drive_digitrec_gen000001_4_33_in32();
  void drive_digitrec_gen000001_4_33_in31();
  void drive_digitrec_gen000001_4_33_in30();
  void drive_digitrec_gen000001_4_33_in29();
  void drive_digitrec_gen000001_4_33_in28();
  void drive_digitrec_gen000001_4_33_in27();
  void drive_digitrec_gen000001_4_33_in26();
  void drive_digitrec_gen000001_4_33_in25();
  void drive_digitrec_gen000001_4_33_in24();
  void drive_digitrec_gen000001_4_33_in23();
  void drive_digitrec_gen000001_4_33_in22();
  void drive_digitrec_gen000001_4_33_in21();
  void drive_digitrec_gen000001_4_33_in20();
  void drive_digitrec_gen000001_4_33_in19();
  void drive_digitrec_gen000001_4_33_in18();
  void drive_digitrec_gen000001_4_33_in17();
  void drive_digitrec_gen000001_4_33_in16();
  void drive_digitrec_gen000001_4_33_in15();
  void drive_digitrec_gen000001_4_33_in14();
  void drive_digitrec_gen000001_4_33_in13();
  void drive_digitrec_gen000001_4_33_in12();
  void drive_digitrec_gen000001_4_33_in11();
  void drive_digitrec_gen000001_4_33_in10();
  void drive_digitrec_gen000001_4_33_in9();
  void drive_digitrec_gen000001_4_33_in8();
  void drive_digitrec_gen000001_4_33_in7();
  void drive_digitrec_gen000001_4_33_in6();
  void drive_digitrec_gen000001_4_33_in5();
  void drive_digitrec_gen000001_4_33_in4();
  void drive_digitrec_gen000001_4_33_in3();
  void drive_digitrec_gen000001_4_33_in2();
  void drive_digitrec_gen000001_4_33_in1();
  void digitrec_gen000001_4_33();
  void drive_digitrec_gen000001_4_34_in48();
  void drive_digitrec_gen000001_4_34_in47();
  void drive_digitrec_gen000001_4_34_in46();
  void drive_digitrec_gen000001_4_34_in45();
  void drive_digitrec_gen000001_4_34_in44();
  void drive_digitrec_gen000001_4_34_in43();
  void drive_digitrec_gen000001_4_34_in42();
  void drive_digitrec_gen000001_4_34_in41();
  void drive_digitrec_gen000001_4_34_in40();
  void drive_digitrec_gen000001_4_34_in39();
  void drive_digitrec_gen000001_4_34_in38();
  void drive_digitrec_gen000001_4_34_in37();
  void drive_digitrec_gen000001_4_34_in36();
  void drive_digitrec_gen000001_4_34_in35();
  void drive_digitrec_gen000001_4_34_in34();
  void drive_digitrec_gen000001_4_34_in33();
  void drive_digitrec_gen000001_4_34_in32();
  void drive_digitrec_gen000001_4_34_in31();
  void drive_digitrec_gen000001_4_34_in30();
  void drive_digitrec_gen000001_4_34_in29();
  void drive_digitrec_gen000001_4_34_in28();
  void drive_digitrec_gen000001_4_34_in27();
  void drive_digitrec_gen000001_4_34_in26();
  void drive_digitrec_gen000001_4_34_in25();
  void drive_digitrec_gen000001_4_34_in24();
  void drive_digitrec_gen000001_4_34_in23();
  void drive_digitrec_gen000001_4_34_in22();
  void drive_digitrec_gen000001_4_34_in21();
  void drive_digitrec_gen000001_4_34_in20();
  void drive_digitrec_gen000001_4_34_in19();
  void drive_digitrec_gen000001_4_34_in18();
  void drive_digitrec_gen000001_4_34_in17();
  void drive_digitrec_gen000001_4_34_in16();
  void drive_digitrec_gen000001_4_34_in15();
  void drive_digitrec_gen000001_4_34_in14();
  void drive_digitrec_gen000001_4_34_in13();
  void drive_digitrec_gen000001_4_34_in12();
  void drive_digitrec_gen000001_4_34_in11();
  void drive_digitrec_gen000001_4_34_in10();
  void drive_digitrec_gen000001_4_34_in9();
  void drive_digitrec_gen000001_4_34_in8();
  void drive_digitrec_gen000001_4_34_in7();
  void drive_digitrec_gen000001_4_34_in6();
  void drive_digitrec_gen000001_4_34_in5();
  void drive_digitrec_gen000001_4_34_in4();
  void drive_digitrec_gen000001_4_34_in3();
  void drive_digitrec_gen000001_4_34_in2();
  void drive_digitrec_gen000001_4_34_in1();
  void digitrec_gen000001_4_34();
  void drive_digitrec_gen000001_4_35_in48();
  void drive_digitrec_gen000001_4_35_in47();
  void drive_digitrec_gen000001_4_35_in46();
  void drive_digitrec_gen000001_4_35_in45();
  void drive_digitrec_gen000001_4_35_in44();
  void drive_digitrec_gen000001_4_35_in43();
  void drive_digitrec_gen000001_4_35_in42();
  void drive_digitrec_gen000001_4_35_in41();
  void drive_digitrec_gen000001_4_35_in40();
  void drive_digitrec_gen000001_4_35_in39();
  void drive_digitrec_gen000001_4_35_in38();
  void drive_digitrec_gen000001_4_35_in37();
  void drive_digitrec_gen000001_4_35_in36();
  void drive_digitrec_gen000001_4_35_in35();
  void drive_digitrec_gen000001_4_35_in34();
  void drive_digitrec_gen000001_4_35_in33();
  void drive_digitrec_gen000001_4_35_in32();
  void drive_digitrec_gen000001_4_35_in31();
  void drive_digitrec_gen000001_4_35_in30();
  void drive_digitrec_gen000001_4_35_in29();
  void drive_digitrec_gen000001_4_35_in28();
  void drive_digitrec_gen000001_4_35_in27();
  void drive_digitrec_gen000001_4_35_in26();
  void drive_digitrec_gen000001_4_35_in25();
  void drive_digitrec_gen000001_4_35_in24();
  void drive_digitrec_gen000001_4_35_in23();
  void drive_digitrec_gen000001_4_35_in22();
  void drive_digitrec_gen000001_4_35_in21();
  void drive_digitrec_gen000001_4_35_in20();
  void drive_digitrec_gen000001_4_35_in19();
  void drive_digitrec_gen000001_4_35_in18();
  void drive_digitrec_gen000001_4_35_in17();
  void drive_digitrec_gen000001_4_35_in16();
  void drive_digitrec_gen000001_4_35_in15();
  void drive_digitrec_gen000001_4_35_in14();
  void drive_digitrec_gen000001_4_35_in13();
  void drive_digitrec_gen000001_4_35_in12();
  void drive_digitrec_gen000001_4_35_in11();
  void drive_digitrec_gen000001_4_35_in10();
  void drive_digitrec_gen000001_4_35_in9();
  void drive_digitrec_gen000001_4_35_in8();
  void drive_digitrec_gen000001_4_35_in7();
  void drive_digitrec_gen000001_4_35_in6();
  void drive_digitrec_gen000001_4_35_in5();
  void drive_digitrec_gen000001_4_35_in4();
  void drive_digitrec_gen000001_4_35_in3();
  void drive_digitrec_gen000001_4_35_in2();
  void drive_digitrec_gen000001_4_35_in1();
  void digitrec_gen000001_4_35();
  void drive_digitrec_gen000001_4_36_in48();
  void drive_digitrec_gen000001_4_36_in47();
  void drive_digitrec_gen000001_4_36_in46();
  void drive_digitrec_gen000001_4_36_in45();
  void drive_digitrec_gen000001_4_36_in44();
  void drive_digitrec_gen000001_4_36_in43();
  void drive_digitrec_gen000001_4_36_in42();
  void drive_digitrec_gen000001_4_36_in41();
  void drive_digitrec_gen000001_4_36_in40();
  void drive_digitrec_gen000001_4_36_in39();
  void drive_digitrec_gen000001_4_36_in38();
  void drive_digitrec_gen000001_4_36_in37();
  void drive_digitrec_gen000001_4_36_in36();
  void drive_digitrec_gen000001_4_36_in35();
  void drive_digitrec_gen000001_4_36_in34();
  void drive_digitrec_gen000001_4_36_in33();
  void drive_digitrec_gen000001_4_36_in32();
  void drive_digitrec_gen000001_4_36_in31();
  void drive_digitrec_gen000001_4_36_in30();
  void drive_digitrec_gen000001_4_36_in29();
  void drive_digitrec_gen000001_4_36_in28();
  void drive_digitrec_gen000001_4_36_in27();
  void drive_digitrec_gen000001_4_36_in26();
  void drive_digitrec_gen000001_4_36_in25();
  void drive_digitrec_gen000001_4_36_in24();
  void drive_digitrec_gen000001_4_36_in23();
  void drive_digitrec_gen000001_4_36_in22();
  void drive_digitrec_gen000001_4_36_in21();
  void drive_digitrec_gen000001_4_36_in20();
  void drive_digitrec_gen000001_4_36_in19();
  void drive_digitrec_gen000001_4_36_in18();
  void drive_digitrec_gen000001_4_36_in17();
  void drive_digitrec_gen000001_4_36_in16();
  void drive_digitrec_gen000001_4_36_in15();
  void drive_digitrec_gen000001_4_36_in14();
  void drive_digitrec_gen000001_4_36_in13();
  void drive_digitrec_gen000001_4_36_in12();
  void drive_digitrec_gen000001_4_36_in11();
  void drive_digitrec_gen000001_4_36_in10();
  void drive_digitrec_gen000001_4_36_in9();
  void drive_digitrec_gen000001_4_36_in8();
  void drive_digitrec_gen000001_4_36_in7();
  void drive_digitrec_gen000001_4_36_in6();
  void drive_digitrec_gen000001_4_36_in5();
  void drive_digitrec_gen000001_4_36_in4();
  void drive_digitrec_gen000001_4_36_in3();
  void drive_digitrec_gen000001_4_36_in2();
  void drive_digitrec_gen000001_4_36_in1();
  void digitrec_gen000001_4_36();
  void drive_digitrec_gen000001_4_37_in48();
  void drive_digitrec_gen000001_4_37_in47();
  void drive_digitrec_gen000001_4_37_in46();
  void drive_digitrec_gen000001_4_37_in45();
  void drive_digitrec_gen000001_4_37_in44();
  void drive_digitrec_gen000001_4_37_in43();
  void drive_digitrec_gen000001_4_37_in42();
  void drive_digitrec_gen000001_4_37_in41();
  void drive_digitrec_gen000001_4_37_in40();
  void drive_digitrec_gen000001_4_37_in39();
  void drive_digitrec_gen000001_4_37_in38();
  void drive_digitrec_gen000001_4_37_in37();
  void drive_digitrec_gen000001_4_37_in36();
  void drive_digitrec_gen000001_4_37_in35();
  void drive_digitrec_gen000001_4_37_in34();
  void drive_digitrec_gen000001_4_37_in33();
  void drive_digitrec_gen000001_4_37_in32();
  void drive_digitrec_gen000001_4_37_in31();
  void drive_digitrec_gen000001_4_37_in30();
  void drive_digitrec_gen000001_4_37_in29();
  void drive_digitrec_gen000001_4_37_in28();
  void drive_digitrec_gen000001_4_37_in27();
  void drive_digitrec_gen000001_4_37_in26();
  void drive_digitrec_gen000001_4_37_in25();
  void drive_digitrec_gen000001_4_37_in24();
  void drive_digitrec_gen000001_4_37_in23();
  void drive_digitrec_gen000001_4_37_in22();
  void drive_digitrec_gen000001_4_37_in21();
  void drive_digitrec_gen000001_4_37_in20();
  void drive_digitrec_gen000001_4_37_in19();
  void drive_digitrec_gen000001_4_37_in18();
  void drive_digitrec_gen000001_4_37_in17();
  void drive_digitrec_gen000001_4_37_in16();
  void drive_digitrec_gen000001_4_37_in15();
  void drive_digitrec_gen000001_4_37_in14();
  void drive_digitrec_gen000001_4_37_in13();
  void drive_digitrec_gen000001_4_37_in12();
  void drive_digitrec_gen000001_4_37_in11();
  void drive_digitrec_gen000001_4_37_in10();
  void drive_digitrec_gen000001_4_37_in9();
  void drive_digitrec_gen000001_4_37_in8();
  void drive_digitrec_gen000001_4_37_in7();
  void drive_digitrec_gen000001_4_37_in6();
  void drive_digitrec_gen000001_4_37_in5();
  void drive_digitrec_gen000001_4_37_in4();
  void drive_digitrec_gen000001_4_37_in3();
  void drive_digitrec_gen000001_4_37_in2();
  void drive_digitrec_gen000001_4_37_in1();
  void digitrec_gen000001_4_37();
  void digitrec_LessThan_1U_26_4_38();
  void digitrec_LessThan_1U_26_4_39();
  void digitrec_LessThan_1U_26_4_40();
  void digitrec_LessThan_1U_26_4_41();
  void digitrec_LessThan_1U_26_4_42();
  void digitrec_LessThan_1U_26_4_43();
  void digitrec_LessThan_1U_26_4_44();
  void digitrec_LessThan_1U_26_4_45();
  void digitrec_LessThan_1U_26_4_46();
  void digitrec_LessThan_1U_26_4_47();
  void digitrec_LtiLLs12_4_48();
  void digitrec_Equal_1U_24_4_49();
  void digitrec_And_1U_3_4_50();
  void digitrec_Add2i1s12_4_53();
  void digitrec_Lti10s5_4_54();
  void drive_digitrec_Add2i1s12_4_55_in1();
  void digitrec_Add2i1s12_4_55();
  void digitrec_Add2i1s12_4_56();
  void digitrec_Lti10s5_4_57();
  void drive_digitrec_RAM_1800X49_1_kscore_63_in1();
  void drive_digitrec_RAM_1800X49_1_kscore_63_DIN();
  void drive_digitrec_RAM_1800X49_1_kscore_63_CE();
  void drive_digitrec_RAM_1800X49_1_kscore_63_RW();
  void digitrec_LtiLLs12_4_58();
  void drive_digitrec_Add2i1s12_4_59_in1();
  void digitrec_Add2i1s12_4_59();
  void digitrec_Lti10s5_4_60();
  void digitrec_N_Mux_6_9_37_4_61();
  void digitrec_LessThan_1U_26_4_62();
  void digitrec_N_Mux_4_2_29_4_63();
  void digitrec_OrReduction_1U_1_4_64();
  void digitrec_N_Mux_6_9_37_4_66();
  void digitrec_N_Mux_6_2_30_4_67();
  void digitrec_Add2i1s32_4_78();
  void digitrec_Add2i1s12_4_79();
  void digitrec_GreaterThan_1U_32_4_80();
  void digitrec_N_Mux_4_2_29_4_81();
  void digitrec_Lti10s5_4_82();
  void digitrec_N_Mux_32_2_34_4_83();
  void drive_sreg_1();
  void drive_sreg_2();
  void drive_global_state();
  void drive_global_state_next();
  void drive_gs_ctrl0();
  void drive_gs_ctrl1();
  void drive_gs_ctrl2();
  void drive_gs_ctrl30();
  void drive_gs_ctrl31();
  void drive_gs_ctrl32();
  void drive_gs_ctrl43();
  void drive_gs_ctrl44();
  void drive_gs_ctrl45();
  void drive_gs_ctrl46();
  void drive_gs_ctrl47();
  void drive_gs_ctrl48();
  void drive_gs_ctrl49();
  void drive_gs_ctrl78();
  void drive_gs_ctrl79();
  void drive_gs_ctrl81();
  void drive_gs_ctrl82();
  void thread_174();
  void thread_175();
  void thread_184();
  void thread_183();
  void thread_182();
  void thread_181();
  void thread_180();
  void thread_179();
  void thread_178();
  void thread_177();
};

#endif
