Classic Timing Analyzer report for CPU
Fri Mar 26 17:58:51 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+--------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+--------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 6.765 ns                         ; reset                                  ; multiplier:multiplier|lo[24]         ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 17.010 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1] ; Overflow                             ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 0.518 ns                         ; reset                                  ; multiplier:multiplier|lo[2]          ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 48.56 MHz ( period = 20.594 ns ) ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0] ; Controle:Controle|estado[1]          ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:ALUOut|Saida[24]           ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24] ; clock      ; clock    ; 966          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                      ;            ;          ; 966          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+--------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                    ; To                                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 48.56 MHz ( period = 20.594 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.989 ns                ;
; N/A                                     ; 48.78 MHz ( period = 20.502 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.922 ns                ;
; N/A                                     ; 49.01 MHz ( period = 20.404 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.893 ns                ;
; N/A                                     ; 49.12 MHz ( period = 20.360 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.873 ns                ;
; N/A                                     ; 49.12 MHz ( period = 20.360 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.873 ns                ;
; N/A                                     ; 49.23 MHz ( period = 20.312 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.826 ns                ;
; N/A                                     ; 49.25 MHz ( period = 20.306 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.818 ns                ;
; N/A                                     ; 49.28 MHz ( period = 20.294 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.841 ns                ;
; N/A                                     ; 49.47 MHz ( period = 20.214 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.838 ns                ;
; N/A                                     ; 49.48 MHz ( period = 20.212 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.817 ns                ;
; N/A                                     ; 49.50 MHz ( period = 20.202 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.774 ns                ;
; N/A                                     ; 49.58 MHz ( period = 20.170 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.777 ns                ;
; N/A                                     ; 49.58 MHz ( period = 20.170 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.777 ns                ;
; N/A                                     ; 49.70 MHz ( period = 20.120 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.750 ns                ;
; N/A                                     ; 49.71 MHz ( period = 20.116 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.722 ns                ;
; N/A                                     ; 49.75 MHz ( period = 20.102 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.735 ns                ;
; N/A                                     ; 49.85 MHz ( period = 20.060 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.725 ns                ;
; N/A                                     ; 49.85 MHz ( period = 20.060 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.725 ns                ;
; N/A                                     ; 49.87 MHz ( period = 20.052 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.736 ns                ;
; N/A                                     ; 49.89 MHz ( period = 20.046 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 49.90 MHz ( period = 20.040 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.717 ns                ;
; N/A                                     ; 49.94 MHz ( period = 20.024 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.742 ns                ;
; N/A                                     ; 49.99 MHz ( period = 20.006 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.670 ns                ;
; N/A                                     ; 50.03 MHz ( period = 19.988 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.696 ns                ;
; N/A                                     ; 50.06 MHz ( period = 19.978 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.701 ns                ;
; N/A                                     ; 50.06 MHz ( period = 19.978 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.701 ns                ;
; N/A                                     ; 50.10 MHz ( period = 19.960 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.669 ns                ;
; N/A                                     ; 50.19 MHz ( period = 19.924 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.646 ns                ;
; N/A                                     ; 50.22 MHz ( period = 19.914 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.690 ns                ;
; N/A                                     ; 50.22 MHz ( period = 19.912 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.639 ns                ;
; N/A                                     ; 50.22 MHz ( period = 19.912 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.644 ns                ;
; N/A                                     ; 50.26 MHz ( period = 19.896 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.629 ns                ;
; N/A                                     ; 50.31 MHz ( period = 19.876 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.636 ns                ;
; N/A                                     ; 50.36 MHz ( period = 19.856 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.620 ns                ;
; N/A                                     ; 50.38 MHz ( period = 19.850 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.621 ns                ;
; N/A                                     ; 50.42 MHz ( period = 19.832 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.666 ns                ;
; N/A                                     ; 50.46 MHz ( period = 19.818 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.620 ns                ;
; N/A                                     ; 50.46 MHz ( period = 19.818 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.620 ns                ;
; N/A                                     ; 50.46 MHz ( period = 19.818 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.574 ns                ;
; N/A                                     ; 50.50 MHz ( period = 19.802 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.587 ns                ;
; N/A                                     ; 50.60 MHz ( period = 19.764 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.565 ns                ;
; N/A                                     ; 50.62 MHz ( period = 19.754 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.580 ns                ;
; N/A                                     ; 50.62 MHz ( period = 19.754 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.580 ns                ;
; N/A                                     ; 50.64 MHz ( period = 19.746 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.576 ns                ;
; N/A                                     ; 50.64 MHz ( period = 19.746 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.568 ns                ;
; N/A                                     ; 50.66 MHz ( period = 19.740 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.569 ns                ;
; N/A                                     ; 50.70 MHz ( period = 19.722 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.548 ns                ;
; N/A                                     ; 50.71 MHz ( period = 19.720 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.563 ns                ;
; N/A                                     ; 50.72 MHz ( period = 19.716 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.591 ns                ;
; N/A                                     ; 50.76 MHz ( period = 19.700 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.525 ns                ;
; N/A                                     ; 50.80 MHz ( period = 19.686 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.540 ns                ;
; N/A                                     ; 50.83 MHz ( period = 19.672 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.585 ns                ;
; N/A                                     ; 50.85 MHz ( period = 19.664 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.544 ns                ;
; N/A                                     ; 50.87 MHz ( period = 19.658 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.545 ns                ;
; N/A                                     ; 50.88 MHz ( period = 19.654 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.509 ns                ;
; N/A                                     ; 50.92 MHz ( period = 19.640 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.510 ns                ;
; N/A                                     ; 50.92 MHz ( period = 19.638 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[13]              ; clock      ; clock    ; None                        ; None                      ; 6.488 ns                ;
; N/A                                     ; 50.95 MHz ( period = 19.628 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.478 ns                ;
; N/A                                     ; 50.99 MHz ( period = 19.612 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.496 ns                ;
; N/A                                     ; 51.00 MHz ( period = 19.608 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.545 ns                ;
; N/A                                     ; 51.08 MHz ( period = 19.576 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.488 ns                ;
; N/A                                     ; 51.12 MHz ( period = 19.560 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.482 ns                ;
; N/A                                     ; 51.12 MHz ( period = 19.560 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.479 ns                ;
; N/A                                     ; 51.16 MHz ( period = 19.548 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.443 ns                ;
; N/A                                     ; 51.20 MHz ( period = 19.530 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.472 ns                ;
; N/A                                     ; 51.21 MHz ( period = 19.526 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.495 ns                ;
; N/A                                     ; 51.23 MHz ( period = 19.518 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.426 ns                ;
; N/A                                     ; 51.25 MHz ( period = 19.512 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.460 ns                ;
; N/A                                     ; 51.25 MHz ( period = 19.512 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.460 ns                ;
; N/A                                     ; 51.27 MHz ( period = 19.504 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.463 ns                ;
; N/A                                     ; 51.29 MHz ( period = 19.498 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.464 ns                ;
; N/A                                     ; 51.29 MHz ( period = 19.496 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.442 ns                ;
; N/A                                     ; 51.30 MHz ( period = 19.494 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.464 ns                ;
; N/A                                     ; 51.32 MHz ( period = 19.484 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.435 ns                ;
; N/A                                     ; 51.33 MHz ( period = 19.482 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.433 ns                ;
; N/A                                     ; 51.33 MHz ( period = 19.482 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.430 ns                ;
; N/A                                     ; 51.39 MHz ( period = 19.458 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.405 ns                ;
; N/A                                     ; 51.42 MHz ( period = 19.448 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:PC|Saida[13]              ; clock      ; clock    ; None                        ; None                      ; 6.392 ns                ;
; N/A                                     ; 51.44 MHz ( period = 19.440 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.423 ns                ;
; N/A                                     ; 51.45 MHz ( period = 19.436 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.402 ns                ;
; N/A                                     ; 51.46 MHz ( period = 19.434 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.424 ns                ;
; N/A                                     ; 51.48 MHz ( period = 19.424 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.456 ns                ;
; N/A                                     ; 51.48 MHz ( period = 19.424 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.398 ns                ;
; N/A                                     ; 51.49 MHz ( period = 19.422 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.444 ns                ;
; N/A                                     ; 51.50 MHz ( period = 19.416 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.443 ns                ;
; N/A                                     ; 51.53 MHz ( period = 19.408 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.187 ns                ;
; N/A                                     ; 51.53 MHz ( period = 19.406 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.394 ns                ;
; N/A                                     ; 51.53 MHz ( period = 19.406 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.394 ns                ;
; N/A                                     ; 51.63 MHz ( period = 19.370 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.383 ns                ;
; N/A                                     ; 51.63 MHz ( period = 19.370 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.391 ns                ;
; N/A                                     ; 51.64 MHz ( period = 19.366 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.425 ns                ;
; N/A                                     ; 51.67 MHz ( period = 19.352 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.339 ns                ;
; N/A                                     ; 51.71 MHz ( period = 19.338 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:PC|Saida[13]              ; clock      ; clock    ; None                        ; None                      ; 6.340 ns                ;
; N/A                                     ; 51.72 MHz ( period = 19.334 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.383 ns                ;
; N/A                                     ; 51.72 MHz ( period = 19.334 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.419 ns                ;
; N/A                                     ; 51.74 MHz ( period = 19.326 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 5.986 ns                ;
; N/A                                     ; 51.80 MHz ( period = 19.306 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.351 ns                ;
; N/A                                     ; 51.82 MHz ( period = 19.298 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.502 ns                ;
; N/A                                     ; 51.83 MHz ( period = 19.294 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.339 ns                ;
; N/A                                     ; 51.83 MHz ( period = 19.292 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.337 ns                ;
; N/A                                     ; 51.83 MHz ( period = 19.292 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.334 ns                ;
; N/A                                     ; 51.88 MHz ( period = 19.276 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.321 ns                ;
; N/A                                     ; 51.89 MHz ( period = 19.270 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.343 ns                ;
; N/A                                     ; 51.92 MHz ( period = 19.260 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.331 ns                ;
; N/A                                     ; 51.92 MHz ( period = 19.260 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.359 ns                ;
; N/A                                     ; 51.93 MHz ( period = 19.256 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:PC|Saida[13]              ; clock      ; clock    ; None                        ; None                      ; 6.316 ns                ;
; N/A                                     ; 51.94 MHz ( period = 19.254 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.322 ns                ;
; N/A                                     ; 51.99 MHz ( period = 19.234 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.360 ns                ;
; N/A                                     ; 51.99 MHz ( period = 19.234 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.302 ns                ;
; N/A                                     ; 51.99 MHz ( period = 19.234 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 52.00 MHz ( period = 19.232 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.348 ns                ;
; N/A                                     ; 52.05 MHz ( period = 19.212 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.281 ns                ;
; N/A                                     ; 52.09 MHz ( period = 19.198 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.303 ns                ;
; N/A                                     ; 52.11 MHz ( period = 19.192 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.304 ns                ;
; N/A                                     ; 52.13 MHz ( period = 19.184 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.287 ns                ;
; N/A                                     ; 52.13 MHz ( period = 19.182 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.285 ns                ;
; N/A                                     ; 52.13 MHz ( period = 19.182 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 52.14 MHz ( period = 19.178 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.307 ns                ;
; N/A                                     ; 52.15 MHz ( period = 19.174 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.338 ns                ;
; N/A                                     ; 52.18 MHz ( period = 19.166 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.254 ns                ;
; N/A                                     ; 52.18 MHz ( period = 19.164 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.253 ns                ;
; N/A                                     ; 52.22 MHz ( period = 19.148 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.256 ns                ;
; N/A                                     ; 52.25 MHz ( period = 19.140 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.540 ns                ;
; N/A                                     ; 52.29 MHz ( period = 19.124 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.308 ns                ;
; N/A                                     ; 52.29 MHz ( period = 19.124 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 52.30 MHz ( period = 19.122 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.296 ns                ;
; N/A                                     ; 52.32 MHz ( period = 19.114 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.067 ns                ;
; N/A                                     ; 52.33 MHz ( period = 19.110 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.298 ns                ;
; N/A                                     ; 52.33 MHz ( period = 19.108 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.406 ns                ;
; N/A                                     ; 52.35 MHz ( period = 19.102 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.263 ns                ;
; N/A                                     ; 52.36 MHz ( period = 19.100 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.261 ns                ;
; N/A                                     ; 52.36 MHz ( period = 19.100 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.258 ns                ;
; N/A                                     ; 52.37 MHz ( period = 19.096 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:PC|Saida[13]              ; clock      ; clock    ; None                        ; None                      ; 6.235 ns                ;
; N/A                                     ; 52.38 MHz ( period = 19.092 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.237 ns                ;
; N/A                                     ; 52.38 MHz ( period = 19.092 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 5.870 ns                ;
; N/A                                     ; 52.38 MHz ( period = 19.092 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 5.870 ns                ;
; N/A                                     ; 52.39 MHz ( period = 19.086 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.238 ns                ;
; N/A                                     ; 52.45 MHz ( period = 19.064 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.231 ns                ;
; N/A                                     ; 52.52 MHz ( period = 19.042 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.284 ns                ;
; N/A                                     ; 52.52 MHz ( period = 19.042 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.226 ns                ;
; N/A                                     ; 52.52 MHz ( period = 19.040 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.272 ns                ;
; N/A                                     ; 52.53 MHz ( period = 19.038 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 5.815 ns                ;
; N/A                                     ; 52.54 MHz ( period = 19.032 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:PC|Saida[13]              ; clock      ; clock    ; None                        ; None                      ; 6.195 ns                ;
; N/A                                     ; 52.55 MHz ( period = 19.028 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.223 ns                ;
; N/A                                     ; 52.57 MHz ( period = 19.022 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.235 ns                ;
; N/A                                     ; 52.57 MHz ( period = 19.022 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 52.58 MHz ( period = 19.018 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.226 ns                ;
; N/A                                     ; 52.64 MHz ( period = 18.998 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.354 ns                ;
; N/A                                     ; 52.68 MHz ( period = 18.984 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[28]             ; clock      ; clock    ; None                        ; None                      ; 6.157 ns                ;
; N/A                                     ; 52.70 MHz ( period = 18.976 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.158 ns                ;
; N/A                                     ; 52.70 MHz ( period = 18.974 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.157 ns                ;
; N/A                                     ; 52.71 MHz ( period = 18.970 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.161 ns                ;
; N/A                                     ; 52.75 MHz ( period = 18.958 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.165 ns                ;
; N/A                                     ; 52.76 MHz ( period = 18.954 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.186 ns                ;
; N/A                                     ; 52.77 MHz ( period = 18.950 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.444 ns                ;
; N/A                                     ; 52.78 MHz ( period = 18.946 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 5.835 ns                ;
; N/A                                     ; 52.79 MHz ( period = 18.942 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.182 ns                ;
; N/A                                     ; 52.80 MHz ( period = 18.940 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.180 ns                ;
; N/A                                     ; 52.80 MHz ( period = 18.940 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.177 ns                ;
; N/A                                     ; 52.83 MHz ( period = 18.930 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.168 ns                ;
; N/A                                     ; 52.85 MHz ( period = 18.922 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.157 ns                ;
; N/A                                     ; 52.87 MHz ( period = 18.916 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 52.87 MHz ( period = 18.916 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[25]             ; clock      ; clock    ; None                        ; None                      ; 6.150 ns                ;
; N/A                                     ; 52.96 MHz ( period = 18.882 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.203 ns                ;
; N/A                                     ; 52.96 MHz ( period = 18.882 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.145 ns                ;
; N/A                                     ; 52.97 MHz ( period = 18.880 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.191 ns                ;
; N/A                                     ; 52.97 MHz ( period = 18.880 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 5.951 ns                ;
; N/A                                     ; 52.97 MHz ( period = 18.880 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 5.951 ns                ;
; N/A                                     ; 52.97 MHz ( period = 18.878 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.142 ns                ;
; N/A                                     ; 52.98 MHz ( period = 18.876 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.140 ns                ;
; N/A                                     ; 52.98 MHz ( period = 18.876 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.137 ns                ;
; N/A                                     ; 53.00 MHz ( period = 18.868 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.178 ns                ;
; N/A                                     ; 53.01 MHz ( period = 18.866 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.106 ns                ;
; N/A                                     ; 53.01 MHz ( period = 18.864 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.105 ns                ;
; N/A                                     ; 53.01 MHz ( period = 18.864 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.095 ns                ;
; N/A                                     ; 53.08 MHz ( period = 18.840 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.392 ns                ;
; N/A                                     ; 53.10 MHz ( period = 18.834 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 5.732 ns                ;
; N/A                                     ; 53.13 MHz ( period = 18.820 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[27]             ; clock      ; clock    ; None                        ; None                      ; 6.086 ns                ;
; N/A                                     ; 53.14 MHz ( period = 18.818 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.163 ns                ;
; N/A                                     ; 53.14 MHz ( period = 18.818 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.105 ns                ;
; N/A                                     ; 53.15 MHz ( period = 18.816 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.151 ns                ;
; N/A                                     ; 53.21 MHz ( period = 18.794 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[28]             ; clock      ; clock    ; None                        ; None                      ; 6.061 ns                ;
; N/A                                     ; 53.22 MHz ( period = 18.790 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:PC|Saida[13]              ; clock      ; clock    ; None                        ; None                      ; 6.075 ns                ;
; N/A                                     ; 53.23 MHz ( period = 18.788 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.119 ns                ;
; N/A                                     ; 53.23 MHz ( period = 18.788 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.119 ns                ;
; N/A                                     ; 53.24 MHz ( period = 18.784 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.082 ns                ;
; N/A                                     ; 53.24 MHz ( period = 18.782 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.081 ns                ;
; N/A                                     ; 53.25 MHz ( period = 18.778 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.713 ns                ;
; N/A                                     ; 53.27 MHz ( period = 18.772 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 5.714 ns                ;
; N/A                                     ; 53.30 MHz ( period = 18.762 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.112 ns                ;
; N/A                                     ; 53.31 MHz ( period = 18.758 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.368 ns                ;
; N/A                                     ; 53.32 MHz ( period = 18.756 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.249 ns                ;
; N/A                                     ; 53.38 MHz ( period = 18.734 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.064 ns                ;
; N/A                                     ; 53.38 MHz ( period = 18.734 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 5.916 ns                ;
; N/A                                     ; 53.40 MHz ( period = 18.726 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[25]             ; clock      ; clock    ; None                        ; None                      ; 6.054 ns                ;
; N/A                                     ; 53.44 MHz ( period = 18.712 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.066 ns                ;
; N/A                                     ; 53.50 MHz ( period = 18.692 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 53.52 MHz ( period = 18.684 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:EPC|Saida[28]             ; clock      ; clock    ; None                        ; None                      ; 6.009 ns                ;
; N/A                                     ; 53.52 MHz ( period = 18.684 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:PC|Saida[13]              ; clock      ; clock    ; None                        ; None                      ; 6.009 ns                ;
; N/A                                     ; 53.62 MHz ( period = 18.650 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[29]              ; clock      ; clock    ; None                        ; None                      ; 5.994 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                         ;                                       ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[24]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]                              ; clock      ; clock    ; None                       ; None                       ; 0.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 0.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 0.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 0.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[5]                         ; MuxRegData:MuxRegData|MuxRegDataOut[5]                            ; clock      ; clock    ; None                       ; None                       ; 0.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]                               ; clock      ; clock    ; None                       ; None                       ; 0.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[24]                          ; MuxRegData:MuxRegData|MuxRegDataOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[9]                             ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]                              ; clock      ; clock    ; None                       ; None                       ; 0.870 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.000 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.009 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[31]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]                              ; clock      ; clock    ; None                       ; None                       ; 0.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[4]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]                               ; clock      ; clock    ; None                       ; None                       ; 0.918 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 0.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.866 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[9]                             ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.084 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxRegData:MuxRegData|MuxRegDataOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.058 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[16]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]                              ; clock      ; clock    ; None                       ; None                       ; 0.809 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]                              ; clock      ; clock    ; None                       ; None                       ; 0.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxRegData:MuxRegData|MuxRegDataOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 0.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 0.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadsize:loadsize|saida[18]                                       ; clock      ; clock    ; None                       ; None                       ; 0.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[19]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]                              ; clock      ; clock    ; None                       ; None                       ; 0.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[18]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]                              ; clock      ; clock    ; None                       ; None                       ; 0.867 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[6]                           ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.189 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadsize:loadsize|saida[7]                                        ; clock      ; clock    ; None                       ; None                       ; 0.815 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[25]~DUPLICATE              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]                              ; clock      ; clock    ; None                       ; None                       ; 0.868 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[1]                           ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[9]                           ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[20]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]                              ; clock      ; clock    ; None                       ; None                       ; 0.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[5]                           ; MuxRegData:MuxRegData|MuxRegDataOut[5]                            ; clock      ; clock    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[29]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]                              ; clock      ; clock    ; None                       ; None                       ; 1.126 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[7]                              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]                               ; clock      ; clock    ; None                       ; None                       ; 0.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.070 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]                              ; clock      ; clock    ; None                       ; None                       ; 0.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.233 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.089 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; storesize:storesize|saida[1]                                      ; clock      ; clock    ; None                       ; None                       ; 0.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; storesize:storesize|saida[0]                                      ; clock      ; clock    ; None                       ; None                       ; 0.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[6]       ; MuxRegData:MuxRegData|MuxRegDataOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.270 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]                              ; clock      ; clock    ; None                       ; None                       ; 1.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]                               ; clock      ; clock    ; None                       ; None                       ; 1.231 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]                                       ; clock      ; clock    ; None                       ; None                       ; 0.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadsize:loadsize|saida[16]                                       ; clock      ; clock    ; None                       ; None                       ; 0.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadsize:loadsize|saida[29]                                       ; clock      ; clock    ; None                       ; None                       ; 0.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadsize:loadsize|saida[25]                                       ; clock      ; clock    ; None                       ; None                       ; 0.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[27]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]                              ; clock      ; clock    ; None                       ; None                       ; 1.013 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadsize:loadsize|saida[19]                                       ; clock      ; clock    ; None                       ; None                       ; 0.620 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]                                       ; clock      ; clock    ; None                       ; None                       ; 0.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[28]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]                              ; clock      ; clock    ; None                       ; None                       ; 1.211 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadsize:loadsize|saida[27]                                       ; clock      ; clock    ; None                       ; None                       ; 0.637 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadsize:loadsize|saida[31]                                       ; clock      ; clock    ; None                       ; None                       ; 0.652 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; storesize:storesize|saida[15]                                     ; clock      ; clock    ; None                       ; None                       ; 0.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[11]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]                              ; clock      ; clock    ; None                       ; None                       ; 1.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]                               ; clock      ; clock    ; None                       ; None                       ; 1.060 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[14]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]                              ; clock      ; clock    ; None                       ; None                       ; 1.091 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; storesize:storesize|saida[22]                                     ; clock      ; clock    ; None                       ; None                       ; 0.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; storesize:storesize|saida[19]                                     ; clock      ; clock    ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]                                       ; clock      ; clock    ; None                       ; None                       ; 0.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; storesize:storesize|saida[26]                                     ; clock      ; clock    ; None                       ; None                       ; 0.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[8]                           ; MuxRegData:MuxRegData|MuxRegDataOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[6]          ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[30]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]                              ; clock      ; clock    ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxRegData:MuxRegData|MuxRegDataOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[11]                          ; MuxRegData:MuxRegData|MuxRegDataOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[2]                           ; MuxRegData:MuxRegData|MuxRegDataOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.410 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[26]                          ; MuxRegData:MuxRegData|MuxRegDataOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.257 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]                              ; clock      ; clock    ; None                       ; None                       ; 1.161 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[7]                           ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[1]                      ; storesize:storesize|saida[25]                                     ; clock      ; clock    ; None                       ; None                       ; 1.028 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[17]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]                              ; clock      ; clock    ; None                       ; None                       ; 1.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadsize:loadsize|saida[14]                                       ; clock      ; clock    ; None                       ; None                       ; 0.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]                               ; clock      ; clock    ; None                       ; None                       ; 1.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]                               ; clock      ; clock    ; None                       ; None                       ; 1.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxRegData:MuxRegData|MuxRegDataOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]                               ; clock      ; clock    ; None                       ; None                       ; 1.353 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; storesize:storesize|saida[6]                                      ; clock      ; clock    ; None                       ; None                       ; 1.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[12]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]                              ; clock      ; clock    ; None                       ; None                       ; 1.197 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; storesize:storesize|saida[27]                                     ; clock      ; clock    ; None                       ; None                       ; 1.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[5]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]                               ; clock      ; clock    ; None                       ; None                       ; 1.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; storesize:storesize|saida[10]                                     ; clock      ; clock    ; None                       ; None                       ; 0.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; storesize:storesize|saida[7]                                      ; clock      ; clock    ; None                       ; None                       ; 0.891 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; storesize:storesize|saida[31]                                     ; clock      ; clock    ; None                       ; None                       ; 0.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; storesize:storesize|saida[14]                                     ; clock      ; clock    ; None                       ; None                       ; 1.085 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; storesize:storesize|saida[20]                                     ; clock      ; clock    ; None                       ; None                       ; 0.909 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; storesize:storesize|saida[13]                                     ; clock      ; clock    ; None                       ; None                       ; 1.075 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; storesize:storesize|saida[25]                                     ; clock      ; clock    ; None                       ; None                       ; 0.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]                              ; clock      ; clock    ; None                       ; None                       ; 1.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.317 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]                              ; clock      ; clock    ; None                       ; None                       ; 1.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadsize:loadsize|saida[6]                                        ; clock      ; clock    ; None                       ; None                       ; 1.193 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[22]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]                              ; clock      ; clock    ; None                       ; None                       ; 1.306 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadsize:loadsize|saida[30]                                       ; clock      ; clock    ; None                       ; None                       ; 0.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[3]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.319 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[5]                             ; MuxRegData:MuxRegData|MuxRegDataOut[5]                            ; clock      ; clock    ; None                       ; None                       ; 1.584 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]                               ; clock      ; clock    ; None                       ; None                       ; 1.306 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[29]                          ; MuxRegData:MuxRegData|MuxRegDataOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.445 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxRegData:MuxRegData|MuxRegDataOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadsize:loadsize|saida[15]                                       ; clock      ; clock    ; None                       ; None                       ; 0.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadsize:loadsize|saida[13]                                       ; clock      ; clock    ; None                       ; None                       ; 0.604 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]                              ; clock      ; clock    ; None                       ; None                       ; 1.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]                               ; clock      ; clock    ; None                       ; None                       ; 1.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[0]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]                               ; clock      ; clock    ; None                       ; None                       ; 1.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadsize:loadsize|saida[0]                                        ; clock      ; clock    ; None                       ; None                       ; 1.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[25]                                     ; clock      ; clock    ; None                       ; None                       ; 1.211 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadsize:loadsize|saida[1]                                        ; clock      ; clock    ; None                       ; None                       ; 1.104 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]                              ; clock      ; clock    ; None                       ; None                       ; 1.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[1]                         ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.683 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; storesize:storesize|saida[5]                                      ; clock      ; clock    ; None                       ; None                       ; 1.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[6]                             ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; storesize:storesize|saida[28]                                     ; clock      ; clock    ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]                              ; clock      ; clock    ; None                       ; None                       ; 1.403 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]                              ; clock      ; clock    ; None                       ; None                       ; 1.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[20]                             ; storesize:storesize|saida[20]                                     ; clock      ; clock    ; None                       ; None                       ; 1.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; storesize:storesize|saida[17]                                     ; clock      ; clock    ; None                       ; None                       ; 1.051 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadsize:loadsize|saida[12]                                       ; clock      ; clock    ; None                       ; None                       ; 0.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; storesize:storesize|saida[29]                                     ; clock      ; clock    ; None                       ; None                       ; 1.055 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]                              ; clock      ; clock    ; None                       ; None                       ; 1.331 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[17]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]                              ; clock      ; clock    ; None                       ; None                       ; 1.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[4]                              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]                               ; clock      ; clock    ; None                       ; None                       ; 1.591 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 0.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 0.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]                              ; clock      ; clock    ; None                       ; None                       ; 1.430 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ExceptionAddress[0]               ; MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0] ; clock      ; clock    ; None                       ; None                       ; 1.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]                              ; clock      ; clock    ; None                       ; None                       ; 1.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[6]                             ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]                              ; clock      ; clock    ; None                       ; None                       ; 1.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 0.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[3]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]                               ; clock      ; clock    ; None                       ; None                       ; 1.465 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]                              ; clock      ; clock    ; None                       ; None                       ; 1.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[18]         ; MuxRegData:MuxRegData|MuxRegDataOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.573 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; storesize:storesize|saida[12]                                     ; clock      ; clock    ; None                       ; None                       ; 1.109 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[8]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]                               ; clock      ; clock    ; None                       ; None                       ; 1.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[16]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]                              ; clock      ; clock    ; None                       ; None                       ; 1.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 1.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 0.788 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[9]                              ; storesize:storesize|saida[9]                                      ; clock      ; clock    ; None                       ; None                       ; 1.109 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; storesize:storesize|saida[3]                                      ; clock      ; clock    ; None                       ; None                       ; 1.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[27]                             ; storesize:storesize|saida[27]                                     ; clock      ; clock    ; None                       ; None                       ; 1.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]                              ; clock      ; clock    ; None                       ; None                       ; 1.485 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; storesize:storesize|saida[16]                                     ; clock      ; clock    ; None                       ; None                       ; 1.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; storesize:storesize|saida[30]                                     ; clock      ; clock    ; None                       ; None                       ; 1.368 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadsize:loadsize|saida[5]                                        ; clock      ; clock    ; None                       ; None                       ; 1.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.040 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[18]                             ; storesize:storesize|saida[18]                                     ; clock      ; clock    ; None                       ; None                       ; 1.177 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[28]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]                              ; clock      ; clock    ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[7]          ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 0.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadsize:loadsize|saida[8]                                        ; clock      ; clock    ; None                       ; None                       ; 1.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadsize:loadsize|saida[3]                                        ; clock      ; clock    ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegData:MuxRegData|MuxRegDataOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.714 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; storesize:storesize|saida[24]                                     ; clock      ; clock    ; None                       ; None                       ; 1.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 1.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadsize:loadsize|saida[2]                                        ; clock      ; clock    ; None                       ; None                       ; 1.330 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]                              ; clock      ; clock    ; None                       ; None                       ; 1.585 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[5]          ; MuxRegData:MuxRegData|MuxRegDataOut[5]                            ; clock      ; clock    ; None                       ; None                       ; 1.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 0.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; storesize:storesize|saida[18]                                     ; clock      ; clock    ; None                       ; None                       ; 1.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[30]                             ; storesize:storesize|saida[30]                                     ; clock      ; clock    ; None                       ; None                       ; 1.448 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]                              ; clock      ; clock    ; None                       ; None                       ; 1.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]                               ; clock      ; clock    ; None                       ; None                       ; 1.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 0.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxRegData:MuxRegData|MuxRegDataOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ExceptionAddress[0]               ; MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[1] ; clock      ; clock    ; None                       ; None                       ; 1.494 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.976 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[10]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadsize:loadsize|saida[17]                                       ; clock      ; clock    ; None                       ; None                       ; 1.464 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[28]                             ; storesize:storesize|saida[28]                                     ; clock      ; clock    ; None                       ; None                       ; 1.511 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]                               ; clock      ; clock    ; None                       ; None                       ; 1.674 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 0.966 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 0.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]                              ; clock      ; clock    ; None                       ; None                       ; 1.595 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[3]                              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]                               ; clock      ; clock    ; None                       ; None                       ; 1.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[16]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]                              ; clock      ; clock    ; None                       ; None                       ; 1.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[21]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]                              ; clock      ; clock    ; None                       ; None                       ; 1.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.633 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.010 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.636 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[18]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]                              ; clock      ; clock    ; None                       ; None                       ; 1.695 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[10]                            ; MuxRegData:MuxRegData|MuxRegDataOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[20]         ; MuxRegData:MuxRegData|MuxRegDataOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.862 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 0.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ExceptionAddress[1]               ; MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[1] ; clock      ; clock    ; None                       ; None                       ; 1.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[2]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]                              ; clock      ; clock    ; None                       ; None                       ; 1.905 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                                                   ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 6.765 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 6.765 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 6.765 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 6.765 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 6.765 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 6.695 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 6.692 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 6.483 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 6.458 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 6.138 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 6.127 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 6.127 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 6.127 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 6.105 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 6.079 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 6.079 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 6.054 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 6.047 ns   ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A   ; None         ; 6.040 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 6.037 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 6.037 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 6.037 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 6.037 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 6.037 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 6.037 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 6.037 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 6.014 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 6.014 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 6.014 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 6.014 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 6.014 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 6.014 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 6.014 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 6.014 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 6.014 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 6.014 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 5.926 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 5.921 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 5.921 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 5.876 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 5.848 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 5.763 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 5.706 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 5.703 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 5.691 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 5.643 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 5.643 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 5.643 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 5.643 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 5.643 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 5.641 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 5.641 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 5.641 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 5.641 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 5.641 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 5.641 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 5.641 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 5.637 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 5.637 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 5.637 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 5.637 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 5.637 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 5.637 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 5.637 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 5.624 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 5.597 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 5.476 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 5.476 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 5.433 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 5.428 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 5.427 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 5.426 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 5.421 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 5.421 ns   ; reset ; Controle:Controle|MemADD[2]                   ; clock    ;
; N/A   ; None         ; 5.410 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 5.410 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 5.410 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 5.410 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 5.410 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 5.410 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 5.398 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 5.389 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 5.389 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 5.389 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 5.350 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 5.350 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 5.350 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 5.347 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 5.347 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 5.193 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 5.189 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 5.178 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 5.178 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 5.132 ns   ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A   ; None         ; 5.131 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 5.131 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 5.125 ns   ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A   ; None         ; 5.087 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 5.074 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 5.074 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 5.074 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 5.074 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 5.074 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 5.074 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 5.074 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 5.074 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 5.074 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 5.074 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 5.036 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 5.002 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 4.968 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 4.956 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 4.953 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 4.919 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 4.919 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 4.881 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 4.833 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 4.808 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 4.788 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 4.788 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 4.788 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 4.788 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 4.659 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 4.582 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 4.582 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 4.582 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 4.544 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 4.436 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 4.436 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 4.332 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 3.985 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 3.957 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 3.957 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 3.957 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 3.957 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 3.944 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 3.863 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 3.837 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 3.832 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 3.686 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.685 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 3.685 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 3.685 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 3.594 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 3.587 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 3.570 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 3.546 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 3.532 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 3.524 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 3.469 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 3.458 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 3.458 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 3.458 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 3.458 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 3.296 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 3.296 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 3.279 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 3.248 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 3.233 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 3.233 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 3.201 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 3.130 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 2.905 ns   ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A   ; None         ; 2.606 ns   ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A   ; None         ; 0.258 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 17.010 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 16.944 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.558 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.500 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 16.434 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.389 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 16.304 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 16.238 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.140 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.048 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.032 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.879 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.865 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.852 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.792 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.753 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.726 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.704 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.687 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.683 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.678 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.649 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.638 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.630 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.623 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.607 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.557 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.541 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.528 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.528 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.522 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.494 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.473 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.473 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.462 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.462 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.434 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.432 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.428 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.407 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.383 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.366 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.355 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.352 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.340 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.336 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.326 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.320 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.317 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.301 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.286 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.270 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.254 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.252 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.223 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.199 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.171 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.171 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.168 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.159 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.155 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.146 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 15.139 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.133 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.132 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.083 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.080 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.076 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.076 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.073 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.042 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.021 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.017 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 15.002 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.002 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[6]  ; clock      ;
; N/A                                     ; None                                                ; 14.989 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.986 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.980 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.972 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.963 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.943 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.931 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.923 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.922 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.907 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.907 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.900 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.890 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.884 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.883 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.883 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.873 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.868 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.852 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.843 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 14.837 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.834 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.834 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 14.824 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.817 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.814 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.811 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.775 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.771 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.767 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.762 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.753 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.747 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.737 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.731 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.726 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.715 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.713 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 14.699 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.694 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.658 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.658 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.655 ns  ; Controle:Controle|ALUControl[2]         ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.651 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.647 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.645 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.634 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[15] ; clock      ;
; N/A                                     ; None                                                ; 14.629 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.624 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.617 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[17] ; clock      ;
; N/A                                     ; None                                                ; 14.608 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.608 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[6]  ; clock      ;
; N/A                                     ; None                                                ; 14.603 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.589 ns  ; Controle:Controle|ALUControl[2]         ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.585 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.583 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.578 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.563 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.562 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.559 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.550 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.550 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.537 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.525 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.517 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.517 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 14.516 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.513 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.507 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.495 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.491 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.482 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.478 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.476 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[14] ; clock      ;
; N/A                                     ; None                                                ; 14.466 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.462 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.460 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.454 ns  ; Controle:Controle|ALUControl[1]         ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.454 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.450 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.438 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.431 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.431 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.431 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.425 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.421 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.407 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.405 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.396 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.392 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.388 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.385 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.383 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.383 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.377 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.374 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.372 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.368 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.367 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.358 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.349 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.343 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.342 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.341 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.333 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 14.330 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.329 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.328 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.324 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 14.311 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.311 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 14.302 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.298 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.291 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.287 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.279 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Overflow      ; clock      ;
; N/A                                     ; None                                                ; 14.276 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.275 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.269 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.262 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.262 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.255 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.246 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.238 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.236 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; AluResult[31] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; 0.518 ns  ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; 0.509 ns  ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; 0.301 ns  ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; 0.143 ns  ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; 0.143 ns  ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; 0.141 ns  ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; 0.141 ns  ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; 0.131 ns  ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; 0.131 ns  ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; 0.130 ns  ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; 0.130 ns  ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; 0.128 ns  ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; 0.128 ns  ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; 0.044 ns  ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -0.019 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -0.048 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -0.252 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -0.254 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -0.255 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -0.303 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -0.326 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -0.382 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -0.382 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -0.383 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -0.383 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -0.392 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -0.401 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -0.467 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -0.756 ns ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A           ; None        ; -0.773 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -0.797 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -0.847 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -0.871 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -0.882 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -0.921 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -0.984 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -1.150 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -1.150 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -1.150 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -1.150 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -1.150 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -1.150 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -1.173 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -1.173 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -1.173 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -1.173 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -1.173 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -1.173 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -1.186 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -1.230 ns ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A           ; None        ; -1.263 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -1.263 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -1.263 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -1.332 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -1.338 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -1.356 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -1.365 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -1.366 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -1.373 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -1.381 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -1.398 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -1.421 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -1.478 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -1.487 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -1.564 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -1.770 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -1.828 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -1.828 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -1.828 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -1.828 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -1.828 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -1.828 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -1.828 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -1.828 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -1.828 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -1.828 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -1.831 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -2.001 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -2.140 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -2.151 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -2.167 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -2.172 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -2.292 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -2.388 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -2.390 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -2.395 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -2.438 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -2.438 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -2.653 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -2.657 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -2.666 ns ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A           ; None        ; -2.668 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -2.692 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -2.693 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -2.695 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -2.695 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -2.697 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -2.725 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -2.778 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -2.778 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -2.781 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -2.840 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -2.886 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -2.886 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -2.888 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -2.888 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -2.888 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -2.891 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -2.892 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -2.893 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -2.909 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -2.913 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -2.913 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -2.916 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -2.916 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -2.919 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -2.919 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -2.962 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -2.984 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -2.987 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -2.992 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -2.992 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -2.994 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -2.994 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -3.009 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -3.040 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -3.057 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -3.057 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -3.058 ns ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A           ; None        ; -3.147 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -3.147 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -3.148 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.148 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -3.158 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -3.219 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -3.219 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -3.219 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -3.219 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -3.230 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -3.278 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -3.285 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -3.293 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -3.307 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -3.331 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -3.348 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -3.355 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -3.381 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -3.446 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -3.446 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -3.446 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -3.447 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -3.515 ns ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A           ; None        ; -3.593 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -3.598 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -3.610 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -3.624 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -3.646 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -3.646 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -3.673 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -3.673 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -3.705 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -3.829 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -4.050 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -4.085 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -4.204 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -4.204 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -4.255 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -4.289 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -4.305 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -4.334 ns ; reset ; Controle:Controle|MemADD[2]                   ; clock    ;
; N/A           ; None        ; -4.680 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A           ; None        ; -4.717 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -4.759 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -4.892 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -4.892 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A           ; None        ; -5.682 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -5.682 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -6.219 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -6.244 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Mar 26 17:58:50 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 29 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[1]" as buffer
    Info: Detected gated clock "MuxExceptionAddress:MuxExceptionAddress|Mux0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[0]" as buffer
    Info: Detected gated clock "MuxMemAdd:MuxMemAdd|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
    Info: Detected gated clock "MuxALUSrcA:MuxALUSrcA|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[1]" as buffer
Info: Clock "clock" has Internal fmax of 48.56 MHz between source register "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" and destination register "Controle:Controle|estado[1]" (period= 20.594 ns)
    Info: + Longest register to register delay is 6.989 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X15_Y5_N26; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]'
        Info: 2: + IC(0.232 ns) + CELL(0.053 ns) = 0.285 ns; Loc. = LCCOMB_X15_Y5_N20; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[0]~1'
        Info: 3: + IC(0.232 ns) + CELL(0.053 ns) = 0.570 ns; Loc. = LCCOMB_X15_Y5_N24; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[2]~4'
        Info: 4: + IC(0.528 ns) + CELL(0.053 ns) = 1.151 ns; Loc. = LCCOMB_X14_Y5_N14; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[4]~8DUPLICATE'
        Info: 5: + IC(0.291 ns) + CELL(0.053 ns) = 1.495 ns; Loc. = LCCOMB_X15_Y5_N4; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 6: + IC(0.218 ns) + CELL(0.053 ns) = 1.766 ns; Loc. = LCCOMB_X15_Y5_N10; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 7: + IC(0.220 ns) + CELL(0.053 ns) = 2.039 ns; Loc. = LCCOMB_X15_Y5_N0; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 8: + IC(0.225 ns) + CELL(0.053 ns) = 2.317 ns; Loc. = LCCOMB_X15_Y5_N14; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 9: + IC(0.625 ns) + CELL(0.053 ns) = 2.995 ns; Loc. = LCCOMB_X14_Y9_N0; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 10: + IC(0.226 ns) + CELL(0.053 ns) = 3.274 ns; Loc. = LCCOMB_X14_Y9_N20; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 11: + IC(0.211 ns) + CELL(0.053 ns) = 3.538 ns; Loc. = LCCOMB_X14_Y9_N10; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 12: + IC(0.230 ns) + CELL(0.053 ns) = 3.821 ns; Loc. = LCCOMB_X14_Y9_N14; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[21]~17DUPLICATE'
        Info: 13: + IC(0.226 ns) + CELL(0.053 ns) = 4.100 ns; Loc. = LCCOMB_X14_Y9_N16; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 14: + IC(0.213 ns) + CELL(0.053 ns) = 4.366 ns; Loc. = LCCOMB_X14_Y9_N4; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 15: + IC(0.246 ns) + CELL(0.053 ns) = 4.665 ns; Loc. = LCCOMB_X14_Y9_N26; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[27]~20DUPLICATE'
        Info: 16: + IC(0.218 ns) + CELL(0.053 ns) = 4.936 ns; Loc. = LCCOMB_X14_Y9_N30; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[29]~21'
        Info: 17: + IC(0.527 ns) + CELL(0.053 ns) = 5.516 ns; Loc. = LCCOMB_X10_Y9_N28; Fanout = 21; COMB Node = 'Ula32:Alu|carry_temp[31]~23'
        Info: 18: + IC(0.350 ns) + CELL(0.154 ns) = 6.020 ns; Loc. = LCCOMB_X9_Y9_N22; Fanout = 1; COMB Node = 'Controle:Controle|Mux5~6'
        Info: 19: + IC(0.207 ns) + CELL(0.234 ns) = 6.461 ns; Loc. = LCCOMB_X9_Y9_N24; Fanout = 1; COMB Node = 'Controle:Controle|Mux4~4'
        Info: 20: + IC(0.320 ns) + CELL(0.053 ns) = 6.834 ns; Loc. = LCCOMB_X9_Y9_N0; Fanout = 1; COMB Node = 'Controle:Controle|Mux4~29'
        Info: 21: + IC(0.000 ns) + CELL(0.155 ns) = 6.989 ns; Loc. = LCFF_X9_Y9_N1; Fanout = 120; REG Node = 'Controle:Controle|estado[1]'
        Info: Total cell delay = 1.444 ns ( 20.66 % )
        Info: Total interconnect delay = 5.545 ns ( 79.34 % )
    Info: - Smallest clock skew is -3.218 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.484 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.669 ns) + CELL(0.618 ns) = 2.484 ns; Loc. = LCFF_X9_Y9_N1; Fanout = 120; REG Node = 'Controle:Controle|estado[1]'
            Info: Total cell delay = 1.472 ns ( 59.26 % )
            Info: Total interconnect delay = 1.012 ns ( 40.74 % )
        Info: - Longest clock path from clock "clock" to source register is 5.702 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.979 ns) + CELL(0.712 ns) = 2.545 ns; Loc. = LCFF_X5_Y11_N3; Fanout = 33; REG Node = 'Controle:Controle|ALUSrcA[0]'
            Info: 3: + IC(0.867 ns) + CELL(0.228 ns) = 3.640 ns; Loc. = LCCOMB_X9_Y15_N6; Fanout = 1; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0'
            Info: 4: + IC(1.120 ns) + CELL(0.000 ns) = 4.760 ns; Loc. = CLKCTRL_G0; Fanout = 32; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0clkctrl'
            Info: 5: + IC(0.889 ns) + CELL(0.053 ns) = 5.702 ns; Loc. = LCCOMB_X15_Y5_N26; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]'
            Info: Total cell delay = 1.847 ns ( 32.39 % )
            Info: Total interconnect delay = 3.855 ns ( 67.61 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:ALUOut|Saida[24]" and destination pin or register "MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]" for clock "clock" (Hold time is 3.366 ns)
    Info: + Largest clock skew is 4.098 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.551 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.993 ns) + CELL(0.712 ns) = 2.559 ns; Loc. = LCFF_X6_Y10_N13; Fanout = 37; REG Node = 'Controle:Controle|MemADD[2]'
            Info: 3: + IC(0.967 ns) + CELL(0.225 ns) = 3.751 ns; Loc. = LCCOMB_X14_Y10_N6; Fanout = 1; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux32~0'
            Info: 4: + IC(1.702 ns) + CELL(0.000 ns) = 5.453 ns; Loc. = CLKCTRL_G7; Fanout = 32; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux32~0clkctrl'
            Info: 5: + IC(0.873 ns) + CELL(0.225 ns) = 6.551 ns; Loc. = LCCOMB_X13_Y8_N20; Fanout = 1; REG Node = 'MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]'
            Info: Total cell delay = 2.016 ns ( 30.77 % )
            Info: Total interconnect delay = 4.535 ns ( 69.23 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.453 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.638 ns) + CELL(0.618 ns) = 2.453 ns; Loc. = LCFF_X13_Y8_N7; Fanout = 3; REG Node = 'Registrador:ALUOut|Saida[24]'
            Info: Total cell delay = 1.472 ns ( 60.01 % )
            Info: Total interconnect delay = 0.981 ns ( 39.99 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.638 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X13_Y8_N7; Fanout = 3; REG Node = 'Registrador:ALUOut|Saida[24]'
        Info: 2: + IC(0.226 ns) + CELL(0.154 ns) = 0.380 ns; Loc. = LCCOMB_X13_Y8_N30; Fanout = 1; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux24~1'
        Info: 3: + IC(0.205 ns) + CELL(0.053 ns) = 0.638 ns; Loc. = LCCOMB_X13_Y8_N20; Fanout = 1; REG Node = 'MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]'
        Info: Total cell delay = 0.207 ns ( 32.45 % )
        Info: Total interconnect delay = 0.431 ns ( 67.55 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "multiplier:multiplier|lo[26]" (data pin = "reset", clock pin = "clock") is 6.765 ns
    Info: + Longest pin to register delay is 9.142 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 235; PIN Node = 'reset'
        Info: 2: + IC(4.244 ns) + CELL(0.228 ns) = 5.346 ns; Loc. = LCCOMB_X11_Y13_N10; Fanout = 1; COMB Node = 'multiplier:multiplier|WideOr0~0'
        Info: 3: + IC(0.230 ns) + CELL(0.053 ns) = 5.629 ns; Loc. = LCCOMB_X11_Y13_N24; Fanout = 105; COMB Node = 'multiplier:multiplier|WideOr0'
        Info: 4: + IC(1.104 ns) + CELL(0.228 ns) = 6.961 ns; Loc. = LCCOMB_X5_Y15_N30; Fanout = 63; COMB Node = 'multiplier:multiplier|lo[16]~0'
        Info: 5: + IC(1.435 ns) + CELL(0.746 ns) = 9.142 ns; Loc. = LCFF_X18_Y11_N5; Fanout = 1; REG Node = 'multiplier:multiplier|lo[26]'
        Info: Total cell delay = 2.129 ns ( 23.29 % )
        Info: Total interconnect delay = 7.013 ns ( 76.71 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.467 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.652 ns) + CELL(0.618 ns) = 2.467 ns; Loc. = LCFF_X18_Y11_N5; Fanout = 1; REG Node = 'multiplier:multiplier|lo[26]'
        Info: Total cell delay = 1.472 ns ( 59.67 % )
        Info: Total interconnect delay = 0.995 ns ( 40.33 % )
Info: tco from clock "clock" to destination pin "Overflow" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is 17.010 ns
    Info: + Longest clock path from clock "clock" to source register is 5.795 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(1.053 ns) + CELL(0.712 ns) = 2.619 ns; Loc. = LCFF_X9_Y10_N5; Fanout = 35; REG Node = 'Controle:Controle|ALUSrcB[0]'
        Info: 3: + IC(0.548 ns) + CELL(0.228 ns) = 3.395 ns; Loc. = LCCOMB_X7_Y10_N12; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.253 ns) + CELL(0.000 ns) = 4.648 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.922 ns) + CELL(0.225 ns) = 5.795 ns; Loc. = LCCOMB_X10_Y12_N30; Fanout = 6; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]'
        Info: Total cell delay = 2.019 ns ( 34.84 % )
        Info: Total interconnect delay = 3.776 ns ( 65.16 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 11.215 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X10_Y12_N30; Fanout = 6; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]'
        Info: 2: + IC(0.906 ns) + CELL(0.053 ns) = 0.959 ns; Loc. = LCCOMB_X15_Y8_N28; Fanout = 5; COMB Node = 'Ula32:Alu|Mux62~0'
        Info: 3: + IC(0.641 ns) + CELL(0.378 ns) = 1.978 ns; Loc. = LCCOMB_X15_Y5_N28; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[2]~5'
        Info: 4: + IC(0.313 ns) + CELL(0.154 ns) = 2.445 ns; Loc. = LCCOMB_X14_Y5_N14; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[4]~8DUPLICATE'
        Info: 5: + IC(0.291 ns) + CELL(0.053 ns) = 2.789 ns; Loc. = LCCOMB_X15_Y5_N4; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 6: + IC(0.218 ns) + CELL(0.053 ns) = 3.060 ns; Loc. = LCCOMB_X15_Y5_N10; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 7: + IC(0.220 ns) + CELL(0.053 ns) = 3.333 ns; Loc. = LCCOMB_X15_Y5_N0; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 8: + IC(0.225 ns) + CELL(0.053 ns) = 3.611 ns; Loc. = LCCOMB_X15_Y5_N14; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 9: + IC(0.625 ns) + CELL(0.053 ns) = 4.289 ns; Loc. = LCCOMB_X14_Y9_N0; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 10: + IC(0.226 ns) + CELL(0.053 ns) = 4.568 ns; Loc. = LCCOMB_X14_Y9_N20; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 11: + IC(0.211 ns) + CELL(0.053 ns) = 4.832 ns; Loc. = LCCOMB_X14_Y9_N10; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 12: + IC(0.230 ns) + CELL(0.053 ns) = 5.115 ns; Loc. = LCCOMB_X14_Y9_N14; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[21]~17DUPLICATE'
        Info: 13: + IC(0.226 ns) + CELL(0.053 ns) = 5.394 ns; Loc. = LCCOMB_X14_Y9_N16; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 14: + IC(0.213 ns) + CELL(0.053 ns) = 5.660 ns; Loc. = LCCOMB_X14_Y9_N4; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 15: + IC(0.246 ns) + CELL(0.053 ns) = 5.959 ns; Loc. = LCCOMB_X14_Y9_N26; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[27]~20DUPLICATE'
        Info: 16: + IC(0.218 ns) + CELL(0.053 ns) = 6.230 ns; Loc. = LCCOMB_X14_Y9_N30; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[29]~21'
        Info: 17: + IC(0.525 ns) + CELL(0.053 ns) = 6.808 ns; Loc. = LCCOMB_X10_Y9_N20; Fanout = 21; COMB Node = 'Ula32:Alu|carry_temp[30]~22'
        Info: 18: + IC(1.393 ns) + CELL(0.053 ns) = 8.254 ns; Loc. = LCCOMB_X5_Y16_N2; Fanout = 1; COMB Node = 'Ula32:Alu|Overflow'
        Info: 19: + IC(0.797 ns) + CELL(2.164 ns) = 11.215 ns; Loc. = PIN_J26; Fanout = 0; PIN Node = 'Overflow'
        Info: Total cell delay = 3.491 ns ( 31.13 % )
        Info: Total interconnect delay = 7.724 ns ( 68.87 % )
Info: th for register "multiplier:multiplier|lo[2]" (data pin = "reset", clock pin = "clock") is 0.518 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.478 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.663 ns) + CELL(0.618 ns) = 2.478 ns; Loc. = LCFF_X5_Y15_N27; Fanout = 1; REG Node = 'multiplier:multiplier|lo[2]'
        Info: Total cell delay = 1.472 ns ( 59.40 % )
        Info: Total interconnect delay = 1.006 ns ( 40.60 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.109 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 235; PIN Node = 'reset'
        Info: 2: + IC(1.027 ns) + CELL(0.053 ns) = 1.954 ns; Loc. = LCCOMB_X5_Y15_N26; Fanout = 1; COMB Node = 'multiplier:multiplier|product~4'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 2.109 ns; Loc. = LCFF_X5_Y15_N27; Fanout = 1; REG Node = 'multiplier:multiplier|lo[2]'
        Info: Total cell delay = 1.082 ns ( 51.30 % )
        Info: Total interconnect delay = 1.027 ns ( 48.70 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 203 warnings
    Info: Peak virtual memory: 198 megabytes
    Info: Processing ended: Fri Mar 26 17:58:51 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


