https://m.ctee.com.tw/livenews/kj/a90602002019040407550151
2019/04/04
台積電與OIP平台夥伴首推業界最完整的5奈米技術設計架構 | 科技 | 20190404 | 即時新聞 | 工商時報
晶圓代工龍頭台積電（2330）宣布，在開放創新平台（OIP）之下推出5奈米設計架構的完整版本，協助客戶實現支援下一世代先進行動及高效能運算應用產品的5奈米系統單晶片（SoC）設計，目標鎖定具有高成長性的5G與人工智慧（AI）市場。電子設計自動化（EDA）及矽智財（IP）領導廠商與台積電已透過多種晶片測試載具合作開發並完成整體設計架構的驗證，包括技術檔案、製程設計套件、工具、參考流程、以及矽智財。台積電5奈米製程已進入試產階段，能夠提供晶片設計業者全新等級的效能及功耗最佳化解決方案，支援下一世代的高階行動及高效能運算應用產品。相較於台積公司7奈米製程，5奈米創新的微縮功能在ARM Cortex-A72的核心上能夠提供1.8倍的邏輯密度，速度增快15％，在此製程架構之下也產生出優異的SRAM及類比面積縮減。5奈米製程享有極紫外光（EUV）微影技術所提供的製程簡化效益，同時也在良率學習上展現了卓越的進展，相較於台積電前幾代製程，在相同對應的階段，達到了最佳的技術成熟度。台積電完備的5奈米設計架構包括5奈米設計規則手冊、SPICE模型、製程設計套件、以及通過矽晶驗證的基礎與介面矽智財，並且全面支援通過驗證的電子設計自動化工具及設計流程。在業界最大設計生態系統資源的支持之下，台積電與客戶之間已經展開密集的設計合作，為產品設計定案、試產活動與初期送樣打下良好基礎。台積電研究發展與技術發展副總經理侯永清表示，台積電5奈米技術能夠提供客戶業界最先進的邏輯製程，協助他們解決人工智慧及5G所帶動對於更多運算能力的需求。在5奈米世代，設計與製程需要密切的共同最佳化，因此，台積電與設計生態系統夥伴緊密的合作，以確保在客戶需要時能夠提供經由驗證的矽智財組合與EDA工具，協助在首次投片即獲得成功，並且加速產品上市的時間。
