m255
K4
z2
!s11f vlog 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/simulation/modelsim
vgenerate_graphic
Z1 DXx6 sv_std 3 std 0 22 VYECXdT12H8WgbUP_5Y6:3
Z2 !s110 1698104199
!i10b 1
!s100 ?]ZiW07;OVDiMb^lnRWGf2
Z3 !s11b Dg1SIo80bB@j0V0VzS_@n1
I]gNGJbGlERG`C>SBcUV6d2
Z4 VDg1SIo80bB@j0V0VzS_@n1
S1
R0
w1698102324
8C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/generate_graphic.sv
FC:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/generate_graphic.sv
!i122 4
L0 1 17
Z5 OV;L;2020.1;71
r1
!s85 0
31
Z6 !s108 1698104199.000000
!s107 C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/generate_graphic.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA|C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/generate_graphic.sv|
!i113 1
Z7 o-sv -work work
Z8 !s92 -sv -work work {+incdir+C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA}
Z9 tCvgOpt 0
vgenerate_rectangle
R1
R2
!i10b 1
!s100 :g_zFPOhd;0iQWhnUbMh52
R3
IH@4@XEkOclWhYh?M5TeN]0
R4
S1
R0
w1698101645
8C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/generate_rectangle.sv
FC:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/generate_rectangle.sv
!i122 2
L0 1 3
R5
r1
!s85 0
31
R6
!s107 C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/generate_rectangle.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA|C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/generate_rectangle.sv|
!i113 1
R7
R8
R9
vpll
R1
Z10 !s110 1698104198
!i10b 1
!s100 f@h_>2BiLX_ioJ>PC=B[@3
R3
I_:MFK`36mN4@CP7b[4nRo0
R4
S1
R0
w1698101567
8C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/pll.sv
FC:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/pll.sv
!i122 1
L0 1 21
R5
r1
!s85 0
31
Z11 !s108 1698104198.000000
!s107 C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/pll.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA|C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/pll.sv|
!i113 1
R7
R8
R9
vTopModule
R1
R10
!i10b 1
!s100 dKO`V7MK:h_TINIh=6TJA0
R3
IhkT=YdOGaUSdI`OIkQ3zN0
R4
S1
R0
w1698102502
8C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/TopModule.sv
FC:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/TopModule.sv
!i122 0
L0 1 18
R5
r1
!s85 0
31
R11
!s107 C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/TopModule.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto|C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/TopModule.sv|
!i113 1
R7
!s92 -sv -work work {+incdir+C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto}
R9
n@top@module
vvga_controller
R1
R2
!i10b 1
!s100 NVdaF;QS5GXR>NPNMIVbc1
R3
IWG1@oDBgSfN6Pd9R7TMo`1
R4
S1
R0
w1698101819
8C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/vga_controller.sv
FC:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/vga_controller.sv
!i122 3
L0 1 40
R5
r1
!s85 0
31
R6
!s107 C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/vga_controller.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA|C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/VGA/vga_controller.sv|
!i113 1
R7
R8
R9
vvga_controller_tb
R1
!s110 1698104200
!i10b 1
!s100 Gm>Okk:z=:1MIo@kGlQBI3
R3
I=6BI=Z``T=Z4:4Gi`PUig0
R4
S1
R0
w1698104035
8C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/Testbenches/vga_controller_tb.sv
FC:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/Testbenches/vga_controller_tb.sv
!i122 5
L0 3 56
R5
r1
!s85 0
31
R6
!s107 C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/Testbenches/vga_controller_tb.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/Testbenches|C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/Testbenches/vga_controller_tb.sv|
!i113 1
R7
!s92 -sv -work work {+incdir+C:/Users/Bojtronic/Documents/TEC/Taller de digitales/Laboratorios/vsm_digital-design-lab-2023/Proyecto/Testbenches}
R9
