---
layout:     post
title:      "PLL"
subtitle:   ""
date:       2024-1-29
author:     "roroliang"
header-img: ""
tags:
    - IP
    - FPGA
    - verilog
---



# PLL--Phase Locked Loop

## 基本介绍

简介：锁相环，**反馈控制电路**。对时钟网络进行系统级的时钟管理和偏移控制，具有**时钟倍频**，**分频**，**相位偏移**和**可编程占空比**的功能。

- 硬核，集成在开发板上。
- 一般由模拟电路实现

![image-20240123135155252](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240123135155252.png)

**产生的输出时钟经过一段时间才趋于稳定**。

**5路输出。**

![image-20240129213946972](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240129213946972.png)

- PLL的时钟输入可以是PLL所在[bank](C:\Users\dell\Desktop\FPGAres\学习\解释\bank解释.md)的时钟输入管脚或其它PLL的输出。

- FPGA内部产生的信号不能驱动PLL。
- Cyclone Ⅳ PLL可以为单端时钟信号[^1]或差分时钟信号[^2]，可以通过GCLK网络直接驱动FPGA外部的IO口。

[^1]:具有一条时钟线，一个周期只能检测一个上升沿。
[^2]: 两条时钟线，一个周期可以检测两个时钟上升沿。

## 实现步骤

| 1.先创建prj工程。 |
| ----------------- |



| 2.设置ip核                                                   |
| ------------------------------------------------------------ |
| ![](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/%25E7%25BB%2598%25E5%259B%25BE1.png) |



| 3.![绘图2](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/%25E7%25BB%2598%25E5%259B%25BE2.png) |
| ------------------------------------------------------------ |

| 4.![绘图3](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/%25E7%25BB%2598%25E5%259B%25BE3.png) |
| ------------------------------------------------------------ |



| 5.带宽默认                                                   |
| ------------------------------------------------------------ |
| ![image-20240129231437065](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240129231437065.png) |

| 6.pll重配置默认                                              |
| ------------------------------------------------------------ |
| ![image-20240129231626096](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240129231626096.png) |

| 7.![绘图4](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/%25E7%25BB%2598%25E5%259B%25BE4.png) |
| ------------------------------------------------------------ |



| 8.![](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/%25E7%25BB%2598%25E5%259B%25BE5.png) |
| ------------------------------------------------------------ |



## 仿真文件

两种方法

- 写一个模块例化pll后对该模块仿真
- 直接仿真

我选择第一种

### .v

```verilog
/**************************************功能介绍***********************************
Description:		
Change history:    
*********************************************************************************/
    
//---------<模块及端口声名>------------------------------------------------------
module test_pll( 
    input				clk		,
    input				rst_n	,
    output		        c0	    ,
    output		        c1	    ,
    output		        c2	    ,
    output		        c3	    ,	
    output              locked  
);								 
//---------<参数定义>--------------------------------------------------------- 
    
//---------<内部信号定义>-----------------------------------------------------
    ippll	ippll_inst (
	.areset ( ~rst_n ),
	.inclk0 ( clk ),
	.c0 ( c0 ),
	.c1 ( c1 ),
	.c2 ( c2 ),
	.c3 ( c3 ),
	.locked ( locked )
	);

endmodule
```

### .tb

```verilog
`timescale 1ns/1ns
    
module tb_test_pll();

//激励信号定义 
    reg				tb_clk  	;
    reg				tb_rst_n	;

//输出信号定义	 
    wire			c0	  ;
    wire			c1    ;
    wire			c2    ;
    wire			c3    ;
    wire            locked;
//时钟周期参数定义	
    parameter		CLOCK_CYCLE = 20;   

//模块例化
    test_pll u_test_pll(	
    /*input				    */.clk	(tb_clk)	 ,
    /*input				    */.rst_n	(tb_rst_n)    ,
    /*output		        */.c0	(c0)    ,
    /*output		        */.c1	(c1)    ,
    /*output		        */.c2	(c2)    ,
    /*output		        */.c3	(c3)    ,	
    /*output                */.locked(locked)  
    );

//产生时钟
    initial 		tb_clk = 1'b0;
    always #(CLOCK_CYCLE/2) tb_clk = ~tb_clk;

//产生激励
    initial  begin 
        tb_rst_n = 1'b1;
        #(CLOCK_CYCLE*2);
        tb_rst_n = 1'b0;
        #(CLOCK_CYCLE*20);
        tb_rst_n = 1'b1;



    end

endmodule 
```

| ![](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/pll_%25E4%25BB%25BF_1.png) |
| ------------------------------------------------------------ |
| 复位信号拉低，pll产生的时钟信号也为低电平。                  |
| 复位信号拉高，此时由于locked未拉高，输出没有稳定c0~c3为红色  |

