41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 280 279 543 259 0 \NUL
My answer starts on next page. Thanks!
38 3
15 214 201 263 152
24 263 246 312 174 1 1 1
19 159 184 218 165 0
mux_0
19 500 387 559 368 0
mux_3
19 501 186 560 167 0
mux_2
19 147 388 206 369 0
mux_1
3 142 281 191 232 0 0
20 339 204 398 185 0
reg0_0
19 128 216 187 197 0
update
3 200 267 249 218 0 0
15 200 392 249 343
24 264 447 313 375 1 1 1
3 144 482 193 433 0 0
19 129 417 188 398 0
update
3 201 468 250 419 0 0
20 340 405 399 386 0
reg0_1
5 203 509 252 460 0
5 218 310 267 261 0
19 109 310 168 291 0
clear
19 102 513 161 494 0
clear
15 562 201 611 152
24 611 246 660 174 1 1 1
3 490 281 539 232 0 0
19 476 216 535 197 0
update
3 548 267 597 218 0 0
15 548 392 597 343
24 612 447 661 375 1 1 1
3 492 482 541 433 0 0
19 477 417 536 398 0
update
3 549 468 598 419 0 0
5 551 509 600 460 0
5 566 310 615 261 0
19 457 310 516 291 0
clear
19 450 513 509 494 0
clear
20 686 405 745 386 0
reg0_3
20 684 204 743 185 0
reg0_2
5 80 260 129 211 0
5 80 301 129 252 0
19 9 279 68 260 0
wadr_1
19 9 251 68 232 0
wadr_0
5 423 260 472 211 0
5 423 301 472 252 0
19 352 279 411 260 0
wadr_1
19 352 251 411 232 0
wadr_0
5 81 461 130 412 0
5 81 502 130 453 0
19 10 480 69 461 0
wadr_1
19 10 452 69 433 0
wadr_0
5 423 461 472 412 0
5 423 502 472 453 0
19 352 480 411 461 0
wadr_1
19 352 452 411 433 0
wadr_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 382 111 453 91 0 \NUL
Register 0
22 243 135 609 115 0 \NUL
Two NOT gates beside wadr_0 and wadr_1 represent 00
1 260 176 277 176
1 264 194 215 174
1 201 228 184 206
1 201 256 188 256
1 264 212 246 242
1 340 194 309 194
1 246 367 278 377
1 202 429 185 407
1 202 457 190 457
1 265 413 247 443
1 310 395 341 395
1 203 378 265 395
1 264 285 277 242
1 249 484 278 443
1 165 300 219 285
1 158 503 204 484
1 608 176 625 176
1 549 228 532 206
1 549 256 536 256
1 612 212 594 242
1 594 367 626 377
1 550 429 533 407
1 550 457 538 457
1 613 413 595 443
1 612 285 625 242
1 597 484 626 443
1 513 300 567 285
1 506 503 552 484
1 557 176 612 194
1 556 377 613 395
1 657 194 685 194
1 658 395 687 395
1 65 241 81 235
1 65 269 81 276
1 126 235 143 242
1 126 276 143 270
1 408 241 424 235
1 408 269 424 276
1 66 442 82 436
1 66 470 82 477
1 408 442 424 436
1 408 470 424 477
1 469 235 491 242
1 469 276 491 270
1 469 436 493 443
1 469 477 493 471
1 145 443 127 436
1 145 471 127 477
38 4
15 234 197 283 148
24 283 242 332 170 1 1 1
19 179 180 238 161 0
mux_0
19 520 383 579 364 0
mux_3
19 521 182 580 163 0
mux_2
19 167 384 226 365 0
mux_1
3 162 277 211 228 0 0
19 148 212 207 193 0
update
3 220 263 269 214 0 0
15 220 388 269 339
24 284 443 333 371 1 1 1
3 164 478 213 429 0 0
19 149 413 208 394 0
update
3 221 464 270 415 0 0
5 223 505 272 456 0
5 238 306 287 257 0
19 129 306 188 287 0
clear
19 122 509 181 490 0
clear
15 582 197 631 148
24 631 242 680 170 1 1 1
3 510 277 559 228 0 0
19 496 212 555 193 0
update
3 568 263 617 214 0 0
15 568 388 617 339
24 632 443 681 371 1 1 1
3 512 478 561 429 0 0
19 497 413 556 394 0
update
3 569 464 618 415 0 0
5 571 505 620 456 0
5 586 306 635 257 0
19 477 306 536 287 0
clear
19 470 509 529 490 0
clear
20 356 401 415 382 0
reg1_1
20 352 200 411 181 0
reg1_0
20 698 200 757 181 0
reg1_2
20 698 401 757 382 0
reg1_3
19 17 276 76 257 0
wadr_1
19 65 231 124 212 0
wadr_0
5 104 291 153 242 0
19 359 276 418 257 0
wadr_1
19 407 231 466 212 0
wadr_0
5 446 291 495 242 0
19 18 477 77 458 0
wadr_1
19 66 432 125 413 0
wadr_0
5 105 492 154 443 0
19 360 477 419 458 0
wadr_1
19 408 432 467 413 0
wadr_0
5 447 492 496 443 0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 382 111 453 91 0 \NUL
Register 1
22 275 135 562 115 0 \NUL
One NOT gate besides wadr_1 represent 01
1 280 172 297 172
1 284 190 235 170
1 221 224 204 202
1 221 252 208 252
1 284 208 266 238
1 266 363 298 373
1 222 425 205 403
1 222 453 210 453
1 285 409 267 439
1 223 374 285 391
1 284 281 297 238
1 269 480 298 439
1 185 296 239 281
1 178 499 224 480
1 628 172 645 172
1 569 224 552 202
1 569 252 556 252
1 632 208 614 238
1 614 363 646 373
1 570 425 553 403
1 570 453 558 453
1 633 409 615 439
1 632 281 645 238
1 617 480 646 439
1 533 296 587 281
1 526 499 572 480
1 577 172 632 190
1 576 373 633 391
1 329 190 353 190
1 330 391 357 391
1 677 190 699 190
1 678 391 699 391
1 105 266 73 266
1 163 238 121 221
1 163 266 150 266
1 447 266 415 266
1 106 467 74 467
1 448 467 416 467
1 511 266 492 266
1 511 238 463 221
1 513 439 464 422
1 513 467 493 467
1 165 439 122 422
1 165 467 151 467
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
15 242 201 291 152
24 291 246 340 174 1 1 1
19 187 184 246 165 0
mux_0
19 528 387 587 368 0
mux_3
19 529 186 588 167 0
mux_2
19 175 388 234 369 0
mux_1
3 170 281 219 232 0 0
19 156 216 215 197 0
update
3 228 267 277 218 0 0
15 228 392 277 343
24 292 447 341 375 1 1 1
3 172 482 221 433 0 0
19 157 417 216 398 0
update
3 229 468 278 419 0 0
5 231 509 280 460 0
5 246 310 295 261 0
19 137 310 196 291 0
clear
19 130 513 189 494 0
clear
15 590 201 639 152
24 639 246 688 174 1 1 1
3 518 281 567 232 0 0
19 504 216 563 197 0
update
3 576 267 625 218 0 0
15 576 392 625 343
24 640 447 689 375 1 1 1
3 520 482 569 433 0 0
19 505 417 564 398 0
update
3 577 468 626 419 0 0
5 579 509 628 460 0
5 594 310 643 261 0
19 485 310 544 291 0
clear
19 478 513 537 494 0
clear
20 708 405 767 386 0
reg2_3
20 708 204 767 185 0
reg2_2
20 362 405 421 386 0
reg2_1
20 361 204 420 185 0
reg2_0
19 35 252 94 233 0
wadr_0
19 54 292 113 273 0
wadr_1
5 106 267 155 218 0
19 373 252 432 233 0
wadr_0
19 395 292 454 273 0
wadr_1
5 444 267 493 218 0
19 36 453 95 434 0
wadr_0
19 58 493 117 474 0
wadr_1
5 107 468 156 419 0
19 374 453 433 434 0
wadr_0
19 396 493 455 474 0
wadr_1
5 445 468 494 419 0
22 382 111 453 91 0 \NUL
Register 2
22 275 135 562 115 0 \NUL
One NOT gate besides wadr_0 represent 10
1 288 176 305 176
1 292 194 243 174
1 229 228 212 206
1 229 256 216 256
1 292 212 274 242
1 274 367 306 377
1 230 429 213 407
1 230 457 218 457
1 293 413 275 443
1 231 378 293 395
1 292 285 305 242
1 277 484 306 443
1 193 300 247 285
1 186 503 232 484
1 636 176 653 176
1 577 228 560 206
1 577 256 564 256
1 640 212 622 242
1 622 367 654 377
1 578 429 561 407
1 578 457 566 457
1 641 413 623 443
1 640 285 653 242
1 625 484 654 443
1 541 300 595 285
1 534 503 580 484
1 585 176 640 194
1 584 377 641 395
1 337 194 362 194
1 685 194 709 194
1 686 395 709 395
1 338 395 363 395
1 107 242 91 242
1 171 242 152 242
1 171 270 110 282
1 445 242 429 242
1 519 242 490 242
1 519 270 451 282
1 108 443 92 443
1 446 443 430 443
1 521 443 491 443
1 521 471 452 483
1 173 443 153 443
1 173 471 114 483
38 6
15 238 203 287 154
24 287 248 336 176 1 1 1
19 183 186 242 167 0
mux_0
19 524 389 583 370 0
mux_3
19 525 188 584 169 0
mux_2
19 171 390 230 371 0
mux_1
3 166 283 215 234 0 0
19 152 218 211 199 0
update
3 224 269 273 220 0 0
15 224 394 273 345
24 288 449 337 377 1 1 1
3 168 484 217 435 0 0
19 153 419 212 400 0
update
3 225 470 274 421 0 0
5 227 511 276 462 0
5 242 312 291 263 0
19 133 312 192 293 0
clear
19 126 515 185 496 0
clear
15 586 203 635 154
24 635 248 684 176 1 1 1
3 514 283 563 234 0 0
19 500 218 559 199 0
update
3 572 269 621 220 0 0
15 572 394 621 345
24 636 449 685 377 1 1 1
3 516 484 565 435 0 0
19 501 419 560 400 0
update
3 573 470 622 421 0 0
5 575 511 624 462 0
5 590 312 639 263 0
19 481 312 540 293 0
clear
19 474 515 533 496 0
clear
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 71 282 130 263 0
wadr_1
19 73 254 132 235 0
wadr_0
19 73 483 132 464 0
wadr_1
19 74 455 133 436 0
wadr_0
19 417 282 476 263 0
wadr_1
19 417 254 476 235 0
wadr_0
19 417 483 476 464 0
wadr_1
19 417 455 476 436 0
wadr_0
20 706 407 765 388 0
reg3_3
20 703 206 762 187 0
reg3_2
20 356 407 415 388 0
reg3_1
20 355 206 414 187 0
reg3_0
22 382 111 453 91 0 \NUL
Register 0
22 243 135 598 115 0 \NUL
No NOT gates beside wadr_0 nor wadr_1 represent 11
1 284 178 301 178
1 288 196 239 176
1 225 230 208 208
1 225 258 212 258
1 288 214 270 244
1 270 369 302 379
1 226 431 209 409
1 226 459 214 459
1 289 415 271 445
1 227 380 289 397
1 288 287 301 244
1 273 486 302 445
1 189 302 243 287
1 182 505 228 486
1 632 178 649 178
1 573 230 556 208
1 573 258 560 258
1 636 214 618 244
1 618 369 650 379
1 574 431 557 409
1 574 459 562 459
1 637 415 619 445
1 636 287 649 244
1 621 486 650 445
1 537 302 591 287
1 530 505 576 486
1 581 178 636 196
1 580 379 637 397
1 333 196 356 196
1 334 397 357 397
1 681 196 704 196
1 682 397 707 397
1 129 244 167 244
1 127 272 167 272
1 473 244 515 244
1 473 272 515 272
1 473 445 517 445
1 473 473 517 473
1 130 445 169 445
1 129 473 169 473
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
31 260 182 309 97 0 1
14 190 224 239 175
20 729 250 788 231 0
in1_3
20 729 145 788 126 0
in1_2
20 333 250 392 231 0
in1_1
20 332 146 391 127 0
in1_0
19 171 193 230 174 0
adr1_0
19 172 170 231 151 0
adr1_1
19 61 157 120 138 0
reg2_0
19 61 134 120 115 0
reg3_0
19 61 203 120 184 0
reg0_0
19 61 180 120 161 0
reg1_0
31 260 286 309 201 0 1
14 190 328 239 279
19 171 297 230 278 0
adr1_0
19 172 274 231 255 0
adr1_1
19 15 261 74 242 0
reg2_1
19 15 238 74 219 0
reg3_1
19 15 307 74 288 0
reg0_1
19 15 284 74 265 0
reg1_1
31 658 181 707 96 0 1
14 588 223 637 174
19 569 192 628 173 0
adr1_0
19 570 169 629 150 0
adr1_1
19 458 157 517 138 0
reg2_2
19 458 133 517 114 0
reg3_2
19 458 204 517 185 0
reg0_2
19 458 180 517 161 0
reg1_2
31 658 286 707 201 0 1
14 588 328 637 279
19 570 297 629 278 0
adr1_0
19 570 274 629 255 0
adr1_1
19 413 261 472 242 0
reg2_3
19 413 238 472 219 0
reg3_3
19 413 307 472 288 0
reg0_3
19 413 284 472 265 0
reg1_3
22 379 63 457 43 0 \NUL
ALU Input 1
22 274 370 540 350 0 \NUL
Connects with reg0, reg1, reg2, and reg3
22 274 395 393 375 0 \NUL
Controled by adr1
1 333 136 306 136
1 236 199 261 178
1 261 160 228 160
1 261 166 227 183
1 261 142 117 193
1 261 136 117 170
1 261 130 117 147
1 261 124 117 124
1 236 303 261 282
1 261 264 228 264
1 261 270 227 287
1 334 240 306 240
1 261 228 71 228
1 261 234 71 251
1 261 240 71 274
1 261 246 71 297
1 634 198 659 177
1 659 159 626 159
1 659 165 625 182
1 659 123 514 123
1 659 129 514 147
1 659 135 514 170
1 659 141 514 194
1 730 135 704 135
1 634 303 659 282
1 659 264 626 264
1 659 270 626 287
1 659 228 469 228
1 659 234 469 251
1 659 240 469 274
1 659 246 469 297
1 730 240 704 240
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
31 260 182 309 97 0 1
14 190 224 239 175
19 61 157 120 138 0
reg2_0
19 61 134 120 115 0
reg3_0
19 61 203 120 184 0
reg0_0
19 61 180 120 161 0
reg1_0
31 260 286 309 201 0 1
14 190 328 239 279
19 15 261 74 242 0
reg2_1
19 15 238 74 219 0
reg3_1
19 15 307 74 288 0
reg0_1
19 15 284 74 265 0
reg1_1
31 658 181 707 96 0 1
14 588 223 637 174
19 458 157 517 138 0
reg2_2
19 458 133 517 114 0
reg3_2
19 458 204 517 185 0
reg0_2
19 458 180 517 161 0
reg1_2
31 658 286 707 201 0 1
14 588 328 637 279
19 413 261 472 242 0
reg2_3
19 413 238 472 219 0
reg3_3
19 413 307 472 288 0
reg0_3
19 413 284 472 265 0
reg1_3
19 173 298 232 279 0
adr2_0
19 173 274 232 255 0
adr2_1
19 173 194 232 175 0
adr2_0
19 174 170 233 151 0
adr2_1
19 569 192 628 173 0
adr2_0
19 569 169 628 150 0
adr2_1
19 571 298 630 279 0
adr2_0
19 571 274 630 255 0
adr2_1
20 732 250 791 231 0
in2_3
20 732 145 791 126 0
in2_2
20 331 250 390 231 0
in2_1
20 332 146 391 127 0
in2_0
22 379 63 457 43 0 \NUL
ALU Input 2
22 274 370 540 350 0 \NUL
Connects with reg0, reg1, reg2, and reg3
22 274 395 393 375 0 \NUL
Controled by adr2
1 236 199 261 178
1 261 142 117 193
1 261 136 117 170
1 261 130 117 147
1 261 124 117 124
1 236 303 261 282
1 261 228 71 228
1 261 234 71 251
1 261 240 71 274
1 261 246 71 297
1 634 198 659 177
1 659 123 514 123
1 659 129 514 147
1 659 135 514 170
1 659 141 514 194
1 634 303 659 282
1 659 228 469 228
1 659 234 469 251
1 659 240 469 274
1 659 246 469 297
1 261 160 230 160
1 261 166 229 184
1 659 159 625 159
1 659 165 625 182
1 261 264 229 264
1 261 270 229 288
1 659 264 627 264
1 659 270 627 288
1 333 136 306 136
1 332 240 306 240
1 733 135 704 135
1 733 240 704 240
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
31 264 279 313 194 0 1
14 205 318 254 269
20 337 430 396 411 0
out_1
31 264 466 313 381 0 1
14 191 586 240 537
20 720 243 779 224 0
out_2
31 647 279 696 194 0 1
14 585 318 634 269
20 720 425 779 406 0
out_3
31 647 461 696 376 0 1
14 587 586 636 537
20 337 243 396 224 0
out_0
22 393 55 469 35 0 \NUL
ALU Output
22 328 78 554 58 0 \NUL
in1(ALU Input1) is the shift amount
22 323 102 557 82 0 \NUL
in2 (ALU Input2) is the shifted value
22 227 126 652 106 0 \NUL
0s are added from right to the 4-bits value after every left shifting
19 442 370 501 351 0
in1_0
19 442 346 501 327 0
in1_1
19 67 376 126 357 0
in1_0
19 66 352 125 333 0
in1_1
19 68 566 127 547 0
in1_0
19 68 542 127 523 0
in1_1
19 442 566 501 547 0
in1_0
19 442 542 501 523 0
in1_1
14 73 246 122 197
19 68 316 127 297 0
in2_0
14 72 271 121 222
14 71 296 120 247
19 68 483 127 464 0
in2_0
19 68 509 127 490 0
in2_1
14 71 433 120 384
14 71 459 120 410
19 442 270 501 251 0
in2_0
19 442 296 501 277 0
in2_1
14 445 246 494 197
19 441 321 500 302 0
in2_2
19 442 413 501 394 0
in2_0
19 442 439 501 420 0
in2_1
19 442 464 501 445 0
in2_2
19 442 489 501 470 0
in2_3
22 12 154 794 134 0 \NUL
Controled by in1_1 and in1_0, because when it goes to in1_2 and in1_3, the shift amount exceeds or equals 4 (overflow)
22 504 177 794 157 0 \NUL
(underflow/overflow detector is on last page)
22 19 241 59 221 0 \NUL
shift3
22 19 266 59 246 0 \NUL
shift2
22 19 292 59 272 0 \NUL
shift1
22 19 316 59 296 0 \NUL
shift0
22 399 249 439 229 0 \NUL
shift3
22 399 274 439 254 0 \NUL
shift2
22 399 300 439 280 0 \NUL
shift1
22 399 324 439 304 0 \NUL
shift0
22 17 429 57 409 0 \NUL
shift3
22 17 454 57 434 0 \NUL
shift2
22 17 480 57 460 0 \NUL
shift1
22 17 504 57 484 0 \NUL
shift0
22 398 413 438 393 0 \NUL
shift3
22 398 438 438 418 0 \NUL
shift2
22 398 464 438 444 0 \NUL
shift1
22 398 488 438 468 0 \NUL
shift0
1 265 275 251 293
1 265 462 237 561
1 310 420 338 420
1 648 275 631 293
1 693 233 721 233
1 648 457 633 561
1 693 415 721 415
1 310 233 338 233
1 498 336 648 257
1 498 360 648 263
1 265 257 122 342
1 265 263 123 366
1 124 532 265 444
1 124 556 265 450
1 498 532 648 439
1 498 556 648 445
1 265 221 119 221
1 118 246 265 227
1 124 306 265 239
1 117 271 265 233
1 491 221 648 221
1 498 260 648 227
1 498 286 648 233
1 497 311 648 239
1 117 408 265 408
1 117 434 265 414
1 124 473 265 420
1 124 499 265 426
1 498 403 648 403
1 498 429 648 409
1 498 454 648 415
1 498 479 648 421
38 10
19 317 68 376 49 0
kpad_0
19 317 203 376 184 0
kpad_1
19 317 179 376 160 0
alu_1
19 317 44 376 25 0
alu_0
31 431 98 480 13 0 2
19 318 92 377 73 0
sel
14 373 130 422 81
20 504 62 563 43 0
mux_0
31 432 233 481 148 0 2
19 318 227 377 208 0
sel
14 376 265 425 216
20 507 197 566 178 0
mux_1
19 317 346 376 327 0
kpad_2
19 317 322 376 303 0
alu_2
31 432 376 481 291 0 2
19 318 370 377 351 0
sel
14 371 408 420 359
20 502 340 561 321 0
mux_2
19 316 490 375 471 0
kpad_3
19 316 466 375 447 0
alu_3
31 432 520 481 435 0 2
19 316 514 375 495 0
sel
14 370 552 419 503
20 501 484 560 465 0
mux_3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 206 582 658 562 0 \NUL
the value of the mux that decide using the Keypad input or ALU result
1 373 58 432 58
1 373 34 432 52
1 374 82 432 82
1 419 105 432 94
1 477 52 505 52
1 374 217 433 217
1 422 240 433 229
1 478 187 508 187
1 373 169 433 187
1 373 193 433 193
1 373 336 433 336
1 373 312 433 330
1 374 360 433 360
1 417 383 433 372
1 478 330 503 330
1 372 480 433 480
1 372 456 433 474
1 372 504 433 504
1 416 527 433 516
1 478 474 502 474
38 11
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 90 10 0 \NUL
Chen, Zhiqi
22 12 54 79 34 0 \NUL
zchen287
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 69 234 128 215 0
in1_2
19 69 206 128 187 0
in1_3
31 237 211 286 126 0 2
14 175 242 224 193
20 306 175 365 156 0
alu_0
4 149 235 198 186 0 0
14 68 156 117 107
19 69 181 128 162 0
out_0
19 69 355 128 336 0
in1_2
19 69 327 128 308 0
in1_3
31 236 332 285 247 0 2
14 175 363 224 314
20 306 296 365 277 0
alu_1
4 149 356 198 307 0 0
14 68 277 117 228
19 69 302 128 283 0
out_1
19 391 234 450 215 0
in1_2
19 391 206 450 187 0
in1_3
31 559 211 608 126 0 2
14 497 242 546 193
20 628 175 687 156 0
alu_2
4 471 235 520 186 0 0
14 390 156 439 107
19 391 181 450 162 0
out_2
19 391 355 450 336 0
in1_2
19 391 327 450 308 0
in1_3
31 559 332 608 247 0 2
14 497 363 546 314
20 628 296 687 277 0
alu_3
4 471 356 520 307 0 0
14 390 277 439 228
19 391 302 450 283 0
out_3
22 195 70 672 50 0 \NUL
in1_2 or in1_3 equal to 1 means that the shift amount exceeds or equal 4
22 331 47 515 27 0 \NUL
Overflow/underflow detector
22 231 94 632 74 0 \NUL
When overflow, alu_0, alu_1, alu_2, and alu_3 all eaqual to 0
1 221 217 238 207
1 283 165 307 165
1 125 196 150 196
1 125 224 150 224
1 195 210 238 195
1 114 131 238 165
1 125 171 238 171
1 221 338 237 328
1 282 286 307 286
1 125 317 150 317
1 125 345 150 345
1 195 331 237 316
1 114 252 237 286
1 125 292 237 292
1 543 217 560 207
1 605 165 629 165
1 447 196 472 196
1 447 224 472 224
1 517 210 560 195
1 436 131 560 165
1 447 171 560 171
1 543 338 560 328
1 605 286 629 286
1 447 317 472 317
1 447 345 472 345
1 517 331 560 316
1 436 252 560 286
1 447 292 560 292
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
