<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:35.3635</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.07.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0095937</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>WLP 내에 더미 비아를 형성한 반도체 디바이스 및 그 제조 방법</inventionTitle><inventionTitleEng>semiconductor device and method of forming dummy  vias in WLP</inventionTitleEng><openDate>2024.02.22</openDate><openNumber>10-2024-0023475</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 반도체 기판 및 반도체 기판의 표면 위에 형성된 제1 절연층을 갖는다. 더미 비아는 제1 절연층을 관통하여 형성된다. 제2 절연층은 더미 비아를 채우도록 제1 절연층 위에 형성된다. 제1 도전층은 제2 절연층 위에 형성된다. 범프가 제2 절연층으로 채워진 더미 비아에 인접한 제1 도전층 위에 형성된다. 제2 도전층은 반도체 기판의 표면 위에 형성된다. 제2 절연층으로 채워진 더미 비아는 제2 도전층의 응력(스트레스)를 완화시킨다. 상기 제2 절연층으로 채워지는 복수의 더미 비아는 지정된 비아 형성 영역 내에 형성될 수 있다. 상기 제2 절연층으로 채워지는 복수의 더미 비아가 한 패턴으로 형성될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1.  반도체 기판;상기 반도체 기판의 표면 위에 형성된 제1절연층;상기 제1 절연층을 관통하여 형성된 더미 비아;상기 더미 비아를 채우도록 상기 제1 절연층 위에 형성된 제2 절연층; 그리고상기 제2절연층 위에 형성된 제1도전층을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제2 절연층으로 채워진 더미 비아에 인접하여 상기 제1 도전층 위에 형성된 범프를 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 반도체 기판의 일면 위에 형성된 제2 도전층을 더욱 포함하고, 상기 제2 절연층으로 채워진 상기 더미 비아는 상기 제2 도전층 상의 응력을 완화시킴을 특징으로 하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제2도전층 내에 형성된 커트아웃(cutout)을 더 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 지정된 비아 형성 영역 내에 형성된 상기 제2 절연층으로 채워지는 복수의 더미 비아를 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>6. 반도체 기판;상기 반도체 기판의 표면 위에 형성된 제1절연층;상기 제1 절연층을 관통하여 형성된 더미 비아; 그리고상기 더미 비아를 채우는 제2 절연층을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제2절연층 위에 형성된 제1도전층; 그리고상기 제2 절연층으로 채워진 더미 비아에 인접하여 상기 제1 도전층 위에 형성된 범프를 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 반도체 기판의 한 표면 위에 제2 도전층을 형성하는 단계를 더욱 포함하고, 상기 제2 절연층으로 채워진 상기 더미 비아가 상기 제2 도전층의 응력을 완화시킴을 특징으로 하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서, 상기 제2 도전층 내에 형성된 커트아웃을 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서, 패턴으로 형성된 상기 제2 절연층으로 채워지는 복수의 더미 비아를 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>11. 반도체 기판을 제공하는 단계;상기 반도체 기판의 표면 위에 제1절연층을 형성하는 단계;상기 제1 절연층을 관통하여 더미 비아를 형성하는 단계; 그리고상기 더미 비아를 채우는 제2 절연층을 형성하는 단계를 포함하는, 반도체 디바이스의 제조 방법:</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제2 절연층 위에 제1 도전층을 형성하는 단계; 그리고상기 제2 절연층으로 채워진 더미 비아에 인접하여 상기 제1 도전층 위에 범프를 형성하는 단계를 더욱 포함하는, 반도체 디바이스의 제조 방법. </claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 범프에 인접하여 상기 제2 절연층으로 채워지는 다수의 더미 비아 패턴을 형성하는 단계를 더욱 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 반도체 기판의 표면 위에 제2 도전층을 형성하는 단계를 더욱 포함하고, 상기 제2 절연층으로 채워진 상기 더미 비아는 상기 제2 도전층 상의 응력을 완화시킴을 특징으로 하는, 반도체 디바이스의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 지정된 비아 형성 영역 내에 상기 제2 절연층으로 채워진 복수의 더미 비아를 형성하는 단계를 더욱 포함하는, 반도체 디바이스의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>싱가포르 ******, 엔그 모 키...</address><code> </code><country> </country><engName>OOI, Peik Eng</engName><name>오오이, 페이크 엔그</name></inventorInfo><inventorInfo><address>싱가포르 ******, * 서란군...</address><code> </code><country> </country><engName>LIM, Lee Sun</engName><name>림, 리선</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.08.15</priorityApplicationDate><priorityApplicationNumber>17/819,738</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.07.24</receiptDate><receiptNumber>1-1-2023-0812249-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2023.07.31</receiptDate><receiptNumber>9-1-2023-9008750-95</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230095937.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937b1ef2f9232a75cdf749278688ea5e619f6929c41b26927fbfc11ffc6b0bea4aa4d3a58bb559bea0a8c8ee4ecf7557b80f3f9abab346926b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4b7d0eb217d1460d6976c1f498c621d25a7ae79e93615f1555553482edf9a39684076bb843fbdd09882a85d01c3b456959ebd39a12fc18a6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>