

================================================================
== Vitis HLS Report for 'decoding'
================================================================
* Date:           Tue Nov 12 23:00:29 2024

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        fpga_acceleration
* Solution:       solution1 (Vitis Kernel Flow Target)
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-i


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  6.70 ns|  4.891 ns|     1.81 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                     |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |      Loop Name      |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +---------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_120_1   |       16|       16|         1|          1|          1|    16|       yes|
        |- VITIS_LOOP_132_2   |        ?|        ?|        71|          2|          1|     ?|       yes|
        |- VITIS_LOOP_137_3   |        ?|        ?|         ?|          -|          -|     ?|        no|
        | + VITIS_LOOP_144_4  |        ?|        ?|         2|          2|          1|     ?|       yes|
        | + VITIS_LOOP_151_5  |        ?|        ?|         2|          2|          1|     ?|       yes|
        | + VITIS_LOOP_158_6  |        ?|        ?|        72|          2|          1|     ?|       yes|
        | + VITIS_LOOP_166_7  |        ?|        ?|         2|          2|          1|     ?|       yes|
        +---------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   1405|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|    -|       0|    325|    -|
|Memory           |     2049|    -|       0|      0|    -|
|Multiplexer      |        -|    -|       -|   3112|    -|
|Register         |        -|    -|    2197|     32|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |     2049|    0|    2197|   4874|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      432|  360|  141120|  70560|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |      474|    0|       1|      6|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------+----------------+---------+----+---+----+-----+
    |      Instance      |     Module     | BRAM_18K| DSP| FF| LUT| URAM|
    +--------------------+----------------+---------+----+---+----+-----+
    |mux_1632_8_1_1_U15  |mux_1632_8_1_1  |        0|   0|  0|  65|    0|
    |mux_1632_8_1_1_U16  |mux_1632_8_1_1  |        0|   0|  0|  65|    0|
    |mux_1632_8_1_1_U17  |mux_1632_8_1_1  |        0|   0|  0|  65|    0|
    |mux_1632_8_1_1_U18  |mux_1632_8_1_1  |        0|   0|  0|  65|    0|
    |mux_1632_8_1_1_U19  |mux_1632_8_1_1  |        0|   0|  0|  65|    0|
    +--------------------+----------------+---------+----+---+----+-----+
    |Total               |                |        0|   0|  0| 325|    0|
    +--------------------+----------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    +----------------+----------------------+---------+---+----+-----+--------+-----+------+-------------+
    |     Memory     |        Module        | BRAM_18K| FF| LUT| URAM|  Words | Bits| Banks| W*Bits*Banks|
    +----------------+----------------------+---------+---+----+-----+--------+-----+------+-------------+
    |entry_U         |encoding_p            |        1|  0|   0|    0|    1024|    8|     1|         8192|
    |table_str_0_U   |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_1_U   |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_2_U   |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_3_U   |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_4_U   |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_5_U   |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_6_U   |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_7_U   |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_8_U   |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_9_U   |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_10_U  |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_11_U  |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_12_U  |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_13_U  |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_14_U  |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    |table_str_15_U  |encoding_table_str_0  |      128|  0|   0|    0|  262144|    8|     1|      2097152|
    +----------------+----------------------+---------+---+----+-----+--------+-----+------+-------------+
    |Total           |                      |     2049|  0|   0|    0| 4195328|  136|    17|     33562624|
    +----------------+----------------------+---------+---+----+-----+--------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------------------+----------+----+---+-----+------------+------------+
    |            Variable Name            | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-------------------------------------+----------+----+---+-----+------------+------------+
    |add_ln132_1_fu_1992_p2               |         +|   0|  0|   71|          64|          64|
    |add_ln132_2_fu_1997_p2               |         +|   0|  0|    9|           2|           2|
    |add_ln132_3_fu_1963_p2               |         +|   0|  0|   25|          18|          18|
    |add_ln132_fu_2032_p2                 |         +|   0|  0|   71|          64|           1|
    |add_ln137_fu_2757_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln138_fu_2170_p2                 |         +|   0|  0|   71|          64|          64|
    |add_ln144_1_fu_2277_p2               |         +|   0|  0|   25|          18|          18|
    |add_ln144_fu_2355_p2                 |         +|   0|  0|   17|          10|           1|
    |add_ln151_fu_2378_p2                 |         +|   0|  0|   25|          18|          18|
    |add_ln152_fu_2403_p2                 |         +|   0|  0|   18|          11|           1|
    |add_ln159_1_fu_2470_p2               |         +|   0|  0|   71|          64|           1|
    |add_ln159_2_fu_2480_p2               |         +|   0|  0|   71|          64|          64|
    |add_ln159_3_fu_2485_p2               |         +|   0|  0|    9|           2|           2|
    |add_ln159_fu_2458_p2                 |         +|   0|  0|   71|          64|           1|
    |add_ln166_1_fu_2634_p2               |         +|   0|  0|   25|          18|          18|
    |add_ln166_fu_2609_p2                 |         +|   0|  0|   25|          18|          18|
    |add_ln169_fu_2717_p2                 |         +|   0|  0|   18|          18|           1|
    |add_ln170_1_fu_2722_p2               |         +|   0|  0|   18|          18|          18|
    |add_ln170_fu_2599_p2                 |         +|   0|  0|   26|          19|           1|
    |add_ln180_1_fu_2763_p2               |         +|   0|  0|    9|           2|           2|
    |add_ln180_fu_2203_p2                 |         +|   0|  0|   71|          64|          64|
    |i_3_fu_1706_p2                       |         +|   0|  0|   16|           9|           5|
    |indvars_iv_next31_fu_2302_p2         |         +|   0|  0|   71|          64|           1|
    |table_size_2_fu_2746_p2              |         +|   0|  0|   39|          32|           1|
    |ap_block_pp1_stage0_01001            |       and|   0|  0|    2|           1|           1|
    |ap_block_pp1_stage1_11001            |       and|   0|  0|    2|           1|           1|
    |ap_block_pp4_stage0_11001            |       and|   0|  0|    2|           1|           1|
    |ap_block_pp4_stage1_01001            |       and|   0|  0|    2|           1|           1|
    |ap_block_state227_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state228_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state296_pp4_stage1_iter35  |       and|   0|  0|    2|           1|           1|
    |icmp_ln132_fu_2096_p2                |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln137_fu_2153_p2                |      icmp|   0|  0|   20|          32|          32|
    |icmp_ln142_fu_2228_p2                |      icmp|   0|  0|   20|          32|          32|
    |icmp_ln144_fu_2345_p2                |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln151_fu_2452_p2                |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln158_fu_2464_p2                |      icmp|   0|  0|   11|           8|           1|
    |icmp_ln163_fu_2555_p2                |      icmp|   0|  0|   14|          20|           1|
    |icmp_ln166_fu_2711_p2                |      icmp|   0|  0|   11|           8|           1|
    |ap_block_pp1_stage0_11001            |        or|   0|  0|    2|           1|           1|
    |ap_block_pp4_stage1_11001            |        or|   0|  0|    2|           1|           1|
    |or_ln122_10_fu_1855_p2               |        or|   0|  0|    8|           8|           4|
    |or_ln122_11_fu_1862_p2               |        or|   0|  0|    8|           8|           4|
    |or_ln122_12_fu_1869_p2               |        or|   0|  0|    8|           8|           4|
    |or_ln122_13_fu_1876_p2               |        or|   0|  0|    8|           8|           4|
    |or_ln122_14_fu_1883_p2               |        or|   0|  0|    8|           8|           4|
    |or_ln122_1_fu_1792_p2                |        or|   0|  0|    8|           8|           2|
    |or_ln122_2_fu_1799_p2                |        or|   0|  0|    8|           8|           2|
    |or_ln122_3_fu_1806_p2                |        or|   0|  0|    8|           8|           3|
    |or_ln122_4_fu_1813_p2                |        or|   0|  0|    8|           8|           3|
    |or_ln122_5_fu_1820_p2                |        or|   0|  0|    8|           8|           3|
    |or_ln122_6_fu_1827_p2                |        or|   0|  0|    8|           8|           3|
    |or_ln122_7_fu_1834_p2                |        or|   0|  0|    8|           8|           4|
    |or_ln122_8_fu_1841_p2                |        or|   0|  0|    8|           8|           4|
    |or_ln122_9_fu_1848_p2                |        or|   0|  0|    8|           8|           4|
    |or_ln122_fu_1785_p2                  |        or|   0|  0|    8|           8|           1|
    |or_ln123_fu_1755_p2                  |        or|   0|  0|   14|          14|           1|
    |shl_ln132_2_fu_2090_p2               |       shl|   0|  0|  100|          32|          32|
    |shl_ln132_fu_2006_p2                 |       shl|   0|  0|    9|           1|           4|
    |shl_ln159_2_fu_2539_p2               |       shl|   0|  0|  100|          32|          32|
    |shl_ln159_fu_2494_p2                 |       shl|   0|  0|    9|           1|           4|
    |shl_ln180_fu_2771_p2                 |       shl|   0|  0|    9|           1|           4|
    |ap_enable_pp1                        |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp4                        |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp4_iter1              |       xor|   0|  0|    2|           2|           1|
    +-------------------------------------+----------+----+---+-----+------------+------------+
    |Total                                |          |   0|  0| 1405|        1095|         595|
    +-------------------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +-------------------------------+------+-----------+-----+-----------+
    |              Name             |  LUT | Input Size| Bits| Total Bits|
    +-------------------------------+------+-----------+-----+-----------+
    |ap_NS_fsm                      |  1254|        236|    1|        236|
    |ap_enable_reg_pp1_iter35       |     9|          2|    1|          2|
    |ap_enable_reg_pp4_iter1        |     9|          2|    1|          2|
    |ap_enable_reg_pp4_iter35       |     9|          2|    1|          2|
    |ap_phi_mux_k_6_phi_fu_1662_p4  |     9|          2|   64|        128|
    |ap_phi_mux_k_9_phi_fu_1592_p4  |     9|          2|   64|        128|
    |c_1_reg_1612                   |     9|          2|    8|         16|
    |entry_address0                 |    20|          4|   10|         40|
    |entry_address1                 |    20|          4|   10|         40|
    |entry_d0                       |    14|          3|    8|         24|
    |gmem_blk_n_AR                  |     9|          2|    1|          2|
    |gmem_blk_n_AW                  |     9|          2|    1|          2|
    |gmem_blk_n_B                   |     9|          2|    1|          2|
    |gmem_blk_n_R                   |     9|          2|    1|          2|
    |gmem_blk_n_W                   |     9|          2|    1|          2|
    |i_4_reg_1600                   |     9|          2|   32|         64|
    |i_reg_1577                     |     9|          2|    9|         18|
    |k_5_reg_1633                   |     9|          2|   64|        128|
    |k_6_reg_1658                   |     9|          2|   64|        128|
    |k_7_reg_1671                   |     9|          2|   19|         38|
    |k_9_reg_1588                   |     9|          2|   64|        128|
    |k_reg_1646                     |     9|          2|   11|         22|
    |m_axi_gmem_ARADDR              |    14|          3|   64|        192|
    |m_axi_gmem_AWADDR              |    20|          4|   64|        256|
    |m_axi_gmem_WDATA               |    20|          4|   32|        128|
    |m_axi_gmem_WSTRB               |    20|          4|    4|         16|
    |old_code_1_in_reg_1623         |     9|          2|   32|         64|
    |output_index_fu_268            |    14|          3|   64|        192|
    |table_size_fu_272              |     9|          2|   32|         64|
    |table_str_0_address0           |    31|          6|   18|        108|
    |table_str_0_address1           |    31|          6|   18|        108|
    |table_str_0_d0                 |    14|          3|    8|         24|
    |table_str_0_d1                 |    20|          4|    8|         32|
    |table_str_10_address0          |    31|          6|   18|        108|
    |table_str_10_address1          |    31|          6|   18|        108|
    |table_str_10_d0                |    14|          3|    8|         24|
    |table_str_10_d1                |    20|          4|    8|         32|
    |table_str_11_address0          |    31|          6|   18|        108|
    |table_str_11_address1          |    31|          6|   18|        108|
    |table_str_11_d0                |    14|          3|    8|         24|
    |table_str_11_d1                |    20|          4|    8|         32|
    |table_str_12_address0          |    31|          6|   18|        108|
    |table_str_12_address1          |    31|          6|   18|        108|
    |table_str_12_d0                |    14|          3|    8|         24|
    |table_str_12_d1                |    20|          4|    8|         32|
    |table_str_13_address0          |    31|          6|   18|        108|
    |table_str_13_address1          |    31|          6|   18|        108|
    |table_str_13_d0                |    14|          3|    8|         24|
    |table_str_13_d1                |    20|          4|    8|         32|
    |table_str_14_address0          |    31|          6|   18|        108|
    |table_str_14_address1          |    31|          6|   18|        108|
    |table_str_14_d0                |    14|          3|    8|         24|
    |table_str_14_d1                |    20|          4|    8|         32|
    |table_str_15_address0          |    31|          6|   18|        108|
    |table_str_15_address1          |    31|          6|   18|        108|
    |table_str_15_d0                |    14|          3|    8|         24|
    |table_str_15_d1                |    20|          4|    8|         32|
    |table_str_1_address0           |    31|          6|   18|        108|
    |table_str_1_address1           |    31|          6|   18|        108|
    |table_str_1_d0                 |    14|          3|    8|         24|
    |table_str_1_d1                 |    20|          4|    8|         32|
    |table_str_2_address0           |    31|          6|   18|        108|
    |table_str_2_address1           |    31|          6|   18|        108|
    |table_str_2_d0                 |    14|          3|    8|         24|
    |table_str_2_d1                 |    20|          4|    8|         32|
    |table_str_3_address0           |    31|          6|   18|        108|
    |table_str_3_address1           |    31|          6|   18|        108|
    |table_str_3_d0                 |    14|          3|    8|         24|
    |table_str_3_d1                 |    20|          4|    8|         32|
    |table_str_4_address0           |    31|          6|   18|        108|
    |table_str_4_address1           |    31|          6|   18|        108|
    |table_str_4_d0                 |    14|          3|    8|         24|
    |table_str_4_d1                 |    20|          4|    8|         32|
    |table_str_5_address0           |    31|          6|   18|        108|
    |table_str_5_address1           |    31|          6|   18|        108|
    |table_str_5_d0                 |    14|          3|    8|         24|
    |table_str_5_d1                 |    20|          4|    8|         32|
    |table_str_6_address0           |    31|          6|   18|        108|
    |table_str_6_address1           |    31|          6|   18|        108|
    |table_str_6_d0                 |    14|          3|    8|         24|
    |table_str_6_d1                 |    20|          4|    8|         32|
    |table_str_7_address0           |    31|          6|   18|        108|
    |table_str_7_address1           |    31|          6|   18|        108|
    |table_str_7_d0                 |    14|          3|    8|         24|
    |table_str_7_d1                 |    20|          4|    8|         32|
    |table_str_8_address0           |    31|          6|   18|        108|
    |table_str_8_address1           |    31|          6|   18|        108|
    |table_str_8_d0                 |    14|          3|    8|         24|
    |table_str_8_d1                 |    20|          4|    8|         32|
    |table_str_9_address0           |    31|          6|   18|        108|
    |table_str_9_address1           |    31|          6|   18|        108|
    |table_str_9_d0                 |    14|          3|    8|         24|
    |table_str_9_d1                 |    20|          4|    8|         32|
    +-------------------------------+------+-----------+-----+-----------+
    |Total                          |  3112|        609| 1560|       6418|
    +-------------------------------+------+-----------+-----+-----------+

    * Register: 
    +------------------------------+-----+----+-----+-----------+
    |             Name             |  FF | LUT| Bits| Const Bits|
    +------------------------------+-----+----+-----+-----------+
    |add_ln132_2_reg_2993          |    2|   0|    2|          0|
    |add_ln132_reg_3009            |   64|   0|   64|          0|
    |add_ln137_reg_3605            |   32|   0|   32|          0|
    |add_ln159_3_reg_3301          |    2|   0|    2|          0|
    |add_ln159_reg_3287            |   64|   0|   64|          0|
    |add_ln170_1_reg_3520          |   18|   0|   18|          0|
    |add_ln170_reg_3346            |   19|   0|   19|          0|
    |ap_CS_fsm                     |  235|   0|  235|          0|
    |ap_enable_reg_pp1_iter0       |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1       |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter10      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter11      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter12      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter13      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter14      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter15      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter16      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter17      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter18      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter19      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2       |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter20      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter21      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter22      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter23      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter24      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter25      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter26      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter27      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter28      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter29      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3       |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter30      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter31      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter32      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter33      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter34      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter35      |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4       |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5       |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6       |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter7       |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter8       |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter9       |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0       |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1       |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter10      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter11      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter12      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter13      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter14      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter15      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter16      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter17      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter18      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter19      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2       |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter20      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter21      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter22      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter23      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter24      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter25      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter26      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter27      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter28      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter29      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter3       |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter30      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter31      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter32      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter33      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter34      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter35      |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter4       |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter5       |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter6       |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter7       |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter8       |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter9       |    1|   0|    1|          0|
    |c_1_reg_1612                  |    8|   0|    8|          0|
    |entry_load_reg_3292           |    8|   0|    8|          0|
    |gmem_addr_5_reg_3003          |   64|   0|   64|          0|
    |gmem_addr_6_reg_3057          |   64|   0|   64|          0|
    |gmem_addr_7_reg_3068          |   64|   0|   64|          0|
    |gmem_addr_8_reg_3311          |   64|   0|   64|          0|
    |i_4_reg_1600                  |   32|   0|   32|          0|
    |i_reg_1577                    |    9|   0|    9|          0|
    |icmp_ln132_reg_3019           |    1|   0|    1|          0|
    |icmp_ln142_reg_3082           |    1|   0|    1|          0|
    |icmp_ln158_reg_3297           |    1|   0|    1|          0|
    |icmp_ln163_reg_3322           |    1|   0|    1|          0|
    |k_5_reg_1633                  |   64|   0|   64|          0|
    |k_6_reg_1658                  |   64|   0|   64|          0|
    |k_7_reg_1671                  |   19|   0|   19|          0|
    |k_9_reg_1588                  |   64|   0|   64|          0|
    |k_reg_1646                    |   11|   0|   11|          0|
    |new_code_reg_3074             |   32|   0|   32|          0|
    |old_code_1_in_reg_1623        |   32|   0|   32|          0|
    |old_code_reg_2810             |   32|   0|   32|          0|
    |output_index_3_reg_3049       |   32|   0|   32|          0|
    |output_index_fu_268           |   64|   0|   64|          0|
    |shl_ln132_2_reg_3014          |   32|   0|   32|          0|
    |shl_ln132_reg_2998            |    4|   0|    4|          0|
    |shl_ln159_2_reg_3317          |   32|   0|   32|          0|
    |shl_ln159_reg_3306            |    4|   0|    4|          0|
    |shl_ln180_reg_3615            |    4|   0|    4|          0|
    |table_size_fu_272             |   32|   0|   32|          0|
    |table_str_0_addr_4_reg_3437   |   18|   0|   18|          0|
    |table_str_0_addr_5_reg_3525   |   18|   0|   18|          0|
    |table_str_0_addr_7_reg_2827   |    8|   0|   18|         10|
    |table_str_10_addr_4_reg_3487  |   18|   0|   18|          0|
    |table_str_10_addr_5_reg_3575  |   18|   0|   18|          0|
    |table_str_10_addr_7_reg_2877  |    8|   0|   18|         10|
    |table_str_11_addr_4_reg_3492  |   18|   0|   18|          0|
    |table_str_11_addr_5_reg_3580  |   18|   0|   18|          0|
    |table_str_11_addr_7_reg_2882  |    8|   0|   18|         10|
    |table_str_12_addr_4_reg_3497  |   18|   0|   18|          0|
    |table_str_12_addr_5_reg_3585  |   18|   0|   18|          0|
    |table_str_12_addr_7_reg_2887  |    8|   0|   18|         10|
    |table_str_13_addr_4_reg_3502  |   18|   0|   18|          0|
    |table_str_13_addr_5_reg_3590  |   18|   0|   18|          0|
    |table_str_13_addr_7_reg_2892  |    8|   0|   18|         10|
    |table_str_14_addr_4_reg_3507  |   18|   0|   18|          0|
    |table_str_14_addr_5_reg_3595  |   18|   0|   18|          0|
    |table_str_14_addr_7_reg_2897  |    8|   0|   18|         10|
    |table_str_15_addr_4_reg_3512  |   18|   0|   18|          0|
    |table_str_15_addr_5_reg_3600  |   18|   0|   18|          0|
    |table_str_15_addr_7_reg_2902  |    8|   0|   18|         10|
    |table_str_1_addr_4_reg_3442   |   18|   0|   18|          0|
    |table_str_1_addr_5_reg_3530   |   18|   0|   18|          0|
    |table_str_1_addr_7_reg_2832   |    8|   0|   18|         10|
    |table_str_2_addr_4_reg_3447   |   18|   0|   18|          0|
    |table_str_2_addr_5_reg_3535   |   18|   0|   18|          0|
    |table_str_2_addr_7_reg_2837   |    8|   0|   18|         10|
    |table_str_3_addr_4_reg_3452   |   18|   0|   18|          0|
    |table_str_3_addr_5_reg_3540   |   18|   0|   18|          0|
    |table_str_3_addr_7_reg_2842   |    8|   0|   18|         10|
    |table_str_4_addr_4_reg_3457   |   18|   0|   18|          0|
    |table_str_4_addr_5_reg_3545   |   18|   0|   18|          0|
    |table_str_4_addr_7_reg_2847   |    8|   0|   18|         10|
    |table_str_5_addr_4_reg_3462   |   18|   0|   18|          0|
    |table_str_5_addr_5_reg_3550   |   18|   0|   18|          0|
    |table_str_5_addr_7_reg_2852   |    8|   0|   18|         10|
    |table_str_6_addr_4_reg_3467   |   18|   0|   18|          0|
    |table_str_6_addr_5_reg_3555   |   18|   0|   18|          0|
    |table_str_6_addr_7_reg_2857   |    8|   0|   18|         10|
    |table_str_7_addr_4_reg_3472   |   18|   0|   18|          0|
    |table_str_7_addr_5_reg_3560   |   18|   0|   18|          0|
    |table_str_7_addr_7_reg_2862   |    8|   0|   18|         10|
    |table_str_8_addr_4_reg_3477   |   18|   0|   18|          0|
    |table_str_8_addr_5_reg_3565   |   18|   0|   18|          0|
    |table_str_8_addr_7_reg_2867   |    8|   0|   18|         10|
    |table_str_9_addr_4_reg_3482   |   18|   0|   18|          0|
    |table_str_9_addr_5_reg_3570   |   18|   0|   18|          0|
    |table_str_9_addr_7_reg_2872   |    8|   0|   18|         10|
    |tmp_3_reg_3101                |    8|   0|   18|         10|
    |tmp_4_reg_3091                |    8|   0|   18|         10|
    |tmp_5_reg_3331                |    8|   0|   18|         10|
    |tmp_9_reg_3340                |    8|   0|   18|         10|
    |tmp_s_reg_2822                |    8|   0|   18|         10|
    |trunc_ln132_reg_2815          |    2|   0|    2|          0|
    |trunc_ln166_1_reg_3336        |    4|   0|    4|          0|
    |trunc_ln166_2_reg_3351        |   18|   0|   18|          0|
    |trunc_ln180_reg_3063          |    2|   0|    2|          0|
    |zext_ln132_3_reg_2907         |    4|   0|   32|         28|
    |zext_ln144_reg_3086           |    4|   0|   32|         28|
    |zext_ln151_reg_3096           |    4|   0|   32|         28|
    |zext_ln166_reg_3326           |    4|   0|   32|         28|
    |icmp_ln158_reg_3297           |   64|  32|    1|          0|
    +------------------------------+-----+----+-----+-----------+
    |Total                         | 2197|  32| 2456|        322|
    +------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  | Source Object|    C Type    |
+---------------------+-----+-----+------------+--------------+--------------+
|ap_clk               |   in|    1|  ap_ctrl_hs|      decoding|  return value|
|ap_rst               |   in|    1|  ap_ctrl_hs|      decoding|  return value|
|ap_start             |   in|    1|  ap_ctrl_hs|      decoding|  return value|
|ap_done              |  out|    1|  ap_ctrl_hs|      decoding|  return value|
|ap_idle              |  out|    1|  ap_ctrl_hs|      decoding|  return value|
|ap_ready             |  out|    1|  ap_ctrl_hs|      decoding|  return value|
|m_axi_gmem_AWVALID   |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWREADY   |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWADDR    |  out|   64|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWID      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWLEN     |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWSIZE    |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWBURST   |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWLOCK    |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWCACHE   |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWPROT    |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWQOS     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWREGION  |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_AWUSER    |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WVALID    |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WREADY    |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WDATA     |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_WSTRB     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_WLAST     |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WID       |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_WUSER     |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARVALID   |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARREADY   |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARADDR    |  out|   64|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARID      |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARLEN     |  out|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARSIZE    |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARBURST   |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARLOCK    |  out|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARCACHE   |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARPROT    |  out|    3|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARQOS     |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARREGION  |  out|    4|       m_axi|          gmem|       pointer|
|m_axi_gmem_ARUSER    |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RVALID    |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RREADY    |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RDATA     |   in|   32|       m_axi|          gmem|       pointer|
|m_axi_gmem_RLAST     |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RID       |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RUSER     |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_RRESP     |   in|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_BVALID    |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BREADY    |  out|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BRESP     |   in|    2|       m_axi|          gmem|       pointer|
|m_axi_gmem_BID       |   in|    1|       m_axi|          gmem|       pointer|
|m_axi_gmem_BUSER     |   in|    1|       m_axi|          gmem|       pointer|
|encoded_data         |   in|   64|     ap_none|  encoded_data|        scalar|
|encoded_size         |   in|   32|     ap_none|  encoded_size|        scalar|
|output_r             |   in|   64|     ap_none|      output_r|        scalar|
+---------------------+-----+-----+------------+--------------+--------------+

