TimeQuest Timing Analyzer report for proc
Sun Mar 04 12:55:07 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'
 12. Slow 1200mV 85C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 13. Slow 1200mV 85C Model Setup: 'clkDiv10Khz:U1|clkOut'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'clkDiv10Khz:U1|clkOut'
 18. Slow 1200mV 85C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 35. Slow 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 36. Slow 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'
 37. Slow 1200mV 0C Model Setup: 'clk'
 38. Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 39. Slow 1200mV 0C Model Hold: 'clk'
 40. Slow 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'
 41. Slow 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'
 57. Fast 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 58. Fast 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'
 59. Fast 1200mV 0C Model Setup: 'clk'
 60. Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'
 61. Fast 1200mV 0C Model Hold: 'clk'
 62. Fast 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'
 63. Fast 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Fast 1200mV 0C Model Metastability Report
 73. Multicorner Timing Analysis Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Slow Corner Signal Integrity Metrics
 81. Fast Corner Signal Integrity Metrics
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; proc                                                            ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; clkDiv10Khz:U1|clkOut       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv10Khz:U1|clkOut }       ;
; clkDiv:U0|clkOut            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv:U0|clkOut }            ;
; ControlBlock:ctrlBlock|eALU ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlBlock:ctrlBlock|eALU } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                   ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                                          ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; 97.77 MHz  ; 97.77 MHz       ; clkDiv:U0|clkOut      ;                                                               ;
; 275.63 MHz ; 250.0 MHz       ; clk                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 291.97 MHz ; 291.97 MHz      ; clkDiv10Khz:U1|clkOut ;                                                               ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -7.975 ; -12365.525    ;
; ControlBlock:ctrlBlock|eALU ; -6.284 ; -79.499       ;
; clkDiv10Khz:U1|clkOut       ; -3.090 ; -55.749       ;
; clk                         ; -2.628 ; -82.512       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -0.286 ; -0.286        ;
; clk                         ; -0.150 ; -0.293        ;
; clkDiv10Khz:U1|clkOut       ; 0.358  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 0.993  ; 0.000         ;
+-----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -57.000       ;
; clkDiv:U0|clkOut            ; -1.000 ; -2520.000     ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -27.000       ;
; ControlBlock:ctrlBlock|eALU ; 0.443  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv:U0|clkOut'                                                                                          ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; -7.975 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.902      ;
; -7.973 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.893      ;
; -7.882 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.083     ; 8.794      ;
; -7.788 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.715      ;
; -7.717 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.637      ;
; -7.660 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.580      ;
; -7.637 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.557      ;
; -7.636 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.563      ;
; -7.502 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.083     ; 8.414      ;
; -7.458 ; Memory:mem|Mem[115][6]  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 8.381      ;
; -7.438 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.358      ;
; -7.410 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.337      ;
; -7.408 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.328      ;
; -7.404 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.324      ;
; -7.401 ; Memory:mem|Mem[28][13]  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 8.345      ;
; -7.396 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.323      ;
; -7.365 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.083     ; 8.277      ;
; -7.357 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.284      ;
; -7.344 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.083     ; 8.256      ;
; -7.335 ; Memory:mem|Mem[40][13]  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 8.278      ;
; -7.305 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.232      ;
; -7.296 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.223      ;
; -7.282 ; Memory:mem|Mem[70][6]   ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 8.193      ;
; -7.267 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.083     ; 8.179      ;
; -7.262 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.083     ; 8.174      ;
; -7.248 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.175      ;
; -7.230 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.150      ;
; -7.179 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.099      ;
; -7.167 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.094      ;
; -7.165 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.085      ;
; -7.160 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.087      ;
; -7.159 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.086      ;
; -7.154 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.074      ;
; -7.151 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.078      ;
; -7.147 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.067      ;
; -7.147 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.067      ;
; -7.144 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.071      ;
; -7.092 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.012      ;
; -7.089 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.016      ;
; -7.085 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 8.005      ;
; -7.080 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.007      ;
; -7.074 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 8.001      ;
; -7.063 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.990      ;
; -7.036 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.963      ;
; -7.022 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.949      ;
; -7.008 ; Memory:mem|Mem[99][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.097     ; 7.906      ;
; -7.004 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.931      ;
; -6.969 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.896      ;
; -6.966 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.886      ;
; -6.965 ; Memory:mem|Mem[25][14]  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.050     ; 7.910      ;
; -6.946 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.873      ;
; -6.942 ; Memory:mem|Mem[88][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.871      ;
; -6.942 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.862      ;
; -6.922 ; Memory:mem|Mem[83][6]   ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.072     ; 7.845      ;
; -6.921 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.848      ;
; -6.915 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.842      ;
; -6.906 ; Memory:mem|Mem[115][15] ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 7.838      ;
; -6.903 ; Memory:mem|Mem[106][6]  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.080     ; 7.818      ;
; -6.897 ; Memory:mem|Mem[98][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.096     ; 7.796      ;
; -6.892 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.819      ;
; -6.891 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.083     ; 7.803      ;
; -6.874 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.801      ;
; -6.871 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.798      ;
; -6.868 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.788      ;
; -6.868 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.795      ;
; -6.863 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.783      ;
; -6.838 ; Memory:mem|Mem[41][13]  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.047     ; 7.786      ;
; -6.837 ; Memory:mem|Mem[25][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 7.769      ;
; -6.835 ; Memory:mem|Mem[81][11]  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.762      ;
; -6.830 ; Memory:mem|Mem[24][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 7.774      ;
; -6.825 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.745      ;
; -6.805 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.732      ;
; -6.804 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.731      ;
; -6.802 ; Memory:mem|Mem[97][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.098     ; 7.699      ;
; -6.795 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.722      ;
; -6.776 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.696      ;
; -6.771 ; Memory:mem|Mem[40][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 7.682      ;
; -6.768 ; Memory:mem|Mem[92][6]   ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.087     ; 7.676      ;
; -6.757 ; Memory:mem|Mem[2][16]   ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 7.699      ;
; -6.754 ; Memory:mem|Mem[20][7]   ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.674      ;
; -6.752 ; Memory:mem|Mem[10][10]  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.064     ; 7.683      ;
; -6.749 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.676      ;
; -6.741 ; Memory:mem|Mem[33][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.675      ;
; -6.741 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.668      ;
; -6.734 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.654      ;
; -6.722 ; Memory:mem|Mem[66][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.102     ; 7.615      ;
; -6.708 ; Memory:mem|Mem[102][12] ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.062     ; 7.641      ;
; -6.694 ; Memory:mem|Mem[76][12]  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.048     ; 7.641      ;
; -6.678 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.598      ;
; -6.673 ; Memory:mem|Mem[83][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.094     ; 7.574      ;
; -6.659 ; Memory:mem|Mem[32][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 7.570      ;
; -6.659 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.586      ;
; -6.645 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 7.572      ;
; -6.642 ; Memory:mem|Mem[116][9]  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.056     ; 7.581      ;
; -6.631 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.075     ; 7.551      ;
; -6.619 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.553      ;
; -6.619 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.553      ;
; -6.619 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.553      ;
; -6.619 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.553      ;
; -6.619 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 7.553      ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                                    ;
+--------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -6.284 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 4.300      ;
; -6.258 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 4.274      ;
; -6.234 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 4.250      ;
; -6.153 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 4.169      ;
; -6.099 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 4.115      ;
; -6.095 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 4.111      ;
; -6.089 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 4.104      ;
; -6.061 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 4.077      ;
; -5.995 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 4.011      ;
; -5.952 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.968      ;
; -5.917 ; AC:ac|ACout[7]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.933      ;
; -5.900 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.916      ;
; -5.896 ; IR:ir|IRout[0]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.912      ;
; -5.867 ; AC:ac|ACout[9]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.883      ;
; -5.863 ; PC:pc|PCout[1]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.878      ;
; -5.863 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.879      ;
; -5.858 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.873      ;
; -5.820 ; AC:ac|ACout[8]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.836      ;
; -5.807 ; PC:pc|PCout[4]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.822      ;
; -5.706 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.247      ; 3.709      ;
; -5.682 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.247      ; 3.685      ;
; -5.663 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.679      ;
; -5.661 ; AC:ac|ACout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.676      ;
; -5.659 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.674      ;
; -5.645 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.660      ;
; -5.618 ; PC:pc|PCout[9]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.622      ;
; -5.609 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.624      ;
; -5.585 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.601      ;
; -5.583 ; AC:ac|ACout[11]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.598      ;
; -5.582 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.598      ;
; -5.576 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.591      ;
; -5.537 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.552      ;
; -5.531 ; PC:pc|PCout[3]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.546      ;
; -5.530 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.545      ;
; -5.528 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.543      ;
; -5.483 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.247      ; 3.486      ;
; -5.483 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.499      ;
; -5.483 ; MDR:mdr|MDRout[3]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.498      ;
; -5.474 ; PC:pc|PCout[6]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.489      ;
; -5.468 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.484      ;
; -5.409 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.260      ; 3.425      ;
; -5.406 ; PC:pc|PCout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.410      ;
; -5.383 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.398      ;
; -5.356 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.371      ;
; -5.344 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.359      ;
; -5.342 ; AC:ac|ACout[10]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.357      ;
; -5.336 ; AC:ac|ACout[12]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.351      ;
; -5.329 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.333      ;
; -5.303 ; PC:pc|PCout[11]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.307      ;
; -5.276 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.291      ;
; -5.244 ; AC:ac|ACout[13]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.259      ;
; -5.243 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.247      ;
; -5.220 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.235      ;
; -5.196 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.211      ;
; -5.195 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.210      ;
; -5.188 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.192      ;
; -5.172 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.176      ;
; -5.119 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.123      ;
; -5.103 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.118      ;
; -5.100 ; AC:ac|ACout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.259      ; 3.115      ;
; -5.056 ; PC:pc|PCout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.060      ;
; -5.047 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.051      ;
; -5.015 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 3.019      ;
; -4.975 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 2.979      ;
; -4.900 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 2.904      ;
; -4.857 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.248      ; 2.861      ;
; -4.811 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 4.102      ;
; -4.798 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 4.089      ;
; -4.774 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 4.065      ;
; -4.754 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 4.182      ;
; -4.728 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 4.156      ;
; -4.704 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 4.132      ;
; -4.704 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 1.000        ; 0.145      ; 3.105      ;
; -4.680 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 3.971      ;
; -4.674 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.237      ; 4.519      ;
; -4.670 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.263      ; 4.540      ;
; -4.639 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 3.930      ;
; -4.635 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 3.926      ;
; -4.633 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 1.000        ; 0.143      ; 3.032      ;
; -4.629 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.258      ; 4.130      ;
; -4.623 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 4.051      ;
; -4.617 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.237      ; 4.462      ;
; -4.616 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.261      ; 3.906      ;
; -4.613 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.263      ; 4.483      ;
; -4.601 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 3.892      ;
; -4.572 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.258      ; 4.073      ;
; -4.569 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 3.997      ;
; -4.565 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 3.993      ;
; -4.559 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.261      ; 3.986      ;
; -4.557 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.246      ; 4.411      ;
; -4.547 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.237      ; 4.392      ;
; -4.543 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.263      ; 4.413      ;
; -4.543 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.237      ; 4.388      ;
; -4.539 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.263      ; 4.409      ;
; -4.531 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 3.959      ;
; -4.531 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.246      ; 4.385      ;
; -4.522 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 3.813      ;
; -4.502 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.258      ; 4.003      ;
; -4.498 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.258      ; 3.999      ;
; -4.496 ; AC:ac|ACout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.262      ; 3.787      ;
+--------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                          ;
+--------+---------------------------+---------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -3.090 ; ALU:alu|alu_out[1]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.657     ; 3.428      ;
; -2.989 ; ALU:alu|alu_out[15]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.672     ; 3.312      ;
; -2.910 ; ALU:alu|alu_out[13]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.674     ; 3.231      ;
; -2.876 ; ALU:alu|alu_out[2]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.659     ; 3.212      ;
; -2.813 ; ALU:alu|alu_out[9]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.551     ; 3.257      ;
; -2.766 ; ALU:alu|alu_out[7]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.520     ; 3.241      ;
; -2.713 ; ALU:alu|alu_out[3]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.549     ; 3.159      ;
; -2.669 ; ALU:alu|alu_out[5]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.548     ; 3.116      ;
; -2.605 ; ALU:alu|alu_out[12]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.675     ; 2.925      ;
; -2.586 ; ALU:alu|alu_out[11]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.551     ; 3.030      ;
; -2.576 ; ALU:alu|alu_out[6]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.673     ; 2.898      ;
; -2.516 ; ALU:alu|alu_out[17]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.674     ; 2.837      ;
; -2.484 ; ALU:alu|alu_out[14]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.669     ; 2.810      ;
; -2.479 ; ALU:alu|alu_out[10]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.499     ; 2.975      ;
; -2.448 ; ALU:alu|alu_out[0]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.537     ; 2.906      ;
; -2.425 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.355      ;
; -2.423 ; ALU:alu|alu_out[8]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.520     ; 2.898      ;
; -2.351 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.281      ;
; -2.338 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.271      ;
; -2.338 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.271      ;
; -2.338 ; ALU:alu|alu_out[4]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.535     ; 2.798      ;
; -2.296 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.226      ;
; -2.285 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.217      ;
; -2.282 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.215      ;
; -2.261 ; ALU:alu|alu_out[16]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.648     ; 2.608      ;
; -2.225 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.158      ;
; -2.221 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.154      ;
; -2.209 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.142      ;
; -2.209 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.142      ;
; -2.203 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|enableOut  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.136      ;
; -2.202 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.133      ;
; -2.202 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.133      ;
; -2.202 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.133      ;
; -2.195 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.131      ;
; -2.195 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.131      ;
; -2.193 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.123      ;
; -2.178 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.109      ;
; -2.178 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.109      ;
; -2.178 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.109      ;
; -2.171 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.102      ;
; -2.171 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.102      ;
; -2.171 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.102      ;
; -2.165 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|iline      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.097      ;
; -2.159 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.060     ; 3.094      ;
; -2.157 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.087      ;
; -2.157 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.091      ;
; -2.157 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.091      ;
; -2.157 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.091      ;
; -2.155 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 3.087      ;
; -2.152 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.086      ;
; -2.152 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.086      ;
; -2.152 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.086      ;
; -2.146 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.079      ;
; -2.145 ; LCD_Driver:lcd|ienable    ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.075      ;
; -2.145 ; LCD_Driver:lcd|ienable    ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.075      ;
; -2.143 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.076      ;
; -2.141 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.071      ;
; -2.141 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.071      ;
; -2.134 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.070      ;
; -2.134 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 3.070      ;
; -2.120 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.050      ;
; -2.120 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.050      ;
; -2.117 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.047      ;
; -2.117 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.047      ;
; -2.114 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.045      ;
; -2.114 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.045      ;
; -2.114 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.045      ;
; -2.106 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.039      ;
; -2.106 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.039      ;
; -2.105 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.035      ;
; -2.101 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.034      ;
; -2.101 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.034      ;
; -2.101 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.034      ;
; -2.096 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.030      ;
; -2.096 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.030      ;
; -2.096 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.061     ; 3.030      ;
; -2.091 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.022      ;
; -2.091 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.022      ;
; -2.091 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 3.022      ;
; -2.089 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|enableOut  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.022      ;
; -2.085 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 3.015      ;
; -2.080 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.060     ; 3.015      ;
; -2.072 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.005      ;
; -2.070 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.003      ;
; -2.070 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 3.003      ;
; -2.056 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 2.989      ;
; -2.056 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 2.992      ;
; -2.056 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 2.992      ;
; -2.056 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.065     ; 2.986      ;
; -2.054 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 2.987      ;
; -2.052 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 2.985      ;
; -2.051 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|iline      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.063     ; 2.983      ;
; -2.046 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|enableOut  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.059     ; 2.982      ;
; -2.045 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 2.978      ;
; -2.045 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 2.978      ;
; -2.043 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[2] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 2.976      ;
; -2.041 ; LCD_Driver:lcd|count[1]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; LCD_Driver:lcd|count[1]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 2.972      ;
; -2.041 ; LCD_Driver:lcd|count[1]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.064     ; 2.972      ;
; -2.035 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.062     ; 2.968      ;
+--------+---------------------------+---------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                  ;
+--------+---------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.628 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.562      ;
; -2.604 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.538      ;
; -2.571 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.508      ;
; -2.554 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.487      ;
; -2.551 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.485      ;
; -2.549 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.484      ;
; -2.541 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.476      ;
; -2.534 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.469      ;
; -2.533 ; clkDiv:U0|count1[18]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.467      ;
; -2.527 ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.461      ;
; -2.521 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.455      ;
; -2.516 ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.450      ;
; -2.515 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.450      ;
; -2.509 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.442      ;
; -2.504 ; clkDiv:U0|count1[24]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.441      ;
; -2.504 ; clkDiv:U0|count1[21]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.441      ;
; -2.497 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.431      ;
; -2.495 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.428      ;
; -2.488 ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.422      ;
; -2.469 ; clkDiv:U0|count1[17]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.406      ;
; -2.453 ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.387      ;
; -2.447 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.381      ;
; -2.443 ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.377      ;
; -2.440 ; clkDiv:U0|count1[20]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.376      ;
; -2.428 ; clkDiv:U0|count1[16]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.362      ;
; -2.428 ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.362      ;
; -2.417 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.351      ;
; -2.404 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.339      ;
; -2.383 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[24]     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.314      ;
; -2.377 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.310      ;
; -2.372 ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.306      ;
; -2.363 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.297      ;
; -2.362 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.299      ;
; -2.351 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.285      ;
; -2.351 ; clkDiv:U0|count1[19]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.287      ;
; -2.334 ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.268      ;
; -2.329 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.263      ;
; -2.320 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[18]     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.254      ;
; -2.320 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.254      ;
; -2.316 ; clkDiv:U0|count1[25]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.253      ;
; -2.305 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[24]     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.237      ;
; -2.287 ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.221      ;
; -2.262 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.199      ;
; -2.256 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.191      ;
; -2.246 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.181      ;
; -2.242 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[18]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.177      ;
; -2.232 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.166      ;
; -2.226 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.160      ;
; -2.215 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.150      ;
; -2.213 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[16]     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.147      ;
; -2.208 ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.142      ;
; -2.188 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[24]     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.120      ;
; -2.188 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.122      ;
; -2.188 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.122      ;
; -2.176 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[14]     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.110      ;
; -2.176 ; clkDiv:U0|count1[12]      ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.110      ;
; -2.149 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.081      ;
; -2.147 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.079      ;
; -2.141 ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.075      ;
; -2.140 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut         ; clk          ; clk         ; 1.000        ; -0.060     ; 3.075      ;
; -2.135 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[16]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.070      ;
; -2.131 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[22]     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.062      ;
; -2.125 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[18]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.060      ;
; -2.114 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[21]     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.045      ;
; -2.111 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[24]     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.043      ;
; -2.107 ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|clkOut    ; clk          ; clk         ; 1.000        ; -0.061     ; 3.041      ;
; -2.098 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[14]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.033      ;
; -2.090 ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[22]     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.024      ;
; -2.090 ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[21]     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.024      ;
; -2.075 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[24]     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.007      ;
; -2.071 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[20]     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.004      ;
; -2.059 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[22]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.991      ;
; -2.059 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[21]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.991      ;
; -2.051 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[22]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.983      ;
; -2.051 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[21]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.983      ;
; -2.048 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[18]     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.983      ;
; -2.044 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[22]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.976      ;
; -2.044 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.976      ;
; -2.043 ; clkDiv:U0|count1[18]      ; clkDiv:U0|count1[22]     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.974      ;
; -2.043 ; clkDiv:U0|count1[18]      ; clkDiv:U0|count1[21]     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.974      ;
; -2.038 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[25]     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.969      ;
; -2.025 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[22]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.957      ;
; -2.025 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[21]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.957      ;
; -2.018 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[16]     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.953      ;
; -2.014 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[24]     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.945      ;
; -2.014 ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[22]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.948      ;
; -2.014 ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[22]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.948      ;
; -2.014 ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[21]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.948      ;
; -2.014 ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.948      ;
; -2.012 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[18]     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.947      ;
; -2.010 ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[22]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.944      ;
; -2.010 ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[21]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.944      ;
; -2.000 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[24]     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.931      ;
; -1.992 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[24]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.924      ;
; -1.984 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[13]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.918      ;
; -1.981 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[14]     ; clk          ; clk         ; 1.000        ; -0.060     ; 2.916      ;
; -1.959 ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[24]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.891      ;
; -1.959 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.892      ;
; -1.957 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[8] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.891      ;
; -1.954 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[20]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.887      ;
+--------+---------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                              ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.286 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 3.094      ; 3.184      ;
; 0.183  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 3.094      ; 3.153      ;
; 0.357  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[0]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.374  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.593      ;
; 0.391  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.610      ;
; 0.418  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rPC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.637      ;
; 0.419  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|wIR             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.638      ;
; 0.419  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|incPC           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.638      ;
; 0.464  ; ALU:alu|alu_out[10]$latch       ; AC:ac|AC[10]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.082     ; 0.059      ;
; 0.494  ; ALU:alu|alu_out[7]$latch        ; AC:ac|AC[7]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.112     ; 0.059      ;
; 0.494  ; ALU:alu|alu_out[8]$latch        ; AC:ac|AC[8]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.112     ; 0.059      ;
; 0.494  ; ALU:alu|alu_out[4]$latch        ; AC:ac|AC[4]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.112     ; 0.059      ;
; 0.496  ; ALU:alu|alu_out[0]$latch        ; AC:ac|AC[0]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.114     ; 0.059      ;
; 0.516  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.735      ;
; 0.516  ; Memory:mem|DataOut[8]           ; MDR:mdr|MDR[8]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.735      ;
; 0.517  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.736      ;
; 0.517  ; Memory:mem|DataOut[12]          ; MDR:mdr|MDR[12]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.736      ;
; 0.517  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.736      ;
; 0.517  ; Memory:mem|DataOut[11]          ; MDR:mdr|MDR[11]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.736      ;
; 0.517  ; Memory:mem|DataOut[6]           ; MDR:mdr|MDR[6]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.736      ;
; 0.518  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.737      ;
; 0.518  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.737      ;
; 0.519  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.738      ;
; 0.519  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.738      ;
; 0.521  ; ALU:alu|alu_out[5]$latch        ; AC:ac|AC[5]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.139     ; 0.059      ;
; 0.522  ; ALU:alu|alu_out[3]$latch        ; AC:ac|AC[3]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.140     ; 0.059      ;
; 0.524  ; ALU:alu|alu_out[9]$latch        ; AC:ac|AC[9]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.142     ; 0.059      ;
; 0.524  ; ALU:alu|alu_out[11]$latch       ; AC:ac|AC[11]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.142     ; 0.059      ;
; 0.569  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.791      ;
; 0.574  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.793      ;
; 0.575  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.794      ;
; 0.583  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.802      ;
; 0.616  ; ALU:alu|alu_out[16]$latch       ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.234     ; 0.059      ;
; 0.626  ; ALU:alu|alu_out[14]$latch       ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.244     ; 0.059      ;
; 0.627  ; ALU:alu|alu_out[6]$latch        ; AC:ac|AC[6]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.245     ; 0.059      ;
; 0.628  ; ALU:alu|alu_out[15]$latch       ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.246     ; 0.059      ;
; 0.628  ; ALU:alu|alu_out[2]$latch        ; AC:ac|AC[2]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.246     ; 0.059      ;
; 0.628  ; ALU:alu|alu_out[1]$latch        ; AC:ac|AC[1]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.246     ; 0.059      ;
; 0.629  ; ALU:alu|alu_out[12]$latch       ; AC:ac|AC[12]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.247     ; 0.059      ;
; 0.630  ; ALU:alu|alu_out[17]$latch       ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.248     ; 0.059      ;
; 0.630  ; ALU:alu|alu_out[13]$latch       ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.248     ; 0.059      ;
; 0.643  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[2]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.862      ;
; 0.652  ; Memory:mem|DataOut[1]           ; MDR:mdr|MDR[1]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.871      ;
; 0.662  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.881      ;
; 0.662  ; Memory:mem|DataOut[9]           ; MDR:mdr|MDR[9]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.881      ;
; 0.681  ; Memory:mem|DataOut[4]           ; MDR:mdr|MDR[4]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.900      ;
; 0.688  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 0.907      ;
; 0.729  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.072      ; 0.958      ;
; 0.755  ; PC:pc|PC[4]                     ; PC:pc|PCout[4]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.072      ; 0.984      ;
; 0.759  ; MAR:mar|MAR[5]                  ; MAR:mar|MARout[5]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.067      ; 0.983      ;
; 0.765  ; PC:pc|PC[6]                     ; PC:pc|PCout[6]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.072      ; 0.994      ;
; 0.766  ; PC:pc|PC[16]                    ; PC:pc|PCout[16]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.072      ; 0.995      ;
; 0.772  ; MAR:mar|MAR[0]                  ; MAR:mar|MARout[0]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.067      ; 0.996      ;
; 0.773  ; PC:pc|PC[0]                     ; PC:pc|PCout[0]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.072      ; 1.002      ;
; 0.776  ; PC:pc|PC[14]                    ; PC:pc|PCout[14]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.072      ; 1.005      ;
; 0.776  ; PC:pc|PC[13]                    ; PC:pc|PCout[13]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.072      ; 1.005      ;
; 0.776  ; PC:pc|PC[3]                     ; PC:pc|PCout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.072      ; 1.005      ;
; 0.784  ; ALU:alu|alu_out[10]$latch       ; Memory:mem|Mem[10][10]                 ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.082     ; 0.379      ;
; 0.788  ; PC:pc|PC[5]                     ; PC:pc|PCout[5]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.072      ; 1.017      ;
; 0.793  ; IR:ir|IR[8]                     ; IR:ir|IRout[8]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.012      ;
; 0.793  ; IR:ir|IR[9]                     ; IR:ir|IRout[9]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.012      ;
; 0.795  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.014      ;
; 0.801  ; MAR:mar|MAR[6]                  ; MAR:mar|MARout[6]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.067      ; 1.025      ;
; 0.811  ; AC:ac|AC[11]                    ; AC:ac|ACout[11]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.030      ;
; 0.811  ; MAR:mar|MAR[9]                  ; MAR:mar|MARout[9]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.050      ; 1.018      ;
; 0.814  ; ALU:alu|alu_out[7]$latch        ; Memory:mem|Mem[10][7]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.112     ; 0.379      ;
; 0.818  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.067      ; 1.042      ;
; 0.822  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 1.042      ;
; 0.827  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.067      ; 1.051      ;
; 0.832  ; PC:pc|PC[8]                     ; PC:pc|PC[9]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.087      ; 1.076      ;
; 0.834  ; AC:ac|AC[8]                     ; AC:ac|ACout[8]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.060      ; 1.051      ;
; 0.834  ; PC:pc|PC[8]                     ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.087      ; 1.078      ;
; 0.841  ; ALU:alu|alu_out[5]$latch        ; Memory:mem|Mem[10][5]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.139     ; 0.379      ;
; 0.844  ; PC:pc|PC[9]                     ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.063      ;
; 0.844  ; PC:pc|PC[7]                     ; PC:pc|PC[8]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.063      ;
; 0.845  ; PC:pc|PC[11]                    ; PC:pc|PC[12]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.064      ;
; 0.845  ; PC:pc|PC[15]                    ; PC:pc|PC[16]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.064      ;
; 0.845  ; PC:pc|PC[5]                     ; PC:pc|PC[6]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.064      ;
; 0.846  ; PC:pc|PC[13]                    ; PC:pc|PC[14]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.065      ;
; 0.846  ; PC:pc|PC[3]                     ; PC:pc|PC[4]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.065      ;
; 0.846  ; PC:pc|PC[1]                     ; PC:pc|PC[2]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.062      ; 1.065      ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.150 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 2.419      ; 2.655      ;
; -0.143 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 2.406      ; 2.649      ;
; 0.391  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 2.419      ; 2.696      ;
; 0.391  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.391  ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.431  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 2.406      ; 2.723      ;
; 0.558  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.560  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.564  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.564  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.570  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[15]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.703  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.921      ;
; 0.832  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.835  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.845  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.851  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.851  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.853  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.853  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.858  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.859  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.859  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860  ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862  ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.864  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.866  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.084      ;
; 0.889  ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[0]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.107      ;
; 0.942  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.160      ;
; 0.944  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.945  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.947  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.165      ;
; 0.955  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.955  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.956  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.957  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.958  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.959  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.959  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.961  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.963  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.181      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                          ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.358 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LCD_Driver:lcd|dataOut[3]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; LCD_Driver:lcd|iline          ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 0.577      ;
; 0.753 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 0.972      ;
; 0.813 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.032      ;
; 0.822 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.041      ;
; 0.881 ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.099      ;
; 0.881 ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.099      ;
; 0.885 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.103      ;
; 0.920 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.138      ;
; 0.948 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.169      ;
; 0.948 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.169      ;
; 0.952 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.170      ;
; 0.964 ; ControlBlock:ctrlBlock|lcdW   ; LCD_Driver:lcd|ienable      ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.109     ; 1.032      ;
; 0.968 ; LCD_Driver:lcd|dataOut[6]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.186      ;
; 0.968 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.187      ;
; 1.000 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.220      ;
; 1.009 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.228      ;
; 1.016 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.237      ;
; 1.016 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.234      ;
; 1.045 ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.263      ;
; 1.054 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.275      ;
; 1.057 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.278      ;
; 1.143 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.360      ;
; 1.148 ; LCD_Driver:lcd|iline          ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.365      ;
; 1.170 ; LCD_Driver:lcd|enableOut      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.389      ;
; 1.177 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.396      ;
; 1.180 ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.398      ;
; 1.184 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.403      ;
; 1.194 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.415      ;
; 1.203 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.421      ;
; 1.204 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.423      ;
; 1.212 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.059      ; 1.428      ;
; 1.231 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.450      ;
; 1.233 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.109     ; 1.301      ;
; 1.240 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.459      ;
; 1.249 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.468      ;
; 1.274 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.492      ;
; 1.310 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.529      ;
; 1.310 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.529      ;
; 1.315 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.534      ;
; 1.322 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.543      ;
; 1.334 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.553      ;
; 1.344 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.561      ;
; 1.345 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.564      ;
; 1.349 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.109     ; 1.417      ;
; 1.357 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.112     ; 1.422      ;
; 1.366 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.585      ;
; 1.371 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.590      ;
; 1.374 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.593      ;
; 1.386 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.603      ;
; 1.399 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.618      ;
; 1.402 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.058      ; 1.617      ;
; 1.415 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.634      ;
; 1.426 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.643      ;
; 1.430 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.647      ;
; 1.444 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.665      ;
; 1.451 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.670      ;
; 1.457 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.677      ;
; 1.461 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.681      ;
; 1.463 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.683      ;
; 1.474 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.694      ;
; 1.488 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.707      ;
; 1.489 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.059      ; 1.705      ;
; 1.492 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.711      ;
; 1.496 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.717      ;
; 1.497 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.716      ;
; 1.497 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.714      ;
; 1.499 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.718      ;
; 1.499 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.720      ;
; 1.499 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.058      ; 1.714      ;
; 1.502 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.721      ;
; 1.506 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.059      ; 1.722      ;
; 1.510 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.727      ;
; 1.511 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.728      ;
; 1.538 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.758      ;
; 1.538 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.755      ;
; 1.547 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.766      ;
; 1.547 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.766      ;
; 1.547 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.063      ; 1.767      ;
; 1.549 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.767      ;
; 1.553 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.059      ; 1.769      ;
; 1.560 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.059      ; 1.776      ;
; 1.564 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.059      ; 1.780      ;
; 1.567 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.786      ;
; 1.568 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.787      ;
; 1.574 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.064      ; 1.795      ;
; 1.574 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.793      ;
; 1.575 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.059      ; 1.791      ;
; 1.579 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.059      ; 1.795      ;
; 1.581 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.062      ; 1.800      ;
; 1.592 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.061      ; 1.810      ;
; 1.600 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.060      ; 1.817      ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                    ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 0.993 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.407      ; 1.420      ;
; 1.042 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.268      ; 1.330      ;
; 1.081 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.268      ; 1.369      ;
; 1.228 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.424      ; 1.672      ;
; 1.229 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.270      ; 1.519      ;
; 1.283 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.421      ; 1.724      ;
; 1.310 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.299      ; 1.629      ;
; 1.345 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.270      ; 1.635      ;
; 1.354 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.301      ; 1.675      ;
; 1.359 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.298      ; 1.677      ;
; 1.380 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.249      ; 1.649      ;
; 1.421 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.423      ; 1.864      ;
; 1.423 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.297      ; 1.740      ;
; 1.437 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.423      ; 1.880      ;
; 1.447 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.422      ; 1.889      ;
; 1.455 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.299      ; 1.774      ;
; 1.512 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.407      ; 1.939      ;
; 1.542 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.398      ; 1.960      ;
; 1.588 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.285      ; 1.893      ;
; 1.591 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.283      ; 1.894      ;
; 1.593 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.419      ; 2.032      ;
; 1.593 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.425      ; 2.038      ;
; 1.622 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.409      ; 2.051      ;
; 1.626 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.296      ; 1.942      ;
; 1.710 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.417      ; 2.147      ;
; 1.713 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.424      ; 2.157      ;
; 1.716 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.299      ; 2.035      ;
; 1.747 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.405      ; 2.172      ;
; 1.769 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.285      ; 2.074      ;
; 1.772 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.287      ; 2.079      ;
; 1.864 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.422      ; 2.306      ;
; 1.877 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.357      ; 1.754      ;
; 1.891 ; AC:ac|ACout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.357      ; 1.768      ;
; 1.899 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.301      ; 2.220      ;
; 1.905 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.379      ; 1.804      ;
; 1.924 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.378      ; 1.822      ;
; 1.925 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.518      ; 1.963      ;
; 1.926 ; IR:ir|IRout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.533      ; 1.979      ;
; 1.960 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.347      ; 1.827      ;
; 1.969 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.517      ; 2.006      ;
; 2.021 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.516      ; 2.057      ;
; 2.024 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.518      ; 2.062      ;
; 2.027 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.532      ; 2.079      ;
; 2.041 ; AC:ac|ACout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.532      ; 2.093      ;
; 2.052 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.422      ; 2.494      ;
; 2.074 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.520      ; 2.114      ;
; 2.109 ; MDR:mdr|MDRout[17]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.521      ; 2.150      ;
; 2.117 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.518      ; 2.155      ;
; 2.123 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.516      ; 2.159      ;
; 2.125 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.522      ; 2.167      ;
; 2.129 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.517      ; 2.166      ;
; 2.143 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.517      ; 2.180      ;
; 2.151 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.347      ; 2.018      ;
; 2.162 ; PC:pc|PCout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.517      ; 2.199      ;
; 2.190 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.379      ; 2.089      ;
; 2.191 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.378      ; 2.089      ;
; 2.191 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.247      ; 2.458      ;
; 2.204 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.522      ; 2.246      ;
; 2.207 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.527      ; 2.254      ;
; 2.216 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.516      ; 2.252      ;
; 2.220 ; AC:ac|ACout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.527      ; 2.267      ;
; 2.231 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.517      ; 2.268      ;
; 2.233 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.532      ; 2.285      ;
; 2.234 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.522      ; 2.276      ;
; 2.238 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.533      ; 2.291      ;
; 2.246 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.532      ; 2.298      ;
; 2.262 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.517      ; 2.299      ;
; 2.263 ; AC:ac|ACout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.533      ; 2.316      ;
; 2.267 ; PC:pc|PCout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.520      ; 2.307      ;
; 2.270 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.399      ; 2.189      ;
; 2.270 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.420      ; 2.710      ;
; 2.299 ; PC:pc|PCout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.521      ; 2.340      ;
; 2.304 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.358      ; 2.182      ;
; 2.304 ; AC:ac|ACout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.379      ; 2.203      ;
; 2.310 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.378      ; 2.208      ;
; 2.310 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.522      ; 2.352      ;
; 2.315 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.530      ; 2.365      ;
; 2.319 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.522      ; 2.361      ;
; 2.324 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.406      ; 2.250      ;
; 2.325 ; MDR:mdr|MDRout[16]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.522      ; 2.367      ;
; 2.333 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.517      ; 2.370      ;
; 2.333 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.378      ; 2.231      ;
; 2.336 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.379      ; 2.235      ;
; 2.341 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.520      ; 2.381      ;
; 2.342 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.517      ; 2.379      ;
; 2.345 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.522      ; 2.387      ;
; 2.351 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.367      ; 2.238      ;
; 2.358 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.531      ; 2.409      ;
; 2.363 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.367      ; 2.250      ;
; 2.366 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.396      ; 2.782      ;
; 2.384 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.532      ; 2.436      ;
; 2.387 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.408      ; 2.315      ;
; 2.390 ; AC:ac|ACout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.533      ; 2.443      ;
; 2.394 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.517      ; 2.431      ;
; 2.396 ; AC:ac|ACout[16]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.532      ; 2.448      ;
; 2.398 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.522      ; 2.440      ;
; 2.405 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.523      ; 2.448      ;
; 2.407 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.409      ; 2.336      ;
; 2.409 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.406      ; 2.335      ;
; 2.412 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.533      ; 2.465      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdW            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iline        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iline        ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iline        ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bit|clk                 ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[0]|clk            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[1]|clk            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[3]|clk            ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[1]|clk          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[3]|clk          ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|enableOut|clk           ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|ienable|clk             ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datac      ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datac      ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 5.315 ; 5.913 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 2.791 ; 3.304 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -1.204 ; -1.671 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -1.491 ; -2.019 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.741 ; 6.748 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.459 ; 6.450 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.283 ; 6.295 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.274 ; 6.311 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.265 ; 6.288 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.337 ; 6.352 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.337 ; 6.352 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.741 ; 6.748 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.534 ; 6.555 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 5.866 ; 5.885 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.040 ; 6.041 ; Fall       ; clkDiv10Khz:U1|clkOut ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.095 ; 6.117 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.282 ; 6.273 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.112 ; 6.123 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.103 ; 6.138 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.095 ; 6.117 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.165 ; 6.179 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.165 ; 6.179 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.552 ; 6.558 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.353 ; 6.373 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 5.712 ; 5.729 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 5.879 ; 5.879 ; Fall       ; clkDiv10Khz:U1|clkOut ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                    ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                                          ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; 107.9 MHz  ; 107.9 MHz       ; clkDiv:U0|clkOut      ;                                                               ;
; 307.31 MHz ; 250.0 MHz       ; clk                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 325.1 MHz  ; 325.1 MHz       ; clkDiv10Khz:U1|clkOut ;                                                               ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -7.145 ; -10999.838    ;
; ControlBlock:ctrlBlock|eALU ; -5.609 ; -71.079       ;
; clkDiv10Khz:U1|clkOut       ; -2.637 ; -47.745       ;
; clk                         ; -2.254 ; -67.345       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -0.219 ; -0.219        ;
; clk                         ; -0.176 ; -0.350        ;
; clkDiv10Khz:U1|clkOut       ; 0.313  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 0.946  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -57.000       ;
; clkDiv:U0|clkOut            ; -1.000 ; -2520.000     ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -27.000       ;
; ControlBlock:ctrlBlock|eALU ; 0.466  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                           ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; -7.145 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 8.074      ;
; -7.054 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.975      ;
; -7.049 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.985      ;
; -6.904 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.833      ;
; -6.867 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.796      ;
; -6.860 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.796      ;
; -6.837 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.773      ;
; -6.769 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.698      ;
; -6.700 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.621      ;
; -6.668 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.597      ;
; -6.598 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.527      ;
; -6.585 ; Memory:mem|Mem[70][6]   ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.073     ; 7.507      ;
; -6.583 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.519      ;
; -6.581 ; Memory:mem|Mem[28][13]  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 7.533      ;
; -6.577 ; Memory:mem|Mem[115][6]  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 7.509      ;
; -6.576 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.512      ;
; -6.574 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.503      ;
; -6.549 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.470      ;
; -6.536 ; Memory:mem|Mem[40][13]  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 7.488      ;
; -6.491 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.412      ;
; -6.482 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.418      ;
; -6.443 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.379      ;
; -6.434 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.370      ;
; -6.430 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.359      ;
; -6.427 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.363      ;
; -6.418 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.339      ;
; -6.415 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.336      ;
; -6.408 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.337      ;
; -6.403 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.339      ;
; -6.386 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.315      ;
; -6.386 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.322      ;
; -6.328 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.264      ;
; -6.319 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.248      ;
; -6.312 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.241      ;
; -6.305 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.241      ;
; -6.299 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.235      ;
; -6.290 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.226      ;
; -6.272 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.201      ;
; -6.268 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.197      ;
; -6.259 ; Memory:mem|Mem[99][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.083     ; 7.171      ;
; -6.256 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.192      ;
; -6.250 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.179      ;
; -6.227 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.163      ;
; -6.222 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.158      ;
; -6.218 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.154      ;
; -6.209 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.145      ;
; -6.209 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.145      ;
; -6.191 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.127      ;
; -6.189 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.118      ;
; -6.187 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.116      ;
; -6.180 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.116      ;
; -6.164 ; Memory:mem|Mem[106][6]  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.069     ; 7.090      ;
; -6.150 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.086      ;
; -6.139 ; Memory:mem|Mem[25][14]  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.041     ; 7.093      ;
; -6.138 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.074      ;
; -6.130 ; Memory:mem|Mem[98][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.082     ; 7.043      ;
; -6.124 ; Memory:mem|Mem[24][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 7.077      ;
; -6.117 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.053      ;
; -6.112 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.041      ;
; -6.103 ; Memory:mem|Mem[88][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.058     ; 7.040      ;
; -6.091 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.027      ;
; -6.090 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.019      ;
; -6.089 ; Memory:mem|Mem[81][11]  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.056     ; 7.028      ;
; -6.087 ; Memory:mem|Mem[115][15] ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 7.029      ;
; -6.086 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.022      ;
; -6.086 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.074     ; 7.007      ;
; -6.085 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.021      ;
; -6.081 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 7.010      ;
; -6.078 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 7.014      ;
; -6.056 ; Memory:mem|Mem[83][6]   ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.063     ; 6.988      ;
; -6.053 ; Memory:mem|Mem[25][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 6.993      ;
; -6.044 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.973      ;
; -6.030 ; Memory:mem|Mem[41][13]  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 6.987      ;
; -6.024 ; Memory:mem|Mem[97][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.084     ; 6.935      ;
; -6.023 ; Memory:mem|Mem[40][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.076     ; 6.942      ;
; -5.999 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 6.935      ;
; -5.996 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 6.932      ;
; -5.977 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 6.913      ;
; -5.960 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.889      ;
; -5.954 ; Memory:mem|Mem[92][6]   ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.079     ; 6.870      ;
; -5.948 ; Memory:mem|Mem[33][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.050     ; 6.893      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.935 ; MAR:mar|MARout[9]~reg0  ; Memory:mem|Mem[18][11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 6.877      ;
; -5.930 ; Memory:mem|Mem[102][12] ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 6.870      ;
; -5.930 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.859      ;
; -5.928 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 6.864      ;
; -5.927 ; Memory:mem|Mem[2][16]   ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 6.879      ;
; -5.919 ; Memory:mem|Mem[66][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.088     ; 6.826      ;
; -5.919 ; Memory:mem|Mem[20][7]   ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.068     ; 6.846      ;
; -5.912 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.066     ; 6.841      ;
; -5.908 ; Memory:mem|Mem[10][10]  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.056     ; 6.847      ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                                     ;
+--------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -5.609 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.831      ;
; -5.581 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.803      ;
; -5.575 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.797      ;
; -5.471 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.693      ;
; -5.455 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.677      ;
; -5.454 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.676      ;
; -5.426 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.648      ;
; -5.417 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.638      ;
; -5.317 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.539      ;
; -5.286 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.508      ;
; -5.286 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.508      ;
; -5.270 ; IR:ir|IRout[0]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.492      ;
; -5.250 ; AC:ac|ACout[7]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.472      ;
; -5.238 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.459      ;
; -5.235 ; AC:ac|ACout[8]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.457      ;
; -5.212 ; AC:ac|ACout[9]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.434      ;
; -5.200 ; PC:pc|PCout[4]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.421      ;
; -5.195 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.417      ;
; -5.186 ; PC:pc|PCout[1]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.407      ;
; -5.101 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.169      ; 3.310      ;
; -5.073 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.169      ; 3.282      ;
; -5.065 ; AC:ac|ACout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.286      ;
; -5.054 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.275      ;
; -5.029 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.251      ;
; -5.016 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.237      ;
; -5.004 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.226      ;
; -4.999 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.221      ;
; -4.995 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.216      ;
; -4.985 ; PC:pc|PCout[9]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 3.195      ;
; -4.946 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.167      ;
; -4.940 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.161      ;
; -4.938 ; AC:ac|ACout[11]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.159      ;
; -4.930 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.151      ;
; -4.916 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.169      ; 3.125      ;
; -4.905 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.126      ;
; -4.903 ; PC:pc|PCout[6]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.124      ;
; -4.898 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.119      ;
; -4.892 ; PC:pc|PCout[3]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.113      ;
; -4.867 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.182      ; 3.089      ;
; -4.852 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.073      ;
; -4.848 ; PC:pc|PCout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 3.058      ;
; -4.847 ; MDR:mdr|MDRout[3]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.068      ;
; -4.813 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.034      ;
; -4.803 ; AC:ac|ACout[12]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.024      ;
; -4.793 ; AC:ac|ACout[10]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.014      ;
; -4.787 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 3.008      ;
; -4.738 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.959      ;
; -4.728 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.938      ;
; -4.720 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.941      ;
; -4.705 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.915      ;
; -4.701 ; PC:pc|PCout[11]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.911      ;
; -4.664 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.885      ;
; -4.655 ; AC:ac|ACout[13]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.876      ;
; -4.649 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.859      ;
; -4.623 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.844      ;
; -4.609 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.830      ;
; -4.603 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.813      ;
; -4.593 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.803      ;
; -4.591 ; AC:ac|ACout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.812      ;
; -4.586 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.807      ;
; -4.549 ; PC:pc|PCout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.759      ;
; -4.523 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.733      ;
; -4.466 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.676      ;
; -4.445 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.655      ;
; -4.364 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.574      ;
; -4.346 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.170      ; 2.556      ;
; -4.302 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.678      ;
; -4.274 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.650      ;
; -4.252 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.628      ;
; -4.247 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.745      ;
; -4.219 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.717      ;
; -4.200 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.698      ;
; -4.185 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 4.076      ;
; -4.164 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.540      ;
; -4.162 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 1.000        ; 0.093      ; 2.795      ;
; -4.149 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.166      ; 4.017      ;
; -4.148 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 4.024      ;
; -4.148 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.524      ;
; -4.131 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.507      ;
; -4.124 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 4.015      ;
; -4.119 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.495      ;
; -4.118 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 3.994      ;
; -4.115 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 1.000        ; 0.091      ; 2.746      ;
; -4.113 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.180      ; 3.674      ;
; -4.110 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.183      ; 3.485      ;
; -4.109 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.607      ;
; -4.093 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.591      ;
; -4.088 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.166      ; 3.956      ;
; -4.079 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.577      ;
; -4.074 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 3.965      ;
; -4.064 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.562      ;
; -4.064 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 3.955      ;
; -4.055 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.183      ; 3.552      ;
; -4.052 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.180      ; 3.613      ;
; -4.038 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.166      ; 3.906      ;
; -4.028 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.166      ; 3.896      ;
; -4.018 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 3.908      ;
; -4.002 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.180      ; 3.563      ;
; -3.996 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.067      ; 4.000      ;
; -3.996 ; AC:ac|ACout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 3.372      ;
+--------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                           ;
+--------+---------------------------+---------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -2.637 ; ALU:alu|alu_out[1]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.566     ; 3.066      ;
; -2.531 ; ALU:alu|alu_out[15]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.574     ; 2.952      ;
; -2.465 ; ALU:alu|alu_out[13]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.576     ; 2.884      ;
; -2.450 ; ALU:alu|alu_out[2]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.568     ; 2.877      ;
; -2.393 ; ALU:alu|alu_out[9]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.465     ; 2.923      ;
; -2.338 ; ALU:alu|alu_out[7]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.438     ; 2.895      ;
; -2.311 ; ALU:alu|alu_out[3]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.464     ; 2.842      ;
; -2.254 ; ALU:alu|alu_out[5]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.462     ; 2.787      ;
; -2.187 ; ALU:alu|alu_out[12]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.582     ; 2.600      ;
; -2.162 ; ALU:alu|alu_out[11]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.465     ; 2.692      ;
; -2.160 ; ALU:alu|alu_out[6]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.580     ; 2.575      ;
; -2.130 ; ALU:alu|alu_out[17]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.576     ; 2.549      ;
; -2.105 ; ALU:alu|alu_out[10]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.419     ; 2.681      ;
; -2.104 ; ALU:alu|alu_out[14]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.572     ; 2.527      ;
; -2.076 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 3.014      ;
; -2.065 ; ALU:alu|alu_out[0]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.455     ; 2.605      ;
; -2.049 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.987      ;
; -2.039 ; ALU:alu|alu_out[8]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.438     ; 2.596      ;
; -2.026 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.967      ;
; -2.026 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.967      ;
; -1.992 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.932      ;
; -1.969 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.910      ;
; -1.965 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.903      ;
; -1.964 ; ALU:alu|alu_out[4]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.453     ; 2.506      ;
; -1.914 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.855      ;
; -1.912 ; ALU:alu|alu_out[16]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.557     ; 2.350      ;
; -1.902 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 2.846      ;
; -1.902 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 2.846      ;
; -1.902 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.843      ;
; -1.900 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|enableOut  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.841      ;
; -1.898 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.839      ;
; -1.898 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.839      ;
; -1.893 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 2.835      ;
; -1.893 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 2.835      ;
; -1.893 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 2.835      ;
; -1.889 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.828      ;
; -1.889 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.828      ;
; -1.889 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.828      ;
; -1.879 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.817      ;
; -1.870 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.811      ;
; -1.870 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.811      ;
; -1.870 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.811      ;
; -1.861 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.800      ;
; -1.861 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.800      ;
; -1.861 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.800      ;
; -1.860 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|iline      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.800      ;
; -1.857 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 2.800      ;
; -1.845 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.786      ;
; -1.845 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.786      ;
; -1.844 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.782      ;
; -1.843 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.783      ;
; -1.841 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.780      ;
; -1.841 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.780      ;
; -1.841 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.780      ;
; -1.841 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.779      ;
; -1.841 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.779      ;
; -1.835 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.776      ;
; -1.835 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 2.779      ;
; -1.835 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 2.779      ;
; -1.834 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.774      ;
; -1.832 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.771      ;
; -1.832 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.771      ;
; -1.832 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.771      ;
; -1.826 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 2.768      ;
; -1.826 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 2.768      ;
; -1.826 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.053     ; 2.768      ;
; -1.822 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.762      ;
; -1.822 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.762      ;
; -1.811 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.749      ;
; -1.809 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.750      ;
; -1.807 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.745      ;
; -1.807 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.745      ;
; -1.800 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|enableOut  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.741      ;
; -1.797 ; LCD_Driver:lcd|ienable    ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.735      ;
; -1.797 ; LCD_Driver:lcd|ienable    ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.735      ;
; -1.797 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.735      ;
; -1.787 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.725      ;
; -1.787 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.725      ;
; -1.783 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|count[0]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.724      ;
; -1.780 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 2.723      ;
; -1.778 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.717      ;
; -1.778 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.717      ;
; -1.778 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.717      ;
; -1.778 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.719      ;
; -1.778 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.719      ;
; -1.777 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.718      ;
; -1.777 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.718      ;
; -1.774 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.714      ;
; -1.768 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.707      ;
; -1.768 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.707      ;
; -1.768 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.056     ; 2.707      ;
; -1.767 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.708      ;
; -1.767 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 2.710      ;
; -1.767 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.052     ; 2.710      ;
; -1.765 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.706      ;
; -1.760 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|iline      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.700      ;
; -1.759 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[2] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.054     ; 2.700      ;
; -1.759 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[4] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.055     ; 2.699      ;
; -1.752 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|enableOut  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.051     ; 2.696      ;
; -1.741 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.057     ; 2.679      ;
+--------+---------------------------+---------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.254 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.195      ;
; -2.245 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.186      ;
; -2.215 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.158      ;
; -2.203 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.144      ;
; -2.192 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.133      ;
; -2.189 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.130      ;
; -2.189 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.130      ;
; -2.179 ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 3.123      ;
; -2.178 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.119      ;
; -2.169 ; clkDiv:U0|count1[18]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.110      ;
; -2.168 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.108      ;
; -2.154 ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 3.098      ;
; -2.144 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.085      ;
; -2.142 ; clkDiv:U0|count1[21]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.085      ;
; -2.136 ; clkDiv:U0|count1[24]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.079      ;
; -2.133 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 3.077      ;
; -2.126 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.066      ;
; -2.121 ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 3.065      ;
; -2.116 ; clkDiv:U0|count1[17]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.059      ;
; -2.113 ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 3.057      ;
; -2.113 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.053      ;
; -2.104 ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 3.048      ;
; -2.093 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.034      ;
; -2.090 ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 3.034      ;
; -2.078 ; clkDiv:U0|count1[20]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 3.021      ;
; -2.077 ; clkDiv:U0|count1[16]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.018      ;
; -2.073 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.014      ;
; -2.064 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 3.005      ;
; -2.026 ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.970      ;
; -2.026 ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.970      ;
; -2.023 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.964      ;
; -2.020 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.961      ;
; -2.014 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.954      ;
; -2.012 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 2.955      ;
; -2.008 ; clkDiv:U0|count1[19]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 2.951      ;
; -2.001 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.942      ;
; -1.983 ; clkDiv:U0|count1[25]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 2.926      ;
; -1.983 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.924      ;
; -1.966 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.904      ;
; -1.964 ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.908      ;
; -1.945 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.886      ;
; -1.945 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.886      ;
; -1.944 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.052     ; 2.887      ;
; -1.927 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.868      ;
; -1.924 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.868      ;
; -1.912 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.054     ; 2.853      ;
; -1.901 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.842      ;
; -1.900 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.838      ;
; -1.893 ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.837      ;
; -1.881 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.822      ;
; -1.862 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.803      ;
; -1.861 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.802      ;
; -1.851 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[16]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.792      ;
; -1.850 ; clkDiv:U0|count1[12]      ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.791      ;
; -1.843 ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.787      ;
; -1.839 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut          ; clk          ; clk         ; 1.000        ; -0.054     ; 2.780      ;
; -1.821 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.762      ;
; -1.805 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.744      ;
; -1.800 ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.740      ;
; -1.799 ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.739      ;
; -1.798 ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|clkOut     ; clk          ; clk         ; 1.000        ; -0.051     ; 2.742      ;
; -1.798 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.736      ;
; -1.787 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.726      ;
; -1.787 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[16]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.728      ;
; -1.779 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.720      ;
; -1.761 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.699      ;
; -1.757 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.698      ;
; -1.751 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.689      ;
; -1.747 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.685      ;
; -1.746 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.684      ;
; -1.739 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.677      ;
; -1.738 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.676      ;
; -1.736 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.674      ;
; -1.734 ; clkDiv:U0|count1[18]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.672      ;
; -1.733 ; clkDiv:U0|count1[18]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.671      ;
; -1.725 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.663      ;
; -1.724 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.662      ;
; -1.723 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[20]      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.662      ;
; -1.723 ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.663      ;
; -1.722 ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.662      ;
; -1.718 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.656      ;
; -1.717 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.658      ;
; -1.717 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.655      ;
; -1.702 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.640      ;
; -1.685 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[16]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.626      ;
; -1.683 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[25]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.621      ;
; -1.683 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[18]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.624      ;
; -1.681 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[13]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.622      ;
; -1.678 ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.618      ;
; -1.677 ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.617      ;
; -1.672 ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.612      ;
; -1.671 ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.611      ;
; -1.665 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.606      ;
; -1.661 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.602      ;
; -1.655 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[14]      ; clk          ; clk         ; 1.000        ; -0.054     ; 2.596      ;
; -1.653 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.591      ;
; -1.652 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[22]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.590      ;
; -1.651 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[21]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.589      ;
; -1.650 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[24]      ; clk          ; clk         ; 1.000        ; -0.057     ; 2.588      ;
; -1.649 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 2.587      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                               ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.219 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 2.775      ; 2.900      ;
; 0.238  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 2.775      ; 2.857      ;
; 0.313  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.314  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[0]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.339  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.538      ;
; 0.349  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.547      ;
; 0.374  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rPC             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.571      ;
; 0.375  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|wIR             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.572      ;
; 0.375  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|incPC           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.572      ;
; 0.410  ; ALU:alu|alu_out[10]$latch       ; AC:ac|AC[10]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.021     ; 0.053      ;
; 0.439  ; ALU:alu|alu_out[4]$latch        ; AC:ac|AC[4]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.050     ; 0.053      ;
; 0.440  ; ALU:alu|alu_out[7]$latch        ; AC:ac|AC[7]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.051     ; 0.053      ;
; 0.440  ; ALU:alu|alu_out[8]$latch        ; AC:ac|AC[8]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.051     ; 0.053      ;
; 0.441  ; ALU:alu|alu_out[0]$latch        ; AC:ac|AC[0]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.052     ; 0.053      ;
; 0.463  ; ALU:alu|alu_out[5]$latch        ; AC:ac|AC[5]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.074     ; 0.053      ;
; 0.464  ; ALU:alu|alu_out[3]$latch        ; AC:ac|AC[3]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.075     ; 0.053      ;
; 0.466  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.664      ;
; 0.466  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.665      ;
; 0.466  ; Memory:mem|DataOut[12]          ; MDR:mdr|MDR[12]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.665      ;
; 0.466  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.665      ;
; 0.466  ; Memory:mem|DataOut[11]          ; MDR:mdr|MDR[11]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.665      ;
; 0.466  ; Memory:mem|DataOut[8]           ; MDR:mdr|MDR[8]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.664      ;
; 0.466  ; ALU:alu|alu_out[9]$latch        ; AC:ac|AC[9]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.077     ; 0.053      ;
; 0.466  ; ALU:alu|alu_out[11]$latch       ; AC:ac|AC[11]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.077     ; 0.053      ;
; 0.468  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.667      ;
; 0.468  ; Memory:mem|DataOut[6]           ; MDR:mdr|MDR[6]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.666      ;
; 0.468  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.666      ;
; 0.468  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.666      ;
; 0.469  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.667      ;
; 0.512  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.710      ;
; 0.513  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.712      ;
; 0.515  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.716      ;
; 0.527  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.725      ;
; 0.552  ; ALU:alu|alu_out[16]$latch       ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.163     ; 0.053      ;
; 0.555  ; ALU:alu|alu_out[14]$latch       ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.166     ; 0.053      ;
; 0.557  ; ALU:alu|alu_out[15]$latch       ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.168     ; 0.053      ;
; 0.559  ; ALU:alu|alu_out[17]$latch       ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.170     ; 0.053      ;
; 0.559  ; ALU:alu|alu_out[13]$latch       ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.170     ; 0.053      ;
; 0.560  ; ALU:alu|alu_out[6]$latch        ; AC:ac|AC[6]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.171     ; 0.053      ;
; 0.562  ; ALU:alu|alu_out[12]$latch       ; AC:ac|AC[12]                           ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.173     ; 0.053      ;
; 0.563  ; ALU:alu|alu_out[2]$latch        ; AC:ac|AC[2]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.174     ; 0.053      ;
; 0.563  ; ALU:alu|alu_out[1]$latch        ; AC:ac|AC[1]                            ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.174     ; 0.053      ;
; 0.575  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[2]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.772      ;
; 0.601  ; Memory:mem|DataOut[1]           ; MDR:mdr|MDR[1]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.799      ;
; 0.604  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.803      ;
; 0.604  ; Memory:mem|DataOut[9]           ; MDR:mdr|MDR[9]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.803      ;
; 0.619  ; Memory:mem|DataOut[4]           ; MDR:mdr|MDR[4]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.817      ;
; 0.629  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.827      ;
; 0.672  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.879      ;
; 0.695  ; PC:pc|PC[16]                    ; PC:pc|PCout[16]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.902      ;
; 0.696  ; PC:pc|PC[4]                     ; PC:pc|PCout[4]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.903      ;
; 0.700  ; ALU:alu|alu_out[10]$latch       ; Memory:mem|Mem[10][10]                 ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.021     ; 0.343      ;
; 0.702  ; MAR:mar|MAR[5]                  ; MAR:mar|MARout[5]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.059      ; 0.905      ;
; 0.703  ; PC:pc|PC[6]                     ; PC:pc|PCout[6]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.910      ;
; 0.710  ; PC:pc|PC[0]                     ; PC:pc|PCout[0]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.917      ;
; 0.710  ; MAR:mar|MAR[0]                  ; MAR:mar|MARout[0]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.059      ; 0.913      ;
; 0.713  ; IR:ir|IR[8]                     ; IR:ir|IRout[8]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.912      ;
; 0.713  ; IR:ir|IR[9]                     ; IR:ir|IRout[9]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.912      ;
; 0.715  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.055      ; 0.914      ;
; 0.716  ; PC:pc|PC[14]                    ; PC:pc|PCout[14]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.923      ;
; 0.716  ; PC:pc|PC[3]                     ; PC:pc|PCout[3]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.923      ;
; 0.722  ; PC:pc|PC[13]                    ; PC:pc|PCout[13]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.929      ;
; 0.723  ; PC:pc|PC[5]                     ; PC:pc|PCout[5]~reg0                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.063      ; 0.930      ;
; 0.730  ; ALU:alu|alu_out[7]$latch        ; Memory:mem|Mem[10][7]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.051     ; 0.343      ;
; 0.737  ; PC:pc|PC[8]                     ; PC:pc|PC[9]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.078      ; 0.959      ;
; 0.739  ; MAR:mar|MAR[6]                  ; MAR:mar|MARout[6]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.059      ; 0.942      ;
; 0.744  ; PC:pc|PC[8]                     ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.078      ; 0.966      ;
; 0.745  ; AC:ac|AC[11]                    ; AC:ac|ACout[11]~reg0                   ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.943      ;
; 0.749  ; MAR:mar|MAR[9]                  ; MAR:mar|MARout[9]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.042      ; 0.935      ;
; 0.749  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[1]        ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.947      ;
; 0.753  ; ALU:alu|alu_out[5]$latch        ; Memory:mem|Mem[10][5]                  ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; -0.074     ; 0.343      ;
; 0.754  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.059      ; 0.957      ;
; 0.757  ; PC:pc|PC[15]                    ; PC:pc|PC[16]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; PC:pc|PC[9]                     ; PC:pc|PC[10]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; PC:pc|PC[11]                    ; PC:pc|PC[12]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.957      ;
; 0.759  ; PC:pc|PC[7]                     ; PC:pc|PC[8]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.957      ;
; 0.760  ; PC:pc|PC[5]                     ; PC:pc|PC[6]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; PC:pc|PC[3]                     ; PC:pc|PC[4]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; PC:pc|PC[1]                     ; PC:pc|PC[2]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.958      ;
; 0.761  ; PC:pc|PC[13]                    ; PC:pc|PC[14]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; PC:pc|PC[6]                     ; PC:pc|PC[7]                            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.959      ;
; 0.762  ; PC:pc|PC[12]                    ; PC:pc|PC[13]                           ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.054      ; 0.960      ;
+--------+---------------------------------+----------------------------------------+-----------------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.176 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 2.230      ; 2.408      ;
; -0.174 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 2.216      ; 2.396      ;
; 0.335  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 2.230      ; 2.419      ;
; 0.347  ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.348  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.399  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 2.216      ; 2.469      ;
; 0.500  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.698      ;
; 0.504  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.505  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.506  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.506  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.511  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[15]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.645  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.843      ;
; 0.745  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.943      ;
; 0.750  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.948      ;
; 0.753  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.951      ;
; 0.755  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.953      ;
; 0.755  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.953      ;
; 0.757  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.758  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.759  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.761  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.762  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.763  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.764  ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.765  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.768  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.768  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.768  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.769  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.967      ;
; 0.770  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.771  ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.772  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.779  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.978      ;
; 0.783  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.982      ;
; 0.796  ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[0]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.995      ;
; 0.834  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.032      ;
; 0.839  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.037      ;
; 0.841  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.039      ;
; 0.844  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.846  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.044      ;
; 0.846  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.044      ;
; 0.847  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.847  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.848  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.848  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.849  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.850  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.052      ; 1.046      ;
; 0.850  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.851  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.049      ;
; 0.851  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.049      ;
; 0.853  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.051      ;
; 0.854  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.855  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.855  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.855  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.856  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.054      ;
; 0.856  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.054      ; 1.054      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                           ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.313 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; LCD_Driver:lcd|dataOut[3]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.511      ;
; 0.314 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.314 ; LCD_Driver:lcd|iline          ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 0.511      ;
; 0.670 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.868      ;
; 0.723 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.921      ;
; 0.729 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.927      ;
; 0.798 ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 0.995      ;
; 0.801 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 0.999      ;
; 0.801 ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 0.998      ;
; 0.839 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.037      ;
; 0.859 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.056      ;
; 0.864 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.064      ;
; 0.865 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.065      ;
; 0.884 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.082      ;
; 0.889 ; LCD_Driver:lcd|dataOut[6]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.087      ;
; 0.899 ; ControlBlock:ctrlBlock|lcdW   ; LCD_Driver:lcd|ienable      ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.110     ; 0.953      ;
; 0.916 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.115      ;
; 0.918 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.116      ;
; 0.924 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.124      ;
; 0.924 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.121      ;
; 0.940 ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.137      ;
; 0.955 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.155      ;
; 0.958 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.158      ;
; 1.019 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.216      ;
; 1.058 ; LCD_Driver:lcd|iline          ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.255      ;
; 1.061 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.259      ;
; 1.065 ; LCD_Driver:lcd|enableOut      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.263      ;
; 1.069 ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.267      ;
; 1.081 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.279      ;
; 1.082 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.282      ;
; 1.085 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.283      ;
; 1.091 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.289      ;
; 1.102 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.300      ;
; 1.116 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.312      ;
; 1.122 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.320      ;
; 1.122 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.320      ;
; 1.136 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.110     ; 1.190      ;
; 1.165 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.363      ;
; 1.165 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.362      ;
; 1.176 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.374      ;
; 1.192 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.390      ;
; 1.194 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.392      ;
; 1.205 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.403      ;
; 1.208 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.408      ;
; 1.208 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.406      ;
; 1.222 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.418      ;
; 1.234 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.110     ; 1.288      ;
; 1.236 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.434      ;
; 1.240 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.438      ;
; 1.258 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.112     ; 1.310      ;
; 1.272 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.469      ;
; 1.274 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.472      ;
; 1.276 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.474      ;
; 1.285 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.482      ;
; 1.293 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 1.488      ;
; 1.294 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.490      ;
; 1.308 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.508      ;
; 1.310 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.508      ;
; 1.327 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.526      ;
; 1.328 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.527      ;
; 1.330 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.529      ;
; 1.334 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.534      ;
; 1.337 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.537      ;
; 1.339 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.538      ;
; 1.344 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.542      ;
; 1.356 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.554      ;
; 1.356 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.553      ;
; 1.363 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.559      ;
; 1.363 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.053      ; 1.560      ;
; 1.364 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.562      ;
; 1.365 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.563      ;
; 1.368 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.564      ;
; 1.374 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.572      ;
; 1.374 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 1.569      ;
; 1.389 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.585      ;
; 1.401 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.599      ;
; 1.402 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.056      ; 1.602      ;
; 1.403 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.601      ;
; 1.404 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.603      ;
; 1.404 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.602      ;
; 1.406 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.604      ;
; 1.410 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.055      ; 1.609      ;
; 1.412 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.610      ;
; 1.416 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.612      ;
; 1.416 ; LCD_Driver:lcd|bitNum[3]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.614      ;
; 1.425 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.623      ;
; 1.428 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.626      ;
; 1.429 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.625      ;
; 1.430 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.051      ; 1.625      ;
; 1.430 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.628      ;
; 1.430 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.628      ;
; 1.435 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.052      ; 1.631      ;
; 1.436 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.054      ; 1.634      ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                     ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 0.946 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.331      ; 1.297      ;
; 0.986 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.201      ; 1.207      ;
; 1.020 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.201      ; 1.241      ;
; 1.159 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.203      ; 1.382      ;
; 1.162 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.341      ; 1.523      ;
; 1.217 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.343      ; 1.580      ;
; 1.233 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.228      ; 1.481      ;
; 1.261 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.203      ; 1.484      ;
; 1.268 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.227      ; 1.515      ;
; 1.268 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.230      ; 1.518      ;
; 1.290 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.184      ; 1.494      ;
; 1.328 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.227      ; 1.575      ;
; 1.349 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.345      ; 1.714      ;
; 1.352 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.229      ; 1.601      ;
; 1.355 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.345      ; 1.720      ;
; 1.359 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.339      ; 1.718      ;
; 1.394 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.331      ; 1.745      ;
; 1.445 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.322      ; 1.787      ;
; 1.481 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.218      ; 1.719      ;
; 1.485 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.216      ; 1.721      ;
; 1.487 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.337      ; 1.844      ;
; 1.499 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.347      ; 1.866      ;
; 1.525 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.333      ; 1.878      ;
; 1.531 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.225      ; 1.776      ;
; 1.596 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.335      ; 1.951      ;
; 1.601 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.341      ; 1.962      ;
; 1.602 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.228      ; 1.850      ;
; 1.622 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.329      ; 1.971      ;
; 1.650 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.218      ; 1.888      ;
; 1.653 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.220      ; 1.893      ;
; 1.738 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.339      ; 2.097      ;
; 1.757 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.230      ; 2.007      ;
; 1.800 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.267      ; 1.587      ;
; 1.808 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.417      ; 1.745      ;
; 1.822 ; AC:ac|ACout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.267      ; 1.609      ;
; 1.831 ; IR:ir|IRout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.425      ; 1.776      ;
; 1.833 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.287      ; 1.640      ;
; 1.847 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.287      ; 1.654      ;
; 1.881 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.410      ; 1.811      ;
; 1.884 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.257      ; 1.661      ;
; 1.890 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.415      ; 1.825      ;
; 1.899 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.417      ; 1.836      ;
; 1.933 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.424      ; 1.877      ;
; 1.933 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.339      ; 2.292      ;
; 1.952 ; AC:ac|ACout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.424      ; 1.896      ;
; 1.976 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.412      ; 1.908      ;
; 1.985 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.415      ; 1.920      ;
; 1.990 ; MDR:mdr|MDRout[17]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.413      ; 1.923      ;
; 1.991 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.417      ; 1.928      ;
; 2.016 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.414      ; 1.950      ;
; 2.031 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.417      ; 1.968      ;
; 2.048 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.182      ; 2.250      ;
; 2.053 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.417      ; 1.990      ;
; 2.059 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.257      ; 1.836      ;
; 2.071 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.414      ; 2.005      ;
; 2.080 ; PC:pc|PCout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.410      ; 2.010      ;
; 2.087 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.287      ; 1.894      ;
; 2.091 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.287      ; 1.898      ;
; 2.094 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.414      ; 2.028      ;
; 2.098 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.415      ; 2.033      ;
; 2.118 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.420      ; 2.058      ;
; 2.124 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.430      ; 2.074      ;
; 2.130 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.337      ; 2.487      ;
; 2.135 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.429      ; 2.084      ;
; 2.136 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.410      ; 2.066      ;
; 2.136 ; AC:ac|ACout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.420      ; 2.076      ;
; 2.152 ; AC:ac|ACout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.426      ; 2.098      ;
; 2.161 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.414      ; 2.095      ;
; 2.163 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.410      ; 2.093      ;
; 2.164 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.429      ; 2.113      ;
; 2.167 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.303      ; 1.990      ;
; 2.176 ; PC:pc|PCout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.412      ; 2.108      ;
; 2.177 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.320      ; 2.517      ;
; 2.178 ; MDR:mdr|MDRout[16]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.414      ; 2.112      ;
; 2.189 ; PC:pc|PCout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.413      ; 2.122      ;
; 2.190 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.268      ; 1.978      ;
; 2.190 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.414      ; 2.124      ;
; 2.191 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.287      ; 1.998      ;
; 2.201 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.422      ; 2.143      ;
; 2.205 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.311      ; 2.036      ;
; 2.208 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.412      ; 2.140      ;
; 2.208 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.287      ; 2.015      ;
; 2.210 ; AC:ac|ACout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.288      ; 2.018      ;
; 2.211 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.287      ; 2.018      ;
; 2.217 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.410      ; 2.147      ;
; 2.222 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.429      ; 2.171      ;
; 2.227 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.414      ; 2.161      ;
; 2.232 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.410      ; 2.162      ;
; 2.238 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.275      ; 2.033      ;
; 2.242 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.424      ; 2.186      ;
; 2.244 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.313      ; 2.077      ;
; 2.249 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.420      ; 2.189      ;
; 2.257 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.414      ; 2.191      ;
; 2.261 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.275      ; 2.056      ;
; 2.265 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.414      ; 2.199      ;
; 2.269 ; AC:ac|ACout[16]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.424      ; 2.213      ;
; 2.271 ; AC:ac|ACout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.430      ; 2.221      ;
; 2.275 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.412      ; 2.207      ;
; 2.275 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.414      ; 2.209      ;
; 2.282 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.417      ; 2.219      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdW            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iline        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iline        ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iline        ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bit|clk                 ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[0]|clk            ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[1]|clk            ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[3]|clk            ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[0]|clk          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[1]|clk          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datac      ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datac      ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 4.833 ; 5.248 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 2.520 ; 2.908 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -1.064 ; -1.429 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -1.346 ; -1.789 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.312 ; 6.265 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.056 ; 6.014 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 5.891 ; 5.871 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 5.883 ; 5.873 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 5.880 ; 5.860 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 5.942 ; 5.920 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 5.942 ; 5.920 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.312 ; 6.265 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.122 ; 6.100 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 5.502 ; 5.499 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 5.666 ; 5.637 ; Fall       ; clkDiv10Khz:U1|clkOut ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 5.728 ; 5.708 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 5.896 ; 5.855 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 5.738 ; 5.718 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 5.730 ; 5.720 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 5.728 ; 5.708 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 5.788 ; 5.766 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 5.788 ; 5.766 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.141 ; 6.096 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 5.960 ; 5.938 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 5.364 ; 5.360 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 5.522 ; 5.494 ; Fall       ; clkDiv10Khz:U1|clkOut ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -4.373 ; -6132.046     ;
; ControlBlock:ctrlBlock|eALU ; -3.451 ; -40.995       ;
; clkDiv10Khz:U1|clkOut       ; -1.338 ; -19.785       ;
; clk                         ; -1.055 ; -23.709       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkDiv:U0|clkOut            ; -0.291 ; -0.291        ;
; clk                         ; -0.177 ; -0.344        ;
; clkDiv10Khz:U1|clkOut       ; 0.186  ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 0.533  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -60.015       ;
; clkDiv:U0|clkOut            ; -1.000 ; -2520.000     ;
; clkDiv10Khz:U1|clkOut       ; -1.000 ; -27.000       ;
; ControlBlock:ctrlBlock|eALU ; 0.365  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv:U0|clkOut'                                                                                           ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+
; -4.373 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 5.317      ;
; -4.340 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 5.288      ;
; -4.299 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.049     ; 5.237      ;
; -4.277 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 5.221      ;
; -4.240 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 5.184      ;
; -4.198 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 5.146      ;
; -4.181 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 5.125      ;
; -4.142 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 5.090      ;
; -4.120 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.049     ; 5.058      ;
; -4.116 ; Memory:mem|Mem[115][6]  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 5.061      ;
; -4.089 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 5.033      ;
; -4.050 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.998      ;
; -4.036 ; Memory:mem|Mem[28][13]  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.026     ; 4.997      ;
; -4.034 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.049     ; 4.972      ;
; -4.031 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.049     ; 4.969      ;
; -4.028 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.976      ;
; -4.008 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.952      ;
; -4.004 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.948      ;
; -3.990 ; Memory:mem|Mem[70][6]   ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.046     ; 4.931      ;
; -3.989 ; Memory:mem|Mem[40][13]  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.030     ; 4.946      ;
; -3.984 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.932      ;
; -3.963 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.911      ;
; -3.963 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.049     ; 4.901      ;
; -3.941 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.885      ;
; -3.941 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.889      ;
; -3.928 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.876      ;
; -3.926 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.874      ;
; -3.922 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.866      ;
; -3.921 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.869      ;
; -3.921 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.869      ;
; -3.910 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.049     ; 4.848      ;
; -3.906 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.850      ;
; -3.893 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.837      ;
; -3.890 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.838      ;
; -3.870 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.818      ;
; -3.865 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.813      ;
; -3.858 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.802      ;
; -3.847 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.791      ;
; -3.838 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[5]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.782      ;
; -3.838 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.786      ;
; -3.827 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.775      ;
; -3.820 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.764      ;
; -3.814 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.762      ;
; -3.812 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.760      ;
; -3.812 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.760      ;
; -3.806 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.754      ;
; -3.793 ; Memory:mem|Mem[99][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 4.725      ;
; -3.782 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.730      ;
; -3.781 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.725      ;
; -3.775 ; Memory:mem|Mem[25][14]  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.025     ; 4.737      ;
; -3.772 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.720      ;
; -3.769 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.713      ;
; -3.764 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.712      ;
; -3.763 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.711      ;
; -3.762 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[1]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.706      ;
; -3.759 ; Memory:mem|Mem[106][6]  ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.047     ; 4.699      ;
; -3.756 ; Memory:mem|Mem[115][15] ; Memory:mem|DataOut[15] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.034     ; 4.709      ;
; -3.750 ; Memory:mem|Mem[98][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.054     ; 4.683      ;
; -3.738 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.686      ;
; -3.737 ; Memory:mem|Mem[83][6]   ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.042     ; 4.682      ;
; -3.729 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.677      ;
; -3.727 ; Memory:mem|Mem[81][11]  ; Memory:mem|DataOut[11] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 4.676      ;
; -3.720 ; Memory:mem|Mem[41][13]  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.025     ; 4.682      ;
; -3.709 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.657      ;
; -3.708 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.656      ;
; -3.702 ; Memory:mem|Mem[97][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.055     ; 4.634      ;
; -3.698 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.642      ;
; -3.676 ; Memory:mem|Mem[92][6]   ; Memory:mem|DataOut[6]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.612      ;
; -3.670 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.618      ;
; -3.668 ; Memory:mem|Mem[40][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.052     ; 4.603      ;
; -3.665 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.609      ;
; -3.663 ; Memory:mem|Mem[88][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.611      ;
; -3.663 ; Memory:mem|Mem[24][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.026     ; 4.624      ;
; -3.660 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.608      ;
; -3.658 ; MAR:mar|MARout[4]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.606      ;
; -3.654 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.602      ;
; -3.652 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.596      ;
; -3.650 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.594      ;
; -3.645 ; Memory:mem|Mem[33][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.032     ; 4.600      ;
; -3.644 ; MAR:mar|MARout[5]~reg0  ; Memory:mem|DataOut[0]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.049     ; 4.582      ;
; -3.640 ; Memory:mem|Mem[25][2]   ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.034     ; 4.593      ;
; -3.625 ; Memory:mem|Mem[20][7]   ; Memory:mem|DataOut[7]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.045     ; 4.567      ;
; -3.619 ; Memory:mem|Mem[116][9]  ; Memory:mem|DataOut[9]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.033     ; 4.573      ;
; -3.612 ; Memory:mem|Mem[10][10]  ; Memory:mem|DataOut[10] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.038     ; 4.561      ;
; -3.605 ; Memory:mem|Mem[93][14]  ; Memory:mem|DataOut[14] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.035     ; 4.557      ;
; -3.604 ; MAR:mar|MARout[3]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.552      ;
; -3.600 ; Memory:mem|Mem[66][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.059     ; 4.528      ;
; -3.597 ; MAR:mar|MARout[1]~reg0  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.039     ; 4.545      ;
; -3.591 ; Memory:mem|Mem[2][16]   ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.031     ; 4.547      ;
; -3.588 ; Memory:mem|Mem[24][17]  ; Memory:mem|DataOut[17] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.034     ; 4.541      ;
; -3.586 ; Memory:mem|Mem[83][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.053     ; 4.520      ;
; -3.579 ; Memory:mem|Mem[45][13]  ; Memory:mem|DataOut[13] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.041     ; 4.525      ;
; -3.574 ; Memory:mem|Mem[102][12] ; Memory:mem|DataOut[12] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.036     ; 4.525      ;
; -3.558 ; MAR:mar|MARout[0]~reg0  ; Memory:mem|DataOut[3]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.502      ;
; -3.556 ; Memory:mem|Mem[32][4]   ; Memory:mem|DataOut[4]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.051     ; 4.492      ;
; -3.554 ; Memory:mem|Mem[102][16] ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.032     ; 4.509      ;
; -3.553 ; Memory:mem|Mem[71][16]  ; Memory:mem|DataOut[16] ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.031     ; 4.509      ;
; -3.550 ; Memory:mem|Mem[81][8]   ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.061     ; 4.476      ;
; -3.547 ; MAR:mar|MARout[2]~reg0  ; Memory:mem|DataOut[2]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.043     ; 4.491      ;
; -3.543 ; Memory:mem|Mem[106][8]  ; Memory:mem|DataOut[8]  ; clkDiv:U0|clkOut ; clkDiv:U0|clkOut ; 1.000        ; -0.047     ; 4.483      ;
+--------+-------------------------+------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                                     ;
+--------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; -3.451 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.462      ;
; -3.415 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.426      ;
; -3.379 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.390      ;
; -3.369 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.380      ;
; -3.350 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.360      ;
; -3.319 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.330      ;
; -3.302 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.313      ;
; -3.291 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.302      ;
; -3.259 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.270      ;
; -3.258 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.269      ;
; -3.255 ; AC:ac|ACout[7]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.266      ;
; -3.208 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.219      ;
; -3.206 ; AC:ac|ACout[9]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.217      ;
; -3.178 ; PC:pc|PCout[1]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.188      ;
; -3.177 ; IR:ir|IRout[0]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.188      ;
; -3.160 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.171      ;
; -3.141 ; PC:pc|PCout[0]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.151      ;
; -3.133 ; AC:ac|ACout[8]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.144      ;
; -3.117 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.120      ;
; -3.112 ; PC:pc|PCout[4]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.122      ;
; -3.107 ; AC:ac|ACout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.117      ;
; -3.099 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.110      ;
; -3.067 ; PC:pc|PCout[8]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.070      ;
; -3.053 ; PC:pc|PCout[5]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.063      ;
; -3.039 ; PC:pc|PCout[9]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.042      ;
; -3.030 ; AC:ac|ACout[11]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.040      ;
; -3.024 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.034      ;
; -3.020 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.030      ;
; -3.010 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 2.020      ;
; -2.989 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.000      ;
; -2.989 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.000      ;
; -2.986 ; PC:pc|PCout[3]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.996      ;
; -2.986 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.996      ;
; -2.984 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 1.995      ;
; -2.965 ; MDR:mdr|MDRout[3]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.975      ;
; -2.964 ; PC:pc|PCout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.967      ;
; -2.950 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.960      ;
; -2.949 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.959      ;
; -2.947 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.957      ;
; -2.944 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.954      ;
; -2.933 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.936      ;
; -2.925 ; PC:pc|PCout[6]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.935      ;
; -2.908 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.918      ;
; -2.893 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.903      ;
; -2.882 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.885      ;
; -2.854 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.864      ;
; -2.851 ; PC:pc|PCout[11]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.854      ;
; -2.849 ; AC:ac|ACout[10]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.859      ;
; -2.847 ; AC:ac|ACout[12]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.857      ;
; -2.830 ; AC:ac|ACout[13]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.840      ;
; -2.814 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.824      ;
; -2.809 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.819      ;
; -2.807 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.810      ;
; -2.807 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.817      ;
; -2.793 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.796      ;
; -2.785 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.788      ;
; -2.776 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.786      ;
; -2.740 ; PC:pc|PCout[12]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.743      ;
; -2.716 ; AC:ac|ACout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.726      ;
; -2.713 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.188      ; 1.723      ;
; -2.692 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.695      ;
; -2.673 ; PC:pc|PCout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.676      ;
; -2.672 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.675      ;
; -2.626 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.629      ;
; -2.624 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.627      ;
; -2.555 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 1.558      ;
; -2.511 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.353      ;
; -2.475 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.317      ;
; -2.472 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.396      ;
; -2.439 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.281      ;
; -2.436 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.360      ;
; -2.434 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 1.000        ; 0.041      ; 1.797      ;
; -2.429 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 2.600      ;
; -2.429 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.271      ;
; -2.427 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.617      ;
; -2.422 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 1.000        ; 0.039      ; 1.783      ;
; -2.410 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.251      ;
; -2.400 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.324      ;
; -2.393 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 2.564      ;
; -2.391 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.581      ;
; -2.390 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.314      ;
; -2.387 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.186      ; 2.355      ;
; -2.379 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.221      ;
; -2.371 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.294      ;
; -2.362 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.204      ;
; -2.357 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 2.528      ;
; -2.355 ; AC:ac|ACout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.197      ;
; -2.355 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.545      ;
; -2.352 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.181      ; 2.531      ;
; -2.351 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.193      ;
; -2.351 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.186      ; 2.319      ;
; -2.347 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.174      ; 2.518      ;
; -2.345 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.535      ;
; -2.340 ; AC:ac|ACout[0]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.264      ;
; -2.328 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.173      ; 2.498      ;
; -2.326 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 2.515      ;
; -2.323 ; AC:ac|ACout[3]~reg0            ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.119      ; 2.596      ;
; -2.323 ; AC:ac|ACout[4]~reg0            ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.247      ;
; -2.319 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.161      ;
; -2.318 ; AC:ac|ACout[5]~reg0            ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.160      ;
+--------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv10Khz:U1|clkOut'                                                                                                           ;
+--------+---------------------------+---------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -1.338 ; ALU:alu|alu_out[1]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.370     ; 1.955      ;
; -1.316 ; ALU:alu|alu_out[15]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.379     ; 1.924      ;
; -1.272 ; ALU:alu|alu_out[13]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.380     ; 1.879      ;
; -1.263 ; ALU:alu|alu_out[2]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.371     ; 1.879      ;
; -1.211 ; ALU:alu|alu_out[9]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.316     ; 1.882      ;
; -1.175 ; ALU:alu|alu_out[7]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.297     ; 1.865      ;
; -1.171 ; ALU:alu|alu_out[3]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.314     ; 1.844      ;
; -1.131 ; ALU:alu|alu_out[5]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.313     ; 1.805      ;
; -1.110 ; ALU:alu|alu_out[12]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.382     ; 1.715      ;
; -1.091 ; ALU:alu|alu_out[17]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.380     ; 1.698      ;
; -1.066 ; ALU:alu|alu_out[6]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.379     ; 1.674      ;
; -1.056 ; ALU:alu|alu_out[14]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.375     ; 1.668      ;
; -1.054 ; ALU:alu|alu_out[11]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.316     ; 1.725      ;
; -1.045 ; ALU:alu|alu_out[10]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.282     ; 1.750      ;
; -1.039 ; ALU:alu|alu_out[0]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.308     ; 1.718      ;
; -1.016 ; ALU:alu|alu_out[8]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.297     ; 1.706      ;
; -0.965 ; ALU:alu|alu_out[4]$latch  ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.306     ; 1.646      ;
; -0.961 ; ALU:alu|alu_out[16]$latch ; LCD_Driver:lcd|bit        ; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.363     ; 1.585      ;
; -0.938 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.886      ;
; -0.868 ; LCD_Driver:lcd|ienable    ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.816      ;
; -0.867 ; LCD_Driver:lcd|ienable    ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.815      ;
; -0.865 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.815      ;
; -0.865 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.815      ;
; -0.850 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.797      ;
; -0.842 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.791      ;
; -0.837 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.785      ;
; -0.837 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.785      ;
; -0.837 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.785      ;
; -0.834 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.782      ;
; -0.823 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.773      ;
; -0.817 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.765      ;
; -0.817 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.765      ;
; -0.817 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.765      ;
; -0.801 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.749      ;
; -0.801 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.749      ;
; -0.801 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.750      ;
; -0.789 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.739      ;
; -0.789 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.736      ;
; -0.786 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|enableOut  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 1.737      ;
; -0.781 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.729      ;
; -0.781 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.729      ;
; -0.778 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.728      ;
; -0.766 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 1.717      ;
; -0.758 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.707      ;
; -0.757 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 1.709      ;
; -0.757 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 1.709      ;
; -0.755 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|iline      ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.704      ;
; -0.754 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.704      ;
; -0.754 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.704      ;
; -0.754 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.702      ;
; -0.754 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.702      ;
; -0.754 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.702      ;
; -0.754 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.703      ;
; -0.745 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|bit        ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.693      ;
; -0.741 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.689      ;
; -0.740 ; LCD_Driver:lcd|irst       ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.690      ;
; -0.739 ; LCD_Driver:lcd|irst       ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.689      ;
; -0.736 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.686      ;
; -0.736 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.686      ;
; -0.736 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.686      ;
; -0.736 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.686      ;
; -0.736 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.686      ;
; -0.736 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.686      ;
; -0.729 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.676      ;
; -0.729 ; LCD_Driver:lcd|count[1]   ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.676      ;
; -0.729 ; LCD_Driver:lcd|count[1]   ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.676      ;
; -0.729 ; LCD_Driver:lcd|count[1]   ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.676      ;
; -0.726 ; LCD_Driver:lcd|count[3]   ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.676      ;
; -0.725 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.673      ;
; -0.723 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|dataOut[7] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 1.674      ;
; -0.721 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.669      ;
; -0.721 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.668      ;
; -0.718 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.666      ;
; -0.718 ; LCD_Driver:lcd|count[2]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.666      ;
; -0.716 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 1.668      ;
; -0.716 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 1.668      ;
; -0.710 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.658      ;
; -0.710 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.658      ;
; -0.710 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[0]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.658      ;
; -0.707 ; LCD_Driver:lcd|bitNum[4]  ; LCD_Driver:lcd|enableOut  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.657      ;
; -0.706 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|dataOut[0] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.038     ; 1.655      ;
; -0.706 ; LCD_Driver:lcd|count[0]   ; LCD_Driver:lcd|bitNum[7]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.656      ;
; -0.705 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|count[2]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 1.657      ;
; -0.705 ; LCD_Driver:lcd|bitNum[6]  ; LCD_Driver:lcd|count[3]   ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.035     ; 1.657      ;
; -0.704 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[3] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.654      ;
; -0.702 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[1] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.652      ;
; -0.700 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.648      ;
; -0.700 ; LCD_Driver:lcd|bitNum[1]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.039     ; 1.648      ;
; -0.700 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.650      ;
; -0.700 ; LCD_Driver:lcd|bitNum[5]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.650      ;
; -0.700 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.650      ;
; -0.700 ; LCD_Driver:lcd|bitNum[2]  ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.650      ;
; -0.696 ; LCD_Driver:lcd|bitNum[7]  ; LCD_Driver:lcd|dataOut[2] ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.646      ;
; -0.693 ; LCD_Driver:lcd|count[1]   ; LCD_Driver:lcd|bitNum[2]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.640      ;
; -0.693 ; LCD_Driver:lcd|count[1]   ; LCD_Driver:lcd|bitNum[3]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.040     ; 1.640      ;
; -0.693 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[5]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.643      ;
; -0.693 ; LCD_Driver:lcd|bitNum[3]  ; LCD_Driver:lcd|bitNum[6]  ; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut ; 1.000        ; -0.037     ; 1.643      ;
+--------+---------------------------+---------------------------+-----------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.055 ; clkDiv:U0|count1[18]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.007      ;
; -1.031 ; clkDiv:U0|count1[23]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.032     ; 1.986      ;
; -1.029 ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.035     ; 1.981      ;
; -1.023 ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.035     ; 1.975      ;
; -1.016 ; clkDiv:U0|count1[21]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.032     ; 1.971      ;
; -1.007 ; clkDiv10Khz:U1|count1[12] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.960      ;
; -1.003 ; clkDiv10Khz:U1|count1[7]  ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.036     ; 1.954      ;
; -1.002 ; clkDiv:U0|count1[24]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.032     ; 1.957      ;
; -0.996 ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.949      ;
; -0.988 ; clkDiv:U0|count1[10]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.940      ;
; -0.986 ; clkDiv:U0|count1[1]       ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.938      ;
; -0.985 ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.035     ; 1.937      ;
; -0.981 ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.036     ; 1.932      ;
; -0.980 ; clkDiv:U0|count1[20]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.934      ;
; -0.979 ; clkDiv:U0|count1[3]       ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.931      ;
; -0.978 ; clkDiv10Khz:U1|count1[8]  ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.036     ; 1.929      ;
; -0.973 ; clkDiv:U0|count1[9]       ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.925      ;
; -0.969 ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.922      ;
; -0.968 ; clkDiv:U0|count1[16]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.920      ;
; -0.962 ; clkDiv:U0|count1[17]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.032     ; 1.917      ;
; -0.955 ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.908      ;
; -0.944 ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.035     ; 1.896      ;
; -0.939 ; clkDiv:U0|count1[22]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.032     ; 1.894      ;
; -0.939 ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.892      ;
; -0.934 ; clkDiv:U0|count1[11]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.886      ;
; -0.931 ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.035     ; 1.883      ;
; -0.926 ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.879      ;
; -0.925 ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.878      ;
; -0.921 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[24]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.870      ;
; -0.920 ; clkDiv:U0|count1[19]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.874      ;
; -0.919 ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.872      ;
; -0.908 ; clkDiv10Khz:U1|count1[9]  ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.036     ; 1.859      ;
; -0.907 ; clkDiv:U0|count1[4]       ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.859      ;
; -0.896 ; clkDiv:U0|count1[0]       ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.848      ;
; -0.893 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[18]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.845      ;
; -0.880 ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.035     ; 1.832      ;
; -0.878 ; clkDiv:U0|count1[25]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.032     ; 1.833      ;
; -0.877 ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.830      ;
; -0.876 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[24]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.825      ;
; -0.870 ; clkDiv:U0|count1[6]       ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.822      ;
; -0.857 ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.035     ; 1.809      ;
; -0.853 ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.806      ;
; -0.848 ; clkDiv:U0|count1[15]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.032     ; 1.803      ;
; -0.848 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[18]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.800      ;
; -0.838 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[16]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.790      ;
; -0.832 ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.785      ;
; -0.828 ; clkDiv:U0|count1[2]       ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.780      ;
; -0.822 ; clkDiv:U0|count1[5]       ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.774      ;
; -0.816 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[14]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.768      ;
; -0.813 ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.766      ;
; -0.813 ; clkDiv:U0|count1[8]       ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.765      ;
; -0.809 ; clkDiv:U0|count1[14]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.761      ;
; -0.806 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[24]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.755      ;
; -0.803 ; clkDiv:U0|count1[13]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.755      ;
; -0.801 ; clkDiv:U0|count1[12]      ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.753      ;
; -0.799 ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.035     ; 1.751      ;
; -0.793 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[16]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.745      ;
; -0.788 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[20]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.738      ;
; -0.788 ; clkDiv:U0|count1[18]      ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.737      ;
; -0.787 ; clkDiv:U0|count1[18]      ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.736      ;
; -0.780 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.729      ;
; -0.778 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[18]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.730      ;
; -0.775 ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.728      ;
; -0.771 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[14]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.723      ;
; -0.764 ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.716      ;
; -0.763 ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.715      ;
; -0.761 ; clkDiv:U0|count1[7]       ; clkDiv:U0|clkOut      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.713      ;
; -0.760 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[19]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.710      ;
; -0.760 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[24]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.709      ;
; -0.756 ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|clkOut ; clk          ; clk         ; 1.000        ; -0.034     ; 1.709      ;
; -0.749 ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.701      ;
; -0.748 ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.700      ;
; -0.743 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.692      ;
; -0.743 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[20]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.693      ;
; -0.741 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[24]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.690      ;
; -0.735 ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.687      ;
; -0.735 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.684      ;
; -0.734 ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.686      ;
; -0.732 ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[18]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.684      ;
; -0.723 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[16]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.675      ;
; -0.721 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.670      ;
; -0.720 ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.669      ;
; -0.718 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.667      ;
; -0.715 ; clkDiv:U0|count1[13]      ; clkDiv:U0|count1[24]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.664      ;
; -0.713 ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[18]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.665      ;
; -0.713 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.664      ;
; -0.712 ; clkDiv:U0|count1[20]      ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.663      ;
; -0.712 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.661      ;
; -0.711 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.660      ;
; -0.709 ; clkDiv:U0|count1[0]       ; clkDiv:U0|count1[25]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.658      ;
; -0.706 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.655      ;
; -0.705 ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.654      ;
; -0.702 ; clkDiv:U0|count1[6]       ; clkDiv:U0|count1[24]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.651      ;
; -0.701 ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[14]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.653      ;
; -0.701 ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.700 ; clkDiv:U0|count1[16]      ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.649      ;
; -0.695 ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[22]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.647      ;
; -0.694 ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[21]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.646      ;
; -0.693 ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[24]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.642      ;
; -0.688 ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[19]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.638      ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv:U0|clkOut'                                                                                                                        ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+
; -0.291 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; 0.000        ; 1.893      ; 1.811      ;
; 0.139  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut ; -0.500       ; 1.893      ; 1.741      ;
; 0.185  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[0] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|cALU[1]  ; ControlBlock:ctrlBlock|cALU[1]  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|wAC      ; ControlBlock:ctrlBlock|wAC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|wMem     ; ControlBlock:ctrlBlock|wMem     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[1] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.194  ; AC:ac|AC[17]                    ; AC:ac|ACout[17]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.314      ;
; 0.204  ; PC:pc|PC[17]                    ; PC:pc|PC[17]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.325      ;
; 0.223  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|incPC    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.345      ;
; 0.223  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rPC      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.345      ;
; 0.224  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|wIR      ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.346      ;
; 0.265  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.386      ;
; 0.267  ; Memory:mem|DataOut[12]          ; MDR:mdr|MDR[12]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.387      ;
; 0.267  ; Memory:mem|DataOut[6]           ; MDR:mdr|MDR[6]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.387      ;
; 0.267  ; Memory:mem|DataOut[8]           ; MDR:mdr|MDR[8]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.387      ;
; 0.268  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.388      ;
; 0.268  ; Memory:mem|DataOut[11]          ; MDR:mdr|MDR[11]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.388      ;
; 0.268  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.388      ;
; 0.269  ; Memory:mem|DataOut[17]          ; MDR:mdr|MDR[17]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.390      ;
; 0.269  ; Memory:mem|DataOut[13]          ; MDR:mdr|MDR[13]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.389      ;
; 0.269  ; Memory:mem|DataOut[7]           ; MDR:mdr|MDR[7]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.389      ;
; 0.270  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.390      ;
; 0.304  ; PC:pc|PC[15]                    ; PC:pc|PC[15]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; PC:pc|PC[9]                     ; PC:pc|PC[9]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; PC:pc|PC[10]                    ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; PC:pc|PC[12]                    ; PC:pc|PC[12]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; PC:pc|PC[11]                    ; PC:pc|PC[11]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; PC:pc|PC[14]                    ; PC:pc|PC[14]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; PC:pc|PC[6]                     ; PC:pc|PC[6]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[8]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; PC:pc|PC[7]                     ; PC:pc|PC[7]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; PC:pc|PC[16]                    ; PC:pc|PC[16]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; PC:pc|PC[13]                    ; PC:pc|PC[13]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; PC:pc|PC[1]                     ; PC:pc|PC[1]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[4]                     ; PC:pc|PC[4]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[5]                     ; PC:pc|PC[5]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; PC:pc|PC[3]                     ; PC:pc|PC[3]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; PC:pc|PC[2]                     ; PC:pc|PC[2]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.427      ;
; 0.311  ; PC:pc|PC[0]                     ; PC:pc|PC[0]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.431      ;
; 0.334  ; Memory:mem|DataOut[1]           ; MDR:mdr|MDR[1]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.454      ;
; 0.339  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.459      ;
; 0.339  ; Memory:mem|DataOut[9]           ; MDR:mdr|MDR[9]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.459      ;
; 0.347  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[2] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.468      ;
; 0.355  ; Memory:mem|DataOut[4]           ; MDR:mdr|MDR[4]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.475      ;
; 0.358  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.478      ;
; 0.385  ; PC:pc|PC[2]                     ; PC:pc|PCout[2]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.512      ;
; 0.392  ; PC:pc|PC[4]                     ; PC:pc|PCout[4]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.519      ;
; 0.397  ; PC:pc|PC[16]                    ; PC:pc|PCout[16]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.524      ;
; 0.398  ; PC:pc|PC[6]                     ; PC:pc|PCout[6]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.525      ;
; 0.398  ; PC:pc|PC[0]                     ; PC:pc|PCout[0]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.525      ;
; 0.403  ; MAR:mar|MAR[5]                  ; MAR:mar|MARout[5]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.040      ; 0.527      ;
; 0.405  ; PC:pc|PC[14]                    ; PC:pc|PCout[14]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.532      ;
; 0.405  ; PC:pc|PC[13]                    ; PC:pc|PCout[13]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.532      ;
; 0.406  ; PC:pc|PC[5]                     ; PC:pc|PCout[5]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.533      ;
; 0.406  ; PC:pc|PC[3]                     ; PC:pc|PCout[3]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.533      ;
; 0.408  ; MAR:mar|MAR[0]                  ; MAR:mar|MARout[0]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.040      ; 0.532      ;
; 0.411  ; IR:ir|IR[8]                     ; IR:ir|IRout[8]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.532      ;
; 0.411  ; IR:ir|IR[9]                     ; IR:ir|IRout[9]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.532      ;
; 0.412  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.533      ;
; 0.424  ; AC:ac|AC[11]                    ; AC:ac|ACout[11]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.544      ;
; 0.424  ; MAR:mar|MAR[6]                  ; MAR:mar|MARout[6]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.040      ; 0.548      ;
; 0.427  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.040      ; 0.551      ;
; 0.433  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.040      ; 0.557      ;
; 0.438  ; AC:ac|AC[8]                     ; AC:ac|ACout[8]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.035      ; 0.557      ;
; 0.438  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[1] ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.038      ; 0.560      ;
; 0.440  ; Memory:mem|DataOut[14]          ; MDR:mdr|MDR[14]                 ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.560      ;
; 0.442  ; AC:ac|AC[9]                     ; AC:ac|ACout[9]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.035      ; 0.561      ;
; 0.446  ; PC:pc|PC[8]                     ; PC:pc|PC[9]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.583      ;
; 0.447  ; MAR:mar|MAR[9]                  ; MAR:mar|MARout[9]~reg0          ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.027      ; 0.558      ;
; 0.449  ; PC:pc|PC[8]                     ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.053      ; 0.586      ;
; 0.450  ; PC:pc|PC[9]                     ; PC:pc|PCout[9]~reg0             ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.577      ;
; 0.453  ; PC:pc|PC[9]                     ; PC:pc|PC[10]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; PC:pc|PC[15]                    ; PC:pc|PC[16]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; PC:pc|PC[11]                    ; PC:pc|PC[12]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; PC:pc|PC[7]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; PC:pc|PC[13]                    ; PC:pc|PC[14]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; PC:pc|PC[5]                     ; PC:pc|PC[6]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; PC:pc|PC[3]                     ; PC:pc|PC[4]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; PC:pc|PC[1]                     ; PC:pc|PC[2]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.575      ;
; 0.458  ; PC:pc|PC[12]                    ; PC:pc|PCout[12]~reg0            ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.043      ; 0.585      ;
; 0.459  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                  ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.579      ;
; 0.463  ; PC:pc|PC[14]                    ; PC:pc|PC[15]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; PC:pc|PC[10]                    ; PC:pc|PC[11]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; PC:pc|PC[12]                    ; PC:pc|PC[13]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; PC:pc|PC[6]                     ; PC:pc|PC[7]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.583      ;
; 0.464  ; PC:pc|PC[16]                    ; PC:pc|PC[17]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; MAR:mar|MAR[10]                 ; MAR:mar|MARout[10]~reg0         ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.040      ; 0.588      ;
; 0.464  ; PC:pc|PC[0]                     ; PC:pc|PC[1]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; PC:pc|PC[4]                     ; PC:pc|PC[5]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; PC:pc|PC[2]                     ; PC:pc|PC[3]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; PC:pc|PC[14]                    ; PC:pc|PC[16]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; PC:pc|PC[10]                    ; PC:pc|PC[12]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; PC:pc|PC[12]                    ; PC:pc|PC[14]                    ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; PC:pc|PC[6]                     ; PC:pc|PC[8]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; PC:pc|PC[4]                     ; PC:pc|PC[6]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; PC:pc|PC[0]                     ; PC:pc|PC[2]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; PC:pc|PC[2]                     ; PC:pc|PC[4]                     ; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut ; 0.000        ; 0.036      ; 0.588      ;
+--------+---------------------------------+---------------------------------+-----------------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.177 ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; 0.000        ; 1.409      ; 1.451      ;
; -0.167 ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; 0.000        ; 1.400      ; 1.452      ;
; 0.206  ; clkDiv10Khz:U1|count1[25] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.206  ; clkDiv:U0|count1[25]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.298  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.302  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.305  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[10] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[10]      ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[15]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[17]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[1]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clkDiv10Khz:U1|count1[6]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.371  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.490      ;
; 0.419  ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut     ; clkDiv10Khz:U1|clkOut ; clk         ; -0.500       ; 1.409      ; 1.547      ;
; 0.433  ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut          ; clkDiv:U0|clkOut      ; clk         ; -0.500       ; 1.400      ; 1.552      ;
; 0.447  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.449  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.454  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clkDiv10Khz:U1|count1[5]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[2]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv:U0|count1[9]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.459  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[21]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[22]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.460  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.462  ; clkDiv10Khz:U1|count1[20] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.581      ;
; 0.463  ; clkDiv10Khz:U1|count1[22] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.582      ;
; 0.464  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clkDiv10Khz:U1|count1[10] ; clkDiv10Khz:U1|count1[11] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[5]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:U0|count1[4]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[1]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clkDiv10Khz:U1|count1[24] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clkDiv:U0|count1[22]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467  ; clkDiv:U0|count1[2]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clkDiv10Khz:U1|count1[2]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv10Khz:U1|count1[18] ; clkDiv10Khz:U1|count1[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv10Khz:U1|count1[4]  ; clkDiv10Khz:U1|count1[6]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv:U0|count1[8]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[2]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clkDiv10Khz:U1|count1[16] ; clkDiv10Khz:U1|count1[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.479  ; clkDiv10Khz:U1|count1[0]  ; clkDiv10Khz:U1|count1[0]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.598      ;
; 0.510  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[15] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.512  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[23] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.513  ; clkDiv10Khz:U1|count1[13] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.515  ; clkDiv10Khz:U1|count1[21] ; clkDiv10Khz:U1|count1[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.634      ;
; 0.517  ; clkDiv:U0|count1[3]       ; clkDiv:U0|count1[5]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.636      ;
; 0.518  ; clkDiv:U0|count1[24]      ; clkDiv:U0|count1[24]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clkDiv:U0|count1[15]      ; clkDiv:U0|count1[17]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[7]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[21] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[13] ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.637      ;
; 0.519  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[3]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clkDiv:U0|count1[23]      ; clkDiv:U0|count1[25]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[9]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clkDiv:U0|count1[21]      ; clkDiv:U0|count1[23]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520  ; clkDiv10Khz:U1|count1[15] ; clkDiv10Khz:U1|count1[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.520  ; clkDiv10Khz:U1|count1[17] ; clkDiv10Khz:U1|count1[19] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.520  ; clkDiv10Khz:U1|count1[23] ; clkDiv10Khz:U1|count1[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; clkDiv:U0|count1[5]       ; clkDiv:U0|count1[8]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clkDiv10Khz:U1|count1[19] ; clkDiv10Khz:U1|count1[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clkDiv10Khz:U1|count1[3]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.522  ; clkDiv10Khz:U1|count1[11] ; clkDiv10Khz:U1|count1[14] ; clk                   ; clk         ; 0.000        ; 0.034      ; 0.640      ;
; 0.522  ; clkDiv:U0|count1[1]       ; clkDiv:U0|count1[4]       ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clkDiv10Khz:U1|count1[1]  ; clkDiv10Khz:U1|count1[4]  ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522  ; clkDiv:U0|count1[7]       ; clkDiv:U0|count1[10]      ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523  ; clkDiv10Khz:U1|count1[14] ; clkDiv10Khz:U1|count1[17] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.642      ;
+--------+---------------------------+---------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv10Khz:U1|clkOut'                                                                                                           ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.186 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|bitNum[7]      ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|iline          ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|dataOut[1]     ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|dataOut[2]     ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Driver:lcd|dataOut[3]     ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.307      ;
; 0.398 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.519      ;
; 0.420 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.541      ;
; 0.427 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.548      ;
; 0.465 ; LCD_Driver:lcd|dataOut[7]     ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.586      ;
; 0.467 ; LCD_Driver:lcd|RS             ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.590      ;
; 0.485 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.605      ;
; 0.499 ; LCD_Driver:lcd|dataOut[6]     ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.620      ;
; 0.503 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.626      ;
; 0.505 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.628      ;
; 0.510 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.631      ;
; 0.533 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|cntCurPos[1] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.658      ;
; 0.535 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.657      ;
; 0.542 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.665      ;
; 0.542 ; ControlBlock:ctrlBlock|lcdW   ; LCD_Driver:lcd|ienable      ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.084     ; 0.562      ;
; 0.559 ; LCD_Driver:lcd|dataOut[4]     ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.680      ;
; 0.564 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.687      ;
; 0.567 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.690      ;
; 0.598 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.718      ;
; 0.599 ; LCD_Driver:lcd|iline          ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.719      ;
; 0.616 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.737      ;
; 0.617 ; LCD_Driver:lcd|enableOut      ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.738      ;
; 0.622 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.742      ;
; 0.624 ; LCD_Driver:lcd|dataOut[0]     ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.745      ;
; 0.637 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.035      ; 0.756      ;
; 0.638 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.759      ;
; 0.639 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.762      ;
; 0.646 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.767      ;
; 0.653 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.774      ;
; 0.657 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.778      ;
; 0.675 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.796      ;
; 0.678 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.800      ;
; 0.688 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[0]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.084     ; 0.708      ;
; 0.697 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|count[0]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.818      ;
; 0.698 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.818      ;
; 0.700 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.824      ;
; 0.718 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[7]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.840      ;
; 0.719 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.035      ; 0.838      ;
; 0.723 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|count[2]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.843      ;
; 0.726 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.848      ;
; 0.728 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.849      ;
; 0.729 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[1]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.851      ;
; 0.731 ; LCD_Driver:lcd|bitNum[0]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.851      ;
; 0.734 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.855      ;
; 0.743 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.863      ;
; 0.743 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.034      ; 0.861      ;
; 0.756 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.876      ;
; 0.758 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|irst         ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.086     ; 0.776      ;
; 0.767 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.887      ;
; 0.767 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.889      ;
; 0.769 ; ControlBlock:ctrlBlock|lcdRst ; LCD_Driver:lcd|count[1]     ; clkDiv:U0|clkOut      ; clkDiv10Khz:U1|clkOut ; 0.000        ; -0.083     ; 0.790      ;
; 0.773 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.894      ;
; 0.777 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.899      ;
; 0.777 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.899      ;
; 0.780 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|dataOut[3]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.902      ;
; 0.786 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[2]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.906      ;
; 0.788 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|dataOut[0]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.908      ;
; 0.793 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.915      ;
; 0.795 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|dataOut[4]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.918      ;
; 0.795 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.917      ;
; 0.798 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|bitNum[7]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.921      ;
; 0.799 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.035      ; 0.918      ;
; 0.802 ; LCD_Driver:lcd|ienable        ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.034      ; 0.920      ;
; 0.802 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.034      ; 0.920      ;
; 0.803 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.923      ;
; 0.806 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.926      ;
; 0.806 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.929      ;
; 0.810 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|bitNum[4]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.933      ;
; 0.811 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.932      ;
; 0.812 ; LCD_Driver:lcd|bitNum[6]      ; LCD_Driver:lcd|bitNum[6]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.933      ;
; 0.812 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.932      ;
; 0.813 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|iline        ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.933      ;
; 0.815 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|count[3]     ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.936      ;
; 0.818 ; LCD_Driver:lcd|cntCurPos[0]   ; LCD_Driver:lcd|RS           ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.941      ;
; 0.822 ; LCD_Driver:lcd|bit            ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.943      ;
; 0.822 ; LCD_Driver:lcd|bitNum[1]      ; LCD_Driver:lcd|bit          ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.035      ; 0.941      ;
; 0.824 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|cntCurPos[0] ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.036      ; 0.944      ;
; 0.824 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.035      ; 0.943      ;
; 0.826 ; LCD_Driver:lcd|count[2]       ; LCD_Driver:lcd|irst         ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.035      ; 0.945      ;
; 0.830 ; LCD_Driver:lcd|cntCurPos[1]   ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.953      ;
; 0.830 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|dataOut[6]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.034      ; 0.948      ;
; 0.836 ; LCD_Driver:lcd|count[1]       ; LCD_Driver:lcd|bitNum[5]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.034      ; 0.954      ;
; 0.844 ; LCD_Driver:lcd|count[3]       ; LCD_Driver:lcd|dataOut[1]   ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.965      ;
; 0.845 ; LCD_Driver:lcd|count[0]       ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.038      ; 0.967      ;
; 0.847 ; LCD_Driver:lcd|bitNum[5]      ; LCD_Driver:lcd|ienable      ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.039      ; 0.970      ;
; 0.852 ; LCD_Driver:lcd|bitNum[2]      ; LCD_Driver:lcd|bitNum[2]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.973      ;
; 0.852 ; LCD_Driver:lcd|irst           ; LCD_Driver:lcd|enableOut    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.040      ; 0.976      ;
; 0.852 ; LCD_Driver:lcd|bitNum[4]      ; LCD_Driver:lcd|bitNum[1]    ; clkDiv10Khz:U1|clkOut ; clkDiv10Khz:U1|clkOut ; 0.000        ; 0.037      ; 0.973      ;
+-------+-------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                     ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+
; 0.533 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.199      ; 0.752      ;
; 0.562 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.125      ; 0.707      ;
; 0.583 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.125      ; 0.728      ;
; 0.675 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.210      ; 0.905      ;
; 0.685 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.127      ; 0.832      ;
; 0.717 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.144      ; 0.881      ;
; 0.719 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.207      ; 0.946      ;
; 0.746 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.146      ; 0.912      ;
; 0.749 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.143      ; 0.912      ;
; 0.750 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.127      ; 0.897      ;
; 0.766 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.112      ; 0.898      ;
; 0.778 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.142      ; 0.940      ;
; 0.784 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.210      ; 1.014      ;
; 0.795 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.209      ; 1.024      ;
; 0.803 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.209      ; 1.032      ;
; 0.809 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.144      ; 0.973      ;
; 0.822 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.200      ; 1.042      ;
; 0.863 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.193      ; 1.076      ;
; 0.871 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.136      ; 1.027      ;
; 0.873 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.134      ; 1.027      ;
; 0.879 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.205      ; 1.104      ;
; 0.879 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.212      ; 1.111      ;
; 0.881 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.141      ; 1.042      ;
; 0.915 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.201      ; 1.136      ;
; 0.928 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.144      ; 1.092      ;
; 0.945 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.203      ; 1.168      ;
; 0.949 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.198      ; 1.167      ;
; 0.961 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.210      ; 1.191      ;
; 0.987 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.136      ; 1.143      ;
; 0.991 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.138      ; 1.149      ;
; 1.031 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.208      ; 1.259      ;
; 1.045 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.146      ; 1.211      ;
; 1.140 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.208      ; 1.368      ;
; 1.178 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.266      ; 0.964      ;
; 1.184 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.251      ; 0.955      ;
; 1.190 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.266      ; 0.976      ;
; 1.190 ; AC:ac|ACout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.251      ; 0.961      ;
; 1.192 ; IR:ir|IRout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.349      ; 1.061      ;
; 1.193 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.340      ; 1.053      ;
; 1.199 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.337      ; 1.056      ;
; 1.206 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 0.970      ;
; 1.226 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.110      ; 1.356      ;
; 1.234 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.339      ; 1.093      ;
; 1.248 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.349      ; 1.117      ;
; 1.248 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.340      ; 1.108      ;
; 1.254 ; AC:ac|ACout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.349      ; 1.123      ;
; 1.256 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.341      ; 1.117      ;
; 1.261 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.207      ; 1.488      ;
; 1.275 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.342      ; 1.137      ;
; 1.277 ; MDR:mdr|MDRout[17]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.342      ; 1.139      ;
; 1.283 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.340      ; 1.143      ;
; 1.290 ; PC:pc|PCout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.340      ; 1.150      ;
; 1.291 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.339      ; 1.150      ;
; 1.299 ; AC:ac|ACout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.340      ; 1.159      ;
; 1.305 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.191      ; 1.516      ;
; 1.306 ; PC:pc|PCout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.337      ; 1.163      ;
; 1.312 ; PC:pc|PCout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.244      ; 1.076      ;
; 1.329 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.266      ; 1.115      ;
; 1.341 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.337      ; 1.198      ;
; 1.344 ; AC:ac|ACout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.339      ; 1.203      ;
; 1.347 ; MDR:mdr|MDRout[15]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.342      ; 1.209      ;
; 1.349 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 1.213      ;
; 1.352 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.266      ; 1.138      ;
; 1.355 ; AC:ac|ACout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 1.219      ;
; 1.361 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.342      ; 1.223      ;
; 1.362 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.337      ; 1.219      ;
; 1.363 ; PC:pc|PCout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.341      ; 1.224      ;
; 1.371 ; AC:ac|ACout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.349      ; 1.240      ;
; 1.377 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.351      ; 1.248      ;
; 1.382 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.348      ; 1.250      ;
; 1.382 ; PC:pc|PCout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.342      ; 1.244      ;
; 1.384 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.342      ; 1.246      ;
; 1.386 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.278      ; 1.184      ;
; 1.388 ; AC:ac|ACout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.348      ; 1.256      ;
; 1.391 ; MDR:mdr|MDRout[5]~reg0         ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.282      ; 1.193      ;
; 1.392 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.266      ; 1.178      ;
; 1.396 ; MDR:mdr|MDRout[16]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.342      ; 1.258      ;
; 1.401 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.348      ; 1.269      ;
; 1.403 ; AC:ac|ACout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.266      ; 1.189      ;
; 1.404 ; MDR:mdr|MDRout[11]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.337      ; 1.261      ;
; 1.407 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.342      ; 1.269      ;
; 1.408 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.266      ; 1.194      ;
; 1.408 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.337      ; 1.265      ;
; 1.410 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.266      ; 1.196      ;
; 1.415 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[15]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.341      ; 1.276      ;
; 1.419 ; AC:ac|ACout[0]~en              ; ALU:alu|alu_out[10]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.251      ; 1.190      ;
; 1.424 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[6]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.348      ; 1.292      ;
; 1.426 ; PC:pc|PCout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.205      ;
; 1.428 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.340      ; 1.288      ;
; 1.428 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[17]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.342      ; 1.290      ;
; 1.429 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.344      ; 1.293      ;
; 1.433 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.259      ; 1.212      ;
; 1.437 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.283      ; 1.240      ;
; 1.437 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[5]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.282      ; 1.239      ;
; 1.441 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[13]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.342      ; 1.303      ;
; 1.445 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.285      ; 1.250      ;
; 1.450 ; PC:pc|PCout[13]~reg0           ; ALU:alu|alu_out[14]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.337      ; 1.307      ;
; 1.450 ; AC:ac|ACout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.285      ; 1.255      ;
; 1.452 ; AC:ac|ACout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.351      ; 1.323      ;
; 1.452 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[8]$latch  ; clkDiv:U0|clkOut ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.266      ; 1.238      ;
+-------+--------------------------------+---------------------------+------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|clkOut     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv10Khz:U1|count1[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|clkOut          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[0]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[10]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[11]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[12]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[13]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[14]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[16]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[18]      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[1]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[2]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[3]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[4]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[5]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[6]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[7]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[8]       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkDiv:U0|count1[9]       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv:U0|clkOut'                                                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|AC[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~en                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; AC:ac|ACout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|incPC           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdRst          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|lcdW            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wAC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Fall       ; ControlBlock:ctrlBlock|wMem            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clkDiv:U0|clkOut ; Rise       ; MAR:mar|MAR[0]                         ;
+--------+--------------+----------------+------------+------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDiv10Khz:U1|clkOut'                                                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iline        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[1]     ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[4]   ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[7]   ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|enableOut    ;
; 0.182  ; 0.398        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|iline        ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[2]   ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[3]   ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[6]   ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|ienable      ;
; 0.183  ; 0.399        ; 0.216          ; High Pulse Width ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|irst         ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|RS|clk                  ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[2]|clk           ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[3]|clk           ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bit|clk                 ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[1]|clk        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[1]|clk            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[4]|clk          ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[7]|clk          ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|enableOut|clk           ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|iline|clk               ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[0]|clk           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[1]|clk           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[4]|clk           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[5]|clk           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[6]|clk           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|bitNum[7]|clk           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|cntCurPos[0]|clk        ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[0]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[2]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|count[3]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[0]|clk          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[1]|clk          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[2]|clk          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[3]|clk          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|dataOut[6]|clk          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|ienable|clk             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; lcd|irst|clk                ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|inclk[0]  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Rise       ; U1|clkOut~clkctrl|outclk    ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|RS           ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bit          ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[0]    ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[1]    ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[2]    ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[3]    ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[4]    ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[5]    ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[6]    ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|bitNum[7]    ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[0] ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|cntCurPos[1] ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[0]     ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[2]     ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|count[3]     ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[0]   ;
; 0.415  ; 0.599        ; 0.184          ; Low Pulse Width  ; clkDiv10Khz:U1|clkOut ; Fall       ; LCD_Driver:lcd|dataOut[1]   ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datac      ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.613 ; 0.613        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datad      ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datac      ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datac      ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datac      ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datad      ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datac     ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datac     ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 2.944 ; 3.868 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 1.477 ; 2.172 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.649 ; -1.278 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -0.732 ; -1.404 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 4.094 ; 4.189 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 3.950 ; 4.010 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 3.859 ; 3.911 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 3.858 ; 3.914 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 3.854 ; 3.907 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 3.892 ; 3.945 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 3.892 ; 3.945 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 4.094 ; 4.189 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 3.991 ; 4.071 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 3.619 ; 3.653 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 3.707 ; 3.739 ; Fall       ; clkDiv10Khz:U1|clkOut ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 3.753 ; 3.803 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 3.844 ; 3.902 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 3.757 ; 3.807 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 3.756 ; 3.809 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 3.753 ; 3.803 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 3.789 ; 3.839 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 3.789 ; 3.839 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 3.982 ; 4.073 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 3.884 ; 3.960 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 3.526 ; 3.558 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 3.611 ; 3.641 ; Fall       ; clkDiv10Khz:U1|clkOut ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+------------------------------+------------+--------+----------+---------+---------------------+
; Clock                        ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -7.975     ; -0.291 ; N/A      ; N/A     ; -3.000              ;
;  ControlBlock:ctrlBlock|eALU ; -6.284     ; 0.533  ; N/A      ; N/A     ; 0.365               ;
;  clk                         ; -2.628     ; -0.177 ; N/A      ; N/A     ; -3.000              ;
;  clkDiv10Khz:U1|clkOut       ; -3.090     ; 0.186  ; N/A      ; N/A     ; -1.000              ;
;  clkDiv:U0|clkOut            ; -7.975     ; -0.291 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS              ; -12583.285 ; -0.635 ; 0.0      ; 0.0     ; -2607.015           ;
;  ControlBlock:ctrlBlock|eALU ; -79.499    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                         ; -82.512    ; -0.350 ; N/A      ; N/A     ; -60.015             ;
;  clkDiv10Khz:U1|clkOut       ; -55.749    ; 0.000  ; N/A      ; N/A     ; -27.000             ;
;  clkDiv:U0|clkOut            ; -12365.525 ; -0.291 ; N/A      ; N/A     ; -2520.000           ;
+------------------------------+------------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; 5.315 ; 5.913 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; 2.791 ; 3.304 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; reset     ; clkDiv:U0|clkOut ; -0.649 ; -1.278 ; Rise       ; clkDiv:U0|clkOut ;
; reset     ; clkDiv:U0|clkOut ; -0.732 ; -1.404 ; Fall       ; clkDiv:U0|clkOut ;
+-----------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 6.741 ; 6.748 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 6.459 ; 6.450 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 6.283 ; 6.295 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 6.274 ; 6.311 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 6.265 ; 6.288 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 6.337 ; 6.352 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 6.337 ; 6.352 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 6.741 ; 6.748 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 6.534 ; 6.555 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 5.866 ; 5.885 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 6.040 ; 6.041 ; Fall       ; clkDiv10Khz:U1|clkOut ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; LCD[*]    ; clkDiv10Khz:U1|clkOut ; 3.753 ; 3.803 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[0]   ; clkDiv10Khz:U1|clkOut ; 3.844 ; 3.902 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[1]   ; clkDiv10Khz:U1|clkOut ; 3.757 ; 3.807 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[2]   ; clkDiv10Khz:U1|clkOut ; 3.756 ; 3.809 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[3]   ; clkDiv10Khz:U1|clkOut ; 3.753 ; 3.803 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[4]   ; clkDiv10Khz:U1|clkOut ; 3.789 ; 3.839 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[5]   ; clkDiv10Khz:U1|clkOut ; 3.789 ; 3.839 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[6]   ; clkDiv10Khz:U1|clkOut ; 3.982 ; 4.073 ; Fall       ; clkDiv10Khz:U1|clkOut ;
;  LCD[7]   ; clkDiv10Khz:U1|clkOut ; 3.884 ; 3.960 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdEn     ; clkDiv10Khz:U1|clkOut ; 3.526 ; 3.558 ; Fall       ; clkDiv10Khz:U1|clkOut ;
; lcdRS     ; clkDiv10Khz:U1|clkOut ; 3.611 ; 3.641 ; Fall       ; clkDiv10Khz:U1|clkOut ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdRS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdRW         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcdEn         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdRS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdRW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; lcdEn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LCD[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdRS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdRW         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; lcdEn         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1248     ; 0        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut            ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 777      ;
; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 7        ;
; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 18       ;
; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut            ; 34816    ; 4995     ; 440      ; 282      ;
; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut            ; 0        ; 2358     ; 10       ; 10       ;
; clkDiv:U0|clkOut            ; ControlBlock:ctrlBlock|eALU ; 0        ; 0        ; 1134     ; 66       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1248     ; 0        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:U0|clkOut            ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; clkDiv10Khz:U1|clkOut       ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 777      ;
; clkDiv:U0|clkOut            ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 7        ;
; ControlBlock:ctrlBlock|eALU ; clkDiv10Khz:U1|clkOut       ; 0        ; 0        ; 0        ; 18       ;
; clkDiv:U0|clkOut            ; clkDiv:U0|clkOut            ; 34816    ; 4995     ; 440      ; 282      ;
; ControlBlock:ctrlBlock|eALU ; clkDiv:U0|clkOut            ; 0        ; 2358     ; 10       ; 10       ;
; clkDiv:U0|clkOut            ; ControlBlock:ctrlBlock|eALU ; 0        ; 0        ; 1134     ; 66       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2515  ; 2515 ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Mar 04 12:54:59 2012
Info: Command: quartus_sta proc -c proc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "alu|alu_out[17]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[16]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[2]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[10]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[14]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[6]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[8]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[0]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[12]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[4]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[1]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[9]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[13]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[5]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[7]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[15]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[11]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[3]$latch|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDiv10Khz:U1|clkOut clkDiv10Khz:U1|clkOut
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clkDiv:U0|clkOut clkDiv:U0|clkOut
    Info (332105): create_clock -period 1.000 -name ControlBlock:ctrlBlock|eALU ControlBlock:ctrlBlock|eALU
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.975
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.975    -12365.525 clkDiv:U0|clkOut 
    Info (332119):    -6.284       -79.499 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -3.090       -55.749 clkDiv10Khz:U1|clkOut 
    Info (332119):    -2.628       -82.512 clk 
Info (332146): Worst-case hold slack is -0.286
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.286        -0.286 clkDiv:U0|clkOut 
    Info (332119):    -0.150        -0.293 clk 
    Info (332119):     0.358         0.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.993         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.000 clk 
    Info (332119):    -1.000     -2520.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -27.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.443         0.000 ControlBlock:ctrlBlock|eALU 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.145
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.145    -10999.838 clkDiv:U0|clkOut 
    Info (332119):    -5.609       -71.079 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -2.637       -47.745 clkDiv10Khz:U1|clkOut 
    Info (332119):    -2.254       -67.345 clk 
Info (332146): Worst-case hold slack is -0.219
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.219        -0.219 clkDiv:U0|clkOut 
    Info (332119):    -0.176        -0.350 clk 
    Info (332119):     0.313         0.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.946         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.000 clk 
    Info (332119):    -1.000     -2520.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -27.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.466         0.000 ControlBlock:ctrlBlock|eALU 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv:U0|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clkDiv10Khz:U1|clkOut}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv:U0|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkDiv10Khz:U1|clkOut}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.373
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.373     -6132.046 clkDiv:U0|clkOut 
    Info (332119):    -3.451       -40.995 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -1.338       -19.785 clkDiv10Khz:U1|clkOut 
    Info (332119):    -1.055       -23.709 clk 
Info (332146): Worst-case hold slack is -0.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.291        -0.291 clkDiv:U0|clkOut 
    Info (332119):    -0.177        -0.344 clk 
    Info (332119):     0.186         0.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.533         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -60.015 clk 
    Info (332119):    -1.000     -2520.000 clkDiv:U0|clkOut 
    Info (332119):    -1.000       -27.000 clkDiv10Khz:U1|clkOut 
    Info (332119):     0.365         0.000 ControlBlock:ctrlBlock|eALU 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 323 megabytes
    Info: Processing ended: Sun Mar 04 12:55:07 2012
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


