# üß† CPU Simplificada de 8 Bits ‚Äì Logisim

&emsp;Este projeto implementa uma **CPU de 8 bits com ciclo √∫nico**, constru√≠da do zero no simulador Logisim. A CPU √© capaz de executar opera√ß√µes aritm√©ticas e l√≥gicas b√°sicas a partir de instru√ß√µes codificadas manualmente em uma mem√≥ria ROM.

---

## ‚öôÔ∏è Funcionalidades

- **Arquitetura de ciclo √∫nico**: cada instru√ß√£o √© buscada, decodificada e executada em um √∫nico pulso de clock.
- **ALU personalizada** com as seguintes opera√ß√µes:
  - Soma / Subtra√ß√£o (ADD / SUB)
  - Multiplica√ß√£o (MULT)
  - Compara√ß√£o (Set Less Than ‚Äì SLT)
  - Opera√ß√µes l√≥gicas: AND, OR, NOR
  - Shift l√≥gico √† esquerda (SHL) e √† direita (SHR)
- **Registrador acumulador**: armazena o resultado atual e serve como entrada A da ALU.
- **Program Counter (PC)**: incrementa a cada pulso de clock, controlando qual linha da ROM ser√° executada.
- **ROM com instru√ß√µes fixas** no formato de 12 bits: `4 bits para opera√ß√£o` + `8 bits para operando`.
- **MUX de formata√ß√£o final**: permite aplicar SHL ou SHR ao resultado da ALU antes de armazen√°-lo.
- **Display de 7 segmentos e hexadecimal**: exibe o valor atual do acumulador de forma visual e interativa.

---

## üìö Formato da Instru√ß√£o

Cada instru√ß√£o possui 12 bits:

```
[ 4 bits de opera√ß√£o ][ 8 bits de operando ]
```

Exemplo:
- `30A` ‚Üí ADD 10
- `332` ‚Üí ADD 50
- `3FF` ‚Üí SUB 1 (complemento de dois)
- `02C` ‚Üí AND 60
- `1F0` ‚Üí OR 240
- `2FF` ‚Üí NOR 255
- `504` ‚Üí MULT 4
- `4FF` ‚Üí SLT 255



---

## üß™ Como funciona cada ciclo

A cada pulso de clock:
1. O PC envia um endere√ßo para a ROM.
2. A ROM devolve a instru√ß√£o correspondente.
3. A ALU recebe:
   - Entrada A: valor do acumulador
   - Entrada B: operando da instru√ß√£o
   - Seletor de opera√ß√£o: opcode da instru√ß√£o
4. A ALU executa a opera√ß√£o.
5. O resultado passa por um MUX final (SHL/SHR).
6. O valor final √© salvo no registrador acumulador.
7. O resultado √© exibido nos displays.

---

## üí° Observa√ß√µes

- O acumulador **n√£o √© resetado automaticamente** quando o PC volta a 0. Isso √© o comportamento esperado em arquiteturas de 1 ciclo.
- O valor `FF` √© interpretado como `-1` apenas em opera√ß√µes aritm√©ticas, pois usa complemento de dois. Em opera√ß√µes l√≥gicas, √© tratado como `255`.

---

## üß∞ Tecnologias

- Logisim (vers√£o padr√£o)
- Circuitos criados manualmente a partir de portas l√≥gicas, multiplexadores, somadores, registradores, etc.

---

## ‚úçÔ∏è Conclus√£o 
&emsp;Este projeto foi fundamental para consolidar o entendimento pr√°tico de como os principais componentes de uma CPU se conectam e interagem em um ciclo de instru√ß√£o completo. A constru√ß√£o manual de cada parte ‚Äî desde a ALU at√© o registrador acumulador, passando pelo controle de fluxo com o PC e ROM ‚Äî permitiu explorar conceitos essenciais da arquitetura de computadores de forma concreta e visual. Al√©m de aplicar opera√ß√µes aritm√©ticas e l√≥gicas b√°sicas, a CPU tamb√©m foi estendida com funcionalidades adicionais como shift left/right e um multiplexador final, simulando aspectos comuns de pipelines reais. Ao final do projeto, a CPU demonstrou ser capaz de executar programas simples, mantendo estado entre ciclos e exibindo resultados em displays bin√°rios e hexadecimais. A experi√™ncia mostrou como l√≥gica digital e controle se combinam para formar o cora√ß√£o de qualquer sistema computacional.
