/** @file
  This file contains ICL specific GPIO information

  Copyright (c) 2016 - 2017, Intel Corporation. All rights reserved.<BR>
  SPDX-License-Identifier: BSD-2-Clause-Patent
**/
#include "GpioLibrary.h"

GLOBAL_REMOVE_IF_UNREFERENCED GPIO_GROUP_INFO mPchLpGpioGroupInfo[] = {
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_GPI_GPE_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_SMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_SMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_NMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_NMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_B_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_B_PAD_MAX}, //TGL PCH-LP GPP_B
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_T_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_T_PAD_MAX}, //TGL PCH-LP GPP_T
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_A_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_A_PAD_MAX}, //TGL PCH-LP GPP_A
  {PID_GPIOCOM5, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_R_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_R_PAD_MAX}, //TGL PCH-LP GPP_R
  {PID_GPIOCOM5, R_GPIO_VER2_PCH_LP_GPIO_PCR_SPI_PAD_OWN,    R_GPIO_VER2_PCH_LP_GPIO_PCR_SPI_HOSTSW_OWN,    NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,                NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_SPI_PADCFGLOCK,    R_GPIO_VER2_PCH_LP_GPIO_PCR_SPI_PADCFGLOCKTX,     R_GPIO_VER2_PCH_LP_GPIO_PCR_SPI_PADCFG_OFFSET,    GPIO_VER2_PCH_LP_GPIO_SPI_PAD_MAX},   //TGL PCH-LP SPI
  {PID_GPIOCOM2, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_PAD_OWN,    R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_HOSTSW_OWN,    R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_GPI_IS,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_GPI_IE,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_GPI_GPE_STS,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_GPI_GPE_EN,   NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_PADCFGLOCK,    R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_PADCFGLOCKTX,     R_GPIO_VER2_PCH_LP_GPIO_PCR_GPD_PADCFG_OFFSET,    GPIO_VER2_PCH_LP_GPIO_GPD_PAD_MAX},   //TGL PCH-LP GPD
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_S_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_S_PAD_MAX}, //TGL PCH-LP GPP_S
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,            R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_PADCFGLOCK, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_H_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_H_PAD_MAX}, //TGL PCH-LP GPP_H
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_GPI_GPE_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_SMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_SMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_NMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_NMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_D_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_D_PAD_MAX}, //TGL PCH-LP GPP_D
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_U_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_U_PAD_MAX}, //TGL PCH-LP GPP_U
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_VGPIO_PAD_MAX}, //TGL PCH-LP vGPIO
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_GPI_GPE_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_SMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_SMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_NMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_NMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_C_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_C_PAD_MAX}, //TGL PCH-LP GPP_C
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_F_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_F_PAD_MAX}, //TGL PCH-LP GPP_F
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_LP_GPIO_PCR_HVCMOS_PAD_OWN, R_GPIO_VER2_PCH_LP_GPIO_PCR_HVCMOS_HOSTSW_OWN, NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,                NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_HVCMOS_PADCFGLOCK, R_GPIO_VER2_PCH_LP_GPIO_PCR_HVCMOS_PADCFGLOCKTX,  R_GPIO_VER2_PCH_LP_GPIO_PCR_HVCMOS_PADCFG_OFFSET, GPIO_VER2_PCH_LP_GPIO_HVCMOS_PAD_MAX},//TGL PCH-LP HVCMOS
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_PAD_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_HOSTSW_OWN,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_GPI_IS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_GPI_IE, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_GPI_GPE_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_GPI_GPE_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_SMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_SMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_NMI_STS, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_NMI_EN, R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_PADCFGLOCK,  R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_PADCFGLOCKTX,   R_GPIO_VER2_PCH_LP_GPIO_PCR_GPP_E_PADCFG_OFFSET,  GPIO_VER2_PCH_LP_GPIO_GPP_E_PAD_MAX}, //TGL PCH-LP GPP_E
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_LP_GPIO_PCR_JTAG_PAD_OWN,   R_GPIO_VER2_PCH_LP_GPIO_PCR_JTAG_HOSTSW_OWN,   NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,                NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_JTAG_PADCFGLOCK,   R_GPIO_VER2_PCH_LP_GPIO_PCR_JTAG_PADCFGLOCKTX,    R_GPIO_VER2_PCH_LP_GPIO_PCR_JTAG_PADCFG_OFFSET,   GPIO_VER2_PCH_LP_GPIO_JTAG_PAD_MAX},  //TGL PCH-LP JTAG
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_LP_GPIO_PCR_CPU_PAD_OWN,    R_GPIO_VER2_PCH_LP_GPIO_PCR_CPU_HOSTSW_OWN,    NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,                NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_CPU_PADCFGLOCK,    R_GPIO_VER2_PCH_LP_GPIO_PCR_CPU_PADCFGLOCKTX,     R_GPIO_VER2_PCH_LP_GPIO_PCR_CPU_PADCFG_OFFSET,    GPIO_VER2_PCH_LP_GPIO_CPU_PAD_MAX},   //TGL PCH-LP CPU
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_3_PAD_OWN,R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_3_HOSTSW_OWN,NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,                NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,            NO_REGISTER_FOR_PROPERTY,           R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_3_PADCFGLOCK,R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_3_PADCFGLOCKTX, R_GPIO_VER2_PCH_LP_GPIO_PCR_VGPIO_3_PADCFG_OFFSET,GPIO_VER2_PCH_LP_GPIO_VGPIO_3_PAD_MAX}//TGL PCH-LP VGPIO_3
};

GLOBAL_REMOVE_IF_UNREFERENCED GPIO_GROUP_INFO mPchHGpioGroupInfo[] = {
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_A_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_A_PAD_MAX},   //TGL PCH-H GPP_A
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_R_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_R_PAD_MAX},   //TGL PCH-H GPP_R
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_B_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_B_PAD_MAX},   //TGL PCH-H GPP_B
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_PAD_OWN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_HOSTSW_OWN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_GPI_IS,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_GPI_IE,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_GPI_GPE_STS, R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_GPI_GPE_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_SMI_STS,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_SMI_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_NMI_STS,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_NMI_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_PADCFGLOCK,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_PADCFGLOCKTX,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_0_PADCFG_OFFSET,  GPIO_VER2_PCH_H_GPIO_VGPIO_0_PAD_MAX}, //TGL PCH-H VGPIO_0
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_D_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_D_PAD_MAX},   //TGL PCH-H GPP_D
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_C_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_C_PAD_MAX},   //TGL PCH-H GPP_C
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_S_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_S_PAD_MAX},   //TGL PCH-H GPP_S
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_G_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_G_PAD_MAX},   //TGL PCH-H GPP_G
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_VGPIO_PAD_MAX},   //TGL PCH-H vGPIO
  {PID_GPIOCOM2, R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_PAD_OWN,      R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_HOSTSW_OWN,      R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_GPI_IS,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_GPI_IE,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_GPI_GPE_STS,     R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_GPI_GPE_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_SMI_STS,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_SMI_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_NMI_STS,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_NMI_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_PADCFGLOCK,      R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_PADCFGLOCKTX,      R_GPIO_VER2_PCH_H_GPIO_PCR_GPD_PADCFG_OFFSET,      GPIO_VER2_PCH_H_GPIO_GPD_PAD_MAX},     //TGL PCH-H GPD
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_E_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_E_PAD_MAX},   //TGL PCH-H GPP_E
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_F_PAD_MAX},   //TGL PCH-H GPP_F
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_PAD_OWN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_HOSTSW_OWN,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_GPI_IS,R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_F_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_GPI_GPE_STS, R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_GPI_GPE_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_SMI_STS,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_SMI_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_NMI_STS,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_NMI_EN,R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_PADCFGLOCK,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_PADCFGLOCKTX,  R_GPIO_VER2_PCH_H_GPIO_PCR_VGPIO_3_PADCFG_OFFSET,  GPIO_VER2_PCH_H_GPIO_VGPIO_3_PAD_MAX}, //TGL PCH-H VGPIO_3
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_H_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_H_PAD_MAX},   //TGL PCH-H GPP_H
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_J_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_J_PAD_MAX},   //TGL PCH-H GPP_J
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_K_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_K_PAD_MAX},   //TGL PCH-H GPP_K
  {PID_GPIOCOM5, R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_PAD_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_HOSTSW_OWN,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_GPI_IS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_GPI_IE,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_GPI_GPE_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_GPI_GPE_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_SMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_SMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_NMI_STS,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_NMI_EN,  R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_PADCFGLOCK,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_PADCFGLOCKTX,    R_GPIO_VER2_PCH_H_GPIO_PCR_GPP_I_PADCFG_OFFSET,    GPIO_VER2_PCH_H_GPIO_GPP_I_PAD_MAX},   //TGL PCH-H GPP_I
  {PID_GPIOCOM5, R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_PAD_OWN,     R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_HOSTSW_OWN,     R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_GPI_IS,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_GPI_IE,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_GPI_GPE_STS,    R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_GPI_GPE_EN,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_SMI_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_SMI_EN,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_NMI_STS,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_NMI_EN,   R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_PADCFGLOCK,     R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_PADCFGLOCKTX,     R_GPIO_VER2_PCH_H_GPIO_PCR_JTAG_PADCFG_OFFSET,     GPIO_VER2_PCH_H_GPIO_JTAG_PAD_MAX},    //TGL PCH-H JTAG
  {PID_GPIOCOM5, R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_PAD_OWN,      R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_HOSTSW_OWN,      R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_GPI_IS,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_GPI_IE,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_GPI_GPE_STS,     R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_GPI_GPE_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_SMI_STS,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_SMI_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_NMI_STS,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_NMI_EN,    R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_PADCFGLOCK,      R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_PADCFGLOCKTX,      R_GPIO_VER2_PCH_H_GPIO_PCR_CPU_PADCFG_OFFSET,      GPIO_VER2_PCH_H_GPIO_CPU_PAD_MAX}      //TGL PCH-H CPU
};

GLOBAL_REMOVE_IF_UNREFERENCED GPIO_GROUP_INFO mPchKGpioGroupInfo[] = {
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_PAD_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_HOSTSW_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_GPI_IS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_GPI_IE, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_GPI_GPE_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_PADCFGLOCK,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_PADCFGLOCKTX,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_A_PADCFG_OFFSET,  GPIO_VER2_PCH_K_GPIO_GPP_A_PAD_MAX},   //TGL PCH-K GPP_A
  {PID_GPIOCOM0, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_PAD_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_HOSTSW_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_GPI_IS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_GPI_IE, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_GPI_GPE_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_GPI_GPE_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_SMI_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_SMI_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_NMI_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_NMI_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_PADCFGLOCK,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_PADCFGLOCKTX,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_B_PADCFG_OFFSET,  GPIO_VER2_PCH_K_GPIO_GPP_B_PAD_MAX},   //TGL PCH-K GPP_B
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_PAD_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_HOSTSW_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_GPI_IS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_GPI_IE, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_GPI_GPE_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_GPI_GPE_EN, NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_PADCFGLOCK,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_PADCFGLOCKTX,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_C_PADCFG_OFFSET,  GPIO_VER2_PCH_K_GPIO_GPP_C_PAD_MAX},   //TGL PCH-K GPP_C
  {PID_GPIOCOM1, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_PAD_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_HOSTSW_OWN,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_GPI_IS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_GPI_IE, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_GPI_GPE_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_GPI_GPE_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_SMI_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_SMI_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_NMI_STS, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_NMI_EN, R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_PADCFGLOCK,  R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_PADCFGLOCKTX,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPP_D_PADCFG_OFFSET,  GPIO_VER2_PCH_K_GPIO_GPP_D_PAD_MAX},   //TGL PCH-K GPP_D
  {PID_GPIOCOM2, R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_PAD_OWN,    R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_HOSTSW_OWN,    R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_GPI_IS,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_GPI_IE,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_GPI_GPE_STS,   R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_GPI_GPE_EN,   NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_PADCFGLOCK,    R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_PADCFGLOCKTX,     R_GPIO_VER2_PCH_K_GPIO_PCR_GPD_PADCFG_OFFSET,    GPIO_VER2_PCH_K_GPIO_GPD_PAD_MAX},     //TGL PCH-K GPD
  {PID_GPIOCOM4, R_GPIO_VER2_PCH_K_GPIO_PCR_JTAG_PAD_OWN,   R_GPIO_VER2_PCH_K_GPIO_PCR_JTAG_HOSTSW_OWN,   NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,              NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_JTAG_PADCFGLOCK,   R_GPIO_VER2_PCH_K_GPIO_PCR_JTAG_PADCFGLOCKTX,    R_GPIO_VER2_PCH_K_GPIO_PCR_JTAG_PADCFG_OFFSET,   GPIO_VER2_PCH_K_GPIO_JTAG_PAD_MAX},    //TGL PCH-K JTAG
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_K_GPIO_PCR_CPU_PAD_OWN,    R_GPIO_VER2_PCH_K_GPIO_PCR_CPU_HOSTSW_OWN,    NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,              NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_CPU_PADCFGLOCK,    R_GPIO_VER2_PCH_K_GPIO_PCR_CPU_PADCFGLOCKTX,     R_GPIO_VER2_PCH_K_GPIO_PCR_CPU_PADCFG_OFFSET,    GPIO_VER2_PCH_K_GPIO_CPU_PAD_MAX},     //TGL PCH-K CPU
  {PID_GPIOCOM3, R_GPIO_VER2_PCH_K_GPIO_PCR_VGPIO_3_PAD_OWN,R_GPIO_VER2_PCH_K_GPIO_PCR_VGPIO_3_HOSTSW_OWN,NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,               NO_REGISTER_FOR_PROPERTY,              NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          NO_REGISTER_FOR_PROPERTY,           NO_REGISTER_FOR_PROPERTY,          R_GPIO_VER2_PCH_K_GPIO_PCR_VGPIO_3_PADCFGLOCK,R_GPIO_VER2_PCH_K_GPIO_PCR_VGPIO_3_PADCFGLOCKTX, R_GPIO_VER2_PCH_K_GPIO_PCR_VGPIO_3_PADCFG_OFFSET,GPIO_VER2_PCH_K_GPIO_VGPIO_3_PAD_MAX}, //TGL PCH-K VGPIO_3
};

// //
// // SATA reset port to GPIO pin mapping
// // SATAGP_x -> GPIO pin y
// //
// GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD_NATIVE_FUNCTION mPchLpSataGpToGpioMap[PCH_LP_AHCI_MAX_PORTS] =
// {
  // {GPIO_ICL_LP_GPP_E0,  GpioPadModeNative2},
  // {GPIO_ICL_LP_GPP_A12, GpioPadModeNative2},
  // {GPIO_ICL_LP_GPP_A13, GpioPadModeNative2}
// };

// GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD_NATIVE_FUNCTION mPchHSataGpToGpioMap[PCH_H_AHCI_MAX_PORTS];
// /// @todo - update for ICL-PCH-H

// GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD_NATIVE_FUNCTION mCdfPchSata1GpToGpioMap[PCH_H_AHCI_MAX_PORTS];
// /// @todo SERVER- update for SATA 1

// GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD_NATIVE_FUNCTION mCdfPchSata2GpToGpioMap[PCH_H_AHCI_MAX_PORTS];
// /// @todo SERVER- update for SATA 2


// GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD_NATIVE_FUNCTION mCdfPchSata3GpToGpioMap[PCH_H_AHCI_MAX_PORTS];
// /// @todo SERVER- update for SATA 3
// //
// // SATADevSlpPin to GPIO pin mapping
// // SATA_DEVSLP_x -> GPIO pin y
// //
// GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD_NATIVE_FUNCTION mPchLpSataDevSlpPinToGpioMap[PCH_LP_AHCI_MAX_PORTS] =
// {
  // {GPIO_ICL_LP_GPP_E4,  GpioPadModeNative1},
  // {GPIO_ICL_LP_GPP_E5,  GpioPadModeNative1},
  // {GPIO_ICL_LP_GPP_A11, GpioPadModeNative1}
// };

// GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD_NATIVE_FUNCTION mPchHSataDevSlpPinToGpioMap[PCH_H_AHCI_MAX_PORTS];
// /// @todo - update for ICL-PCH-H

// GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD_NATIVE_FUNCTION mCdfPchSata1DevSlpPinToGpioMap[PCH_H_AHCI_MAX_PORTS];
// /// @todo SERVER- update for SATA 1

// GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD_NATIVE_FUNCTION mCdfPchSata2DevSlpPinToGpioMap[PCH_H_AHCI_MAX_PORTS];
// /// @todo SERVER- update for SATA 2

// GLOBAL_REMOVE_IF_UNREFERENCED GPIO_PAD_NATIVE_FUNCTION mCdfPchSata3DevSlpPinToGpioMap[PCH_H_AHCI_MAX_PORTS];
// /// @todo SERVER- update for SATA 3
