TimeQuest Timing Analyzer report for proj1
Thu Nov 16 14:01:45 2023
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'col[0]'
 14. Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'
 15. Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'
 16. Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'
 17. Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'
 18. Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'
 19. Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'
 20. Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'
 21. Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'
 22. Slow 1200mV 85C Model Hold: 'clk'
 23. Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'
 24. Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'
 25. Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'
 26. Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'
 27. Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'
 28. Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'
 29. Slow 1200mV 85C Model Hold: 'col[0]'
 30. Slow 1200mV 85C Model Metastability Summary
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'clk'
 38. Slow 1200mV 0C Model Setup: 'col[0]'
 39. Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'
 40. Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'
 41. Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'
 42. Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'
 43. Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'
 44. Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'
 45. Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'
 46. Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'
 47. Slow 1200mV 0C Model Hold: 'clk'
 48. Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'
 49. Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'
 50. Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'
 51. Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'
 52. Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'
 53. Slow 1200mV 0C Model Hold: 'col[0]'
 54. Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'
 55. Slow 1200mV 0C Model Metastability Summary
 56. Fast 1200mV 0C Model Setup Summary
 57. Fast 1200mV 0C Model Hold Summary
 58. Fast 1200mV 0C Model Recovery Summary
 59. Fast 1200mV 0C Model Removal Summary
 60. Fast 1200mV 0C Model Minimum Pulse Width Summary
 61. Fast 1200mV 0C Model Setup: 'clk'
 62. Fast 1200mV 0C Model Setup: 'col[0]'
 63. Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'
 64. Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'
 65. Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'
 66. Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'
 67. Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'
 68. Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'
 69. Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'
 70. Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'
 71. Fast 1200mV 0C Model Hold: 'clk'
 72. Fast 1200mV 0C Model Hold: 'col[0]'
 73. Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'
 74. Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'
 75. Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'
 76. Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'
 77. Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'
 78. Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'
 79. Fast 1200mV 0C Model Metastability Summary
 80. Multicorner Timing Analysis Summary
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Signal Integrity Metrics (Slow 1200mv 0c Model)
 84. Signal Integrity Metrics (Slow 1200mv 85c Model)
 85. Signal Integrity Metrics (Fast 1200mv 0c Model)
 86. Setup Transfers
 87. Hold Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths Summary
 91. Clock Status Summary
 92. Unconstrained Input Ports
 93. Unconstrained Output Ports
 94. Unconstrained Input Ports
 95. Unconstrained Output Ports
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; proj1                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.8%      ;
;     Processors 3-6         ;   4.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+
; Clock Name                                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                       ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp }         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arquitetura:inst|entrada:ent|registerSelector:rs|state[0] } ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arquitetura:inst|entrada:ent|registerSelector:rs|state[1] } ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arquitetura:inst|entrada:ent|registerSelector:rs|state[2] } ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arquitetura:inst|entrada:ent|registerSelector:rs|state[3] } ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arquitetura:inst|entrada:ent|registerSelector:rs|state[4] } ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arquitetura:inst|entrada:ent|registerSelector:rs|state[5] } ;
; clk                                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                       ;
; col[0]                                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { col[0] }                                                    ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 199.0 MHz  ; 199.0 MHz       ; clk                                               ;                                                ;
; 789.89 MHz ; 437.64 MHz      ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk                                                       ; -4.025 ; -66.749       ;
; col[0]                                                    ; -3.282 ; -18.312       ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -2.802 ; -10.288       ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -2.731 ; -10.380       ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -2.720 ; -10.335       ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -2.695 ; -10.436       ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -2.665 ; -10.300       ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -2.659 ; -10.075       ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; -1.521 ; -6.084        ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; 0.403 ; 0.000         ;
; clk                                                       ; 0.654 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.023 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.047 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.059 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.066 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.071 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.433 ; 0.000         ;
; col[0]                                                    ; 1.511 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                  ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk                                                       ; -3.000 ; -45.405       ;
; col[0]                                                    ; -3.000 ; -10.710       ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -1.285 ; -5.140        ;
+-----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                               ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.025 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.943      ;
; -3.987 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.905      ;
; -3.942 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.860      ;
; -3.935 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[13] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.853      ;
; -3.879 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.797      ;
; -3.877 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.795      ;
; -3.872 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.790      ;
; -3.858 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.776      ;
; -3.838 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.756      ;
; -3.833 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.751      ;
; -3.784 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.702      ;
; -3.749 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.667      ;
; -3.728 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.646      ;
; -3.697 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.615      ;
; -3.688 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.606      ;
; -3.686 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.604      ;
; -3.681 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.599      ;
; -3.670 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.588      ;
; -3.613 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.531      ;
; -3.610 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.528      ;
; -3.609 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.527      ;
; -3.579 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.497      ;
; -3.568 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.486      ;
; -3.553 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.471      ;
; -3.449 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.367      ;
; -3.419 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.081     ; 4.336      ;
; -3.385 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.303      ;
; -3.366 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.081     ; 4.283      ;
; -3.358 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.276      ;
; -3.251 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.169      ;
; -3.238 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.156      ;
; -2.983 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.900      ;
; -2.820 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.737      ;
; -2.705 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.623      ;
; -2.688 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.605      ;
; -2.684 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.601      ;
; -2.669 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.586      ;
; -2.665 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.582      ;
; -2.602 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.519      ;
; -2.583 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.500      ;
; -2.564 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.481      ;
; -2.556 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.473      ;
; -2.552 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.469      ;
; -2.550 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.467      ;
; -2.539 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.457      ;
; -2.537 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.454      ;
; -2.533 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.450      ;
; -2.531 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.448      ;
; -2.527 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.445      ;
; -2.520 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.438      ;
; -2.470 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.387      ;
; -2.462 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.379      ;
; -2.457 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.375      ;
; -2.451 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.368      ;
; -2.449 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.367      ;
; -2.440 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.358      ;
; -2.438 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.356      ;
; -2.436 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.353      ;
; -2.433 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.350      ;
; -2.432 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.349      ;
; -2.424 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.341      ;
; -2.420 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.337      ;
; -2.418 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.336      ;
; -2.418 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.335      ;
; -2.417 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.334      ;
; -2.415 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.333      ;
; -2.405 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.323      ;
; -2.405 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.322      ;
; -2.401 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.318      ;
; -2.399 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.316      ;
; -2.386 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.304      ;
; -2.385 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.302      ;
; -2.353 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.271      ;
; -2.341 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.259      ;
; -2.338 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.255      ;
; -2.331 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.330 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.247      ;
; -2.319 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.237      ;
; -2.319 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.236      ;
; -2.318 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.236      ;
; -2.317 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.235      ;
; -2.304 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.221      ;
; -2.301 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.218      ;
; -2.300 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.217      ;
; -2.297 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.214      ;
; -2.292 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.209      ;
; -2.291 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.209      ;
; -2.288 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.205      ;
; -2.286 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.203      ;
; -2.285 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.202      ;
; -2.273 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.190      ;
; -2.272 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.190      ;
; -2.270 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.188      ;
; -2.269 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.186      ;
; -2.267 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.184      ;
; -2.255 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.173      ;
; -2.253 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.170      ;
; -2.252 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.169      ;
; -2.250 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.168      ;
; -2.246 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.163      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'col[0]'                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -3.282 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 7.130      ; 11.132     ;
; -3.128 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 7.146      ; 10.994     ;
; -3.071 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 7.130      ; 10.921     ;
; -3.051 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 7.130      ; 10.901     ;
; -3.038 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 7.130      ; 10.888     ;
; -3.037 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 7.146      ; 10.903     ;
; -3.009 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 7.130      ; 10.859     ;
; -2.952 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 7.130      ; 10.802     ;
; -2.878 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 7.146      ; 10.744     ;
; -2.815 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 7.130      ; 10.665     ;
; -2.810 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 7.130      ; 10.660     ;
; -2.784 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 7.130      ; 10.634     ;
; -2.775 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 7.130      ; 11.125     ;
; -2.682 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 7.146      ; 11.048     ;
; -2.660 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 7.130      ; 10.510     ;
; -2.603 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 7.146      ; 10.969     ;
; -2.591 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 7.130      ; 10.941     ;
; -2.585 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 7.130      ; 10.435     ;
; -2.564 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 7.130      ; 10.914     ;
; -2.541 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 7.130      ; 10.391     ;
; -2.531 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 7.130      ; 10.881     ;
; -2.521 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 7.130      ; 10.371     ;
; -2.515 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 7.130      ; 10.865     ;
; -2.492 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 7.130      ; 10.342     ;
; -2.471 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 7.130      ; 10.821     ;
; -2.466 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 7.130      ; 10.316     ;
; -2.408 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 7.146      ; 10.774     ;
; -2.399 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 7.130      ; 10.749     ;
; -2.391 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 7.130      ; 10.741     ;
; -2.382 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 7.130      ; 10.232     ;
; -2.380 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 7.130      ; 10.230     ;
; -2.376 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 7.130      ; 10.226     ;
; -2.329 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 7.130      ; 10.679     ;
; -2.323 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 7.130      ; 10.173     ;
; -2.291 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 7.130      ; 10.141     ;
; -2.286 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 7.130      ; 10.636     ;
; -2.271 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 7.130      ; 10.121     ;
; -2.262 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 7.130      ; 10.112     ;
; -2.257 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 7.130      ; 10.607     ;
; -2.253 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 7.130      ; 10.103     ;
; -2.199 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 7.130      ; 10.049     ;
; -2.188 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 7.130      ; 10.038     ;
; -2.169 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 7.130      ; 10.519     ;
; -2.155 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 7.130      ; 10.005     ;
; -2.137 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 7.130      ; 10.487     ;
; -2.096 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 7.130      ; 10.446     ;
; -2.092 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 7.130      ; 10.442     ;
; -2.091 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 7.130      ; 9.941      ;
; -2.088 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 7.130      ; 9.938      ;
; -2.070 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 7.130      ; 9.920      ;
; -2.062 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 7.130      ; 10.412     ;
; -2.048 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 7.130      ; 10.398     ;
; -2.044 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 7.130      ; 10.394     ;
; -2.034 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 7.146      ; 9.900      ;
; -2.020 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 7.146      ; 9.886      ;
; -2.004 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 7.130      ; 10.354     ;
; -1.991 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 7.130      ; 10.341     ;
; -1.964 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 7.130      ; 9.814      ;
; -1.947 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 7.130      ; 10.297     ;
; -1.945 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 7.130      ; 10.295     ;
; -1.940 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 7.130      ; 10.290     ;
; -1.939 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 7.146      ; 10.305     ;
; -1.937 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 7.146      ; 9.803      ;
; -1.916 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 7.130      ; 10.266     ;
; -1.893 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 7.146      ; 10.259     ;
; -1.834 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 7.130      ; 10.184     ;
; -1.813 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 7.146      ; 10.179     ;
; -1.703 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 7.130      ; 10.053     ;
; -1.686 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 7.130      ; 10.036     ;
; -1.674 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 7.130      ; 10.024     ;
; -1.505 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 7.130      ; 9.855      ;
; -1.457 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 7.130      ; 9.807      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.802 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 3.257      ;
; -2.801 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 3.256      ;
; -2.645 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 3.100      ;
; -2.497 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.952      ;
; -2.496 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.951      ;
; -2.495 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.950      ;
; -2.494 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.949      ;
; -2.494 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.949      ;
; -2.493 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.948      ;
; -2.484 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.939      ;
; -2.361 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.816      ;
; -2.361 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.816      ;
; -2.350 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.805      ;
; -2.200 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.655      ;
; -2.200 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.655      ;
; -2.189 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.043     ; 2.644      ;
; -1.591 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 3.090      ; 5.169      ;
; -1.312 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 3.090      ; 4.890      ;
; -1.281 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 3.090      ; 4.859      ;
; -1.270 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 3.090      ; 4.848      ;
; -1.198 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 3.090      ; 5.276      ;
; -0.923 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 3.090      ; 5.001      ;
; -0.892 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 3.090      ; 4.970      ;
; -0.881 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 3.090      ; 4.959      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.731 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.988      ;
; -2.730 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.987      ;
; -2.611 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.868      ;
; -2.570 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.827      ;
; -2.569 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.826      ;
; -2.545 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.802      ;
; -2.544 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.801      ;
; -2.534 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.791      ;
; -2.533 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.790      ;
; -2.450 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.707      ;
; -2.432 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.689      ;
; -2.409 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.666      ;
; -2.394 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.651      ;
; -2.271 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.528      ;
; -2.248 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.505      ;
; -2.233 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.241     ; 2.490      ;
; -1.562 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 2.892      ; 4.942      ;
; -1.345 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 2.892      ; 4.725      ;
; -1.343 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 2.892      ; 4.723      ;
; -1.331 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 2.892      ; 4.711      ;
; -1.173 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 2.892      ; 5.053      ;
; -0.956 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 2.892      ; 4.836      ;
; -0.954 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 2.892      ; 4.834      ;
; -0.942 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 2.892      ; 4.822      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.720 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.988      ;
; -2.719 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.987      ;
; -2.600 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.868      ;
; -2.558 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.826      ;
; -2.557 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.825      ;
; -2.534 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.802      ;
; -2.533 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.801      ;
; -2.523 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.791      ;
; -2.522 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.790      ;
; -2.439 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.707      ;
; -2.420 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.688      ;
; -2.398 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.666      ;
; -2.384 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.652      ;
; -2.259 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.527      ;
; -2.237 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.505      ;
; -2.223 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.230     ; 2.491      ;
; -1.551 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 2.903      ; 4.942      ;
; -1.335 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 2.903      ; 4.726      ;
; -1.331 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 2.903      ; 4.722      ;
; -1.320 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 2.903      ; 4.711      ;
; -1.162 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 2.903      ; 5.053      ;
; -0.946 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 2.903      ; 4.837      ;
; -0.942 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 2.903      ; 4.833      ;
; -0.931 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 2.903      ; 4.822      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.695 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.958      ;
; -2.694 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.957      ;
; -2.685 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.948      ;
; -2.684 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.947      ;
; -2.563 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.826      ;
; -2.549 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.812      ;
; -2.537 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.800      ;
; -2.536 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.799      ;
; -2.519 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.782      ;
; -2.518 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.781      ;
; -2.402 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.665      ;
; -2.399 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.662      ;
; -2.388 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.651      ;
; -2.371 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.634      ;
; -2.238 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.501      ;
; -2.210 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.235     ; 2.473      ;
; -1.500 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 2.898      ; 4.886      ;
; -1.481 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 2.898      ; 4.867      ;
; -1.350 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 2.898      ; 4.736      ;
; -1.310 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 2.898      ; 4.696      ;
; -1.111 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 2.898      ; 4.997      ;
; -1.092 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 2.898      ; 4.978      ;
; -0.961 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 2.898      ; 4.847      ;
; -0.921 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 2.898      ; 4.807      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.665 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.151     ; 3.012      ;
; -2.664 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.151     ; 3.011      ;
; -2.590 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.152     ; 2.936      ;
; -2.589 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.152     ; 2.935      ;
; -2.570 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.152     ; 2.916      ;
; -2.569 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.152     ; 2.915      ;
; -2.507 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.151     ; 2.854      ;
; -2.475 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.290      ; 3.263      ;
; -2.474 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.290      ; 3.262      ;
; -2.451 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.152     ; 2.797      ;
; -2.427 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.152     ; 2.773      ;
; -2.346 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.151     ; 2.693      ;
; -2.318 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.290      ; 3.106      ;
; -2.290 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.152     ; 2.636      ;
; -2.266 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.152     ; 2.612      ;
; -2.157 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.290      ; 2.945      ;
; -1.454 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 2.982      ; 4.924      ;
; -1.363 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 2.981      ; 4.832      ;
; -1.356 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 2.981      ; 4.825      ;
; -1.264 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 3.423      ; 5.175      ;
; -1.056 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 2.982      ; 5.026      ;
; -0.974 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 2.981      ; 4.943      ;
; -0.967 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 2.981      ; 4.936      ;
; -0.872 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 3.423      ; 5.283      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.659 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.405      ;
; -2.658 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.404      ;
; -2.490 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.236      ;
; -2.489 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.235      ;
; -2.483 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.229      ;
; -2.477 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.223      ;
; -2.476 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.222      ;
; -2.449 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.195      ;
; -2.448 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.194      ;
; -2.353 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.099      ;
; -2.325 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.071      ;
; -2.324 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.070      ;
; -2.322 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 3.068      ;
; -2.192 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 2.938      ;
; -2.164 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 2.910      ;
; -2.163 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.252     ; 2.909      ;
; -2.056 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 2.881      ; 5.425      ;
; -1.915 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 2.881      ; 5.284      ;
; -1.886 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 2.881      ; 5.255      ;
; -1.838 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 2.881      ; 5.207      ;
; -1.445 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 2.881      ; 5.314      ;
; -1.304 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 2.881      ; 5.173      ;
; -1.275 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 2.881      ; 5.144      ;
; -1.236 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 2.881      ; 5.105      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.521 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 2.988      ; 4.997      ;
; -1.521 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 2.988      ; 4.997      ;
; -1.521 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 2.988      ; 4.997      ;
; -1.521 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 2.988      ; 4.997      ;
; -0.934 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 2.988      ; 4.910      ;
; -0.934 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 2.988      ; 4.910      ;
; -0.934 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 2.988      ; 4.910      ;
; -0.934 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 2.988      ; 4.910      ;
; -0.266 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 1.184      ;
; -0.256 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 1.174      ;
; -0.229 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 1.147      ;
; -0.214 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 1.132      ;
; -0.210 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 1.128      ;
; -0.209 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 1.127      ;
; -0.208 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 1.126      ;
; -0.193 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 1.111      ;
; -0.077 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 0.995      ;
; -0.076 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 0.994      ;
; 0.046  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 0.872      ;
; 0.050  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 0.868      ;
; 0.153  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.080     ; 0.765      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'                                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.403 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.674      ;
; 0.473 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.739      ;
; 0.473 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.739      ;
; 0.636 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.902      ;
; 0.636 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.902      ;
; 0.692 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.958      ;
; 0.693 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.959      ;
; 0.696 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.962      ;
; 0.696 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.962      ;
; 0.697 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.963      ;
; 0.711 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.977      ;
; 0.712 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.978      ;
; 0.719 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.080      ; 0.985      ;
; 1.508 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 3.133      ; 4.857      ;
; 1.508 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 3.133      ; 4.857      ;
; 1.508 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 3.133      ; 4.857      ;
; 1.508 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 3.133      ; 4.857      ;
; 2.096 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 3.133      ; 4.945      ;
; 2.096 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 3.133      ; 4.945      ;
; 2.096 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 3.133      ; 4.945      ;
; 2.096 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 3.133      ; 4.945      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.654 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.972 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.976 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.984 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.986 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.253      ;
; 0.986 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.253      ;
; 0.988 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.991 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 0.991 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 1.093 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.360      ;
; 1.094 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
; 1.097 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.364      ;
; 1.098 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.365      ;
; 1.099 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.368      ;
; 1.102 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.369      ;
; 1.110 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.377      ;
; 1.110 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.377      ;
; 1.112 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.379      ;
; 1.113 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.380      ;
; 1.113 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.382      ;
; 1.117 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.117 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.118 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.118 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.119 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.119 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.136 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.402      ;
; 1.141 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.407      ;
; 1.150 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[13] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.416      ;
; 1.177 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.444      ;
; 1.182 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.448      ;
; 1.183 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.449      ;
; 1.192 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.458      ;
; 1.192 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.458      ;
; 1.199 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.465      ;
; 1.219 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.486      ;
; 1.220 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.487      ;
; 1.220 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.487      ;
; 1.221 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.488      ;
; 1.222 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.489      ;
; 1.222 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.489      ;
; 1.223 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.490      ;
; 1.224 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.491      ;
; 1.224 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.491      ;
; 1.225 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.492      ;
; 1.225 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.492      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.023 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 3.585      ; 4.824      ;
; 1.141 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 3.126      ; 4.483      ;
; 1.159 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 3.126      ; 4.501      ;
; 1.203 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 3.126      ; 4.545      ;
; 1.396 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 3.585      ; 4.697      ;
; 1.541 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 3.126      ; 4.383      ;
; 1.583 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 3.126      ; 4.425      ;
; 1.608 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 3.126      ; 4.450      ;
; 2.269 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.597      ; 2.572      ;
; 2.414 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.258      ;
; 2.420 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.597      ; 2.723      ;
; 2.431 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.275      ;
; 2.457 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.301      ;
; 2.518 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.597      ; 2.821      ;
; 2.536 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.597      ; 2.839      ;
; 2.565 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.409      ;
; 2.586 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.430      ;
; 2.663 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.507      ;
; 2.666 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.510      ;
; 2.681 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.525      ;
; 2.684 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.528      ;
; 2.698 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.542      ;
; 2.724 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.568      ;
; 2.764 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.138      ; 2.608      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.047 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 3.238      ; 4.501      ;
; 1.070 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 3.238      ; 4.524      ;
; 1.141 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 3.238      ; 4.595      ;
; 1.364 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 3.238      ; 4.818      ;
; 1.464 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 3.238      ; 4.418      ;
; 1.476 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 3.238      ; 4.430      ;
; 1.539 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 3.238      ; 4.493      ;
; 1.736 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 3.238      ; 4.690      ;
; 2.345 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.301      ;
; 2.345 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.301      ;
; 2.360 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.316      ;
; 2.496 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.452      ;
; 2.508 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.464      ;
; 2.521 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.477      ;
; 2.594 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.550      ;
; 2.606 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.562      ;
; 2.609 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.565      ;
; 2.612 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.568      ;
; 2.612 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.568      ;
; 2.619 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.575      ;
; 2.627 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.583      ;
; 2.760 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.716      ;
; 2.858 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.814      ;
; 2.876 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.250      ; 2.832      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.059 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 3.044      ; 4.319      ;
; 1.119 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 3.044      ; 4.379      ;
; 1.178 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 3.044      ; 4.438      ;
; 1.276 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 3.044      ; 4.536      ;
; 1.483 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 3.044      ; 4.243      ;
; 1.544 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 3.044      ; 4.304      ;
; 1.565 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 3.044      ; 4.325      ;
; 1.691 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 3.044      ; 4.451      ;
; 2.357 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.119      ;
; 2.371 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.133      ;
; 2.409 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.171      ;
; 2.522 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.284      ;
; 2.536 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.298      ;
; 2.564 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.326      ;
; 2.589 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.351      ;
; 2.620 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.382      ;
; 2.624 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.386      ;
; 2.634 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.396      ;
; 2.638 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.400      ;
; 2.676 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.438      ;
; 2.687 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.449      ;
; 2.715 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.477      ;
; 2.813 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.575      ;
; 2.831 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.056      ; 2.593      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.066 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 3.039      ; 4.321      ;
; 1.123 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 3.039      ; 4.378      ;
; 1.243 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 3.039      ; 4.498      ;
; 1.348 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 3.039      ; 4.603      ;
; 1.498 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 3.039      ; 4.253      ;
; 1.511 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 3.039      ; 4.266      ;
; 1.662 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 3.039      ; 4.417      ;
; 1.748 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 3.039      ; 4.503      ;
; 2.363 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.120      ;
; 2.413 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.170      ;
; 2.506 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.263      ;
; 2.541 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.298      ;
; 2.554 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.311      ;
; 2.556 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.313      ;
; 2.604 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.361      ;
; 2.626 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.383      ;
; 2.654 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.411      ;
; 2.676 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.433      ;
; 2.705 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.462      ;
; 2.706 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.463      ;
; 2.803 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.560      ;
; 2.804 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.561      ;
; 2.808 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.565      ;
; 2.821 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.051      ; 2.578      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.071 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 3.032      ; 4.319      ;
; 1.132 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 3.032      ; 4.380      ;
; 1.190 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 3.032      ; 4.438      ;
; 1.288 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 3.032      ; 4.536      ;
; 1.495 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 3.032      ; 4.243      ;
; 1.557 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 3.032      ; 4.305      ;
; 1.578 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 3.032      ; 4.326      ;
; 1.704 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 3.032      ; 4.452      ;
; 2.369 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.119      ;
; 2.384 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.134      ;
; 2.422 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.172      ;
; 2.535 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.285      ;
; 2.548 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.298      ;
; 2.577 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.327      ;
; 2.602 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.352      ;
; 2.633 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.383      ;
; 2.636 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.386      ;
; 2.646 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.396      ;
; 2.651 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.401      ;
; 2.689 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.439      ;
; 2.700 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.450      ;
; 2.728 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.478      ;
; 2.826 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.576      ;
; 2.844 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.044      ; 2.594      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.433 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 3.021      ; 4.670      ;
; 1.449 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 3.021      ; 4.686      ;
; 1.457 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 3.021      ; 4.694      ;
; 1.653 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 3.021      ; 4.890      ;
; 2.020 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 3.021      ; 4.757      ;
; 2.036 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 3.021      ; 4.773      ;
; 2.049 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 3.021      ; 4.786      ;
; 2.294 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 3.021      ; 5.031      ;
; 2.306 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.545      ;
; 2.310 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.549      ;
; 2.334 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.573      ;
; 2.457 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.696      ;
; 2.459 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.698      ;
; 2.494 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.733      ;
; 2.501 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.740      ;
; 2.555 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.794      ;
; 2.573 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.812      ;
; 2.577 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.816      ;
; 2.592 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.831      ;
; 2.599 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.838      ;
; 2.601 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.840      ;
; 2.610 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.849      ;
; 2.708 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.947      ;
; 2.726 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.033      ; 2.965      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'col[0]'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; 1.511 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 7.423      ; 9.382      ;
; 1.584 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 7.423      ; 9.455      ;
; 1.652 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 7.423      ; 9.523      ;
; 1.748 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 7.423      ; 9.619      ;
; 1.762 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 7.423      ; 9.633      ;
; 1.790 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 7.423      ; 9.661      ;
; 1.830 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 7.423      ; 9.701      ;
; 1.847 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 7.423      ; 9.718      ;
; 1.878 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 7.439      ; 9.765      ;
; 1.927 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 7.423      ; 9.798      ;
; 1.955 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 7.439      ; 9.842      ;
; 1.959 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 7.423      ; 9.830      ;
; 1.978 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 7.423      ; 9.849      ;
; 2.000 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 7.439      ; 9.887      ;
; 2.005 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 7.423      ; 9.876      ;
; 2.007 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 7.423      ; 9.878      ;
; 2.009 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 7.439      ; 9.396      ;
; 2.040 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 7.423      ; 9.411      ;
; 2.044 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 7.423      ; 9.415      ;
; 2.066 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 7.423      ; 9.437      ;
; 2.078 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 7.423      ; 9.949      ;
; 2.083 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 7.423      ; 9.954      ;
; 2.090 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 7.439      ; 9.477      ;
; 2.100 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 7.423      ; 9.471      ;
; 2.103 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 7.439      ; 9.490      ;
; 2.134 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 7.423      ; 10.005     ;
; 2.157 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 7.423      ; 9.528      ;
; 2.163 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 7.423      ; 10.034     ;
; 2.182 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 7.423      ; 10.053     ;
; 2.227 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 7.423      ; 9.598      ;
; 2.236 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 7.423      ; 10.107     ;
; 2.262 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 7.423      ; 9.633      ;
; 2.275 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 7.423      ; 9.646      ;
; 2.297 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 7.423      ; 10.168     ;
; 2.313 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 7.423      ; 10.184     ;
; 2.321 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 7.423      ; 9.692      ;
; 2.330 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 7.423      ; 9.701      ;
; 2.373 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 7.423      ; 9.744      ;
; 2.374 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 7.423      ; 10.245     ;
; 2.375 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 7.423      ; 9.746      ;
; 2.379 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 7.423      ; 10.250     ;
; 2.388 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 7.423      ; 9.759      ;
; 2.405 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 7.423      ; 9.776      ;
; 2.440 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 7.423      ; 10.311     ;
; 2.444 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 7.423      ; 9.815      ;
; 2.450 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 7.439      ; 10.337     ;
; 2.451 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 7.423      ; 10.322     ;
; 2.454 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 7.423      ; 9.825      ;
; 2.463 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 7.423      ; 9.834      ;
; 2.542 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 7.423      ; 9.913      ;
; 2.553 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 7.423      ; 10.424     ;
; 2.586 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 7.423      ; 10.457     ;
; 2.598 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 7.423      ; 9.969      ;
; 2.608 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 7.423      ; 10.479     ;
; 2.616 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 7.423      ; 10.487     ;
; 2.624 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 7.423      ; 9.995      ;
; 2.637 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 7.439      ; 10.524     ;
; 2.674 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 7.423      ; 10.045     ;
; 2.679 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 7.439      ; 10.566     ;
; 2.704 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 7.423      ; 10.075     ;
; 2.786 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 7.423      ; 10.657     ;
; 2.871 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 7.423      ; 10.242     ;
; 2.877 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 7.423      ; 10.248     ;
; 2.913 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 7.439      ; 10.300     ;
; 3.001 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 7.423      ; 10.372     ;
; 3.031 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 7.423      ; 10.402     ;
; 3.049 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 7.423      ; 10.420     ;
; 3.065 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 7.439      ; 10.452     ;
; 3.091 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 7.423      ; 10.462     ;
; 3.111 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 7.423      ; 10.482     ;
; 3.143 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 7.439      ; 10.530     ;
; 3.301 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 7.423      ; 10.672     ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                 ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 216.92 MHz ; 216.92 MHz      ; clk                                               ;                                                ;
; 882.61 MHz ; 437.64 MHz      ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk                                                       ; -3.610 ; -56.312       ;
; col[0]                                                    ; -2.994 ; -17.122       ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -2.565 ; -9.380        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -2.486 ; -9.428        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -2.474 ; -9.378        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -2.456 ; -9.470        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -2.439 ; -9.390        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -2.370 ; -8.897        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; -1.369 ; -5.476        ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                 ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; 0.355 ; 0.000         ;
; clk                                                       ; 0.598 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.973 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.982 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.985 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.992 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.001 ; 0.000         ;
; col[0]                                                    ; 1.357 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.420 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk                                                       ; -3.000 ; -45.405       ;
; col[0]                                                    ; -3.000 ; -10.710       ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -1.285 ; -5.140        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -1.285 ; -5.140        ;
+-----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.610 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.538      ;
; -3.592 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.520      ;
; -3.551 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.479      ;
; -3.535 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[13] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.463      ;
; -3.508 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.436      ;
; -3.502 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.430      ;
; -3.452 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.380      ;
; -3.439 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.367      ;
; -3.423 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.351      ;
; -3.418 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.346      ;
; -3.407 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.335      ;
; -3.377 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.305      ;
; -3.358 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.286      ;
; -3.335 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.263      ;
; -3.326 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.254      ;
; -3.322 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.250      ;
; -3.311 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.239      ;
; -3.310 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.238      ;
; -3.263 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.191      ;
; -3.258 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.186      ;
; -3.257 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.185      ;
; -3.229 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.157      ;
; -3.223 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.151      ;
; -3.211 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.139      ;
; -3.111 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.039      ;
; -3.054 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.981      ;
; -3.039 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 3.967      ;
; -3.015 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 3.943      ;
; -3.005 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.932      ;
; -2.919 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 3.847      ;
; -2.912 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.071     ; 3.840      ;
; -2.662 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.589      ;
; -2.389 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.316      ;
; -2.322 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.250      ;
; -2.273 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.200      ;
; -2.269 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.196      ;
; -2.244 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.171      ;
; -2.240 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.167      ;
; -2.194 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.121      ;
; -2.178 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.106      ;
; -2.173 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.100      ;
; -2.165 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.092      ;
; -2.157 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.084      ;
; -2.153 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.080      ;
; -2.151 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.078      ;
; -2.142 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.070      ;
; -2.134 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.062      ;
; -2.131 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.059      ;
; -2.128 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.055      ;
; -2.124 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.051      ;
; -2.122 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.049      ;
; -2.113 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.041      ;
; -2.106 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.034      ;
; -2.103 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.031      ;
; -2.089 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.017      ;
; -2.084 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.012      ;
; -2.078 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.005      ;
; -2.075 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.002      ;
; -2.075 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.003      ;
; -2.067 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.995      ;
; -2.060 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.988      ;
; -2.058 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.985      ;
; -2.057 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.984      ;
; -2.049 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.976      ;
; -2.049 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.976      ;
; -2.041 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.968      ;
; -2.038 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.965      ;
; -2.037 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.964      ;
; -2.035 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.962      ;
; -2.024 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.952      ;
; -2.020 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.947      ;
; -2.012 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.939      ;
; -2.008 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.935      ;
; -2.006 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.933      ;
; -1.991 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.918      ;
; -1.991 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.919      ;
; -1.984 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.912      ;
; -1.971 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.899      ;
; -1.962 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.890      ;
; -1.962 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.889      ;
; -1.959 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.886      ;
; -1.959 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.886      ;
; -1.958 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.886      ;
; -1.942 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.869      ;
; -1.941 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.868      ;
; -1.940 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.868      ;
; -1.938 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.865      ;
; -1.933 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.860      ;
; -1.933 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.860      ;
; -1.925 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.852      ;
; -1.922 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.849      ;
; -1.922 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.850      ;
; -1.921 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.848      ;
; -1.921 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.848      ;
; -1.919 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.846      ;
; -1.909 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.837      ;
; -1.904 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.831      ;
; -1.904 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[13] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.832      ;
; -1.896 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.823      ;
; -1.893 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.820      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'col[0]'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -2.994 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 6.404      ; 10.100     ;
; -2.867 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 6.404      ; 9.973      ;
; -2.860 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 6.419      ; 9.981      ;
; -2.818 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 6.404      ; 9.924      ;
; -2.816 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 6.404      ; 9.922      ;
; -2.781 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 6.404      ; 9.887      ;
; -2.778 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 6.419      ; 9.899      ;
; -2.767 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 6.404      ; 9.873      ;
; -2.722 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 6.404      ; 9.828      ;
; -2.658 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 6.404      ; 9.764      ;
; -2.653 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 6.404      ; 9.759      ;
; -2.649 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 6.404      ; 9.755      ;
; -2.622 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 6.419      ; 9.743      ;
; -2.599 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 6.404      ; 9.705      ;
; -2.599 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 6.419      ; 10.220     ;
; -2.578 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 6.404      ; 10.184     ;
; -2.544 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 6.404      ; 9.650      ;
; -2.541 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 6.404      ; 9.647      ;
; -2.518 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 6.419      ; 10.139     ;
; -2.472 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 6.404      ; 10.078     ;
; -2.471 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 6.404      ; 9.577      ;
; -2.466 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 6.404      ; 10.072     ;
; -2.448 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 6.404      ; 9.554      ;
; -2.444 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 6.404      ; 9.550      ;
; -2.408 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 6.404      ; 10.014     ;
; -2.400 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 6.404      ; 9.506      ;
; -2.396 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 6.404      ; 9.502      ;
; -2.356 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 6.404      ; 9.462      ;
; -2.354 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 6.419      ; 9.975      ;
; -2.348 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 6.404      ; 9.954      ;
; -2.325 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 6.404      ; 9.431      ;
; -2.320 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 6.404      ; 9.926      ;
; -2.298 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 6.404      ; 9.904      ;
; -2.279 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 6.404      ; 9.385      ;
; -2.279 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 6.404      ; 9.385      ;
; -2.250 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 6.404      ; 9.856      ;
; -2.234 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 6.404      ; 9.840      ;
; -2.219 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 6.404      ; 9.325      ;
; -2.205 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 6.404      ; 9.311      ;
; -2.202 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 6.404      ; 9.308      ;
; -2.197 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 6.404      ; 9.303      ;
; -2.170 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 6.404      ; 9.776      ;
; -2.156 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 6.404      ; 9.262      ;
; -2.147 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 6.404      ; 9.253      ;
; -2.076 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 6.404      ; 9.182      ;
; -2.051 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 6.404      ; 9.157      ;
; -2.022 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 6.419      ; 9.143      ;
; -2.002 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 6.419      ; 9.123      ;
; -1.981 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 6.404      ; 9.587      ;
; -1.974 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 6.404      ; 9.580      ;
; -1.934 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 6.404      ; 9.540      ;
; -1.919 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 6.419      ; 9.040      ;
; -1.876 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 6.404      ; 9.482      ;
; -1.868 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 6.404      ; 9.474      ;
; -1.815 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 6.404      ; 9.421      ;
; -1.782 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 6.404      ; 9.388      ;
; -1.779 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 6.419      ; 9.400      ;
; -1.778 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 6.404      ; 9.384      ;
; -1.772 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 6.404      ; 9.378      ;
; -1.738 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 6.404      ; 9.344      ;
; -1.736 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 6.404      ; 9.342      ;
; -1.718 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 6.404      ; 9.324      ;
; -1.710 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 6.419      ; 9.331      ;
; -1.675 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 6.404      ; 9.281      ;
; -1.645 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 6.419      ; 9.266      ;
; -1.644 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 6.404      ; 9.250      ;
; -1.627 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 6.404      ; 9.233      ;
; -1.554 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 6.404      ; 9.160      ;
; -1.538 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 6.404      ; 9.144      ;
; -1.389 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 6.404      ; 8.995      ;
; -1.366 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 6.404      ; 8.972      ;
; -1.336 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 6.404      ; 8.942      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.565 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 3.001      ;
; -2.559 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.995      ;
; -2.387 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.823      ;
; -2.280 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.716      ;
; -2.276 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.712      ;
; -2.274 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.710      ;
; -2.270 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.706      ;
; -2.259 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.695      ;
; -2.253 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.689      ;
; -2.246 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.682      ;
; -2.110 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.546      ;
; -2.101 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.537      ;
; -2.100 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.536      ;
; -1.962 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.398      ;
; -1.961 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.397      ;
; -1.957 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; -0.063     ; 2.393      ;
; -1.564 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 2.748      ; 4.801      ;
; -1.319 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 2.748      ; 4.556      ;
; -1.314 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 2.748      ; 4.551      ;
; -1.281 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 2.748      ; 4.518      ;
; -1.070 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 2.748      ; 4.807      ;
; -0.825 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 2.748      ; 4.562      ;
; -0.820 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 2.748      ; 4.557      ;
; -0.787 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 2.748      ; 4.524      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.486 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.747      ;
; -2.480 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.741      ;
; -2.323 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.584      ;
; -2.317 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.578      ;
; -2.312 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.573      ;
; -2.310 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.571      ;
; -2.307 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.568      ;
; -2.306 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.567      ;
; -2.301 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.562      ;
; -2.185 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.446      ;
; -2.167 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.428      ;
; -2.135 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.396      ;
; -2.128 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.389      ;
; -2.037 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.298      ;
; -2.004 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.265      ;
; -1.993 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.238     ; 2.254      ;
; -1.530 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 2.573      ; 4.592      ;
; -1.357 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 2.573      ; 4.419      ;
; -1.356 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 2.573      ; 4.418      ;
; -1.330 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 2.573      ; 4.392      ;
; -1.036 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 2.573      ; 4.598      ;
; -0.863 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 2.573      ; 4.425      ;
; -0.862 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 2.573      ; 4.424      ;
; -0.836 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 2.573      ; 4.398      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.474 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.747      ;
; -2.468 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.741      ;
; -2.310 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.583      ;
; -2.304 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.577      ;
; -2.300 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.573      ;
; -2.298 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.571      ;
; -2.294 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.567      ;
; -2.294 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.567      ;
; -2.288 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.561      ;
; -2.172 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.445      ;
; -2.155 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.428      ;
; -2.123 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.396      ;
; -2.116 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.389      ;
; -2.024 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.297      ;
; -1.991 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.264      ;
; -1.981 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.226     ; 2.254      ;
; -1.518 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 2.585      ; 4.592      ;
; -1.344 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 2.585      ; 4.418      ;
; -1.343 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 2.585      ; 4.417      ;
; -1.319 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 2.585      ; 4.393      ;
; -1.024 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 2.585      ; 4.598      ;
; -0.850 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 2.585      ; 4.424      ;
; -0.849 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 2.585      ; 4.423      ;
; -0.825 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 2.585      ; 4.399      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.456 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.721      ;
; -2.450 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.715      ;
; -2.447 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.712      ;
; -2.441 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.706      ;
; -2.297 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.562      ;
; -2.291 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.556      ;
; -2.282 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.547      ;
; -2.270 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.535      ;
; -2.270 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.535      ;
; -2.264 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.529      ;
; -2.137 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.402      ;
; -2.128 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.393      ;
; -2.126 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.391      ;
; -2.114 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.379      ;
; -1.978 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.243      ;
; -1.978 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.234     ; 2.243      ;
; -1.490 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 2.577      ; 4.556      ;
; -1.485 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 2.577      ; 4.551      ;
; -1.346 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 2.577      ; 4.412      ;
; -1.317 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 2.577      ; 4.383      ;
; -0.996 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 2.577      ; 4.562      ;
; -0.991 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 2.577      ; 4.557      ;
; -0.852 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 2.577      ; 4.418      ;
; -0.823 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 2.577      ; 4.389      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.439 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.780      ;
; -2.433 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.774      ;
; -2.347 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.688      ;
; -2.341 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.682      ;
; -2.328 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.669      ;
; -2.322 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.663      ;
; -2.276 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.231      ; 3.006      ;
; -2.270 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.231      ; 3.000      ;
; -2.262 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.603      ;
; -2.180 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.521      ;
; -2.167 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.508      ;
; -2.120 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.461      ;
; -2.098 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.231      ; 2.828      ;
; -2.032 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.373      ;
; -2.028 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.158     ; 2.369      ;
; -1.957 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.231      ; 2.687      ;
; -1.434 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 2.653      ; 4.576      ;
; -1.381 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 2.653      ; 4.523      ;
; -1.351 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 2.653      ; 4.493      ;
; -1.276 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 3.042      ; 4.807      ;
; -0.940 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 2.653      ; 4.582      ;
; -0.887 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 2.653      ; 4.529      ;
; -0.857 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 2.653      ; 4.499      ;
; -0.782 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 3.042      ; 4.813      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.370 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 3.150      ;
; -2.364 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 3.144      ;
; -2.205 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.985      ;
; -2.199 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.979      ;
; -2.192 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.972      ;
; -2.186 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.966      ;
; -2.173 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.953      ;
; -2.130 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.910      ;
; -2.124 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.904      ;
; -2.051 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.831      ;
; -2.028 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.808      ;
; -2.019 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.799      ;
; -2.014 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.794      ;
; -1.910 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 2.592      ; 4.991      ;
; -1.886 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.666      ;
; -1.873 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.653      ;
; -1.871 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.219     ; 2.651      ;
; -1.729 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 2.592      ; 4.810      ;
; -1.708 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 2.592      ; 4.789      ;
; -1.696 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 2.592      ; 4.777      ;
; -1.404 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 2.592      ; 4.985      ;
; -1.223 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 2.592      ; 4.804      ;
; -1.202 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 2.592      ; 4.783      ;
; -1.190 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 2.592      ; 4.771      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.369 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 2.681      ; 4.539      ;
; -1.369 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 2.681      ; 4.539      ;
; -1.369 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 2.681      ; 4.539      ;
; -1.369 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 2.681      ; 4.539      ;
; -0.924 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 2.681      ; 4.594      ;
; -0.924 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 2.681      ; 4.594      ;
; -0.924 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 2.681      ; 4.594      ;
; -0.924 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 2.681      ; 4.594      ;
; -0.133 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 1.061      ;
; -0.124 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 1.052      ;
; -0.103 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 1.031      ;
; -0.092 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 1.020      ;
; -0.091 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 1.019      ;
; -0.084 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 1.012      ;
; -0.081 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 1.009      ;
; -0.074 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 1.002      ;
; 0.030  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 0.898      ;
; 0.030  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 0.898      ;
; 0.140  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 0.788      ;
; 0.142  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 0.786      ;
; 0.245  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.071     ; 0.683      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.355 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.608      ;
; 0.428 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.670      ;
; 0.428 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.670      ;
; 0.587 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.829      ;
; 0.633 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.875      ;
; 0.634 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.876      ;
; 0.635 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.877      ;
; 0.635 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.877      ;
; 0.635 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.877      ;
; 0.653 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.895      ;
; 0.654 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.896      ;
; 0.656 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.071      ; 0.898      ;
; 1.532 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 2.811      ; 4.544      ;
; 1.532 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 2.811      ; 4.544      ;
; 1.532 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 2.811      ; 4.544      ;
; 1.532 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 2.811      ; 4.544      ;
; 1.980 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 2.811      ; 4.492      ;
; 1.980 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 2.811      ; 4.492      ;
; 1.980 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 2.811      ; 4.492      ;
; 1.980 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 2.811      ; 4.492      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.598 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.884 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.885 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.900 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.902 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.145      ;
; 0.902 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.984 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.228      ;
; 0.987 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.233      ;
; 0.994 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.237      ;
; 0.995 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.238      ;
; 0.996 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.239      ;
; 0.998 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.244      ;
; 1.001 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.245      ;
; 1.003 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 1.003 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 1.003 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 1.010 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.253      ;
; 1.012 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.255      ;
; 1.012 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.255      ;
; 1.013 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.256      ;
; 1.013 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.257      ;
; 1.014 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.257      ;
; 1.038 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.280      ;
; 1.049 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.291      ;
; 1.057 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[13] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.061 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.304      ;
; 1.061 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.304      ;
; 1.079 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.322      ;
; 1.092 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.335      ;
; 1.093 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.336      ;
; 1.094 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.336      ;
; 1.094 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.337      ;
; 1.094 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.337      ;
; 1.095 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.338      ;
; 1.099 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.342      ;
; 1.099 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.342      ;
; 1.100 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.343      ;
; 1.104 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.105 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.348      ;
; 1.105 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.348      ;
; 1.105 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.348      ;
; 1.108 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.351      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.973 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 2.711      ; 3.885      ;
; 1.029 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 2.711      ; 3.941      ;
; 1.113 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 2.711      ; 4.025      ;
; 1.202 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 2.711      ; 4.114      ;
; 1.531 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 2.711      ; 3.943      ;
; 1.589 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 2.711      ; 4.001      ;
; 1.608 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 2.711      ; 4.020      ;
; 1.721 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 2.711      ; 4.133      ;
; 2.176 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 1.897      ;
; 2.192 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 1.913      ;
; 2.226 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 1.947      ;
; 2.366 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.087      ;
; 2.367 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.088      ;
; 2.379 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.100      ;
; 2.423 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.144      ;
; 2.429 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.150      ;
; 2.439 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.160      ;
; 2.443 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.164      ;
; 2.457 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.178      ;
; 2.473 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.194      ;
; 2.493 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.214      ;
; 2.542 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.263      ;
; 2.613 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.334      ;
; 2.632 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.030      ; 2.353      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.982 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 2.881      ; 4.064      ;
; 1.003 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 2.881      ; 4.085      ;
; 1.085 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 2.881      ; 4.167      ;
; 1.293 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 2.881      ; 4.375      ;
; 1.540 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 2.881      ; 4.122      ;
; 1.560 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 2.881      ; 4.142      ;
; 1.601 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 2.881      ; 4.183      ;
; 1.774 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 2.881      ; 4.356      ;
; 2.185 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.076      ;
; 2.185 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.076      ;
; 2.200 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.091      ;
; 2.360 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.251      ;
; 2.388 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.279      ;
; 2.402 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.293      ;
; 2.419 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.310      ;
; 2.432 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.323      ;
; 2.432 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.323      ;
; 2.447 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.338      ;
; 2.450 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.341      ;
; 2.452 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.343      ;
; 2.467 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.358      ;
; 2.595 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.486      ;
; 2.666 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.557      ;
; 2.685 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.200      ; 2.576      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.985 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 2.699      ; 3.885      ;
; 1.042 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 2.699      ; 3.942      ;
; 1.126 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 2.699      ; 4.026      ;
; 1.214 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 2.699      ; 4.114      ;
; 1.543 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 2.699      ; 3.943      ;
; 1.602 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 2.699      ; 4.002      ;
; 1.620 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 2.699      ; 4.020      ;
; 1.733 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 2.699      ; 4.133      ;
; 2.188 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 1.897      ;
; 2.204 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 1.913      ;
; 2.239 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 1.948      ;
; 2.378 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.087      ;
; 2.379 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.088      ;
; 2.391 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.100      ;
; 2.435 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.144      ;
; 2.442 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.151      ;
; 2.451 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.160      ;
; 2.455 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.164      ;
; 2.469 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.178      ;
; 2.486 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.195      ;
; 2.506 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.215      ;
; 2.554 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.263      ;
; 2.625 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.334      ;
; 2.644 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.018      ; 2.353      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.992 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 3.187      ; 4.380      ;
; 1.057 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 2.781      ; 4.039      ;
; 1.068 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 2.781      ; 4.050      ;
; 1.141 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 2.781      ; 4.123      ;
; 1.474 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 3.187      ; 4.362      ;
; 1.617 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 2.781      ; 4.099      ;
; 1.626 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 2.781      ; 4.108      ;
; 1.653 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 2.781      ; 4.135      ;
; 2.119 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.506      ; 2.316      ;
; 2.237 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.028      ;
; 2.254 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.045      ;
; 2.271 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.062      ;
; 2.295 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.506      ; 2.492      ;
; 2.366 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.506      ; 2.563      ;
; 2.385 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.506      ; 2.582      ;
; 2.412 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.203      ;
; 2.457 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.248      ;
; 2.474 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.265      ;
; 2.484 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.275      ;
; 2.501 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.292      ;
; 2.502 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.293      ;
; 2.518 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.309      ;
; 2.521 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.312      ;
; 2.538 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.100      ; 2.329      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.001 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 2.703      ; 3.905      ;
; 1.053 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 2.703      ; 3.957      ;
; 1.155 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 2.703      ; 4.059      ;
; 1.268 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 2.703      ; 4.172      ;
; 1.557 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 2.703      ; 3.961      ;
; 1.578 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 2.703      ; 3.982      ;
; 1.713 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 2.703      ; 4.117      ;
; 1.789 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 2.703      ; 4.193      ;
; 2.202 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 1.915      ;
; 2.250 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 1.963      ;
; 2.358 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.071      ;
; 2.373 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.086      ;
; 2.377 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.090      ;
; 2.420 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.133      ;
; 2.449 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.162      ;
; 2.467 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.180      ;
; 2.497 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.210      ;
; 2.510 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.223      ;
; 2.548 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.261      ;
; 2.561 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.274      ;
; 2.605 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.318      ;
; 2.620 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.333      ;
; 2.625 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.338      ;
; 2.638 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.022      ; 2.351      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'col[0]'                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; 1.357 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 6.667      ; 8.438      ;
; 1.454 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 6.667      ; 8.535      ;
; 1.523 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 6.667      ; 8.604      ;
; 1.541 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 6.667      ; 8.622      ;
; 1.642 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 6.667      ; 8.723      ;
; 1.648 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 6.667      ; 8.729      ;
; 1.707 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 6.667      ; 8.788      ;
; 1.710 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 6.667      ; 8.791      ;
; 1.722 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 6.667      ; 8.803      ;
; 1.740 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 6.667      ; 8.821      ;
; 1.790 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 6.683      ; 8.887      ;
; 1.837 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 6.667      ; 8.918      ;
; 1.852 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 6.683      ; 8.949      ;
; 1.861 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 6.667      ; 8.942      ;
; 1.865 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 6.667      ; 8.946      ;
; 1.897 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 6.667      ; 8.978      ;
; 1.914 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 6.667      ; 8.995      ;
; 1.919 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 6.683      ; 9.016      ;
; 1.919 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 6.667      ; 9.000      ;
; 1.940 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 6.667      ; 9.021      ;
; 1.950 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 6.667      ; 9.031      ;
; 2.008 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 6.667      ; 9.089      ;
; 2.067 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 6.683      ; 8.664      ;
; 2.120 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 6.667      ; 9.201      ;
; 2.121 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 6.667      ; 8.702      ;
; 2.131 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 6.667      ; 9.212      ;
; 2.148 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 6.683      ; 8.745      ;
; 2.167 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 6.683      ; 8.764      ;
; 2.171 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 6.667      ; 8.752      ;
; 2.197 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 6.667      ; 8.778      ;
; 2.198 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 6.667      ; 8.779      ;
; 2.225 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 6.667      ; 8.806      ;
; 2.276 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 6.667      ; 9.357      ;
; 2.289 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 6.667      ; 8.870      ;
; 2.332 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 6.667      ; 8.913      ;
; 2.333 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 6.667      ; 8.914      ;
; 2.342 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 6.667      ; 8.923      ;
; 2.345 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 6.667      ; 8.926      ;
; 2.361 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 6.667      ; 8.942      ;
; 2.372 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 6.667      ; 9.453      ;
; 2.374 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 6.667      ; 9.455      ;
; 2.421 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 6.667      ; 9.502      ;
; 2.437 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 6.667      ; 9.018      ;
; 2.438 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 6.667      ; 9.019      ;
; 2.471 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 6.683      ; 9.568      ;
; 2.480 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 6.667      ; 9.061      ;
; 2.484 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 6.667      ; 9.565      ;
; 2.524 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 6.667      ; 9.605      ;
; 2.550 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 6.667      ; 9.131      ;
; 2.553 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 6.667      ; 9.134      ;
; 2.571 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 6.667      ; 9.652      ;
; 2.581 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 6.667      ; 9.162      ;
; 2.591 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 6.667      ; 9.172      ;
; 2.595 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 6.667      ; 9.176      ;
; 2.596 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 6.667      ; 9.677      ;
; 2.600 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 6.667      ; 9.181      ;
; 2.628 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 6.683      ; 9.725      ;
; 2.675 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 6.667      ; 9.756      ;
; 2.676 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 6.683      ; 9.773      ;
; 2.731 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 6.667      ; 9.312      ;
; 2.743 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 6.683      ; 9.340      ;
; 2.766 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 6.667      ; 9.347      ;
; 2.794 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 6.667      ; 9.375      ;
; 2.803 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 6.667      ; 9.384      ;
; 2.858 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 6.667      ; 9.439      ;
; 2.874 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 6.667      ; 9.455      ;
; 2.880 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 6.667      ; 9.461      ;
; 2.892 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 6.683      ; 9.489      ;
; 2.953 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 6.667      ; 9.534      ;
; 2.966 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 6.683      ; 9.563      ;
; 2.999 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 6.667      ; 9.580      ;
; 3.102 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 6.667      ; 9.683      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.420 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 2.718      ; 4.339      ;
; 1.433 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 2.718      ; 4.352      ;
; 1.441 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 2.718      ; 4.360      ;
; 1.617 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 2.718      ; 4.536      ;
; 1.873 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 2.718      ; 4.292      ;
; 1.883 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 2.718      ; 4.302      ;
; 1.929 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 2.718      ; 4.348      ;
; 2.065 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.293      ;
; 2.070 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.298      ;
; 2.086 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.314      ;
; 2.164 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 2.718      ; 4.583      ;
; 2.201 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.429      ;
; 2.241 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.469      ;
; 2.273 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.501      ;
; 2.289 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.517      ;
; 2.312 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.540      ;
; 2.317 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.545      ;
; 2.331 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.559      ;
; 2.333 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.561      ;
; 2.337 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.565      ;
; 2.353 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.581      ;
; 2.376 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.604      ;
; 2.448 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.676      ;
; 2.466 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.037      ; 2.694      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                 ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk                                                       ; -1.606 ; -16.678       ;
; col[0]                                                    ; -1.105 ; -5.674        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -1.104 ; -4.110        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -1.075 ; -3.979        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -1.071 ; -3.821        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -1.068 ; -3.950        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -1.032 ; -3.926        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -1.012 ; -3.828        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; -0.939 ; -3.756        ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                 ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; 0.182 ; 0.000         ;
; clk                                                       ; 0.297 ; 0.000         ;
; col[0]                                                    ; 0.451 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.489 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.681 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.702 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.731 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.737 ; 0.000         ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.740 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clk                                                       ; -3.000 ; -38.028       ;
; col[0]                                                    ; -3.000 ; -12.912       ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; -1.000 ; -4.000        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -1.000 ; -4.000        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -1.000 ; -4.000        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -1.000 ; -4.000        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -1.000 ; -4.000        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -1.000 ; -4.000        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -1.000 ; -4.000        ;
+-----------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -1.606 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.552      ;
; -1.553 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[13] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.498      ;
; -1.549 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.495      ;
; -1.524 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.469      ;
; -1.519 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.464      ;
; -1.514 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.459      ;
; -1.510 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.456      ;
; -1.510 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.455      ;
; -1.487 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.433      ;
; -1.463 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.408      ;
; -1.422 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.368      ;
; -1.409 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.355      ;
; -1.407 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.353      ;
; -1.395 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.341      ;
; -1.394 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.339      ;
; -1.388 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.333      ;
; -1.378 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.323      ;
; -1.374 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.319      ;
; -1.367 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.312      ;
; -1.349 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.295      ;
; -1.340 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.285      ;
; -1.334 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.279      ;
; -1.318 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.264      ;
; -1.309 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.254      ;
; -1.276 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.221      ;
; -1.261 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.206      ;
; -1.260 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.041     ; 2.206      ;
; -1.242 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.187      ;
; -1.235 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.180      ;
; -1.178 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.123      ;
; -1.168 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.113      ;
; -1.065 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; clk                                               ; clk         ; 1.000        ; -0.042     ; 2.010      ;
; -0.912 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.858      ;
; -0.848 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.794      ;
; -0.844 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.790      ;
; -0.844 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.790      ;
; -0.840 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.786      ;
; -0.832 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.778      ;
; -0.806 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.751      ;
; -0.802 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.747      ;
; -0.780 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.726      ;
; -0.776 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.722      ;
; -0.776 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.722      ;
; -0.773 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.719      ;
; -0.772 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.718      ;
; -0.769 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.715      ;
; -0.768 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp       ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; clk         ; 0.500        ; 1.584      ; 2.934      ;
; -0.764 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.710      ;
; -0.763 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.709      ;
; -0.758 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.704      ;
; -0.750 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.696      ;
; -0.738 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.683      ;
; -0.734 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.679      ;
; -0.726 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.671      ;
; -0.725 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.671      ;
; -0.719 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.664      ;
; -0.715 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.660      ;
; -0.712 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.658      ;
; -0.712 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.657      ;
; -0.708 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.654      ;
; -0.708 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.654      ;
; -0.705 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.651      ;
; -0.704 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.650      ;
; -0.701 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.647      ;
; -0.695 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.641      ;
; -0.695 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.641      ;
; -0.695 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.641      ;
; -0.693 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.639      ;
; -0.683 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.629      ;
; -0.679 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.625      ;
; -0.670 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.615      ;
; -0.666 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.611      ;
; -0.659 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.604      ;
; -0.657 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.603      ;
; -0.657 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.603      ;
; -0.651 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.596      ;
; -0.647 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.592      ;
; -0.647 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.592      ;
; -0.644 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.590      ;
; -0.640 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.586      ;
; -0.640 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.586      ;
; -0.639 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[13] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.585      ;
; -0.639 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.584      ;
; -0.637 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.583      ;
; -0.636 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.582      ;
; -0.635 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.581      ;
; -0.633 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.579      ;
; -0.629 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.575      ;
; -0.627 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.573      ;
; -0.627 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.573      ;
; -0.627 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.573      ;
; -0.627 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.573      ;
; -0.625 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.570      ;
; -0.621 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.566      ;
; -0.617 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.562      ;
; -0.615 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.561      ;
; -0.605 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.551      ;
; -0.602 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.547      ;
; -0.598 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk                                               ; clk         ; 1.000        ; -0.042     ; 1.543      ;
; -0.589 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk                                               ; clk         ; 1.000        ; -0.041     ; 1.535      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'col[0]'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.105 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 4.200      ; 5.887      ;
; -1.072 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 4.189      ; 5.843      ;
; -1.055 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 4.200      ; 5.837      ;
; -0.982 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 4.189      ; 5.753      ;
; -0.962 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 4.200      ; 5.744      ;
; -0.904 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 4.189      ; 5.675      ;
; -0.892 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 4.189      ; 5.663      ;
; -0.864 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 4.189      ; 5.635      ;
; -0.855 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 4.189      ; 5.626      ;
; -0.768 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 4.189      ; 5.539      ;
; -0.764 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 4.189      ; 5.535      ;
; -0.738 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 4.189      ; 5.509      ;
; -0.719 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 4.189      ; 5.490      ;
; -0.661 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 4.189      ; 5.932      ;
; -0.613 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 4.189      ; 5.384      ;
; -0.608 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 4.189      ; 5.379      ;
; -0.591 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 4.189      ; 5.362      ;
; -0.560 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 4.189      ; 5.831      ;
; -0.496 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 4.189      ; 5.767      ;
; -0.487 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 4.189      ; 5.758      ;
; -0.478 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 4.189      ; 5.749      ;
; -0.465 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 4.189      ; 5.236      ;
; -0.462 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 4.189      ; 5.233      ;
; -0.457 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 4.189      ; 5.728      ;
; -0.431 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 4.189      ; 5.202      ;
; -0.428 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 4.189      ; 5.699      ;
; -0.418 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 4.189      ; 5.689      ;
; -0.409 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 4.189      ; 5.180      ;
; -0.406 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 4.189      ; 5.177      ;
; -0.401 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 4.189      ; 5.672      ;
; -0.381 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 4.189      ; 5.152      ;
; -0.372 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 4.189      ; 5.643      ;
; -0.360 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 4.189      ; 5.631      ;
; -0.356 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 4.189      ; 5.627      ;
; -0.353 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 4.189      ; 5.624      ;
; -0.351 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 4.189      ; 5.622      ;
; -0.348 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 4.200      ; 5.130      ;
; -0.324 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 4.189      ; 5.595      ;
; -0.324 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 4.189      ; 5.595      ;
; -0.299 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 4.189      ; 5.070      ;
; -0.297 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 4.189      ; 5.568      ;
; -0.295 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 4.189      ; 5.066      ;
; -0.291 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 4.200      ; 5.073      ;
; -0.275 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 4.189      ; 5.546      ;
; -0.267 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.500        ; 4.189      ; 5.038      ;
; -0.263 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.500        ; 4.200      ; 5.045      ;
; -0.263 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 4.200      ; 5.545      ;
; -0.255 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.500        ; 4.189      ; 5.026      ;
; -0.253 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 4.189      ; 5.524      ;
; -0.253 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 1.000        ; 4.200      ; 5.535      ;
; -0.253 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 4.189      ; 5.524      ;
; -0.252 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 4.189      ; 5.023      ;
; -0.244 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.500        ; 4.189      ; 5.015      ;
; -0.238 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.500        ; 4.189      ; 5.009      ;
; -0.224 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 4.189      ; 5.495      ;
; -0.221 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 4.189      ; 5.492      ;
; -0.219 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 4.200      ; 5.501      ;
; -0.219 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 4.189      ; 5.490      ;
; -0.192 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 4.189      ; 5.463      ;
; -0.188 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 4.189      ; 4.959      ;
; -0.182 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 4.189      ; 5.453      ;
; -0.182 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 4.189      ; 4.953      ;
; -0.169 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 4.189      ; 4.940      ;
; -0.156 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 1.000        ; 4.200      ; 5.438      ;
; -0.144 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 1.000        ; 4.200      ; 5.426      ;
; -0.130 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 4.189      ; 5.401      ;
; -0.115 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 4.189      ; 5.386      ;
; -0.100 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 1.000        ; 4.200      ; 5.382      ;
; -0.100 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 4.189      ; 5.371      ;
; -0.093 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 1.000        ; 4.189      ; 5.364      ;
; -0.035 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.500        ; 4.189      ; 4.806      ;
; 0.037  ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 1.000        ; 4.189      ; 5.234      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.104 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 1.497      ; 3.078      ;
; -1.007 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 1.497      ; 2.981      ;
; -1.000 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 1.497      ; 2.974      ;
; -0.999 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.500        ; 1.497      ; 2.973      ;
; -0.810 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.661      ;
; -0.802 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.653      ;
; -0.758 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.609      ;
; -0.730 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.581      ;
; -0.722 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.573      ;
; -0.722 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.573      ;
; -0.714 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.565      ;
; -0.685 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.536      ;
; -0.678 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.529      ;
; -0.676 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.527      ;
; -0.674 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.525      ;
; -0.670 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.521      ;
; -0.618 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.469      ;
; -0.605 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.456      ;
; -0.597 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.448      ;
; -0.545 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; -0.136     ; 1.396      ;
; -0.074 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 1.497      ; 2.548      ;
; 0.025  ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 1.497      ; 2.449      ;
; 0.030  ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 1.497      ; 2.444      ;
; 0.031  ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 1.000        ; 1.497      ; 2.443      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.075 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.483      ;
; -1.067 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.475      ;
; -1.023 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.431      ;
; -0.982 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.390      ;
; -0.974 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.382      ;
; -0.970 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.378      ;
; -0.962 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.370      ;
; -0.952 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.360      ;
; -0.950 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.358      ;
; -0.950 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.358      ;
; -0.930 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.338      ;
; -0.918 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.326      ;
; -0.894 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.302      ;
; -0.857 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.265      ;
; -0.845 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.253      ;
; -0.821 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; -0.079     ; 1.229      ;
; -0.351 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 1.554      ; 2.882      ;
; -0.314 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 1.554      ; 2.345      ;
; -0.276 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 1.554      ; 2.807      ;
; -0.276 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 1.554      ; 2.807      ;
; -0.253 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 1.000        ; 1.554      ; 2.784      ;
; -0.246 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 1.554      ; 2.277      ;
; -0.246 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 1.554      ; 2.277      ;
; -0.223 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.500        ; 1.554      ; 2.254      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.071 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.581      ;
; -1.063 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.573      ;
; -1.019 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.529      ;
; -0.946 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.456      ;
; -0.930 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.440      ;
; -0.924 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.434      ;
; -0.922 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.432      ;
; -0.916 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.426      ;
; -0.896 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.406      ;
; -0.888 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.398      ;
; -0.878 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.388      ;
; -0.872 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.382      ;
; -0.844 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.354      ;
; -0.805 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.315      ;
; -0.799 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.309      ;
; -0.771 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 0.023      ; 1.281      ;
; -0.348 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 1.656      ; 2.981      ;
; -0.318 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 1.656      ; 2.451      ;
; -0.224 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 1.656      ; 2.857      ;
; -0.218 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 1.656      ; 2.851      ;
; -0.211 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 1.000        ; 1.656      ; 2.844      ;
; -0.194 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 1.656      ; 2.327      ;
; -0.188 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 1.656      ; 2.321      ;
; -0.181 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.500        ; 1.656      ; 2.314      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.068 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.483      ;
; -1.060 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.475      ;
; -1.016 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.431      ;
; -0.975 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.390      ;
; -0.967 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.382      ;
; -0.963 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.378      ;
; -0.955 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.370      ;
; -0.944 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.359      ;
; -0.943 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.358      ;
; -0.942 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.357      ;
; -0.923 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.338      ;
; -0.911 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.326      ;
; -0.886 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.301      ;
; -0.850 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.265      ;
; -0.838 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.253      ;
; -0.813 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; -0.072     ; 1.228      ;
; -0.344 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 1.561      ; 2.882      ;
; -0.307 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 1.561      ; 2.345      ;
; -0.269 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 1.561      ; 2.807      ;
; -0.268 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 1.561      ; 2.806      ;
; -0.246 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 1.000        ; 1.561      ; 2.784      ;
; -0.239 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 1.561      ; 2.277      ;
; -0.238 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 1.561      ; 2.276      ;
; -0.216 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.500        ; 1.561      ; 2.254      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.032 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.445      ;
; -1.024 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.437      ;
; -1.020 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.433      ;
; -1.012 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.425      ;
; -0.980 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.393      ;
; -0.968 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.381      ;
; -0.956 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.369      ;
; -0.948 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.361      ;
; -0.918 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.331      ;
; -0.910 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.323      ;
; -0.907 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.320      ;
; -0.904 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.317      ;
; -0.895 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.308      ;
; -0.866 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.279      ;
; -0.831 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.244      ;
; -0.793 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; -0.074     ; 1.206      ;
; -0.326 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 1.559      ; 2.862      ;
; -0.315 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 1.559      ; 2.851      ;
; -0.296 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 1.559      ; 2.332      ;
; -0.285 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 1.559      ; 2.321      ;
; -0.239 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 1.559      ; 2.775      ;
; -0.232 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 1.000        ; 1.559      ; 2.768      ;
; -0.209 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 1.559      ; 2.245      ;
; -0.202 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.500        ; 1.559      ; 2.238      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; -1.012 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.022     ; 1.477      ;
; -1.004 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.022     ; 1.469      ;
; -0.982 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.023     ; 1.446      ;
; -0.974 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.023     ; 1.438      ;
; -0.960 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.022     ; 1.425      ;
; -0.942 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.023     ; 1.406      ;
; -0.940 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.023     ; 1.404      ;
; -0.930 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.023     ; 1.394      ;
; -0.892 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.208      ; 1.587      ;
; -0.887 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.022     ; 1.352      ;
; -0.884 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.208      ; 1.579      ;
; -0.881 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.023     ; 1.345      ;
; -0.857 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.023     ; 1.321      ;
; -0.840 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.208      ; 1.535      ;
; -0.808 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; -0.023     ; 1.272      ;
; -0.767 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 0.208      ; 1.462      ;
; -0.295 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 1.611      ; 2.883      ;
; -0.276 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 1.610      ; 2.863      ;
; -0.266 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 1.610      ; 2.853      ;
; -0.265 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 1.611      ; 2.353      ;
; -0.246 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 1.610      ; 2.333      ;
; -0.236 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 1.610      ; 2.323      ;
; -0.169 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 1.000        ; 1.841      ; 2.987      ;
; -0.139 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.500        ; 1.841      ; 2.457      ;
+--------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                              ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.939 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 1.557      ; 2.973      ;
; -0.939 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 1.557      ; 2.973      ;
; -0.939 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 1.557      ; 2.973      ;
; -0.939 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.500        ; 1.557      ; 2.973      ;
; 0.188  ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 1.557      ; 2.346      ;
; 0.188  ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 1.557      ; 2.346      ;
; 0.188  ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 1.557      ; 2.346      ;
; 0.188  ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; 1.557      ; 2.346      ;
; 0.379  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.567      ;
; 0.382  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.564      ;
; 0.395  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.551      ;
; 0.400  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.546      ;
; 0.402  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.544      ;
; 0.408  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.538      ;
; 0.409  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.537      ;
; 0.420  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.526      ;
; 0.472  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.474      ;
; 0.472  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.474      ;
; 0.537  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.409      ;
; 0.539  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.407      ;
; 0.587  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 1.000        ; -0.041     ; 0.359      ;
+--------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp'                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.182 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.314      ;
; 0.217 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.342      ;
; 0.222 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.347      ;
; 0.286 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.411      ;
; 0.286 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.411      ;
; 0.320 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.445      ;
; 0.320 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.445      ;
; 0.321 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.446      ;
; 0.321 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.446      ;
; 0.322 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.447      ;
; 0.331 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.456      ;
; 0.331 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.456      ;
; 0.332 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 0.041      ; 0.457      ;
; 0.571 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 1.633      ; 2.318      ;
; 0.571 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 1.633      ; 2.318      ;
; 0.571 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 1.633      ; 2.318      ;
; 0.571 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; 0.000        ; 1.633      ; 2.318      ;
; 1.687 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 1.633      ; 2.934      ;
; 1.687 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 1.633      ; 2.934      ;
; 1.687 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 1.633      ; 2.934      ;
; 1.687 ; col[0]                                                               ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; -0.500       ; 1.633      ; 2.934      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.445 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.572      ;
; 0.447 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.451 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.577      ;
; 0.458 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.587      ;
; 0.461 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.511 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.641      ;
; 0.517 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[0]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.643      ;
; 0.519 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.645      ;
; 0.522 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.648      ;
; 0.523 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[13] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[14] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.649      ;
; 0.524 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.651      ;
; 0.525 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.651      ;
; 0.525 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.654      ;
; 0.527 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[2]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.654      ;
; 0.528 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[28] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[26] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[30] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.655      ;
; 0.531 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[17] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[18] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.657      ;
; 0.533 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[21] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.659      ;
; 0.534 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[5]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.659      ;
; 0.543 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.668      ;
; 0.543 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[8]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.668      ;
; 0.546 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[10] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[12] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.671      ;
; 0.574 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.701      ;
; 0.577 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.577 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.577 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[31] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.577 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[15] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[20] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.704      ;
; 0.578 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[23] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[27] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[25] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[29] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.704      ;
; 0.579 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[11] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[16] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.706      ;
; 0.580 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[7]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.705      ;
; 0.580 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[1]  ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.706      ;
; 0.580 ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[19] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|count[24] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.706      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'col[0]'                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; 0.451 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 4.353      ; 5.023      ;
; 0.475 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 4.353      ; 5.047      ;
; 0.517 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 4.353      ; 5.089      ;
; 0.524 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 4.353      ; 4.596      ;
; 0.528 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 4.353      ; 5.100      ;
; 0.532 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 4.353      ; 5.104      ;
; 0.542 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 4.353      ; 4.614      ;
; 0.573 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 4.353      ; 4.645      ;
; 0.573 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 4.353      ; 5.145      ;
; 0.583 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 4.353      ; 5.155      ;
; 0.585 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 4.364      ; 5.168      ;
; 0.598 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 4.353      ; 5.170      ;
; 0.606 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 4.353      ; 4.678      ;
; 0.617 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 4.353      ; 5.189      ;
; 0.622 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 4.353      ; 5.194      ;
; 0.626 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 4.364      ; 5.209      ;
; 0.637 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 4.364      ; 5.220      ;
; 0.669 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 4.353      ; 5.241      ;
; 0.675 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 4.353      ; 4.747      ;
; 0.683 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 4.353      ; 4.755      ;
; 0.690 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 4.353      ; 5.262      ;
; 0.693 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 4.353      ; 4.765      ;
; 0.699 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 4.364      ; 5.282      ;
; 0.700 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 4.353      ; 5.272      ;
; 0.708 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 4.353      ; 5.280      ;
; 0.709 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 4.353      ; 4.781      ;
; 0.712 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 4.353      ; 4.784      ;
; 0.720 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 4.364      ; 5.303      ;
; 0.723 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 4.353      ; 5.295      ;
; 0.730 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 4.364      ; 5.313      ;
; 0.731 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 4.353      ; 5.303      ;
; 0.736 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 4.353      ; 4.808      ;
; 0.744 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 4.353      ; 4.816      ;
; 0.751 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 4.353      ; 5.323      ;
; 0.751 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 4.353      ; 4.823      ;
; 0.754 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 4.364      ; 4.837      ;
; 0.770 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 4.353      ; 4.842      ;
; 0.773 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 4.353      ; 5.345      ;
; 0.779 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; -0.500       ; 4.364      ; 4.862      ;
; 0.784 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 4.353      ; 4.856      ;
; 0.799 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 4.353      ; 5.371      ;
; 0.803 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 4.353      ; 5.375      ;
; 0.804 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; 0.000        ; 4.353      ; 5.376      ;
; 0.808 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; 0.000        ; 4.353      ; 5.380      ;
; 0.835 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 4.364      ; 4.918      ;
; 0.864 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; 0.000        ; 4.353      ; 5.436      ;
; 0.878 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 4.353      ; 4.950      ;
; 0.892 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 4.353      ; 4.964      ;
; 0.892 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 4.353      ; 4.964      ;
; 0.894 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 4.353      ; 5.466      ;
; 0.900 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 4.353      ; 4.972      ;
; 0.902 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 4.353      ; 5.474      ;
; 0.914 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 4.353      ; 4.986      ;
; 0.932 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 4.353      ; 5.504      ;
; 0.939 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 4.353      ; 5.511      ;
; 0.939 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]      ; 0.000        ; 4.353      ; 5.511      ;
; 0.958 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 4.353      ; 5.030      ;
; 0.969 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; 0.000        ; 4.353      ; 5.541      ;
; 1.018 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; 0.000        ; 4.353      ; 5.590      ;
; 1.101 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 4.353      ; 5.173      ;
; 1.202 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 4.353      ; 5.274      ;
; 1.222 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 4.353      ; 5.294      ;
; 1.233 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 4.353      ; 5.305      ;
; 1.315 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 4.353      ; 5.387      ;
; 1.337 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]      ; -0.500       ; 4.353      ; 5.409      ;
; 1.350 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 4.353      ; 5.422      ;
; 1.358 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]      ; -0.500       ; 4.353      ; 5.430      ;
; 1.425 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 4.364      ; 5.508      ;
; 1.455 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 4.353      ; 5.527      ;
; 1.515 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]      ; -0.500       ; 4.364      ; 5.598      ;
; 1.530 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]      ; -0.500       ; 4.353      ; 5.602      ;
; 1.551 ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]      ; -0.500       ; 4.364      ; 5.634      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[0]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.489 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 1.569      ; 2.172      ;
; 0.491 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 1.569      ; 2.174      ;
; 0.527 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 1.569      ; 2.210      ;
; 0.647 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 1.569      ; 2.330      ;
; 1.053 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.169      ;
; 1.056 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.172      ;
; 1.057 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.173      ;
; 1.118 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.234      ;
; 1.121 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.237      ;
; 1.122 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.238      ;
; 1.136 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.252      ;
; 1.164 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.280      ;
; 1.167 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.283      ;
; 1.168 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.284      ;
; 1.181 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.297      ;
; 1.184 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.300      ;
; 1.185 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.301      ;
; 1.201 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.317      ;
; 1.247 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.363      ;
; 1.264 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 0.000        ; 0.012      ; 1.380      ;
; 1.549 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 1.569      ; 2.732      ;
; 1.553 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 1.569      ; 2.736      ;
; 1.577 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 1.569      ; 2.760      ;
; 1.674 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr1|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -0.500       ; 1.569      ; 2.857      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[1]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.681 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 1.929      ; 2.224      ;
; 0.702 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 1.929      ; 2.745      ;
; 0.745 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 1.689      ; 2.048      ;
; 0.774 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 1.690      ; 2.078      ;
; 0.808 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 1.689      ; 2.111      ;
; 0.833 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 1.689      ; 2.636      ;
; 0.836 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 1.690      ; 2.640      ;
; 0.840 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0.000        ; 1.689      ; 2.643      ;
; 1.206 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.372      ; 1.182      ;
; 1.271 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.372      ; 1.247      ;
; 1.302 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.132      ; 1.038      ;
; 1.312 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.132      ; 1.048      ;
; 1.317 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.372      ; 1.293      ;
; 1.334 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.372      ; 1.310      ;
; 1.340 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.133      ; 1.077      ;
; 1.367 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.132      ; 1.103      ;
; 1.377 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.132      ; 1.113      ;
; 1.405 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.133      ; 1.142      ;
; 1.413 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.132      ; 1.149      ;
; 1.423 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.132      ; 1.159      ;
; 1.430 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.132      ; 1.166      ;
; 1.440 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.132      ; 1.176      ;
; 1.451 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.133      ; 1.188      ;
; 1.468 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr2|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -0.500       ; 0.133      ; 1.205      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[3]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.702 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 1.736      ; 2.052      ;
; 0.712 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 1.736      ; 2.062      ;
; 0.764 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 1.736      ; 2.614      ;
; 0.767 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 1.736      ; 2.117      ;
; 0.794 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 1.736      ; 2.644      ;
; 0.809 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 1.736      ; 2.659      ;
; 0.868 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 1.736      ; 2.218      ;
; 0.890 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0.000        ; 1.736      ; 2.740      ;
; 1.268 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.051      ;
; 1.271 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.054      ;
; 1.279 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.062      ;
; 1.333 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.116      ;
; 1.336 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.119      ;
; 1.344 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.127      ;
; 1.379 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.162      ;
; 1.382 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.165      ;
; 1.390 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.173      ;
; 1.394 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.177      ;
; 1.396 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.179      ;
; 1.399 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.182      ;
; 1.407 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.190      ;
; 1.459 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.242      ;
; 1.505 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.288      ;
; 1.522 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr4|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -0.500       ; 0.179      ; 1.305      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[5]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.731 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 1.638      ; 1.983      ;
; 0.754 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 1.638      ; 2.006      ;
; 0.793 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 1.638      ; 2.545      ;
; 0.806 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 1.638      ; 2.058      ;
; 0.842 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 1.638      ; 2.594      ;
; 0.842 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 1.638      ; 2.594      ;
; 0.860 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 1.638      ; 2.112      ;
; 0.877 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0.000        ; 1.638      ; 2.629      ;
; 1.297 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 0.982      ;
; 1.304 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 0.989      ;
; 1.321 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.006      ;
; 1.362 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.047      ;
; 1.369 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.054      ;
; 1.381 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.066      ;
; 1.386 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.071      ;
; 1.408 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.093      ;
; 1.415 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.100      ;
; 1.425 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.110      ;
; 1.432 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.117      ;
; 1.432 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.117      ;
; 1.446 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.131      ;
; 1.449 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.134      ;
; 1.492 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.177      ;
; 1.509 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr6|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -0.500       ; 0.081      ; 1.194      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[2]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.737 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 1.631      ; 1.982      ;
; 0.762 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 1.631      ; 2.007      ;
; 0.799 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 1.631      ; 2.544      ;
; 0.813 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 1.631      ; 2.058      ;
; 0.849 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 1.631      ; 2.594      ;
; 0.850 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 1.631      ; 2.595      ;
; 0.867 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 1.631      ; 2.112      ;
; 0.885 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0.000        ; 1.631      ; 2.630      ;
; 1.303 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 0.981      ;
; 1.311 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 0.989      ;
; 1.329 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.007      ;
; 1.368 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.046      ;
; 1.376 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.054      ;
; 1.389 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.067      ;
; 1.394 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.072      ;
; 1.414 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.092      ;
; 1.422 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.100      ;
; 1.431 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.109      ;
; 1.439 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.117      ;
; 1.440 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.118      ;
; 1.454 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.132      ;
; 1.457 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.135      ;
; 1.500 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.178      ;
; 1.517 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr3|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -0.500       ; 0.074      ; 1.195      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'arquitetura:inst|entrada:ent|registerSelector:rs|state[4]'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                 ; Launch Clock                                      ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.740 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 1.636      ; 1.990      ;
; 0.753 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 1.636      ; 2.003      ;
; 0.788 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 1.636      ; 2.538      ;
; 0.802 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 1.636      ; 2.052      ;
; 0.813 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 1.636      ; 2.563      ;
; 0.864 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 1.636      ; 2.614      ;
; 0.872 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 1.636      ; 2.122      ;
; 0.913 ; col[0]                                                               ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; col[0]                                            ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0.000        ; 1.636      ; 2.663      ;
; 1.292 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 0.975      ;
; 1.307 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 0.990      ;
; 1.357 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.040      ;
; 1.368 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.051      ;
; 1.372 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.055      ;
; 1.375 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[2] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.058      ;
; 1.403 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.086      ;
; 1.418 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.101      ;
; 1.420 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[2] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.103      ;
; 1.433 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.116      ;
; 1.435 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[3] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.118      ;
; 1.440 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[3] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.123      ;
; 1.479 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.162      ;
; 1.486 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[1] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.169      ;
; 1.496 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[1] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.179      ;
; 1.503 ; arquitetura:inst|entrada:ent|keypadEncoder:ke|ringCounter:RC|ring[0] ; arquitetura:inst|entrada:ent|fourbitsRegister:fbr5|Q[0] ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -0.500       ; 0.079      ; 1.186      ;
+-------+----------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------+-----------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                      ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                           ; -4.025   ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; -1.521   ; 0.182 ; N/A      ; N/A     ; -1.285              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -2.659   ; 0.489 ; N/A      ; N/A     ; -1.285              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -2.665   ; 0.681 ; N/A      ; N/A     ; -1.285              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -2.731   ; 0.737 ; N/A      ; N/A     ; -1.285              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -2.802   ; 0.702 ; N/A      ; N/A     ; -1.285              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -2.695   ; 0.740 ; N/A      ; N/A     ; -1.285              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -2.720   ; 0.731 ; N/A      ; N/A     ; -1.285              ;
;  clk                                                       ; -4.025   ; 0.297 ; N/A      ; N/A     ; -3.000              ;
;  col[0]                                                    ; -3.282   ; 0.451 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                            ; -152.959 ; 0.0   ; 0.0      ; 0.0     ; -92.095             ;
;  arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; -6.084   ; 0.000 ; N/A      ; N/A     ; -5.140              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; -10.075  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; -10.300  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; -10.380  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; -10.288  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; -10.436  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
;  arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; -10.335  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
;  clk                                                       ; -66.749  ; 0.000 ; N/A      ; N/A     ; -45.405             ;
;  col[0]                                                    ; -18.312  ; 0.000 ; N/A      ; N/A     ; -12.912             ;
+------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; EnLed         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; StrobeLed     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; row[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; row[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; row[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; row[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss0[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss0[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss0[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss0[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss0[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss0[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss0[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss1[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss1[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss1[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss1[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss1[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss1[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss1[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ss2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; strobe                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; col[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; EnLed         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; StrobeLed     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; row[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; row[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; row[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; row[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ss0[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ss0[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ss0[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ss0[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ss0[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ss0[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ss0[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ss1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ss1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ss1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ss2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ss2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; EnLed         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; StrobeLed     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; row[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; row[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; row[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; row[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ss0[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ss0[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ss0[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ss0[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ss0[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ss0[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ss0[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ss1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ss1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ss1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ss2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ss2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; EnLed         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; StrobeLed     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; row[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; row[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; row[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; row[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ss0[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ss0[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ss0[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ss0[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ss0[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ss0[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ss0[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ss1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ss1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ss1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ss2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ss2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                   ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; 16       ; 0        ; 0        ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; 4        ; 4        ; 0        ; 0        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 32       ; 0        ; 0        ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 8        ; 8        ; 0        ; 0        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0        ; 0        ; 32       ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0        ; 0        ; 8        ; 8        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0        ; 0        ; 32       ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0        ; 0        ; 8        ; 8        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0        ; 0        ; 32       ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0        ; 0        ; 8        ; 8        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0        ; 0        ; 32       ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0        ; 0        ; 8        ; 8        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0        ; 0        ; 32       ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0        ; 0        ; 8        ; 8        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; clk                                                       ; 1        ; 1        ; 0        ; 0        ;
; clk                                                       ; clk                                                       ; 816      ; 0        ; 0        ; 0        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]                                                    ; 0        ; 0        ; 7        ; 7        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]                                                    ; 0        ; 0        ; 7        ; 7        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]                                                    ; 0        ; 0        ; 7        ; 7        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]                                                    ; 0        ; 0        ; 7        ; 7        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]                                                    ; 0        ; 0        ; 6        ; 6        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]                                                    ; 0        ; 0        ; 6        ; 6        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                    ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; 16       ; 0        ; 0        ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; 4        ; 4        ; 0        ; 0        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 32       ; 0        ; 0        ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; 8        ; 8        ; 0        ; 0        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0        ; 0        ; 32       ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; 0        ; 0        ; 8        ; 8        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0        ; 0        ; 32       ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; 0        ; 0        ; 8        ; 8        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0        ; 0        ; 32       ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; 0        ; 0        ; 8        ; 8        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0        ; 0        ; 32       ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; 0        ; 0        ; 8        ; 8        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0        ; 0        ; 32       ; 0        ;
; col[0]                                                    ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; 0        ; 0        ; 8        ; 8        ;
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; clk                                                       ; 1        ; 1        ; 0        ; 0        ;
; clk                                                       ; clk                                                       ; 816      ; 0        ; 0        ; 0        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; col[0]                                                    ; 0        ; 0        ; 7        ; 7        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; col[0]                                                    ; 0        ; 0        ; 7        ; 7        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; col[0]                                                    ; 0        ; 0        ; 7        ; 7        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; col[0]                                                    ; 0        ; 0        ; 7        ; 7        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; col[0]                                                    ; 0        ; 0        ; 6        ; 6        ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; col[0]                                                    ; 0        ; 0        ; 6        ; 6        ;
+-----------------------------------------------------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 121   ; 121  ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 441   ; 441  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                       ;
+-----------------------------------------------------------+-----------------------------------------------------------+------+-------------+
; Target                                                    ; Clock                                                     ; Type ; Status      ;
+-----------------------------------------------------------+-----------------------------------------------------------+------+-------------+
; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp         ; Base ; Constrained ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[0] ; Base ; Constrained ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[1] ; Base ; Constrained ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[2] ; Base ; Constrained ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[3] ; Base ; Constrained ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[4] ; Base ; Constrained ;
; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; arquitetura:inst|entrada:ent|registerSelector:rs|state[5] ; Base ; Constrained ;
; clk                                                       ; clk                                                       ; Base ; Constrained ;
; col[0]                                                    ; col[0]                                                    ; Base ; Constrained ;
+-----------------------------------------------------------+-----------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; strobe     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; EnLed       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; StrobeLed   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; row[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; row[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; row[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; row[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; strobe     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; EnLed       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; StrobeLed   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; row[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; row[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; row[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; row[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss0[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss1[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ss2[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Thu Nov 16 14:01:42 2023
Info: Command: quartus_sta proj1 -c proj1
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proj1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name arquitetura:inst|entrada:ent|registerSelector:rs|state[3] arquitetura:inst|entrada:ent|registerSelector:rs|state[3]
    Info (332105): create_clock -period 1.000 -name arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name col[0] col[0]
    Info (332105): create_clock -period 1.000 -name arquitetura:inst|entrada:ent|registerSelector:rs|state[4] arquitetura:inst|entrada:ent|registerSelector:rs|state[4]
    Info (332105): create_clock -period 1.000 -name arquitetura:inst|entrada:ent|registerSelector:rs|state[5] arquitetura:inst|entrada:ent|registerSelector:rs|state[5]
    Info (332105): create_clock -period 1.000 -name arquitetura:inst|entrada:ent|registerSelector:rs|state[1] arquitetura:inst|entrada:ent|registerSelector:rs|state[1]
    Info (332105): create_clock -period 1.000 -name arquitetura:inst|entrada:ent|registerSelector:rs|state[0] arquitetura:inst|entrada:ent|registerSelector:rs|state[0]
    Info (332105): create_clock -period 1.000 -name arquitetura:inst|entrada:ent|registerSelector:rs|state[2] arquitetura:inst|entrada:ent|registerSelector:rs|state[2]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.025             -66.749 clk 
    Info (332119):    -3.282             -18.312 col[0] 
    Info (332119):    -2.802             -10.288 arquitetura:inst|entrada:ent|registerSelector:rs|state[3] 
    Info (332119):    -2.731             -10.380 arquitetura:inst|entrada:ent|registerSelector:rs|state[2] 
    Info (332119):    -2.720             -10.335 arquitetura:inst|entrada:ent|registerSelector:rs|state[5] 
    Info (332119):    -2.695             -10.436 arquitetura:inst|entrada:ent|registerSelector:rs|state[4] 
    Info (332119):    -2.665             -10.300 arquitetura:inst|entrada:ent|registerSelector:rs|state[1] 
    Info (332119):    -2.659             -10.075 arquitetura:inst|entrada:ent|registerSelector:rs|state[0] 
    Info (332119):    -1.521              -6.084 arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp 
    Info (332119):     0.654               0.000 clk 
    Info (332119):     1.023               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[1] 
    Info (332119):     1.047               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[3] 
    Info (332119):     1.059               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[5] 
    Info (332119):     1.066               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[4] 
    Info (332119):     1.071               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[2] 
    Info (332119):     1.433               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[0] 
    Info (332119):     1.511               0.000 col[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clk 
    Info (332119):    -3.000             -10.710 col[0] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[0] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[1] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[2] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[3] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[4] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[5] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.610
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.610             -56.312 clk 
    Info (332119):    -2.994             -17.122 col[0] 
    Info (332119):    -2.565              -9.380 arquitetura:inst|entrada:ent|registerSelector:rs|state[3] 
    Info (332119):    -2.486              -9.428 arquitetura:inst|entrada:ent|registerSelector:rs|state[2] 
    Info (332119):    -2.474              -9.378 arquitetura:inst|entrada:ent|registerSelector:rs|state[5] 
    Info (332119):    -2.456              -9.470 arquitetura:inst|entrada:ent|registerSelector:rs|state[4] 
    Info (332119):    -2.439              -9.390 arquitetura:inst|entrada:ent|registerSelector:rs|state[1] 
    Info (332119):    -2.370              -8.897 arquitetura:inst|entrada:ent|registerSelector:rs|state[0] 
    Info (332119):    -1.369              -5.476 arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp 
    Info (332119):     0.598               0.000 clk 
    Info (332119):     0.973               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[5] 
    Info (332119):     0.982               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[3] 
    Info (332119):     0.985               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[2] 
    Info (332119):     0.992               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[1] 
    Info (332119):     1.001               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[4] 
    Info (332119):     1.357               0.000 col[0] 
    Info (332119):     1.420               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clk 
    Info (332119):    -3.000             -10.710 col[0] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[0] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[1] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[2] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[3] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[4] 
    Info (332119):    -1.285              -5.140 arquitetura:inst|entrada:ent|registerSelector:rs|state[5] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.606
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.606             -16.678 clk 
    Info (332119):    -1.105              -5.674 col[0] 
    Info (332119):    -1.104              -4.110 arquitetura:inst|entrada:ent|registerSelector:rs|state[0] 
    Info (332119):    -1.075              -3.979 arquitetura:inst|entrada:ent|registerSelector:rs|state[2] 
    Info (332119):    -1.071              -3.821 arquitetura:inst|entrada:ent|registerSelector:rs|state[3] 
    Info (332119):    -1.068              -3.950 arquitetura:inst|entrada:ent|registerSelector:rs|state[5] 
    Info (332119):    -1.032              -3.926 arquitetura:inst|entrada:ent|registerSelector:rs|state[4] 
    Info (332119):    -1.012              -3.828 arquitetura:inst|entrada:ent|registerSelector:rs|state[1] 
    Info (332119):    -0.939              -3.756 arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp 
    Info (332119):     0.297               0.000 clk 
    Info (332119):     0.451               0.000 col[0] 
    Info (332119):     0.489               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[0] 
    Info (332119):     0.681               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[1] 
    Info (332119):     0.702               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[3] 
    Info (332119):     0.731               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[5] 
    Info (332119):     0.737               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[2] 
    Info (332119):     0.740               0.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[4] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.028 clk 
    Info (332119):    -3.000             -12.912 col[0] 
    Info (332119):    -1.000              -4.000 arquitetura:inst|entrada:ent|Clock_Divider:cd|tmp 
    Info (332119):    -1.000              -4.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[0] 
    Info (332119):    -1.000              -4.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[1] 
    Info (332119):    -1.000              -4.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[2] 
    Info (332119):    -1.000              -4.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[3] 
    Info (332119):    -1.000              -4.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[4] 
    Info (332119):    -1.000              -4.000 arquitetura:inst|entrada:ent|registerSelector:rs|state[5] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4909 megabytes
    Info: Processing ended: Thu Nov 16 14:01:45 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


