TimeQuest Timing Analyzer report for BoardTest
Thu Apr 26 01:56:44 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Hold: 'clk'
 35. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; 12.62 MHz   ; 12.62 MHz       ; clk                             ;                                                       ;
; 1005.03 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -78.234 ; -3338.600     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.005   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -631.157      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -2.968        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                           ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -78.234 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.016      ; 79.290     ;
; -78.148 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 79.204     ;
; -78.097 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.016      ; 79.153     ;
; -78.062 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.016      ; 79.118     ;
; -78.031 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.016      ; 79.087     ;
; -78.011 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 79.067     ;
; -78.003 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.016      ; 79.059     ;
; -77.976 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.016      ; 79.032     ;
; -77.945 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 79.001     ;
; -77.925 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.981     ;
; -77.917 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.973     ;
; -77.890 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.946     ;
; -77.859 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.915     ;
; -77.839 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.895     ;
; -77.831 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.887     ;
; -77.804 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.860     ;
; -77.773 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.829     ;
; -77.753 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.809     ;
; -77.745 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.801     ;
; -77.735 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.791     ;
; -77.718 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.774     ;
; -77.687 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.743     ;
; -77.680 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.755     ;
; -77.667 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.723     ;
; -77.659 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.715     ;
; -77.649 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.705     ;
; -77.601 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.657     ;
; -77.594 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.669     ;
; -77.581 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.637     ;
; -77.576 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.632     ;
; -77.573 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.629     ;
; -77.563 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.619     ;
; -77.528 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.584     ;
; -77.515 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.571     ;
; -77.508 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.583     ;
; -77.490 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.546     ;
; -77.487 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.543     ;
; -77.477 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.533     ;
; -77.459 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.513     ;
; -77.442 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.498     ;
; -77.423 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.477     ;
; -77.422 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.497     ;
; -77.404 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.460     ;
; -77.391 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.447     ;
; -77.373 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.427     ;
; -77.356 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.412     ;
; -77.344 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.419     ;
; -77.337 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.391     ;
; -77.337 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.391     ;
; -77.336 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.411     ;
; -77.318 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.374     ;
; -77.316 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.007      ; 78.363     ;
; -77.305 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.361     ;
; -77.287 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.341     ;
; -77.270 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.326     ;
; -77.260 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.335     ;
; -77.258 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.333     ;
; -77.251 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.305     ;
; -77.251 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.305     ;
; -77.250 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.325     ;
; -77.232 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[0] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.288     ;
; -77.232 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.288     ;
; -77.230 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.007      ; 78.277     ;
; -77.219 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.275     ;
; -77.207 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.261     ;
; -77.201 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.255     ;
; -77.184 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.259     ;
; -77.184 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.240     ;
; -77.174 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.249     ;
; -77.172 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.247     ;
; -77.165 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.219     ;
; -77.165 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.219     ;
; -77.164 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.239     ;
; -77.146 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.202     ;
; -77.144 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.007      ; 78.191     ;
; -77.121 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.175     ;
; -77.115 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.169     ;
; -77.098 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.173     ;
; -77.098 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.154     ;
; -77.095 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[0] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.151     ;
; -77.088 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.163     ;
; -77.086 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.161     ;
; -77.079 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.133     ;
; -77.079 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.133     ;
; -77.065 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.119     ;
; -77.060 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.116     ;
; -77.058 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.007      ; 78.105     ;
; -77.035 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.089     ;
; -77.029 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.083     ;
; -77.029 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[0] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.085     ;
; -77.012 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.087     ;
; -77.012 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.068     ;
; -77.002 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.077     ;
; -77.001 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[0] ; clk          ; clk         ; 1.000        ; 0.016      ; 78.057     ;
; -77.000 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.075     ;
; -76.993 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.047     ;
; -76.993 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.047     ;
; -76.979 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 78.033     ;
; -76.973 ; rangefinder:U_Ranger_Botom|edgebegin[12] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.035      ; 78.048     ;
; -76.972 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.007      ; 78.019     ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.005 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.035      ;
; 0.235 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.740 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.753 ; pid_pitch_controller:U_Pitch|u_old[9]                 ; pid_pitch_controller:U_Pitch|u_old[9]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.771 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.772 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.794 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[6]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.976 ; quadreg:U_RegAM|tmp[7]                                ; BLED_Blue[3]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.285      ;
; 1.037 ; pid_yaw_controller:U_Yaw|error[6]                     ; regmap:U_Registers|quadreg:RegEz|tmp[6]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.046 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.352      ;
; 1.062 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.368      ;
; 1.071 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.378      ;
; 1.103 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.409      ;
; 1.144 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.166 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; regmap:U_Registers|quadreg:RegAD|tmp[2]               ; pid_altitude_controller:U_Altitude|error[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; regmap:U_Registers|quadreg:RegXM|tmp[3]               ; pid_pitch_controller:U_Pitch|error[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; regmap:U_Registers|quadreg:RegAD|tmp[0]               ; pid_altitude_controller:U_Altitude|error[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; regmap:U_Registers|quadreg:RegAD|tmp[6]               ; pid_altitude_controller:U_Altitude|error[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; regmap:U_Registers|quadreg:RegAD|tmp[4]               ; pid_altitude_controller:U_Altitude|error[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.174 ; regmap:U_Registers|quadreg:RegXM|tmp[0]               ; pid_pitch_controller:U_Pitch|error[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.176 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; regmap:U_Registers|quadreg:RegAD|tmp[1]               ; pid_altitude_controller:U_Altitude|error[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; regmap:U_Registers|quadreg:RegXM|tmp[5]               ; pid_pitch_controller:U_Pitch|error[5]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.185 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.191 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.193 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.193 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.195 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.198 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.504      ;
; 1.199 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.199 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.204 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.212 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.212 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[4]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.215 ; regmap:U_Registers|quadreg:RegXM|tmp[2]               ; pid_pitch_controller:U_Pitch|error[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.215 ; regmap:U_Registers|quadreg:RegXM|tmp[6]               ; pid_pitch_controller:U_Pitch|error[6]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.221 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[5]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.528      ;
; 1.222 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.528      ;
; 1.222 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.528      ;
; 1.223 ; regmap:U_Registers|quadreg:RegAD|tmp[3]               ; pid_altitude_controller:U_Altitude|error[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; regmap:U_Registers|quadreg:RegAD|tmp[5]               ; pid_altitude_controller:U_Altitude|error[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.224 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Top|edgebegin[20]                ; clk          ; clk         ; 0.000        ; 0.009      ; 1.539      ;
; 1.225 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk          ; clk         ; 0.000        ; 0.009      ; 1.540      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; -0.001     ; 1.531      ;
; 1.229 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.237 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.543      ;
; 1.238 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.239 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.240 ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.244 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.550      ;
; 1.249 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.272 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.578      ;
; 1.272 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.578      ;
; 1.272 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.578      ;
; 1.272 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.578      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.729 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.035      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.391  ; 5.391  ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 7.345  ; 7.345  ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.346  ; 6.346  ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.818  ; 6.818  ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.311  ; 6.311  ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.901  ; 5.901  ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 6.663  ; 6.663  ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 6.614  ; 6.614  ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 5.926  ; 5.926  ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.345  ; 7.345  ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.357  ; 6.357  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.856  ; 6.856  ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 25.636 ; 25.636 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 25.636 ; 25.636 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 8.297  ; 8.297  ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 9.391  ; 9.391  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 9.139  ; 9.139  ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 7.437  ; 7.437  ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.381  ; 8.381  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -5.120 ; -5.120 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -5.045 ; -5.045 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -5.093 ; -5.093 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -5.127 ; -5.127 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -5.097 ; -5.097 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -5.162 ; -5.162 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -5.227 ; -5.227 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -5.774 ; -5.774 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -5.045 ; -5.045 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -5.293 ; -5.293 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -4.708 ; -4.708 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -5.588 ; -5.588 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -4.455 ; -4.455 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -4.579 ; -4.579 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -4.455 ; -4.455 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -4.923 ; -4.923 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -4.591 ; -4.591 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -4.488 ; -4.488 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -5.371 ; -5.371 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.940  ; 9.940  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.549  ; 9.549  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.940  ; 9.940  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.565  ; 9.565  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.433  ; 8.433  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.603  ; 9.603  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 9.225  ; 9.225  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.231  ; 9.231  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.603  ; 9.603  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.551  ; 9.551  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.299  ; 8.299  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.417  ; 8.417  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.813  ; 8.813  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.834  ; 8.834  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 20.698 ; 20.698 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 19.855 ; 19.855 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 20.698 ; 20.698 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 18.192 ; 18.192 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 18.948 ; 18.948 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 19.089 ; 19.089 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 19.119 ; 19.119 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 18.198 ; 18.198 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 19.718 ; 19.718 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 11.096 ; 11.096 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 11.313 ; 11.313 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.461  ; 8.461  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.864  ; 8.864  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.606  ; 7.606  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.433  ; 8.433  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.549  ; 9.549  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.940  ; 9.940  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.565  ; 9.565  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.433  ; 8.433  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.225  ; 9.225  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 9.225  ; 9.225  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.231  ; 9.231  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.603  ; 9.603  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.551  ; 9.551  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.299  ; 8.299  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.417  ; 8.417  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.813  ; 8.813  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.834  ; 8.834  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 9.874  ; 9.874  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 10.975 ; 10.975 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 11.079 ; 11.079 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 11.101 ; 11.101 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 11.305 ; 11.305 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.639 ; 10.639 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 9.874  ; 9.874  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 10.194 ; 10.194 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 10.294 ; 10.294 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.846  ; 9.846  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 10.524 ; 10.524 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.461  ; 8.461  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.864  ; 8.864  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.606  ; 7.606  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Propagation Delay                                                     ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 14.523 ; 14.523 ; 14.523 ; 14.523 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 14.533 ; 14.533 ; 14.533 ; 14.533 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 14.566 ; 14.566 ; 14.566 ; 14.566 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 14.576 ; 14.576 ; 14.576 ; 14.576 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 13.925 ;        ;        ; 13.925 ;
+----------------+------------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Minimum Propagation Delay                                             ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 14.523 ; 14.523 ; 14.523 ; 14.523 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 14.533 ; 14.533 ; 14.533 ; 14.533 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 14.566 ; 14.566 ; 14.566 ; 14.566 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 14.576 ; 14.576 ; 14.576 ; 14.576 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 13.925 ;        ;        ; 13.925 ;
+----------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 10.759 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 11.068 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 11.078 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.759 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.759 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 11.111 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 11.121 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 11.137 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 11.137 ;      ; Rise       ; clk             ;
+-------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 10.733 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 11.042 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 11.052 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.733 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.733 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 11.085 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 11.095 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 11.111 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 11.111 ;      ; Rise       ; clk             ;
+-------------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 10.759    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 11.068    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 11.078    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.759    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.759    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 11.111    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 11.121    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 11.137    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 11.137    ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 10.733    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 11.042    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 11.052    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.733    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.733    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 11.085    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 11.095    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 11.111    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 11.111    ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -25.424 ; -817.235      ;
; clk_div:U_1HzClkDivider|clk_out ; 0.624   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -425.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -2.000        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                           ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -25.424 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.469     ;
; -25.389 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.434     ;
; -25.375 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.420     ;
; -25.354 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.399     ;
; -25.352 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.397     ;
; -25.340 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.385     ;
; -25.322 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.367     ;
; -25.319 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.364     ;
; -25.317 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.362     ;
; -25.305 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.350     ;
; -25.287 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.332     ;
; -25.284 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.329     ;
; -25.282 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.327     ;
; -25.270 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.315     ;
; -25.252 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.297     ;
; -25.249 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.294     ;
; -25.247 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.292     ;
; -25.235 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.280     ;
; -25.217 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.262     ;
; -25.214 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.259     ;
; -25.212 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.257     ;
; -25.211 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.256     ;
; -25.200 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.245     ;
; -25.182 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.227     ;
; -25.180 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.224     ;
; -25.177 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.222     ;
; -25.176 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.221     ;
; -25.166 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.232     ;
; -25.165 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.210     ;
; -25.158 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.202     ;
; -25.148 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.193     ;
; -25.147 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.192     ;
; -25.145 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.189     ;
; -25.142 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.187     ;
; -25.141 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.186     ;
; -25.131 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.197     ;
; -25.123 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.167     ;
; -25.123 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.167     ;
; -25.120 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.165     ;
; -25.113 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.158     ;
; -25.112 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.157     ;
; -25.110 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.154     ;
; -25.106 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.151     ;
; -25.096 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.162     ;
; -25.088 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.132     ;
; -25.088 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.132     ;
; -25.085 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.130     ;
; -25.078 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.123     ;
; -25.076 ; rangefinder:U_Ranger_Botom|edgebegin[0]  ; quadreg:U_RegAM|tmp[0] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.121     ;
; -25.075 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.119     ;
; -25.071 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.115     ;
; -25.071 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.116     ;
; -25.061 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.127     ;
; -25.053 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.097     ;
; -25.053 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.097     ;
; -25.050 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.095     ;
; -25.043 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.088     ;
; -25.040 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.084     ;
; -25.036 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.080     ;
; -25.036 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.081     ;
; -25.031 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.097     ;
; -25.027 ; rangefinder:U_Ranger_Botom|edgebegin[1]  ; quadreg:U_RegAM|tmp[0] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.072     ;
; -25.026 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.092     ;
; -25.025 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.006      ; 26.063     ;
; -25.018 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.062     ;
; -25.018 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.062     ;
; -25.015 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.060     ;
; -25.008 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.053     ;
; -25.005 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.049     ;
; -25.004 ; rangefinder:U_Ranger_Botom|edgebegin[2]  ; quadreg:U_RegAM|tmp[0] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.049     ;
; -25.001 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.045     ;
; -25.001 ; rangefinder:U_Ranger_Botom|edgebegin[4]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.046     ;
; -24.996 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.040     ;
; -24.996 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.062     ;
; -24.994 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.060     ;
; -24.991 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.057     ;
; -24.990 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.006      ; 26.028     ;
; -24.983 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.027     ;
; -24.983 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.027     ;
; -24.980 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.025     ;
; -24.974 ; rangefinder:U_Ranger_Botom|edgebegin[3]  ; quadreg:U_RegAM|tmp[0] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.019     ;
; -24.973 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.013      ; 26.018     ;
; -24.970 ; rangefinder:U_Ranger_Botom|edgeend[0]    ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.014     ;
; -24.966 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.010     ;
; -24.961 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.012      ; 26.005     ;
; -24.961 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.027     ;
; -24.959 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; quadreg:U_RegAM|tmp[6] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.025     ;
; -24.956 ; rangefinder:U_Ranger_Botom|edgebegin[5]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.022     ;
; -24.955 ; rangefinder:U_Ranger_Botom|edgebegin[8]  ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.006      ; 25.993     ;
; -24.952 ; rangefinder:U_Ranger_Botom|edgebegin[11] ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.034      ; 26.018     ;
; -24.948 ; rangefinder:U_Ranger_Botom|edgeend[2]    ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.012      ; 25.992     ;
; -24.948 ; rangefinder:U_Ranger_Botom|edgeend[1]    ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.012      ; 25.992     ;
; -24.946 ; rangefinder:U_Ranger_Botom|edgeend[5]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.012      ; 25.990     ;
; -24.945 ; rangefinder:U_Ranger_Botom|edgebegin[7]  ; quadreg:U_RegAM|tmp[2] ; clk          ; clk         ; 1.000        ; 0.013      ; 25.990     ;
; -24.938 ; rangefinder:U_Ranger_Botom|edgebegin[6]  ; quadreg:U_RegAM|tmp[1] ; clk          ; clk         ; 1.000        ; 0.013      ; 25.983     ;
; -24.931 ; rangefinder:U_Ranger_Botom|edgeend[3]    ; quadreg:U_RegAM|tmp[3] ; clk          ; clk         ; 1.000        ; 0.012      ; 25.975     ;
; -24.926 ; rangefinder:U_Ranger_Botom|edgeend[6]    ; quadreg:U_RegAM|tmp[7] ; clk          ; clk         ; 1.000        ; 0.012      ; 25.970     ;
; -24.926 ; rangefinder:U_Ranger_Botom|edgeend[4]    ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.012      ; 25.970     ;
; -24.926 ; rangefinder:U_Ranger_Botom|edgebegin[9]  ; quadreg:U_RegAM|tmp[4] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.992     ;
; -24.924 ; rangefinder:U_Ranger_Botom|edgebegin[10] ; quadreg:U_RegAM|tmp[5] ; clk          ; clk         ; 1.000        ; 0.034      ; 25.990     ;
+---------+------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.624 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.408      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.245 ; pid_pitch_controller:U_Pitch|u_old[9]                 ; pid_pitch_controller:U_Pitch|u_old[9]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.251 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.265 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[6]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.417      ;
; 0.319 ; pid_yaw_controller:U_Yaw|error[6]                     ; regmap:U_Registers|quadreg:RegEz|tmp[6]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; quadreg:U_RegAM|tmp[7]                                ; BLED_Blue[3]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.473      ;
; 0.323 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.474      ;
; 0.333 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.486      ;
; 0.355 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; regmap:U_Registers|quadreg:RegAD|tmp[2]               ; pid_altitude_controller:U_Altitude|error[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; regmap:U_Registers|quadreg:RegAD|tmp[6]               ; pid_altitude_controller:U_Altitude|error[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; regmap:U_Registers|quadreg:RegXM|tmp[3]               ; pid_pitch_controller:U_Pitch|error[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; regmap:U_Registers|quadreg:RegAD|tmp[4]               ; pid_altitude_controller:U_Altitude|error[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; regmap:U_Registers|quadreg:RegXM|tmp[0]               ; pid_pitch_controller:U_Pitch|error[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; regmap:U_Registers|quadreg:RegAD|tmp[0]               ; pid_altitude_controller:U_Altitude|error[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; regmap:U_Registers|quadreg:RegAD|tmp[1]               ; pid_altitude_controller:U_Altitude|error[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; regmap:U_Registers|quadreg:RegXM|tmp[5]               ; pid_pitch_controller:U_Pitch|error[5]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clocktick                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.518      ;
; 0.368 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; regmap:U_Registers|quadreg:RegXM|tmp[6]               ; pid_pitch_controller:U_Pitch|error[6]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; regmap:U_Registers|quadreg:RegXM|tmp[2]               ; pid_pitch_controller:U_Pitch|error[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; -0.001     ; 0.523      ;
; 0.372 ; regmap:U_Registers|quadreg:RegAD|tmp[3]               ; pid_altitude_controller:U_Altitude|error[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; regmap:U_Registers|quadreg:RegAD|tmp[5]               ; pid_altitude_controller:U_Altitude|error[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[4]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[5]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.389 ; pid_altitude_controller:U_Altitude|error[9]           ; regmap:U_Registers|quadreg:RegEa|tmp[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.413 ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.574      ;
; 0.414 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Top|edgebegin[20]                ; clk          ; clk         ; 0.000        ; 0.008      ; 0.574      ;
; 0.439 ; regmap:U_Registers|quadreg:RegZM|tmp[1]               ; pid_yaw_controller:U_Yaw|error[1]                     ; clk          ; clk         ; 0.000        ; 0.007      ; 0.598      ;
; 0.439 ; quadreg:U_RegAM|tmp[0]                                ; BLED_Orange[0]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 0.600      ;
; 0.442 ; quadreg:U_RegAM|tmp[3]                                ; regmap:U_Registers|quadreg:RegAM|tmp[3]               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.595      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.408      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.411 ; 2.411 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 3.117 ; 3.117 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.742 ; 2.742 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.907 ; 2.907 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.750 ; 2.750 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.600 ; 2.600 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.854 ; 2.854 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.752 ; 2.752 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.616 ; 2.616 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.117 ; 3.117 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.650 ; 2.650 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.841 ; 2.841 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 8.529 ; 8.529 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 8.529 ; 8.529 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 3.284 ; 3.284 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 3.075 ; 3.075 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 3.536 ; 3.536 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.288 ; -2.288 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.239 ; -2.239 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.315 ; -2.315 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.299 ; -2.299 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.274 ; -2.274 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.337 ; -2.337 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.359 ; -2.359 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.491 ; -2.491 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.239 ; -2.239 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.387 ; -2.387 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.123 ; -2.123 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.405 ; -2.405 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.045 ; -2.045 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.096 ; -2.096 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.045 ; -2.045 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.227 ; -2.227 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.115 ; -2.115 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.493 ; -2.493 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.302 ; 4.302 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.170 ; 4.170 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.302 ; 4.302 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.186 ; 4.186 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.908 ; 3.908 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.203 ; 4.203 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.086 ; 4.086 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.091 ; 4.091 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.203 ; 4.203 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.170 ; 4.170 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.823 ; 3.823 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.820 ; 3.820 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.951 ; 3.951 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.959 ; 3.959 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.547 ; 7.547 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 7.237 ; 7.237 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 7.547 ; 7.547 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 6.720 ; 6.720 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 6.918 ; 6.918 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.022 ; 7.022 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 6.994 ; 6.994 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 6.738 ; 6.738 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.151 ; 7.151 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 4.579 ; 4.579 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.628 ; 4.628 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.820 ; 3.820 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.012 ; 4.012 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.377 ; 3.377 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.908 ; 3.908 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.170 ; 4.170 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.302 ; 4.302 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.186 ; 4.186 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.908 ; 3.908 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.086 ; 4.086 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.086 ; 4.086 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.091 ; 4.091 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.203 ; 4.203 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.170 ; 4.170 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.823 ; 3.823 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.820 ; 3.820 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.951 ; 3.951 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.959 ; 3.959 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.293 ; 4.293 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.575 ; 4.575 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.634 ; 4.634 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.640 ; 4.640 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.664 ; 4.664 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.471 ; 4.471 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.293 ; 4.293 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.354 ; 4.354 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.381 ; 4.381 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 4.246 ; 4.246 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.393 ; 4.393 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.820 ; 3.820 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.012 ; 4.012 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.377 ; 3.377 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 6.353 ; 6.353 ; 6.353 ; 6.353 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 6.356 ; 6.356 ; 6.356 ; 6.356 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 6.366 ; 6.366 ; 6.366 ; 6.366 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 6.148 ;       ;       ; 6.148 ;
+----------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 6.353 ; 6.353 ; 6.353 ; 6.353 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 6.356 ; 6.356 ; 6.356 ; 6.356 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 6.366 ; 6.366 ; 6.366 ; 6.366 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 6.148 ;       ;       ; 6.148 ;
+----------------+------------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.526 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.610 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.620 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.526 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.526 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.623 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.633 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.643 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.643 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.523 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.607 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.617 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.523 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.523 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.620 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.630 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.640 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.640 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.526     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.610     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.620     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.526     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.526     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.623     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.633     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.643     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.643     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.523     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.607     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.617     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.523     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.523     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.620     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.630     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.640     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.640     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -78.234   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -78.234   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.005     ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -3338.6   ; 0.0   ; 0.0      ; 0.0     ; -634.125            ;
;  clk                             ; -3338.600 ; 0.000 ; N/A      ; N/A     ; -631.157            ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.000     ; 0.000 ; N/A      ; N/A     ; -2.968              ;
+----------------------------------+-----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.391  ; 5.391  ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 7.345  ; 7.345  ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.346  ; 6.346  ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.818  ; 6.818  ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.311  ; 6.311  ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 5.901  ; 5.901  ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 6.663  ; 6.663  ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 6.614  ; 6.614  ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 5.926  ; 5.926  ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 7.345  ; 7.345  ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.357  ; 6.357  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.856  ; 6.856  ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 25.636 ; 25.636 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 25.636 ; 25.636 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 8.297  ; 8.297  ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 9.391  ; 9.391  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 9.139  ; 9.139  ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 7.437  ; 7.437  ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.381  ; 8.381  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.288 ; -2.288 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.239 ; -2.239 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.315 ; -2.315 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.299 ; -2.299 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.274 ; -2.274 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.337 ; -2.337 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.359 ; -2.359 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.491 ; -2.491 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.239 ; -2.239 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.387 ; -2.387 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.123 ; -2.123 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.405 ; -2.405 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.045 ; -2.045 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.096 ; -2.096 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.045 ; -2.045 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.227 ; -2.227 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.115 ; -2.115 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.493 ; -2.493 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.940  ; 9.940  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.549  ; 9.549  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.940  ; 9.940  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.565  ; 9.565  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.433  ; 8.433  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.603  ; 9.603  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 9.225  ; 9.225  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 9.231  ; 9.231  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 9.603  ; 9.603  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.551  ; 9.551  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.299  ; 8.299  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.417  ; 8.417  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.813  ; 8.813  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.834  ; 8.834  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 20.698 ; 20.698 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 19.855 ; 19.855 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 20.698 ; 20.698 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 18.192 ; 18.192 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 18.948 ; 18.948 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 19.089 ; 19.089 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 19.119 ; 19.119 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 18.198 ; 18.198 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 19.718 ; 19.718 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 11.096 ; 11.096 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 11.313 ; 11.313 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.461  ; 8.461  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.864  ; 8.864  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 7.606  ; 7.606  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.908 ; 3.908 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.170 ; 4.170 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.302 ; 4.302 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.186 ; 4.186 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.908 ; 3.908 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.086 ; 4.086 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 4.086 ; 4.086 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.091 ; 4.091 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 4.203 ; 4.203 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.170 ; 4.170 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.823 ; 3.823 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.820 ; 3.820 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.951 ; 3.951 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.959 ; 3.959 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.293 ; 4.293 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.575 ; 4.575 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.634 ; 4.634 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.640 ; 4.640 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.664 ; 4.664 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.471 ; 4.471 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.293 ; 4.293 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.354 ; 4.354 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.381 ; 4.381 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 4.246 ; 4.246 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.393 ; 4.393 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.820 ; 3.820 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.012 ; 4.012 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.377 ; 3.377 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Progagation Delay                                                     ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 14.523 ; 14.523 ; 14.523 ; 14.523 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 14.533 ; 14.533 ; 14.533 ; 14.533 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 14.214 ; 14.214 ; 14.214 ; 14.214 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 14.566 ; 14.566 ; 14.566 ; 14.566 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 14.576 ; 14.576 ; 14.576 ; 14.576 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 13.925 ;        ;        ; 13.925 ;
+----------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Progagation Delay                                         ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 6.353 ; 6.353 ; 6.353 ; 6.353 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 6.259 ; 6.259 ; 6.259 ; 6.259 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 6.356 ; 6.356 ; 6.356 ; 6.356 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 6.366 ; 6.366 ; 6.366 ; 6.366 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 6.148 ;       ;       ; 6.148 ;
+----------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 514   ; 514  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 261   ; 261  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Thu Apr 26 01:56:40 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Ignored assignments for entity "SPI_Slave" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity SPI_Slave -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity SPI_Slave -section_id "Root Region" was ignored
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -78.234
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -78.234     -3338.600 clk 
    Info:     0.005         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -631.157 clk 
    Info:    -0.742        -2.968 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -25.424
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -25.424      -817.235 clk 
    Info:     0.624         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380      -425.380 clk 
    Info:    -0.500        -2.000 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 262 megabytes
    Info: Processing ended: Thu Apr 26 01:56:44 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


