{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "dsc_mul_tb": [
        "dsc_mul_tb",
        "HEVRH",
        "module"
    ],
    "FA": [
        "FA",
        "VDQdt",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ]
}