SDMA_OP_POLL_REGMEM,VAR_0
SDMA_PKT_HEADER_OP,FUNC_0
SDMA_PKT_POLL_REGMEM_DW5_INTERVAL,FUNC_1
SDMA_PKT_POLL_REGMEM_DW5_RETRY_COUNT,FUNC_2
SDMA_PKT_POLL_REGMEM_HEADER_FUNC,FUNC_3
SDMA_PKT_POLL_REGMEM_HEADER_HDP_FLUSH,FUNC_4
amdgpu_ring_write,FUNC_5
sdma_v5_0_ring_emit_reg_wait,FUNC_6
ring,VAR_1
reg,VAR_2
val,VAR_3
mask,VAR_4
