
//=======================================================
//  This code is generated by Terasic System Builder
//=======================================================

module TDE10LBasicGates01(

	//////////// LED //////////
	output		     [9:0]		LEDR,

	//////////// SW //////////
	input 		     [9:0]		SW
);



//=======================================================
//  REG/WIRE declarations
//=======================================================

//=======================================================
//  Structural coding
//=======================================================

// NOT
assign LEDR[0] = ~SW[0];

// AND
assign LEDR[1] = SW[1] & SW[2];

// OR
assign LEDR[2] = SW[3] | SW[4];

// XOR
assign LEDR[3] = ~(SW[5] | SW[6]);


endmodule