
FCController.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800200  00800200  00000b86  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000b12  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000b  00800200  00800200  00000b86  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000b86  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000bb8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000048  00000000  00000000  00000bf8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000ebf  00000000  00000000  00000c40  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000c8a  00000000  00000000  00001aff  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000006d8  00000000  00000000  00002789  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000168  00000000  00000000  00002e64  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000642  00000000  00000000  00002fcc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000003da  00000000  00000000  0000360e  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000038  00000000  00000000  000039e8  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	71 c0       	rjmp	.+226    	; 0xe4 <__ctors_end>
   2:	00 00       	nop
   4:	a1 c0       	rjmp	.+322    	; 0x148 <__vector_1>
   6:	00 00       	nop
   8:	f6 c0       	rjmp	.+492    	; 0x1f6 <__vector_2>
   a:	00 00       	nop
   c:	4b c1       	rjmp	.+662    	; 0x2a4 <__vector_3>
   e:	00 00       	nop
  10:	7b c0       	rjmp	.+246    	; 0x108 <__bad_interrupt>
  12:	00 00       	nop
  14:	79 c0       	rjmp	.+242    	; 0x108 <__bad_interrupt>
  16:	00 00       	nop
  18:	77 c0       	rjmp	.+238    	; 0x108 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	75 c0       	rjmp	.+234    	; 0x108 <__bad_interrupt>
  1e:	00 00       	nop
  20:	73 c0       	rjmp	.+230    	; 0x108 <__bad_interrupt>
  22:	00 00       	nop
  24:	71 c0       	rjmp	.+226    	; 0x108 <__bad_interrupt>
  26:	00 00       	nop
  28:	6f c0       	rjmp	.+222    	; 0x108 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	6d c0       	rjmp	.+218    	; 0x108 <__bad_interrupt>
  2e:	00 00       	nop
  30:	6b c0       	rjmp	.+214    	; 0x108 <__bad_interrupt>
  32:	00 00       	nop
  34:	69 c0       	rjmp	.+210    	; 0x108 <__bad_interrupt>
  36:	00 00       	nop
  38:	67 c0       	rjmp	.+206    	; 0x108 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	65 c0       	rjmp	.+202    	; 0x108 <__bad_interrupt>
  3e:	00 00       	nop
  40:	63 c0       	rjmp	.+198    	; 0x108 <__bad_interrupt>
  42:	00 00       	nop
  44:	61 c0       	rjmp	.+194    	; 0x108 <__bad_interrupt>
  46:	00 00       	nop
  48:	5f c0       	rjmp	.+190    	; 0x108 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	5d c0       	rjmp	.+186    	; 0x108 <__bad_interrupt>
  4e:	00 00       	nop
  50:	5b c0       	rjmp	.+182    	; 0x108 <__bad_interrupt>
  52:	00 00       	nop
  54:	59 c0       	rjmp	.+178    	; 0x108 <__bad_interrupt>
  56:	00 00       	nop
  58:	57 c0       	rjmp	.+174    	; 0x108 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	55 c0       	rjmp	.+170    	; 0x108 <__bad_interrupt>
  5e:	00 00       	nop
  60:	53 c0       	rjmp	.+166    	; 0x108 <__bad_interrupt>
  62:	00 00       	nop
  64:	51 c0       	rjmp	.+162    	; 0x108 <__bad_interrupt>
  66:	00 00       	nop
  68:	4f c0       	rjmp	.+158    	; 0x108 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	4d c0       	rjmp	.+154    	; 0x108 <__bad_interrupt>
  6e:	00 00       	nop
  70:	4b c0       	rjmp	.+150    	; 0x108 <__bad_interrupt>
  72:	00 00       	nop
  74:	49 c0       	rjmp	.+146    	; 0x108 <__bad_interrupt>
  76:	00 00       	nop
  78:	47 c0       	rjmp	.+142    	; 0x108 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	45 c0       	rjmp	.+138    	; 0x108 <__bad_interrupt>
  7e:	00 00       	nop
  80:	43 c0       	rjmp	.+134    	; 0x108 <__bad_interrupt>
  82:	00 00       	nop
  84:	41 c0       	rjmp	.+130    	; 0x108 <__bad_interrupt>
  86:	00 00       	nop
  88:	3f c0       	rjmp	.+126    	; 0x108 <__bad_interrupt>
  8a:	00 00       	nop
  8c:	3d c0       	rjmp	.+122    	; 0x108 <__bad_interrupt>
  8e:	00 00       	nop
  90:	3b c0       	rjmp	.+118    	; 0x108 <__bad_interrupt>
  92:	00 00       	nop
  94:	39 c0       	rjmp	.+114    	; 0x108 <__bad_interrupt>
  96:	00 00       	nop
  98:	37 c0       	rjmp	.+110    	; 0x108 <__bad_interrupt>
  9a:	00 00       	nop
  9c:	35 c0       	rjmp	.+106    	; 0x108 <__bad_interrupt>
  9e:	00 00       	nop
  a0:	33 c0       	rjmp	.+102    	; 0x108 <__bad_interrupt>
  a2:	00 00       	nop
  a4:	31 c0       	rjmp	.+98     	; 0x108 <__bad_interrupt>
  a6:	00 00       	nop
  a8:	2f c0       	rjmp	.+94     	; 0x108 <__bad_interrupt>
  aa:	00 00       	nop
  ac:	2d c0       	rjmp	.+90     	; 0x108 <__bad_interrupt>
  ae:	00 00       	nop
  b0:	2b c0       	rjmp	.+86     	; 0x108 <__bad_interrupt>
  b2:	00 00       	nop
  b4:	2a c0       	rjmp	.+84     	; 0x10a <__vector_45>
  b6:	00 00       	nop
  b8:	0e c1       	rjmp	.+540    	; 0x2d6 <__vector_46>
  ba:	00 00       	nop
  bc:	25 c0       	rjmp	.+74     	; 0x108 <__bad_interrupt>
  be:	00 00       	nop
  c0:	23 c0       	rjmp	.+70     	; 0x108 <__bad_interrupt>
  c2:	00 00       	nop
  c4:	21 c0       	rjmp	.+66     	; 0x108 <__bad_interrupt>
  c6:	00 00       	nop
  c8:	1f c0       	rjmp	.+62     	; 0x108 <__bad_interrupt>
  ca:	00 00       	nop
  cc:	1d c0       	rjmp	.+58     	; 0x108 <__bad_interrupt>
  ce:	00 00       	nop
  d0:	1b c0       	rjmp	.+54     	; 0x108 <__bad_interrupt>
  d2:	00 00       	nop
  d4:	19 c0       	rjmp	.+50     	; 0x108 <__bad_interrupt>
  d6:	00 00       	nop
  d8:	17 c0       	rjmp	.+46     	; 0x108 <__bad_interrupt>
  da:	00 00       	nop
  dc:	15 c0       	rjmp	.+42     	; 0x108 <__bad_interrupt>
  de:	00 00       	nop
  e0:	13 c0       	rjmp	.+38     	; 0x108 <__bad_interrupt>
	...

000000e4 <__ctors_end>:
  e4:	11 24       	eor	r1, r1
  e6:	1f be       	out	0x3f, r1	; 63
  e8:	cf ef       	ldi	r28, 0xFF	; 255
  ea:	d1 e2       	ldi	r29, 0x21	; 33
  ec:	de bf       	out	0x3e, r29	; 62
  ee:	cd bf       	out	0x3d, r28	; 61
  f0:	00 e0       	ldi	r16, 0x00	; 0
  f2:	0c bf       	out	0x3c, r16	; 60

000000f4 <__do_clear_bss>:
  f4:	22 e0       	ldi	r18, 0x02	; 2
  f6:	a0 e0       	ldi	r26, 0x00	; 0
  f8:	b2 e0       	ldi	r27, 0x02	; 2
  fa:	01 c0       	rjmp	.+2      	; 0xfe <.do_clear_bss_start>

000000fc <.do_clear_bss_loop>:
  fc:	1d 92       	st	X+, r1

000000fe <.do_clear_bss_start>:
  fe:	ab 30       	cpi	r26, 0x0B	; 11
 100:	b2 07       	cpc	r27, r18
 102:	e1 f7       	brne	.-8      	; 0xfc <.do_clear_bss_loop>
 104:	27 d1       	rcall	.+590    	; 0x354 <main>
 106:	03 c5       	rjmp	.+2566   	; 0xb0e <_exit>

00000108 <__bad_interrupt>:
 108:	7b cf       	rjmp	.-266    	; 0x0 <__vectors>

0000010a <__vector_45>:

#include <avr/interrupt.h>
#include "../general.h"

// stop USonic measurement when it takes too long
ISR(TIMER4_OVF_vect) {
 10a:	1f 92       	push	r1
 10c:	0f 92       	push	r0
 10e:	0f b6       	in	r0, 0x3f	; 63
 110:	0f 92       	push	r0
 112:	11 24       	eor	r1, r1
 114:	0b b6       	in	r0, 0x3b	; 59
 116:	0f 92       	push	r0
 118:	8f 93       	push	r24
 11a:	ef 93       	push	r30
 11c:	ff 93       	push	r31
	TCCR4B &= ~(1 << CS40);		// stop timer
 11e:	e1 ea       	ldi	r30, 0xA1	; 161
 120:	f0 e0       	ldi	r31, 0x00	; 0
 122:	80 81       	ld	r24, Z
 124:	8e 7f       	andi	r24, 0xFE	; 254
 126:	80 83       	st	Z, r24
	TCNT4 = 0;					// reset timer value
 128:	10 92 a5 00 	sts	0x00A5, r1	; 0x8000a5 <__TEXT_REGION_LENGTH__+0x7c00a5>
 12c:	10 92 a4 00 	sts	0x00A4, r1	; 0x8000a4 <__TEXT_REGION_LENGTH__+0x7c00a4>
	waiting = 0;
 130:	10 92 0a 02 	sts	0x020A, r1	; 0x80020a <waiting>
}
 134:	ff 91       	pop	r31
 136:	ef 91       	pop	r30
 138:	8f 91       	pop	r24
 13a:	0f 90       	pop	r0
 13c:	0b be       	out	0x3b, r0	; 59
 13e:	0f 90       	pop	r0
 140:	0f be       	out	0x3f, r0	; 63
 142:	0f 90       	pop	r0
 144:	1f 90       	pop	r1
 146:	18 95       	reti

00000148 <__vector_1>:

// USonic measurement (inside)
// gets called when the level on PD0 changes in every direction
// activate this interrupt only when distance measurement is active!
ISR(INT0_vect) {
 148:	1f 92       	push	r1
 14a:	0f 92       	push	r0
 14c:	0f b6       	in	r0, 0x3f	; 63
 14e:	0f 92       	push	r0
 150:	11 24       	eor	r1, r1
 152:	0b b6       	in	r0, 0x3b	; 59
 154:	0f 92       	push	r0
 156:	2f 93       	push	r18
 158:	3f 93       	push	r19
 15a:	4f 93       	push	r20
 15c:	5f 93       	push	r21
 15e:	6f 93       	push	r22
 160:	7f 93       	push	r23
 162:	8f 93       	push	r24
 164:	9f 93       	push	r25
 166:	af 93       	push	r26
 168:	bf 93       	push	r27
 16a:	cf 93       	push	r28
 16c:	df 93       	push	r29
 16e:	ef 93       	push	r30
 170:	ff 93       	push	r31
	if(PIND & (1 << PD0)) {		// rising edge
 172:	48 9b       	sbis	0x09, 0	; 9
 174:	06 c0       	rjmp	.+12     	; 0x182 <__vector_1+0x3a>
		TCCR4B |= (1 << CS40);	// start timer
 176:	e1 ea       	ldi	r30, 0xA1	; 161
 178:	f0 e0       	ldi	r31, 0x00	; 0
 17a:	80 81       	ld	r24, Z
 17c:	81 60       	ori	r24, 0x01	; 1
 17e:	80 83       	st	Z, r24
 180:	25 c0       	rjmp	.+74     	; 0x1cc <__vector_1+0x84>
	} else {					// falling edge
		TCCR4B &= ~(1 << CS40);	// stop timer
 182:	e1 ea       	ldi	r30, 0xA1	; 161
 184:	f0 e0       	ldi	r31, 0x00	; 0
 186:	80 81       	ld	r24, Z
 188:	8e 7f       	andi	r24, 0xFE	; 254
 18a:	80 83       	st	Z, r24
		uint16_t dist = (uint16_t)((((double)((uint32_t)TCNT4 * 343UL) * 0.0625)/2000.0) + 0.5);
 18c:	c4 ea       	ldi	r28, 0xA4	; 164
 18e:	d0 e0       	ldi	r29, 0x00	; 0
 190:	28 81       	ld	r18, Y
 192:	39 81       	ldd	r19, Y+1	; 0x01
 194:	a7 e5       	ldi	r26, 0x57	; 87
 196:	b1 e0       	ldi	r27, 0x01	; 1
 198:	95 d4       	rcall	.+2346   	; 0xac4 <__umulhisi3>
 19a:	81 d3       	rcall	.+1794   	; 0x89e <__floatunsisf>
 19c:	20 e0       	ldi	r18, 0x00	; 0
 19e:	30 e0       	ldi	r19, 0x00	; 0
 1a0:	40 e8       	ldi	r20, 0x80	; 128
 1a2:	5d e3       	ldi	r21, 0x3D	; 61
 1a4:	0a d4       	rcall	.+2068   	; 0x9ba <__mulsf3>
 1a6:	20 e0       	ldi	r18, 0x00	; 0
 1a8:	30 e0       	ldi	r19, 0x00	; 0
 1aa:	4a ef       	ldi	r20, 0xFA	; 250
 1ac:	54 e4       	ldi	r21, 0x44	; 68
 1ae:	e3 d2       	rcall	.+1478   	; 0x776 <__divsf3>
 1b0:	20 e0       	ldi	r18, 0x00	; 0
 1b2:	30 e0       	ldi	r19, 0x00	; 0
 1b4:	40 e0       	ldi	r20, 0x00	; 0
 1b6:	5f e3       	ldi	r21, 0x3F	; 63
 1b8:	7a d2       	rcall	.+1268   	; 0x6ae <__addsf3>
 1ba:	45 d3       	rcall	.+1674   	; 0x846 <__fixunssfsi>
		tData[0] = (dist >> 8);
 1bc:	e0 e0       	ldi	r30, 0x00	; 0
 1be:	f2 e0       	ldi	r31, 0x02	; 2
 1c0:	70 83       	st	Z, r23
		tData[1] = dist;
 1c2:	61 83       	std	Z+1, r22	; 0x01
		TCNT4 = 0;
 1c4:	19 82       	std	Y+1, r1	; 0x01
 1c6:	18 82       	st	Y, r1
		waiting = 0;
 1c8:	10 92 0a 02 	sts	0x020A, r1	; 0x80020a <waiting>
	}
}
 1cc:	ff 91       	pop	r31
 1ce:	ef 91       	pop	r30
 1d0:	df 91       	pop	r29
 1d2:	cf 91       	pop	r28
 1d4:	bf 91       	pop	r27
 1d6:	af 91       	pop	r26
 1d8:	9f 91       	pop	r25
 1da:	8f 91       	pop	r24
 1dc:	7f 91       	pop	r23
 1de:	6f 91       	pop	r22
 1e0:	5f 91       	pop	r21
 1e2:	4f 91       	pop	r20
 1e4:	3f 91       	pop	r19
 1e6:	2f 91       	pop	r18
 1e8:	0f 90       	pop	r0
 1ea:	0b be       	out	0x3b, r0	; 59
 1ec:	0f 90       	pop	r0
 1ee:	0f be       	out	0x3f, r0	; 63
 1f0:	0f 90       	pop	r0
 1f2:	1f 90       	pop	r1
 1f4:	18 95       	reti

000001f6 <__vector_2>:

// USonic measurement (outside)
// gets called when the level on PD1 changes in every direction
// activate this interrupt only when distance measurement is active!
ISR(INT1_vect) {
 1f6:	1f 92       	push	r1
 1f8:	0f 92       	push	r0
 1fa:	0f b6       	in	r0, 0x3f	; 63
 1fc:	0f 92       	push	r0
 1fe:	11 24       	eor	r1, r1
 200:	0b b6       	in	r0, 0x3b	; 59
 202:	0f 92       	push	r0
 204:	2f 93       	push	r18
 206:	3f 93       	push	r19
 208:	4f 93       	push	r20
 20a:	5f 93       	push	r21
 20c:	6f 93       	push	r22
 20e:	7f 93       	push	r23
 210:	8f 93       	push	r24
 212:	9f 93       	push	r25
 214:	af 93       	push	r26
 216:	bf 93       	push	r27
 218:	cf 93       	push	r28
 21a:	df 93       	push	r29
 21c:	ef 93       	push	r30
 21e:	ff 93       	push	r31
	if(PIND & (1 << PD1)) {		// rising edge
 220:	49 9b       	sbis	0x09, 1	; 9
 222:	06 c0       	rjmp	.+12     	; 0x230 <__vector_2+0x3a>
		TCCR4B |= (1 << CS40);	// start timer
 224:	e1 ea       	ldi	r30, 0xA1	; 161
 226:	f0 e0       	ldi	r31, 0x00	; 0
 228:	80 81       	ld	r24, Z
 22a:	81 60       	ori	r24, 0x01	; 1
 22c:	80 83       	st	Z, r24
 22e:	25 c0       	rjmp	.+74     	; 0x27a <__vector_2+0x84>
	} else {					// falling edge
		TCCR4B &= ~(1 << CS40);	// stop timer
 230:	e1 ea       	ldi	r30, 0xA1	; 161
 232:	f0 e0       	ldi	r31, 0x00	; 0
 234:	80 81       	ld	r24, Z
 236:	8e 7f       	andi	r24, 0xFE	; 254
 238:	80 83       	st	Z, r24
		uint16_t dist = (uint16_t)((((double)((uint32_t)TCNT4 * 343UL) * 0.0625)/2000.0) + 0.5);
 23a:	c4 ea       	ldi	r28, 0xA4	; 164
 23c:	d0 e0       	ldi	r29, 0x00	; 0
 23e:	28 81       	ld	r18, Y
 240:	39 81       	ldd	r19, Y+1	; 0x01
 242:	a7 e5       	ldi	r26, 0x57	; 87
 244:	b1 e0       	ldi	r27, 0x01	; 1
 246:	3e d4       	rcall	.+2172   	; 0xac4 <__umulhisi3>
 248:	2a d3       	rcall	.+1620   	; 0x89e <__floatunsisf>
 24a:	20 e0       	ldi	r18, 0x00	; 0
 24c:	30 e0       	ldi	r19, 0x00	; 0
 24e:	40 e8       	ldi	r20, 0x80	; 128
 250:	5d e3       	ldi	r21, 0x3D	; 61
 252:	b3 d3       	rcall	.+1894   	; 0x9ba <__mulsf3>
 254:	20 e0       	ldi	r18, 0x00	; 0
 256:	30 e0       	ldi	r19, 0x00	; 0
 258:	4a ef       	ldi	r20, 0xFA	; 250
 25a:	54 e4       	ldi	r21, 0x44	; 68
 25c:	8c d2       	rcall	.+1304   	; 0x776 <__divsf3>
 25e:	20 e0       	ldi	r18, 0x00	; 0
 260:	30 e0       	ldi	r19, 0x00	; 0
 262:	40 e0       	ldi	r20, 0x00	; 0
 264:	5f e3       	ldi	r21, 0x3F	; 63
 266:	23 d2       	rcall	.+1094   	; 0x6ae <__addsf3>
 268:	ee d2       	rcall	.+1500   	; 0x846 <__fixunssfsi>
		tData[2] = (dist >> 8);
 26a:	e0 e0       	ldi	r30, 0x00	; 0
 26c:	f2 e0       	ldi	r31, 0x02	; 2
 26e:	72 83       	std	Z+2, r23	; 0x02
		tData[3] = dist;
 270:	63 83       	std	Z+3, r22	; 0x03
		TCNT4 = 0;	
 272:	19 82       	std	Y+1, r1	; 0x01
 274:	18 82       	st	Y, r1
		waiting = 0;
 276:	10 92 0a 02 	sts	0x020A, r1	; 0x80020a <waiting>
	}
}
 27a:	ff 91       	pop	r31
 27c:	ef 91       	pop	r30
 27e:	df 91       	pop	r29
 280:	cf 91       	pop	r28
 282:	bf 91       	pop	r27
 284:	af 91       	pop	r26
 286:	9f 91       	pop	r25
 288:	8f 91       	pop	r24
 28a:	7f 91       	pop	r23
 28c:	6f 91       	pop	r22
 28e:	5f 91       	pop	r21
 290:	4f 91       	pop	r20
 292:	3f 91       	pop	r19
 294:	2f 91       	pop	r18
 296:	0f 90       	pop	r0
 298:	0b be       	out	0x3b, r0	; 59
 29a:	0f 90       	pop	r0
 29c:	0f be       	out	0x3f, r0	; 63
 29e:	0f 90       	pop	r0
 2a0:	1f 90       	pop	r1
 2a2:	18 95       	reti

000002a4 <__vector_3>:

// !SS falling edge 
// PIN PD2 must be connected to !SS pin
// stops the LED Timer because a transmission starts
ISR(INT2_vect) {
 2a4:	1f 92       	push	r1
 2a6:	0f 92       	push	r0
 2a8:	0f b6       	in	r0, 0x3f	; 63
 2aa:	0f 92       	push	r0
 2ac:	11 24       	eor	r1, r1
 2ae:	0b b6       	in	r0, 0x3b	; 59
 2b0:	0f 92       	push	r0
 2b2:	8f 93       	push	r24
 2b4:	ef 93       	push	r30
 2b6:	ff 93       	push	r31
	TCCR5B &= ~((1 << CS50) | (1 << CS51));		// stop LED Timer
 2b8:	e1 e2       	ldi	r30, 0x21	; 33
 2ba:	f1 e0       	ldi	r31, 0x01	; 1
 2bc:	80 81       	ld	r24, Z
 2be:	8c 7f       	andi	r24, 0xFC	; 252
 2c0:	80 83       	st	Z, r24
}
 2c2:	ff 91       	pop	r31
 2c4:	ef 91       	pop	r30
 2c6:	8f 91       	pop	r24
 2c8:	0f 90       	pop	r0
 2ca:	0b be       	out	0x3b, r0	; 59
 2cc:	0f 90       	pop	r0
 2ce:	0f be       	out	0x3f, r0	; 63
 2d0:	0f 90       	pop	r0
 2d2:	1f 90       	pop	r1
 2d4:	18 95       	reti

000002d6 <__vector_46>:

// LEDs
// when ICR has reached the next 16Bit LED value is set
ISR(TIMER5_CAPT_vect) {
 2d6:	1f 92       	push	r1
 2d8:	0f 92       	push	r0
 2da:	0f b6       	in	r0, 0x3f	; 63
 2dc:	0f 92       	push	r0
 2de:	11 24       	eor	r1, r1
 2e0:	2f 93       	push	r18
 2e2:	8f 93       	push	r24
 2e4:	9f 93       	push	r25
	leds <<= 1;
 2e6:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <leds>
 2ea:	90 91 07 02 	lds	r25, 0x0207	; 0x800207 <leds+0x1>
 2ee:	88 0f       	add	r24, r24
 2f0:	99 1f       	adc	r25, r25
 2f2:	90 93 07 02 	sts	0x0207, r25	; 0x800207 <leds+0x1>
 2f6:	80 93 06 02 	sts	0x0206, r24	; 0x800206 <leds>
	if(leds < 3) { 
 2fa:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <leds>
 2fe:	90 91 07 02 	lds	r25, 0x0207	; 0x800207 <leds+0x1>
 302:	03 97       	sbiw	r24, 0x03	; 3
 304:	38 f4       	brcc	.+14     	; 0x314 <__vector_46+0x3e>
		leds = 3;
 306:	83 e0       	ldi	r24, 0x03	; 3
 308:	90 e0       	ldi	r25, 0x00	; 0
 30a:	90 93 07 02 	sts	0x0207, r25	; 0x800207 <leds+0x1>
 30e:	80 93 06 02 	sts	0x0206, r24	; 0x800206 <leds>
 312:	0d c0       	rjmp	.+26     	; 0x32e <__vector_46+0x58>
	} else if (leds == 0x8000) {
 314:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <leds>
 318:	90 91 07 02 	lds	r25, 0x0207	; 0x800207 <leds+0x1>
 31c:	81 15       	cp	r24, r1
 31e:	90 48       	sbci	r25, 0x80	; 128
 320:	31 f4       	brne	.+12     	; 0x32e <__vector_46+0x58>
		leds = 0x8001;
 322:	81 e0       	ldi	r24, 0x01	; 1
 324:	90 e8       	ldi	r25, 0x80	; 128
 326:	90 93 07 02 	sts	0x0207, r25	; 0x800207 <leds+0x1>
 32a:	80 93 06 02 	sts	0x0206, r24	; 0x800206 <leds>
	} 
	PORTF = leds;
 32e:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <leds>
 332:	90 91 07 02 	lds	r25, 0x0207	; 0x800207 <leds+0x1>
 336:	81 bb       	out	0x11, r24	; 17
	PORTK = (leds >> 8);		
 338:	80 91 06 02 	lds	r24, 0x0206	; 0x800206 <leds>
 33c:	90 91 07 02 	lds	r25, 0x0207	; 0x800207 <leds+0x1>
 340:	90 93 08 01 	sts	0x0108, r25	; 0x800108 <__TEXT_REGION_LENGTH__+0x7c0108>
}
 344:	9f 91       	pop	r25
 346:	8f 91       	pop	r24
 348:	2f 91       	pop	r18
 34a:	0f 90       	pop	r0
 34c:	0f be       	out	0x3f, r0	; 63
 34e:	0f 90       	pop	r0
 350:	1f 90       	pop	r1
 352:	18 95       	reti

00000354 <main>:
volatile uint8_t tData[6];


int main(void)
{
	waiting = 0;
 354:	10 92 0a 02 	sts	0x020A, r1	; 0x80020a <waiting>
	rData[0] = 0;
 358:	e8 e0       	ldi	r30, 0x08	; 8
 35a:	f2 e0       	ldi	r31, 0x02	; 2
 35c:	10 82       	st	Z, r1
	rData[1] = 0;
 35e:	11 82       	std	Z+1, r1	; 0x01
	leds = 0;
 360:	10 92 07 02 	sts	0x0207, r1	; 0x800207 <leds+0x1>
 364:	10 92 06 02 	sts	0x0206, r1	; 0x800206 <leds>
	
	for(uint8_t i = 0; i < 6; i++) {
 368:	80 e0       	ldi	r24, 0x00	; 0
 36a:	86 30       	cpi	r24, 0x06	; 6
 36c:	38 f4       	brcc	.+14     	; 0x37c <main+0x28>
		tData[i] = 0;
 36e:	e8 2f       	mov	r30, r24
 370:	f0 e0       	ldi	r31, 0x00	; 0
 372:	e0 50       	subi	r30, 0x00	; 0
 374:	fe 4f       	sbci	r31, 0xFE	; 254
 376:	10 82       	st	Z, r1
	waiting = 0;
	rData[0] = 0;
	rData[1] = 0;
	leds = 0;
	
	for(uint8_t i = 0; i < 6; i++) {
 378:	8f 5f       	subi	r24, 0xFF	; 255
 37a:	f7 cf       	rjmp	.-18     	; 0x36a <main+0x16>
		tData[i] = 0;
	}
	
	//Set LED Pins as output
	DDRB |= (1 << WD_LED) | (1 << LED_WindMill);
 37c:	84 b1       	in	r24, 0x04	; 4
 37e:	80 69       	ori	r24, 0x90	; 144
 380:	84 b9       	out	0x04, r24	; 4
	// Turn on on-board LED (indicating start of Initialization phase)
	PORTB |= ( 1 << WD_LED);
 382:	85 b1       	in	r24, 0x05	; 5
 384:	80 68       	ori	r24, 0x80	; 128
 386:	85 b9       	out	0x05, r24	; 5
	
	//INIT Watchdog with 8 seconds
	wdt_reset();
 388:	a8 95       	wdr
				: "n" (_SFR_MEM_ADDR(_WD_CONTROL_REG)),
				"r" ((uint8_t)(_BV(_WD_CHANGE_BIT) | _BV(WDE))),
				"r" ((uint8_t) ((value & 0x08 ? _WD_PS3_MASK : 0x00) |
						_BV(WDE) | (value & 0x07)) )
				: "r0"
		);
 38a:	99 e2       	ldi	r25, 0x29	; 41
 38c:	88 e1       	ldi	r24, 0x18	; 24
 38e:	0f b6       	in	r0, 0x3f	; 63
 390:	f8 94       	cli
 392:	a8 95       	wdr
 394:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__TEXT_REGION_LENGTH__+0x7c0060>
 398:	0f be       	out	0x3f, r0	; 63
 39a:	90 93 60 00 	sts	0x0060, r25	; 0x800060 <__TEXT_REGION_LENGTH__+0x7c0060>
	
	//------------------------------------------------------------------------------------------------//
	//INIT Pump timer 1
	//PWM-frequency: 2kHz
	//>0% ... >40% Dutycycle
    DDRB |= (1 << PUMP_PWM) | (1 << GENERATOR_PWM);	// PWM pins as output
 39e:	84 b1       	in	r24, 0x04	; 4
 3a0:	80 66       	ori	r24, 0x60	; 96
 3a2:	84 b9       	out	0x04, r24	; 4
	TCCR1A |= (1 << WGM11);
 3a4:	e0 e8       	ldi	r30, 0x80	; 128
 3a6:	f0 e0       	ldi	r31, 0x00	; 0
 3a8:	80 81       	ld	r24, Z
 3aa:	82 60       	ori	r24, 0x02	; 2
 3ac:	80 83       	st	Z, r24
	TCCR1B |= (1 << WGM12) |( 1 << WGM13);			// FastPWM mode 14
 3ae:	a1 e8       	ldi	r26, 0x81	; 129
 3b0:	b0 e0       	ldi	r27, 0x00	; 0
 3b2:	8c 91       	ld	r24, X
 3b4:	88 61       	ori	r24, 0x18	; 24
 3b6:	8c 93       	st	X, r24
	TCCR1A |= (1 << COM1A1);						// set OC1A (PB5) as timer1 PWM output (generator)
 3b8:	80 81       	ld	r24, Z
 3ba:	80 68       	ori	r24, 0x80	; 128
 3bc:	80 83       	st	Z, r24
	TCCR1A |= (1 << COM1B1);						// set OC1B (PB6) as timer 1 PWM output (pump)
 3be:	80 81       	ld	r24, Z
 3c0:	80 62       	ori	r24, 0x20	; 32
 3c2:	80 83       	st	Z, r24
	ICR1 = PUMP_ICR -1;								// F_PWM = 2kHz at N=1 ==> 100% DutyCycle on OCR
 3c4:	2f e3       	ldi	r18, 0x3F	; 63
 3c6:	3f e1       	ldi	r19, 0x1F	; 31
 3c8:	30 93 87 00 	sts	0x0087, r19	; 0x800087 <__TEXT_REGION_LENGTH__+0x7c0087>
 3cc:	20 93 86 00 	sts	0x0086, r18	; 0x800086 <__TEXT_REGION_LENGTH__+0x7c0086>
	OCR1A = 0;										// DutyCyle = 0%
 3d0:	10 92 89 00 	sts	0x0089, r1	; 0x800089 <__TEXT_REGION_LENGTH__+0x7c0089>
 3d4:	10 92 88 00 	sts	0x0088, r1	; 0x800088 <__TEXT_REGION_LENGTH__+0x7c0088>
	OCR1B = 0;										// DutyCycle = 0%
 3d8:	10 92 8b 00 	sts	0x008B, r1	; 0x80008b <__TEXT_REGION_LENGTH__+0x7c008b>
 3dc:	10 92 8a 00 	sts	0x008A, r1	; 0x80008a <__TEXT_REGION_LENGTH__+0x7c008a>
	
	//------------------------------------------------------------------------------------------------//
	//INIT windmill timer 3
	//PWM frequency: 25kHz
	//>0% ... >50% Dutycycle
	DDRE |= (1 << WM_PWM_OUT);					// PWM pin as output
 3e0:	8d b1       	in	r24, 0x0d	; 13
 3e2:	88 60       	ori	r24, 0x08	; 8
 3e4:	8d b9       	out	0x0d, r24	; 13
	TCCR3A |= (1 << WGM31);
 3e6:	c0 e9       	ldi	r28, 0x90	; 144
 3e8:	d0 e0       	ldi	r29, 0x00	; 0
 3ea:	88 81       	ld	r24, Y
 3ec:	82 60       	ori	r24, 0x02	; 2
 3ee:	88 83       	st	Y, r24
	TCCR3B |= (1 << WGM32) | (1 << WGM33);		// FastPWM mode 14
 3f0:	41 e9       	ldi	r20, 0x91	; 145
 3f2:	50 e0       	ldi	r21, 0x00	; 0
 3f4:	fa 01       	movw	r30, r20
 3f6:	80 81       	ld	r24, Z
 3f8:	88 61       	ori	r24, 0x18	; 24
 3fa:	80 83       	st	Z, r24
	ICR3 = WM_ICR - 1;							// F_PWM = 2kHz at N=1 ==> 100% DutyCycle on OCR
 3fc:	30 93 97 00 	sts	0x0097, r19	; 0x800097 <__TEXT_REGION_LENGTH__+0x7c0097>
 400:	20 93 96 00 	sts	0x0096, r18	; 0x800096 <__TEXT_REGION_LENGTH__+0x7c0096>
	TCCR3A |= (1 << COM3A1);					// set OC3A (PE3) as timer 3 PWM output (windmill)
 404:	88 81       	ld	r24, Y
 406:	80 68       	ori	r24, 0x80	; 128
 408:	88 83       	st	Y, r24
	OCR3A = 0;									// DutyCycle = 0%
 40a:	10 92 99 00 	sts	0x0099, r1	; 0x800099 <__TEXT_REGION_LENGTH__+0x7c0099>
 40e:	10 92 98 00 	sts	0x0098, r1	; 0x800098 <__TEXT_REGION_LENGTH__+0x7c0098>
	// 30cm max. depth of water => 60cm way of sound => 2ms duration
	// 16Bit timer with PreScaler 1 (16MHz clock) => after 4ms Overflow => cancel meassurement and write 0 to array
	// no Timer output required, only set PreScaler to start timer and configure Overflow Interrupt to end measurement. 
	// start Timer: TCCR4B |= (1 << CS40);
	// stopp Timer: TCCR4B &= ~(1 << CS40);
	TIMSK4 |= (1 << TOIE4);					// set interrupt (measurement takes too long)
 412:	c2 e7       	ldi	r28, 0x72	; 114
 414:	d0 e0       	ldi	r29, 0x00	; 0
 416:	88 81       	ld	r24, Y
 418:	81 60       	ori	r24, 0x01	; 1
 41a:	88 83       	st	Y, r24
	TCNT4 = 0;								// set counter to 0 
 41c:	10 92 a5 00 	sts	0x00A5, r1	; 0x8000a5 <__TEXT_REGION_LENGTH__+0x7c00a5>
 420:	10 92 a4 00 	sts	0x00A4, r1	; 0x8000a4 <__TEXT_REGION_LENGTH__+0x7c00a4>
	EICRA |= (1 << ISC00) | (1 << ISC10);					// configure INT0 on PD0 and INT1 on PD1 to any edge for Sensor 1 and 2
 424:	c9 e6       	ldi	r28, 0x69	; 105
 426:	d0 e0       	ldi	r29, 0x00	; 0
 428:	88 81       	ld	r24, Y
 42a:	85 60       	ori	r24, 0x05	; 5
 42c:	88 83       	st	Y, r24
	DDRJ |= (1 << US_TRIGGER_IN) | (1 << US_TRIGGER_OUT);	// configure PJ0 and PJ1 as Trigger output pins
 42e:	24 e0       	ldi	r18, 0x04	; 4
 430:	31 e0       	ldi	r19, 0x01	; 1
 432:	f9 01       	movw	r30, r18
 434:	80 81       	ld	r24, Z
 436:	83 60       	ori	r24, 0x03	; 3
 438:	80 83       	st	Z, r24
	// maxValue for 100% (e.g. 0.5s per LED)
	// PWM Frequency >320Hz
	// Both directions with outputs PF0 .. PF7 and PK0 .. PK7
	// only plugged vice versa for other direction
	// two pins for MOSFETs to select the LED bank
	DDRF = 0xFF;
 43a:	8f ef       	ldi	r24, 0xFF	; 255
 43c:	80 bb       	out	0x10, r24	; 16
	DDRK = 0xFF;
 43e:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <__TEXT_REGION_LENGTH__+0x7c0107>
	DDRH |= (1 << LED_GENERATOR) | (1 << LED_PUMP);		// Pins to select LED running light (per MOSFET)
 442:	21 e0       	ldi	r18, 0x01	; 1
 444:	31 e0       	ldi	r19, 0x01	; 1
 446:	f9 01       	movw	r30, r18
 448:	80 81       	ld	r24, Z
 44a:	83 60       	ori	r24, 0x03	; 3
 44c:	80 83       	st	Z, r24
	TCCR5B |= (1 << WGM52) |( 1 << WGM53);				// CTC mode 12
 44e:	21 e2       	ldi	r18, 0x21	; 33
 450:	31 e0       	ldi	r19, 0x01	; 1
 452:	f9 01       	movw	r30, r18
 454:	80 81       	ld	r24, Z
 456:	88 61       	ori	r24, 0x18	; 24
 458:	80 83       	st	Z, r24
	ICR5 = LED_SLOWEST_ICR - 1;							// default value -> must be calculated
 45a:	8f e4       	ldi	r24, 0x4F	; 79
 45c:	93 ec       	ldi	r25, 0xC3	; 195
 45e:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <__TEXT_REGION_LENGTH__+0x7c0127>
 462:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <__TEXT_REGION_LENGTH__+0x7c0126>
	TIMSK5 |= (1 << ICIE5);
 466:	23 e7       	ldi	r18, 0x73	; 115
 468:	30 e0       	ldi	r19, 0x00	; 0
 46a:	f9 01       	movw	r30, r18
 46c:	80 81       	ld	r24, Z
 46e:	80 62       	ori	r24, 0x20	; 32
 470:	80 83       	st	Z, r24
	
	EICRA |= ( 1 << ISC21);				// enable INT2 on PD2 for falling edge (connect to !SS pin)
 472:	88 81       	ld	r24, Y
 474:	80 62       	ori	r24, 0x20	; 32
 476:	88 83       	st	Y, r24
	//------------------------------------------------------------------------------------------------//
	
	
	TCCR1B |= (1 << CS10);				// start Timer 1 (Pumps) Prescaler 1
 478:	8c 91       	ld	r24, X
 47a:	81 60       	ori	r24, 0x01	; 1
 47c:	8c 93       	st	X, r24
	TCCR3B |= (1 << CS10);				// start Timer 3 (Windmill) Prescaler 1
 47e:	fa 01       	movw	r30, r20
 480:	80 81       	ld	r24, Z
 482:	81 60       	ori	r24, 0x01	; 1
 484:	80 83       	st	Z, r24
	sei();								// enable interrupts global
 486:	78 94       	sei
	
	
	DDR_SPI |= (1<<DD_MISO);			// set MISO Pin to output
 488:	84 b1       	in	r24, 0x04	; 4
 48a:	88 60       	ori	r24, 0x08	; 8
 48c:	84 b9       	out	0x04, r24	; 4
	
	SPCR |= (1<<SPE)|(1<<SPR0);			// Enable SPI
 48e:	8c b5       	in	r24, 0x2c	; 44
 490:	81 64       	ori	r24, 0x41	; 65
 492:	8c bd       	out	0x2c, r24	; 44
	
	
	// Turn off on-board LED (indicating end of Initialization phase)
	PORTB &= ~(1 << WD_LED);
 494:	85 b1       	in	r24, 0x05	; 5
 496:	8f 77       	andi	r24, 0x7F	; 127
 498:	85 b9       	out	0x05, r24	; 5
	
    while (1) 
    {
		PORTB |= (1 << LED_WindMill);
 49a:	85 b1       	in	r24, 0x05	; 5
 49c:	80 61       	ori	r24, 0x10	; 16
 49e:	85 b9       	out	0x05, r24	; 5
		wdt_reset();					// Reset watchdog
 4a0:	a8 95       	wdr
		
		//////////////////////////////////////////////////////////////////////////
		//                 calculate pumps + LED Running Light
		//////////////////////////////////////////////////////////////////////////
			
		if(rData[0] == 0) {
 4a2:	80 91 08 02 	lds	r24, 0x0208	; 0x800208 <rData>
 4a6:	81 11       	cpse	r24, r1
 4a8:	0e c0       	rjmp	.+28     	; 0x4c6 <__LOCK_REGION_LENGTH__+0xc6>
			OCR1A = 0;
 4aa:	10 92 89 00 	sts	0x0089, r1	; 0x800089 <__TEXT_REGION_LENGTH__+0x7c0089>
 4ae:	10 92 88 00 	sts	0x0088, r1	; 0x800088 <__TEXT_REGION_LENGTH__+0x7c0088>
			OCR1B = 0;
 4b2:	10 92 8b 00 	sts	0x008B, r1	; 0x80008b <__TEXT_REGION_LENGTH__+0x7c008b>
 4b6:	10 92 8a 00 	sts	0x008A, r1	; 0x80008a <__TEXT_REGION_LENGTH__+0x7c008a>
			PORTH &= ~((1 << LED_PUMP) | (1 << LED_GENERATOR));	
 4ba:	e2 e0       	ldi	r30, 0x02	; 2
 4bc:	f1 e0       	ldi	r31, 0x01	; 1
 4be:	80 81       	ld	r24, Z
 4c0:	8c 7f       	andi	r24, 0xFC	; 252
 4c2:	80 83       	st	Z, r24
 4c4:	80 c0       	rjmp	.+256    	; 0x5c6 <__LOCK_REGION_LENGTH__+0x1c6>
		} else {
			if(rData[0] > 100) {	// generator runs
 4c6:	80 91 08 02 	lds	r24, 0x0208	; 0x800208 <rData>
 4ca:	85 36       	cpi	r24, 0x65	; 101
 4cc:	08 f4       	brcc	.+2      	; 0x4d0 <__LOCK_REGION_LENGTH__+0xd0>
 4ce:	3f c0       	rjmp	.+126    	; 0x54e <__LOCK_REGION_LENGTH__+0x14e>
				PORTH |= (1 << LED_PUMP);		// enable pump leds MOSFET
 4d0:	e2 e0       	ldi	r30, 0x02	; 2
 4d2:	f1 e0       	ldi	r31, 0x01	; 1
 4d4:	80 81       	ld	r24, Z
 4d6:	82 60       	ori	r24, 0x02	; 2
 4d8:	80 83       	st	Z, r24
				PORTH &= ~(1 << LED_GENERATOR);	// disable generator leds MOSFET
 4da:	80 81       	ld	r24, Z
 4dc:	8e 7f       	andi	r24, 0xFE	; 254
 4de:	80 83       	st	Z, r24
				OCR1B = 0;
 4e0:	10 92 8b 00 	sts	0x008B, r1	; 0x80008b <__TEXT_REGION_LENGTH__+0x7c008b>
 4e4:	10 92 8a 00 	sts	0x008A, r1	; 0x80008a <__TEXT_REGION_LENGTH__+0x7c008a>
				OCR1A = (uint16_t)((((uint32_t)(rData[0] - 100) * (uint32_t)(PUMP_ICR - PUMP_FASTEST_OCR))/100) + PUMP_FASTEST_OCR);
 4e8:	c8 e0       	ldi	r28, 0x08	; 8
 4ea:	d2 e0       	ldi	r29, 0x02	; 2
 4ec:	a8 81       	ld	r26, Y
 4ee:	b0 e0       	ldi	r27, 0x00	; 0
 4f0:	a4 56       	subi	r26, 0x64	; 100
 4f2:	b1 09       	sbc	r27, r1
 4f4:	20 ea       	ldi	r18, 0xA0	; 160
 4f6:	3f e0       	ldi	r19, 0x0F	; 15
 4f8:	f4 d2       	rcall	.+1512   	; 0xae2 <__usmulhisi3>
 4fa:	0f 2e       	mov	r0, r31
 4fc:	f4 e6       	ldi	r31, 0x64	; 100
 4fe:	cf 2e       	mov	r12, r31
 500:	d1 2c       	mov	r13, r1
 502:	e1 2c       	mov	r14, r1
 504:	f1 2c       	mov	r15, r1
 506:	f0 2d       	mov	r31, r0
 508:	a7 01       	movw	r20, r14
 50a:	96 01       	movw	r18, r12
 50c:	b9 d2       	rcall	.+1394   	; 0xa80 <__udivmodsi4>
 50e:	20 56       	subi	r18, 0x60	; 96
 510:	30 4f       	sbci	r19, 0xF0	; 240
 512:	30 93 89 00 	sts	0x0089, r19	; 0x800089 <__TEXT_REGION_LENGTH__+0x7c0089>
 516:	20 93 88 00 	sts	0x0088, r18	; 0x800088 <__TEXT_REGION_LENGTH__+0x7c0088>
				ICR5 = (uint16_t)((((uint32_t)(100-(rData[0] - 100)) * (uint32_t)(LED_FASTEST_ICR - LED_SLOWEST_ICR))/100) + LED_FASTEST_ICR);
 51a:	88 81       	ld	r24, Y
 51c:	a8 ec       	ldi	r26, 0xC8	; 200
 51e:	b0 e0       	ldi	r27, 0x00	; 0
 520:	a8 1b       	sub	r26, r24
 522:	b1 09       	sbc	r27, r1
 524:	28 e6       	ldi	r18, 0x68	; 104
 526:	38 e4       	ldi	r19, 0x48	; 72
 528:	4f ef       	ldi	r20, 0xFF	; 255
 52a:	5f ef       	ldi	r21, 0xFF	; 255
 52c:	ea d2       	rcall	.+1492   	; 0xb02 <__mulshisi3>
 52e:	a7 01       	movw	r20, r14
 530:	96 01       	movw	r18, r12
 532:	a6 d2       	rcall	.+1356   	; 0xa80 <__udivmodsi4>
 534:	28 54       	subi	r18, 0x48	; 72
 536:	34 4f       	sbci	r19, 0xF4	; 244
 538:	30 93 27 01 	sts	0x0127, r19	; 0x800127 <__TEXT_REGION_LENGTH__+0x7c0127>
 53c:	20 93 26 01 	sts	0x0126, r18	; 0x800126 <__TEXT_REGION_LENGTH__+0x7c0126>
				PORTB |= (1 << PB5); //run generator
 540:	85 b1       	in	r24, 0x05	; 5
 542:	80 62       	ori	r24, 0x20	; 32
 544:	85 b9       	out	0x05, r24	; 5
				PORTB &= ~(1 << PB6); //stop pump
 546:	85 b1       	in	r24, 0x05	; 5
 548:	8f 7b       	andi	r24, 0xBF	; 191
 54a:	85 b9       	out	0x05, r24	; 5
 54c:	3c c0       	rjmp	.+120    	; 0x5c6 <__LOCK_REGION_LENGTH__+0x1c6>
			} else {
				PORTH &= ~(1 << LED_PUMP);		// disable pump leds MOSFET
 54e:	e2 e0       	ldi	r30, 0x02	; 2
 550:	f1 e0       	ldi	r31, 0x01	; 1
 552:	80 81       	ld	r24, Z
 554:	8d 7f       	andi	r24, 0xFD	; 253
 556:	80 83       	st	Z, r24
				PORTH |= (1 << LED_GENERATOR);	// enable generator leds MOSFET
 558:	80 81       	ld	r24, Z
 55a:	81 60       	ori	r24, 0x01	; 1
 55c:	80 83       	st	Z, r24
				OCR1A = 0;
 55e:	10 92 89 00 	sts	0x0089, r1	; 0x800089 <__TEXT_REGION_LENGTH__+0x7c0089>
 562:	10 92 88 00 	sts	0x0088, r1	; 0x800088 <__TEXT_REGION_LENGTH__+0x7c0088>
				OCR1B = (uint16_t)((((uint32_t)(100 - rData[0]) * (uint32_t)(PUMP_ICR - PUMP_FASTEST_OCR))/100) + PUMP_FASTEST_OCR);
 566:	c8 e0       	ldi	r28, 0x08	; 8
 568:	d2 e0       	ldi	r29, 0x02	; 2
 56a:	88 81       	ld	r24, Y
 56c:	a4 e6       	ldi	r26, 0x64	; 100
 56e:	b0 e0       	ldi	r27, 0x00	; 0
 570:	a8 1b       	sub	r26, r24
 572:	b1 09       	sbc	r27, r1
 574:	20 ea       	ldi	r18, 0xA0	; 160
 576:	3f e0       	ldi	r19, 0x0F	; 15
 578:	b4 d2       	rcall	.+1384   	; 0xae2 <__usmulhisi3>
 57a:	0f 2e       	mov	r0, r31
 57c:	f4 e6       	ldi	r31, 0x64	; 100
 57e:	cf 2e       	mov	r12, r31
 580:	d1 2c       	mov	r13, r1
 582:	e1 2c       	mov	r14, r1
 584:	f1 2c       	mov	r15, r1
 586:	f0 2d       	mov	r31, r0
 588:	a7 01       	movw	r20, r14
 58a:	96 01       	movw	r18, r12
 58c:	79 d2       	rcall	.+1266   	; 0xa80 <__udivmodsi4>
 58e:	20 56       	subi	r18, 0x60	; 96
 590:	30 4f       	sbci	r19, 0xF0	; 240
 592:	30 93 8b 00 	sts	0x008B, r19	; 0x80008b <__TEXT_REGION_LENGTH__+0x7c008b>
 596:	20 93 8a 00 	sts	0x008A, r18	; 0x80008a <__TEXT_REGION_LENGTH__+0x7c008a>
				ICR5 = (uint16_t)((((uint32_t)(rData[0]) * (uint32_t)(LED_FASTEST_ICR - LED_SLOWEST_ICR))/100) + LED_FASTEST_ICR);
 59a:	a8 81       	ld	r26, Y
 59c:	b0 e0       	ldi	r27, 0x00	; 0
 59e:	28 e6       	ldi	r18, 0x68	; 104
 5a0:	38 e4       	ldi	r19, 0x48	; 72
 5a2:	4f ef       	ldi	r20, 0xFF	; 255
 5a4:	5f ef       	ldi	r21, 0xFF	; 255
 5a6:	a3 d2       	rcall	.+1350   	; 0xaee <__muluhisi3>
 5a8:	a7 01       	movw	r20, r14
 5aa:	96 01       	movw	r18, r12
 5ac:	69 d2       	rcall	.+1234   	; 0xa80 <__udivmodsi4>
 5ae:	28 54       	subi	r18, 0x48	; 72
 5b0:	34 4f       	sbci	r19, 0xF4	; 244
 5b2:	30 93 27 01 	sts	0x0127, r19	; 0x800127 <__TEXT_REGION_LENGTH__+0x7c0127>
 5b6:	20 93 26 01 	sts	0x0126, r18	; 0x800126 <__TEXT_REGION_LENGTH__+0x7c0126>
				PORTB &= ~(1 << PB5); //stop generator
 5ba:	85 b1       	in	r24, 0x05	; 5
 5bc:	8f 7d       	andi	r24, 0xDF	; 223
 5be:	85 b9       	out	0x05, r24	; 5
				PORTB |= (1 << PB6); //run pump
 5c0:	85 b1       	in	r24, 0x05	; 5
 5c2:	80 64       	ori	r24, 0x40	; 64
 5c4:	85 b9       	out	0x05, r24	; 5
		}
		
		//////////////////////////////////////////////////////////////////////////
		//                       calculate Windmill - PWM
		//////////////////////////////////////////////////////////////////////////
		if(rData[1] == 0) {
 5c6:	80 91 09 02 	lds	r24, 0x0209	; 0x800209 <rData+0x1>
 5ca:	81 11       	cpse	r24, r1
 5cc:	05 c0       	rjmp	.+10     	; 0x5d8 <__LOCK_REGION_LENGTH__+0x1d8>
			OCR3A = 0;
 5ce:	10 92 99 00 	sts	0x0099, r1	; 0x800099 <__TEXT_REGION_LENGTH__+0x7c0099>
 5d2:	10 92 98 00 	sts	0x0098, r1	; 0x800098 <__TEXT_REGION_LENGTH__+0x7c0098>
		} else {
			OCR3A =  (uint16_t)((((uint32_t)rData[1] * (uint32_t)(WM_ICR - WM_FASTEST_OCR))/100) + WM_FASTEST_OCR) - 1;
 5d6:	11 c0       	rjmp	.+34     	; 0x5fa <__LOCK_REGION_LENGTH__+0x1fa>
 5d8:	20 91 09 02 	lds	r18, 0x0209	; 0x800209 <rData+0x1>
 5dc:	30 e0       	ldi	r19, 0x00	; 0
 5de:	a0 ea       	ldi	r26, 0xA0	; 160
 5e0:	bf e0       	ldi	r27, 0x0F	; 15
 5e2:	70 d2       	rcall	.+1248   	; 0xac4 <__umulhisi3>
 5e4:	24 e6       	ldi	r18, 0x64	; 100
 5e6:	30 e0       	ldi	r19, 0x00	; 0
 5e8:	40 e0       	ldi	r20, 0x00	; 0
 5ea:	50 e0       	ldi	r21, 0x00	; 0
 5ec:	49 d2       	rcall	.+1170   	; 0xa80 <__udivmodsi4>
 5ee:	21 56       	subi	r18, 0x61	; 97
 5f0:	30 4f       	sbci	r19, 0xF0	; 240
 5f2:	30 93 99 00 	sts	0x0099, r19	; 0x800099 <__TEXT_REGION_LENGTH__+0x7c0099>
 5f6:	20 93 98 00 	sts	0x0098, r18	; 0x800098 <__TEXT_REGION_LENGTH__+0x7c0098>
		// 3. in ISR if rising edge start Timer 4
		// 4. wait for falling edge on INT0
		// 5. in ISR if falling edge stop Timer 4
		// 6. calculate distance and set tData 0 and 1
		// 7. stop INT0 sensing and set TCNT4 = 0
		PORTJ |= (1 << US_TRIGGER_IN);
 5fa:	e5 e0       	ldi	r30, 0x05	; 5
 5fc:	f1 e0       	ldi	r31, 0x01	; 1
 5fe:	80 81       	ld	r24, Z
 600:	81 60       	ori	r24, 0x01	; 1
 602:	80 83       	st	Z, r24
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 604:	8a e6       	ldi	r24, 0x6A	; 106
 606:	8a 95       	dec	r24
 608:	f1 f7       	brne	.-4      	; 0x606 <__LOCK_REGION_LENGTH__+0x206>
 60a:	00 c0       	rjmp	.+0      	; 0x60c <__LOCK_REGION_LENGTH__+0x20c>
		_delay_us(20);
		PORTJ &= ~(1 << US_TRIGGER_IN);
 60c:	80 81       	ld	r24, Z
 60e:	8e 7f       	andi	r24, 0xFE	; 254
 610:	80 83       	st	Z, r24
		EIMSK |= (1 << INT0);			// activate INT0 interrupt 
 612:	8d b3       	in	r24, 0x1d	; 29
 614:	81 60       	ori	r24, 0x01	; 1
 616:	8d bb       	out	0x1d, r24	; 29
		waiting = 1;
 618:	81 e0       	ldi	r24, 0x01	; 1
 61a:	80 93 0a 02 	sts	0x020A, r24	; 0x80020a <waiting>
		while(waiting){
 61e:	80 91 0a 02 	lds	r24, 0x020A	; 0x80020a <waiting>
 622:	81 11       	cpse	r24, r1
 624:	fc cf       	rjmp	.-8      	; 0x61e <__LOCK_REGION_LENGTH__+0x21e>
		};
		EIMSK &= ~(1 << INT0);			// deactivate INT0 interrupt
 626:	8d b3       	in	r24, 0x1d	; 29
 628:	8e 7f       	andi	r24, 0xFE	; 254
 62a:	8d bb       	out	0x1d, r24	; 29
		
		PORTJ |= (1 << US_TRIGGER_OUT);
 62c:	e5 e0       	ldi	r30, 0x05	; 5
 62e:	f1 e0       	ldi	r31, 0x01	; 1
 630:	80 81       	ld	r24, Z
 632:	82 60       	ori	r24, 0x02	; 2
 634:	80 83       	st	Z, r24
 636:	8a e6       	ldi	r24, 0x6A	; 106
 638:	8a 95       	dec	r24
 63a:	f1 f7       	brne	.-4      	; 0x638 <__LOCK_REGION_LENGTH__+0x238>
 63c:	00 c0       	rjmp	.+0      	; 0x63e <__LOCK_REGION_LENGTH__+0x23e>
		_delay_us(20);
		PORTJ &= ~(1 << US_TRIGGER_OUT);
 63e:	80 81       	ld	r24, Z
 640:	8d 7f       	andi	r24, 0xFD	; 253
 642:	80 83       	st	Z, r24
		EIMSK |= (1 << INT1);			// activate INT1 interrupt 
 644:	8d b3       	in	r24, 0x1d	; 29
 646:	82 60       	ori	r24, 0x02	; 2
 648:	8d bb       	out	0x1d, r24	; 29
		waiting = 1;
 64a:	81 e0       	ldi	r24, 0x01	; 1
 64c:	80 93 0a 02 	sts	0x020A, r24	; 0x80020a <waiting>
		while(waiting){
 650:	80 91 0a 02 	lds	r24, 0x020A	; 0x80020a <waiting>
 654:	81 11       	cpse	r24, r1
 656:	fc cf       	rjmp	.-8      	; 0x650 <__LOCK_REGION_LENGTH__+0x250>
		};
		EIMSK &= ~(1 << INT1);			// deactivate INT1 interrupt 
 658:	8d b3       	in	r24, 0x1d	; 29
 65a:	8d 7f       	andi	r24, 0xFD	; 253
 65c:	8d bb       	out	0x1d, r24	; 29
		
		
		TCCR5B |= (1 << CS50) | (1 << CS51);	// start LED Timer	
 65e:	e1 e2       	ldi	r30, 0x21	; 33
 660:	f1 e0       	ldi	r31, 0x01	; 1
 662:	80 81       	ld	r24, Z
 664:	83 60       	ori	r24, 0x03	; 3
 666:	80 83       	st	Z, r24
		EIMSK |= (1 << INT2);					// enable !SS interrupt when !SS is activated (falling edge)
 668:	8d b3       	in	r24, 0x1d	; 29
 66a:	84 60       	ori	r24, 0x04	; 4
 66c:	8d bb       	out	0x1d, r24	; 29
		PORTB &= ~(1 << LED_WindMill);			// turn out WindMill flash LED
 66e:	85 b1       	in	r24, 0x05	; 5
 670:	8f 7e       	andi	r24, 0xEF	; 239
 672:	85 b9       	out	0x05, r24	; 5
		/************************************************************************/
		/*			   Receive 2 Bytes and Write them to rData                  */
		/*						Send 4 Bytes using tData                        */
		/************************************************************************/
				
		for (uint8_t idx = 0; idx < 6; idx++) {
 674:	80 e0       	ldi	r24, 0x00	; 0
 676:	86 30       	cpi	r24, 0x06	; 6
 678:	08 f0       	brcs	.+2      	; 0x67c <__LOCK_REGION_LENGTH__+0x27c>
 67a:	0f cf       	rjmp	.-482    	; 0x49a <__LOCK_REGION_LENGTH__+0x9a>
					
			// Write 1st byte into register
			SPDR = tData[idx];
 67c:	28 2f       	mov	r18, r24
 67e:	30 e0       	ldi	r19, 0x00	; 0
 680:	f9 01       	movw	r30, r18
 682:	e0 50       	subi	r30, 0x00	; 0
 684:	fe 4f       	sbci	r31, 0xFE	; 254
 686:	90 81       	ld	r25, Z
 688:	9e bd       	out	0x2e, r25	; 46
					
			// Wait for transmission
			while(!(SPSR & (1<<SPIF)));
 68a:	0d b4       	in	r0, 0x2d	; 45
 68c:	07 fe       	sbrs	r0, 7
 68e:	fd cf       	rjmp	.-6      	; 0x68a <__LOCK_REGION_LENGTH__+0x28a>
					
			// Because only the first 2 bytes are real data => check if its the 1st or 2nd byte
			if (idx < 2) {
 690:	82 30       	cpi	r24, 0x02	; 2
 692:	50 f4       	brcc	.+20     	; 0x6a8 <__LOCK_REGION_LENGTH__+0x2a8>
				
				rData[idx] = SPDR;				// SPI Read register
 694:	9e b5       	in	r25, 0x2e	; 46
 696:	f9 01       	movw	r30, r18
 698:	e8 5f       	subi	r30, 0xF8	; 248
 69a:	fd 4f       	sbci	r31, 0xFD	; 253
 69c:	90 83       	st	Z, r25
				tData[idx + 4] = rData[idx];	// to send values back next time transmitting
 69e:	90 81       	ld	r25, Z
 6a0:	f9 01       	movw	r30, r18
 6a2:	ec 5f       	subi	r30, 0xFC	; 252
 6a4:	fd 4f       	sbci	r31, 0xFD	; 253
 6a6:	90 83       	st	Z, r25
		/************************************************************************/
		/*			   Receive 2 Bytes and Write them to rData                  */
		/*						Send 4 Bytes using tData                        */
		/************************************************************************/
				
		for (uint8_t idx = 0; idx < 6; idx++) {
 6a8:	8f 5f       	subi	r24, 0xFF	; 255
 6aa:	e5 cf       	rjmp	.-54     	; 0x676 <__LOCK_REGION_LENGTH__+0x276>

000006ac <__subsf3>:
 6ac:	50 58       	subi	r21, 0x80	; 128

000006ae <__addsf3>:
 6ae:	bb 27       	eor	r27, r27
 6b0:	aa 27       	eor	r26, r26
 6b2:	0e d0       	rcall	.+28     	; 0x6d0 <__addsf3x>
 6b4:	48 c1       	rjmp	.+656    	; 0x946 <__fp_round>
 6b6:	39 d1       	rcall	.+626    	; 0x92a <__fp_pscA>
 6b8:	30 f0       	brcs	.+12     	; 0x6c6 <__addsf3+0x18>
 6ba:	3e d1       	rcall	.+636    	; 0x938 <__fp_pscB>
 6bc:	20 f0       	brcs	.+8      	; 0x6c6 <__addsf3+0x18>
 6be:	31 f4       	brne	.+12     	; 0x6cc <__addsf3+0x1e>
 6c0:	9f 3f       	cpi	r25, 0xFF	; 255
 6c2:	11 f4       	brne	.+4      	; 0x6c8 <__addsf3+0x1a>
 6c4:	1e f4       	brtc	.+6      	; 0x6cc <__addsf3+0x1e>
 6c6:	2e c1       	rjmp	.+604    	; 0x924 <__fp_nan>
 6c8:	0e f4       	brtc	.+2      	; 0x6cc <__addsf3+0x1e>
 6ca:	e0 95       	com	r30
 6cc:	e7 fb       	bst	r30, 7
 6ce:	24 c1       	rjmp	.+584    	; 0x918 <__fp_inf>

000006d0 <__addsf3x>:
 6d0:	e9 2f       	mov	r30, r25
 6d2:	4a d1       	rcall	.+660    	; 0x968 <__fp_split3>
 6d4:	80 f3       	brcs	.-32     	; 0x6b6 <__addsf3+0x8>
 6d6:	ba 17       	cp	r27, r26
 6d8:	62 07       	cpc	r22, r18
 6da:	73 07       	cpc	r23, r19
 6dc:	84 07       	cpc	r24, r20
 6de:	95 07       	cpc	r25, r21
 6e0:	18 f0       	brcs	.+6      	; 0x6e8 <__addsf3x+0x18>
 6e2:	71 f4       	brne	.+28     	; 0x700 <__addsf3x+0x30>
 6e4:	9e f5       	brtc	.+102    	; 0x74c <__addsf3x+0x7c>
 6e6:	62 c1       	rjmp	.+708    	; 0x9ac <__fp_zero>
 6e8:	0e f4       	brtc	.+2      	; 0x6ec <__addsf3x+0x1c>
 6ea:	e0 95       	com	r30
 6ec:	0b 2e       	mov	r0, r27
 6ee:	ba 2f       	mov	r27, r26
 6f0:	a0 2d       	mov	r26, r0
 6f2:	0b 01       	movw	r0, r22
 6f4:	b9 01       	movw	r22, r18
 6f6:	90 01       	movw	r18, r0
 6f8:	0c 01       	movw	r0, r24
 6fa:	ca 01       	movw	r24, r20
 6fc:	a0 01       	movw	r20, r0
 6fe:	11 24       	eor	r1, r1
 700:	ff 27       	eor	r31, r31
 702:	59 1b       	sub	r21, r25
 704:	99 f0       	breq	.+38     	; 0x72c <__addsf3x+0x5c>
 706:	59 3f       	cpi	r21, 0xF9	; 249
 708:	50 f4       	brcc	.+20     	; 0x71e <__addsf3x+0x4e>
 70a:	50 3e       	cpi	r21, 0xE0	; 224
 70c:	68 f1       	brcs	.+90     	; 0x768 <__addsf3x+0x98>
 70e:	1a 16       	cp	r1, r26
 710:	f0 40       	sbci	r31, 0x00	; 0
 712:	a2 2f       	mov	r26, r18
 714:	23 2f       	mov	r18, r19
 716:	34 2f       	mov	r19, r20
 718:	44 27       	eor	r20, r20
 71a:	58 5f       	subi	r21, 0xF8	; 248
 71c:	f3 cf       	rjmp	.-26     	; 0x704 <__addsf3x+0x34>
 71e:	46 95       	lsr	r20
 720:	37 95       	ror	r19
 722:	27 95       	ror	r18
 724:	a7 95       	ror	r26
 726:	f0 40       	sbci	r31, 0x00	; 0
 728:	53 95       	inc	r21
 72a:	c9 f7       	brne	.-14     	; 0x71e <__addsf3x+0x4e>
 72c:	7e f4       	brtc	.+30     	; 0x74c <__addsf3x+0x7c>
 72e:	1f 16       	cp	r1, r31
 730:	ba 0b       	sbc	r27, r26
 732:	62 0b       	sbc	r22, r18
 734:	73 0b       	sbc	r23, r19
 736:	84 0b       	sbc	r24, r20
 738:	ba f0       	brmi	.+46     	; 0x768 <__addsf3x+0x98>
 73a:	91 50       	subi	r25, 0x01	; 1
 73c:	a1 f0       	breq	.+40     	; 0x766 <__addsf3x+0x96>
 73e:	ff 0f       	add	r31, r31
 740:	bb 1f       	adc	r27, r27
 742:	66 1f       	adc	r22, r22
 744:	77 1f       	adc	r23, r23
 746:	88 1f       	adc	r24, r24
 748:	c2 f7       	brpl	.-16     	; 0x73a <__addsf3x+0x6a>
 74a:	0e c0       	rjmp	.+28     	; 0x768 <__addsf3x+0x98>
 74c:	ba 0f       	add	r27, r26
 74e:	62 1f       	adc	r22, r18
 750:	73 1f       	adc	r23, r19
 752:	84 1f       	adc	r24, r20
 754:	48 f4       	brcc	.+18     	; 0x768 <__addsf3x+0x98>
 756:	87 95       	ror	r24
 758:	77 95       	ror	r23
 75a:	67 95       	ror	r22
 75c:	b7 95       	ror	r27
 75e:	f7 95       	ror	r31
 760:	9e 3f       	cpi	r25, 0xFE	; 254
 762:	08 f0       	brcs	.+2      	; 0x766 <__addsf3x+0x96>
 764:	b3 cf       	rjmp	.-154    	; 0x6cc <__addsf3+0x1e>
 766:	93 95       	inc	r25
 768:	88 0f       	add	r24, r24
 76a:	08 f0       	brcs	.+2      	; 0x76e <__addsf3x+0x9e>
 76c:	99 27       	eor	r25, r25
 76e:	ee 0f       	add	r30, r30
 770:	97 95       	ror	r25
 772:	87 95       	ror	r24
 774:	08 95       	ret

00000776 <__divsf3>:
 776:	0c d0       	rcall	.+24     	; 0x790 <__divsf3x>
 778:	e6 c0       	rjmp	.+460    	; 0x946 <__fp_round>
 77a:	de d0       	rcall	.+444    	; 0x938 <__fp_pscB>
 77c:	40 f0       	brcs	.+16     	; 0x78e <__divsf3+0x18>
 77e:	d5 d0       	rcall	.+426    	; 0x92a <__fp_pscA>
 780:	30 f0       	brcs	.+12     	; 0x78e <__divsf3+0x18>
 782:	21 f4       	brne	.+8      	; 0x78c <__divsf3+0x16>
 784:	5f 3f       	cpi	r21, 0xFF	; 255
 786:	19 f0       	breq	.+6      	; 0x78e <__divsf3+0x18>
 788:	c7 c0       	rjmp	.+398    	; 0x918 <__fp_inf>
 78a:	51 11       	cpse	r21, r1
 78c:	10 c1       	rjmp	.+544    	; 0x9ae <__fp_szero>
 78e:	ca c0       	rjmp	.+404    	; 0x924 <__fp_nan>

00000790 <__divsf3x>:
 790:	eb d0       	rcall	.+470    	; 0x968 <__fp_split3>
 792:	98 f3       	brcs	.-26     	; 0x77a <__divsf3+0x4>

00000794 <__divsf3_pse>:
 794:	99 23       	and	r25, r25
 796:	c9 f3       	breq	.-14     	; 0x78a <__divsf3+0x14>
 798:	55 23       	and	r21, r21
 79a:	b1 f3       	breq	.-20     	; 0x788 <__divsf3+0x12>
 79c:	95 1b       	sub	r25, r21
 79e:	55 0b       	sbc	r21, r21
 7a0:	bb 27       	eor	r27, r27
 7a2:	aa 27       	eor	r26, r26
 7a4:	62 17       	cp	r22, r18
 7a6:	73 07       	cpc	r23, r19
 7a8:	84 07       	cpc	r24, r20
 7aa:	38 f0       	brcs	.+14     	; 0x7ba <__divsf3_pse+0x26>
 7ac:	9f 5f       	subi	r25, 0xFF	; 255
 7ae:	5f 4f       	sbci	r21, 0xFF	; 255
 7b0:	22 0f       	add	r18, r18
 7b2:	33 1f       	adc	r19, r19
 7b4:	44 1f       	adc	r20, r20
 7b6:	aa 1f       	adc	r26, r26
 7b8:	a9 f3       	breq	.-22     	; 0x7a4 <__divsf3_pse+0x10>
 7ba:	33 d0       	rcall	.+102    	; 0x822 <__divsf3_pse+0x8e>
 7bc:	0e 2e       	mov	r0, r30
 7be:	3a f0       	brmi	.+14     	; 0x7ce <__divsf3_pse+0x3a>
 7c0:	e0 e8       	ldi	r30, 0x80	; 128
 7c2:	30 d0       	rcall	.+96     	; 0x824 <__divsf3_pse+0x90>
 7c4:	91 50       	subi	r25, 0x01	; 1
 7c6:	50 40       	sbci	r21, 0x00	; 0
 7c8:	e6 95       	lsr	r30
 7ca:	00 1c       	adc	r0, r0
 7cc:	ca f7       	brpl	.-14     	; 0x7c0 <__divsf3_pse+0x2c>
 7ce:	29 d0       	rcall	.+82     	; 0x822 <__divsf3_pse+0x8e>
 7d0:	fe 2f       	mov	r31, r30
 7d2:	27 d0       	rcall	.+78     	; 0x822 <__divsf3_pse+0x8e>
 7d4:	66 0f       	add	r22, r22
 7d6:	77 1f       	adc	r23, r23
 7d8:	88 1f       	adc	r24, r24
 7da:	bb 1f       	adc	r27, r27
 7dc:	26 17       	cp	r18, r22
 7de:	37 07       	cpc	r19, r23
 7e0:	48 07       	cpc	r20, r24
 7e2:	ab 07       	cpc	r26, r27
 7e4:	b0 e8       	ldi	r27, 0x80	; 128
 7e6:	09 f0       	breq	.+2      	; 0x7ea <__divsf3_pse+0x56>
 7e8:	bb 0b       	sbc	r27, r27
 7ea:	80 2d       	mov	r24, r0
 7ec:	bf 01       	movw	r22, r30
 7ee:	ff 27       	eor	r31, r31
 7f0:	93 58       	subi	r25, 0x83	; 131
 7f2:	5f 4f       	sbci	r21, 0xFF	; 255
 7f4:	2a f0       	brmi	.+10     	; 0x800 <__divsf3_pse+0x6c>
 7f6:	9e 3f       	cpi	r25, 0xFE	; 254
 7f8:	51 05       	cpc	r21, r1
 7fa:	68 f0       	brcs	.+26     	; 0x816 <__divsf3_pse+0x82>
 7fc:	8d c0       	rjmp	.+282    	; 0x918 <__fp_inf>
 7fe:	d7 c0       	rjmp	.+430    	; 0x9ae <__fp_szero>
 800:	5f 3f       	cpi	r21, 0xFF	; 255
 802:	ec f3       	brlt	.-6      	; 0x7fe <__divsf3_pse+0x6a>
 804:	98 3e       	cpi	r25, 0xE8	; 232
 806:	dc f3       	brlt	.-10     	; 0x7fe <__divsf3_pse+0x6a>
 808:	86 95       	lsr	r24
 80a:	77 95       	ror	r23
 80c:	67 95       	ror	r22
 80e:	b7 95       	ror	r27
 810:	f7 95       	ror	r31
 812:	9f 5f       	subi	r25, 0xFF	; 255
 814:	c9 f7       	brne	.-14     	; 0x808 <__divsf3_pse+0x74>
 816:	88 0f       	add	r24, r24
 818:	91 1d       	adc	r25, r1
 81a:	96 95       	lsr	r25
 81c:	87 95       	ror	r24
 81e:	97 f9       	bld	r25, 7
 820:	08 95       	ret
 822:	e1 e0       	ldi	r30, 0x01	; 1
 824:	66 0f       	add	r22, r22
 826:	77 1f       	adc	r23, r23
 828:	88 1f       	adc	r24, r24
 82a:	bb 1f       	adc	r27, r27
 82c:	62 17       	cp	r22, r18
 82e:	73 07       	cpc	r23, r19
 830:	84 07       	cpc	r24, r20
 832:	ba 07       	cpc	r27, r26
 834:	20 f0       	brcs	.+8      	; 0x83e <__divsf3_pse+0xaa>
 836:	62 1b       	sub	r22, r18
 838:	73 0b       	sbc	r23, r19
 83a:	84 0b       	sbc	r24, r20
 83c:	ba 0b       	sbc	r27, r26
 83e:	ee 1f       	adc	r30, r30
 840:	88 f7       	brcc	.-30     	; 0x824 <__divsf3_pse+0x90>
 842:	e0 95       	com	r30
 844:	08 95       	ret

00000846 <__fixunssfsi>:
 846:	98 d0       	rcall	.+304    	; 0x978 <__fp_splitA>
 848:	88 f0       	brcs	.+34     	; 0x86c <__fixunssfsi+0x26>
 84a:	9f 57       	subi	r25, 0x7F	; 127
 84c:	90 f0       	brcs	.+36     	; 0x872 <__fixunssfsi+0x2c>
 84e:	b9 2f       	mov	r27, r25
 850:	99 27       	eor	r25, r25
 852:	b7 51       	subi	r27, 0x17	; 23
 854:	a0 f0       	brcs	.+40     	; 0x87e <__fixunssfsi+0x38>
 856:	d1 f0       	breq	.+52     	; 0x88c <__fixunssfsi+0x46>
 858:	66 0f       	add	r22, r22
 85a:	77 1f       	adc	r23, r23
 85c:	88 1f       	adc	r24, r24
 85e:	99 1f       	adc	r25, r25
 860:	1a f0       	brmi	.+6      	; 0x868 <__fixunssfsi+0x22>
 862:	ba 95       	dec	r27
 864:	c9 f7       	brne	.-14     	; 0x858 <__fixunssfsi+0x12>
 866:	12 c0       	rjmp	.+36     	; 0x88c <__fixunssfsi+0x46>
 868:	b1 30       	cpi	r27, 0x01	; 1
 86a:	81 f0       	breq	.+32     	; 0x88c <__fixunssfsi+0x46>
 86c:	9f d0       	rcall	.+318    	; 0x9ac <__fp_zero>
 86e:	b1 e0       	ldi	r27, 0x01	; 1
 870:	08 95       	ret
 872:	9c c0       	rjmp	.+312    	; 0x9ac <__fp_zero>
 874:	67 2f       	mov	r22, r23
 876:	78 2f       	mov	r23, r24
 878:	88 27       	eor	r24, r24
 87a:	b8 5f       	subi	r27, 0xF8	; 248
 87c:	39 f0       	breq	.+14     	; 0x88c <__fixunssfsi+0x46>
 87e:	b9 3f       	cpi	r27, 0xF9	; 249
 880:	cc f3       	brlt	.-14     	; 0x874 <__fixunssfsi+0x2e>
 882:	86 95       	lsr	r24
 884:	77 95       	ror	r23
 886:	67 95       	ror	r22
 888:	b3 95       	inc	r27
 88a:	d9 f7       	brne	.-10     	; 0x882 <__fixunssfsi+0x3c>
 88c:	3e f4       	brtc	.+14     	; 0x89c <__fixunssfsi+0x56>
 88e:	90 95       	com	r25
 890:	80 95       	com	r24
 892:	70 95       	com	r23
 894:	61 95       	neg	r22
 896:	7f 4f       	sbci	r23, 0xFF	; 255
 898:	8f 4f       	sbci	r24, 0xFF	; 255
 89a:	9f 4f       	sbci	r25, 0xFF	; 255
 89c:	08 95       	ret

0000089e <__floatunsisf>:
 89e:	e8 94       	clt
 8a0:	09 c0       	rjmp	.+18     	; 0x8b4 <__floatsisf+0x12>

000008a2 <__floatsisf>:
 8a2:	97 fb       	bst	r25, 7
 8a4:	3e f4       	brtc	.+14     	; 0x8b4 <__floatsisf+0x12>
 8a6:	90 95       	com	r25
 8a8:	80 95       	com	r24
 8aa:	70 95       	com	r23
 8ac:	61 95       	neg	r22
 8ae:	7f 4f       	sbci	r23, 0xFF	; 255
 8b0:	8f 4f       	sbci	r24, 0xFF	; 255
 8b2:	9f 4f       	sbci	r25, 0xFF	; 255
 8b4:	99 23       	and	r25, r25
 8b6:	a9 f0       	breq	.+42     	; 0x8e2 <__floatsisf+0x40>
 8b8:	f9 2f       	mov	r31, r25
 8ba:	96 e9       	ldi	r25, 0x96	; 150
 8bc:	bb 27       	eor	r27, r27
 8be:	93 95       	inc	r25
 8c0:	f6 95       	lsr	r31
 8c2:	87 95       	ror	r24
 8c4:	77 95       	ror	r23
 8c6:	67 95       	ror	r22
 8c8:	b7 95       	ror	r27
 8ca:	f1 11       	cpse	r31, r1
 8cc:	f8 cf       	rjmp	.-16     	; 0x8be <__floatsisf+0x1c>
 8ce:	fa f4       	brpl	.+62     	; 0x90e <__floatsisf+0x6c>
 8d0:	bb 0f       	add	r27, r27
 8d2:	11 f4       	brne	.+4      	; 0x8d8 <__floatsisf+0x36>
 8d4:	60 ff       	sbrs	r22, 0
 8d6:	1b c0       	rjmp	.+54     	; 0x90e <__floatsisf+0x6c>
 8d8:	6f 5f       	subi	r22, 0xFF	; 255
 8da:	7f 4f       	sbci	r23, 0xFF	; 255
 8dc:	8f 4f       	sbci	r24, 0xFF	; 255
 8de:	9f 4f       	sbci	r25, 0xFF	; 255
 8e0:	16 c0       	rjmp	.+44     	; 0x90e <__floatsisf+0x6c>
 8e2:	88 23       	and	r24, r24
 8e4:	11 f0       	breq	.+4      	; 0x8ea <__floatsisf+0x48>
 8e6:	96 e9       	ldi	r25, 0x96	; 150
 8e8:	11 c0       	rjmp	.+34     	; 0x90c <__floatsisf+0x6a>
 8ea:	77 23       	and	r23, r23
 8ec:	21 f0       	breq	.+8      	; 0x8f6 <__floatsisf+0x54>
 8ee:	9e e8       	ldi	r25, 0x8E	; 142
 8f0:	87 2f       	mov	r24, r23
 8f2:	76 2f       	mov	r23, r22
 8f4:	05 c0       	rjmp	.+10     	; 0x900 <__floatsisf+0x5e>
 8f6:	66 23       	and	r22, r22
 8f8:	71 f0       	breq	.+28     	; 0x916 <__floatsisf+0x74>
 8fa:	96 e8       	ldi	r25, 0x86	; 134
 8fc:	86 2f       	mov	r24, r22
 8fe:	70 e0       	ldi	r23, 0x00	; 0
 900:	60 e0       	ldi	r22, 0x00	; 0
 902:	2a f0       	brmi	.+10     	; 0x90e <__floatsisf+0x6c>
 904:	9a 95       	dec	r25
 906:	66 0f       	add	r22, r22
 908:	77 1f       	adc	r23, r23
 90a:	88 1f       	adc	r24, r24
 90c:	da f7       	brpl	.-10     	; 0x904 <__floatsisf+0x62>
 90e:	88 0f       	add	r24, r24
 910:	96 95       	lsr	r25
 912:	87 95       	ror	r24
 914:	97 f9       	bld	r25, 7
 916:	08 95       	ret

00000918 <__fp_inf>:
 918:	97 f9       	bld	r25, 7
 91a:	9f 67       	ori	r25, 0x7F	; 127
 91c:	80 e8       	ldi	r24, 0x80	; 128
 91e:	70 e0       	ldi	r23, 0x00	; 0
 920:	60 e0       	ldi	r22, 0x00	; 0
 922:	08 95       	ret

00000924 <__fp_nan>:
 924:	9f ef       	ldi	r25, 0xFF	; 255
 926:	80 ec       	ldi	r24, 0xC0	; 192
 928:	08 95       	ret

0000092a <__fp_pscA>:
 92a:	00 24       	eor	r0, r0
 92c:	0a 94       	dec	r0
 92e:	16 16       	cp	r1, r22
 930:	17 06       	cpc	r1, r23
 932:	18 06       	cpc	r1, r24
 934:	09 06       	cpc	r0, r25
 936:	08 95       	ret

00000938 <__fp_pscB>:
 938:	00 24       	eor	r0, r0
 93a:	0a 94       	dec	r0
 93c:	12 16       	cp	r1, r18
 93e:	13 06       	cpc	r1, r19
 940:	14 06       	cpc	r1, r20
 942:	05 06       	cpc	r0, r21
 944:	08 95       	ret

00000946 <__fp_round>:
 946:	09 2e       	mov	r0, r25
 948:	03 94       	inc	r0
 94a:	00 0c       	add	r0, r0
 94c:	11 f4       	brne	.+4      	; 0x952 <__fp_round+0xc>
 94e:	88 23       	and	r24, r24
 950:	52 f0       	brmi	.+20     	; 0x966 <__fp_round+0x20>
 952:	bb 0f       	add	r27, r27
 954:	40 f4       	brcc	.+16     	; 0x966 <__fp_round+0x20>
 956:	bf 2b       	or	r27, r31
 958:	11 f4       	brne	.+4      	; 0x95e <__fp_round+0x18>
 95a:	60 ff       	sbrs	r22, 0
 95c:	04 c0       	rjmp	.+8      	; 0x966 <__fp_round+0x20>
 95e:	6f 5f       	subi	r22, 0xFF	; 255
 960:	7f 4f       	sbci	r23, 0xFF	; 255
 962:	8f 4f       	sbci	r24, 0xFF	; 255
 964:	9f 4f       	sbci	r25, 0xFF	; 255
 966:	08 95       	ret

00000968 <__fp_split3>:
 968:	57 fd       	sbrc	r21, 7
 96a:	90 58       	subi	r25, 0x80	; 128
 96c:	44 0f       	add	r20, r20
 96e:	55 1f       	adc	r21, r21
 970:	59 f0       	breq	.+22     	; 0x988 <__fp_splitA+0x10>
 972:	5f 3f       	cpi	r21, 0xFF	; 255
 974:	71 f0       	breq	.+28     	; 0x992 <__fp_splitA+0x1a>
 976:	47 95       	ror	r20

00000978 <__fp_splitA>:
 978:	88 0f       	add	r24, r24
 97a:	97 fb       	bst	r25, 7
 97c:	99 1f       	adc	r25, r25
 97e:	61 f0       	breq	.+24     	; 0x998 <__fp_splitA+0x20>
 980:	9f 3f       	cpi	r25, 0xFF	; 255
 982:	79 f0       	breq	.+30     	; 0x9a2 <__fp_splitA+0x2a>
 984:	87 95       	ror	r24
 986:	08 95       	ret
 988:	12 16       	cp	r1, r18
 98a:	13 06       	cpc	r1, r19
 98c:	14 06       	cpc	r1, r20
 98e:	55 1f       	adc	r21, r21
 990:	f2 cf       	rjmp	.-28     	; 0x976 <__fp_split3+0xe>
 992:	46 95       	lsr	r20
 994:	f1 df       	rcall	.-30     	; 0x978 <__fp_splitA>
 996:	08 c0       	rjmp	.+16     	; 0x9a8 <__fp_splitA+0x30>
 998:	16 16       	cp	r1, r22
 99a:	17 06       	cpc	r1, r23
 99c:	18 06       	cpc	r1, r24
 99e:	99 1f       	adc	r25, r25
 9a0:	f1 cf       	rjmp	.-30     	; 0x984 <__fp_splitA+0xc>
 9a2:	86 95       	lsr	r24
 9a4:	71 05       	cpc	r23, r1
 9a6:	61 05       	cpc	r22, r1
 9a8:	08 94       	sec
 9aa:	08 95       	ret

000009ac <__fp_zero>:
 9ac:	e8 94       	clt

000009ae <__fp_szero>:
 9ae:	bb 27       	eor	r27, r27
 9b0:	66 27       	eor	r22, r22
 9b2:	77 27       	eor	r23, r23
 9b4:	cb 01       	movw	r24, r22
 9b6:	97 f9       	bld	r25, 7
 9b8:	08 95       	ret

000009ba <__mulsf3>:
 9ba:	0b d0       	rcall	.+22     	; 0x9d2 <__mulsf3x>
 9bc:	c4 cf       	rjmp	.-120    	; 0x946 <__fp_round>
 9be:	b5 df       	rcall	.-150    	; 0x92a <__fp_pscA>
 9c0:	28 f0       	brcs	.+10     	; 0x9cc <__mulsf3+0x12>
 9c2:	ba df       	rcall	.-140    	; 0x938 <__fp_pscB>
 9c4:	18 f0       	brcs	.+6      	; 0x9cc <__mulsf3+0x12>
 9c6:	95 23       	and	r25, r21
 9c8:	09 f0       	breq	.+2      	; 0x9cc <__mulsf3+0x12>
 9ca:	a6 cf       	rjmp	.-180    	; 0x918 <__fp_inf>
 9cc:	ab cf       	rjmp	.-170    	; 0x924 <__fp_nan>
 9ce:	11 24       	eor	r1, r1
 9d0:	ee cf       	rjmp	.-36     	; 0x9ae <__fp_szero>

000009d2 <__mulsf3x>:
 9d2:	ca df       	rcall	.-108    	; 0x968 <__fp_split3>
 9d4:	a0 f3       	brcs	.-24     	; 0x9be <__mulsf3+0x4>

000009d6 <__mulsf3_pse>:
 9d6:	95 9f       	mul	r25, r21
 9d8:	d1 f3       	breq	.-12     	; 0x9ce <__mulsf3+0x14>
 9da:	95 0f       	add	r25, r21
 9dc:	50 e0       	ldi	r21, 0x00	; 0
 9de:	55 1f       	adc	r21, r21
 9e0:	62 9f       	mul	r22, r18
 9e2:	f0 01       	movw	r30, r0
 9e4:	72 9f       	mul	r23, r18
 9e6:	bb 27       	eor	r27, r27
 9e8:	f0 0d       	add	r31, r0
 9ea:	b1 1d       	adc	r27, r1
 9ec:	63 9f       	mul	r22, r19
 9ee:	aa 27       	eor	r26, r26
 9f0:	f0 0d       	add	r31, r0
 9f2:	b1 1d       	adc	r27, r1
 9f4:	aa 1f       	adc	r26, r26
 9f6:	64 9f       	mul	r22, r20
 9f8:	66 27       	eor	r22, r22
 9fa:	b0 0d       	add	r27, r0
 9fc:	a1 1d       	adc	r26, r1
 9fe:	66 1f       	adc	r22, r22
 a00:	82 9f       	mul	r24, r18
 a02:	22 27       	eor	r18, r18
 a04:	b0 0d       	add	r27, r0
 a06:	a1 1d       	adc	r26, r1
 a08:	62 1f       	adc	r22, r18
 a0a:	73 9f       	mul	r23, r19
 a0c:	b0 0d       	add	r27, r0
 a0e:	a1 1d       	adc	r26, r1
 a10:	62 1f       	adc	r22, r18
 a12:	83 9f       	mul	r24, r19
 a14:	a0 0d       	add	r26, r0
 a16:	61 1d       	adc	r22, r1
 a18:	22 1f       	adc	r18, r18
 a1a:	74 9f       	mul	r23, r20
 a1c:	33 27       	eor	r19, r19
 a1e:	a0 0d       	add	r26, r0
 a20:	61 1d       	adc	r22, r1
 a22:	23 1f       	adc	r18, r19
 a24:	84 9f       	mul	r24, r20
 a26:	60 0d       	add	r22, r0
 a28:	21 1d       	adc	r18, r1
 a2a:	82 2f       	mov	r24, r18
 a2c:	76 2f       	mov	r23, r22
 a2e:	6a 2f       	mov	r22, r26
 a30:	11 24       	eor	r1, r1
 a32:	9f 57       	subi	r25, 0x7F	; 127
 a34:	50 40       	sbci	r21, 0x00	; 0
 a36:	8a f0       	brmi	.+34     	; 0xa5a <__mulsf3_pse+0x84>
 a38:	e1 f0       	breq	.+56     	; 0xa72 <__mulsf3_pse+0x9c>
 a3a:	88 23       	and	r24, r24
 a3c:	4a f0       	brmi	.+18     	; 0xa50 <__mulsf3_pse+0x7a>
 a3e:	ee 0f       	add	r30, r30
 a40:	ff 1f       	adc	r31, r31
 a42:	bb 1f       	adc	r27, r27
 a44:	66 1f       	adc	r22, r22
 a46:	77 1f       	adc	r23, r23
 a48:	88 1f       	adc	r24, r24
 a4a:	91 50       	subi	r25, 0x01	; 1
 a4c:	50 40       	sbci	r21, 0x00	; 0
 a4e:	a9 f7       	brne	.-22     	; 0xa3a <__mulsf3_pse+0x64>
 a50:	9e 3f       	cpi	r25, 0xFE	; 254
 a52:	51 05       	cpc	r21, r1
 a54:	70 f0       	brcs	.+28     	; 0xa72 <__mulsf3_pse+0x9c>
 a56:	60 cf       	rjmp	.-320    	; 0x918 <__fp_inf>
 a58:	aa cf       	rjmp	.-172    	; 0x9ae <__fp_szero>
 a5a:	5f 3f       	cpi	r21, 0xFF	; 255
 a5c:	ec f3       	brlt	.-6      	; 0xa58 <__mulsf3_pse+0x82>
 a5e:	98 3e       	cpi	r25, 0xE8	; 232
 a60:	dc f3       	brlt	.-10     	; 0xa58 <__mulsf3_pse+0x82>
 a62:	86 95       	lsr	r24
 a64:	77 95       	ror	r23
 a66:	67 95       	ror	r22
 a68:	b7 95       	ror	r27
 a6a:	f7 95       	ror	r31
 a6c:	e7 95       	ror	r30
 a6e:	9f 5f       	subi	r25, 0xFF	; 255
 a70:	c1 f7       	brne	.-16     	; 0xa62 <__mulsf3_pse+0x8c>
 a72:	fe 2b       	or	r31, r30
 a74:	88 0f       	add	r24, r24
 a76:	91 1d       	adc	r25, r1
 a78:	96 95       	lsr	r25
 a7a:	87 95       	ror	r24
 a7c:	97 f9       	bld	r25, 7
 a7e:	08 95       	ret

00000a80 <__udivmodsi4>:
 a80:	a1 e2       	ldi	r26, 0x21	; 33
 a82:	1a 2e       	mov	r1, r26
 a84:	aa 1b       	sub	r26, r26
 a86:	bb 1b       	sub	r27, r27
 a88:	fd 01       	movw	r30, r26
 a8a:	0d c0       	rjmp	.+26     	; 0xaa6 <__udivmodsi4_ep>

00000a8c <__udivmodsi4_loop>:
 a8c:	aa 1f       	adc	r26, r26
 a8e:	bb 1f       	adc	r27, r27
 a90:	ee 1f       	adc	r30, r30
 a92:	ff 1f       	adc	r31, r31
 a94:	a2 17       	cp	r26, r18
 a96:	b3 07       	cpc	r27, r19
 a98:	e4 07       	cpc	r30, r20
 a9a:	f5 07       	cpc	r31, r21
 a9c:	20 f0       	brcs	.+8      	; 0xaa6 <__udivmodsi4_ep>
 a9e:	a2 1b       	sub	r26, r18
 aa0:	b3 0b       	sbc	r27, r19
 aa2:	e4 0b       	sbc	r30, r20
 aa4:	f5 0b       	sbc	r31, r21

00000aa6 <__udivmodsi4_ep>:
 aa6:	66 1f       	adc	r22, r22
 aa8:	77 1f       	adc	r23, r23
 aaa:	88 1f       	adc	r24, r24
 aac:	99 1f       	adc	r25, r25
 aae:	1a 94       	dec	r1
 ab0:	69 f7       	brne	.-38     	; 0xa8c <__udivmodsi4_loop>
 ab2:	60 95       	com	r22
 ab4:	70 95       	com	r23
 ab6:	80 95       	com	r24
 ab8:	90 95       	com	r25
 aba:	9b 01       	movw	r18, r22
 abc:	ac 01       	movw	r20, r24
 abe:	bd 01       	movw	r22, r26
 ac0:	cf 01       	movw	r24, r30
 ac2:	08 95       	ret

00000ac4 <__umulhisi3>:
 ac4:	a2 9f       	mul	r26, r18
 ac6:	b0 01       	movw	r22, r0
 ac8:	b3 9f       	mul	r27, r19
 aca:	c0 01       	movw	r24, r0
 acc:	a3 9f       	mul	r26, r19
 ace:	70 0d       	add	r23, r0
 ad0:	81 1d       	adc	r24, r1
 ad2:	11 24       	eor	r1, r1
 ad4:	91 1d       	adc	r25, r1
 ad6:	b2 9f       	mul	r27, r18
 ad8:	70 0d       	add	r23, r0
 ada:	81 1d       	adc	r24, r1
 adc:	11 24       	eor	r1, r1
 ade:	91 1d       	adc	r25, r1
 ae0:	08 95       	ret

00000ae2 <__usmulhisi3>:
 ae2:	f0 df       	rcall	.-32     	; 0xac4 <__umulhisi3>

00000ae4 <__usmulhisi3_tail>:
 ae4:	b7 ff       	sbrs	r27, 7
 ae6:	08 95       	ret
 ae8:	82 1b       	sub	r24, r18
 aea:	93 0b       	sbc	r25, r19
 aec:	08 95       	ret

00000aee <__muluhisi3>:
 aee:	ea df       	rcall	.-44     	; 0xac4 <__umulhisi3>
 af0:	a5 9f       	mul	r26, r21
 af2:	90 0d       	add	r25, r0
 af4:	b4 9f       	mul	r27, r20
 af6:	90 0d       	add	r25, r0
 af8:	a4 9f       	mul	r26, r20
 afa:	80 0d       	add	r24, r0
 afc:	91 1d       	adc	r25, r1
 afe:	11 24       	eor	r1, r1
 b00:	08 95       	ret

00000b02 <__mulshisi3>:
 b02:	b7 ff       	sbrs	r27, 7
 b04:	f4 cf       	rjmp	.-24     	; 0xaee <__muluhisi3>

00000b06 <__mulohisi3>:
 b06:	f3 df       	rcall	.-26     	; 0xaee <__muluhisi3>
 b08:	82 1b       	sub	r24, r18
 b0a:	93 0b       	sbc	r25, r19
 b0c:	08 95       	ret

00000b0e <_exit>:
 b0e:	f8 94       	cli

00000b10 <__stop_program>:
 b10:	ff cf       	rjmp	.-2      	; 0xb10 <__stop_program>
