void F_1 ( T_1 * V_1 , const T_2 * V_2 )\r\n{\r\nregister T_1 V_3 , V_4 , V_5 ;\r\nconst register T_1 * V_6 ;\r\nV_6 = & ( V_2 -> V_1 [ 0 ] ) ;\r\nV_3 = V_1 [ 0 ] ;\r\nV_4 = V_1 [ 1 ] ;\r\nF_2 ( 0 , V_6 , V_3 , V_4 , + , ^ , - ) ;\r\nF_2 ( 1 , V_6 , V_4 , V_3 , ^ , - , + ) ;\r\nF_2 ( 2 , V_6 , V_3 , V_4 , - , + , ^ ) ;\r\nF_2 ( 3 , V_6 , V_4 , V_3 , + , ^ , - ) ;\r\nF_2 ( 4 , V_6 , V_3 , V_4 , ^ , - , + ) ;\r\nF_2 ( 5 , V_6 , V_4 , V_3 , - , + , ^ ) ;\r\nF_2 ( 6 , V_6 , V_3 , V_4 , + , ^ , - ) ;\r\nF_2 ( 7 , V_6 , V_4 , V_3 , ^ , - , + ) ;\r\nF_2 ( 8 , V_6 , V_3 , V_4 , - , + , ^ ) ;\r\nF_2 ( 9 , V_6 , V_4 , V_3 , + , ^ , - ) ;\r\nF_2 ( 10 , V_6 , V_3 , V_4 , ^ , - , + ) ;\r\nF_2 ( 11 , V_6 , V_4 , V_3 , - , + , ^ ) ;\r\nif( ! V_2 -> V_7 )\r\n{\r\nF_2 ( 12 , V_6 , V_3 , V_4 , + , ^ , - ) ;\r\nF_2 ( 13 , V_6 , V_4 , V_3 , ^ , - , + ) ;\r\nF_2 ( 14 , V_6 , V_3 , V_4 , - , + , ^ ) ;\r\nF_2 ( 15 , V_6 , V_4 , V_3 , + , ^ , - ) ;\r\n}\r\nV_1 [ 1 ] = V_3 & 0xffffffffL ;\r\nV_1 [ 0 ] = V_4 & 0xffffffffL ;\r\n}\r\nvoid F_3 ( T_1 * V_1 , const T_2 * V_2 )\r\n{\r\nregister T_1 V_3 , V_4 , V_5 ;\r\nconst register T_1 * V_6 ;\r\nV_6 = & ( V_2 -> V_1 [ 0 ] ) ;\r\nV_3 = V_1 [ 0 ] ;\r\nV_4 = V_1 [ 1 ] ;\r\nif( ! V_2 -> V_7 )\r\n{\r\nF_2 ( 15 , V_6 , V_3 , V_4 , + , ^ , - ) ;\r\nF_2 ( 14 , V_6 , V_4 , V_3 , - , + , ^ ) ;\r\nF_2 ( 13 , V_6 , V_3 , V_4 , ^ , - , + ) ;\r\nF_2 ( 12 , V_6 , V_4 , V_3 , + , ^ , - ) ;\r\n}\r\nF_2 ( 11 , V_6 , V_3 , V_4 , - , + , ^ ) ;\r\nF_2 ( 10 , V_6 , V_4 , V_3 , ^ , - , + ) ;\r\nF_2 ( 9 , V_6 , V_3 , V_4 , + , ^ , - ) ;\r\nF_2 ( 8 , V_6 , V_4 , V_3 , - , + , ^ ) ;\r\nF_2 ( 7 , V_6 , V_3 , V_4 , ^ , - , + ) ;\r\nF_2 ( 6 , V_6 , V_4 , V_3 , + , ^ , - ) ;\r\nF_2 ( 5 , V_6 , V_3 , V_4 , - , + , ^ ) ;\r\nF_2 ( 4 , V_6 , V_4 , V_3 , ^ , - , + ) ;\r\nF_2 ( 3 , V_6 , V_3 , V_4 , + , ^ , - ) ;\r\nF_2 ( 2 , V_6 , V_4 , V_3 , - , + , ^ ) ;\r\nF_2 ( 1 , V_6 , V_3 , V_4 , ^ , - , + ) ;\r\nF_2 ( 0 , V_6 , V_4 , V_3 , + , ^ , - ) ;\r\nV_1 [ 1 ] = V_3 & 0xffffffffL ;\r\nV_1 [ 0 ] = V_4 & 0xffffffffL ;\r\n}\r\nvoid F_4 ( const unsigned char * V_8 , unsigned char * V_9 , long V_10 ,\r\nconst T_2 * V_11 , unsigned char * V_12 , int V_13 )\r\n{\r\nregister T_1 V_14 , V_15 ;\r\nregister T_1 V_16 , V_17 , V_18 , V_19 ;\r\nregister long V_3 = V_10 ;\r\nT_1 V_20 [ 2 ] ;\r\nif ( V_13 )\r\n{\r\nF_5 ( V_12 , V_16 ) ;\r\nF_5 ( V_12 , V_17 ) ;\r\nV_12 -= 8 ;\r\nfor ( V_3 -= 8 ; V_3 >= 0 ; V_3 -= 8 )\r\n{\r\nF_5 ( V_8 , V_14 ) ;\r\nF_5 ( V_8 , V_15 ) ;\r\nV_14 ^= V_16 ;\r\nV_15 ^= V_17 ;\r\nV_20 [ 0 ] = V_14 ;\r\nV_20 [ 1 ] = V_15 ;\r\nF_1 ( V_20 , V_11 ) ;\r\nV_16 = V_20 [ 0 ] ;\r\nV_17 = V_20 [ 1 ] ;\r\nF_6 ( V_16 , V_9 ) ;\r\nF_6 ( V_17 , V_9 ) ;\r\n}\r\nif ( V_3 != - 8 )\r\n{\r\nF_7 ( V_8 , V_14 , V_15 , V_3 + 8 ) ;\r\nV_14 ^= V_16 ;\r\nV_15 ^= V_17 ;\r\nV_20 [ 0 ] = V_14 ;\r\nV_20 [ 1 ] = V_15 ;\r\nF_1 ( V_20 , V_11 ) ;\r\nV_16 = V_20 [ 0 ] ;\r\nV_17 = V_20 [ 1 ] ;\r\nF_6 ( V_16 , V_9 ) ;\r\nF_6 ( V_17 , V_9 ) ;\r\n}\r\nF_6 ( V_16 , V_12 ) ;\r\nF_6 ( V_17 , V_12 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 , V_18 ) ;\r\nF_5 ( V_12 , V_19 ) ;\r\nV_12 -= 8 ;\r\nfor ( V_3 -= 8 ; V_3 >= 0 ; V_3 -= 8 )\r\n{\r\nF_5 ( V_8 , V_14 ) ;\r\nF_5 ( V_8 , V_15 ) ;\r\nV_20 [ 0 ] = V_14 ;\r\nV_20 [ 1 ] = V_15 ;\r\nF_3 ( V_20 , V_11 ) ;\r\nV_16 = V_20 [ 0 ] ^ V_18 ;\r\nV_17 = V_20 [ 1 ] ^ V_19 ;\r\nF_6 ( V_16 , V_9 ) ;\r\nF_6 ( V_17 , V_9 ) ;\r\nV_18 = V_14 ;\r\nV_19 = V_15 ;\r\n}\r\nif ( V_3 != - 8 )\r\n{\r\nF_5 ( V_8 , V_14 ) ;\r\nF_5 ( V_8 , V_15 ) ;\r\nV_20 [ 0 ] = V_14 ;\r\nV_20 [ 1 ] = V_15 ;\r\nF_3 ( V_20 , V_11 ) ;\r\nV_16 = V_20 [ 0 ] ^ V_18 ;\r\nV_17 = V_20 [ 1 ] ^ V_19 ;\r\nF_8 ( V_16 , V_17 , V_9 , V_3 + 8 ) ;\r\nV_18 = V_14 ;\r\nV_19 = V_15 ;\r\n}\r\nF_6 ( V_18 , V_12 ) ;\r\nF_6 ( V_19 , V_12 ) ;\r\n}\r\nV_14 = V_15 = V_16 = V_17 = V_18 = V_19 = 0 ;\r\nV_20 [ 0 ] = V_20 [ 1 ] = 0 ;\r\n}
